KR102186153B1

KR102186153B1 - Chip electronic component and manufacturing method thereof

Info

Publication number: KR102186153B1
Application number: KR1020140062213A
Authority: KR
Inventors: 정재목; 박정우; 최영도; 조순진
Original assignee: 삼성전기주식회사
Priority date: 2014-05-23
Filing date: 2014-05-23
Publication date: 2020-12-03
Also published as: KR20150134857A

Abstract

본 발명은 절연 기판과 상기 절연 기판의 내부에 임베딩된 코일 도체 패턴을 포함하는 자성체 본체; 및 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 칩 전자부품에 관한 것이다. The present invention includes a magnetic body including an insulating substrate and a coil conductor pattern embedded in the insulating substrate; And external electrodes formed on both ends of the magnetic body so as to be connected to the ends of the coil conductor pattern, wherein the coil conductor pattern relates to a chip electronic component having a plurality of etched surfaces formed therein.

Description

Chip electronic component and manufacturing method thereof TECHNICAL FIELD

본 발명은 칩 전자부품 및 이의 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a method of manufacturing the same.

최근 들어 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있어 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다.
In recent years, the miniaturization and thinning of IT devices such as various communication devices or display devices is accelerating, and thus various elements such as inductors, capacitors, and transistors used in such IT devices are also being studied for miniaturization and thinning.

칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
An inductor, one of the chip electronic components, is a representative passive device that forms an electronic circuit along with a resistor and a capacitor to remove noise. It amplifies a signal in a specific frequency band by combining it with a capacitor using electromagnetic characteristics. It is used in the configuration of resonance circuits and filter circuits.

인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
The inductor has been rapidly converted to a chip capable of high-density automatic surface mounting, and the development of a thin-film inductor formed by mixing magnetic powder with resin on the coil pattern formed by plating on the top and bottom of the thin-film insulating substrate has continued. have.

인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일의 단면적이 클수록 낮아진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일의 단면적 증가가 필요하다. Direct current resistance (Rdc), one of the main characteristics of the inductor, decreases as the cross-sectional area of the coil increases. Therefore, in order to lower the direct current resistance (Rdc) and improve the inductance, it is necessary to increase the cross-sectional area of the internal coil.

코일의 단면적을 증가시키는 방법에는 두 가지가 있는데, 코일 폭을 증가시키는 것과 코일 높이를 증가시키는 것이다. There are two ways to increase the cross-sectional area of the coil: increasing the coil width and increasing the coil height.

코일의 폭을 증가시키는 경우 코일과 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 인덕터 칩에서 구현할 수 있는 턴수의 한계가 발생하며, 자성체가 차지하는 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
If the width of the coil is increased, the possibility of a short between the coil and the coil is very high, the limit of the number of turns that can be implemented in the inductor chip occurs, and it leads to a reduction in the area occupied by the magnetic material, resulting in reduced efficiency and high capacity products. There is a limitation in implementation.

따라서, 박막형 인덕터의 내부 코일은 코일의 높이를 증가시킨 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조가 요구되고 있다. 내부 코일의 어스펙트 비(AR)란, 코일의 높이를 코일의 폭으로 나눈 값으로, 높은 어스펙트 비(AR) 구현을 위해서는 코일의 폭 방향 성장을 억제하고 높이 방향의 성장을 촉진하여야 한다.
Accordingly, the internal coil of the thin film inductor is required to have a structure having a high aspect ratio (AR) by increasing the height of the coil. The aspect ratio (AR) of the internal coil is a value obtained by dividing the height of the coil by the width of the coil, and in order to implement a high aspect ratio (AR), the growth in the width direction of the coil must be suppressed and growth in the height direction must be promoted.

높은 어스펙트 비(AR)를 가지는 코일을 구현하기 위해서는 코일의 높이 방향 성장만 이루어지는 이방 전해 도금을 수행하여야 하는데, 종래에는 이와 같은 이방 도금을 위해 한계전류밀도 근사 범위의 전류를 인가하면서 도금을 실시하였다.
In order to implement a coil with a high aspect ratio (AR), anisotropic electrolytic plating, which only grows in the height direction of the coil, must be performed. Conventionally, plating is performed while applying a current in an approximate range of the limit current density for such anisotropic plating. I did.

그러나, 도금이 진행됨에 따라 코일의 단면적이 변화하기 때문에 계속하여 새로운 한계전류밀도 값을 파악하여 인가하는 것은 공정상 어려움이 있었다. 이에 이방 도금을 오랜 시간 지속하는 데 한계가 있었으며, 인가하는 전류가 한계전류밀도보다 작아져 도금이 이방으로 성장하지 않고, 코일의 높이 방향과 함께 폭 방향 성장이 이루어지는 등방 성장으로 인하여 코일 간 쇼트(short)가 발생하고, 코일의 높은 어스펙트 비(AR)를 구현하기 어려운 한계가 있었다.
However, since the cross-sectional area of the coil changes as the plating proceeds, it is difficult in the process to continuously grasp and apply a new limit current density value. Accordingly, there was a limit to sustaining anisotropic plating for a long time, and the applied current was smaller than the limit current density, so that the plating did not grow anisotropically, and the coil between coils was shorted ( short) occurs, and it is difficult to implement a high aspect ratio (AR) of the coil.

또한, 이방 도금 과정에서 도금 선폭 편차로 인하여 코일 간 간격을 좁고 균일하게 형성하는 것이 어려운 문제가 있었다.
In addition, in the anisotropic plating process, it is difficult to form a narrow and uniform spacing between coils due to variations in plating line width.

일본공개특허 제2006-278479호Japanese Patent Publication No. 2006-278479

본 발명의 일 실시형태는 절연 기판과 상기 절연 기판의 내부에 임베딩된 코일 도체 패턴을 포함하는 자성체 본체; 및 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 칩 전자부품을 제공한다.
One embodiment of the present invention is a magnetic body including an insulating substrate and a coil conductor pattern embedded in the insulating substrate; And external electrodes formed on both ends of the magnetic body to be connected to ends of the coil conductor pattern, wherein the coil conductor pattern provides a chip electronic component having a plurality of etched surfaces formed therein.

상기 코일 도체 패턴의 단면 형상은 사각형 형상일 수 있다.
The cross-sectional shape of the coil conductor pattern may be a square shape.

상기 코일 도체 패턴의 상면은 평면일 수 있다.
The upper surface of the coil conductor pattern may be flat.

상기 코일 도체 패턴의 가로 세로비(Aspect Ratio, A/R)가 1.5 내지 5.5일 수 있다.
The coil conductor pattern may have an aspect ratio (A/R) of 1.5 to 5.5.

본 발명의 다른 실시형태는 절연 기판의 적어도 일면에 코일 패턴 시드층을 형성하는 단계; 상기 코일 패턴 시드층 상에 드라이 필름 레지스트(Dry Film Resist)를 이용하여 1차 코일 패턴을 형성하는 단계; 상기 드라이 필름 레지스트(Dry Film Resist)를 박리하고 코일 패턴 시드층을 제거한 후 상기 1차 코일 패턴을 가압하여 상기 절연 기판 내부로 임베딩(Embedding)하는 단계; 및 상기 1차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계;를 포함하는 칩 전자부품의 제조방법을 제공한다.
Another embodiment of the present invention includes forming a coil pattern seed layer on at least one surface of an insulating substrate; Forming a primary coil pattern on the coil pattern seed layer using a dry film resist; Peeling off the dry film resist and removing the coil pattern seed layer, and then pressing the primary coil pattern to embed it into the insulating substrate; And embedding a secondary coil pattern into the insulating substrate by repeating the step on at least one surface of the insulating substrate on which the primary coil pattern is embedded.

상기 2차 코일 패턴을 상기 절연 기판 내부로 임베딩하는 단계 이후에 상기 2차 코일 패턴이 임베딩된 상기 절연 기판의 적어도 일면에 상기 단계를 반복하여 3차 이상의 코일 패턴을 상기 절연 기판 내부로 임베딩할 수 있다.
After the step of embedding the secondary coil pattern into the insulating substrate, the step may be repeated on at least one surface of the insulating substrate on which the secondary coil pattern is embedded to embed a third or higher coil pattern into the insulating substrate. have.

상기 1차 코일 패턴을 절연 기판 내부에 임베딩한 후 및 상기 2차 코일 패턴을 절연 기판 내부에 임베딩한 후 각각 상기 절연 기판의 적어도 일면에 에칭 공정을 수행할 수 있다.
After embedding the primary coil pattern in the insulating substrate and after embedding the secondary coil pattern in the insulating substrate, an etching process may be performed on at least one surface of the insulating substrate, respectively.

상기 1차 코일 패턴과 2차 코일 패턴은 사각형 형상일 수 있다.
The primary coil pattern and the secondary coil pattern may have a rectangular shape.

상기 1차 코일 패턴과 2차 코일 패턴의 경계면에는 에칭면이 형성될 수 있다.
An etching surface may be formed on an interface between the primary coil pattern and the secondary coil pattern.

본 발명의 일 실시형태에 따른 칩 전자부품은 절연 기판상에 고해상 몰드 드라이 필름 레지스트(Dry Film Resist)를 사용하여 패터닝(Patterning)을 수행하고 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행하여 코일이 균일한 선폭을 갖도록 할 수 있다.
In the chip electronic component according to an embodiment of the present invention, a high-resolution molded dry film resist is used on an insulating substrate to perform patterning and embedding into the substrate. It can be made to have this uniform line width.

또한, 미세한 선폭 및 높은 두께의 코일 패턴을 형성할 수 있어 칩 전자부품을 전원단에 적용할 경우, 전원단의 평활기능 및 노이즈 제거 효율이 증대될 수 있다.
In addition, since a coil pattern having a fine line width and a high thickness can be formed, when a chip electronic component is applied to the power supply terminal, the smoothing function and noise removal efficiency of the power supply terminal may be increased.

또한, 코일 패턴을 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 코일이 균일한 선폭을 가질 수 있어 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 코일을 구현할 수 있다.In addition, by repeatedly performing the process of embedding the coil pattern into the substrate, the coil can have a uniform line width, preventing the occurrence of shorts between coils, and increasing the height compared to the width of the coil, resulting in a high aspect ratio. A coil of ratio (AR) can be implemented.

이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
Accordingly, the cross-sectional area of the coil increases, the direct current resistance Rdc decreases, and the inductance may be improved.

도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제1 공정도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제2 공정도이다.1 is a schematic perspective view showing an internal coil part of a chip electronic component according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II' of FIG. 1.
3 is a first process diagram illustrating a method of manufacturing a chip electronic component according to an embodiment of the present invention.
4 is a second process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided in order to more completely explain the present invention to those with average knowledge in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.In addition, in the drawings, portions not related to the description are omitted in order to clearly describe the present invention, and the thickness is enlarged to clearly express several layers and regions, and components having the same function within the scope of the same idea are the same reference Describe using symbols.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.

이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
Hereinafter, a chip electronic component according to an embodiment of the present invention will be described, and in particular, a thin film type inductor will be described, but the present invention is not limited thereto.

도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이고, 도 2는 도 1의 I-I'선에 의한 단면도이다.
1 is a schematic perspective view showing an internal coil part of a chip electronic component according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1.

도 1 및 도 2를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.1 and 2, as an example of a chip electronic component, a thin film type inductor 100 used in a power line of a power supply circuit is disclosed. The chip electronic component may be appropriately applied as a chip bead or a chip filter in addition to a chip inductor.

상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
The thin film inductor 100 includes a magnetic body 50, an insulating substrate 20, an internal coil unit 40, and an external electrode 80.

자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않으며 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다. 상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등을 이용할 수 있고, 상기 금속계 연자성 재료로, Fe-Si-B-Cr 계 비정질 금속 파우더 재료를 이용할 수 있으며, 이에 제한되는 것은 아니다.
The magnetic body 50 forms the appearance of the thin-film inductor 100 and is not limited as long as it is a material exhibiting magnetic properties, and may be formed by filling, for example, ferrite or a metallic soft magnetic material. As the ferrite, Mn-Zn-based ferrite, Ni-Zn-based ferrite, Ni-Zn-Cu-based ferrite, Mn-Mg-based ferrite, Ba-based ferrite, or Li-based ferrite, etc. can be used, and as the metallic soft magnetic material, Fe-Si-B-Cr-based amorphous metal powder material may be used, but is not limited thereto.

자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 자성체 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직 육면체의 형상을 가질 수 있다.
The magnetic body 50 may have a hexahedral shape, and if the direction of the hexahedron is defined to clearly describe the embodiment of the present invention, L, W, and T shown in FIG. 1 denote the length direction, the width direction, and the thickness direction, respectively. Show. The magnetic body 50 may have a rectangular parallelepiped shape in which a length in a length direction is greater than a length in a width direction.

상기 자성체 본체(50)의 내부에 형성되는 절연 기판(20)은 얇은 박막으로 형성되고, 도금으로 코일 도체 패턴(40)을 형성할 수 있는 재질이라면 특별하게 제한되지 않으며 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등으로 형성될 수 있다.
The insulating substrate 20 formed inside the magnetic body 50 is formed of a thin thin film and is not particularly limited as long as it is a material capable of forming the coil conductor pattern 40 by plating, and, for example, a PCB substrate, It may be formed of a ferrite substrate, a metallic soft magnetic substrate, or the like.

상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부를 형성할 수 있다. 자성체로 충진되는 코어부를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
The central portion of the insulating substrate 20 may be penetrated to form a hole, and the hole may be filled with a magnetic material such as ferrite or a metallic soft magnetic material to form a core portion. Inductance (L) can be improved by forming a core portion filled with a magnetic material.

상기 절연 기판(20)의 내부에 코일 도체 패턴(40)이 임베딩될 수 있으며, 상기 코일 도체 패턴(40)은 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성하여 상기 절연 기판(20) 내부로 임베딩될 수 있다.A coil conductor pattern 40 may be embedded in the insulating substrate 20, and the coil conductor pattern 40 forms a coil conductor pattern on at least one surface of the insulating substrate 20 to form the insulating substrate 20. ) Can be embedded inside.

따라서, 상기 코일 도체 패턴(40)을 상기 절연 기판(20)의 내부로 임베딩하는 것은 상기 절연 기판(20)의 일면에서 수행될 수도 있고, 양면에서 수행될 수 있다. Accordingly, embedding the coil conductor pattern 40 into the inside of the insulating substrate 20 may be performed on one side of the insulating substrate 20 or may be performed on both sides.

상기 코일 도체 패턴(40)은 스파이럴(spiral) 형상의 코일 패턴을 포함할 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에서 내부로 임베딩된 코일 도체 패턴(40)은 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다. The coil conductor pattern 40 may include a coil pattern having a spiral shape, and the coil conductor pattern 40 embedded in the inside from one surface opposite to the insulating substrate 20 is the insulating substrate 20 It may be electrically connected through the via electrode 45 formed in ).

상기 코일 도체 패턴(40) 및 비아 전극(45)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
The coil conductor pattern 40 and the via electrode 45 may be formed of a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), It may be formed of titanium (Ti), gold (Au), copper (Cu), platinum (Pt), or an alloy thereof.

상기 절연 기판(20)의 내부에 임베딩되어 형성되는 코일 도체 패턴(40)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 상기 절연 기판(20)의 반대 면에서 내부로 임베딩되어 형성되는 코일 도체 패턴(40)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
One end of the coil conductor pattern 40 formed by being embedded in the insulating substrate 20 may be exposed to one end surface in the length direction of the magnetic body 50, and the opposite surface of the insulating substrate 20 One end of the coil conductor pattern 40 formed by being embedded inside may be exposed to the other end face of the magnetic body 50 in the longitudinal direction.

상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 코일 도체 패턴(40)과 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다. External electrodes 80 may be formed on both ends of the magnetic body 50 in the length direction so as to connect with the coil conductor patterns 40 exposed in both ends of the magnetic body 50 in the length direction.

상기 외부 전극(80)은 상기 자성체 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.The external electrodes 80 may be formed to extend to both end surfaces of the magnetic body 50 in the thickness direction and/or to both end surfaces in the width direction.

상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
The external electrode 80 may be formed of a metal having excellent electrical conductivity, for example, nickel (Ni), copper (Cu), tin (Sn) or silver (Ag) alone or an alloy thereof. It can be formed as

본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴은 내부에 복수 개의 에칭면이 형성된 것을 특징으로 한다.
According to an embodiment of the present invention, the coil conductor pattern is characterized in that a plurality of etched surfaces are formed therein.

일반적으로, 상기 코일의 면적을 늘리는 방법으로서 이방 도금이라는 공법을 적용함으로써, 박막형 인덕터의 직류 저항(Rdc) 특성을 향상시키는 연구가 진행되어 왔다.
In general, research has been conducted to improve the DC resistance (Rdc) characteristics of a thin film type inductor by applying a method called anisotropic plating as a method of increasing the area of the coil.

상기 이방 도금은 높은 전류 밀도로 인하여 도금이 코일의 위에 방향으로만 성장할 수 있도록 고안되었다.
The anisotropic plating is designed so that the plating can grow only in the direction above the coil due to the high current density.

하지만, 높은 전류 밀도하에서 도금이 진행되다 보니 속도에 따른 구리(Cu) 이온 공급 부족으로 코일 도체 패턴 끝부분에서 탄도금 형상이 나타나고, 코일 도체 패턴 간의 두께 편차도 크게 나타나 쇼트 불량이 발생하는 문제가 있었다.
However, as plating proceeds under a high current density, a ballistic gold shape appears at the end of the coil conductor pattern due to insufficient supply of copper (Cu) ions according to the speed, and the thickness variation between the coil conductor patterns is also large, resulting in a short circuit defect. there was.

그러나, 본 발명의 일 실시형태에 따르면 상기 절연 기판(20)의 내부에 코일 도체 패턴(40)이 임베딩될 수 있으며, 상기 코일 도체 패턴(40)은 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성하여 상기 절연 기판(20) 내부로 임베딩될 수 있다.
However, according to an embodiment of the present invention, a coil conductor pattern 40 may be embedded in the insulating substrate 20, and the coil conductor pattern 40 may be formed on at least one surface of the insulating substrate 20. A conductor pattern may be formed to be embedded into the insulating substrate 20.

즉, 상기 코일 도체 패턴(40)은 상술한 바와 같이 상기 절연 기판(20)의 적어도 일면에 코일 도체 패턴을 형성한 후 상기 절연 기판(20) 내부로 임베딩하며, 이러한 공정을 반복함으로써, 상기 이방 도금 공법을 적용함으로 인해 발생하는 쇼트 불량 등의 문제를 막을 수 있다.
That is, the coil conductor pattern 40 is embedded into the insulating substrate 20 after forming a coil conductor pattern on at least one surface of the insulating substrate 20 as described above, and repeating this process, the anisotropic It is possible to prevent problems such as short circuit defects caused by applying the plating method.

구체적으로, 상기 절연 기판(20) 상에 고해상 몰드 드라이 필름 레지스트(Dry Film Resist)를 사용하여 패터닝(Patterning)을 수행하고 기판 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 상기 코일 도체 패턴(40)이 균일한 선폭을 갖도록 할 수 있다.
Specifically, by repeatedly performing a process of performing patterning on the insulating substrate 20 using a high-resolution mold dry film resist and embedding into the substrate, the coil conductor pattern ( 40) can be made to have a uniform line width.

또한, 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 코일이 균일한 선폭을 가질 수 있어 코일 간 쇼트(short) 발생을 방지하고, 코일의 폭 대비 높이를 증가시켜 높은 가로 세로비(Aspect Ratio, A/R)의 코일을 구현할 수 있다.
In addition, by repeatedly performing the process of embedding the coil conductor pattern 40 into the insulating substrate 20, the coil can have a uniform line width to prevent the occurrence of a short between coils, and By increasing the height to the width, a high aspect ratio (A/R) coil can be implemented.

상기와 같이, 본 발명의 일 실시형태에 따르면 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행하므로, 상기 코일 도체 패턴(40)은 내부에 복수 개의 에칭면이 형성될 수 있다.
As described above, according to an embodiment of the present invention, since the process of embedding the coil conductor pattern 40 into the insulating substrate 20 is repeatedly performed, the coil conductor pattern 40 is An etched surface can be formed.

또한, 본 발명의 일 실시형태에 따르면 상기 코일 도체 패턴(40)의 단면 형상은 특별히 제한되는 것은 아니나, 예를 들어 단면 형상은 사각형 형상일 수 있다.
In addition, according to an embodiment of the present invention, the cross-sectional shape of the coil conductor pattern 40 is not particularly limited, but, for example, the cross-sectional shape may be a square shape.

상기 코일 도체 패턴(40)의 단면이 사각형 형상을 가지기 때문에, 기존 둥근 형태의 단면 형상에 비해 쇼트 불량 발생을 최소화할 수 있다.
Since the cross section of the coil conductor pattern 40 has a square shape, it is possible to minimize the occurrence of short circuit failure compared to the existing round cross section shape.

이로 인하여, 상기 코일 도체 패턴(40)의 두께 편차가 감소하여 인접한 코일 도체 패턴간 쇼트 발생을 막을 수 있다.
As a result, the thickness variation of the coil conductor pattern 40 is reduced, thereby preventing the occurrence of a short between adjacent coil conductor patterns.

또한, 코일 도체 패턴(40)이 안정적으로 수직 방향으로 성장시킬 수 있어, 코일 도체 패턴의 가로 세로비(Aspect Ratio, A/R)를 향상시킬 수 있으므로 직류 저항(Rdc)을 개선할 수 있다.
In addition, since the coil conductor pattern 40 can be stably grown in the vertical direction, the aspect ratio (A/R) of the coil conductor pattern can be improved, and thus the direct current resistance Rdc can be improved.

상기 코일 도체 패턴(40)의 상면은 평면일 수 있으나, 반드시 이에 제한되는 것은 아니다.
The top surface of the coil conductor pattern 40 may be flat, but is not limited thereto.

상기 코일 도체 패턴(40)의 상면이 평면이므로, 기존 둥근 형태의 전해 도금층 단면 형상에 비해 가로 세로비(Aspect Ratio, A/R)를 향상시킬 수 있으므로 직류 저항(Rdc)을 개선할 수 있다.
Since the top surface of the coil conductor pattern 40 is flat, it is possible to improve the aspect ratio (A/R) compared to the cross-sectional shape of the conventional round electroplating layer, thereby improving the direct current resistance (Rdc).

본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)는 1.5 내지 5.5일 수 있다.
According to an embodiment of the present invention, an aspect ratio (A/R) of the coil conductor pattern 40 may be 1.5 to 5.5.

본 발명의 일 실시형태에 따른 칩 전자부품에 있어서 상기 코일 도체 패턴(40)은 직류 저항(Rdc)을 최소화하기 위해 코일의 단면적을 높이는 것이 유리하며, 이를 위해 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행할 수 있다.
In the chip electronic component according to an embodiment of the present invention, the coil conductor pattern 40 is advantageous to increase the cross-sectional area of the coil in order to minimize direct current resistance (Rdc), and for this purpose, the coil conductor pattern 40 is insulated. The process of embedding into the substrate 20 may be repeatedly performed.

즉, 본 발명의 일 실시형태에 따르면 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 1.5 내지 5.5를 만족하도록 조절함으로써, 코일의 단면적이 증가하여 직류 저항(Rdc)을 개선하는 효과가 있다.
That is, according to an embodiment of the present invention, by adjusting the aspect ratio (A/R) of the coil conductor pattern 40 to satisfy 1.5 to 5.5, the cross-sectional area of the coil is increased and the direct current resistance (Rdc) It has the effect of improving.

상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 1.5 미만일 경우에는 가로 세로비(Aspect Ratio, A/R)가 1에 가까우므로, 제한된 공간 내에서 단면적 증가 효과가 적어 직류 저항(Rdc)을 개선하는 효과가 미비할 수 있다.
When the aspect ratio (A/R) of the coil conductor pattern 40 is less than 1.5, since the aspect ratio (A/R) is close to 1, the effect of increasing the cross-sectional area within a limited space is small. The effect of improving the direct current resistance (Rdc) may be insufficient.

반면, 상기 코일 도체 패턴(40)의 가로 세로비(Aspect Ratio, A/R)가 5.5를 초과하는 경우에는 코일의 단면적 상승에 따른 직류 저항(Rdc) 개선 효과는 있으나, 박막형 인덕터를 구현하기 어렵다.
On the other hand, when the aspect ratio (A/R) of the coil conductor pattern 40 exceeds 5.5, there is an effect of improving the direct current resistance (Rdc) according to the increase in the cross-sectional area of the coil, but it is difficult to implement a thin-film inductor. .

도 3은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제1 공정도이다.3 is a first process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.

도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 제2 공정도이다.
4 is a second process diagram showing a method of manufacturing a chip electronic component according to an embodiment of the present invention.

상기 박막형 인덕터(100)의 제조방법에 대해 도 3 및 도 4를 참조하여 설명한다.
A method of manufacturing the thin-film inductor 100 will be described with reference to FIGS. 3 and 4.

도 3을 참조하면 먼저, 절연 기판(20)의 적어도 일면에 코일 패턴 시드층(41)을 형성할 수 있다.Referring to FIG. 3, first, a coil pattern seed layer 41 may be formed on at least one surface of the insulating substrate 20.

상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.The insulating substrate 20 is not particularly limited, and for example, a polypropylene glycol (PPG) substrate, a ferrite substrate, or a metallic soft magnetic substrate may be used, and may have a thickness of 40 to 100 μm.

상기 코일 패턴 시드층(41)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
The coil pattern seed layer 41 may be formed of a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold ( It can be formed of Au), copper (Cu), platinum (Pt), or an alloy thereof.

다음으로, 상기 코일 패턴 시드층(41) 상에 드라이 필름 레지스트(Dry Film Resist)를 이용하여 1차 코일 패턴을 형성할 수 있다.Next, a primary coil pattern may be formed on the coil pattern seed layer 41 by using a dry film resist.

상기 드라이 필름 레지스트(Dry Film Resist)는 코일 도체 패턴을 형성할 수 있도록 개구부를 가질 수 있다. The dry film resist may have an opening to form a coil conductor pattern.

상기 드라이 필름 레지스트(Dry Film Resist)는 통상의 감광성 레지스트 필름으로서, 특별히 이에 한정되는 것은 아니다.
The dry film resist is a conventional photosensitive resist film, and is not particularly limited thereto.

상기 코일 도체 패턴 형성용 개구부에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 코일 도체 패턴(40)을 형성할 수 있다.The coil conductor pattern 40 may be formed by filling an electrically conductive metal by applying a process such as electroplating to the opening for forming the coil conductor pattern.

코일 도체 패턴(40)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
The coil conductor pattern 40 can be formed of a metal having excellent electrical conductivity, for example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au). , Copper (Cu), platinum (Pt), or an alloy thereof.

다음으로, 화학적 에칭 등의 공정을 적용하여 드라이 필름 레지스트(Dry Film Resist)를 제거할 수 있다.
Next, dry film resist may be removed by applying a process such as chemical etching.

다음으로, 화학적 에칭 등의 공정을 적용하여 상기 코일 패턴 시드층(41)을 제거한 후, 상기 코일 도체 패턴(40)에 압력을 가하여 상기 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩할 수 있다.
Next, after removing the coil pattern seed layer 41 by applying a process such as chemical etching, pressure is applied to the coil conductor pattern 40 to move the coil conductor pattern 40 into the insulating substrate 20. Can be embedded.

상기 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩한 후, 상기 절연 기판(20)의 적어도 일면에 에칭 공정을 수행할 수 있으나, 반드시 이에 제한되는 것은 아니다.
After embedding the coil conductor pattern 40 into the insulating substrate 20, an etching process may be performed on at least one surface of the insulating substrate 20, but is not limited thereto.

도 4를 참조하면, 상기 1차 코일 패턴(40)이 임베딩된 상기 절연 기판(20)의 적어도 일면에 상기 단계를 반복하여 2차 코일 패턴(40)을 상기 절연 기판(20) 내부로 임베딩하는 단계를 반복하여 수행할 수 있다.
4, by repeating the above steps on at least one surface of the insulating substrate 20 on which the primary coil pattern 40 is embedded, the secondary coil pattern 40 is embedded into the insulating substrate 20. This can be done by repeating the steps.

또한, 상기 2차 코일 패턴을 절연 기판 내부에 임베딩한 후 상기 절연 기판의 적어도 일면에 에칭 공정을 수행할 수 있다.
In addition, after embedding the secondary coil pattern inside the insulating substrate, an etching process may be performed on at least one surface of the insulating substrate.

본 발명의 다른 실시형태에 따르면, 상기와 같이 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행함으로써, 목표로 하는 코일 도체 패턴을 형성하기 때문에, 상기 코일 도체 패턴(40)이 균일한 선폭을 갖도록 할 수 있다.
According to another embodiment of the present invention, by repeatedly performing the process of embedding the coil conductor pattern 40 into the insulating substrate 20 as described above, a target coil conductor pattern is formed. The coil conductor pattern 40 may have a uniform line width.

또한, 미세한 선폭 및 높은 두께의 코일 패턴을 형성할 수 있어 본 발명의 다른 실시 형태에 따른 칩 전자부품의 제조방법에 의해 제조된 칩 전자부품을 전원단에 적용할 경우, 전원단의 평활기능 및 노이즈 제거 효율이 증대될 수 있다.
In addition, since it is possible to form a coil pattern having a fine line width and a high thickness, when a chip electronic component manufactured by the method for manufacturing a chip electronic component according to another embodiment of the present invention is applied to the power supply terminal, the smoothing function of the power supply terminal and Noise removal efficiency can be increased.

상기와 같이, 본 발명의 다른 실시형태에 따르면 코일 도체 패턴(40)을 상기 절연 기판(20) 내부로 임베딩(Embedding)하는 공정을 반복 수행하므로, 상기 코일 도체 패턴(40)은 내부에 복수 개의 에칭면이 형성될 수 있다.
As described above, according to another embodiment of the present invention, since the process of embedding the coil conductor pattern 40 into the insulating substrate 20 is repeatedly performed, the coil conductor pattern 40 is An etched surface can be formed.

다음으로, 상기 코일 도체 패턴(40)이 임베딩된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성할 수 있다.Next, the magnetic body 50 may be formed by stacking magnetic layers on the upper and lower portions of the insulating substrate 20 on which the coil conductor pattern 40 is embedded.

자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부를 형성할 수 있다.
The magnetic body 50 may be formed by laminating the magnetic body layer on both sides of the insulating substrate 20 and compressing it through a lamination method or a hydrostatic press method. In this case, the core may be formed by allowing the hole to be filled with a magnetic material.

또한, 상기 자성체 본체(50)의 단면에 노출되는 코일 도체 패턴(40)과 접속하는 외부전극(80)을 형성할 수 있다. In addition, an external electrode 80 connected to the coil conductor pattern 40 exposed on the cross section of the magnetic body 50 may be formed.

상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
The external electrode 80 may be formed using a paste containing a metal having excellent electrical conductivity. For example, nickel (Ni), copper (Cu), tin (Sn), silver (Ag), or the like alone or It may be a conductive paste including an alloy thereof. A method of forming the external electrode 80 may be formed by performing a dipping method as well as printing according to the shape of the external electrode 80.

그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
In addition, parts that have the same features as those of the electronic component according to the exemplary embodiment described above will be omitted here.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
Therefore, various types of substitutions, modifications and changes will be possible by those of ordinary skill in the art within the scope not departing from the technical spirit of the present invention described in the claims, and this also belongs to the scope of the present invention. something to do.

100 : 박막형 인덕터 45 : 비아 전극
20 : 절연 기판 50 : 자성체 본체
40 : 코일 도체 패턴 41 : 코일 패턴 시드층100: thin-film inductor 45: via electrode
20: insulating substrate 50: magnetic body
40: coil conductor pattern 41: coil pattern seed layer

Claims

delete

Forming a coil pattern seed layer on at least one surface of the insulating substrate;
Forming a primary coil pattern on the coil pattern seed layer using a dry film resist;
Peeling off the dry film resist and removing the coil pattern seed layer, and then pressing the primary coil pattern to embed it into the insulating substrate; And
And embedding a secondary coil pattern into the insulating substrate by repeating the step on at least one surface of the insulating substrate on which the primary coil pattern is embedded.

The method of claim 5,
After the step of embedding the secondary coil pattern into the insulating substrate, a chip for embedding a third or more coil pattern into the insulating substrate by repeating the step on at least one surface of the insulating substrate on which the secondary coil pattern is embedded Electronic component manufacturing method.

The method of claim 5,
A method of manufacturing a chip electronic component in which an etching process is performed on at least one surface of the insulating substrate after embedding the primary coil pattern inside the insulating substrate and after embedding the secondary coil pattern inside the insulating substrate.

The method of claim 5,
The method of manufacturing a chip electronic component in which the primary coil pattern and the secondary coil pattern have a square shape.

The method of claim 5,
A method of manufacturing a chip electronic component in which an interface between the primary coil pattern and the secondary coil pattern is formed through etching.