KR102174291B1 - 하모닉 믹서 - Google Patents

하모닉 믹서 Download PDF

Info

Publication number
KR102174291B1
KR102174291B1 KR1020200100134A KR20200100134A KR102174291B1 KR 102174291 B1 KR102174291 B1 KR 102174291B1 KR 1020200100134 A KR1020200100134 A KR 1020200100134A KR 20200100134 A KR20200100134 A KR 20200100134A KR 102174291 B1 KR102174291 B1 KR 102174291B1
Authority
KR
South Korea
Prior art keywords
signal
mixing
frequency
unit
input
Prior art date
Application number
KR1020200100134A
Other languages
English (en)
Inventor
남일구
박건우
명진만
이수연
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020200100134A priority Critical patent/KR102174291B1/ko
Application granted granted Critical
Publication of KR102174291B1 publication Critical patent/KR102174291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 하모닉 믹서에 관한 것으로, 본 발명의 일면에 따른 언발란스드 구조의 하모닉 믹서는 기설정된 제1 주파수를 가지는 입력 신호를 입력받아 입력 신호에 대한 임피던스 매칭을 수행하는 입력 매칭 네트워크부, 기설정된 제2 주파수를 가지는 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크로부터 출력되는 신호와 혼합시키는 혼합부 및 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 출력 매칭 네트워크부를 포함한다.

Description

하모닉 믹서{HARMONIC MIXER}
본 발명은 하모닉 믹서에 관한 것으로, 더욱 상세하게는 밀리미터파 또는 테라헤르츠 대역에서 주파수를 변환하여 5G 또는 6G 무선 통신에 사용될 수 있는 하모닉 믹서에 관한 것이다.
데이터 사용량이 증가함에 따라 5G 이동통신의 상용화를 넘어 6G 이동통신 기술에 대한 연구가 진행되며 밀리미터파 또는 테라헤르츠 대역과 같은 높은 주파수 대역의 주파수를 이용한 통신기술 개발이 진행되고 있다.
믹서(MIXER)는 미리 정해진 국부 발진기(Local Oscillator)에서 발생되는 LO 신호에 기초하여 주파수를 혼합하는 것으로, RF 신호 또는 IF 신호를 입력받아 RF 신호 또는 IF 신호의 주파수에 LO 신호의 주파수를 합산 또는 차감한 만큼의 주파수를 가지는 IF 신호 또는 RF 신호를 출력한다.
밀리미터파 또는 테라헤르츠 대역과 같은 높은 주파수 대역의 통신에 적용되는 믹서의 경우 입력되는 신호에 따라 높은 주파수 대역의 LO 신호를 생성하기 위해 많은 전력을 소비해야 하는 문제점이 있다.
대한민국 특허출원번호 제10-2017-0179563호 대한민국 특허출원번호 제10-2003-7004236호
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, RF 신호 또는 IF 신호를 입력받아 RF 신호 또는 IF 신호의 주파수에 LO 신호의 주파수를 기설정된 비만큼 증폭시킴에 따른 주파수를 합산 또는 차감함에 따른 IF 신호 또는 RF 신호를 출력하는 하모닉 믹서를 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
본 발명의 일면에 따른 언발란스드 구조의 하모닉 믹서는 기설정된 제1 주파수를 가지는 입력 신호를 입력받아 입력 신호에 대한 임피던스 매칭을 수행하는 입력 매칭 네트워크부, 기설정된 제2 주파수를 가지는 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크로부터 출력되는 신호와 혼합시키는 혼합부 및 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 출력 매칭 네트워크부를 포함한다.
본 발명의 다른 면에 따른 싱글 발란스드 구조의 하모닉 믹서는 기설정된 제1 주파수를 가지는 제1 입력 신호를 입력받아 제1 입력 신호에 대한 임피던스 매칭을 수행하는 제1 입력 매칭 네트워크부, 제1 입력 신호와 기설정된 위상차를 가지는 제2 입력 신호를 입력받아 제2 입력 신호에 대한 임피던스 매칭을 수행하는 제2 입력 매칭 네트워크부, 기설정된 제2 주파수를 가지는 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 제1 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 제1 혼합부, LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 제2 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 제2 혼합부, 제1 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 제1 출력 매칭 네트워크부 및 제2 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 제2 출력 매칭 네트워크부를 포함한다.
본 발명의 또 다른 면에 따른 더블 발란스드 구조의 하모닉 믹서는 기설정된 제1 주파수를 가지는 제1 입력 신호와, 기설정된 제2 주파수를 가지는 제1 LO 신호를 입력받아 혼합시켜 출력하는 제1 혼합모듈, 제1 입력 신호와, 제1 LO 신호와 기설정된 위상차를 가지는 제2 LO 신호를 입력받아 혼합시켜 출력하는 제2 혼합모듈, 제1 입력 신호와 기설정된 위상차를 가지는 제2 입력 신호와 제1 LO 신호를 입력받아 혼합시켜 출력하는 제3 혼합모듈, 제2 입력 신호와 제2 LO 신호를 입력받아 혼합시켜 출력하는 제4 혼합모듈, 제1 혼합모듈에서 출력되는 신호와 제4 혼합모듈에서 출력되는 신호를 혼합하여 출력하는 제1 출력부 및 제2 혼합모듈에서 출력되는 신호와 제3 혼합모듈에서 출력되는 신호를 혼합하여 출력하는 제2 출력부를 포함한다.
본 발명에 따르면 RF 신호 또는 IF 신호를 입력받아 RF 신호 또는 IF 신호의 주파수에 LO 신호의 주파수를 기설정된 비만큼 증폭시킴에 따른 주파수를 합산 또는 차감함에 따른 IF 신호 또는 RF 신호를 출력하는 하모닉 믹서를 제공하는 효과를 가진다.
본 발명에 따르면 입력되는 신호에 비해 상대적으로 낮은 주파수를 가지는 LO 신호를 이용하여 구동가능한 하모닉 믹서를 제공하여, 높은 주파수 대역의 LO 신호를 생성하기 위해 소모되는 전력 소모량을 절감하는 효과를 기대할 수 있다.
본 발명의 효과는 상기에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 언발란스드 구조의 하모닉 믹서의 회로도이다.
도 2는 본 발명의 다른 실시예에 따른 싱글 발란스드 구조의 하모닉 믹서의 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서의 회로도이다.
도 4a는 본 발명의 실시예들에 따른 하모닉 믹서에 있어서 혼합부에 입력되는 LO 신호의 파형이며, 도 4b는 도 4a에 따른 LO 신호가 입력될 때 본 발명의 실시예들에 따른 하모닉 믹서에 있어서 혼합부의 드레인 전류를 나타낸 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로서, 본 발명은 청구항의 기재에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
본 발명은 소정의 주파수를 가지는 RF 신호 또는 IF 신호를 입력받아 국부발진기(Local Oscillator)에서 발생되는 소정의 주파수를 가지는 LO 신호의 주파수를 기설정된 비만큼 증폭시킨 신호와 혼합함으로써 IF 신호 또는 RF 신호를 출력할 수 있는 하모닉 믹서에 관한 것이다.
이하에서 설명하는 입력 신호는 RF 신호 또는 IF 신호일 수 있으며, 입력 신호가 RF 신호인 경우 혼합되어 출력되는 신호는 IF 신호이고, 입력 신호가 IF 신호인 경우 혼합되어 출력되는 신호는 RF 신호일 수 있다.
도 1은 본 발명의 일 실시예에 따른 언발란스드 구조의 하모닉 믹서의 회로도이다.
도 1을 참조하면 본 발명의 일 실시예에 따른 언발란스드(Unbalanced) 구조의 하모닉 믹서(10)는 입력 매칭 네트워크부(101), 혼합부(102), 출력 매칭 네트워크부(103), DC 피드부(104)를 포함하는 것일 수 있다.
입력 매칭 네트워크부(101)는 기설정된 제1 주파수를 가지는 입력 신호(Input)를 입력받아 입력 신호(Input)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
혼합부(102)는 기설정된 제2 주파수를 가지는 LO 신호(LO)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 상기 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호(LO)의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크부(101)에서 출력되는 신호와 혼합시키는 것일 수 있다.
혼합부(102)의 PMOS 트랜지스터의 소스는 입력 매칭 네트워크부(101)로부터 출력 매칭 네트워크부(103)로 이르는 전류 경로상에 연결되는 것일 수 있다.
혼합부(102)의 NMOS 트랜지스터의 소스는 접지되거나, PMOS 트랜지스터의 소스에 인가되는 전압의 전압값보다 소정값 작은 전압값을 인가받는 것일 수 있다.
혼합부(102)의 NMOS 트랜지스터와 PMOS 트랜지스터는 트라이오드(Triode) 영역에서 동작하는 것일 수 있다.
트라이오드(Triode) 영역에서 혼합부(102)의 NMOS 트랜지스터의 드레인 전류(Idn)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00001
여기서 Kn는 NMOS 트랜지스터의 공정 트랜스컨덕턴스의 파라미터이며, (W/L)1은 NMOS 트랜지스터의 사이즈비이고, Vgsn는 NMOS 트랜지스터의 게이트소스 전압이며, Vthn는 NMOS 트랜지스터의 문턱전압이며 Vdsn은 NMOS 트랜지스터의 드레인소스 전압이다.
혼합부(102)의 NMOS 트랜지스터의 드레인 컨덕턴스는 아래의 수학식으로 나타낼 수 있다.
Figure 112020084000435-pat00002
여기서 Vgsn=Vdc+Vcos(ωt)를 대입하면 NMOS 트랜지스터의 드레인 컨덕턴스(gdn)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00003
여기서 Vdc는 NMOS 트랜지스터의 게이트에 가해지는 직류전압이며 Vcos(ωt)는 NMOS 트랜지스터의 게이트로 입력되는 LO 신호(LO)에 따른 교류전압이고, ω는 LO 신호(LO)의 각주파수이다.
혼합부(102)의 NMOS 트랜지스터의 드레인 컨덕턴스(gdn)는 LO 신호(LO)의 주파수에 따른 제1 부호(예를 들어 양의 부호)의 코사인 성분을 포함하는 것일 수 있다.
트라이오드(Triode) 영역에서 혼합부(102)의 PMOS 트랜지스터의 드레인 전류(Idp)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00004
여기서 Kp는 PMOS 트랜지스터의 공정 트랜스컨덕턴스의 파라미터이며, (W/L)2은 PMOS 트랜지스터의 사이즈비이고, Vsgp는 PMOS 트랜지스터의 소스게이트 전압이며, Vthp는 PMOS 트랜지스터의 문턱전압이며 Vsdp는 PMOS 트랜지스터의 소스드레인 전압이다.
혼합부(102)의 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)는 아래의 수학식으로 나타낼 수 있다.
Figure 112020084000435-pat00005
여기서 Vsgp=Vdc-Vcos(ωt)를 대입하면 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00006
여기서 Vdc는 PMOS 트랜지스터의 게이트에 가해지는 직류전압이며 Vcos(ωt)는 PMOS 트랜지스터의 게이트로 입력되는 LO 신호(LO)에 따른 교류전압이고 ω는 LO 신호(LO)의 각주파수이다.
혼합부(102)의 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)는 LO 신호(LO)의 주파수에 따르며 제1 부호(예를 들어 양의 부호)와 반대 부호인 제2 부호(예를 들어 음의 부호)의 코사인 성분을 포함하는 것일 수 있다.
혼합부(102)의 드레인 컨덕턴스(gtotal)는 NMOS 트랜지스터의 드레인 컨덕턴스(gdn)와 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)의 곱을, NMOS 트랜지스터의 드레인 컨덕턴스(gdn)와 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)의 합으로 나눈 값에 기초한 것일 수 있다.
혼합부(102)의 드레인 컨덕턴스(gtotal)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00007
여기서, NMOS 트랜지스터의 사이즈비(W/L)1와 PMOS 트랜지스터의 사이즈비(W/L)2 및 NMOS 트랜지스터의 공정 트랜스컨덕턴스 파라미터(Kn)와 PMOS 트랜지스터의 공정 트랜스컨덕턴스 파라미터(Kp)가 각각 서로 동일한 경우, NMOS 트랜지스터의 드레인 컨덕턴스(gdn)와 PMOS 트랜지스터의 드레인 컨덕턴스(gdp)의 코사인 성분은 서로 반대 부호를 가지되 서로 동일한 크기를 가지는 것일 수 있다.
상기 수학식 7에 K=Kn(W/L)1=Kp(W/L)2, A=Vdc-Vthn-Vdsn=Vdc-|Vthp|-Vsdn을 대입하면, 혼합부(102)의 드레인 컨덕턴스(gtotal)는 아래의 수학식과 같이 나타낼 수 있다.
Figure 112020084000435-pat00008
혼합부(102)의 드레인 컨덕턴스(gtotal)는 LO 신호(LO)의 주파수에 따른 코사인 제곱 성분을 가지는 것일 수 있다.
여기서
Figure 112020084000435-pat00009
이므로, 혼합부(102)의 전체 드레인 컨덕턴스(gtotal)는 아래의 수학식과 같이 정리할 수 있다.
Figure 112020084000435-pat00010
혼합부(102)의 전체 드레인 컨덕턴스(gtotal)는 LO 신호(LO)의 주파수의 두 배인 주파수에 따른 코사인 성분을 가지는 것일 수 있다.
혼합부(102)의 전체 드레인 컨덕턴스(gtotal)는 LO 신호(LO)의 주파수의 두 배인 주파수에 따른 코사인 성분을 가짐으로써, 입력 신호(Input)의 주파수에 LO 신호(LO) 주파수의 두 배인 주파수를 합산 또는 차감함에 따른 주파수를 가지는 신호를 출력하도록 한다.
출력 매칭 네트워크부(103)는 혼합부(102)에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 것일 수 있다.
입력 매칭 네트워크부(101)와 출력 매칭 네트워크부(103)는 입력 신호(Input)가 입력되는 입력단의 임피던스와 혼합부(102)의 임피던스와 출력신호(Output)가 출력되는 출력단의 임피던스 간의 임피던스 차이로 발생하는 반사를 줄이기 위한 수동 소자로 구성된 것일 수 있다.
DC 피드부(104)는 혼합부(102)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 제공하는 것일 수 있다.
DC 피드부(104)는 혼합부(102)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 동작 범위를 감안하여 DC 바이어스 전압을 설정하기 위한 저항성 성분을 포함하는 것일 수 있다.
DC 피드부(104)는 혼합부(102)의 PMOS 트랜지스터의 소스에 일단이 연결되며 타단이 전압원(VDC)에 연결되는 것일 수 있다.
도 2는 본 발명의 다른 실시예에 따른 싱글 발란스드 구조의 하모닉 믹서의 회로도이다.
도 2를 참조하면 본 발명의 다른 실시예에 따른 싱글 발란스드(Single-balanced) 구조의 하모닉 믹서(20)는 제1 입력 매칭 네트워크부(211), 제1 혼합부(212), 제1 출력 매칭 네트워크부(213), 제2 입력 매칭 네트워크부(221), 제2 혼합부(222), 제2 출력 매칭 네트워크부(223), DC 피드부(214, 224)를 포함하는 것일 수 있다.
제1 입력 매칭 네트워크부(211)는 기설정된 제1 주파수를 가지는 제1 입력 신호(Input+)를 입력받아 제1 입력 신호(Input+)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
제1 혼합부(212)는 기설정된 제2 주파수를 가지는 LO 신호(LO)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호(LO)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호(LO)의 주파수를 기설정된 비만큼 증폭시켜 제1 입력 매칭 네트워크부(211)에서 출력되는 신호와 혼합시키는 것일 수 있다.
제1 혼합부(212)의 PMOS 트랜지스터의 소스는 제1 입력 매칭 네트워크부(211)로부터 제1 출력 매칭 네트워크부(213)로 이르는 전류 경로상에 연결되며, 제1 혼합부(212)의 NMOS 트랜지스터의 소스는 접지되거나 제1 혼합부(212)의 PMOS 트랜지스터의 소스에 인가되는 전압의 전압값보다 소정값 작은 전압값의 전압이 인가되어, 제1 혼합부(212)의 NMOS 트랜지스터와 PMOS 트랜지스터는 트라이오드(Triode) 영역에서 동작하는 것일 수 있다.
제1 혼합부(212)의 NMOS 트랜지스터의 드레인 컨덕턴스는 LO 신호(LO)의 주파수에 따른 제1 부호(예를 들어 양의 부호)의 코사인 성분을 포함하고, 제1 혼합부(212)의 PMOS 트랜지스터의 드레인 컨덕턴스는 LO 신호(LO)의 주파수에 따르며 제1 부호와 반대부호인 제2 부호(예를 들어 음의 부호)의 코사인 성분을 포함하는 것일 수 있다.
제1 출력 매칭 네트워크부(213)는 제1 혼합부(212)에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 것일 수 있다.
제1 입력 매칭 네트워크부(211)와 제1 출력 매칭 네트워크부(213)는 입력 신호(Input+)가 입력되는 입력단의 임피던스와 제1 혼합부(212)의 임피던스와 출력신호(Output+)가 출력되는 출력단의 임피던스 간의 임피던스 차이로 발생하는 반사를 줄이기 위한 수동 소자로 구성된 것일 수 있다.
제2 입력 매칭 네트워크부(221)는 제1 입력 신호(Input+)와 기설정된 위상차(예를 들어 180도)를 가지는 제2 입력 신호(Input-)를 입력받아 제2 입력 신호(Input-)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
제2 혼합부(222)는 LO 신호(LO)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 LO 신호(LO)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 LO 신호(LO)의 주파수를 기설정된 비만큼 증폭시켜 제2 입력 매칭 네트워크부(221)에서 출력되는 신호와 혼합시키는 것일 수 있다.
제2 혼합부(222)의 PMOS 트랜지스터의 소스는 제2 입력 매칭 네트워크부(221)로부터 제2 출력 매칭 네트워크부(223)로 이르는 전류 경로상에 연결되며, 제2 혼합부(222)의 NMOS 트랜지스터의 소스는 접지되거나 제2 혼합부(222)의 PMOS 트랜지스터의 소스에 인가되는 전압의 전압값보다 소정값 작은 전압값의 전압이 인가되어, 제2 혼합부(222)의 NMOS 트랜지스터와 PMOS 트랜지스터는 트라이오드(Triode) 영역에서 동작하는 것일 수 있다.
제2 혼합부(222)의 NMOS 트랜지스터의 드레인 컨덕턴스는 LO 신호(LO)의 주파수에 따른 제1 부호(예를 들어 양의 부호)의 코사인 성분을 포함하고, 제2 혼합부(222)의 PMOS 트랜지스터의 드레인 컨덕턴스는 LO 신호(LO)의 주파수에 따르며 제1 부호와 반대부호인 제2 부호(예를 들어 음의 부호)의 코사인 성분을 포함하는 것일 수 있다.
제2 출력 매칭 네트워크부(223)는 제2 혼합부(222)에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 것일 수 있다.
제2 입력 매칭 네트워크부(221)와 제2 출력 매칭 네트워크부(223)는 입력 신호(Input-)가 입력되는 입력단의 임피던스와 제2 혼합부(222)의 임피던스와 출력신호(Output-)가 출력되는 출력단의 임피던스 간의 임피던스 차이로 발생하는 반사를 줄이기 위한 수동 소자로 구성된 것일 수 있다.
DC 피드부(214, 224)는 제1 혼합부(212) 및 제2 혼합부(222)의 각각에 속하는 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 각각 제공하는 것일 수 있다.
DC 피드부(214, 224)는 제1 혼합부(212) 및 제2 혼합부(222)의 각각에 속하는 NMOS 트랜지스터 및 PMOS 트랜지스터의 동작 범위를 감안하여 DC 바이어스 전압을 설정하기 위한 저항성 성분을 포함하는 것일 수 있다.
DC 피드부(214, 224)는 제1 혼합부(212) 및 제2 혼합부(222) 각각의 PMOS 트랜지스터의 소스에 일단이 연결되며 타단이 전압원(VDC)에 연결되는 것일 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서의 회로도이다.
도 3을 참조하면 본 발명의 또 다른 실시예에 따른 더블 발란스드(Double-balanced) 구조의 하모닉 믹서(30)는 제1 혼합모듈(310), 제2 혼합모듈(320), 제3 혼합모듈(330), 제4 혼합모듈(340), 제1 출력부(350), 제2 출력부(360)를 포함하는 것일 수 있다.
제1 혼합모듈(310)은 기설정된 제1 주파수를 가지는 제1 입력 신호(Input+)와, 기설정된 제2 주파수를 가지는 제1 LO 신호(LO+)를 입력받아 혼합시켜 출력하는 것일 수 있다.
제1 혼합모듈(310)은 입력 매칭 네트워크부(311), 혼합부(312), 출력 매칭 네트워크부(313), DC 피드부(314)를 포함하는 것일 수 있다.
입력 매칭 네트워크부(311)는 제1 입력 신호(Input+)를 입력받아 제1 입력 신호(Input+)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
혼합부(312)는 제1 LO 신호(LO+)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 제1 LO 신호(LO+)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 제1 LO 신호(LO+)의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크부(311)에서 출력되는 신호와 혼합시키는 것일 수 있다.
출력 매칭 네트워크부(313)는 혼합부(312)에서 출력되는 신호에 대한 임피던스 매칭을 수행하는 것일 수 있다.
DC 피드부(314)는 혼합부(312)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 제공하는 것일 수 있다.
제2 혼합모듈(320)은 제1 입력 신호(Input+)와, 제1 LO 신호(LO+)와 기설정된 위상차(예를 들어 180도)를 가지는 제2 LO 신호(LO-)를 입력받아 혼합시켜 출력하는 것일 수 있다.
제2 혼합모듈(320)은 입력 매칭 네트워크부(321), 혼합부(322), 출력 매칭 네트워크부(323), DC 피드부(324)를 포함하는 것일 수 있다.
입력 매칭 네트워크부(321)는 제1 입력 신호(Input+)를 입력받아 제1 입력 신호(Input+)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
혼합부(322)는 제2 LO 신호(LO-)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 제2 LO 신호(LO-)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 제2 LO 신호(LO-)의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크부(321)에서 출력되는 신호와 혼합시키는 것일 수 있다.
출력 매칭 네트워크부(323)는 혼합부(322)에서 출력되는 신호에 대한 임피던스 매칭을 수행하는 것일 수 있다.
DC 피드부(324)는 혼합부(322)의 NMOS 트랜지스터 및 상기 혼합부의 PMOS 트랜지스터의 DC 바이어스 전압을 제공하는 것일 수 있다.
제3 혼합모듈(330)은 제1 입력 신호(Input+)와 기설정된 위상차(예를 들어 180도)를 가지는 제2 입력 신호(Input-)와 제1 LO 신호(LO+)를 입력받아 혼합시켜 출력하는 것일 수 있다.
제3 혼합모듈(330)은 입력 매칭 네트워크부(331), 혼합부(332), 출력 매칭 네트워크부(333), DC 피드부(334)를 포함하는 것일 수 있다.
입력 매칭 네트워크부(331)는 제2 입력 신호(Input-)를 입력받아 제2 입력 신호(Input-)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
혼합부(332)는 제1 LO 신호(LO+)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 제1 LO 신호(LO+)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 제1 LO 신호(LO+)의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크부(331)에서 출력되는 신호와 혼합시키는 것일 수 있다.
출력 매칭 네트워크부(333)는 혼합부(332)에서 출력되는 신호에 대한 임피던스 매칭을 수행하는 것일 수 있다
DC 피드부(334)는 혼합부(332)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 제공하는 것일 수 있다.
제4 혼합모듈(340)은 제2 입력 신호(Input-)와 제2 LO 신호(LO-)를 입력받아 혼합시켜 출력하는 것일 수 있다.
제4 혼합모듈(340)은 입력 매칭 네트워크부(341), 혼합부(342), 출력 매칭 네트워크부(343), DC 피드부(344)를 포함하는 것일 수 있다.
입력 매칭 네트워크부(341)는 제2 입력 신호(Input-)를 입력받아 제2 입력 신호(Input-)에 대한 임피던스 매칭을 수행하는 것일 수 있다.
혼합부(342)는 제2 LO 신호(LO-)를 게이트를 통해 입력받는 NMOS 트랜지스터 및 NMOS 트랜지스터의 드레인과 드레인이 연결되되 제2 LO 신호(LO-)를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 제2 LO 신호(LO-)의 주파수를 기설정된 비만큼 증폭시켜 입력 매칭 네트워크부(341)에서 출력되는 신호와 혼합시키는 것일 수 있다.
본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서(30)의 제1 혼합모듈(310), 제2 혼합모듈(320), 제3 혼합모듈(330) 및 제4 혼합모듈(340) 중 어느 하나에 있어서, 혼합부(312, 322, 332, 342)의 PMOS 트랜지스터의 소스는 입력 매칭 네트워크부(311, 321, 331, 341)로부터 출력 매칭 네트워크부(313, 323, 333, 343)로 이르는 전류 경로상에 연결되며, NMOS 트랜지스터의 소스는 접지되거나 PMOS 트랜지스터의 소스에 인가되는 전압의 전압값보다 소정값 작은 전압값의 전압이 인가되어, 혼합부(312, 322, 332, 342)의 NMOS 트랜지스터와 PMOS 트랜지스터는 트라이오드(Triode) 영역에서 동작하는 것일 수 있다.
본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서(30)의 제1 혼합모듈(310), 제2 혼합모듈(320), 제3 혼합모듈(330), 제4 혼합모듈(340) 중 어느 하나에 있어서, 혼합부(312, 322, 332, 342)의 NMOS 트랜지스터의 드레인 컨덕턴스는 제1 LO 신호(LO+) 또는 제2 LO 신호(LO-)의 주파수에 따른 제1 부호(예를 들어 양의 부호)의 코사인 성분을 포함하고, PMOS 트랜지스터의 드레인 컨덕턴스는 제1 LO 신호(LO+) 또는 제2 LO 신호(LO-)의 주파수에 따르며 제1 부호와 반대부호인 제2 부호(예를 들어 음의 부호)의 코사인 성분을 포함하는 것일 수 있다.
출력 매칭 네트워크부(343)는 혼합부(342)에서 출력되는 신호에 대한 임피던스 매칭을 수행하는 것일 수 있다.
DC 피드부(344)는 혼합부(342)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 제공하는 것일 수 있다.
본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서(30)의 제1 혼합모듈(310), 제2 혼합모듈(320), 제3 혼합모듈(330), 제4 혼합모듈(340) 중 어느 하나에 있어서 입력 매칭 네트워크부(311, 321, 331, 341)와 출력 매칭 네트워크부(313, 323, 333, 343)는 입력 신호(Input+, Input-)가 입력되는 입력단의 임피던스와 혼합부(312, 322, 323, 324)의 임피던스와 출력신호(Output+, Output-)가 출력되는 출력단의 임피던스 간의 임피던스 차이로 발생하는 반사를 줄이기 위한 수동 소자로 구성된 것일 수 있다.
본 발명의 또 다른 실시예에 따른 더블 발란스드 구조의 하모닉 믹서(30)의 제1 혼합모듈(310), 제2 혼합모듈(320), 제3 혼합모듈(330), 제4 혼합모듈(340) 중 어느 하나에 있어서, DC 피드부(314, 324, 334, 344)는 혼합부(312, 322, 332, 342)의 NMOS 트랜지스터 및 PMOS 트랜지스터의 동작 범위를 감안하여 DC 바이어스 전압을 설정하기 위한 저항성 성분을 포함하는 것일 수 있다.
DC 피드부(314, 324, 334, 344)는 혼합부(312, 322, 332, 342)의 PMOS 트랜지스터의 소스에 일단이 연결되며 타단이 전압원(VDC)에 연결되는 것일 수 있다.
제1 출력부(350)는 제1 혼합모듈(310)에서 출력되는 신호와 제4 혼합모듈(340)에서 출력되는 신호를 혼합하여 출력하는 것일 수 있다.
제2 출력부(360)는 제2 혼합모듈(320)에서 출력되는 신호와 제3 혼합모듈(330)에서 출력되는 신호를 혼합하여 출력하는 것일 수 있다.
도 4a는 본 발명의 실시예들에 따른 하모닉 믹서에 있어서 혼합부에 입력되는 LO 신호의 파형이며, 도 4b는 도 4a에 따른 LO 신호가 입력될 때 본 발명의 실시예들에 따른 하모닉 믹서에 있어서 혼합부의 드레인 전류를 나타낸 그래프이다.
도 4a 내지 도 4b를 참고하면 본 발명의 실시예들에 따른 하모닉 믹서의 혼합부에 1GHz의 LO 신호가 입력되었을 때 본 발명의 실시예들에 따른 하모닉 믹서의 혼합부의 드레인 전류는 2GHz에 따라 변화하는 것을 확인할 수 있다.
본 발명의 실시예들에 따른 하모닉 믹서(10, 20, 30)에 있어서 소정의 주파수를 가지는 LO 신호를 입력받는 혼합부(102, 212, 222, 312, 322, 332, 342)의 드레인 컨덕턴스는 LO 신호의 주파수의 두 배인 주파수에 따라 변하는 것일 수 있다.
이에 따라, 본 발명의 실시예들에 따른 하모닉 믹서(10, 20, 30)에 있어서 혼합부(102, 212, 222, 312, 322, 332, 342)는 LO 신호의 주파수의 두 배의 주파수와 입력 신호의 주파수를 혼합하는 것일 수 있다.
즉, 입력 신호의 주파수가 2GHz인 경우 본 발명의 실시예들에 따른 하모닉 믹서(10, 20, 30)는 1GHz의 주파수를 가지는 LO 신호를 이용하여 혼합함에 따라, DC 신호 또는 4GHz의 신호를 출력할 수 있다.
본 발명에 따르면 입력 신호의 주파수에 대해 절반의 주파수를 가지는 LO 신호를 이용하여 하모닉 믹서의 구동이 가능함에 따라, 높은 주파수 대역의 LO 신호를 생성하기 위한 전력 소모를 줄이는 이점이 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 언발란스드 구조의 하모닉 믹서
20 : 싱글 발란스드 구조의 하모닉 믹서
30 : 더블 발란스드 구조의 하모닉 믹서

Claims (14)

  1. 기설정된 제1 주파수를 가지는 입력 신호를 입력받아 상기 입력 신호에 대한 임피던스 매칭을 수행하는 입력 매칭 네트워크부;
    기설정된 제2 주파수를 가지는 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 상기 NMOS 트랜지스터의 드레인과 드레인이 연결되되 상기 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 상기 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 상기 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 혼합부; 및
    상기 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 출력 매칭 네트워크부;를 포함하고,
    상기 혼합부의 PMOS 트랜지스터의 소스는 상기 입력 매칭 네트워크부로부터 상기 출력 매칭 네트워크부로 이르는 전류 경로상에 연결되는 것이며,
    상기 NMOS 트랜지스터와 상기 PMOS 트랜지스터는 트라이오드(Triode) 영역에서 동작하는 것이고,
    상기 NMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따른 제1 부호의 코사인 성분을 포함하는 것이며,
    상기 PMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따르며 상기 제1 부호와 반대부호인 제2 부호의 코사인 성분을 포함하는 것
    인 언발란스드 구조의 하모닉 믹서.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 혼합부의 전체 드레인 컨덕턴스는
    상기 NMOS 트랜지스터의 드레인 컨덕턴스와 상기 PMOS 트랜지스터의 드레인 컨덕턴스의 곱을, 상기 NMOS 트랜지스터의 드레인 컨덕턴스와 상기 PMOS 트랜지스터의 드레인 컨덕턴스의 합으로 나눈 값에 기초한 것
    인 언발란스드 구조의 하모닉 믹서.
  5. 제4항에 있어서,
    상기 NMOS 트랜지스터의 사이즈비 및 트랜스컨덕턴스 파라미터와 상기 PMOS 트랜지스터의 사이즈비 및 트랜스컨덕턴스 파라미터가 동일한 경우,
    상기 NMOS 트랜지스터의 드레인 컨덕턴스와 상기 PMOS 트랜지스터의 드레인 컨덕턴스의 코사인 성분은 서로 반대 부호를 가지되 서로 동일한 크기를 가지며,
    상기 혼합부의 전체 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따른 코사인 제곱 성분을 가지는 것
    인 언발란스드 구조의 하모닉 믹서.
  6. 제5항에 있어서,
    상기 혼합부의 전체 드레인 컨덕턴스는
    상기 LO 신호의 주파수의 두 배인 주파수에 따른 코사인 성분을 가지는 것
    인 언발란스드 구조의 하모닉 믹서.
  7. 제1항에 있어서,
    상기 혼합부의 NMOS 트랜지스터 및 상기 혼합부의 PMOS 트랜지스터의 DC 바이어스 전압을 제공하기 위한 DC 피드부;를 더 포함하는 언발란스드 구조의 하모닉 믹서.
  8. 기설정된 제1 주파수를 가지는 제1 입력 신호를 입력받아 상기 제1 입력 신호에 대한 임피던스 매칭을 수행하는 제1 입력 매칭 네트워크부;
    상기 제1 입력 신호와 기설정된 위상차를 가지는 제2 입력 신호를 입력받아 상기 제2 입력 신호에 대한 임피던스 매칭을 수행하는 제2 입력 매칭 네트워크부;
    기설정된 제2 주파수를 가지는 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 상기 NMOS 트랜지스터의 드레인과 드레인이 연결되되 상기 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 상기 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 상기 제1 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 제1 혼합부;
    상기 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 상기 NMOS 트랜지스터의 드레인과 드레인이 연결되되 상기 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 상기 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 상기 제2 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 제2 혼합부;
    상기 제1 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 제1 출력 매칭 네트워크부; 및
    상기 제2 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하여 출력하는 제2 출력 매칭 네트워크부;를 포함하는 싱글 발란스드 구조의 하모닉 믹서.
  9. 제8항에있어서,
    상기 제1 혼합부 및 상기 제2 혼합부 중 어느 하나의 혼합부에 있어서,
    상기 NMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따른 제1 부호의 코사인 성분을 포함하는 것이며,
    상기 PMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따르며 상기 제1 부호와 반대부호인 제2 부호의 코사인 성분을 포함하는 것
    인 싱글 발란스드 구조의 하모닉 믹서.
  10. 제8항에 있어서,
    상기 제1 혼합부 및 상기 제2 혼합부 각각에 속하는 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 DC 바이어스 전압을 각각 제공하기 위한 DC 피드부;를 더 포함하는 것
    인 싱글 발란스드 구조의 하모닉 믹서.
  11. 기설정된 제1 주파수를 가지는 제1 입력 신호와, 기설정된 제2 주파수를 가지는 제1 LO 신호를 입력받아 혼합시켜 출력하는 제1 혼합모듈;
    상기 제1 입력 신호와, 상기 제1 LO 신호와 기설정된 위상차를 가지는 제2 LO 신호를 입력받아 혼합시켜 출력하는 제2 혼합모듈;
    상기 제1 입력 신호와 기설정된 위상차를 가지는 제2 입력 신호와 상기 제1 LO 신호를 입력받아 혼합시켜 출력하는 제3 혼합모듈;
    상기 제2 입력 신호와 상기 제2 LO 신호를 입력받아 혼합시켜 출력하는 제4 혼합모듈;
    상기 제1 혼합모듈에서 출력되는 신호와 상기 제4 혼합모듈에서 출력되는 신호를 혼합하여 출력하는 제1 출력부; 및
    상기 제2 혼합모듈에서 출력되는 신호와 상기 제3 혼합모듈에서 출력되는 신호를 혼합하여 출력하는 제2 출력부;를 포함하는 더블 발란스드 구조의 하모닉 믹서.
  12. 제11항에 있어서,
    상기 제1 혼합모듈, 상기 제2 혼합모듈, 상기 제3 혼합모듈 및 상기 제4 혼합모듈 중 어느 하나의 혼합모듈은,
    상기 제1 입력신호와 상기 제2 입력신호 중 어느 하나의 입력 신호를 입력받아 상기 입력 신호에 대한 임피던스 매칭을 수행하는 입력 매칭 네트워크부;
    상기 제1 LO 신호와 상기 제2 LO 신호 중 어느 하나의 LO 신호를 게이트를 통해 입력받는 NMOS 트랜지스터 및 상기 NMOS 트랜지스터의 드레인과 드레인이 연결되되 상기 LO 신호를 게이트를 통해 입력받는 PMOS 트랜지스터를 구비하며 상기 LO 신호의 주파수를 기설정된 비만큼 증폭시켜 상기 입력 매칭 네트워크부에서 출력되는 신호와 혼합시키는 혼합부; 및
    상기 혼합부에서 출력되는 신호에 대한 임피던스 매칭을 수행하는 출력 매칭 네트워크부;를 포함하는 것
    인 더블 발란스드 구조의 하모닉 믹서.
  13. 제12항에있어서,
    상기 혼합부의 NMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따른 제1 부호의 코사인 성분을 포함하는 것이며,
    상기 혼합부의 PMOS 트랜지스터의 드레인 컨덕턴스는 상기 LO 신호의 주파수에 따르며 상기 제1 부호와 반대부호인 제2 부호의 코사인 성분을 포함하는 것
    인 더블 발란스드 구조의 하모닉 믹서.
  14. 제12항에 있어서,
    상기 혼합부의 NMOS 트랜지스터 및 상기 혼합부의 PMOS 트랜지스터의 DC 바이어스 전압을 제공하기 위한 DC 피드부;를 더 포함하는 것
    인 더블 발란스드 구조의 하모닉 믹서.


KR1020200100134A 2020-08-10 2020-08-10 하모닉 믹서 KR102174291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200100134A KR102174291B1 (ko) 2020-08-10 2020-08-10 하모닉 믹서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200100134A KR102174291B1 (ko) 2020-08-10 2020-08-10 하모닉 믹서

Publications (1)

Publication Number Publication Date
KR102174291B1 true KR102174291B1 (ko) 2020-11-04

Family

ID=73571205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100134A KR102174291B1 (ko) 2020-08-10 2020-08-10 하모닉 믹서

Country Status (1)

Country Link
KR (1) KR102174291B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169859A1 (en) * 2007-01-12 2008-07-17 Alberto Valdes Garcia Drain-pumped sub-harmonic mixer for millimeter wave applications
KR20080097172A (ko) * 2005-11-23 2008-11-04 텔레폰악티에볼라겟엘엠에릭슨(펍) 저조파 펌핑 혼합기
KR20090079064A (ko) * 2008-01-16 2009-07-21 한국과학기술원 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080097172A (ko) * 2005-11-23 2008-11-04 텔레폰악티에볼라겟엘엠에릭슨(펍) 저조파 펌핑 혼합기
US20080169859A1 (en) * 2007-01-12 2008-07-17 Alberto Valdes Garcia Drain-pumped sub-harmonic mixer for millimeter wave applications
KR20090079064A (ko) * 2008-01-16 2009-07-21 한국과학기술원 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법

Similar Documents

Publication Publication Date Title
TW543285B (en) Apparatus and method for improved chopping mixer
EP1636901B1 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
Wu et al. A novel 30–90-GHz singly balanced mixer with broadband LO/IF
US8183896B2 (en) Resistive frequency mixing apparatus and signal processing method using the same
US20220085834A1 (en) Wideband Transmitter for Millimeter-Wave Wireless Communication
US7113008B2 (en) Frequency mixing apparatus
JPH1070481A (ja) 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置
US4449245A (en) High gain balanced mixer
TW201728075A (zh) 降頻混波器
US20080054955A1 (en) Radio frequency doubler
KR102174291B1 (ko) 하모닉 믹서
KR100643768B1 (ko) 믹서
Seyedi et al. UWB down-conversion mixer using an IM3 cancellation modified technique for zero and low IF applications
EP3648342A1 (en) High frequency mixer
Sharma et al. A 200GHz power mixer in 130nm-CMOS employing nonlinearity engineering
US8344818B1 (en) Single side band (SSB) mixer
KR100456163B1 (ko) 반 국부발진주파수를 이용한 주파수 혼합기
KR100668365B1 (ko) 주파수 혼합기
KR102147585B1 (ko) 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기
Wu et al. A 40-nm CMOS mixer with 36-GHz IF bandwidth and 60–148 GHz RF passband
JP6740723B2 (ja) リングミキサ
JP6430806B2 (ja) 分布ミキサ
Chaturvedi et al. Low Voltage Low Noise Figure Down-Conversion Mixer for Band 1 of WiMedia System
US7804351B2 (en) Mixer circuit for frequency mixing of differential signals
Liao et al. Design of 140-GHz Frequency Single-Ended and Push-Push Doublers with 31.61 dB and 91.19 dB Fundamental Suppression

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant