KR20090079064A - 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 - Google Patents

저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 Download PDF

Info

Publication number
KR20090079064A
KR20090079064A KR1020080005011A KR20080005011A KR20090079064A KR 20090079064 A KR20090079064 A KR 20090079064A KR 1020080005011 A KR1020080005011 A KR 1020080005011A KR 20080005011 A KR20080005011 A KR 20080005011A KR 20090079064 A KR20090079064 A KR 20090079064A
Authority
KR
South Korea
Prior art keywords
fet
signal
source
frequency
input
Prior art date
Application number
KR1020080005011A
Other languages
English (en)
Other versions
KR100974574B1 (ko
Inventor
정동윤
박철순
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080005011A priority Critical patent/KR100974574B1/ko
Priority to US12/289,354 priority patent/US8183896B2/en
Priority to JP2008286635A priority patent/JP4805995B2/ja
Publication of KR20090079064A publication Critical patent/KR20090079064A/ko
Application granted granted Critical
Publication of KR100974574B1 publication Critical patent/KR100974574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 저항성 주파수 혼합기(Resistive Frequency Mixer)에 관한 것으로, 본 발명은, RF 입력단과 IF 출력단이 FET의 드레인단에 연결되어 있거나, 다수의 커플러(또는 벌룬)와 필터가 구비되어 있는 저항성 주파수 혼합기와는 달리, 소스 폴러워 FET(Source Follower FET)를 갖는 제 1 주파수 혼합부와, 공통 소스 FET(Common Source FET)를 갖는 제 2 주파수 혼합부를 포함하며, 소스 폴러워 FET에 입력된 RF(Radio Frequency) 신호를 공통 소스 FET에 입력된 LO(Local Oscillation) 신호에 따라 주파수 혼합하여 다운 컨버전(down-conversion)된 IF(Intermediate Frequency) 신호를 출력하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 구현함으로써, LO-RF 간 격리도뿐만 아니라 RF-IF 간 격리도를 향상시켜 RF-IF 정합회로를 용이하게 설계할 수 있고, LO단과 RF단이 바뀌어도 무방한 본 회로는 공통 소스 FET의 드레인에 입력된 IF신호를 공통 소스 FET의 게이트에 입력된 LO 신호에 따라 주파수를 혼합하는 업 컨버전(up-conversion)된 RF 신호를 출력하는 업 컨버전 주파수 혼합 장치에도 적용할 수 있는 것이다.
저항성 주파수 혼합기(Resistive Frequency Mixer), 소스 폴러워 FET(Source Follower FET), 공통 소스 FET(Common Source FET)

Description

저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법{RESISTIVE FREQUENCY MIXER AND SIGNAL PROCESSING METHOD USING BY IT}
본 발명은 저항성 주파수 혼합기(Resistive Frequency Mixer)에 관한 것으로, 더욱 상세하게는 입력되는 RF(Radio Frequency, 이하 'RF'라 함)를 LO(Local Oscillator : 국부 발진, 이하 'LO'라 함) 주파수에 따라 IF(Intermediate Frequency : 중간 주파수, 이하 'IF'라 함)로 변환하거나 IF를 LO 주파수에 따라 RF로 변환하는데 적합한 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법에 관한 것이다.
잘 알려진 바와 같이, 최근 들어 통신 사용자들이 요구하는 데이터량이 증가함에 따라 이를 수용할 수 있는 Gbps급의 초고속 광대역 통신 시스템이 요구되고 있으며, 이를 만족시키기 위해 예를 들면, 60GHz 대역을 사용하는 밀리미터파 대역이 크게 각광받고 있으며, 이러한 시스템을 이동 통신 단말기에 적용하기 위해서는 저전력 소모, 회로간 격리도(isolation) 및 소형화가 요구된다.
여기에서, 격리도는 어떤 두 대상을 격리하는 정도를 나타내는 척도로서, 입출력 신호가 입출력되는 포트를 기준으로 각 포트마다 간섭이 발생하여 각 포트만 의 고유의 신호들이 다른 포트로 서로 넘어가지 않게 하는 정도를 나타내는 파라메터(parameter)를 의미하며, 예를 들어, RF, LO, IF 등의 3개 포트를 가지는 혼합기는 주파수 변환을 목적으로 하는 장치이기 때문에 포트간 격리도가 필수적으로 요구된다.
특히, 무선 통신 시스템에서 밀리미터파 대역에서 사용되는 저항성 주파수 혼합기는 전계 효과 트랜지스터(FET : Field Effect Transistor, 이하 'FET'라 함), LO 필터, RF 필터, IF 필터 등을 이용하여 입력되는 RF 신호를 입력되는 LO 주파수에 따라 IF 신호로 변환하여 출력하는 구조를 갖는다
한편, 도 1은 종래의 일 실시 예에 따른 저항성 주파수 혼합기를 나타낸 도면이고, 도 2는 종래의 다른 실시 예에 따른 저항성 주파수 혼합기를 나타낸 도면으로서, 스웨덴의 칼머스 공대(Chalmers Universit of Technology)에서 제안한 저항성 주파수 혼합기를 나타낸다.
여기에서, 도 1에 도시한 바와 같은 일 실시 예에 따른 저항성 주파수 혼합기에서는 LO 주파수의 경우 LO 정합 회로를 통해 FET의 게이트단으로 입력되고, RF 신호는 RF 필터를 포함하는 정합 회로를 통해 FET의 드레인단으로 입력되며, IF 신호는 IF 필터를 포함하는 정합 회로를 통해 FET의 드레인단으로부터 출력된다.
또한, 도 2에 도시한 바와 같은 다른 실시 예에 따른 저항성 주파수 혼합기에서는 RF와 LO의 격리도를 향상시키기 위해 RF와 LO의 입력단에 브랜치 라인 커플러(Branch Line Coupler)를 구비하며, 이를 통해 그 입력단을 두 경로로 각각 분리하고, LO 주파수는 LO 필터(미도시됨)를 통해 두 FET의 게이트단으로 각각 입력되 며, 브랜치 라인 커플러를 통해 분리된 RF 신호는 각각 RF 필터를 통해 두 FET의 드레인단으로 연결되고, IF 신호는 두 FET의 드레인단으로부터 IF 필터를 통해 출력된다.
하지만, 도 1에 도시된 바와 같은 종래의 저항성 주파수 혼합기는 RF 입력단과 IF 출력단이 FET의 드레인단에 연결되어 있어 격리도를 확보하는데 어려움이 있으며, 이러한 격리도를 확보하기 위해 도 2에 도시된 바와 같은 종래의 저항성 주파수 혼합기는 다수의 커플러(또는 벌룬)와 필터가 구비되어 하기 때문에 회로의 크기가 커지게 되고, 이러한 회로를 구동하기 위해서는 상대적으로 큰 LO 전력이 요구되는 단점이 있었다.
이에 따라, 본 발명은 소스 폴러워 FET(Source Follower FET)와 공통 소스 FET(Common Source FET)를 이용하여 입출력단 간의 격리도를 향상시킬 수 있는 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법을 제공하고자 한다.
또한, 본 발명은 상대적으로 낮은 LO 전력을 이용하여 LO 주파수를 입력시키고, 입력되는 RF 신호에 대응하는 IF 신호를 상대적으로 낮은 변환 손실을 갖도록 출력할 수 있는 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법을 제공하고자 한다.
제 1 관점에서 본 발명은, 소스 폴러워 FET를 갖는 제 1 주파수 혼합부와, 공통 소스 FET를 갖는 제 2 주파수 혼합부를 포함하며, 상기 소스 폴러워 FET에 입력된 RF 신호를 상기 공통 소스 FET에 입력된 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 IF 신호를 출력하거나, 상기 공통 소스 FET에 입력된 상기 IF 신호를 상기 공통 소스 FET에 입력된 상기 LO 신호에 따라 상기 소스 폴러워 FET를 통해 주파수 혼합하여 업 컨버전된 상기 RF 신호를 출력하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 제공한다.
제 2 관점에서 본 발명은, 공통 소스 FET를 갖는 제 1 주파수 혼합부와, 소스 폴러워 FET를 갖는 제 2 주파수 혼합부를 포함하며, 상기 공통 소스 FET에 입력된 RF 신호를 상기 소스 폴러워 FET에 입력된 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 IF 신호를 출력하거나, 상기 소스 폴러워 FET에 입력된 상기 IF 신호를 상기 소스 폴러워 FET에 입력된 상기 LO 신호에 따라 상기 공통 소스 FET를 통해 주파수 혼합하여 업 컨버전된 상기 RF 신호를 출력하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 제공한다.
제 3 관점에서 본 발명은, 저항성 주파수 혼합 장치를 이용하여 신호 처리하는 방법으로서, 입력되는 RF 신호와 입력되는 LO 신호를 각각 정합하여 출력하는 단계와, 상기 정합 출력된 RF 신호를 소스 폴러워 FET에 입력시키고, 상기 정합 출력된 LO 신호를 공통 소스 FET에 입력시키거나, 상기 정합 출력된 RF 신호를 상기 공통 소스 FET에 입력시키고, 상기 정합 출력된 LO 신호를 상기 소스 폴러워 FET에 입력시키는 단계와, 상기 소스 폴러워 FET에 입력된 상기 RF 신호를 상기 공통 소스 FET에 입력된 상기 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 IF 신호를 출력하거나, 상기 공통 소스 FET에 입력된 상기 RF 신호를 상기 소스 폴러워 FET에 입력된 상기 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 상기 IF 신호를 출력하는 단계를 포함하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법을 제공한 다.
제 4 관점에서 본 발명은, 저항성 주파수 혼합 장치를 이용하여 신호 처리하는 방법으로서, 입력되는 IF 신호와 입력되는 LO 신호를 각각 정합하여 출력하는 단계와, 상기 정합 출력된 IF 신호와 상기 정합 출력된 LO 신호를 공통 소스 FET에 입력시키거나, 상기 정합 출력된 IF 신호와 상기 정합 출력된 LO 신호를 소스 폴러워 FET에 입력시키는 단계와, 상기 공통 소스 FET에 입력된 상기 IF 신호와 상기 LO 신호를 상기 소스 폴러워 FET에 따라 주파수 혼합하여 업 컨버전된 RF 신호를 출력하거나, 상기 소스 폴러워 FET에 입력된 상기 IF 신호와 상기 LO 신호를 상기 공통 소스 FET에 따라 주파수 혼합하여 업 컨버전된 상기 RF 신호를 출력하는 단계를 포함하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법을 제공한다.
본 발명은, RF 입력단과 IF 출력단이 FET의 드레인단에 연결되어 있거나, 다수의 커플러(또는 벌룬)와 필터가 구비되어 있는 저항성 주파수 혼합기와는 달리, 소스 폴러워 FET를 갖는 제 1 주파수 혼합부와, 공통 소스 FET를 갖는 제 2 주파수 혼합부를 포함하며, 소스 폴러워 FET에 입력된 RF 신호를 공통 소스 FET에 입력된 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 IF 신호를 출력하는 저항성 주파수 혼합 장치를 통해 LO-RF 간 격리도뿐만 아니라 RF-IF 간 격리도를 향상시켜 RF-IF 정합회로를 용이하게 설계할 수 있으며, 상대적으로 낮은 LO 전력을 이용하여 상대적으로 낮은 변환 손실을 갖도록 IF 신호를 출력할 수 있다.
본 발명의 기술요지는, RF 신호의 입출력단을 소스 폴러워 FET 또는 공통 소스 FET에 연결하고, LO 신호의 입력단을 공통 소스 FET 또는 소스 폴러워 FET에 연결하며, IF 신호의 입출력단을 공통 소스 FET 또는 소스 폴러워 FET에 연결함으로써, RF 신호를 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 IF 신호를 출력하거나, IF 신호를 LO 신호에 따라 주파수 혼합하여 업 컨버전된 RF 신호를 출력한다는 것이며, 이러한 기술적 수단을 통해 종래 기술에서의 문제점을 해결할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 3a는 본 발명의 일 실시 예에 따른 저항성 주파수 혼합 장치를 나타낸 도면으로서, RF 정합부(RF Matching Network, 302), 제 1 주파수 혼합부(304), LO 정합부(LO Matching Network, 306), 제 2 주파수 혼합부(308) 및 IF 정합부(IF Matching Network, 310)를 포함한다.
도 3을 참조하면, RF 정합부(302)는 제 1 주파수 혼합부(304)의 게이트단에 연결되어 있으며, 입력되는 RF 신호를 특정 RF 대역의 신호로 손실 없이 제 1 주파수 혼합부(304)로 출력하는 역할을 수행한다.
그리고, 제 1 주파수 혼합부(304)는 소스 폴러워 FET(M2) 등을 포함하는 것으로, 소스 폴러워 FET(M2)의 드레인단에 인덕터(L2)가 연결되는데, 이는 소스 폴러워 FET(M2)의 게이트단-드레인단 사이에 발생하는 커패시턴스(capacitance)인 Cgd2와, 소스 폴러워 FET(M2)의 드레인단-소스단 사이에 발생하는 커패시턴스인 Cds2와, 소스 폴러워 FET(M2)의 게이트단-소스단 사이에 발생하는 커패시턴스인 Cgs2를 보상하여 저항성 주파수 혼합 장치의 변환 손실(conversion loss)을 감소시키는 역할을 수행한다. 이 때, 소스 폴러워 FET(M2)의 드레인단에 연결되는 인덕터(L2)의 다른 한단은 접지되어 있는 상태이다.
한편, LO 정합부(306)는 제 2 주파수 혼합부(308)의 게이트단에 연결되어 있으며, 입력되는 LO 신호를 특정 LO 주파수 대역의 신호로 손실 없이 제 2 주파수 혼합부(308)로 출력하는 역할을 수행한다. 즉, LO 정합부(306)는 LO 삽입 손실을 감소시키고, DC 차단(blocking)과 동시에 저주파수 대역의 불필요한 신호의 영향을 차단시키는 역할을 수행한다.
다음에, 제 2 주파수 혼합부(308)는 공통 소스 FET(M1) 등을 포함하는 것으로, 공통 소스 FET(M1)의 소스단에 인덕터(L1)가 연결되는데, 이는 공통 소스 FET(M1)의 게이트단-소스단 사이에 발생하는 커패시턴스인 Cgs1을 보상하여 저항성 주파수 혼합 장치의 변환 손실을 감소시키는 역할을 수행한다. 이 때, 공통 소스 FET(M1)의 소스단에 연결되는 인덕터(L1)의 다른 한단은 접지되어 있는 상태이다.
여기에서, 제 1 주파수 혼합부(304)로부터 출력되는 RF 신호는 제 2 주파수 혼합부(308)로부터 출력되는 LO 신호에 따라 중간 주파수(IF) 대역으로 다운 컨버전(down-conversion)되어 IF 정합부(310)로 입력된다.
한편, IF 정합부(310)는 제 1 주파수 혼합부(304)와 제 2 주파수 혼합 부(308)를 통해 주파수 혼합(즉, 변환 또는 다운 컨버전)된 IF 신호를 특정 IF 주파수 대역의 신호로 출력하는 역할을 수행한다.
따라서, 공통 소스 FET와 소스 폴러워 FET를 포함하는 저항성 주파수 혼합 장치를 구현하여 소스 폴러워 FET만을 사용하여 LO-RF 간 격리도뿐만 아니라 RF-IF 간 격리도를 향상시켜 RF-IF 정합회로를 용이하게 설계할 수 있으며, 소스 폴러워 FET(M2)와 인덕터(L2)만을 부가하여 설계할 수 있어 회로 크기를 획기적으로 감소시킬 수 있기 때문에 이동 통신 단말기, 특히 밀리미터파 대역의 이동 통신 단말기에 용이하게 적용시킬 수 있다.
다음에, 상술한 바와 같은 구성을 갖는 저항성 주파수 혼합 장치를 이용하여 입력되는 RF 신호를 정합하고, 입력되는 LO 신호를 정합하며, 소스 폴러워 FET와 공통 소스 FET를 통해 정합된 RF 신호와 LO 신호를 주파수 혼합(변환)하여 출력하고, 이러한 IF 신호를 정합하여 출력하는 과정에 대해 설명한다.
도 4는 본 발명의 일 실시 예에 따라 저항성 주파수 혼합 장치를 이용한 주파수 변환을 통해 IF 신호를 출력하는 과정을 도시한 플로우차트이다.
도 4를 참조하면, 안테나를 통해 수신되는 RF 신호를 RF 정합부(302)로 입력시키고, 국부 발진기를 통해 출력되는 LO 신호를 LO 정합부(306)로 입력시킨다(단계402).
그리고, 저항성 주파수 혼합 장치의 RF 정합부(302)에서는 입력되는 RF 신호를 정합하여 특정 RF 대역의 신호로 손실 없이 제 1 주파수 혼합부(304)로 출력하고, LO 정합부(302)에서는 입력되는 LO 신호를 정합하여 특정 LO 주파수 대역의 신 호로 제 2 주파수 혼합부(308)로 출력한다(단계404).
다음에, 제 1 주파수 혼합부(304)에 입력된 RF 신호를 제 2 주파수 혼합부(308)에 입력된 LO 신호에 따라 주파수 혼합(변환)하여 중간 주파수 대역으로 다운 컨버전된 IF 신호를 IF 정합부(310)로 출력한다(단계406).
이어서, IF 정합부(310)에서는 입력되는 IF 신호를 특정 IF 주파수 대역의 신호로 출력한다(단계408).
한편, 도 5는 본 발명의 일 실시 예에 따라 공통 소스 FET에 연결된 인덕터 값에 따른 다운 컨버전 변환 손실을 나타낸 도면이고, 도 6은 본 발명의 일 실시 예에 따라 공통 소스 FET에 연결된 인덕터 값과 소스 폴러워 FET에 연결된 인덕터 값에 따른 다운 컨버전 변환 손실을 나타낸 도면으로, 도 5에 도시한 바와 같이 0.13㎛ CMOS 구조의 소스 폴러워 FET가 포함된 60GHz 대역의 저항성 주파수 혼합기를 구현할 경우 -34dB였던 변환 손실이 공통 소스 FET에 연결된 대략 0.15nH의 인덕터(L1)를 통해 -16dB의 변환 손실로 감소하였음을 알 수 있고, 도 6에 도시한 바와 같이 0.13㎛ CMOS 구조의 소스 폴러워 FET가 포함된 60GHz 대역의 저항성 주파수 혼합기를 구현할 경우 공통 소스 FET에 연결된 0.15nH의 인터터(L1)를 통해 획득된 -16dB의 변환 손실이 소스 폴러워 FET에 연결된 대략 0.08nH의 인덕터(L2)를 통해 -14dB의 변환 손실로 감소하였음을 알 수 있다.
따라서, 공통 소스 FET와 소스 폴러워 FET를 포함하는 저항성 주파수 혼합 장치를 통해 소스 폴러워 FET만을 사용하여 LO-RF 간 격리도뿐만 아니라 RF-IF 간 격리도를 향상시켜 RF-IF 정합회로를 용이하게 설계할 수 있으며, 상대적으로 낮은 LO 전력을 이용하여 LO 주파수를 입력시키고, 입력되는 RF 신호에 대응하는 IF 신호를 상대적으로 낮은 변환 손실을 갖도록 출력할 수 있다.
한편, 본 발명의 일 실시 예에 따른 저항성 주파수 혼합 장치와 일 실시 예에 따른 신호 처리 방법에서는 RF 신호가 입력되는 제 1 주파수 혼합부(304)가 소스 폴러워 FET로 구성되고, LO 신호가 입력되는 제 2 주파수 혼합부(308)가 공통 소스 FET로 구성되는 것으로 하여 설명하였으나, 도 3b에 도시한 바와 같이 공통 소스 FET로 구성된 어느 하나의 주파수 혼합부에 RF 신호가 입력되고, 소스 폴러워 FET로 구성된 다른 주파수 혼합부에 LO 신호가 입력되어 이러한 주파수 혼합부들을 통해 주파수 혼합(변환)되어 다운 컨버전된 IF 신호를 출력할 수 있음은 물론이다. 이 때, 도 3b에 도시한 바와 같이 공통 소스 FET로 구성된 어느 하나의 주파수 혼합부의 소스단에 연결된 제 1 인덕터(L1)의 다른 한단은 접지되어 있으며, 소스 폴러워 FET로 구성된 다른 주파수 혼합부의 드레인단에 연결된 제 2 인덕터(L2)의 다른 한단이 접지되어 있는 상태이다.
또한, 본 발명의 일 실시 예에 따른 저항성 주파수 혼합 장치와 일 실시 예에 따른 신호 처리 방법에서는 RF 신호를 제 1 주파수 혼합부(304)에 입력시키고, LO 신호를 제 2 주파수 혼합부(308)에 입력시켜 제 1 주파수 혼합부(304)와 제 2 주파수 혼합부(308)를 통해 주파수 혼합(변환)하여 다운 컨버전된 IF 신호를 출력하는 것으로 하여 설명하였으나, 그와 반대로 IF 신호를 제 2 주파수 혼합부(308)의 드레인단으로 입력시키고, LO 신호를 제 2 주파수 혼합부(308)의 게이트단으로 입력시켜 제 1 주파수 혼합부(304)와 제 2 주파수 혼합부(308)를 통해 주파수 혼합 하여 업 컨버전(up-conversion)된 RF 신호를 출력하고, 이러한 RF 신호를 RF 정합부(302)를 통해 특정 RF 대역의 신호로 정합한 후 그 RF 신호를 출력할 수 있음은 물론이다.
그리고, 도 3b에 도시한 바와 같이 공통 소스 FET로 구성된 어느 하나의 주파수 혼합부에 RF 신호 입출력단이 연결되고, 소스 폴러워 FET로 구성된 다른 주파수 혼합부에 LO 신호 입력단이 연결되는 경우 IF 신호와 LO 신호를 소스 폴러워 FET로 구성된 어느 하나의 주파수 혼합부로 입력시키고, 소스 폴러워 FET로 구성된 어느 하나의 주파수 혼합부와 공통 소스 FET로 구성된 다른 주파수 혼합부를 통해 주파수 혼합하여 업 컨버전된 RF 신호를 출력하고, 이러한 RF 신호를 RF 정합부(302)를 통해 특정 RF 대역의 신호로 정합한 후 그 RF 신호를 출력할 수 있음도 물론이다. 이 때, 도 3b에 도시한 바와 같이 공통 소스 FET로 구성된 어느 하나의 주파수 혼합부의 소스단에 연결된 제 1 인덕터(L1)의 다른 한단은 접지되어 있으며, 소스 폴러워 FET로 구성된 다른 주파수 혼합부의 드레인단에 연결된 제 2 인덕터(L2)의 다른 한단이 접지되어 있는 상태이다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
도 1은 종래의 일 실시 예에 따른 저항성 주파수 혼합기를 나타낸 도면,
도 2는 종래의 다른 실시 예에 따른 저항성 주파수 혼합기를 나타낸 도면,
도 3a는 본 발명의 일 실시 예에 따른 저항성 주파수 혼합 장치를 나타낸 도면,
도 3b는 본 발명의 다른 실시 예에 따른 저항성 주파수 혼합 장치를 나타낸 도면,
도 4는 본 발명의 일 실시 예에 따라 저항성 주파수 혼합 장치를 이용한 주파수 변환을 통해 IF 신호를 출력하는 과정을 도시한 플로우차트,
도 5는 본 발명의 일 실시 예에 따라 공통 소스 FET에 연결된 인덕터 값에 따른 다운 컨버전 변환 손실을 나타낸 도면,
도 6은 본 발명의 일 실시 예에 따라 공통 소스 FET에 연결된 인덕터 값과 소스 폴러워 FET에 연결된 인덕터 값에 따른 다운 컨버전 변환 손실을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
302 : RF 정합부 304 : 제 1 주파수 혼합부
306 : LO 정합부 308 : 제 2 주파수 혼합부
310 : IF 정합부

Claims (12)

  1. 소스 폴러워 FET(Source Follower FET)를 갖는 제 1 주파수 혼합부와, 공통 소스 FET(Common Source FET)를 갖는 제 2 주파수 혼합부를 포함하며,
    상기 소스 폴러워 FET에 입력된 RF(Radio Frequency) 신호를 상기 공통 소스 FET에 입력된 LO(Local Oscillation) 신호에 따라 주파수 혼합하여 다운 컨버전(down-conversion)된 IF(Intermediate Frequency) 신호를 출력하거나, 상기 공통 소스 FET에 입력된 상기 IF 신호를 상기 공통 소스 FET에 입력된 상기 LO 신호에 따라 상기 소스 폴러워 FET를 통해 주파수 혼합하여 업 컨버전(up-conversion)된 상기 RF 신호를 출력하는
    것을 특징으로 하는 저항성 주파수 혼합 장치.
  2. 제 1 항에 있어서,
    상기 제 1 주파수 혼합부는, 상기 소스 폴러워 FET의 게이트단-드레인단 사이와, 게이트단-소스단 사이와, 드레인단-소스단 사이에 각각 발생하는 커패시턴스(capacitance)의 보상을 위해 상기 소스 폴러워 FET의 드레인단에 연결되는 제 1 인덕터를 포함하며, 상기 소스 폴러워 FET의 드레인단에 연결되는 상기 제 1 인덕터의 다른 한단이 접지되어 있는 것을 특징으로 하는 저항성 주파수 혼합 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 주파수 혼합부는, 상기 공통 소스 FET의 게이트단-소스단 사이에 발생하는 커패시턴스의 보상을 위해 상기 공통 소스 FET의 소스단에 연결되는 제 2 인덕터를 포함하며, 상기 공통 소스 FET의 소스단에 연결되는 상기 제 2 인덕터의 다른 한단이 접지되어 있는 것을 특징으로 하는 저항성 주파수 혼합 장치.
  4. 공통 소스 FET(Common Source FET)를 갖는 제 1 주파수 혼합부와, 소스 폴러워 FET(Source Follower FET)를 갖는 제 2 주파수 혼합부를 포함하며,
    상기 공통 소스 FET에 입력된 RF(Radio Frequency) 신호를 상기 소스 폴러워 FET에 입력된 LO(Local Oscillation) 신호에 따라 주파수 혼합하여 다운 컨버전(down-conversion)된 IF(Intermediate Frequency) 신호를 출력하거나, 상기 소스 폴러워 FET에 입력된 상기 IF 신호를 상기 소스 폴러워 FET에 입력된 상기 LO 신호에 따라 상기 공통 소스 FET를 통해 주파수 혼합하여 업 컨버전(up-conversion)된 상기 RF 신호를 출력하는
    것을 특징으로 하는 저항성 주파수 혼합 장치.
  5. 제 4 항에 있어서,
    상기 제 1 주파수 혼합부는, 상기 공통 소스 FET의 게이트단-소스단 사이에 발생하는 커패시턴스의 보상을 위해 상기 공통 소스 FET의 소스단에 연결되는 제 1 인덕터를 포함하며, 상기 공통 소스 FET의 소스단에 연결되는 상기 제 1 인덕터의 다른 한단이 접지되어 있는 것을 특징으로 하는 저항성 주파수 혼합 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 주파수 혼합부는, 상기 소스 폴러워 FET의 게이트단-드레인단 사이와, 게이트단-소스단 사이와, 드레인단-소스단 사이에 각각 발생하는 커패시턴스(capacitance)의 보상을 위해 상기 소스 폴러워 FET의 드레인단에 연결되는 제 2 인덕터를 포함하며, 상기 소스 폴러워 FET의 드레인단에 연결되는 상기 제 2 인덕터의 다른 한단이 접지되어 있는 것을 특징으로 하는 저항성 주파수 혼합 장치.
  7. 저항성 주파수 혼합 장치를 이용하여 신호 처리하는 방법으로서,
    입력되는 RF(Radio Frequency) 신호와 입력되는 LO(Local Oscillation) 신호를 각각 정합하여 출력하는 단계와,
    상기 정합 출력된 RF 신호를 소스 폴러워 FET(Source Follower FET)에 입력시키고, 상기 정합 출력된 LO 신호를 공통 소스 FET(Common Source FET)에 입력시키거나, 상기 정합 출력된 RF 신호를 상기 공통 소스 FET에 입력시키고, 상기 정합 출력된 LO 신호를 상기 소스 폴러워 FET에 입력시키는 단계와,
    상기 소스 폴러워 FET에 입력된 상기 RF 신호를 상기 공통 소스 FET에 입력된 상기 LO 신호에 따라 주파수 혼합하여 다운 컨버전(down-conversion)된 IF(Intermediate Frequency) 신호를 출력하거나, 상기 공통 소스 FET에 입력된 상기 RF 신호를 상기 소스 폴러워 FET에 입력된 상기 LO 신호에 따라 주파수 혼합하여 다운 컨버전된 상기 IF 신호를 출력하는 단계
    를 포함하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
  8. 제 7 항에 있어서,
    상기 신호 처리 방법은, 상기 소스 폴러워 FET의 드레인단에 연결된 제 1 인덕터를 통해 상기 소스 폴러워 FET의 게이트단-드레인단 사이와, 게이트단-소스단 사이와, 드레인단-소스단 사이에 각각 발생하는 커패시턴스(capacitance)를 보상하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 신호 처리 방법은, 상기 공통 소스 FET의 소스단에 연결된 제 2 인덕터를 통해 상기 공통 소스 FET의 게이트단-소스단 사이에 발생하는 커패시턴스를 보상하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
  10. 저항성 주파수 혼합 장치를 이용하여 신호 처리하는 방법으로서,
    입력되는 IF(Intermediate Frequency) 신호와 입력되는 LO(Local Oscillation) 신호를 각각 정합하여 출력하는 단계와,
    상기 정합 출력된 IF 신호와 상기 정합 출력된 LO 신호를 공통 소스 FET(Common Source FET)에 입력시키거나, 상기 정합 출력된 IF 신호와 상기 정합 출력된 LO 신호를 소스 폴러워 FET(Source Follower FET)에 입력시키는 단계와,
    상기 공통 소스 FET에 입력된 상기 IF 신호와 상기 LO 신호를 상기 소스 폴 러워 FET에 따라 주파수 혼합하여 업 컨버전(up-conversion)된 RF(Radio Frequency) 신호를 출력하거나, 상기 소스 폴러워 FET에 입력된 상기 IF 신호와 상기 LO 신호를 상기 공통 소스 FET에 따라 주파수 혼합하여 업 컨버전된 상기 RF 신호를 출력하는 단계
    를 포함하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
  11. 제 10 항에 있어서,
    상기 신호 처리 방법은, 상기 소스 폴러워 FET의 드레인단에 연결된 제 1 인덕터를 통해 상기 소스 폴러워 FET의 게이트단-드레인단 사이와, 게이트단-소스단 사이와, 드레인단-소스단 사이에 각각 발생하는 커패시턴스(capacitance)를 보상하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 신호 처리 방법은, 상기 공통 소스 FET의 소스단에 연결된 제 2 인덕터를 통해 상기 공통 소스 FET의 게이트단-소스단 사이에 발생하는 커패시턴스를 보상하는 것을 특징으로 하는 저항성 주파수 혼합 장치를 이용한 신호 처리 방법.
KR1020080005011A 2008-01-16 2008-01-16 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법 KR100974574B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080005011A KR100974574B1 (ko) 2008-01-16 2008-01-16 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법
US12/289,354 US8183896B2 (en) 2008-01-16 2008-10-27 Resistive frequency mixing apparatus and signal processing method using the same
JP2008286635A JP4805995B2 (ja) 2008-01-16 2008-11-07 抵抗性周波数のミキシング装置及びこれを用いた信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005011A KR100974574B1 (ko) 2008-01-16 2008-01-16 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법

Publications (2)

Publication Number Publication Date
KR20090079064A true KR20090079064A (ko) 2009-07-21
KR100974574B1 KR100974574B1 (ko) 2010-08-06

Family

ID=40851072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005011A KR100974574B1 (ko) 2008-01-16 2008-01-16 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법

Country Status (3)

Country Link
US (1) US8183896B2 (ko)
JP (1) JP4805995B2 (ko)
KR (1) KR100974574B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174291B1 (ko) * 2020-08-10 2020-11-04 부산대학교 산학협력단 하모닉 믹서

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774297B2 (en) * 2015-11-13 2017-09-26 Linear Technology Corporation Double-balanced field-effect transistor mixer with direct single-ended intermediate frequency outputs
CN107269154B (zh) * 2017-06-27 2019-02-19 苏州美天网络科技有限公司 基于射频技术的公交车智能开关门系统
US10541651B2 (en) * 2017-07-11 2020-01-21 Analog Devices, Inc. Mixers with improved linearity
JP6835761B2 (ja) * 2018-03-01 2021-02-24 日本電信電話株式会社 ミキサ回路
JP2019186877A (ja) * 2018-04-17 2019-10-24 日本電信電話株式会社 ミキサ
KR102603803B1 (ko) * 2020-10-12 2023-11-17 한국전자통신연구원 주파수 혼합 장치
US11817826B2 (en) 2021-11-08 2023-11-14 Electronics And Telecommunications Research Institute Frequency mixer including non-linear circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176909A (ja) * 1983-03-25 1984-10-06 Matsushita Electric Ind Co Ltd マイクロ波ミキサ回路
US4603435A (en) * 1984-08-20 1986-07-29 Gte Laboratories Incorporated Microwave mixer apparatus
FR2589652A1 (fr) * 1985-11-05 1987-05-07 Labo Electronique Physique Dispositif semi-conducteur du type melangeur
JP2943333B2 (ja) * 1991-01-08 1999-08-30 日本電気株式会社 自己発振周波数変換器
JPH04242306A (ja) * 1991-01-17 1992-08-31 Nec Corp 自己発振周波数変換器
JPH04280190A (ja) * 1991-02-08 1992-10-06 Mitsubishi Electric Corp 画像復号化方法、及びこの画像復号化方法を用いた画像復号化装置
JPH06276028A (ja) 1993-03-19 1994-09-30 Fujitsu Ltd Ｆｅｔミキサ回路
JP3227641B2 (ja) * 1994-10-28 2001-11-12 株式会社村田製作所 ミキサ回路および周波数変換方法
US5649312A (en) * 1994-11-14 1997-07-15 Fujitsu Limited MMIC downconverter for a direct broadcast satellite low noise block downconverter
JPH09294026A (ja) 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd 半導体回路
JP3487124B2 (ja) * 1997-03-26 2004-01-13 三菱電機株式会社 高周波回路
JPH118515A (ja) 1997-06-18 1999-01-12 Murata Mfg Co Ltd 周波数変換装置
US6351632B1 (en) * 1998-10-13 2002-02-26 Institute Of Microelectronics Mixer with high order intermodulation suppression and robust conversion gain
US6466775B1 (en) * 1999-12-20 2002-10-15 Intel Corporation Radio-frequency mixer for wireless applications
US6388501B2 (en) * 2000-04-17 2002-05-14 Prominenet Communications Inc. MOSFET mixer for low supply voltage
KR100374929B1 (ko) * 2000-06-02 2003-03-06 학교법인 한국정보통신학원 주파수 변환 회로
JP3895532B2 (ja) * 2000-09-11 2007-03-22 株式会社ルネサステクノロジ 高周波電力増幅装置及び無線通信機
KR100487813B1 (ko) * 2001-01-19 2005-05-10 인티그런트 테크놀로지즈(주) 상보 소자를 이용한 싱글엔드형 차동 회로
KR100572691B1 (ko) 2003-11-03 2006-04-19 한국전자통신연구원 브랜치라인 및 링 하이브리드를 이용한 더블밸런스드 믹서
KR100668365B1 (ko) 2004-12-09 2007-01-16 한국전자통신연구원 주파수 혼합기
US7570936B2 (en) * 2006-10-27 2009-08-04 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Sub-harmonically pumped mixer
TWI324439B (en) * 2006-12-29 2010-05-01 Richwave Technology Corp Mixer having filtering module to filter out low-frequency components to minimize noise figure
US7962114B2 (en) * 2007-01-12 2011-06-14 International Business Machines Corporation Drain-pumped sub-harmonic mixer for millimeter wave applications
US7840197B2 (en) * 2007-08-02 2010-11-23 Broadcom Corporation Highly linear and very low-noise down-conversion mixer for extracting weak signals in the presence of very strong unwanted signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174291B1 (ko) * 2020-08-10 2020-11-04 부산대학교 산학협력단 하모닉 믹서

Also Published As

Publication number Publication date
JP4805995B2 (ja) 2011-11-02
US8183896B2 (en) 2012-05-22
KR100974574B1 (ko) 2010-08-06
US20090181634A1 (en) 2009-07-16
JP2009171549A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
KR100974574B1 (ko) 저항성 주파수 혼합 장치 및 이를 이용한 신호 처리 방법
JP2005136948A (ja) アンテナスイッチ回路
US10855317B2 (en) Broadband receiver for multi-band millimeter-wave wireless communication
WO2011047703A1 (en) Passive mixer with reduced second order intermodulation
US8521221B2 (en) Dual mode RF transceiver and receiving method of the same
CN111865283B (zh) 具有低泄漏电流和低插入损耗的高功率射频开关
CN101414846B (zh) 双向混频器以及包括这种混频器的射频收发器系统
CN112204894B (zh) 一种射频前端电路及移动装置
US8180313B2 (en) Mixer and transceiver having the mixer
CN114268329B (zh) 一种双频高线性度解调器
JP7441240B2 (ja) マルチバンド・ミリ波無線通信用広帯域受信機
KR100705217B1 (ko) 시분할 이중화 방식의 무선 송수신회로 및 그 회로를이용한 무선 기기
US9124346B2 (en) Switching gates mixer
CN105680888A (zh) 一种采用cmos工艺实现的太赫兹发射机电路
KR100668365B1 (ko) 주파수 혼합기
KR102481962B1 (ko) 이미지 제거 혼합기
US8600333B2 (en) Apparatus for mixing frequency
Zhu et al. Millimeter-wave dual-mode and dual-band switchable Gilbert up-conversion mixer in 65-nm CMOS process
Lien et al. A 60-GHz single-balance gate-pumped down-conversion mixer with reduced-size rat-race hybrid on 130-nm CMOS process
JP4245342B2 (ja) ミクサ、受信装置及び送信装置
Chakoma Design and Implementation of an Advanced Beamforming Wireless Radio Frequency Transceiver in the Millimeter Wavelength Range
Koop-Brinkmann et al. A Low Conversion Loss 120 GHz Passive IQ Down-Conversion Subharmonic Mixer with Multiphase LO Distribution in 28 nm CMOS
CN117674816A (zh) 共本振芯片、级联结构及工作方法
KR20210040135A (ko) 혼합 회로
Su et al. A high conversion gain mixer with active balun for UWB and WiMAX systems

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee