KR102158382B1 - 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터 - Google Patents

전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터 Download PDF

Info

Publication number
KR102158382B1
KR102158382B1 KR1020130099565A KR20130099565A KR102158382B1 KR 102158382 B1 KR102158382 B1 KR 102158382B1 KR 1020130099565 A KR1020130099565 A KR 1020130099565A KR 20130099565 A KR20130099565 A KR 20130099565A KR 102158382 B1 KR102158382 B1 KR 102158382B1
Authority
KR
South Korea
Prior art keywords
node
control signal
response
input terminal
current
Prior art date
Application number
KR1020130099565A
Other languages
English (en)
Other versions
KR20150022151A (ko
Inventor
김보연
권오조
안희선
최원태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130099565A priority Critical patent/KR102158382B1/ko
Priority to US14/207,820 priority patent/US8957799B1/en
Publication of KR20150022151A publication Critical patent/KR20150022151A/ko
Application granted granted Critical
Publication of KR102158382B1 publication Critical patent/KR102158382B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)

Abstract

본 발명은 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터에 관한 것으로, 특히 리프레시 기간을 감소시킬 수 있는 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터에 관한 것이다.
본 발명의 실시 예에 따른 전류 메모리 셀은 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함하는 증폭기, 소스 전극이 제1 노드에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드에 접속된 트랜지스터, 상기 제2 노드와 상기 접지 사이에 접속된 제1 커패시터, 제3 노드와 상기 접지 사이에 접속된 제2 커패시터, 제1 기간 동안 기준 전류원과 상기 제1 노드를 접속시키고 제2 기간 동안 출력선과 상기 제1 노드를 접속시키는 제1 스위칭부, 상기 제1 기간 동안 상기 제1 노드와 상기 제2 노드 사이를 접속시키는 제2 스위칭부, 및 상기 제1 기간 동안 상기 제1 입력 단자를 상기 제2 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제3 노드에 접속시키며 상기 제2 기간 동안 상기 제1 입력 단자를 상기 제3 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제2 노드에 접속시키는 제3 스위칭부를 포함한다.

Description

전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터{CURRENT MEMORY CELL AND CURRENT MODE DIGITAL-TO-ANALOG CONVERTER}
본 발명은 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터에 관한 것으로, 특히 리프레시 기간을 감소시킬 수 있는 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터에 관한 것이다.
전류 메모리 셀은 다른 회로로 일정한 전류를 공급하기 위한 단위 회로이다. 상기 전류 메모리 셀은 일정한 전류를 공급하기 위해서 주기적으로 리프레시를 수행하여야 한다.
구체적으로, 상기 전류 메모리 셀은 주기적으로 일정 기간, 즉, 리프레시 기간 동안 기준 전류원으로부터 기준 전류를 공급받아 상기 전류 메모리 셀 내부의 커패시터 등에 일정 전압을 충전한다. 상기 리프레시 기간 이후 상기 전류 메모리 셀은 충전된 전압을 이용하여 일정한 전류를 외부로 공급한다.
전류 메모리 셀은 리프레시 기간 동안 다른 회로로 전류를 공급할 수 없다.
본 발명이 이루고자 하는 기술적인 과제는 리프레시 기간을 감소시킬 수 있는 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터를 제공하는 것이다.
본 발명의 실시 예에 따른 전류 메모리 셀은 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함하는 증폭기, 소스 전극이 제1 노드에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드에 접속된 트랜지스터, 상기 제2 노드와 상기 접지 사이에 접속된 제1 커패시터, 제3 노드와 상기 접지 사이에 접속된 제2 커패시터, 제1 기간 동안 기준 전류원과 상기 제1 노드를 접속시키고 제2 기간 동안 출력선과 상기 제1 노드를 접속시키는 제1 스위칭부, 상기 제1 기간 동안 상기 제1 노드와 상기 제2 노드 사이를 접속시키는 제2 스위칭부, 및 상기 제1 기간 동안 상기 제1 입력 단자를 상기 제2 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제3 노드에 접속시키며 상기 제2 기간 동안 상기 제1 입력 단자를 상기 제3 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제2 노드에 접속시키는 제3 스위칭부를 포함한다.
상기 제1 기간은 제1 제어 신호가 공급되는 기간이고 상기 제2 기간은 제2 제어 신호가 공급되는 기간이다.
상기 제1 스위칭부는 상기 기준 전류원과 상기 제1 노드 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제1 스위칭 소자 및 상기 출력선과 상기 제1 노드 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제2 스위칭 소자를 포함한다.
상기 제2 제어 신호는 상기 제1 제어 신호의 반전 신호이다.
상기 제2 스위칭부는 상기 제1 노드와 상기 제2 노드 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제3 스위칭 소자를 포함할 수 있다.
상기 제3 스위칭부는 상기 제2 노드와 상기 제1 입력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제4 스위칭 소자, 상기 제3 노드와 상기 제1 입력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제5 스위칭 소자, 상기 제2 노드와 상기 제2 입력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제6 스위칭 소자, 상기 제3 노드와 상기 제2 입력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제7 스위칭 소자, 상기 제2 노드와 상기 출력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제8 스위치 소자, 및 상기 제3 노드와 상기 출력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제9 스위칭 소자를 포함할 수 있다.
상기 전류 메모리 셀은 상기 제1 제어 신호를 반전하여 상기 제2 제어 신호를 생성하는 인버터를 더 포함할 수 있다.
상기 제2 커패시터의 커패시턴스는 상기 제1 커패시터의 커패시턴스 보다 클 수 있다.
상기 제1 노드와 상기 제2 노드 사이에 접속된 저항을 더 포함할 수 있다.
본 발명의 실시 예에 따른 전류 모드 디지털 아날로그 컨버터는 기준 전류원, 주기적으로 서로 교번적인 제1 제어 신호와 제2 제어 신호를 출력하는 리프레시 제어부, 외부로부터 공급된 데이터 신호에 응답하여 복수의 선택 신호들을 출력하는 전류 제어부, 상기 복수의 선택 신호들에 응답하여 출력선들과 제1 전류 공급선 사이의 접속을 제어하는 접속 제어부, 및 상기 출력선들로 소정의 전류를 공급하는 복수의 전류 메모리 셀들을 포함하며, 상기 복수의 전류 메모리 셀들 각각은 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함하는 증폭기, 소스 전극이 제1 노드에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드에 접속된 트랜지스터, 상기 제2 노드와 상기 접지 사이에 접속된 제1 커패시터, 제3 노드와 상기 접지 사이에 접속된 제2 커패시터, 상기 제1 제어 신호에 응답하여 상기 기준 전류원과 상기 제1 노드를 접속시키고 상기 제2 제어 신호에 응답하여 상기 출력선들 중에서 대응하는 어느 하나와 상기 제1 노드를 접속시키는 제1 스위칭부, 상기 제1 제어 신호에 응답하여 상기 제1 노드와 상기 제2 노드 사이를 접속시키는 제2 스위칭부, 및 상기 제1 제어 신호에 응답하여 상기 제1 입력 단자를 상기 제2 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제3 노드에 접속시키며 상기 제2 제어 신호에 응답하여 상기 제1 입력 단자를 상기 제3 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제2 노드에 접속시키는 제3 스위칭부를 포함한다.
상기 접속 제어부는 상기 복수의 선택 신호들 각각의 반전 신호들에 응답하여 출력선들과 제2 전류 공급선 사이의 접속을 제어한다.
상기 접속 제어부는 각각이 상기 복수의 선택 신호들 중에서 대응하는 어느 하나에 응답하여 턴-온되는 복수의 제1 전류 공급 제어 트랜지스터들 및 각각이 상기 반전 신호들 중에서 대응하는 어느 하나에 응답하여 턴-온되는 복수의 제2 전류 공급 제어 트랜지스터들을 포함할 수 있다.
본 발명의 실시 예에 따른 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터는 리프레시 기간을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 전류 메모리 셀을 나타내는 회로도이다.
도 2는 도 1에 도시된 전류 메모리 셀의 제1 기간 동안의 등가 회로를 나타내는 회로도이다.
도 3은 도 1에 도시된 전류 메모리 셀의 제2 기간 동안의 등가 회로를 나타내는 회로도이다.
도 4는 도 1에 도시된 전류 메모리 셀을 포함하는 전류 모드 디지털 아날로그 컨버터를 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 전류 메모리 셀을 나타내는 회로도이다. 도 1을 참조하면, 전류 메모리 셀(10)은 증폭기(AMP), 트랜지스터(M), 복수의 커패시터들(C1, C2) 및 복수의 스위칭부들(SU1 내지 SU3)을 포함한다.
증폭기(AMP)는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함한다. 상기 제1 입력 단자는 제3 스위칭부(SU3)의 제4 스위칭 소자(SW4)와 제5 스위칭 소자(SW5)에 접속된다. 상기 제2 입력 단자는 제3 스위칭부(SU3)의 제6 스위칭 소자(SW6)과 제7 스위칭 소자(SW7)에 접속된다. 상기 출력 단자는 제3 스위칭부(SU3)의 제8 스위칭 소자(SW8)와 제9 스위칭 소자(SW9)에 접속된다.
트랜지스터(M)는 소스 전극이 제1 노드(N1)에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드(N2)에 접속된다.
제1 커패시터(C1)는 제2 노드(N2)와 상기 접지 사이에 접속되고, 제2 커패시터(C2)는 제3 노드(N3)와 상기 접지 사이에 접속된다.
제1 스위칭부(SU1)는 기준 전류원(도 4의 IREF), 출력선(Iout) 및 제1 노드(N1) 사이에 접속된다. 제1 스위칭부(SU1)는 기준 전류원(도 4의 IREF) 및 출력선(Iout) 중에서 어느 하나를 제1 노드(N1)에 선택적으로 접속시킨다. 구체적으로, 제1 스위칭부(SU1)는 제1 기간 동안 기준 전류원(IREF)과 제1 노드(N1)를 접속시키고 제2 기간 동안 출력선(Iout)과 제1 노드(N1)를 접속시킨다.
여기서, 상기 제1 기간은 제1 제어 신호(CS1)가 공급되는 기간을 의미하고, 상기 제2 기간은 제2 제어 신호(CS2)가 공급되는 기간을 의미한다.
제1 제어 신호(CS1)와 제2 제어 신호(CS2)는 서로 교번적인 신호이다. 실시 예에 따라, 전류 메모리 셀(10)은 제1 제어 신호(CS1)를 반전하여 제2 제어 신호(CS2)를 생성하기 위한 인버터(Inv)를 더 포함할 수 있다. 다른 실시 예에 따라, 제1 제어 신호(CS1)와 제2 제어 신호(CS2)는 도 4에 도시된 바와 같이 전류 메모리 셀(10)의 외부, 예를 들어, 리프레시 제어부(110)로부터 공급될 수 있다.
제1 스위칭부(SU1)는 제1 스위칭 소자(SW1)와 제2 스위칭 소자(SW2)를 포함한다. 제1 스위칭 소자(SW1)는 기준 전류원(IREF)과 제1 노드(N1) 사이에 접속된다. 제1 스위칭 소자(SW1)는 제1 제어 신호(CS1)에 응답하여 턴-온된다. 제2 스위칭 소자(SW2)는 출력선(Iout)과 제1 노드(N1) 사이에 접속된다. 제2 스위칭 소자(SW2)는 제2 제어 신호(CS2)에 응답하여 턴-온된다.
제2 스위칭부(SU2)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 제2 스위칭부(SU2)는 상기 제1 기간 동안 제1 노드(N1)와 제2 노드(N2)를 접속시킨다. 제2 스위칭부(SU2)는 제3 스위칭 소자(SW3)를 포함한다. 제3 스위칭 소자(SW3)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고 제1 제어 신호(CS1)에 응답하여 턴-온된다.
제3 스위칭부(SU3)는 증폭기(AMP), 제2 노드(N2) 및 제3 노드(N3) 사이에 접속된다. 제3 스위칭부(SU3)는, 상기 제1 기간 동안, 증폭기(AMP)의 상기 제1 입력 단자를 제2 노드(N2)에 접속시키고 증폭기(AMP)의 상기 제2 입력 단자와 상기 출력 단자를 제3 노드(N3)에 접속시킨다. 또한, 제3 스위칭부(SU3)는, 상기 제2 기간 동안, 증폭기(AMP)의 상기 제1 입력 단자를 제3 노드(N3)에 접속시키고 증폭기(AMP)의 상기 제2 입력 단자와 상기 출력 단자를 제2 노드(N2)에 접속시킨다. 제3 스위칭부(SU3)는 복수의 스위칭 소자들(SW4 내지 SW9)를 포함한다.
제4 스위칭 소자(SW4)는 제2 노드(N2)와 증폭기(AMP)의 상기 제1 입력 단자에 접속되고 제1 제어 신호(CS1)에 응답하여 턴-온된다. 다시 말해, 제4 스위칭 소자(SW4)는 상기 제1 기간 동안 제2 노드(N2)와 증폭기(AMP)의 상기 제1 입력 단자를 접속시킨다.
제5 스위칭 소자(SW5)는 제3 노드(N3)와 증폭기(AMP)의 상기 제1 입력 단자에 접속되고 제2 제어 신호(CS2)에 응답하여 턴-온된다. 다시 말해, 제5 스위칭 소자(SW5)는 상기 제2 기간 동안 제3 노드(N3)와 증폭기(AMP)의 상기 제1 입력 단자를 접속시킨다.
제6 스위칭 소자(SW6)는 제2 노드(N2)와 증폭기(AMP)의 상기 제2 입력 단자에 접속되고 제2 제어 신호(CS2)에 응답하여 턴-온된다. 다시 말해, 제6 스위칭 소자(SW6)는 상기 제2 기간 동안 제2 노드(N2)와 증폭기(AMP)의 상기 제2 입력 단자를 접속시킨다.
제7 스위칭 소자(SW7)는 제3 노드(N3)와 증폭기(AMP)의 상기 제2 입력 단자에 접속되고 제1 제어 신호(CS1)에 응답하여 턴-온된다. 다시 말해, 제7 스위칭 소자(SW7)는 상기 제1 기간 동안 제3 노드(N3)와 증폭기(AMP)의 상기 제2 입력 단자를 접속시킨다.
제8 스위칭 소자(SW8)는 제2 노드(N2)와 증폭기(AMP)의 상기 출력 단자에 접속되고 제2 제어 신호(CS2)에 응답하여 턴-온된다. 다시 말해, 제8 스위칭 소자(SW8)는 상기 제2 기간 동안 제2 노드(N2)와 증폭기(AMP)의 상기 출력 단자를 접속시킨다.
제9 스위칭 소자(SW9)는 제3 노드(N3)와 증폭기(AMP)의 상기 출력 단자에 접속되고 제1 제어 신호(CS1)에 응답하여 턴-온된다. 다시 말해, 제9 스위칭 소자(SW9)는 상기 제1 기간 동안 제3 노드(N3)와 증폭기(AMP)의 상기 출력 단자를 접속시킨다.
실시 예에 따라, 전류 메모리 셀(10)은 저항(R)을 더 포함할 수 있다. 저항(R)은 제2 스위칭부(SU2)와 제2 노드(N2) 사이에 접속될 수 있다. 저항(R)은 전류 메모리 셀(10) 내부의 급격한 전압 변화를 감소시킬 수 있다.
이하, 도 2와 도 3을 참조하여 전류 메모리 셀(10)의 동작을 설명한다.
도 2는 도 1에 도시된 전류 메모리 셀의 제1 기간 동안의 등가 회로를 나타내는 회로도이고, 도 3은 도 1에 도시된 전류 메모리 셀의 제2 기간 동안의 등가 회로를 나타내는 회로도이다.
도 2와 도 3을 참조하면, 제1 스위칭 소자(SW1), 제3 스위칭 소자(SW3), 제4 스위칭 소자(SW4), 제7 스위칭 소자(SW7) 및 제9 스위칭 소자(SW9)는 상기 제1 기간 동안 제1 제어 신호(CS1)에 응답하여 턴-온된다.
상기 제1 기간 동안 기준 전류(Iref)가 기준 전류원(IREF)로부터 저항(R)을 통해 제2 노드(N2)로 공급된다. 따라서, 제1 커패시터(C1)는 기준 전류(Iref)에 대응하는 전압을 충전한다.
증폭기(AMP)가 이상적인 경우 가상 단락에 의해 상기 제1 입력 단자의 전압과 상기 제2 입력 단자의 전압은 동일하게 유지된다. 즉, 제2 노드(N2)의 전압과 제3 노드(N3)의 전압은 동일하게 유지된다. 따라서, 제3 노드(N3)의 전압은 제1 커패시터(C1)에 충전된 전압과 동일하게 된다. 즉, 제2 커패시터(C2)에 충전된 전압과 제1 커패시터(C1)에 충전된 전압은 동일하게 된다.
증폭기(AMP)가 이상적이지 않은 경우에도 일정 시간이 경과하면 상기 제1 입력 단자의 전압과 상기 제2 입력 단자의 전압은 동일하게 된다. 따라서, 상기 일정 시간이 경과하면 제2 커패시터(C2)에 충전된 전압과 제1 커패시터(C1)에 충전된 전압은 동일하게 된다.
상기 제1 기간의 지속 시간은 상기 제1 입력 단자의 전압과 상기 제2 입력 단자의 전압이 동일해질 수 있는 시간 이상인 것이 바람직할 것이다.
제2 스위칭 소자(SW2), 제5 스위칭 소자(SW5), 제6 스위칭 소자(SW6) 및 제8 스위칭 소자(SW8)는 상기 제2 기간 동안 제2 제어 신호(CS2)에 응답하여 턴-온된다.
상기 제2 기간 동안, 트랜지스터(M)는 제2 노드(N2)의 전압에 비례하는 전류를 출력선(Iout)으로 공급한다.
상기 제2 기간 동안에도 증폭기(AMP)의 특성에 따라 제2 노드(N2)의 전압과 제3 노드(N3)의 전압은 동일하게 유지된다. 즉, 제2 커패시터(C2)에 충전된 전압과 제1 커패시터(C1)에 충전된 전압이 동일하게 유지된다. 따라서, 제2 노드(N2)의 전압, 즉, 제1 커패시터(C1)에 충전된 전압은 출력선(Iout)으로 흐르는 전류와 관계없이 일정하게 유지될 수 있다.
트렌지스터(M)의 게이트 전극에 인가되는 전압, 즉, 제2 노드(N2)의 전압이 일정하게 유지되므로 트랜지스터(M)는 출력선(Iout)으로 일정한 전류를 공급할 수 있다.
제2 노드(N2)의 전압이 장시간 동일하게 유지되기 위해서는 제2 커패시터(C2)의 커패시턴스(capacitance)가 제1 커패시터(C1)의 커패시턴스보다 큰 것이 바람직할 것이다.
도 4는 도 1에 도시된 전류 메모리 셀을 포함하는 전류 모드 디지털 아날로그 컨버터를 나타내는 블록도이다. 도 4를 참조하면, 전류 모드 디지털 아날로그 컨버터(100)는 기준 전류원(IREF), 복수의 전류 메모리 셀들(10-1 내지 10-n), 리프레시 제어부(110), 전류 제어부(120) 및 접속 제어부(130)를 포함한다.
기준 전류원(IREF)은 복수의 전류 메모리 셀들(10-1 내지 10-n)로 기준 전류(Iref)를 공급한다.
복수의 전류 메모리 셀들(10-1 내지 10-n)은 도 1에 도시된 전류 메모리 셀(10)로 구현될 수 있다. 즉, 제1 기간 동안 복수의 전류 메모리 셀들(10-1 내지 10-n) 각각은 리프레시 제어부(110)로부터 출력된 제1 제어 신호(CS1)에 응답하여 기준 전류(Iref)를 이용해 커패시터들(C1, C2)을 충전한다. 이후 제2 기간 동안 복수의 전류 메모리 셀들(10-1 내지 10-n) 각각은 리프레시 제어부(110)로부터 출력된 제2 제어 신호(CS2)에 응답하여 커패시터들(C1, C2)에 충전된 전압에 대응하는 전류를 출력선들(Iout1 내지 Ioutn) 각각으로 공급한다.
리프레시 제어부(110)는 주기적으로 서로 교번적인 제1 제어 신호(CS1)와 제2 제어 신호(CS2)를 복수의 전류 메모리 셀들(10-1 내지 10-n)으로 공급한다. 구체적으로 리프레시 제어부(110)는 상기 제1 기간 동안 제1 제어 신호(CS1)를 공급하고 상기 제2 기간 동안 제2 제어 신호(CS2)를 공급한다. 리프레시 제어부(110)는 복수의 전류 메모리 셀들(10-1 내지 10-n) 각각에 포함된 커패시터들(C1, C2)이 충분히 충전될 수 있는 시간 동안 제1 제어 신호(CS1)를 공급하고 복수의 전류 메모리 셀들(10-1 내지 10-n) 각각으로부터 공급되는 전류가 일정하게 유지되는 시간 동안 제2 제어 신호(CS2)를 공급한다.
전류 제어부(120)는 외부로부터 공급되는 데이터 신호(DATA)에 응답하여 복수의 선택 신호들(SS1 내지 SSn)을 접속 제어부(130)로 출력한다. 구체적으로, 데이터 신호(DATA)가 m개의 전류 메모리 셀들에 대응하는 값을 지시할 때 전류 제어부는 상기 m개의 선택 신호들을 접속 제어부(130)로 출력한다. 예를 들어, 1개의 전류 메모리 셀이 공급하는 전류가 1[㎃]이고 데이터 신호(DATA)가 5[㎃]를 지시할 때 전류 제어부(120)는 5개의 선택 신호들을 접속 제어부(130)로 출력한다.
접속 제어부(130)는 전류 제어부(120)로부터 출력된 복수의 선택 신호들(SS1 내지 SSn)에 응답하여 복수의 출력선들(Iout1 내지 Ioutn)과 제1 전류 공급선(CPL1) 사이의 접속을 제어한다. 이에 더하여, 접속 제어부(130)는 복수의 선택 신호들(SS1 내지 SSn)의 반전 신호들에 응답하여 복수의 출력선들(Iout1 내지 Ioutn)과 제2 전류 공급선(CPL2) 사이의 접속을 제어할 수 있다. 접속 제어부(130)는 복수의 제1 전류 공급 제어 트랜지스터들(Ma1 내지 Man)과 복수의 제2 전류 공급 제어 트랜지스터들(Mb1 내지 Mbn)을 포함할 수 있다.
복수의 제1 전류 공급 제어 트랜지스터들(Ma1 내지 Man) 각각은 제1 전류 공급선(CPL1)과 복수의 전류 메모리 셀들(10-1 내지 10-n) 중에서 대응하는 어느 하나 사이에 접속된다. 복수의 제1 전류 공급 제어 트랜지스터들(Ma1 내지 Man) 각각은 복수의 선택 신호들(SS1 내지 SSn) 중에서 대응하는 어느 하나에 응답하여 턴-온된다.
복수의 제2 전류 공급 제어 트랜지스터들(Mb1 내지 Mbn) 각각은 제2 전류 공급선(CPL2)과 복수의 전류 메모리 셀들(10-1 내지 10-n) 중에서 대응하는 어느 하나 사이에 접속된다. 복수의 제2 전류 공급 제어 트랜지스터들(Mb1 내지 Mbn) 각각은 복수의 선택 신호들(SS1 내지 SSn) 중에서 대응하는 어느 하나의 반전 신호에 응답하여 턴-온된다.
이와 같은 전류 모드 디지털 아날로그 컨버터(100)는 다양한 크기의 전류들을 공급할 수 있다. 예를 들어, 전류 모드 디지털 아날로그 컨버터(100)는 유기 전계 발광 표시 장치와 같은 전류 구동 표시 장치의 화소들 각각으로 다양한 계조에 대응하는 전류들을 공급하기 위해 사용될 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
10; 전류 메모리 셀
100; 전류 모드 디지털 아날로그 컨버터
110; 리프레시 제어부
120; 전류 제어부
130; 접속 제어부

Claims (12)

  1. 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함하는 증폭기;
    소스 전극이 제1 노드에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드에 접속된 트랜지스터;
    상기 제2 노드와 상기 접지 사이에 접속된 제1 커패시터;
    제3 노드와 상기 접지 사이에 접속된 제2 커패시터;
    제1 기간 동안 기준 전류원과 상기 제1 노드를 접속시키고 제2 기간 동안 출력선과 상기 제1 노드를 접속시키는 제1 스위칭부;
    상기 제1 기간 동안 상기 제1 노드와 상기 제2 노드 사이를 접속시키는 제2 스위칭부; 및
    상기 제1 기간 동안 상기 제1 입력 단자를 상기 제2 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제3 노드에 접속시키며 상기 제2 기간 동안 상기 제1 입력 단자를 상기 제3 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제2 노드에 접속시키는 제3 스위칭부를 포함하는 전류 메모리 셀.
  2. 제1항에 있어서,
    상기 제1 기간은 제1 제어 신호가 공급되는 기간이고 상기 제2 기간은 제2 제어 신호가 공급되는 기간인 전류 메모리 셀.
  3. 제2항에 있어서,
    상기 제1 스위칭부는,
    상기 기준 전류원과 상기 제1 노드 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제1 스위칭 소자; 및
    상기 출력선과 상기 제1 노드 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제2 스위칭 소자를 포함하는 전류 메모리 셀.
  4. 제3항에 있어서,
    상기 제2 제어 신호는 상기 제1 제어 신호의 반전 신호인 전류 메모리 셀.
  5. 제2항에 있어서,
    상기 제2 스위칭부는,
    상기 제1 노드와 상기 제2 노드 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제3 스위칭 소자를 포함하는 전류 메모리 셀.
  6. 제2항에 있어서,
    상기 제3 스위칭부는,
    상기 제2 노드와 상기 제1 입력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제4 스위칭 소자;
    상기 제3 노드와 상기 제1 입력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제5 스위칭 소자;
    상기 제2 노드와 상기 제2 입력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제6 스위칭 소자;
    상기 제3 노드와 상기 제2 입력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제7 스위칭 소자;
    상기 제2 노드와 상기 출력 단자 사이에 접속되고 상기 제2 제어 신호에 응답하여 턴-온되는 제8 스위치 소자; 및
    상기 제3 노드와 상기 출력 단자 사이에 접속되고 상기 제1 제어 신호에 응답하여 턴-온되는 제9 스위칭 소자를 포함하는 전류 메모리 셀.
  7. 제2항에 있어서,
    상기 제1 제어 신호를 반전하여 상기 제2 제어 신호를 생성하는 인버터를 더 포함하는 전류 메모리 셀.
  8. 제1항에 있어서,
    상기 제2 커패시터의 커패시턴스는 상기 제1 커패시터의 커패시턴스 보다 큰 전류 메모리 셀.
  9. 제1항에 있어서,
    상기 제1 노드와 상기 제2 노드 사이에 상기 제2 스위칭부와 직렬로 접속된 저항을 더 포함하는 전류 메모리 셀.
  10. 기준 전류원;
    주기적으로 서로 교번적인 제1 제어 신호와 제2 제어 신호를 출력하는 리프레시 제어부;
    외부로부터 공급된 데이터 신호에 응답하여 복수의 선택 신호들을 출력하는 전류 제어부;
    상기 복수의 선택 신호들에 응답하여 출력선들과 제1 전류 공급선 사이의 접속을 제어하는 접속 제어부; 및
    상기 출력선들로 소정의 전류를 공급하는 복수의 전류 메모리 셀들을 포함하며,
    상기 복수의 전류 메모리 셀들 각각은,
    제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함하는 증폭기;
    소스 전극이 제1 노드에 접속되고 드레인 전극이 접지에 접속되고 게이트 전극이 제2 노드에 접속된 트랜지스터;
    상기 제2 노드와 상기 접지 사이에 접속된 제1 커패시터;
    제3 노드와 상기 접지 사이에 접속된 제2 커패시터;
    상기 제1 제어 신호에 응답하여 상기 기준 전류원과 상기 제1 노드를 접속시키고 상기 제2 제어 신호에 응답하여 상기 출력선들 중에서 대응하는 어느 하나와 상기 제1 노드를 접속시키는 제1 스위칭부;
    상기 제1 제어 신호에 응답하여 상기 제1 노드와 상기 제2 노드 사이를 접속시키는 제2 스위칭부; 및
    상기 제1 제어 신호에 응답하여 상기 제1 입력 단자를 상기 제2 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제3 노드에 접속시키며 상기 제2 제어 신호에 응답하여 상기 제1 입력 단자를 상기 제3 노드에 접속시키고 상기 제2 입력 단자와 상기 출력 단자를 상기 제2 노드에 접속시키는 제3 스위칭부를 포함하는 전류 모드 디지털 아날로그 컨버터.
  11. 제10항에 있어서,
    상기 접속 제어부는 상기 복수의 선택 신호들 각각의 반전 신호들에 응답하여 출력선들과 제2 전류 공급선 사이의 접속을 제어하는 전류 모드 디지털 아날로그 컨버터.
  12. 제11항에 있어서,
    상기 접속 제어부는,
    각각이 상기 복수의 선택 신호들 중에서 대응하는 어느 하나에 응답하여 턴-온되는 복수의 제1 전류 공급 제어 트랜지스터들; 및
    각각이 상기 반전 신호들 중에서 대응하는 어느 하나에 응답하여 턴-온되는 복수의 제2 전류 공급 제어 트랜지스터들을 포함하는 전류 모드 디지털 아날로그 컨버터.
KR1020130099565A 2013-08-22 2013-08-22 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터 KR102158382B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130099565A KR102158382B1 (ko) 2013-08-22 2013-08-22 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터
US14/207,820 US8957799B1 (en) 2013-08-22 2014-03-13 Current memory cell and a current mode digital-to-analog converter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130099565A KR102158382B1 (ko) 2013-08-22 2013-08-22 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터

Publications (2)

Publication Number Publication Date
KR20150022151A KR20150022151A (ko) 2015-03-04
KR102158382B1 true KR102158382B1 (ko) 2020-09-22

Family

ID=52463626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099565A KR102158382B1 (ko) 2013-08-22 2013-08-22 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터

Country Status (2)

Country Link
US (1) US8957799B1 (ko)
KR (1) KR102158382B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462270B2 (en) * 2018-12-31 2022-10-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
KR102658831B1 (ko) * 2018-12-31 2024-04-18 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치를 이용한 계산 방법
DE102019108180A1 (de) * 2019-03-29 2020-10-01 Intel Corporation Digital-analog-wandler, sender und mobile vorrichtung
WO2021040154A1 (ko) * 2019-08-30 2021-03-04 서울과학기술대학교 산학협력단 전류 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793231A (en) 1997-04-18 1998-08-11 Northern Telecom Limited Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming
US7894225B2 (en) 2008-09-19 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Switched current memory cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296752A (en) * 1991-05-08 1994-03-22 U.S. Philips Corporation Current memory cell
GB9301463D0 (en) 1993-01-26 1993-03-17 Philips Electronics Uk Ltd Current memory
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
US6486816B2 (en) 2001-04-03 2002-11-26 Texas Instruments Incorporated CDAC operation at low supply voltages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793231A (en) 1997-04-18 1998-08-11 Northern Telecom Limited Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming
US7894225B2 (en) 2008-09-19 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Switched current memory cell

Also Published As

Publication number Publication date
US8957799B1 (en) 2015-02-17
US20150054666A1 (en) 2015-02-26
KR20150022151A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
US10483755B2 (en) Display device including power converter
EP3079143B1 (en) Error compensator and organic light emitting display device using the same
US11972709B2 (en) Power converter, display device including power converter, system including display device, and method of driving display device
US9143148B2 (en) Amplification circuit, source driver, electrooptical device, and electronic device
US10210944B2 (en) Inverter and method for driving the inverter, gate on array unit and gate on array circuit
EP2592616B1 (en) Organic light emitting diode display device and method for driving the same
KR102158382B1 (ko) 전류 메모리 셀 및 이를 포함하는 전류 모드 디지털 아날로그 컨버터
US9666127B2 (en) Scan driving apparatus and display apparatus including the same
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
US20160293106A1 (en) Power management driver and display device having the same
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
US20140132589A1 (en) Organic light emitting display device
US9552796B2 (en) Degradation compensating pixel circuit and organic light emitting diode display device including the same
CN109658899B (zh) 电压切换电路、伽马电压产生电路及液晶显示装置
JP2008146568A (ja) 電流駆動装置および表示装置
JP2008129386A (ja) 駆動回路
TWI585567B (zh) 電子設備電壓調節裝置
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US20160358569A1 (en) Voltage output device, gate driving circuit and display apparatus
KR100713995B1 (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
KR100703460B1 (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
KR20070049004A (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
KR20210132791A (ko) 발광 제어 구동부 및 이를 포함하는 표시 장치
US11768255B2 (en) Integrated circuit and display device
US11727851B2 (en) Gate driver and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant