KR102154249B1 - 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치 - Google Patents

이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치 Download PDF

Info

Publication number
KR102154249B1
KR102154249B1 KR1020190175022A KR20190175022A KR102154249B1 KR 102154249 B1 KR102154249 B1 KR 102154249B1 KR 1020190175022 A KR1020190175022 A KR 1020190175022A KR 20190175022 A KR20190175022 A KR 20190175022A KR 102154249 B1 KR102154249 B1 KR 102154249B1
Authority
KR
South Korea
Prior art keywords
function
control timing
information
radar
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190175022A
Other languages
English (en)
Inventor
권세훈
류한춘
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020190175022A priority Critical patent/KR102154249B1/ko
Application granted granted Critical
Publication of KR102154249B1 publication Critical patent/KR102154249B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/006—Theoretical aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치를 개시한다.
본 발명의 실시예에 따른 레이더 제어 타이밍 설계 방법은, 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력 단계; 연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력 단계; 및 상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계 단계를 포함할 수 있다.

Description

이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치{Method and Apparatus for Designing Control Timing for Mobile Radar Operation}
본 발명은 이동형 레이더의 운용을 위한 레이더 제어 타이밍 설계 방법 및 장치에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 발명의 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
이동형 레이더 시스템은 안테나, 수신기, 신호처리기 등의 여러 개의 구성품으로 이루어져 있으며, 각 구성품들은 유기적 또는 종속적으로 동작한다.
이동형 레이더의 운용 소프트웨어는 표적의 탐지, 추적을 위한 신호처리 연산과 이동형 레이더 시스템의 구성품들을 제어하는 역할을 수행하며, 일반적으로 특정 시간 간격을 클락(clock)으로 사용하여 특정한 시점에 일정한 주기로 반복하여 연산한다.
이동형 레이더가 성공적으로 표적을 탐지, 추적하기 위해서 운용 SW는 안테나로부터 수신한 데이터의 신호처리연산 결과를 기반으로 각 구성품들을 원하는 시점에 제어 해야 한다.
운용 소프트웨어의 신호처리연산 함수들의 실행 시점 및 각 구성품 제어 시점에 따라 도출되는 결과의 차이가 발생하며 이는 이동형 레이더 시스템 성능에 큰 영향을 준다. 예를 들어 구성품 제어 시점은 신호처리연산 결과 및 구성품과의 통신 지연시간 등을 고려하여 지정해야 하며, 구성품과의 통신은 변수의 무결성이 보장된 상황에서 이루어져야 한다.
하지만 실제 동작하는 구성품이 제작되어 연동되어 테스트를 수행하기 전까지 제어 시점을 미리 설계하기 어렵다.
제어 시점과 함께 타이밍 설계에 고려되어야 할 요소는 연산 및 제어 시 소요되는 지연 시간의 고려다. 이동형 레이더는 실시간으로 동작하며 탐지/추적 중인 표적의 각종 정보를 실시간으로 사용자에게 제공해야 한다. 이를 위해 이동형 레이더의 운용 소프트웨어는 RTOS(Real Time Operating System) 기반의 멀티 태스크 방식으로 설계/개발된다.
각 태스크에 이동형 레이더 운용에 필요한 다수의 신호처리 연산 및 구성품 제어기능의 함수를 할당하는데, 이 경우 할당한 연산 및 제어 실행시간이 다른 연산 및 제어의 실시간성과 제어 시점을 보장하도록 설계해야 한다. 예를 들어 신호처리연산 함수 중 원시데이터 통합 함수와 표적 식별 함수의 경우 원시데이터 통합 함수가 표적 식별 함수보다 우선 시 되야 하며, 두 함수는 겹치는 구간 없이 순차적으로 진행되어야 한다.
전술한 바와 같은 제어 타이밍 설계는 개발 환경에서 소프트웨어 개발을 완료하여도 실제 하드웨어에 장입 후 운용 SW와 구성품 간 연동시험 등의 기능 검증 기간이 필요하여 운용 소프트웨어 개발의 물리적 시간 부족을 초래한다. 또한, 구성품이 연동하여 동작하는 시스템 레벨에서 제어 타이밍으로 인한 문제점이 발견되어도 이를 명확하게 식별하는데 많은 시간이 소요된다.
본 발명은 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보와 신호처리 함수의 배치를 위한 함수 할당정보를 입력 받고, 태스크 및 특정 클락(Clock) 블록을 기반으로 일정한 주기를 반복하는 이동형 레이더 운용 SW의 신호처리 연산 및 구성품 제어 등의 제어 타이밍을 설계하는 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치를 제공하는 데 주된 목적이 있다.
본 발명의 일 측면에 의하면, 상기 목적을 달성하기 위한 레이더 제어 타이밍 설계 방법은, 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력 단계; 연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력 단계; 및 상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계 단계를 포함할 수 있다.
또한, 본 발명의 다른 측면에 의하면, 상기 목적을 달성하기 위한 레이더 제어 타이밍 설계 장치는 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력부; 연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력부; 및 상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계부를 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 이동형 레이더의 구성품과 연동하기 전에 함수 및 변수 변경 시점을 예상할 수 있고, 이동형 레이더 시스템의 운용 설계를 효과적으로 수행할 수 있는 효과가 있다.
또한, 본 발명은 멀티 태스크 환경에서 문제 될 수 있는 전역 변수 점유에 따른 무결성 훼손 문제를 예측하여 예방할 수 있는 효과가 있다.
또한, 본 발명은 예상된 결과를 활용하여 차후 예상되는 문제점을 미리 식별할 수 있으며 연산/제어 타이밍 관련 디버깅이 용이한 효과가 있다.
또한, 본 발명은 연산/제어 타이밍 별 시험 결과를 비교 및 분석하여 이동형 레이더 성능의 최적화할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 레이더 제어 타이밍 설계장치를 개략적으로 나타낸 블록 구성도이다.
도 2는 본 발명의 실시예에 따른 레이더 제어 타이밍 설계 방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 실시예에 따른 레이더 제어 타이밍 설계를 위한 함수 배치 동작을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시예에 따른 매개변수를 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
도 5는 본 발명의 실시예에 따른 함수 할당정보를 수동으로 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
도 6은 본 발명의 실시예에 따른 함수 할당정보를 자동으로 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
도 7은 본 발명의 실시예에 따른 전역 변수 확인을 통해 레이더 제어 타이밍 설계의 데이터 무결성을 확인하는 동작을 설명하기 위한 예시도이다.
도 8a 내지 도 8d는 본 발명의 실시예에 따른 레이더 제어 타이밍 설계 동작을 설명하기 위한 예시도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다. 이하에서는 도면들을 참조하여 본 발명에서 제안하는 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치에 대해 자세하게 설명하기로 한다.
본 발명은 특정 클락(clock)을 사용하여 주기적으로 반복 동작하는 이동형 레이더 시스템의 운용 SW가 각 구성품들의 제어 및 신호처리 연산 기능의 함수 수행 시점 별 성능 예측과 다수의 태스크에 다수의 함수를 할당하였을 때의 이동형 레이더 기능의 오작동 가능성이나 데이터 무결성(실시간성) 보장 여부를 예측할 수 있는 이동형 레이더 제어 타이밍 설계에 관한 것이다.
도 1은 본 발명의 실시예에 따른 레이더 제어 타이밍 설계장치를 개략적으로 나타낸 블록 구성도이다.
본 실시예에 따른 레이더 제어 타이밍 설계장치(100)는 매개변수 입력부(110), 함수 할당정보 입력부(120), 제어 타이밍 설계부(130), 결과 저장부(140) 및 결과 출력부(150)를 포함한다. 도 1의 레이더 제어 타이밍 설계장치(100)는 일 실시예에 따른 것으로서, 도 1에 도시된 모든 블록이 필수 구성요소는 아니며, 다른 실시예에서 레이더 제어 타이밍 설계장치(100)에 포함된 일부 블록이 추가, 변경 또는 삭제될 수 있다.
본 실시예에 따른 레이더 제어 타이밍 설계장치(100)는 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보와 신호처리 함수의 배치를 위한 함수 할당정보를 입력 받고, 태스크 및 특정 클락(Clock) 블록을 기반으로 일정한 주기를 반복하는 이동형 레이더 운용 SW의 신호처리 연산 및 구성품 제어 등의 제어 타이밍을 설계하는 동작을 수행한다.
레이더 제어 타이밍 설계장치(100)는 연산 및 제어 수행 시 특정 클락(clock) 및 주기에서 수행할 때의 결과 예측하고, 멀티 태스크 환경을 고려한 제어 타이밍을 설계한다. 또한, 레이더 제어 타이밍 설계장치(100)는 멀티 태스크 환경에서 다수의 태스크가 특정 전역 변수를 공동으로 사용할 때의 데이터 무결성 보장하고, 도출된 예상 제어 타이밍에 대한 시각적인 확인이 가능하다.
매개변수 입력부(110)는 백그라운드 매개변수 정보를 입력 받는 동작을 수행한다.
매개변수 입력부(110)는 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는다. 구체적으로, 매개변수 입력부(110)는 태스크의 개수, 태스크 우선순위, 주기 당 클락(Clock) 블록의 개수 및 클락 블록의 시간 등의 조건에 대한 매개변수 정보를 획득한다.
함수 할당정보 입력부(120)는 신호처리 함수를 할당하기 위한 함수 할당정보를 입력 받는 동작을 수행한다.
함수 할당정보 입력부(120)는 연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는다. 구체적으로, 함수 할당정보 입력부(120)는 함수 종류, 자동할당 여부, 함수 중요도, 함수의 예상 실행시간, 전역변수 정보 등의 조건에 대한 함수 할당정보를 획득한다.
제어 타이밍 설계부(130)는 레이더 제어 타이밍을 설계하는 동작을 수행한다.
본 실시예에 따른 제어 타이밍 설계부(130)는 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 함수 할당정보를 기반으로 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계한다.
제어 타이밍 설계부(130)는 매개변수 정보 및 함수 할당정보를 기반으로 수동 방식 또는 자동 방식으로 상기 신호처리 함수를 배치한다. 여기서, 신호처리 함수는 연산 함수 및 제어 함수 중 적어도 하나를 포함할 수 있다.
제어 타이밍 설계부(130)는 사용자의 조작 또는 입력에 따라 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 신호처리 함수를 수동 방식으로 배치할 수 있다. 한편, 제어 타이밍 설계부(130)는 수동 방식의 배치가 종료된 후 함수 할당정보에 근거하여 추가 신호처리 함수를 자동 방식으로 배치할 수 있다. 여기서, 추가 신호처리 함수는 수동 방식으로 배치된 신호처리 함수와 중복되지 않는 적어도 하나의 클락 블록에 배치될 수 있다.
제어 타이밍 설계부(130)는 함수 할당정보에 포함된 함수 종류, 함수 중요도, 함수의 예상 실행시간 등 중 적어도 하나의 정보를 고려하여 자동으로 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 신호처리 함수를 자동 방식으로 배치할 수도 있다.
제어 타이밍 설계부(130)는 함수 할당정보에 포함된 전역변수 정보를 기반으로 배치된 신호처리 함수에서 사용되거나 반환되는 전역변수를 확인한다.
제어 타이밍 설계부(130)는 서로 다른 테스크의 동일한 클락 블록에서 하나의 전역 변수와 연동하는 서로 다른 함수가 충돌이 발생하는지 여부에 따른 데이터 무결성을 판단한다. 제어 타이밍 설계부(130)는 서로 다른 함수가 충돌이 발생하여 데이터 무결성 훼손 문제가 발생한 것으로 판단된 경우, 자동으로 배치된 신호처리 함수를 재배치하거나, 사용자에게 신호처리 함수의 배치 변경을 요청하는 알람정보가 출력되도록 한다.
결과 저장부(140)는 제어 타이밍 설계부(130)에서 설계된 레이더 제어 타이밍의 설계 결과를 저장하는 동작을 수행한다.
결과 저장부(140)는 데이터 베이스(Database)일 수 있으며, 데이터베이스 관리 프로그램(DBMS)을 이용하여 컴퓨터 시스템의 저장공간(하드디스크 또는 메모리)에 구현된 일반적인 데이터구조를 의미하는 것으로, 데이터의 검색(추출), 삭제, 편집, 추가 등을 자유롭게 행할 수 있는 데이터 저장형태를 뜻하는 것으로, 오라클(Oracle), 인포믹스(Infomix), 사이베이스(Sybase), DB2와 같은 관계형 데이타베이스 관리 시스템(RDBMS)이나, 겜스톤(Gemston), 오리온(Orion), O2 등과 같은 객체 지향 데이타베이스 관리 시스템(OODBMS) 및 엑셀론(Excelon), 타미노(Tamino), 세카이주(Sekaiju) 등의 XML 전용 데이터베이스(XML Native Database)를 이용하여 본 발명의 일 실시예의 목적에 맞게 구현될 수 있고, 자신의 기능을 달성하기 위하여 적당한 필드(Field) 또는 엘리먼트들을 가지고 있다.
결과 출력부(150)는 제어 타이밍 설계부(130)에서 설계된 레이더 제어 타이밍의 설계 결과를 시각화하여 출력하거나, 외부 장치로 전달하는 동작을 수행한다.
도 2는 본 발명의 실시예에 따른 레이더 제어 타이밍 설계 방법을 설명하기 위한 순서도이다.
레이더 제어 타이밍 설계장치(100)는 백그라운드에 대한 매개변수 정보를 입력 받는다(S210). 여기서, 매개변수 정보는 태스크의 개수, 태스크 우선순위, 주기 당 클락(Clock) 블록의 개수 및 클락 블록의 시간 등의 조건을 포함할 수 있다.
레이더 제어 타이밍 설계장치(100)는 함수 할당정보를 입력 받고, 기준 함수를 배치한다(S220). 여기서, 함수 할당정보는 함수 종류, 자동할당 여부, 함수 중요도, 함수의 예상 실행시간, 전역변수 정보 등의 조건을 포함할 수 있다. 레이더 제어 타이밍 설계장치(100)는 기준 함수의 배치를 수동 방식으로 수행하는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
레이더 제어 타이밍 설계장치(100)는 기준 함수의 배치가 완료된 이후, 추가 함수 배치를 수행한다(S230). 레이더 제어 타이밍 설계장치(100)는 함수 중요도에 근거하여 자동 방식으로 추가 함수를 배치할 수 있다.
레이더 제어 타이밍 설계장치(100)는 함수 배치가 완료되면, 배치된 함수 별 전역변수 정보를 입력 받고(S240), 점유 충돌로 인한 무결성 훼손 여부를 확인한다(S250).
레이더 제어 타이밍 설계장치(100)는 전역변수의 점유 충돌로 인한 무결성 훼손 여부에 따라 함수 배치의 수정 여부를 확인한다(S260).
레이더 제어 타이밍 설계장치(100)는 점유 문제에 따른 함수 배치의 수정이 필요한 경우, 함수 할당정보를 재입력 받아, 단계 S220의 기준 함수의 재배치를 수행한다.
한편, 레이더 제어 타이밍 설계장치(100)는 점유 문제에 따른 함수 배치의 수정이 필요하지 않은 경우, 해당 제어 타이밍 설계정보를 저장하고, 재시험이 필요한 경우 새롭게 백그라운드 매개변수를 입력 받는 동작을 수행한다(S270).
도 2에서는 각 단계를 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 2에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 2는 시계열적인 순서로 한정되는 것은 아니다.
도 2에 기재된 본 실시예에 따른 레이더 제어 타이밍 설계 방법은 애플리케이션(또는 프로그램)으로 구현되고 단말장치(또는 컴퓨터)로 읽을 수 있는 기록매체에 기록될 수 있다. 본 실시예에 따른 레이더 제어 타이밍 설계 방법을 구현하기 위한 애플리케이션(또는 프로그램)이 기록되고 단말장치(또는 컴퓨터)가 읽을 수 있는 기록매체는 컴퓨팅 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치 또는 매체를 포함한다.
도 3은 본 발명의 실시예에 따른 레이더 제어 타이밍 설계 방법에서 함수 배치 동작을 설명하기 위한 순서도이다.
도 3은 도 2의 단계 S220 및 단계 S230를 구체화한 순서도이다.
레이더 제어 타이밍 설계장치(100)는 함수 할당정보를 입력 받는다(S310). 여기서, 함수 할당정보는 함수 종류, 자동할당 여부, 함수 중요도, 함수의 예상 실행시간, 전역변수 정보 등의 조건을 포함할 수 있다.
레이더 제어 타이밍 설계장치(100)는 함수 할당정보에 포함된 배치 태스크 정보(자동할당 여부 정보)를 기반으로 배치 방식 확인한다(S320).
단계 S330의 확인 결과 수동 배치 방식인 경우, 레이더 제어 타이밍 설계장치(100)는 함수 할당정보의 함수 종류를 확인하고(S360), 사용자의 조작 또는 입력에 따라 클락 범위의 중복을 회피하여 함수를 배치한다(S370).
한편, 단계 S330의 확인 결과 자동 배치 방식인 경우, 레이더 제어 타이밍 설계장치(100)는 함수 중요도 정보를 확인한다(S340).
단계 S340의 확인 결과, 함수 중요도가 제1 순위(HIGH)에 해당하는 경우, 레이더 제어 타이밍 설계장치(100)는 제1 순위에 대응하는 제1 태스크를 제1 배치 후보로 선택한다(S352).
이후, 레이더 제어 타이밍 설계장치(100)는 제1 배치 후보의 함수 종류를 확인하고(S360), 클락 범위의 중복을 회피하여 함수를 배치한다(S370).
단계 S340의 확인 결과, 함수 중요도가 제2 순위(MEDIUM)에 해당하는 경우, 레이더 제어 타이밍 설계장치(100)는 제2 순위에 대응하는 제2 태스크를 제2 배치 후보로 선택한다(S353). 이후, 레이더 제어 타이밍 설계장치(100)는 제2 배치 후보의 함수 종류를 확인하고(S360), 클락 범위의 중복을 회피하여 함수를 배치한다(S370).
단계 S340의 확인 결과, 함수 중요도가 제3 순위(LOW)에 해당하는 경우, 레이더 제어 타이밍 설계장치(100)는 제3 순위에 대응하는 제3 태스크를 제3 배치 후보로 선택한다(S354). 이후, 레이더 제어 타이밍 설계장치(100)는 제3 배치 후보의 함수 종류를 확인하고(S360), 클락 범위의 중복을 회피하여 함수를 배치한다(S370).
도 3에서는 각 단계를 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 3에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 3은 시계열적인 순서로 한정되는 것은 아니다.
도 3에 기재된 본 실시예에 따른 제어 타이밍 설계 방법은 애플리케이션(또는 프로그램)으로 구현되고 단말장치(또는 컴퓨터)로 읽을 수 있는 기록매체에 기록될 수 있다. 본 실시예에 따른 제어 타이밍 설계 방법을 구현하기 위한 애플리케이션(또는 프로그램)이 기록되고 단말장치(또는 컴퓨터)가 읽을 수 있는 기록매체는 컴퓨팅 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치 또는 매체를 포함한다.
도 4는 본 발명의 실시예에 따른 매개변수를 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
레이더 제어 타이밍 설계장치(100)는 매개변수 입력부(110)를 통해 다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는다.
도 4에 도시된 바와 같이, 매개변수 정보는 태스크의 개수(410), 태스크 우선순위(420), 주기 당 클락(Clock) 블록의 개수(430) 및 클락 블록의 시간(440) 등의 조건을 포함할 수 있다.
레이더 제어 타이밍 설계장치(100)는 입력된 매개변수 정보를 기반으로 제어 타이밍 설계부(130)를 통해 태스크가 형성되고, 형성된 태스크는 결과 출력부(150)를 통해 시각화되어 출력될 수 있다.
도 5는 본 발명의 실시예에 따른 함수 할당정보를 수동으로 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
레이더 제어 타이밍 설계장치(100)는 사용자의 조작 또는 입력에 따라 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 신호처리 함수를 수동 방식으로 배치할 수 있다.
도 5를 참조하면, 레이더 제어 타이밍 설계장치(100)는 신호처리 연산 및 구성품 제어를 위한 함수 중 가장 기준이 되는 함수를 원하는 태스크 및 클락 블록에 배치하며 함수의 예상 실행시간을 입력 받아 기준이 되는 함수를 배치(510)한다. 여기서, 기준이 되는 초기 함수는 수동 방식으로 배치되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다.
도 6은 본 발명의 실시예에 따른 함수 할당정보를 자동으로 입력 받아 레이더 제어 타이밍을 설계하는 동작을 설명하기 위한 예시도이다.
레이더 제어 타이밍 설계장치(100)는 기준 함수의 배치가 종료된 후 함수 할당정보에 근거하여 추가 신호처리 함수를 자동 방식으로 배치할 수 있다. 여기서, 추가 신호처리 함수는 수동 방식으로 배치된 신호처리 함수와 중복되지 않는 적어도 하나의 클락 블록에 배치될 수 있다.
레이더 제어 타이밍 설계장치(100)는 함수 할당정보에 포함된 함수 종류, 함수 중요도, 함수의 예상 실행시간 등 중 적어도 하나의 정보를 고려하여 자동으로 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 신호처리 함수를 자동 방식으로 배치할 수도 있다.
도 6을 참조하면, 레이더 제어 타이밍 설계장치(100)는 기준이 된 함수와 중복 없는 설계를 원하는 다른 함수를 입력 받는다. 이 때, 추가로 입력된 함수는 수동 방식 또는 자동 방식으로 배치될 수 있다. 자동 방식으로 배치될 경우, 배치될 함수의 종류(연산, 제어 등)와 중요도(우선순위 : High, Medium, Low로 구분됨) 등을 입력하면 자동으로 최적의 위치로 배치(520)될 수 있다.
자동 배치 시, 레이더 제어 타이밍 설계장치(100)는 우선적으로 기존에 입력된 함수와의 동일한 태스크의 배치를 회피하고 그 이후 동일한 클락 블록의 배치 회피를 고려한다.
자동 배치 시, 레이더 제어 타이밍 설계장치(100)에서 추가로 입력된 함수는 함수 할당정보에 근거하여 태스크에 할당되지만, 자동 할당의 경우 입력된 함수의 중요도를 바탕으로 배치 태스크가 결정되며 함수의 종류를 고려하여 배치될 클락 블록이 결정된다.
예를 들어, 레이더 제어 타이밍 설계장치(100)는 자동 배치 시, 함수의 중요도가 높으면 우선 순위가 높은 태스크에 배치되지만 기존에 입력된 함수의 연산 클락 블록과 중복구간이 있는 경우 차 순위의 태스크로 배치될 수 있다.
즉, 본 실시예에 따른 레이더 제어 타이밍 설계장치(100)는 이동형 레이더에서의 일반적으로 연산 함수는 주기 초반에 수행되고, 제어 함수는 연산 함수가 종료된 시점(주기 중반 및 후반)에 수행되는 점을 고려하여 레이더 제어 타이밍을 설계한다.
도 7은 본 발명의 실시예에 따른 전역 변수 확인을 통해 레이더 제어 타이밍 설계의 데이터 무결성을 확인하는 동작을 설명하기 위한 예시도이다.
레이더 제어 타이밍 설계장치(100)는 함수 할당정보에 포함된 전역변수 정보를 기반으로 배치된 신호처리 함수에서 사용되거나 반환되는 전역변수를 확인한다.
레이더 제어 타이밍 설계장치(100)는 서로 다른 테스크의 동일한 클락 블록에서 하나의 전역 변수와 연동하는 서로 다른 함수가 충돌이 발생하는지 여부에 따른 데이터 무결성을 판단한다. 레이더 제어 타이밍 설계장치(100)는 서로 다른 함수가 충돌이 발생하여 데이터 무결성 훼손 문제가 발생한 것으로 판단된 경우, 기 배치된 신호처리 함수를 배치를 조정한다.
도 7을 참고하면, 레이더 제어 타이밍 설계장치(100)는 배치된 함수에 대해 정해진 범위 초과 및 구성품 통신 시간 고려 등 기본적인 유의사항 위반에 대한 정보를 확인할 수 있다. 예를 들어, 배치한 함수에서 사용되거나 반환되는 전역 변수들 중에서 다른 함수에 의해 사용 중 수정이나 변형으로 인한 데이터 무결성이 훼손될 수 있다. 데이터 무결성 훼손 여부를 확인하고 싶은 경우 해당 변수 이름, 변수가 사용되는 함수 등의 정보를 입력하여 확인할 수 있다. 전역 변수에 대한 무결성 훼손 문제가 발생하면 사용자에게 출력되는 결과화면에 표시를 하며 사용자는 이 문제 해결을 위해 수동으로 함수를 재배치 할 수 있다.
도 8a 내지 도 8d는 본 발명의 실시예에 따른 레이더 제어 타이밍 설계 동작을 설명하기 위한 예시도이다.
이동형 레이더 시스템의 구성품인 안테나(미도시)로부터 수신한 표적 신호가 이동형 레이더 구성품인 수신기(미도시)와 신호처리기(미도시)를 거쳐 디지털의 원시데이터로 변경된다. 해당 원시데이터를 신호처리 함수들을 거쳐 표적 정보의 연산을 종료한 후 수신기를 제어하고 표적 정보 및 구성품 상태 정보 등을 통신을 사용하여 외부로 전달한다.
도 8에서는 신호처리 함수는 다양한 종류가 있으나 본 발명에서는 원시데이터 획득, 원시데이터 통합연산, 표적 식별 연산만 동작하는 것으로 가정하여 설명하도록 한다.
본 실시예에 따른 레이더 제어 타이밍 설계장치(100)는 운용 소프트웨어의 사용자 정의 함수 중 연산 관련 함수는 주기 초반부에 수행되어야 하며 해당 함수 수행이 종료된 후 구성품 제어와 구성품 상태 정보 통신 등이 이루어진다.
레이더 제어 타이밍 설계장치(100)의 동작은 운용 소프트웨어로 제어되며 제어 타이밍의 설계 동작은 다음과 같다.
도 8a를 참조하면, 레이더 제어 타이밍 설계장치(100)는 매개변수 정보(410, 420, 430, 440)를 입력 받는다. 도 8a에서는 3 개의 태스크를 사용하며 태스크 별 우선순위는 낮을수록 우선됨을 가정한다.
이후, 레이더 제어 타이밍 설계장치(100)는 레이더 제어 타이밍 설계장치(100)는 사용자의 조작 또는 입력에 따라 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 신호처리 함수를 수동 방식으로 배치할 수 있다. 도 8b를 참조하면, 레이더 제어 타이밍 설계장치(100)는 함수 할당부 중 수동 할당 영역(510)에 함수 배치 정보를 입력 받는다. 레이더 제어 타이밍 설계장치(100)는 배치를 원하는 태스크를 입력한 후 해당 함수가 어떠한 클락 블록에서 실행되는지에 대한 정보를 입력 받는다. 또한, 레이더 제어 타이밍 설계장치(100)는 실행시간을 입력받으며, 실행시간은 예측 실행시간으로 실제 테스크 결과를 입력하거나 HW의 FLOPs 를 사용하여 연산한 결과 등 원하는 시간을 ms 단위로 입력 받는다.
도 8b에서, 사용되는 원시 데이터 획득은 주기 초반인 3번째 클락 블록에, 표적 식별 연산은 주기 중반부인 41번째 클락 블록에 배치하였으며 각 함수의 실행시간은 기존 실행시간을 고려하였다.
도 8b에서, 원시 데이터 획득 함수인 FuncA()의 실행시간이 250ms이지만 100ms 단위인 clock을 3개를 점유하는 이유는 300ms으로 실행시간이 변경되는 것이 아니라 운용 소프트웨어가 클락 블록 단위로 동작을 처리하기 때문에 단순히 시각적으로만 300ms으로 표현되었을 뿐 실제로는 250ms으로 동작한다.
도 8c를 참조하면, 레이더 제어 타이밍 설계장치(100)는 자동 할당을 원하는 경우 함수 할당부 중 자동 할당 영역(520)에 함수 배치 정보를 입력한다.
예를 들어, 자동 할당 함수 중 원시 데이터 통합 연산 함수인 FuncC()는 배치 태스크는 Auto이며 중요도가 HIGH이므로 Task_1에 최우선적으로 배치될 것이며, 함수 종류가 연산이므로 주기 초반 클락 블록에 배치된다.
기존에 배치된 FuncA() 함수는 3번째 클락 블록에 이미 배치되었기 때문에 함수 실행의 클락 블록 중복을 회피하여 1, 2번째 클락 블록이 아닌 6번째 클락 블록에 배치되며 입력한 실행시간에 따라 함수 점유 클락 블록 수가 결정된다.
FuncD()는 제어함수, 중요도 Medium으로 입력되어 우선순위가 중간인 Task_2로 할당되며 제어함수이므로 주기 중반 클락 블록에 배치된다. 사전에 배치된 함수가 없기 때문에 주기 중반 클락 블록들 중 임의의 클락 블록이 선정되고 실행시간을 고려하여 함수 점유 클락 블록 수가 결정된다.
FuncE()는 제어함수, 중요도 High이나 입력된 Task_3로 할당되며 제어함수이므로 주기 중반 클락 블록에 배치되며 FuncD()와 동일한 방식으로 배치된다.
도 8d를 참조하면, 레이더 제어 타이밍 설계장치(100)는 1 차적으로 끝난 함수 배치에서 전역 변수의 무결성을 확인하기 위해 함수 할당부 내에 있는 전역 변수 확인 영역(530)에 전역 변수 이름과 해당 전역 변수를 사용하는 함수를 입력 받는다.
일반적으로, 이동형 레이더는 일반적으로 신호처리 연산 함수가 수행된 후 해당 결과를 통해 구성품 제어를 하며, 통신을 통해 외부로 정보를 전달한다. 이에 따라, 도 8d를 참조하면 수신기 제어 함수인 FuncD(), 외부 통신 제어 함수인 FuncE()는 연산 함수가 종료되지 않음에도 수행되는 것을 확인할 수 있는데 만약 두 개의 제어 함수가 마지막 연산 함수인 FuncB()와 특정 전역 변수를 동시에 사용하게 되면 변수의 무결성 훼손 문제가 발생할 수 있을 것이다.
도 8d에 도시된 바와 같이, 수신기를 제어하기 위해 사용하는 변수인 VarA가 FuncB()에서도 사용되면 FuncB()가 종료되지 않는 상태에서 다른 태스크를 통해 FuncD()가 VarA를 사용하는 문제가 발생한다. 이 경우 VarA가 최종적으로 업데이트가 되지 않은 상태에서 접근하여 중간에 값이 변하는 무결성 훼손이 발생할 수 있다.
외부 통신 제어 함수인 FuncE() 역시 최종적으로 업데이트 되지 않은 VarA, VarB를 사용하여 통신 제어를 수행하는데 이 경우 얘기치 못한 오류나 외부로 나가는 데이터의 혼선을 초래할 수 있다.
본 실시예에 따른 레이더 제어 타이밍 설계장치(100)는 전역 변수 동시 점유 문제가 발생하면 사용자가 본인 의도에 맞게 재설계를 수행해야 하므로 경고 메시지를 출력하여 사용자에게 수정 요구를 알려줄 수 있다. 레이더 제어 타이밍 설계장치(100)에서 최종 함수 배치를 통한 제어 타이밍 설계 결과는 저장되어 이동형 레이더 운용 소프트웨어의 실제 설계에 활용될 수 있다.
이상의 설명은 본 발명의 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명의 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 실시예들은 본 발명의 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 레이더 제어 타이밍 설계장치
110: 매개변수 입력부 120: 함수 할당정보 입력부
130: 제어 타이밍 설계부 140: 결과 저장부
150: 결과 출력부

Claims (13)

  1. 이동형 레이더의 제어 타이밍을 설계하기 위한 방법에 있어서,
    다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력 단계;
    연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력 단계; 및
    상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계 단계를 포함하되,
    상기 레이더 제어 타이밍 설계 단계는, 상기 매개변수 정보 및 상기 함수 할당정보를 기반으로 연산 함수 및 제어 함수 중 적어도 하나를 포함하는 신호처리 함수를 배치하며, 사용자의 조작 또는 입력에 따라 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 상기 신호처리 함수를 수동 방식으로 배치하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  2. 제1항에 있어서,
    상기 매개변수 입력 단계는,
    태스크의 개수, 태스크 우선순위, 주기 당 클락(Clock) 블록의 개수 및 클락 블록의 시간 중 적어도 하나의 조건에 대한 상기 매개변수 정보를 획득하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  3. 제1항에 있어서,
    상기 함수 할당정보 입력 단계는,
    함수 종류, 자동할당 여부, 함수 중요도, 함수의 예상 실행시간, 전역변수 정보 중 적어도 하나의 조건에 대한 상기 함수 할당정보를 획득하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 레이더 제어 타이밍 설계 단계는,
    상기 수동 방식의 배치가 종료된 후 상기 함수 할당정보에 근거하여 추가 신호처리 함수를 자동 방식으로 배치하되,
    상기 추가 신호처리 함수는, 수동 방식으로 배치된 신호처리 함수와 중복되지 않는 적어도 하나의 클락 블록에 배치되는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  7. 이동형 레이더의 제어 타이밍을 설계하기 위한 방법에 있어서,
    다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력 단계;
    연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력 단계; 및
    상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계 단계를 포함하되,
    상기 레이더 제어 타이밍 설계 단계는, 상기 매개변수 정보 및 상기 함수 할당정보를 기반으로 연산 함수 및 제어 함수 중 적어도 하나를 포함하는 신호처리 함수를 배치하며, 상기 함수 할당정보에 포함된 함수 종류, 함수 중요도 및 함수의 예상 실행시간 중 적어도 하나의 정보를 고려하여 자동으로 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 상기 신호처리 함수를 자동 방식으로 배치하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  8. 제7항에 있어서,
    상기 레이더 제어 타이밍 설계 단계는,
    상기 함수 할당정보에 포함된 전역변수 정보를 기반으로 배치된 신호처리 함수에서 사용되거나 반환되는 전역변수를 확인하고, 서로 다른 테스크의 동일한 클락 블록에서 하나의 전역 변수와 연동하는 서로 다른 함수가 충돌이 발생하는지 여부에 따른 데이터 무결성을 판단하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  9. 제8항에 있어서,
    상기 레이더 제어 타이밍 설계 단계는,
    상기 서로 다른 함수가 충돌이 발생하여 데이터 무결성 훼손 문제가 발생한 것으로 판단된 경우, 자동으로 배치된 신호처리 함수를 재배치하거나, 사용자에게 신호처리 함수의 배치 변경을 요청하는 알람정보가 출력되도록 하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  10. 제9항에 있어서,
    상기 레이더 제어 타이밍의 설계 결과를 저장하는 결과 저장 단계; 및
    상기 레이더 제어 타이밍의 설계 결과를 시각화하여 출력하거나, 외부 장치로 전달하는 결과 출력 단계
    를 추가로 포함하는 것을 특징으로 하는 레이더 제어 타이밍 설계 방법.
  11. 이동형 레이더의 제어 타이밍을 설계하기 위한 장치에 있어서,
    다중 태스크 운용 환경에서 제어 타이밍 설계를 위한 매개변수 정보를 입력 받는 매개변수 입력부;
    연산 처리 또는 제어 처리를 위한 함수 할당정보를 입력 받는 함수 할당정보 입력부; 및
    상기 매개변수 정보를 기반으로 적어도 하나의 태스크를 생성하고, 상기 함수 할당정보를 기반으로 상기 적어도 하나의 태스크에 신호처리 함수를 배치하여 레이더 제어 타이밍을 설계하는 레이더 제어 타이밍 설계부를 포함하되,
    상기 레이더 제어 타이밍 설계부는, 상기 매개변수 정보 및 상기 함수 할당정보를 기반으로 연산 함수 및 제어 함수 중 적어도 하나를 포함하는 신호처리 함수를 배치하며, 상기 함수 할당정보에 포함된 함수 종류, 함수 중요도 및 함수의 예상 실행시간 중 적어도 하나의 정보를 고려하여 자동으로 태스크를 선택하고, 선택된 태스크의 적어도 하나의 클락 블록에 상기 신호처리 함수를 배치하는 것을 특징으로 하는 레이더 제어 타이밍 설계 장치.
  12. 삭제
  13. 컴퓨터에 제1항 내지 제3항 및 제6항 내지 제10항 중 어느 한 항에 따른 레이더 제어 타이밍 설계 방법을 실행시키기 위하여 기록 매체에 저장된 컴퓨터프로그램.
KR1020190175022A 2019-12-26 2019-12-26 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치 Active KR102154249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190175022A KR102154249B1 (ko) 2019-12-26 2019-12-26 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175022A KR102154249B1 (ko) 2019-12-26 2019-12-26 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치

Publications (1)

Publication Number Publication Date
KR102154249B1 true KR102154249B1 (ko) 2020-09-09

Family

ID=72451576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175022A Active KR102154249B1 (ko) 2019-12-26 2019-12-26 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치

Country Status (1)

Country Link
KR (1) KR102154249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070841A (ko) * 2020-11-23 2022-05-31 엘아이지넥스원 주식회사 고속 파형 모드 변경 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237339A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 経路予測装置
KR20180029973A (ko) * 2015-06-15 2018-03-21 동클 표면을 자동으로 검사하기 위한 시스템 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237339A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 経路予測装置
KR20180029973A (ko) * 2015-06-15 2018-03-21 동클 표면을 자동으로 검사하기 위한 시스템 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
정명득 외 1명, "위상 배열레이더의 다채널 수신 데이터 전송 기법", 한국전자파학회, 한국전자파학회논문지 제23권 제10호, pp.1188~1195 (2012.10.30.) 1부.* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070841A (ko) * 2020-11-23 2022-05-31 엘아이지넥스원 주식회사 고속 파형 모드 변경 장치 및 방법
KR102434180B1 (ko) 2020-11-23 2022-08-19 엘아이지넥스원 주식회사 고속 파형 모드 변경 장치 및 방법

Similar Documents

Publication Publication Date Title
US9626465B2 (en) Arbiter verification
CN110018914B (zh) 基于共享内存的消息采集方法及装置
CN107463400B (zh) 移动应用的热更新方法及终端设备
CN108628732B (zh) 一种应用界面控件遍历测试方法及装置
JP7161936B2 (ja) テスト環境決定装置及びテスト環境決定方法
KR101240633B1 (ko) 솔리드 스테이트 드라이브 테스트장치
US10504492B2 (en) Apparatus and methods for generating dynamic trace data on a GPU
KR102154249B1 (ko) 이동형 레이더 운용을 위한 제어 타이밍 설계 방법 및 그를 위한 장치
WO2017023300A1 (en) Selective application testing
JP2011070515A (ja) 障害診断システム、障害診断装置および障害診断方法
CN107102898B (zh) 一种基于numa架构的内存管理、构建数据结构的方法及装置
US20230367936A1 (en) Verification method, electronic device and storage medium
US12169394B2 (en) Method of optimizing execution of a function on a control system and apparatus for the same
US8359456B2 (en) Generating random addresses for verification of distributed computerized devices
CN108199882B (zh) 分布式数据库的节点分配方法、装置、储存介质和设备
JP7457589B2 (ja) 情報処理装置、情報処理方法、および情報処理システム
CN110704998B (zh) 多媒体ip带宽性能的验证方法及装置
CN113360402A (zh) 一种测试方法、电子设备、芯片和存储介质
US10705980B2 (en) Method and system for multicore communication with safety properties
US8402235B2 (en) Backup apparatus, backup method and backup program
CN113626830A (zh) 风险测试方法、装置及存储介质
CN119621589B (zh) 一种基于多智能算法的自动化测试方法、装置及电子设备
US7222202B2 (en) Method for monitoring a set of semaphore registers using a limited-width test bus
CN111782141A (zh) 一种数据巡检方法及装置
CN115048220B (zh) 动态数据竞争检测方法、装置、终端及存储介质

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191226

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20200217

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20191226

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200903

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200903

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230509

Start annual number: 4

End annual number: 4