KR102152875B1 - Printed circuit board and method for fabricating the same - Google Patents
Printed circuit board and method for fabricating the same Download PDFInfo
- Publication number
- KR102152875B1 KR102152875B1 KR1020140013290A KR20140013290A KR102152875B1 KR 102152875 B1 KR102152875 B1 KR 102152875B1 KR 1020140013290 A KR1020140013290 A KR 1020140013290A KR 20140013290 A KR20140013290 A KR 20140013290A KR 102152875 B1 KR102152875 B1 KR 102152875B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- pad
- circuit board
- printed circuit
- via part
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 실시 예에 따른 인쇄회로기판은, 내부에 상면 및 하면을 관통하는 제 1 관통 홀이 형성된 상부 절연층; 상기 상부 절연층 아래에 형성되며, 내부에 상면 및 하면을 관통하는 제 2 관통 홀이 형성된 하부 절연층; 상기 상부 절연층의 제 1 관통 홀을 매립하는 제 1 비아 파트와, 상기 하부 절연층의 제 2 관통 홀을 매립하는 제 2 비아 파트를 포함하며, 내부에 상면 및 하면을 관통하는 제 3 관통 홀이 형성된 제 1 비아; 및 상기 제 1 비아의 제 3 관통 홀을 매립하는 제 2 비아를 포함한다.A printed circuit board according to an embodiment of the present invention includes an upper insulating layer having a first through hole penetrating the upper and lower surfaces thereof; A lower insulating layer formed under the upper insulating layer and having a second through hole penetrating the upper and lower surfaces thereof; A third through-hole penetrating an upper surface and a lower surface therein, including a first via part filling the first through hole of the upper insulating layer and a second via part filling the second through hole of the lower insulating layer The formed first via; And a second via filling the third through hole of the first via.
Description
실시 예는, 인쇄회로기판 및 이의 제조 방법에 관한 것이다.The embodiment relates to a printed circuit board and a method of manufacturing the same.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.A printed circuit board (PCB) is formed by printing a circuit pattern on an electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, in order to densely mount various types of electronic devices on a flat plate, it means a circuit board in which a mounting position of each component is determined, and a circuit pattern connecting the components is printed on the flat surface and fixed.
또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단 납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.In addition, with the development of the electronic industry in recent years, demands for high functionality, miniaturization, price competitiveness and short delivery of electronic components are increasing rapidly. To cope with this trend, printed circuit board companies are responding to the trend of thinning and densifying printed circuit boards by applying a semi-additive process (SAP).
한편, 상기와 같은 인쇄회로기판은 층간 도통을 위한 도전성 비아가 형성된다. 또한, 최근에는 인쇄회로기판의 방열 성능 등을 고려하여, 일반 비아보다 사이즈가 큰 대면적 비아('바 비아(bar via)'라고도 함)가 개발되고 있다.Meanwhile, in the printed circuit board as described above, conductive vias for interlayer conduction are formed. In addition, recently, in consideration of the heat dissipation performance of a printed circuit board, a large-area via (also referred to as a “bar via”) having a size larger than that of a general via has been developed.
즉, 코어리스(coreles) 기판의 경우, 열 방열 성능에 따라 RF 값 특성, CW 게인, CW 출력, 및 CW 효율이 결정되게 된다. 따라서, 상기와 같은 인쇄회로기판의 경우, 열 방출을 용이하게 하기 위해, 패키지의 최상층부터 최하층까지 연결된 스택 비아가 형성된다.That is, in the case of a coreles substrate, RF value characteristics, CW gain, CW output, and CW efficiency are determined according to heat dissipation performance. Accordingly, in the case of the printed circuit board as described above, in order to facilitate heat dissipation, stack vias connected from the top layer to the bottom layer of the package are formed.
도 1 내지 3은 종래 기술에 따른 인쇄회로기판의 비아 구조를 설명하기 위한 단면도이다. 도 1은 종래 기술에 따른 노멀 스택 비아의 구조를 보여주고, 도 2는 종래 기술에 따른 로드 타입의 비아 구조를 보여주며, 도 3은 종래 기술에 따른 피라미드 타입의 비아 구조를 보여준다.1 to 3 are cross-sectional views illustrating a via structure of a printed circuit board according to the prior art. FIG. 1 shows a structure of a normal stack via according to the prior art, FIG. 2 shows a load-type via structure according to the prior art, and FIG. 3 shows a pyramid-type via structure according to the prior art.
도 1을 참조하면, 인쇄회로기판은 서로 연결되는 다수의 절연층(1), 서로 다른 절연층 사이에 형성되는 내층 패드(2), 최상층의 절연층과 최하층의 절연층의 표면에 형성된 외층 패드(3)와, 상기 다수의 절연층(1) 내에 각각 형성된 복수의 비아를 포함한다.Referring to FIG. 1, the printed circuit board includes a plurality of
상기 복수의 비아는 일정 간격을 두고 서로 이격되어 있는, 제 1 비아(4), 제 2 비아(5), 제 3 비아(6), 제 4 비아(7)를 포함한다. 상기 제 1 내지 4 비아(4, 5, 6, 7)는 상기 내층 패드(2) 및 외층 패드(3)에 각각 공통 연결된다.The plurality of vias include a first via 4, a second via 5, a third via 6, and a fourth via 7 spaced apart from each other at a predetermined interval. The first to
도 2를 참조하면, 인쇄회로기판은 서로 연결되는 다수의 절연층(11), 서로 다른 절연층 사이에 형성되는 내층 패드(12), 최상층의 절연층과 최하층의 절연층의 표면에 형성된 외층 패드(13)와, 상기 다수의 절연층(11) 내에 각각 형성된 비아(14)를 포함한다.Referring to FIG. 2, the printed circuit board includes a plurality of
상기 비아(14)는 일반적인 비아보다 넓은 폭을 가지며 형성된다. 예를 들어, 상기 비아(14)는 도 1에 도시된 제 1 내지 4 비아(4, 5, 6, 7)가 각각 가지는 폭의 총 합에 상응하는 폭을 가질 수 있다.The
상기와 같은 비아(14)는 도 2의 아래에 도시된 바와 같이 좌우 폭이 넓은 원 기둥 형상의 관통 홀 내를 금속 물질로 도금함으로써, 상기 관통 홀에 대응하는 형상을 갖는다.As shown in the lower part of FIG. 2, the
도 3을 참조하면, 인쇄회로기판은 서로 연결되는 다수의 절연층(21), 서로 다른 절연층 사이에 형성되는 내층 패드(22), 최상층의 절연층과 최하층의 절연층의 표면에 형성된 외층 패드(23)와, 상기 다수의 절연층(21) 내에 각각 형성된 비아(24)를 포함한다.Referring to FIG. 3, the printed circuit board includes a plurality of
이때, 각 절연층(21) 내에 형성되는 상기 비아(24)는 서로 다른 폭을 가질 수 있다.In this case, the
그러나, 상기와 같이 로드 타입 또는 피라미드 타입의 비아는 일반적인 스택 비아에 비해 상대적으로 체적이 크고 긴 형태를 하고 있어서, 도금시 딤플이 발생할 가능성이 매우 높다.However, as described above, the rod-type or pyramid-type via has a relatively larger volume and a longer shape than that of a general stack via, and thus dimples are very likely to occur during plating.
도 4는 종래 기술에 의해 형성되는 비아를 보여준다.4 shows a via formed by the prior art.
도 4를 참조하면, 비아는 가장자리 영역보다 중앙 영역의 높이가 낮은 오목 부를 가질 수 있으며, 이러한 오목부의 발생을 딤플(dimple) 현상이라 한다.Referring to FIG. 4, the via may have a concave portion having a height lower in the central area than the edge area, and the occurrence of such a concave portion is referred to as a dimple phenomenon.
상기와 같은 오목부는 상기 비아의 방열 특성을 현저히 저하시킨다.The concave portion as described above significantly lowers the heat dissipation characteristic of the via.
한편, 상기 비아는 방열 특성보다 전기 전도성이 우수한 금속 물질로 형성된다. 따라서, 상기 비아에 의한 열의 방출 특성에는 한계가 있으며, 상기 비아의 방열 특성을 향상시킬 수 있는 새로운 구조의 비아가 요구되고 있는 실정이다.Meanwhile, the via is formed of a metal material having excellent electrical conductivity than heat dissipation properties. Accordingly, there is a limit to the heat dissipation characteristics of the vias, and a new structure of vias capable of improving the heat dissipation characteristics of the vias is required.
본 발명에 따른 실시 예에서는, 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.In an embodiment according to the present invention, a printed circuit board having a new structure and a method of manufacturing the same are provided.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical tasks to be achieved in the proposed embodiment are not limited to the technical tasks mentioned above, and other technical tasks that are not mentioned are clear to those of ordinary skill in the technical field to which the proposed embodiment belongs from the following description. Can be understood.
본 발명의 실시 예에 따른 인쇄회로기판은, 내부에 상면 및 하면을 관통하는 제 1 관통 홀이 형성된 상부 절연층; 상기 상부 절연층 아래에 형성되며, 내부에 상면 및 하면을 관통하는 제 2 관통 홀이 형성된 하부 절연층; 상기 상부 절연층의 상면 위에 배치된 제1 패드; 상기 상부 절연층의 하면 및 상기 하부 절연층의 상면 사이에 배치된 제2 패드; 상기 하부 절연층의 하면 아래에 배치된 제3 패드; 상기 상부 절연층의 제 1 관통 홀을 매립하는 제 1 비아 파트와, 상기 하부 절연층의 제 2 관통 홀을 매립하는 제 2 비아 파트를 포함하는 제1 비아; 상기 제1 패드, 상기 제1 비아 파트, 상기 제2 패드, 상기 제2 비아 파트 및 상기 제3 패드를 관통하는 제3 관통 홀을 매립하는 제2 비아를 포함하고, 상기 제3 관통 홀은, 상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 비아 파트의 하부 영역, 상기 제2 패드, 상기 제3 패드 및 상기 제2 비아 파트를 관통하는 제2 부분을 포함하고, 상기 제2 비아는, 상기 제1 부분을 채우는 제3 비아 파트와, 상기 제2 부분을 채우는 제4 비아 파트를 포함한다.A printed circuit board according to an embodiment of the present invention includes an upper insulating layer having a first through hole penetrating the upper and lower surfaces thereof; A lower insulating layer formed under the upper insulating layer and having a second through hole penetrating the upper and lower surfaces thereof; A first pad disposed on an upper surface of the upper insulating layer; A second pad disposed between a lower surface of the upper insulating layer and an upper surface of the lower insulating layer; A third pad disposed under the lower surface of the lower insulating layer; A first via including a first via part filling the first through hole of the upper insulating layer and a second via part filling the second through hole of the lower insulating layer; The first pad, the first via part, the second pad, the second via part, and a second via filling a third through hole penetrating through the third pad, and the third through hole, A first portion formed in the upper region of the first via part and the first pad, extending from the first portion, and a lower region of the first via part, the second pad, the third pad, and the second The second via includes a second portion penetrating through the via part, and the second via includes a third via part filling the first portion and a fourth via part filling the second portion.
또한, 상기 제 1 비아는, Cu, Ag, Sn, Au, Ni 및 Pd 중에서 선택되는 어느 하나의 금속 물질로 형성된다.In addition, the first via is formed of any one metal material selected from Cu, Ag, Sn, Au, Ni, and Pd.
또한, 상기 제 2 비아는, 자성 입자를 포함하고, 상기 자성 입자는 Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된 중앙 영역과, 상기 중앙 영역을 둘러싸며, 상기 제 1 비아를 형성하는 금속 물질과 동종의 금속 물질로 형성된 외곽 영역을 포함한다.In addition, the second via includes magnetic particles, and the magnetic particles surround a central region formed of any one metal or paste selected from Au, Fe, Al, Co, Ni, and Mn, and surround the central region. And an outer region formed of a metal material of the same type as that of the metal material forming the first via.
또한, 상기 제3 비아 파트의 상면은, 상기 제1 패드의 상면과 동일 평면 상에 위치하고, 상기 제4 비아 파트의 하면은, 상기 제3 패드의 하면과 동일 평면 상에 위치한다.In addition, an upper surface of the third via part is located on the same plane as an upper surface of the first pad, and a lower surface of the fourth via part is located on the same plane as a lower surface of the third pad.
또한, 상기 제1 부분은 오목부이고, 상기 제 3 비아 파트의 상면은, 평탄면을 이루고, 상기 제 3 비아 파트의 하면은, 상기 제 1 비아의 상부 영역에 형성된 오목부의 형상에 따른 볼록면을 이룬다.In addition, the first portion is a concave portion, the upper surface of the third via part forms a flat surface, and the lower surface of the third via part is a convex surface according to the shape of the concave portion formed in the upper region of the first via. To achieve.
또한, 상기 제1 부분은, 상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 방열 홈이고, 상기 제2 부분의 폭은 상기 제1 부분의 폭보다 작다.In addition, the first portion is a heat dissipation groove formed in the first pad and the upper region of the first via part, and the width of the second portion is smaller than the width of the first portion.
또한, 상기 제 1 비아는, 상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상 또는 상부와 하부의 폭이 서로 동일한 기둥 형상 중 어느 하나의 형상을 가진다.In addition, the first via has either a pyramid shape in which a width gradually decreases from an upper portion to a lower portion or a column shape having the same upper and lower widths.
또한, 상기 제 3 비아 파트 및 제 4 비아 파트로 구성되는 제 2 비아는, T자 형상을 가진다.In addition, the second via including the third via part and the fourth via part has a T shape.
또한, 상기 제 1 패드 상면 및 상기 제 2 비아의 제3 비아 파트의 상면은, 상기 상부 절연층의 상측 방향으로 노출되고, 상기 제 3 패드의 하면 및 상기 제 4 비아 파트의 하면은, 상기 하부 절연층의 하측 방향으로 노출된다.In addition, an upper surface of the first pad and an upper surface of the third via part of the second via are exposed upward of the upper insulating layer, and a lower surface of the third pad and a lower surface of the fourth via part are formed from the lower surface. It is exposed in the downward direction of the insulating layer.
또한, 상기 제 1 비아의 상면과 상기 제 2 비아의 상면은 동일 평면상에 위치하고, 상기 제 1 비아의 하면과 상기 제 2 비아의 하면도 동일 평면상에 위치한다.Also, a top surface of the first via and a top surface of the second via are located on the same plane, and a bottom surface of the first via and a bottom surface of the second via are also located on the same plane.
또한, 상기 상부 절연층 및 하부 절연층 중 적어도 하나는, 복수 개의 층으로 형성된다.In addition, at least one of the upper insulating layer and the lower insulating layer is formed of a plurality of layers.
한편, 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 상부 절연층의 상면 및 하면을 관통하는 제 1 관통 홀을 형성하고, 상기 형성된 제 1 관통 홀을 금속 물질로 매립하여 제 1 비아 파트를 형성하고, 상기 상부 절연층의 상면에 제1 패드를 형성하고, 상기 상부 절연층의 하면에 제2 패드를 형성하고, 상기 상부 절연층 아래에 하부 절연층을 적층하고, 상기 하부 절연층의 상면 및 하면을 관통하는 제 2 관통 홀을 형성하고, 상기 형성된 제 2 관통 홀을 금속 물질로 매립하여 상기 제2 패드를 통해 상기 제 1 비아 파트와 연결되는 제 2 비아 파트를 형성하고, 상기 하부 절연층의 하면에 상기 제2 비아 파트와 연결되는 제3 패드를 형성하고, 상기 제1 패드, 상기 제1 비아 파트, 상기 제2 패드, 상기 제2 비아 파트 및 상기 제3 패드를 관통하는 제3 관통 홀을 형성하고, 상기 형성된 제 3 관통 홀을 금속 물질로 매립하여 제 2 비아를 형성하는 것을 포함하고, 상기 제3 관통 홀은, 상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 비아 파트의 하부 영역, 상기 제2 패드, 상기 제3 패드 및 상기 제2 비아 파트를 관통하는 제2 부분을 포함하고, 상기 제2 비아는, 상기 제1 부분을 채우는 제3 비아 파트와, 상기 제2 부분을 채우는 제4 비아 파트를 포함한다.On the other hand, in the manufacturing method of a printed circuit board according to an embodiment of the present invention, a first through hole penetrating the upper and lower surfaces of the upper insulating layer is formed, and the formed first through hole is filled with a metal material to form a first via part A first pad is formed on the upper surface of the upper insulating layer, a second pad is formed on the lower surface of the upper insulating layer, a lower insulating layer is stacked under the upper insulating layer, and Forming a second through hole penetrating the upper and lower surfaces, and filling the formed second through hole with a metal material to form a second via part connected to the first via part through the second pad, and the lower part A third pad connected to the second via part is formed on the lower surface of the insulating layer, and the first pad, the first via part, the second pad, the second via part, and the third pad are passed through. 3 forming a through hole, and filling the formed third through hole with a metal material to form a second via, wherein the third through hole is formed in the upper region of the first via part and the first pad. And a second portion extending from the first portion and passing through a lower region of the first via part, the second pad, the third pad, and the second via part, and the second The second via includes a third via part filling the first portion and a fourth via part filling the second portion.
또한, 상기 제 1 비아 파트 및 제 2 비아 파트는, Cu, Ag, Sn, Au, Ni 및 Pd 중에서 선택되는 어느 하나의 금속 물질로 형성된다.In addition, the first via part and the second via part are formed of any one metal material selected from Cu, Ag, Sn, Au, Ni, and Pd.
또한, 상기 제 2 비아는, 상기 상부 절연층의 표면에 개구부가 형성된 마스크를 형성하고, 상기 형성된 마스크 위에 자성 입자를 배치하고, 자기장을 형성하여, 상기 제 3 관통 홀 내부를 상기 자성 입자로 채우고, 상기 자성 입자를 큐어링하여, 상기 제 3 관통 홀 내부를 매립하는 제 2 비아를 형성하는 것을 포함한다.In addition, in the second via, a mask having an opening formed on the surface of the upper insulating layer is formed, magnetic particles are disposed on the formed mask, and a magnetic field is formed to fill the inside of the third through hole with the magnetic particles. And curing the magnetic particles to form a second via filling the inside of the third through hole.
또한, 상기 자성 입자는, Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된 중앙 영역과, 상기 중앙 영역을 둘러싸며, 상기 제 1 비아를 형성하는 금속 물질과 동종의 금속 물질로 형성된 외곽 영역을 포함한다.In addition, the magnetic particles include a central region formed of any one metal or paste selected from Au, Fe, Al, Co, Ni, and Mn, and a metal material surrounding the central region and forming the first via. It includes an outer area formed of the same metal material.
또한, 상기 제3 비아 파트의 상면은, 상기 제1 패드의 상면과 동일 평면 상에 위치하고, 상기 제4 비아 파트의 하면은, 상기 제3 패드의 하면과 동일 평면 상에 위치한다.In addition, an upper surface of the third via part is located on the same plane as an upper surface of the first pad, and a lower surface of the fourth via part is located on the same plane as a lower surface of the third pad.
또한, 상기 제1 부분은 오목부이고, 상기 제 3 비아 파트의 상면은, 평탄면을 이루고, 상기 제 3 비아 파트의 하면은, 상기 제 1 비아 파트의 상부 영역에 형성된 오목부의 형상에 따른 볼록면을 이룬다.In addition, the first portion is a concave portion, the upper surface of the third via part forms a flat surface, and the lower surface of the third via part is convex according to the shape of the concave portion formed in the upper region of the first via part. Makes a side.
또한, 상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 상기 제3 관통 홀의 상기 제1 부분에 대응하는 방열 홈을 형성하는 것을 포함한다.In addition, it includes forming a heat dissipation groove corresponding to the first portion of the third through hole in the upper region of the first via part and the first pad.
또한, 상기 제 1 비아는, 상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상 또는 상부와 하부의 폭이 서로 동일한 기둥 형상 중 어느 하나의 형상을 가진다.In addition, the first via has either a pyramid shape in which a width gradually decreases from an upper portion to a lower portion or a column shape having the same upper and lower widths.
또한, 상기 제 3 비아 파트 및 제 4 비아 파트로 구성되는 제 2 비아는, T자 형상을 가진다.In addition, the second via including the third via part and the fourth via part has a T shape.
또한, 상기 제 1 패드의 상면 및 상기 제3 비아 파트의 상면은, 상기 상부 절연층의 상측 방향으로 노출되고, 상기 제3 패드의 하면 및 상기 제4 비아 파트의 하면은, 상기 하부 절연층의 하측 방향으로 노출된다.In addition, an upper surface of the first pad and an upper surface of the third via part are exposed upward of the upper insulating layer, and a lower surface of the third pad and a lower surface of the fourth via part are formed of the lower insulating layer. It is exposed in the downward direction.
또한, 상기 제 1 비아의 상면과 상기 제 2 비아의 상면은 동일 평면상에 위치하고, 상기 제 1 비아의 하면과 상기 제 2 비아의 하면도 동일 평면상에 위치한다.Also, a top surface of the first via and a top surface of the second via are located on the same plane, and a bottom surface of the first via and a bottom surface of the second via are also located on the same plane.
또한, 상기 상부 절연층 및 하부 절연층 중 적어도 하나는, 복수 개의 층으로 형성된다.In addition, at least one of the upper insulating layer and the lower insulating layer is formed of a plurality of layers.
본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 상면에 나타나는 오목부 및 상기 대면적 비아의 중앙부에 추가 비아를 형성함으로써, 상기 오목부의 발생으로 인한 방열 특성 저하를 해결할 수 있다.According to an embodiment of the present invention, by forming an additional via in the center of the large-area via and a concave portion appearing on the upper surface of the existing large-area via, it is possible to solve the deterioration of heat dissipation characteristics due to the occurrence of the concave portion.
또한, 본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 중앙부에 상기 대면적 비아를 형성하는 금속 물질보다 방열 특성이 더 우수한 금속물질을 이용하여 추가 비아를 형성함으로써, 인쇄회로기판의 방열 특성을 개선하여 신뢰성 및 제품 만족도를 향상시킬 수 있다.In addition, according to an embodiment of the present invention, by forming an additional via using a metal material having better heat dissipation properties than a metal material forming the large-area via at the center of the existing large-area via, heat dissipation of the printed circuit board By improving the characteristics, reliability and product satisfaction can be improved.
도 1 내지 3은 종래 기술에 따른 인쇄회로기판의 비아 구조를 설명하기 위한 단면도이다.
도 4는 종래 기술에 의해 형성되는 비아를 보여준다.
도 5는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.
도 6 내지 14는 도 5에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
도 15는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.
도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.
도 17 내지 19는 도 16에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
도 20은 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.
도 21은 본 발명의 제 5 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.1 to 3 are cross-sectional views illustrating a via structure of a printed circuit board according to the prior art.
4 shows a via formed by the prior art.
5 is a cross-sectional view showing the structure of a printed circuit board according to a first embodiment of the present invention.
6 to 14 are cross-sectional views illustrating a method of manufacturing the printed circuit board illustrated in FIG. 5 in order of processes.
15 is a cross-sectional view showing the structure of a printed circuit board according to a second embodiment of the present invention.
16 is a cross-sectional view showing the structure of a printed circuit board according to a third embodiment of the present invention.
17 to 19 are cross-sectional views illustrating a method of manufacturing the printed circuit board illustrated in FIG. 16 in order of processes.
20 is a cross-sectional view showing the structure of a printed circuit board according to a fourth embodiment of the present invention.
21 is a cross-sectional view showing the structure of a printed circuit board according to a fifth embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement the embodiments. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In the drawings, portions irrelevant to the description are omitted in order to clearly describe the present invention, and the thickness is enlarged to clearly express various layers and regions, and similar reference numerals are attached to similar portions throughout the specification. .
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where the other part is "directly above", but also the case where there is another part in the middle. Conversely, when one part is "directly above" another part, it means that there is no other part in the middle.
도 5는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.5 is a cross-sectional view showing the structure of a printed circuit board according to a first embodiment of the present invention.
도 5를 참조하면, 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150), 제 6 절연층(160), 상기 제 1 내지 6 절연층(110, 120, 130, 140, 150, 160)의 적어도 일 표면에 형성된 패드(111, 112, 121, 131, 141, 151, 161), 상기 제 1 내지 6 절연층(110, 120, 130, 140, 150, 160)에 각각 형성되며 상기 패드(111, 112, 121, 131, 141, 151, 161)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(113, 122, 132, 142, 152, 162), 및 상기 대면적 비아를 관통하며 형성된 내부 비아(190)를 포함한다.5, a first insulating
제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)은 절연 플레이트를 형성할 수 있으며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.The first insulating
제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)은 서로 동일한 물질로 형성될 수 있으며, 바람직하게는 수지만으로 형성되는 절연시트이다.The first insulating
상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적층에 의해 제조되는 인쇄회로기판(100)은 코어리스(coreless) 기판이다.Lamination of the first insulating
제 1 절연층(110)은 기준 절연층일 수 있다. 상기 기준 절연층은, 상기와 같은 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적층 구조에서 제일 먼저 형성되는 절연층을 의미한다.The first insulating
또한, 도면상에는 도시하지 않았지만, 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적어도 어느 일면에는 회로패턴이 형성될 수 있다.Further, although not shown in the drawings, the first insulating
상기 회로 패턴은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.The circuit pattern can be formed by a conventional method of manufacturing a printed circuit board, such as additive process, subtractive process, modified semi-additive process (MSAP) and semi-additive process (SAP). In the detailed description is omitted.
또한, 도면상에는 도시하지 않았지만, 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적어도 어느 일면에 형성된 회로패턴을 서로 연결하는 층간 도통 비아가 더 형성될 수 있다.Further, although not shown in the drawings, the first insulating
상기 회로 패턴 및 층간 도통 비아의 형성은 본 발명이 속하는 기술분야에서 이미 공지된 기술이며, 인쇄회로기판에서 상기 회로 패턴과 층간 도통 비아가 실질적으로 필수 구성 요소이기 때문에, 이에 대한 상세한 도시 및 설명은 생략한다.The formation of the circuit pattern and the interlayer conduction via is a technique already known in the art to which the present invention pertains, and since the circuit pattern and the interlayer conduction via are substantially essential components in a printed circuit board, a detailed illustration and description thereof are provided. Omit it.
상기 대면적 비아는, 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160) 내에 형성된 비아 파트 (113, 122, 132, 142, 152, 162)들을 포함한다.The large-area vias include the first insulating
즉, 제 1 절연층(110) 내에는 제 1 비아 파트(113)가 형성된다, 제 2 절연층(120) 내에는 제 2 비아 파트(122)가 형성된다. 제 3 절연층(130) 내에는 제 3 비아 파트(132)가 형성된다. 제 4 절연층(140) 내에는 제 4 비아 파트(142)가 형성된다. 제 5 절연층(150) 내에는 제 5 비아 파트(152)가 형성된다. 그리고, 제 6 절연층(160) 내에는 제 6 비아 파트(162)가 형성된다.That is, the first via
그리고, 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162)는 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 표면에 형성된 패드(111, 112, 121, 131, 141, 151, 161)에 의해 서로 연결되어 대면적 비아를 형성한다.In addition, the first to sixth via
이때, 실질적으로 상기 대면적 비아는 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162)뿐 아니라, 상기 패드(111, 112, 121, 131, 141, 151, 161)를 포함한다.In this case, substantially the large-area via includes not only the first to sixth via
다시 말해서, 상기 대면적 비아는 각 절연층을 관통하는 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162) 및 상기 각 절연층의 표면에 형성되어 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162)를 연결하는 패드(111, 112, 121, 131, 141, 151, 161)로 구성된다.In other words, the large-area vias are formed on the first to sixth via
한편, 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162)는 각각 서로 다른 폭을 가지며 형성된다.Meanwhile, the first to sixth via
예를 들어, 상기 대면적 비아를 구성하는 비아 파트 중 가장 위에 위치한 비아 파트의 폭이 가장 넓으며, 아래로 내려갈수록 폭이 점차 감소할 수 있다.For example, among the via parts constituting the large-area via, the width of the uppermost via part is the widest, and the width may gradually decrease as it goes down.
다시 말해서, 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162) 중 가장 위에 위치한 상기 제 6 비아 파트(122)의 폭이 가장 넓으며, 가장 아래 위치한 제 4 비아 파트(152)의 폭이 가장 좁다.In other words, among the first to sixth via
따라서, 상기 제 1 내지 6 비아 파트(113, 122, 132, 142, 152, 162)로 구성되는 대면적 비아는 상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상을 가지게 된다.Accordingly, the large-area vias including the first to sixth via
한편, 상기와 같은 대면적 비아의 면적은 일반 비아의 면적보다 크기 때문에, 가장 위에 형성된 비아 파트의 상면은 오목한 형상을 가지게 된다.Meanwhile, since the area of the large-area via as described above is larger than that of a general via, the upper surface of the via part formed on the top has a concave shape.
다시 말해서, 상기와 같은 대면적 비아의 상면은 가장자리 영역의 높이보다 중앙 영역의 높이가 낮은 오목 형상을 가진다.In other words, the upper surface of the large-area via has a concave shape in which the height of the center region is lower than that of the edge region.
한편, 상기 대면적 비아에는 내부 비아(190)가 형성된다.Meanwhile, an internal via 190 is formed in the large-area via.
상기 내부 비아(190)는 상기 대면적 비아의 상면에 형성된 제 1 내부 비아 파트(191)와 상기 대면적 비아의 중앙 영역을 관통하며 형성된 제 2 내부 비아 파트(192)를 포함한다.The internal via 190 includes a first internal via
상기 제 1 내부 비아 파트(191)는 상기 대면적 비아의 상부에 형성된다.The first internal via
이때, 상기 제 1 내부 비아 파트(191)의 상면은 상기 대면적 비아의 가장 자리 영역의 상면과 동일 평면상에 형성된다. 그리고, 상기 제 1 내부 비아 파트(191)의 하면은, 상기 대면적 비아의 상면에 상응하는 형상을 가지게 된다. In this case, the top surface of the first internal via
다시 말해서, 상기 제 1 내부 비아 파트(191)는 상기 대면적 비아의 오목한 부분을 채우며 형성되고, 이에 따라 상기 제 1 내부 비아 파트(191)의 하면은 상기 대면적 비아의 오목 형상에 대응하는 볼록 형상을 가질 수 있다.In other words, the first internal via
상기 제 2 내부 비아 파트(192)는 상기 대면적 비아의 중앙 영역을 관통하며 형성된다. 즉, 상기 제 2 내부 비아 파트(192)는, 상기 대면적 비아의 중앙 영역의 상면 및 상기 대면적 비아의 중앙 영역의 하면을 관통하는 관통 홀을 매립하며 형성된다.The second internal via
이때, 도면상에는 상기 제 2 내부 비아 파트(192)가 상면 및 하면이 서로 동일한 면적을 가지는 기둥 형상으로 형성된다고 도시하였지만, 이는 일 실시 예에 불과할 뿐, 상기 제 2 내부 비아 파트(192)가 상기 대면적 비아를 구성하는 각 비아 파트의 형상에 대응하는 사다리꼴 형상의 단면을 가질 수도 있을 것이다.At this time, in the drawing, it is shown that the second inner via
한편, 상기 대면적 비아의 상면 및 하면은 외부로 노출된다.Meanwhile, the upper and lower surfaces of the large-area via are exposed to the outside.
또한, 이와 마찬가지로, 상기 내부 비아(190)의 상면(명확하게는 제 1 내부 비아 파트(191)의 상면) 및 상기 내부 비아(190)의 하면(명확하게는, 제 2 내부 비아 파트(192)의 하면)도 외부로 노출된다.In addition, similarly, the upper surface of the inner via 190 (to be precise, the upper surface of the first inner via part 191) and the lower surface of the inner via 190 (to be clear, the second inner via part 192) The bottom of the screen) is also exposed to the outside.
그리고, 상기 내부 비아(190)는, 상기 대면적 비아와는 다른 금속 물질로 형성된다.In addition, the internal via 190 is formed of a metal material different from that of the large-area via.
바람직하게, 상기 대면적 비아는 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질에 의하여, 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 형성할 수 있다.Preferably, the large-area via is made of any one material selected from Cu, Ag, Sn, Au, Ni, and Pd, electroless plating, electroplating, screen printing, sputtering, and evaporation. (Ecaporation), ink jetting, and dispensing, or a combination thereof.
그리고, 상기 내부 비아(190)는 방열 특성이 높은 자성 입자로 형성된다. In addition, the internal via 190 is formed of magnetic particles having high heat dissipation characteristics.
상기 자성 입자는 중앙 영역 및 상기 중앙 영역을 감싸는 외곽 영역을 포함한다.The magnetic particles include a central region and an outer region surrounding the central region.
이때, 상기 외곽 영역은 상기 대면적 비아를 형성하는 금속물질과 동일한 금속으로 형성된다. 즉, 상기 자성 입자의 외곽 영역은 상기 대면적 비아를 형성하는 금속 물질과 동종 금속으로 형성되도록 하여, 상기 자성 입자의 큐어링(curing) 특성을 향상시킨다.In this case, the outer region is formed of the same metal as the metal material forming the large-area via. That is, the outer region of the magnetic particles is formed of a metal material of the same type as the metal material forming the large-area via, thereby improving the curing characteristics of the magnetic particles.
또한, 상기 자성 입자의 중앙 영역은 자기장에 반응을 하면서 방열 특성이 높은 금속 또는 페이스트로 형성된다.In addition, the central region of the magnetic particles is formed of a metal or paste having high heat dissipation characteristics while reacting to a magnetic field.
바람직하게, 상기 자성 입자의 중앙 영역은, Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된다.Preferably, the central region of the magnetic particles is formed of any one metal or paste selected from Au, Fe, Al, Co, Ni, and Mn.
상기와 같은 본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 상면에 나타나는 오목부 및 상기 대면적 비아의 중앙부에 추가 비아를 형성함으로써, 상기 오목부의 발생으로 인한 방열 특성 저하를 해결할 수 있다.According to the embodiment of the present invention as described above, by forming an additional via in the center of the large-area via and a concave portion appearing on the upper surface of the existing large-area via, it is possible to solve the deterioration of heat dissipation characteristics due to the occurrence of the concave portion. .
또한, 본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 중앙부에 상기 대면적 비아를 형성하는 금속 물질보다 방열 특성이 더 우수한 금속물질을 이용하여 추가 비아를 형성함으로써, 인쇄회로기판의 방열 특성을 개선하여 신뢰성 및 제품 만족도를 향상시킬 수 있다.In addition, according to an embodiment of the present invention, by forming an additional via using a metal material having better heat dissipation properties than a metal material forming the large-area via at the center of the existing large-area via, heat dissipation of the printed circuit board By improving the characteristics, reliability and product satisfaction can be improved.
이하, 첨부된 도면을 참조하여, 도 5에 도시된 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board shown in FIG. 5 will be described with reference to the accompanying drawings.
도 6 내지 14는 도 5에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.6 to 14 are cross-sectional views illustrating a method of manufacturing the printed circuit board illustrated in FIG. 5 in order of processes.
먼저, 도 6을 참조하면, (a)에 나타난 바와 같이 제 1 절연층(110)을 준비한다.First, referring to FIG. 6, as shown in (a), a first insulating
상기 제 1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.The first insulating
제 1 절연층(110)은 기준 절연층일 수 있다. 상기 기준 절연층은, 추후 순차적으로 적층되는 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적층 구조에서 제일 먼저 형성되는 절연층을 의미한다.The first insulating
이때, 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)은 서로 동일한 물질로 형성될 수 있으며, 바람직하게는 수지만으로 형성되는 절연시트이다. 이에 따라, 본 발명에 의해 제조되는 인쇄회로기판은 코어리스 기판이다.At this time, the first insulating
또한, 도면상에는 도시하지 않았지만, 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적어도 어느 일면에는 회로패턴이 형성될 수 있다.Further, although not shown in the drawings, the first insulating
상기 회로 패턴은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.The circuit pattern can be formed by a conventional method of manufacturing a printed circuit board, such as additive process, subtractive process, modified semi-additive process (MSAP) and semi-additive process (SAP). In the detailed description is omitted.
또한, 도면상에는 도시하지 않았지만, 상기 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(140), 제 5 절연층(150) 및 제6 절연층(160)의 적어도 어느 일면에 형성된 회로패턴을 서로 연결하는 층간 도통 비아가 더 형성될 수 있다.Further, although not shown in the drawings, the first insulating
상기 회로 패턴 및 층간 도통 비아의 형성은 본 발명이 속하는 기술분야에서 이미 공지된 기술이며, 인쇄회로기판에서 상기 회로 패턴과 층간 도통 비아가 실질적으로 필수 구성 요소이기 때문에, 이에 대한 상세한 도시 및 설명은 생략한다.The formation of the circuit pattern and the interlayer conduction via is a technique already known in the art to which the present invention pertains, and since the circuit pattern and the interlayer conduction via are substantially essential components in a printed circuit board, a detailed illustration and description thereof are provided. Omit it.
상기 제 1 절연층(110)이 준비되면, 상기 제 1 절연층(110)의 상면 및 하면을 관통하는 관통 홀을 형성하고, 상기 형성된 관통 홀 내부를 금속 물질로 매립하여 제 1 비아 파트(113)를 형성한다.When the first insulating
그리고, 상기 제 1 절연층(110)의 상면에 상기 제 1 비아 파트(113)의 상면과 연결되는 제 1 패드(111)를 형성하고, 상기 제 1 절연층(110)의 하면에 상기 제 1 비아 파트(113)의 하면과 연결되는 제 2 패드(112)를 형성한다.In addition, a
이때, 실질적으로 상기 제 1 비아 파트(113)는 상기 제 1 패드(111)와 제 2 패드(113)를 포함한다.In this case, the first via
다음으로, 도 6의 (b)에 도시된 바와 같이, 상기 제 1 절연층(110) 위에 제 2 절연층(120)을 적층한다.Next, as shown in FIG. 6B, a second insulating
상기 제 2 절연층(120)이 적층되면, 상기 제 2 절연층(120)에 관통 홀 형성 및 상기 형성된 관통 홀을 매립하는 제 2 비아 파트(122)를 형성한다.When the second insulating
또한, 상기 제 2 절연층(120) 위에 상기 제 2 비아 파트(122)와 연결되는 제 3 패드(121)를 형성한다.In addition, a
다음으로, 도 6의 (c)에 도시된 바와 같이, 상기 제 2 절연층(120) 위에 제 3 절연층(130)을 적층한다.Next, as shown in (c) of FIG. 6, a third
그리고, 상기 제 3 절연층(130)이 적층되면, 상기 제 3 절연층(130)에 관통 홀을 형성하고, 상기 형성된 관통 홀을 금속 물질로 매립하여 제 3 비아 파트(132)를 형성한다.In addition, when the third insulating
또한, 상기 제 3 절연층(130) 위에 상기 제 3 비아 파트(132)와 연결되는 제 4 패드(131)를 형성한다.In addition, a
다음으로, 도 5의 (a)를 참조하면, 상기 형성된 제 3 절연층(130) 위에 제 4 절연층(140)을 적층한다.Next, referring to FIG. 5A, a fourth insulating
그리고, 상기 제 4 절연층(140)이 적층되면, 상기 제 4 절연층(140)에 관통 홀을 형성하고, 상기 형성된 관통 홀을 금속 물질로 매립하여, 제 4 비아 파트(142)를 형성한다.In addition, when the fourth insulating
또한, 상기 제 4 절연층(140) 위에 상기 제 4 비아 파트(142)와 연결되는 제 5 패드(141)를 형성한다.In addition, a
다음으로, 도 5의 (b)를 참조하면, 상기와 같은 제 1 내지 4 절연층의 적층에 의해 제조된 기판에서, 제 1 절연층이 위로 올라오도록 거꾸로 뒤집는다. Next, referring to FIG. 5B, in the substrate manufactured by laminating the first to fourth insulating layers as described above, the first insulating layer is turned upside down so that the first insulating layer rises upward.
이후, 상기 위로 올라온 제 1 절연층(110) 위에 제 5 절연층(150)을 적층한다.Thereafter, a fifth insulating
그리고, 상기 제 5 절연층(150)이 적층되면, 상기 제 5 절연층(150)에 관통 홀을 형성하고, 상기 형성된 관통 홀을 금속 물질로 매립하여, 제 5 비아 파트(152)를 형성한다.Further, when the fifth insulating
그리고, 상기 제 5 절연층(150) 위에 상기 제 5 비아 파트(152)와 연결되는 제 6 패드(151)를 형성한다.In addition, a
이후, 도 8에 도시된 바와 같이, 상기 제 5 절연층(150) 위에 제 6 절연층(160)을 적층하고, 상기 적층된 제 6 절연층(160)에 관통 홀을 형성하며, 상기 형성된 관통 홀을 금속 물질로 매립하여 제 6 비아 파트(162)를 형성한다.Thereafter, as shown in FIG. 8, a sixth insulating
그리고, 상기 제 6 비아 파트(162)와 연결되는 제 7 패드(161)를 상기 제 6 절연층(160) 위에 형성한다.In addition, a
한편, 상기 설명에서는, 비아 파트가 형성된 이후에 패드가 형성된다고 하였지만, 실질적으로, 상기 비아 파트를 형성하기 위한 도금 시드층이 우선 형성되고, 상기 도금 시드층을 기준으로 전해 도금을 실시하여 상기 비아 파트를 형성한다.Meanwhile, in the above description, it is said that the pad is formed after the via part is formed, but in practice, a plating seed layer for forming the via part is first formed, and electroplating is performed based on the plating seed layer to form the via. Form the part.
이때, 절연층의 표면위로 올라온 비아 파트와, 상기 도금 시드층이 결합되어 상기 패드가 형성된다.At this time, the via part raised on the surface of the insulating layer and the plating seed layer are combined to form the pad.
또한, 상기에서는 제 1 절연층(110), 제 2 절연층(120), 제 3 절연층(130), 제 4 절연층(150) 및 제 5 절연층(150)이 순차적으로 적층된 후에, 각각의 절연층에 비아 파트 및 패드가 형성되다고 하였지만, 복수의 절연층이 동시에 적층되고, 상기 적층된 복수의 절연층에 상기 비아 파트 및 패드가 각각 형성될 수도 있다.In addition, in the above, after the first insulating
예를 들어, 제 1 절연층(110) 위에 제 2 절연층(120)을 적층하여, 그에 따른 패드 및 비아 파트 형성 공정을 진행한다.For example, a second insulating
그리고, 상기 제 2 절연층(120) 위에 제 3 절연층(130)을 적층하고, 상기 제 1 절연층(110) 아래에 제 5 절연층(150)을 적층한 후, 상기 제 3 절연층(130) 및 제 5 절연층(150)의 각각에 상기 패드 및 비아 파트를 형성한다.In addition, after stacking a third
이후, 상기 제 3 절연층(130) 위에 제 4 절연층(140)을 적층하고, 상기 적층된 제 5 절연층(150) 아래에 제 6 절연층(160)을 적층한 후, 상기 제 5 절연층(150) 및 제 6 절연층(160)의 각각에상기 패드 및 비아 파트를 형성한다.Thereafter, after stacking the fourth insulating
그리고, 상기와 같은 패드(111, 112, 121, 131, 141, 151, 161) 및 비아 파트(113, 122, 132, 142, 152, 162)가 연결되어 대면적 비아를 형성한다.Further, the
한편, 상기와 같이 형성된 대면적 비아의 상면은 중앙 영역이 가장자리 영역보다 높이가 낮은 오목부(163)를 포함한다.Meanwhile, the upper surface of the large-area via formed as described above includes a
상기 오목부(163)는 상기 대면적 비아의 체적이 큼에 따라, 한 번의 도금 공정으로 상기 대면적 비아의 내부를 모두 채울 수 없기 때문에 발생한다.The
한편, 상기와 같은 대면적 비아를 형성하는 패드(111, 112, 121, 131, 141, 151, 161) 및 비아 파트(113, 122, 132, 142, 152, 162)는 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질로 형성된다.Meanwhile, the
다음으로, 도 9를 참조하면, 상기와 같이 형성된 대면적 비아의 상면 및 하면을 관통하는 관통 홀(170)을 형성한다.Next, referring to FIG. 9, through
상기 관통 홀(170)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.The through
상기 관통 홀(170)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 대면적 비아를 개방할 수 있다.When the through
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다. On the other hand, the laser processing is a cutting method that takes a desired shape by concentrating optical energy on the surface to melt and evaporate a part of the material, and it is possible to easily process complex formations by a computer program. Even difficult composite materials can be processed.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.In addition, the laser processing has a cutting diameter of at least 0.005mm, and has a wide range of possible thicknesses.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.As the laser processing drill, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO2 laser, or an ultraviolet (UV) laser. YAG laser is a laser that can process both copper foil layers and insulating layers, and CO2 laser is a laser that can process only insulating layers.
한편, 도면에서는 상기 관통 홀(170)이 상면 및 하면의 면적이 동일한 형상을 가진다고 도시하였으나, 이는 일 실시 예에 불과할 뿐, 상면에서 하면으로 갈수록 폭이 점차 증가하는 사다리꼴 형상을 가질 수도 있을 것이다.Meanwhile, in the drawings, the through
다음으로, 도 10을 참조하면, 상기 제 6 절연층(160) 위에 마스크(175)를 형성한다.Next, referring to FIG. 10, a
이때, 상기 마스크(175)는 상기 대면적 비아의 상면을 일부 노출하는 개구부를 가질 수 있다.In this case, the
상기 마스크(175)로 드라이 필름이 사용될 수 있다.A dry film may be used as the
다음으로, 도 11을 참조하면, 상기 대면적 비아의 오목부(163) 및 상기 관통 홀(170) 내부에 자성입자(180)를 배치한다.Next, referring to FIG. 11,
즉, 상기 형성한 마스크(175) 위에 자성 입자(180)를 배치시키고, 상기 제 4 절연층(140) 아래에 자기장을 형성하여, 상기 형성된 자기장에 의해 상기 관통 홀(180) 및 오목부(163)의 내부가 상기 배치된 자성 입자(180)로 채워지도록 한다.That is,
도 12를 참조하면 상기 자성 입자(180)는 중앙 영역(181) 및 상기 중앙 영역(181)을 감싸는 외곽 영역(182)을 포함한다.Referring to FIG. 12, the
이때, 상기 외곽 영역(182)은 상기 대면적 비아를 형성하는 금속물질과 동일한 금속으로 형성된다. 즉, 상기 자성 입자(180)의 외곽 영역(182)은 상기 대면적 비아를 형성하는 금속 물질과 동종 금속으로 형성되도록 하여, 상기 자성 입자(180)의 큐어링(curing) 특성을 향상시킨다.In this case, the
또한, 상기 자성 입자(180)의 중앙 영역(181)은 자기장에 반응을 하면서 방열 특성이 높은 금속 또는 페이스트로 형성된다.In addition, the
바람직하게, 상기 자성 입자(180)의 중앙 영역(181)은, Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된다.Preferably, the
다음으로, 도 13을 참조하면, 상기 오목부(163) 및 관통 홀(170) 내부에 채워진 자성 입자(180)에 대하여, 큐어링 공정을 진행하여, 상기 오목부(163) 및 상기 관통 홀(170)을 매립하는 내부 비아(190)를 형성한다.Next, referring to FIG. 13, a curing process is performed on the
이때, 상기 내부 비아(190)의 상면은 볼록한 형상을 가질 수 있다.In this case, the upper surface of the inner via 190 may have a convex shape.
이후, 상기 내부 비아(190)의 상면이 상기 대면적 비아의 가장 자리 영역의 상면과 동일 평면상에 놓이도록 평탄화 공정을 진행한다.Thereafter, a planarization process is performed so that the top surface of the inner via 190 is on the same plane as the top surface of the edge region of the large-area via.
상기와 같은 평탄화 공정을 진행하게 되면, 상기 오목부(163) 및 관통 홀(170) 내부를 매립하는 내부 비아(190)가 형성된다.When the above-described planarization process is performed, an internal via 190 filling the inside of the
본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 상면에 나타나는 오목부 및 상기 대면적 비아의 중앙부에 추가 비아를 형성함으로써, 상기 오목부의 발생으로 인한 방열 특성 저하를 해결할 수 있다.According to an embodiment of the present invention, by forming an additional via in the center of the large-area via and a concave portion appearing on the upper surface of the existing large-area via, it is possible to solve the deterioration of heat dissipation characteristics due to the occurrence of the concave portion.
또한, 본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 중앙부에 상기 대면적 비아를 형성하는 금속 물질보다 방열 특성이 더 우수한 금속물질을 이용하여 추가 비아를 형성함으로써, 인쇄회로기판의 방열 특성을 개선하여 신뢰성 및 제품 만족도를 향상시킬 수 있다.In addition, according to an embodiment of the present invention, by forming an additional via using a metal material having better heat dissipation properties than a metal material forming the large-area via at the center of the existing large-area via, heat dissipation of the printed circuit board By improving the characteristics, reliability and product satisfaction can be improved.
도 15는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.15 is a cross-sectional view showing the structure of a printed circuit board according to a second embodiment of the present invention.
도 15를 참조하면, 제 1 절연층(210), 제 2 절연층(220), 제 3 절연층(230), 제 4 절연층(240), 제 5 절연층(250), 제 6 절연층(260), 상기 제 1 내지 6 절연층(210, 220, 230, 240, 250, 260)의 적어도 일 표면에 형성된 패드(211, 212, 221, 231, 241, 251, 261), 상기 제 1 내지 6 절연층(210, 220, 230, 240, 250, 260)에 각각 형성되며 상기 패드(211, 212, 221, 231, 241, 251, 261)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(213, 222, 232, 242, 252, 262), 및 상기 대면적 비아를 관통하며 형성된 내부 비아(290)를 포함한다.Referring to FIG. 15, a first insulating
상기 제 2 실시 예에 따른 인쇄회로기판에서, 상기 대면적 비아와, 내부 비아(290)를 제외한 나머지 부분의 구조는 상기 제 1 실시 예에 따른 인쇄회로기판과 동일하다.In the printed circuit board according to the second embodiment, the structure of the remaining portions except for the large-area via and the internal via 290 is the same as that of the printed circuit board according to the first embodiment.
이에 따라, 이하에서는 상기 제 2 실시 예에 따른 인쇄회로기판 중 상기 제 1 실시 예에 따른 인쇄회로기판과 다른 부분에 대해서만 설명하기로 한다.Accordingly, hereinafter, only a portion of the printed circuit board according to the second embodiment different from the printed circuit board according to the first embodiment will be described.
본 발명의 제2 실시 예에 따른 인쇄회로기판의 대면적 비아는 복수의 패드(211, 212, 221, 231, 241, 251, 261) 및 복수의 비아 파트(213, 222, 232, 242, 252, 262)로 구성된다.The large-area vias of the printed circuit board according to the second embodiment of the present invention include a plurality of
그리고, 상기 대면적 비아는 상기 제 1 실시 예에 따른 인쇄회로기판의 대면적비아와 동일하게 상부에서 하부로 갈수록 폭이 점차 증가하는 피라미드 형상을 갖는다.In addition, the large-area via has a pyramid shape whose width gradually increases from top to bottom, similar to the large-area via of the printed circuit board according to the first embodiment.
이때, 상기 대면적 비아의 상면은 가장자리 영역과 중앙 영역의 높이가 서로 동일한 평탄 형상을 갖는다.In this case, the upper surface of the large-area via has a flat shape in which the heights of the edge area and the center area are the same.
즉, 일반적인 대면적 비아는 비교적 큰 부피에 의해 한 번의 도금으로 내부 관통 홀을 모두 채우지 못함에 의한 오목부를 포함하게 된다.That is, a general large-area via includes a concave portion due to a relatively large volume and not being able to fill all the inner through-holes with a single plating.
그러나, 본 발명의 제 2 실시 예에서는, 상기 대면적 비아의 상부에 형성되는 오목부에 대해 2차 도금 공정을 진행하여 상기 대면적 비아의 상면이 평탄한 형상을 갖도록 한다.However, in the second embodiment of the present invention, a second plating process is performed on the concave portion formed on the large-area via so that the top surface of the large-area via has a flat shape.
그리고, 상기 대면적 비아의 중앙 영역을 관통하도록 내부 비아(290)가 형성된다.In addition, an inner via 290 is formed to penetrate the central region of the large-area via.
이때, 상기 내부 비아(290)는 상기 제 1 실시 예에 따른 인쇄회로기판의 제 2 내부 비아 파트만을 포함하게 된다.In this case, the internal via 290 includes only the second internal via part of the printed circuit board according to the first embodiment.
즉, 상기 대면적 비아의 오목부가 존재하지 않기 때문에, 상기 내부 비아(290)는 상기 제 1 실시 예에 따른 인쇄회로기판에 개시된 제 2 내부 비아 파트만을 포함한다.That is, since the concave portion of the large-area via does not exist, the internal via 290 includes only the second internal via part disclosed in the printed circuit board according to the first embodiment.
도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.16 is a cross-sectional view showing the structure of a printed circuit board according to a third embodiment of the present invention.
도 16을 참조하면, 제 1 절연층(310), 제 2 절연층(320), 제 3 절연층(330), 제 4 절연층(340), 제 5 절연층(350), 제 6 절연층(360), 상기 제 1 내지 6 절연층(310, 320, 330, 340, 350, 360)의 적어도 일 표면에 형성된 패드(311, 312, 321, 331, 341, 351, 361), 상기 제 1 내지 6 절연층(310, 320, 330, 340, 350, 360)에 각각 형성되며 상기 패드(311, 312, 321, 331, 341, 351, 361)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(313, 322, 332, 342, 352, 362), 및 상기 대면적 비아를 관통하며 형성된 내부 비아(390)를 포함한다.Referring to FIG. 16, a first insulating
상기 제 3 실시 예에 따른 인쇄회로기판에서, 상기 내부 비아(390)를 제외한 나머지 부분의 구조는 상기 제 2 실시 예에 따른 인쇄회로기판과 동일하다.In the printed circuit board according to the third embodiment, the structure of the remaining portions except for the internal via 390 is the same as that of the printed circuit board according to the second embodiment.
이에 따라, 이하에서는 상기 제 3 실시 예에 따른 인쇄회로기판 중 상기 제 2 실시 예에 따른 인쇄회로기판과 다른 부분에 대해서만 설명하기로 한다.Accordingly, hereinafter, only a portion of the printed circuit board according to the third embodiment different from the printed circuit board according to the second embodiment will be described.
본 발명의 제3 실시 예에 따른 인쇄회로기판의 대면적 비아는 복수의 패드(311, 312, 321, 331, 341, 351, 361) 및 복수의 비아 파트(313, 322, 332, 342, 352, 362)로 구성된다.The large-area vias of the printed circuit board according to the third embodiment of the present invention include a plurality of
그리고, 상기 대면적 비아는 상기 제 2 실시 예에 따른 인쇄회로기판의 대면적비아와 동일하게 상부에서 하부로 갈수록 폭이 점차 증가하는 피라미드 형상을 갖는다.In addition, the large-area via has a pyramid shape whose width gradually increases from top to bottom, similar to the large-area via of the printed circuit board according to the second embodiment.
이때, 상기 대면적 비아의 상면은 가장자리 영역과 중앙 영역의 높이가 서로 동일한 평탄 형상을 갖는다.In this case, the upper surface of the large-area via has a flat shape in which the heights of the edge area and the center area are the same.
즉, 일반적인 대면적 비아는 비교적 큰 부피에 의해 한 번의 도금으로 내부 관통 홀을 모두 채우지 못함에 의한 오목부를 포함하게 된다.That is, a general large-area via includes a concave portion due to a relatively large volume and not being able to fill all the inner through-holes with a single plating.
그러나, 본 발명의 제 3 실시 예에서는, 상기 대면적 비아의 상부에 형성되는 오목부에 대해 2차 도금 공정을 진행하여 상기 대면적 비아의 상면이 평탄한 형상을 갖도록 한다.However, in the third embodiment of the present invention, a secondary plating process is performed on the concave portion formed on the upper portion of the large-area via so that the top surface of the large-area via has a flat shape.
그리고, 상기 대면적 비아의 중앙 영역을 관통하도록 내부 비아(390)가 형성된다.In addition, an inner via 390 is formed to penetrate the central region of the large-area via.
이때, 상기 내부 비아(390)는 상기 제 2 실시 예에 따른 인쇄회로기판의 내부 비아(290)와는 다르게, 제 1 내부 비아 파트(391) 및 제 2 내부 비아 파트(392)를 포함한다.In this case, the internal via 390 includes a first internal via
상기 제 2 내부 비아 파트(392)는 상기 제 2 실시 예에 따른 인쇄회로기판의 내부 비아(290)와 동일하게, 상기 대면적 비아의 중앙 영역을 관통하며 형성된다.The second internal via
이때, 상기 제 2 내부 비아 파트(392)는 상기 대면적 비아의 상면과 수직한 방향으로 형성된 관통 홀을 매립하며 형성된다.In this case, the second internal via
그리고, 제 1 내부 비아 파트(391)는 상기 대면적 비아의 상부에 형성된 방열 홈(추후 설명)을 매립하며 형성된다.In addition, the first internal via
즉, 상기 제 1 내부 비아 파트(391)는 상기 대면적 비아의 상면과 수평한 방향으로 형성되고, 상기 제 2 내부 비아 파트(391)는 상기 제 1 내부 비아 파트(391)로부터 수직 방향으로 연장되어 형성된다.That is, the first internal via
따라서, 상기 제 1 내부 비아 파트(391) 및 제 2 내부 비아 파트(392)로 구성되는 내부 비아(390)는 T자 형상을 갖는다.Accordingly, the inner via 390 including the first inner via
이하, 첨부된 도면을 참조하여 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board according to a third embodiment of the present invention will be described with reference to the accompanying drawings.
도 17 내지 19는 도 16에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.17 to 19 are cross-sectional views illustrating a method of manufacturing the printed circuit board illustrated in FIG. 16 in order of processes.
먼저, 도 17을 참조하면, 도 6 내지 8에 도시된 바와 같이, 제 1 절연층(310), 제 2 절연층(320), 제 3 절연층(330), 제 4 절연층(340), 제 5 절연층(350) 및 제 6 절연층(360)을 적층하면서, 상기 적층되는 상기 제 1 내지 6 절연층(310, 320, 330, 340, 350, 360)의 적어도 일 표면에 패드(311, 312, 321, 331, 341, 351, 361)를 형성하고, 또한 상기 제 1 내지 6 절연층(310, 320, 330, 340, 350, 360)에 상기 패드(311, 312, 321, 331, 341, 351, 361)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(313, 322, 332, 342, 352, 362)를 각각 형성한다.First, referring to FIG. 17, as shown in FIGS. 6 to 8, a first insulating
즉, 도 9에 도시된 바와 같은 인쇄회로기판을 제조한다.That is, a printed circuit board as shown in FIG. 9 is manufactured.
도 9에 도시된 바와 같은 인쇄회로기판이 제조되면, 추가 2차 도금 공정을 실시하여, 상기 대면적 비아의 상부에 형성된 오목부를 매립하여, 상기 대면적 비아의 상면이 평탄한 형상을 갖도록 한다.When the printed circuit board as shown in FIG. 9 is manufactured, an additional secondary plating process is performed to fill in the concave portion formed in the upper portion of the large-area via, so that the top surface of the large-area via has a flat shape.
상기 평탄한 상면을 갖는 대면적 비아가 형성되면, 상기 대면적 비아의 상면 및 하면을 관통하는 관통 홀(370)을 형성한다.When the large-area via having a flat top surface is formed, through
상기 관통 홀(370)은 상기 대면적 비아의 중앙부에 상기 대면적 비아의 상면과 수직한 방향으로 형성된다.The through
다음으로, 도 18을 참조하면, 상기 관통 홀(370)이 형성된 대면적 비아의 상부에 방열 홈(375)을 형성한다.Next, referring to FIG. 18, a
상기 방열 홈(375)은 상기 대면적 비아의 상면과 평행한 방향으로 형성된다.The
또한, 상기 대면적 비아는 상기 대면적 비아를 구성하는 다수의 비아 파트 중 제 6 비아 파트(362) 및 상기 다수의 패드 중 제 7 패드(361)에만 형성된다.Also, the large-area via is formed only on a sixth via
이때, 상기 방열 홈(375)은 상기 관통 홀(370)의 일단에서 상기 관통 홀(370)의 형성 방향과 수직한 방향으로 연장된다.In this case, the
따라서, 상기 방열 홈(375)과 관통 홀(370)이 이루는 형상은 T자 형상을 가지게 된다.Accordingly, the
다음으로, 도 19를 참조하면, 도 11에 도시된 바와 같이, 상기 방열 홈(375)과 관통 홀(370) 내부를 자성 입자로 채워, 상기 방열 홈(375)과 관통 홀(370)을 매립하는 내부 비아(390)를 형성한다.Next, referring to FIG. 19, as shown in FIG. 11, the
이때, 상기 내부 비아(390)는 상기 방열 홈(375) 내를 매립하는 제 1 내부 비아 파트(391)와, 상기 관통 홀(370) 내부를 매립하는 제 2 내부 비아 파트(392)를 포함하며, 상기 제 1 내부 비아 파트(391)와 제 2 내부 비아 파트(392)로 구성되는 비아 파트(390)는 상기 방열 홈(375)과 관통 홀(370)이 이루는 형상과 동일하게 T자 형상을 가지게 된다.In this case, the internal via 390 includes a first internal via
도 20은 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.20 is a cross-sectional view showing the structure of a printed circuit board according to a fourth embodiment of the present invention.
도 20을 참조하면, 제 1 절연층(410), 제 2 절연층(420), 제 3 절연층(430), 제 4 절연층(440), 제 5 절연층(450), 제 6 절연층(460), 상기 제 1 내지 6 절연층(410, 420, 430, 440, 450, 460)의 적어도 일 표면에 형성된 패드(411, 412, 421, 431, 441, 451, 461), 상기 제 1 내지 6 절연층(410, 420, 430, 440, 450, 460)에 각각 형성되며 상기 패드(411, 412, 421, 431, 441, 451, 461)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(413, 422, 432, 442, 452, 462), 및 상기 대면적 비아를 관통하며 형성된 내부 비아(490)를 포함한다.Referring to FIG. 20, a first insulating
상기 제 4 실시 예에 따른 인쇄회로기판에서, 상기 대면적 비아의 형상을 제외한 나머지 부분의 구조는 상기 제 2 실시 예에 따른 인쇄회로기판과 동일하다.In the printed circuit board according to the fourth embodiment, the structure of the remaining portions except for the shape of the large-area via is the same as that of the printed circuit board according to the second embodiment.
이에 따라, 이하에서는 상기 제 4 실시 예에 따른 인쇄회로기판 중 상기 제 2 실시 예에 따른 인쇄회로기판과 다른 부분에 대해서만 설명하기로 한다.Accordingly, hereinafter, only a portion of the printed circuit board according to the fourth embodiment that is different from the printed circuit board according to the second embodiment will be described.
본 발명의 제2 실시 예에 따른 인쇄회로기판의 대면적 비아는 복수의 패드(411, 412, 421, 431, 441, 451, 461) 및 복수의 비아 파트(413, 422, 432, 442, 452, 462)로 구성된다.The large-area vias of the printed circuit board according to the second embodiment of the present invention include a plurality of
그리고, 상기 대면적 비아는 상면과 하면의 폭이 서로 동일한 기둥 형상을 가지게 된다.In addition, the large-area via has a column shape having the same widths of the upper and lower surfaces.
즉, 상기 제 1, 2 및 3 실시 예에 따른 인쇄회로기판의 대면적 비아는 상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상을 가졌지만, 제 4 실시 예에 따른 상기 복수의 절연층 내부에 각각 형성된 복수의 비아 파트(413, 422, 432, 442, 452, 462)의 폭이 모두 동일하다.That is, the large-area vias of the printed circuit board according to the first, second, and third embodiments have a pyramid shape whose width gradually decreases from top to bottom, but inside the plurality of insulating layers according to the fourth embodiment. The widths of the plurality of via
한편, 도 20에서는 상기 대면적 비아의 상면이 평탄한 형상을 갖는다고 하였지만, 이와 다르게 본 발명의 제 1 실시 예에 따른 인쇄회로기판과 같이, 상기 대면적 비아의 상부에는 오목부가 형성될 수 있다.Meanwhile, in FIG. 20, it is said that the top surface of the large-area via has a flat shape, but unlike the printed circuit board according to the first embodiment of the present invention, a concave portion may be formed on the top of the large-area via.
내부 비아(490)는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 내부 비아(290)와 동일하게 상기 대면적 비아의 상면과 하면을 관통하는 관통 홀을 매립한다.The internal via 490 fills a through hole penetrating the upper and lower surfaces of the large-area via, similar to the internal via 290 of the printed circuit board according to the second embodiment of the present invention.
한편, 상기 내부 비아(490)는 상기 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 내부 비아(190)와 동일하게 상기 관통 홀뿐 아니라, 상기 대면적 비아의 상부에 형성된 오목부도 채우며 형성될 수 있다.Meanwhile, the internal via 490 may be formed by filling not only the through hole, but also the concave portion formed on the large-area via, similar to the internal via 190 of the printed circuit board according to the first embodiment of the present invention. have.
도 21은 본 발명의 제 5 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.21 is a cross-sectional view showing the structure of a printed circuit board according to a fifth embodiment of the present invention.
도 21을 참조하면, 제 1 절연층(510), 제 2 절연층(520), 제 3 절연층(530), 제 4 절연층(540), 제 5 절연층(550), 제 6 절연층(560), 상기 제 1 내지 6 절연층(510, 520, 530, 540, 550, 560)의 적어도 일 표면에 형성된 패드(511, 512, 521, 531, 541, 551, 561), 상기 제 1 내지 6 절연층(510, 520, 530, 540, 550, 560)에 각각 형성되며 상기 패드(511, 512, 521, 531, 541, 551, 561)를 통해 서로 연결되어 대면적 비아를 형성하는 비아 파트(513, 522, 532, 542, 552, 562), 및 상기 대면적 비아를 관통하며 형성된 내부 비아(590)를 포함한다.Referring to FIG. 21, a first insulating
상기 제 5 실시 예에 따른 인쇄회로기판에서, 상기 대면적 비아의 형상을 제외한 나머지 부분의 구조는 상기 제 3 실시 예에 따른 인쇄회로기판과 동일하다.In the printed circuit board according to the fifth embodiment, the structure of the remaining portions except for the shape of the large-area via is the same as that of the printed circuit board according to the third embodiment.
이에 따라, 이하에서는 상기 제 5 실시 예에 따른 인쇄회로기판 중 상기 제 3 실시 예에 따른 인쇄회로기판과 다른 부분에 대해서만 설명하기로 한다.Accordingly, hereinafter, only a portion of the printed circuit board according to the fifth embodiment different from the printed circuit board according to the third embodiment will be described.
본 발명의 제5 실시 예에 따른 인쇄회로기판의 대면적 비아는 복수의 패드패드(511, 512, 521, 531, 541, 551, 561) 및 복수의 비아 파트(513, 522, 532, 542, 552, 562)로 구성된다.The large-area vias of the printed circuit board according to the fifth embodiment of the present invention include a plurality of
그리고, 상기 대면적 비아는 상기 제 4 실시 예에 따른 인쇄회로기판의 대면적비아와 동일하게 상면과 하면의 폭이 동일한 기둥 형상을 갖는다.In addition, the large-area via has a column shape having the same upper and lower widths as the large-area via of the printed circuit board according to the fourth embodiment.
이때, 상기 대면적 비아의 상면은 가장자리 영역과 중앙 영역의 높이가 서로 동일한 평탄 형상을 갖는다.In this case, the upper surface of the large-area via has a flat shape in which the heights of the edge area and the center area are the same.
그리고, 상기 대면적 비아의 중앙 영역을 관통하도록 내부 비아(590)가 형성된다.In addition, an inner via 590 is formed to penetrate the central region of the large-area via.
이때, 상기 내부 비아(590)는 상기 제 3 실시 예에 따른 인쇄회로기판의 내부 비아(390)와 동일하게, 제 1 내부 비아 파트(591) 및 제 2 내부 비아 파트(592)를 포함한다.In this case, the internal via 590 includes a first internal via
상기 제 2 내부 비아 파트(592)는 상기 대면적 비아의 중앙 영역을 관통하며 형성된다. 이때, 상기 제 2 내부 비아 파트(592)는 상기 대면적 비아의 상면과 수직한 방향으로 형성된 관통 홀을 매립하며 형성된다.The second internal via
그리고, 제 1 내부 비아 파트(591)는 상기 대면적 비아의 상부에 형성된 방열 홈을 매립하며 형성된다.In addition, the first internal via
즉, 상기 제 1 내부 비아 파트(591)는 상기 대면적 비아의 상면과 수평한 방향으로 형성되고, 상기 제 2 내부 비아 파트(591)는 상기 제 1 내부 비아 파트(591)로부터 수직 방향으로 연장되어 형성된다.That is, the first internal via
따라서, 상기 제 1 내부 비아 파트(591) 및 제 2 내부 비아 파트(592)로 구성되는 내부 비아(590)는 T자 형상을 갖는다.Accordingly, the internal via 590 including the first internal via
본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 상면에 나타나는 오목부 및 상기 대면적 비아의 중앙부에 추가 비아를 형성함으로써, 상기 오목부의 발생으로 인한 방열 특성 저하를 해결할 수 있다.According to an embodiment of the present invention, by forming an additional via in the center of the large-area via and a concave portion appearing on the upper surface of the existing large-area via, it is possible to solve the deterioration of heat dissipation characteristics due to the occurrence of the concave portion.
또한, 본 발명에 따른 실시 예에 의하면, 기존의 대면적 비아의 중앙부에 상기 대면적 비아를 형성하는 금속 물질보다 방열 특성이 더 우수한 금속물질을 이용하여 추가 비아를 형성함으로써, 인쇄회로기판의 방열 특성을 개선하여 신뢰성 및 제품 만족도를 향상시킬 수 있다.In addition, according to an embodiment of the present invention, by forming an additional via using a metal material having better heat dissipation properties than a metal material forming the large-area via at the center of the existing large-area via, heat dissipation of the printed circuit board By improving the characteristics, reliability and product satisfaction can be improved.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
절연층: 110, 120, 130, 140, 150, 160, 210, 220, 230, 240, 250, 260, 310, 320, 330, 340, 350, 360, 410, 420, 430, 440, 450, 460, 510, 520, 530, 540, 550, 560
패드: 111, 112, 121, 131, 141, 151, 161, 211, 212, 221, 231, 241, 251, 261, 311, 312, 321, 331, 341, 351, 361, 411, 412, 421, 431, 441, 451, 461,511, 512, 521, 531, 541, 551, 561,
비아 파트: 113, 122, 132, 142, 152, 162, 213, 222, 232, 242, 252, 262, 313, 322, 332, 342, 352, 362, 413, 422, 432, 442, 452, 462, 513, 522, 532, 542, 552, 562,
내부 비아: 190, 290, 390, 490, 590 Insulation layer: 110, 120, 130, 140, 150, 160, 210, 220, 230, 240, 250, 260, 310, 320, 330, 340, 350, 360, 410, 420, 430, 440, 450, 460 , 510, 520, 530, 540, 550, 560
Pad: 111, 112, 121, 131, 141, 151, 161, 211, 212, 221, 231, 241, 251, 261, 311, 312, 321, 331, 341, 351, 361, 411, 412, 421, 431, 441, 451, 461,511, 512, 521, 531, 541, 551, 561,
Via parts: 113, 122, 132, 142, 152, 162, 213, 222, 232, 242, 252, 262, 313, 322, 332, 342, 352, 362, 413, 422, 432, 442, 452, 462 , 513, 522, 532, 542, 552, 562,
Inner vias: 190, 290, 390, 490, 590
Claims (23)
상기 상부 절연층 아래에 형성되며, 내부에 상면 및 하면을 관통하는 제 2 관통 홀이 형성된 하부 절연층;
상기 상부 절연층의 상면 위에 배치된 제1 패드;
상기 상부 절연층의 하면 및 상기 하부 절연층의 상면 사이에 배치된 제2 패드;
상기 하부 절연층의 하면 아래에 배치된 제3 패드;
상기 상부 절연층의 제 1 관통 홀을 매립하는 제 1 비아 파트와, 상기 하부 절연층의 제 2 관통 홀을 매립하는 제 2 비아 파트를 포함하는 제1 비아;
상기 제1 패드, 상기 제1 비아 파트, 상기 제2 패드, 상기 제2 비아 파트 및 상기 제3 패드를 관통하는 제3 관통 홀을 매립하는 제2 비아를 포함하고,
상기 제3 관통 홀은,
상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 제1 부분과,
상기 제1 부분으로부터 연장되고, 상기 제1 비아 파트의 하부 영역, 상기 제2 패드, 상기 제3 패드 및 상기 제2 비아 파트를 관통하는 제2 부분을 포함하고,
상기 제2 비아는,
상기 제1 부분을 채우는 제3 비아 파트와,
상기 제2 부분을 채우는 제4 비아 파트를 포함하는
인쇄회로기판.An upper insulating layer in which a first through hole penetrating the upper and lower surfaces is formed;
A lower insulating layer formed under the upper insulating layer and having a second through hole penetrating the upper and lower surfaces thereof;
A first pad disposed on an upper surface of the upper insulating layer;
A second pad disposed between a lower surface of the upper insulating layer and an upper surface of the lower insulating layer;
A third pad disposed under the lower surface of the lower insulating layer;
A first via including a first via part filling the first through hole of the upper insulating layer and a second via part filling the second through hole of the lower insulating layer;
A second via filling a third through hole penetrating the first pad, the first via part, the second pad, the second via part, and the third pad,
The third through hole,
A first portion formed in the upper region of the first via part and the first pad,
A second portion extending from the first portion and passing through a lower region of the first via part, the second pad, the third pad, and the second via part,
The second via,
A third via part filling the first part,
Including a fourth via part filling the second part
Printed circuit board.
상기 제 1 비아는,
Cu, Ag, Sn, Au, Ni 및 Pd 중에서 선택되는 어느 하나의 금속 물질로 형성되는
인쇄회로기판.The method of claim 1,
The first via,
Formed of any one metal material selected from Cu, Ag, Sn, Au, Ni and Pd
Printed circuit board.
상기 제 2 비아는, 자성입자를 포함하고,
상기 자성 입자는,
Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된 중앙 영역과,
상기 중앙 영역을 둘러싸며, 상기 제 1 비아를 형성하는 금속 물질과 동종의 금속 물질로 형성된 외곽 영역을 포함하는
인쇄회로기판.The method of claim 1,
The second via contains magnetic particles,
The magnetic particles,
A central region formed of any one metal or paste selected from Au, Fe, Al, Co, Ni and Mn,
Enclosing the central region and including an outer region formed of a metal material of the same type as a metal material forming the first via
Printed circuit board.
상기 제3 비아 파트의 상면은,
상기 제1 패드의 상면과 동일 평면 상에 위치하고,
상기 제4 비아 파트의 하면은,
상기 제3 패드의 하면과 동일 평면 상에 위치하는
인쇄회로기판.The method of claim 1,
The top surface of the third via part,
Located on the same plane as the upper surface of the first pad,
The lower surface of the fourth via part,
Located on the same plane as the lower surface of the third pad
Printed circuit board.
상기 제1 부분은 오목부이고,
상기 제 3 비아 파트의 상면은, 평탄면을 이루고,
상기 제 3 비아 파트의 하면은, 상기 제 1 비아 파트의 상부 영역에 형성된 상기 오목부의 형상에 따른 볼록면을 이루는
인쇄회로기판.The method of claim 4,
The first part is a recess,
The top surface of the third via part forms a flat surface,
The lower surface of the third via part forms a convex surface according to the shape of the concave portion formed in the upper region of the first via part.
Printed circuit board.
상기 제1 부분은, 상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 방열 홈이고,
상기 제2 부분의 폭은 상기 제1 부분의 폭보다 작은
인쇄회로기판.The method of claim 1,
The first portion is a heat dissipation groove formed in the upper region of the first via part and the first pad,
The width of the second part is less than the width of the first part
Printed circuit board.
상기 제 1 비아는,
상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상 또는 상부와 하부의 폭이 서로 동일한 기둥 형상 중 어느 하나의 형상을 가지는
인쇄회로기판.The method of claim 1,
The first via,
It has either a pyramid shape whose width gradually decreases from top to bottom, or a column shape with the same width between the top and bottom.
Printed circuit board.
상기 제 3 비아 파트 및 제 4 비아 파트로 구성되는 제 2 비아는,
T자 형상을 가지는
인쇄회로기판.The method according to any one of claims 4 and 6,
The second via including the third via part and the fourth via part,
T-shaped
Printed circuit board.
상기 제 1 패드 상면 및 상기 제 2 비아의 제3 비아 파트의 상면은,
상기 상부 절연층의 상측 방향으로 노출되고,
상기 제 3 패드의 하면 및 상기 제 4 비아 파트의 하면은,
상기 하부 절연층의 하측 방향으로 노출되는
인쇄회로기판.The method of claim 1,
An upper surface of the first pad and an upper surface of the third via part of the second via,
Exposed in the upward direction of the upper insulating layer,
A lower surface of the third pad and a lower surface of the fourth via part,
Exposed in the downward direction of the lower insulating layer
Printed circuit board.
상기 제 1 비아의 상면과 상기 제 2 비아의 상면은 동일 평면상에 위치하고,
상기 제 1 비아의 하면과 상기 제 2 비아의 하면도 동일 평면상에 위치하는
인쇄회로기판.The method of claim 1,
The top surface of the first via and the top surface of the second via are located on the same plane,
The lower surface of the first via and the lower surface of the second via are also located on the same plane.
Printed circuit board.
상기 상부 절연층 및 하부 절연층 중 적어도 하나는,
복수 개의 층으로 형성되는
인쇄회로기판.The method of claim 1,
At least one of the upper insulating layer and the lower insulating layer,
Formed by multiple layers
Printed circuit board.
상기 형성된 제 1 관통 홀을 금속 물질로 매립하여 제 1 비아 파트를 형성하고,
상기 상부 절연층의 상면에 제1 패드를 형성하고, 상기 상부 절연층의 하면에 제2 패드를 형성하고,
상기 상부 절연층 아래에 하부 절연층을 적층하고,
상기 하부 절연층의 상면 및 하면을 관통하는 제 2 관통 홀을 형성하고,
상기 형성된 제 2 관통 홀을 금속 물질로 매립하여 상기 제2 패드를 통해 상기 제 1 비아 파트와 연결되는 제 2 비아 파트를 형성하고,
상기 하부 절연층의 하면에 상기 제2 비아 파트와 연결되는 제3 패드를 형성하고,
상기 제1 패드, 상기 제1 비아 파트, 상기 제2 패드, 상기 제2 비아 파트 및 상기 제3 패드를 관통하는 제3 관통 홀을 형성하고,
상기 형성된 제 3 관통 홀을 금속 물질로 매립하여 제 2 비아를 형성하는 것을 포함하고,
상기 제3 관통 홀은,
상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 형성된 제1 부분과,
상기 제1 부분으로부터 연장되고, 상기 제1 비아 파트의 하부 영역, 상기 제2 패드, 상기 제3 패드 및 상기 제2 비아 파트를 관통하는 제2 부분을 포함하고,
상기 제2 비아는,
상기 제1 부분을 채우는 제3 비아 파트와,
상기 제2 부분을 채우는 제4 비아 파트를 포함하는
인쇄회로기판의 제조 방법.Forming a first through hole penetrating the upper and lower surfaces of the upper insulating layer,
Filling the formed first through hole with a metal material to form a first via part,
Forming a first pad on the upper surface of the upper insulating layer, and forming a second pad on the lower surface of the upper insulating layer,
Stacking a lower insulating layer under the upper insulating layer,
Forming a second through hole penetrating the upper and lower surfaces of the lower insulating layer,
Filling the formed second through hole with a metal material to form a second via part connected to the first via part through the second pad,
Forming a third pad connected to the second via part on a lower surface of the lower insulating layer,
Forming a third through hole penetrating the first pad, the first via part, the second pad, the second via part, and the third pad,
Filling the formed third through hole with a metal material to form a second via,
The third through hole,
A first portion formed in the upper region of the first via part and the first pad,
A second portion extending from the first portion and passing through a lower region of the first via part, the second pad, the third pad, and the second via part,
The second via,
A third via part filling the first part,
Including a fourth via part filling the second part
Method of manufacturing a printed circuit board.
상기 제 1 비아 파트 및 제 2 비아 파트는,
Cu, Ag, Sn, Au, Ni 및 Pd 중에서 선택되는 어느 하나의 금속 물질로 형성되는
인쇄회로기판의 제조 방법.The method of claim 12,
The first via part and the second via part,
Formed of any one metal material selected from Cu, Ag, Sn, Au, Ni and Pd
Method of manufacturing a printed circuit board.
상기 제 2 비아는,
상기 상부 절연층의 표면에 개구부가 형성된 마스크를 형성하고,
상기 형성된 마스크 위에 자성 입자를 배치하고,
자기장을 형성하여, 상기 제 3 관통 홀 내부를 상기 자성 입자로 채우고,
상기 자성 입자를 큐어링하여, 상기 제 3 관통 홀 내부를 매립하는 제 2 비아를 형성하는 것을 포함하는
인쇄회로기판의 제조 방법.The method of claim 12,
The second via,
Forming a mask having an opening formed on the surface of the upper insulating layer,
Arranging magnetic particles on the formed mask,
By forming a magnetic field, filling the inside of the third through hole with the magnetic particles,
Curing the magnetic particles to form a second via filling the inside of the third through hole
Method of manufacturing a printed circuit board.
상기 자성 입자는,
Au, Fe, Al, Co, Ni 및 Mn 중에서 선택되는 어느 하나의 금속 또는 페이스트로 형성된 중앙 영역과,
상기 중앙 영역을 둘러싸며, 상기 제 1 비아를 형성하는 금속 물질과 동종의 금속 물질로 형성된 외곽 영역을 포함하는
인쇄회로기판의 제조 방법.The method of claim 14,
The magnetic particles,
A central region formed of any one metal or paste selected from Au, Fe, Al, Co, Ni and Mn,
Enclosing the central region and including an outer region formed of a metal material of the same type as a metal material forming the first via
Method of manufacturing a printed circuit board.
상기 제3 비아 파트의 상면은,
상기 제1 패드의 상면과 동일 평면 상에 위치하고,
상기 제4 비아 파트의 하면은,
상기 제3 패드의 하면과 동일 평면 상에 위치하는
인쇄회로기판의 제조 방법.The method of claim 12,
The top surface of the third via part,
Located on the same plane as the upper surface of the first pad,
The lower surface of the fourth via part,
Located on the same plane as the lower surface of the third pad
Method of manufacturing a printed circuit board.
상기 제1 부분은 오목부이고,
상기 제 3 비아 파트의 상면은, 평탄면을 이루고,
상기 제 3 비아 파트의 하면은, 상기 제 1 비아 파트의 상부 영역에 형성된 상기 오목부의 형상에 따른 볼록면을 이루는
인쇄회로기판의 제조 방법.The method of claim 16,
The first part is a recess,
The top surface of the third via part forms a flat surface,
The lower surface of the third via part forms a convex surface according to the shape of the concave portion formed in the upper region of the first via part.
Method of manufacturing a printed circuit board.
상기 제1 비아 파트의 상부 영역 및 상기 제1 패드에 상기 제3 관통 홀의 상기 제1 부분에 대응하는 방열 홈을 형성하는 것을 포함하는
인쇄회로기판의 제조 방법.The method of claim 12,
Forming a heat dissipation groove corresponding to the first portion of the third through hole in the upper region of the first via part and the first pad
Method of manufacturing a printed circuit board.
상기 제 1 비아는,
상부에서 하부로 갈수록 폭이 점차 감소하는 피라미드 형상 또는 상부와 하부의 폭이 서로 동일한 기둥 형상 중 어느 하나의 형상을 가지는
인쇄회로기판의 제조 방법.The method of claim 12,
The first via,
It has either a pyramid shape whose width gradually decreases from top to bottom, or a column shape with the same width between the top and bottom.
Method of manufacturing a printed circuit board.
상기 제 3 비아 파트 및 제 4 비아 파트로 구성되는 제 2 비아는,
T자 형상을 가지는
인쇄회로기판의 제조 방법.The method according to any one of claims 16 and 18,
The second via including the third via part and the fourth via part,
T-shaped
Method of manufacturing a printed circuit board.
상기 제 1 패드의 상면 및 상기 제3 비아 파트의 상면은,
상기 상부 절연층의 상측 방향으로 노출되고,
상기 제3 패드의 하면 및 상기 제4 비아 파트의 하면은,
상기 하부 절연층의 하측 방향으로 노출되는
인쇄회로기판의 제조 방법.The method of claim 12,
An upper surface of the first pad and an upper surface of the third via part,
Exposed in the upward direction of the upper insulating layer,
A lower surface of the third pad and a lower surface of the fourth via part,
Exposed in the downward direction of the lower insulating layer
Method of manufacturing a printed circuit board.
상기 상부 절연층 및 하부 절연층 중 적어도 하나는,
복수 개의 층으로 형성되는
인쇄회로기판의 제조 방법.The method of claim 12,
At least one of the upper insulating layer and the lower insulating layer,
Formed by multiple layers
Method of manufacturing a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140013290A KR102152875B1 (en) | 2014-02-05 | 2014-02-05 | Printed circuit board and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140013290A KR102152875B1 (en) | 2014-02-05 | 2014-02-05 | Printed circuit board and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150092655A KR20150092655A (en) | 2015-08-13 |
KR102152875B1 true KR102152875B1 (en) | 2020-09-07 |
Family
ID=54056889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140013290A KR102152875B1 (en) | 2014-02-05 | 2014-02-05 | Printed circuit board and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102152875B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102149794B1 (en) * | 2018-11-26 | 2020-08-31 | 삼성전기주식회사 | Printed Circuit Board and manufacturing method for the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233685A (en) * | 2010-04-27 | 2011-11-17 | Kyocera Corp | Multilayer wiring board and method for manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101026041B1 (en) * | 2008-08-29 | 2011-03-30 | 삼성전기주식회사 | Method for forming conductive via |
-
2014
- 2014-02-05 KR KR1020140013290A patent/KR102152875B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233685A (en) * | 2010-04-27 | 2011-11-17 | Kyocera Corp | Multilayer wiring board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20150092655A (en) | 2015-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106165554B (en) | Printed circuit board, package substrate and manufacturing method thereof | |
KR102212827B1 (en) | Pcb, package substrate and a manufacturing method thereof | |
TWI508196B (en) | Method of making cavity substrate with built-in stiffener and cavity | |
EP2911484B1 (en) | Printed circuit board and method of fabricating the same | |
US20140146500A1 (en) | Multi-piece substrate | |
US20150156883A1 (en) | Printed circuit board and manufacturing method thereof | |
US10879188B2 (en) | Wiring substrate | |
WO2014045491A1 (en) | Wiring board and method for manufacturing same | |
US20160360609A1 (en) | Circuit substrate and electronic equipment including the same | |
KR102306719B1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
US9801275B2 (en) | Printed circuit board and method of manufacturing the same | |
KR102152875B1 (en) | Printed circuit board and method for fabricating the same | |
KR101300413B1 (en) | Printed circuit board for Semiconductor package and method for the same | |
US20150000958A1 (en) | Printed circuit board and method of fabricating the same | |
KR20190023297A (en) | Insulating film and circuit board having the same | |
KR101219929B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR102163289B1 (en) | A printed circuit board and a method of manufacturing the same | |
KR102172678B1 (en) | Printed circuit board and method for manufacturing the same | |
CN114451072A (en) | Printed circuit board | |
KR101115461B1 (en) | Embedded PCB and Manufacturing method of the same | |
KR20210024849A (en) | Printed circuit board and package board and manufacturing method thereof | |
KR102281458B1 (en) | Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same | |
KR102172674B1 (en) | Printed circuit board and method for manufacturing the same | |
KR101136395B1 (en) | Embedded PCB and Manufacturing method of the same | |
KR20170076409A (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |