KR102146419B1 - Selector including two dimensional materials - Google Patents

Selector including two dimensional materials Download PDF

Info

Publication number
KR102146419B1
KR102146419B1 KR1020180124464A KR20180124464A KR102146419B1 KR 102146419 B1 KR102146419 B1 KR 102146419B1 KR 1020180124464 A KR1020180124464 A KR 1020180124464A KR 20180124464 A KR20180124464 A KR 20180124464A KR 102146419 B1 KR102146419 B1 KR 102146419B1
Authority
KR
South Korea
Prior art keywords
insulating layer
graphene
electrode
group
combinations
Prior art date
Application number
KR1020180124464A
Other languages
Korean (ko)
Other versions
KR20200043721A (en
Inventor
양희준
썬린펭
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180124464A priority Critical patent/KR102146419B1/en
Publication of KR20200043721A publication Critical patent/KR20200043721A/en
Application granted granted Critical
Publication of KR102146419B1 publication Critical patent/KR102146419B1/en

Links

Images

Classifications

    • H01L45/141
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • H01L45/1253
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 기판 상에 형성된 그래핀 층, 상기 그래핀 층에 형성된 2 차원 절연층, 및 상기 2 차원 절연층 상에 형성된 제 1 전극을 포함하고, 상기 2 차원 절연층의 절연 내력(dielectric strength) 는 5 MV/cm 이상인 것인, 선택 소자에 관한 것이다.The present application includes a graphene layer formed on a substrate, a two-dimensional insulating layer formed on the graphene layer, and a first electrode formed on the two-dimensional insulating layer, and the dielectric strength of the two-dimensional insulating layer is It relates to a selection device that is 5 MV/cm or more.

Description

2 차원 소재를 포함하는 선택 소자 {SELECTOR INCLUDING TWO DIMENSIONAL MATERIALS}Selection elements including 2D materials {SELECTOR INCLUDING TWO DIMENSIONAL MATERIALS}

본원은 2 차원 소재를 포함하는 선택 소자에 관한 것이다.The present application relates to a selection device comprising a two-dimensional material.

휘발성 메모리(volatile memories)는 고밀도 집적을 추구하고 있으나, 그 기술적 한계에 다다르고 있다. 이에, 기존의 휘발성 메모리를 대체하기 위한 새로운 메모리들의 연구가 활발히 진행되고 있다. 휘발성 메모리와 달리, 비휘발성 메모리는 정보 저장을 위해 전하(charge)의 저장을 기본 원리로 하지 않기 때문에, 학계나 업계 모두에게 큰 관심 대상이 되고 있다. Volatile memories are pursuing high-density integration, but they are reaching their technical limits. Accordingly, research on new memories to replace the existing volatile memory is being actively conducted. Unlike volatile memory, non-volatile memory is of great interest to both academia and industry because it does not store charge as a basic principle for storing information.

차세대 메모리로 유력하게 대두되고 있는 비휘발성 메모리는 PRAM(phase change RAM), NFGM(nanofloating gate memory), RRAM(resistive RAM), PoRAM(polymer RAM), MRAM(magnetic RAM), 분자전자 소자 등이 있는데, 그 중 RRAM(저항 메모리)은 타 소자에 비해 쉬운 제작공정과 빠른 스위칭 속도, 뛰어난 내구성으로 인해 차세대 비휘발성 메모리로서 가장 많은 주목을 받고 있다.Nonvolatile memories that are emerging as the next-generation memory are PRAM (phase change RAM), NFGM (nanofloating gate memory), RRAM (resistive RAM), PoRAM (polymer RAM), MRAM (magnetic RAM), and molecular electronic devices. Among them, RRAM (resistive memory) is attracting the most attention as a next-generation nonvolatile memory due to its easy manufacturing process, fast switching speed, and excellent durability compared to other devices.

RRAM은 2 개의 어세스 라인(access line) 만으로 소자를 구현할 수 있어, 소자의 집적도를 최대화할 수 있는 크로스바 구조 구현이 가능하다는 장점이 있다. 그러나, 상기 크로스바 구조에서는 하나의 어세스 라인에 여러 셀이 연결되고, 이로 인해 누설 전류가 발생하게 된다. 이러한 누설 전류를 해결하기 위해 트랜지스터를 연결할 경우, RRAM의 장점을 잃기 때문에, RRAM에서의 누설 전류를 해결하는 문제는 매우 중요하다.The RRAM has an advantage in that it is possible to implement a crossbar structure capable of maximizing the degree of integration of the device, since the device can be implemented with only two access lines. However, in the crossbar structure, several cells are connected to one access line, thereby generating a leakage current. When a transistor is connected to solve this leakage current, the advantage of the RRAM is lost, and thus the problem of solving the leakage current in the RRAM is very important.

이러한 문제를 해결하기 위해서는, 전류점멸비(on/off ratio)가 큰 물질로 이루어진 소자가 필요하고, 이러한 역할을 수행하는 소자를 선택 소자라고 한다. 그러나, 종래의 선택 소자는 1010 에 이르는 집적소자 구동에 필요한 전류점멸비(on/off ratio)를 안정적으로 구현하는 것이 어려웠다. In order to solve this problem, a device made of a material having a large current on/off ratio is required, and a device that performs this role is called a selection device. However, it has been difficult for the conventional selection device to stably implement an on/off ratio required for driving an integrated device of 10 10 .

본원의 배경이 되는 기술인 Chengbin Pan., et al., Coexistence of Grain-Boundaries-Assisted Bipolar and Threshold Resistive Switching in Multilayer Hexagonal Boron Nitride, Adv. Funct. Mater. , 2017, 27, 1604811 논문은 다층 육방정 보론 나이트라이드의 저항 변화에 관련된 것이다. 그러나 상기 논문에서 구현된 저항 변화 소자는 전류점멸비가 최대 106 이고, 상용화될 수 있는 선택 소자는 이보다 높은 전류점멸비를 가질 것이 요구된다. The technology behind the present application, Chengbin Pan., et al., Coexistence of Grain-Boundaries-Assisted Bipolar and Threshold Resistive Switching in Multilayer Hexagonal Boron Nitride, Adv. Funct. Mater. , 2017, 27, 1604811 The paper relates to the resistance change of multilayer hexagonal boron nitride. However, the resistance-changing device implemented in the above paper has a current flash ratio of at most 10 6 , and a commercially available selection device is required to have a higher current flash ratio.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 2 차원 소재를 포함하는 선택 소자를 제공하는 것을 목적으로 한다.The present application is to solve the above-described problems of the prior art, and an object thereof is to provide a selection element including a two-dimensional material.

또한, 본원은 상기 선택 소자를 포함한 저항 메모리 소자를 제공하는 것을 목적으로 한다.In addition, an object of the present application is to provide a resistive memory device including the selection device.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problem to be achieved by the embodiments of the present application is not limited to the technical problems as described above, and other technical problems may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은, 기판 상에 형성된 그래핀 층, 상기 그래핀 층에 형성된 2 차원 절연층, 및 상기 2 차원 절연층 상에 형성된 제 1 전극을 포함하고, 상기 2 차원 절연층의 절연 내력(dielectric strength) 은 5 MV/cm 이상인 것인, 선택 소자를 제공한다.As a technical means for achieving the above technical problem, the first aspect of the present application is a graphene layer formed on a substrate, a two-dimensional insulating layer formed on the graphene layer, and a first electrode formed on the two-dimensional insulating layer Including, and the dielectric strength (dielectric strength) of the two-dimensional insulating layer is 5 MV / cm or more to provide a selection device.

본원의 일 구현예에 따르면, 상기 2 차원 절연층의 두께는 5 nm 내지 30 nm 일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the thickness of the two-dimensional insulating layer may be 5 nm to 30 nm, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 2 차원 절연층은, 육방정 보론 나이트라이드(hBN), 전이금속 칼코겐화합물, Ca(OH)2, Mg(OH)2, SiO2, HfO2, Al2O3 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the two-dimensional insulating layer, hexagonal boron nitride (hBN), a transition metal chalcogen compound, Ca(OH) 2 , Mg(OH) 2 , SiO 2 , HfO 2 , Al 2 O 3 and may be selected from the group consisting of combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 2 차원 절연층은 2 차원 hBN 물질이 적층되어 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the 2D insulating layer may be formed by laminating a 2D hBN material, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 전이금속 칼코겐화합물은, MoS2, MnO2, MoO3, MoSe2, MoTe2, WS2, WSe2 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the transition metal chalcogen compound may be selected from the group consisting of MoS 2 , MnO 2 , MoO 3 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 and combinations thereof, It is not limited thereto.

본원의 일 구현예에 따르면, 상기 그래핀 층은 두께가 10 nm 이하일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the graphene layer may have a thickness of 10 nm or less, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 그래핀 층은 그래핀, 그래핀 옥사이드, 환원된 그래핀 옥사이드 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the graphene layer may be selected from the group consisting of graphene, graphene oxide, reduced graphene oxide, and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 선택 소자의 전류점멸비(on/off ratio)는 1010 이상일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the on/off ratio of the selection device may be 10 10 or more, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 1 전극은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the first electrode may be selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof, but is limited thereto. It does not become.

본원의 일 구현예에 따르면, 상기 기판은 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate is silicon, silicon carbide, germanium, silicon germanium, silicon carbide, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, and combinations thereof It may be selected from the group consisting of, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 선택 소자는 상기 기판 상에 형성된 산화물 절연층을 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the selection device may further include an oxide insulating layer formed on the substrate, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 선택 소자에 전압이 가해지더라도 상기 제 1 전극으로부터 형성되는 금속 필라멘트가 상기 그래핀 층 상에 접촉되지 않는 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, even when a voltage is applied to the selection device, the metal filament formed from the first electrode may not be in contact with the graphene layer, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 선택 소자는 상기 그래핀 층에 형성된 제 2 전극을 포함할 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the selection device may include a second electrode formed on the graphene layer, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 2 전극은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present application, the second electrode may be selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof, but is limited thereto. It does not become.

본원의 제 2 측면은 본원의 제 1 측면에 따른 상기 선택 소자를 포함하는, 저항 메모리 소자를 제공한다.A second aspect of the present application provides a resistive memory element including the selection element according to the first aspect of the present application.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described problem solving means are merely exemplary and should not be construed as limiting the present application. In addition to the above-described exemplary embodiments, additional embodiments may exist in the drawings and detailed description of the invention.

전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 선택 소자는 2 차원 절연층을 활용하여, 전류점멸비(on/off ratio)가 1010 이상의 특성을 가질 수 있다. According to the above-described problem solving means of the present application, the selection element according to the present application utilizes a two-dimensional insulating layer, and the current on/off ratio is 10 10 It can have the above characteristics.

또한, 본원에 따른 선택 소자는 전류점멸비가 커서 누설전류(leakage current)가 줄어들고, 이는 상기 선택 소자를 포함하는 저항 메모리 소자의 소비 전력 감소로 이어질 수 있다.In addition, the selection device according to the present disclosure has a large current flash ratio, so that a leakage current is reduced, which may lead to a reduction in power consumption of the resistive memory device including the selection device.

더욱이, 본원에 따른 선택 소자의 전압 변화에 따른 전류의 변화가 1010 에 이르기 때문에, 반응 속도가 빨라 차세대 메모리 소자에 적용될 수 있다.Furthermore, since the current change according to the voltage change of the selection device according to the present application reaches 10 10 , the reaction speed is fast, and thus it can be applied to a next-generation memory device.

추가적으로, 본원에 따른 선택 소자는 2 차원 소재를 활용하여, 수직 적층 구조 등, 다양한 방법의 고밀도 집적 방법이 허용된다.In addition, the selection device according to the present application utilizes a two-dimensional material, and various methods of high-density integration methods such as a vertical stack structure are allowed.

다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다. However, the effect obtainable in the present application is not limited to the effects as described above, and other effects may exist.

도 1 은 본원의 일 구현예에 따른 선택 소자의 모식도이다.
도 2 는 본원의 일 구현예에 따른 저항 메모리 소자의 전류- 전압 곡선을 나타낸 그래프이다.
도 3 은 본원의 일 실시예에 따른 선택 소자의 전류-전압 곡선을 나타낸 그래프이다.
도 4 는 본원의 일 실시예에 따른, 전압의 방향에 따른 선택 소자의 전류-전압 곡선을 나타낸 그래프이다.
도 5 는 본원의 일 실시예에 따른, 전압의 방향에 따른 선택 소자의 전류-전압 곡선을 나타낸 그래프이다.
도 6 은 본원의 일 실시예에 따른, 선택 소자의 전류-전압 곡선을 나타낸 그래프이다.
1 is a schematic diagram of a selection device according to an embodiment of the present application.
2 is a graph showing a current-voltage curve of a resistive memory device according to an exemplary embodiment of the present disclosure.
3 is a graph showing a current-voltage curve of a selection device according to an embodiment of the present disclosure.
4 is a graph showing a current-voltage curve of a selection device according to a voltage direction according to an exemplary embodiment of the present disclosure.
5 is a graph showing a current-voltage curve of a selection device according to a voltage direction according to an exemplary embodiment of the present disclosure.
6 is a graph showing a current-voltage curve of a selection device according to an embodiment of the present disclosure.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present application will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present application.

그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.However, the present application may be implemented in various different forms and is not limited to the embodiments described herein. In addition, in the drawings, parts not related to the description are omitted in order to clearly describe the present application, and similar reference numerals are attached to similar parts throughout the specification.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다 Throughout the present specification, when a part is said to be "connected" with another part, this includes not only the case that it is "directly connected", but also the case that it is "electrically connected" with another element interposed therebetween. do

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is positioned "on", "upper", "upper", "under", "lower", and "lower" another member, this means that a member is located on another member. This includes not only the case where they are in contact, but also the case where another member exists between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.In the entire specification of the present application, when a certain part "includes" a certain component, it means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다. As used herein, the terms "about", "substantially" and the like are used at or close to the numerical value when manufacturing and material tolerances specific to the stated meaning are presented, and to aid understanding of the present application In order to prevent unreasonable use by unscrupulous infringers of the stated disclosures, either exact or absolute figures are used. In addition, throughout the specification of the present application, "step to" or "step of" does not mean "step for".

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.In the entire specification of the present application, the term "combination of these" included in the expression of the Makushi format refers to one or more mixtures or combinations selected from the group consisting of the components described in the expression of the Makushi format, and the component It means to include one or more selected from the group consisting of.

본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A, 또는 B, 또는, A 및 B" 를 의미한다.Throughout this specification, the description of "A and/or B" means "A, or B, or, A and B".

이하에서는 본원의 선택 소자에 대하여, 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.Hereinafter, the selection device of the present application will be described in detail with reference to embodiments and embodiments and drawings. However, the present application is not limited to these embodiments and examples and drawings.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 기판 상에 형성된 그래핀 층, 상기 그래핀 층에 형성된 2 차원 절연층, 및 상기 2 차원 절연층 상에 형성된 제 1 전극을 포함하고, 상기 2 차원 절연층의 절연 내력(dielectric strength) 는 5 MV/cm 이상인 것인, 선택 소자를 제공한다.As a technical means for achieving the above technical problem, the first aspect of the present application includes a graphene layer formed on a substrate, a two-dimensional insulating layer formed on the graphene layer, and a first electrode formed on the two-dimensional insulating layer. Including, and the dielectric strength of the two-dimensional insulating layer (dielectric strength) is 5 MV / cm or more to provide a selection device.

도 1 은 본원의 일 구현예에 따른 선택 소자의 모식도이다.1 is a schematic diagram of a selection device according to an embodiment of the present application.

도 1 을 참조하면, 본원의 일 구현예에 따른 선택 소자는 기판(100) 상에 형성된 그래핀 층(200), 상기 그래핀 층(200)에 형성된 2 차원 절연층(300), 및 상기 2 차원 절연층(300) 상에 형성된 제 1 전극(400)을 포함한다.Referring to FIG. 1, the selection device according to an embodiment of the present disclosure includes a graphene layer 200 formed on a substrate 100, a two-dimensional insulating layer 300 formed on the graphene layer 200, and the 2 And a first electrode 400 formed on the dimensional insulating layer 300.

본원에 따른 선택 소자는 저항 메모리 소자(RRAM)과는 상이한 기능을 수행한다. 저항 메모리 소자에 가하는 전압을 '0 V'로 줄이게 되면 RRAM의 경우 '높은 저항' 또는 '낮은 저항' 상태가 유지되지만, 선택 소자의 경우 '0 V'에서 '높은 저항' 상태만 갖게 된다.The selection element according to the present invention performs a different function from the resistive memory element (RRAM). If the voltage applied to the resistive memory element is reduced to '0 V', the RRAM maintains the'high resistance' or'low resistance' state, but in the case of the selection element, only the'high resistance' state is obtained from '0 V'.

저항 메모리 소자가 본원의 선택 소자와 같이 기판, 그래핀 층, 절연층 및 금속 전극을 포함하는 구조를 가지는 경우, 그 구조는 유사할 수 있으나 내부 작동 원리가 상이하다. When the resistive memory device has a structure including a substrate, a graphene layer, an insulating layer, and a metal electrode like the selection device of the present application, the structure may be similar, but the internal operating principle is different.

구체적으로, 기판, 그래핀 층, 절연층 및 금속 전극을 포함하는 구조를 가지는 일반적인 저항 메모리 소자에 전압이 인가되면(on state), 상기 금속 전극으로부터 발생한 필라멘트가 절연층 내부의 결함으로 침투하여, 종국에는 그래핀 층에 접촉하게 된다. 따라서, 전압을 인가한 후 전압을 0 V 로 변경하더라도(off state) 상기 저항 메모리 소자 상에 소정의 전류가 흐를 수 있는 낮은 저항 상태가 유지 된다 (도 2 참조).Specifically, when a voltage is applied to a general resistive memory device having a structure including a substrate, a graphene layer, an insulating layer, and a metal electrode (on state), the filament generated from the metal electrode penetrates into a defect inside the insulating layer, Eventually, it comes into contact with the graphene layer. Accordingly, even if the voltage is changed to 0 V after applying the voltage (off state), a low resistance state in which a predetermined current can flow through the resistive memory element is maintained (see FIG. 2).

반면, 본원에 따른 선택 소자의 경우, 상기 2 차원 절연층(300)의 절연 내력이 5 MV/cm 이상의 값을 가진다. 즉, 본원에 따른 상기 2 차원 절연층(300)은 결함 밀도가 매우 작다. 따라서, 본원에 따른 선택 소자에 전압이 인가되더라도(on state), 상기 제 1 전극(400)으로부터 발생한 필라멘트가 낮은 전압(0 V)에서 불안정하게 되어, 상기 그래핀 층(200)과 필라멘트 연결을 유지할 수 없게 된다. 따라서, 전압을 인가한 후 전압을 0 V 로 변경하면(off state), 상기 선택 소자 상에 전류가 흐르지 않는다 (도 3 참조).On the other hand, in the case of the selection device according to the present application, the dielectric strength of the two-dimensional insulating layer 300 has a value of 5 MV/cm or more. That is, the two-dimensional insulating layer 300 according to the present application has a very small defect density. Therefore, even when a voltage is applied to the selection device according to the present application (on state), the filament generated from the first electrode 400 becomes unstable at a low voltage (0 V), and the graphene layer 200 and the filament connection are not It becomes impossible to maintain. Therefore, if the voltage is changed to 0 V after applying the voltage (off state), no current flows on the selection element (see FIG. 3).

상기 절연 내력은 절연 내압이라고도 하고, 절연체가 절연 파괴를 일으키지 아니하고 사용할 수 있는 최고의 전압을 의미한다. 상기 절연 내력은 절연체에 일정한 전압을 가해서 몇 볼트 정도에서 절연이 파괴되어 전류가 흐르는지 확인함으로써 측정할 수 있다.The dielectric strength is also referred to as dielectric strength, and refers to the highest voltage that can be used without causing dielectric breakdown of the insulator. The dielectric strength can be measured by applying a constant voltage to the insulator and checking whether the current flows due to the breakdown of insulation at about several volts.

본원의 일 구현예에 있어서, 상기 2 차원 절연층(300)의 두께는 5 nm 내지 30 nm 일 수 있으나, 이에 제한되는 것은 아니다. 본원에 따른 선택 소자는 전압이 인가될 때 상기 제 1 전극(400)으로부터 발생하는 필라멘트가 상기 2 차원 절연층(300)을 관통할 수 없게 하는 것이 필요하다. 따라서, 상기 2 차원 절연층(300)의 두께가 두꺼운 것, 예를 들어, 5 nm 이상이 되는 것이 바람직하다. 그러나, 상기 2 차원 절연층(300)의 두께가 너무 두꺼워지면, 예를 들어, 30 nm 이상이 되면, 전극 원자로 이루어진 상기 필라멘트가 쉽게 끊어질 수 있는 문제가 발생한다.In one embodiment of the present application, the thickness of the two-dimensional insulating layer 300 may be 5 nm to 30 nm, but is not limited thereto. The selection element according to the present application is required to prevent the filament generated from the first electrode 400 from penetrating the two-dimensional insulating layer 300 when a voltage is applied. Therefore, it is preferable that the thickness of the two-dimensional insulating layer 300 is thick, for example, 5 nm or more. However, when the thickness of the 2D insulating layer 300 is too thick, for example, when the thickness is greater than 30 nm, the filament made of electrode atoms may be easily broken.

상기 2 차원 절연층(300)의 두께는, 예를 들어, 5 nm 내지 30 nm, 6 nm 내지 30 nm, 7 nm 내지 30 nm, 8 nm 내지 30 nm, 9 nm 내지 30 nm, 10 nm 내지 30 nm, 11 nm 내지 30 nm, 12 nm 내지 30 nm, 13 nm 내지 30 nm, 14 nm 내지 30 nm, 15 nm 내지 30 nm, 16 nm 내지 30 nm, 17 nm 내지30 nm, 18 nm 내지 30 nm, 19 nm 내지 30 nm, 20 nm 내지 30 nm, 21 nm 내지 30 nm, 22 nm 내지 30 nm, 23 nm 내지 30 nm, 24 nm 내지 30 nm, 25 nm 내지 30 nm, 26 nm 내지 30 nm, 27 nm 내지 30 nm, 28 nm 내지 30 nm, 29 nm 내지 30 nm, 5 nm 내지 29 nm, 5 nm 내지 28 nm, 5 nm 내지 27 nm, 5 nm 내지 26 nm, 5 nm 내지 25 nm, 5 nm 내지 24 nm, 5 nm 내지 23 nm, 5 nm 내지 22 nm, 5 nm 내지 21 nm, 5 nm 내지 20 nm, 5 nm 내지 19 nm, 5 nm 내지 18 nm, 5 nm 내지 17 nm, 5 nm 내지 16 nm, 5 nm 내지 15 nm, 5 nm 내지 14 nm, 5 nm 내지 13 nm, 5 nm 내지 12 nm, 5 nm 내지 11 nm, 5 nm 내지 10 nm, 5 nm 내지 9 nm, 5 nm 내지 8 nm, 5 nm 내지 7 nm, 또는 5 nm 내지 6 nm 일 수 있으나, 이에 제한되는 것은 아니다.The thickness of the two-dimensional insulating layer 300 is, for example, 5 nm to 30 nm, 6 nm to 30 nm, 7 nm to 30 nm, 8 nm to 30 nm, 9 nm to 30 nm, 10 nm to 30 nm, 11 nm to 30 nm, 12 nm to 30 nm, 13 nm to 30 nm, 14 nm to 30 nm, 15 nm to 30 nm, 16 nm to 30 nm, 17 nm to 30 nm, 18 nm to 30 nm, 19 nm to 30 nm, 20 nm to 30 nm, 21 nm to 30 nm, 22 nm to 30 nm, 23 nm to 30 nm, 24 nm to 30 nm, 25 nm to 30 nm, 26 nm to 30 nm, 27 nm To 30 nm, 28 nm to 30 nm, 29 nm to 30 nm, 5 nm to 29 nm, 5 nm to 28 nm, 5 nm to 27 nm, 5 nm to 26 nm, 5 nm to 25 nm, 5 nm to 24 nm, 5 nm to 23 nm, 5 nm to 22 nm, 5 nm to 21 nm, 5 nm to 20 nm, 5 nm to 19 nm, 5 nm to 18 nm, 5 nm to 17 nm, 5 nm to 16 nm, 5 nm to 15 nm, 5 nm to 14 nm, 5 nm to 13 nm, 5 nm to 12 nm, 5 nm to 11 nm, 5 nm to 10 nm, 5 nm to 9 nm, 5 nm to 8 nm, 5 nm To 7 nm, or 5 nm to 6 nm, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 2 차원 절연층(300)은, 육방정 보론 나이트라이드(hBN), 전이금속 칼코겐화합물, Ca(OH)2, Mg(OH)2, SiO2, HfO2, Al2O3 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다. According to one embodiment of the present application, the two-dimensional insulating layer 300 is, hexagonal boron nitride (hBN), a transition metal chalcogen compound, Ca(OH) 2 , Mg(OH) 2 , SiO 2 , HfO 2 , Al 2 O 3 and may be selected from the group consisting of combinations thereof, but is not limited thereto.

바람직하게는, 상기 2 차원 절연층(300)은, 현재 결함 밀도가 가장 낮은 것으로 알려진 2 차원 육방정 보론 나이트라이드(hBN) 물질이 적층되어 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.Preferably, the two-dimensional insulating layer 300 may be formed by stacking a two-dimensional hexagonal boron nitride (hBN) material, which is currently known to have the lowest defect density, but is not limited thereto.

상기 육방정 보론 나이트라이드(hBN)는 화학적 및 물리적 성질이 흑연과 비슷한 육방정계 구조를 갖고 있어 열전도성, 내열성, 내식성, 화학적 안정성, 고온 윤활성, 비접착성 등의 특성이 우수하다. 또한, 상기 육방정 보론 나이트라이드(hBN)는 전기 절연성을 갖추어 절연층으로서 사용할 수 있으나 이에 제한되는 것은 아니다. 예를 들어, hBN은 전기절연재료, 전자재료, 전자부품용 소재에 사용되고 있다.Since the hexagonal boron nitride (hBN) has a hexagonal structure similar in chemical and physical properties to graphite, it has excellent properties such as thermal conductivity, heat resistance, corrosion resistance, chemical stability, high temperature lubricity, and non-adhesion. In addition, the hexagonal boron nitride (hBN) has electrical insulation and can be used as an insulating layer, but is not limited thereto. For example, hBN is used in electrical insulating materials, electronic materials, and materials for electronic parts.

본원의 일 구현예에 따르면, 상기 전이금속 칼코겐 화합물은, MoS2, MnO2, MoO3, MoSe2, MoTe2, WS2, WSe2 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the transition metal chalcogen compound may be selected from the group consisting of MoS 2 , MnO 2 , MoO 3 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 and combinations thereof, It is not limited thereto.

상기 그래핀 층(200)은 2 차원 금속 중 표면이 물리적 및/또는 화학적으로 가장 안정적인 것으로 알려져 있어, 상기 그래핀 층(200)의 표면은 높은 전압에서만 필라멘트 연결을 허용하므로, 표면 장력에 의한 필라멘트 끊어짐 현상을 매우 쉽게 유도할 수 있다.The graphene layer 200 is known to have the most physically and/or chemically stable surface among two-dimensional metals, so that the surface of the graphene layer 200 allows filament connection only at a high voltage, so that the filament due to surface tension Breaking can be induced very easily.

본원의 일 구현예에 따르면, 상기 그래핀 층(200)은 그래핀, 그래핀 옥사이드, 환원된 그래핀 옥사이드 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the graphene layer 200 may be selected from the group consisting of graphene, graphene oxide, reduced graphene oxide, and combinations thereof, but is not limited thereto.

상기 그래핀(graphene)은 복수개의 탄소 원자들이 서로 공유 결합으로 연결되어 폴리시클릭 방향족 분자를 형성한 것을 의미하는 것으로서, 상기 공유 결합으로 연결된 탄소 원자들은 기본 반복 단위로서 6 원환을 형성하나, 5 원환 및/또는 7 원환을 더 포함하는 것도 가능하다. 따라서, 상기 그래핀이 형성하는 시트는 서로 공유 결합된 탄소 원자들의 단일층으로서 보일 수 있다. 상기 그래핀이 형성하는 시트는 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다. 또한, 상기 그래핀이 형성하는 시트가 단일층으로 이루어진 경우, 이들이 서로 적층되어 복수층을 형성할 수 있으며, 상기 그래핀 시트의 측면 말단부는 수소 원자로 포화될 수 있다.The graphene means that a plurality of carbon atoms are covalently linked to each other to form a polycyclic aromatic molecule, and the carbon atoms connected by the covalent bond form a 6-membered ring as a basic repeating unit, but a 5-membered ring And/or it is also possible to further include a 7-membered ring. Accordingly, the sheet formed by the graphene may be viewed as a single layer of carbon atoms covalently bonded to each other. The sheet formed by the graphene may have various structures, and such a structure may vary depending on the content of the 5-membered ring and/or the 7-membered ring that may be included in the graphene. In addition, when the sheet formed by the graphene is made of a single layer, they may be stacked on each other to form a plurality of layers, and the side ends of the graphene sheet may be saturated with hydrogen atoms.

상기 그래핀 옥사이드는 그래핀 산화물 (graphene oxide)이라고도 불리우고, "GO"로 약칭될 수 있다. 단일층 그래핀 상에 카르복실기, 히드록시기, 에폭시기 및 산소를 함유하는 작용기가 결합된 구조를 포함할 수 있다. 그래핀 옥사이드는 뛰어난 수용성, 양친매성, 손쉬운 표면 기능화, 형광 소광 능력 등의 특성을 가지고 있어 생물학적 응용에 사용될 수 있다.The graphene oxide is also called graphene oxide, and may be abbreviated as "GO". It may include a structure in which a carboxyl group, a hydroxy group, an epoxy group, and a functional group containing oxygen are bonded on the single layer graphene. Graphene oxide has properties such as excellent water solubility, amphiphilicity, easy surface functionalization, and fluorescence quenching ability, so it can be used in biological applications.

상기 환원된 그래핀 옥사이드는 환원 과정을 거쳐 산소 비율이 줄어든 그래핀 옥사이드를 의미하는 것으로서, "rGO"로 약칭될 수 있다. 그래핀 옥사이드(GO)에 비해 우수한 형광 소광 능력을 갖고 있고 형광 신호 변환을 통한 바이오센서로 이용될 수 있다.The reduced graphene oxide refers to graphene oxide whose oxygen ratio is reduced through a reduction process, and may be abbreviated as "rGO". Compared to graphene oxide (GO), it has superior fluorescence quenching ability and can be used as a biosensor through fluorescence signal conversion.

본원의 일 구현예에 따르면, 상기 그래핀 층(200)은 두께가 10 nm 이하인 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 그래핀 층(200)의 두께는 10 nm 이하, 9 nm 이하, 8 nm 이하, 7 nm 이하, 또는 6 nm 이하 일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the graphene layer 200 may have a thickness of 10 nm or less, but is not limited thereto. For example, the thickness of the graphene layer 200 may be 10 nm or less, 9 nm or less, 8 nm or less, 7 nm or less, or 6 nm or less, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 1 전극(400)은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the first electrode 400 may be selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof. , But is not limited thereto.

바람직하게는, 상기 제 1 전극(400)은 은으로 형성된 것일 수 있으나, 이에 제한되는 것은 아니다.Preferably, the first electrode 400 may be formed of silver, but is not limited thereto.

구체적으로, 은 전극은 확산을 통해 필라멘트를 잘 형성할 수 있는 금속 전극이다. 은 원자는 산화물 층을 비롯한 절연층을 쉽게 통과하여 필라멘트를 만들 수 있다. 그러나 본원에 따른 선택 소자와 같이, 절연 내력이 5 MV/cm 이상인, 결함 밀도가 매우 낮은 절연층에서는 필라멘트를 쉽게 형성하지 못한다. Specifically, the silver electrode is a metal electrode capable of well forming a filament through diffusion. Silver atoms can easily pass through insulating layers including oxide layers to form filaments. However, like the selection device according to the present application, the filament cannot be easily formed in an insulating layer having an insulation strength of 5 MV/cm or more and a very low defect density.

이에 따라 본원에 따른 선택 소자는 상기 제 1 전극(400)으로부터 형성되는 필라멘트가 상기 그래핀 층(200) 상에 접촉되지 않을 수 있으나, 이에 제한되는 것은 아니다.Accordingly, in the selection device according to the present application, the filament formed from the first electrode 400 may not be in contact with the graphene layer 200, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판(100)은, 예를 들어, 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate 100 is, for example, silicon, silicon carbide, germanium, silicon germanium, silicon carbide, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, and may be selected from the group consisting of combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 본원에 따른 선택 소자는 상기 기판(100)상에 형성된 산화물 절연층(110)을 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the selection device according to the present disclosure may further include an oxide insulating layer 110 formed on the substrate 100, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 산화물 절연층(110)은, 예를 들어, SiO2, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함하는 것 일수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the oxide insulating layer 110 is, for example, SiO 2 , Al 2 O 3 , TiO 2 , Ta 2 O 5 , HfO 2 , ZrO 2 , BST, PZT, and combinations thereof It may include a material selected from the group consisting of, but is not limited thereto.

본원의 일 구현예에 따르면, 본원에 따른 선택 소자는 상기 그래핀 층(200)에 형성된 제 2 전극(500)을 포함할 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the selection device according to the present disclosure may include the second electrode 500 formed on the graphene layer 200, but is not limited thereto.

구체적으로, 상기 제 2 전극(500)은 상기 그래핀 층 상에, 상기 2 차원 절연층과 이격하여 형성될 수 있으나, 이에 제한되는 것은 아니다.Specifically, the second electrode 500 may be formed on the graphene layer and spaced apart from the two-dimensional insulating layer, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 2 전극(500)은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다According to the exemplary embodiment of the present disclosure, the second electrode 500 may be selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof. , But is not limited thereto

본원의 일 구현예에 따르면, 본원에 따른 선택 소자는 전류점멸비(on/off ratio)가 1010 이상일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the selection device according to the present disclosure may have an on/off ratio of 10 10 or more, but is not limited thereto.

상기 전류점멸비는 특정 전압 이하에서 흐르는 전류와 특정 전압 이상에서 흐르는 전류의 비를 의미한다.The current flashing ratio means a ratio of a current flowing below a specific voltage and a current flowing above a specific voltage.

본원의 제 2 측면은, 본원의 제 1 측면에 따른 상기 선택 소자를 포함하는 저항 메모리 소자에 관한 것이다.A second aspect of the present application relates to a resistive memory element including the selection element according to the first aspect of the present application.

구체적으로, 저항 메모리 소자에 본원의 일 실시예에 따른 상기 선택 소자를 도입함으로써, 저항 메모리 소자의 높은 집적도에 따른 미주 전류(sneak current)를 획기적으로 줄일 수 있고, 이를 통해 차세대 메모리가 높은 집적도를 갖는 것이 가능하게 된다. Specifically, by introducing the selection device according to an embodiment of the present application to a resistive memory device, a sneak current according to a high degree of integration of the resistive memory device can be drastically reduced, and through this, the next-generation memory can achieve a high degree of integration. It becomes possible to have.

저항 메모리 소자는 그 간단한 구조체 및 CMOS 논리 호환성 프로세스로 인해 차세대 전자 데이터 스토리지를 위한 유망한 후보로서 부상하였다. 지금까지 전적으로 2 개의 수직으로 이웃하는 금속 상호접속층 사이에 국한되었던 RRAM(resistive RAM) 셀은 유전체 데이터 스토리지 층에 의해 전도성 최상부 전극으로부터 분리된 전도성 바닥부 전극을 포함한다. RRAM 셀의 동작 동안, 데이터 스토리지 층은 데이터의 비트 또는 데이터의 다수 비트와 같은 데이터 단위를 나타내는 가변 저항을 가진다. 데이터 스토리지 층의 저항은 산소 공공(oxygen vacancy)이 데이터 스토리지 층에서의 소위 "필라멘트(filament)"에 존재하는 범위에 기초하는 것으로 생각될 수 있다.Resistive memory devices have emerged as promising candidates for next-generation electronic data storage due to their simple structure and CMOS logic compatibility process. A resistive RAM (RRAM) cell that has hitherto been confined entirely between two vertically neighboring metal interconnect layers includes a conductive bottom electrode separated from a conductive top electrode by a dielectric data storage layer. During operation of the RRAM cell, the data storage layer has a variable resistance representing a unit of data, such as a bit of data or multiple bits of data. The resistance of the data storage layer can be thought of as based on the extent to which oxygen vacancy is present in the so-called "filament" in the data storage layer.

예를 들어 논리를 "1"로 설정하기 위해, 데이터 스토리지 층에서의 필라멘트로부터 산소 이온을 박리시키도록 바닥부와 최상부 전극 양단에 제 1 바이어스가 인가됨으로써, 데이터 스토리지 층을 저-저항 상태로 설정하여 제 1 데이터 상태를 RRAM 셀에 기록할 수 있다. 반대로, 논리를 "0"으로 리셋하기 위해, 산소 이온을 필라멘트 내로 되돌려 채워넣도록 바닥부와 최상부 전극 양단에 제 2 의 다른 바이어스가 인가됨으로써, 데이터 스토리지 층을 고-저항 상태로 설정하여 제 2 데이터 상태를 RRAM 셀에 기록할 수 있다. 또한, 바닥부와 최상부 전극 양단의 제 3 바이어스 조건의 적용을 통해, RRAM 셀에서의 저장된 저항을 결정하기 위해 데이터 스토리지 층의 저항이 측정될 수 있다.For example, to set the logic to "1", the data storage layer is set to a low-resistance state by applying a first bias across the bottom and top electrodes to strip oxygen ions from the filaments in the data storage layer. Thus, the first data state can be written to the RRAM cell. Conversely, in order to reset the logic to "0", a second different bias is applied across the bottom and top electrodes to refill oxygen ions back into the filament, thereby setting the data storage layer to a high-resistance state for a second Data states can be written to RRAM cells. In addition, through application of the third bias condition across the bottom and top electrodes, the resistance of the data storage layer may be measured to determine the stored resistance in the RRAM cell.

[실시예] [Example]

먼저, 실리콘(100) 위에 실리콘 옥사이드(110)를 300 nm 성장시킨다. 그 위에 그래핀(200)을 전사(transfer)하여 전극(500)과 연결되게 한다. 그래핀 위에 육방정 보론나이트라이드(hBN) (300)를 전사하고, 그 위에 은(Ag) 전극(400)을 증착하여 2 단자 소자를 제작한다. 그 후, 이빔리소그래피 기법을 통해 2 단자 소자를 패터닝한다First, 300 nm of silicon oxide 110 is grown on the silicon 100. The graphene 200 is transferred thereon to be connected to the electrode 500. Hexagonal boron nitride (hBN) 300 is transferred onto graphene, and a silver (Ag) electrode 400 is deposited thereon to fabricate a two-terminal device. After that, a two-terminal element is patterned through an e-beam lithography technique.

[실험예 1][Experimental Example 1]

도 3 은 본원의 일 실시예에 따른 선택 소자의 전류-전압 곡선을 나타낸 그래프이다. 3 is a graph showing a current-voltage curve of a selection device according to an embodiment of the present disclosure.

구체적으로, 본원의 일 실시예에 따른 선택 소자에 높은 전압을 가하면, hBN을 가로지르는 필라멘트가 형성되어 높은 전류가 흐르는 것을 알 수 있으며, 다시 0 V로 전압을 줄인 후 전류를 측정하면 낮은 전류가 흐르는, 히스테리시스(hysteresis)가 보인다. 이는 hBN에 발생한 Ag 필라멘트가 낮은 전압에서는 불안정하여 연결이 끊기는 방식으로 선택 소자가 구현되는 것을 의미한다. 또한, 도 4 및 도 5 는 본원의 일 실시예에 따른 선택 소자의 전류-전압 곡선을 나타낸 그래프로, 선택 소자의 동작이 마이너스, 플러스 두 부호의 전압에서 유효함을 보이고, 전류-전압 특성이 안정적으로 반복된다는 것을 나타낸다. Specifically, when a high voltage is applied to the selection element according to an embodiment of the present application, a high current flows due to the formation of a filament crossing hBN. When the voltage is reduced to 0 V and the current is measured, the low current is Flowing, hysteresis is visible. This means that the Ag filament generated in hBN is unstable at low voltage and thus the selection element is implemented in a way that the connection is disconnected. 4 and 5 are graphs showing the current-voltage curve of the selection element according to an embodiment of the present application, showing that the operation of the selection element is effective at voltages of negative and positive signs, and the current-voltage characteristic is Indicates that it repeats stably.

[실험예 2][Experimental Example 2]

도 6 은 본원의 일 실시예에 따른 선택 소자의 전류-전압 곡선을 나타낸 것으로, 고성능 선택 소자의 필수조건인 높은 전류점멸비(on/off ratio)와 높은 온 커런트(on current)를 보여준다. 본원의 일 실시예에 따른 선택 소자가 지금까지 보고된 선택 소자 중 가장 좋은 성능을 보임을 알 수 있다. 전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.6 shows a current-voltage curve of a selection device according to an embodiment of the present disclosure, and shows a high on/off ratio and a high on current, which are essential conditions of a high-performance selection device. It can be seen that the selection device according to the exemplary embodiment of the present disclosure exhibits the best performance among the selection devices reported so far. The foregoing description of the present application is for illustrative purposes only, and those of ordinary skill in the art to which the present application pertains will be able to understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present application. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present application.

100 : 기판
110 : 산화물 절연층.
200 : 그래핀 층.
300 : 2 차원 절연층.
400 : 제 1 전극.
500 : 제 2 전극.
100: substrate
110: oxide insulating layer.
200: graphene layer.
300: two-dimensional insulating layer.
400: first electrode.
500: second electrode.

Claims (15)

기판 상에 형성된 그래핀 층;
상기 그래핀 층에 형성된 2 차원 절연층; 및
상기 2 차원 절연층 상에 형성된 제 1 전극;
을 포함하고,
상기 2 차원 절연층의 절연 내력(dielectric strength)은 5 MV/cm 이상이고,
상기 2 차원 절연층의 두께는 10 nm 내지 30 nm 이고,
전압이 가해지더라도 상기 제 1 전극으로부터 형성되는 필라멘트가 상기 그래핀층의 표면 장력에 의해 끊어지기 때문에 상기 그래핀 층 상에 접촉되지 않고,
전류점멸비(on/off ratio)가 1010 이상인 것인,
선택 소자.
A graphene layer formed on the substrate;
A two-dimensional insulating layer formed on the graphene layer; And
A first electrode formed on the two-dimensional insulating layer;
Including,
The dielectric strength of the two-dimensional insulating layer is 5 MV/cm or more,
The thickness of the two-dimensional insulating layer is 10 nm to 30 nm,
Even when a voltage is applied, the filament formed from the first electrode is cut off by the surface tension of the graphene layer, so that it does not contact on the graphene layer,
The current flashing ratio (on/off ratio) is 10 10 or more,
Optional element.
삭제delete 제 1 항에 있어서,
상기 2 차원 절연층은, 육방정 보론 나이트라이드(hBN), 전이금속 칼코겐화합물, Ca(OH)2, Mg(OH)2, SiO2, HfO2, Al2O3 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 1,
The two-dimensional insulating layer is hexagonal boron nitride (hBN), a transition metal chalcogen compound, Ca(OH) 2 , Mg(OH) 2 , SiO 2 , HfO 2 , Al 2 O 3 and combinations thereof One selected from the group consisting of, a selection element.
제 3 항에 있어서,
상기 2 차원 절연층은 2 차원 hBN 물질이 적층되어 형성된 것인, 선택 소자.
The method of claim 3,
The 2D insulating layer is formed by stacking a 2D hBN material.
제 3 항에 있어서,
상기 전이금속 칼코겐 화합물은, MoS2, MnO2, MoO3, MoSe2, MoTe2, WS2, WSe2 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 3,
The transition metal chalcogen compound is selected from the group consisting of MoS 2 , MnO 2 , MoO 3 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 and combinations thereof.
제 1 항에 있어서,
상기 그래핀 층은 두께가 10 nm 이하인 것인, 선택 소자.
The method of claim 1,
The graphene layer will have a thickness of 10 nm or less.
제 1 항에 있어서,
상기 그래핀 층은 그래핀, 그래핀 옥사이드, 환원된 그래핀 옥사이드, 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 1,
The graphene layer is selected from the group consisting of graphene, graphene oxide, reduced graphene oxide, and combinations thereof.
삭제delete 제 1 항에 있어서,
상기 제 1 전극은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 1,
The first electrode is selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof.
제 1 항에 있어서,
상기 기판은 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 1,
The substrate is selected from the group consisting of silicon, silicon carbide, germanium, silicon germanium, silicon carbide, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, and combinations thereof, Optional element.
제 1 항에 있어서,
상기 기판 상에 형성된 산화물 절연층을 추가 포함하는 것인, 선택 소자.
The method of claim 1,
The selection device further comprises an oxide insulating layer formed on the substrate.
삭제delete 제 1 항에 있어서,
상기 그래핀 층에 형성된 제 2 전극을 포함하는 것인, 선택 소자.
The method of claim 1,
The selection device comprising a second electrode formed on the graphene layer.
제 13 항에 있어서,
상기 제 2 전극은 금, 은, 백금, 티타늄, 니켈, 철, 코발트, 구리, 크롬, 알루미늄, 팔라듐 및 이들의 조합들로 이루어진 군에서 선택된 것인, 선택 소자.
The method of claim 13,
The second electrode is selected from the group consisting of gold, silver, platinum, titanium, nickel, iron, cobalt, copper, chromium, aluminum, palladium, and combinations thereof.
제 1 항, 제 3 항 내지 제 7 항, 제 9 항 내지 제 11 항, 제 13 항, 및 제 14 항 중 어느 한 항에 따른 선택 소자를 포함하는, 저항 메모리 소자.
A resistive memory device comprising the selection element according to any one of claims 1, 3 to 7, 9 to 11, 13, and 14.
KR1020180124464A 2018-10-18 2018-10-18 Selector including two dimensional materials KR102146419B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180124464A KR102146419B1 (en) 2018-10-18 2018-10-18 Selector including two dimensional materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180124464A KR102146419B1 (en) 2018-10-18 2018-10-18 Selector including two dimensional materials

Publications (2)

Publication Number Publication Date
KR20200043721A KR20200043721A (en) 2020-04-28
KR102146419B1 true KR102146419B1 (en) 2020-08-20

Family

ID=70456164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124464A KR102146419B1 (en) 2018-10-18 2018-10-18 Selector including two dimensional materials

Country Status (1)

Country Link
KR (1) KR102146419B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187004A (en) 2004-07-22 2010-08-26 Nippon Telegr & Teleph Corp <Ntt> Bistable resistance value acquiring device, and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101962870B1 (en) * 2011-03-22 2019-03-27 더 유니버시티 오브 맨체스터 Transistor device and materials for making
KR102140148B1 (en) * 2013-11-29 2020-07-31 삼성전자주식회사 Memory device including two-dimensional material and methods of manufacturing and operating the same
KR102237826B1 (en) * 2014-07-18 2021-04-08 삼성전자주식회사 Graphene device, methods of manufacturing and operating the same, and electronic apparatus including graphene device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187004A (en) 2004-07-22 2010-08-26 Nippon Telegr & Teleph Corp <Ntt> Bistable resistance value acquiring device, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20200043721A (en) 2020-04-28

Similar Documents

Publication Publication Date Title
Hui et al. Graphene and related materials for resistive random access memories
Munjal et al. Advances in resistive switching based memory devices
Zhang et al. Memristive devices based on emerging two-dimensional materials beyond graphene
Waser et al. Nanoionics-based resistive switching memories
Sawa Resistive switching in transition metal oxides
Zhao et al. Reversible alternation between bipolar and unipolar resistive switching in Ag/MoS 2/Au structure for multilevel flexible memory
Nagashima et al. Intrinsic mechanisms of memristive switching
KR102297252B1 (en) Switch element and memory device
KR101934015B1 (en) Switching device having a non-linear element
KR101530118B1 (en) Memristive junction with intrinsic rectifier
US10056432B2 (en) Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture
KR20170134377A (en) Switch element and storage device
JP2012028765A (en) RESISTIVE MEMORY USING SiGe MATERIAL
WO2009116564A1 (en) Resistance change element, semiconductor storage device, and manufacturing method and drive method thereof
Khurana et al. Non-polar and complementary resistive switching characteristics in graphene oxide devices with gold nanoparticles: Diverse approach for device fabrication
Kumar et al. One bipolar selector-one resistor for flexible crossbar memory applications
US9123640B2 (en) Three dimensional resistive memory
Wang et al. Emerging nonvolatile memories to go beyond scaling limits of conventional CMOS nanodevices
Sahoo et al. Nano-ionic solid state resistive memories (re-RAM): A review
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
Zahoor et al. Resistive random access memory: introduction to device mechanism, materials and application to neuromorphic computing
CN112242488A (en) Gate tube with novel two-dimensional material structure and preparation method thereof
CN105556670A (en) Nanochannel array of nanowires for resistive memory devices
Jian et al. Ultralow-power RRAM with a high switching ratio based on the large van der Waals interstice radius of TMDs

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant