KR102142836B1 - 다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론 - Google Patents

다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론 Download PDF

Info

Publication number
KR102142836B1
KR102142836B1 KR1020167026618A KR20167026618A KR102142836B1 KR 102142836 B1 KR102142836 B1 KR 102142836B1 KR 1020167026618 A KR1020167026618 A KR 1020167026618A KR 20167026618 A KR20167026618 A KR 20167026618A KR 102142836 B1 KR102142836 B1 KR 102142836B1
Authority
KR
South Korea
Prior art keywords
picture
pictures
layer
video
output
Prior art date
Application number
KR1020167026618A
Other languages
English (en)
Other versions
KR20160132878A (ko
Inventor
아다르쉬 크리쉬난 라마수브라모니안
예-쿠이 왕
프누 헨드리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160132878A publication Critical patent/KR20160132878A/ko
Application granted granted Critical
Publication of KR102142836B1 publication Critical patent/KR102142836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/33—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the spatial domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/167—Position within a video image, e.g. region of interest [ROI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

소정의 양태들에 따른 장치는, 참조 계층 인트라 랜덤 액세스 포인트 (IRAP) 픽처가 현재 AU 에서 새로운 코딩된 비디오 시퀀스 (CVS) 를 시작한다는 결정에 응답하여: 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 현재 AU 에서 예측 경계를 정의하는지 여부를 결정하고; 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 현재 AU 에서 예측 경계를 정의한다는 결정에 응답하여, 복수의 계층들 각각과 연관된 디코딩된 픽처 버퍼 (DPB) 에서의 픽처들을 제거하며; 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 현재 AU 에서 예측 경계를 정의하지 않는다는 결정에 응답하여, 참조 계층과 연관된 DPB 에서의 픽처들만을 단지 제거하도록 구성된 프로세서 및 메모리를 포함한다.

Description

다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론{PICTURE FLUSHING AND DECODED PICTURE BUFFER PARAMETER INFERENCE FOR MULTI-LAYER BITSTREAMS}
본 개시물은 단일 계층 (single-layer) 비디오 코딩 및 다중 계층 (multi-layer) 비디오 코딩 양쪽을 포함하는, 비디오 코딩 및 압축 분야에 관한 것이다. 다중 계층 비디오 코딩은 스케일러블 비디오 코딩 (scalable video coding), 멀티뷰 비디오 코딩 (multiview video coding), 또는 3 차원 (3D) 비디오 코딩 등을 포함할 수 있다.
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대 정보 단말기 (personal digital assistant; PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함하는, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 어드밴스드 비디오 코딩 (Advanced Video Coding; AVC) 에 의해 정의된 표준들, 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 표준, 및 이러한 표준들의 확장들에서 설명되는 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.
비디오 압축 기법들은 비디오 시퀀스들에 내재하는 리던던시를 감소시키거나 또는 제거하기 위해 공간 (인트라-픽처) 예측 및/또는 시간 (인터-픽처) 예측을 수행한다. 블록-기반 비디오 코딩을 위해, 비디오 슬라이스 (예를 들어, 비디오 프레임, 비디오 프레임의 일 부분 등) 는 비디오 블록들로 파티셔닝될 수도 있고, 이 비디오 블록들은 또한 트리블록들, 코딩 유닛 (CU) 들 및/또는 코딩 노드들이라고 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서 비디오 블록들은 동일한 픽처에서 이웃하는 블록들에서의 참조 샘플들에 대한 공간 예측 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간 예측을 이용할 수도 있다. 픽처들은 프레임들이라고 지칭될 수도 있으며, 참조 픽처들은 참조 프레임들이라고 지칭될 수도 있다.
공간 또는 시간 예측은 코딩될 블록에 대한 예측 블록을 발생시킨다. 잔차 데이터 (residual data) 는 코딩될 오리지널 블록과 예측 블록 사이의 픽셀 차이들을 표현한다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 가리키는 모션 벡터, 및 코딩된 블록과 예측 블록 사이의 차이를 나타내는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가적인 압축을 위해, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어, 잔차 변환 계수들을 발생시킬 수도 있으며, 이 잔차 변환 계수들은 그 후에 양자화될 수도 있다. 초기에 2 차원 어레이로 배열되는, 양자화된 변환 계수들은 변환 계수들의 1 차원 벡터를 생성하기 위해 스캐닝될 수도 있으며, 엔트로피 인코딩이 훨씬 더 많은 압축을 달성하기 위해 적용될 수도 있다.
스케일러블 비디오 코딩은, 참조 계층 (reference layer; RL) 이라고 때때로 지칭되는 기본 계층 (base layer; BL) 과 하나 이상의 스케일러블 향상 계층 (enhancement layer; EL) 들이 이용되는 비디오 코딩을 지칭한다. 스케일러블 비디오 코딩에서, 기본 계층은 기본 품질 레벨을 갖는 비디오 데이터를 반송할 수 있다. 하나 이상의 향상 계층들은, 예를 들어, 보다 높은 공간적, 시간적, 및/또는 신호 대 잡음 (SNR) 레벨들을 지원하는 부가적인 비디오 데이터를 반송할 수 있다. 향상 계층들은 이전의 인코딩된 계층에 대해 정의될 수도 있다. 예를 들어, 하부 계층은 BL 로서 기능할 수도 있는 한편, 상부 계층은 EL 로서 기능할 수도 있다. 중간 계층들은 EL들 또는 RL들 중 어느 하나, 또는 이들 양쪽으로서 기능할 수도 있다. 예를 들어, 중간 계층 (예를 들어, 최하위 계층도 아니고 최상위 계층도 아닌 계층) 은 그 중간 계층 아래의 계층들, 예컨대 기본 계층 또는 임의의 개재하는 향상 계층들에 대한 EL 일 수도 있고, 동시에 그 중간 계층 위의 하나 이상의 향상 계층들에 대한 RL 로서 기능할 수도 있다. 유사하게, HEVC 표준의 멀티뷰 또는 3D 확장에서는, 다수의 뷰들이 있을 수도 있고, 하나의 뷰의 정보가 다른 뷰의 정보 (예컨대 모션 추정, 모션 벡터 예측 및/또는 다른 리던던시들) 를 코딩하는데 (예를 들어, 인코딩하거나 또는 디코딩하는데) 활용될 수도 있다.
소정의 양태들에 따른 비디오 정보를 코딩하기 위한 장치는 메모리 및 프로세서를 포함한다. 메모리 유닛은 참조 계층을 포함하는 복수의 계층들과 연관된 비디오 정보를 저장하도록 구성되고, 메모리는 각각의 계층과 연관된 디코딩된 픽처 버퍼 (decoded picture buffer; DPB) 를 포함한다. 프로세서는, 참조 계층으로부터, 코딩될 현재 액세스 유닛 (access unit; AU) 에서의 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 획득하도록 구성된다. 프로세서는 또한, 참조 계층 IRAP 픽처가 현재 AU 에서 새로운 코딩된 비디오 시퀀스 (coded video sequence; CVS) 를 시작한다는 결정에 응답하여: 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (video parameter set; VPS) 를 활성화시키거나 또는 현재 AU 에서 예측 경계를 정의하는지 여부를 결정하고; 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시킨다는 결정 또는 현재 AU 에서 예측 경계를 정의한다는 결정에 응답하여, 복수의 계층들 각각과 연관된 DPB 에서의 픽처들을 제거하며; 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않는다는 결정 그리고 참조 계층 IRAP 픽처가 현재 AU 에서 예측 경계를 정의하지 않는다는 결정에 응답하여, 참조 계층과 연관된 DPB 에서의 픽처들만을 단지 제거하도록 구성된다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 수 개의 혁신적인 양태들을 가지며, 이들 양태들 중 하나의 양태가 단독으로 본 명세서에 개시된 바람직한 속성들을 책임지고 있는 것은 아니다. 하나 이상의 예들의 상세들이 아래의 설명 및 첨부 도면들에 제시되는데, 이것은 본 명세서에서 설명된 발명적 개념들의 전체 범위를 제한하려고 의도된 것이 아니다. 다른 피처들, 목적들, 및 이점들은 이 설명 및 도면들, 그리고 청구항들로부터 명백해질 것이다.
도 1a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 활용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 본 개시물의 하나의 실시형태에 따른, 상이한 계층들에서 픽처들의 예시적인 구성을 예시하는 블록도이다.
도 5 는 본 개시물의 하나의 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우차트이다.
일반적으로, 본 개시물은 어드밴스드 비디오 코덱들, 예컨대 HEVC (High Efficiency Video Coding) 의 맥락에서 스케일러블 비디오 코딩을 위한 인터-계층 예측뿐만 아니라 단일 계층 (single layer) 코딩에 관한 것이다. 더 구체적으로는, 본 개시물은, SHVC 라고 지칭될 수도 있는, HEVC 의 스케일러블 비디오 코딩 확장에서 인터-계층 예측의 개선된 성능을 위한 시스템들 및 방법들에 관한 것이다.
아래의 설명에서, 소정의 실시형태들에 관련된 H.264/어드밴스드 비디오 코딩 (AVC) 기법들이 설명된다; HEVC 표준 및 관련된 기법들이 또한 논의된다. 소정의 실시형태들이 본 명세서에서 HEVC 및/또는 H.264 표준들의 맥락에서 설명되지만, 당업자는 본 명세서에서 개시된 시스템들 및 방법들이 임의의 적합한 비디오 코딩 표준에 적용가능할 수도 있다는 것을 인식할 수도 있다. 예를 들어, 본 명세서에 개시되는 실시형태들은 다음 표준들 중 하나 이상에 적용가능할 수도 있다: 국제 전기통신 연합 (International Telecommunication Union; ITU) 전기통신 표준화 부문 (ITU-T) H.261, 국제 표준화 기구 (International Organization for Standardization; ISO) 및 국제 전기기술 위원회 (International Electrotechnical Commission; IEC) (ISO/IEC) 동화상 전문가 그룹 (Moving Picture Experts Group; MPEG) 1 (MPEG-1) 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC 라고도 알려짐), 그의 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장들을 포함함.
HEVC 는 많은 관점들에서 이전 비디오 코딩 표준들의 프레임워크에 일반적으로 따른다. HEVC 에서의 예측의 유닛은 소정의 이전 비디오 코딩 표준들에서의 예측의 유닛들 (예를 들어, 매크로블록) 과는 상이하다. 사실상, 매크로블록의 개념은 HEVC 에서는 소정의 이전 비디오 코딩 표준들에서 이해되는 바와 같이 존재하지 않는다. 매크로블록은, 다른 가능한 이익들 중에서도, 높은 유연성을 제공할 수도 있는 쿼드트리 스킴에 기초한 계층적 구조로 대체된다. 예를 들어, HEVC 스킴 내에서, 블록들의 3 개의 타입들, 즉, 코딩 유닛 (CU), 예측 유닛 (PU), 및 변환 유닛 (TU) 이 정의된다. CU 는 구역 분할의 기본 유닛을 지칭할 수도 있다. CU 는 매크로블록의 개념과 유사한 것으로 간주될 수도 있지만, HEVC 는 CU들의 최대 사이즈를 제한하지 않고 콘텐츠 적응성을 개선시키기 위해 4 개의 동일 사이즈 CU들로의 재귀적 분할을 허용할 수도 있다. PU 는 인터/인트라 예측의 기본 유닛으로 간주될 수도 있고, 단일 PU 가 불규칙한 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의적 형상 파티션들을 포함할 수도 있다. TU 는 변환의 기본 유닛으로 간주될 수도 있다. TU 는 PU 와는 독립적으로 정의될 수 있다; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈로 제한될 수도 있다. 세 가지 상이한 개념들로의 블록 구조의 이러한 분리는 각각의 유닛이 그 유닛의 각각의 역할에 따라 최적화되게 할 수도 있는데, 이는 개선된 코딩 효율을 발생시킬 수도 있다.
예시의 목적들만을 위해, 본 명세서에 개시되는 소정의 실시형태들은 비디오 데이터의 2 개의 계층들 (예를 들어, 기본 계층 (base layer) 과 같은 하위 계층, 및 향상 계층 (enhancement layer) 과 같은 상위 계층) 만을 포함하는 예들로 설명된다. 비디오 데이터의 "계층" 은 적어도 하나의 공통 특성, 예컨대 뷰, 프레임 레이트, 해상도 등을 갖는 픽처들의 시퀀스를 일반적으로 지칭할 수도 있다. 예를 들어, 계층이 멀티-뷰 비디오 데이터의 특정 뷰 (예를 들어, 관점) 와 연관된 비디오 데이터를 포함할 수도 있다. 다른 예로서, 계층이 스케일러블 비디오 데이터의 특정 계층과 연관된 비디오 데이터를 포함할 수도 있다. 따라서, 본 개시물은 비디오 데이터의 계층 및 뷰를 상호교환가능하게 지칭할 수도 있다. 즉, 비디오 데이터의 뷰가 비디오 데이터의 계층이라고 지칭될 수도 있고, 비디오 데이터의 계층이 비디오 데이터의 뷰라고 지칭될 수도 있다. 또한, 다중 계층 (multi-layer) 코덱 (또한 다중 계층 비디오 코더 또는 다중 계층 인코더-디코더라고도 지칭됨) 은 멀티뷰 코덱 또는 스케일러블 코덱 (예를 들어, MV-HEVC, 3D-HEVC, SHVC, 또는 다른 다중 계층 코딩 기법을 이용하여 비디오 데이터를 인코딩 및/또는 디코딩하도록 구성된 코덱) 을 공동으로 지칭할 수도 있다. 비디오 인코딩과 비디오 디코딩은 양쪽 모두가 비디오 코딩이라고 일반적으로 지칭될 수도 있다. 이러한 예들은 다수의 기본 및/또는 향상 계층들을 포함하는 구성들에 적용가능할 수도 있다는 것이 이해되어야 한다. 또한, 설명의 용이를 위해, 다음 개시물은 소정의 실시형태들에 관하여 "프레임들" 또는 "블록들" 이라는 용어들을 포함한다. 그러나, 이들 용어들은 제한하는 것으로 의도되지 않는다. 예를 들어, 아래에 설명되는 기법들은 임의의 적합한 비디오 유닛들, 예컨대 블록들 (예를 들어, CU, PU, TU, 매크로블록들 등), 슬라이스들, 프레임들 등에 이용될 수 있다.
비디오 코딩 표준들
디지털 이미지, 예컨대 비디오 이미지, TV 이미지, 스틸 이미지 또는 비디오 레코더 또는 컴퓨터에 의해 생성된 이미지는, 수평 및 수직 라인들에 배열된 픽셀들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서의 픽셀들의 개수는 통상적으로 수만개이다. 각각의 픽셀은 통상적으로 루미넌스 (luminance) 및 크로미넌스 (chrominance) 정보를 포함한다. 압축 없이, 이미지 인코더로부터 이미지 디코더로 전달될 정보의 순수한 양은 실시간 이미지 송신을 불가능하게 할 것이다. 송신될 정보의 양을 감소시키기 위해, 다수의 상이한 압축 방법들, 예컨대 JPEG, MPEG 및 H.263 표준들이 개발되었다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한 ISO/IEC MPEG-4 AVC 라고도 알려짐) 를, 그의 SVC 및 MVC 확장들을 포함하여, 포함한다.
또한, 새로운 비디오 코딩 표준, 즉 고효율 비디오 코딩 (HEVC) 은 ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 과 ISO/IEC 동화상 전문가 그룹 (Motion Picture Experts Group; MPEG) 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발되고 있다. HEVC 초안 10 에 대한 완전한 언급은 『문헌 JCTVC-L1003, Bross 등, "High Efficiency Video Coding (HEVC) Text Specification Draft 10", ITU-T SG16 WP3 과 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: 스위스 제네바, 2013년 1월 14일 - 2013년 1월 23일』이다. HEVC 에 대한 멀티뷰 확장, 즉 MV-HEVC, 및 HEVC 에 대한 스케일러블 확장, 즉 SHVC 는, 각각 JCT-3V (ITU-T/ISO/IEC Joint Collaborative Team on 3D Video Coding Extension Development) 및 JCT-VC 에 의해 또한 개발되고 있다.
개관
인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처들은 비트스트림을 디코딩하기 위한 랜덤 액세스 포인트들을 제공할 수 있다. 디코더는 IRAP 픽처에 선행하는 픽처들을 디코딩해야 할 필요 없이 IRAP 픽처를 디코딩하는 것에 의해 비트스트림을 디코딩하기 시작할 수도 있다. IRAP 픽처의 디코딩시에, 디코딩된 픽처 버퍼 (decoded picture buffer; DPB) 는 버퍼에 다수의 디코딩된 픽처들을 가질 수도 있다. DPB 내의 기존 픽처들을 출력하는 것이 디코더의 성능에 영향을 미치는 경우 (예를 들어, 너무 많은 픽처들이 디코더가 출력하기 위한 DPB 에 존재하여, 픽처들 모두를 출력하는 것이 불규칙한 프레임 레이트를 초래할 수 있다는 것 등), 이 기존 픽처들을 출력하는 일 없이 이들을 제거하는 것 (예를 들어, 기존 픽처들을 플러싱하는 (flush) 것) 이 바람직할 수도 있다.
SHVC 및 MV-HEVC 의 보다 앞선 버전 개발들, 및/또는 논의들 (예를 들어, MV-HEVC 의 작업 초안 7 그리고 또한 작업 초안 5 에 후속하는 SHVC 의 작업 초안들에 반영되도록 하기 위함) 에서, 플러싱 프로세스는 다수의 계층들 또는 다수의 뷰들이 비트스트림에 존재할 때 각각의 계층에 대해 호출된다. 이 프로세스 동안, 픽처들은 각각의 계층에 대해 도출된 NoOutputOfPriorPicsFlag 의 값에 기초하여 출력될 수도 있다. 변수 NoOutputOfPriorPicsFlag 는, IRAP 픽처를 디코딩할 때, DPB 에서의 픽처들이 DPB 로부터 제거되기에 앞서 출력되어야 하는지 여부를 나타낼 수 있다. 액세스 유닛 (access unit; AU) 이 디코딩될 계층들의 리스트에서의 계층에 속하는 픽처들을 갖지 않는다면, 디코딩 순서에서 액세스 유닛에 선행하는 픽처들은 이들이 "참조를 위해 사용되지 않음" 으로서 마킹되더라도 플러싱되지 않을 것이다. 이들 남아있는 픽처들은 DPB 메모리를 결국 이용하게 될 수 있어서 후속 픽처들을 디코딩할 때 버퍼 오버플로우를 유발할 수 있다.
이들 그리고 다른 도전과제들을 해결하기 위해, 소정의 양태들에 따른 기법들은 AU 가 특정 계층에 픽처를 포함하지 않을 수도 있을 때라도 상이한 계층들의 DPB들에서의 픽처들을 적절히 플러싱하기 위한 몇몇 방법들 및/또는 실시형태들을 제공할 수 있다. 예를 들어, 모든 계층들에 대한 DPB들의 플러싱은 기본 계층 픽처가 소정의 조건들을 충족시키는지 여부에 기초하여 트리거링될 수 있다. 기본 계층 픽처에 기초하여 계층들 모두의 플러싱을 트리거링하는 것에 의해, 기법들은 그 AU 에서의 특정 계층이 픽처를 갖지 않는 경우라도 AU 에서의 계층들 모두에 대한 플러싱을 호출할 수 있다.
또한, SHVC 및 MV-HEVC 의 보다 앞선 버전들 (예를 들어, SHVC 의 작업 초안 5 및 MV-HEVC 의 작업 초안 7) 에서, 임의의 HEVC 비트스트림 또는 임의의 SHVC/MV-HEVC 비트스트림은 부록 A 에서의 하나 이상의 프로파일들 및 부록 G 또는 H 에서의 하나 이상의 프로파일들을 준수할 것이다. 예를 들어, HEVC 비트스트림은 부록 A 에서의 프로파일을 준수할 것이다. SHVC/MV-HEVC 비트스트림은 부록 부록 G 또는 H 에서의 프로파일을 준수할 것이다; SHVC/MV-HEVC 비트스트림에서의 기본 계층은 일반적으로 하위 호환성을 위해 부록 A 도 또한 준수한다. 또한, 심지어 SHVC/MV-HEVC 비트스트림 그 자체가 부록 A 에서의 프로파일을 준수할 수도 있다. 이에 따라, 비트스트림들이 표준에서의 이들 부록들을 이용하여 디코딩될 때, 이용될 DPB 파라미터들은 모호하거나 또는 이용불가능하다. 더욱이, VPS 확장에서 시그널링되는 DPB 파라미터들은 0 번째 출력 계층 세트에 대해 시그널링되지도 추론되지도 않는데, 여기서 계층 세트는 단지 기본 계층만을 포함하고 기본 계층 픽처들만이 단지 출력된다.
이들 그리고 다른 도전과제들을 해결하기 위해, 소정의 양태들에 따른 기법들은 다양한 속성들에 대해 허용된 대응하는 최대 값들과 동일하게 되도록 기본 계층의 액티브 SPS 에서의 다양한 속성들을 설정할 수 있다. 예를 들어, SPS 는 MaxLayerDecPicBuffMinus1, MaxNumReorderPics, MaxLatencyIncreasePlus1, MaxLatencyPictures, 및 MaxDecPicBufferingMinus1 과 같은 다양한 DPB 파라미터들을 포함할 수 있다. 또는 다양한 속성들에 대한 최대 값들은 액티브 SPS 의 다양한 속성들의 값들과 동일하게 설정된다. 액티브 SPS 의 다양한 속성들의 값들을 다양한 속성들에 대해 허용된 최대 값들과 동일하게 설정하는 것에 의해, 기법들은 적용될 DPB 파라미터들에서의 모호성 또는 DPB 파라미터들의 이용불가능성을 감소시키거나 또는 제거할 수 있다.
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들이 첨부 도면들을 참조하여 이하 더 완전히 설명된다. 그러나, 본 개시물은 많은 상이한 형태들로 구현될 수도 있고 본 개시물 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로서 해석되어서는 안된다. 오히려, 이들 양태들이 제공되어 본 개시물이 철저하고 완전해지도록 하고, 당업자들에게 본 개시물의 범위를 충분히 전달하도록 한다. 본 명세서에서의 교시들에 기초하여, 당업자는 본 개시물의 범위가 본 명세서에 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를, 본 개시물의 임의의 다른 양태와는 독립적으로 구현되든지 또는 그 임의의 다른 양태와 조합되든지 간에 커버하도록 의도된다는 것을 인식해야 한다. 예를 들어, 본 명세서에서 제시된 임의의 개수의 양태들을 이용하여 장치가 구현될 수도 있거나 또는 방법이 실시될 수도 있다. 또한, 본 개시물의 범위는 본 명세서에 제시된 본 개시물의 다양한 양태들에 부가적으로 또는 그 이외의 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 실시되는 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다는 것이 이해되어야 한다.
특정 양태들이 본 명세서에서 설명되지만, 이들 양태들의 많은 변형들 및 치환들은 본 개시물의 범위 내에 있다. 선호되는 양태들의 일부 이익들 및 이점들이 언급되지만, 본 개시물의 범위는 특정 이익들, 용도들 또는 목적들로 제한되는 것으로 의도되지 않는다. 오히려, 본 개시물의 양태들은 도면들에서 그리고 선호되는 양태들의 다음 설명에서 일부가 예로서 예시되는 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도된다. 상세한 설명 및 도면들은 본 개시물을 제한하기보다는 단순히 예시할 뿐이고, 본 개시물의 범위는 첨부된 청구항들 및 그의 동등물들에 의해 정의된다.
첨부된 도면들이 예들을 예시한다. 첨부된 도면들에서 참조 부호들에 의해 나타낸 엘리먼트들은 다음 설명에서 유사한 참조 부호들에 의해 나타낸 엘리먼트들에 대응한다. 본 개시물에서, 서수 단어들 (예를 들어, "제 1", "제 2", "제 3" 등) 로 시작하는 명칭들을 갖는 엘리먼트들은 반드시 그 엘리먼트들이 특정 순서를 갖는다는 것을 의미하지는 않는다. 오히려, 그러한 서수 단어들은 동일한 또는 유사한 타입의 상이한 엘리먼트들을 지칭하기 위해 단순히 사용된다.
도 1a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 활용할 수도 있는 예시적인 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본 명세서에서 설명에 사용되는 바와 같이, "비디오 코더" 라는 용어는 비디오 인코더들 및 비디오 디코더들 양쪽 모두를 일반적으로 지칭한다. 본 개시물에서, "비디오 코딩" 또는 "코딩" 이라는 용어들은 비디오 인코딩 및 비디오 디코딩을 일반적으로 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 부가적으로, 본 출원에서 설명되는 양태들은 트랜스코더들 (예를 들어, 비트스트림을 디코딩하고 다른 비트스트림을 재인코딩할 수 있는 디바이스들) 및 미들박스들 (예를 들어, 비트스트림을 변경, 변환, 및/또는 그렇지 않으면 조작할 수 있는 디바이스들) 과 같은 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에 도시된 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 추후에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 도 1a 의 예에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 별개의 디바이스들을 구성한다. 그러나, 소스 및 목적지 디바이스들 (12, 14) 은, 도 1b 의 예에 도시된 바와 같이, 동일한 디바이스 상에 있거나 또는 동일한 디바이스의 부분일 수도 있다는 것에 주목한다.
도 1a 를 다시 한번 참조하면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 각각, 데스크톱 컴퓨터들, 노트북 (예를 들어, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는, 광범위한 디바이스들 중 임의의 것을 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 구비될 수도 있다.
목적지 디바이스 (14) 는, 링크 (16) 를 통해, 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시키는 것이 가능한 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 디바이스 (12) 로 하여금 인코딩된 비디오 데이터를 목적지 디바이스 (14) 에 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 목적지 디바이스 (14) 에 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 예컨대, 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 예컨대, 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 옵션적인 저장 디바이스 (31) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 목적지 디바이스 (14) 의, 예를 들어, 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬로 액세스되는 데이터 저장 매체들 중 임의의 것을 포함할 수도 있다. 추가 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (31) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 에 송신하는 것이 가능한 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예를 들어, 웹사이트용), 파일 전송 프로토콜 (File Transfer Protocol; FTP) 서버, NAS (network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 연결을 포함한 임의의 표준 데이터 연결을 통해, 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장된 인코딩된 비디오 데이터에 액세스하는데 적합한, 무선 채널 (예를 들어, 무선 로컬 영역 네트워크 (wireless local area network; WLAN) 연결), 유선 연결 (예를 들어, 디지털 가입자 라인 (digital subscriber line; DSL), 케이블 모뎀 등), 또는 이들 양쪽의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들 양쪽의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 설정들로 제한되지 않는다. 이 기법들은 공중경유 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들 (예를 들어, 하이퍼텍스트 전송 프로토콜 (Hypertext Transfer Protocol; HTTP) 을 통한 동적 적응적 스트리밍 등), 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은, 다양한 멀티미디어 애플리케이션들 중 임의의 멀티미디어 애플리케이션의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화통신과 같은 애플리케이션들을 지원하기 위한 1-방향 또는 2-방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20) 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 소스 예컨대 비디오 캡처 디바이스, 예를 들어, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오를 비디오 콘텐츠 제공자로부터 수신하기 위한 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라인 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 도 1b 의 예에 예시된 바와 같이, 소위 "카메라 폰들" 또는 "비디오 폰들" 을 형성할 수도 있다. 그러나, 본 개시물에서 설명되는 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡처된, 미리 캡처된, 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 에 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로) 디코딩 및/또는 플레이백을 위해 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 추후 액세스를 위해 저장 디바이스 (31) 상에 저장될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 인코더 (20) 는 도 2a 에 예시된 비디오 인코더 (20), 도 2b 에 예시된 비디오 인코더 (23), 또는 본 명세서에서 설명되는 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 및/또는 저장 디바이스 (31) 로부터 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해 통신된, 또는 저장 디바이스 (31) 상에 제공된, 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은, 통신 매체 상에 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 포함될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 디코더 (30) 는 도 3a 에 예시된 비디오 디코더 (30), 도 3b 에 예시된 비디오 디코더 (33), 또는 본 명세서에서 설명되는 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나, 또는 그 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고 또한 외부 디스플레이 디바이스와 인터페이싱하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 다양한 디스플레이 디바이스들, 예컨대, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스 중 임의의 것을 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 소스 및 목적지 디바이스들 (12, 14) 이 디바이스 (11) 상에 있거나 또는 그 디바이스의 부분인 예시적인 비디오 인코딩 및 디코딩 시스템 (10') 을 도시한다. 디바이스 (11) 는 전화기 핸드셋, 예컨대 "스마트" 폰 등일 수도 있다. 디바이스 (11) 는 소스 및 목적지 디바이스들 (12, 14) 과 동작가능하게 통신하는 옵션적인 제어기/프로세서 디바이스 (13) 를 포함할 수도 있다. 도 1b 의 시스템 (10') 은 비디오 인코더 (20) 와 출력 인터페이스 (22) 사이에 비디오 프로세싱 유닛 (21) 을 더 포함할 수도 있다. 일부 구현들에서, 비디오 프로세싱 유닛 (21) 은 도 1b 에 예시된 바와 같이 별개의 유닛이다; 그러나, 다른 구현들에서, 비디오 프로세싱 유닛 (21) 은 비디오 인코더 (20) 및/또는 프로세서/제어기 디바이스 (13) 의 부분으로서 구현될 수 있다. 시스템 (10') 은 비디오 시퀀스에서의 관심있는 오브젝트를 추적할 수 있는 옵션적인 추적기 (29) 를 또한 포함할 수도 있다. 추적될 관심있는 오브젝트는 본 개시물의 하나 이상의 양태들에 관련되어 설명되는 기법에 의해 세그먼트화될 수도 있다. 관련된 양태들에서, 추적은 디스플레이 디바이스 (32) 에 의해, 단독으로 또는 추적기 (29) 와 함께 수행될 수도 있다. 도 1b 의 시스템 (10'), 및 그의 컴포넌트들은, 그 외에는 도 1a 의 시스템 (10) 및 그의 컴포넌트들과 유사하다.
비디오 인코더 (20) 와 비디오 디코더 (30) 는 비디오 압축 표준, 예컨대 HEVC 에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는, MPEG4, Part 10, AVC 라고 대안적으로 지칭되는 ITU-T H.264 표준과 같은 다른 사유 (proprietary) 또는 산업 표준들, 또는 이러한 표준들의 확장들에 따라 동작할 수도 있다. 그러나, 본 개시물의 기법들은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예들에 도시되지 않았지만, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 오디오 인코더 및 디코더와 각각 통합될 수도 있으며, 공통 데이터 스트림 또는 별개의 데이터 스트림들에서 오디오와 비디오 양쪽의 인코딩을 핸들링하기에 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능하다면, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예컨대, 사용자 데이터그램 프로토콜 (UDP) 을 준수할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 각각은, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (DSP) 들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (FPGA) 들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합과 같은 다양한 적합한 인코더 회로부 중 임의의 것으로서 구현될 수도 있다. 이 기법들이 부분적으로 소프트웨어로 구현되면, 디바이스는 그 소프트웨어에 대한 명령들을 적합한 비일시적 컴퓨터 판독가능 매체에 저장할 수도 있고 그 명령들을 하드웨어로 하나 이상의 프로세서들을 이용하여 실행함으로써 본 개시물의 기법들을 수행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있고, 이들 중 어느 하나는 결합형 인코더/디코더 (코덱 (CODEC)) 의 부분으로서 각각의 디바이스에 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간략히 언급된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들 각각은 비디오의 부분을 형성하는 스틸 이미지이다. 일부 경우들에서, 픽처는 비디오 "프레임" 이라고 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 생성할 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 생성하기 위해, 비디오 인코더 (20) 는 비디오 데이터에서의 각각의 픽처에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 대해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 일련의 코딩된 픽처들 및 연관된 데이터를 생성할 수도 있다. 연관된 데이터는 비디오 파라미터 세트 (video parameter set; VPS) 들, 시퀀스 파라미터 세트 (sequence parameter set; SPS) 들, 픽처 파라미터 세트 (picture parameter set; PPS) 들, 적응 파라미터 세트 (adaptation parameter set; APS) 들, 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 픽처들의 0 개 이상의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 0 개 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변화할 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 생성하기 위해, 비디오 인코더 (20) 는 픽처를 동일하게 사이징된 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2 차원 어레이일 수도 있다. 비디오 블록들 각각은 트리블록과 연관된다. 일부 경우들에서, 트리블록은 최대 코딩 유닛 (largest coding unit; LCU) 이라고 지칭될 수도 있다. HEVC 의 트리블록들은 이전 표준들, 예컨대 H.264/AVC 의 매크로블록들과 대체로 유사할 수도 있다. 그러나, 트리블록이 특정 사이즈로 반드시 제한되는 것은 아니고 하나 이상의 코딩 유닛 (CU) 들을 포함할 수도 있다. 비디오 인코더 (20) 는, 트리블록들의 비디오 블록들을, CU들, 그에 의해 명칭 "트리블록들" 과 연관된 비디오 블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 이용할 수도 있다.
일부 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들 각각은 정수 개수의 CU들을 포함할 수도 있다. 일부 경우들에서, 슬라이스는 정수 개수의 트리블록들을 포함한다. 다른 경우들에서, 슬라이스의 경계가 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 그 슬라이스와 연관된 인코딩된 데이터를 생성할 수도 있다. 슬라이스와 연관된 인코딩된 데이터는 "코딩된 슬라이스" 라고 지칭될 수도 있다.
코딩된 슬라이스를 생성하기 위해, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 생성할 수도 있다. 코딩된 트리블록은 트리블록의 인코딩된 버전을 표현하는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 생성할 때, 비디오 인코더 (20) 는 래스터 스캔 순서에 따라 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다 (예를 들어, 인코딩할 수도 있다). 예를 들어, 비디오 인코더 (20) 가 슬라이스에서의 트리블록들 각각을 인코딩할 때까지, 비디오 인코더 (20) 는 슬라이스에서의 트리블록들의 최상단 로우를 가로질러 좌에서 우로 진행한 후에, 트리블록들의 다음의 하위 로우를 가로질러 좌에서 우로 진행하는 등의 순서로 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라 트리블록들을 인코딩한 결과로서, 주어진 트리블록의 상측 및 좌측의 트리블록들은 인코딩되었을 수도 있지만, 주어진 트리블록의 하측 및 우측의 트리블록들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 상측 및 좌측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때 주어진 트리블록의 하측 및 우측의 트리블록들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수도 있다.
코딩된 트리블록을 생성하기 위해, 비디오 인코더 (20) 는 트리블록의 비디오 블록에 대한 쿼드트리 파티셔닝을 재귀적으로 수행하여 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할할 수도 있다. 더 작은 비디오 블록들 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수도 있다. 파티셔닝된 CU 는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 CU 는, 비디오 블록이 다른 CU들과 연관된 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서의 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 나타낼 수도 있다. CU 의 비디오 블록은 형상이 정방형일 수도 있다. CU 의 비디오 블록의 사이즈 (예를 들어, CU 의 사이즈) 는 8x8 픽셀들부터 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예를 들어, 트리블록의 사이즈) 까지의 범위에 있을 수도 있다.
비디오 인코더 (20) 는 z-스캔 순서에 따라 트리블록의 각각의 CU 에 대해 인코딩 동작들을 수행할 수도 있다 (예를 들어, 인코딩할 수도 있다). 다시 말해, 비디오 인코더 (20) 는 상부좌측 CU, 상부우측 CU, 하부좌측 CU, 그리고 그 후에 하부우측 CU 를 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관된 CU들을 z-스캔 순서에 따라 인코딩할 수도 있다. 다시 말해, 비디오 인코더 (20) 는 상부좌측 서브-블록과 연관된 CU, 상부우측 서브-블록과 연관된 CU, 하부좌측 서브-블록과 연관된 CU, 그리고 그 후에 하부우측 서브-블록과 연관된 CU 를 그 순서로 인코딩할 수도 있다.
z-스캔 순서에 따라 트리블록의 CU들을 인코딩한 결과로서, 주어진 CU 의 상측, 상부-좌측, 상부-우측, 좌측, 및 하부-좌측의 CU들은 인코딩되었을 수도 있다. 주어진 CU 의 하측 및 우측의 CU들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 일부 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 다른 CU들을 인코딩함으로써 생성된 정보에 액세스하는 것이 불가능할 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 그 CU 에 대해 하나 이상의 예측 유닛 (PU) 들을 생성할 수도 있다. CU 의 PU들 각각은 CU 의 비디오 블록 내의 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대해 예측된 비디오 블록을 생성할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측 또는 인터 예측을 이용할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인트라 예측을 이용하는 경우, CU 는 인트라 예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관된 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 생성하기 위해 인터 예측을 이용하는 경우, CU 는 인터 예측된 CU 이다.
게다가, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 생성할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 나타낼 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내의 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관된 픽처 이외의 픽처일 수도 있다. 일부 경우들에서, PU 의 참조 블록은 PU 의 "참조 샘플" 이라고도 또한 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU들에 대한 예측된 비디오 블록들을 생성한 후에, 비디오 인코더 (20) 는 CU 의 PU들에 대한 예측된 비디오 블록들에 기초하여 CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU들에 대한 예측된 비디오 블록들과 CU 의 오리지널 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수도 있다.
게다가, 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터를 CU 의 변환 유닛 (TU) 들과 연관된 잔차 데이터의 하나 이상의 블록들 (예를 들어, 잔차 비디오 블록들) 로 파티셔닝하기 위해 CU 의 잔차 데이터에 대해 재귀적 쿼드트리 파티셔닝을 수행할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 TU들과 연관된 변환 계수 블록들 (예를 들어, 변환 계수들의 블록들) 을 생성하기 위해 TU들과 연관된 잔차 비디오 블록들에 하나 이상의 변환들을 적용할 수도 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2 차원 (2D) 매트릭스일 수도 있다.
변환 계수 블록을 생성한 후에, 비디오 인코더 (20) 는 변환 계수 블록에 대해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들을 표현하는데 이용된 데이터의 양을 가능하다면 감소시키기 위해 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 변환 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 버림 (round down) 될 수도 있고, 여기서 n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (quantization parameter; QP) 값과 연관시킬 수도 있다. CU 와 연관된 QP 값은 비디오 인코더 (20) 가 CU 와 연관된 변환 계수 블록들을 양자화하는 방법을 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관된 QP 값을 조정함으로써 그 CU 와 연관된 변환 계수 블록들에 적용되는 양자화의 정도를 조정할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후에, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서의 변환 계수들을 표현하는 신택스 엘리먼트들의 세트들을 생성할 수도 있다. 비디오 인코더 (20) 는 엔트로피 인코딩 동작들, 예컨대 콘텍스트 적응 이진 산술 코딩 (Context Adaptive Binary Arithmetic Coding; CABAC) 동작들을 이들 신택스 엘리먼트들의 일부에 적용할 수도 있다. 콘텐츠 적응 가변 길이 코딩 (content adaptive variable length coding; CAVLC), 확률 간격 파티셔닝 엔트로피 (probability interval partitioning entropy; PIPE) 코딩, 또는 다른 이진 산술 코딩과 같은 다른 엔트로피 코딩 기법들이 또한 이용될 수 있다.
비디오 인코더 (20) 에 의해 생성된 비트스트림은 일련의 네트워크 추상화 계층 (NAL) 유닛들을 포함할 수도 있다. NAL 유닛들 각각은 NAL 유닛에서의 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 향상 정보 (supplemental enhancement information; SEI), 액세스 유닛 구분문자 (delimiter), 필러 (filler) 데이터, 또는 다른 타입의 데이터를 표현하는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 다양한 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 생성된 비트스트림을 수신할 수도 있다. 그 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 그 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 비디오 데이터의 픽처들을 재구성할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 재구성하기 위한 프로세스는 일반적으로 그 신택스 엘리먼트들을 생성하기 위해 비디오 인코더 (20) 에 의해 수행된 프로세스와 상반될 수도 있다.
비디오 디코더 (30) 가 CU 와 연관된 신택스 엘리먼트들을 추출한 후에, 비디오 디코더 (30) 는 그 신택스 엘리먼트들에 기초하여 CU 의 PU들에 대한 예측된 비디오 블록들을 생성할 수도 있다. 또한, 비디오 디코더 (30) 는 CU 의 TU들과 연관된 변환 계수 블록들을 역 양자화할 수도 있다. 비디오 디코더 (30) 는 CU 의 TU들과 연관된 잔차 비디오 블록들을 재구성하기 위해 변환 계수 블록들에 대해 역 변환들을 수행할 수도 있다. 예측된 비디오 블록들을 생성하고 잔차 비디오 블록들을 재구성한 후에, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여 CU 의 비디오 블록을 재구성할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 CU들의 비디오 블록들을 재구성할 수도 있다.
비디오 인코더
도 2a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 인코더 (20) 의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 비디오 프레임의 단일 계층을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 인코더 (20) 는, 도 4 및 도 5 에 대해 위에서 그리고 아래에서 더 상세히 설명되는 NoOutputOfPriorPicsFlag 를 추론하는 방법들 및 관련된 프로세스들을 포함하지만 이들로 제한되지 않는, 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 예로서, 예측 프로세싱 유닛 (100) 은 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 다른 실시형태에서, 비디오 인코더 (20) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성되는 옵션적인 인터-계층 예측 유닛 (128) 을 포함한다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (100) (예를 들어, 인터 예측 유닛 (121) 및/또는 인트라 예측 유닛 (126)) 에 의해 수행될 수 있으며, 이 경우 인터-계층 예측 유닛 (128) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 그와 같이 제한되지 않는다. 일부 예들에서, 본 개시물에서 설명되는 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 중에서 공유될 수도 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적들을 위해, 본 개시물은 HEVC 코딩의 맥락에서 비디오 인코더 (20) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 2b 에 관해 추가로 설명되는 바와 같이, 비디오 인코더 (20) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 복제될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간 리던던시를 감소시키거나 또는 제거하기 위해 공간 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접 프레임들 또는 픽처들 내의 비디오에서 시간 리던던시를 감소시키거나 또는 제거하기 위해 시간 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 압축 모드들 중 임의의 코딩 모드를 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중 임의의 코딩 모드를 지칭할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능성 컴포넌트들을 포함한다. 비디오 인코더 (20) 의 기능성 컴포넌트들은 예측 프로세싱 유닛 (100), 잔차 생성 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역 양자화 유닛 (108), 역 변환 유닛 (110), 재구성 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터-계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다. 게다가, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 도 2a 의 예에서 설명의 목적들을 위해 개별적으로 표현된다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 다양한 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 비디오 소스 (18) (예를 들어, 도 1a 또는 도 1b 에서 도시됨) 또는 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 표현할 수도 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더 (20) 는 픽처들 각각에 대해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 부분으로서, 비디오 인코더 (20) 는 그 슬라이스에서의 트리블록들에 대해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 점진적으로 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 대해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4 개의 동일하게 사이징된 서브-블록들로 파티셔닝하고, 그 서브-블록들 중 하나 이상을 4 개의 동일하게 사이징된 서브-서브-블록들로 파티셔닝하는 것 등을 할 수도 있다.
CU들과 연관된 비디오 블록들의 사이즈들은 8x8 샘플들로부터 64x64 샘플들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위에 있을 수도 있다. 본 개시물에서, "NxN" 및 "N×N" 은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예를 들어, 16x16 샘플들 또는 16×16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향의 16 개 샘플들 (y = 16) 과 수평 방향의 16 개 샘플들 (x = 16) 을 갖는다. 마찬가지로, NxN 블록은 일반적으로 수직 방향의 N 개 샘플들과 수평 방향의 N 개 샘플들을 가지며, 여기서 N 은 음이 아닌 정수 값을 표현한다.
게다가, 트리블록에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 트리블록에 대해 계층적 쿼드트리 데이터 구조를 생성할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4 개의 서브-블록들로 파티셔닝하는 경우, 루트 노드는 쿼드트리 데이터 구조에서 4 개의 자식 노드들을 갖는다. 자식 노드들 각각은 서브-블록들 중 하나의 서브-블록과 연관된 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중 하나를 4 개의 서브-서브-블록들로 파티셔닝하는 경우, 서브-블록과 연관된 CU 에 대응하는 노드는 서브-서브-블록들 중 하나의 서브-서브-블록과 연관된 CU 에 각각이 대응하는 4 개의 자식 노드들을 가질 수도 있다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예를 들어, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드가 그 노드에 대응하는 CU 의 비디오 블록이 4 개의 서브-블록들로 파티셔닝 (예를 들어, 분할) 되는지 여부를 나타내는 분할 플래그를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 의 비디오 블록이 서브-블록들로 분할되는지 여부에 의존할 수도 있다. 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서의 리프 (leaf) 노드에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 표현하는 데이터를 생성한다.
CU 에 대해 인코딩 동작을 수행하는 부분으로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU들 중에서 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다양한 PU 사이즈들을 지원할 수도 있다. 특정 CU 의 사이즈가 2Nx2N 이라고 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들, 및 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적 PU 사이즈들에서의 인터 예측을 지원할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭 파티셔닝을 또한 지원할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 CU 의 비디오 블록의 측면들과 직각들로 만나지 않는 경계를 따르는 CU 의 PU들 중에서 CU 의 비디오 블록을 파티셔닝하기 위해 기하학적 파티셔닝을 수행할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 대해 인터 예측을 수행할 수도 있다. 인터 예측은 시간적 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 생성할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관된 픽처 이외의 픽처들 (예를 들어, 참조 픽처들) 의 모션 정보 및 디코딩된 샘플들에 기초하여 PU 에 대한 예측된 비디오 블록을 생성할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 생성되는 예측된 비디오 블록은 인터 예측된 비디오 블록이라고 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 CU 의 PU 가 I 슬라이스에 있는지, P 슬라이스에 있는지, 또는 B 슬라이스에 있는지 여부에 의존하여 그 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들이 인트라 예측된다. 그에 의해, PU 가 I 슬라이스에 있는 경우, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 대해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스에 있는 경우, PU 를 포함하는 픽처는 " 리스트 0" 이라고 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들 각각은 다른 픽처들의 인터 예측을 위해 이용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 관해 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 검색할 수도 있다. PU 의 참조 블록은 PU 의 비디오 블록에서의 샘플들에 가장 가깝게 대응하는 샘플들의 세트, 예를 들어, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정하기 위해 다양한 메트릭들을 이용할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 절대 차이 합 (sum of absolute difference; SAD), 제곱 차이 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 얼마나 가깝게 대응하는지를 결정할 수도 있다.
P 슬라이스에서 PU 의 참조 블록을 식별한 후에, 모션 추정 유닛 (122) 은 참조 블록을 포함하는 리스트 0 에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU 와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 다양한 예들에서, 모션 추정 유닛 (122) 은 모션 벡터들을 가변하는 정밀도들로 생성할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 (fractional) 샘플 정밀도로 모션 벡터들을 생성할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서 정수-포지션 샘플 값들로부터 보간될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별되는 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
PU 가 B 슬라이스에 있는 경우, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 이라고 지칭되는, 참조 픽처들의 2 개의 리스트들과 연관될 수도 있다. 일부 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 및 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
게다가, PU 가 B 슬라이스에 있는 경우, 모션 추정 유닛 (122) 은 PU 에 대해 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대해 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 또는 리스트 1 에서의 참조 픽처들을 검색할 수도 있다. 모션 추정 유닛 (122) 은 그 후에 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서의 참조 픽처를 나타내는 참조 인덱스, 및 PU 와 참조 블록 사이의 공간적 변위를 나타내는 모션 벡터를 생성할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 에서의 참조 픽처인지 또는 리스트 1 에서의 참조 픽처인지 여부를 나타낼 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 나타낸 참조 블록에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대한 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 검색할 수도 있고 또한 PU 에 대한 다른 참조 블록에 대해 리스트 1 에서의 참조 픽처들을 검색할 수도 있다. 모션 추정 유닛 (122) 은 그 후에 참조 블록들을 포함하는 리스트 0 및 리스트 1 에서의 참조 픽처들을 나타내는 참조 인덱스들, 및 참조 블록들과 PU 사이의 공간적 변위들을 나타내는 모션 벡터들을 생성할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 나타낸 참조 블록들에 기초하여 PU 의 예측된 비디오 블록을 생성할 수도 있다.
일부 경우들에서, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지 않는다. 오히려, 모션 추정 유닛 (122) 은 다른 PU 의 모션 정보에 관련해서 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃 PU 의 모션 정보와 충분히 유사하다고 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은, PU 가 이웃 PU 와 동일한 모션 정보를 갖는다는 것을 비디오 디코더 (30) 에게 나타내는 값을, PU 와 연관된 신택스 구조에서, 나타낼 수도 있다. 다른 예에서, 모션 추정 유닛 (122) 은, PU 와 연관된 신택스 구조에서, 이웃 PU 와 모션 벡터 차이 (MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와 나타낸 이웃 PU 의 모션 벡터 사이의 차이를 나타낸다. 비디오 디코더 (30) 는 나타낸 이웃 PU 의 모션 벡터 및 모션 벡터 차이를 이용하여 PU 의 모션 벡터를 결정할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링하는 것이 가능할 수도 있다.
도 5 를 참조하여 아래에 추가로 논의되는 바와 같이, 예측 프로세싱 유닛 (100) 은 도 5 에 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩 (예를 들어, 인코딩 또는 디코딩) 하도록 구성될 수도 있다. 예를 들어, 인터 예측 유닛 (121) (예를 들어, 모션 추정 유닛 (122) 및/또는 모션 보상 유닛 (124) 을 통함), 인트라 예측 유닛 (126), 또는 인터-계층 예측 유닛 (128) 은 도 5 에 예시된 방법들을 함께 또는 개별적으로 수행하도록 구성될 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 부분으로서, 인트라 예측 유닛 (126) 은 CU 의 PU들에 대해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간적 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터를 동일한 픽처의 다른 PU들의 디코딩된 샘플들에 기초하여 생성할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 다양한 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU 에 대해 인트라 예측을 수행하기 위해, 인트라 예측 유닛 (126) 은 PU 에 대한 예측 데이터의 다수의 세트들을 생성하기 위해 다수의 인트라 예측 모드들을 이용할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 대한 예측 데이터의 세트를 생성하기 위해 인트라 예측 모드를 이용할 때, 인트라 예측 유닛 (126) 은 이웃 PU들의 비디오 블록들로부터의 샘플들을 인트라 예측 모드와 연관된 방향 및/또는 그래디언트에서 PU 의 비디오 블록을 가로질러 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대해 좌측에서 우측으로, 상측에서 하측으로의 인코딩 순서를 가정하면, 이웃 PU들은 PU 의 상측, 상부 우측, 상부 좌측, 또는 좌측에 있을 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 의존하여 다양한 개수의 인트라 예측 모드들, 예를 들어, 33 개의 방향성 인트라 예측 모드들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대한 예측 데이터를 PU 에 대한 모션 보상 유닛 (124) 에 의해 생성된 예측 데이터 또는 PU 에 대한 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터 중에서 선택할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 생성된 예측 데이터를 선택하는 경우, 예측 프로세싱 유닛 (100) 은 PU들에 대한 예측 데이터를 생성하는데 이용했던 인트라 예측 모드, 예를 들어, 선택된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드를 다양한 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해, 이웃 PU 의 인트라 예측 모드는 현재 PU 에 대한 가장 가능성있는 모드일 수도 있다. 따라서, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 신택스 엘리먼트를 생성할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 스케일러블 비디오 코딩에서 이용가능한 하나 이상의 상이한 계층들 (예를 들어, 기본 또는 참조 계층) 을 이용하여 현재 블록 (예를 들어, EL 에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 그에 의해 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 병치된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다. 인터-계층 예측 스킴들 각각은 아래에 더 상세히 논의된다.
예측 프로세싱 유닛 (100) 이 CU 의 PU들에 대한 예측 데이터를 선택한 후에, 잔차 생성 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU들의 예측된 비디오 블록들을 감산함으로써 (예를 들어, 마이너스 부호로 나타내어짐) CU 에 대한 잔차 데이터를 생성할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서의 샘플들의 상이한 샘플 컴포넌트들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 루미넌스 컴포넌트들과 CU 의 오리지널 비디오 블록에서의 샘플들의 루미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 또한, CU 의 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 크로미넌스 컴포넌트들과 CU 의 오리지널 비디오 블록에서의 샘플들의 크로미넌스 컴포넌트들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝하기 위해 쿼드트리 파티셔닝을 수행할 수도 있다. 각각의 미분할된 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관된 잔차 비디오 블록들의 사이즈들 및 포지션들은 그 CU 의 PU들과 연관된 비디오 블록들의 사이즈들 및 포지션들에 기초할 수도 있거나 또는 기초하지 않을 수도 있다. "잔차 쿼드 트리" (residual quad tree; RQT) 로서 알려진 쿼드트리 구조가 잔차 비디오 블록들 각각과 연관된 노드들을 포함할 수도 있다. CU 의 TU들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관된 잔차 비디오 블록에 적용하는 것에 의해 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 생성할 수도 있다. 변환 계수 블록들 각각은 변환 계수들의 2D 매트릭스일 수도 있다. 변환 프로세싱 유닛 (104) 은 다양한 변환들을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (discrete cosine transform; DCT), 방향성 변환, 또는 개념적으로 유사한 변환을 TU 와 연관된 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관된 변환 계수 블록을 생성한 후에, 양자화 유닛 (106) 은 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관된 QP 값에 기초하여 CU 의 TU 와 연관된 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 다양한 방법들로 QP 값을 CU 와 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관된 트리블록에 대해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 대해 인코딩 동작을 다수 회 수행하는 것에 의해 트리블록의 다수의 코딩된 표현들을 생성할 수도 있다. 비디오 인코더 (20) 는 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 생성할 때 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서의 CU 와 연관될 때 그 주어진 QP 값이 그 CU 와 연관된다는 것을 시그널링할 수도 있다.
역 양자화 유닛 (108) 및 역 변환 유닛 (110) 은 역 양자화 및 역 변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 재구성할 수도 있다. 재구성 유닛 (112) 은 예측 프로세싱 유닛 (100) 에 의해 생성된 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 재구성된 잔차 비디오 블록을 가산하여 TU 와 연관된 재구성된 비디오 블록을 생성할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이러한 방법으로 재구성함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 재구성할 수도 있다.
재구성 유닛 (112) 이 CU 의 비디오 블록을 재구성한 후에, 필터 유닛 (113) 은 CU 와 연관된 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위해 디블록킹 (deblocking) 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후에, 필터 유닛 (113) 은 CU 의 재구성된 비디오 블록을 디코딩된 픽처 버퍼 (114) 에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 후속 픽처들의 PU들에 대해 인터 예측을 수행하기 위해 재구성된 비디오 블록을 포함하는 참조 픽처를 이용할 수도 있다. 또한, 인트라 예측 유닛 (126) 은 CU 와 동일한 픽처에서의 다른 PU들에 대해 인트라 예측을 수행하기 위해 디코딩된 픽처 버퍼 (114) 에서의 재구성된 비디오 블록들을 이용할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능성 컴포넌트들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있고 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 생성하기 위해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 그 데이터에 대해 콘텍스트 적응 가변 길이 코딩 (CAVLC) 동작, CABAC 동작, 가변 대 가변 (variable-to-variable; V2V) 길이 코딩 동작, 신택스 기반 콘텍스트 적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 다른 타입의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 부분으로서, 엔트로피 인코딩 유닛 (116) 은 콘텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있는 경우, 콘텍스트 모델은 특정 값들을 갖는 특정 빈들의 확률들의 추정치들을 나타낼 수도 있다. CABAC 의 맥락에서, "빈 (bin)" 이라는 용어는 신택스 엘리먼트의 이진화된 (binarized) 버전의 비트를 지칭하기 위해 사용된다.
다중 계층 비디오 인코더
도 2b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 다중 계층 비디오 인코더 (23) (또한 단순히 비디오 인코더 (23) 라고도 지칭됨) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 다중 계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 인코더 (23) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 와 비디오 인코더 (20B) 를 포함하는데, 이들 각각은 비디오 인코더 (20) 로서 구성될 수도 있고 비디오 인코더 (20) 에 대해 상술된 기능들을 수행할 수도 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 인코더들 (20A 및 20B) 은 비디오 인코더 (20) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 인코더 (23) 가 2 개의 비디오 인코더들 (20A 및 20B) 을 포함하는 것으로 예시되지만, 비디오 인코더 (23) 는 그와 같이 제한되지 않고 임의의 개수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱 또는 인코딩될 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에 프레임들보다 더 많은 인코더 계층들을 포함시킬 수도 있다. 이러한 일부 경우들에서, 비디오 인코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브 (inactive) 할 수도 있다.
비디오 인코더들 (20A 및 20B) 에 부가적으로, 비디오 인코더 (23) 는 리샘플링 유닛 (90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은, 일부 경우들에서, 예를 들어, 향상 계층을 생성하기 위해 수신된 비디오 프레임의 기본 계층을 업샘플링할 수도 있다. 리샘플링 유닛 (90) 은 다른 정보가 아니라 프레임의 수신된 기본 계층과 연관되는 특정 정보를 업샘플링할 수도 있다. 예를 들어, 리샘플링 유닛 (90) 은 기본 계층의 공간적 사이즈 또는 개수의 픽셀들을 업샘플링할 수도 있지만, 그 개수의 슬라이스들 또는 픽처 순서 카운트는 일정하게 유지할 수도 있다. 일부 경우들에서, 리샘플링 유닛 (90) 은 수신된 비디오를 프로세싱하지 않을 수도 있거나 및/또는 옵션적일 수도 있다. 예를 들어, 일부 경우들에서, 예측 프로세싱 유닛 (100) 은 업샘플링을 수행할 수도 있다. 일부 실시형태들에서, 리샘플링 유닛 (90) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. 기본 계층, 또는 액세스 유닛에서의 하위 계층을 업샘플링하는 것으로서 주로 설명되었지만, 일부 경우들에서, 리샘플링 유닛 (90) 은 계층을 다운샘플링할 수도 있다. 예를 들어, 비디오 대역폭의 스트리밍이 감소되는 동안이라면, 프레임이 업샘플링되는 대신에 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 하위 계층 인코더 (예를 들어, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 인코더와 동일한 액세스 유닛에서 픽처를 인코딩하도록 구성된 상위 계층 인코더 (예를 들어, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부 경우들에서, 상위 계층 인코더는 하위 계층 인코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에는 하나 이상의 상위 계층 인코더들이 있을 수도 있다.
일부 경우들에서, 리샘플링 유닛 (90) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처는 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 직접적으로, 또는 적어도 리샘플링 유닛 (90) 에 제공되는 일 없이 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터와 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 리샘플링 없이 비디오 인코더 (20B) 로 제공될 수도 있다.
일부 실시형태들에서, 비디오 인코더 (23) 는 하위 계층 인코더에 제공될 비디오 데이터를 그 비디오 데이터가 비디오 인코더 (20A) 에 제공되기 전에 다운샘플링 유닛 (94) 을 이용하여 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링 또는 다운샘플링하는 것이 가능한 리샘플링 유닛 (90) 일 수도 있다. 또 다른 실시형태들에서, 다운샘플링 유닛 (94) 은 생략될 수도 있다.
도 2b 에 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (98), 또는 mux 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 조합된 비트 스트림을 출력할 수 있다. 조합된 비트스트림은 비디오 인코더들 (20A 및 20B) 각각으로부터 비트스트림을 취득하고 주어진 시간에 비트스트림이 출력되는 것을 교번시킴으로써 생성될 수도 있다. 일부 경우들에서 2 개 (또는 2 개보다 더 많은 비디오 인코더 계층들에서는 그 이상) 의 비트스트림들로부터의 비트들이 한 번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서 비트스트림들은 상이하게 조합된다. 예를 들어, 출력 비트스트림은 한 번에 1 블록씩 선택된 비트스트림을 교번시킴으로써 생성될 수도 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 각각으로부터 1 아닌 수 : 1 의 비율의 블록들을 출력함으로써 생성될 수도 있다. 예를 들어, 비디오 인코더 (20A) 로부터 출력되는 각각의 블록에 대해 2 개의 블록들이 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부 실시형태들에서, mux (98) 로부터의 출력 스트림은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 비디오 인코더 (23) 외부의 시스템으로부터, 예컨대 소스 디바이스 (12) 를 포함하는 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 조합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예를 들어, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 인코더 (23) 로부터의 원하는 해상도 출력을 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
비디오 디코더
도 3a 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 비디오 디코더 (30) 의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 비디오 프레임의 단일 계층을, 예컨대 HEVC 에 대해, 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (30) 는, 도 4 및 도 5 에 대해 위에서 그리고 아래에서 더 상세히 설명되는 NoOutputOfPriorPicsFlag 를 추론하는 방법들 및 관련된 프로세스들을 포함하지만 이들로 제한되지 않는, 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 예로서, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164) 은 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다. 하나의 실시형태에서, 비디오 디코더 (30) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성되는 인터-계층 예측 유닛 (166) 을 옵션적으로 포함할 수도 있다. 다른 실시형태들에서, 인터-계층 예측은 예측 프로세싱 유닛 (152) (예를 들어, 모션 보상 유닛 (162) 및/또는 인트라 예측 유닛 (164)) 에 의해 수행될 수 있으며, 이 경우 인터-계층 예측 유닛 (166) 은 생략될 수도 있다. 그러나, 본 개시물의 양태들은 그와 같이 제한되지 않는다. 일부 예들에서, 본 개시물에서 설명되는 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들 중에서 공유될 수도 있다. 일부 예들에서, 부가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적들을 위해, 본 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 설명한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에 도시된 예는 단일 계층 코덱을 위한 것이다. 그러나, 도 3b 에 관해 추가로 설명되는 바와 같이, 비디오 디코더 (30) 의 일부 또는 전부는 다중 계층 코덱의 프로세싱을 위해 복제될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능성 컴포넌트들을 포함한다. 비디오 디코더 (30) 의 기능성 컴포넌트들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 재구성 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대해 설명된 인코딩 패스 (pass) 와는 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 그 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 대해 파싱 동작을 수행할 수도 있다. 비트스트림에 대해 파싱 동작을 수행한 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역 양자화 유닛 (154), 역 변환 유닛 (156), 재구성 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성하는 재구성 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛들, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터의 시퀀스 파라미터 세트들, 픽처 파라미터 세트 NAL 유닛들로부터의 픽처 파라미터 세트들, SEI NAL 유닛들로부터의 SEI 데이터 등을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
또한, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하고 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 관계된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복구하기 위해 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 대해 엔트로피 디코딩 동작들, 예컨대 CABAC 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 부분으로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관된 신택스 엘리먼트들을 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 그 후에 신택스 엘리먼트들의 일부에 대해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 대해 파싱 동작을 수행한 후에, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위해, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대한 재구성 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관된 잔차 비디오 블록을 재구성할 수도 있다.
TU 에 대해 재구성 동작을 수행하는 부분으로서, 역 양자화 유닛 (154) 은 TU 와 연관된 변환 계수 블록을 역 양자화, 예를 들어, 양자화해제 (de-quantize) 할 수도 있다. 역 양자화 유닛 (154) 은 HEVC 에 대해 제안된 또는 H.264 디코딩 표준에 의해 정의된 역 양자화 프로세스들과 유사한 방식으로 변환 계수 블록을 역 양자화할 수도 있다. 역 양자화 유닛 (154) 은 변환 계수 블록의 CU 에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 (QP) 를 이용하여 양자화 정도 및, 이와 마찬가지로, 역 양자화 유닛 (154) 이 적용할 역 양자화 정도를 결정할 수도 있다.
역 양자화 유닛 (154) 이 변환 계수 블록을 역 양자화한 후에, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 TU 에 대한 잔차 비디오 블록을 생성할 수도 있다. 역 변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 생성하기 위해 역 변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역 변환 유닛 (156) 은 역 DCT, 역 정수 변환, 역 카루넨-뢰베 변환 (Karhunen-Loeve transform; KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수도 있다. 일부 예들에서, 역 변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여 변환 계수 블록에 적용할 역 변환을 결정할 수도 있다. 이러한 예들에서, 역 변환 유닛 (156) 은 변환 계수 블록과 연관된 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여 역 변환을 결정할 수도 있다. 다른 예들에서, 역 변환 유닛 (156) 은 하나 이상의 코딩 특성들, 예컨대 블록 사이즈, 코딩 모드 등으로부터 역 변환을 추론할 수도 있다. 일부 예들에서, 역 변환 유닛 (156) 은 캐스케이드식 (cascaded) 역 변환을 적용할 수도 있다.
일부 예들에서, 모션 보상 유닛 (162) 은 보간 필터들에 기초하여 보간을 수행하는 것에 의해 PU 의 예측된 비디오 블록을 정교화할 수도 있다. 서브-샘플 정밀도를 갖는 모션 보상을 위해 이용될 보간 필터들에 대한 식별자들은 신택스 엘리먼트들에 포함될 수도 있다. 모션 보상 유닛 (162) 은 PU 의 예측된 비디오 블록의 생성 동안에 비디오 인코더 (20) 에 의해 이용된 동일한 보간 필터들을 이용하여 참조 블록의 서브-정수 샘플들에 대한 보간된 값들을 계산할 수도 있다. 모션 보상 유닛 (162) 은 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 수신된 신택스 정보에 따라 결정하고 그 보간 필터들을 이용하여 예측된 비디오 블록을 생성할 수도 있다.
도 5 를 참조하여 아래에 추가로 논의되는 바와 같이, 예측 프로세싱 유닛 (152) 은 도 5 에 예시된 방법들을 수행함으로써 PU (또는 임의의 다른 참조 계층 및/또는 향상 계층 블록들 또는 비디오 유닛들) 를 코딩 (예를 들어, 인코딩 또는 디코딩) 할 수도 있다. 예를 들어, 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 또는 인터-계층 예측 유닛 (166) 은 도 5 에 예시된 방법들을 함께 또는 개별적으로 수행하도록 구성될 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩되는 경우, 인트라 예측 유닛 (164) 은 PU 에 대한 예측된 비디오 블록을 생성하기 위해 인트라 예측을 수행할 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하기 위해 이용할 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부 경우들에서, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재 PU 의 인트라 예측 모드를 결정하기 위해 다른 PU 의 인트라 예측 모드를 이용한다는 것을 나타낼 수도 있다. 예를 들어, 현재 PU 의 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해, 이웃 PU 의 인트라 예측 모드는 현재 PU 에 대한 가장 가능성있는 모드일 수도 있다. 그에 의해, 이 예에서, 비트스트림은 PU 의 인트라 예측 모드가 이웃 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수도 있다. 인트라 예측 유닛 (164) 은 그 후에 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여 PU 에 대한 예측 데이터 (예를 들어, 예측된 샘플들) 를 생성하기 위해 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 인터-계층 예측 유닛 (166) 을 또한 포함할 수도 있다. 인터-계층 예측 유닛 (166) 은 스케일러블 비디오 코딩에서 이용가능한 하나 이상의 상이한 계층들 (예를 들어, 기본 또는 참조 계층) 을 이용하여 현재 블록 (예를 들어, EL 에서의 현재 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측이라고 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 인터-계층 리던던시를 감소시키는 예측 방법들을 활용하여, 그에 의해 코딩 효율을 개선시키고 연산 리소스 요건들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 향상 계층에서 현재 블록을 예측하기 위해 기본 계층에서의 병치된 블록들의 재구성물을 이용한다. 인터-계층 모션 예측은 향상 계층에서 모션을 예측하기 위해 기본 계층의 모션 정보를 이용한다. 인터-계층 잔차 예측은 향상 계층의 잔차를 예측하기 위해 기본 계층의 잔차를 이용한다. 인터-계층 예측 스킴들 각각은 아래에 더 상세히 논의된다.
재구성 유닛 (158) 은 CU 의 TU들과 연관된 잔차 비디오 블록들 및 그 CU 의 PU들의 예측된 비디오 블록들, 예를 들어, 인트라 예측 데이터 또는 인터 예측 데이터 중 어느 하나를, 적용가능한 것으로서 이용하여, CU 의 비디오 블록을 재구성할 수도 있다. 따라서, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여 예측된 비디오 블록 및 잔차 비디오 블록을 생성할 수도 있고 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 생성할 수도 있다.
재구성 유닛 (158) 이 CU 의 비디오 블록을 재구성한 후에, 필터 유닛 (159) 은 CU 와 연관된 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. CU 와 연관된 블록킹 아티팩트들을 감소시키기 위해 필터 유닛 (159) 이 디블록킹 동작을 수행한 후에, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속하는 모션 보상, 인트라 예측, 및 디스플레이 디바이스, 예컨대 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 상의 프레젠테이션을 위해 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는, 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 대해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
다중 계층 디코더
도 3b 는 본 개시물에서 설명되는 양태들에 따른 기법들을 구현할 수도 있는 다중 계층 비디오 디코더 (33) (또한 단순히 비디오 디코더 (33) 라고도 지칭됨) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 다중 계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해, 프로세싱하도록 구성될 수도 있다. 추가로, 비디오 디코더 (33) 는 본 개시물의 기법들 중 임의의 것 또는 모두를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 와 비디오 디코더 (30B) 를 포함하는데, 이들 각각은 비디오 디코더 (30) 로서 구성될 수도 있고 비디오 디코더 (30) 에 대해 상술된 기능들을 수행할 수도 있다. 추가로, 참조 부호들의 재사용으로 나타낸 바와 같이, 비디오 디코더들 (30A 및 30B) 은 비디오 디코더 (30) 로서 시스템들과 서브시스템들의 적어도 일부를 포함할 수도 있다. 비디오 디코더 (33) 가 2 개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로 예시되지만, 비디오 디코더 (33) 는 그와 같이 제한되지 않고 임의의 개수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임을 위해 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5 개의 픽처들을 포함하는 액세스 유닛은 5 개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱 또는 디코딩될 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에 프레임들보다 더 많은 디코더 계층들을 포함시킬 수도 있다. 이러한 일부 경우들에서, 비디오 디코더 계층들의 일부는 일부 액세스 유닛들을 프로세싱할 때 인액티브할 수도 있다.
비디오 디코더들 (30A 및 30B) 에 부가적으로, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 기본 계층을 업샘플링하여 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 부가될 향상된 계층을 생성할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 에 저장될 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 에 대해 설명된 실시형태들의 일부 또는 전부를 포함할 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트를 준수하도록 계층을 업샘플링하고 하나 이상의 슬라이스들을 재조직화, 재정의, 변경, 또는 조정하도록 구성된다. 일부 경우들에서, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 하위 계층 디코더 (예를 들어, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는 픽처와 연관된 픽처 정보) 을 수신하도록 그리고 그 픽처 (또는 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 그 후에, 이 업샘플링된 픽처는 하위 계층 디코더와 동일한 액세스 유닛에서 픽처를 디코딩하도록 구성된 상위 계층 디코더 (예를 들어, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부 경우들에서, 상위 계층 디코더는 하위 계층 디코더로부터 한 계층 떨어져 있다. 다른 경우들에서, 도 3b 의 계층 0 디코더와 계층 1 디코더 사이에는 하나 이상의 상위 계층 디코더들이 있을 수도 있다.
일부 경우들에서, 업샘플링 유닛 (92) 은 생략되거나 또는 우회될 수도 있다. 이러한 경우들에서, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처는 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 직접적으로, 또는 적어도 업샘플링 유닛 (92) 에 제공되는 일 없이 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터와 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도로 된 경우, 참조 픽처는 어떠한 업샘플링 없이 비디오 디코더 (30B) 로 제공될 수도 있다. 추가로, 일부 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링 또는 다운샘플링하도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (99), 또는 demux 를 더 포함할 수도 있다. demux (99) 는 demux (99) 에 의해 출력된 각각의 비트스트림이 상이한 비디오 디코더 (30A 및 30B) 로 제공되게 하면서 인코딩된 비디오 비트스트림을 다수의 비트스트림들로 분리시킬 수 있다. 다수의 비트스트림들은 비트스트림을 수신함으로써 생성될 수도 있고 비디오 디코더들 (30A 및 30B) 각각은 주어진 시간에 비트스트림의 일 부분을 수신한다. 일부 경우들에서 demux (99) 에서 수신된 비트스트림으로부터의 비트들이 비디오 디코더들 (예를 들어, 도 3b 의 예에서의 비디오 디코더들 (30A 및 30B)) 의 각각 간에 한 번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서 비트스트림은 상이하게 분할된다. 예를 들어, 비트스트림은 한 번에 1 블록씩 비디오 디코더가 비트스트림을 수신하는 것을 교번시킴으로써 분할될 수도 있다. 다른 예에서, 비트스트림은 비디오 디코더들 (30A 및 30B) 각각에 대해 1 아닌 수 : 1 의 비율의 블록들로 분할될 수도 있다. 예를들면, 비디오 디코더 (30A) 에 제공되는 각각의 블록에 대해 2 개의 블록들이 비디오 디코더 (30B) 에 제공될 수도 있다. 일부 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 미리 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 비디오 디코더 (33) 외부의 시스템으로부터, 예컨대 목적지 모듈을 포함하는 목적지 디바이스 (14) 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예를 들어, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하기 위한 임의의 다른 팩터에 기초하여 생성될 수도 있다.
인트라 랜덤 액세스 포인트 (IRAP) 픽처들
일부 비디오 코딩 스킴들은 비트스트림에서 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩할 필요 없이 비트스트림이 이들 랜덤 액세스 포인트들 중 임의의 랜덤 액세스 포인트로부터 시작하여 디코딩될 수도 있도록 비트스트림 전반에 걸쳐 다양한 랜덤 액세스 포인트들을 제공할 수도 있다. 예를 들어, 이것은 비트스트림이 단일 계층을 포함할 때 또는 랜덤 액세스 포인트가 IRAP 픽처들을 모든 계층들에서 가질 때의 경우일 수도 있다. 이러한 비디오 코딩 스킴들에서는, 출력 순서에서 랜덤 액세스 포인트에 후행하는 모든 픽처들 (예를 들어, 랜덤 액세스 포인트를 제공하는 픽처와는 동일한 액세스 유닛에 있는 이들 픽처들을 포함함) 은 랜덤 액세스 포인트에 선행하는 임의의 픽처들을 이용하는 일 없이 올바르게 디코딩될 수 있다. 예를 들어, 비트스트림의 일 부분이 송신 동안 또는 디코딩 동안 손실되는 경우라도, 디코더는 다음의 랜덤 액세스 포인트로부터 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 일부 비디오 스킴들은 랜덤 액세스 포인트들을 제공할 수도 있어서, 기본 계층 픽처들, 그리고 부가적으로 비트스트림에서 0 개 이상의 다른 계층들에 속하는 픽처들의 디코딩이, 이들 랜덤 액세스 포인트들에 선행하는 임의의 픽처들을 디코딩하는 일 없이 이들 랜덤 액세스 포인트들 중 임의의 랜덤 액세스 포인트로부터 시작할 수도 있지만, 디코딩이 이들 랜덤 액세스 포인트들에서 시작할 때 모든 계층들이 올바르게 디코딩될 수도 있는 것은 아니다. 모든 계층들의 올바른 디코딩은 후속 액세스 유닛에서 일어날 수도 있다. 랜덤 액세스에 대한 지원은, 예를 들어, 동적 스트리밍 서비스들, 탐색 (seek) 동작들, 채널 스위칭 등을 용이하게 할 수도 있다.
일부 코딩 스킴들에서, 이러한 랜덤 액세스 포인트들은 IRAP 픽처들이라고 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 에 포함되는 향상 계층 ("layerA") 에서의 랜덤 액세스 포인트 (예를 들어, 향상 계층 IRAP 픽처에 의해 제공됨) 는, 참조 계층 ("layerB") 에 있고 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 에 포함되는 랜덤 액세스 포인트 (또는 auA 에 포함되는 랜덤 액세스 포인트) 를 갖는 layerA 의 각각의 layerB (예를 들어, layerA 를 예측하는데 이용되는 계층인 참조 계층) 에 대해, 출력 순서에서 auA 에 후행하는 layerA 에서의 픽처들 (auA 에 로케이팅된 이들 픽처들을 포함함) 이, 디코딩이 액세스 유닛 (auB) 에서 또는 디코딩 순서에서 auB 에 선행하는 액세스 유닛에서 시작할 때 auA 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이 올바르게 디코딩가능하도록 계층-특정 랜덤 액세스를 제공할 수도 있다.
IRAP 픽처들은 인트라 예측을 이용하여 코딩될 (예를 들어, 다른 픽처들을 참조하는 일 없이 코딩될) 수도 있고, 예를 들어, 순시 디코딩 리프레시 (instantaneous decoding refresh; IDR) 픽처들, 클린 랜덤 액세스 (clean random access; CRA) 픽처들, 및 브로큰 링크 액세스 (broken link access; BLA) 픽처들을 포함할 수도 있다. 비트스트림에 IDR 픽처가 있을 때, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 디코딩 순서에서 IDR 픽처에 후행하는 픽처들에 의한 예측을 위해 이용되지 않는다. 비트스트림에 CRA 픽처가 있을 때, CRA 픽처에 후행하는 픽처들은 예측을 위해 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용할 수도 있고 또는 이용하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 후행하지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 이들 픽처들은 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처들이라고 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 후행하고 출력 순서에서 IRAP 픽처에 선행하는 다른 타입의 픽처는 랜덤 액세스 디코딩가능 리딩 (random access decodable leading; RADL) 픽처인데, 이 RADL 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용가능하지 않은 경우 디코더에 의해 폐기될 수도 있다. BLA 픽처에 선행하는 픽처들이 디코더에 이용가능하지 않을 수도 있음을 BLA 픽처가 디코더에게 나타낸다 (예를 들어, 2 개의 비트스트림들이 함께 스플라이싱되고 (spliced) BLA 픽처는 디코딩 순서에서 두 번째 비트스트림의 첫 번째 픽처이기 때문이다). IRAP 픽처인 기본 계층 픽처 (예를 들어, 0 의 계층 ID 값을 갖는 픽처) 를 포함하는 액세스 유닛 (예를 들어, 다수의 계층들에 걸쳐 동일한 출력 시간과 연관된 모든 코딩된 픽처들을 포함하는 픽처들의 그룹) 은 IRAP 액세스 유닛이라고 지칭될 수도 있다.
IRAP 픽처들의 교차-계층 정렬 (cross-layer alignment)
스케일러블 비디오 코딩에서, IRAP 픽처들은 상이한 계층들에 걸쳐 정렬되는 (예를 들어, 동일한 액세스 유닛에 포함되는) 것이 요구되지 않을 수도 있다. 예를 들어, IRAP 픽처들이 정렬되도록 요구되었다면, 적어도 하나의 IRAP 픽처를 포함하는 임의의 액세스 유닛은 IRAP 픽처들만을 포함할 것이다. 한편, IRAP 픽처들이 정렬되도록 요구되지 않았다면, 단일 액세스 유닛에서, (예를 들어, 제 1 계층에서의) 하나의 픽처는 IRAP 픽처일 수도 있고, (예를 들어, 제 2 계층에서의) 다른 픽처는 비-IRAP 픽처일 수도 있다. 비트스트림에서 이러한 비-정렬된 IRAP 픽처들을 갖는 것은 일부 이점들을 제공할 수도 있다. 예를 들어, 2-계층 비트스트림에서, 향상 계층에서보다 기본 계층에서 더 많은 IRAP 픽처들이 있는 경우, 브로드캐스트 및 멀티캐스트 애플리케이션들에서, 낮은 튠-인 (tune-in) 딜레이와 높은 코딩 효율이 달성될 수 있다.
일부 비디오 코딩 스킴들에서, 디코딩된 픽처들이 디스플레이되는 상대적 순서의 트랙을 유지하기 위해 픽처 순서 카운트 (POC) 가 이용될 수도 있다. 이러한 코딩 스킴들의 일부는 소정의 타입들의 픽처들이 비트스트림에 나타낼 때마다 POC 값들이 리셋 (예를 들어, 0 으로 설정 또는 비트스트림에서 시그널링되는 어떤 값으로 설정) 되게 할 수도 있다. 예를 들어, 소정의 IRAP 픽처들의 POC 값들은 리셋되어, 디코딩 순서에서 이들 IRAP 픽처들에 선행하는 다른 픽처들의 POC 값들이 또한 리셋되게 할 수도 있다. 이것은 IRAP 픽처들이 상이한 계층들에 걸쳐 정렬되도록 요구되지 않을 때 문제가 될 수도 있다. 예를 들어, 하나의 픽처 ("picA") 가 IRAP 픽처이고 동일한 액세스 유닛에서의 다른 픽처 ("picB") 가 IRAP 픽처가 아닐 때, picA 를 포함하는 계층에서의, IRAP 픽처인 picA 로 인해 리셋되는 픽처 ("picC") 의 POC 값은, picB 를 포함하는 계층에서의, 리셋되지 않은 픽처 ("picD") 의 POC 값과는 상이할 수도 있는데, 여기서 picC 및 picD 는 동일한 액세스 유닛에 있다. 이것은 picC 및 picD 가 동일한 액세스 유닛 (예를 들어, 동일한 출력 시간) 에 속하더라도 picC 및 picD 가 상이한 POC 값들을 갖게 한다. 따라서, 이 예에서, POC 값들을 도출하기 위한 도출 프로세스는 POC 값들 및 액세스 유닛들의 정의에 부합하는 POC 값들을 생성하도록 변경될 수 있다.
계층 초기화 픽처 (LIP)
일부 코딩 스킴들에서, 계층 초기화 픽처 ("LIP 픽처") 는 1 로 설정된 NoRaslOutputFlag 플래그 (예를 들어, RASL 픽처들이 1 로 설정되면 출력되지 않아야 한다는 것을 표시하고 RASL 픽처들이 0 으로 설정되면 출력되어야 한다는 것을 표시하는 플래그) 를 갖는 IRAP 픽처인 픽처 또는 기본 계층 픽처 (예를 들어, 0 의 계층 ID 또는 비트스트림에서 정의된 최소 계층 ID 를 갖는 픽처) 가 1 로 설정된 NoRaslOutputFlag 를 갖는 IRAP 액세스 유닛인 초기 IRAP 액세스 유닛에 포함되는 픽처로서 정의될 수도 있다.
일부 실시형태들에서, SPS 는 각각의 LIP 픽처에서 활성화될 수 있다. 예를 들어, 1 로 설정된 NoRaslOutputFlag 플래그를 갖는 각각의 IRAP 픽처 또는 초기 IRAP 액세스 유닛에 포함되는 각각의 픽처, 이전에 활성화된 SPS 와는 상이할 수도 있는 (예를 들어, 상이한 픽처 해상도들 등을 특정하는) 새로운 SPS. 그러나, LIP 픽처가 IRAP 픽처 (예를 들어, 초기 IRAP 액세스 유닛에 포함된 임의의 픽처) 가 아니고 초기 IRAP 액세스 유닛에서의 기본 계층 픽처가 0 으로 설정된 플래그 NoClrasOutputFlag 플래그 (예를 들어, 교차-계층 랜덤 액세스 스킵 픽처들이 1 로 설정되면 출력되지 않아야 한다는 것을 표시하고 교차-계층 랜덤 액세스 스킵 픽처들이 0 으로 설정되면 출력되어야 한다는 것을 표시하는 플래그) 를 갖는 IDR 픽처인 경우, LIP 픽처는 새로운 SPS 를 활성화시키도록 허용되어서는 안된다. 이러한 경우, 특히 새로운 SPS 의 SPS RBSP 의 콘텐츠가 초기 IRAP 액세스 유닛에 앞서 이전에 액티브했던 SPS 의 콘텐츠와 상이할 때 새로운 SPS 가 이러한 LIP 픽처에서 활성화되는 경우, 상이한 픽처 해상도들 및 에러 복원력에서 문제들이 있을 수 있다. 예를 들어, 새로운 SPS 는 해상도를 업데이트하고, 시간 예측을 이용하여 상이한 사이즈들의 픽처들을 참조할 수도 있다.
픽처들의 범핑 및 플러싱
(예를 들어, 픽처들이 다른 픽처들을 예측하기 위해 디스플레이되거나 또는 이용될 수 있도록) 디코딩되는 픽처들은 DPB 에 저장된다. 출력되어야 하는 픽처들은 "출력용으로 요구됨" 으로서 마킹될 수도 있으며, 다른 픽처들을 예측하는데 이용되어야 하는 픽처들은 "참조용으로 사용됨" 으로서 마킹될 수도 있다. "출력용으로 요구됨" 으로도 "참조용으로 사용됨" 으로도 마킹되지 않는 디코딩된 픽처들 (예를 들어, 초기에는 "참조용으로 사용됨" 또는 "출력용으로 요구됨" 으로서 마킹되었지만 그 후에 "참조용으로 사용되지 않음" 또는 "출력용으로 요구되지 않음" 으로서 마킹된 픽처들) 이 그들이 디코딩 프로세스에 의해 제거될 때까지 DPB 에 존재할 수도 있다. 출력 순서 준수 디코더들에서, DPB 로부터 픽처들을 제거하는 프로세스는 종종 "출력용으로 요구됨" 으로서 마킹되는 픽처들의 출력에 바로 뒤따른다. 이 출력 및 후속 제거의 프로세스는 "범핑" 이라고 지칭될 수도 있다.
또한, 이들 픽처들이 "출력용으로 요구됨" 으로서 마킹될 수도 있더라도, 디코더가 출력 없이 DPB 에서의 픽처들을 제거할 수도 있는 상황들이 존재한다. 본 명세서에서 설명의 용이를 위해, IRAP 픽처를 디코딩할 때에 DPB 에 존재하는 디코딩된 픽처들은 (디코딩된 픽처들이 "출력용으로 요구됨" 또는 "참조용으로 사용됨" 으로서 마킹되는지 여부에 관계없이) IRAP 픽처와 연관된 "래깅 DPB 픽처들" 또는 IRAP 픽처의 "연관된 래깅 DPB 픽처들" 이라고 지칭된다. HEVC 맥락에서, 이러한 상황들의 일부 예들이 아래에 설명된다.
하나의 예에서, "1" 의 값과 동일한 NoRaslOutputFlag 를 갖는 CRA 픽처가 (예를 들어, 비트스트림에서 제 1 픽처가 아닌) 비트스트림의 중간에 존재할 때, CRA 픽처와 연관된 래깅 DPB 픽처들은 출력되지 않을 것이며 DPB 로부터 제거될 것이다. 이러한 상황들은 스플라이스 포인트들에서 발생할 가능성이 있고, 여기서 2 개의 비트스트림들이 함께 결합되며 후자의 비트스트림의 제 1 픽처는 "1" 의 값과 동일한 NoRaslOutputFlag 를 갖는 CRA 픽처이다. 다른 예에서, "1" 의 값과 동일한 NoRaslOutputFlag 를 가지며 CRA 픽처가 아닌 (예를 들어, IDR 픽처인) IRAP 픽처 picA 가 비트스트림의 중간에 존재하고 픽처의 해상도가 picA 에서 (예를 들어, 새로운 SPS 의 활성화에 의해) 변할 때, 연관된 래깅 DPB 픽처들이 DPB 를 계속 점유하는 경우, picA 로부터 시작하는 픽처들의 디코딩이, 예를 들어, 버퍼 오버플로우로 인해, 문제가 될 수도 있기 때문에, picA 의 연관된 래깅 DPB 픽처들은, 이들이 출력될 수 있기 전에, DPB 로부터 제거될 수도 있다. 이 경우, DPB 에서의 출력 없이 래깅 픽처들을 플러싱하기 위해, picA 와 연관된 no_output_of_prior_pics_flag (예를 들어, 이전에 디코딩되어 DPB 에 저장된 픽처들이 1 로 설정되면 출력됨이 없이 DPB 로부터 제거되어야 한다는 것을 표시하고, 이전에 디코딩되어 DPB 에 저장된 픽처들이 0 으로 설정되면 출력됨이 없이 DPB 로부터 제거되지 않아야 한다는 것을 표시하는 플래그) 의 값은 인코더 또는 스플라이서에 의해 "1" 의 값과 동일하게 설정되어야 하거나, 또는 NoOutputOfPriorPicsFlag (예를 들어, 비트스트림에 포함된 정보에 기초하여 결정될 수도 있는 도출된 값) 는 디코더에 의해 "1" 의 값과 동일하게 도출될 수도 있다. 스플라이싱 동작은 도 4 에 대해 아래에 추가로 설명된다.
출력 없이 DPB 로부터 연관된 래깅 DPB 픽처들을 제거하는 이 프로세스는 "플러싱" 이라고 지칭될 수도 있다. 상술되지 않은 상황들에서도, IRAP 픽처는 디코더가 IRAP 픽처의 연관된 DPB 래깅 픽처들을 플러싱하도록, "1" 의 값과 동일한 no_output_of_prior_pics_flag 의 값을 특정할 수도 있다.
스플라이스 포인트를 포함하는 비트스트림
도 4 를 참조하여, 스플라이스 포인트를 갖는 예시적인 비트스트림이 설명될 것이다. 도 4 는 비트스트림들 (410 및 420) 을 스플라이싱함으로써 생성된 다중 계층 비트스트림 (400) 을 도시한다. 비트스트림 (410) 은 향상 계층 (EL; 410A) 및 기본 계층 (BL; 410B) 을 포함하고, 비트스트림 (420) 은 EL (420A) 및 BL (420B) 을 포함한다. EL (410A) 은 EL 픽처 (412A) 를 포함하고, BL (410B) 은 BL 픽처 (412B) 를 포함한다. EL (420A) 은 EL 픽처들 (422A, 424A, 및 426A) 을 포함하고, BL (420B) 은 BL 픽처들 (422B, 424B, 및 426B) 을 포함한다. 다중 계층 비트스트림 (400) 은 액세스 유닛 (AU) 들 (430 내지 460) 을 더 포함한다. AU (430) 는 EL 픽처 (412A) 및 BL 픽처 (412B) 를 포함하고, AU (440) 는 EL 픽처 (422A) 및 BL 픽처 (422B) 를 포함하고, AU (450) 는 EL 픽처 (424A) 및 BL 픽처 (424B) 를 포함하며, AU (460) 는 EL 픽처 (426A) 및 BL 픽처 (426B) 를 포함한다. 도 4 의 예에서, BL 픽처 (422B) 는 IRAP 픽처이고, AU (440) 에서의 대응하는 EL 픽처 (422A) 는 트레일링 픽처 (예를 들어, 비-IRAP 픽처) 이며, 그 결과, AU (440) 는 비-정렬된 IRAP AU 이다. 또한, AU (440) 가 스플라이스 포인트 (470) 에 바로 뒤따르는 액세스 유닛인 점에 주목해야 한다.
도 4 의 예가 2 개의 상이한 비트스트림들이 함께 결합되는 경우를 예시하지만, 일부 실시형태들에서, 스플라이스 포인트는 비트스트림의 일 부분이 제거될 때 존재할 수도 있다. 예를 들어, 비트스트림은 부분들 A, B, 및 C 를 가질 수도 있는데, 부분 B 는 부분 A 와 부분 C 사이에 있다. 부분 B 가 비트스트림으로부터 제거되는 경우, 나머지 부분들 A 및 C 는 함께 결합될 수도 있으며, 이들이 함께 결합되는 포인트는 스플라이스 포인트라고 지칭될 수도 있다. 더 일반적으로는, 본 출원에서 논의되는 바와 같은 스플라이스 포인트는 하나 이상의 시그널링된 또는 도출된 파라미터들 또는 플래그들이 미리 결정된 값들을 가질 때 존재하는 것으로 간주될 수도 있다. 예를 들어, 스플라이스 포인트가 특정 로케이션에 존재한다는 특정 표시를 수신하는 일 없이, 디코더는 플래그 (예를 들어, NoClrasOutputFlag) 의 값을 결정하고, 그 플래그의 값에 기초하여 본 출원에서 설명되는 하나 이상의 기법들을 수행할 수도 있다.
다중 계층 맥락에서의 픽처들의 플러싱
픽처들을 플러싱하는 프로세스는 또한 다중 계층 비트스트림들에 관련된다. 더 구체적으로, 그 프로세스는 초기 IRAP 액세스 유닛에 속하는 모든 픽처들에, 또한 초기 IRAP 액세스 유닛에 있지 않는 IRAP 픽처들에 관련된다. 상술된 바와 같이, SHVC 및 MV-HEVC 와 같은 일부 기존 구현들에서, IRAP 액세스 유닛은 (액세스 유닛에서의 다른 픽처들이 IRAP 픽처들인지 여부에 관계없이) "0" 의 값과 동일한 nuh_layer_id 를 갖는 IRAP 픽처를 포함하는 액세스 유닛으로서 정의될 수도 있고, 초기 IRAP 액세스 유닛은 (또한, 액세스 유닛에서의 다른 픽처들이 IRAP 픽처들인지 여부에 관계없이) "0" 의 값과 동일한 nuh_layer_id 를 가지며 "1" 의 값과 동일한 NoRaslOutputFlag 를 갖는 IRAP 픽처를 포함하는 액세스 유닛으로서 정의될 수도 있다.
SHVC 및 MV-HEVC 에서 액세스 유닛들에서 비-정렬된 IRAP 픽처들을 가질 가능성에 의해 (예를 들어, 액세스 유닛은 IRAP 픽처들 및 비-IRAP 픽처들 양쪽을 포함할 수도 있다), HEVC 의 맥락에서 이전 섹션에서 설명된 상황들이 SHVC/MV-HEVC 비트스트림의 상이한 계층들에서 발생할 수 있다. 예를 들어, "1" 의 값과 동일한 NoRaslOutputFlag 를 갖는 CRA 픽처 picA 는 picA 와 동일한 계층에서의 CRA 픽처를 갖지 않는 초기 IRAP 액세스 유닛으로 시작하는 (예를 들어, 비트스트림의 제 1 액세스 유닛이 아닌) 비트스트림의 중간의 향상 계층에 존재할 수도 있다. 또한, 픽처의 해상도 변화는 기본 계층의 해상도가 변하지 않는 액세스 유닛에서의 향상 계층에서의 IRAP 픽처들에서 일어날 수 있거나, 또는 그 역의 경우에서 일어날 수 있다. 유사한 상황들이 상이한 DPB 사이즈들에 대해 발생할 수도 있다.
SVC 및 MVC 에서의 픽처들의 플러싱
SVC 의 단일-루프 코딩 설계로 인해, 액세스 유닛 당 오직 하나의 재구성된 픽처가, 소위 중간-그래뉼라 스케일러빌리티 (medium-granular scalability; MGS) 가 이용 중일 때의 경우들 (이 경우 DPB 에 저장되는 소위 주요-픽처 액세스 유닛들로부터의 2 개의 디코딩된 픽처들이 있을 수 있다) 을 제외하고는, DPB 에 삽입된다. 그러나, 각각의 액세스 유닛에서, 오직 최상위 계층의 디코딩된 픽처만이 출력될 수도 있다. 따라서, 픽처들의 플러싱을 포함한, DPB 를 관리하기 위한 동작들은, 주로, 기본 계층의 디코딩된 픽처가 향상 계층을 예측하기 위해 DPB 에 존재하도록 요구되지 않기 때문에, 단지 최상위 계층에서의 픽처들에만 관계한다.
MVC 에서, 1 개보다 더 많은 뷰가 타깃 출력 뷰일 수도 있고, 디코딩된 뷰 컴포넌트들은, 이들이 동일한 계층에서 뷰 컴포넌트들을 예측하는데 필요로 하지 않는 경우라도, 다른 계층에서의 뷰 컴포넌트들을 예측하기 위해 유지될 필요가 있다. 따라서, 1 개보다 더 많은 뷰로부터의 뷰 컴포넌트들이 DPB 에 존재할 수도 있다. 플래그 no_output_of_prior_pics_flag 는 각각의 IDR 뷰 컴포넌트에 대해 시그널링되고 (예를 들어, 비-기본 뷰의 IDR 뷰 컴포넌트가 "0" 의 값과 동일한 non_idr_flag 로 시그널링되고), 뷰 컴포넌트들의 플러싱은 계층-특정적 (또는 뷰-특정적) 이다. MVC 에서는, 단순화를 위해, MVC 에서 액세스 유닛에서의 IDR 뷰 컴포넌트들은 정렬된다. 예를 들어, 액세스 유닛에서의 하나의 뷰 컴포넌트가 IDR 뷰 컴포넌트인 경우, 그 액세스 유닛에서의 모든 뷰 컴포넌트들은 또한 IDR 뷰 컴포넌트들이다. 그에 의해, 플러싱 동작은 또한, 그 동작이 뷰/계층-특정적일 수도 있더라도, 비트스트림에서 모든 뷰들에 걸쳐 수행된다.
출력 타이밍 준수성 (conformance)
MV-HEVC 작업 초안 (WD) 7 과 같은, 일부 구현들 (예를 들어, SHVC, MV-HEVC 등) 에서, 출력 타이밍 준수성을 위한 DPB 로부터의 픽처들의 출력 및 제거가 아래에 설명되는 바와 같이 수행된다. 유사한 또는 동일한 개념들이 SHVC 에 적용될 수 있고, 작업 초안 5 에 후속하는 SHVC 의 작업 초안들에 반영되었거나 또는 반영될 것이다.
Figure 112016093187605-pct00001
Figure 112016093187605-pct00002
Figure 112016093187605-pct00003
테이블 1 - MV-HEVC WD 7 에서의 출력 타이밍 준수성
출력 순서 준수성
일부 구현들 (예를 들어, SHVC, MV-HEVC 등) 에서, 출력 순서 준수성을 위한 DPB 로부터의 픽처들의 출력 및 제거가 아래에 설명되는 바와 같이 수행된다. 아래의 예에서, 픽처들의 제거는, 호출될 때, 계층-특정적이다.
Figure 112016093187605-pct00004
Figure 112016093187605-pct00005
Figure 112016093187605-pct00006
테이블 2 - MV-HEVC WD 7 에서의 출력 순서 준수성
이전 픽처들의 출력을 나타내는 플래그의 시그널링
일부 실시형태들에서, 변수 NoOutputOfPriorPicsFlag (예를 들어, IRAP 픽처를 디코딩할 때, DPB 가 플러싱되기 전에 DPB 에서의 픽처들을 출력할지 안할지 여부를 결정하기 위해 디코더에 의해 도출되는 값) 는 no_output_of_prior_pics_flag 및 다른 조건들에 기초하여 도출된다. 예를 들어, no_output_of_prior_pics_flag 는 비트스트림에서 시그널링되는 값일 수도 있는 반면, NoOutputOfPriorPicsFlag 는 비트스트림에 포함된 정보에 기초하여 인코더에 의해 도출되는 값일 수도 있다. 디코더는 no_output_of_prior_pics_flag 의 값 및 다른 조건들에 기초하여 NoOutputOfPriorPicsFlag 의 값을 도출한 후에, NoOutputOfPriorPicsFlag 의 도출된 값을 이용하여 픽처들을 출력할지 안할지 여부를 결정할 수도 있다. 일부 실시형태들에서, 플래그 NoOutputOfPriorPicsFlag 는 현재 액세스 유닛이 스플라이스 포인트를 포함하는지 여부를 나타낼 수도 있고, 그 스플라이스 포인트에서 2 개의 상이한 비트스트림들이 함께 스티칭된다.
일부 실시형태들에서, NoClRasOutputFlag 및 NoRaslOutputFlag 는 비트스트림에 포함된 정보에 기초하여 도출된 변수들일 수도 있다. 예를 들어, NoRaslOutputFlag 는 모든 IRAP 픽처에 대해 (예를 들어, BL 및/또는 EL 에서) 도출될 수도 있고, NoClRasOutputFlag 는 최하위 계층 픽처들 (예를 들어, BL 픽처들) 에 대해서만 도출될 수도 있다. NoClRasOutputFlag 및 NoRaslOutputFlag 의 각각의 값은 비트스트림에서의 일부 픽처들이 소정의 참조 픽처들의 이용불가능성으로 인해 올바르게 디코딩가능하지 않을 수도 있다는 것을 나타낼 수도 있다. 이러한 참조 픽처들의 이용불가능성은 랜덤 액세스 포인트들에서 발생할 수도 있다. 교차-계층 랜덤 액세스 스킵 (CL-RAS) 픽처들은, 일부 방법들에서, RASL 픽처들과 동등한 다중 계층이다. 디코더가 랜덤 액세스 포인트 (예를 들어, BL IRAP 픽처를 갖는 액세스 유닛) 에서 비트스트림을 디코딩하기 시작하고, 액세스 유닛에서의 EL 픽처가 IRAP 픽처가 아니라면, 그 EL 픽처는 CL-RAS 픽처이다. EL 에서의 모든 픽처들은 IRAP 픽처가 EL 에서 발생할 때까지 CL-RAS 픽처들 (예를 들어, 디코딩가능하지만, 올바르게 디코딩가능하지 않음) 일 수도 있다. 이러한 EL IRAP 픽처가 비트스트림에 제공될 때, EL 은 초기화되었다고 말할 수도 있다.
예를 들어, 도 4 의 예에서, EL 픽처 (422A) 는 IRAP 픽처가 아닌 LIP 픽처일 수도 있고, BL 픽처 (422B) 는 그것과 연관된 플래그 NoClRasOutputFlag 를 갖는 IRAP 픽처일 수도 있다. 이 예에서, EL 픽처 (422A) 와 연관된 NoOutputOfPriorPicsFlag 의 값은 BL 픽처 (422B) 와 연관된 NoClRasOutputFlag 의 값에 기초하여 추론될 수도 있다. 예를 들어, NoClRasOutputFlag 가 "1" 의 값과 동일한 경우, EL 픽처 (422A) 에 대한 NoOutputOfPriorPicsFlag 는 또한 "1" 의 값으로 설정되어, DPB 에서의 픽처들이 이들이 DPB 로부터 제거되기 전에 출력되지 않게 할 수도 있다. 한편, NoClRasOutputFlag 가 "0" 의 값과 동일한 경우, EL 픽처 (422A) 에 대한 NoOutputOfPriorPicsFlag 는 또한 "0" 의 값으로 설정되어, DPB 에서의 픽처들이 출력 이후 DPB 로부터 제거되게 할 수도 있다.
다중 계층 비트스트림들에 대한 개선된 픽처 플러싱 및 DPB 파라미터 추론
IRAP 픽처들은 비트스트림을 디코딩하기 위한 랜덤 액세스 포인트들을 제공할 수 있다. 디코더는 IRAP 픽처에 선행하는 픽처들을 디코딩해야 할 필요 없이 IRAP 픽처를 디코딩하는 것에 의해 비트스트림을 디코딩하기 시작할 수도 있다. IRAP 픽처의 디코딩시에, DPB 는 버퍼에 다수의 디코딩된 픽처들을 가질 수도 있다. DPB 내의 기존 픽처들을 출력하는 것이 디코더의 성능에 영향을 미치는 경우 (예를 들어, 너무 많은 픽처들이 디코더가 출력하기 위한 DPB 에 존재하여, 픽처들 모두를 출력하는 것이 불규칙한 프레임 레이트를 초래할 수 있다는 것 등), 이 기존 픽처들을 출력하는 일 없이 이들을 제거하는 것 (예를 들어, 기존 픽처들을 플러싱하는 것) 이 바람직할 수도 있다.
변수 NoOutputOfPriorPicsFlag 는, IRAP 픽처를 디코딩할 때, DPB 에서의 픽처들이 DPB 로부터 제거되기에 앞서 출력되어야 하는지 여부를 나타낼 수 있다. 예를 들어, IRAP 픽처를 디코딩할 때, NoOutputOfPriorPicsFlag 의 값은 DPB 에서의 픽처들이 제거되기 전에 출력되어서는 안될 때 1 로 설정될 수 있다. NoOutputOfPriorPicsFlag 의 값은 대응하는 신택스 엘리먼트 및/또는 다양한 조건들 및 정보에 기초하여 결정될 수도 있다. 예를 들어, NoOutputOfPriorPicsFlag 의 값은 적어도 변수 NoRaslOutputFlag 및/또는 변수 NoClrasOutputFlag 에 기초하여 결정될 수도 있다. 변수 NoRaslOutputFlag 는 새로운 코딩된 비디오 시퀀스 (coded video sequence; CVS) 가 현재 액세스 유닛에서 시작할지 여부를 나타낼 수 있다. 변수 NoClrasOutputFlag 는, 현재 액세스 유닛에서, 예를 들어, 모든 계층들에 걸쳐, 예측 경계가 존재하는지 여부를 나타낼 수 있다.
SHVC 및 MV-HEVC 의 보다 앞선 버전 개발들, 및/또는 논의들 (예를 들어, MV-HEVC 의 작업 초안 7 그리고 또한 작업 초안 5 에 후속하는 SHVC 의 작업 초안들에 반영되도록 하기 위함) 에서, 플러싱 프로세스는 다수의 계층들 또는 다수의 뷰들이 비트스트림에 존재할 때 각각의 계층에 대해 호출된다. 예를 들어, 비트스트림에서의 액세스 유닛 (auA) 이, 1 과 동일한 NoRaslOutputFlag 를 갖는 IRAP 픽처이고 1 과 동일한 NoClRasOutputFlag 를 갖는 기본 계층 픽처를 가질 때, 기본 계층에서의 IRAP 픽처에 대한 그리고 향상 계층 픽처들에 대한 NoOutputOfPriorPicsFlag 의 각각의 값이 도출된다. 디코딩 순서에서 액세스 유닛 (auA) 에 선행하는 픽처들이 그 후에 플러싱된다. 이 프로세스 동안, 픽처들은 각각의 계층에 대해 도출된 NoOutputOfPriorPicsFlag 의 값에 기초하여 출력될 수도 있다. 액세스 유닛 (auA) 이 디코딩될 계층들의 리스트 (예를 들어, TargetDecLayerIdList) 에서의 계층에 속하는 픽처들을 갖지 않는다면, 디코딩 순서에서 액세스 유닛 (auA) 에 선행하는 픽처들은 이들이 "참조를 위해 미사용됨" 으로서 마킹되더라도 플러싱되지 않을 것이다. 이것은 플러싱이 특정 계층에 대한 현재 AU 에 픽처가 존재할 때에만 트리거링될 수도 있기 때문이다. 이들 남아있는 픽처들은 DPB 메모리를 결국 이용하게 될 수 있어서 후속 픽처들을 디코딩할 때 버퍼 오버플로우를 유발할 수 있다.
이들 그리고 다른 도전과제들을 해결하기 위해, 소정의 양태들에 따른 기법들은 AU 가 특정 계층에 픽처를 포함하지 않을 수도 있을 때라도 상이한 계층들의 DPB들에서의 픽처들을 적절히 플러싱하기 위한 몇몇 방법들 및/또는 실시형태들을 제공할 수 있다. 예를 들어, 모든 계층들에 대한 DPB들의 플러싱은 기본 계층 픽처가 소정의 조건들을 충족시키는지 여부에 기초하여 트리거링될 수 있다. 하나의 예에서, 모든 계층들에 대한 DPB들의 플러싱은, 기본 계층 픽처가, 새로운 CVS 를 시작하거나 (예를 들어, NoRaslOutputFlag = 1), 새로운 VPS 를 활성화시키거나, 또는 예측 경계를 정의하는 (예를 들어, NoClRasOutputFlag = 1) IRAP 픽처일 때 트리거링될 수 있다. 기본 계층 픽처에 기초하여 계층들 모두의 플러싱을 트리거링하는 것에 의해, 기법들은 그 AU 에서의 특정 계층이 픽처를 갖지 않는 경우라도 AU 에서의 계층들 모두에 대한 플러싱을 호출할 수 있다.
또한, SHVC 및 MV-HEVC 의 보다 앞선 버전들 (예를 들어, SHVC 의 작업 초안 5 및 MV-HEVC 의 작업 초안 7) 에서, 임의의 HEVC 비트스트림 또는 임의의 SHVC/MV-HEVC 비트스트림은 부록 A 에서의 하나 이상의 프로파일들 및 부록 G 또는 H 에서의 하나 이상의 프로파일들을 준수할 것이다. 예를 들어, HEVC 비트스트림은 부록 A 에서의 프로파일을 준수할 것이다. SHVC/MV-HEVC 비트스트림은 부록 부록 G 또는 H 에서의 프로파일을 준수할 것이다; SHVC/MV-HEVC 비트스트림에서의 기본 계층은 일반적으로 하위 호환성을 위해 부록 A 도 또한 준수한다. 또한, 심지어 SHVC/MV-HEVC 비트스트림 그 자체가 부록 A 에서의 프로파일을 준수할 수도 있다. 이에 따라, 비트스트림들이 표준에서의 이들 부록들을 이용하여 디코딩될 때, 이용될 DPB 파라미터들은 모호하거나 또는 이용불가능하다. 더욱이, VPS 확장에서 시그널링되는 DPB 파라미터들은 0 번째 출력 계층 세트에 대해 시그널링되지도 추론되지도 않는데, 여기서 계층 세트는 단지 기본 계층만을 포함하고 기본 계층 픽처들만이 단지 출력된다.
이들 그리고 다른 도전과제들을 해결하기 위해, 소정의 양태들에 따른 기법들은 다양한 속성들에 대해 허용된 대응하는 최대 값들과 동일하게 되도록 기본 계층의 액티브 SPS 에서의 다양한 속성들을 설정할 수 있다. 예를 들어, SPS 는 MaxLayerDecPicBuffMinus1, MaxNumReorderPics, MaxLatencyIncreasePlus1, MaxLatencyPictures, 및 MaxDecPicBufferingMinus1 과 같은 다양한 DPB 파라미터들을 포함할 수 있다. 또는 다양한 속성들에 대한 최대 값들은 액티브 SPS 의 다양한 속성들의 값들과 동일하게 설정된다. 액티브 SPS 의 다양한 속성들의 값들을 다양한 속성들에 대해 허용된 최대 값들과 동일하게 설정하는 것에 의해, 기법들은 적용될 DPB 파라미터들에서의 모호성 또는 DPB 파라미터들의 이용불가능성을 감소시키거나 또는 제거할 수 있다.
다중 계층 비트스트림들에 대한 픽처 플러싱 및 DPB 파라미터 추론에 관련된 소정 상세들이 아래에 추가로 설명된다. 본 개시물 전반에 걸쳐 사용되는 다양한 용어들은 이 용어들의 통상의 의미를 갖는 폭넓은 용어들이다. 또한, 일부 실시형태들에서, 소정의 용어들은 다음의 비디오 개념들에 관련된다. 코딩된 비디오 시퀀스는, 초기 IRAP 액세스 유닛인 임의의 후속 액세스 유닛을 포함하지 않는 모든 후속 액세스 유닛들을 포함하여, 디코딩 순서에서, 초기 IRAP 액세스 유닛들이 아닌 0 개 이상의 액세스 유닛들이 후행하는, 초기 IRAP 액세스 유닛을 포함하는 액세스 유닛들의 시퀀스를 지칭할 수 있다. 예측 경계는 픽처 (예를 들어, picA) 를 지칭할 수 있는데, 여기서 디코딩 순서에서 픽처 (picA) 에 후속하는 임의의 픽처는 디코딩 순서에서 픽처 (picA) 에 선행하는 임의의 픽처를 참조하지 않거나, 또는 디코딩 순서에서 픽처 (picA) 에 선행하는 픽처들은 이용불가능하다. 소정의 양태들에 따르면, 현재 AU 에서 예측 경계를 정의하는 것은 현재 AU 에서 모든 계층들에 걸쳐 예측 경계를 정의하는 것을 지칭할 수도 있다. 예를 들어, 참조 계층에서의 IRAP 픽처가 현재 AU 에서 예측 경계를 정의하는 경우, 참조 계층 IRAP 픽처는 AU 에서 모든 계층들에 걸쳐 예측 경계를 정의하고, 현재 AU 에서의 픽처들은 현재 AU 이전의 임의의 픽처들을 참조하지 않을 수도 있다. 소정의 경우들에서, 스플라이스 포인트는 예측 경계의 예일 수 있다. 외부 수단은 인코더 또는 디코더의 부분이 아니지만, 예를 들어, 애플리케이션 프로그래밍 인터페이스 (API) 를 통해, 인코더 또는 디코더와 상호작용하는 임의의 장치 또는 엔티티를 지칭할 수도 있다. 소정의 실시형태들에서, 외부 수단은 또한 외부 장치라고 지칭될 수도 있다.
다중 계층 비트스트림들에 대한 픽처 플러싱
소정의 양태들에 따른 기법들은 설명된 바와 같이 IRAP 픽처에 대한 픽처 플러싱의 수 개의 실시형태들을 제공할 수 있다. 본 개시물에서 설명되는 모든 실시형태들은 개별적으로, 또는 서로 조합하여 구현될 수도 있다. 부가적인 시그널링은, 비디오 VPS, SPS, 및 PPS 를 포함하지만 이들로 제한되지 않는, 비트스트림에서의 다양한 파라미터 세트들에 포함될 수도 있고, 또한 슬라이스 헤더들 또는 SEI 메시지들에 포함될 수도 있으며, 심지어 외부 수단에 의해 특정될 수도 있다.
실시형태 1
Figure 112016093187605-pct00007
1 과 동일한 NoRaslOutputFlag 를 갖는 기본 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 1 과 동일한 NoClrasOutputFlag 를 가질 때, 플러싱 동작 동안의 픽처 제거 프로세스는 모든 계층들에 대해 적용된다. 기본 계층 IRAP 픽처가 제 1 값 (예를 들어, 0 또는 1) 과 동일한 NoRaslOutputFlag 를 가지며 그 기본 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 0 과 동일한 NoClrasOutputFlag 를 가질 때, 플러싱 동작 동안의 픽처 제거 프로세스는 단지 기본 계층 픽처들에만 적용된다.
이 실시형태에서, 새로운 CVS 를 시작하는 기본 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 현재 AU 에서 예측 경계를 정의할 때, 플러싱 동작 동안의 픽처 제거 프로세스는 모든 계층들에 적용된다. 새로운 CVS 를 시작하는 기본 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 현재 AU 에서 예측 경계를 정의하지 않을 때, 플러싱 동작 동안의 픽처 제거 프로세스는 단지 기본 계층 픽처들에만 적용된다.
이러한 방법으로, DPB 의 플러싱은, 각각의 계층에 대해 개별적으로 트리거링되는 것 대신에, 기본 계층 IRAP 픽처 및 그 기본 계층 IRAP 픽처와 연관된 변수들, 예컨대 NoRaslOutputFlag 및 NoClrasOutputFlag 의 값들에 기초하여 모든 계층들에 대해 트리거링된다. 보다 앞선 접근법에서, 플러싱은 특정 계층에서의 픽처의 존재에 기초하여 트리거링되었다. 픽처 제거 및 픽처 출력은 개별적으로 핸들링될 수 있어서, 이는 플러싱 프로세스를 단순화시킬 수 있다.
실시형태 2
Figure 112016093187605-pct00008
NoOutputOfPriorPicsFlag 에 관련된 프로세스들은 비트스트림에서의 최하위 계층에 대해 정의되고, NoOutputOfPriorPicsFlag 의 값은 디코더에 외부적으로 제공되거나 또는 도출될 수도 있다.
- 예를 들어, 실시형태 1 은 변화되어 다음을 나타낼 수 있다: "1 과 동일한 NoRaslOutputFlag 를 갖는 최하위 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 1 과 동일한 NoClrasOutputFlag 를 가질 때, 플러싱 동작 동안의 픽처 제거 프로세스는 모든 계층들에 대해 적용된다. 최하위 계층 IRAP 픽처가 제 1 값 (예를 들어, 0 또는 1) 과 동일한 NoRaslOutputFlag 를 가지며 그 최하위 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 0 과 동일한 NoClrasOutputFlag 를 가질 때, 플러싱 동작 동안의 픽처 제거 프로세스는 단지 최하위 계층 픽처들에만 적용된다.
이 실시형태는 위에서의 실시형태 1 과 조합하여 구현될 수 있다. 실시형태 1 은 기본 계층 IRAP 픽처를 참조하여 상술되지만, 실시형태 2 는 실시형태 1 의 기법을 기본 계층이 아닐 수도 있는 최하위 계층으로 확장할 수 있다. 최하위 계층은 현재 AU 에서 최하위 계층 ID 를 갖는 계층을 지칭할 수 있다. 변수 nuh_layer_id 는 계층의 계층 ID 를 나타낼 수 있다. 예를 들어, 기본 계층의 계층 ID 는 0 이다. 기본 계층 픽처 (계층 0) 를 갖지 않지만 계층 1 및 계층 2 픽처들을 갖는 비트스트림에서, 픽처 플러싱 프로세스는 계층 1 에 기초하여 트리거링되는데, 이는 그 계층 1 이 0 이외의 최하위 계층 ID 를 가져서 그에 따라 최하위 계층이기 때문이다.
이 실시형태는 현재 AU 가 기본 계층 픽처를 갖지 않지만 다른 계층들에서의 픽처들을 갖는 시나리오들을 제공할 수 있다. 이러한 경우들은 기본 계층 디코딩된 픽처들이 외부적으로 제공될 때, 기본 계층이 상이한 코덱 또는 표준을 이용하여 디코딩될 수 있을 때, 또는 비트스트림에서의 최하위 계층이 독립적으로 디코딩가능한 계층일 때 발생할 수 있다. 이에 따라, 플로싱 프로세스는 더 유연하고 상이한 타입들의 비트스트림들 및 스플라이싱 시나리오들을 지원할 수 있다. 소정의 실시형태들에서, NoOutputOfPriorPicsFlag 의 값은 외부 수단 또는 외부 장치에 의해 제공된다. 예를 들어, 외부 수단 또는 외부 장치는 기본 계층을 디코딩하고 NoOutputOfPriorPicsFlag 의 값을 결정할 수 있다.
실시형태 3
Figure 112016093187605-pct00009
NoOutputOfPriorPicsFlag 는 0 보다 더 큰 nuh_layer_id 를 갖는 픽처들에 대해 도출되지 않는다.
- 대안적으로 NoOutputOfPriorPicsFlag 는 임의의 종속 계층에 속하는 픽처들에 대해 도출되지 않고, NoOutputOfPriorPicsFlag 는 독립 계층들에 속하는 픽처들에 대해 도출된다.
이 실시형태에서, NoOutputOfPriorPicsFlag 의 값은 0 (예를 들어, 기본 계층) 보다 더 큰 계층 ID 를 갖는 픽처들에 대해 도출되지 않는다. 예를 들어, NoOutputOfPriorPicsFlag 의 값은 기본 계층에서의 픽처들에 대해서만 도출된다. 많은 경우들에서, 기본 계층 (예를 들어, 0 과 동일한 nuh_layer_id 를 갖는 계층) 은 다른 계층들 모두가 종속되는 계층이다. 이러한 경우들에서, 0 보다 더 큰 nuh_layer_id 를 갖는 계층들에 대한 NoOutputOfPriorPicsFlag 의 값을 도출하기 위한 판정은 도움이 되지 않을 수도 있는데, 이는 NoOutputOfPriorPicsFlag 가 기본 계층에 대해 도출되었을 때 그 액세스 유닛과 연관된 출력 또는 비-출력 동작들이 수행되었을 것이기 때문이다. 0 보다 더 큰 nuh_layer_id 를 갖는 계층들에 대한 NoOutputOfPriorPicsFlag 의 값을 도출하지 않는 것은 디코더 동작들을 감소시킬 수 있다.
또는 NoOutputOfPriorPicsFlag 는 종속 계층으로부터 것인 픽처들에 대해 도출되지 않는다. NoOutputOfPriorPicsFlag 는 독립 계층으로부터 것인 픽처들에 대해 도출된다. 종속 계층은 참조를 위해 다른 계층으로부터의 픽처를 이용할 수도 있는 픽처를 포함하는 계층을 지칭할 수 있다. 일부 경우에서, 종속 계층들은 VPS 에서 시그널링된 계층들의 종속성 정보에 기초하여 나타내는 이들 계층들일 수도 있다. 독립 계층은 참조를 위해 다른 계층으로부터의 픽처를 이용하지 않을 수도 있는 계층을 지칭할 수 있다.
실시형태 4
Figure 112016093187605-pct00010
액세스 유닛 (auA) 이 1 과 동일한 NoRaslOutputFlag 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 인 기본 계층 픽처를 포함할 때, 디코딩 순서에서, 이 auA 에 선행하는 DPB 에서의 픽처들 모두는 auA 에서의 기본 계층 픽처의 NoOutputOfPriorPicsFlag 의 값에 의존하여 출력된 후에, DPB 로부터 플러싱된다.
이 실시형태에서, 현재 AU 에서의 기본 계층 IRAP 픽처가 새로운 CVS 를 시작하고 현재 AU 에서 예측 경계를 정의할 때, 디코딩 순서에서 현재 AU 에 선행하는 DPB 에서의 픽처들 모두는 기본 계층 IRAP 픽처의 NoOutputOfPriorPicsFlag 의 값에 기초하여 출력된 후에, DPB 로부터 플러싱된다. 현재 AU 가 새로운 CVS 를 시작하고 현재 AU 에서 예측 경계를 정의할 때 기본 계층 IRAP 픽처에서의 NoOutputOfPriorPicsFlag 의 값에 기초하여 임의의 계층의 출력의 판정을 행하는 것에 의해, 모든 계층들에서 현재 AU 에 선행하는 픽처들은, 현재 AU 가 특정 계층에서 픽처를 갖지 않는 경우라도, 프로세싱될 수도 있다 (예를 들어, 출력되거나 출력되지 않을 수도 있다).
실시형태 5
Figure 112016093187605-pct00011
1 과 동일한 NoRaslOutputFlag 를 갖는 기본 계층에서의 IRAP 픽처에 선행하는 "출력용으로 요구됨" 으로서 마킹되는 모든 픽처들은, 출력 순서 준수 디코더들에서 NoOutputOfPriorPicsFlag 의 값이 0 과 동일한 경우 출력된다.
이 실시형태에서, 기본 계층 IRAP 픽처가 현재 AU 에서 예측 경계를 정의할 때, 기본 계층 IRAP 픽처에 선행하는 "출력용으로 요구됨" 으로서 마킹되는 모든 픽처들은, NoOutputOfPriorPicsFlag 의 값이 0 과 동일한 경우 출력된다 (예를 들어, 앞선 픽처들이 출력되어야 한다). 이 실시형태는 출력 순서 준수 디코더들에 적용되지만, 또한 출력 시간 준수 디코더들과 같은 다른 타입들의 디코더들로 확장될 수도 있다. 이 실시형태의 이점들은 위에서의 실시형태들의 것들과 유사할 수 있다.
실시형태 6
Figure 112016093187605-pct00012
액세스 유닛 (auA) 이 1 과 동일한 NoRaslOutputFlag 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 인 기본 계층 픽처를 포함할 때, 디코딩 순서에서, 이 auA 에 선행하는 DPB 에서의 픽처들 모두는 출력 없이 플러싱된다.
이 실시형태에서, 기본 계층 IRAP 픽처가 현재 AU 에서 새로운 CVS 를 시작하고 예측 경계를 정의할 때, 현재 AU 에 선행하는 DPB 에서의 모든 픽처들은 출력 없이 플러싱된다. 이 실시형태의 이점들은 위에서의 실시형태들의 것들과 유사할 수 있다.
실시형태 7
Figure 112016093187605-pct00013
액세스 유닛 (AU) 이 1 과 동일한 NoRaslOutputFlag 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 인 기본 계층 픽처를 포함할 때, 디코딩 순서에서, 이 AU 에 선행하는 DPB 에서의 향상 계층들에서의 픽처들 모두는 출력 없이 플러싱되고, 디코딩 순서에서, 액세스 유닛에 선행하는 기본 계층에서의 픽처들은 기본 계층 픽처의 NoOutputOfPriorPicsFlag 의 값에 의존하여 우선 출력된 후에 플러싱된다.
이 실시형태에서, 현재 AU 에서의 기본 계층 IRAP 픽처가 새로운 CVS 를 시작하고 예측 경계를 정의할 때, 디코딩 순서에서 현재 AU 에 선행하는 DPB 에서의 향상 계층들에서의 픽처들 모두는 출력 없이 제거되고, 디코딩 순서에서 현재 AU 에 선행하는 기본 계층에서의 픽처들은 NoOutputOfPriorPicsFlag 의 값에 기초하여 출력된 후에 제거된다.
실시형태 8
Figure 112016093187605-pct00014
액세스 유닛 (AU; auA) 이 1 과 동일한 NoRaslOutputFlag 및 1 과 동일한 NoClrasOutputFlag 를 갖는 IRAP 인 기본 계층 픽처를 포함할 때, 디코딩 순서에서, 이 AU 에 선행하고, 액세스 유닛 (auA) 에서 픽처를 갖지 않는 향상 계층들에 포함되는 픽처들 모두는 출력 없이 플러싱되고, 디코딩 순서에서, 액세스 유닛 (auA) 에 선행하고 액세스 유닛 (auA) 에서 픽처를 갖는 이들 계층들에 속하는 픽처들은 대응하는 계층의 NoOutputOfPriorPicsFlag 의 값에 의존하여 우선 출력된 후에 플러싱된다.
이 실시형태에서, 현재 AU 에서의 기본 계층 IRAP 픽처가 새로운 CVS 를 시작하고 예측 경계를 정의할 때, 디코딩 순서에서 현재 AU 에 선행하고 현재 AU 에서 픽처를 갖지 않는 향상 계층들에 속하는 픽처들 모두는 출력 없이 제거되고, 디코딩 순서에서 현재 AU 에 선행하고 현재 AU 에서 픽처를 갖는 계층들에 속하는 픽처들은 NoOutputOfPriorPicsFlag 의 값에 기초하여 출력된 후에 제거된다.
실시형태 9
Figure 112016093187605-pct00015
신택스 엘리먼트 no_output_of_prior_pics_flag 는 0 보다 더 큰 nuh_layer_id 를 갖는 픽처들에 대해 시그널링되지 않는다.
이 실시형태에서, 신택스 엘리먼트 no_output_of_prior_pics_flag 는 기본 계층에 있지 않은 픽처들에 대해 시그널링되지 않는다. 신택스 엘리먼트 no_output_of_prior_pics_flag 는 변수 NoOutputOfPriorPicsFlag 의 값을 나타낼 수 있다. NoOutputOfPriorPicsFlag 의 값은 신택스 엘리먼트 no_output_of_prior_pics_flag 의 값과 동일하게 설정될 수 있고, 또는 실시형태에 의존하는 알고리즘 및/또는 다양한 조건들에 기초하여 도출 또는 추론될 수 있다. 기본 계층에 속하지 않는 픽처들에 대해 신택스 엘리먼트 no_output_of_prior_pics_flag 를 시그널링하지 않는 것에 의해, 픽처들을 송신하는데 이용되는 비트들의 개수가 감소될 수도 있다.
실시형태 10
Figure 112016093187605-pct00016
신택스 엘리먼트 no_output_of_prior_pics_flag 는 종속 계층들에 속하는 픽처들에 대해 시그널링되지 않는다.
이 실시형태에서, 신택스 엘리먼트 no_output_of_prior_pics_flag 는, 종속 계층들, 예를 들어, 다른 계층들을 참조하는 계층들에 속하는 픽처들에 대해 시그널링되지 않는다. 종속 계층에 속하는 픽처들에 대해 신택스 엘리먼트 no_output_of_prior_pics_flag 를 시그널링하지 않는 것에 의해, 픽처들을 송신하는데 이용되는 비트들의 개수가 감소될 수도 있다.
실시형태 11
Figure 112016093187605-pct00017
신택스 엘리먼트 no_output_of_prior_pics_flag 는 직접 참조 계층들을 갖지 않는 이들 향상 계층 픽처들에서만 단지 시그널링된다.
- 다른 대안에서, 신택스 엘리먼트 no_output_of_prior_pics_flag 는 모든 IRAP 픽처들에서 시그널링되고, no_output_of_prior_pics_flag 의 값은 액세스 유닛에서의 IRAP 픽처들 모두에 걸쳐 동일한 것으로 제약된다.
- 다른 대안에서, NoOutputOfPriorPicsFlag 의 값은, 도출, 추론 또는 외부적으로 제공될 때, 액세스 유닛에서의 픽처들 모두에 걸쳐 동일한 것으로 제약된다.
이 실시형태에서, 신택스 엘리먼트 no_output_of_prior_pics_flag 는 직접 참조 계층들을 갖지 않는 향상 계층 픽처들에서만 단지 시그널링된다. 또는 신택스 엘리먼트 no_output_of_prior_pics_flag 는 모든 IRAP 픽처들에서 시그널링되고, no_output_of_prior_pics_flag 의 값은 AU 에서의 IRAP 픽처들 모두에 걸쳐 동일한 것으로 제약된다. 또는 NoOutputOfPriorPicsFlag 의 값이 도출, 추론 또는 외부적으로 제공될 때, NoOutputOfPriorPicsFlag 의 값은 AU 에서의 픽처들 모두에 걸쳐 동일한 것으로 제약된다. NoOutputOfPriorPicsFlag 의 값이 도출된 계층들에 속하는 픽처들에 대해 신택스 엘리먼트 no_output_of_prior_pics_flag 를 시그널링하지 않는 것에 의해, 픽처들을 송신하는데 이용되는 비트들의 개수가 감소될 수도 있다.
IRAP 픽처에 대한 픽처 플러싱을 위한 부가적인 실시형태들이 아래에 제공된다. 아래의 실시형태들은 각각 상술된 실시형태들의 상세화된 구현일 수도 있다. 예시적인 실시형태들은 SHVC 및 MV-HEVC 의 보다 앞선 버전들 (예를 들어, SHVC WD 5 및/또는 MV-HEVC WD 7) 의 맥락에서 제공된다. SHVC 및 MV-HEVC 의 보다 앞선 버전들에 대한 부가들은 이탤릭체로 나타내고, MV-HEVC 의 보다 앞선 버전들로부터의 삭제들은 취소선으로 나타낸다. 섹션 C.3.2 는 MV-HEVC WD 7 에서 픽처 제거에 대한 출력 타이밍 DPB 동작들을 설명한다. 섹션 C.5.2.2 는 MV-HEVC WD 7 에서 픽처 제거에 대한 출력 순서 DPB 동작들을 설명한다. 유사한 또는 동일한 개념들 및/또는 텍스트는 SHVC 에 적용가능하고, WD 5 에 후속하는 SHVC 의 작업 초안들에 반영되었거나 또는 반영될 것이다. 이에 따라, 예시적인 실시형태들은 또한 SHVC 에도 적용가능하다.
예시적인 실시형태 A
예시적인 실시형태 A 는 위에서의 실시형태 1 에 관련되고 실시형태 1 의 상세화된 구현일 수 있다. 이 실시형태에서, 픽처 플러싱은 기본 계층 IRAP 픽처들에 대해서만 단지 호출된다. 출력 순서 준수 디코더들에서, NoOutputOfPriorPicsFlag 가 0 과 동일할 때, 서브-DPB들 모두에서의 모든 픽처들이 출력된다. 서브-DPB 는 개개의 계층과 연관된 DPB 를 지칭할 수 있다. 서브-DPB 는 개개의 계층과 연관되는 DPB 의 픽처 저장 버퍼들을 포함할 수 있다. 예를 들어, 기본 계층은 DPB 내에 서브-DPB 를 가질 수 있고, 대응하는 향상 계층은 또한 DPB 내에 서브-DPB 를 가질 수 있다. 출력-순서 준수 및 출력-타이밍 준수 디코더들 양쪽에서, 기본 계층 픽처가 1 과 동일한 NoClrasOutputFlag 를 갖거나 또는 새로운 VPS 를 활성화시킬 때, 서브-DPB들 모두로부터의 픽처들 모두는 NoOutputOfPriorPicsFlag 에 기초하여 출력 거동을 결정한 후에 제거된다. 출력-순서 준수 및 출력-타이밍 준수 디코더들 양쪽에서, 기본 계층 픽처가 0 과 동일한 NoClrasOutputFlag 를 가지며 새로운 VPS 를 활성화시키지 않을 때, 0 과 동일한 nuh_layer_id 를 갖는 픽처들 모두는 NoOutputOfPriorPicsFlag 에 기초하여 출력 거동을 결정한 후에 제거된다.
Figure 112016093187605-pct00018
Figure 112016093187605-pct00019
Figure 112016093187605-pct00020
Figure 112016093187605-pct00021
Figure 112016093187605-pct00022
Figure 112016093187605-pct00023
Figure 112016093187605-pct00024
테이블 3 - 예시적인 실시형태 A
대안적으로, 위에서의 실시형태 2 에 대해 설명된 바와 같이, 출력-순서 준수 및 출력-타이밍 준수 디코더들 양쪽에 대해, 실시형태 A 에서 설명된 NoOutputOfPriorPicsFlag 에 관련된 프로세스는 기본 계층에서의 픽처들에 적용되지 않지만 비트스트림에서의 최하위 계층 (예를 들어, 최소 nuh_layer_id 를 갖는 비트스트림에서의 계층) 에서의 픽처들에 적용되고, NoOutputOfPriorPicsFlag 의 값은 디코더에 외부적으로 제공될 수도 있다.
예시적인 실시형태 B
이 실시형태에서, SHVC 및 MV-HEVC 의 보다 앞선 버전들이 변화되어, NoOutputOfPriorPicsFlag 의 값은 1 과 동일한 NoClrasOutputFlag 를 갖는 기본 계층 IRAP 픽처를 디코딩한 후에 각각의 계층에서 디코딩될 제 1 픽처들인 향상 비-IRAP 픽처들에 대해 도출된다. 이 실시형태는 SHVC/MV-HEVC 의 기존 설계를 유지하고, 향상 계층에 다음 픽처가 존재할 때 제거를 호출하는 것에 의해, 기본 계층 IRAP 픽처를 갖는 액세스 유닛에서 픽처를 포함하지 않는 향상 계층으로부터의 픽처들의 제거의 이슈를 해결할 수 있다.
예시적인 실시형태 C
예시적인 실시형태 C 는 위에서의 실시형태 6 에 관련되고 실시형태 6 의 상세화된 구현일 수 있다. 이 실시형태에서, 기본 계층 IRAP 픽처가 새로운 CVS 를 시작하고 예측 경계를 정의할 때, DPB 에서의 모든 픽처들은 출력 없이 플러싱된다.
Figure 112016093187605-pct00025
Figure 112016093187605-pct00026
Figure 112016093187605-pct00027
Figure 112016093187605-pct00028
Figure 112016093187605-pct00029
Figure 112016093187605-pct00030
테이블 4 - 예시적인 실시형태 C
예시적인 실시형태 D
이 실시형태에서, 플러싱 동작은 계층들에 걸쳐 수행되고, 기본 계층 픽처가 새로운 CVS 를 시작할 때 발생한다. 출력 또는 비-출력의 결정은 또한 기본 계층 픽처에서 결정된다.
Figure 112016093187605-pct00031
Figure 112016093187605-pct00032
Figure 112016093187605-pct00033
Figure 112016093187605-pct00034
Figure 112016093187605-pct00035
테이블 5 - 예시적인 실시형태 D
다중 계층 비트스트림들에 대한 픽처 플러싱의 방법
도 5 는 본 개시물의 하나의 실시형태에 따른, 비디오 정보를 코딩하는 방법을 예시하는 플로우차트이다. 이 방법은 다중 계층 비트스트림들에 대한 픽처 버퍼링에 관한 것이다. 프로세스 (500) 는 실시형태에 의존하여, 인코더 (예를 들어, 도 2a, 도 2b 등에 도시된 바와 같은 비디오 인코더), 디코더 (예를 들어, 도 3a, 도 3b 등에 도시된 바와 같은 비디오 디코더), 또는 임의의 다른 컴포넌트에 의해 수행될 수도 있다. 프로세스 (500) 의 블록들은 도 3b 의 디코더 (33) 에 대해 설명되지만, 프로세스 (500) 는, 위에서 언급된 바와 같이, 인코더와 같은 다른 컴포넌트들에 의해 수행될 수도 있다. 디코더 (33) 의 계층 1 비디오 디코더 (30B) 및/또는 디코더 (33) 의 계층 0 디코더 (30A) 는 실시형태에 의존하여 프로세스 (500) 를 수행할 수도 있다. 도 5 에 대해 설명되는 모든 실시형태들은 개별적으로, 또는 서로 조합하여 구현될 수도 있다. 프로세스 (500) 에 관련된 소정의 상세들은, 예를 들어, 도 4 에 대해, 상술된다.
프로세스 (500) 는 블록 501 에서 시작한다. 디코더 (33) 는 참조 계층을 포함하는 복수의 계층들과 연관된 비디오 정보를 저장하기 위한 메모리 (예를 들어, 디코딩된 픽처 버퍼 (160)) 를 포함할 수 있다. 메모리는 각각의 계층과 연관된 DPB 를 포함할 수 있다. 일부 실시형태들에서, 각각의 계층과 연관된 DPB 는 서브-DPB 라고 지칭될 수 있고 DPB 의 일 부분으로서 포함될 수 있다.
블록 502 에서, 디코더 (33) 는, 참조 계층으로부터, 코딩될 현재 액세스 유닛 (AU) 에서의 IRAP 픽처를 획득한다. 소정의 실시형태들에서, 참조 계층은 기본 계층이다. 다른 실시형태들에서, 참조 계층은, 기본 계층 이외에, 현재 AU 가 픽처를 포함하는 복수의 계층들 중 최하위 계층이다. 현재 AU 는 기본 계층에 픽처를 포함하지 않을 수도 있다.
블록 503 에서 참조 계층 IRAP 픽처가 새로운 CVS 를 시작한다는 결정에 응답하여, 디코더 (33) 는 블록 504 에서 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 현재 AU 에서 예측 경계를 정의하는지 여부를 결정한다. 블록 505 에서 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시킨다는 결정 또는 참조 계층 IRAP 픽처가 현재 AU 에서 예측 경계를 정의한다는 결정에 응답하여, 디코더 (33) 는 블록 506 에서 복수의 계층들 각각과 연관된 DPB 에서의 픽처들을 제거한다. 블록 505 에서 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않는다는 결정 그리고 참조 계층 IRAP 픽처가 현재 AU 에서 예측 경계를 정의하지 않는다는 결정에 응답하여, 디코더 (33) 는 블록 507 에서 참조 계층과 연관된 DPB 에서의 픽처들만을 단지 제거한다. 블록 503 에서 참조 계층 IRAP 픽처가 새로운 CVS 를 시작하지 않는 경우, 프로세스 (500) 는 블록 508 에서 종료된다.
일부 실시형태들에서, 디코더 (33) 는 DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하고, 여기서 이 결정은 기본 계층인 참조 계층에서의 픽처에 대해서만 단지 수행된다. 제 1 플래그는 NoOutputOfPriorPicsFlag 일 수 있다. 소정의 실시형태들에서, 디코더 (33) 는 DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하고, 여기서 이 결정은 복수의 계층들 중 독립 계층에서의 픽처에 대해 수행되지만, 복수의 계층들 중 종속 계층에서의 픽처에 대해서는 수행되지 않는다. 다른 실시형태들에서, 참조 계층 IRAP 픽처가 현재 AU 에서 새로운 CVS 를 시작하고 예측 경계를 정의한다는 결정에 응답하여: 디코더 (33) 는 DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하고, 그 제 1 플래그는 참조 IRAP 픽처와 연관되고; 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 현재 AU 에 선행하는 픽처들을 출력하며; 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 현재 AU 에 선행하는 픽처들을 제거한다.
하나의 실시형태에서, 디코더 (33) 는 DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하고, 그 제 1 플래그는 참조 IRAP 픽처와 연관되고; 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 한다고 나타내고 참조 계층 IRAP 픽처가 새로운 CVS 를 시작한다는 결정에 응답하여, 참조 계층 IRAP 픽처에 선행하는 픽처들을 출력한다. 이 실시형태에서, 디코더 (33) 는 출력 순서 준수 디코더일 수 있다.
소정의 실시형태들에서, 디코더 (33) 는 DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값에 기초하여 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하고, 그 제 1 플래그는 참조 계층 IRAP 픽처와 연관된다. 예를 들어, 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 디코더 (33) 는 제거될 픽처들을 제거하기에 앞서 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력한다. 위에서 언급된 바와 같이, 상이한 실시형태들에서 제 1 플래그는 NoOutputOfPriorPicsFlag 를 지칭할 수 있다.
이 프로세스는 블록 508 에서 종료된다. 블록들은 실시형태에 의존하여 프로세스 (500) 에 부가되거나 및/또는 생략될 수도 있고, 프로세스 (500) 의 블록들은 실시형태에 의존하여 상이한 순서들로 수행될 수도 있다.
본 개시물에서 다중 계층 비트스트림들에 대한 픽처 플러싱에 대해 설명된 임의의 피처들 및/또는 실시형태들은 개별적으로 또는 이들의 임의의 조합으로 구현될 수도 있다. 예를 들어, 도 1 내지 도 4 및 본 개시물의 다른 부분들과 관련되어 설명된 임의의 피처들 및/또는 실시형태들은 도 5 와 관련되어 설명된 임의의 피처들 및/또는 실시형태들과의 임의의 조합으로 구현될 수도 있고, 그 역으로 구현될 수도 있다.
다중 계층 비트스트림들에 대한 DPB 파라미터 추론
SHVC 또는 MV-HEVC 비트스트림과 같은 다중 계층 비트스트림은, 부록 A 에서의 하나 이상의 프로파일들뿐만 아니라 부록 G 또는 H 에서의 하나 이상의 프로파일들을 준수할 것이다. SHVC 및/또는 MV-HEVC 명세들에서의 일부 DPB 파라미터들은 비트스트림을 디코딩하는데 이용되는 프로파일을 어떤 부록이 포함하는지에 기초하여 도출 또는 추론될 수도 있다. MV-HEVC 명세 (예를 들어, MV-HEVC 의 작업 초안 7, 또한 작업 초안 5 에 후속하는 SHVC 의 작업 초안들에도 반영되었거나 또는 반영될 것임) 의 부록 C 에서 다음 단락들을 고려한다. 다음 단락들은 MaxLayerDecPicBuffMinus1, MaxNumReorderPics, MaxLatencyIncreasePlus1, MaxLatencyPictures, 및 MaxDecPicBufferingMinus1 과 같은 다양한 변수들을 설명한다.
다음 단락은 하위 조항 C.1 로부터의 것이다:
Figure 112016093187605-pct00036
테이블 6 - 부록 C, 하위 조항 C.1
다음 단락은 하위 조항 C.5.2.1 로부터의 것이다:
Figure 112016093187605-pct00037
Figure 112016093187605-pct00038
테이블 7 - 부록 C, 하위 조항 C.5.2.1
임의의 HEVC 비트스트림 또는 임의의 SHVC/MV-HEVC 비트스트림은 부록 A 에서의 하나 이상의 프로파일들뿐만 아니라 부록 G 또는 H 에서의 하나 이상의 프로파일들을 준수할 것이다. 위에서의 하위 조항들이 적용될 때, DPB 파라미터들의 값은 모호하거나 또는 이용불가능하다. 더욱이, VPS 확장에서 시그널링되는 DPB 파라미터들은 0 번째 출력 계층 세트에 대해 시그널링되지도 추론되지도 않는데, 여기서 계층 세트는 단지 기본 계층만을 포함하고 기본 계층 픽처들만이 단지 출력된다.
예시적인 실시형태 E
소정의 양태들에 따르면, 기본 계층의 액티브 SPS 에 대해 시그널링되는 값들과 동일한 것으로서 0 번째 출력 계층 세트에 대한 MaxLayerDecPicBuffMinus1, MaxNumReorderPics, MaxLatencyIncreasePlus1, MaxLatencyPictures, 및 MaxDecPicBufferingMinus1 의 값들을 추론하기에 충분할 것이다. 부록 C 에서 이들 추론된 값들을 참조하는 것만으로, 모호성이 제거될 수 있다.
예시적인 실시형태 E 에서, 부록 C, 하위 조항 C.1 에서 0 번째 출력 계층 세트의 DPB 파라미터들과 연관되는 변수들 (예를 들어, max_vps_dec_pic_buffering_minus1, max_vps_layer_dec_pic_buffering_minus1, 및 max_vps_latency_increase_plus1) 의 값들은, 액티브 SPS 에서 대응하는 속성들의 값들과 동일하게 설정된다. 예시적인 실시형태는 SHVC 및 MV-HEVC 의 보다 앞선 버전들 (예를 들어, SHVC WD 5 및/또는 MV-HEVC WD 7) 의 맥락에서 제공된다. SHVC 및 MV-HEVC 의 보다 앞선 버전들에 대한 부가들은 이탤릭체로 나타내고, SHVC 및 MV-HEVC 의 보다 앞선 버전들로부터의 삭제들은 취소선으로 나타낸다. 유사한 또는 동일한 개념들 및/또는 텍스트는 SHVC 에 적용가능하고, WD 5 에 후속하는 SHVC 의 작업 초안들에 반영되었거나 또는 반영될 것이다. 이에 따라, 예시적인 실시형태는 또한 SHVC 에도 적용가능하다. 예시적인 실시형태 E 에서, 부록 C, 하위 조항 C.1 에 특정된 변수들의 값들은 액티브 SPS 에서 대응하는 속성들의 값들과 동일하게 설정된다; 다른 실시형태들에서, 액티브 SPS 에서 대응하는 속성들의 값들은 부록 C, 하위 조항 C.1 에 특정된 변수들의 값들과 동일하게 설정될 수 있다.
Figure 112016093187605-pct00039
Figure 112016093187605-pct00040
Figure 112016093187605-pct00041
Figure 112016093187605-pct00042
Figure 112016093187605-pct00043
Figure 112016093187605-pct00044
테이블 8 - 예시적인 실시형태 E
본 명세서에 개시된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수도 있다. 예를 들어, 위의 설명의 전반에 걸쳐 언급될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩 (chip) 들은 전압들, 전류들, 전자기파들, 자기 장들 또는 입자들, 광학 장들 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수도 있다.
본 명세서에 개시된 실시형태들과 관련되어 설명된 다양한 예시적인 논리 블록들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양쪽의 조합들로서 구현될 수도 있다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들을 그들의 기능성 관점에서 일반적으로 상술되었다. 이러한 기능성이 하드웨어로서 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 각각의 특정 애플리케이션에 대한 다양한 방법들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정들은 본 발명의 범위로부터의 벗어남을 야기시키는 것으로 해석되어서는 안된다.
본 명세서에서 설명되는 기법들은, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가진 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에서 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명되는 임의의 피처들은 통합 로직 디바이스에서 함께, 또는 별개의 그러나 상호동작가능한 로직 디바이스들로서 개별적으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기법들은, 실행될 때, 상술된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 부분을 형성할 수도 있다. 컴퓨터 판독가능 매체는 메모리 또는 데이터 저장 매체들, 예컨대 동기식 동적 랜덤 액세스 메모리 (SDRAM) 와 같은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 비휘발성 랜덤 액세스 메모리 (NVRAM), 전기적으로 소거가능한 프로그래밍가능 판독 전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등을 포함할 수도 있다. 이 기법들은 부가적으로, 또는 대안적으로, 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 반송하거나 또는 통신하고 컴퓨터에 의해 액세스되거나, 판독되거나, 및/또는 실행될 수 있는, 전파된 신호들 또는 파동들과 같은, 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는 하나 이상의 디지털 신호 프로세서 (DSP) 들, 범용 마이크로프로세서들, 주문형 집적 회로 (ASIC) 들, 필드 프로그래밍가능 로직 어레이 (FPGA) 들, 또는 다른 등가의 집적 또는 이산 로직 회로부와 같은 하나 이상의 프로세서들을 포함하는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시물에서 설명되는 기법들 중 임의의 기법을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있다; 그러나 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로도 구현될 수도 있다. 이에 따라, 본 명세서에 사용된 바와 같은 용어 "프로세서" 는 전술한 구조 중 임의의 구조, 전술한 구조의 임의의 조합, 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 또한, 일부 양태들에서, 본 명세서에서 설명되는 기능성은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공되거나, 또는 조합된 비디오 인코더-디코더 (코덱) 에 포함될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
본 개시물의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들어, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시물에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 상술된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에 조합될 수도 있거나, 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 상술된 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 콜렉션에 의해 제공될 수도 있다.
본 개시물의 다양한 실시형태들이 설명되었다. 이러한 그리고 다른 실시형태들은 다음의 청구항들의 범위 내에 있다.

Claims (28)

  1. 비디오 정보를 코딩하기 위한 장치로서,
    참조 계층을 포함하는 복수의 계층들과 연관된 비디오 데이터를 저장하도록 구성된 메모리로서, 상기 메모리는 각각의 계층과 연관된 디코딩된 픽처 버퍼 (decoded picture buffer; DPB) 를 포함하는, 상기 메모리; 및
    상기 메모리에 동작가능하게 커플링된 하드웨어 프로세서
    를 포함하고,
    상기 하드웨어 프로세서는,
    상기 참조 계층으로부터, 코딩될 현재 액세스 유닛 (access unit; AU) 에서의 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 획득하는 것으로서, 상기 IRAP 픽처는 1 의 값을 갖는 NoRaslOutputFlag 와 연관되고 상기 NoRaslOutputFlag 는 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처가 출력되는지의 여부를 표시하는, 상기 IRAP 픽처를 획득하고,
    참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (video parameter set; VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하는 것으로서, 상기 NoClrasOutputFlag 는 교차-계층 랜덤 액세스 스킵 (cross-layer random access skip; CL-RAS) 픽처가 출력되는지의 여부를 표시하는, 상기 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하고;
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관된다는 결정에 응답하여, 상기 복수의 계층들 각각과 연관된 상기 DPB 에서의 픽처들을 제거하며;
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 1 의 값을 갖는 NoClrasOutputFlag 와 연관되지 않는다는 결정에 응답하여, 상기 참조 계층과 연관된 상기 DPB 에서의 픽처들만을 단지 제거하도록
    구성되는, 비디오 정보를 코딩하기 위한 장치.
  2. 제 1 항에 있어서,
    상기 참조 계층은 기본 계층 (base layer) 인, 비디오 정보를 코딩하기 위한 장치.
  3. 제 1 항에 있어서,
    상기 참조 계층은, 기본 계층 이외에, 상기 현재 AU 가 픽처를 포함하는 상기 복수의 계층들 중 최하위 계층이고,
    상기 현재 AU 는 상기 기본 계층에 픽처를 포함하지 않는, 비디오 정보를 코딩하기 위한 장치.
  4. 제 1 항에 있어서,
    상기 하드웨어 프로세서는 또한,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하도록 구성되고,
    상기 결정은 기본 계층인 상기 참조 계층에서의 픽처에 대해서만 단지 수행되는, 비디오 정보를 코딩하기 위한 장치.
  5. 제 1 항에 있어서,
    상기 하드웨어 프로세서는 또한,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하도록 구성되고,
    상기 결정은 상기 복수의 계층들 중 독립 계층에서의 픽처에 대해 수행되지만, 상기 복수의 계층들 중 종속 계층에서의 픽처에 대해서는 수행되지 않는, 비디오 정보를 코딩하기 위한 장치.
  6. 제 1 항에 있어서,
    상기 하드웨어 프로세서는 또한,
    상기 참조 계층 IRAP 픽처가 상기 현재 AU 에서 새로운 코딩된 비디오 시퀀스 (coded video sequence; CVS) 를 시작하고 예측 경계를 정의한다는 결정에 응답하여:
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 것으로서, 상기 제 1 플래그는 상기 참조 계층 IRAP 픽처와 연관되는, 상기 제 1 플래그의 값을 결정하고;
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 상기 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 상기 현재 AU 에 선행하는 픽처들을 출력하며;
    상기 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 상기 현재 AU 에 선행하는 픽처들을 제거하도록
    구성되는, 비디오 정보를 코딩하기 위한 장치.
  7. 제 1 항에 있어서,
    상기 하드웨어 프로세서는 또한,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 것으로서, 상기 제 1 플래그는 참조 계층 IRAP 픽처와 연관되는, 상기 제 1 플래그의 값을 결정하고;
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타내고 상기 참조 계층 IRAP 픽처가 새로운 CVS 를 시작한다는 결정에 응답하여, 상기 참조 계층 IRAP 픽처에 선행하는 픽처들을 출력하도록
    구성되는, 비디오 정보를 코딩하기 위한 장치.
  8. 제 7 항에 있어서,
    상기 장치는 출력 순서 준수 디코더인, 비디오 정보를 코딩하기 위한 장치.
  9. 제 1 항에 있어서,
    상기 하드웨어 프로세서는 또한, DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값에 기초하여 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하도록 구성되고,
    상기 제 1 플래그는 상기 참조 계층 IRAP 픽처와 연관되는, 비디오 정보를 코딩하기 위한 장치.
  10. 제 9 항에 있어서,
    상기 하드웨어 프로세서는 또한,
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 제거될 픽처들을 제거하기에 앞서 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하도록 구성되는, 비디오 정보를 코딩하기 위한 장치.
  11. 제 10 항에 있어서,
    상기 제 1 플래그는 NoOutputOfPriorPicsFlag 인, 비디오 정보를 코딩하기 위한 장치.
  12. 비디오 정보를 코딩하는 방법으로서,
    컴퓨터 하드웨어를 포함하는 하나 이상의 컴퓨팅 디바이스들을 이용하여:
    참조 계층을 포함하는 복수의 계층들과 연관된 비디오 데이터를 저장하는 단계로서, 메모리는 각각의 계층과 연관된 디코딩된 픽처 버퍼 (DPB) 를 포함하는, 상기 비디오 데이터를 저장하는 단계;
    상기 참조 계층으로부터, 코딩될 현재 액세스 유닛 (AU) 에서의 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 획득하는 단계로서, 상기 IRAP 픽처는 1 의 값을 갖는 NoRaslOutputFlag 와 연관되고 상기 NoRaslOutputFlag 는 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처가 출력되는지의 여부를 표시하는, 상기 IRAP 픽처를 획득하는 단계; 및
    참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하는 것으로서, 상기 NoClrasOutputFlag 는 교차-계층 랜덤 액세스 스킵 (CL-RAS) 픽처가 출력되는지의 여부를 표시하는, 상기 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하는 단계; 및
    상기 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키거나 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관된다는 결정에 응답하여, 상기 복수의 계층들 각각과 연관된 상기 DPB 에서의 픽처들을 제거하는 단계; 또는
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 1 의 값을 갖는 NoClrasOutputFlag 와 연관되지 않는다는 결정에 응답하여, 상기 참조 계층과 연관된 상기 DPB 에서의 픽처들만을 단지 제거하는 단계
    를 포함하는, 비디오 정보를 코딩하는 방법.
  13. 제 12 항에 있어서,
    상기 참조 계층은 기본 계층인, 비디오 정보를 코딩하는 방법.
  14. 제 12 항에 있어서,
    상기 참조 계층은, 기본 계층 이외에, 상기 현재 AU 가 픽처를 포함하는 상기 복수의 계층들 중 최하위 계층이고,
    상기 현재 AU 는 상기 기본 계층에 픽처를 포함하지 않는, 비디오 정보를 코딩하는 방법.
  15. 제 12 항에 있어서,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 단계를 더 포함하고,
    상기 결정은 기본 계층인 상기 참조 계층에서의 픽처에 대해서만 단지 수행되는, 비디오 정보를 코딩하는 방법.
  16. 제 12 항에 있어서,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 단계를 더 포함하고,
    상기 결정은 상기 복수의 계층들 중 독립 계층에서의 픽처에 대해 수행되지만, 상기 복수의 계층들 중 종속 계층에서의 픽처에 대해서는 수행되지 않는, 비디오 정보를 코딩하는 방법.
  17. 제 12 항에 있어서,
    상기 참조 계층 IRAP 픽처가 상기 현재 AU 에서 새로운 CVS 를 시작하고 예측 경계를 정의한다는 결정에 응답하여:
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 단계로서, 상기 제 1 플래그는 참조 계층 IRAP 픽처와 연관되는, 상기 제 1 플래그의 값을 결정하는 단계;
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 상기 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 상기 현재 AU 에 선행하는 픽처들을 출력하는 단계; 및
    상기 복수의 계층들과 연관된 DPB들에서 디코딩 순서에서 상기 현재 AU 에 선행하는 픽처들을 제거하는 단계
    를 더 포함하는, 비디오 정보를 코딩하는 방법.
  18. 제 12 항에 있어서,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값을 결정하는 단계로서, 상기 제 1 플래그는 참조 계층 IRAP 픽처와 연관되는, 상기 제 1 플래그의 값을 결정하는 단계; 및
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타내고 상기 참조 계층 IRAP 픽처가 새로운 CVS 를 시작한다는 결정에 응답하여, 상기 참조 계층 IRAP 픽처에 선행하는 픽처들을 출력하는 단계
    를 더 포함하는, 비디오 정보를 코딩하는 방법.
  19. 제 18 항에 있어서,
    상기 하나 이상의 컴퓨팅 디바이스들은 출력 순서 준수 디코더를 포함하는, 비디오 정보를 코딩하는 방법.
  20. 제 12 항에 있어서,
    DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값에 기초하여 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하는 단계를 더 포함하고,
    상기 제 1 플래그는 상기 참조 계층 IRAP 픽처와 연관되는, 비디오 정보를 코딩하는 방법.
  21. 제 20 항에 있어서,
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 제거될 픽처들을 제거하기에 앞서 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하는 단계를 더 포함하는, 비디오 정보를 코딩하는 방법.
  22. 제 21 항에 있어서,
    상기 제 1 플래그는 NoOutputOfPriorPicsFlag 인, 비디오 정보를 코딩하는 방법.
  23. 명령들을 포함하는 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 컴퓨터 하드웨어를 포함하는 프로세서 상에서 실행될 때, 상기 프로세서로 하여금,
    참조 계층을 포함하는 복수의 계층들과 연관된 비디오 데이터를 저장하게 하는 것으로서, 메모리는 각각의 계층과 연관된 디코딩된 픽처 버퍼 (DPB) 를 포함하는, 상기 비디오 데이터를 저장하게 하고;
    상기 참조 계층으로부터, 코딩될 현재 액세스 유닛 (AU) 에서의 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 획득하게 하는 것으로서, 상기 IRAP 픽처는 1 의 값을 갖는 NoRaslOutputFlag 와 연관되고 상기 NoRaslOutputFlag 는 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처가 출력되는지의 여부를 표시하는, 상기 IRAP 픽처를 획득하게 하며;
    참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하게 하는 것으로서, 상기 NoClrasOutputFlag 는 교차-계층 랜덤 액세스 스킵 (CL-RAS) 픽처가 출력되는지의 여부를 표시하는, 상기 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하게 하고;
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관된다는 결정에 응답하여, 상기 복수의 계층들 각각과 연관된 상기 DPB 에서의 픽처들을 제거하게 하며;
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 1 의 값을 갖는 NoClrasOutputFlag 와 연관되지 않는다는 결정에 응답하여, 상기 참조 계층과 연관된 상기 DPB 에서의 픽처들만을 단지 제거하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 명령들은 또한, 상기 프로세서로 하여금, DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값에 기초하여 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하게 하고,
    상기 제 1 플래그는 상기 참조 계층 IRAP 픽처와 연관되는, 비일시적 컴퓨터 판독가능 저장 매체.
  25. 제 24 항에 있어서,
    상기 명령들은 또한, 상기 프로세서로 하여금,
    상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 제거될 픽처들을 제거하기에 앞서 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
  26. 비디오 정보를 코딩하기 위한 장치로서,
    참조 계층을 포함하는 복수의 계층들과 연관된 비디오 데이터를 저장하는 수단으로서, 상기 저장하는 수단은 각각의 계층과 연관된 디코딩된 픽처 버퍼 (DPB) 를 포함하는, 상기 비디오 데이터를 저장하는 수단; 및
    상기 참조 계층으로부터, 코딩될 현재 액세스 유닛 (AU) 에서의 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 획득하는 수단으로서, 상기 IRAP 픽처는 1 의 값을 갖는 NoRaslOutputFlag 와 연관되고 상기 NoRaslOutputFlag 는 랜덤 액세스 스킵된 리딩 (random access skipped leading; RASL) 픽처가 출력되는지의 여부를 표시하는, 상기 획득하는 수단
    을 포함하고,
    상기 획득하는 수단은,
    참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하는 것으로서, 상기 NoClrasOutputFlag 는 교차-계층 랜덤 액세스 스킵 (CL-RAS) 픽처가 출력되는지의 여부를 표시하는, 상기 참조 계층 IRAP 픽처가 새로운 비디오 파라미터 세트 (VPS) 를 활성화시키는지 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관되는지를 결정하고
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키거나 또는 1 의 값을 갖는 NoClrasOutputFlag 와 연관된다는 결정에 응답하여, 상기 복수의 계층들 각각과 연관된 상기 DPB 에서의 픽처들을 제거하며;
    상기 참조 계층 IRAP 픽처가 새로운 VPS 를 활성화시키지 않고 1 의 값을 갖는 NoClrasOutputFlag 와 연관되지 않는다는 결정에 응답하여, 상기 참조 계층과 연관된 상기 DPB 에서의 픽처들만을 단지 제거하도록
    구성되는, 비디오 정보를 코딩하기 위한 장치.
  27. 제 26 항에 있어서,
    상기 IRAP 픽처를 획득하는 수단은 또한, DPB 에서의 픽처들을 출력할지 여부를 나타내는 제 1 플래그의 값에 기초하여 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하도록 구성되고,
    상기 제 1 플래그는 상기 참조 계층 IRAP 픽처와 연관되는, 비디오 정보를 코딩하기 위한 장치.
  28. 제 27 항에 있어서,
    상기 IRAP 픽처를 획득하는 수단은 또한, 상기 제 1 플래그의 값이 DPB 에서의 픽처들이 출력되어야 함을 나타낸다는 결정에 응답하여, 제거될 픽처들을 제거하기에 앞서 상기 복수의 계층들과 연관된 DPB들에서 제거될 픽처들을 출력하도록 구성되는, 비디오 정보를 코딩하기 위한 장치.
KR1020167026618A 2014-03-17 2015-03-13 다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론 KR102142836B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201461954536P 2014-03-17 2014-03-17
US61/954,536 2014-03-17
US201461955152P 2014-03-18 2014-03-18
US61/955,152 2014-03-18
US201461955763P 2014-03-19 2014-03-19
US61/955,763 2014-03-19
US14/656,469 2015-03-12
US14/656,469 US9807406B2 (en) 2014-03-17 2015-03-12 Picture flushing and decoded picture buffer parameter inference for multi-layer bitstreams
PCT/US2015/020496 WO2015142655A1 (en) 2014-03-17 2015-03-13 Picture flushing and decoded picture buffer parameter inference for multi-layer bitstreams

Publications (2)

Publication Number Publication Date
KR20160132878A KR20160132878A (ko) 2016-11-21
KR102142836B1 true KR102142836B1 (ko) 2020-08-10

Family

ID=54070442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026618A KR102142836B1 (ko) 2014-03-17 2015-03-13 다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론

Country Status (9)

Country Link
US (1) US9807406B2 (ko)
EP (1) EP3120549B1 (ko)
JP (1) JP6554477B2 (ko)
KR (1) KR102142836B1 (ko)
CN (1) CN106233727B (ko)
BR (1) BR112016021489B1 (ko)
ES (1) ES2879635T3 (ko)
MX (1) MX360525B (ko)
WO (1) WO2015142655A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6348188B2 (ja) * 2014-06-18 2018-06-27 テレフオンアクチーボラゲット エルエム エリクソン（パブル） ビデオにおけるピクチャのロバストな符号化および復号化
US10542288B2 (en) * 2014-06-18 2020-01-21 Telefonaktiebolaget Lm Ericsson (Publ) Random access in a video bitstream
EP3962089A1 (en) 2014-06-18 2022-03-02 Telefonaktiebolaget LM Ericsson (publ) Dependent random access point pictures
BR112017015841B1 (pt) * 2015-02-04 2024-01-30 Telefonaktiebolaget Lm Ericsson (Publ) Dispositivo para decodificar amostras de ponto de acesso aleatório dependente, dispositivo para gerar um arquivo de recipiente de mídia, métodos relacionados e arquivo de recipiente de mídia
US10455242B2 (en) * 2015-03-04 2019-10-22 Qualcomm Incorporated Signaling output indications in codec-hybrid multi-layer video coding
CN117857812A (zh) * 2018-02-20 2024-04-09 弗劳恩霍夫应用研究促进协会 支持变化的分辨率和/或有效地处理区域级打包的图片/视频编码
US10735770B2 (en) 2018-09-13 2020-08-04 Tencent America LLC Method and device using high layer syntax architecture for coding and decoding
CN113597768A (zh) * 2019-01-28 2021-11-02 Op方案有限责任公司 扩展长期参考图片保留的在线和离线选择
US11109041B2 (en) * 2019-05-16 2021-08-31 Tencent America LLC Method and apparatus for video coding
CN113994671B (zh) 2019-06-14 2024-05-10 北京字节跳动网络技术有限公司 基于颜色格式处理视频单元边界和虚拟边界
US11032548B2 (en) * 2019-06-24 2021-06-08 Tencent America LLC Signaling for reference picture resampling
BR112022005046A2 (pt) 2019-09-18 2022-07-05 Beijing Bytedance Network Tech Co Ltd Método de processamento de dados de vídeo, aparelho para processar dados de vídeo, meio de armazenamento não transitório legível por computador e meio de gravação não transitório legível por computador
CN114430902B (zh) 2019-09-22 2023-11-10 北京字节跳动网络技术有限公司 自适应环路滤波中的填充过程
US11245899B2 (en) 2019-09-22 2022-02-08 Tencent America LLC Method and system for single loop multilayer coding with subpicture partitioning
CN117596403A (zh) * 2019-09-24 2024-02-23 华为技术有限公司 不允许未使用的层包括在多层视频码流中
WO2021061489A1 (en) * 2019-09-24 2021-04-01 Futurewei Technologies, Inc. Signaling of dpb parameters for multi-layer video bitstreams
CA3152298A1 (en) * 2019-09-24 2021-04-01 Ye-Kui Wang Support of mixed irap and non-irap pictures within an access unit in multi-layer video bitstreams
KR20220063177A (ko) 2019-09-27 2022-05-17 베이징 바이트댄스 네트워크 테크놀로지 컴퍼니, 리미티드 상이한 비디오 유닛들 간의 적응적 루프 필터링
CN117956146A (zh) 2019-10-10 2024-04-30 北京字节跳动网络技术有限公司 自适应环路滤波中不可用样点位置处的填充处理
WO2021083257A1 (en) 2019-10-29 2021-05-06 Beijing Bytedance Network Technology Co., Ltd. Cross-component adaptive loop filter
JP7393550B2 (ja) 2019-12-11 2023-12-06 北京字節跳動網絡技術有限公司 クロス成分適応ループフィルタリングのためのサンプルパディング
EP4156687A4 (en) * 2020-05-18 2024-04-10 Lg Electronics Inc IMAGE DECODING METHOD AND DEVICE THEREFOR
JP2023531223A (ja) 2020-06-30 2023-07-21 北京字節跳動網絡技術有限公司 適応ループフィルタリングのための境界位置
US11962936B2 (en) 2020-09-29 2024-04-16 Lemon Inc. Syntax for dependent random access point indication in video bitstreams

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9185439B2 (en) * 2010-07-15 2015-11-10 Qualcomm Incorporated Signaling data for multiplexing video components
WO2012122246A1 (en) * 2011-03-10 2012-09-13 Vidyo, Inc. Dependency parameter set for scalable video coding
EP2732626A1 (en) * 2011-07-15 2014-05-21 Telefonaktiebolaget L M Ericsson (PUBL) An encoder and method thereof for assigning a lowest layer identity to clean random access pictures
JP5768180B2 (ja) * 2012-03-30 2015-08-26 株式会社日立製作所 画像復号方法及び画像復号装置
CN104620578B (zh) * 2012-07-06 2018-01-02 三星电子株式会社 用于随机访问的多层视频编码的方法和设备以及用于随机访问的多层视频解码的方法和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. Ramasubramonian, et al. MV-HEVC/SHVC HLS: On flushing of decoded pictures from the DPB based on NoOutputOfPriorPicsFlag. JCT-VC of ITU-T and ISO/IEC. JCTVC-O0266, Oct. 15, 2013, pp.1-8
A. Ramasubramonian, et al. MV-HEVC/SHVC HLS: On picture flushing and DPB parameters. JCT-3V of ITU-T and ISO/IEC. JCT3V-H0045, Mar. 20, 2014, pp.1-13

Also Published As

Publication number Publication date
MX360525B (es) 2018-11-07
BR112016021489B1 (pt) 2023-11-21
ES2879635T3 (es) 2021-11-22
JP2017509252A (ja) 2017-03-30
JP6554477B2 (ja) 2019-07-31
US20150264370A1 (en) 2015-09-17
KR20160132878A (ko) 2016-11-21
US9807406B2 (en) 2017-10-31
CN106233727A (zh) 2016-12-14
MX2016011209A (es) 2017-01-09
WO2015142655A1 (en) 2015-09-24
BR112016021489A2 (pt) 2017-08-15
EP3120549A1 (en) 2017-01-25
EP3120549B1 (en) 2021-04-14
CN106233727B (zh) 2019-11-01
BR112016021489A8 (pt) 2021-07-06

Similar Documents

Publication Publication Date Title
KR102142836B1 (ko) 다중 계층 비트스트림들에 대한 픽처 플러싱 및 디코딩된 픽처 버퍼 파라미터 추론
KR102113906B1 (ko) 비디오 코딩에서의 nooutputofpriorpicsflag 의 개선된 추론
KR102257861B1 (ko) 멀티-계층 비트스트림들에 대한 시퀀스 종료 nal 유닛 정보의 유도
KR102127549B1 (ko) 멀티-계층 비디오 코딩에서의 상이한 코덱의 기본 계층의 지원
KR102353200B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
JP6633005B2 (ja) マルチレイヤコーデックのためのフルピクチャ順序カウントリセット
KR102329656B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
NZ719895B2 (en) Improved inference of nooutputofpriorpicsflag in video coding

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant