KR102137979B1 - 자가-전력공급형 전자 퓨즈 - Google Patents

자가-전력공급형 전자 퓨즈 Download PDF

Info

Publication number
KR102137979B1
KR102137979B1 KR1020180120005A KR20180120005A KR102137979B1 KR 102137979 B1 KR102137979 B1 KR 102137979B1 KR 1020180120005 A KR1020180120005 A KR 1020180120005A KR 20180120005 A KR20180120005 A KR 20180120005A KR 102137979 B1 KR102137979 B1 KR 102137979B1
Authority
KR
South Korea
Prior art keywords
diode
fuse device
switch
coupled
nfet
Prior art date
Application number
KR1020180120005A
Other languages
English (en)
Other versions
KR20190040473A (ko
Inventor
레오니드 에이. 네이만
Original Assignee
익시스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 익시스, 엘엘씨 filed Critical 익시스, 엘엘씨
Publication of KR20190040473A publication Critical patent/KR20190040473A/ko
Application granted granted Critical
Publication of KR102137979B1 publication Critical patent/KR102137979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/38—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to both voltage and current; responsive to phase angle between voltage and current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/06—Arrangements for supplying operative power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Saccharide Compounds (AREA)
  • Fuses (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

2-단자 전자 퓨즈 장치가, 특정한 토폴로지로 연결된, 2개의 스위치, 4개의 다이오드, 스위치 제어 회로망, 및 저장 커패시터를 포함한다. AC 전류가 퓨즈를 통해서 흐를 때, 충전 전류가 저장 커패시터를 충전한다. 이어서, 저장 커패시터 내에 저장된 에너지를 이용하여 스위치 제어 회로망에 전력을 공급한다. 저장 커패시터의 전압이 강하되는 경우에, 스위치가 짧게 그리고 정확한 시간에 개방된다. 스위치의 개방은 충전 전류가 흐르게 한다. 퓨즈를 통한 저전류 흐름의 시간에서만 스위치를 개방하고 저장 커패시터를 충전함으로써, 퓨즈를 통해서 흐르는 부하 전류의 방해가 최소화된다. 과부하 전류 조건이 검출되는 경우에, 퓨즈가 트립되고 제1 및 제2 스위치가 개방된다. 커패시터가 충전을 필요로 하지 않고 과부하 조건이 없는 경우에, 스위치는 폐쇄되어 유지된다.

Description

자가-전력공급형 전자 퓨즈{SELF-POWERED ELECTRONIC FUSE}
설명되는 구현예는 전자 퓨즈, 그리고 관련된 구조 및 방법에 관한 것이다.
퓨즈는, 전형적으로 보호하고자 하는 전기 회로망으로의 전류 경로 내에 배치되는 보호 장치이다. 장비에 위험한 조건(예를 들어, 전기 회로망에 의한 고전류 인출)가 발생되기 전에, 퓨즈가 끊어지거나 트립되거나 달리 개방된다. 전형적으로, 퓨즈를 통한 고전류 흐름의 결과로서, 퓨즈가 몇몇 방식으로 용융된다. 결과적으로, 퓨즈의 2개의 단자 사이의 전기적 연결이 파괴된다. 퓨즈의 개방으로 인해서, 퓨즈를 통한 전기 회로망으로의 전류 흐름이 중단된다. 퓨즈가 끊어지지 않거나 트립되지 않는 경우에, 퓨즈는 전기 회로망으로의 전류 경로의 손상되지 않은 낮은 저항 부품으로서의 역할을 한다. 다양한 유형의 퓨즈가 있다. 퓨즈는 상이한 조건 하에서 끊어지도록 또는 트립되도록 설계된다. 퓨즈가 끊어지거나 트립될 때 파괴되는 유형인 경우에, 회로가 다시 동작되도록 하기 위해서, 끊어진 퓨즈는 전형적으로 회로로부터 제거되어야 하고 새로운 퓨즈로 교체되어야 한다. 퓨즈를 교체하는 것은 고가일 수 있다. 전자 퓨즈(또는 "이퓨즈(eFuse))로 일반적으로 지칭되는 퓨즈는, (미리 결정된 잠재적 위험 조건의 경험으로 인한) 개방 시에 파괴되지 않는 유형의 퓨즈다. 그 대신에, 전자 퓨즈가 개방될 때, 전자 퓨즈는 다시 전도적이 되도록 리셋될 수 있다. 개선된 이퓨즈가 요구된다.
제1의 신규 양태에서, 2개의 그리고 단지 2개의 외부 접근 가능 퓨즈 장치 패키지 단자를 갖는 전자 퓨즈 장치는 자가-전력공급형이다. 자가-전력공급형 전자 퓨즈 장치는 제1 퓨즈 장치 패키지 단자, 제2 퓨즈 장치 패키지 단자, 제1 스위치, 제2 스위치, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 저장 커패시터, 및 스위치 제어 회로망을 포함한다. 제1 스위치는 제1 단자, 제2 단자, 및 제3 단자를 갖는다. 제1 스위치의 제1 단자가 제1 퓨즈 장치 패키지 단자에 커플링된다. 제1 다이오드가 애노드(anode) 및 캐소드(cathode)를 갖는다. 제1 다이오드의 캐소드는 제1 스위치의 제1 단자에 커플링된다. 제1 다이오드의 애노드는 제1 스위치의 제2 단자에 커플링된다. 제2 스위치는 제1 단자, 제2 단자, 및 제3 단자를 갖는다. 제2 스위치의 제1 단자가 제2 퓨즈 장치 패키지 단자에 커플링된다. 제2 스위치의 제2 단자는 제2 노드에서 제1 스위치의 제2 단자에 커플링된다. 제2 다이오드가 애노드 및 캐소드를 갖는다. 제2 다이오드의 캐소드는 제2 스위치의 제1 단자에 커플링된다. 제2 다이오드의 애노드는 제2 스위치의 제2 단자에 커플링된다. 제3 다이오드가 애노드 및 캐소드를 갖는다. 제3 다이오드의 애노드는 제1 다이오드의 캐소드에 커플링된다. 제4 다이오드가 애노드 및 캐소드를 갖는다. 제4 다이오드의 애노드는 제2 다이오드의 캐소드에 커플링된다. 제4 다이오드의 캐소드는 제1 노드에서 제3 다이오드의 캐소드에 커플링된다. 저장 커패시터는 제1 노드와 제2 노드 사이에서 충전 전류 경로 내에 커플링된다. 제1 및 제2 스위치의 제3 단자에 커플링되는 제1 스위치 제어 회로망은 저장 커패시터 내에 저장된 에너지에 의해서 전력공급된다. 제1 및 제2 퓨즈 장치 패키지 단자가, 자가-전력공급형 전자 퓨즈 장치 외측으로부터 접근할 수 있는 자가-전력공급형 전자 퓨즈 장치의 유일한 전기 단자가 되도록, 하우징은 제1 스위치, 제2 스위치, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 저장 커패시터, 및 스위치 제어 회로망을 수용한다.
일 실시예에서, 제1 스위치는 제1 NFET이고, 제1 다이오드는 제1 NFET의 본체 다이오드이다. 마찬가지로, 제2 스위치는 제2 NFET이고, 제2 다이오드는 제2 NFET의 본체 다이오드이다. 저장 커패시터가 충전되지 않을 때 그리고 과부하 조건이 없을 때, 제1 및 제2 스위치가 폐쇄되고, 그에 따라 AC 전류가 자가-전력공급형 전자 퓨즈 장치를 통해서 전도된다. (양 또는 음일 수 있는) AC 전류가 제1 퓨즈 장치 패키지 단자로부터, 제1 스위치를 통해서, 제2 스위치를 통해서, 그리고 제2 퓨즈 장치 패키지 단자를 통하여 자가-전력공급형 전자 퓨즈 장치의 외부로 흐른다.
저장 커패시터를 충전하기 위해서, 제1 및 제2 스위치가 개방된다. 제1 및 제2 스위치가 개방된다면, 저장 커패시터는 AC 전류 기간의 제1 절반에서 제1 전류 경로 내의 전류 흐름에 의해서 충전될 수 있다. 제1 전류 경로는 제1 퓨즈 장치 패키지 단자로부터, 제3 다이오드를 통해서 제1 노드로, 저장 커패시터를 통해서 제2 노드로, 그리고 제2 다이오드를 통해서 제2 퓨즈 장치 패키지 단자로 연장된다. 또한, 제1 및 제2 스위치가 개방된다면, 저장 커패시터는 AC 전류 기간의 제2 절반에서 제2 전류 경로 내의 전류 흐름에 의해서 충전될 수 있다. 제2 전류 경로는 제2 퓨즈 장치 패키지 단자로부터, 제4 다이오드를 통해서 제1 노드로, 저장 커패시터를 통해서 제2 노드로, 그리고 제1 다이오드를 통해서 제1 퓨즈 장치 패키지 단자로 연장된다. 저장 커패시터가 절반 기간 중에 충전을 필요로 하지 않고 과부하 조건이 없는 경우에, 제1 및 제2 스위치는 절반 기간 전체에 걸쳐서 폐쇄된 채로 유지되고 그러한 절반 기간 중에 저장 커패시터를 충전하지 않는다.
자가-전력공급형 전자 퓨즈 장치의 일 실시예에서, 제1 노드로부터 제2 노드로 흐르는 충전 전류는 전류 제한기 회로를 통해서 흐른다. 전류 제한기 회로는 공핍 모드(depletion mode) NFET를 포함한다. 전류 제한기의 저항기는, 전류 제한기를 통해서 흐를 수 있는 최대 충전 전류를 설정한다. 그에 따라, 저항기는, 저장 커패시터를 충전할 수 있는 최대 충전 전류를 설정한다. 전류 제한기의 제너 다이오드(Zener diode)는, 저장 커패시터가 충전될 수 있는 최대 전압을 설정한다.
제2의 신규한 양태에서, 방법은 자가-전력공급형 전자 퓨즈 장치를 통해서 AC 전류를 전도하는 단계를 포함한다. 정상 상태 동작 조건에서, 저장 커패시터의 전압은 12 볼트 전압 임계값 미만이나, 전류 감지 신호는, 자가-전력공급형 퓨즈 장치를 통해서 흐르는 전류가 50 밀리암페어 전류 임계값 미만이 아니라는 것을 나타낸다. 자가-전력공급형 전자 퓨즈 장치의 제1 및 제2 스위치가 온(on)이고 전도적이다. 방법은, 전류 흐름이 50 밀리암페어 전류 임계값 미만이라는 것을 전류 감지 신호가 나타낼 때까지 대기하는 단계를 포함한다. 전류 흐름이 50 밀리암페어 전류 임계값 미만이라는 것을 나타내는 전류 감지 신호에 응답하여, 제1 및 제2 스위치가 턴 오프된다. 이어서, 저장 커패시터의 충전이 시작된다. 충전 전류가 저장 커패시터를 통해서 흐름에 따라, 저장 커패시터의 전압이 증가되고 12 볼트 초과까지 상승된다. 제1 및 제2 스위치의 오프에서, 저장 커패시터의 충전이 계속된다. 저장 커패시터가 15 볼트까지 충전되면, 제1 및 제2 스위치가 폐쇄된다. 전형적으로, 제1 및 제2 스위치가 폐쇄되는 시간 기간 동안의 자가-전력공급형 전자 퓨즈 장치를 통한 순간 AC 전류 흐름의 절대 크기는, 제1 및 제2 스위치가 개방되고 저장 커패시터가 충전될 때의 자가-전력공급형 전자 퓨즈 장치를 통한 순간 AC 전류 흐름의 절대 크기보다 크다. AC 부하 전류가 낮은 레벨(예를 들어, 50 밀리암페어 미만)에 있는 시간 동안 이러한 커패시터 충전 목적을 위해서 제1 및 제2 스위치만을 개방함으로써, 부하에 의해서 수용되는 바와 같은 퓨즈를 통해서 흐르는 AC 부하 전류의 장애가 최소화된다. 저장 커패시터가 15 볼트까지 충전되고 제1 및 제2 스위치가 폐쇄되면, 과전류 조건이 검출될 때까지 또는 저장 커패시터의 전압이 12 볼트 전압 임계값 미만으로 강하될 때까지, 제1 및 제2 스위치는 폐쇄된 채로 유지된다.
저장 커패시터가 12 볼트 전압 임계값 미만의 전압으로 방전되기 시작할 때, 제1 및 제2 스위치는, AC 부하 전류가 낮은 레벨(예를 들어, 50 밀리암페어 미만)에 있는 시간 동안, 커패시터 충전 목적을 위해서 개방되기 시작한다. 만약 자가-전력공급형 전자 퓨즈 장치를 통한 전류가 커패시터를 충전하기에 충분하지 않다면, 양 스위치가 개방된 채로 유지되고 부하는 커패시터 충전 회로망을 통해서 AC 전원에 연결된 채로 유지된다. 부하 전류가 커패시터 재충전 회로망을 통해서 흐를 수 있다. 저장 커패시터가(예를 들어, 15 볼트까지) 이전에 충전되었다면, 자가-전력공급형 전자 퓨즈 장치는 스위치를 폐쇄할 것이다. 그렇지 않은 경우에, 스위치는 개방한 채로 유지된다.
추가적인 상세 내용 및 구현예 및 방법이 이하의 상세한 설명에서 설명된다. 이러한 요약은 본 발명을 정의하기 위해 주장하지 않는다. 본 발명은 청구범위에 의해서 정의된다.
유사한 참조 번호가 유사한 구성 요소를 나타내는 첨부 도면은 본 발명의 구현예를 도시한다.
도 1은 하나의 신규한 양태에 따른 자가-전력공급형 전자 퓨즈 장치의 사시도이다.
도 2는 도 1의 자가-전력공급형 전자 퓨즈 장치의 하단부를 도시한 사시도이다.
도 3은 도 1의 자가-전력공급형 전자 퓨즈 장치의 회로도이다.
도 4는 제1 퓨즈 장치 패키지 단자(T1)의 전압(VT1)이 제2 퓨즈 장치 패키지 단자(T2)의 전압(VT2)보다 높은 경우에, 도 1의 자가-전력공급형 전자 퓨즈 장치의 저장 커패시터가 어떻게 충전될 수 있는지를 보여주는 도면이다.
도 5는 제1 퓨즈 장치 패키지 단자(T1)의 전압(VT1)이 제2 퓨즈 장치 패키지 단자(T2)의 전압(VT2)보다 낮은 경우에, 도 1의 자가-전력공급형 전자 퓨즈 장치의 저장 커패시터가 어떻게 충전될 수 있는지를 보여주는 도면이다.
도 6은 도 1의 자가-전력공급형 전자 퓨즈 장치의 전류 제한기 회로의 동작을 도시한 도면이다.
도 7은 도 1의 자가-전력공급형 전자 퓨즈 장치의 저장 커패시터의 충전을 도시한 도면이다.
도 8은 제1 및 제2 스위치가 폐쇄된 시간 기간, 및 저장 커패시터가 재충전될 수 있도록 제1 및 제2 스위치가 개방된 시간 기간을 도시하는 파형도이다.
도 9는 AC 전원을 포함하는 시스템에서의 동작에서 도 1의 자가-전력공급형 전자 퓨즈 장치를 도시한 도면이다.
도 10은 도 1의 자가-전력공급형 전자 퓨즈 장치의 더 상세한 회로도이다.
도 11은 하나의 신규 양태에 따른 방법의 흐름도이다.
도 12는 자가-전력공급형 전자 퓨즈 장치의 다른 구현예의 도면이다.
도 13은 도 12의 구현예(110)의 예의 사시도이다.
이제, 참조는 첨부 도면에 예가 도시된 본 발명의 일부 구현예를 상세하게 설명될 것이다. 이하의 설명에서, "개방"된 스위치는 "오프 상태"인 반면, "폐쇄"된 스위치는 "온 상태"이다. 스위치를 "턴 온하는 것" 또는 스위치를 "스위칭 온 하는 것", 또는 스위치를 "폐쇄하는 것"이라는 구절은 스위치를 "온 상태"가 되게 하는 것을 의미한다. 스위치를 "턴 오프하는 것" 또는 스위치를 "스위칭 오프 하는 것", 또는 스위치를 "개방하는 것"이라는 구절은 스위치를 "오프 상태"가 되게 하는 것을 의미한다.
도 1은 하나의 신규한 양태에 따른 자가-전력공급형 전자 퓨즈 장치(1)의 사시도이다. "전자 퓨즈" 장치는 또한 "이퓨즈"로 지칭된다. 자가-전력공급형 전자 퓨즈 장치(1)는 제1 퓨즈 장치 패키지 단자(2), 제2 퓨즈 장치 패키지 단자(3), 및 절연 하우징(4)을 포함한다. 일 실시예에서, 하우징(4)은, 전자 회로를 하우징 내에서 둘러싸고 수용하기 위해서 함께 피팅되는(fit) 하나 이상의 사출 몰딩된 플라스틱 단편이다. 공기 공간이 될 수도 있는 임의의 용적을 점유하도록, 포팅 화합물(potting compound)이 하우징(4) 내에 제공된다. 제1 및 제2 퓨즈 장치 패키지 단자(2 및 3)는, 하우징으로부터 연장되는 스탬핑된 시트 금속의 단편이다. 그러한 단자는, 자가-전력공급형 퓨즈 장치의 외측으로부터 접근할 수 있는 자가-전력공급형 퓨즈 장치(1)의 유일한 전기 단자이다. 자가-전력공급형 전자 퓨즈 장치(1)가 퓨즈 리셉터클 내로 끼워지도록 그 형상 및 크기가 결정된다. 자가-전력공급형 전자 퓨즈 장치(1)는, 종래의 표준 퓨즈의 형상 및 크기를 포함하여, 퓨즈에 적합한 임의 형상 및 크기를 가질 수 있다. 도 1에 도시된 자가-전력공급형 전자 퓨즈 장치(1)의 특별한 형상 및 크기는 단지 하나의 가능한 형상 및 크기이다.
도 2는 자가-전력공급형 전자 퓨즈 장치(1)의 하단부를 도시한 사시도이다.
도 3은 자가-전력공급형 전자 퓨즈 장치(1)의 회로도이다. 자가-전력공급형 전자 퓨즈 장치(1)는 제1 퓨즈 장치 패키지 단자(T1)(2), 제2 퓨즈 장치 패키지 단자(T2)(3), 하우징(4), 제1 스위치(SW1)(5), 제2 스위치(SW2)(6), 제1 다이오드(D1)(7), 제2 다이오드(D2)(8), 제3 다이오드(D3)(9), 제4 다이오드(D4)(10), 저장 커패시터(C1)(11), 전류 제한기 회로(12), 및 스위치 제어 회로망(13)을 포함한다. 이들 단자 및 전자 구성 요소는 인쇄회로기판에 장착될 수 있다. 회로는 VRECT 노드(N1)(14), 가상 접지 노드(N2)(15), 제1 단자 노드(N3)(16), 제2 단자 노드(N4)(17), 및 VSUP+ 노드(N5)(18)를 포함한다. 일반적인 의미에서, 자가-전력공급형 전자 퓨즈 장치(1)를 통한 고전류 흐름의 과부하 전류 상황이 아닐 때, 자가-전력공급형 전자 퓨즈 장치(1)는 저저항 전기 전도체 또는 쇼트(short)로서 기능한다. 따라서, 스위치(SW1 및 SW2)가 온되고 전도적이 되며, 그에 따라, 저저항(100 밀리오옴 미만) 전류 경로가 제1 퓨즈 장치 패키지 단자(T1)와 제2 퓨즈 장치 패키지 단자(T2) 사이의 퓨즈를 통해서 존재한다. 그러나, 과부하 전류 조건이 발생되는 경우에, 자가-전력공급형 전자 퓨즈 장치가 "트립"되고, 그에 따라 전류는 자가-전력공급형 전자 퓨즈 장치를 통해서 흐르지 않는다. 스위치(SW1 및 SW2)는 그에 따라 오프가 되고 비-전도적이 된다. 도 3의 예에서, 이러한 과부하 조건은, 40 암페어 이상이 자가-전력공급형 전자 퓨즈 장치를 통해서 흐르는 조건이다. 스위치 제어 회로망(13)은 저장 커패시터(11) 내에 저장된 에너지에 의해서 전력공급된다.
도 4는 제1 퓨즈 장치 패키지 단자(T1)(2)의 전압(VT1)이 제2 퓨즈 장치 패키지 단자(T2)(3)의 전압(VT2)보다 높은 경우에, 저장 커패시터(11)가 어떻게 충전될 수 있는지를 도시한다. 저장 커패시터(11)를 충전하기 위해서, 제1 및 제2 스위치(SW1 및 SW2)가 개방된다. 전류는 쇄선 및 화살표(19)에 의해서 도시된 제1 전류 경로 내에서 흐른다. 전류 제한기 회로(12)가 동작되어, 저장 커패시터(11)의 전압이 전압 임계값(이러한 경우, 19 볼트)까지 충전될 수 있도록 전류 흐름을 허용하지만, 전류 제한기 회로(12)가 동작되어, 저장 커패시터(11)의 전압이 특정한 전압 임계값을 초과하지 않도록 전류 흐름을 제한하거나 중단시킨다.
도 5는 제1 퓨즈 장치 패키지 단자(T1)(2)의 전압(VT1)이 제2 퓨즈 장치 패키지 단자(T2)(3)의 전압(VT2)보다 낮은 경우에, 저장 커패시터(11)가 어떻게 충전될 수 있는지를 도시한다. 다시, 저장 커패시터(11)를 충전하기 위해서, 제1 및 제2 스위치(SW1 및 SW2)가 개방된다. 전류는 쇄선 및 화살표(20)에 의해서 도시된 제2 전류 경로 내에서 흐른다. 도 4의 전류 흐름의 경우에서와 같이, 전류 제한기 회로(12)가 동작되어, 저장 커패시터(11)의 전압이 전압 임계값(19 볼트)까지 충전될 수 있도록 전류 흐름을 허용하나, 전류 제한기 회로(12)가 동작되어, 저장 커패시터(11)의 전압이 전압 임계값을 초과하지 않도록 전류 흐름을 제한하거나 중단시킨다.
자가-전력공급형 전자 퓨즈 장치가 정현파 AC 전류 경로에 배치되는 경우에, 도 5의 화살표(20)에 의해서 도시된 전류 흐름은, 스위치(SW1 및 SW2)가 오프된 경우에 AC 전류의 기간의 절반에서 흐를 수 있는 전류이다. 도 4의 화살표(19)에 의해서 도시된 전류 흐름은, 스위치(SW1 및 SW2)가 오프인 경우에 AC 전류의 기간의 다른 절반에서 흐를 수 있는 전류이다.
도 6은 전류 제한기 회로(12)의 일 실시예를 도시한 도면이다. 이러한 예에서, 전류 제한기 회로(12)는 3개의 입력/출력 연결 노드 또는 지점을 갖는다. 이들 입력/출력 연결 노드 또는 지점이 참조 번호 21 내지 23으로 표시되어 있다. 이들 3개의 지점(21 내지 23)은 도 3에 도시된 동일 지점(21 내지 23)이다. 전류 제한기 회로(12)는 공핍 모드 N-채널 전계 효과 트랜지스터(NFET)(24), 제너 다이오드(25), 및 2개의 저항기(26 및 27)를 포함한다. 접지 노드(GND)는 도 3의 가상 접지 노드(N2)(15)이다. 노드(N1)는 도 3의 VRECT 노드(N1)(14)이다.
저장 커패시터(C1)(11)가 12 볼트 미만의 전압을 가지도록 방전되는 상황을 고려한다. N1 노드의 전압이 N2 노드의 전압 보다 높은 경우에, 전류는 IN 지점(21)을 통해서 전류 제한기 회로(12) 내로 흐를 수 있다. 공핍 모드 NFET(24)가 전도적이 된다. 전류는 드레인(28)로부터, 공핍 모드 NFET(24)를 통해서, 그리고 소스(29)를 경유하여 공핍 모드 NFET(24)의 외부로 흐른다. 전류는 OUT 지점(22)으로부터, 그리고 저장 커패시터(11)를 통해서, 그리고 노드(N2)로 흐른다. 화살표(36)는 이러한 충전 전류의 경로를 도시한다. 충전 전류의 크기는 저항기(26)에 의해서 제한된다. 공핍 모드 NFET(24)는 약 -4 볼트의 임계값 전압을 갖는다. NFET(24)의 게이트(30)의 전압이 강하되어 NFET(24)의 소스의 전압보다 4 볼트 이상 낮아지는 경우에, NFET(24)가 턴 오프된다. 저항기(26 및 27)의 연결로 인해서, NFET(24)를 통한 전류 흐름이 충분히 높아서 저항기(26)에 걸친 전압 강하가 4 볼트에 접근하는 경우에, NFET(24)가 턴 오프되기 시작한다. 전류 흐름량의 감소는 저항기(26)에 걸친 전압 강하를 감소시키고, 공핍 모드 NFET의 게이트(30)의 전압은 소스의 전압과 관련하여 음의 값이 아니다. 결과적으로, 공핍 모드 NFET(24)는 전류 흐름을, 저항기(26)에 의해서 설정된 피크 충전 전류로 제한한다. 제너 다이오드(25)는, 저장 커패시터(11)가 충전될 수 있는 최대 전압을 설정한다. 충전 전류로 인해서, 저장 커패시터(11)가 충전됨에 따라, 저장 커패시터(11)의 전압이 증가된다. 그러나, 저장 커패시터(11)의 전압은 약 19 볼트를 초과할 수 없는데, 이는 제너 다이오드(25)가 공핍 모드 트랜지스터(24)의 게이트(30)의 전압이 15 볼트를 초과하는 것을 방지하기 때문이다. 저장 커패시터(11)에 걸친 전압이 19 볼트에 접근할 때, 공핍 모드 NFET(24)의 소스(29)의 전압이 또한 19 볼트에 접근한다. VGS는 -4 볼트 VGS 임계값 전압에 접근한다. 그에 따라, 공핍 모드 NFET(24)는 턴 오프되기 시작한다. 공핍 모드 NFET(24)는 19 볼트 이상의 커패시터 전압을 위해서 온될 수 없고 전도적이 될 수 없다.
도 7은 완전 방전된 상태로부터의 저장 커패시터(11)의 충전을 도시한 도면이다. 쇄선 파형(31)은 저장 커패시터의 전압을 나타낸다. 얇은 실선 파형(32)은, 50 헤르츠, 240 볼트 RMS, AC 전원으로 인한 정현파 AC 전압을 나타낸다. 자가-전력공급형 전자 퓨즈 장치(1)는 초기에 정현파 AC 전원의 전류 경로 내에 있지 않다. 시간(t1)은 정현파 AC 전압의 영점 교차 시간(zero crossing time)을 나타낸다. 이러한 시간에, 도시된 예에서, 자가-전력공급형 전자 퓨즈 장치(1)는 여전히 AC 전류 경로 내에 있지 않다. 정현파 AC 전압의 전압이 0 볼트로부터 증가된다. 특정한 도시된 예에서, 자가-전력공급형 전자 퓨즈 장치(1)는 시간(t2)에서 AC 전류 경로 내로 처음 커플링된다. 그에 따라, 이러한 시간 동안 AC 전압이 퓨즈에 걸쳐 존재하지 않는다는 것을 예시하기 위해서, AC 전압 파형(32)이 시간(t2) 이전의 쇄선 형태로 도시되어 있다. 시간(t2)으로부터 시작하여, 정현파 AC 전압의 전압이, 퓨즈 장치 패키지 단자(T1 및 T2) 사이에서 자가-전력공급형 전자 퓨즈 장치(1)에 걸쳐 존재한다. 그에 따라, 저장 커패시터(11)는 0 볼트로부터 충전되기 시작한다. 충전 전류는 일정하고 전류 제한기 회로(12)의 저항기(26)에 의해서 고정된다. 그에 따라, 파형(31)에 의해서 표시된 저장 커패시터(11)의 전압은 상당히 선형적으로 증가된다. 공핍 모드 NFET(24)의 게이트의 전압이 15 볼트에서 클램핑되고, 이어서, 저장 커패시터(11)의 전압이 시간(t3)에서 약 +19 볼트에 도달할 때, 커패시터 충전이 시간(t3)에서 중단된다. 저장 커패시터(11)가 전류 제한기 회로(12)의 저항기(26)에 의해서 설정된 바와 같은 최대 레이트(rate)에서 충전하는 경우에, 커패시터의 0 볼트의 초기의 완전 방전 상태로부터 시작하여 커패시터가 +19 볼트로 충전될 때까지, 저장 커패시터(11)를 충전하는 데 약 0.6 밀리초가 소요된다. 10 밀리초는 50 헤르츠 AC 전압 정현파의 절반 기간이다. 그에 따라, 저장 커패시터(11)는 50 헤르츠 AC 전압 정현파의 절반 기간의 단지 6%의 충전 기간 내에 완전 충전될 수 있다. 시간(t2)과 시간(t3) 사이의 시간 기간은 이러한 짧은 충전 시간 기간이다.
도 7에 도시된 바와 같이, 자가-전력공급형 전자 퓨즈 장치(1)는, AC 전압파의 전압이 증가되는 때 시간(t2)에서 AC 전류 경로 내로 첫 번째로 커플링되는 것으로 도시되어 있다. 그에 따라, 저장 커패시터(11)의 전압이 증가되고, AC 전압이 또한 증가된다. 이는 반드시 그럴 필요는 없다. 다른 예에서, 자가-전력공급형 전자 퓨즈 장치(1)는, AC 전압파의 전압이 감소되는 시간에서, AC 전류 경로에 커플링된다. 이와 같은 경우에, AC 파동의 전압이 감소되는 때, 저장 커패시터(11)의 전압이 증가될 것이다. 저장 커패시터의 충전이 시작되는 때와 관계없이, 최대 충전 전류가 전류 제한기 회로(12)의 저항기(26)에 의해서 제한되고 그에 의해서 설정된다.
저장 커패시터(11)가 완전 방전된 상태로부터 시작하여 맨 처음 시간 동안 충전될 때, 이는 도 7에 도시된 바와 같이 19 볼트까지 충전된다. 그 후에, 저장 커패시터(11) 내에 저장된 에너지를 이용하여 자가-전력공급형 전자 퓨즈 장치의 회로망에 전력을 공급한다. 그에 따라, 저장 커패시터(11)의 전압이 감소되고 결국 재충전을 필요로 한다. 그러나, 재충전 동작에서, 저장 커패시터(11)는 19 볼트의 최대값까지 결코 재충전되지 않는다. 오히려, 이하에서 더 구체적으로 설명되는 바와 같이, 비교기 회로가 저장 커패시터(11)의 전압을 모니터링한다. 저장 커패시터(11)의 전압이 15 볼트 임계값을 초과하였다는 것을 비교기 회로가 결정할 때, 비교기 회로는 저장 커패시터(11)의 추가적인 충전을 야기한다. 스위치(SW1 및 SW2)를 폐쇄함으로써, 추가적인 충전이 중단된다. 따라서, 제1 초기 커패시터 충전 이후의 재충전 동작에서, 저장 커패시터(11)는 15 볼트 임계값까지 충전된다.
도 8은, 저장 커패시터(11)가 재충전될 수 있도록 제1 및 제2 스위치가 개방되는 몇 개의 "스위치 개방 기간"(CT1, CT2 및 CT3)을 도시하는 단순화된 파형도이다. 이들 시간 기간은, 자가-전력공급형 전자 퓨즈 장치(1)를 통해서 흐르는 정현파 AC 전류(100)와 관련하여 도시되어 있다. 도시된 특정한 예에서, 제1 및 제2 스위치 개방 기간(CT1 및 CT2)은 AC 전류의 연속되는 절반 기간 중에 발생된다. 다음 절반 기간 중에는 스위치 개방 기간이 없다. 제3 스위치 개방 기간(CT3)이 다음 절반 기간 중에 발생된다. 그에 따라, AC 전류의 특정한 절반 기간 중에 스위치 개방 기간이 존재할 수 있거나, AC 전류의 특정한 절반 기간 중에 스위치 개방 기간이 없을 수 있다. AC 전류의 특정한 절반 기간 중에 스위치 개방 기간이 있는지의 여부는, 저장 커패시터를 재충전할 필요가 있는지의 여부에 의존한다. 도시된 예에서, 그리고 모든 예에서, 각각의 "스위치 개방 기간"의 지속시간은 항상 1 밀리초 미만이다. 50 헤르츠 정현파 AC 전류의 절반 기간은 10 밀리초이다. 참조 번호 103은 하나의 이와 같은 절반 기간을 식별한다. 60 헤르츠 정현파 AC 전류의 절반 기간은 약 8.3 밀리초이다. 50Hz 및 60Hz AC 전류에서, 그에 따라, 각각의 스위치 개방 기간의 지속시간은 항상 자가-전력공급형 전자 퓨즈 장치를 통해서 흐르는 정현파 AC 전류의 절반 기간의 지속시간의 15 퍼센트(15%) 미만이다. 예를 들어, 절반 기간(103)의 제1 부분(101) 중에, 스위치(SW1 및 SW2)가 폐쇄되고, 저장 커패시터는 재충전되지 않는다. 절반 기간(103)의 제2 부분(102)(CT2) 중에, 스위치(SW1 및 SW2)는 개방된다. 이러한 제2 부분(102)(CT2) 동안 저장 커패시터가 충전된다. 이러한 제2 부분(102) 내에서, 저장 커패시터는 소정량의 시간 동안 충전될 수 있고, 이어서 영점 교차 시간에 근접한 짧은 시간 동안 충전이 중단되고, 이어서 커패시터의 충전이 재개되나, 시간(102)의 전체 제2 부분 전반을 통해서, 제1 및 제2 스위치(SW1 및 SW2)가 개방된다.
도 9는 시스템(33) 내의 동작에서 자가-전력공급형 전자 퓨즈 장치(1)를 도시한 도면이다. 시스템(33)은 240 볼트 AC 전원(37), 부하(35), 및 자가-전력공급형 전자 퓨즈(1)를 포함한다. 자가-전력공급형 전자 퓨즈(1)를 통해서 흐르는 전류가 40 암페어 과부하 전류를 초과하는 경우에, 자가-전력공급형 전자 퓨즈(1)가 트립된다. 스위치(SW1 및 SW2)는 개방되어 있고, 전류가 자가-전력공급형 전자 퓨즈(1)를 통해서 흐를 수 없다. 자가-전력공급형 전자 퓨즈(1)는: 1) 리셋 푸쉬 버튼(34)이 눌릴 때까지, 또는 2) 자가-전력공급형 전자 퓨즈(1)가 AC 전력으로부터 어떻게든 분리될 때까지 그 개방(트립된) 조건에서 유지된다. 자가-전력공급형 전자 퓨즈(1)는 퓨즈를 그 퓨즈 리셉터클로부터 제거하는 것에 의해서 AC 전력으로부터 분리될 수 있다. 자가-전력공급형 전자 퓨즈(1)는 AC 전원(37)을 턴 오프하는 것에 의해서 AC 전력으로부터 분리될 수 있다.
도 10은 자가-전력공급형 전자 퓨즈 장치(1)의 더 상세한 회로도이다. 제1 스위치(SW1)(5)는 제1 전력 NFET이고, 제2 스위치(SW2)(6)는 제2 전력 NFET이다. 제1 다이오드(D1)(7)는 제1 전력 NFET(5)의 본체 다이오드이다. 제1 전력 NFET 및 제1 다이오드는 동일한 반도체 다이의 부품이다. 제2 다이오드(D2)(8)는 제2 전력 NFET(6)의 본체 다이오드이다. 이들 트랜지스터에 더하여, 제1 전류 미러(first current mirror) NFET(40) 및 제2 전류 미러 NFET(41)이 또한 있다. 제1 전류 감지 저항기(42)가 제1 전류 미러 NFET(40)의 소스(43)와 가상 접지 노드(N2)(15) 사이에 커플링된다. 제1 전류 미러 NFET(40)의 드레인(44)은 제1 전력 NFET(5)의 드레인(45)에 커플링된다. 전압(VS1)은 제1 감지 저항기(42)에 걸친 전압 강하이다. 제1 전류 미러 NFET(40)의 게이트(46)는 제1 전력 NFET(5)의 게이트(47)에 커플링된다. 제1 전류 미러 NFET(40)를 통한 전류 흐름은 제1 전력 NFET(5)을 통한 전류 흐름의 1/100이다. 제2 전류 감지 저항기(48)가 제2 전류 미러 NFET(41)의 소스(49)와 가상 접지 노드(N2)(15) 사이에 커플링된다. 제2 전류 미러 NFET(41)의 드레인(50)은 제2 전력 NFET(6)의 드레인(51)에 커플링된다. 전압(VS2)은 제2 감지 저항기(48)에 걸친 전압 강하이다. 제2 전류 미러 NFET(41)의 게이트(52)는 제2 전력 NFET(6)의 게이트(53)에 커플링된다. 제2 전류 미러 NFET(41)를 통한 전류 흐름은 제2 전력 NFET(14)을 통한 전류 흐름의 1/100이다. 제1 전력 NFET(5)의 소스(54)는 가상 접지 노드(N2)(15)에서 제2 전력 NFET(6)의 소스(55)에 커플링된다. 전압 강하(VS1)는 제1 스위치(SW1)를 통한 전류 흐름을 나타낸다. 전압 강하(VS2)는 제2 스위치(SW2)를 통한 전류 흐름을 나타낸다. 제1 전력 NFET, 제1 전류 미러 NFET, 및 제1 다이오드는 동일한 제1 반도체 다이의 부품이다. 제2 전력 NFET, 제2 전류 미러 NFET, 및 제2 다이오드는 동일한 제2 반도체 다이의 부품이다. 전류 미러 NFET(40 및 41)의 전류 감지 회로망 및 전류 감지 저항기(42 및 48)는 도 3의 스위치 제어 회로망(13)의 부품으로 간주된다. 중요하게, 제1 퓨즈 장치 패키지 단자(T1)로부터, 제1 스위치(SW1)를 통한, 제2 스위치(SW2)를 통한, 그리고 제2 퓨즈 장치 패키지 단자(T2)로의 주 전류 경로 내에는 전류 감지 회로망 또는 감지 저항기가 존재하지 않는다.
자가-전력공급형 전자 퓨즈 장치(1)가 직렬 부하(35)를 가지고 AC 전원(37)에 초기에 연결될 때(도 9 참조), 제1 및 제2 스위치(SW1 및 SW2) 둘 모두가 오프 상태이다. 저장 커패시터(11)는 0 볼트이다. 저장 커패시터(11)는, 다이오드(D3 또는 D4), 공핍 모드 NFET(24), 저항기(26), 및 전력 NFET(5 및 6) 중 하나의 본체 다이오드를 통해서 충전을 시작한다. 전압 임계값은 저항기(56 및 57)를 포함하는 저항기 전압 분할기에 의해서 설정된다. 이러한 전압 임계값은 15 볼트이다. 보통의 재충전 동작에서, 저장 커패시터(11)의 전압이 이러한 15 볼트 전압 임계값을 초과하자 마자, 비교기(58)의 출력이 로우(low)로부터 하이(high)로 전이될 것이고, 그에 의해서 퓨즈 회로망이 스위치(SW1 및 SW2)를 턴 온하게 한다. 스위치(SW1 및 SW2)를 턴 온하는 것은, 전술한 바와 같이, 재충전 사이클을 종료시키고, 그에 따라 저장 커패시터(11)의 전압이 15 볼트에서 유지될 것이다. 그러나, 스위치(SW1 및 SW2)를 턴 온하는 것은 또한, 부하를 AC 전원(37)에 커플링시킬 수 있다. 스위치(SW1 및 SW2)가 처음 턴 온될 때 자가-전력공급형 전자 퓨즈 장치(1)를 통해서 흐르는 초기 서지 전류(surge current)를 최소화하기 위해서, AC 입력 전압이 전압 임계값 미만으로 떨어질 때까지, 스위치(SW1 및 SW2)의 초기 턴 온이 지연된다. 이러한 전압 임계값은 20 볼트이고, 저항기(59 및 60)를 포함하는 저항기 전압 분할기에 의해서 설정된다. 정류된 형태의 AC 입력 전압은, 가상 접지 노드(N2)(15)의 전압에 비교되는, VRECT 노드(14)의 전압이다. 스위치(SW1 및 SW2)의 처음 턴 온이 지연되기 때문에, 이러한 처음의 충전 동작 중에 저장 커패시터(11)의 전압이 15 볼트를 초과하고 19 볼트의 최대값에 도달한다. 이러한 지연 이후에, 전압 임계값이 20 볼트 미만으로 강하될 때, 비교기(61)의 출력이 로우로부터 하이로 전이된다. 이는 OR 게이트(62)의 출력이 로우로부터 하이로 전이되도록 야기한다. 이러한 지점에서, 2-입력 AND 게이트(63)의 양 입력이 디지털 로직 하이 전압이고, 그에 따라 AND 게이트(63)는 디지털 로직 하이 값을 NAND 게이트(64)의 더 낮은 입력 리드 상으로 출력한다. 디지털 로직 하이는 또한 NAND 게이트(64)의 다른 입력 리드 상에 존재한다. 그에 따라, NAND 게이트(64)는 디지털 로직 로우 신호를 NFET(65)의 게이트 상으로 출력한다. NFET(65)의 게이트 상의 디지털 로직 로우 신호는 NFET(65)가 오프되도록 야기한다. NFET(65)의 드레인의 전압은 풀업(pullup) 저항기(66)에 의해서 하이 로직 레벨까지 풀업된다. 드레인은 게이트 드라이버 통합 회로(67)의 INA 및 INB 단자에 커플링된다. 게이트 드라이버 통합 회로(67)는 2개의 비반전(non-inverting) 로우측 게이트 드라이버를 포함한다. INA 단자는 제1 게이트 드라이버의 입력에 커플링되고, OUTA 단자는 제1 게이트 드라이버의 출력에 커플링된다. INB 단자는 제2 게이트 드라이버의 입력에 커플링되고, OUTB 단자는 제2 게이트 드라이버의 출력에 커플링된다. 양 게이트 드라이버는, 여기에서 +19 볼트인 노드(N5)의 전압에 의해서 공급되는, 인에이블 입력 단자(ENA 및 ENB) 둘 모두에 의해서 인에이블링된다. 결과적으로, 게이트 드라이버는 +19 볼트 전압을 제1 및 제2 스위치(SW1 및 SW2)의 게이트로 보낸다. 이는 제1 및 제2 스위치(SW1 및 SW2)를 턴 온한다.
도 6과 관련하여 전술한 바와 같이, 트랜지스터(24)는 공핍 모드 NFET이다. 이는, AC 입력 전압이 저장 커패시터의 전압보다 높을 때 AC 입력 전압의 순간적인 값과 관계없이, 안정적인 전류로 저장 커패시터(11)를 충전하기 위해서 이용된다. 충전 전류의 크기는 저항기(26)에 걸친 전압 강하에 의해서 설정된다. 저장 커패시터(11)의 전압이 제너 다이오드(25)의 15 볼트 전압 임계값을 초과하는 경우에, 공핍 모드 NFET(24)의 게이트(30)의 전압이 이러한 +15 볼트 제너 다이오드 전압에서 클램핑되기 시작한다. 그러나, 공핍 모드 NFET(24)의 소스(29)의 전압은 계속 상승된다. 소스(29)의 전압이 약 -4 볼트만큼 게이트(30)의 전압을 초과할 때(즉, 공핍 모드 NFET의 -4 볼트 VGS 임계값보다 더 음의 값이되기 시작할 때), 공핍 모드 NFET(24)가 턴 오프된다. 이는, 저장 커패시터(11)의 과충전 및 전력 소비 증가를 방지한다. 결과적으로, 제1 충전 동작의 종료에서 저장 커패시터(11)의 전압이 +19 볼트에서 유지된다.
부하 전류가 40 암페어 과부하 전류를 초과하는 경우에, 이는 과부하 전류 조건으로 검출된다. 전류 감지 저항기(42 및 48) 중 하나에 걸친 전압 강하가 대응 비교기(68 및 70) 전압 임계값의 기준 전압을 초과한다. 이러한 기준 전압은 저항기(71 및 72)를 포함하는 저항기 전압 분할기에 의해서 설정된다. 2개의 비교기(68 및 70) 중 하나가 트립되고 디지털 로직 로우 신호를 출력한다. 그에 따라, NAND 게이트(73)는 디지털 로직 하이 신호를 출력한다. 이는 제1 RS 래치(latch)가 설정되도록 야기한다. 제1 RS 래치는 NOR 게이트(74 및 75)에 의해서 형성된다. 이러한 RS 래치의 설정은, 래치가 디지털 로직 로우 신호를 노드 및 전도체(76)에 출력하도록 야기한다. 전도체(76) 상의 디지털 로직 로우 신호로 인해서, AND 게이트(63)는 디지털 로직 로우 신호를 출력한다. NAND 게이트(64)의 입력의 이러한 디지털 로직 로우 로직 신호의 존재는 NAND 게이트(64)가 디지털 로직 하이 신호를 출력하도록 야기한다. 이는 NFET(65)을 턴 온하고, 디지털 로직 로우 레벨 신호를 게이트 드라이버(67)의 INA 및 INB 입력으로 보낸다. 그에 따라, 게이트 드라이버(67)는 제1 및 제2 스위치의 게이트 전압을 0 볼트로 구동하고, 제1 및 제2 스위치(SW1 및 SW2)는 턴 오프된다. 제1 및 제2 스위치(SW1 및 SW2)의 턴 오프는 과부하 전류 조건 하에서 바람직한 작용이다.
저항기(77) 및 커패시터(78)를 포함하는 RC 네트워크는, 고주파 AC 노이즈의 경우에, 잘못된 과부하 전류 퓨즈 트립(검출된 과부하 전류 조건으로 인한 스위치(SW1 및 SW2)의 턴 오프)을 방지한다. 저항기(81) 및 커패시터(82)에 의해서 설정된 시간 상수는 퓨즈 회로망의 초기 전력 상승과 과부하 조건이 처음 검출될 수 있는 순간 사이의 최소 기간을 결정한다. 과부하 조건 후에, 자가-전력공급형 전자 퓨즈 장치는: 1) 퓨즈로의 AC 전력이 제거되지 않고 그에 따라 저장 커패시터(11)가 완전히 방전되지 않는 한, 또는 2) 푸쉬 버튼(34)이 눌리지 않는 한, 오프 상태(스위치(SW1 및 SW2) 오프)에서 유지될 것이다. 푸쉬 버튼(34)을 누르는 것은 제1 RS 래치가 리셋되도록 야기한다.
NOR 게이트(74 및 75)를 포함한 제1 RS 래치에 더하여, 제2 RS 래치가 또한 있다. 이러한 제2 RS 래치는 NOR 게이트(79 및 80)를 포함한다. 저장 커패시터가 완전히 방전되는 경우 AC 전압이 20 볼트보다 높은 경우에, 이러한 제2 RS 래치를 이용하여, 스위치(SW1 및 SW2)가 초기 파워 업(power up) 이후에 턴 온되는 것을 방지한다. 이러한 초기 전력 시간에서 AC 전압이 20 볼트보다 높을 때 스위치(SW1 및 SW2)가 턴 온되는 것을 방지하는 것은, 높은 전압 조건과 연결된 부하로 인한 서지 전류를 방지한다. 퓨즈 회로망의 파워 업 시에, 제2 RS 래치가 리셋된다. 제2 RS 래치의 리셋 상태는, NOR 게이트(80)가 디지털 로직 로우 신호를 출력하는 상태이다.
제1 및 제2 스위치(SW1 및 SW2) 둘 모두가 온되고 전도적일 때, T1 단자와 T2 단자 사이의 퓨즈에 걸친 전압 강하 VFUSE는 부하 전류와 SW1 및 SW2 스위치의 RDC(ON) 저항에 의해서 결정된다. 그에 따라, 퓨즈에 걸친 전압 강하 VFUSE는 대략적으로 2RDC(ON) x ILOAD와 같다. 이러한 전압이 정상 조건에서 퓨즈 동작에 필요한 저장 커패시터에서의 최소 전압을 초과하지 않기 때문에, 저장 커패시터는 스위치(SW1 및 SW2)가 온인 시간 동안 저장 커패시터를 방전한다. 그에 따라, 저장 커패시터는 방전되고 주기적인 재충전을 필요로 한다.
재충전 프로세스는 이하의 조건: 1) 저장 커패시터(11)의 전압이 12 볼트 미만인 조건, 및 2) 부하 전류가 50 밀리암페어 전류 임계값 미만인 조건 둘 모두일 때 시작된다. 비교기(58)는, 저장 커패시터(11)의 전압이 12 볼트 미만으로 강하되었다는 것을 검출한다. 저항기(99)는 이력 현상(hysteresis)을 제공한다. 저장 커패시터의 전압이 12 볼트 미만으로 강하되면, 비교기(58)는 디지털 로직 로우 신호를 출력하기 시작한다. 저장 커패시터의 전압이 이어서 증가되는 경우에, 비교기(58)는 저장 커패시터의 전압이 15 볼트 초과로 상승할 때까지, 디지털 로직 하이 신호를 출력하는 것을 시작하지 않을 것이다. 퓨즈의 회로망이 저장 커패시터로부터 에너지를 소비하고 저장 커패시터의 전압이 12 볼트 미만으로 강하될 때, 비교기(58)는 디지털 로직 로우 신호를 출력하기 시작한다. 이러한 디지털 로직 로우 신호는 OR 게이트(83)의 하나의 입력 리드 상으로 공급된다. 그러나, OR 게이트(83)의 다른 입력 리드 상의 디지털 신호가 디지털 로직 하이 값인 경우에, 디지털 로직 로우 신호는 OR 게이트(83)를 통과할 수 없다. 퓨즈를 통해서 흐르는 부하 전류가 0에 가까운 작은 전류일 때에만, 제1 및 제2 스위치(SW1 및 SW2)가 재충전 동작을 위해서 개방된다. 퓨즈를 통한 부하 전류 흐름이 큰 경우에, 회로는, 재충전 동작을 위한 제1 및 제2 스위치(SW1 및 SW2)의 개방까지 대기한다. 따라서, 비교기(84 및 85)가, 저항기(86 및 87)의 저항기 분할기에 의해서 설정된 50 밀리암페어 전류 임계값 미만이 아닌 부하 전류를 검출하는 경우에, NAND 게이트(88)는 디지털 로직 하이를 출력한다. 이는, OR 게이트(83)의 다른 입력 리드 상의 디지털 로직 로우 신호가 OR 게이트(83)를 통과하는 것을 효과적으로 차단한다. 퓨즈를 통과하는 AC 전류의 크기가 감소됨에 따라, 퓨즈를 통한 전류 흐름은 결국, 저항기(86 및 87)의 저항기 분할기에 의해서 설정된 50 밀리암페어 전류 임계값 미만으로 강하된다. 이러한 지점에서, 감지 저항기(42 및 48) 둘 모두에 걸친 전압 강하는 저항기 전압 분할기의 중심 노드(89)의 전압 미만이다. 비교기(84 및 85) 둘 모두는 디지털 로직 하이 신호를 출력한다. 그에 따라, NAND 게이트(88)는 디지털 로직 로우 신호를 출력한다. OR 게이트(83)의 2개의 입력 리드 둘 모두에서의 신호가 이제 디지털 로직 로우 레벨이기 때문에, OR 게이트(83)는 디지털 로직 로우 신호를 출력한다. 이는, NAND 게이트(64)가 디지털 로직 하이를 출력하도록 야기하고, NFET(65)가 턴 온하도록 야기하며, 디지털 로직 로우 신호가 게이트 드라이버(67)의 INA 및 INB 입력으로 입력되도록 야기하며, 그리고 게이트 드라이버가 스위치(SW1 및 SW2)의 게이트의 전압을 접지로 구동하게 야기한다. 이는, 저장 커패시터(11)의 재충전을 위한 준비에서 스위치(SW1 및 SW2)를 턴 오프한다. 중요하게, 스위치(SW1 및 SW2)는, 퓨즈를 통해서 흐르는 부하 전류가 로우 레벨(50 밀리암페어 미만)일 때 이러한 커패시터 재충전 목적을 위해서 턴 오프되기만 한다. 이는, 부하에 의해서 수신된, 퓨즈를 통해서 흐르는 부하 전류의 방해를 최소화한다. 스위치(SW1 및 SW2)가 개방되면, 전술한 저장 커패시터 재충진 프로세스가 진행될 수 있다.
재충전 프로세스의 종료 시에, 저장 커패시터(11)의 전압이 저항기(56 및 57)와 관련된 저항기 전압 분할기의 센터 탭(90)의 전압보다 높아질 때, 제1 및 제2 스위치(SW1 및 SW2)가 다시 턴 온될 수 있다. OR 게이트(62)의 입력 리드(91)에 미치는 신호의 효과를 무시하면, 스위치(SW1 및 SW2)는, AC 전압이 저항기(59 및 60)의 저항기 전압 분할기에 의해서 설정된 20 볼트 전압 임계값보다 낮은 경우에만 다시 턴 온될 수 있다. 부하가 유도적(inductive)인 경우에, 퓨즈를 통한 부하 전류 흐름과 퓨즈에 걸친 AC 전압 사이에 상당한 위상 변이가 있을 수 있다. AC 전압이 저항기(59 및 60)의 저항기 분할기에 의해서 설정된 임계값보다 커지는 경우에, (비록 저장 커패시터가 이제 완전히 충전되더라도) 이러한 위상 변이는 퓨즈가 턴 온되는 것을 허용하지 않을 정도로 클 수 있다. 이러한 것을 방지하기 위해서, 부하가 처음 턴 온될 때에만, (스위치(SW1 및 SW2)의 턴 온하는 때를 결정하기 위해서) 비교기(61)로부터의 출력과 같은 출력 신호가 이용된다. 재충전 동작 후의 스위치(SW1 및 SW2)의 후속 턴 온에서, 50 밀리암페어를 초과하는 부하 전류가 검출된 때, NAND 게이트(88)로부터의 신호가 하이로 전이되고 NOR 게이트(79 및 80)의 제2 RS 래치를 설정한다. 제2 RS 래치의 그러한 설정은 디지털 로직 하이 신호를 OR 게이트(62)의 입력 리드(91)로 보낸다. 이는, 비교기(61)에 의해 출력되는 디지털 로직 로우 신호가 OR 게이트(62)를 통과하는 것 그리고 스위치(SW1 및 SW2)를 오프 상태에서 유지하는 것을 효과적으로 방지한다. 스위치(SW1 및 SW2)의 턴 온이 비교기(61)로부터의 출력 신호에 의해서 차단될 수 없기 때문에, 스위치는 비교기(58)에 의해서 출력된 신호의 값에 따라 턴 온될 수 있다. 15 볼트보다 높은 전압을 가지도록 저장 커패시터가 충전된 경우에, 비교기(58)는 디지털 로직 하이 신호를 출력하고, 이러한 하이 신호는 OR 게이트(83)를 통과하며, 그에 따라 디지털 로직 하이 신호가 NAND 게이트(64)의 상부 입력에 존재한다. NAND 게이트(64)의 하부 입력의 신호는 디지털 로직 하이인데, 이는 AND 게이트(63)가 디지털 로직 하이 신호를 출력하기 때문이다. 그에 따라, NAND 게이트(64)는, 커패시터가 15 볼트까지 충전되기 시작하였을 때, 디지털 로직 로우 신호를 출력한다. 결과적으로, NFET(65)가 턴 오프되고, 게이트 드라이버의 INA 및 INB 리드의 전압이 하이 전압이고, 게이트 드라이버는 스위치(SW1 및 SW2)를 턴 온한다. 따라서, 저장 커패시터(11)의 전압이 15 볼트 이상이라는 것을 비교기(58)가 검출할 때, 재충전 프로세스가 종료된다.
NOR 게이트(79 및 80)의 제2 RS 래치의 초기 상태는 저항기(81) 및 커패시터(82)를 포함하는 RC 네트워크에 의해서 결정된다. 전력 상승 시에, 커패시터(82)는 아직 충전되지 않았고, 그에 따라 디지털 로직 하이 신호가 초기에 노드 및 전도체(92) 상에 존재한다. 이는 제2 래치를 리셋시키고, 그에 따라 OR 게이트(80)는 디지털 로직 로우 레벨 신호를 출력한다. 이러한 리셋 상태에서, 제2 래치는 비교기(61)에 의한 출력과 같은 신호를 차단하지 않는다. 그러나 (저항기(81) 및 커패시터(82)의 RC 시간 상수로 인한 지연 후에 그리고 50 밀리암페어를 초과하는 부하 전류가 검출된 후에) 제2 래치가 일단 설정되면, 그 후에 제2 래치는 비교기(61)에 의한 출력과 같은 신호를 차단한다.
AC 전압 스파이크의 경우에 비교기(61)의 손상을 방지하기 위해서, 제너 다이오드(93) 및 커패시터(94)가 제공된다. 로우-드롭아웃(low-dropout)(LDO) 전압 조절기(95)는 저장 커패시터(11) 및 노드(N5)(18) 상의 공급 전압으로부터 전력공급된다. LDO 전압 조절기(95)는 3.3 볼트 공급 전압을 +3.3 볼트 노드(96) 상으로 출력한다. 이러한 + 3.3 볼트 공급 전압은 퓨즈의 모든 비교기 및 모든 디지털 로직 회로망에 전력공급한다. 자가-전력공급형 전자 퓨즈 장치의 회로망은 시간의 대부분에서 아이들 상태(idle state)에 있다. +3.3 공급 전압으로부터의 예상되는 평균 전류 소비는 0.5 밀리암페어 미만이다. LDO 전압 조절기(97)는 +3.3 공급 전압으로부터 전력공급되고, 이는 +1.8 볼트 공급 전압을 +1.8 볼트 노드(98) 상으로 출력한다. +1.8 볼트 공급 전압으로부터의 평균 전류 소비는 50 마이크로암페어 미만이다. 일 실시예에서, 게이트 드라이버 통합 회로(67)는, 미국 캘리포니아, 밀피타스, 1590 벅키 드라이브에 소재하는 IXYS Corporation으로부터 입수할 수 있는 IXDN602 또는 IXDN604와 같은 로우측 게이트 드라이버 통합 회로이다. NFET(65)는 게이트 드라이버의 입력 전압을 저장 커패시터의 레벨로 변이시키기 위해서 제공되고, 그에 의해서 정상 상태에서 게이트 드라이버의 전류 소비를 10 마이크로암페어로 최소화한다. 이러한 레벨 변위 없이, 정상 상태에서 게이트 드라이버 통합 회로(67)의 전류 소비는 약 3 밀리암페어일 수 있다. 부하가 연결되지 않는다면, 퓨즈는 전력을 소비하지 않는다. 저장 커패시터(11)가 완전히 방전된 후에, 퓨즈는 다시 그 초기 상태가 된다. 이어서, 퓨즈는 부하 연결까지 대기한다. 부하의 연결 후에, 전류는 퓨즈를 통해서 흐르고, 퓨즈는 스위치(SW1 및 SW2)를 초기화하고 폐쇄하며, 그에 의해서 부하(35)를 AC 전원(34)에 연결한다. 스위치(SW1 및 SW2)의 이러한 폐쇄는 (부하가 처음 연결된 시간으로부터 스위치가 폐쇄될 때까지) AC 전력 신호의 기간의 절반의 최대 지연을 가지고 발생된다.
도 11은 과부하 조건이 없을 때 자가-전력공급형 퓨즈 장치(1)와 관련된 방법(200)의 흐름도이다. 초기에, 저장 커패시터가 완전 방전 상태이다. 이어서, 제1 및 제2 스위치(SW1 및 SW2)가 오프(개방)일 때, AC 전류가 도 10의 자가-전력공급형 전자 퓨즈 장치를 통해서 전도된다(단계(201)). 이는, 저장 커패시터가 충전되도록 야기한다. 퓨즈 회로망은, 저장 커패시터의 전압이 제1 전압 임계값(15 볼트)을 초과할 때까지 대기한다(단계(202)). 퓨즈 회로망은, 퓨즈에 걸친 AC 전압이 AC 전압 임계값(20 볼트) 미만이 될 때까지 대기한다(단계(203)). 이어서, 제1 및 제2 스위치가 턴 온된다(단계(204)). 이러한 시점에서, 저장 커패시터는 처음으로 적어도 15 볼트까지 충전되었다. 퓨즈 회로망은, 퓨즈를 통해서 흐르는 AC 전류가 전류 임계값(50 밀리암페어)을 초과한다는 것을 검출하고, 그에 응답하여 제2 래치를 설정한다(단계(205)). 제2 래치의 이러한 설정은 AC 전압 감지 신호가 스위치 턴 온을 방해하는 것을 차단한다(단계(206)). 퓨즈 회로망은 저장 커패시터의 전압 및 전류 감지 신호를 모니터링한다(단계(207)). 저장 커패시터의 전압이 제2 전압 임계값(12 볼트) 미만인 것으로 결정되는 경우에(단계(208)), 그리고 AC 전류가 전류 임계값(50 밀리암페어) 미만인 것으로 결정되는 경우에(단계(209)), 스위치가 턴 오프된다(단계(210)). 스위치의 턴 오프는 저장 커패시터가 재충전을 시작하게 한다. 저장 커패시터의 전압이 증가된다. 저장 커패시터의 전압이 더 이상 제1 전압 임계값(15 볼트) 미만이 아닐 때, 스위치가 턴 온된다(단계(211)). 스위치의 턴 온은 저장 커패시터의 재충전을 중단시킨다.
흐름도의 우측의 단계(207 내지 211)는, 자가-전력공급형 퓨즈 장치의 정상 상태 동작 중에 발생되는 단계를 나타낸다. 저장 커패시터의 전압이 제2 전압 임계값(12 볼트) 미만으로 떨어졌다는 것이 검출된 경우, AC 전류가 전류 임계값(50 밀리암페어) 미만으로 강하될 때 스위치가 턴 오프된다(개방된다). 이는 커패시터 재충전 동작을 개시한다. 저장 커패시터의 전압이 제1 전압 임계값(15 볼트)에 도달할 때, 스위치가 턴 온된다(폐쇄된다). 커패시터 재충전은, 스위치가 오프되는(개방되는) "스위치 개방 기간" 중에 발생된다. 3개의 그러한 스위치 개방 기간(CT1, CT2 및 CT3)에 관한 설명을 위해서 도 8을 참조한다.
흐름도의 좌측의 단계(201 내지 206)는, 퓨즈 회로망의 초기 전력 상승 중에 발생되는 단계를 나타낸다.
도 12는 2-단자 자가-전력공급형 전자 퓨즈 장치의 다른 구현예(110)의 도면이다. 도 10의 NFET(5), 다이오드(D1) 및 전류 미러 NFET(40)가 단일 다이 상에 배치된다. 이러한 다이는 도 12에서 Q1으로서 레이블링되어 있다. 도 10의 NFET(14), 다이오드(D2) 및 전류 미러 NFET(41)가 하나의 다이 상에 배치된다. 이러한 다이는 도 12에서 Q2으로서 레이블링되어 있다. 이러한 2개의 다이스(dice)는, 예를 들어, 미국 캘리포니아, 밀피타스, 1590 벅키 드라이브에 소재하는 IXYS Corporation으로부터 입수할 수 있는 MMIXT132N50P3 장치일 수 있다. 공핍 모드 NFET(24)는 제3 분리 반도체 다이이다. 공핍 모드 NFET(24)는, 예를 들어, 미국 캘리포니아, 밀피타스, 1590 벅키 드라이브에 소재하는 IXYS Corporation으로부터 입수할 수 있는 IXTA3N50D2 장치일 수 있다. 도 10의 다이오드(D3)는 도 12에서 D3로서 레이블링된 제4의 별개의 반도체 다이이다. 도 10의 다이오드(D4)는 도 12에서 D4로서 레이블링된 제5의 별개의 반도체 다이이다. 이들 다이는, 예를 들어, Sangdest Microelectronic Co., Ltd (SMC)로부터 입수할 수 있는 S1JTR일 수 있다. 저항기, 커패시터, 푸쉬 버튼, 및 패키지 단자 이외의 도 10의 회로망의 나머지는 단일의 통합 회로 다이(104) 상에서 통합된 형태로 제공된다. 이들 통합 회로 다이스(Q1, Q2, 24, D3, D4, 104)는 DCB(Direct Copper Bonded) 기재(105)에 표면 장착된다. DCB(105)는 사출 몰딩된 통합 회로 패키지(106)의 다이-수반 기재이다. 이러한 통합 회로 패키지(106)는 둘러싸인 본체 부분 및 많은 수의 금속 패키지 단자를 갖는다. 그러한 금속 패키지 단자 중 하나가 도 12에서 참조 번호 107로 식별되어 있다. 통합 회로 패키지(106)가 인쇄회로기판(PCB)(108) 상에 장착된다. 도 10의 저항기 및 커패시터가 PCB 상에서 구분된 표면 장착 구성 요소로서 제공된다. 이들 구분된 표면 장착 구성 요소 중 하나가 도 12에서 참조 번호 109로 식별되어 있다. 큰 표면 장착 구성 요소(11)는 도 10의 저장 커패시터(11)이다. 통합 회로 패키지(106)의 상부 좌측의 5개의 금속 패키지 단자는 PCB의 전도체에 의해서 제1 금속 단자(T1)(2)에 병렬로 커플링된다. 통합 회로 패키지(106)의 상부 우측의 5개의 금속 패키지 단자는 PCB의 전도체에 의해서 제2 금속 단자(T2)(3)에 병렬로 커플링된다. PCB의 다른 전도체(미도시)는 표면 장착 저항기 및 커패시터를 통합 회로 패키지(106)의 여러 다른 단자에 커플링시킨다. 일 실시예에서, 제1 및 제2 단자(T1 및 T2)는 시트 금속의 스탬핑된 단편이다. 이들 시트 금속의 스탬핑된 단편은 PCB에 납땜 또는 용접된다. 다른 예에서, 제1 및 제2 단자(T1 및 T2)는 PCB의 금속 처리된 연장부이다. PCB(107)는, 그에 장착된 구성 요소와 함께, 절연 하우징(4) 내에 둘러싸인다. 도 10의 푸쉬 버튼(34)(미도시)이 PCB(108)의 하단측에 표면 장착된다. 푸쉬 버튼(34)이 전체 자가-전력공급형 전자 퓨즈 장치 외측의 외측으로부터 조작될 수 있도록, 푸쉬 버튼(34)이 하우징(4)으로부터 연장된다.
도 13은 도 12의 구현예(110)의 예의 사시도이다. 이러한 예에서, 푸쉬 버튼(34)은 제공되지 않는다.
비록 본 발명이 설명 목적을 위해서 특정의 구체적 구현예와 관련하여 설명되었지만, 본 발명은 그러한 것으로 제한되지 않는다. 다이오드(D1 및 D2)는 NFET의 본체 다이오드일 수 있거나, 본체 다이오드가 아닌 구분된 다이오드일 수 있다. 스위치(SW1 및 SW2)는 전기-활성형 기계적 스위치일 수 있다. 비록 전류 AC 전류 흐름을 감지하기 위해서 전류 미러를 이용하는 구현예가 설명되었지만, 다른 예에서, 전류 미러가 존재하지 않고, 그 대신에 하나 이상의 전류 감지 저항기가 제1 및 제2 스위치와 직렬로 주 AC 전류 경로 내에 배치된다. 전류 미러가 이용되는 경우에, 제1 NFET의 소스가 제2 NFET의 소스에 직접 커플링될 수 있고, 또는 대안적으로, 감지 저항기가 AC 전류의 크기를 감지하기 위해서 이용되는 경우에, 제1 NFET의 소스가 감지 저항기를 통해서 제2 NFET의 소스에 커플링될 수 있다. 그 2가지 모두의 경우에, 제1 NFET의 소스는 말하자면 제2 NFET의 소스에 커플링된다. 제1 및 제2 래치의 각각이 도 10의 예에서 교차-커플링된 RS 래치이지만, 다른 구현예에서, 이는 플립-플롭(flip-flop)과 같은 다른 종류의 순차 로직 요소일 수 있다. 비록 푸쉬 버튼이 자가-전력공급형 전자 퓨즈 장치를 리셋하기 위한 메커니즘으로서 전술되었지만, 다른 메커니즘이 다른 구현예에서 이용된다. 예를 들어, 자가-전력공급형 전자 퓨즈 장치는, 원격 제어에 의해서 폐쇄되도록 제작될 때 자가-전력공급형 전자 퓨즈 장치를 리셋하는 푸쉬 버튼과 같은 기능의 역할을 하는, 원격 제어형 옵토커플러(optocoupler) 또는 RF-제어형 스위치를 포함할 수 있다. 따라서, 청구범위에 기재된 바와 같은 본 발명의 범위로부터 벗어나지 않고도, 설명된 구현예의 여러 특징의 다양한 수정, 적응, 및 조합이 실시될 수 있다.

Claims (24)

  1. 자가-전력공급형 퓨즈 장치로서:
    제1 퓨즈 장치 패키지 단자;
    제2 퓨즈 장치 패키지 단자;
    소스, 드레인 및 게이트를 가지는 제1 N-채널 전계 효과 트랜지스터(FET)로서, 상기 제1 NFET의 드레인이 상기 제1 퓨즈 장치 패키지 단자에 커플링되는, 제1 N-채널 전계 효과 트랜지스터(FET);
    애노드 및 캐소드를 가지는 제1 다이오드로서, 상기 제1 다이오드의 애노드가 상기 제1 NFET의 소스에 커플링되고, 상기 제1 다이오드의 캐소드가 상기 제1 NFET의 드레인에 커플링되는, 제1 다이오드;
    소스, 드레인 및 게이트를 가지는 제2 N-채널 전계 효과 트랜지스터(FET)로서, 상기 제2 NFET의 드레인이 상기 제2 퓨즈 장치 패키지 단자에 커플링되고, 상기 제2 NFET의 소스가 제2 노드에서 상기 제1 NFET의 소스에 커플링되는, 제2 N-채널 전계 효과 트랜지스터(FET);
    애노드 및 캐소드를 가지는 제2 다이오드로서, 상기 제2 다이오드의 애노드가 상기 제2 NFET의 소스에 커플링되고, 상기 제2 다이오드의 캐소드가 상기 제2 NFET의 드레인에 커플링되는, 제2 다이오드;
    애노드 및 캐소드를 갖는 제3 다이오드로서, 상기 제3 다이오드의 애노드가 상기 제1 다이오드의 캐소드에 커플링되는; 제3 다이오드;
    애노드 및 캐소드를 가지는 제4 다이오드로서, 상기 제4 다이오드의 애노드가 상기 제2 다이오드의 캐소드에 커플링되고, 상기 제4 다이오드의 캐소드가 제1 노드에서 상기 제3 다이오드의 캐소드에 커플링되는, 제4 다이오드;
    제1 단자 및 제2 단자를 가지는 저장 커패시터로서, 상기 저장 커패시터는 상기 제1 노드와 상기 제2 노드 사이의 충전 전류 경로 내에 커플링되는, 저장 커패시터;
    상기 저장 커패시터 내에 저장된 전하에 의해서 전력공급되는, 제1 NFET의 게이트에 커플링되는, 그리고 제2 NFET의 게이트에 커플링되는, 스위치 제어 회로망; 및
    충전 전류가 상기 제1 노드로부터 전류 제한기 회로 및 상기 저장 커패시터를 통해서 상기 제2 노드로 흐를 수 있도록 상기 충전 전류 경로에 커플링되는 저항기 및 공핍 모드 전계 효과 트랜지스터를 포함하는 전류 제한기 회로
    를 포함하고,
    상기 전류 제한기 회로는,
    상기 공핍 모드 전계 효과 트랜지스터의 게이트 및 상기 제2 노드 사이에 연결된 제너 다이오드
    를 더 포함하는, 자가-전력공급형 퓨즈 장치.
  2. 제1항에 있어서,
    상기 제1 NFET, 제2 NFET, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 저장 커패시터, 및 스위치 제어 회로망을 수용하는 하우징을 더 포함하고, 상기 제1 퓨즈 장치 패키지 단자 및 제2 퓨즈 장치 패키지 단자는, 상기 자가-전력공급형 퓨즈 장치 외측으로부터 접근할 수 있는 자가-전력공급형 퓨즈 장치의 유일한 전기 단자인, 자가-전력공급형 퓨즈 장치.
  3. 제1항에 있어서,
    상기 제1 NFET가 제1 NFET 다이이고, 상기 제1 NFET 다이는 본체 다이오드를 포함하고, 상기 제1 다이오드는 상기 제1 NFET 다이의 본체 다이오드이고, 상기 제2 NFET는 제2 NFET 다이이고, 상기 제2 NFET 다이는 본체 다이오드를 포함하고, 상기 제2 다이오드는 상기 제2 NFET 다이의 본체 다이오드인, 자가-전력공급형 퓨즈 장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 자가-전력공급형 퓨즈 장치가 2개의 그리고 단지 2개의 외부 접근 가능 전기 단자를 가지는, 자가-전력공급형 퓨즈 장치.
  7. 제1항에 있어서,
    상기 저장 커패시터가 리드를 가지며, 상기 리드는 상기 제2 노드에서 상기 제1 NFET의 소스에 그리고 상기 제2 NFET의 소스에 커플링되는, 자가-전력공급형 퓨즈 장치.
  8. 제1항에 있어서,
    상기 스위치 제어 회로망이:
    제1 전류 미러로서 상기 제1 NFET에 커플링된 제3 NFET; 및
    제2 전류 미러로서 상기 제2 NFET에 커플링된 제4 NFET를 포함하는, 자가-전력공급형 퓨즈 장치.
  9. 제1항에 있어서,
    상기 제2 NFET의 소스가 전도체를 통해서 상기 제1 NFET의 소스에 직접 커플링되는, 자가-전력공급형 퓨즈 장치.
  10. 제1항에 있어서,
    상기 제2 NFET의 소스가 감지 저항기를 통해서 상기 제1 NFET의 소스에 커플링되는, 자가-전력공급형 퓨즈 장치.
  11. 제1항에 있어서,
    상기 스위치 제어 회로망이 순차 로직 요소를 포함하고, 상기 순차 로직 요소는 과부하 조건의 검출에 응답하여 상기 스위치 제어 회로망에 의해서 설정되는, 자가-전력공급형 퓨즈 장치.
  12. 제1항에 있어서,
    상기 스위치 제어 회로망은 순차 로직 요소 및 푸쉬 버튼을 포함하고, 상기 순차 로직 요소는 과부하 조건의 검출에 응답하여 설정되며, 상기 순차 로직 요소는 푸쉬 버튼의 눌림에 응답하여 리셋되는, 자가-전력공급형 퓨즈 장치.
  13. 자가-전력공급형 퓨즈 장치로서:
    제1 퓨즈 장치 패키지 단자;
    제2 퓨즈 장치 패키지 단자;
    제1 단자, 제2 단자, 및 제3 단자를 가지는 제1 스위치로서, 상기 제1 스위치의 제1 단자가 상기 제1 퓨즈 장치 패키지 단자에 커플링되는, 제1 스위치;
    애노드 및 캐소드를 갖는 제1 다이오드로서, 상기 제1 다이오드의 캐소드가 상기 제1 스위치의 제1 단자에 커플링되는; 제1 다이오드;
    제1 단자, 제2 단자, 및 제3 단자를 가지는 제2 스위치로서, 상기 제2 스위치의 제1 단자는 상기 제2 퓨즈 장치 패키지 단자에 커플링되고, 상기 제2 스위치의 제2 단자는 제2 노드에서 상기 제1 스위치의 제2 단자에 커플링되는, 제2 스위치;
    애노드 및 캐소드를 갖는 제2 다이오드로서, 상기 제2 다이오드의 캐소드가 상기 제2 퓨즈 장치 패키지 단자에 커플링되는 제2 다이오드;
    애노드 및 캐소드를 갖는 제3 다이오드로서, 제3 다이오드의 애노드가 제1 다이오드의 캐소드에 커플링되는 제3 다이오드;
    애노드 및 캐소드를 가지는 제4 다이오드로서, 상기 제4 다이오드의 애노드가 상기 제2 다이오드의 캐소드에 커플링되고, 상기 제4 다이오드의 캐소드가 제1 노드에서 상기 제3 다이오드의 캐소드에 커플링되는 제4 다이오드;
    제1 단자 및 제2 단자를 가지는 저장 커패시터로서, 상기 저장 커패시터는 충전 전류 경로 내에 커플링되고, 상기 충전 전류 경로는 상기 제1 노드로부터 상기 저장 커패시터를 통해서 그리고 상기 제2 노드까지 연장되는 저장 커패시터;
    상기 저장 커패시터 내에 저장된 전하에 의해서 전력공급되는, 상기 제1 스위치의 제3 단자에 커플링되는, 그리고 상기 제2 스위치의 제3 단자에 커플링되는, 스위치 제어 회로망;
    상기 제1 스위치, 제2 스위치, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 저장 커패시터, 및 스위치 제어 회로망을 수용하는 하우징; 및
    충전 전류가 상기 제1 노드로부터 전류 제한기 회로 및 상기 저장 커패시터를 통해서 상기 제2 노드로 흐를 수 있도록 상기 충전 전류 경로에 커플링되는 저항기 및 공핍 모드 전계 효과 트랜지스터를 포함하는 전류 제한기 회로
    를 포함하고,
    상기 전류 제한기 회로는,
    상기 공핍 모드 전계 효과 트랜지스터의 게이트 및 상기 제2 노드 사이에 연결된 제너 다이오드
    를 더 포함하는, 자가-전력공급형 퓨즈 장치.
  14. 제13항에 있어서,
    상기 제1 스위치가 전기-활성형 기계적 스위치이고, 상기 제2 스위치가 전기-활성형 기계적 스위치인, 자가-전력공급형 퓨즈 장치.
  15. 제14항에 있어서,
    상기 제1 퓨즈 장치 패키지 단자 및 상기 제2 퓨즈 장치 패키지 단자가, 상기 자가-전력공급형 퓨즈 장치의 외측으로부터 접근 가능한 자가-전력공급형 퓨즈 장치의 유일한 전기 단자인, 자가-전력공급형 퓨즈 장치.
  16. 제13항에 있어서,
    상기 제1 스위치가 트랜지스터를 포함하고, 상기 제1 다이오드는 상기 제1 스위치의 트랜지스터의 본체 다이오드이고, 상기 제2 스위치는 트랜지스터를 포함하고, 상기 제2 다이오드는 제2 스위치의 트랜지스터의 본체 다이오드인, 자가-전력공급형 퓨즈 장치.
  17. 제16항에 있어서,
    상기 제1 퓨즈 장치 패키지 단자 및 상기 제2 퓨즈 장치 패키지 단자가, 상기 자가-전력공급형 퓨즈 장치의 외측으로부터 접근 가능한 자가-전력공급형 퓨즈 장치의 유일한 전기 단자인, 자가-전력공급형 퓨즈 장치.
  18. 자가-전력공급형 퓨즈 장치로서:
    제1 퓨즈 장치 패키지 단자;
    제2 퓨즈 장치 패키지 단자;
    상기 제1 퓨즈 장치 패키지 단자가 스위치 수단에 의해서 상기 제2 퓨즈 장치 패키지 단자에 대해서 쇼트되도록 선택적으로 폐쇄하기 위한 그리고 상기 제1 퓨즈 장치 패키지 단자가 상기 스위치 수단을 통해서 상기 제2 퓨즈 장치 패키지 단자에 커플링되지 않도록 선택적으로 개방하기 위한 스위치 수단;
    애노드 및 캐소드를 갖는 제1 다이오드로서, 상기 제1 다이오드의 캐소드가 상기 제1 퓨즈 장치 패키지 단자에 커플링되는; 제1 다이오드;
    애노드 및 캐소드를 가지는 제2 다이오드로서, 상기 제2 다이오드의 캐소드가 상기 제2 퓨즈 장치 패키지 단자에 커플링되고, 상기 제2 다이오드의 애노드가 제2 노드에서 상기 제1 다이오드의 애노드에 커플링되는, 제2 다이오드;
    애노드 및 캐소드를 갖는 제3 다이오드로서, 제3 다이오드의 애노드가 제1 다이오드의 캐소드에 커플링되는 제3 다이오드;
    애노드 및 캐소드를 가지는 제4 다이오드로서, 상기 제4 다이오드의 애노드가 상기 제2 다이오드의 캐소드에 커플링되고, 상기 제4 다이오드의 캐소드가 제1 노드에서 상기 제3 다이오드의 캐소드에 커플링되는 제4 다이오드;
    제1 단자 및 제2 단자를 가지는 저장 커패시터로서, 상기 저장 커패시터는 충전 전류 경로 내에 커플링되고, 상기 충전 전류 경로는 상기 제1 노드로부터 연장되고 그리고 이어서 상기 저장 커패시터를 통과하는, 저장 커패시터;
    상기 저장 커패시터 내에 저장된 전하에 의해서 전력공급되고, 상기 스위치 수단을 제어하도록 커플링되는 스위치 제어 회로망;
    상기 스위치 수단, 제1 다이오드, 제2 다이오드, 제3 다이오드, 제4 다이오드, 저장 커패시터, 및 스위치 제어 회로망을 수용하는 하우징; 및
    충전 전류가 상기 제1 노드로부터 전류 제한기 회로 및 상기 저장 커패시터를 통해서 상기 제2 노드로 흐를 수 있도록 상기 충전 전류 경로에 커플링되는 저항기 및 공핍 모드 전계 효과 트랜지스터를 포함하는 전류 제한기 회로
    를 포함하고,
    상기 전류 제한기 회로는,
    상기 공핍 모드 전계 효과 트랜지스터의 게이트 및 상기 제2 노드 사이에 연결된 제너 다이오드
    을 포함하는, 자가-전력공급형 퓨즈 장치.
  19. 제18항에 있어서,
    상기 제1 퓨즈 장치 패키지 단자 및 상기 제2 퓨즈 장치 패키지 단자가, 상기 자가-전력공급형 퓨즈 장치의 외측으로부터 접근 가능한 자가-전력공급형 퓨즈 장치의 유일한 전기 단자인, 자가-전력공급형 퓨즈 장치.
  20. 제19항에 있어서,
    상기 스위치 수단이 제1 스위치 및 제2 스위치를 포함하고, 상기 스위치 수단이 선택적으로 폐쇄될 때 상기 제1 스위치 및 제2 스위치 둘 모두가 폐쇄되고, 상기 스위치 수단이 선택적으로 개방될 때 상기 제1 스위치 및 제2 스위치 둘 모두가 개방되는, 자가-전력공급형 퓨즈 장치.
  21. 제19항에 있어서,
    상기 스위치 수단은 N-채널 전계 효과 트랜지스터(NFET)를 포함하고, 상기 NFET 및 제1 다이오드는 동일한 반도체 다이의 부품인, 자가-전력공급형 퓨즈 장치.
  22. 삭제
  23. 삭제
  24. 제18항에 있어서,
    상기 스위치 제어 회로망이:
    제1 전류 미러의 부품인 제1 트랜지스터; 및
    제2 전류 미러의 부품인 제2 트랜지스터를 포함하는, 자가-전력공급형 퓨즈 장치.

KR1020180120005A 2017-10-10 2018-10-08 자가-전력공급형 전자 퓨즈 KR102137979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/729,560 2017-10-10
US15/729,560 US10763662B2 (en) 2017-10-10 2017-10-10 Self-powered electronic fuse

Publications (2)

Publication Number Publication Date
KR20190040473A KR20190040473A (ko) 2019-04-18
KR102137979B1 true KR102137979B1 (ko) 2020-07-27

Family

ID=63832194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120005A KR102137979B1 (ko) 2017-10-10 2018-10-08 자가-전력공급형 전자 퓨즈

Country Status (6)

Country Link
US (1) US10763662B2 (ko)
EP (1) EP3471227A3 (ko)
JP (2) JP2019071608A (ko)
KR (1) KR102137979B1 (ko)
CN (2) CN118174237A (ko)
TW (1) TWI797171B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714925B2 (en) * 2017-10-10 2020-07-14 Littelfuse, Inc. Self-powered electronic fuse with storage capacitor that charges with minimal disturbance of load current through the fuse
US11798882B2 (en) * 2020-12-28 2023-10-24 Alpha And Omega Semiconductor International Lp Semiconductor package having smart power stage and e-fuse solution
CN114967560B (zh) * 2022-06-06 2023-11-07 嘉兴技领信息技术有限公司 一种带低功耗控制的通讯接口电路
EP4350917A1 (en) * 2022-10-04 2024-04-10 Future Systems Besitz GmbH Apparatus and method for conditioning an electrical power supplied to a load

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140375333A1 (en) * 2012-06-22 2014-12-25 Fuji Electric Co., Ltd. Overcurrent detection apparatus and intelligent power module using same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004969A (en) * 1989-10-16 1991-04-02 Bayview Technology Group, Inc. Phase control switching circuit without zero crossing detection
US5903139A (en) 1997-01-27 1999-05-11 Honeywell Inc. Power stealing solid state switch for supplying operating power to an electronic control device
JP2001196908A (ja) * 1999-10-28 2001-07-19 Harumi Suzuki 交流回路用半導体スイッチ回路
JP3709753B2 (ja) 1999-10-29 2005-10-26 富士電機機器制御株式会社 配線用遮断器用の警報回路
KR20020058746A (ko) 2000-12-30 2002-07-12 이계안 버크 컨버터를 이용한 전기 자동차용 차단장치
CN101855817B (zh) * 2007-11-15 2012-10-03 富士通株式会社 开关电源、控制开关电源的控制电路以及开关电源的控制方法
JP2011239567A (ja) 2010-05-11 2011-11-24 Onkyo Corp 充電電池
US8334663B2 (en) 2010-07-30 2012-12-18 Lutron Electronics Co., Inc. Power supply for a load control device
KR101240256B1 (ko) * 2011-03-28 2013-03-11 에스케이하이닉스 주식회사 반도체 집적회로
WO2013018282A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 スイッチング装置、それを用いた太陽光発電システムおよび車両駆動システム
US8890494B2 (en) * 2011-11-16 2014-11-18 Rockwell Automation Technologies, Inc. Wide input voltage range power supply circuit
US8808031B2 (en) * 2011-12-14 2014-08-19 Tyco Electronics Corporation Battery connector system
JP5884974B2 (ja) * 2011-12-14 2016-03-15 横河電機株式会社 過電流保護回路
US20140029152A1 (en) * 2012-03-30 2014-01-30 Semisouth Laboratories, Inc. Solid-state circuit breakers
JP6110133B2 (ja) * 2012-12-27 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置および電子制御装置
TWI484710B (zh) * 2013-03-19 2015-05-11 Delta Electronics Inc 電子保險絲裝置及其操作方法
US8933746B1 (en) * 2013-07-10 2015-01-13 Astronics Advanced Electronic Systems Corp. Parallel FET solid state relay utilizing commutation FETs
CN203788025U (zh) * 2014-04-10 2014-08-20 浙江图维电力科技有限公司 一种蓄电池充放电管理电路
US20160013789A1 (en) * 2014-07-09 2016-01-14 Numerex Corp. Depletion Mode MOSFET Power Supply
JP6635301B2 (ja) * 2016-03-25 2020-01-22 パナソニックＩｐマネジメント株式会社 電子スイッチ装置及び電子スイッチシステム
US10424908B2 (en) * 2017-03-21 2019-09-24 Texas Instruments Incorporated Electronic fuse
US10651166B2 (en) * 2017-05-31 2020-05-12 Globalfoundries Singapore Pte. Ltd. E-fuse cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140375333A1 (en) * 2012-06-22 2014-12-25 Fuji Electric Co., Ltd. Overcurrent detection apparatus and intelligent power module using same

Also Published As

Publication number Publication date
CN118174237A (zh) 2024-06-11
CN109659894A (zh) 2019-04-19
EP3471227A2 (en) 2019-04-17
TWI797171B (zh) 2023-04-01
US20190109453A1 (en) 2019-04-11
US10763662B2 (en) 2020-09-01
KR20190040473A (ko) 2019-04-18
TW201924170A (zh) 2019-06-16
EP3471227A3 (en) 2019-06-26
JP2021153302A (ja) 2021-09-30
JP2019071608A (ja) 2019-05-09
JP7288003B2 (ja) 2023-06-06

Similar Documents

Publication Publication Date Title
KR102108827B1 (ko) 퓨즈를 통한 부하 전류의 방해를 최소화하면서 충전하는 저장 커패시터를 갖는 자가-전력공급형 전자 퓨즈
KR102137979B1 (ko) 자가-전력공급형 전자 퓨즈
JP2587097B2 (ja) 配線用遮断器の多重アクセサリユニット
US7304828B1 (en) Intelligent solid state relay/breaker
KR100871573B1 (ko) 재충전 배터리용 충전/방전 보호 회로
US4890184A (en) Molded case circuit breaker actuator-accessory unit
US7656636B2 (en) Electronic trip device provided with a power supply circuit comprising voltage raising means and circuit breaker comprising one such trip device
US6118641A (en) Overcurrent protection device
JP2009010477A (ja) 半導体装置
US7126801B2 (en) Polarity protection implemented with a MOSFET
US20060267557A1 (en) Battery protection circuit
KR20070064603A (ko) 스위치 회로
CN110875587B (zh) 低压断路器和方法
US5773965A (en) Switching power supply apparatus for converting a high DC voltage into a low DC voltage
US20090167250A1 (en) Electronic device and charging control circuit
US6697241B1 (en) Circuit for preventing high voltage damage to a MOSFET switch in series with an inductor when current flow is interrupted
JP2008022597A (ja) 電子機器用直流電源
US10224919B2 (en) Power switch control by supply voltage terminal
US20230369881A1 (en) Capacitive load charging system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant