KR102135964B1 - 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치 - Google Patents

픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR102135964B1
KR102135964B1 KR1020170052558A KR20170052558A KR102135964B1 KR 102135964 B1 KR102135964 B1 KR 102135964B1 KR 1020170052558 A KR1020170052558 A KR 1020170052558A KR 20170052558 A KR20170052558 A KR 20170052558A KR 102135964 B1 KR102135964 B1 KR 102135964B1
Authority
KR
South Korea
Prior art keywords
section
sub
processing sub
processing
indicated
Prior art date
Application number
KR1020170052558A
Other languages
English (en)
Other versions
KR20170047206A (ko
Inventor
천지에
이선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170047206A publication Critical patent/KR20170047206A/ko
Application granted granted Critical
Publication of KR102135964B1 publication Critical patent/KR102135964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 비디오 인코딩 및 디코딩에 있어서, 픽셀을 지시하는 방법 및 장치, 그리고 픽셀 지시를 처리하는 방법 및 장치를 개시한다. 인코더가 픽셀을 지시하는 과정은 적어도 하나의 처리 하위구간을 결정하는 단계, 적어도 하나의 지시될 처리 하위구간을 결정하는 단계, 상기 적어도 하나의 지시될 처리 하위구간을 지시하는 단계를 포함한다. 디코더가 픽셀 지시를 처리하는 과정은 처리 하위구간 지시 정보를 획득하는 단계, 적어도 하나의 지시된 처리 하위구간을 결정하는 단계, 상기 적어도 하나의 처리 하위구간 전부를 결정하는 단계를 포함한다. 본 발명의 실시예들에 따라 상기 기술적 해결수단을 적용함으로써 적어도 하나의 처리 하위구간의 유연한 선택 보장 전제 하에, 전송되는 상기 적어도 하나의 지시될 처리 하위구간의 지시 정보가 감소된다. 그렇게 함으로써 비디오 압축 성능이 향상된다.

Description

픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치{Method and Apparatus for Indicating Pixel, Method and Apparatus for Processing Pixel Indication}
본 발명은 비디오 인코딩 및 디코딩 기술 분야에 관한 것으로, 보다 상세하게는, 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치에 관한 것이다.
국제적 비디오 부호화 표준-고효율 비디오 부호화(High Efficiency Video Coding, 이하 HEVC) 그리고 중국 비디오 코딩 표준-오디오 비디오 코딩 표준 2(Audio Video coding Standard, 이하 AVS2)는 개발중(under development)이며, 복원된 픽셀들과 원래의 픽셀들 간의 왜곡을 줄이기 위한 샘플 적응적 오프셋 기술(a sample adaptive offset technology)이 적용된다(adopt). 상기 기술에서, 특정 영역의 픽셀들은 카테고리 별로 분류되고, 각 픽셀의 카테고리에 따라, 특정 오프셋 값이 처리되어야 하는 카테고리 상의 픽셀에 부가된다. 인코더는 적용된 분류 방법 및 비트스트림(bit-stream) 상에서의 픽셀들에 부가되는 오프셋 값들을 전송한다. 디코더는 분류 방법을 획득한 후, 인코더에 의해 획득되는 것과 동일한 분류 결과를 얻기 위해, 인코더에 의해 사용되는 것과 동일 방법을 가지고 특정 영역에서의 픽셀들을 분류한다. 인코더는 비트스트림 상에서 전송되는 상기 오프셋 값들에 따라, 처리되어야 하는 픽셀들을 오프셋한다. 픽셀 분류 방법에는 엣지(edge) 모드 및 밴드(band) 모드의 두가지 모드가 있다.
상기 엣지 모드 방법은 현재 픽셀의 값과 현재 픽셀 주변 픽셀의 값을 비교하는 것, 비교 결과에 따라 현재 픽셀의 카테고리를 결정하는 것을 포함한다. 상기 엣지 모드 방법에 따르면, HEVC 및 AVS2에서, 픽셀들은 다섯가지 카테고리로 분류된다. 상기 표준에서는 오프셋되어야 하는 픽셀들의 카테고리를 지정하고 있고, 따라서 오프셋 처리가 수행되는 픽셀들에 대한 정보가 비트스트림 상에서 전송되지 않는다.
상기 밴드 모드 방법은 상기 엣지 모드 방법과 다르다. 상기 밴드 모드에서, 픽셀들은 상기 픽셀들의 값에 따라 분류된다. 픽셀 값의 범위는 여러 하위구간들로 나눠진다. 픽셀이 속하는 하위구간의 인덱스(index)는 상기 픽셀의 카테고리의 인덱스이다. HEVC 및 AVS2에서, 픽셀 값의 범위는 32개의 하위구간들로 균일하게 나눠진다. 도 1에서 보듯이, 8비트 비디오 시퀀스에 대하여, 각 하위구간의 길이는 8과 같다. 그리고, 현재 픽셀에 대한 카테고리의 인덱스는 상기 현재 픽셀이 속하는 하위구간에 따라 획득된다. 상기 방법에서, 상기 오프셋 처리가 수행되는 픽셀의 카테고리는 고정되지 않는다. 상기 인코더는 총 32개의 하위구간들에서 4개의 하위구간들을 선택하고, 오프셋 처리는 상기 4개의 하위구간들 상의 픽셀들을 위하여 수행된다. 그러므로, 오프셋 하위구간으로 명명되는, 오프셋 처리가 수행되는 하위구간은 비트스트림 상에서 지시되어야 한다.
HEVC에서, 4개의 오프셋 하위구간들은 연속적인(consecutive) 것으로 지정되었다. 그러므로, 상기 디코더가 상기 4개의 오프셋 하위구간을 획득할 수 있게 하기 위하여 오직(only) 첫번째 오프셋 하위구간의 인덱스, 즉, 시작 오프셋 하위구간이 비트스트림 상에서 지시된다. 하위구간의 인덱스 범위가 0부터 31까지이므로, 시작 오프셋 하위구간의 인덱스 범위는 0부터 28까지이다. 엔트로피 코딩 처리에서, 시작 오프셋 하위구간의 인덱스는 5개의 2진 심볼들로 구성된 2진 심볼 스트링(binary symbol string)으로 지시된다.
AVS2에서, 상기 4개의 오프셋 하위구간들은 오직 부분적으로(partially) 연속적이다. 상세하게는, AVS2에서, 첫번째 오프셋 하위구간 및 두번째 오프셋 하위구간은 연속적이고, 세번째 오프셋 하위구간 및 네번째 오프셋 하위구간은 연속적이다. 그리고 상기 두번째 오프셋 하위구간 및 상기 세번째 오프셋 하위구간 사이에 하나 또는 그 이상의 비 오프셋(non-offset) 하위구간들이 있을 수 있다. 4개의 하위구간들의 일부가 비연속적일 수 있기 때문에, 두개의 시작 오프셋 하위구간들의 인덱스들이 AVS2의 초기 단계(early stage)에서 전송된다. 이러한 경우, 각 시작 오프셋 하위구간의 인덱스의 범위는 0부터 30이다. 각 시작 오프셋 하위구간의 인덱스는 5개의 이진 심볼들로 구성된 이진 심볼 스트링으로 지시된다. 그러므로, AVS2의 초기 단계에서, 10개의 이진 심볼들은 오프셋 하위구간들에 대한 정보에 전용된다.
Category index Range of pixel values Category index Range of pixel values
0 0～7 16 128～135
1 8～15 17 136～143
2 16～23 18 144～151
3 24～31 19 152～159
4 32～39 20 160～167
5 40～47 21 168～175
6 48～55 22 176～183
7 56～63 23 184～191
8 64～71 24 192～199
9 72～79 25 200～207
10 80～87 26 208～215
11 88～95 27 216～223
12 96～103 28 224～231
13 104～111 29 232～239
14 112～119 30 240～247
15 120～127 31 248～255
표 1 HEVC 및 AVS2의 밴드 모드 상에서 8비트 시퀀스 분류 방법을 나타낸다.
비록 HEVC에서 오직 시작 오프셋 하위구간의 하나의 인덱스가 전송되고, 상기 오프셋 하위구간들을 지시하기 위하여 오직 5개의 이진 심볼들이 사용되지만, 오프셋 하위구간들의 분배가 제한(limit)된다, 즉, 4개의 오프셋 하위구간들은 연속적이어야 한다. 그러므로, 인코더에 대해 상기 오프셋 하위구간들의 선택이 그렇게 유연하지(flexible) 않다. 보통, 4개의 최적의 오프셋 하위구간들은 비연속적이다. 이러한 경우, 상기 인코더는 차선의 해결책을 선택, 즉, 4개의 연속적인 오프셋 하위구간들을 선택해야 한다. 그러므로, 부호화 성능이 영향을 받는다. AVS2에서는, 상기 4개의 오프셋 하위구간들이 부분적으로 연속적이다. 그러므로, 상기 4개의 오프셋 하위구간들의 선택이 보다 유연하다. 그러나, AVS2의 초기 단계에서, 두개의 시작 오프셋 하위구간들의 인덱스들은 상기 비트스트림 상에서 전송된다. 그러므로, 총 10개의 이진 심볼들이 지시를 위하여 사용되었다. 그러므로, 전송되어야 하는 데이터 양이 증가하였다.
본 발명의 실시예들(embodiments)에 따르면, 픽셀을 지시하는 방법 및 장치, 그리고 픽셀 지시를 처리하는 방법 및 장치가 제공되어, 적어도 하나의 처리 하위구간의 유연한 선택 보장 전제 하에, 상기 적어도 하나의 처리 하위구간에 대한 전송되어야 하는 정보를 줄인다. 게다가, 비디오 압축 성능이 향상된다.
픽셀을 지시하는 방법은, 픽셀 하위구간들의 전부 또는 일부를 포함하는 적어도 하나의 처리 하위구간을 결정하는 단계, 상기 적어도 하나의 처리 하위구간의 전부 또는 일부를 포함하는 적어도 하나의 지시될 처리 하위구간을 결정하는 단계, 처리 하위구간 도출(derivation) 정보를 포함하거나 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보로 상기 적어도 하나의 지시될 처리 하위구간을 지시하고, 상기 처리 하위구간 지시 정보를 비트스트림 상에서 전송하는 단계를 포함한다.
바람직하게는, 상기 적어도 하나의 처리 하위구간의 개수는 인코더에 의하여 결정되고, 비트스트림 상에서 전송된다.
바람직하게는, 지시될 상기 적어도 하나의 처리 하위구간의 개수는 인코더에 의하여 결정되고, 비트스트림 상에서 전송된다.
바람직하게는, 지시될 상기 적어도 하나의 처리 하위구간의 인덱스는 단지 상기 처리 하위구간 정보에 따라 도출된다.
바람직하게는, 지시될 상기 적어도 하나의 처리 하위구간의 인덱스는 처리 하위구간 도출 정보에 따라 도출된다.
바람직하게는, 지시될 상기 적어도 하나의 처리 하위구간의 인덱스는 상기 처리 하위구간 정보와 상기 처리 하위구간 도출 정보를 조합함으로써 도출된다.
바람직하게는, 상기 처리 하위구간 정보는 지시될 상기 적어도 하나의 처리 하위구간의 상기 인덱스를 포함한다.
바람직하게는, 상기 처리 하위구간 도출 정보는 지시될 현재 처리 하위구간의 인덱스와 다른 처리 하위구간의 인덱스 간 차분(difference)을 포함한다.
바람직하게는, 상기 차분은, 상기 적어도 하나의 지시될 처리 하위구간의 상기 인덱스에 따라 상기 지시될 상기 적어도 하나의 처리 하위구간이 등급화된 이후에, 두개의 지시될 이웃 처리 하위구간들 간 차분을 포함한다.
바람직하게는, 상기 두개의 지시될 이웃 처리 하위구간들은 첫번째 지시될 처리 하위구간 및 마지막 지시될 처리 하위구간을 포함하되, 상기 적어도 하나의 지시될 처리 하위구간의 상기 인덱스에 따라 상기 지시될 상기 적어도 하나의 처리 하위구간이 최소(smallest)에서 최대(largest)까지 등급화된 때, 상기 첫번째 지시될 처리 하위구간은 상기 마지막 지시될 처리 하위구간의 이후이다.
바람직하게는, 모든 상기 픽셀 하위구간들의 수가 0보다 작은 상기 차분에 가산(add)되고, 0보다 큰 상기 차분은 변화없이 유지된다. 또는 모든 상기 픽셀 하위구간들의 수는 0보다 큰 상기 차분으로부터 차감(substract)되고, 0보다 작은 상기 차분은 변화없이 유지된다.
바람직하게는, 상기 처리 하위구간 도출 정보는 모든 상기 차분들 중 최대절대값(maximum absolute value)를 갖는 차분을 제외한 모든 차분들을 포함한다.
바람직하게는, 상기 처리 하위구간 정보는 최대절대값을 갖는 상기 차분에 상응하는 피감수(minuend)인 지시될 처리 하위구간의 인덱스를 포함한다.
바람직하게는, 상기 처리 하위구간 도출 정보는 상기 적어도 하나의 지시될 처리 하위구간의 상기 인덱스 및 상기 적어도 하나의 지시될 처리 하위구간의 예측된 값 간의 차분을 포함한다.
바람직하게는, 상기 적어도 하나의 지시될 처리 하위구간의 예측된 값은 현재 처리 영역(region) 상의 가장 많은 픽셀들이 들어있는 픽셀 하위구간의 인덱스를 포함한다.
픽셀을 지시하는 장치는 픽셀 하위구간들의 전부 또는 일부를 포함하는 적어도 하나의 처리 하위구간을 결정하는 처리 하위구간 결정 모듈, 상기 적어도 하나의 처리 하위구간을 포함하는 적어도 하나의 지시될 처리 하위구간을 결정하는 지시될 처리 하위구간 결정 모듈, 그리고 처리 하위구간 도출 정보를 포함하거나 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보로 상기 적어도 하나의 지시될 처리 하위구간을 지시하는 처리 하위구간 지시 모듈을 포함한다.
픽셀 지시를 처리하는 방법은, 처리 하위구간 도출 정보를 포함하거나 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보를 비트스트림으로부터 획득하는 단계, 적어도 하나의 처리 하위구간 전부 또는 일부를 포함하는 적어도 하나의 지시된 처리 하위구간을 결정하는 단계, 상기 적어도 하나의 지시된 처리 하위구간에 따라 적어도 하나의 픽셀 하위구간 전부 또는 일부를 포함하는 상기 적어도 하나의 처리 하위구간 전부를 결정하는 단계를 포함한다.
바람직하게는, 상기 적어도 하나의 처리 하위구간의 개수는 상기 비트스트림으로부터 획득된다.
바람직하게는, 상기 적어도 하나의 지시된 처리 하위구간의 개수는 상기 비트스트림으로부터 획득된다.
바람직하게는, 상기 적어도 하나의 지시된 처리 하위구간의 인덱스는 단지 상기 처리 하위구간 정보에 따라 도출된다.
바람직하게는, 상기 적어도 하나의 지시된 처리 하위구간의 인덱스는 상기 처리 하위구간 도출 정보에 따라 도출된다.
바람직하게는, 상기 적어도 하나의 지시된 처리 하위구간의 인덱스는 상기 처리 하위구간 정보와 상기 처리 하위구간 도출 정보를 조합함으로써 도출된다.
바람직하게는, 상기 처리 하위구간 정보는 상기 적어도 하나의 지시된 처리 하위구간의 상기 인덱스를 포함한다.
바람직하게는 상기 처리 하위구간 정보는 상기 적어도 하나의 지시된 처리 하위구간의 인덱스를 도출하기 위하여 상기 처리 하위기간 도출 정보에 가산된다. 또는 상기 현재 지시된 처리 하위구간의 인덱스를 도출하기 위하여 다른 지시된 처리 하위구간의 인덱스가 현재 지시된 처리 하위구간에 상응하는 상기 처리 하위구간 도출 정보에 가산된다.
바람직하게는 현재 지시된 처리 하위구간의 인덱스는 다음 모드들 중 하나를 수행함으로써 획득된다.
상기 처리 하위구간 정보와 상기 현재 지시된 처리 하위구간에 상응하는 상기 처리 하위구간 도출 정보의 합을 나머지를 얻기 위하여 상기 적어도 하나의 픽셀 하위구간의 개수로 나누고, 상기 나머지를 상기 현재 지시된 처리 하위구간의 인덱스로 결정하는 모드;
다른 지시된 처리 하위구간의 인덱스와 상기 현재 지시된 처리 하위구간에 상응하는 상기 처리 하위구간 도출 정보의 합을 나머지를 얻기 위하여 상기 적어도 하나의 픽셀 하위구간의 개수로 나누고, 상기 나머지를 상기 현재 지시된 처리 하위구간의 인덱스로 결정하는 모드.
바람직하게는 현재 지시된 처리 하위구간의 인덱스는 상기 적어도 하나의 지시된 처리 하위구간의 예측된 값을 상기 현재 지시된 처리 하위구간에 상응하는 상기 처리 하위구간 도출 정보에 가산함으로써 획득된다.
바람직하게는 현재 지시된 처리 하위구간의 인덱스는 상기 적어도 하나의 지시된 처리 하위구간의 예측된 값과 상기 현재 지시된 처리 하위구간에 상응하는 상기 처리 하위구간 도출 정보의 합을 나머지를 얻기 위하여 상기 적어도 하나의 픽셀 하위구간의 개수로 나누고, 상기 나머지를 상기 현재 지시된 처리 하위구간의 인덱스로 결정함으로써 획득된다.
바람직하게는 상기 적어도 하나의 지시된 처리 하위구간의 상기 예측된 값은 현재 처리 영역에서 가장 많은 픽셀들이 들어있는 픽셀 하위구간의 인덱스를 포함한다.
픽셀 지시를 처리하는 장치는, 처리 하위구간 도출 정보를 포함하거나, 상기 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보를 비트스트림으로부터 획득하는 지시 정보 획득 모듈, 적어도 하나의 처리 하위구간 전부 또는 일부를 포함하는 적어도 하나의 지시된 처리 하위구간을 결정하는 지시된 처리 하위구간 도출 모듈, 그리고 상기 적어도 하나의 지시된 처리 하위구간에 따라 적어도 하나의 픽셀 하위구간 전부 또는 일부를 포함하는 상기 적어도 하나의 처리 하위구간 전부를 결정하는 처리 하위구간 도출 모듈을 포함한다.
상기에서 보듯이, 본 발명의 실시예들에 따라 제공되는 픽셀을 지시하는 상기 방법 및 장치, 그리고 픽셀 지시를 처리하는 상기 방법 및 장치에 따르면, 인코딩 단에서 적어도 하나의 픽셀이 지시되고, 지시 정보가 비트스트림 상에서 디코딩 단으로 전송되며, 디코딩 단에서는 지시 정보의 적어도 하나의 픽셀이 처리되고, 그리고 적어도 하나의 처리 하위구간이 획득된다. 그러므로, 상기 적어도 하나의 처리 하위구간의 유연한 선택 보장 전제 하에, 상기 적어도 하나의 처리 하위구간에 대한 전송되어야 하는 정보를 줄인다. 게다가, 비디오 압축 성능이 향상된다.
도 1은 본 발명의 실시예들에 따른 픽셀을 지시하는 방법을 도시하는 흐름도이다.
도 2는 본 발명의 실시예들에 따른 픽셀 지시 처리하는 방법을 도시하는 흐름도이다.
도 3은 본 발명의 실시예들에 따른 픽셀을 지시하는 장치의 구조를 도시하는 구성도이다.
도 4는 본 발명의 실시예들에 따른 픽셀을 처리하는 장치의 구조를 도시하는 구성도이다.
이하, 본 발명의 목적, 기술적 해결수단 그리고 효과들을 더 명확하게 하기 위하여, 본 발명은 수반하는 도면들과 구체적인 실시예들을 참조하여 상세하게 설명된다.
본 발명의 출원인은 기술적 연구에 따라 AVS2의 초기 단계에서, 두개의 시작 오프셋 하위구간들의 번호들은 독립적이지 않음을 찾아내었다. 예를 들어, 오프셋 하위구간이 어떤 하위구간으로 설정된 때, 다른 오프셋 하위구간은 동일한 하위구간이나 이웃한 하위구간으로 설정될 수 없다. 실제로, 상기 두개의 시작 오프셋 하위구간들의 인덱스들의 공동 분배는 규칙성(regularity)를 가진다. 상기 두개의 시작 오프셋 하위구간들의 인덱스들이 둘 다 곧장(directly) 전송되는 때, 중복이 있게 된다. 따라서, 상기 두개의 시작 하위구간들의 인덱스들을 처리하고, 그후 그것들을 전송하는 것이 요구된다. 그러므로 상기 적어도 하나의 처리 하위구간의 유연한 선택 보장 전제 하에, 상기 적어도 하나의 처리 하위구간에 대한 전송되어야 하는 정보를 줄인다. 게다가, 비디오 압축 성능이 향상된다.
상기 선행기술의 기술적 문제들의 분석으로부터, 오프셋 하위구간이 보다 유연하게 선택되거나, 오프셋 하위구간이 랜덤하게 선택되는 때, 오프셋 하위구간에 대한 많은 정보의 양이 비트스트림 상에서 전송되어야 하는 것으로 보일 수 있다. 그러므로, 본 발명의 실시예들에 따라 오프셋 하위구간을 지시하는 방법 및 오프셋 하위구간 지시를 처리하는 방법이 제공된다. 비트율을 줄이고 비디오 부호화의 성능을 향상시키기 위하여 오프셋 하위구간 정보 중에서 중복(redundancy)을 제거함으로써 상기 오프셋 하위구간 정보의 조각이 압축된다. 선행기술에서 픽셀 하위구간에 대한 상기 "오프셋" 동작은 실질적으로 픽셀 하위구간 처리와 같은 것을 포함한다. 그러므로, 본 발명의 실시예들에 따라 본 발명에서 제공되는 것은 처리될 픽셀 하위구간을 지시하기 위한 기술적 해결수단 및 처리될 픽셀 하위구간의 지시를 처리하기 위한 방법이다. 상기 배경기술에서 설명된 적어도 하나의 픽셀 및 하위구간의 관계에 따라서, 하위구간이 결정되거나 지시된 때, 상기 하위구간에 속하는 상기 적어도 하나의 픽셀이 또한 결정되거나 지시된다. 그래서, 실제로 처리 하위구간을 지시하는 방법은 픽셀을 지시하기 위한 방법이다. 그러므로, 본 발명의 주제는 픽셀을 지시하는 기술적 해결수단 및 픽셀 지시를 처리하는 기술적 해결수단이다.
본 발명에서, 픽셀 하위구간을 처리하는 것은 픽셀 하위구간 내의 적어도 하나의 픽셀 모두를 처리하는 것을 포함하며, 그리고 처리되는 픽셀 하위구간은 "처리 하위구간"으로 불릴 수 있다.
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예들에 따라 제공된다. 도 1에서 보듯이, 상기 방법은 다음 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
픽셀의 원래 값, 복원된 값, 및/또는 다른 정보에 따르면, 율(rate) 왜곡(distortion) 비용(cost) 또는 실제 조건(condition)에 따라 모든 적어도 하나의 픽셀 하위구간에서 상기 적어도 하나의 처리 하위구간이 결정된다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
실제 조건에 따라, 인코더는 모든 적어도 하나의 처리 하위구간에서, 적어도 하나의 지시될 처리 하위구간을 결정한다. 상기 적어도 하나의 지시될 처리 하위구간은 상기 적어도 하나의 처리 하위구간 전부 또는 일부를 포함할 수 있다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
상기 인코더는 블록 102에서 결정된, 상기 적어도 하나의 지시될 처리 하위구간을 지시한다. 지시 정보는 처리 하위구간 도출 정보를 포함한다. 또는 상기 지시 정보는 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함한다. 상기 처리 하위구간 정보는 지시될 처리 하위구간의 인덱스를 도출하기 위한 정보를 포함한다. 상기 처리 하위구간 도출 정보는 지시될 처리 하위구간의 인덱스를 도출하기 위하여 다른 정보에 조합되는 정보를 포함할 수 있다. 상기 지시 정보는 비트스트림 상에서 디코더로 전송된다.
디코더에 적용되는 픽셀 지시를 처리하기 위한 방법은 본 발명의 실시예들에 따라 제공된다. 도 2에서 보듯이, 상기 방법은 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
상기 처리 하위구간 지시 정보는 처리 하위구간 도출 정보를 포함한다. 또는 상기 처리 하위구간 지시 정보는 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함한다.
상기 처리 하위구간 지시 정보는 비트스트림을 파싱함으로써 획득되거나, 또는 비트스트림 파싱 모듈로부터 획득된다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
블록 201에서 획득된 상기 처리 하위구간 지시 정보에 따라, 상기 적어도 하나의 지시된 처리 하위구간이 결정된다. 상기 처리 하위구간 정보에 따라, 상기 적어도 하나의 지시된 처리 하위구간이 직접적으로 결정될 수 있다. 상기 처리 하위구간 도출 정보, 및 상기 처리 하위구간 정보 또는 다른 정보에 따라, 상기 적어도 하나의 지시된 처리 하위구간이 결정될 수 있다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
실제 조건 또는 미리 설정된(pre-configured) 조건, 그리고 블록 202에서 결정된 상기 적어도 하나의 지시된 처리 하위구간에 따라, 모든 적어도 하나의 처리 하위구간이 결정된다. 예를 들어, 상기 미리 설정된 조건은 규격에 정의될 수 있다.
인코터에서 픽셀을 지시하는 장치는 본 발명의 실시예들에 따라 제공된다. 도 3에서 보듯이, 상기 장치는 처리 하위구간 결정 모듈 301, 지시될 처리 하위구간 결정 모듈 302, 및 처리 하위구간 지시 모듈 303을 포함한다.
상기 처리 하위구간 결정 모듈은 픽셀의 원래 값 및 복원된 값, 및/또는 다른 정보에 따라서 적어도 하나의 처리 하위구간을 결정하기 위한 것이다.
상기 처리 지시될 처리 하위구간 결정 모듈은 모든 상기 적어도 하나의 처리 하위구간 내에서, 적어도 하나의 지시될 처리 하위구간을 결정하기 위한 것이다.
상기 처리 하위구간 지시 모듈은 상기 적어도 하나의 지시될 처리 하위구간을 지시하고, 그리고 지시 정보를 비트스트림 상으로 부호화하고 상기 지시 정보를 다른 처리 모듈로 전송하기 위한 것이다.
디코더에서 픽셀 지시를 처리하기 위한 장치가 본 발명의 실시예들에 따라 제공된다. 도 4에서 보듯이, 상기 장치는 지시 정보 획득 모듈 401, 지시된 처리 하위구간 도출 모듈 402, 그리고 처리 하위구간 도출 모듈 403을 포함한다.
상기 지시 정보 획득 모듈은 비트스트림으로부터 처리 하위구간 지시 정보를 파싱하거나, 또는 비트스트림 파싱 모듈로부터 상기 처리 하위구간 지시 정보를 획득하기 위한 것이며, 상기 처리 하위구간 지시 정보는 처리 하위구간 도출 정보를 포함하거나, 또는 상기 처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함한다.
상기 지시된 처리 하위구간 도출 모듈은 상기 처리 하위구간 지시 정보에 따라 적어도 하나의 지시된 처리 하위구간을 도출하기 위한 것이다.
상기 처리 하위구간 도출 모듈은 상기 적어도 하나의 지시된 처리 하위구간들에 따라 모든 적어도 하나의 처리 하위구간을 도출하기 위한 것이다.
상술한 본 발명의 목적, 기술적 해결수단 그리고 효과들을 더 명확하게 하기 위하여, 본 발명은 수반하는 구체적인 실시예들을 참조하여 상세하게 설명된다.
실시예 1
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 15번까지의 16개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 2와 같다. 상기 두개의 처리 하위구간들은 인코더에 의하여 임의적으로 선택된다. 상세하게는 가능한 선택 방법은 16개의 하위구간들 내에서 처리 하위구간들 a 및 b를 선택하는 것을 포함한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
상기 인코더는 상기 적어도 하나의 처리 하위구간을 임의적으로 선택할 수 있기 때문에, 모든 적어도 하나의 처리 하위구간은 비트스트림 상에서 지시될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 상기 처리 하위구간들 a 및 b로 결정된다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
예를 들어, 가능한 지시 방법은 다음 절차를 포함한다.
a 및 b의 차이, 즉, d1=b-a, d2=a-b가 계산되고, b는 a보다 큰 것으로, 따라서 d1은 0보다 크고, d2는 0보다 작은 것으로 가정된다.
0보다 작은 차이 합(sum of the difference) 및 모든 상기 픽셀 하위구간들의 개수가 계산되고, 즉, d3=d2+16=16+a-b이고, 16은 모든 상기 하위구간들의 개수이다. 따라서 d1 및 d3간 관계는 d1+d3=16이다.
d1 및 d3 간 비교가 수행된다.
d1이 d3보다 크지 않을 때, 상술한 d1 및 d3의 관계에 따라, d1의 값 범위는 1부터 8까지이다. 비트스트림 상에서 전송되는 처리 하위구간 정보는 a이고, 상기 비트스트림 상에서 전송되는 처리 하위구간 도출 정보는 d1(=b-a)이다. a의 값 범위는 0부터 15까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. (b-a)의 값 범위는 1부터 8까지이고, 이는 3비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
d3가 d1보다 크지 않을 때, d3의 값 범위는 1부터 8까지이다. 비트스트림 상에서 전송되는 처리 하위구간 정보는 b이고, 상기 비트스트림 상에서 전송되는 처리 하위구간 도출 정보는 d3(=16+a-b)이다. b의 값 범위는 0부터 15까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. d3, 즉 (16+a-b)의 값 범위는 1부터 8까지이고, 이는 3비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
만약 d1이 d3와 같으면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 각각 a 및 d1일 수 있다. 또는, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 각각 b 및 d3일 수 있다. 상술한 방법중 어떤 것이 사용되는지에 상관없이, 디코더는 지시된 처리 하위구간들 a 및 b를 올바르게 획득할 수 있다.
바람직하게는, d1-1 또는 d3-1이 상기 비트스트림 상에서 상기 처리 하위구간 도출 정보로 전송될 수 있다. 따라서, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
실시예 2
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 15번까지의 16개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 2와 같다. 상기 두개의 처리 하위구간들은 인코더에 의하여 임의적으로 선택된다. 상세하게는 가능한 선택 방법은 16개의 하위구간들 내에서 처리 하위구간들 a 및 b를 선택하는 것을 포함한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
상기 인코더는 상기 적어도 하나의 처리 하위구간을 임의적으로 선택할 수 있기 때문에, 모든 적어도 하나의 처리 하위구간은 비트스트림 상에서 지시될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 상기 처리 하위구간들 a 및 b로 결정된다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
상기 적어도 하나의 지시될 처리 하위구간이 예측된다. 상기 적어도 하나의 지시될 처리 하위구간은 처리 하위구간 도출 정보를 전송함으로써 지시된다. 가능한 지시 방법은 다음 절차를 포함한다.
적어도 하나의 지시될 처리 하위구간의 예측된 값 p가 생성된다. 가능한 예측 방법은 현재 처리 영역의 가장 많은 픽셀을 포함하는 하위구간의 인덱스를 상기 적어도 하나의 지시될 처리 하위구간의 상기 예측된 값으로 결정하는 것을 포함한다.
적어도 하나의 지시될 처리 하위구간의 적어도 하나의 인덱스와 적어도 하나의 지시될 처리 하위구간의 예측된 값의 차이에 대한 정보가 계산된다. 계산 구현 방법은 다음 절차를 포함한다.
p와 a간 차이 d1이 계산된다. a가 p보다 작지 않을 때, d1은 (a-p)와 같다. a가 p보다 작을 때, d1은 (a-p+16)과 같다.
p와 b간 차이 d2가 계산된다. b가 p보다 작지 않을 때, d2는 (b-p)와 같다. b가 p보다 작을 때, d2는 (b-p+16)과 같다.
상기 차이 정보는 전송될 상기 처리 하위구간 도출 정보로 결정된다, 즉 d1 및 d2가 전송된다.
실시예 3
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 4와 같다. 상기 네개의 처리 하위구간들은 인코더에 의하여 임의적으로 선택된다. 상세하게는 가능한 선택 방법은 32개의 하위구간들 내에서 처리 하위구간들 a, b, c 및 d를 선택하는 것을 포함한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
상기 인코더는 상기 적어도 하나의 처리 하위구간을 임의적으로 선택할 수 있기 때문에, 모든 적어도 하나의 처리 하위구간은 비트스트림 상에서 지시될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 상기 처리 하위구간들 a, b, c 및 d로 결정된다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
가능한 지시 방법은 다음 절차를 포함한다.
a, b, c 및 d에 등급화(ranking)가 수행된다. a, b, c 및 d가 등급화된 이후에 순서 a<b<c<d가 획득된다.
그 뒤에, 두 인접 번호들의 차이들이 차례로 계산되고, 0보다 작은 상기 차이에는 모든 상기 하위구간들의 개수가 더해진다. 그러므로, d1(=b-a), d2(=c-b), d3(=d-c), d4(=a-d+32)가 획득된다.
d1, d2, d3 및 d4 중 가장 큰 하나가 획득된다. 가장 큰 차이의 계산에서의 피감수가 상기 비트스트림에 기재되는 처리 하위구간 정보로 취해지고, 나머지들은 차례대로 상기 비트스트림에 기재되는 처리 하위구간 도출 정보로 결정된다. d3을 가장 큰 차이로 가정한다(둘 이상의 가장 큰 차이가 있는 경우, 상기 둘 이상의 가장 큰 차이 중 어느 하나에 대응하는 피감수가 상기 처리 하위구간 정보로 선택될 수 있다. 본 발명의 상기 방법에 따르면, 어떤 하나가 선택되는지에 무관하게, 디코더가 올바르게 상기 적어도 하나의 지시된 처리 하위구간을 도출하는 것이 보장된다). 그러므로 상기 전송된 처리 하위구간 정보가 d, 상기 차례대로 전송되는 처리 하위구간 도출 정보가 d4(=a-d+32), d1(=b-a), d2(=c-b)이다. 상기 처리 하위구간 정보의 값 범위가 0부터 31까지이고, 이는 5비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 상기 처리 하위구간 도출 정보의 값 범위는 1부터 15까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
바람직하게는, d4-1, d1-1, 그리고 d2-1이 상기 처리 하위구간 도출 정보로서 비트스트림 상에서 차례대로 전송될 수 있다. 그러므로, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
실시예 4
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 인코더에 의해서 임의로 결정된다. 상기 적어도 하나의 처리 하위구간들 또한 인코더에 의하여 임의적으로 선택된다. 상세하게는 가능한 선택 방법은 32개의 하위구간들 내에서 k개의 처리 하위구간들 a1, a2,..., ak를 선택하는 것을 포함한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
상기 적어도 하나의 처리 하위구간의 개수가 상기 인코더에 의하여 임의적으로 결정될 수 있고, 상기 적어도 하나의 처리 하위구간은 상기 인코더에 의하여 임의적으로 선택될 수 있기 때문에, k로 표시된 상기 적어도 하나의 처리 하위구간의 개수 및 모든 상기 적어도 하나의 처리 하위구간은 상기 비트스트림 상에서 지시될 수 있다. 상기 적어도 하나의 지시될 처리 하위구간은 a1, a2,..., ak로 결정된다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
가능한 지시 방법은 다음 절차를 포함한다.
a1, a2,..., ak에 등급화(ranking)가 수행된다. a1, a2,..., ak가 등급화된 이후에 순서 a1<a2<?lt;ak가 획득된다.
그 뒤에, 두 인접 인덱스들의 차이들이 차례로 계산되고, 0보다 작은 상기 차이에는 모든 상기 하위구간들의 개수가 더해진다. 그러므로, d1(=a2-a1), d2(=a3-a2),..., dk -1(=ak-ak-1), 그리고 dk(=a1-ak+32)가 획득된다.
d1, d2, d3,..., dk 중 가장 큰 하나가 획득된다. 가장 큰 차이의 계산에서의 피감수가 상기 비트스트림에 기재되는 처리 하위구간 정보로 결정되고, 나머지들은 차례대로 상기 비트스트림에 기재되는 처리 하위구간 도출 정보로 결정된다. d3을 가장 큰 차이로 가정한다(둘 이상의 가장 큰 차이가 있는 경우, 상기 둘 이상의 가장 큰 차이 중 어느 하나에 대응하는 피감수가 상기 처리 하위구간 정보로 선택될 수 있다. 본 발명의 상기 방법에 따르면, 어느 하나가 선택되든지 무관하게, 디코더가 올바르게 상기 적어도 하나의 지시된 처리 하위구간을 도출하는 것이 보장된다). 그러므로 상기 전송된 처리 하위구간 정보가 a4, 상기 차례대로 전송되는 처리 하위구간 도출 정보가 d4(=a5-a4), d5(=a6-a5),..., dk -1(=ak-ak-1), dk(=a1-ak+32), d1(=a2-a1), d2(=a3-a2)이다. 상기 처리 하위구간 정보의 값 범위는 0부터 31까지이고, 이는 5비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 상기 처리 하위구간 도출 정보의 값 범위는 1부터 (34-k)/2까지이고, 이는 사응하는 비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
바람직하게는, 각각 1이 차감된 상기 처리 하위구간 도출 정보가 상기 비트스트림 상에서 전송될 수 있다. 그러므로, 그러므로, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
실시예 5
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 4와 같다. 상기 네개의 처리 하위구간들은 두개의 그룹으로 나누어진다. 각 그룹은 두개의 연속된 하위구간을 포함한다. 상세하게는 가능한 선택 방법은 상기 인코더가 32개의 하위구간들 내에서 처리 하위구간들 a, a+1, b 그리고 b+1을 상기 처리 하위구간들로 선택하는 것을 포함한다. 여기서 a, a+1, b 그리고 b+1은 각각 서로 동일하지 않는 것이 만족되어야 한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간이 두개의 연속한 하위구간들로 정의될 수 있다, 즉, 하위구간 0 및 하위구간 31은 두개의 연속한 하위구간들로 취급되고, 상기 하위구간 0은 상기 하위구간 31 뒤에 온다. 가능한 선택 방법은 하위구간들 a, (a+1)mod32, b 그리고 (b+1)mod32를 상기 처리 하위구간들로 선택하는 것을 포함한다. "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다. 여기서 a, (a+1)mod32, b 그리고 (b+1)mod32은 각각 서로 동일하지 않는 것이 만족되어야 한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
각 그룹의 상기 두개의 처리 하위구간들이 연속적이므로, 각 그룹 내에서 오직 시작 처리 하위구간만 지시되고, 나머지 처리 하위구간은 상기 지시된 시작 처리 하위구간으로부터 도출될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 하위구간 a 및 b이다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
가능한 지시 방법은 다음 절차를 포함한다.
a와 b 간 차이가 계산된다, 즉, d1은 (b-a)와 같고, d2는 (a-b)와 같다. b가 a보다 크고, 따라서 d1은 0보다 크고, d2는 0보다 작은 것으로 가정된다.
0보다 작은 차이 합(sum of the difference) 및 모든 상기 픽셀 하위구간들의 개수가 계산된다, 즉, d3=d2+32=32+a-b이다.
d1 및 d3 간 비교가 수행된다.
d1이 d3보다 크지 않을 때, 상기 비트스트림 상에서 전송되는 처리 하위구간 정보는 a이고, 상기 비트스트림 상에서 전송되는 처리 하위구간 도출 정보는 d1(=b-a)이다. 상기 처리 하위구간 정보의 값 범위는 0부터 30까지이고(마지막 하위구간 및 첫번째 하위구간이 연속적인 하위구간들로 취급될 때, 상기 값 범위는 0부터 31까지), 이는 5비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 처리 하위구간 도출 정보의 값 범위는 2부터 16까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
d3이 d1보다 크지 않을 때, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보는 b이고, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보는 d3(=16+a-b)이다. 상기 처리 하위구간 정보의 값 범위는 0부터 30까지이고(마지막 하위구간 및 첫번째 하위구간이 연속적인 하위구간들로 취급될 때, 상기 값 범위는 0부터 31까지), 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 처리 하위구간 도출 정보의 값 범위는 2부터 16까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
만약 d1이 d3와 같으면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 각각 a 및 d1일 수 있다. 또는, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 각각 b 및 d3일 수 있다. 상술한 방법중 어떤 것이 사용되는지에 상관없이, 디코더는 지시된 처리 하위구간들 a 및 b를 올바르게 획득할 수 있다.
바람직하게는, d1-2 또는 d3-2가 상기 비트스트림 상에서 상기 처리 하위구간 도출 정보로 전송될 수 있다. 따라서, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수는 2t이고, 상기 2t개의 처리 하위구간들이 두개의 그룹으로 나누어지고 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 상기 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 본 발명의 상기 실시예에 따르면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 상기 적어도 하나의 지시될 처리 하위구간을 지시하기 위하여 결정될 수 있다. 상기 처리 하위구간 정보의 값 범위 및 상기 처리 하위구간 도출 정보의 값 범위는 상기 t 값에 의존할 수 있다.
실시예 6
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 4와 같다. 상기 네개의 처리 하위구간들은 두개의 그룹으로 나누어진다. 각 그룹은 두개의 연속적인 하위구간을 포함한다. 상세하게는 가능한 선택 방법은 상기 인코더가 32개의 하위구간들 내에서 처리 하위구간들 a, a+1, b 그리고 b+1을 상기 처리 하위구간들로 선택하는 것을 포함한다. 여기서 a, a+1, b 그리고 b+1은 각각 서로 동일하지 않는 것이 만족되어야 한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간이 두개의 연속한 하위구간들로 정의될 수 있다, 즉, 하위구간 0 및 하위구간 31은 두개의 연속한 하위구간들로 취급되고, 상기 하위구간 0은 상기 하위구간 31 뒤에 온다. 가능한 선택 방법은 하위구간들 a, (a+1)mod32, b 그리고 (b+1)mod32를 상기 처리 하위구간들로 선택하는 것을 포함한다. "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다. 여기서 a, (a+1)mod32, b 그리고 (b+1)mod32은 각각 서로 동일하지 않는 것이 만족되어야 한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
각 그룹의 상기 두개의 처리 하위구간들이 연속적이므로, 각 그룹 내에서 오직 시작 처리 하위구간만 지시되고, 나머지 처리 하위구간은 상기 지시된 시작 처리 하위구간으로부터 도출될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 하위구간 a 및 b이다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
상기 적어도 하나의 지시될 처리 하위구간은 예측된다. 상기 적어도 하나의 지시될 처리 하위구간은 처리 하위구간 도출 정보를 전송함으로써 지시된다. 가능한 지시 방법은 다음 절차를 포함한다.
적어도 하나의 지시될 처리 하위구간의 예측된 값 p가 생성된다. 가능한 예측 방법은 현재 처리 영역의 가장 많은 픽셀을 포함하는 하위구간의 인덱스를 상기 적어도 하나의 지시될 처리 하위구간의 상기 예측된 값으로 결정하는 것을 포함한다.
적어도 하나의 지시될 처리 하위구간의 적어도 하나의 인덱스와 적어도 하나의 지시될 처리 하위구간의 예측된 값의 차이에 대한 정보가 계산된다. 가능한 계산 방법은 다음 절차를 포함한다.
a와 b 중 p와 가까운 하나가 획득된다, a가 b보다 p에 가깝다고 가정한다, 즉, |p-a|=|p-b|.
p와 a간 차이 d1(=a-p)가 계산된다.
a와 b간 차이 d2가 계산된다. b가 a보다 클 때, d2는 (b-a)와 같다. b가 a보다 작을 때, d2는 (b-a+32)와 같다.
상기 차이 정보는 전송될 상기 처리 하위구간 도출 정보로 결정된다, 즉 d1 및 d2가 전송된다.
상기 실시예에서, |p-a|가 |p-b|와 같을 때, a 및 b 중 어느 하나가 상술한 절차를 수행하기 위하여 p에 더 가까운 어느 하나로 결정된다. 본 발명의 상기 방법에 다르면, 어떤 하나가 선택되는지에 무관하게, 디코더는 상기 적어도 하나의 지시된 처리 하위구간을 올바르게 도출할 수 있다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수는 2t이고, 상기 2t개의 처리 하위구간들이 두개의 그룹으로 나누어지고 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 상기 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 본 발명의 상기 실시예에 따르면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 상기 적어도 하나의 지시될 처리 하위구간을 지시하기 위하여 결정될 수 있다. 상기 처리 하위구간 정보의 값 범위 및 상기 처리 하위구간 도출 정보의 값 범위는 상기 t 값에 의존할 수 있다.
실시예 7
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 8과 같다. 상기 여덟개의 처리 하위구간들은 네개의 그룹으로 나누어진다. 각 그룹은 두개의 연속적인 하위구간을 포함한다. 상세하게는 가능한 선택 방법은 상기 인코더가 32개의 하위구간들 내에서 처리 하위구간들 a, a+1, b, b+1, c, c+1, d 그리고 d+1을 상기 처리 하위구간들로 선택하는 것을 포함한다. 여기서 a, a+1, b, b+1, c, c+1, d 그리고 d+1은 각각 서로 동일하지 않는 것이 만족되어야 한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간이 두개의 연속한 하위구간들로 정의될 수 있다, 즉, 하위구간 0 및 하위구간 31은 두개의 연속한 하위구간들로 취급되고, 상기 하위구간 0은 상기 하위구간 31 뒤에 온다. 가능한 선택 방법은 하위구간들 a, (a+1)mod32, b, (b+1)mod32, c, (c+1)mod32, d 그리고 (d+1)mod32를 상기 처리 하위구간들로 선택하는 것을 포함한다. "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다. 여기서 a, (a+1)mod32, b, (b+1)mod32, c, (c+1)mod32, d 그리고 (d+1)mod32는 각각 서로 동일하지 않는 것이 만족되어야 한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
각 그룹의 상기 두개의 처리 하위구간들이 연속적이므로, 각 그룹 내에서 오직 시작 처리 하위구간만 지시되고, 나머지 처리 하위구간은 상기 지시된 시작 처리 하위구간으로부터 도출될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 하위구간 a, b, c 및 d이다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
예를 들어, 가능한 지시 방법은 다음 절차를 포함한다.
a, b, c 및 d에 등급화(ranking)가 수행된다. a, b, c 및 d가 등급화된 이후에 순서 a<b<c<d가 획득된다.
그 뒤에, 두 인접 번호들의 차이들이 차례로 계산되고, 0보다 작은 상기 차이에는 모든 상기 하위구간들의 개수가 더해진다. 그러므로, d1(=b-a), d2(=c-b), d3(=d-c), d4(=a-d+32)가 획득된다.
d1, d2, d3 및 d4 중 가장 큰 하나가 획득된다. 가장 큰 차이의 계산에서의 피감수가 상기 비트스트림에 기재되는 처리 하위구간 정보로 결정되고, 나머지들은 차례대로 상기 비트스트림에 기재되는 처리 하위구간 도출 정보로 결정된다. d2을 가장 큰 차이로 가정한다(둘 이상의 가장 큰 차이가 있는 경우, 상기 둘 이상의 가장 큰 차이 중 어느 하나에 대응하는 피감수가 상기 처리 하위구간 정보로 선택될 수 있다. 본 발명의 상기 방법에 따르면, 어떤 하나가 선택되는지에 무관하게, 디코더가 올바르게 상기 적어도 하나의 지시된 처리 하위구간을 도출하는 것이 보장된다). 그러므로 상기 전송된 처리 하위구간 정보가 c, 상기 차례대로 전송되는 처리 하위구간 도출 정보가 d3(d-c), d4(=a-d+32), d1(=b-a)이다. 상기 처리 하위구간 정보의 값 범위가 0부터 30까지이고(마지막 하위구간 및 첫번째 하위구간이 연속적인 하위구간들로 취급될 때, 상기 값 범위는 0부터 31까지), 이는 5비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 상기 처리 하위구간 도출 정보의 값 범위는 2부터 14까지이고, 이는 4비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
바람직하게는, d3-2, d4-2, 그리고 d1-2가 상기 처리 하위구간 도출 정보로서 비트스트림 상에서 차례대로 전송될 수 있다. 그러므로, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수는 4t이고, 상기 4t개의 처리 하위구간들이 두개의 그룹으로 나누어지고 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 상기 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 본 발명의 상기 실시예에 따르면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 상기 적어도 하나의 지시될 처리 하위구간을 지시하기 위하여 결정될 수 있다. 상기 처리 하위구간 정보의 값 범위 및 상기 처리 하위구간 도출 정보의 값 범위는 상기 t 값에 의존할 수 있다.
실시예8
인코더에 적용되는 픽셀을 지시하는 방법은 본 발명의 실시예에 따라 제공된다. 도 1에서 보듯이 상기 방법은 다음의 절차를 포함한다.
블록 101에서, 적어도 하나의 처리 하위구간이 결정된다.
본 실시예에서, 규격 또는 코딩 시스템에서 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간들로 나누어지는 것을 가정한다. 상기 적어도 하나의 처리 하위구간의 개수는 2k와 같다. 상기 2k개의 처리 하위구간들은 상기 인코더에 의해서 선택되고, k개의 그룹들로 나누어진다. 각 그룹은 두개의 연속적인 하위구간을 포함한다. k 값은 또한 상기 인코더에 의해서 결정된다. 상세하게는 가능한 선택 방법은 상기 인코더가 32개의 하위구간들 내에서 2k개의 처리 하위구간들 a1, a1+1, a2, a2+1,..., ak 및 ak+1을 선택하는 것을 포함한다. a1, a1+1, a2, a2+1,...,ak 및 ak+1은 각각 서로 동일하지 않는 것이 만족되어야 한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간이 두개의 연속한 하위구간들로 정의될 수 있다, 즉, 하위구간 0 및 하위구간 31은 두개의 연속한 하위구간들로 취급되고, 상기 하위구간 0은 상기 하위구간 31 뒤에 온다. 가능한 선택 방법은 하위구간들 a1, (a1+1)mod32, a2, (a2+1)mod32,..., ak, (ak+1)mod32를 상기 처리 하위구간들로 선택하는 것을 포함한다. "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다. 여기서 a1, (a1+1)mod32, a2, (a2+1)mod32,..., ak, (ak+1)mod32는 각각 서로 동일하지 않는 것이 만족되어야 한다.
블록 102에서, 적어도 하나의 지시될 처리 하위구간이 결정된다.
각 그룹의 상기 두개의 처리 하위구간들이 연속적이므로, 각 그룹 내에서 오직 시작 처리 하위구간만 지시되고, 나머지 처리 하위구간은 상기 지시된 시작 처리 하위구간으로부터 도출될 수 있다. 그러므로, 상기 적어도 하나의 지시될 처리 하위구간은 하위구간들 a1, a2,..., ak이다.
블록 103에서, 상기 적어도 하나의 지시될 처리 하위구간이 지시된다.
예를 들어, 가능한 지시 방법은 다음 절차를 포함한다.
a1, a2,..., ak에 등급화(ranking)가 수행된다. a1, a2,..., ak가 등급화된 이후에 순서 a1<a2<?lt;ak가 획득된다.
그 뒤에, 두 인접 인덱스들의 차이들이 차례로 계산되고, 0보다 작은 상기 차이에는 모든 상기 하위구간들의 개수가 더해진다. 그러므로, d1(=a2-a1), d2(=a3-a2),..., dk -1(=ak-ak-1), 그리고 dk(=a1-ak+32)가 획득된다.
d1, d2, d3,..., dk 중 가장 큰 하나가 획득된다. 가장 큰 차이의 계산에서의 피감수가 상기 비트스트림에 기재되는 처리 하위구간 정보로 결정되고, 나머지들은 차례대로 상기 비트스트림에 기재되는 처리 하위구간 도출 정보로 결정된다. d2를 가장 큰 차이로 가정한다(둘 이상의 가장 큰 차이가 있는 경우, 상기 둘 이상의 가장 큰 차이 중 어느 하나에 대응하는 피감수가 상기 처리 하위구간 정보로 선택될 수 있다. 본 발명의 상기 방법에 따르면, 어느 하나가 선택되든지 무관하게, 디코더가 올바르게 상기 적어도 하나의 지시된 처리 하위구간을 도출하는 것이 보장된다). 그러므로 상기 전송된 처리 하위구간 정보가 a3, 상기 차례대로 전송되는 처리 하위구간 도출 정보가 d3(=a4-a3), d4(=a5-a4), d5(=a6-a5),..., dk -1(=ak-ak-1), dk(=a1-ak+32), 그리고 d1(=a2-a1)이다. 상기 처리 하위구간 정보의 값 범위는 0부터 30까지이고(마지막 하위구간 및 첫번째 하위구간이 연속적인 하위구간들로 취급될 때, 상기 값 범위는 0부터 31까지), 이는 5비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다. 상기 처리 하위구간 도출 정보의 값 범위는 2부터 18-k까지이고, 이는 상응하는 비트 고정길이 부호화로 지시될 수 있고, 또는 확률 분포에 따른 가변 길이 부호화로 지시될 수 있다.
바람직하게는, 각각 2가 차감된 상기 처리 하위구간 도출 정보가 상기 비트스트림 상에서 전송될 수 있다. 그러므로, 그러므로, 뒤따르는 엔트로피 부호화를 편리하게 하기 위하여 상기 처리 하위구간 도출 정보의 값 범위는 0부터이다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수는 t*k 이고, 상기 t*k 개의 처리 하위구간들이 k개의 그룹으로 나누어지고 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 상기 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 본 발명의 상기 실시예에 따르면, 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 정보 및 상기 처리 하위구간 도출 정보는 상기 적어도 하나의 지시될 처리 하위구간을 지시하기 위하여 결정될 수 있다. 상기 처리 하위구간 정보의 값 범위 및 상기 처리 하위구간 도출 정보의 값 범위는 상기 t 값에 의존할 수 있다.
실시예9
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 1에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x 및 처리 하위구간 도출 정보 y가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x 및 상기 처리 하위구간 도출정보 y는 비트스트림 파싱 모듈로부터 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 1이 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 1만큼 증가한(즉, y의 값이 (y+1)로 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a+y)mod16와 같은 것을 포함하며, 여기서 "mod16"은 16으로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
가능한 결정 방법은 상기 적어도 하나의 처리 하위구간이 상기 지시된 처리 하위구간 a 및 상기 지시된 처리 하위구간 b를 포함하는 것을 포함한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 15번까지의 16개의 하위구간으로 나누어지는 것으로 지정된다. 두개의 하위구간들은 상기 처리 하위구간들로 결정된다.
실시예 10
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 2에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 도출 정보 x 및 y가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 도출 정보 x 및 y는 비트스트림 파싱 모듈로부터 획득된다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
*상기 적어도 하나의 지시된 처리 하위구간이 예측된다. 그리고 나서 상기 적어도 하나의 지시된 처리 하위구간이 상기 예측된 값 및 상기 비트스트림 상에서 전송된 상기 처리 하위구간 도출 정보에 따라서 도출된다. 가능한 구현 방법은 다음 절차를 포함한다.
상기 적어도 하나의 지시된 처리 하위구간의 예측된 값 p가 생성된다. 가능한 생성 방법은 현재 처리 영역의 가장 많은 픽셀을 포함하는 하위구간의 인덱스를 상기 적어도 하나의 지시된 처리 하위구간의 예측된 값 p로 결정하는 것을 포함한다.
상기 적어도 하나의 지시된 처리 하위구간이 도출된다. 가능한 도출 방법은 a로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 (p+x)mod16와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (p+y)mod16와 같은 것을 포함하며, "mod16"은 16으로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
가능한 결정 방법은 상기 적어도 하나의 처리 하위구간이 상기 지시된 처리 하위구간 a 및 상기 지시된 처리 하위구간 b를 포함하는 것을 포함한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 15번까지의 16개의 하위구간으로 나누어지는 것으로 지정된다. 두개의 하위구간들은 상기 처리 하위구간들로 결정된다.
실시예 11
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 3에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x와 처리 하위구간 도출 정보y, z 및 w가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x와 상기 처리 하위구간 도출 정보 y, z 및 w는 비트스트림 파싱 모듈로부터 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 1이 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 1만큼 증가한(즉, y, z 및 w의 값이 (y+1), (z+1), (w+1)로 각각 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a+y)mod32와 같고, c로 표현된 세번째 지시된 처리 하위구간의 인덱스는 (b+z)mod32와 같고, d로 표현된 네번째 지시된 처리 하위구간의 인덱스는 (c+w)mod32와 같은 것을 포함하며, "mod32"는 32으로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
가능한 결정 방법은 상기 적어도 하나의 처리 하위구간이 상기 지시된 처리 하위구간 a, b, c 및 d를 포함하는 것을 포함한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. 네개의 하위구간들은 상기 처리 하위구간들로 결정된다.
*실시예 12
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 4에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x와 처리 하위구간 도출 정보y1, y2,...,yk -1이 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x와 상기 처리 하위구간 도출 정보 y1, y2,...,yk - 1는 비트스트림 파싱 모듈로부터 획득된다.
본 실시예에서, 상기 적어도 하나의 처리 하위구간의 개수는 인코더에 의하여 결정될 수 있다. 그러므로, 상기 처리 하위구간 정보 및 상기 하위구간 도출 정보가 파싱되거나 획득되기 전에, k로 지정된 상기 적어도 하나의 처리 하위구간의 개수가 파싱되거나 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 1이 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 1만큼 증가한(즉, y1, y2,...,yk -1의 값이 (y1+1), (y2+1),...,(yk-1+1)로 각각 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a1으로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, a2로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a1+y1)mod32와 같고, a3로 표현된 세번째 지시된 처리 하위구간의 인덱스는 (a2+y2)mod32와 같고,..., ak로 표현된 k번째 지시된 처리 하위구간의 인덱스는 (ak-1+yk - 1)mod32인 것을 포함하며, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
가능한 결정 방법은 상기 적어도 하나의 처리 하위구간이 상기 지시된 처리 하위구간 a1, a2,..., ak를 포함하는 것을 포함한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. k개의 하위구간들은 상기 처리 하위구간들로 결정된다.
실시예 13
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 5에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x와 처리 하위구간 도출 정보y가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x와 상기 처리 하위구간 도출 정보 y는 비트스트림 파싱 모듈로부터 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 2가 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 2만큼 증가한(즉, y의 값이 (y+2)로 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a+y)mod32인 것을 포함하며, "mod32"는 32으로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
모든 상기 적어도 하나의 처리 하위구간은 상기 적어도 하나의 지시된 처리 하위구간에 따라서 도출된다. 가능한 도출 방법은 상기 적어도 하나의 처리 하위구간은 처리 하위구간들 a, a+1, b 및 b+1을 포함하는 것을 포함한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간은 두개의 연속한 하위구간들이고, 그리고 상기 첫번째 하위구간이 마지막 하위구간 뒤에 오는 것으로 정의될 수 있다. 가능한 결정 방법은 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32, b 및 (b+1)mod32를 포함하는 것을 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. 네개의 하위구간들은 상기 처리 하위구간들로 결정된다. 상기 네개의 처리 하위구간들은 두개의 그룹으로 나누어지고, 각 그룹은 두개의 연속적인 하위구간들을 포함한다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수가 2t이고, 상기 2t개의 처리 하위구간들이 두개의 그룹으로 나누어지고, 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 본 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 상기 적어도 하나의 처리 하위구간은 하위구간들 a, a+1,..., a+t-1, b, b+1,...,b+t-1을 포함하는 것으로 결정된다. 상기 마지막 하위구간 및 상기 첫번째 하위구간은 두개의 연속적인 하위구간들이고 상기 첫번재 하위구간이 상기 마지막 하위구간 뒤에 오는 것으로 정의되는 때, 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32,...,(a+t-1)mod32, b, (b+1)mod32,...,(b+t-1)mod32를 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
실시예 14
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 6에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 도출 정보 x 및 y가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 도출 정보 x 및 y는 비트스트림 파싱 모듈로부터 획득된다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
상기 적어도 하나의 지시된 처리 하위구간이 예측된다. 그리고 나서 상기 적어도 하나의 지시된 처리 하위구간이 상기 예측된 값 및 상기 비트스트림 상에서 전송된 상기 처리 하위구간 도출 정보에 따라서 도출된다. 가능한 구현 방법은 다음 절차를 포함한다.
상기 적어도 하나의 지시된 처리 하위구간의 예측된 값 p가 생성된다. 가능한 생성 방법은 현재 처리 영역의 가장 많은 픽셀을 포함하는 하위구간의 인덱스를 상기 적어도 하나의 지시된 처리 하위구간의 예측된 값 p로 결정하는 것을 포함한다.
상기 적어도 하나의 지시된 처리 하위구간이 도출된다. 가능한 도출 방법은 a 로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 (p+x)mod32와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a+y)mod32와 같은 것을 포함하며, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
가능한 결정 방법은 상기 적어도 하나의 처리 하위구간이 하위구간들 a, (a+1), b, (b+1)을 포함하는 것을 포함한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간은 두개의 연속한 하위구간들이고, 상기 첫번째 하위구간이 마지막 하위구간 뒤에 오는 것으로 정의될 수 있다. 가능한 결정 방법은 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32, b 및 (b+1)mod32를 포함하는 것을 포함하고, 여기서 "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. 네개의 하위구간들은 상기 적어도 하나의 처리 하위구간들로 결정된다. 상기 네개의 처리 하위구간들은 두개의 그룹으로 나누어지고, 각 그룹은 두개의 연속적인 하위구간들을 포함한다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수가 2t이고, 상기 2t개의 처리 하위구간들이 두개의 그룹으로 나누어지고, 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 본 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 상기 적어도 하나의 처리 하위구간은 하위구간들 a, a+1,..., a+t-1, b, b+1,...,b+t-1을 포함하는 것으로 결정된다. 상기 마지막 하위구간 및 상기 첫번째 하위구간은 두개의 연속적인 하위구간들로 정의되고 상기 첫번재 하위구간이 상기 마지막 하위구간 뒤에 오는 때, 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32,..., (a+t-1)mod32, b, (b+1)mod32,..., (b+t-1)mod32를 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
실시예 15
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 7에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x와 처리 하위구간 도출 정보y, z 및 w가 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x와 상기 처리 하위구간 도출 정보 y, z 및 w는 비트스트림 파싱 모듈로부터 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 2이 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 2만큼 증가한(즉, y, z 및 w의 값이 (y+2), (z+2), (w+2)로 각각 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, b로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a+y)mod32와 같은 것을 포함하며, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
하위구간은 상기 적어도 하나의 지시된 처리 하위구간에 따라서 모든 상기 적어도 하나의 처리 도출된다. 가능한 도출 방법은 상기 적어도 하나의 처리 하위구간은 처리 하위구간들 a, a+1, b, b+1, c, c+1, d 및 d+1을 포함하는 것을 포함한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간은 두개의 연속한 하위구간들이고, 그리고 상기 첫번째 하위구간이 마지막 하위구간 뒤에 오는 것으로 정의될 수 있다. 가능한 결정 방법은 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32, b, (b+1)mod32, c, (c+1)mod32, d 및 (d+1)mod32를 포함하는 것을 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. 여덟개의 하위구간들은 상기 처리 하위구간들로 결정된다. 상기 여덟개의 처리 하위구간들은 네개의 그룹으로 나누어지고, 각 그룹은 두개의 연속적인 하위구간들을 포함한다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수가 4t이고, 상기 2t개의 처리 하위구간들이 네개의 그룹으로 나누어지고, 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 본 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 상기 적어도 하나의 처리 하위구간은 하위구간들 a, a+1,..., a+t-1, b, b+1,...,b+t-1, c, c+1,...,c+t-1, d, d+1,...,d+t-1을 포함하는 것으로 결정된다. 상기 마지막 하위구간 및 상기 첫번째 하위구간은 두개의 연속적인 하위구간들이고 상기 첫번재 하위구간이 상기 마지막 하위구간 뒤에 오는 것으로 정의되는 때, 상기 적어도 하나의 처리 하위구간은 하위구간들 a, (a+1)mod32,...,(a+t-1)mod32, b, (b+1)mod32,...,(b+t-1)mod32, c, (c+1)mod32,...,(a+t-1)mod32, d, (d+1)mod32,...,(d+t-1)mod32를 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
실시예 16
디코더에 적용되는 픽셀 지시를 처리하는 방법은 본 발명의 실시예에 따라 제공된다. 도 2에서 보듯이 상기 방법은 실시예 8에 대응하는 디코딩 처리를 포함하며, 이는 다음 절차를 포함한다.
블록 201에서, 처리 하위구간 지시 정보가 획득된다.
처리 하위구간 정보 x와 처리 하위구간 도출 정보y1, y2,...,yk -1이 비트스트림으로부터 파싱된다. 또는 상기 처리 하위구간 정보 x와 상기 처리 하위구간 도출 정보 y1, y2,...,yk - 1는 비트스트림 파싱 모듈로부터 획득된다.
본 실시예에서 상기 적어도 하나의 처리 하위구간의 개수는 인코더에 의하여 결정될 수 있으므로, 상기 처리 하위구간 정보 및 상기 하위구간 도출 정보가 파싱되거나 획득되기 전에, k로 지정된 상기 적어도 하나의 처리 하위구간의 개수가 파싱되거나 획득된다.
바람직하게는, 만약 상기 비트스트림 상에서 전송되는 상기 처리 하위구간 도출 정보로부터 2가 차감되면, 상기 비트스트림으로부터 파싱되는 상기 처리 하위구간 도출 정보의 값이 2만큼 증가한(즉, y1, y2,...,yk -1의 값이 (y1+2), (y2+2),...,(yk-1+2)로 각각 설정된) 후에 다음 절차들이 수행될 수 있다.
블록 202에서, 적어도 하나의 지시된 처리 하위구간이 결정된다.
가능한 결정 방법은 a1으로 표현된 첫번째 지시된 처리 하위구간의 인덱스는 x와 같고, a2로 표현된 두번째 지시된 처리 하위구간의 인덱스는 (a1+y1)mod32와 같고, a3로 표현된 세번째 지시된 처리 하위구간의 인덱스는 (a2+y2)mod32와 같고,..., ak로 표현된 k번째 지시된 처리 하위구간의 인덱스는 (ak-1+yk - 1)mod32인 것을 포함하며, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
블록 203에서, 모든 적어도 하나의 처리 하위구간이 결정된다.
상기 적어도 하나의 지시된 처리 하위구간에 따라, 모든 상기 적어도 하나의 처리 하위구간이 도출된다. 가능한 도출 방법은 상기 적어도 하나의 처리 하위구간이 하위구간들 a1, a1+1, a2, a2+1,..., ak 및 ak+1을 포함하는 것을 포함한다.
바람직하게는, 마지막 하위구간 및 첫번째 하위구간은 두개의 연속한 하위구간들이고, 그리고 상기 첫번째 하위구간이 마지막 하위구간 뒤에 오는 것으로 정의될 수 있다. 가능한 결정 방법은 상기 적어도 하나의 처리 하위구간은 하위구간들 a1, (a1+1)mod32, a2, (a2+1)mod32,..., ak 및 (ak+1)mod32를 포함하는 것을 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
본 실시예에서, 규격 또는 코딩 시스템에서, 픽셀 값 범위는 0번부터 31번까지의 32개의 하위구간으로 나누어지는 것으로 지정된다. 2k개의 하위구간들은 상기 인코더에 의하여 상기 처리 하위구간들로 결정된다. 상기 네개의 처리 하위구간들은 k개의 그룹으로 나누어지고, 각 그룹은 두개의 연속적인 하위구간들을 포함한다. k의 값은 상기 인코더에 의하여 결정될 수 있다.
일반적으로, 상기 적어도 하나의 처리 하위구간의 개수가 k*t이고, 상기 k*t개의 처리 하위구간들이 k개의 그룹으로 나누어지고, 각 그룹이 t개의 연속적인 처리 하위구간들을 포함하는 것으로 지정된 때, 본 실시예에 따른 상기 방법이 동일하게 적용될 수 있다. 상기 적어도 하나의 처리 하위구간은 하위구간들 a1, a1+1,..., a1+t-1, a2, a2+1,..., a2+t-1,..., ak, ak+1,..., ak+t-1을 포함하는 것으로 결정된다. 상기 마지막 하위구간 및 상기 첫번째 하위구간은 두개의 연속적인 하위구간들이고 상기 첫번재 하위구간이 상기 마지막 하위구간 뒤에 오는 것으로 정의되는 때, 상기 적어도 하나의 처리 하위구간은 하위구간들 a1, (a1+1)mod32,..., (a1+t-1)mod32, a2, (a2+1)mod32,..., (a2+t-1)mod32,..., ak, ak+1(mod32),..., (ak+t-1)mod32를 포함하고, "mod32"는 32로 나누어 나머지를 얻는 동작을 지시한다.
실시예 17
픽셀을 지시하는 장치가 본 발명의 실시예에 따라 제공된다. 도 3에서 보듯이 상기 장치는 처리 하위구간 결정 모듈 301, 지시될 처리 하위구간 결정 모듈 302, 처리 하위구간 지시 모듈 303을 포함한다.
상기 처리 하위구간 결정 모듈 301은 현재 처리 영역 상의 픽셀의 원래 값 및 복원된 값 및/또는 다른 정보에 따라 적어도 하나의 처리 하위구간을 결정한다.
상기 지시될 처리 하위구간 결정 모듈 302는 상기 처리 하위구간 결정 모듈 301 및 실제 조건 또는 규격에서 결정된 상기 적어도 하나의 처리 하위구간에 따라 적어도 하나의 지시될 처리 하위구간을 결정한다.
상기 처리 하위구간 지시 모듈 303은 상기 적어도 하나의 지시될 처리 하위구간을 지시하고, 그리고 지시 정보를 비트스트림으로 부호화 또는 상기 지시 정보를 다른 처리 모듈로 전송한다. 상세하게는, 수행되는 절차들은 본 발명의 실시예 1 내지 8 각각의 상기 적어도 하나의 처리 하위구간을 지시하는 절차들을 포함하며 그에 제한되지 않는다.
실시예 18
본 발명의 실시예에 따르면 디코더에서 픽셀 지시를 처리하는 장치가 제공된다. 도 4에서 보듯이, 상기 장치는 지시 정보 획득 모듈 401, 지시된 처리 하위구간 도출 모듈 402, 그리고 처리 하위구간 도출 모듈 403을 포함한다.
상기 지시 정보 획득 모듈 401은 처리 하위구간 지시 정보를 비트스트림으로부터 파싱하거나, 또는 상기 처리 하위구간 지시 정보를 비트스트림 파싱 모듈로부터 획득하며, 상기 처리 하위구간 지시 정보는 처리 하위구간 도출 정보를 포함하거나, 상기 처리 하위구간 도출 정보 및 상기 처리 하위구간 정보를 포함한다.
상기 지시된 처리 하위구간 도출 모듈 402는 상기 지시 정보 획득 모듈 401로부터 획득된 상기 처리 하위구간 지시 정보에 따라서 적어도 하나의 지시된 처리 하위구간을 결정한다. 상세하게는, 수행되는 절차들은 본 발명의 실시예 9 내지 16 각각의 상기 적어도 하나의 지시된 처리 하위구간을 결정하는 절차들을 포함하며 그에 제한되지 않는다.
상기 처리 하위구간 도출 모듈 403은 상기 지시된 처리 하위구간 도출 모듈 402 및 실제 조건 또는 규격에서 결정된 상기 적어도 하나의 지시된 처리 하위구간에 따라 모든 적어도 하나의 처리 하위구간을 결정한다.
본 발명의 실시예들에 따라 상기 기술적 해결수단을 적용함으로써 적어도 하나의 처리 하위구간의 유연한 선택 보장 전제 하에, 전송되는 상기 적어도 하나의 지시될 처리 하위구간의 지시 정보가 감소된다. 본 발명의 실시예들에 따르면, 처리 하위구간 도출 정보의 값 범위가 처리 하위구간 정보의 값 범위보다 작다. 그러므로, 상기 적은 숫자의 비트들이 상기 처리 하위구간 도출 정보를 시그널링하기 위하여 사용될 수 있다. 본 발명의 실시예들에서, 비트스트림상에서 전송되는 상기 처리 하위구간 정보의 전부 또는 일부가 상기 처리 하위구간 도출 정보로 대체될 수 있다, 즉, 상기 전송되는 상기 지시 정보에 전용된 비트들의 수를 줄이고, 그렇게 함으로써 비디오 코딩 성능을 향상시키기 위하여, 상기 처리 하위구간 도출 정보, 또는 상기 처리 하위구간 도출 정보 및 상기 처리 하위구간 정보의 조합은 상기 적어도 하나의 처리 하위구간을 지시하기 위하여 도입될 수 있다.
상술한 것들은 오로지 본 발명의 바람직한 실시예들로, 본 발명의 보호범위를 제한하지 않는다. 본 발명의 사상 및 원리 내에서 이루어진 임의의 수정, 균등물 치환, 개량 등이 본 발명의 보호범위 내에 포함된다.

Claims (2)

  1. 픽셀 지시를 처리하는 방법으로서,
    처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보를 비트스트림으로부터 획득하는 단계; 및
    상기 처리 하위구간 지시 정보에 따라 처리 하위구간 일부를 포함하는 지시된 처리 하위구간을 결정 및 상기 처리 하위구간 중 상기 지시된 처리 하위구간을 제외한 나머지 처리 하위구간을 결정하는 단계를 포함하고,
    상기 지시된 처리 하위구간은 제1 지시된 처리 하위구간 및 제2 지시된 처리 하위구간을 포함하고,
    상기 지시된 처리 하위구간을 결정할 때,
    상기 제1 지시된 처리 하위구간은 상기 처리 하위구간 정보에 따라 결정되고,
    상기 제2 지시된 처리 하위구간은 상기 처리 하위구간 도출 정보의 값에서 2만큼 증가한 값에 상기 처리 하위구간 정보를 가산하여 결정되는 것을 특징으로 하는, 픽셀 지시 처리 방법.
  2. 픽셀 지시를 처리하는 장치로서,
    처리 하위구간 도출 정보 및 처리 하위구간 정보를 포함하는 처리 하위구간 지시 정보를 비트스트림으로부터 획득하는 지시 정보 획득 모듈; 및
    상기 처리 하위구간 지시 정보에 따라 처리 하위구간 일부를 포함하는 지시된 처리 하위구간을 결정 및 상기 처리 하위구간 중 상기 지시된 처리 하위구간을 제외한 나머지 처리 하위구간을 결정하는 처리 하위구간 도출 모듈을 포함하고,
    상기 지시된 처리 하위구간은 제1 지시된 처리 하위구간 및 제2 지시된 처리 하위구간을 포함하고,
    상기 지시된 처리 하위구간을 결정할 때,
    상기 제1 지시된 처리 하위구간은 상기 처리 하위구간 정보에 따라 결정되고,
    상기 제2 지시된 처리 하위구간은 상기 처리 하위구간 도출 정보의 값에서 2만큼 증가한 값에 상기 처리 하위구간 정보를 가산하여 결정되는 것을 특징으로 하는, 픽셀 지시 처리 장치.
KR1020170052558A 2014-04-04 2017-04-24 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치 KR102135964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410136293.6 2014-04-04
CN201410136293.6A CN104980747B (zh) 2014-04-04 2014-04-04 对像素标识进行处理的方法和装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046856A Division KR101731426B1 (ko) 2014-04-04 2015-04-02 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20170047206A KR20170047206A (ko) 2017-05-04
KR102135964B1 true KR102135964B1 (ko) 2020-07-20

Family

ID=54240877

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150046856A KR101731426B1 (ko) 2014-04-04 2015-04-02 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치
KR1020170052558A KR102135964B1 (ko) 2014-04-04 2017-04-24 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150046856A KR101731426B1 (ko) 2014-04-04 2015-04-02 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치

Country Status (6)

Country Link
US (1) US10904520B2 (ko)
KR (2) KR101731426B1 (ko)
CN (3) CN110177283B (ko)
BR (1) BR112016023144B1 (ko)
MY (1) MY179185A (ko)
WO (1) WO2015152655A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110177283B (zh) 2014-04-04 2021-08-03 北京三星通信技术研究有限公司 对像素标识进行处理的方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349348B1 (ko) * 2011-06-14 2022-01-10 엘지전자 주식회사 영상 정보 인코딩 및 디코딩 방법
DK2725797T3 (da) * 2011-06-23 2019-01-02 Huawei Tech Co Ltd Offset dekoderanordning, offset koderanordning, billedfilteranordning og datastruktur
US10051289B2 (en) * 2011-11-04 2018-08-14 Qualcomm Incorporated Adaptive center band offset filter for video coding
US9161035B2 (en) * 2012-01-20 2015-10-13 Sony Corporation Flexible band offset mode in sample adaptive offset in HEVC
US9282328B2 (en) 2012-02-10 2016-03-08 Broadcom Corporation Sample adaptive offset (SAO) in accordance with video coding
US9380320B2 (en) * 2012-02-10 2016-06-28 Broadcom Corporation Frequency domain sample adaptive offset (SAO)
TWI524739B (zh) * 2012-02-10 2016-03-01 美國博通公司 根據視頻編碼的採樣點自適應偏移（sao）
US9031137B2 (en) * 2012-05-03 2015-05-12 Texas Instruments Incorporated Signaling signed band offset values for sample adaptive offset (SAO) filtering in video coding
PL2858354T3 (pl) 2012-05-25 2023-05-02 Sun Patent Trust Sposób kodowania obrazów wideo, sposób dekodowania obrazów wideo, urządzenie do kodowania obrazów wideo, urządzenie do dekodowania obrazów wideo oraz urządzenie do kodowania-dekodowania obrazów wideo
CN108055544B (zh) * 2012-07-16 2020-09-08 三星电子株式会社 Sao编码方法和设备以及sao解码方法和设备
CN105993174B (zh) 2013-12-12 2020-03-13 三星电子株式会社 用于用信号传送sao参数的视频编码方法和设备以及视频解码方法和设备
CN110072106B (zh) * 2013-12-13 2022-06-07 北京三星通信技术研究有限公司 视频编解码中像素处理的方法和装置
EP3128766A4 (en) 2014-04-02 2018-01-03 Wilus Institute of Standards and Technology Inc. Audio signal processing method and device
CN110177283B (zh) 2014-04-04 2021-08-03 北京三星通信技术研究有限公司 对像素标识进行处理的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Chen, et al. Sample adaptive offset in AVS2 video standard. IEEE Visual Comm. and Image Proc. Conference. Dec. 2014, pp.69-72

Also Published As

Publication number Publication date
BR112016023144A2 (ko) 2017-08-15
KR20150116402A (ko) 2015-10-15
US20170150143A1 (en) 2017-05-25
CN104980747B (zh) 2019-08-09
KR101731426B1 (ko) 2017-04-28
CN110177283B (zh) 2021-08-03
US10904520B2 (en) 2021-01-26
CN110267039B (zh) 2023-05-16
WO2015152655A1 (ko) 2015-10-08
KR20170047206A (ko) 2017-05-04
CN104980747A (zh) 2015-10-14
CN110267039A (zh) 2019-09-20
CN110177283A (zh) 2019-08-27
BR112016023144B1 (pt) 2023-11-07
MY179185A (en) 2020-10-30

Similar Documents

Publication Publication Date Title
EP2465268B1 (en) Method and apparatus for encoding and decoding mode information
KR100750165B1 (ko) 압축률 향상을 위해 개선된 컨텍스트 모델 선택을 사용하는ｃａｂａｃ 부호화 방법 및 장치, 그리고 ｃａｂａｃ복호화 방법 및 장치
TWI431948B (zh) 轉換區塊之效率編碼和解碼
US20190014331A1 (en) Picture decoding and encoding methods and apparatuses, decoder, and encoder
KR20200040317A (ko) 영상 부호화, 복호화 방법 및 장치
US7499596B2 (en) Amplitude coding for clustered transform coefficients
US11991359B2 (en) Method and apparatus for selecting transform selection in an encoder and decoder
JP2011043795A (ja) 符号化方法、装置及び機器、及び復号化方法
KR20010110629A (ko) 동화상 정보의 압축 방법 및 그 시스템
KR102135964B1 (ko) 픽셀을 지시하는 방법 및 장치, 픽셀 지시를 처리하는 방법 및 장치
CN104378634B (zh) 输入符号二值化的方法以及从码字中产生索引值的方法
KR20200006908A (ko) 변환 모드용 엔트로피 부호화 그룹의 분류 방법 및 시스템
US20060039620A1 (en) Video coding using multi-dimensional amplitude coding and 2-D non-zero/zero cluster position coding
KR20150072853A (ko) 가변길이코딩을 이용한 인코딩 방법, 디코딩 방법, 및 그 시스템
US20230079859A1 (en) Systems and methods for streaming extensions for video encoding
JP3807110B2 (ja) 画像符号化装置
KR20110011499A (ko) 모드 정보를 부호화, 복호화하는 방법 및 장치
KR102169462B1 (ko) “범위 코더” 또는 산술 압축에 의하여 압축된 이미지를 인코딩하는 방법
JP6509916B2 (ja) 連結されたｒｏｍ−ｒａｍテーブルに基づいて算術コーディングを遂行する方法及び装置
CN109526234B (zh) 对多声道音频信号进行编码和解码的装置和方法
KR101676420B1 (ko) 데이터의 압축 및 복원 방법과 장치
KR20130015798A (ko) 데이터 부호화/복호화 장치 및 방법
CN113225567A (zh) 一种视频数据的残差系数编解码方法、装置及电子设备
JPH0578230B2 (ko)
de With A new single-table bit assignment technique for transform coded images

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant