KR102131853B1 - Light emitting diode array - Google Patents

Light emitting diode array Download PDF

Info

Publication number
KR102131853B1
KR102131853B1 KR1020130120700A KR20130120700A KR102131853B1 KR 102131853 B1 KR102131853 B1 KR 102131853B1 KR 1020130120700 A KR1020130120700 A KR 1020130120700A KR 20130120700 A KR20130120700 A KR 20130120700A KR 102131853 B1 KR102131853 B1 KR 102131853B1
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
pad
printed circuit
circuit board
Prior art date
Application number
KR1020130120700A
Other languages
Korean (ko)
Other versions
KR20150042012A (en
Inventor
이록희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130120700A priority Critical patent/KR102131853B1/en
Publication of KR20150042012A publication Critical patent/KR20150042012A/en
Application granted granted Critical
Publication of KR102131853B1 publication Critical patent/KR102131853B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

정전기 등으로부터 발광다이오드 패키지를 보호하면서 발광 출력은 높일 수 있는 발광다이오드 어레이가 제공된다. 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 상면패드에 실장된 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 정전기 보호소자를 포함한다.A light emitting diode array is provided that protects a light emitting diode package from static electricity and the like and can increase light emission output. The light emitting diode array includes: a printed circuit board on which a plurality of pads are formed; A light emitting diode package having a light emitting diode chip therein and mounted on a top pad of the printed circuit board; And an electrostatic protection device mounted on the rear pad of the printed circuit board and connected in parallel with the light emitting diode chip of the light emitting diode package.

Description

발광다이오드 어레이{Light emitting diode array}Light emitting diode array

본 발명은 기판에 하나 이상의 발광다이오드 패키지가 장착된 발광다이오드 어레이에 관한 것으로, 특히 정전기로부터 발광다이오드 패키지를 보호하면서 동시에 발광다이오드 패키지의 발광 출력을 높일 수 있는 발광다이오드 어레이에 관한 것이다.The present invention relates to a light-emitting diode array in which one or more light-emitting diode packages are mounted on a substrate. In particular, the present invention relates to a light-emitting diode array that can protect a light-emitting diode package from static electricity while simultaneously increasing the light-emitting output of the light-emitting diode package.

일반적으로 발광다이오드(Light Emitting Diode; LED)라 함은 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다.In general, a light emitting diode (LED) refers to a semiconductor device capable of realizing various colors by configuring a light emitting source by changing compound semiconductor materials such as GaAs, AlGaAs, GaN, InGaN, and AlGaInP. Speak.

발광다이오드의 특성을 결정하는 기준으로는 색(color) 및 휘도, 휘도 세기 등이 있다. 이러한 발광다이오드의 발광특성은 1차적으로는 발광다이오드에 사용되고 있는 화합물 반도체 재료에 의해 결정되며, 2차적으로 발광다이오드가 실장된 패키지의 구조에 의해서도 큰 영향을 받는다.Criteria for determining the characteristics of a light emitting diode include color, luminance, and intensity. The light emitting characteristics of the light emitting diode are primarily determined by the compound semiconductor material used in the light emitting diode, and secondly, the light emitting diode is greatly influenced by the structure of the package on which the light emitting diode is mounted.

발광다이오드 패키지는 근래 들어 그 사용 범위가 실내 외 조명장치, 자동차 헤드라이트, 액정표시장치(Liquid Crystal Display)의 백라이트 유닛(back light unit) 등 다양한 분야로 확대됨에 따라, 고효율 특성이 필요하게 되었다. 특히, 발광다이오드 패키지가 인쇄회로기판(Printed Circuit Board: PCB) 등에 다수개 장착된 발광다이오드 어레이가 액정표시장치의 백라이트 유닛에 이용될 경우엔 더욱더 큰 발광 특성이 요구되고 있다.As the use range of the light-emitting diode package has recently expanded to various fields such as indoor and outdoor lighting devices, automobile headlights, and back light units of liquid crystal displays, high efficiency characteristics are required. In particular, when a plurality of light emitting diode arrays in which a plurality of light emitting diode packages are mounted on a printed circuit board (PCB) or the like is used in a backlight unit of a liquid crystal display device, greater light emission characteristics are required.

한편, 발광다이오드 패키지는 외부로부터 유입되는 정전기 또는 역전압에 취약하며, 이러한 발광다이오드 패키지가 액정표시장치의 백라이트 유닛에 사용되는 경우 정전기 유입 등에 의한 액정패널의 소자 파괴를 방지하기 위하여 발광다이오드 패키지 자체에 정전기 방지 수단이 구비된다.On the other hand, the light emitting diode package is vulnerable to static electricity or reverse voltage flowing from the outside, and when such a light emitting diode package is used in a backlight unit of a liquid crystal display device, the light emitting diode package itself is used to prevent destruction of elements of the liquid crystal panel due to static electricity inflow. In the anti-static means is provided.

발광다이오드 패키지에 구비되는 정전기 방지 수단으로는 역방향으로 전류가 흐를 수 있는 정전압 다이오드, 예컨대 제너 다이오드(Zener Diode)가 사용되며, 제너 다이오드는 발광다이오드 패키지의 칩, 즉 패키지 내부의 발광다이오드 칩과 병렬로 연결됨으로써 정전기에 효율적으로 대응하도록 하고 있다. As a static electricity preventing means provided in the light emitting diode package, a constant voltage diode, such as a Zener diode, through which current can flow in the reverse direction is used, and the Zener diode is parallel to a chip of the light emitting diode package, that is, a light emitting diode chip inside the package. By being connected to, it is effectively responding to static electricity.

도 1은 종래의 정전기 방지 수단이 구비된 발광다이오드 패키지의 개략적인 도면이다.1 is a schematic diagram of a light emitting diode package provided with a conventional anti-static means.

도 1에 도시된 바와 같이, 종래의 발광다이오드 패키지(1)는 서로 분리되어 있는 두 개의 리드, 즉 양극 리드(51)와 음극 리드(52)로 형성된 리드프레임(50)과 상기 리드프레임(50)의 일면 상에 실장된 발광다이오드 칩(chip)(30)과 제너 다이오드(40)로 구성된다.As shown in FIG. 1, the conventional light emitting diode package 1 has two leads separated from each other, that is, a lead frame 50 formed of a positive lead 51 and a negative lead 52 and the lead frame 50. ) Is composed of a light-emitting diode chip (30) and a Zener diode (40) mounted on one surface.

여기서, 발광다이오드 칩(30)과 제너 다이오드(40)는 금(Au) 또는 은(Ag) 등으로 형성된 와이어(60)에 의해 병렬 구조로 연결되어 있다. Here, the light emitting diode chip 30 and the Zener diode 40 are connected in parallel by a wire 60 formed of gold (Au) or silver (Ag).

상술한 리드프레임(50), 발광다이오드 칩(30), 제너 다이오드(40) 및 와이어(60)는 불투명한 수지 등으로 형성된 몰딩재(10)에 의해 감싸진다. 이때, 리드프레임(50)의 양극 리드(51)와 음극 리드(52)의 일부는 차후 인쇄회로기판(미도시) 등에 실장되기 위하여 외부로 노출된다.The above-described lead frame 50, light emitting diode chip 30, zener diode 40 and wire 60 are wrapped by a molding material 10 formed of an opaque resin or the like. At this time, a part of the positive electrode lead 51 and the negative electrode lead 52 of the lead frame 50 is exposed to the outside to be mounted on a printed circuit board (not shown).

또한, 몰딩재(10)에 의해 감싸진 발광다이오드 칩(30)과 제너 다이오드(40)는 투명한 수지 등의 봉지재(20)에 의해 덮혀 보호된다.In addition, the light emitting diode chip 30 and the Zener diode 40 wrapped by the molding material 10 are covered and protected by a sealing material 20 such as transparent resin.

한편, 상술한 제너 다이오드(40)는 반도체 PN 접합 다이오드의 하나로서, PN 접합의 항복(Breakdown) 영역에서 동작특성이 나타나도록 제작된 다이오드로 주로 정전압용으로 사용된다. 그리고, 제너 회복현상을 이용해서 일정 전압을 얻는 소자로 그 종류에 따라 대략 3~20V의 정전압을 얻을 수 있는 다이오드이다.On the other hand, the above-described Zener diode 40 is one of the semiconductor PN junction diodes, and is a diode manufactured to exhibit operating characteristics in the breakdown region of the PN junction, and is mainly used for constant voltage. And, it is a device that obtains a constant voltage by using the Zener recovery phenomenon. It is a diode that can obtain a constant voltage of approximately 3 to 20V depending on the type.

따라서, 종래 기술에 따른 발광다이오드 패키지(1)는 발광다이오드 칩(30)과 제너 다이오드(40)를 와이어(60)를 이용하여 병렬 연결함으로써, 외부에서 유입되는 정전기로 인하여 역방향의 전류가 인가되어도 제너 다이오드(40)에 의해 빠르게 바이패스(bypass)되므로 발광다이오드 칩(30)의 손상을 방지한다.Therefore, in the light emitting diode package 1 according to the prior art, by connecting the light emitting diode chip 30 and the zener diode 40 in parallel using a wire 60, even when a reverse current is applied due to static electricity flowing in from the outside Since it is quickly bypassed by the Zener diode 40, damage to the light emitting diode chip 30 is prevented.

그러나, 종래의 발광다이오드 패키지(1)는 발광다이오드 칩(30)과 제너 다이오드(40)가 리드프레임(50)의 동일면에 함께 실장되어 병렬 연결되기 때문에, 발광다이오드 칩(30)에서 방출되는 광이 제너 다이오드(40)이 일부 흡수되거나 산란되는 현상이 발생한다. However, in the conventional light emitting diode package 1, since the light emitting diode chip 30 and the zener diode 40 are mounted on the same surface of the lead frame 50 and connected in parallel, light emitted from the light emitting diode chip 30 The Zener diode 40 is partially absorbed or scattered.

이에 따라, 종래의 발광다이오드 패키지(1)에서는 제너 다이오드(40)에 의해 발광 출력이 저하되어 광 효율이 낮아지는 문제가 발생된다.Accordingly, in the conventional light emitting diode package 1, the light emission output is reduced by the Zener diode 40, resulting in a problem that the light efficiency is lowered.

본 발명은 상기한 문제점을 개선하기 위한 것으로, 정전기 등으로부터 발광다이오드 패키지를 보호하면서 발광 출력은 높일 수 있는 발광다이오드 어레이를 제공하고자 하는데 있다.The present invention is to improve the above problems, and to provide a light emitting diode array capable of increasing light emission output while protecting a light emitting diode package from static electricity.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 상면패드에 실장된 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 정전기 보호소자를 포함한다.A light emitting diode array according to an embodiment of the present invention for achieving the above object, a plurality of pads are formed printed circuit board; A light emitting diode package having a light emitting diode chip therein and mounted on a top pad of the printed circuit board; And an electrostatic protection device mounted on the rear pad of the printed circuit board and connected in parallel with the light emitting diode chip of the light emitting diode package.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 각각이 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 다수의 상면패드 각각에 실장되어 서로 연결되는 다수의 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 다수의 발광다이오드 패키지 각각의 상기 발광다이오드 칩과 병렬로 연결된 하나의 정전기 보호소자를 포함한다.A light emitting diode array according to another embodiment of the present invention for achieving the above object, a plurality of pads are formed printed circuit board; A plurality of light-emitting diode packages each having a light-emitting diode chip therein, mounted on each of a plurality of top pads of the printed circuit board and connected to each other; And one electrostatic protection element mounted on the rear pad of the printed circuit board and connected in parallel with the light emitting diode chip of each of the plurality of light emitting diode packages.

본 발명의 발광다이오드 어레이에 따르면, 기존의 발광다이오드 패키지 내부에 배치된 제너 다이오드를 인쇄회로기판의 배면에 실장하고, 패드와 비아(via)홀을 통해 발광다이오드 칩과 제너 다이오드를 서로 병렬로 연결시킴으로써, 외부로부터 유입되는 정전기로부터 발광다이오드 패키지를 보호함과 동시에 발광다이오드 패키지의 발광 효율 저하를 방지할 수 있다.According to the light-emitting diode array of the present invention, a Zener diode disposed inside a conventional light-emitting diode package is mounted on the rear surface of a printed circuit board, and the light-emitting diode chip and the Zener diode are connected in parallel to each other through pads and via holes. By doing so, it is possible to protect the light emitting diode package from static electricity flowing in from the outside and to prevent the light emission efficiency of the light emitting diode package from deteriorating.

또한, 인쇄회로기판의 배면에 홈을 형성하고, 그 홈 내부에 제너 다이오드를 배치함으로써, 발광다이오드 어레이의 전체 두께 증가를 방지할 수 있다.Further, by forming a groove on the rear surface of the printed circuit board and disposing a zener diode inside the groove, it is possible to prevent an increase in the total thickness of the light emitting diode array.

또한, 다수의 발광다이오드 패키지에 하나의 제너 다이오드를 대응시켜 병렬 연결시킴으로써, 발광다이오드 어레이의 제조 비용을 절감할 수 있다.In addition, it is possible to reduce the manufacturing cost of a light emitting diode array by connecting one Zener diode to a plurality of light emitting diode packages in parallel.

도 1은 종래의 정전기 방지 수단이 구비된 발광다이오드 패키지의 개략적인 도면이다.
도 2는 본 발명의 제1실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 3은 도 2에 도시된 발광다이오드 어레이의 회로도이다.
도 4는 본 발명의 제2실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 5는 본 발명의 제3실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 6은 도 5에 도시된 발광다이오드 어레이의 회로도이다.
도 7은 본 발명의 발광다이오드 어레이의 발광 출력 특성을 나타내는 그래프이다.1 is a schematic diagram of a light emitting diode package provided with a conventional anti-static means.
2 is a schematic diagram of a light emitting diode array according to a first embodiment of the present invention.
3 is a circuit diagram of the LED array shown in FIG. 2.
4 is a schematic diagram of a light emitting diode array according to a second embodiment of the present invention.
5 is a schematic diagram of a light emitting diode array according to a third embodiment of the present invention.
6 is a circuit diagram of the light emitting diode array shown in FIG. 5.
7 is a graph showing light emission output characteristics of the light emitting diode array of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 발광다이오드 어레이에 대해 상세히 설명한다.Hereinafter, a light emitting diode array according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제1실시예에 따른 발광다이오드 어레이의 개략적인 도면이고, 도 3은 도 2에 도시된 발광다이오드 어레이의 회로도이다.2 is a schematic diagram of a light emitting diode array according to a first embodiment of the present invention, and FIG. 3 is a circuit diagram of the light emitting diode array shown in FIG. 2.

도 2를 참조하면, 본 실시예에 따른 발광다이오드 어레이(100)는 인쇄회로기판(120)과, 상기 인쇄회로기판(120) 상에 실장되어 배치된 발광다이오드 패키지(110)를 포함할 수 있다. Referring to FIG. 2, the light emitting diode array 100 according to the present embodiment may include a printed circuit board 120 and a light emitting diode package 110 mounted and disposed on the printed circuit board 120. .

도면에서는 인쇄회로기판(120) 상에 하나의 발광다이오드 패키지(110)가 실장된 것을 예로 들었으나, 다수의 발광다이오드 패키지(110)가 열(row)을 이루어 실장될 수 있음은 자명할 것이다.In the drawing, it has been exemplified that one light emitting diode package 110 is mounted on the printed circuit board 120, but it will be apparent that a plurality of light emitting diode packages 110 may be mounted in rows.

발광다이오드 패키지(110)는 리드프레임(112a, 112b)과 상기 리드프레임(112a, 112b)의 일면에 실장된 칩, 예컨대 발광다이오드 칩(115)을 포함할 수 있다.The light emitting diode package 110 may include lead frames 112a and 112b and chips mounted on one surface of the lead frames 112a and 112b, for example, a light emitting diode chip 115.

리드프레임(112a, 112b)은 패키지 하우징(111)에 의해 감싸진 두 개의 리드, 예컨대 양극리드(112a)와 음극리드(112b)를 포함할 수 있다.The lead frames 112a and 112b may include two leads wrapped by the package housing 111, for example, an anode lead 112a and a cathode lead 112b.

양극리드(112a)와 음극리드(112b)는 서로 연결되지 않도록 이격되어 있으며, 두 리드의 일부분, 예컨대 양극리드(112a) 및 음극리드(112b)의 각각의 끝단은 패키지 하우징(111)의 외부로 노출되어 있다. 노출된 양극리드(112a)와 음극리드(112b)는 후술될 인쇄회로기판(120)의 하나 이상의 패드에 전기적으로 접속될 수 있다. The positive electrode lead 112a and the negative electrode lead 112b are spaced so as not to be connected to each other, and a portion of the two leads, for example, each end of the positive electrode lead 112a and the negative electrode lead 112b is outside the package housing 111. Exposed. The exposed positive electrode lead 112a and the negative electrode lead 112b may be electrically connected to one or more pads of the printed circuit board 120 to be described later.

패키지 하우징(111)은 상면이 개구된 U자형의 형상으로 형성될 수 있으며, 리드프레임(112a, 112b)과 발광다이오드 칩(115)을 감싸 외부로부터 보호할 수 있다. 패키지 하우징(111)은 합성수지 등과 같은 물질로 형성될 수 있다. 또한, 패키지 하우징(111)의 내측면에는 소정의 반사물질(미도시)이 코팅될 수 있다. The package housing 111 may be formed in a U-shaped shape with an open top surface, and may protect the lead frames 112a and 112b and the light emitting diode chip 115 from the outside. The package housing 111 may be formed of a material such as synthetic resin. In addition, a predetermined reflective material (not shown) may be coated on the inner surface of the package housing 111.

발광다이오드 칩(115)은 패키지 하우징(111)의 내측에 위치하는 리드프레임(112a, 112b)의 두 리드 중 하나의 리드 상에 실장되어 위치될 수 있다. The light emitting diode chip 115 may be mounted and positioned on one of two leads of the lead frames 112a and 112b positioned inside the package housing 111.

예컨대, 발광다이오드 칩(115)은 패키지 하우징(111) 내측의 양극리드(112a) 상에 실장되어 위치할 수 있다. 여기서, 발광다이오드 칩(115)은 양극리드(112a) 상에 도전성 에폭시에 의한 다이본딩 방식으로 실장될 수 있으나, 제한되지는 않는다. 또한, 발광다이오드 칩(115)은 패키지 하우징(111) 내측의 음극리드(112b) 상에 실장되어 위치될 수도 있다. For example, the light emitting diode chip 115 may be mounted and positioned on the anode lead 112a inside the package housing 111. Here, the light emitting diode chip 115 may be mounted on the anode lead 112a by a die bonding method using conductive epoxy, but is not limited. In addition, the light emitting diode chip 115 may be mounted and positioned on the cathode lead 112b inside the package housing 111.

발광다이오드 칩(115)은 와이어(116)를 통해 리드프레임(112a, 112b)의 양극리드(112a)와 음극리드(112b)에 전기적으로 연결될 수 있다.The light emitting diode chip 115 may be electrically connected to the positive electrode lead 112a and the negative electrode lead 112b of the lead frames 112a and 112b through the wire 116.

예컨대, 발광다이오드 칩(115)의 n형 전극, 즉 애노드(anode) 단자는 와이어(116)를 통해 양극리드(112a)와 전기적으로 연결될 수 있다. 또한, 발광다이오드 칩(115)의 p형 전극, 즉 캐소드(cathode) 단자는 와이어(116)를 통해 음극리드(112b)와 전기적으로 연결될 수 있다. For example, the n-type electrode of the light emitting diode chip 115, that is, the anode terminal, may be electrically connected to the anode lead 112a through the wire 116. In addition, the p-type electrode of the light emitting diode chip 115, that is, the cathode terminal, may be electrically connected to the cathode lead 112b through the wire 116.

한편, 도면에 구체적으로 구체적으로 도시하지는 않았으나 발광다이오드 칩(115)은 n형과 p형의 반도체층(미도시)과, 그 사이에 형성된 발광층(미도시) 및 각각의 반도체층과 연결되도록 형성된 n형과 p형 전극(미도시)을 포함할 수 있다.On the other hand, although not specifically shown in the drawings, the light emitting diode chip 115 is formed to be connected to an n-type and p-type semiconductor layer (not shown), a light-emitting layer (not shown) formed therebetween, and respective semiconductor layers. It may include n-type and p-type electrodes (not shown).

구체적으로, 발광다이오드 칩(115)은 사파이어, 갈륨 나이트라이드(GaN), 실리콘 카바이드(SiC) 등과 같은 투명한 재료로 형성된 기판(미도시) 상에 n형 반도체 불순물이 도핑된 GaN 또는 GaN/AlGaN 계열의 n형 반도체층이 형성될 수 있다. n형 반도체 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)일 수 있다.Specifically, the light emitting diode chip 115 is a GaN or GaN/AlGaN series doped with n-type semiconductor impurities on a substrate (not shown) formed of a transparent material such as sapphire, gallium nitride (GaN), silicon carbide (SiC), etc. An n-type semiconductor layer may be formed. The n-type semiconductor impurity may be silicon (Si), germanium (Ge), or tin (Sn).

n형 반도체층 상에는 발광층이 형성될 수 있다. 발광층은 GaN 계열의 물질이 이용될 수 있으며, 단일 양자 우물구조(single quantum well: SQW)나 다중 양자 우물구조(multi quantum well: MQW)로 형성될 수 있다.A light emitting layer may be formed on the n-type semiconductor layer. GaN-based material may be used as the light emitting layer, and may be formed of a single quantum well (SQW) or a multi quantum well (MQW).

활성층 상에는 p형 반도체 불순물이 도핑된 GaN 또는 GaN/AlGaN 계열의 p형 반도체층이 형성될 수 있다. p형 반도체 불순물은 마그네슘(Mg)일 수 있다. A p-type semiconductor layer of GaN or GaN/AlGaN series doped with a p-type semiconductor impurity may be formed on the active layer. The p-type semiconductor impurity may be magnesium (Mg).

그리고, n형 반도체층의 일부가 노출되도록 p형 반도체층과 발광층이 식각되고, 식각에 의해 노출된 n형 반도체층 상에 n형 전극이 형성될 수 있다. 또한, 식각되지 않은 p형 반도체층 상에는 p형 전극이 형성될 수 있다.In addition, the p-type semiconductor layer and the light emitting layer are etched so that a portion of the n-type semiconductor layer is exposed, and an n-type electrode may be formed on the n-type semiconductor layer exposed by etching. Also, a p-type electrode may be formed on the non-etched p-type semiconductor layer.

상술한 구성을 가지는 발광다이오드 칩(115)은 n형 전극과 p형 전극을 통해 외부로부터 전계가 인가되면, n형 반도체층과 p형 반도체층으로부터 발광층으로 전자와 정공이 제공될 수 있다. 그리고, 발광층에서 전자와 정공이 재결합하면서 발생되는 에너지가 광으로 변환됨으로써 외부로 광이 방출될 수 있다.When the electric field is applied from the outside through the n-type electrode and the p-type electrode, the light emitting diode chip 115 having the above-described configuration may be provided with electrons and holes from the n-type semiconductor layer and the p-type semiconductor layer to the light emitting layer. In addition, light generated by recombination of electrons and holes in the light emitting layer is converted into light, and thus light may be emitted to the outside.

또한, 발광다이오드 칩(115)이 위치된 패키지 하우징(111) 내측에는 발광다이오드 칩(115)과 리드프레임(112a, 112b)을 보호하기 위한 봉지재(117)가 구비될 수 있다. In addition, an encapsulation material 117 for protecting the light emitting diode chip 115 and the lead frames 112a and 112b may be provided inside the package housing 111 in which the light emitting diode chip 115 is located.

봉지재(117)는 투명수지 등의 물질로 구성되어 패키지 하우징(111)의 내측을 채울 수 있으나, 경우에 따라 적색, 청색, 녹색의 형광물질로 구성될 수도 있다. The encapsulant 117 may be made of a material such as a transparent resin to fill the inside of the package housing 111, but may be composed of red, blue, and green fluorescent materials in some cases.

상술한 리드프레임(112a, 112b)과 발광다이오드 칩(115)을 포함하는 발광다이오드 패키지(110)는 인쇄회로기판(120) 상에 실장되어 발광다이오드 어레이(100)를 구성할 수 있다.The light emitting diode package 110 including the above-described lead frames 112a and 112b and the light emitting diode chip 115 may be mounted on the printed circuit board 120 to form the light emitting diode array 100.

인쇄회로기판(120)은 다수의 패드들과 상기 다수의 패드들 각각을 연결시키는 다수의 배선패턴(미도시)을 포함할 수 있다.The printed circuit board 120 may include a plurality of pads and a plurality of wiring patterns (not shown) connecting each of the plurality of pads.

다수의 패드들은 제1패드(121a) 내지 제4패드(123b)를 포함할 수 있다. 여기서, 제1패드(121a)와 제2패드(121b)는 인쇄회로기판(120)의 상면에 형성될 수 있고, 제3패드(123a)와 제4패드(123b)는 인쇄회로기판(120)의 배면에 형성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 각각 제1패드(121a)와 제2패드(121b)에 대응되도록 형성될 수 있다. The plurality of pads may include first pads 121a to fourth pads 123b. Here, the first pad 121a and the second pad 121b may be formed on the upper surface of the printed circuit board 120, and the third pad 123a and the fourth pad 123b may be printed circuit board 120 It can be formed on the back. Here, the third pad 123a and the fourth pad 123b may be formed to correspond to the first pad 121a and the second pad 121b, respectively.

또한, 제1패드(121a)와 제2패드(121b)는 소정 간격 이격되어 서로 연결되지 않고, 마찬가지로 제3패드(123a)와 제4패드(123b)도 소정 간격 이격되어 서로 연결되지 않는다.In addition, the first pad 121a and the second pad 121b are not spaced apart and connected to each other. Similarly, the third pad 123a and the fourth pad 123b are spaced apart from each other and are not connected to each other.

인쇄회로기판(120)에는 하나 이상의 비아(via)홀(125)이 형성될 수 있다. 비아홀(125)은 제1패드(121a) 내지 제4패드(123b)를 서로 연결시킬 수 있다. 다시 말하면, 제1패드(121a)는 비아홀(125)을 통해 배면의 제3패드(123a)와 전기적으로 연결될 수 있다. 또한, 제2패드(121b)는 비아홀(125)을 통해 배면의 제4패드(123b)와 전기적으로 연결될 수 있다. 여기서, 비아홀(125)의 내부는 도전성 물질로 채워질 수 있다. One or more via holes 125 may be formed in the printed circuit board 120. The via hole 125 may connect the first pad 121a to the fourth pad 123b to each other. In other words, the first pad 121a may be electrically connected to the third pad 123a on the rear surface through the via hole 125. In addition, the second pad 121b may be electrically connected to the fourth pad 123b on the rear surface through the via hole 125. Here, the inside of the via hole 125 may be filled with a conductive material.

한편, 상술한 발광다이오드 패키지(110)의 리드프레임(112a, 112b)은 인쇄회로기판(120) 상의 제1패드(121a)와 제2패드(121b)에 전기적으로 연결될 수 있다. Meanwhile, the lead frames 112a and 112b of the light-emitting diode package 110 described above may be electrically connected to the first pad 121a and the second pad 121b on the printed circuit board 120.

다시 말하면, 발광다이오드 패키지(110)의 패키지 하우징(111) 외부로 노출된 리드프레임(112a, 112b)의 양극리드(112a)는 인쇄회로기판(120)의 제1패드(121a)와 전기적으로 연결될 수 있다. In other words, the anode lead 112a of the lead frames 112a and 112b exposed outside the package housing 111 of the light emitting diode package 110 is electrically connected to the first pad 121a of the printed circuit board 120. Can.

또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 외부로 노출된 리드프레임(112a, 112b)의 음극리드(112b)는 인쇄회로기판(120)의 제2패드(121b)와 전기적으로 연결될 수 있다.In addition, the cathode leads 112b of the lead frames 112a and 112b exposed outside the package housing 111 of the light emitting diode package 110 may be electrically connected to the second pad 121b of the printed circuit board 120. have.

여기서, 양극리드(112a)와 제1패드(121a), 그리고 음극리드(112b)와 제2패드(121b) 사이에는 이들을 서로 접속시킬 수 있는 접속부재(140), 예컨대 도전성 솔더볼이 위치할 수 있으며, 도전성 솔더볼이 열에 의해 용융됨으로써 양극리드(112a)와 제1패드(121a) 및 음극리드(112b)와 제2패드(121b)는 서로 전기적으로 연결될 수 있다. Here, between the positive electrode lead 112a and the first pad 121a, and the negative electrode lead 112b and the second pad 121b, a connection member 140 capable of connecting them to each other, for example, a conductive solder ball, may be located. , As the conductive solder balls are melted by heat, the positive electrode lead 112a and the first pad 121a and the negative electrode lead 112b and the second pad 121b may be electrically connected to each other.

또한, 발광다이오드 패키지(110)의 양극리드(112a)는 제1패드(121a)와 비아홀(125)을 통해 연결된 제3패드(123a)와도 연결될 수 있다. 그리고, 발광다이오드 칩(115)의 음극리드(112b)는 제2패드(121b)와 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다. Also, the anode lead 112a of the light emitting diode package 110 may be connected to the first pad 121a and the third pad 123a connected through the via hole 125. Further, the cathode lead 112b of the light emitting diode chip 115 may be connected to the fourth pad 123b through the second pad 121b and the via hole 125.

즉, 발광다이오드 패키지(110)의 발광다이오드 칩(115)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다. That is, the light emitting diode chip 110 of the light emitting diode package 110 may have an anode terminal connected to the third pad 123a through the anode lead 112a, the first pad 121a, and the via hole 125, and the cathode. The terminal may be connected to the fourth pad 123b through the cathode lead 112b, the second pad 121b, and the via hole 125.

여기서, 인쇄회로기판(120)의 제1패드(121a)와 제3패드(123a)는 양(+)의 전압, 예컨대 구동전압을 전송하는 배선패턴에 연결될 수 있고, 제2패드(121b)와 제4패드(123b)는 음(-)의 전압, 예컨대 접지전압을 전송하는 배선패턴에 연결될 수 있다. 따라서, 발광다이오드 칩(115)의 애노드 단자에는 인쇄회로기판(120)의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115)의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.Here, the first pad 121a and the third pad 123a of the printed circuit board 120 may be connected to a wiring pattern transmitting a positive voltage, for example, a driving voltage, and the second pad 121b The fourth pad 123b may be connected to a wiring pattern that transmits a negative voltage, for example, a ground voltage. Accordingly, a driving voltage may be applied to the anode terminal of the light emitting diode chip 115 through the first pad 121a and the third pad 123a of the printed circuit board 120, and the cathode of the light emitting diode chip 115 may be applied. A ground voltage may be applied to the terminal through the second pad 121b and the fourth pad 123b.

상술한 인쇄회로기판(120)의 배면에는 외부로부터 유입되는 정전기 또는 역전압으로부터 발광다이오드 패키지(110)를 보호하기 위한 보호소자, 예컨대 정전기 보호소자(130)가 위치될 수 있다.A protection element for protecting the light emitting diode package 110 from static electricity or reverse voltage flowing from the outside may be located on the rear surface of the printed circuit board 120 described above.

정전기 보호소자(130)는 정전압 소자가 사용될 수 있는데, 예컨대 제너 다이오드, 에벌렌시 다이오드, 스위칭 다이오드 또는 쇼트키 다이오드 중 하나가 사용될 수 있다. As the static electricity protection element 130, a constant voltage element may be used, for example, one of a Zener diode, an Everness diode, a switching diode, or a Schottky diode.

본 실시예에서는 정전기 보호소자(130)로써 제너 다이오드가 사용되는 것을 예로 들어 설명한다. 여기서, 제너 다이오드는 p-n접합 또는 n-p접합의 계면에서 터널링에 의해 운반자가 이동하여 전류가 급격히 증가하는 제너 항복 현상을 이용하여 원하는 전류 조건에서 전압을 일정하게 제어하는 특징이 있다. 즉, 제너 다이오드의 제너 항복 현상을 이용하여 정전기 등에 의해 순간적인 고전압이 발광다이오드 패키지(110)로 인가될 시 제너 다이오드 내부에서 낮은 전압, 즉 설정된 일정한 전압만이 발광다이오드 패키지(110)로 인가될 수 있도록 한다. 본 실시예에서는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드가 사용될 수 있으나, 이에 제한되지는 않을 것이다. In this embodiment, a zener diode is used as an electrostatic protection device 130, for example. Here, the Zener diode is characterized in that the voltage is uniformly controlled under a desired current condition by using a Zener breakdown phenomenon in which the current rapidly increases due to the movement of the carrier by tunneling at the interface of the p-n junction or the n-p junction. That is, when an instantaneous high voltage is applied to the light emitting diode package 110 by static electricity or the like using the Zener yield phenomenon of the zener diode, only a low voltage, that is, a predetermined voltage set inside the zener diode, is applied to the light emitting diode package 110. Make it possible. In this embodiment, a Zener diode having a Zener breakdown voltage characteristic of 3 to 20V may be used, but will not be limited thereto.

정전기 보호소자(130), 즉 제너 다이오드는 인쇄회로기판(120)의 제4패드(123b)에 실장될 수 있다. 이때, 제4패드(123b)와 정전기 보호소자(130) 사이에는 접속부재, 즉 도전성 솔더볼이 위치될 수 있다. 그리고, 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다. The electrostatic protection device 130, that is, the Zener diode may be mounted on the fourth pad 123b of the printed circuit board 120. At this time, a connection member, that is, a conductive solder ball, may be positioned between the fourth pad 123b and the static electricity protection element 130. Also, the third pad 123a may be connected to the wire 124.

다시 말하면, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 제2패드(121b) 및 발광다이오드 패키지(110)의 음극리드(112b)를 통해 발광다이오드 칩(115)의 캐소드 단자와 연결될 수 있다. In other words, the cathode terminal of the electrostatic protection device 130 is electrically connected to the fourth pad 123b, the fourth pad 123b, the via hole 125, the second pad 121b, and the light emitting diode package 110 It may be connected to the cathode terminal of the light emitting diode chip 115 through the cathode lead (112b) of the.

또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 제1패드(121a) 및 발광다이오드 패키지(110)의 양극리드(112a)를 통해 발광다이오드 칩(115)의 애노드 단자와 연결될 수 있다. In addition, the anode terminal of the electrostatic protection device 130 is electrically connected to the third pad 123a through the wire 124, the third pad 123a, the via hole 125, the first pad 121a, and light emission. The anode lead 112a of the diode package 110 may be connected to the anode terminal of the light emitting diode chip 115.

즉, 본 실시예에 따른 정전기 보호소자(130)는 인쇄회로기판(120)의 다수의 패드들을 통해 발광다이오드 패키지(110)의 발광다이오드 칩(115)과 연결되되, 도 3에 도시된 바와 같이, 정전기 보호소자(130)와 발광다이오드 칩(115)은 서로 병렬로 연결될 수 있다. That is, the electrostatic protection device 130 according to this embodiment is connected to the light emitting diode chip 115 of the light emitting diode package 110 through a plurality of pads of the printed circuit board 120, as shown in FIG. , The electrostatic protection device 130 and the light emitting diode chip 115 may be connected in parallel to each other.

이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 발광다이오드 칩(115)으로 인가되더라도 발광다이오드 칩(115)과 병렬로 연결되어 있는 정전기 보호소자(130)를 통해 역방향 전류가 바이패스(bypass)될 수 있으므로, 정전기에 의한 발광다이오드 칩(115), 즉 발광다이오드 패키지(110)의 손상을 방지할 수 있다. Accordingly, even if a large current in the reverse direction is applied to the light emitting diode chip 115 due to static electricity introduced from the outside, the reverse current is bypassed through the electrostatic protection element 130 connected in parallel with the light emitting diode chip 115 ( It can be bypassed, it is possible to prevent damage to the light emitting diode chip 115, that is, the light emitting diode package 110 by static electricity.

더욱이, 본 실시예에 따른 발광다이오드 어레이(100)의 발광다이오드 패키지(110)는 패키지 하우징(111)의 내측에 발광다이오드 칩(115)만이 위치하게 된다. 따라서, 종래의 발광다이오드 패키지(도 1의 1)에 대비하여 발광다이오드 칩(115)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다. Moreover, in the light emitting diode package 110 of the light emitting diode array 100 according to the present embodiment, only the light emitting diode chip 115 is positioned inside the package housing 111. Therefore, compared to a conventional light emitting diode package (1 in FIG. 1), the light flux of light emitted from the light emitting diode chip 115 is increased, and thereby the light emission output of the light emitting diode package 110 can be increased.

한편, 도 2에 도시된 바와 같이, 본 발명의 발광다이오드 어레이(100)는 정전기 보호소자(130)가 인쇄회로기판(120)의 배면에 노출되어 있다. 이에 따라, 정전기 보호소자(130)를 덮어 보호하기 위한 보호부재, 예컨대 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 정전기 보호소자(130)뿐만 아니라 인쇄회로기판(120)의 제3패드(123a)와 제4패드(123b)도 함께 덮어 보호할 수 있다.Meanwhile, as illustrated in FIG. 2, in the light emitting diode array 100 of the present invention, the static electricity protection element 130 is exposed on the rear surface of the printed circuit board 120. Accordingly, a protective member for covering and protecting the static electricity protection element 130, for example, may further include a molding material 127. The molding material 127 may cover and protect the third pad 123a and the fourth pad 123b of the printed circuit board 120 as well as the electrostatic protection device 130.

도 4는 본 발명의 제2실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.4 is a schematic diagram of a light emitting diode array according to a second embodiment of the present invention.

본 실시예에 따른 발광다이오드 어레이(101)는 인쇄회로기판(120')이 다층 구조이고, 그 배면에 홈(126)이 형성되는 것을 제외하고, 나머지 구성요소들은 앞서 도 2를 참조하여 설명한 발광다이오드 어레이(100)와 동일하다. 이에 따라, 동일 부재에 대한 상세한 설명은 생략하기로 한다. In the light emitting diode array 101 according to the present embodiment, except that the printed circuit board 120' has a multi-layer structure and grooves 126 are formed on its rear surface, the remaining components are described with reference to FIG. 2 above. It is the same as the diode array 100. Accordingly, detailed description of the same member will be omitted.

도 4를 참조하면, 본 실시예에 따른 발광다이오드 어레이(101)는 발광다이오드 패키지(110) 및 인쇄회로기판(120')을 포함할 수 있다.Referring to FIG. 4, the light emitting diode array 101 according to the present embodiment may include a light emitting diode package 110 and a printed circuit board 120 ′.

발광다이오드 패키지(110)는 리드프레임(112a, 112b)과 이에 실장된 발광다이오드 칩(115)을 포함하고, 이들은 패키지 하우징(111)에 의해 감싸질 수 있다. 그리고, 패키지 하우징(111) 내부는 봉지재(117)로 채워질 수 있다. 이러한 발광다이오드 패키지(110)는 인쇄회로기판(120')에 형성된 다수의 패드들에 실장될 수 있다. The light emitting diode package 110 includes lead frames 112a and 112b and a light emitting diode chip 115 mounted thereon, which may be wrapped by the package housing 111. And, the inside of the package housing 111 may be filled with a sealing material 117. The light emitting diode package 110 may be mounted on a plurality of pads formed on the printed circuit board 120'.

인쇄회로기판(120')은 복수의 레이어(layer)가 적층되어 형성된 다층 구조일 수 있다. 예컨대, 인쇄회로기판(120')은 상면에 제1패드(121a), 제2패드(121b) 및 배선패턴(미도시)이 형성된 제1레이어와, 상면에 제3패드(123a), 제4패드(123b) 및 배선패턴이 형성된 제2레이어가 적층되어 구성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 제1레이어와 제2레이어 사이에 위치될 수 있다. The printed circuit board 120 ′ may have a multilayer structure formed by stacking a plurality of layers. For example, the printed circuit board 120' includes a first layer on which a first pad 121a, a second pad 121b, and a wiring pattern (not shown) are formed on the upper surface, and a third pad 123a and a fourth pad on the upper surface. The pad 123b and the second layer on which the wiring pattern is formed may be stacked. Here, the third pad 123a and the fourth pad 123b may be positioned between the first layer and the second layer.

또한, 제1패드(121a)와 제3패드(123a) 사이 및 제2패드(121b)와 제4패드(123b) 사이에는 각각 비아홀(125)이 형성되고, 이 비아홀(125)에 의해 제1패드(121a)와 제3패드(123a) 및 제2패드(121b)와 제4패드(123b)는 서로 전기적으로 연결될 수 있다.In addition, a via hole 125 is formed between the first pad 121a and the third pad 123a and between the second pad 121b and the fourth pad 123b, and the via hole 125 is used to form the first via hole 125. The pad 121a and the third pad 123a and the second pad 121b and the fourth pad 123b may be electrically connected to each other.

따라서, 발광다이오드 패키지(110)의 발광다이오드 칩(115)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다. Accordingly, the light emitting diode chip 110 of the light emitting diode package 110 may have an anode terminal connected to the third pad 123a through the anode lead 112a, the first pad 121a, and the via hole 125, and the cathode. The terminal may be connected to the fourth pad 123b through the cathode lead 112b, the second pad 121b, and the via hole 125.

또한, 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)는 구동전압을 전송하는 배선패턴과 연결되고, 제2패드(121b)와 제4패드(123b)는 접지전압을 전송하는 배선패턴과 연결될 수 있다. 이에 따라, 발광다이오드 칩(115)의 애노드 단자에는 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115)의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.In addition, the first pad 121a and the third pad 123a of the printed circuit board 120' are connected to a wiring pattern transmitting a driving voltage, and the second pad 121b and the fourth pad 123b are grounded. It may be connected to a wiring pattern transmitting voltage. Accordingly, a driving voltage may be applied to the anode terminal of the light emitting diode chip 115 through the first pad 121a and the third pad 123a of the printed circuit board 120', and the light emitting diode chip 115 A ground voltage may be applied to the cathode terminal of the second pad 121b and the fourth pad 123b.

인쇄회로기판(120')의 배면, 즉 제2레이어의 배면에는 소정 깊이의 홈(126)이 형성될 수 있다. 홈(126)은 제3패드(123a)와 제4패드(123b)의 일부를 노출하도록 형성될 수 있는데, 인쇄회로기판(120') 전체 두께의 20~60%의 깊이로 형성될 수 있으나, 제한되지는 않는다. 또한, 홈(126)은 그 단면이 사다리꼴 형태인 것으로 도시되어 있으나, 사각형, 삼각형, 반원 등의 형태를 가질 수도 있다.A groove 126 having a predetermined depth may be formed on the back surface of the printed circuit board 120', that is, the back surface of the second layer. The groove 126 may be formed to expose a portion of the third pad 123a and the fourth pad 123b, and may be formed to a depth of 20 to 60% of the total thickness of the printed circuit board 120', It is not limited. In addition, although the groove 126 is shown as having a trapezoidal cross section, it may have a quadrangular, triangular, or semicircular shape.

홈(126)에 의해 노출된 제3패드(123a)와 제4패드(123b) 중 하나의 패드 상에는 정전기 보호소자(130)가 위치할 수 있다. 정전기 보호소자(130)는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드일 수 있으며, 캐소드 단자가 제4패드(123b) 상에 실장되어 접속될 수 있다. 그리고, 애노드 단자가 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다. 여기서, 제4패드(123b)와 정전기 보호소자(130)의 캐소드 단자 사이에는 접속부재(미도시)가 더 위치할 수 있다.An electrostatic protection device 130 may be positioned on one of the third pad 123a and the fourth pad 123b exposed by the groove 126. The electrostatic protection element 130 may be a Zener diode having a Zener breakdown voltage characteristic of 3 to 20V, and a cathode terminal may be mounted and connected on the fourth pad 123b. In addition, the anode terminal may be connected to the third pad 123a through the wire 124. Here, a connection member (not shown) may be further disposed between the fourth pad 123b and the cathode terminal of the electrostatic protection element 130.

즉, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 제2패드(121b) 및 발광다이오드 패키지(110)의 음극리드(112b)를 통해 발광다이오드 칩(115)의 캐소드 단자와 연결될 수 있다. That is, the cathode terminal of the electrostatic protection element 130 is electrically connected to the fourth pad 123b, and the fourth pad 123b, the via hole 125, the second pad 121b, and the light emitting diode package 110 The cathode terminal 112b may be connected to the cathode terminal of the light emitting diode chip 115.

또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 제1패드(121a) 및 발광다이오드 패키지(110)의 양극리드(112a)를 통해 발광다이오드 칩(115)의 애노드 단자와 연결될 수 있다. In addition, the anode terminal of the electrostatic protection device 130 is electrically connected to the third pad 123a through the wire 124, the third pad 123a, the via hole 125, the first pad 121a, and light emission. The anode lead 112a of the diode package 110 may be connected to the anode terminal of the light emitting diode chip 115.

다시 말해, 정전기 보호소자(130)는 인쇄회로기판(120')의 패드들을 통해 발광다이오드 패키지(110)의 발광다이오드 칩(115)과 병렬로 연결될 수 있다. 이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 발광다이오드 칩(115)으로 인가되더라도 정전기 보호소자(130)를 통해 그 역방향 전류가 바이패스되므로, 정전기에 의한 발광다이오드 칩(115), 즉 발광다이오드 패키지(110)의 손상을 방지할 수 있다. In other words, the static electricity protection element 130 may be connected in parallel to the light emitting diode chip 115 of the light emitting diode package 110 through pads of the printed circuit board 120 ′. Accordingly, even if a large current in the reverse direction is applied to the light emitting diode chip 115 due to static electricity introduced from the outside, the reverse current is bypassed through the static electricity protection element 130, so that the light emitting diode chip 115 by static electricity, That is, damage to the light emitting diode package 110 can be prevented.

또한, 발광다이오드 어레이(101)는 인쇄회로기판(120')의 배면에 형성된 홈(126) 내부를 채우는 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 인쇄회로기판(120')의 홈(126) 내부에 위치하는 정전기 보호소자(130)와 노출된 제3패드(123a) 및 제4패드(123b)를 덮어 보호할 수 있다.In addition, the light emitting diode array 101 may further include a molding material 127 filling the inside of the groove 126 formed on the rear surface of the printed circuit board 120'. The molding material 127 may cover and protect the electrostatic protection element 130 positioned inside the groove 126 of the printed circuit board 120' and the exposed third pad 123a and fourth pad 123b. .

상술한 바와 같이, 본 실시예에 따른 발광다이오드 어레이(101)는 인쇄회로기판(120')의 배면에 소정 깊이의 홈(126)을 형성하고, 그 홈(126) 내부에 정전기 보호소자(130)를 배치한 후 몰딩재(127)로 홈(126)을 채우게 된다. 따라서, 앞서 도 2를 참조하여 설명된 본 발명의 제1실시예에 따른 발광다이오드 어레이(100)와 대비하여 인쇄회로기판(120')의 두께가 증가되지 않는다. As described above, the light emitting diode array 101 according to the present embodiment forms a groove 126 of a predetermined depth on the rear surface of the printed circuit board 120', and an electrostatic protection element 130 inside the groove 126 ) After filling the grooves 126 with the molding material 127. Therefore, compared to the light emitting diode array 100 according to the first embodiment of the present invention described with reference to FIG. 2, the thickness of the printed circuit board 120' is not increased.

즉, 본 실시예에서는 인쇄회로기판(120')의 두께를 증가시키지 않으면서도 인쇄회로기판(120')의 배면에 정전기 보호소자(130)를 위치시킴으로써 외부로부터 유입되는 정전기에 의한 발광다이오드 패키지(110)의 손상을 방지할 수 있다.That is, in the present embodiment, by increasing the thickness of the printed circuit board 120', by placing the electrostatic protection element 130 on the back surface of the printed circuit board 120', a light emitting diode package by static electricity flowing in from the outside ( 110) can be prevented from damage.

또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 내측에 발광다이오드 칩(115)만이 위치하게 되므로, 종래와 대비하여 발광다이오드 칩(115)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다. In addition, since only the light-emitting diode chip 115 is located inside the package housing 111 of the light-emitting diode package 110, the light flux of light emitted from the light-emitting diode chip 115 is increased as compared to the prior art, thereby causing the light-emitting diode package. The luminescence output of 110 can be increased.

도 5는 본 발명의 제3실시예에 따른 발광다이오드 어레이의 개략적인 도면이고, 도 6은 도 5에 도시된 발광다이오드 어레이의 회로도이다.5 is a schematic diagram of a light emitting diode array according to a third embodiment of the present invention, and FIG. 6 is a circuit diagram of the light emitting diode array shown in FIG. 5.

본 실시예에서는 설명의 편의를 위하여 도 4에 도시된 인쇄회로기판(120')을 구비하는 발광다이오드 어레이(102)에 대해 설명하기로 한다. 그러나, 발광다이오드 어레이(102)는 도 2에 도시된 인쇄회로기판(120)을 구비할 수도 있다.In this embodiment, for convenience of description, the light emitting diode array 102 including the printed circuit board 120' shown in FIG. 4 will be described. However, the light emitting diode array 102 may include the printed circuit board 120 shown in FIG. 2.

도 5를 참조하면, 본 실시예에 따른 발광다이오드 어레이(102)는 인쇄회로기판(120') 상에 배치된 다수의 발광다이오드 패키지(110)를 포함할 수 있다.Referring to FIG. 5, the light emitting diode array 102 according to the present embodiment may include a plurality of light emitting diode packages 110 disposed on the printed circuit board 120 ′.

다수의 발광다이오드 패키지(110) 각각은 리드프레임(112a, 112b)과 이에 실장된 발광다이오드 칩(115a, 115b, 115c)을 포함하고, 이들은 패키지 하우징(111)에 의해 감싸질 수 있다. Each of the plurality of light emitting diode packages 110 includes lead frames 112a and 112b and light emitting diode chips 115a, 115b, and 115c mounted thereon, which may be wrapped by the package housing 111.

그리고, 패키지 하우징(111) 내부는 봉지재(117)로 채워질 수 있다. 이러한 발광다이오드 패키지(110)는 인쇄회로기판(120')에 형성된 다수의 패드들에 실장될 수 있다. And, the inside of the package housing 111 may be filled with a sealing material 117. The light emitting diode package 110 may be mounted on a plurality of pads formed on the printed circuit board 120'.

여기서, 다수의 발광다이오드 패키지(110)의 리드프레임(112a, 112b) 각각은 양극리드(112a)와 음극리드(112b)를 포함하고, 다수의 발광다이오드 칩(115a, 115b, 115c)은 각각의 양극리드(112a) 상에 다이본딩될 수 있다. Here, each of the lead frames 112a and 112b of the plurality of light emitting diode packages 110 includes an anode lead 112a and a cathode lead 112b, and the plurality of light emitting diode chips 115a, 115b, and 115c are respectively It may be die-bonded on the anode lead (112a).

또한, 다수의 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자는 와이어(116)를 통해 각각의 양극리드(112a)와 전기적으로 연결되고, 캐소드 단자는 와이어(116)를 통해 각각의 음극리드(112b)와 전기적으로 연결될 수 있다. In addition, the anode terminals of each of the plurality of light emitting diode chips 115a, 115b, and 115c are electrically connected to the respective anode leads 112a through the wire 116, and the cathode terminals are each cathode through the wire 116. It may be electrically connected to the lead 112b.

인쇄회로기판(120')은 복수의 레이어(layer)가 적층되어 형성된 다층 구조일 수 있다. 예컨대, 인쇄회로기판(120')은 상면에 다수의 제1패드(121a), 다수의 제2패드(121b) 및 배선패턴(미도시)이 형성된 제1레이어와, 상면에 제3패드(123a), 제4패드(123b) 및 배선패턴이 형성된 제2레이어가 적층되어 구성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 제1레이어와 제2레이어 사이에 위치될 수 있다. The printed circuit board 120 ′ may have a multilayer structure formed by stacking a plurality of layers. For example, the printed circuit board 120' includes a first layer on which a plurality of first pads 121a, a plurality of second pads 121b, and a wiring pattern (not shown) are formed on the upper surface, and a third pad 123a on the upper surface. ), the fourth pad 123b and the second layer on which the wiring pattern is formed may be stacked. Here, the third pad 123a and the fourth pad 123b may be positioned between the first layer and the second layer.

또한, 다수의 제1패드(121a)와 제3패드(123a) 사이 및 다수의 제2패드(121b)와 제4패드(123b) 사이에는 각각 하나 이상의 비아홀(125)이 형성되고, 이 비아홀(125)에 의해 다수의 제1패드(121a)와 제3패드(123a) 및 다수의 제2패드(121b)와 제4패드(123b)는 서로 전기적으로 연결될 수 있다.In addition, one or more via holes 125 are formed between the plurality of first pads 121a and the third pad 123a and between the plurality of second pads 121b and the fourth pad 123b, respectively. 125), the plurality of first pads 121a and the third pad 123a and the plurality of second pads 121b and the fourth pad 123b may be electrically connected to each other.

다시 말하면, 인쇄회로기판(120')의 다수의 제1패드(121a) 각각은 배선패턴에 의해 서로 연결될 수 있고, 다수의 제2패드(121b) 각각은 배선패턴에 의해 서로 연결될 수 있다. 그리고, 비아홀(125)을 통해 제1패드(121a)와 제3패드(123a)가 연결되고, 제2패드(121b)와 제4패드(123b)가 연결될 수 있다. In other words, each of the plurality of first pads 121a of the printed circuit board 120' may be connected to each other by a wiring pattern, and each of the plurality of second pads 121b may be connected to each other by a wiring pattern. In addition, the first pad 121a and the third pad 123a may be connected through the via hole 125, and the second pad 121b and the fourth pad 123b may be connected.

따라서, 다수의 발광다이오드 패키지(110) 각각의 발광다이오드 칩(115a, 115b, 115c)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다. Accordingly, the light emitting diode chips 115a, 115b, and 115c of each of the plurality of light emitting diode packages 110 have an anode terminal through a positive electrode lead 112a, a first pad 121a, and a via hole 125 to form a third pad 123a. ), and the cathode terminal may be connected to the fourth pad 123b through the cathode lead 112b, the second pad 121b, and the via hole 125.

또한, 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)는 구동전압을 전송하는 배선패턴과 연결되고, 제2패드(121b)와 제4패드(123b)는 접지전압을 전송하는 배선패턴과 연결될 수 있다. 이에 따라, 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자에는 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115a, 115b, 115c) 각각의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.In addition, the first pad 121a and the third pad 123a of the printed circuit board 120' are connected to a wiring pattern transmitting a driving voltage, and the second pad 121b and the fourth pad 123b are grounded. It may be connected to a wiring pattern transmitting voltage. Accordingly, a driving voltage may be applied to the anode terminals of the light emitting diode chips 115a, 115b, and 115c through the first pad 121a and the third pad 123a of the printed circuit board 120', and emit light. A ground voltage may be applied to the cathode terminals of the diode chips 115a, 115b, and 115c through the second pad 121b and the fourth pad 123b.

인쇄회로기판(120')의 배면, 즉 제2레이어의 배면에는 소정 깊이의 홈(126)이 형성될 수 있다. 홈(126)은 제3패드(123a)와 제4패드(123b)의 일부를 노출하도록 형성될 수 있는데, 인쇄회로기판(120') 전체 두께의 20~60%의 깊이로 형성될 수 있으나, 제한되지는 않는다.A groove 126 having a predetermined depth may be formed on the back surface of the printed circuit board 120', that is, the back surface of the second layer. The groove 126 may be formed to expose a portion of the third pad 123a and the fourth pad 123b, and may be formed to a depth of 20 to 60% of the total thickness of the printed circuit board 120', It is not limited.

홈(126)에 의해 노출된 제4패드(123b) 상에는 정전기 보호소자(130)가 위치될 수 있다. 정전기 보호소자(130)는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드일 수 있으며, 캐소드 단자가 제4패드(123b) 상에 실장되어 접속될 수 있다. 그리고, 애노드 단자가 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다. An electrostatic protection device 130 may be positioned on the fourth pad 123b exposed by the groove 126. The electrostatic protection element 130 may be a Zener diode having a Zener breakdown voltage characteristic of 3 to 20V, and a cathode terminal may be mounted and connected on the fourth pad 123b. In addition, the anode terminal may be connected to the third pad 123a through the wire 124.

따라서, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 다수의 제2패드(121b) 및 다수의 발광다이오드 패키지(110) 각각의 음극리드(112b)를 통해 발광다이오드 칩(115a, 115b, 115c) 각각의 캐소드 단자와 연결될 수 있다. Therefore, the cathode terminal of the electrostatic protection element 130 is electrically connected to the fourth pad 123b, the fourth pad 123b, the via hole 125, the plurality of second pads 121b, and the plurality of light emitting diode packages (110) Each cathode lead 112b may be connected to each cathode terminal of the light emitting diode chips 115a, 115b, 115c.

또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 다수의 제1패드(121a) 및 다수의 발광다이오드 패키지(110) 각각의 양극리드(112a)를 통해 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자와 연결될 수 있다. In addition, the anode terminal of the electrostatic protection device 130 is electrically connected to the third pad 123a through the wire 124, the third pad 123a, the via hole 125, and the plurality of first pads 121a. And the anode terminals of the light emitting diode chips 115a, 115b, and 115c through the anode leads 112a of each of the plurality of light emitting diode packages 110.

즉, 본 실시예에 따른 정전기 보호소자(130)는 인쇄회로기판(120')의 다수의 패드들을 통해 다수의 발광다이오드 패키지(110) 각각의 발광다이오드 칩(115a, 115b, 115c)과 연결되되, 도 6에 도시된 바와 같이, 하나의 정전기 보호소자(130)와 3개의 발광다이오드 칩(115a, 115b, 115c)은 병렬로 연결될 수 있다. That is, the electrostatic protection device 130 according to the present embodiment is connected to the light emitting diode chips 115a, 115b, 115c of the plurality of light emitting diode packages 110 through a plurality of pads of the printed circuit board 120'. , As shown in FIG. 6, one electrostatic protection element 130 and three light emitting diode chips 115a, 115b, and 115c may be connected in parallel.

이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 다수의 발광다이오드 칩(115a, 115b, 115c)으로 인가되더라도 다수의 발광다이오드 칩(115a, 115b, 115c)과 병렬로 연결된 정전기 보호소자(130)를 통해 그 역방향 전류가 바이패스될 수 있어 정전기에 의한 다수의 발광다이오드 칩(115), 즉 다수의 발광다이오드 패키지(110)의 손상을 방지할 수 있다. Accordingly, even if a large current in the reverse direction is applied to the plurality of light emitting diode chips 115a, 115b, and 115c due to static electricity introduced from the outside, the electrostatic protection device connected in parallel with the plurality of light emitting diode chips 115a, 115b, 115c ( The reverse current may be bypassed through 130 to prevent damage to the plurality of light emitting diode chips 115, that is, the plurality of light emitting diode packages 110 due to static electricity.

또한, 인쇄회로기판(120')의 배면에 형성된 홈(126) 내부를 채우는 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 인쇄회로기판(120')의 홈(126) 내부에 위치하는 정전기 보호소자(130)와 노출된 제3패드(123a) 및 제4패드(123b)를 덮어 보호할 수 있다.In addition, a molding material 127 filling the inside of the groove 126 formed on the rear surface of the printed circuit board 120' may be further included. The molding material 127 may cover and protect the electrostatic protection element 130 positioned inside the groove 126 of the printed circuit board 120' and the exposed third pad 123a and fourth pad 123b. .

상술한 바와 같이, 본 실시예의 발광다이오드 어레이(102)는 인쇄회로기판(120') 상에 서로 인접하는 2개 혹은 3개의 발광다이오드 패키지(110)를 그룹화하고, 각 그룹마다 발광다이오드 패키지(110)의 발광다이오드 칩(115a, 115b, 115c)과 병렬로 연결되는 1개의 정전기 보호소자(130)를 구비함으로써, 정전기 유입에 의한 발광다이오드 패키지(110)의 손상을 방지할 수 있을 뿐만 아니라, 정전기 보호소자(130)의 개수를 줄일 수 있어 제조비용을 절감할 수 있다. As described above, the light emitting diode array 102 of this embodiment groups two or three light emitting diode packages 110 adjacent to each other on the printed circuit board 120', and the light emitting diode package 110 for each group ) By providing one electrostatic protection element 130 connected in parallel with the light emitting diode chips 115a, 115b, 115c, it is possible to prevent damage to the light emitting diode package 110 due to inflow of static electricity. Since the number of protection elements 130 can be reduced, manufacturing cost can be reduced.

또한, 인쇄회로기판(120')의 배면에 소정 깊이의 홈(126)을 형성하고, 그 홈(126) 내부에 정전기 보호소자(130)를 배치하므로, 정전기 보호소자(130)에 의해 인쇄회로기판(120')의 두께가 증가되지 않는다.In addition, since a groove 126 having a predetermined depth is formed on the rear surface of the printed circuit board 120', and the static electricity protection element 130 is disposed inside the groove 126, the printed circuit is performed by the static electricity protection element 130. The thickness of the substrate 120' is not increased.

또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 내측에 발광다이오드 칩(115a, 115b, 115c)만이 위치하게 되므로, 종래와 대비하여 발광다이오드 칩(115a, 115b, 115c)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다. In addition, since only the light emitting diode chips 115a, 115b, and 115c are located inside the package housing 111 of the light emitting diode package 110, compared to the conventional light flux of light emitted from the light emitting diode chips 115a, 115b, 115c This is increased, thereby increasing the light emission output of the light emitting diode package 110.

도 7은 본 발명의 발광다이오드 어레이의 발광 출력 특성을 나타내는 그래프이다.7 is a graph showing light emission output characteristics of the light emitting diode array of the present invention.

도 7을 보면, 본 발명의 다양한 실시예에 따른 발광다이오드 어레이는 발광 출력 특성(B)이 앞서 도 1을 참조하여 설명된 종래의 발광다이오드 어레이의 발광 출력 특성(A)에 비하여 향상된 것을 알 수 있다.Referring to FIG. 7, it can be seen that the light emitting diode array according to various embodiments of the present invention has improved light emitting output characteristics (B) compared to the light emitting output characteristics (A) of the conventional light emitting diode array described above with reference to FIG. 1. have.

즉, 본 발명에 따른 발광다이오드 어레이는 발광다이오드 패키지의 광속 및 광도 특성이 종래의 발광다이오드 패키지의 광속 및 광도 특성보다 향상될 수 있다. That is, in the light-emitting diode array according to the present invention, the luminous flux and luminous properties of the light-emitting diode package can be improved than the luminous flux and luminous properties of the conventional light-emitting diode package.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Although many matters are specifically described in the foregoing description, this should be construed as an example of a preferred embodiment rather than limiting the scope of the invention. Therefore, the invention should not be determined by the described embodiments, but should be determined by equivalents to the claims and claims.

100, 101, 102: 발광다이오드 어레이 110: 발광다이오드 패키지
115: 발광다이오드 칩 120, 120': 인쇄회로기판
126: 홈 130: 정전기 보호소자100, 101, 102: Light Emitting Diode Array 110: Light Emitting Diode Package
115: light emitting diode chip 120, 120': printed circuit board
126: groove 130: static electricity protection element

Claims (13)

상면에 제1 및 제2 패드가 배치되고, 배면에 제3 및 제4 패드가 배치된 인쇄회로기판;
내부에 발광다이오드 칩을 구비하고 상기 인쇄회로기판의 상면에 실장된 발광다이오드 패키지; 및
상기 인쇄회로기판의 배면에 실장된 정전기 보호소자를 포함하고,
상기 발광다이오드 패키지의 제1 및 제2 리드프레임은 각각 상기 제1 및 제2 패드와 접속되며,
상기 제1 패드와 제3 패드는 상기 인쇄회로기판을 관통하도록 형성된 제1 비아홀을 통해 서로 전기적으로 연결되고,
상기 제2 패드와 제4 패드는 상기 인쇄회로기판을 관통하도록 형성된 제2 비아홀을 통해 서로 전기적으로 연결되어 상기 발광다이오드 패키지의 발광다이오드 칩과 상기 정전기 보호소자가 병렬로 연결되는 발광다이오드.A printed circuit board having first and second pads disposed on the upper surface and third and fourth pads disposed on the rear surface;
A light emitting diode package having a light emitting diode chip therein and mounted on an upper surface of the printed circuit board; And
It includes an electrostatic protection device mounted on the back surface of the printed circuit board,
The first and second lead frames of the light emitting diode package are connected to the first and second pads, respectively.
The first pad and the third pad are electrically connected to each other through a first via hole formed to penetrate the printed circuit board,
The second pad and the fourth pad are electrically connected to each other through a second via hole formed to penetrate the printed circuit board, wherein the light emitting diode chip of the light emitting diode package and the electrostatic protection element are connected in parallel. 제1항에 있어서,
상기 발광다이오드 칩의 애노드 단자와 캐소드 단자는 각각 상기 제1 및 제2 리드프레임과 접속되고,
상기 정전기 보호소자의 애노드 단자와 캐소드 단자는 각각 제3 및 제4 패드와 접속되는 발광다이오드.According to claim 1,
The anode terminal and the cathode terminal of the light emitting diode chip are respectively connected to the first and second lead frames,
The anode terminal and the cathode terminal of the electrostatic protection device are connected to third and fourth pads, respectively. 제1항에 있어서,
상기 정전기 보호소자는 제너 다이오드인 발광다이오드.According to claim 1,
The electrostatic protection element is a light emitting diode that is a Zener diode. 제1항에 있어서,
상기 인쇄회로기판의 배면에 형성된 홈을 더 포함하고,
상기 제3 및 제4 패드는 상기 홈의 내부에 형성되는 발광다이오드.According to claim 1,
Further comprising a groove formed on the rear surface of the printed circuit board,
The third and fourth pads are light-emitting diodes formed inside the groove. 제4항에 있어서,
상기 홈 내부를 채우는 몰딩재를 더 포함하는 발광다이오드.According to claim 4,
A light emitting diode further comprising a molding material filling the inside of the groove. 삭제delete 제2항에 있어서,
상기 발광다이오드 칩의 애노드 단자는 상기 제1 리드프레임, 상기 제1 패드, 상기 제1 비아홀 및 상기 제3 패드를 통해 상기 정전기 보호소자의 애노드 단자와 연결되고,
상기 발광다이오드 칩의 캐소드 단자는 상기 제2 리드프레임, 상기 제2 패드, 상기 제2 비아홀 및 상기 제4 패드를 통해 상기 정전기 보호소자의 캐소드 단자와 연결되는 발광다이오드.According to claim 2,
The anode terminal of the light emitting diode chip is connected to the anode terminal of the electrostatic protection device through the first lead frame, the first pad, the first via hole and the third pad,
The cathode terminal of the light emitting diode chip is a light emitting diode connected to the cathode terminal of the electrostatic protection device through the second lead frame, the second pad, the second via hole and the fourth pad. 상면에 제1 및 제2 패드와 제1 및 제2 연결패드가 배치되고, 배면에 제3 및 제4 패드가 배치된 인쇄회로기판;
각각 내부에 발광다이오드 칩과 제1 및 제2 리드프레임을 구비하고 상기 인쇄회로기판의 상면에 실장된 제1 내지 제3 발광다이오드 패키지; 및
상기 인쇄회로기판의 배면에 실장된 정전기 보호소자를 포함하고,
상기 제1 발광다이오드 패키지의 제1 리드프레임은 상기 제1 패드와 접속되고, 상기 제3 발광다이오드 패키지의 제2 리드프레임은 제2 패드와 접속되며,
상기 제1 발광다이오드 패키지의 제2 리드프레임과 상기 제2 발광다이오드 패키지의 제1 리드프레임은 상기 제1 연결패드에 공통으로 접속되고, 상기 제2 발광다이오드 패키지의 제2 리드프레임과 상기 제3 발광다이오드 패키지의 제1 리드프레임은 상기 제2 연결패드에 공통으로 접속되며,
상기 제1 패드와 제3 패드는 상기 인쇄회로기판을 관통하여 형성된 제1 비아홀을 통해 서로 전기적으로 연결되고,
상기 제2 패드와 제4 패드는 상기 인쇄회로기판을 관통하여 형성된 제2 비아홀을 통해 서로 전기적으로 연결되어 직렬로 연결된 상기 제1 내지 제3 발광다이오드 패키지의 발광다이오드 칩들과 상기 정전기 보호소자가 병렬로 연결되는 발광다이오드 어레이.A printed circuit board in which first and second pads, first and second connection pads are disposed on an upper surface, and third and fourth pads are disposed on a rear surface;
First to third light emitting diode packages having light emitting diode chips, first and second lead frames, respectively, and mounted on an upper surface of the printed circuit board; And
It includes an electrostatic protection device mounted on the back surface of the printed circuit board,
The first leadframe of the first light emitting diode package is connected to the first pad, the second leadframe of the third light emitting diode package is connected to the second pad,
The second lead frame of the first light emitting diode package and the first lead frame of the second light emitting diode package are commonly connected to the first connection pad, and the second lead frame and the third lead frame of the second light emitting diode package are connected. The first lead frame of the light emitting diode package is commonly connected to the second connection pad,
The first pad and the third pad are electrically connected to each other through a first via hole formed through the printed circuit board,
The second pad and the fourth pad are electrically connected to each other through a second via hole formed through the printed circuit board, and the light emitting diode chips of the first to third light emitting diode packages connected in series and the electrostatic protection element are in parallel. Light-emitting diode array connected. 제8항에 있어서,
상기 제1 내지 제3 발광다이오드 패키지에 각각 배치된 발광다이오드 칩의 애노드 단자와 캐소드 단자는 상기 제1 내지 제3 발광다이오드 패키지 각각에 배치된 제1 리드프레임과 제2 리드프레임에 접속되고,
상기 정전기 보호소자의 애노드 단자와 캐소드 단자는 각각 제3 및 제4 패드와 접속되는 발광다이오드 어레이.The method of claim 8,
The anode terminal and the cathode terminal of the light emitting diode chip disposed in each of the first to third light emitting diode packages are connected to the first lead frame and the second lead frame disposed in each of the first to third light emitting diode packages,
The anode terminal and the cathode terminal of the electrostatic protection device are connected to the third and fourth pads, respectively. 제8항에 있어서,
상기 정전기 보호소자는 제너 다이오드인 발광다이오드 어레이.The method of claim 8,
The electrostatic protection element is a light emitting diode array that is a zener diode. 제8항에 있어서,
상기 인쇄회로기판의 배면에 형성된 홈을 더 포함하고,
상기 제3 및 제4 패드는 상기 홈의 내부에 형성되는 발광다이오드 어레이.The method of claim 8,
Further comprising a groove formed on the rear surface of the printed circuit board,
The third and fourth pads are light-emitting diode arrays formed inside the grooves. 제11항에 있어서,
상기 홈 내부를 채우는 몰딩재를 더 포함하는 발광다이오드 어레이.The method of claim 11,
A light emitting diode array further comprising a molding material filling the inside of the groove. 제9항에 있어서,
상기 제1 발광다이오드 패키지에 배치된 발광다이오드 칩의 애노드 단자는 상기 제1 발광다이오드 패키지의 제1 리드프레임, 상기 제1 패드, 상기 제1 비아홀 및 상기 제3 패드를 통해 상기 정전기 보호소자의 애노드 단자와 연결되고,
상기 제3 발광다이오드 패키지에 배치된 발광다이오드 칩의 캐소드 단자는 상기 제3 발광다이오드 패키지의 제2 리드프레임, 상기 제2 패드, 상기 제2 비아홀 및 상기 제4 패드를 통해 상기 정전기 보호소자의 캐소드 단자와 연결되는 발광다이오드 어레이.The method of claim 9,
The anode terminal of the light emitting diode chip disposed in the first light emitting diode package is the anode of the electrostatic protection device through the first lead frame, the first pad, the first via hole and the third pad of the first light emitting diode package. Terminal,
The cathode terminal of the light emitting diode chip disposed in the third light emitting diode package is a cathode of the electrostatic protection device through the second lead frame, the second pad, the second via hole and the fourth pad of the third light emitting diode package. Light emitting diode array connected to the terminal.
KR1020130120700A 2013-10-10 2013-10-10 Light emitting diode array KR102131853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130120700A KR102131853B1 (en) 2013-10-10 2013-10-10 Light emitting diode array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130120700A KR102131853B1 (en) 2013-10-10 2013-10-10 Light emitting diode array

Publications (2)

Publication Number Publication Date
KR20150042012A KR20150042012A (en) 2015-04-20
KR102131853B1 true KR102131853B1 (en) 2020-07-08

Family

ID=53035279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130120700A KR102131853B1 (en) 2013-10-10 2013-10-10 Light emitting diode array

Country Status (1)

Country Link
KR (1) KR102131853B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412600B1 (en) 2015-07-03 2022-06-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and lighting module having thereof
KR102426840B1 (en) 2015-07-03 2022-07-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and lighting module having thereof
KR102239822B1 (en) * 2019-10-29 2021-04-13 (주)큐에스아이 Laser diode with surface mounting device type of multichannel operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745441B1 (en) 2006-02-15 2007-08-02 윤성노 Side view type opto device and process method
JP2007273852A (en) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd Package for housing light emitting element
WO2013018783A1 (en) 2011-08-01 2013-02-07 株式会社Ｓｔｅｑ Semiconductor device and fabrication method for same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793338B1 (en) * 2006-02-23 2008-01-11 삼성전기주식회사 Light emitting diode module
KR101803505B1 (en) * 2011-06-16 2017-12-29 엘지디스플레이 주식회사 Lighting emitting diode package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745441B1 (en) 2006-02-15 2007-08-02 윤성노 Side view type opto device and process method
JP2007273852A (en) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd Package for housing light emitting element
WO2013018783A1 (en) 2011-08-01 2013-02-07 株式会社Ｓｔｅｑ Semiconductor device and fabrication method for same

Also Published As

Publication number Publication date
KR20150042012A (en) 2015-04-20

Similar Documents

Publication Publication Date Title
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
KR100765075B1 (en) Semiconductor light-emitting device and manufacturing method thereof
KR102237155B1 (en) Light emitting device and light unit having thereof
US8536591B2 (en) Light emitting device and lighting system
KR20130045507A (en) Light emitting device
CN107210352A (en) Light-emitting component
KR20130046755A (en) Light emitting device
KR20160054667A (en) Semiconductor light emitting diode and semiconductor light emitting diode package using the same
KR101179579B1 (en) LED light module and manufacturing methode of thesame
KR102131853B1 (en) Light emitting diode array
KR20140023512A (en) Nitride light emitting device
KR101803505B1 (en) Lighting emitting diode package
US10199540B2 (en) Light emitting diode, light emitting diode package including same, and lighting system including same
JP3787220B2 (en) Chip light emitting device
KR100699146B1 (en) Light emitting device package and fabricating method thereof
KR20130057675A (en) Light emitting device and light emitting device package
KR101294711B1 (en) Semiconductor light emimitting device
US20150076444A1 (en) Semiconductor light emitting element and light emitting device including the same
KR102507444B1 (en) Light emitting device and display device including the same
KR102412600B1 (en) Light emitting device and lighting module having thereof
KR102029876B1 (en) Light emitting device and light emitting device package
KR101567031B1 (en) Light Emitting Decice
KR100956106B1 (en) Transparent display apparatus using chip level light emitting diode package
KR101288911B1 (en) Light emitting module
KR102598476B1 (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant