KR102127818B1 - 연성회로기판 및 그 제조방법 - Google Patents

연성회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102127818B1
KR102127818B1 KR1020130064712A KR20130064712A KR102127818B1 KR 102127818 B1 KR102127818 B1 KR 102127818B1 KR 1020130064712 A KR1020130064712 A KR 1020130064712A KR 20130064712 A KR20130064712 A KR 20130064712A KR 102127818 B1 KR102127818 B1 KR 102127818B1
Authority
KR
South Korea
Prior art keywords
graphene
circuit board
flexible circuit
electrode
metal
Prior art date
Application number
KR1020130064712A
Other languages
English (en)
Other versions
KR20140142936A (ko
Inventor
김영순
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130064712A priority Critical patent/KR102127818B1/ko
Publication of KR20140142936A publication Critical patent/KR20140142936A/ko
Application granted granted Critical
Publication of KR102127818B1 publication Critical patent/KR102127818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Abstract

본 발명의 일 실시예에 따른 연성회로기판은 소정의 구조물에 부착가능하도록 고분자 필름으로 이루어진 부착성 기판과, 상기 부착성 기판 일면에 선택적으로 형성된 그래핀 전극 및 상기 그래핀 전극의 일면에 형성되는 금속 전극을 포함할 수 있다.

Description

연성회로기판 및 그 제조방법{FLEXIBLE PRINTED CIRCUIT BOARD AND THE MANUFACTURING METHOD}
본 발명은 연성회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 전기, 전자 기기에 복수의 부품을 전기적으로 연결하여, 전기적으로 연결된 부품들이 서로 전원 또는 전기 신호를 교환할 수 있도록 하는 기판이다. 인쇄회로기판은 휴대폰, 노트북, 디스플레이 장치 등과 같은 전기, 전자 기기 전반에 걸쳐서 널리 사용되고 있다.
인쇄회로기판은 강성 기판, 연성 기판 또는 강연성 기판으로 구분할 수 있다. 여기서, 연성 기판인 연성회로기판의 경우, 밴딩(Bending)이 가능하다. 이때, 연성회로기판은 밴딩 상태로 전자 부품이 실장 될 수 있다. 그리고, 외부 전자 부품과 전기적인 연결을 위해 연성회로기판 상부에 전극이 형성될 수 있다. 일반적으로 전극은 연성회로기판 상부에 길이 또는 너비 방향으로 형성될 수 있다. 이와 같이 연성회로기판이 지나치게 변형이 되는 경우 연성회로기판 상부에 형성되는 전극이 단선 되는 등의 손상이 발생되는 문제가 있다.
미국 등록특허 제 7593085호
본 발명의 일 측면에 따르면, 기판의 변형에 대한 고 내구성을 갖는 연성회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 측면에 따르면, 신뢰성이 향상된 연성회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 또 다른 측면에 따르면, 초박형으로 구현 가능한 연성회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 또 다른 측면에 따르면, 구조물에 부착이 용이한 연성회로기판 및 그 제조방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 연성회로기판은, 소정의 구조물에 부착가능하도록 고분자 필름으로 이루어진 부착성 기판과, 상기 부착성 기판 일면에 선택적으로 형성된 그래핀 전극 및 상기 그래핀 전극의 일면에 형성되는 금속 전극을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 고분자 필름은 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(EP) 또는 페녹시 수지 중에서 어느 하나 이상을 포함하여 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 금속 전극은 전도성 금속으로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 금속 전극은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 금속 전극은 상기 그래핀 전극의 양측에 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 그래핀 전극은 그래핀(Graphene) 또는 그래핀 산화물(Graphene Oxide)을 포함하여 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 점착성 기판은 상기 그래핀 전극 및 금속 전극 사이까지 연장형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판에서, 상기 점착성 기판은 상기 그래핀 전극이 내부에 수용되도록 연장형성될 수 있다.
한편, 본 발명의 일 실시예에 따른 연성회로기판 제조방법은, 금속층의 일면에 레지스트층을 형성하는 레지스트층 형성단계와, 상기 레지스트층을 패터닝 하여 레지스트를 형성시키는 레지스트 형성 단계와, 상기 레지스트의 일면 및 상기 레지스트에 의해 노출된 금속층의 일면에 그래핀층을 형성하는 그래핀층 형성단계와, 상기 레지스트층를 제거하여 그래핀 전극을 형성하는 그래핀 전극 형성단계와, 상기 그래핀 전극의 일면에 점착성 기판을 형성하는 기판 형성단계 및 상기 금속층을 패터닝하여 금속 전극을 형성하는 금속전극 형성단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속층 형성단계는 금속층과 레지스트층 사이에 이형부를 더 형성할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 그래핀층은 그래핀(Graphene) 또는 그래핀 산화물(Graphene Oxide)을 포함하여 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속전극 형성단계는 상기 금속층을 상기 그래핀 전극과 대응되는 형태로 패터닝 함으로써 수행될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속전극 형성단계는 상기 금속 전극이 상기 그래핀 전극의 양측 일면에 형성되도록 상기 금속층을 패터닝할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속 전극은 전도성 금속으로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속 전극은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속전극 형성단계는 상기 금속 전극이 상기 그래핀 전극의 일면에 하나 이상 형성되도록 상기 금속층을 패터닝할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 점착성 기판은 소정의 구조물에 부착가능하도록 고분자 필름으로 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 점착성 기판은 폴리이미드(PI) 또는 폴리에틸렌테레프탈레이트(PET)으로 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 금속전극 형성단계를 거친 후, 상기 그래핀 전극 및 금속 전극의 사이까지 상기 점착성 기판을 연장형성하는 기판 연장 형성단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 제조방법에서, 상기 기판 연장 형성단계는 상기 그래핀 전극이 내부에 수용되도록 상기 점착성 기판을 연장형성할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 금속 전극을 기판 양측에 형성하고, 그래핀 전극으로 양측에 형성된 금속 전극을 연결함으로써, 기판의 변형에 대한 고 내구성을 가질 수 있다.
또한 본 발명은 그래핀을 이용하여 전극을 형성함으로써, 내구성이 향상됨에 따라 신뢰성이 향상될 수 있다.
아울러, 본 발명은 그래핀 전극이 매우 얇기 때문에 초박형 연성회로기판의 구현이 가능할 수 있다.
그리고, 본 발명은 접착성분을 가지는 고분자 필름을 통해 기판을 형성하여 구조물에 부착이 용이할 수 있다.
도 1은 본 발명의 일 실시예에 따른 연성회로기판을 나타낸 예시도;
도 2는 본 발명의 일 실시예에 따른 연성회로기판을 나타낸 사용상태도; 및
도 3 내지 도 8은 본 발명의 일 실시예에 따른 연성회로기판 제조방법을 공정순서대로 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 일 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 연성회로기판을 나타낸 예시도이고, 도 2는 본 발명의 일 실시예에 따른 연성회로기판을 나타낸 사용상태도이다.
도 1 및 도 2를 참조하면, 연성회로기판(100)은 점착성 기판(150), 그래핀 전극(141) 및 금속 전극(111)을 포함하여 형성될 수 있다.
본 발명의 이해를 위해 도 1에서 본 발명의 일 실시예에 따른 연성회로기판(100)의 평면도, 평면도를 기준으로 연성회로기판(100)의 정면도(A-A') 및 측면도(B-B')를 각각 도시하였다.
점착성 기판(150)은 연성 기판으로 이루어지되, 점착성분을 가지는 고분자 필름으로 이루어질 수 있다. 이에 따라, 고분자 필름을 통해 점착성 기판(150)을 형성하여 소정의 구조물(S)에 연성회로기판(100)의 부착이 용이할 수 있다.
이때, 고분자 필름은 폴리이미드(PI, Poly Imide), 폴리에틸렌테레프탈레이트(PET, Poly Ethylene Terephthalate), 에폭시 수지(EP, epoxy resin) 또는 페녹시 수지(phenoxy resin) 중에서 어느 하나 이상을 포함하여 이루어질 수 있다.
여기서, 점착성 기판(150)은 그래핀 전극(141) 및 금속 전극(111) 사이까지 연장형성될 수 있다. 이때, 점착성 기판(150)은 그래핀 전극(141)이 내부에 수용되도록 연장형성될 수 있다. 이와 같이, 점착성 기판(150)을 연장형성하여 그래핀 전극(141) 및 금속 전극(111)을 외부 환경으로 부터 보호할 수 있다.
그래핀 전극(141)은 점착성 기판(150) 상부에 형성될 수 있다. 그래핀 전극(141)은 그래핀(Graphene) 또는 그래핀 산화물로 형성될 수 있다. 그래핀은 탄소 원자로 이루어져 있으며 원자 1개의 두께로 이루어진 얇은 막이다. 그래핀은 구리보다 약 100배 이상 전기 전도성이 좋다. 또한, 그래핀은 반도체에서 주로 쓰이는 단결정 실리콘보다 약 100배 이상 전자를 빠르게 이동시킬 수 있는 물질이다. 또한, 그래핀은 강도가 강철보다 200배 이상 강하며, 다이아몬드보다 2배 이상 높은 열 전도성을 가지고 있다. 또한, 그래핀은 탄성이 뛰어나 늘리거나 구부려도 전기적 성질을 잃지 않는 물질이다.
금속 전극(111)은 그래핀 전극(141) 상부에 형성될 수 있다. 예를 들어, 금속 전극(111)은 그래핀 전극(141) 양측 상부에 형성될 수 있다. 금속 전극(111)은 점착성 기판(150)에 변형 발생이 적은 영역에 형성될 수 있다. 점착성 기판(150)이 휘는 경우 점착성 기판(150)의 가운데 영역이 변형이 가장 크고, 양측 영역은 가운데 영역에 비해 변형이 작다. 따라서 금속 전극(111)은 점착성 기판(150) 상부에 형성된 그래핀 전극(141)의 양측 상부에 형성될 수 있다. 금속 전극(111)은 전도성 금속으로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 금속 전극(111)은 점착성 기판(150)의 양측 상부에 상호 이격되어 형성될 수 있다. 이와 같이 이격되어 형성된 금속 전극(111)은 그래핀 전극(141)에 의해서 상호 전기적으로 연결될 수 있다. 그래핀 전극(141)은 그래핀으로 형성되어 탄성력이 뛰어나기 때문에, 점착성 기판(150)에 변형이 발생하여도 전극 단선 등과 같은 불량이 발생할 가능성이 작다. 즉, 본 발명의 일 실시예에 따르면, 변형이 잘 발생하지 않는 부분인 점착성 기판(150)의 양측에 금속 전극(111)을 형성하고, 양측에 형성된 금속 전극(111)을 탄성력이 높은 그래핀 전극(141)으로 전기적으로 연결함으로써, 연성회로기판(100)의 내구성 및 신뢰성을 향상 시킬 수 있다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 연성회로기판 제조방법을 공정순서대로 나타낸 예시도이다.
도 3 내지 도 8에서 본 발명의 일 실시예에 따른 연성회로기판 제조방법의 이해를 위해 연성회로기판의 평면도, 평면도를 기준으로 연성회로기판의 정면도(A-A') 및 측면도(B-B')를 각각 도시하였다.
도 3를 참조하면, 금속층 형성단계는 금속층(110)의 일면에 레지스트층(130)을 형성할 수 있다.
이때, 레지스트층(130)은 금속층(110)의 상부 전면에 형성될 수 있다. 본 발명의 일 실시예에 따르면, 레지스트층(130)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성될 수 있지만 본 발명의 레지스트층(130) 재질이 여기에 한정되는 것은 아니다.
한편, 금속층(110)은 추후 패터닝되어 금속 전극(111)이 될 수 있다. 금속층(110)은 전도성 금속으로 형성될 수 있다. 보다 상세히, 금속층(110)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성될 수 있다.
그리고, 금속층(110)과 레지스트층(130) 사이에 형성된 이형부(120)가 더 형성되어 금속층(110)과 레지스트층(130)의 분리를 쉽게 할 수 있다. 여기서, 이형부(120)는 이형물질로 이루어질 수 있다.
도 4을 참조하면, 레지스트 형성 단계는 레지스트층(130)을 패터닝하여 레지스트(resist)(131)를 형성시킨다. 여기서, 패터닝은 그래핀 전극(141)이 형성될 부분을 제외한 부분에만 레지스트층(130)이 남도록 수행될 수 있다. 즉, 그래핀 전극(141)이 형성될 영역을 제외하고 나머지 영역의 레지스트층(130)을 에칭(Etching)하여 레지스트(131)를 형성시킬 수 있다. 이때, 제1 패터닝은 습식 에칭(Wet Etching), RIE(Reactive Ion Etching)와 같은 건식 에칭(Dry Etching) 등 일반적인 에칭 공법 중 어느 것으로도 가능할 수 있다. 결국, 레지스트층(130)은 패터닝을 통해 레지스트(131)를 형성하여 그래핀 전극(141) 전극이 패턴 형성될 수 있도록 마스크(mask) 기능을 할 수 있다.
도 5를 참조하면, 그래핀층 형성단계는 패터닝 된 레지스트(131) 및 금속층(110)의 일면에 그래핀층(140)을 형성할 수 있다. 이때, 그래핀층(140)은 레지스트(131) 및 레지스트(131)에 의해서 노출된 금속층(110) 상부면에 형성될 수 있다. 그리고, 그래핀층(140)은 그래핀(Graphene) 또는 그래핀 산화물로 형성될 수 있다. 여기서, 그래핀은 탄소 원자로 이루어져 있으며 원자 1개의 두께로 이루어진 얇은 막이다. 그래핀은 구리보다 약 100배 이상 전기 전도성이 좋다. 또한, 그래핀은 반도체에서 주로 쓰이는 단결정 실리콘보다 약 100배 이상 전자를 빠르게 이동시킬 수 있는 물질이다. 또한, 그래핀은 강도가 강철보다 200배 이상 강하며, 다이아몬드보다 2배 이상 높은 열 전도성을 가지고 있다. 아울러, 그래핀은 탄성이 뛰어나 늘리거나 구부려도 전기적 성질을 잃지 않는 물질이다.
그리고, 그래핀층(140)은 산화 환원 방법으로 형성될 수 있다. 또한, 그래핀 전극(141)은 산화 환원 방법뿐만 아니라 일반적으로 알려진 비선택적 형성 방법에 의해서 형성될 수 있다.
도 6을 참조하면, 그래핀 전극 형성단계는 점착성 기판(150)을 형성하기 전에 레지스트(131)를 제거하여 그래핀 전극(141)을 형성할 수 있다. 레지스트(131)는 금속층(110)과 레지스트층(130)이 패터닝된 레지스트(131) 사이에 형성된 이형부(120)를 통해 쉽게 제거될 수 있다. 레지스트(131)가 제거될 때, 레지스트(131)의 상부면에 형성되었던 그래핀층(140)도 동시에 제거될 수 있다. 이때, 레지스트(131)가 제거에 따라 그래핀층(140)이 금속층(110) 상부면에만 남도록 패터닝 될 수 있다. 즉, 그래핀층(140)이 그래핀 전극(141) 형태로 패터닝 될 수 있다.
도 6을 참조하면, 기판 형성단계는 그래핀층(140)의 상부면에 점착성 기판(150)을 형성한다. 여기서, 점착성 기판(150)은 연성 기판으로 이루어지되, 점착성분을 가지는 고분자 필름으로 이루어질 수 있다. 이에 따라, 고분자 필름을 통해 점착성 기판(150)을 형성하여 소정의 구조물(S)에 연성회로기판(100)의 부착이 용이할 수 있다. 이때, 고분자 필름은 폴리이미드(PI, Poly Imide), 폴리에틸렌테레프탈레이트(PET, Poly Ethylene Terephthalate), 에폭시 수지(EP, epoxy resin) 또는 페녹시 수지(phenoxy resin) 중에서 어느 하나 이상을 포함하여 이루어질 수 있다.
그리고, 점착성 기판(150)은 스프레이 코팅(Spray coating) 또는 라미네이션(Lamination) 등과 같은 방법으로 그래핀 전극(141) 상부면에 형성될 수 있다.
도 7을 참조하면, 금속전극 형성단계는 하나 이상의 금속 전극(111)을 형성할 수 있다. 레지스트(131)를 제거함에 따라 금속층(110)이 외부로 노출될 수 있다. 노출된 금속층(110)을 제1 패터닝 하여 금속 전극(111)을 형성할 수 있다. 패터닝에 의해서 금속 전극(111)이 그래핀 전극(141) 상부에 하나 이상 형성될 수 있다. 이때, 도 8을 참고하면, 제2 패터닝에 의해서 금속 전극(111)은 변형이 잘 일어나지 않는 위치에 해당하는 그래핀 전극(141)의 양측 상부에 형성될 수 있다. 여기서, 제1 패터닝 및 제2 패터닝은 습식 에칭(Wet Etching), RIE(Reactive Ion Etching)와 같은 건식 에칭(Dry Etching) 등 일반적인 에칭 공법 중 어느 것으로도 가능할 수 있다.
즉, 본 발명의 일 실시예에 따르면, 점착성 기판(150)의 양측 상부에 형성된 금속 전극(111) 및 양측의 금속 전극(111)을 상호 전기적으로 연결하는 그래핀 전극(141)을 포함하는 연성회로기판(100)이 형성될 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 연성회로기판 제조방법은 금속전극 형성 단계를 거친 후 점착성 기판(150)을 연장형성하는 기판 연장 형성단계를 더 포함할 수 있다.
여기서, 점착성 기판(150)은 그래핀 전극(141) 및 금속 전극(111) 사이까지 연장형성될 수 있다. 이때, 점착성 기판(150)은 그래핀 전극(141)이 내부에 수용되도록 연장형성될 수 있다. 이와 같이, 점착성 기판(150)을 연장형성하여 그래핀 전극(141) 및 금속 전극(111)을 외부 환경으로 부터 보호할 수 있다.
본 발명의 일 실시예에 따른 연성회로기판 및 그 제조방법은 금속 전극을 점착성 기판 양측에 형성하고, 그래핀 전극으로 양측에 형성된 금속 전극을 연결함으로써, 점착성 기판의 변형에 대한 고 내구성을 가질 수 있다. 이에 따라, 단차를 가지는 구조물에 부착가능하고, 절곡부위에서의 단선을 방지할 수 있다.
그리고, 본 발명의 일 실시예에 따른 연성회로기판 및 그 제조방법은 접착성분을 가지는 고분자 필름을 통해 점착성 기판을 형성하여 소정의 구조물에 부착이 용이할 수 있다.
또한, 본 발명의 일 실시예에 따른 연성회로기판 및 그 제조방법은 그래핀을 이용하여 전극을 형성함으로써, 내구성이 향상됨에 따라 신뢰성 역시 향상될 수 있다.
아울러, 본 발명의 일 실시예에 따른 연성회로기판 및 그 제조방법은 그래핀 전극이 매우 얇기 때문에 초박형 연성회로기판의 구현이 가능할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 연성회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
또한, 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 연성회로기판 110: 금속층
111: 금속전극 120: 이형부
130: 레지스트층 131: 레지스트
140: 그래핀층 141: 그래핀 전극
150: 점착성 기판 S : 구조물

Claims (20)

  1. 고분자 필름을 포함하며, 적어도 일면에 트렌치가 형성된 점착성 기판;
    상기 점착성 기판의 트렌치의 저면에 배치된 그래핀 전극; 및
    상기 점착성 기판의 트렌치에서 상기 그래핀 전극의 일면에 배치된 금속 전극을 포함하는 연성회로기판.
  2. 청구항 1에 있어서,
    상기 고분자 필름은
    폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(EP) 또는 페녹시 수지 중에서 어느 하나 이상을 포함하여 이루어지는 연성회로기판.
  3. 청구항 1에 있어서,
    상기 금속 전극은 전도성 금속으로 형성되는 연성회로기판.
  4. 청구항 3에 있어서,
    상기 금속 전극은
    구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성되는 연성회로기판.
  5. 청구항 1에 있어서,
    상기 금속 전극은 상기 그래핀 전극의 양측에 형성되는 연성회로기판.
  6. 청구항 1에 있어서,
    상기 그래핀 전극은
    그래핀(Graphene) 또는 그래핀 산화물(Graphene Oxide)을 포함하여 형성되는 연성회로기판.
  7. 청구항 1에 있어서,
    상기 금속 전극은 상기 그래핀 전극의 일단과 타단에 각각 배치된 2개의 금속 전극을 포함하는 연성회로기판.
  8. 청구항 1에 있어서,
    상기 점착성 기판은 상기 트렌치를 복수 개 포함하며, 상기 복수 개의 트렌치는 일 방향으로 서로 이격되어 배치된 연성회로기판.
  9. 금속층의 일면에 레지스트층을 형성하는 레지스트층 형성단계;
    상기 레지스트층을 패터닝 하여 레지스트를 형성시키는 레지스트 형성 단계;
    상기 레지스트의 일면 및 상기 레지스트에 의해 노출된 금속층의 일면에 그래핀층을 형성하는 그래핀층 형성단계;
    상기 레지스트를 제거하여 그래핀 전극을 형성하는 그래핀 전극 형성단계;
    상기 그래핀 전극의 일면에 점착성 기판을 형성하는 기판 형성단계; 및
    상기 금속층을 패터닝하여 금속 전극을 형성하는 금속전극 형성단계
    를 포함하는 연성회로기판 제조방법.
  10. 청구항 9에 있어서,
    상기 금속층과 상기 레지스트층 사이에 이형부를 형성하는 단계를 더 포함하는 연성회로기판 제조방법.
  11. 청구항 9에 있어서,
    상기 그래핀층은 그래핀(Graphene) 또는 그래핀 산화물(Graphene Oxide)을 포함하여 형성되는 연성회로기판 제조방법.
  12. 청구항 9에 있어서,
    상기 금속전극 형성단계는
    상기 금속층을 상기 그래핀 전극과 대응되는 형태로 패터닝 함으로써 수행되는 연성회로기판 제조방법.
  13. 청구항 12에 있어서,
    상기 금속전극 형성단계는
    상기 금속 전극이 상기 그래핀 전극의 양측 일면에 형성되도록 상기 금속층을 패터닝 하는 연성회로기판 제조방법.
  14. 청구항 9에 있어서,
    상기 금속 전극은 전도성 금속으로 형성되는 연성회로기판 제조방법.
  15. 청구항 9에 있어서,
    상기 금속 전극은
    구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 티타늄(Ti), 팔라듐(Pd) 또는 크롬(Cr) 중에서 어느 하나 이상을 포함하여 형성되는 연성회로기판 제조방법.
  16. 청구항 9에 있어서,
    상기 금속전극 형성단계는
    상기 금속 전극이 상기 그래핀 전극의 일면에 하나 이상 형성되도록 상기 금속층을 패터닝 하는 연성회로기판 제조방법.
  17. 청구항 9에 있어서,
    상기 점착성 기판은 소정의 구조물에 부착가능하도록 고분자 필름으로 이루어지는 연성회로기판 제조방법.
  18. 청구항 17에 있어서,
    상기 고분자 필름은
    폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(EP) 또는 페녹시 수지 중에서 어느 하나 이상을 포함하여 이루어지는 연성회로기판 제조방법.
  19. 청구항 9에 있어서,
    상기 금속전극 형성단계를 거친 후,
    상기 그래핀 전극 및 금속 전극의 사이까지 상기 점착성 기판을 연장형성하는 기판 연장 형성단계를 더 포함하는 연성회로기판 제조방법.
  20. 청구항 19에 있어서,
    상기 기판 연장 형성단계는
    상기 그래핀 전극이 내부에 수용되도록 상기 점착성 기판을 연장형성하는 연성회로기판 제조방법.
KR1020130064712A 2013-06-05 2013-06-05 연성회로기판 및 그 제조방법 KR102127818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130064712A KR102127818B1 (ko) 2013-06-05 2013-06-05 연성회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064712A KR102127818B1 (ko) 2013-06-05 2013-06-05 연성회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140142936A KR20140142936A (ko) 2014-12-15
KR102127818B1 true KR102127818B1 (ko) 2020-07-09

Family

ID=52460230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064712A KR102127818B1 (ko) 2013-06-05 2013-06-05 연성회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102127818B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281329B1 (ko) * 2014-12-19 2021-07-26 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579074B2 (ja) 2005-07-15 2010-11-10 三菱電機株式会社 フレキシブル回路基板及びこれを用いた表示装置
KR101957339B1 (ko) * 2011-07-08 2019-03-13 삼성전자주식회사 그래핀을 채용한 고주파 회로 및 그의 구동방법
KR20130016846A (ko) * 2011-08-09 2013-02-19 에스케이이노베이션 주식회사 우수한 면저항을 갖는 그래핀 투명 전극 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR20140142936A (ko) 2014-12-15

Similar Documents

Publication Publication Date Title
CN107852823B (zh) 配线电路基板的制造方法
CN107852822B (zh) 配线电路基板
EP3168774B1 (en) Semiconductor fingerprint recognition sensor and manufacturing method therefor
US9173289B2 (en) Multilayer substrate
US20140027161A1 (en) Printed circuit board and method for manufacturing the same
KR102211863B1 (ko) 터치 패널 및 터치 패널의 제조 방법
JP6656223B2 (ja) フレキシブル基板上のｒｆｉｄタグ
JP2007525842A5 (ko)
TW200814272A (en) Interposer and electronic device using the same
EP2845726A1 (en) Electrically interconnecting foil
EP2461656A3 (en) Circuit board and connection substrate
EP2343750A3 (en) Alignment tolerant patterning on flexible substrates
WO2005086855A3 (en) Electronic junction devices featuring redox electrodes
TW202102072A (zh) 配線基板及配線基板之製造方法
KR20160071735A (ko) 필름 터치 센서 및 그의 제조 방법
JPWO2020066817A1 (ja) 配線基板および配線基板の製造方法
KR102127818B1 (ko) 연성회로기판 및 그 제조방법
CN102131340B (zh) 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备
CN105939571A (zh) 配线电路基板及其制造方法
KR20140054904A (ko) 전극 부재 및 이를 포함하는 터치 패드 장치
JP2005050971A (ja) フレキシブル回路基板
CN110333793B (zh) 可挠触控结构
CN103118488B (zh) 一种柔性印刷线路板
CN110286795A (zh) 触控装置
JP3199405U (ja) タッチデバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant