KR102126966B1 - 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법 - Google Patents

원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법 Download PDF

Info

Publication number
KR102126966B1
KR102126966B1 KR1020190044978A KR20190044978A KR102126966B1 KR 102126966 B1 KR102126966 B1 KR 102126966B1 KR 1020190044978 A KR1020190044978 A KR 1020190044978A KR 20190044978 A KR20190044978 A KR 20190044978A KR 102126966 B1 KR102126966 B1 KR 102126966B1
Authority
KR
South Korea
Prior art keywords
input
test
output
card
output card
Prior art date
Application number
KR1020190044978A
Other languages
English (en)
Inventor
김학범
이선영
이동현
Original Assignee
(주) 코아네트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 코아네트 filed Critical (주) 코아네트
Priority to KR1020190044978A priority Critical patent/KR102126966B1/ko
Application granted granted Critical
Publication of KR102126966B1 publication Critical patent/KR102126966B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C17/00—Monitoring; Testing ; Maintaining
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C9/00—Emergency protection arrangements structurally associated with the reactor, e.g. safety valves provided with pressure equalisation devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

원자력 발전소의 노심 보호 연산기 계통에 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 카드 형상의 입출력 카드 테스트 장치 및 그 동작 방법에 관한 것으로, 일실시예에 따른 입출력 카드 테스트 장치는 호스트 장치로부터 노심 보호 연산기 계통에 삽입된 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신하는 통신부와, 수신된 제어 명령에 대응하여 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성하는 테스트 제어부 및 생성된 테스트 신호를 적어도 하나 이상의 입출력 카드로 출력하는 인터페이스부를 포함할 수 있다.

Description

원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법{APPARATUS AND METHOD FOR TESTING NUCLEAR POWER PLANT CORE PROTECTION CALCULATOR SYSTEM}
원자력 발전소의 노심 보호 연산기 계통을 테스트하는 장치 및 그 방법에 관한 것으로, 보다 상세하게는 원자력 발전소의 노심 보호 연산기 계통에 삽입된 입출력 카드를 테스트하는 기술적 사상에 관한 것이다.
도 1a 내지 도 1b는 일반적인 입출력 카드 테스트 장치를 설명하기 위한 도면이다.
도 1a 내지 도 1b를 참조하면, 일반적으로 노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator)와 같은 원자력 발전소의 노심 보호 연산기 계통에 삽입되는 입출력 카드는 참조부호 110에 도시된 입출력 시뮬레이터(IO Simulator) 또는 참조부호 120에 도시된 별도의 시험 장치(Hot Panel)를 통해 테스트가 진행되고 있다.
구체적으로, 참조부호 110에 따르면, 입출력 시뮬레이터는 노심 보호 연산기 및/또는 제어봉 집합체 연산기와 유선 또는 무선으로 연결되어, 노심 보호 연산기 및/또는 제어봉 집합체 연산기 계통에 대한 전체적인 테스트를 수행할 수 있다.
또한, 참조부호 120에 따르면, 별도의 시험 장치(Hot Panel)는 노심 보호 연산기 및/또는 제어봉 집합체 연산기의 입출력 섀시에 삽입된 입출력 카드들을 착탈한 후, 착탈된 입출력 카드들을 시험 장치의 입출력 섀시에 삽입하여 테스트를 수행할 수 있다.
그러나, 참조부호 110의 입출력 시뮬레이터를 이용한 테스트 방법은 입출력 섀시에 실장되는 입출력 카드들에 대하여 일부 기능에 대한 테스트만 가능 하다는 문제가 있고, 참조부호 120의 시험 장치를 이용한 테스트 방법은 입출력 카드의 탈착 및 삽입 과정으로 인해 입출력 카드에 파손이 발생될 수 있으며, 오 삽입 및 접촉 불량으로 인하여 테스트의 신뢰성이 저하되는 문제가 있다.
한국등록특허 제10-1865666호, "원자로노심보호계통 소프트웨어 검증용 시뮬레이션 장치 및 시스템"
본 발명은 입출력 카드를 탈착 없이 원자력 발전소의 노심 보호 연산기 계통에 삽입한 상태로 테스트를 수행할 수 있는 카드 형상의 입출력 카드 테스트 장치 및 그 방법을 제공하고자 한다.
또한, 본 발명은 IO 시뮬레이터로 수행되지 못하는 전압 범위 및 입/출력 채널과 같은 항목에 대하여 테스트를 수행할 수 있는 카드 형상의 입출력 카드 테스트 장치 및 그 방법을 제공하고자 한다.
일실시예에 따른 입출력 카드 테스트 장치는 원자력 발전소의 노심 보호 연산기 계통의 입출력 섀시에 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 카드 형상의 장치일 수 있다.
구체적으로, 일실시예에 따른 입출력 카드 테스트 장치는 호스트 장치로부터 노심 보호 연산기 계통의 입출력 섀시에 삽입된 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신하는 통신부와, 수신된 제어 명령에 대응하여 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성하는 테스트 제어부 및 생성된 테스트 신호를 적어도 하나 이상의 입출력 카드로 출력하는 인터페이스부를 포함할 수 있다.
일측에 따르면, 노심 보호 연산기 계통(CPCS; Core Protection Calculator System)은 노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 테스트 제어부는 인터페이스부를 통해 적어도 하나 이상의 입출력 카드로부터 출력된 테스트 신호에 대응되는 피드백 신호를 수신하고, 수신한 피드백 신호에 대응되는 테스트 결과를 생성할 수 있다.
일측에 따르면, 테스트 제어부는 생성된 테스트 결과를 통신부를 통해 호스트 장치로 전달할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치는 출력된 테스트 신호 및 수신된 피드백 신호 중 적어도 하나의 신호의 전압 레벨을 변환하는 레벨 시프터부를 더 포함할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치는 적어도 하나 이상의 입출력 카드로부터 수신한 아날로그 기반의 피드백 신호를 디지털 신호로 변환하는 A/D(Analog/Digital) 변환부를 더 포함할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치는 아날로그 기반의 피드백 신호를 A/D 변환부로 전달하는 아날로그 버퍼를 더 포함할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치는 외부로부터 수신한 입력 전압을 기설정된 전압 레벨로 변환하고, 변환된 입력 전압을 테스트 제어부에 공급하는 전압 제어부를 더 포함할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치는 출력된 테스트 신호에 대응되는 적어도 하나 이상의 입출력 카드의 어드레스 신호를 변환하여 반전된 어드레스 신호를 생성하는 어드레스 변환부를 더 포함할 수 있다.
일실시에에 따른 입출력 카드의 테스트 방법은 원자력 발전소의 노심 보호 연산기 계통에 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 카드 형상의 장치를 이용한 테스트 방법일 수 있다.
구체적으로, 일실시에에 따른 입출력 카드의 테스트 방법은 통신부에서, 호스트 장치로부터 노심 보호 연산기 계통에 삽입된 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신하는 단계와, 테스트 제어부에서, 수신된 제어 명령에 대응하여 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성하는 단계 및 인터페이스부에서, 생성된 테스트 신호를 적어도 하나 이상의 입출력 카드로 출력하는 단계를 포함할 수 있다.
일측에 따르면, 입출력 카드의 테스트 방법은 인터페이스부에서, 적어도 하나 이상의 입출력 카드로부터 출력된 테스트 신호에 대응되는 피드백 신호를 수신하는 단계와, 테스트 제어부에서, 수신한 피드백 신호에 대응되는 테스트 결과를 생성하는 단계 및 통신부에서, 생성된 테스트 결과를 호스트 장치로 전달하는 단계를 더 포함할 수 있다.
일실시예에 따르면, 입출력 카드를 탈착 없이 원자력 발전소의 노심 보호 연산기 계통에 삽입한 상태로 테스트를 수행할 수 있다.
일실시예에 따르면, IO 시뮬레이터로 수행되지 못하는 전압 범위 및 입/출력 채널과 같은 항목에 대하여 테스트를 수행할 수 있다.
도 1a 내지 도 1b는 일반적인 입출력 카드 테스트 장치를 설명하기 위한 도면이다.
도 2는 일실시예에 따른 입출력 카드 테스트 장치를 설명하기 위한 도면이다.
도 3은 일실시예에 따른 입출력 카드 테스트 장치의 상세한 구성을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 입출력 카드 테스트 장치의 구현예를 설명하기 위한 도면이다.
도 5는 일실시예에 따른 입출력 카드의 테스트 방법을 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 2는 일실시예에 따른 입출력 카드 테스트 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 일실시예에 따른 입출력 카드 테스트 장치는 원자력 발전소의 노심 보호 연산기 계통에 구비된 입출력 섀시에 복수의 입출력 카드들과 함께 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 장치로서, 입출력 카드의 탈착 없이 입출력 카드를 노심 보호 연산기 계통에 삽입한 상태로 테스트를 진행할 수 있다.
일실시예에 따른 입출력 카드 테스트 장치는 어드레스 변환 카드(Address Converter Card) 및 입출력 테스트 카드(IO Test Card)를 포함할 수 있으나, 입출력 카드 테스트 장치는 이에 한정되지 않고, 통합된 하나의 카드로 구현되거나, 셋 이상의 카드로 구현될 수도 있다.
어드레스 변환 카드는 입출력 테스트 카드에서 출력되는 어드레스(Address)를 테스트 대상인 입출력 카드의 제어를 위한 어드레스로 변환할 수 있다. 예를 들면, 어드레스 변환 카드는 어드레스 신호를 반전시키기 위한 인버터(Inverter)를 구비할 수 있다.
또한, 입출력 테스트 카드는 테스트 대상인 입출력 카드를 위한 테스트 신호를 생성하고, 생성된 테스트 신호에 대응되는 테스트 결과를 외부의 호스트 장치로 전달할 수 있다.
일실시예에 따른 입출력 카드 테스트 장치의 상세한 구성은 이후 실시예 도 3을 통해 보다 보다 구체적으로 설명하기로 한다.
도 3은 일실시예에 따른 입출력 카드 테스트 장치의 상세한 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 일실시예에 따른 입출력 카드 테스트 장치(300)는 인터페이스부(310), 테스트 제어부(320) 및 통신부(330)를 포함할 수 있다.
일실시예에 따른 통신부(310)는 호스트 장치로부터 노심 보호 연산기 계통에 삽입된 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신할 수 있다.
일측에 따르면, 노심 보호 연산기 계통은 노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator) 중 적어도 하나를 포함할 수 있다.
예를 들면, 호스트 장치는 퍼스널 컴퓨터(PC)일 수 있으나, 일실시예에 따른 호스트 장치는 이에 한정되지 않고 입출력 카드를 테스트 하기 위해 제어 명령을 제공할 수 있는 다양한 전자 장치들을 포함할 수 있다.
또한, 제어 명령은 복수의 입출력 카드에서 수행되는 다양한 테스트를 수행하기 위한 데이터를 포함할 수 있다.
예를 들면, 복수의 입출력 카드에서 수행되는 테스트는 복수의 입출력 카드에 대한 전압 범위 테스트 또는 입/출력 채널 테스트일 수 있다.
일측에 따르면, 통신부(310)는 유선 통신 또는 무선 통신을 통해 호스트 장치와 통신을 수행할 수 있다.
예를 들면, 유선 통신은 USB(Universal Serial Bus), HDMI(High Definition Multimedia Interface), RS-232(Recommended Standard 232), 또는 POTS(Plain Old Telephone Service) 중 적어도 하나의 통신을 포함할 수 있다.
또한, 무선 통신은 LTE, LTE-A, CDMA, WCDMA, UMTS, WiBro, Wifi 및 GSM 중 적어도 하나의 통신을 포함할 수 있다.
또한, 노심 보호 연산기 계통에 삽입된 복수의 입출력 카드는 4ch D/A Converter Card, Universal Analog Input Card, 16-bit Optically-Isolated Digital Input Card, 16-bit Optically-Isolated Digital Output Card, Digital Analog and Calibration Card, Programmable Delay Counter Card, Frequency Counter Card 및 Relay Output Card 중 적어도 하나 이상의 카드를 포함할 수 있다.
구체적으로, 4ch D/A Converter Card는 핵비등이탈/국부출력밀도 마진 출력 및 Calibrated Neutron Flux Power 출력과 관련한 기능을 수행할 수 있고, Universal Analog Input Card는 제어봉의 위치 신호(0 ~ 381cm) 값 입력과 관련한 기능을 수행할 수 있다.
16-bit Optically-Isolated Digital Input Card는 Test Enable, CPC UNLD, CPC UNLOCK 및 CPC Function Enable 경보와 관련한 기능을 수행할 수 있고, 16-bit Optically-Isolated Digital Output Card는 CEAC #1/#2 Penalty Factor, 광모뎀 전원 공급, CPC Trouble 경보, OM on CPC, CPC Function Enable 경보 및 CEAC Inoperable 경보와 관련한 기능을 수행할 수 있다.
Digital Analog and Calibration Card는 ADC 카드의 건전성 확인과 관련한 기능을 수행할 수 있고, Programmable Delay Counter Card는 CPC Trouble 경보와 관련한 기능을 수행할 수 있다.
Frequency Counter Card는 RCP 속도 값 입력과 관련한 기능을 수행할 수 있고, Relay Output Card는 원자로 예비정지/정지신호, 냉각순환펌프 경보신호, CPC Sensor Fail 경보, CPC Failure 경보 및 CEAC Inoperable 경보와 관련한 기능을 수행할 수 있다.
일실시예에 따른 테스트 제어부(320)는 수신된 제어 명령에 대응하여 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성할 수 있다.
예를 들면, 테스트 제어부(320)는 FPGA(Field Programmable Gate Array) 또는 컨트롤러(Controller)로 구현될 수 있다.
일실시예에 따른 인터페이스부(330)는 생성된 테스트 신호를 적어도 하나 이상의 입출력 카드로 출력할 수 있다.
다시 말해, 인터페이스부(330)는 테스트 제어부(320)를 통해 생성된 테스트 신호를 테스트 신호에 대응되는 입출력 카드로 출력할 수 있다.
일측에 따르면, 테스트 제어부(320)는 인터페이스부(330)를 통해 적어도 하나 이상의 입출력 카드로부터 출력된 테스트 신호에 대응되는 피드백 신호를 수신하고, 수신한 피드백 신호에 대응되는 테스트 결과를 생성할 수 있다.
다시 말해, 테스트 제어부(320)는 테스트 대상인 적어도 하나 이상의 입출력 카드에 대한 테스트 동작을 수행하고, 테스트 동작의 수행 결과로서 수신된 피드백 신호에 대응되는 테스트 결과를 생성할 수 있다.
또한, 테스트 제어부(320)는 생성된 테스트 결과를 통신부(310)를 통해 호스트 장치로 전달할 수 있다.
즉, 본 발명을 이용하면, 입출력 카드를 탈착 없이 원자력 발전소의 노심 보호 연산기 계통에 삽입한 상태로, IO 시뮬레이터를 통해 수행되지 못하는 다양한 테스트를 수행할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치(100)는 인터페이스부(330)를 통해 입출력되는 테스트 신호 및 수신된 피드백 신호 중 적어도 하나의 신호의 전압 레벨을 변환하는 레벨 시프터부를 더 포함할 수 있다.
예를 들면, 레벨 시프터부는 레벨 시프터(Level shifter) 회로로 구현될 수 있으며, 레벨 시프터 회로를 이용한 전압 레벨의 승압 및 강압 동작을 통해 출력되는 테스트 신호의 전압 레벨을 적어도 하나 이상의 입출력 카드의 입출력 전압(TTL) 레벨로 변환하고, 수신되는 피드백 신호의 전압 레벨을 입출력 카드 테스트 장치(100)의 입출력 전압(LVTTL) 레벨로 변환할 수 있다.
일측에 따르면, 레벨 시프터부는 통신부(310)를 통해 입출력되는 제어 명령 및 테스트 결과 중 적어도 하나에 대응되는 신호의 전압 레벨을 변환할 수도 있다.
즉, 레벨 시프터부는 통신부(310) 및 인터페이스부(330) 중 적어도 하나 이상의 유닛에 구비되어, 입출력 카드 테스트 장치(100)에서 입출력되는 신호의 전압 레벨을 변환(승압/감압)할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치(100)는 적어도 하나 이상의 입출력 카드로부터 수신한 아날로그 기반의 피드백 신호를 디지털 신호로 변환하는 A/D(Analog/Digital) 변환부와, 아날로그 기반의 피드백 신호를 A/D 변환부로 전달하는 아날로그 버퍼(Analog buffer)를 더 포함할 수 있다.
예를 들면, 아날로그 버퍼와 A/D 변환부는 인터페이스부(330)에 구비될 수 있으며, 테스트 대상인 적어도 하나 이상의 입출력 카드 중 아날로그 신호를 출력하는 카드로부터 수신한 아날로그 기반의 피드백 신호를 A/D 변환부로 전달할 수 있다.
보다 구체적인 예를 들면, 아날로그 버퍼는 OPAMP 및 스위치 소자로 구성될 수 있으며, 적어도 하나 이상의 입출력 카드 중 4ch D/A Converter Card 및 Universal Analog Input Card로부터 아날로그 신호 기반의 피드백 신호를 수신할 수 있다.
한편, A/D 변환부는 아날로그 버퍼로부터 전달받은 아날로그 기반의 피드백 신호를 디지털 신호로 변환하여 테스트 제어부(320)로 출력할 수 있다.
일측에 따르면, 테스트 제어부(320)는 레벨 시프터부, 아날로그 버퍼 및 A/D 변환부의 동작을 제어할 수 있다.
또한, 아날로그 버퍼 및 A/D 변환부는 통신부(310)에 구비되어 호스트 장치로부터 수신되는 제어 신호가 아날로그 신호인 경우, 아날로그 신호 기반의 제어 신호를 디지털 신호로 변환하여 테스트 제어부(320)에 제공할 수도 있다.
일측에 따르면, 입출력 카드 테스트 장치(100)는 외부로부터 수신한 입력 전압을 기설정된 전압 레벨로 변환하고, 변환된 입력 전압을 테스트 제어부(320)에 공급하는 전압 제어부를 더 포함할 수 있다.
예를 들면, 전압 제어부는 DCDC 변환기(DCDC converter)로 구현될 수 있으며, 노심 보호 연산기 계통으로부터 공급되는 외부 입력 전원의 전압 레벨(+5V)을 입출력 카드 테스트 장치(100)의 내부 사용 전원 전압 레벨(+3.3V)로 변환할 수 있다.
또한, 전압 제어부는 통신부(310), 인터페이스부(330), 레벨 시프터부, 아날로그 버퍼 및 A/D 변환부에 변환된 입력 전압을 직접 공급할 수 있으며, 테스트 제어부(320)를 통해 변환된 입력 전압을 공급할 수도 있다.
일측에 따르면, 입출력 카드 테스트 장치(100)는 인터페이스부(330)를 통해 출력된 테스트 신호에 대응되는 적어도 하나 이상의 입출력 카드의 어드레스 신호를 변환하여 반전된 어드레스 신호를 생성하는 어드레스 변환부를 더 포함할 수 있다.
예를 들면, 어드레스 신호는 인터페이스부(330)를 통해 출력된 테스트 신호에 포함된 신호일 수 있다.
구체적으로, 어드레스 변환부는 인버터(Inverter) 회로로 구현될 수 있으며, 적어도 하나 이상의 입출력 카드의 어드레스 신호가 'High'인 경우 'Low'로 변환하고, 어드레스 신호가 'Low'인 경우 'High'로 변환하여 출력할 수 있다.
일측에 따르면, 도 2를 통해 설명한 어드레스 변환 카드(Address Converter Card)는 어드레스 변환부를 포함할 수 있으며, 입출력 테스트 카드(IO Test Card)는 통신부(310), 테스트 제어부(320), 인터페이스부(330), 레벨 시프터부, 아날로그 버퍼, A/D 변환부 및 전압 제어부를 구비할 수 있다.
도 4는 일실시예에 따른 입출력 카드 테스트 장치의 구현예를 설명하기 위한 도면이다.
다시 말해, 도 4는 도 2 내지 도 3을 통해 설명한 일실시예에 따른 입출력 카드 테스트 장치의 실시예를 설명하는 도면으로, 이후 도 4를 통해 설명하는 내용 중 일실시예에 따른 입출력 카드 테스트 장치를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 4를 참조하면, 일실시예에 따른 입출력 카드 테스트 장치(400)는 제어기(410), RS232 변환기(420), 레벨 시프터(430), 아날로그 버퍼(440), A/D 변환기(450) 및 DCDC 변환기(460)를 포함할 수 있다.
도 4의 입출력 카드 테스트 장치(400)는 복수의 레벨 시프터(430) 및 복수의 아날로그 버퍼(440)를 개시하나, 일실시예에 따른 입출력 카드 테스트 장치(400)는 이에 한정되지 않고 하나 또는 3개 이상의 레벨 시프터(430) 및 아날로그 버퍼(440)가 구비될 수도 있다.
또한, 도 4의 입출력 카드 테스트 장치(400)는 도 2의 입출력 테스트 카드(IO Test Card)일 수 있다.
구체적으로, 제어기(410)는 호스트 장치로부터 수신되는 제어 명령에 대응하여 테스트 신호를 생성하고, 테스트 대상인 적어도 하나 이상의 입출력 카드로부터 수신되는 피드백 신호에 대응하여 테스트 결과를 생성하며, 입출력 카드 테스트 장치(400)에 구비된 각 유닛들의 동작을 제어할 수 있다. 다시 말해, 제어기(410)는 도 3의 테스트 제어부일 수 있다.
RS232 변환기(420)는 호스트 장치로부터 테스트를 위한 제어 명령을 수신하고, 테스트 결과를 호스트 장치로 전달할 수 있다. 다시 말해, RS232 변환기(420)는 도 3의 통신부일 수 있다.
레벨 시프터(430)는 입출력 카드 테스트 장치(100)의 입출력 전압(LVTTL) 레벨을 적어도 하나 이상의 입출력 카드의 입출력 전압(TTL) 레벨로 변환할 수 있다. 다시 말해, 레벨 시프터(430)는 도 3의 레벨 시프터부일 수 있다.
보다 구체적으로, 레벨 시프터(430)는 입출력 카드 테스트 장치(100)와 적어도 하나 이상의 입출력 카드 사이에 전송되는 신호의 전압 레벨을 변환하는 전압 변환 장치로서, 입출력 카드 테스트 장치(100)는 기설정된 입출력 전압(LVTTL)으로 동작하고, 적어도 하나 이상의 입출력 카드 역시 기설정된 입출력 전압(TTL)으로 동작하도록 규격화 되어 있다.
따라서, 입출력 카드 테스트 장치(100)는 레벨 시프터(430)를 통해 입출력 카드 테스트 장치(100)와 적어도 하나 이상의 입출력 카드 사이에 송수신되는 신호의 전압 레벨을 변환(LVTTL ↔ TTL)함으로써, 입출력 카드 테스트 장치(100)와 적어도 하나 이상의 입출력 카드간의 통신을 수행할 수 있다.
아날로그 버퍼(440)는 적어도 하나 이상의 입출력 카드로부터 수신한 아날로그 기반의 피드백 신호를 A/D 변환기(450)로 전달할 수 있다. 다시 말해, 아날로그 버퍼(440)는 도 3의 아날로그 버퍼일 수 있다.
A/D 변환기(450)는 아날로그 버퍼(440)로부터 전달받은 아날로그 기반의 피드백 신호를 디지털 신호로 변환하여 제어기(410)에 전달할 수 있다. 다시 말해, A/D 변환기(450)는 도 3의 A/D 변환부일 수 있다.
보다 구체적인 예를 들면, A/D 변환기(450)는 아날로그 기반의 피드백 신호를 디지털 신호로 변환하기 위하여 비교기(Comparator), 차단 스위치 및 카운터(Counter) 회로를 더 포함할 수 있다. A/D 변환기(450)는 제1 신호 라인을 통해 아날로그 기반의 피드백 신호를 수신하고, 제2 신호 라인을 통해 기준 신호(VREF)를 수신할 수 있다.
비교기는 제1 신호 라인을 통해 수신되는 아날로그 기반의 피드백 신호와 제2 신호 라인을 통해 수신되는 기준 신호를 비교하여 비교 신호를 생성할 수 있다.
예를 들면, 비교기는 아날로그 기반의 피드백 신호의 크기가 기준 신호의 크기보다 작은 경우 제1 논리 레벨을 갖는 비교 신호를 생성하고, 아날로그 기반의 피드백 신호의 크기가 기준 신호의 크기보다 크거나 같은 경우 제2 논리 레벨을 갖는 비교 신호를 생성할 수 있다.
차단 스위치는 제1 신호 라인과 비교기 사이에 연결되고, 제1 신호 라인에 아날로그 기반의 피드백 신호가 인가되기 이전에 턴오프되어 제1 신호 라인과 비교기의 연결을 차단하고, 제1 신호 라인에 아날로그 기반의 피드백 신호가 인가된 이후에 턴온되어 아날로그 기반의 피드백 신호를 비교기에 전달할 수 있다.
카운터 회로는 비교 신호에 기초하여 카운트 클럭 신호를 카운팅하여 아날로그 기반의 피드백 신호에 대응되는 디지털 신호를 생성할 수 있다.
예를 들면, 카운터 회로는 비교 신호가 제1 논리 레벨을 갖는 동안 카운트 클럭 신호를 카운팅하여 카운트 값을 생성하고, 비교 신호가 제2 논리 레벨로 천이되는 경우 카운팅 동작을 종료하고 카운트 값을 디지털 신호로서 출력할 수 있다.
즉, 카운터 회로는 아날로그 기반의 피드백 신호의 크기에 비례하는 값을 갖는 디지털 신호를 생성할 수 있다.
일측에 따르면, 입출력 카드 테스트 장치(400)는 D/A 변환기를 더 포함할 수 있다.
다시 말해, 입출력 카드 테스트 장치(400)는 D/A 변환기를 추가로 구비함으로써, A/D 변환기(450)를 통해 아날로그 신호가 입력되는 입출력 카드의 출력할 확인할 수 있고, D/A 변환기를 통해 아날로그 신호가 입력되는 입출력 카드의 소스(Source)를 제공할 수 있다.
DCDC 변환기(460)는 외부 입력 전원(+5V)을 입출력 카드 테스트 장치(100)의 내부 사용 전원(+3.3V)으로 변환할 수 있다. 다시 말해, DCDC 변환기(460)는 도 3의 전압 제어부일 수 있다.
보다 구체적인 예를 들면, DCDC 변환기(460)는 입력 단자에 인가되는 입력 전압인 외부 입력 전원의 전압 레벨(+5V)을 사용하여, 일정한 출력 전압인 내부 사용 전원의 전압 레벨(+3.3V)을 생성하고, 생성된 출력 전압을 출력 단자로 출력하는 전력 변환 회로와, 전력 변환 회로에 구비된 스위칭 소자가 온 상태인 기간의 비율, 즉 듀티(Duty) 비율을 제어하기 위한 듀티 제어 회로를 구비할 수 있다.
스위칭 소자는 듀티 제어 회로에 의하여 정해진 듀티 비율에 따라 스위칭되고, 스위칭 소자가 온 상태일 때 전력 변환 회로에 구비된 정전압 생성부에 외부 입력 전원을 공급하고, 오프 상태일 때 공급을 정지할 수 있다.
스위칭 소자가 오프 상태가 되면, 정전압 생성부에는 그라운드와 같은 기준 전압이 인가될 수 있다. 따라서, 스위칭 소자의 스위칭 동작에 따라 입력 전압과 기준 전압이 교차로 출현하는 펄스상의 신호가 정전압 생성부로 공급될 수 있다.
정전압 생성부는 코일, 용량 소자, 다이오드 중 적어도 하나의 소자를 구비하여, 펄스상의 신호가 공급되면 신호의 전압을 평활화 또는 유지함으로써, 일정한 출력 전압을 생성할 수 있다.
또한, 정전압 생성부는 듀티 제어 회로에 의하여 정해진 듀티 비율이 변화되면, 출력 전압의 값도 변화될 수 있다. 보다 구체적으로, 외부 입력 전원을 갖는 펄스가 출현하는 기간의 비율이 클수록, 출력 전압과 기준 전압의 차는 커질 수 있다. 반대로, 외부 입력 전원에 의한 펄스가 출현하는 기간의 비율이 작을수록, 출력 전압과 기준 전압의 차는 작아질 수 있다.
듀티 제어 회로는 펄스 폭 제어와 펄스 주파수 제어를 조합하여, 스위칭 소자의 스위칭에 의한 출력 전압의 조정을 수행할 수 있다.
보다 구체적으로, 듀티 제어 회로는 출력 전압이 작은 경우에, 펄스 주파수 제어를 사용함으로써, 스위칭 소자의 스위칭 주파수를 더 낮게 억제할 수 있어 스위칭 소자의 스위칭에 의한 전력 손실을 작게 억제할 수 있다.
반대로, 듀티 제어 회로는 출력 전압이 큰 경우에, 펄스 폭 제어를 사용하여 스위칭 소자의 스위칭의 주파수를 더 낮게 억제할 수 있어 스위칭 소자의 스위칭에 의한 전력 손실을 작게 억제할 수 있다.
즉, 일실시예에 따른 DCDC 변환기(460)는 출력 전압의 크기에 맞추어, 펄스 폭 제어와 펄스 주파수 제어를 전환함으로써, 전력 변환 효율의 향상을 도모할 수 있다.
도 5는 일실시예에 따른 입출력 카드의 테스트 방법을 설명하기 위한 도면이다.
다시 말해, 도 5는 도 2 내지 도 4를 통해 설명한 일실시예에 따른 입출력 카드 테스트 장치를 이용한 테스트 방법을 설명하기 위한 도면으로서, 이후 도 4를 통해 설명하는 내용 중 일실시예에 따른 입출력 카드 테스트 장치를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 510단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 통신부에서, 호스트 장치로부터 노심 보호 연산기 계통에 삽입된 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신할 수 있다.
일측에 따르면, 노심 보호 연산기 계통은 노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator) 중 적어도 하나를 포함할 수 있다.
또한, 510단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 전압 제어부에서, 외부로부터 수신한 입력 전압을 기설정된 전압 레벨로 변환하고, 변환된 입력 전압을 테스트 제어부에 공급할 수 있다.
520 단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 테스트 제어부에서, 수신된 제어 명령에 대응하여 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성할 수 있다.
530 단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 인터페이스부에서, 생성된 테스트 신호를 적어도 하나 이상의 입출력 카드로 출력할 수 있다.
한편, 530단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 어드레스 변환부에서, 출력된 테스트 신호에 대응되는 적어도 하나 이상의 입출력 카드의 어드레스 신호를 변환하여 반전된 어드레스 신호를 생성할 수 있다.
일측에 따르면, 540단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 인터페이스부에서, 적어도 하나 이상의 입출력 카드로부터 출력된 테스트 신호에 대응되는 피드백 신호를 수신할 수 있다.
한편, 530 단계 및 540 단계 중 적어도 하나의 단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 레벨 시프터부에서, 출력된 테스트 신호 및 수신된 피드백 신호 중 적어도 하나의 신호의 전압 레벨을 변환할 수 있다.
또한, 540단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 아날로그 버퍼에서, 아날로그 기반의 피드백 신호를 A/D 변환부로 전달할 수 있다.
또한, 540단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 A/D(Analog/Digital) 변환부에서, 적어도 하나 이상의 입출력 카드로부터 수신한 아날로그 기반의 피드백 신호를 디지털 신호로 변환할 수 있다.
일측에 따르면, 550단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 테스트 제어부에서, 수신한 피드백 신호에 대응되는 테스트 결과를 생성할 수 있다.
일측에 따르면, 560단계에서 일실시예에 따른 입출력 카드의 테스트 방법은 통신부에서, 생성된 테스트 결과를 호스트 장치로 전달할 수 있다.
결국, 본 발명을 이용하면 입출력 카드를 탈착 없이 원자력 발전소의 노심 보호 연산기 계통에 삽입한 상태로 테스트를 수행할 수 있다.
또한, 본 발명을 이용하면 IO 시뮬레이터로 수행되지 못하는 전압 범위 및 입/출력 채널과 같은 항목에 대하여 테스트를 수행할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다.
소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
300: 입출력 카드 테스트 장치 310: 인터페이스부
320: 테스트 제어부 330: 통신부

Claims (12)

  1. 원자력 발전소의 노심 보호 연산기 계통에 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 카드 형상의 입출력 카드 테스트 장치에 있어서,
    호스트 장치로부터 상기 노심 보호 연산기 계통에 삽입된 상기 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신하는 통신부;
    상기 수신된 제어 명령에 대응하여 상기 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성하는 테스트 제어부;
    상기 생성된 테스트 신호를 상기 적어도 하나 이상의 입출력 카드로 출력하는 인터페이스부 및
    외부로부터 수신한 외부 입력 전압에 기초하여 듀티비(duty ratio)가 제어된 내부 사용 전압을 생성하고, 상기 듀티비가 제어된 내부 사용 전압을 상기 테스트 제어부에 공급하는 전압 제어부
    를 포함하고,
    상기 전압 제어부는,
    상기 외부 입력 전압을 이용하여 내부 사용 전압을 생성하는 전력 변환 회로 및
    상기 전력 변환 회로에 구비된 스위칭 소자의 동작에 기초하여 상기 생성된 내부 사용 전압의 듀티비를 제어하는 듀티 제어 회로
    를 더 포함하며,
    상기 듀티 제어 회로는,
    상기 생성된 내부 사용 전압의 크기에 따라 펄스 폭 제어 모드 및 펄스 주파수 제어 모드 중 어느 하나의 모드를 선택하고, 상기 선택된 모드에 기초하여 상기 스위칭 소자의 스위칭 주파수를 제어하며, 상기 제어된 스위칭 주파수에 따른 상기 스위칭 소자의 동작에 기초하여 상기 생성된 내부 사용 전압의 듀티비를 제어하는
    입출력 카드 테스트 장치.
  2. 제1항에 있어서,
    상기 노심 보호 연산기 계통은
    노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator) 중 적어도 하나를 포함하는
    입출력 카드 테스트 장치.
  3. 제1항에 있어서,
    상기 테스트 제어부는
    상기 인터페이스부를 통해 상기 적어도 하나 이상의 입출력 카드로부터 상기 출력된 테스트 신호에 대응되는 피드백 신호를 수신하고, 상기 수신한 피드백 신호에 대응되는 테스트 결과를 생성하는
    입출력 카드 테스트 장치.
  4. 제3항에 있어서,
    상기 테스트 제어부는
    상기 생성된 테스트 결과를 상기 통신부를 통해 상기 호스트 장치로 전달하는
    입출력 카드 테스트 장치.
  5. 제3항에 있어서,
    상기 출력된 테스트 신호 및 상기 수신된 피드백 신호 중 적어도 하나의 신호의 전압 레벨을 변환하는 레벨 시프터부
    를 더 포함하는 입출력 카드 테스트 장치.
  6. 제1항에 있어서,
    상기 적어도 하나 이상의 입출력 카드로부터 수신한 아날로그 기반의 피드백 신호를 디지털 신호로 변환하는 A/D(Analog/Digital) 변환부
    를 더 포함하는 입출력 카드 테스트 장치.
  7. 제6항에 있어서,
    상기 아날로그 기반의 피드백 신호를 상기 A/D 변환부로 전달하는 아날로그 버퍼
    를 더 포함하는 입출력 카드 테스트 장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 출력된 테스트 신호에 대응되는 상기 적어도 하나 이상의 입출력 카드의 어드레스 신호를 변환하여 반전된 어드레스 신호를 생성하는 어드레스 변환부
    를 더 포함하는 입출력 카드 테스트 장치.
  10. 원자력 발전소의 노심 보호 연산기 계통에 삽입되어 복수의 입출력 카드에 대한 테스트를 수행하는 카드 형상의 장치를 이용한 입출력 카드의 테스트 방법에 있어서,
    전압 제어부에서, 외부로부터 수신한 외부 입력 전압에 기초하여 듀티비(duty ratio)가 제어된 내부 사용 전압을 생성하고, 상기 듀티비가 제어된 내부 사용 전압을 테스트 제어부에 공급하는 단계;
    통신부에서, 호스트 장치로부터 상기 노심 보호 연산기 계통에 삽입된 상기 복수의 입출력 카드 중 적어도 하나 이상의 입출력 카드를 테스트 하기 위한 제어 명령을 수신하는 단계;
    상기 테스트 제어부에서, 상기 수신된 제어 명령에 대응하여 상기 적어도 하나 이상의 입출력 카드를 테스트하기 위한 테스트 신호를 생성하는 단계; 및
    인터페이스부에서, 상기 생성된 테스트 신호를 상기 적어도 하나 이상의 입출력 카드로 출력하는 단계
    를 포함하고,
    상기 전압 제어부는,
    상기 외부 입력 전압을 이용하여 내부 사용 전압을 생성하는 전력 변환 회로 및
    상기 전력 변환 회로에 구비된 스위칭 소자의 동작에 기초하여 상기 생성된 내부 사용 전압의 듀티비를 제어하는 듀티 제어 회로
    를 더 포함하며,
    상기 듀티 제어 회로는,
    상기 생성된 내부 사용 전압의 크기에 따라 펄스 폭 제어 모드 및 펄스 주파수 제어 모드 중 어느 하나의 모드를 선택하고, 상기 선택된 모드에 기초하여 상기 스위칭 소자의 스위칭 주파수를 제어하며, 상기 제어된 스위칭 주파수에 따른 상기 스위칭 소자의 동작에 기초하여 상기 생성된 내부 사용 전압의 듀티비를 제어하는
    입출력 카드의 테스트 방법.
  11. 제10항에 있어서,
    상기 노심 보호 연산기 계통은
    노심 보호 연산기(CPC; Core Protection Calculator) 및 제어봉 집합체 연산기(CEAC; Control Element Assembly Calculator) 중 적어도 하나를 포함하는
    입출력 카드의 테스트 방법.
  12. 제10항에 있어서,
    상기 인터페이스부에서, 상기 적어도 하나 이상의 입출력 카드로부터 상기 출력된 테스트 신호에 대응되는 피드백 신호를 수신하는 단계;
    상기 테스트 제어부에서, 상기 수신한 피드백 신호에 대응되는 테스트 결과를 생성하는 단계; 및
    상기 통신부에서, 상기 생성된 테스트 결과를 상기 호스트 장치로 전달하는 단계
    를 더 포함하는 입출력 카드의 테스트 방법.
KR1020190044978A 2019-04-17 2019-04-17 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법 KR102126966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190044978A KR102126966B1 (ko) 2019-04-17 2019-04-17 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044978A KR102126966B1 (ko) 2019-04-17 2019-04-17 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR102126966B1 true KR102126966B1 (ko) 2020-06-25

Family

ID=71400124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044978A KR102126966B1 (ko) 2019-04-17 2019-04-17 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102126966B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064384A (ko) * 1999-12-29 2001-07-09 김형국 버너 컨트롤 회로 테스트 장치
KR20120117414A (ko) * 2011-04-15 2012-10-24 삼성전자주식회사 반도체 테스트 장치
KR20130127116A (ko) * 2012-05-14 2013-11-22 한국수력원자력 주식회사 원자로 제어봉 제어계통 기능시험 장치 및 그 방법
KR20130136676A (ko) * 2012-06-05 2013-12-13 한전케이피에스 주식회사 발전소 여자기 자동전압조정기의 카드 시험장치
KR101865666B1 (ko) 2016-07-22 2018-07-13 두산중공업 주식회사 원자로노심보호계통 소프트웨어 검증용 시뮬레이션 장치 및 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064384A (ko) * 1999-12-29 2001-07-09 김형국 버너 컨트롤 회로 테스트 장치
KR20120117414A (ko) * 2011-04-15 2012-10-24 삼성전자주식회사 반도체 테스트 장치
KR20130127116A (ko) * 2012-05-14 2013-11-22 한국수력원자력 주식회사 원자로 제어봉 제어계통 기능시험 장치 및 그 방법
KR20130136676A (ko) * 2012-06-05 2013-12-13 한전케이피에스 주식회사 발전소 여자기 자동전압조정기의 카드 시험장치
KR101865666B1 (ko) 2016-07-22 2018-07-13 두산중공업 주식회사 원자로노심보호계통 소프트웨어 검증용 시뮬레이션 장치 및 시스템

Similar Documents

Publication Publication Date Title
US10324436B2 (en) System and method for programmable control instruments, test and measurement hardware configuration
US8239700B2 (en) Systems and methods for power dissipation control in a semiconductor device
US20160231806A1 (en) Initial operational mode for integrated circuit
US10558258B2 (en) I/O interface-based signal output method and apparatus
US20100269074A1 (en) Predictive Power Management Semiconductor Design Tool and Methods for Using Such
KR20110124617A (ko) 시스템-온-칩 및 그것의 디버깅 방법
EP2608102A1 (en) Appparatus for protecting against external attack for processor based on arm core and method using the same
CN104007954A (zh) 处理器和用于处理器的控制方法
CN108121842B (zh) 多处理器系统芯片的低功耗工作方式的验证方法和装置
US9766276B2 (en) Power adapter detection
KR101284403B1 (ko) 저장 네트워크 환경에서 ｓｃｓｉ 타겟으로부터 ｓｃｓｉ 에러 응답을 커스터마이징하는 방법, 비-일시적 컴퓨터 판독 가능한 저장 매체, 저장 네트워크 환경에서 ｓｃｓｉ 타겟으로부터 수신된 ｓｃｓｉ 에러 응답을 커스터마이징하는 시스템
KR102126966B1 (ko) 원자력 발전소의 노심보호 연산기 계통을 테스트하는 장치 및 그 방법
US8374046B2 (en) Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip
CN107703810B (zh) 自锁电子开关
CN108121224B (zh) 用于集成电路的电压调节控制的装置以及方法
KR102476357B1 (ko) 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법
CN104246653A (zh) 固定频率处理单元操作的功耗最小化
CN107966975B (zh) 一种风扇控制板测试系统和方法
KR20210067505A (ko) 뉴럴 네트워크 가속기의 효율적인 제어, 모니터링 및 소프트웨어 디버깅 방법
TWI529721B (zh) 記憶體儲存裝置、記憶體控制電路單元及電源供應方法
CN102521065B (zh) 一种fpga动态加载配置文件的方法
US11294441B2 (en) Simplifying power sequencing for integrated circuits
US10346566B2 (en) Method and device for simulating disk drive
CN105868042B (zh) 一种看门狗电路
US20170090509A1 (en) Dynamic Adaptive Clocking for Non-Common-Clock Interfaces

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant