KR102100368B1 - 양자 데이터베이스를 위한 효과적 양자 메모리 구조 - Google Patents

양자 데이터베이스를 위한 효과적 양자 메모리 구조 Download PDF

Info

Publication number
KR102100368B1
KR102100368B1 KR1020180056581A KR20180056581A KR102100368B1 KR 102100368 B1 KR102100368 B1 KR 102100368B1 KR 1020180056581 A KR1020180056581 A KR 1020180056581A KR 20180056581 A KR20180056581 A KR 20180056581A KR 102100368 B1 KR102100368 B1 KR 102100368B1
Authority
KR
South Korea
Prior art keywords
quantum
conditional
gate
qubit
state
Prior art date
Application number
KR1020180056581A
Other languages
English (en)
Other versions
KR20190131771A (ko
Inventor
이준구
박경덕
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020180056581A priority Critical patent/KR102100368B1/ko
Priority to US16/412,692 priority patent/US10824373B2/en
Priority to EP19174639.5A priority patent/EP3570223B1/en
Publication of KR20190131771A publication Critical patent/KR20190131771A/ko
Application granted granted Critical
Publication of KR102100368B1 publication Critical patent/KR102100368B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Computational Linguistics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 양자 메모리의 구조, 고전적 데이터(classical data)를 양자 데이터로 입력하여 양자 연산에 활용할 수 있는 방법, 및 이를 이용하여 양자 데이터베이스를 운영하는 시스템 및 그 방법에 관한 것이다. 양자 컴퓨팅은 정보의 중첩이 가능한 양자 데이터베이스에 의해 제공되는 거대한 병렬 프로세스를 사용하여 일부 애플리케이션에서 기하 급수적인 속도 향상을 얻을 수 있다. 본 발명은 양자 회로로 고전적인 정보를 기록 및 검색할 수 있는 효율적인 양자 데이터베이스 아키텍처 및 프로토콜을 제안한다.

Description

양자 데이터베이스를 위한 효과적 양자 메모리 구조{Effective quantum RAM architecture for quantum database}
본 발명은 양자 메모리의 구조, 고전적 데이터(classical data)를 양자 데이터로 입력하여 양자 연산에 활용할 수 있는 방법, 및 이를 이용하여 양자 데이터베이스를 운영하는 시스템 및 그 방법에 관한 것이다.
양자 연산 기술은 대규모 계산이 필요한 어려운 문제에 대한 해답을 찾는 빠른 방법으로 개발되고 있다. Quantum RAM (QRAM, 양자 RAM)은 이러한 양자 연산에 정보를 제공해야 하지만 효과적이고 효율적인 구조 및 구현 방법은 잘 알려져 있지 않다. 특히, 양자 메모리는 복수의 고전적 데이터를 기록하고 복수의 고전적 데이터에 대해 양자 중첩의 현상을 이용하여 양자 컴퓨터에 데이터를 제공함으로써 양자 컴퓨터의 계산 속도 이득을 얻을 수 있다. 이를 이용하여 고전적 데이터를 효과적으로 기록하고 중첩하는 방법이 요구되고 있다.
종래 기술로 알려진 Flip-Flop QRAM 에서QRAM 상에 중첩된 데이터를 기록하기 위해, QRAM의 고전적 정보 용량(이후 정보 용량으로 언급됨)이 N일 때, 디바이스 복잡성은 O(NlogN)이다.
양자 연산은 정보의 중첩이 가능한 양자 데이터베이스에 의해 제공되는 거대한 병렬 프로세스를 사용하여 일부 애플리케이션에서 기하 급수적인 속도 향상을 얻을 수 있는 점을 이용하여, O(log N) 레벨의 복잡도 또는 log N의 다항식적인 복잡도로 구현될 수 있다. 본 발명은 기존의 Flip-Flop QRAM 을 이용하여 고전적 데이터를 양자 데이터로 입력할 때 임의로 주어진 버스 큐빗의 중첩 상태에 따라 고전적인 정보를 효과적으로 기록할 수 있는 양자 메모리, 양자 데이터베이스 등의 시스템 및 그 방법을 제공한다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 양자 데이터베이스를 생성하기 위한 양자 메모리의 양자 연산 회로는, 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는, 제1입력 데이터의 각 비트에 대응되는 버스 큐빗(bus qubit); 상기 버스 큐빗과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트; 제1입력 데이터를 확률 진폭(probability amplitude)값으로 인코딩하도록 주어지는 레지스터(register) 큐빗; 상기 제1조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 조건부 회전 게이트; 및 상기 조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트를 포함한다.
상기 버스 큐빗의 입력으로서 복수의 쿼리에 해당하는 임의의 양자 중첩 상태를 받아 이에 대한 양자 데이터베이스를 생성할 수 있다.
상기 양자 메모리는, 제2입력 데이터를 상기 제1입력 데이터와 중첩시킨 양자 상태의 데이터를 산출하기 위하여, 상기 제2조건부 비트 플립 게이트의 출력과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트; 상기 제3조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제2조건부 회전 게이트; 상기 제2조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트를 더 포함한다.
상기 조건부 회전 게이트는,
Figure 112018048744370-pat00001
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗에 해당하는 상기 레지스터 큐빗의 상태를 임의로 조정하는 단일 큐빗 유니터리(unitary) 게이트를 포함한다.
상기 단일 큐빗 유니터리 게이트는 블록 구면(Bloch sphere)에서 임의의 축으로 임의의 각도만큼 회전시키는 회전 게이트일 수 있다.
상기 조건부 회전 게이트는, 일반화된 블록 구면(Bloch sphere) 상의 복소 확률 진폭 정보에 대응된 회전을 수행할 수도 있다.
상기 양자 연산 회로는, 상기 제1조건부 비트 플립 게이트 및 상기 제2조건부 비트 플립 게이트 이전 또는 이후에 각각, 회전 연산이 적용된 게이트를 더 포함하여 상기 제1입력 데이터 및 정규화된 발생 빈도의 입력을 처리할 수 있다.
상기 양자 연산 회로는, 2이상의 데이터 집합을 독립적으로 연산하기 위하여, 상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의 버스 큐빗 이외에 2이상 더 많은
Figure 112018048744370-pat00002
상태의 레지스터 큐빗들을 이용하되, 상기 제1조건부 비트 플립 게이트; 상기 조건부 회전 게이트; 및 상기 제2조건부 비트 플립 게이트를 포함한 제1연산 구조, 및 상기 제1연산 구조와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조가, 각각의 상기 조건부 회전 게이트에서 상기 레지스터 큐빗들을 각각 이용해 상기 확률 진폭 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들에 대해 독립적으로 구분된 연산을 처리할 수 있다.
그리고, 본 발명의 다른 일면에 따른 양자 데이터베이스를 생성하기 위한 양자 메모리의 양자 연산 회로는, 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는, 제1입력 데이터의 각 비트에 대응되는 버스 큐빗(bus qubit); 상기 버스 큐빗과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트; 제1입력 데이터를 확률 진폭(probability amplitude)값으로 인코딩하도록 주어지는 레지스터(register) 큐빗; 상기 제1조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제1조건부 회전 게이트; 상기 제1조건부 회전 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제2조건부 회전 게이트; 및 상기 제2조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트를 포함할 수 있다.
양자 데이터베이스는 O(log N)의 큐빗(qubit)에 다중 데이터 입력을 중첩시키는 방식으로 데이터를 등록해야 한다. 본 발명에 따른 양자 중첩을 활용한 양자 데이터베이스를 생성하기 위한 양자 메모리의 양자 연산 회로를 포함하는 시스템 및 그 방법은, 이와 같은 데이터 연산을 위해 양자 게이트 처리에 적용될 수 있는 양자 정보를 어떻게 표현할 것인가에 대한 프로토콜을 갖춘 새롭고 효율적인 양자 메모리, 양자 데이터베이스를 제공할 수 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부 도면은, 본 발명에 대한 실시 예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 임의의 양자 데이터베이스의 등록을 위한 양자 RAM(QRAM)을 구성하기 위한 양자 연산 회로 구조의 블록도이다.
도 2는 본 발명의 응용 예로써, 양자 감독 기계 학습(quantum supervised machine learning)에서 필요한 양자 입력 상태, 즉 양자 데이터베이스(QDB)의 임베딩 모델을 나타낸다.
도 3은 본 발명의 다른 실시 예에 따라 두개의 독립된 데이터 집합을 연산 처리하는 방법을 설명하기 위한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시 예들을 설명함에 있어서, 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
먼저, 양자 연산은 일부 응용에서 O(log N)의 전체 비용으로 방대한 병렬 프로세스를 허용하는 정보의 양자 중첩을 사용하여 속도를 높일 수 있다. 이러한 이득을 얻으려면 커다란 고전적 데이터베이스의 중첩된 정보를 제공하는 양자 데이터베이스가 있어야 한다. 일례로 Learning Parity With Noise(잡음을 가진 패리티 학습)과 관련한 종래 기술은 양자 회로의 단순하고 체계적인 아키텍처로 이러한 데이터베이스를 구현할 수 있다는 점을 고무시킨다.
본 발명은 고전적 정보를 적용한 QRAM(quantum random access memory)과 동일한 새로운 양자 데이터베이스(QDB, quantum database) 아키텍처 및 프로토콜을 제안한다. 이 QDB 모델은 또한 CQI(classical-to-quantum interface) 및 QCI (quantum-to-classical interface)에 적합한 모델이 될 수 있다.
이러한 양자 데이터베이스는 QRAM을 이용하여 구현할 수 있다. 그러나, 종래에 O(logN) 큐빗이 필요한 QRAM 모델이 제안된 경우가 있었지만, 모든 가능한 양자 상태를 제어하기 위해 고전적 회로에 대한 비용 요구가 O(Nlog N)이기 때문에 적절하지 않다. QRAM의 애플리케이션이 고전적인 데이터의 쓰기 및 읽기 전용으로 제한된다면, 양자 회로 비용이 고전적인 방식과 같이 O(log N)인 매우 일반적인 QRAM 구조를 도출할 수 있다.
고전적인 정보를 읽고 쓰며 양자 연산 회로로 다루기 위한 양자 데이터베이스를 얻기 위해, 본 발명에서는 QDB를위한 QRAM 설계에 중점을 두어 설명한다.
양자 데이터베이스(QDB)는 양자 RAM(QRAM)을 이용하여 생성되도록 구성되며, 양자 RAM(QRAM)은 연산 등록기로 이해될 수 있으며, 예를 들어, 연산 결과에 따라 데이터가 수정되어 업데이트될 수 있다. 양자 데이터베이스(QDB)는 고전적인 데이터를 양자 RAM(QRAM)에 양자 중첩으로 등록 저장할 수 있으며, 또한, 쿼리(query)를 위한 양자 프로세스를 등록 저장할 수 있다. 양자 데이터베이스(QDB)는 이와 같이 저장 등록된 데이터와 쿼리(query) 프로세스에 기초하여, 쿼리(query)에 대한 응답으로 데이터의 저장, 등록, 수정, 삭제 등 편집이 가능하다.
고전적인 쿼리 방식은 한 번에 하나씩만 취할 수 있는 반면, 양자 쿼리는 다중 양자 쿼리 방식으로 한 번에 양자 중첩으로 취해질 수 있다. 쿼리에 대한 검색 결과를 찾기 위한 양자 프로세스의 결과로 양자 RAM(QRAM) 상태가 쿼리 결과를 나타내도록 수정될 수 있다. 그 결과들은 최종 복귀(revert) 과정 전에 적절한 양자 측정값으로 독출될 수 있다. 데이터 독출은 측정이 양자 RAM(QRAM)의 양자 데이터를 변경하지 않도록 설계하는 것이 바람직하다. 이러한 방식으로 양자 데이터베이스(QDB)의 양자 RAM(QRAM)은 모든 초기 양자 데이터를 복원하기 위해 양자 프로세스의 역과정에 의해 복귀(revert)될 수 있다.
일반적으로 고전적 데이터가 양자 상태로 인코딩된 양자 데이터베이스(QDB)의 양자 상태
Figure 112018048744370-pat00003
는 [수학식1]과 같이 표현될 수 있다.
[수학식1]
Figure 112018048744370-pat00004
위 식에서
Figure 112018048744370-pat00005
은 디지털화된 고전적 데이터를 n-큐빗의 계산 기초(computational basis) 상태로 매핑한 것이며,
Figure 112018048744370-pat00006
와
Figure 112018048744370-pat00007
Figure 112018048744370-pat00008
(M은 자연수)은 각각 데이터 엔트리와 라벨을 뜻한다. 양자 상태의 확률 진폭으로 매핑된
Figure 112018048744370-pat00009
은 정규화(normalized)된 데이터 엔트리의 빈도수를 의미한다. 데이터 엔트리 비트 스트링의 넓이가 n(n은 자연수)이고, 데이터의 총 개수가 M ≤ 2m (m은 0또는 자연수)일때 [수학식1]과 같은 양자 데이터베이스는 n+m 큐빗을 사용하여 구현할 수 있다. 모든 데이터 엔트리가 고유의 값을 가질 경우(unique), m=0으로 하고 라벨은 사용하지 않아도 된다.
상기 양자 데이터베이스의 양자 상태는, (n+m) 큐빗의 computational basis 상태들을 임의의 중첩 상태로 놓은 버스 큐빗과, [수학식2]와 같은 양자 RAM(QRAM) 프로세스 QRAM(D)를 통하여 만들 수 있다. 즉, 상기 버스 큐빗의 입력으로서 복수의 쿼리에 해당하는 임의의 양자 중첩 상태를 받아 그에 대한 양자 데이터베이스를 생성하도록 해당 양자 쿼리에 대한 처리를 수행할 수 있게 된다.
[수학식2]
Figure 112018048744370-pat00010
위 식에서
Figure 112018048744370-pat00011
는 버스 큐빗을 구성하는 computational basis 이고, 각 j번째 베이시스(basis)가 엑세스될 확률은
Figure 112018048744370-pat00012
에 의해 결정된다.
Figure 112018048744370-pat00013
는 고전적 데이터
Figure 112018048744370-pat00014
에서 버스 큐빗의 basis 상태에 상응하는 데이터 엔트리와 그의 확률 진폭(데이터 빈도수)값을 담고 있다. 도 1을 포함한 아래 예시에서는 편의 상 m=0으로 가정한다.
상기 양자 데이터베이스를 구축하기 위한 양자 프로세스는 기본 양자 단위 연산을 포함한다. 양자 RAM(QRAM) 모델은 고전적 조건부 비트 플립 X, 조건부 확률 진폭 조정을 위한 회전 게이트(CR, controlled rotations)을 사용하여 구성될 수 있다. 하다마드 게이트 H는 단일 큐빗 단위 연산자이며 [수학식3]와 같이 주어진다.
고전적 조건부 비트 플립 게이트 X는 고전적 제어 입력 비트 d에 의해 제어되는 단일 큐빗 단위 연산이기도 하다. 본 발명에서 [수학식3]과 같이 부정 제어(negated control)(d=0)를 위한 조건부 비트 플립 게이트 XNC(110, 130, 140, 160)가 사용된다.
[수학식3]
Figure 112018048744370-pat00015
여기서, 디랙(Dirac)의 켓 벡터(ket vector)
Figure 112018048744370-pat00016
은 0(1)에 해당하는 큐빗(qubit)의 양자 상태를 나타내고, 복소수 α와 β는 양자 확률 진폭을 나타내므로,
Figure 112018048744370-pat00017
이다. 이 큐빗 정의에 따라 양자 정보 공간은 힐버트(Hilbert) 공간이 된다.
2개 이상의 큐빗은 텐서곱(tensor product) 공간으로서 다차원 힐버트 공간을 생성할 수 있다.
예를 들어, 2개의 큐빗 상태는 양자 상태 정보
Figure 112018048744370-pat00018
,
Figure 112018048744370-pat00019
을 유지할 수 있다.
조건부 회전 게이트 즉 조건부 회전 게이트(CR)는 일반적으로 다중 큐빗 단위 연산자로서 모든 큐빗들이
Figure 112018048744370-pat00020
상태에 있는 큐빗과 연결(coupled)된 레지스터 큐빗을 블록 구면(Bloch sphere) 상에서 회전시켜 비균일 확률 진폭을 갖는 중첩 상태를 만들어낸다. 텐서곱 상태의 부호를 반대로 바꾼다. 예를 들어, 블록 구면상에서 y축을 중심으로 각도 θ만큼 회전시키는 2 큐빗 조건부 Ry(θ)의 회전 게이트(CRy(θ)) 연산은 [수학식4]와 같다. 즉, 하기의 조건부 회전 게이트들은
Figure 112018048744370-pat00021
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗에 해당하는 레지스터 큐빗의 상태를 임의로 조정하는 단일 큐빗 유니터리(unitary) 게이트이다. 단일 큐빗 유니터리(unitary) 게이트는 블록 구면(Bloch sphere)에서 임의의 축으로 임의의 각도만큼 회전시킬 수 있다.
[수학식4]
Figure 112018048744370-pat00022
n-큐빗의 텐서곱 상태를 조건부로하여 레지스터 큐빗을 p축으로 θ만큼 회전시키는 조건부 회전 게이트는 CnRp(θ)로 표기한다. 도 1은 본 발명에서 조건부 Ry(θ)-회전 게이트(CnRy(θ))를 갖는 양자 RAM(QRAM) (장치 또는 시스템)을 구성하기 위한 양자 연산 회로 구조의 블록도이다. 이를 기초로 양자 RAM(QRAM)에서 클래스 정보 및 양자 중첩을 입력하는 방법을 설명한다. 조건부 Ry(θ)- 회전 게이트(CnRy(θ))를 이용한 양자 RAM(QRAM) 모델의 효율적인 아키텍처 설계가 도 1에 도시되어 있으며, 고전적 데이터
Figure 112018048744370-pat00023
,
Figure 112018048744370-pat00024
를 쓰고 중첩하는 방법을 나타낸다. 여기서 비트 시퀀스는 빅 엔디안(big-endian) 규칙을 따른다. 이때 n 큐빗 정보에 대한 양자 RAM(QRAM) 연산을 시작하기 위해, [수학식2]에서 설명된 바와 같은 n-큐빗 버스 상태(또는 버스 큐빗)
Figure 112018048744370-pat00025
가 준비된다. 상술한 바와 같이 m=0으로 가정하였다. QRAM 프로세스를 시작하기 전의 버스 큐빗(bus qubit)과 레지스터 큐빗으로 구성된 (n+1) 큐빗의 상태는 [수학식5]으로 표현될 수 있다. 버스 큐빗은 입력 데이터의 각 비트에 대응되는 상태들을 포함하며, 레지스터 큐빗은 입력 데이터를 확률 진폭(probability amplitude)값으로 인코딩하도록 주어진 상태들을 포함한다.
[수학식5]
Figure 112018048744370-pat00026
위 식에서
Figure 112018048744370-pat00027
은 도 1이 보여주는 l번째 데이터 값을 입력하는 과정중 s번째(s=0) 단계에서의 데이터값들의 각 비트에 대응된 버스 큐빗과 레지스터 큐빗을 포함한 (n+1) 큐빗상태를 의미하며,
Figure 112018048744370-pat00028
은 레지스터 큐빗의 상태이다. 상기 버스 큐빗과 제1입력 데이터의 각 비트 간에 조건부 비트 플립 게이트 XNC (110)에 의한 변환을 수행하면 [수학식6]와 같은 상태가 출력된다.
[수학식6]
Figure 112018048744370-pat00029
위 식에서
Figure 112018048744370-pat00030
는, 비트 스트링 j의 각 비트가 비트 플립된 스트링을 의미한다. 상기 출력 상태를 버스 큐빗 상태가 모두 1일 경우를 조건부로하여 레지스터 큐빗을 y축으로 2θ(l)만큼 회전시키는 조건부 회전 게이트 CnRy(2θ(l))(120)에 입력하면 [수학식7]과 같은 출력을 얻게 된다. 즉, 조건부 회전 게이트 120은 조건부 비트 플립 게이트(110) 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭을 조정한다.
[수학식7]
Figure 112018048744370-pat00031
위 식에서
Figure 112018048744370-pat00032
　이며, θ(l) 는 타켓 데이터
Figure 112018048744370-pat00033
에 의해 결정된다. 앞서 적용하였던 버스 큐빗과 제1입력 데이터 (
Figure 112018048744370-pat00034
)의 각 비트 간에 조건부 비트 플립 게이트 XNC (130)에 의한 변환을 다시 한번 수행하면 [수학식8]과 같은 상태가 출력된다. 즉, 조건부 비트 플립 게이트 XNC (130)는 조건부 회전 게이트 120의 출력중 버스 큐빗에 해당하는 부분과 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행한다.
[수학식8]
Figure 112018048744370-pat00035
위 출력 상태에, 조건부 비트 플립 게이트 XNC (140, 160)와 조건부 회전 게이트 CnRy(2θ(l+1))(150)을 이용하여, l+1 번째의 새로운 제2 데이터(
Figure 112018048744370-pat00036
)에 대하여 [수학식6]부터 [수학식8]까지의 과정을 반복하면, [수학식9]와 같은 상태를 얻을 수 있다.
[수학식9]
Figure 112018048744370-pat00037
상기 프로세스는 데이터 엔트리의 숫자만큼 반복될 수 있으며, 같은 데이터 엔트리가 반복적으로 입력되면, 회전량이 그의 상응하게 축적되어 확률진폭양인
Figure 112018048744370-pat00038
값에 반영된다. 이와 같은 방법으로 M개의 데이터 엔트리를 입력하여 [수학식10]과 같은 상태를 만들 수 있다.
[수학식10]
Figure 112018048744370-pat00039
위 식에서
Figure 112018048744370-pat00040
이다.
마지막으로 [수학식10]의 상태에서 레지스터 큐빗을 computational basis 측정하여 1이 나온 출력 값을 선택(post-select)하게 되면, 버스 큐빗은 [수학식1]에서 정의된 양자 데이터베이스 상태가 된다.
결과적으로 이와 같은 양자 RAM(QRAM) 모델은 양자 푸리에(Fourier) 변환 등과 같은 양자 연산에 의해 동시에 병렬 처리될 수 있는 양자 중첩에 의한 2n 데이터를 등록할 수 있다.
다수의 고전적 정보를 순차적으로 등록함에 있어 첫번째 데이터 등록에 사용되는 제2조건부 비트 플립 게이트 XNC와 l+1번째 데이터 등록에 사용되는 제1 조건부 비트 플립 게이트 XNC 중 연속하여 비트 플립 게이트 동작이 두 번 (2회) 발생하게 되는 경우는 해당 게이트들(130, 140)의 두 번의 동작을 동시에 모두 생략할 수 있다. 이와 같은 원리는 다른 게이트의 경우에도 유사 부분에서 유사하게 적용될 수 있다.
위와 같이 제1조건부 비트 플립 게이트(110) 및 제2조건부 비트 플립 게이트(130) 각각의 이전 또는 이후에 각각, 회전 연산이 적용된 조건부 회전 게이트를 포함함으로써 제1입력 데이터 및 정규화된 발생 빈도의 입력을 처리할 수 있게 된다.
텐서곱 기반으로 표현된 비균일 가중치를 갖는 고전적인 데이터는 복소 확률 진폭(complex probability amplitude)에서도 중첩될 수 있다. 복소 확률 진폭을 갖게 하기 위해서는 조건부 Ry(θ)-게이트(CnRy(θ)) 회전이 아닌, 다른 축으로 회전하는 게이트를 사용할 수 있다. 예를 들어 Ry(θ) 대신 Rz(θ)Rx(180)Rz(-θ)를 사용하면(x,y,z축은 서로 직각임), eiθ 형식의 복소 데이터를 학률 진폭으로 인코딩 할 수 있다. 즉, 일반화된 블록 구면(Bloch sphere) 상의 복소 확률 진폭 정보에 대응된 회전을 수행하는 조건부 회전 게이트가 이용될 수도 있다.
제안된 기법의 일반적인 적용 예로서, 양자 데이터베이스(QDB)가 양자 서포트 벡터 머신(QSVM, quantum support vector machine)에서 어떻게 사용될 수 있는지를 고려할 수 있다. 감독 기계 학습(supervised machine learning)을 위한 양자 데이터베이스는[수학식11]와 같이 레이블 i를 갖는 입력 데이터 벡터
Figure 112018048744370-pat00041
로 구성된 중첩된 학습 데이터
Figure 112018048744370-pat00042
로 주어질 수 있다.
[수학식11]
Figure 112018048744370-pat00043
여기서 M은 훈련 데이터 샘플의 수(자연수)를 나타내며, N은
Figure 112018048744370-pat00044
을 나타내는 기초 벡터의 수(자연수)이다.
이러한 양자 데이터베이스(QDB)의 임베딩(embedding) 모델이 도 2에 제시되어 있다. 도 2에서 회색으로 표시된 비트 플립 연산(210)들은 실제 양자 회로 구현에서는 생략되나, 이해를 돕기 위해 도면에 남겨두었다. [수학식11]에 해당하는 특정 상태를 얻기 위해 양자 데이터베이스(QDB)를 레지스터 큐빗 측정 값으로 1을 선택하는 지연선택(post-selection)과 함께 사용할 수 있다. 도 2와 같이 데이터 레이블을 위한 i에 대한 양자 연산이 위와 같은 양자 데이터 중첩과 함께 동시에 이루어지고 대응하여 등록 저장될 수 있다.
상술한 양자 RAM(QRAM)은 다수의 데이터 집합을 구분하여, 저장, 등록, 수정삭제 등 연산을 처리할 수 있다. 도 3은 두개의 독립된 데이터 집합을 등록하는 방법으로서, n+1 번째 큐빗의 양자정보를 무시하는 연산을 할 때에 n 번째 큐빗을 통하여 등록된 데이터를 독립적으로 구분된 연산을 처리할 수 있고, 반대로도 적용된다. 이 방법으로 두 개 이상의 다수의 데이터 집합을 등록하도록 확장이 가능하다.
예를 들어, 2이상의 데이터 집합
Figure 112018048744370-pat00045
,
Figure 112018048744370-pat00046
을 독립적으로 연산하기 위하여, 도 3과 같이, 입력 데이터의 비트에 대응되는 버스 큐빗 이외에 2이상(도면에는 2개만 도시하였음) 더 많은
Figure 112018048744370-pat00047
상태의 레지스터 큐빗들을 이용할 수 있다. 이는 도 1의 구조에서 n+1 번째
Figure 112018048744370-pat00048
큐빗을 추가한 구조이며, 제1조건부 비트 플립 게이트; 조건부 회전 게이트; 및 제2조건부 비트 플립 게이트를 포함한 제1연산 구조, 및 제1연산 구조와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조가 각각의 해당 조건부 회전 게이트에서 레지스터 큐빗들을 각각 이용해 확률 진폭 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들
Figure 112018048744370-pat00049
,
Figure 112018048744370-pat00050
에 대해 독립적으로 구분된 연산을 처리할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 양자 중첩을 활용한 양자 RAM(QRAM)와 이를 이용한 양자 데이터베이스(QDB)는, O(log N)의 큐빗(qubit)에 다중 데이터 입력을 중첩 시키는 방식으로 데이터를 등록하며, 데이터 연산을 위해 양자 게이트 처리에 적용될 수 있는 양자 정보를 어떻게 표현할 것인가에 대한 프로토콜을 갖춘 새롭고 효율적인 양자 메모리, 양자 데이터베이스를 제공할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시 예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
양자 데이터베이스(QDB)
양자 RAM(QRAM)
조건부 회전 게이트(CnRp(θ))
조건부 비트 플립 X
부정 제어를 위한 조건부 비트 플립(XNC)

Claims (9)

  1. 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는,
    제1입력 데이터의 각 비트에 대응되는 버스 큐빗(bus qubit);
    상기 버스 큐빗과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트;
    상기 제1입력 데이터를 확률 진폭(probability amplitude)값으로 인코딩하도록 주어지는 레지스터(register) 큐빗;
    상기 제1조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 조건부 회전 게이트; 및
    상기 조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트
    를 포함하는 양자 연산 회로.
  2. 제1항에 있어서,
    상기 양자 메모리는,
    상기 버스 큐빗의 입력으로서 복수의 쿼리에 해당하는 임의의 양자 중첩 상태를 받아 처리한 결과에 따라 양자데이터베이스를 업데이트하는 양자 연산 회로.
  3. 제1항에 있어서,
    상기 양자 메모리는, 제2입력 데이터를 상기 제1입력 데이터와 중첩시킨 양자 상태의 데이터를 산출하기 위하여,
    상기 제2조건부 비트 플립 게이트의 출력과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트;
    상기 제3조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제2조건부 회전 게이트;
    상기 제2조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트
    를 더 포함하는 양자 연산 회로.
  4. 제1항에 있어서,
    상기 조건부 회전 게이트는,
    Figure 112018048744370-pat00051
    상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗에 해당하는 상기 레지스터 큐빗의 상태를 임의로 조정하는 단일 큐빗 유니터리(unitary) 게이트
    를 포함하는 양자 연산 회로.
  5. 제4항에 있어서,
    상기 단일 큐빗 유니터리 게이트는 블록 구면(Bloch sphere)에서 임의의 축으로 임의의 각도만큼 회전시키는 회전 게이트인 양자 연산 회로.
  6. 제1항에 있어서,
    상기 조건부 회전 게이트는, 일반화된 블록 구면(Bloch sphere) 상의 복소 확률 진폭 정보에 대응된 회전을 수행하는 양자 연산 회로.
  7. 제1항에 있어서,
    상기 제1조건부 비트 플립 게이트 및 상기 제2조건부 비트 플립 게이트 이전 또는 이후에 각각, 회전 연산이 적용된 게이트를 더 포함하여 상기 제1입력 데이터 및 정규화된 발생 빈도의 입력을 처리하는 양자 연산 회로.
  8. 제1항에 있어서,
    2이상의 데이터 집합을 독립적으로 연산하기 위하여, 상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의 버스 큐빗 이외에 2이상 더 많은
    Figure 112018048744370-pat00052
    상태의 레지스터 큐빗들을 이용하되,
    상기 제1조건부 비트 플립 게이트; 상기 조건부 회전 게이트; 및 상기 제2조건부 비트 플립 게이트를 포함한 제1연산 구조, 및 상기 제1연산 구조와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조가,
    각각의 상기 조건부 회전 게이트에서 상기 레지스터 큐빗들을 각각 이용해 상기 확률 진폭 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들에 대해 독립적으로 구분된 연산을 처리하는 양자 연산 회로.
  9. 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는,
    제1입력 데이터의 각 비트에 대응되는 버스 큐빗(bus qubit);
    상기 버스 큐빗과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트;
    상기 제1입력 데이터를 확률 진폭(probability amplitude)값으로 인코딩하도록 주어지는 레지스터(register) 큐빗;
    상기 제1조건부 비트 플립 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제1조건부 회전 게이트;
    상기 제1조건부 회전 게이트 출력에 대해 버스 큐빗 상태와 레지스터 큐빗 상태의 텐서곱으로 주어지는 양자 중첩 상태의 확률 진폭 조정을 위한 제2조건부 회전 게이트; 및
    상기 제2조건부 회전 게이트의 출력중 버스 큐빗에 해당하는 부분과 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트
    를 포함하는 양자 연산 회로.
KR1020180056581A 2018-05-17 2018-05-17 양자 데이터베이스를 위한 효과적 양자 메모리 구조 KR102100368B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180056581A KR102100368B1 (ko) 2018-05-17 2018-05-17 양자 데이터베이스를 위한 효과적 양자 메모리 구조
US16/412,692 US10824373B2 (en) 2018-05-17 2019-05-15 Effective quantum RAM architecture for quantum database
EP19174639.5A EP3570223B1 (en) 2018-05-17 2019-05-15 Effective quantum ram architecture for quantum database

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180056581A KR102100368B1 (ko) 2018-05-17 2018-05-17 양자 데이터베이스를 위한 효과적 양자 메모리 구조

Publications (2)

Publication Number Publication Date
KR20190131771A KR20190131771A (ko) 2019-11-27
KR102100368B1 true KR102100368B1 (ko) 2020-04-14

Family

ID=66554264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180056581A KR102100368B1 (ko) 2018-05-17 2018-05-17 양자 데이터베이스를 위한 효과적 양자 메모리 구조

Country Status (3)

Country Link
US (1) US10824373B2 (ko)
EP (1) EP3570223B1 (ko)
KR (1) KR102100368B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100368B1 (ko) 2018-05-17 2020-04-14 한국과학기술원 양자 데이터베이스를 위한 효과적 양자 메모리 구조
US10901896B2 (en) * 2018-11-27 2021-01-26 International Business Machines Corporation Cached result use through quantum gate rewrite
CN111291892B (zh) * 2020-01-17 2023-01-17 深圳大学 一种量子并行搜索方法
CN112000673B (zh) * 2020-08-31 2024-06-14 本源量子计算科技（合肥）股份有限公司 一种利用量子线路查询交易元素的方法及装置
CN114638368B (zh) * 2020-11-30 2023-08-04 本源量子计算科技（合肥）股份有限公司 一种用于qram架构的量子线路的构建方法及装置
CN114638366B (zh) * 2020-11-30 2023-08-08 本源量子计算科技（合肥）股份有限公司 量子地址数据的解析方法、装置、存储介质及电子装置
CN114764549B (zh) * 2020-12-31 2023-04-25 合肥本源量子计算科技有限责任公司 基于矩阵乘积态的量子线路模拟计算方法、装置
CN115577788A (zh) * 2022-09-28 2023-01-06 北京百度网讯科技有限公司 量子熵确定方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264288A1 (en) 2013-03-14 2014-09-18 Microsoft Corporation Method and system that implement a v-gate quantum circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456994B1 (en) * 1998-05-05 2002-09-24 Robert Tucci Computer for a quantum computer
EP1190278B1 (en) * 2000-03-09 2006-10-18 STMicroelectronics S.r.l. Method and hardware architecture for controlling a process or for processing data based on quantum soft computing
US7359928B2 (en) * 2002-07-08 2008-04-15 Stmicroelectronics S.R.L. Hardware quantum gate
US7334008B2 (en) * 2002-07-08 2008-02-19 Stmicroelectronics S.R.L. Quantum gate for carrying out a grover's quantum algorithm and a relative method of performing the interference operation of a grover's quantum algorithm
US20040024750A1 (en) * 2002-07-31 2004-02-05 Ulyanov Sergei V. Intelligent mechatronic control suspension system based on quantum soft computing
WO2004015545A2 (en) * 2002-08-10 2004-02-19 Routt Thomas J Methods for transmitting data across quantum interfaces and quantum gates using same
US20060224547A1 (en) * 2005-03-24 2006-10-05 Ulyanov Sergey V Efficient simulation system of quantum algorithm gates on classical computer based on fast algorithm
US7836007B2 (en) * 2006-01-30 2010-11-16 Hewlett-Packard Development Company, L.P. Methods for preparing entangled quantum states
JP5204698B2 (ja) 2009-03-19 2013-06-05 日本電信電話株式会社 量子演算方法、量子演算装置、量子回路
JP5513188B2 (ja) 2010-03-18 2014-06-04 日本電信電話株式会社 多量子ビット量子演算装置
CN107683460B (zh) * 2015-05-05 2022-01-28 凯恩迪股份有限公司 在传统处理器上模拟量子样计算的quanton表示
KR102338211B1 (ko) 2016-10-18 2021-12-13 한국전자통신연구원 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법
US10275556B2 (en) * 2016-11-29 2019-04-30 The Trustees Of Dartmouth College Emulation of quantum and quantum-inspired discrete-state systems with classical transconductor-capacitor circuits
KR102028404B1 (ko) 2017-10-13 2019-10-07 한국과학기술원 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스
KR102100368B1 (ko) 2018-05-17 2020-04-14 한국과학기술원 양자 데이터베이스를 위한 효과적 양자 메모리 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264288A1 (en) 2013-03-14 2014-09-18 Microsoft Corporation Method and system that implement a v-gate quantum circuit

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Cappellaro, Paola, et al. "Coherence and control of quantum registers based on electronic spin in a nuclear spin bath." Physical review letters 102.21 (2009): 210502.
Giovannetti, Vittorio, Seth Lloyd, and Lorenzo Maccone. "Architectures for a quantum random access memory." Physical Review A 78.5 (2008): 052310.
Giovannetti, Vittorio, Seth Lloyd, and Lorenzo Maccone. "Quantum random access memory." Physical review letters 100.16 (2008): 160501.
Iten, Raban, et al. "Quantum circuits for isometries." Physical Review A 93.3 (2016): 032318.
Kerckhoff, Joseph, et al. "Designing quantum memories with embedded control: photonic circuits for autonomous quantum error correction." Physical Review Letters 105.4 (2010): 040502.

Also Published As

Publication number Publication date
EP3570223C0 (en) 2024-04-24
EP3570223B1 (en) 2024-04-24
US20190354316A1 (en) 2019-11-21
KR20190131771A (ko) 2019-11-27
US10824373B2 (en) 2020-11-03
EP3570223A1 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
KR102100368B1 (ko) 양자 데이터베이스를 위한 효과적 양자 메모리 구조
Das et al. A group incremental feature selection for classification using rough set theory based genetic algorithm
Zhang et al. NEQR: a novel enhanced quantum representation of digital images
KR102028404B1 (ko) 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스
AU2022283685A1 (en) Quantum neural network training method and system, electronic device, and medium
CN114072817A (zh) 量子电路的优化方法和系统
Chen et al. MR-ELM: a MapReduce-based framework for large-scale ELM training in big data era
Jaffali et al. Quantum entanglement involved in Grover’s and Shor’s algorithms: the four-qubit case
JP2023521804A (ja) 量子データローダ
Pashchenko et al. Search for a substring of characters using the theory of non-deterministic finite automata and vector-character architecture
Wen et al. A two-stage discretization algorithm based on information entropy
Kawase et al. Parametric t-stochastic neighbor embedding with quantum neural network
Tchapet Njafa et al. Quantum associative memory with improved distributed queries
Schuld et al. Representing data on a quantum computer
Metawei et al. Survey on hybrid classical-quantum machine learning models
Li et al. Quantum circuits for calculating the squared sum of the inner product of quantum states and its application
Phalak et al. Approximate quantum random access memory architectures
JP2002042104A (ja) 量子ソフトコンピューティングを使用した制御システムと制御方法
KR20230132369A (ko) 양자 회로에서의 리소스 감소
Berti et al. Effect of different encodings and distance functions on quantum instance-based classifiers
Goubault de Brugière et al. Synthesizing quantum circuits via numerical optimization
JP4904107B2 (ja) 制御回転ゲート、その決定装置、その決定方法、そのプログラム及びその記録媒体
Yu et al. Feature selection based on a modified adaptive human learning optimization algorithm
Zhong et al. Quantum Competition Network Model Based On Quantum Entanglement.
Valtinos et al. The Gell-Mann feature map of qutrits and its applications in classification tasks

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant