KR102028404B1 - 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스 - Google Patents

양자 중첩을 활용한 양자 메모리와 양자 데이터베이스 Download PDF

Info

Publication number
KR102028404B1
KR102028404B1 KR1020180002856A KR20180002856A KR102028404B1 KR 102028404 B1 KR102028404 B1 KR 102028404B1 KR 1020180002856 A KR1020180002856 A KR 1020180002856A KR 20180002856 A KR20180002856 A KR 20180002856A KR 102028404 B1 KR102028404 B1 KR 102028404B1
Authority
KR
South Korea
Prior art keywords
gate
conditional
quantum
input data
state
Prior art date
Application number
KR1020180002856A
Other languages
English (en)
Other versions
KR20190041887A (ko
Inventor
이준구
정혜원
박경덕
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20190041887A publication Critical patent/KR20190041887A/ko
Application granted granted Critical
Publication of KR102028404B1 publication Critical patent/KR102028404B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

양자 컴퓨팅은 정보의 중첩이 가능한 양자 데이터베이스에 의해 제공되는 거대한 병렬 프로세스를 사용하여 일부 애플리케이션에서 기하 급수적인 속도 향상을 얻을 수 있다. 본 발명은 양자 회로로 고전적인 정보를 기록 및 검색할 수 있는 효율적인 양자 데이터베이스 아키텍처 및 프로토콜을 제안한다.

Description

양자 중첩을 활용한 양자 메모리와 양자 데이터베이스{Quantum RAM and quantum database utilizing quantum superposition}
본 발명은 양자 메모리의 구조, 고전적 데이터(classical data)를 양자 데이터로 입력하여 양자 연산에 활용할 수 있는 방법, 및 이를 이용하여 양자 데이터베이스를 운영하는 시스템 및 그 방법에 관한 것이다.
양자 연산 기술은 대규모 계산이 필요한 어려운 문제에 대한 해답을 찾는 빠른 방법으로 개발되고 있다. Quantum RAM (QRAM, 양자 RAM)은 이러한 양자 연산에 정보를 제공해야 하지만 효과적이고 효율적인 구조 및 구현 방법은 잘 알려져 있지 않다. 특히, 양자 메모리는 복수의 고전적 데이터를 기록하고 복수의 고전적 데이터에 대해 양자 중첩의 현상을 이용하여 양자 컴퓨터에 데이터를 제공함으로써 양자 컴퓨터의 계산 속도 이득을 얻을 수 있다. 이를 이용하여 고전적 데이터를 효과적으로 기록하고 중첩하는 방법이 요구되고 있다.
종래 기술에서, QRAM 상에 중첩된 데이터를 기록하기 위해, QRAM의 고전적 정보 용량(이후 정보 용량으로 언급됨)이 N일 때, 디바이스 복잡성은 O(NlogN)이다.
양자 연산은 정보의 중첩이 가능한 양자 데이터베이스에 의해 제공되는 거대한 병렬 프로세스를 사용하여 일부 애플리케이션에서 기하 급수적인 속도 향상을 얻을 수 있는 점을 이용하여, O(logN) 레벨의 복잡도 또는 logN의 다항식적인 복잡도로 구현될 수 있다. 본 발명은 고전적 데이터를 양자 데이터로 입력하여 양자 연산에 활용할 수 있도록 하기 위한, 양자 회로를 이용해 고전적인 정보를 효과적으로 기록 및 검색할 수 있는 양자 메모리, 양자 데이터베이스 등의 시스템 및 그 방법을 제공한다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 양자 데이터베이스는, 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는, 제1입력 데이터의 각 비트에 대응된 각 큐빗에 대한 하다마드 변환을 수행하는 하다마드 게이트; 상기 하다마드 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트; 상기 제1조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 조건부 위상조정 게이트; 상기 조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트를 포함한다.
상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의
Figure 112018002682618-pat00001
상태의 큐빗 이외에, 비고유 글로벌(non-unique global) 위상 정보에 의한 앨리어싱(aliasing)을 방지하기 위하여, 상기 제1입력 데이터의 비트 수 보다 1이상 더 많은
Figure 112018002682618-pat00002
상태의 안실라(ancilla) 큐빗들을 이용한다.
상기 양자 메모리는, 제2입력 데이터를 상기 제1입력 데이터와 중첩시킨 양자 상태의 데이터를 산출하기 위하여, 상기 제2조건부 비트 플립 게이트의 출력과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트; 상기 제3조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제2조건부 위상조정 게이트; 상기 제2조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트를 더 포함할 수 있다.
또는, 상기 하다마드 게이트는, n(자연수) 비트의 상기 제1입력 데이터에 대하여
Figure 112018002682618-pat00003
상태의 (n+1) 큐빗들에 대한 하다마드 변환을 수행하는 (n+1)개의 하다마드 게이트를 포함하고, 상기 조건부 위상조정 게이트는,
Figure 112018002682618-pat00004
상태에 있는 큐빗들에 텐서곱 상태의 부호를 반대로 바꾸는 조건부 Z-게이트를 포함할 수 있다.
상기 하다마드 게이트는, n(자연수) 비트의 상기 제1입력 데이터에 대하여
Figure 112018002682618-pat00005
상태의 n 큐빗들에 대한 하다마드 변환을 수행하는 n개의 하다마드 게이트를 포함하고, 상기 조건부 위상조정 게이트는,
Figure 112018002682618-pat00006
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗의 비트 상태를 반대로 바꾸는 조건부 NOT-게이트를 포함할 수 있다.
상기 제1조건부 비트 플립 게이트 및 상기 제2조건부 비트 플립 게이트 이전 또는 이후에 각각, 회전 연산이 적용된 게이트를 더 포함하여 상기 제1입력 데이터 및 정규화된 발생 빈도의 입력을 처리할 수 있다.
상기 조건부 위상조정 게이트는, 일반화된 블록구면(Bloch Sphere) 상의 복소 확률 진폭 정보에 대응된 회전을 수행할 수 있다.
상기 양자 데이터베이스는, 2이상의 데이터 집합을 독립적으로 연산하기 위하여, 상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의
Figure 112018002682618-pat00007
상태의 큐빗 이외에 2이상 더 많은
Figure 112018002682618-pat00008
상태의 안실라(ancilla) 큐빗들을 이용하되, 상기 제1조건부 비트 플립 게이트; 상기 조건부 위상조정 게이트; 및 상기 제2조건부 비트 플립 게이트를 포함한 제1연산 구조, 및 상기 제1연산 구조와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조가, 각각의 상기 조건부 위상조정 게이트에서 상기 안실라 큐빗들을 각각 이용해 상기 위상 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들에 대해 독립적으로 구분된 연산을 처리할 수 있다.
그리고, 본 발명의 다른 일면에 따른 양자 데이터베이스는, 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는, 제1입력 데이터의 각 비트에 대응된 각 큐빗에 대한 하다마드 변환을 수행하는 하다마드 게이트; 상기 하다마드 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트; 상기 제1조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제1조건부 위상조정 게이트; 상기 제1조건부 위상조정 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제2조건부 위상조정 게이트; 상기 제2조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트를 포함할 수 있다.
양자 데이터베이스는 O(log N)의 큐빗(qubit)에 다중 데이터 입력을 중첩시키는 방식으로 데이터를 등록해야 한다. 본 발명에 따른 양자 중첩을 활용한 양자 데이터베이스를 포함하는 시스템 및 그 방법은, 이와 같은 데이터 연산을 위해 양자 게이트 처리에 적용될 수 있는 양자 정보를 어떻게 표현할 것인가에 대한 프로토콜을 갖춘 새롭고 효율적인 양자 메모리, 양자 데이터베이스를 제공할 수 있다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 일 실시예에 따른 양자 데이터베이스의 처리 과정을 나타내는 도면이다.
도 2는 본 발명에서 조건부 Z 게이트(CZ)를 갖는 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
도 3은 본 발명의 조건부 NOT 게이트 (CNOT)를 갖는 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
도 4는 본 발명의 비균일 가중치를 갖는 데이터의 등록을 위한 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
도 5는 본 발명의 복소 확률 진폭을 갖는 데이터의 등록을 위한 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
도 6은 본 발명의 양자 데이터베이스(QDB)의 임베딩 모델을 나타낸다.
도 7은 본 발명의 다른 실시예에 따라 두개의 독립된 데이터 집합을 연산 처리하는 방법을 설명하기 위한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
먼저, 양자 연산은 일부 응용에서 O(logN)의 전체 비용으로 방대한 병렬 프로세스를 허용하는 정보의 양자 중첩을 사용하여 속도를 높일 수 있다. 이러한 이득을 얻으려면 커다란 고전적 데이터베이스의 중첩된 정보를 제공하는 양자 데이터베이스가 있어야 한다. 일례로 Learning Parity With Noise(잡음을 가진 패리티 학습)과 관련한 종래 기술은 양자 회로의 단순하고 체계적인 아키텍처로 이러한 데이터베이스를 구현할 수 있다는 점을 고무시킨다.
본 발명은 고전적 정보를 적용한 QRAM(quantum random access memory)과 동일한 새로운 양자 데이터베이스(QDB, quantum database) 아키텍처 및 프로토콜을 제안한다. 이 QDB 모델은 또한 CQI(classical-to-quantum interface) 및 QCI (quantum-to-classical interface)에 적합한 모델이 될 수 있다.
이러한 양자 데이터베이스는 QRAM으로 구현할 수 있다. 그러나, 종래에 O(logN) 큐빗이 필요한 QRAM 모델이 제안된 경우가 있었지만, 모든 가능한 양자 상태를 제어하기 위해 고전적 회로에 대한 비용 요구가 O(NlogN)이기 때문에 적절하지 않다. QRAM의 애플리케이션이 고전적인 데이터의 쓰기 및 읽기 전용으로 제한된다면, 양자 회로 비용이 고전적인 방식과 같이 O(logN)인 매우 일반적인 QRAM 구조를 도출할 수 있다.
고전적인 정보를 읽고 쓰며 양자 연산 회로로 다루기 위한 양자 데이터베이스를 얻기 위해, 도 1에 아키텍처 수준의 양자 데이터베이스의 처리 과정을 나타내었다. 본 발명에서는 QDB를위한 QRAM 설계에 중점을 두어 설명한다.
도 1은 본 발명의 일 실시예에 따른 양자 데이터베이스의 처리 과정을 나타내는 도면이다.
양자 데이터베이스(QDB)는 양자 RAM(QRAM)을 이용하여 구성되며, 양자 RAM(QRAM)은 연산 등록기로 이해될 수 있으며, 예를 들어, 연산 결과에 따라 데이터가 수정되어 업데이트될 수 있다. 양자 데이터베이스(QDB)는 고전적인 데이터를 양자 RAM(QRAM)에 양자 중첩으로 등록 저장할 수 있으며, 또한, 쿼리(query)를 위한 양자 프로세스를 등록 저장할 수 있다(110). 양자 데이터베이스(QDB)는 이와 같이 저장 등록된 데이터와 쿼리(query) 프로세스에 기초하여, 쿼리(query)에 대한 응답으로 데이터의 저장, 등록, 수정, 삭제 등 편집이 가능하다.
고전적인 쿼리 방식은 한 번에 하나씩만 취할 수 있는 반면, 양자 쿼리는 다중 양자 쿼리 방식으로 한 번에 양자 중첩으로 취해질 수 있다(120). 쿼리에 대한 검색 결과를 찾기 위한 양자 프로세스의 결과로 양자 RAM(QRAM) 상태가 쿼리 결과를 나타내도록 수정될 수 있다. 그 결과들은 최종 복귀(revert) 과정(140) 전에 적절한 양자 측정값으로 독출될 수 있다(130). 데이터 독출은 측정이 양자 RAM(QRAM)의 양자 데이터를 변경하지 않도록 설계하는 것이 바람직하다. 이러한 방식으로 양자 데이터베이스(QDB)의 양자 RAM(QRAM)은 모든 초기 양자 데이터를 복원하기 위해 양자 프로세스의 역과정에 의해 복귀(revert)될 수 있다(140).
양자 프로세스는 기본 양자 단위 연산을 포함한다. 양자 RAM(QRAM) 모델은 하다마드(Hadamard) 게이트 H, 고전적 조건부 비트 플립 X, 조건부 위상 플립(flip) (controlled Z, 또는 CZ)을 사용하여 구성될 수 있다. 하다마드 게이트 H는 단일 큐빗 단위 연산자이며 [수학식1]과 같이 주어진다.
[수학식1]
Figure 112018002682618-pat00009
여기서, 디랙(Dirac)의 켓 벡터(ket vector)
Figure 112018002682618-pat00010
은 0(1)에 해당하는 큐빗(qubit)의 양자상태를 나타내고, 복소수 α와 β는 양자 확률 진폭을 나타내므로,
Figure 112018002682618-pat00011
이다. 이 큐빗 정의에 따라 양자 정보 공간은 힐버트(Hilbert) 공간이 된다.
고전적 조건부 비트 플립 게이트 X는 고전적 제어 입력 비트 d에 의해 제어되는 단일 큐빗 단위 연산이기도 하다. 본 발명에서 [수학식2]와 같이 부정 제어(negated control)(d=0)를 위한 조건부 비트 플립 게이트 XNC가 사용된다.
[수학식2]
Figure 112018002682618-pat00012
2개 이상의 큐빗은 텐서곱(tensor product) 공간으로서 다차원 힐버트 공간을 생성할 수 있다.
예를 들어, 2개의 큐빗 상태는 양자 상태 정보
Figure 112018002682618-pat00013
,
Figure 112018002682618-pat00014
을 유지할 수 있다.
조건부 위상 플립 게이트 즉 조건부 Z-게이트(CZ)는 일반적으로 다중 큐빗 단위 연산자로서 모든 큐빗들이
Figure 112018002682618-pat00015
상태에 있는 큐빗들에 텐서곱 상태의 부호를 반대로 바꾼다. 예를 들어, 2 큐빗 조건부 Z-게이트(CZ) 연산은 [수학식3]과 같다.
[수학식3]
Figure 112018002682618-pat00016
도 2는 본 발명에서 조건부 Z-게이트(CZ)를 갖는 양자 RAM(QRAM) (장치 또는 시스템)을 구성하기 위한 구조의 블록도이다. 이를 기초로 양자 RAM(QRAM)에서 클래스 정보 및 양자 중첩을 입력하는 방법을 설명한다.
조건부 Z-게이트(CZ)를 이용한 양자 RAM(QRAM) 모델의 효율적인 아키텍처 설계가 도 2에 도시되어 있으며, 고전적 데이터
Figure 112018002682618-pat00017
,
Figure 112018002682618-pat00018
를 쓰고 중첩하는 방법을 나타낸다. 여기서 비트 시퀀스는 빅 엔디안(big-endian) 규칙을 따른다. 이때 n 큐빗 정보에 대한 양자 RAM(QRAM) 연산을 시작하기 위해, (n+1) 큐빗들은
Figure 112018002682618-pat00019
로 준비되고, 하다마드 게이트 H(210)에 의해 하다마드 변환이 이루어져 먼저 [수학식4]와 같은 양자 상태 정보
Figure 112018002682618-pat00020
이 산출된다. 하다마드 게이트 H(210)는 도면과 같이 n(자연수) 비트의 입력 데이터
Figure 112018002682618-pat00021
에 대하여
Figure 112018002682618-pat00022
상태의 (n+1) 큐빗들에 대한 하다마드 변환을 수행하는 (n+1)개의 하다마드 게이트를 포함한다.
[수학식4]
Figure 112018002682618-pat00023
마지막 큐빗 즉 n(자연수)번째 큐빗
Figure 112018002682618-pat00024
은 n 개의 큐빗으로만 정보를 저장하려 했을 때 다음 프로세스에서 발생하는 비고유 글로벌(non-unique global) 위상 정보로 나타나는 앨리어싱(aliasing) 문제를 제거하기 위해 추가된다. 즉, 비고유 글로벌(non-unique global) 위상 정보에 의한 앨리어싱(aliasing)을 방지하기 위하여, 입력 데이터
Figure 112018002682618-pat00025
의 비트 수 보다 1이상 더 많은
Figure 112018002682618-pat00026
상태의 안실라(ancilla) 큐빗들을 이용한다. 경우에 따라서는 입력 데이터
Figure 112018002682618-pat00027
의 비트 수 만큼의
Figure 112018002682618-pat00028
상태의 큐빗들이 이용될 수도 있다. 이후 정규화 계수
Figure 112018002682618-pat00029
은 표현의 단순화를 위해 무시된다. 또한, i번째 고전적 데이터 입력이
Figure 112018002682618-pat00030
로 주어지면, 개별 데이터 비트들에 대해 XNC(220)를 이용한 변환에 따라 [수학식5]와 같이 조건부 비트 플립(flip) 변환이 이루어져 양자 상태 정보
Figure 112018002682618-pat00031
이 산출된다.
[수학식5]
Figure 112018002682618-pat00032
이후 (n+1)-큐빗의 조건부 위상조정 게이트인 조건부 Z-게이트(CZ)(230)는, 조건부 비트 플립 게이트 XNC(220) 출력에 대해, 위에서 기술한 [수학식3]과 같이
Figure 112018002682618-pat00033
상태에 있는 큐빗들에 텐서곱 상태의 부호를 반대로 바꾸는 로컬 위상 변환을 통해 [수학식6]과 같이 양자 상태 정보
Figure 112018002682618-pat00034
이 산출된다.
[수학식6]
Figure 112018002682618-pat00035
다음에 조건부 비트 플립 게이트 XNC(240)를 이용한 변환에 따라
Figure 112018002682618-pat00036
상태를 제외한 모든 큐빗을 복귀시켜서, [수학식7]과 같이 양자 상태 정보
Figure 112018002682618-pat00037
이 산출된다.
[수학식7]
Figure 112018002682618-pat00038
이와 같이 n개의 i번째 데이터 벡터
Figure 112018002682618-pat00039
를 쓰고 등록 저장할 수 있다. 같은 방법으로 n개의 (i+1)번째 데이터 벡터
Figure 112018002682618-pat00040
가 중첩되어 [수학식8]과 같이 양자 상태 정보
Figure 112018002682618-pat00041
이 산출되어 등록 저장될 수 있다.
[수학식8]
Figure 112018002682618-pat00042
즉, 제2입력 데이터
Figure 112018002682618-pat00043
를 제1입력 데이터
Figure 112018002682618-pat00044
와 중첩된 양자 상태의 데이터를 산출하기 위하여, 양자 RAM(QRAM)은 위의 240 뒤에, 조건부 비트 플립 게이트 XNC(240)의 출력과 제2입력 데이터
Figure 112018002682618-pat00045
의 각 비트 간에 위와 같이 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트 XNC(250); 제3조건부 비트 플립 게이트 XNC(250) 출력에 대해
Figure 112018002682618-pat00046
상태에 있는 큐빗들에 텐서곱 상태의 부호를 반대로 바꾸는 조건부 Z-게이트(260); 조건부 Z-게이트(260)의 출력과 제2입력 데이터
Figure 112018002682618-pat00047
의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트(270)를 포함할 수 있다.
결과적으로 이와 같은 양자 RAM(QRAM) 모델은 양자 푸리에(Fourier) 변환 등과 같은 양자 연산에 의해 동시에 병렬 처리될 수 있는 양자 중첩에 의한 2n 데이터를 등록할 수 있다.
위에 기술한 고전적 정보를 양자 정보로 등록함에 있어서 최초의 정보 기록 단계, 즉 하다마드 연산 직후의 단계에서는 조건부 비트 플립 게이트 XNC(220)이 생략될 수 있다. 또한 이미 알려진 다수의 고전적 정보를 순차적으로 등록함에 있어 조건부 비트 플립 게이트 XNC(240)과 조건부 비트 플립 게이트 XNC(250) 중 연속하여 비트 플립 게이트 동작이 두 번 (2회) 발생하게 되는 경우는 두 번의 동작을 동시에 모두 생략할 수 있다. 이와 같은 원리는 하기의 340, 350 등의 동작 등 이하 도 3 내지 도 7의 경우에도 유사 부분에서 유사하게 적용될 수 있다.
조건부 비트 플립 게이트 또는 조건부 NOT 게이트 (CNOT)로 양자 RAM(QRAM)의 또 다른 구현이 가능하다. 조건부 NOT 게이트 (CNOT)는 다중 큐빗 단위 연산자로서,
Figure 112018002682618-pat00048
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱(tensor product) 상태의 목표 큐빗의 비트 상태를 반대의 상태로 바꾼다. 예를 들어, 2 큐빗 조건부 NOT 게이트 (CNOT) 연산은 [수학식9]와 같다.
[수학식9]
Figure 112018002682618-pat00049
도 3은 본 발명의 조건부 NOT 게이트 (CNOT)를 갖는 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다. 이를 기초로 양자 RAM(QRAM)에서 클래스 정보 및 양자 중첩을 입력하는 방법을 설명한다.
조건부 NOT 게이트 (CNOT)를 이용한 양자 RAM(QRAM) 모델의 효율적인 아키텍처 설계는 도 3에 도시되어 있으며, 고전적 데이터
Figure 112018002682618-pat00050
,
Figure 112018002682618-pat00051
를 쓰고 중첩하는 방법을 나타낸다. 여기서 비트 시퀀스는 빅 엔디안(big-endian) 규칙을 따른다. 이때 n 큐빗 정보에 대한 양자 RAM(QRAM) 연산을 시작하기 위해, (n+1) 큐빗들은
Figure 112018002682618-pat00052
로 준비되고, 하다마드 게이트 H(310)에 의해 먼저 [수학식10]과 같은 양자 상태 정보
Figure 112018002682618-pat00053
이 산출된다. 여기서, 하다마드 게이트는, n(자연수) 비트의 입력 데이터
Figure 112018002682618-pat00054
에 대하여
Figure 112018002682618-pat00055
상태의 n 큐빗들에 대한 하다마드 변환을 수행하는 n개의 하다마드 게이트를 포함한다.
[수학식10]
Figure 112018002682618-pat00056
마지막 큐빗 또는 n번째 큐빗
Figure 112018002682618-pat00057
은 조건부 NOT 게이트 (CNOT)의 목표 큐빗으로 추가되고, 다음 프로세스에서 데이터 벡터의 등록을 기록하기 위해 준비된다. 이 모델에서 중첩 상태에 있는 텀(term)의 수는 조건부 NOT 게이트 (CNOT) QRAM 아키텍처의 경우 2n이다. 이후 정규화 계수
Figure 112018002682618-pat00058
은 표현의 단순화를 위해 무시된다. 또한, i번째 고전적 데이터 입력이
Figure 112018002682618-pat00059
로 주어지면, 개별 데이터 비트들에 대한 XNC(320)를 이용한 변환에 따라 [수학식11]과 같이 양자 상태 정보
Figure 112018002682618-pat00060
이 산출된다.
[수학식11]
Figure 112018002682618-pat00061
이후 (n+1)-큐빗 조건부 위상조정 게이트인 조건부 NOT 게이트 (CNOT), 즉 토폴리(Toffoli) 게이트(330)는, 위에서 기술한 [수학식9]과 같이
Figure 112018002682618-pat00062
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗의 비트 상태를 반대로 바꾸는 로컬 위상의 변경으로 [수학식12]와 같이 양자 상태 정보
Figure 112018002682618-pat00063
이 산출된다.
[수학식12]
Figure 112018002682618-pat00064
다음에 조건부 비트 플립 게이트 XNC(340)를 이용한 제어에 따라
Figure 112018002682618-pat00065
상태를 제외한 모든 큐빗을 복귀시켜서, [수학식13]과 같이 양자 상태 정보
Figure 112018002682618-pat00066
이 산출된다.
[수학식13]
Figure 112018002682618-pat00067
이와 같이 n개의 i번째 데이터 벡터
Figure 112018002682618-pat00068
를 쓰고 등록 저장할 수 있다. 같은 방법으로 n개의 (i+1)번째 데이터 벡터
Figure 112018002682618-pat00069
가 중첩되어 [수학식14]와 같이 양자 상태 정보
Figure 112018002682618-pat00070
이 산출되어 등록 저장될 수 있다.
[수학식14]
Figure 112018002682618-pat00071
즉, 제2입력 데이터
Figure 112018002682618-pat00072
를 제1입력 데이터
Figure 112018002682618-pat00073
와 중첩된 양자 상태의 데이터를 산출하기 위하여, 양자 RAM(QRAM)은 조건부 비트 플립 게이트 XNC(340)의 출력과 제2입력 데이터
Figure 112018002682618-pat00074
의 각 비트 간에 위와 같이 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트 XNC(350); 상기 제3조건부 비트 플립 게이트 XNC(350) 출력에 대해
Figure 112018002682618-pat00075
상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗의 비트 상태를 반대로 바꾸는 조건부 Z-게이트(360); 조건부 Z-게이트(360)의 출력과 제2입력 데이터
Figure 112018002682618-pat00076
의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트(370)를 포함할 수 있다.
결과적으로 이와 같은 양자 RAM(QRAM) 모델은 양자 연산에 의해 동시에 병렬 처리될 수 있는 양자 중첩에 의한 2n 데이터를 등록할 수 있다.
등록된 데이터의 독출은 중첩된 데이터 중에서 목표 패턴을 찾아야하기 때문에 복잡하다. 일반적으로 Grover의 검색 알고리즘을 적용할 수 있고 비용이
Figure 112018002682618-pat00077
인 QDB에서 쿼리 데이터가 있는지 여부를 검색할 수 있다.
도 4는 본 발명의 비균일 가중치를 갖는 데이터의 등록을 위한 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
텐서곱 기반으로 표현된 비균일 가중치를 갖는 고전적인 데이터는 복소 확률 진폭(complex probability amplitude)에서도 중첩될 수 있다. 이는 주어진 데이터와 그 정규화된 발생 빈도를
Figure 112018002682618-pat00078
, pi로 나타낼 수 있고,
Figure 112018002682618-pat00079
이다. 이러한 데이터를 도 4와 같은 양자 RAM(QRAM)을 이용하여 등록할 수 있다.
이러한 데이터를 도 4와 같은 양자 RAM(QRAM)에 등록하기 위하여, 회전 연산 행렬
Figure 112018002682618-pat00080
이 적용된 게이트가 추가될 수 있고
Figure 112018002682618-pat00081
이며, 이는 위의 조건부 Z-게이트(CZ)(220/240)(또는 조건부 NOT 게이트(CNOT)(320/340)) 이전 또는 이후에 적용될 수 있다.
도 4에서 양자 상태 정보
Figure 112018002682618-pat00082
의 양자 상태에 대한 값은 중첩되어 [수학식15]와 같이 산출되어 등록 저장될 수 있다.
[수학식15]
Figure 112018002682618-pat00083
여기서,
Figure 112018002682618-pat00084
,
Figure 112018002682618-pat00085
이다.
이후 조건부 Z-게이트(CZ)가 적용되어 [수학식16]과 같이 양자 상태 정보
Figure 112018002682618-pat00086
이 산출되어 등록 저장된다.
[수학식16]
Figure 112018002682618-pat00087
여기서,
Figure 112018002682618-pat00088
,
Figure 112018002682618-pat00089
이기 때문에 [수학식17]과 같이 양자 상태 정보
Figure 112018002682618-pat00090
이 산출된다.
[수학식17]
Figure 112018002682618-pat00091
이와 같이 i번째 데이터 벡터
Figure 112018002682618-pat00092
, θ(i)를 쓰고 등록 저장할 수 있다. 같은 방법으로 (i+1)번째 데이터 벡터
Figure 112018002682618-pat00093
, θ(i+1)가 중첩되어 [수학식18]과 같이 양자 상태 정보
Figure 112018002682618-pat00094
이 산출되어 등록 저장될 수 있다.
[수학식18]
Figure 112018002682618-pat00095
도 5는 본 발명의 복소 확률 진폭을 갖는 데이터의 등록을 위한 양자 RAM(QRAM)을 구성하기 위한 구조의 블록도이다.
도 5와 같이, 입력 데이터가 복소 확률 진폭
Figure 112018002682618-pat00096
과 관련되어 있으면 일반화된 조건부 회전 게이트
Figure 112018002682618-pat00097
,
Figure 112018002682618-pat00098
를 사용하여 위에서 기술한 바와 같은 방식과 유사하게 확장할 수 있다. 예를 들어, 조건부 위상조정 게이트(230, 260, 330, 360)는, 조건부 회전 게이트
Figure 112018002682618-pat00099
가 되어, 일반화된 블록구면(Bloch Sphere) 상의 복소 확률 진폭 정보
Figure 112018002682618-pat00100
에 대응된 회전을 수행하도록 동작할 수 있다.
제안된 기법의 일반적인 적용 예로서, 양자 데이터베이스(QDB)가 양자 서포트 벡터 머신(QSVM, quantum support vector machine)에서 어떻게 사용될 수 있는지를 고려할 수 있다. 감독 기계 학습(supervised machine learning)을 위한 양자 RAM(QRAM)의 일반화된 모델은 [수학식19]와 같이 레이블 y(i)를 갖는 입력 데이터 벡터
Figure 112018002682618-pat00101
로 구성된 중첩된 학습 데이터 |q>에 대해 주어질 수 있다.
[수학식19]
Figure 112018002682618-pat00102
Figure 112018002682618-pat00103
여기서,
Figure 112018002682618-pat00104
은 훈련 데이터 샘플의 수를 나타낸다.
Figure 112018002682618-pat00105
,
Figure 112018002682618-pat00106
이고(Z+는 양의 정수), N은
Figure 112018002682618-pat00107
을 나타내는 기초 벡터의 수이다.
이러한 양자 데이터베이스(QDB)의 임베딩(embedding) 모델이 도 6에 제시되어 있다. [수학식19]에 해당하는 특정 상태를 얻기 위해 양자 데이터베이스(QDB)를 측정 M = 1의 지연(post selection)과 함께 사용할 수 있다. 도 6과 같이 데이터 레이블을 위한 레이블 u0 (i)에 대한 양자 연산이 위와 같은 양자 데이터 중첩과 함께 동시에 이루어지고 대응하여 등록 저장될 수 있다.
상술한 양자 RAM(QRAM)은 다수의 데이터 집합을 구분하여, 저장, 등록, 수정삭제 등 연산을 처리할 수 있다. 도 7은 두개의 독립된 데이터 집합을 등록하는 방법으로서, n+1 번째 큐빗의 양자정보를 무시하는 연산을 할 때에 n 번째 큐빗을 통하여 등록된 데이터를 독립적으로 구분된 연산을 처리할 수 있고, 반대로도 적용된다. 이 방법으로 두 개 이상의 다수의 데이터 집합을 등록하도록 확장이 가능하다.
예를 들어, 2이상의 데이터 집합
Figure 112018002682618-pat00108
,
Figure 112018002682618-pat00109
을 독립적으로 연산하기 위하여, 도 7과 같이, 입력 데이터의 비트에 대응되는 0부터 n-1까지의
Figure 112018002682618-pat00110
상태의 큐빗 이외에 2이상(도면에는 2개만 도시하였음) 더 많은
Figure 112018002682618-pat00111
상태의 안실라(ancilla) 큐빗들을 이용할 수 있다. 이는 도 5의 구조에서 n+1 번째
Figure 112018002682618-pat00112
큐빗을 추가한 구조이며, 제1조건부 비트 플립 게이트; 조건부 위상조정 게이트; 및 제2조건부 비트 플립 게이트를 포함한 제1연산 구조(710), 및 제1연산 구조(710)와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조(720)가 각각의 해당 조건부 위상조정 게이트에서 안실라 큐빗들을 각각 이용해 위상 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들
Figure 112018002682618-pat00113
,
Figure 112018002682618-pat00114
에 대해 독립적으로 구분된 연산을 처리할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 양자 중첩을 활용한 양자 RAM(QRAM)와 이를 이용한 양자 데이터베이스(QDB)는, O(log N)의 큐빗(qubit)에 다중 데이터 입력을 중첩시키는 방식으로 데이터를 등록하며, 데이터 연산을 위해 양자 게이트 처리에 적용될 수 있는 양자 정보를 어떻게 표현할 것인가에 대한 프로토콜을 갖춘 새롭고 효율적인 양자 메모리, 양자 데이터베이스를 제공할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
양자 데이터베이스(QDB)
양자 RAM(QRAM)
하다마드 게이트 H
조건부 Z-게이트(CZ)
조건부 비트 플립 X
부정 제어를 위한 조건부 비트 플립(XNC)
조건부 NOT 게이트 (CNOT)

Claims (9)

  1. 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는,
    제1입력 데이터의 각 비트에 대응된 각 큐빗에 대한 하다마드 변환을 수행하는 하다마드 게이트;
    상기 하다마드 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트;
    상기 제1조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 조건부 위상조정 게이트;
    상기 조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트
    를 포함하는 양자 데이터베이스.
  2. 제1항에 있어서,
    상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의
    Figure 112018002682618-pat00115
    상태의 큐빗 이외에, 비고유 글로벌(non-unique global) 위상 정보에 의한 앨리어싱(aliasing)을 방지하기 위하여, 상기 제1입력 데이터의 비트 수 보다 1이상 더 많은
    Figure 112018002682618-pat00116
    상태의 안실라(ancilla) 큐빗들을 이용하는 양자 데이터베이스.
  3. 제1항에 있어서,
    상기 양자 메모리는, 제2입력 데이터를 상기 제1입력 데이터와 중첩시킨 양자 상태의 데이터를 산출하기 위하여,
    상기 제2조건부 비트 플립 게이트의 출력과 상기 제2입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제3조건부 비트 플립 게이트;
    상기 제3조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제2조건부 위상조정 게이트;
    상기 제2조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제4조건부 비트 플립 게이트를 더 포함하는 양자 데이터베이스.
  4. 제1항에 있어서,
    상기 하다마드 게이트는, n(자연수) 비트의 상기 제1입력 데이터에 대하여
    Figure 112018002682618-pat00117
    상태의 (n+1) 큐빗들에 대한 하다마드 변환을 수행하는 (n+1)개의 하다마드 게이트를 포함하고,
    상기 조건부 위상조정 게이트는,
    Figure 112018002682618-pat00118
    상태에 있는 큐빗들에 텐서곱 상태의 부호를 반대로 바꾸는 조건부 Z-게이트를 포함하는 양자 데이터베이스.
  5. 제1항에 있어서,
    상기 하다마드 게이트는, n(자연수) 비트의 상기 제1입력 데이터에 대하여
    Figure 112018002682618-pat00119
    상태의 n 큐빗들에 대한 하다마드 변환을 수행하는 n개의 하다마드 게이트를 포함하고,
    상기 조건부 위상조정 게이트는,
    Figure 112018002682618-pat00120
    상태에 있는 모든 제어 큐빗들을 갖는 텐서곱 상태의 목표 큐빗의 비트 상태를 반대로 바꾸는 조건부 NOT-게이트를 포함하는 양자 데이터베이스.
  6. 제1항에 있어서,
    상기 제1조건부 비트 플립 게이트 및 상기 제2조건부 비트 플립 게이트 이전 또는 이후에 각각,
    회전 연산이 적용된 게이트를 더 포함하여 상기 제1입력 데이터 및 정규화된 발생 빈도의 입력을 처리하는 양자 데이터베이스.
  7. 제1항에 있어서,
    상기 조건부 위상조정 게이트는, 일반화된 블록구면(Bloch Sphere) 상의 복소 확률 진폭 정보에 대응된 회전을 수행하는 양자 데이터베이스.
  8. 제1항에 있어서,
    2이상의 데이터 집합을 독립적으로 연산하기 위하여, 상기 제1입력 데이터의 비트에 대응되는 0부터 n-1까지의
    Figure 112018002682618-pat00121
    상태의 큐빗 이외에 2이상 더 많은
    Figure 112018002682618-pat00122
    상태의 안실라 큐빗들을 이용하되,
    상기 제1조건부 비트 플립 게이트; 상기 조건부 위상조정 게이트; 및 상기 제2조건부 비트 플립 게이트를 포함한 제1연산 구조, 및 상기 제1연산 구조와 같은 구조로 직렬 배치된 적어도 1개 이상의 연산구조가,
    각각의 상기 조건부 위상조정 게이트에서 상기 안실라 큐빗들을 각각 이용해 상기 위상 조정을 수행함으로써, 각각의 연산 구조의 입력 데이터들에 대해 독립적으로 구분된 연산을 처리하는 양자 데이터베이스.
  9. 양자 프로세스를 통해 데이터를 저장하고 양자 쿼리에 대한 검색 결과를 제공하기 위한 양자 메모리를 포함하고, 상기 양자 메모리는,
    제1입력 데이터의 각 비트에 대응된 각 큐빗에 대한 하다마드 변환을 수행하는 하다마드 게이트;
    상기 하다마드 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제1조건부 비트 플립 게이트;
    상기 제1조건부 비트 플립 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제1조건부 위상조정 게이트;
    상기 제1조건부 위상조정 게이트 출력에 대해 텐서곱 상태의 위상 조정을 위한 제2조건부 위상조정 게이트;
    상기 제2조건부 위상조정 게이트의 출력과 상기 제1입력 데이터의 각 비트 간에 조건부 비트 플립 변환을 수행하는 제2조건부 비트 플립 게이트
    를 포함하는 양자 데이터베이스.
KR1020180002856A 2017-10-13 2018-01-09 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스 KR102028404B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170132939 2017-10-13
KR20170132939 2017-10-13
KR20170154227 2017-11-17
KR1020170154227 2017-11-17

Publications (2)

Publication Number Publication Date
KR20190041887A KR20190041887A (ko) 2019-04-23
KR102028404B1 true KR102028404B1 (ko) 2019-10-07

Family

ID=66285434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180002856A KR102028404B1 (ko) 2017-10-13 2018-01-09 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스

Country Status (1)

Country Link
KR (1) KR102028404B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098285B1 (ko) * 2018-04-12 2020-04-08 한국과학기술연구원 양자 프로세스 분석 장치 및 방법
KR102100368B1 (ko) 2018-05-17 2020-04-14 한국과학기술원 양자 데이터베이스를 위한 효과적 양자 메모리 구조
KR102515090B1 (ko) * 2019-12-24 2023-03-29 한국과학기술원 오류가 있는 고전적 학습 표본에 대한 패리티 학습 양자 알고리즘, 양자 회로 및 이를 이용한 시스템
KR102543231B1 (ko) * 2020-06-12 2023-06-14 한국과학기술연구원 양자 연산자의 얽힘 생성 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383235B1 (en) 2000-03-09 2008-06-03 Stmicroelectronic S.R.L. Method and hardware architecture for controlling a process or for processing data based on quantum soft computing
US20090010090A1 (en) 2007-07-03 2009-01-08 Seth Lloyd Bucket brigade address decoding architecture for classical and quantum random access memories
WO2009020722A2 (en) 2007-07-03 2009-02-12 Seth Lloyd Quantum private queries

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383235B1 (en) 2000-03-09 2008-06-03 Stmicroelectronic S.R.L. Method and hardware architecture for controlling a process or for processing data based on quantum soft computing
US20090010090A1 (en) 2007-07-03 2009-01-08 Seth Lloyd Bucket brigade address decoding architecture for classical and quantum random access memories
WO2009020722A2 (en) 2007-07-03 2009-02-12 Seth Lloyd Quantum private queries

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Joseph Kerckhof 외 3명. Designing quantum memories with embedded control: photonic circuits for autonomous quantum error correction. 2010년

Also Published As

Publication number Publication date
KR20190041887A (ko) 2019-04-23

Similar Documents

Publication Publication Date Title
KR102100368B1 (ko) 양자 데이터베이스를 위한 효과적 양자 메모리 구조
US20220335284A1 (en) Apparatus and method with neural network
KR102028404B1 (ko) 양자 중첩을 활용한 양자 메모리와 양자 데이터베이스
Zhang et al. NEQR: a novel enhanced quantum representation of digital images
CN111353076B (zh) 训练跨模态检索模型的方法、跨模态检索的方法和相关装置
Young et al. Deep super learner: A deep ensemble for classification problems
US20230214652A1 (en) Method and apparatus with bit-serial data processing of a neural network
Rajesh et al. Quantum convolutional neural networks (QCNN) using deep learning for computer vision applications
US11763153B2 (en) Method and apparatus with neural network operation
Nguyen et al. Advanced capsule networks via context awareness
Li et al. Quantum circuits for calculating the squared sum of the inner product of quantum states and its application
JP2006195587A (ja) ユニタリ行列分解装置、ユニタリ行列分解方法、ユニタリ行列分解プログラム及び記録媒体
Budiman et al. Adaptive convolutional ELM for concept drift handling in online stream data
Zhuang et al. Correlation projection for analytic learning of a classification network
US10997497B2 (en) Calculation device for and calculation method of performing convolution
KR20230132369A (ko) 양자 회로에서의 리소스 감소
US20220269950A1 (en) Neural network operation method and device
Ghosh Comparative analysis of boosting algorithms over mnist handwritten digit dataset
JP4904107B2 (ja) 制御回転ゲート、その決定装置、その決定方法、そのプログラム及びその記録媒体
EP3991105A1 (en) Quantum computing device in a support vector machine algorithm
Valtinos et al. The Gell-Mann feature map of qutrits and its applications in classification tasks
Bosch et al. Neural Networks for Programming Quantum Annealers
US20220261649A1 (en) Neural network-based inference method and apparatus
US20230177820A1 (en) Computing apparatus and method for performing reinforcement learning using multimodal artificial intelligence agent
WO2023221680A1 (zh) 量子态制备电路生成及量子态制备方法、装置和量子芯片

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right