KR102098997B1 - 고온 측정법을 위한 완전 차동 증폭 - Google Patents
고온 측정법을 위한 완전 차동 증폭 Download PDFInfo
- Publication number
- KR102098997B1 KR102098997B1 KR1020177020560A KR20177020560A KR102098997B1 KR 102098997 B1 KR102098997 B1 KR 102098997B1 KR 1020177020560 A KR1020177020560 A KR 1020177020560A KR 20177020560 A KR20177020560 A KR 20177020560A KR 102098997 B1 KR102098997 B1 KR 102098997B1
- Authority
- KR
- South Korea
- Prior art keywords
- differential
- voltage
- output
- primary
- transimpedance
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 34
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 34
- 238000004616 Pyrometry Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000003287 optical effect Effects 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 11
- 238000002310 reflectometry Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000012358 sourcing Methods 0.000 claims 3
- 230000004044 response Effects 0.000 abstract description 9
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000009529 body temperature measurement Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 230000006854 communication Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 241000600039 Chromis punctipinnis Species 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
- G01J5/22—Electrical features thereof
- G01J5/24—Use of specially adapted circuits, e.g. bridge circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4406—Plural ranges in circuit, e.g. switchable ranges; Adjusting sensitivity selecting gain values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4446—Type of detector
- G01J2001/446—Photodiode
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
Abstract
본 개시물은 증폭 섹션에 대한 개선들을 통해, 고온계의 신호대 잡음비를 개선하고, 샘플링 속도를 증가시키고, 동적 범위를 증가시키기 위한 시스템들, 방법들, 및 장치들을 기술한다. 특히, 단일 스테이지 비-차동 증폭기들은 잡음의 비례하는 증가 없이 이득을 증가시키는 차동 증폭기 회로로 대체될 수 있다. 차동 증폭기 회로는 광 검출기로부터 차동 전류를 수신하고 트랜스컨덕턴스 이득을 가지는 것에 응답하여 차동 전압 출력을 생성하는, 병렬로 배열된 트랜스임피던스 증폭기 회로들의 쌍을 포함할 수 있다.
Description
35 U.S.C.§119 하의 우선권 주장
본 특허출원은 "USE OF A FULLY-DIFFERENTIAL FRONT-END, WITH REVERSE BIAS AND BLIND DETECTION SUPPORT TO ACHIEVE A HIGH-SPEED, LOW NOISE, LOW OFFSET, HIGH-GAIN PYROMETER INTERFACE" 의 명칭으로 2014 년 12 월 23 일자로 출원되고, 본 발명의 양수인에게 양도되며 본 명세서에 참조로 명시적으로 통합되는 가출원 제 62096090 호를 우선권 주장한다.
본 개시의 분야
본 개시는 일반적으로 광학 고온 측정법에 관한 것이다. 특히, 그러나 제한 없이, 본 개시는 광학 고온 측정법에서 사용하기 위한 개선된 증폭기에 대한 시스템들, 방법들 및 장치들에 관한 것이다.
제조 환경들에서, 접촉 없이 오브젝트의 온도를 측정하는 것은 복잡하고 어려운 작업인 것으로 증명되었다. 움직이는 오브젝트들은 종종, 터치하기 어렵고 (예컨대, 용해된 사파이어), 너무 뜨거운 오브젝트들은 온도 센서에 손상을 입힐 것이다. 관심 있는 오브젝트는 또한, 접촉에 의해 쉽게 손상될 수도 있고, 따라서 그 온도의 측정을 불가능하게 한다. 높은 온도들을 측정하기 위한 신뢰할 수 있는 수단들은 대장장이들이 쇠를 벼린 (forge) 것과 같이 대장장이들에 의해 사용된 원시 사회의 육안법들로부터, 오늘날 매우 정확한 산업 온도 측정 수단 (예컨대, 광학 고온 측정법) 으로 수세기에 걸쳐 진화하였다.
뜨거운 오브젝트들이 광을 방출하는 현상은 잘 알려져 있다. 더 뜨거울수록, 더 밝다. 사실, 이러한 현상은 다수의 현대 기술들의 더 중요한 초석들 중 하나이다. 이들 중에, 다르게는 광학 고온 측정법으로 알려진 방사성 온도 측정이 있다.
그 시스템의 본질은 관심 있는 오브젝트 또는 타겟이 몇몇 타입의 옵틱스로 보여지는 것이다. 오브젝트는 입력 (광의 세기) 과 출력 (온도 판독치) 간에 알려진 관계를 생성하기 위해 정확히 캘리브레이션된 몇몇 타입의 전자 검출기 상에 영사된다. 출력은 통상적으로 제어 시스템 내로 라우팅되고, 실시간으로 프로세스를 조정하기 위한 피드백으로서 사용된다.
광학 고온계들은 종종, 측정되고 있는 타겟의 검출된 광학 특징을 나타내는 전압을 증가시키기 위해 증폭기를 사용한다. 이들 증폭기들은 아직 적절히 어드레싱되지 않은 광학 고온 측정법에 다양한 도전과제들을 도입한다. 그러므로, 광학 고온계에 대한 개선된 증폭 스테이지가 당업계에서 요구된다.
도면들에 도시된 본 발명의 예시적인 실시형태들이 하기에 요약된다. 이들 및 다른 실시형태들은 상세한 설명 섹션에서 더 충분히 설명된다. 하지만, 본 발명의 개요 또는 상세한 설명에서 설명된 형태들로 본 발명을 한정하도록 의도되지 않음을 이해해야 한다. 당업자는 청구범위에서 표현된 것과 같이 본 발명의 사상 및 범위 내에 있는 다양한 수정들, 등가물들 및 대안적인 구성들이 존재하는 것을 인식할 것이다.
본 개시물의 일 양태는 프라이머리 광 검출기의 애노드에 커플링하기 위해 구성된 제 1 시스템 입력과 프라이머리 광 검출기의 캐소드에 커플링하기 위해 구성된 제 2 시스템 입력을 포함하는, 고온계에서 광학 신호를 증폭하기 위한 완전 차동 증폭기 회로를 특징으로 할 수도 있다. 증폭기 회로는 또한, 프라이머리 광 검출기를 0V 와 역방향 바이어스 사이로 바이어싱하도록 구성되고 제 1 및 제 2 출력을 갖는 프라이머리 바이어싱 회로를 포함하는, 트랜스임피던스 차동 증폭기 스테이지를 포함한다. 트랜스임피던스 차동 증폭기 스테이지는 또한, 제 1 전류 입력과 제 1 트랜스임피던스 전압 출력을 갖는 제 1 트랜스임피던스 증폭기 회로를 포함하며, 여기서, 제 1 전류 입력은 제 1 시스템 입력에 커플링되고, 제 1 바이어스 전압 입력은 프라이머리 바이어싱 회로의 제 1 출력에 커플링되고, 제 1 전압 트랜스임피던스 출력에서의 제 1 전압은 광 전류, ip 에 비례한다. 트랜스임피던스 차동 증폭기 스테이지는 또한, 제 2 전류 입력과 제 2 트랜스임피던스 전압 출력을 갖는 제 2 트랜스임피던스 증폭기 회로를 포함하며, 여기서 제 2 전류 입력은 제 2 시스템 입력에 커플링되고, 제 2 바이어스 전압 입력은 프라이머리 바이어싱 회로의 제 2 출력에 커플링되고, 제 2 전압 트랜스임피던스 출력에서의 제 2 전압은 제 2 시스템 입력과 제 1 시스템 입력 사이를 통과하는 광 전류, ip 에 비례한다. 프라이머리 바이어싱 회로는 제 1 및 제 2 트랜스임피던스 증폭기 회로들에 커플링되어, 0V 내지 역방향 바이어스가 프라이머리 광 검출기에 걸쳐 존재하도록 하고, 제 1 및 제 2 트랜스임피던스 전압 출력들 간의 차이인 프라이머리 차동 출력 전압, v1 은 프로세서에서 온도 또는 반사도 값으로의 컨버전을 위해 구성된다.
다른 양태는 프라이머리 광 검출기, 및 프라이머리 광 검출기에 커플링된 트랜스임피던스 증폭기들의 쌍을 포함하고, 프라이머리 광 검출기에 의해 생성된 광 전류, ip 에 비례하지만 상이한 이득들을 갖는 2 개의 차동 전압 출력들을 가지는 차동 증폭기 회로를 포함하는 고온계 시스템을 특징으로 할 수도 있다. 시스템은 또한, 2 개의 차동 전압 출력들 중 제 1 출력에 커플링되고, 제 1 차동 전압 출력을 대응하는 디지털 값으로 변환하도록 구성되며, 대응하는 디지털 값을 프로세서에 제공하는 제 1 디지털 출력을 가지는 제 1 아날로그-대-디지털 컨버터를 포함한다. 추가로, 시스템은 2 개의 차동 전압 출력들 중 제 2 출력에 커플링되고, 제 2 차동 전압 출력을 대응하는 디지털 값으로 변환하도록 구성되며, 대응하는 디지털 값을 프로세서에 제공하는 제 2 디지털 출력을 가지는 제 2 아날로그 대 디지털 컨버터를 포함한다. 프로세서는 제 1 및 제 2 디지털 출력들에 커플링되고, 제 1 및 제 2 디지털 출력들에 커플링되어 제 1 및 제 2 디지털 출력들 중 어느 것이 프로세서에 의해 프로세싱될 것인지를 선택하도록 구성된 선택기를 가지며, 프로세서는 제 1 및 제 2 디지털 출력들 중 선택된 출력을 온도 또는 반사도 값으로 변환하도록 구성되고, 온도 또는 반사도 값을 제공하는 출력을 갖는다.
본 발명의 다양한 오브젝트들 및 장점들과 더 완전한 이해는 첨부된 도면들과 함께 취득될 경우 다음의 상세한 설명 및 첨부된 청구항들을 참조함으로써 명백하고, 더 용이하게 인식된다.
도 1 은 피드백 저항 Rf 을 갖는 트랜스임피던스 증폭기 및 광 검출기를 갖는 종래의 고온계 시스템을 도시하며, 여기서 이득은 피드백 저항, Rf 에 비례한다.
도 2 는 고온계 시스템의 일 실시형태를 도시한다.
도 3 은 고온계에서 광학 신호를 증폭하기 위한 완전 차동 증폭기 회로의 일 실시형태를 도시한다.
도 4 는 도 3 에서 논의된 차동 트랜스임피던스 증폭 스테이지의 차동 출력에 대하여 2 개의 이득 레벨들을 제공하는 추가의 이득 스테이지들을 갖는 완전 차동 증폭기 회로의 다른 실시형태를 도시한다.
도 5 는 완전 차동 증폭기 회로의 다른 실시형태를 도시한다.
도 6 은 완전 차동 증폭기 회로의 또 다른 실시형태를 도시한다.
도 7 은 완전 차동 증폭기 회로의 세부도를 도시한다.
도 8 은 스위치들이 반전된 상태들을 가지는 도 7 의 세부도를 도시한다.
도 9 는 2 개의 차동 전압 신호들을 아날로그-대-디지털 컨버터들의 쌍에 제공하는 차동 프론트엔드의 추가 실시형태를 도시한다.
도 10 은 고온계 시스템의 일 실시형태를 도시한다.
도 11 은 고온계 시스템의 다른 실시형태를 도시한다.
도 12 는 완전 차동 이중 증폭기 회로를 동작시키는 방법을 도시한다.
도 13 은 기기의 일 실시형태의 도식적인 표현을 도시한다.
도 14 는 프로세싱 챔버 내의 타겟의 온도에 관한 피드백에 기초하여 프로세싱 챔버에서 가열기들을 제어하기 위한 피드백/제어 시스템, 프로세싱 챔버 및 고온계를 도시한다.
도 1 은 피드백 저항 Rf 을 갖는 트랜스임피던스 증폭기 및 광 검출기를 갖는 종래의 고온계 시스템을 도시하며, 여기서 이득은 피드백 저항, Rf 에 비례한다.
도 2 는 고온계 시스템의 일 실시형태를 도시한다.
도 3 은 고온계에서 광학 신호를 증폭하기 위한 완전 차동 증폭기 회로의 일 실시형태를 도시한다.
도 4 는 도 3 에서 논의된 차동 트랜스임피던스 증폭 스테이지의 차동 출력에 대하여 2 개의 이득 레벨들을 제공하는 추가의 이득 스테이지들을 갖는 완전 차동 증폭기 회로의 다른 실시형태를 도시한다.
도 5 는 완전 차동 증폭기 회로의 다른 실시형태를 도시한다.
도 6 은 완전 차동 증폭기 회로의 또 다른 실시형태를 도시한다.
도 7 은 완전 차동 증폭기 회로의 세부도를 도시한다.
도 8 은 스위치들이 반전된 상태들을 가지는 도 7 의 세부도를 도시한다.
도 9 는 2 개의 차동 전압 신호들을 아날로그-대-디지털 컨버터들의 쌍에 제공하는 차동 프론트엔드의 추가 실시형태를 도시한다.
도 10 은 고온계 시스템의 일 실시형태를 도시한다.
도 11 은 고온계 시스템의 다른 실시형태를 도시한다.
도 12 는 완전 차동 이중 증폭기 회로를 동작시키는 방법을 도시한다.
도 13 은 기기의 일 실시형태의 도식적인 표현을 도시한다.
도 14 는 프로세싱 챔버 내의 타겟의 온도에 관한 피드백에 기초하여 프로세싱 챔버에서 가열기들을 제어하기 위한 피드백/제어 시스템, 프로세싱 챔버 및 고온계를 도시한다.
본 개시물은 일반적으로 광학 고온 측정법에 관한 것이다. 특히, 그러나 제한 없이, 본 개시물은 광학 고온 측정법에서 사용하기 위한 개선된 증폭기에 대한 시스템들, 방법들 및 장치들에 관한 것이다.
단어 "예시적인" 은 "예, 예증, 또는 예시로서 기능하는" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 실시형태는 다른 실시형태들에 비해 반드시 선호되거나 유리한 것으로서 해석되는 것은 아니다.
용어 "차동 증폭기 회로" 는 본원에서 2 개의 구동된 입력들을 갖는 증폭기를 의미하는데 사용된다.
용어 "완전 차동 증폭기 회로" 는 본원에서 2 개의 입력 전압들 간의 차이를 증폭하지만 2 개의 입력들에 공통인 임의의 전압은 억제하는 전자 증폭기의 일 타입을 의미하는데 사용된다. [1] 이는 출력이 2 개의 전압들 간의 차이에 이상적으로 비례하는, 2 개의 입력들과 하나의 출력을 갖는 아날로그 회로이다.
용어 "증폭 스테이지" 는 본원에서 하나 이상의 입력들과, 하나 이상의 입력들에 비례하는 하나 이상의 출력들을 갖는 회로 또는 시스템을 지칭하는데 사용된다. 증폭 스테이지는 연산 증폭기들, BJT들, MOSFET들, 등등과 같은 하나 이상의 증폭기들을 포함할 수 있다.
용어 "바이어싱 회로" 는 본원에서 회로 또는 시스템의 다른 부분에 바이어스를 제공하도록 구성된 회로를 지칭하는데 사용된다.
용어 "차동 증폭기 스테이지" 는 본원에서 2 개의 구동된 입력들 및 차동 출력을 갖는 회로를 지칭하는데 사용된다.
용어 "차동 입력" 및 "차동 출력" 은 본원에서 입력 또는 출력이 2 개의 레그들 및 2 개의 레그들 간의 차동 신호를 가지는 것을 표시하는데 사용된다.
용어들 "블라인드 광 검출기", "블라인드 광 전류", "블라인드 비아들", 및 "블라인드 스테이지" 는 모두 프라이머리 광 검출기의 측정들로부터의 누설 전류를 설명하거나 감산하는데 사용되는 증폭기 회로의 양태들을 지칭한다.
용어 "~ 에 커플링된" 은 차단되지 않은 와이어 또는 리드를 통해서와 같이 컴포넌트들 간의 직접적인 접속을 지칭할 수 있거나, 또는 다른 컴포넌트 또는 회로와 같은 컴포넌트들 간의 간접적인 접속을 지칭할 수 있다. 예를 들면, 2 개의 커패시터들은 다이오드 또는 인덕터를 통해 서로 커플링될 수 있다.
종래의 광학 고온계들은 낮은 신호대 잡음비들, 광 검출기에서의 누설 전류에 의해 야기된 에러들에 의해 피해를 받고, 고온 측정법에서 보여지는 광범위의 방출 진폭들을 핸들링할 수 없다. 예를 들어, 광 전류는 10-13 amps 만큼 낮을 수 있기 때문에, 상당한 증폭이 필요하다. 고온 측정법에서 현재 사용되는 단일 스테이지 증폭기들로, 그러한 작은 신호들을 검출하는데 필요한 이득은 매우 큰 피드백 저항, Rf 을 요구한다 (종래의 단일 스테이지 증폭 시스템에 대하여 도 1 을 참조). 도 1 은 피드백 저항 Rf 을 갖는 트랜스임피던스 증폭기 (104) 및 광 검출기 (102) 를 갖는 종래의 고온계 시스템을 도시하며, 여기서 이득은 피드백 저항, Rf 에 비례한다. 고온 측정 상황들에서와 같이 큰 이득이 요구될 경우, Rf 는 종종 그러한 작은 신호들을 보기 위해 매우 커야만 하는 것을 볼 수 있다. 그러나, 큰 Rf 는 또한, 높은 잡음 및 느린 응답에 대응한다. 따라서, 104 와 같은 단일 스테이지 트랜스임피던스 증폭기의 사용은 높은 잡음, 불충분한 이득, 또는 느린 응답에 의해 본질적으로 제한된다.
트랜스임피던스 증폭기 (104) 의 출력은 2 개의 방향들: (1) 추가의 증폭 스테이지 (106) 로의 방향; 또는 (2) 추가의 이득 없이 전기 선택기 (108) 로의 방향으로 통과된다. 한 가지 유의해야할 것은, 이득이 피드백 저항 Rf 의 사이즈에 비례하고, 따라서 증폭된 신호에서 큰 잡음을 발생한다는 것이다. 따라서, 작은 광 전류, ip 를 핸들링하기 위한 필수적인 이득을 달성하기 위해, 상기 시스템은 출력 전압에 비해 과도한 잡음을 도입한다.
도 1 에 도시된 것과 같은 종래의 증폭 방식들에 대한 다양한 수정들을 달성한 후에, 발명자는 이들 문제들이 업계에서 전통적으로 사용된 단일-스테이지 비-차동 증폭기 (예컨대, 104) 에 고유할 수도 있다는 것을 인식하였다. 고온계 설계자들은 항상 단일-스테이지 비-차동 증폭기들을 사용하였지만, 발명자는 완전히 상이한 증폭 구조가 발명자가 고려한 고온계들에서의 단일-스테이지 비-차동 증폭의 고유한 제한들을 극복할 수도 있는지 궁금해 했다.
차동 증폭기들은 차동 증폭기들이 통상적으로 사용되기 때문에 고온계들에서 이전에 사용되지 않았으며, 여기서 측정 범위들은 그 특성이 매우 좁고 (즉, 작은 동적 범위의 측정들이 요구됨) 고속이다. 고온 측정법에서, 광 전류들은 10-13 amps 와 10-6 amps 사이 (7 개 자릿수들) 에서 변화할 수 있고, 따라서 차동 증폭기들은 이러한 타입의 검출에 적합한 것으로 고려되지 않는다. 추가로, 차동 증폭 디바이스들은 추가의 컴포넌트들과 추가의 비용 및 증폭 시스템에 대한 복잡도를 도입한다.
이들 단점들에도 불구하고, 발명자는 고온계에서 광 전류를 측정하기 위한 차동 증폭기 회로를 모델링하였고, 예상외로 유망한 결과들 (즉, 단일-스테이지 비-차동 증폭 스테이지들에서 달성된 것보다 더 낮은 잡음, 더 넓은 동적 범위, 및 더 빠른 응답 샘플링 레이트) 을 목격하였다.
발명자는 또한, 검출기 커패시턴스가 잡음을 감소시키기 위해 광 검출기 상의 역방향 바이어스를 증가시킴으로써 (예컨대, 이는 잡음을 제로 아웃 (zero out) 시킨다) 감소될 수 있는 것을 인식하였다. 그러한 조정의 단점은 광 검출기가 증가된 누설 전류를 증가된 역방향 바이어스의 함수로서 본다는 점이다. 누설 전류는 온도에 의존적이고, (고온계들이 종종 뜨거운 프로세싱 챔버들에 또는 그 근처에 부착되기 때문에) 고온계들이 통상적으로 동작하는 높은 온도들에서, 소프트웨어 기반 정정들 단독으로 누설 전류들을 제외시키는 것은 어렵다. 누설 전류를 설명하기 위해, "블라인드" 바이어스가 광학 / IR 방출 소스로부터 분리된 "블라인드" 광 검출기에 적용되었다. 이러한 방식으로, 블라인드 광 검출기로부터의 전류들은 오직 프라이머리 검출기의 누설 전류들만을 나타내는 것으로 예상되며, 블라인드 광 검출기에 적용된 바이어스가 프라이머리 광 검출기에 적용된 바이어스와 동일하다면, 블라인드 광 검출기로부터의 전류는 프라이머리 광 검출기에서의 누설 전류의 가치 있는 추정치여야만 한다. 그 후에, 바이어싱된 블라인드 광 검출기로부터의 측정들은 측정된 온도에 대한 누설 전류의 영향을 제한하기 위해 프라이머리 광 검출기의 측정들로부터 감산될 수 있다.
종래의 고온 측정법 증폭 방식들에서의 다른 문제점이 또한 도 1 에서 보여질 수 있으며, 상이한 선택가능한 이득들이 요구되는 경우에, 신호 강도에서 넓은 스윙들을 처리하기 위해, 제 2 이득 스테이지 (106) 는 높은 이득 (107) 과 낮은 이득 (109) 출력들이 존재하도록 구현될 수 있다. 선택기 (108), 통상적으로 전기 스위치는 출력들 (107, 109) 중 어느 것이 아날로그-대-디지털 컨버터 (110) (ADC) 로 통과되는지를 선택한다. 프로세싱 동안 측정되고 있는 타겟의 가동 온도들은 높은 이득 출력 (107) 과 낮은 이득 출력 (109) 간의 스위칭이 데이터 출력에서의 섭동들을 야기할 수 있도록 매우 신속하게/급격하게 변화할 수 있다.
데이터에서의 이러한 섭동들을 어드레싱하기 위해, 발명자는 ADC들 (204, 206) 의 쌍을 구현하였고 (도 2 참조), 이들은 각각 ("프론트 엔드"로도 지칭되는) 완전 차동 증폭기 회로 (202) 로부터 차동 출력을 수신하고, 각각 디지털 출력 (216, 218) 을 프로세서 (210) 의 선택기 (208) 에 제공한다. 오직 하나의 증폭된 신호가 프로세서에 도달하는 종래의 방법들과는 다르게, 발명자의 솔루션은 양자의 디지털 출력들 (216, 218) 이 프로세서에 도달할 수 있게 하고, 따라서 이득 스테이지들 간의 선택이 소프트웨어에서 수행되고 임의의 시점에 수행될 수 있게 한다. 이러한 방식으로, 섭동은 선택기 (208) 가 출력들 (216, 218) 사이에서 스위칭할 때, 발생하지 않는다.
지금부터의 논의는 도 2 내지 도 12 에 도시된 시스템들, 방법들, 및 장치의 더 상세한 설명들에 의존한다.
도 2 는 고온계 시스템 (200) 의 일 실시형태를 도시한다. 시스템 (200) 은 바이어싱될 수도 있거나 바이어싱되지 않을 수도 있는 프라이머리 광 검출기 (201) 를 포함할 수 있고, 바이어싱될 경우, 0V 내지 역방향 바이어스 사이에서 바이어싱될 수 있으며, 여기서 역방향 바이어스의 크기는 전혀 제한되지 않는다. 시스템 (200) 은 또한, 연산 증폭기들로부터 구성된 트랜스임피던스 증폭기들의 쌍을 포함할 수 있는 차동 증폭기 회로 (202) 를 포함할 수 있다. 트랜스임피던스 증폭기들의 쌍은, 트랜스임피던스 증폭기들이 프라이머리 광 검출기 (201) 를 통한 광 전류, ip 를 트랜스임피던스 증폭기들의 각각의 출력에서의 전압으로 컨버팅할 수 있도록, 프라이머리 광 검출기 (201) 에 커플링하기 위해 구성될 수 있다. 트랜스임피던스 증폭기들이 병렬로 배열되기 때문에, 그들의 출력은 등가의 이득의 단일-스테이지 비-차동 증폭기보다 더 적은 잡음 (또는 동일한 잡음 레벨에 대하여 더 큰 이득 또는 더 양호한 신호대 잡음비) 을 제공하는 차동 전압일 수 있다. 차동 증폭기 회로 (202) 는 프라이머리 광 검출기 (201) 에 의해 생성된 광 전류, ip 에 비례하는 2 개의 차동 전압 출력들 (212, 214) 을 가질 수 있다. 그러나, 2 개의 차동 전압 출력들 (212, 214) 은 상이한 이득들을 가질 수 있다.
2 개의 차동 전압 출력들 (212, 214) 의 각각은 제 1 ADC (204) 및 제 2 ADC (206) 와 같은 개별 아날로그-대-디지털 컨버터 (ADC) 에 커플링될 수 있다. 제 1 ADC (204) 는 제 1 차동 전압 출력 (212) 을 대응하는 디지털 값으로 변환하도록 구성될 수 있다. 제 1 ADC (204) 는 또한, 대응하는 디지털 값을 프로세서 (210) 에 제공하는 제 1 디지털 출력 (216) 을 가질 수 있다.
제 2 ADC (206) 는 제 2 차동 전압 출력 (214) 을 대응하는 디지털 값으로 변환하도록 구성될 수 있다. 제 2 ADC (206) 는 또한, 대응하는 디지털 값을 프로세서 (210) 에 제공하는 제 2 디지털 출력 (218) 을 가질 수 있다.
프로세서 (210) 는 제 1 및 제 2 디지털 출력들 (216, 218) 에 커플링될 수 있다. 프로세서 (210) 는 제 1 및 제 2 디지털 출력들 (216, 218) 에 커플링된 선택기 (208) (예컨대, 스위치) 를 가질 수 있다. 선택기 (208) 는 제 1 및 제 2 디지털 출력들 (216, 218) 중 어느 것이 프로세서 (210) 에 의해 프로세싱될 것인지를 선택하도록 구성될 수 있다. 추가로, 프로세서 (210) 는 제 1 및 제 2 디지털 출력들 (216, 218) 중 선택된 출력을 온도 또는 반사도 값으로 변환하도록 구성될 수 있고, 온도 또는 반사도 값을 제공하는 출력 (220) 을 가질 수 있다. 통상적으로, 반사도 값들은 타겟의 표면의 반사율을 표시함으로써 온도 측정들을 캘리브레이트하는데 사용된다. 그 후에, 이러한 캘리브레이션은 온도 측정들의 정확도를 개선하는데 사용될 수 있다. 따라서, 온도와 반사도 양자에 대한 측정들이 시스템 (200) 에 의해 실행될 수 있다.
차동 증폭기 회로 (202) 는 프라이머리 광 검출기 (201) 상에 바이어스를 생성하기 위해 배열된 프라이머리 바이어스 회로를 포함할 수 있다. 이러한 바이어스는 0V 부터 오직 검출기 및 요구되는 동적 범위에 의해서만 제한되는 역방향 바이어스까지의 범위를 가질 수 있다. 더 큰 역방향 바이어스는 프라이머리 광 검출기 (202) 에 걸친 커패시턴스를 감소시키고, 잡음을 감소시키며, 더 높은 샘플링 레이트를 가능하게 한다. 그러나, 더 높은 역방향 바이어스는 또한, 더 큰 누설 전류를 의미하며, 따라서 증가된 속도는 증가된 누설 전류들을 핸들링하고 제외시킬 필요가 있다. 그러한 전류들은 이러한 애플리케이션에서 특히 문제가 되며, 이는 그 전류들이 온도에 따라 증가하고 시스템 (200) 의 온도들이 통상적으로 35℃ 와 45℃ 사이 (주변보다 상당히 높음) 에 있기 때문이다.
도 3 은 고온계에서 광학 신호를 증폭하기 위한 완전 차동 증폭기 회로 (300) 의 일 실시형태를 도시한다. 이러한 회로 (300) 는 고속, 고 이득, 낮은 오프셋, 높은 동적 범위, 종래 기술에서 고온 측정 증폭 방식들을 달성하는데 불가능한 것으로 입증된 속성들의 조합일 수 있다. 시스템 (300) 은 이하 설명되는 다수의 구조적 특징들을 통해 이를 달성한다. 우선, 시스템 (300) 은 프라이머리 광 검출기 (302) 의 각각 애노드 및 캐소드에 커플링하도록 구성된 제 1 시스템 입력 (304) 및 제 2 시스템 (306) 을 포함할 수 있다. 제 1 및 제 2 시스템 입력들 (304, 306) 이 프라이머리 광 검출기 (302) 에 커플링될 경우, 광 전류, ip 는 제 2 및 제 1 시스템 입력들 (306, 304) 사이를 통과한다. 다시 말해서, 광 전류, ip 는 도 3 에 도시된 것과 같은 광 검출기 (302) 의 극성과 반대로 동작한다.
회로 (300) 는 또한, 차동 트랜스임피던스 증폭 스테이지 (350) 를 포함할 수 있다. 이러한 제 1 증폭 스테이지 (350) 는 광 전류, ip 를 수신하고 광 전류, ip 를 임의의 트랜스임피던스 이득 (또한 전류로부터 전압으로의 컨버전을 수반하는 이득) 을 이용하여, 차동 전압, vt 으로 컨버팅하도록 구성된 입력들을 갖는다. 차동 트랜스임피던스 증폭 스테이지 (350) 의 사용은 유사한 잡음 및 동적 응답 성능에 대하여, 단일 증폭기 회로와 비교할 때 적어도 2x 이득 인자를 허용한다. 예를 들어, 단일 트랜스임피던스 증폭기 회로가 광 전류, ip 의 10-10 Amp 를 1V 출력으로 컨버팅하는 경우에, 도시된 차동 셋업은 제 1 트랜스임피던스 증폭기 회로 (314) 의 출력 (314) 에서 +1V 및 제 2 트랜스임피던스 증폭기 회로 (320) 의 출력 (322) 에서 -1V 를 생성한다. 여기서 차동 전압, v1 은 2V 이거나, 또는 단일 증폭기가 달성할 수 있는 이득의 2 배이다. 그러나 상기의 증가된 이득에 대한 잡음 페널티 및 동적 응답은 싱글-엔디드 증폭기에서보다 낮다. 따라서, 차동 트랜스임피던스 증폭 스테이지 (350) 는 종래 기술의 고온 측정 증폭 스테이지들보다 더 높은 신호대 잡음비를 생성한다.
차동 트랜스임피던스 증폭 스테이지 (350) 는 제 1 및 제 2 트랜스임피던스 증폭기 회로들 (312, 320) 을 통해 프라이머리 광 검출기 (302) 를 바이어싱하도록 구성된 프라이머리 바이어싱 회로 (308) 를 포함할 수 있다. 프라이머리 바이어싱 회로 (308) 는 요구되지 않고, 일부 실시형태들에서 접지로의 접속으로 대체될 수 있다. 바이어스가 적용될 경우에, 0V 와 몇몇 역방향 바이어스 간의 범위일 수 있다. 프라이머리 바이어싱 회로 (308) 의 극성은 역방향 바이어스가 프라이머리 광 검출기 (302) 에 걸쳐 존재하도록 도시된다. 프라이머리 바이어싱 회로 (308) 는 제 1 및 제 2 출력 (328, 330) 을 가질 수 있다.
차동 트랜스임피던스 증폭 스테이지 (350) 는 또한, 제 1 전류 입력 (316) 과 제 1 트랜스임피던스 전압 출력 (314) 을 갖는 제 1 트랜스임피던스 증폭기 회로 (312) 를 포함할 수 있다. 트랜스임피던스 회로들 (312, 320) 의 일 실시형태의 세부사항들이 도 7 및 도 8 에 도시될 수 있다. 제 1 전류 입력 (316) 은 광 전류, ip 를 수신할 수 있고, 제 1 트랜스임피던스 증폭기 회로 (312) 는 이러한 전류를 제 1 트랜스임피던스 전압 출력 (314) 에서 보여지는 제 1 출력 전압으로 컨버팅할 수 있다.
제 1 전류 입력 (316) 은 제 1 시스템 입력 (304) 에 커플링될 수 있고, 제 1 바이어스 전압 입력 (318) 은 프라이머리 바이어싱 회로 (318) 의 제 1 출력 (328) 에 커플링될 수 있다. 다시 말해서, 제 1 트랜스임피던스 증폭기 회로 (312) 는 2 개의 입력들을 가질 수 있다 - 하나의 입력은 프라이머리 광 검출기 (302) 로부터의 전류를 위한 것이고, 하나의 입력은 프라이머리 바이어싱 회로 (308) 의 제 1 출력 (328) 에서의 바이어스와 동일한 참조 전압을 위한 것이다.
제 1 출력 전압은 제 1 트랜스임피던스 전압 출력 (314) 에서 보여질 수 있고, 이러한 제 1 출력 전압은 광 전류, ip 에 비례할 수 있다.
차동 트랜스임피던스 증폭 스테이지 (350) 는 또한, 제 2 전류 입력 (324) 과 제 2 트랜스임피던스 전압 출력 (322) 을 갖는 제 2 트랜스임피던스 증폭기 회로 (320) 를 포함할 수 있다. 제 2 전류 입력 (324) 은 광 전류, ip 를 수신할 수 있고, 제 2 트랜스임피던스 증폭기 회로 (320) 는 이러한 전류를 제 2 트랜스임피던스 전압 출력 (322) 에서 보여지는 제 2 출력 전압으로 컨버팅할 수 있다.
제 2 전류 입력 (324) 은 제 2 시스템 입력 (306) 에 커플링될 수 있고, 제 2 바이어스 전압 입력 (326) 은 프라이머리 바이어싱 회로 (308) 의 제 2 출력 (330) 에 커플링될 수 있다. 다시 말해서, 제 2 트랜스임피던스 증폭기 회로 (320) 는 2 개의 입력들을 가질 수 있다 - 하나의 입력은 트랜스임피던스 증폭기와 동일하거나 대향하는 방향으로 흐르는 프라이머리 광 검출기 (312) 로부터 소싱된 전류를 위한 것이고, 하나의 입력은 프라이머리 바이어싱 회로 (308) 의 제 2 출력 (330) 에서의 바이어스와 동일한 참조 전압을 위한 것이다.
제 2 출력 전압은 제 2 트랜스임피던스 전압 출력 (324) 에서 보여질 수 있고, 이러한 제 2 출력 전압은 광 전류, ip 에 비례할 수 있지만, 제 1 트랜스임피던스 전압 출력 (314) 에서의 제 1 출력 전압과 반대의 극성을 갖는다. 결과적으로, 차동 전압, v1 은 제 1 또는 제 2 출력 전압의 2 배인 크기를 가지고, 따라서 트랜스임피던스 증폭기 회로가 단독으로 제공할 수 있는 것보다 더 큰 이득을 갖는다.
프라이머리 바이어싱 회로 (308) 는, 0V 내지 역방향 바이어스를 포함하여 그 사이인 값을 가지는 바이어스가 프라이머리 광 검출기 (302) 에 걸쳐 존재하게 하기 위해, 제 1 및 제 2 트랜스임피던스 증폭기 회로들 (312, 320) 에 커플링될 수 있다.
또한 프라이머리 차동 출력 전압으로 불릴 수 있는 차동 출력 전압, v1 은 제 1 및 제 2 트랜스임피던스 전압 출력들 (314, 322) 간의 차이일 수 있다. 추가로, 이러한 차동 전압, v1 은 프로세서에서 온도 또는 반사도 값으로의 컨버전을 위해 구성될 수 있다.
일 실시형태에서, 프라이머리 바이어싱 회로 (308) 는 2 개의 전압 소스들을 포함할 수 있고, 각각의 전압 소스는 프라이머리 광 검출기 (302) 의 일 측에 상반된 바이어스를 적용하도록 구성된다. 하나의 그러한 실시형태가 특히 애노드 바이스 및 캐소드 바이어스를 참조하여 도 9 에 도시될 수 있다.
도 4 는 도 3 에서 논의된 차동 트랜스임피던스 증폭 스테이지 (350) 의 차동 출력에 대하여 2 개의 이득 레벨들을 제공하는 추가의 이득 스테이지들을 갖는 완전 차동 증폭기 회로 (400) 의 다른 실시형태를 도시한다. 증폭기 회로 (400) 는 병렬로 배열된 2 이상의 차동 전압 증폭기 스테이지들 (430, 432) 을 포함할 수 있다. 다시 말해서, 차동 트랜스임피던스 증폭기 스테이지 (350) 의 차동 출력 전압들의 각각은 2 이상의 차동 전압 증폭기 스테이지들 (430, 432) 의 각각에 제공될 수 있다. 오직 2 개의 차동 전압 증폭기 스테이지들 (430, 432) 만이 있지만, 3, 4, 또는 그 이상의 차동 증폭기 스테이지들이 제공될 수 있고, 여기서 각각의 스테이지가 차동 출력 전압 v1 을 수신할 수 있다. 이들 스테이지들의 각각은 상이한 이득을 가질 수 있고, 그들의 출력들 간의 선택은 상이한 광 검출기 전류들, ip 을 핸들링하기 위해 상이한 이득들이 전자적으로 선택될 수 있게 할 수 있다. 2 이상의 차동 전압 증폭기 스테이지들 (430, 432) 의 각각은 차동 전압 출력, v2 및 v3 을 가질 수 있다. 이들 차동 출력들 v2 및 v3 의 각각은, 차동 전압 증폭기 스테이지들 (430, 432) 의 각각에 대한 입력으로서 제공되는 제 1 차동 전압 v1 과 비례할 수 있다.
일 실시형태에서, 차동 전압 증폭기 스테이지들 (430, 432) 의 각각은 병렬로 배열된 2 개의 차동 전압 증폭기들을 포함할 수 있다. 그러한 증폭기들의 쌍들의 하나의 그러한 구성이 도 5 에 도시될 수 있다. 그러나, 이러한 배열은 오직 예시 목적들을 위한 것이며, 2 개의 차동 전압 증폭기 스테이지들 (430, 432) 의 각각 내에서 구현될 수 있는 증폭기들의 타입들 및 다양한 구성들의 범위를 제한하지 않는다. 도 5 에서, 제 1 차동 증폭기 스테이지 (430) 는 내부 피드백을 가지는 2 개의 차동 증폭기들 (534, 536) (예컨대, 차동 계측 증폭기들) 을 포함하지만, 제 2 차동 전압 증폭기 스테이지 (432) 는 외부 피드백을 갖는 2 개의 싱글-엔디드 증폭기들 (538, 540) 을 포함한다. 제 1 차동 증폭기 스테이지 (430) 는 제 2 차동 전압 증폭기 스테이지 (432) 보다 더 높은 이득을 제공한다. 이것이 발생하는 한가지 방식은, 완전한 제 1 차동 전압, v1 을 차동 전압 증폭기들 (534, 536) 의 양자에 제공함으로써 제 1 차동 증폭기 스테이지 (430) 의 차동 전압 출력 v2 이 단일 증폭기의 사용과 비교하여 2x 이득을 이미 인식할 수 있도록 하는 것이다. 추가로, 제 1 차동 전압 출력 v1 의 반전된 버전이 2 개의 차동 증폭기들 (534, 536) 중 하나에 제공된다 (예컨대, v1 의 더 낮은 레그가 증폭기 (534) 의 비-반전 입력에 그리고 증폭기 (536) 의 반전 입력에 제공된다). 입력들의 이러한 반전은 입력들이 반전되지 않는 차동 증폭기들의 병렬 쌍에 걸친 추가의 이득 부스트를 가능하게 한다. 따라서, 제 1 차동 증폭기 스테이지 (430) 의 전체 이득은 싱글-엔디드 증폭기의 약 4x 이다.
제 2 차동 전압 증폭기 스테이지 (432) 는 v1 의 각각의 레그가 제 2 차동 전압 증폭기 스테이지 (432) 내의 증폭기들 (538, 540) 중 오직 하나에만 제공되기 때문에, 이러한 부분적으로 동일한 레벨의 이득을 제공하지 않는다. 추가로, 증폭기들 (538, 540) 은 양자의 비-반전 입력이 접지되기 때문에, 차동 증폭기들이 아니다. 그러므로, 제 1 차동 전압 증폭기 스테이지 (430) 의 차동 출력은 제 2 차동 전압 증폭기 스테이지 (432) 의 차동 출력보다 큰 이득을 가지는 것을 볼 수 있다. 이들 상이한 이득들로 인해, 전압 출력 v2 은 광 전류 ip 가 낮은 경우에 선택될 수 있고, 전압 출력 v3 은 광 전류 ip 가 높을 경우에 선택될 수도 있다.
프로세싱할 출력 전압의 선택은 프로세서 내에서, 특히 프로세서의 선택기에 의해 수행될 수 있다. 예를 들어, 제 1 및 제 2 차동 전압 증폭 스테이지들 (430, 432) 의 차동 전압 출력들은 프로세서 (210) 와 같은 프로세서에 커플링하기 위해 구성될 수 있다. 프로세서 (210) 는 프로세서 (210) 상에 구동중인 소프트웨어 또는 펌웨어로 구현될 수 있는 선택기 (208) 를 가질 수 있다. 선택기 (208) 는, 증폭 이득의 선택이 (도 1 에서의 전기 선택기 (108) 와 비교하여) 전기 스위치의 사용 없이, 따라서 데이터 스트림에서의 섭동 없이 데이터 수집 동안 수행될 수 있도록, 2 이상의 차동 전압 증폭기 스테이지들 (430, 432) 의 출력들 간에 선택하도록 구성될 수 있다.
앞서 언급된 것과 같이, 프라이머리 광 검출기 (302) 에서의 누설 전류는 타겟에 기인할 수 있는 광 전류 ip 의 측정들을 스큐잉할 수 있다. 이는 특히, 프라이머리 광 검출기 (302) 가 주변-이상 온도들을 경험하는 경우, 및 고온 측정 세팅들에서 사용될 때, 주변-이상 온도들이 표준일 때 사실이다. 따라서, 누설 전류가 악화된다. 이러한 고조된 누설 전류를 다루기 위해, 도 6 은 블라인드 광 검출기 (502) 에 걸쳐 블라인드 광 전류를 측정하고, 프라이머리 광 검출기 (302) 를 통해 측정된 전류로부터 결과적인 광 전류, 또는 다크 오프셋 전류, id 를 감산하는 것을 제안한다. 다시 말해서, 실질적으로 모든 방출 소스들로부터 블라인드 광 검출기 (502) 를 격리함으로써 (예컨대, 어두운 인클로저에 블라인드 광 검출기 (502) 를 효율적으로 위치시킴으로써), 블라인드 광 검출기 (502) 에서 임의의 광 전류 또는 다크 오프셋 전류는 누설 전류에 기인할 수 있다. 블라인드 광 검출기 (502) 및 블라인드 광 검출기 (502) 에 걸쳐 인가된 임의의 바이어스가 프라이머리 광 검출기 (302) 및 프라이머리 광 검출기 (302) 에 인가된 바이어스와 매칭된다면, 다크 오프셋 전류, id 는 프라이머리 광 검출기 (302) 에서 누설 전류의 추정치를 나타낼 것이다. 다시 말해서, id 는 누설 전류인 ip 의 일부를 나타낸다. ip 로부터 id 를 감산함으로써, 누설 전류에 대하여 조절되거나 정정된 (즉, ip 로부터 제거된 누설 전류를 갖는) 프라이머리 광 검출기 (302) 에 대한 광 전류에 도달할 수 있다. 실질적으로, 차동 트랜스임피던스 증폭 스테이지 (350) 가 프라이머리 광 전류, ip 의 표시로서 차동 전압 v1 을 생성하기 때문에, 다크 오프셋 전류, id 를 감산하는 것은 (또한 블라인드 차동 전압 출력으로도 지칭되는) 대응하는 차동 전압 출력, v4 을 생성하고 v4 를 v1 로부터 감산하는 것을 의미한다. 그러므로, 식 (1) 은 다크 오프셋 전류 id 에 대하여 부분적으로 정정된 프라이머리 광 전류의 차동 전압 표시자, v5 를 나타낸다.
v5 = v1 - v4 식 (1)
v5 에 도달하기 위해, 차동 전압 v4 은 다크 오프셋 전류, id 에 대하여 획득될 수 있고, 그 후에 v4 는 비교기들 (554, 556) 의 쌍을 통해 v1 으로부터 감산될 수 있다. 차동 연산 증폭기들로서 도시되었지만, 비교기들 (554, 556) 의 쌍은 차동 연산 증폭기들에 제한되는 것이 아니라, 오히려 전압들을 감산할 수 있는 임의의 회로들 또는 디바이스들을 포함할 수 있다.
다크 오프셋 전류, id 는 블라인드 스테이지 (552) 를 통해 차동 전압, v4 으로 바뀔 수 있다. 블라인드 스테이지 (552) 는 본질적으로 또 다른 차동 트랜스임피던스 증폭 스테이지 (350) 이지만, 실질적으로 모든 방출들로부터 격리되는 블라인드 광 검출기 (502) 를 측정하며, 추가로 여기서 블라인드 광 검출기 (502) 는 (임의의 바이어스가 적용되는 것을 가정할 때) 프라이머리 광 검출기 (302) 에 걸쳐 적용된 것과 극성이 반대이다. 따라서, 차동 트랜스임피던스 증폭 스테이지 (350) 와 유사하게, 블라인드 스테이지 (552) 는 제 3 트랜스임피던스 증폭기 회로 (512), 제 4 트랜스임피던스 증폭기 회로 (520), 및 블라인드 바이어싱 회로 (508) 를 포함한다. 블라인드 광 검출기 (502) 는 프라이머리 광 검출기 (302) 와 실질적으로 동일할 수 있다. 블라인드 바이어싱 회로 (508) 는 제 3 트랜스임피던스 증폭기 회로 (512) 의 전압 입력 (518) 에 커플링되고, 제 4 트랜스임피던스 증폭기 회로 (520) 의 전압 입력 (526) 에 커플링될 수 있다. 제 3 트랜스임피던스 증폭기 회로 (512) 는 블라인드 광 검출기 (502) 의 애노드에 커플링된 전류 입력 (516) 을 가질 수 있고, 제 4 트랜스임피던스 증폭기 회로 (520) 는 블라인드 광 검출기 (502) 의 캐소드에 커플링된 전류 입력 (524) 을 가질 수 있다. 트랜스임피던스 증폭 회로들 (512, 520) 이 전압 입력들 (518, 526) 에 대하여 전류 입력들 (516, 524) 의 전압들을 등화하는 것을 시도하기 때문에, 전류 입력들 (516, 524) 의 전압들은 블라인드 바이어싱 회로 (508) 에 의해 적용된 바이어스로 향하는 경향이 있다. 다시 말해서, 블라인드 바이어싱 회로 (508) 가 제 3 트랜스임피던스 증폭 회로 (512) 의 전압 입력 (518) 에 +1V 바이어스를 인가한다면, 전류 입력 (516) 은 +1V 바이어스를 향하는 경향이 있을 것이다. 이러한 방식으로, 블라인드 바이어싱 회로 (508) 는 프라이머리 바이어싱 회로 (308) 가 프라이머리 광 검출기 (302) 를 간접적으로 바이어싱하는 것처럼, 블라인드 광 검출기 (502) 를 간접적으로 바이어싱할 수 있다. 블라인드 바이어싱 회로 (508) 는 프라이머리 바이어싱 회로 (308) 가 프라이머리 광 검출기 (302) 에 인가하는 것처럼, 동등한 크기의 바이어스를 블라인드 광 검출기 (502) 에 인가할 수 있다. 그러한 방식을 구현하기 위한 한가지 방식은, 동일한 바이어스 소스로부터 프라이머리 및 블라인드 바이어싱 회로들 (308, 508) 을 소싱하는 것이다. 일 예로서, 도 9 는 단일 소스가 양자의 바이어스들을 위해 사용되는 일 실시형태를 도시한다. 앞서 언급된 것과 같이, 다크 오프셋 전류, id 는 프라이머리 광 검출기 (302) 에서의 누설 전류의 추정치를 제공한다.
비교기들 (554, 556) 은 각각 차동 입력들의 쌍을 가질 수 있고, 프라이머리 차동 전압 출력, v1 및 블라인드 차동 전압 출력, v4 에 각각 커플링될 수 있다. 비교기들 (554, 556) 은, 비교기들 (554, 556) 의 쌍의 차동 전압 출력, v5 이 프라이머리 차동 전압 출력, v1 및 블라인드 차동 전압 출력, v4 간의 차이와 동일하도록 하는 극성들을 가질 수 있다. 다시 말해서, 비교기들 (554, 556) 은 식 1 을 수행한다.
도 7 은 완전 차동 증폭기 회로 (800) 의 세부도를 도시한다. 도 3 내지 도 6 에 대하여 이전에 논의된 특징들 또는 컴포넌트들과의 유사성을 갖는 그들의 특징들 또는 컴포넌트들은 이전에 설명된 것과 같은 구조 및 기능, 특히 도 7 에 대하여 설명되지 않은 구조 및 기능을 가지는 것으로 가정될 수 있다. 이전의 도면들로부터의 한가지 차이는, 4 개의 트랜스인덕턴스 증폭기 회로들이 본원에서 네거티브 피드백을 갖는 반전 연산 증폭기들로서 도시된다는 점이다. 전류 입력들 (715, 724) 은 연산 증폭기들 (712, 720) 의 반전 입력들에 커플링될 수 있다. 피드백 회로들은 저항들 R1 및 R2 을 포함할 수 있지만, 대부분의 실시형태들에서 R1 = R2 이다. 추가로, 회로 (800) 의 영역들 또는 프라이머리 및 블라인드 스테이지들에 대한 피드백 저항들은 동일해야만 하는 것에 유의하여야만 한다. 이는 프라이머리 광 검출기 (706) 에서 누설 전류를 모방하는 다크 오프셋 전류 id 의 정확성을 개선하는 것을 돕는다.
유의할 다른 세부사항은 스위칭 회로들 (760, 762) 과 전도성 루프들 (772, 774) 의 추가이다. 스위칭 회로들 (760, 762) 은 증폭기 회로 (700) 외부의 프라이머리 광 검출기 (702) 및 블라인드 광 검출기 (703) 를 선택적으로 스위칭하는데 사용될 수 있다. 스위칭 회로들 (760, 762) 은 교번하여 개방되고 폐쇄될 수 있는 2 개의 스위치들 (764, 766, 768, 770) (예컨대, 기계식 릴레이, BJT, MOSFET, JFET, 등) 을 포함할 수 있다. 제 1 스위치들 (764, 768) 이 폐쇄되고 제 2 스위치들 (766, 770) 이 개방될 경우, 프라이머리 광 검출기 (702) 및 블라인드 광 검출기 (703) 은 증폭기 회로 (700) 내로 스위칭된다. 제 2 스위치들 (766, 770) 이 폐쇄되고 제 1 스위치들 (764, 768) 이 개방될 경우, 프라이머리 광 검출기 (704) 및 블라인드 광 검출기 (703) 는 증폭기 회로 (700) 외부에서 스위칭된다 (도 8 참조). 통상적으로, 제 1 스위치들 (764, 768) 은 양자가 개방되거나 양자가 폐쇄되고, 제 2 스위치들 (766, 770) 은 양자가 폐쇄되거나 양자가 개방된다. 일 실시형태에서, 그들은 심지어, 단일 소스 또는 제어기로부터 명령들 또는 제어를 수신할 수 있다.
일 실시형태에서, 제 1 스위치 (764) 는 제 1 시스템 입력 (704) 을 반전 연산 증폭기 (712) 의 제 1 전류 입력 (716) 에 선택적으로 커플링할 수 있다. 전도성 루프들 (772, 774) 은, 제 2 스위치들 (766, 770) 이 폐쇄되고 제 1 스위치들 (764, 768) 이 개방될 때, 전류가 광 검출기들 (702, 703) 에서 흐르게 한다. 제 1 전도성 루프 (772) 는 제 1 및 제 2 시스템 입력들 (704, 706) 사이에 배열될 수 있고, 제 1 및 제 2 시스템 입력들 (704, 706) 을 선택적으로 단락하기 위해 제 2 스위치 (766) 를 포함할 수 있다. 제 2 전도성 루프 (774) 가 유사한 방식으로 배열되고 동작할 수 있다.
광 검출기들 (702, 703) 이 증폭기 회로 (700) 외부에서 스위칭될 경우, 누설 전류 캘리브레이션들이 검출기들 (702, 703) 의 존재 없이 수행될 수 있다. 예를 들어, 도 3 내지 도 6 에서의 트랜스임피던스 증폭기 스테이지들 및 도 7 에서의 반전 연산 증폭기들은 각각 누설 전류들 (또는 오프셋 전류들) 을 생성하고, 이들 누설 전류들은 검출기들 (702, 703) 이 증폭기 회로 (700) 외부에서 스위칭될 때 추정될 수 있다. 이후에, 프로세싱 동안, 검출기들 (702, 703) 없이 존재하는 누설 전류들의 이들 캘리브레이션 측정들과 연관된 전압 또는 전류 오프셋들은 측정들의 정확성을 개선하는데 사용될 수 있다.
스위칭 회로들 (760, 762) 에 대한 제어기 또는 제어기들은 도시되지 않지만, 본 개시물의 일부로서 예상된다.
도 9 는 2 개의 차동 전압 신호들을 아날로그-대-디지털 컨버터들의 쌍에 제공하는 차동 프론트엔드의 추가 실시형태를 도시한다.
도 10 은 고온계 시스템의 일 실시형태를 도시한다.
도 11 은 고온계 시스템의 다른 실시형태를 도시한다.
도 12 는 완전 차동 이중 증폭기 회로를 동작시키는 방법을 도시한다. 방법 (1200) 은 광 전류, ip 의 차동 트랜스임피던스 증폭기 스테이지로/부터의 수신 및 소싱으로 시작할 수 있고, 광 전류, ip 는 프라이머리 광 검출기에 의해 생성된다 (블록 1202). 그 후에, 증폭기 회로는 차동 트랜스임피던스 증폭기 스테이지를 통해 광 전류, ip 를 차동 출력 전압, v1 으로 변환할 수 있다 (블록 1204). 그 후에, 차동 트랜스임피던스 증폭기 스테이지는 제 1 차동 출력 전압, v1 을 병렬로 배열된 차동 전압 증폭기 스테이지들의 쌍에 제공할 수 있다 (블록 1206). 그 후에, 차동 전압 증폭기 스테이지들의 쌍은 제 1 차동 출력 전압, v1 을 상이한 이득들을 갖는 제 2 및 제 3 차동 출력 전압들, v2 및 v3 의 쌍으로 컨버팅할 수 있다 (블록 1208). 2 이상의 차동 전압 증폭기 스테이지들은 다른 실시형태들에서 사용될 수 있다. 그 후에, 증폭기 회로는 아날로그-대-디지털 컨버터들의 쌍을 통한 디지털 신호들로서 제 2 및 제 3 차동 출력 전압들, v2 및 v3 을 프로세서에 제공할 수 있다 (블록 1210). 프로세서에서의 선택기는 전기 선택기 (예컨대, 도 1 에서 108) 의 사용 없이 2 개의 디지털 신호들 중 어느 것을 프로세싱할 것인지를 선택할 수 있고 (블록 1212), 따라서 데이터 스트림에서 스티치들을 회피할 수 있다. 결과적으로, 프로세서는 제 2 및 제 3 차동 출력 전압들, v2 및 v3 중 선택된 전압을 온도 또는 반사도 값으로 컨버팅할 수 있다 (블록 1214).
본원에 설명된 시스템들 및 방법들은 본원에 설명된 특정 물리 디바이스들에 부가하여 기기에서 구현될 수 있다. 도 13 은 기기 (1300) 의 일 실시형태의 도식적인 표현을 도시하며, 기기 (1300) 내에서 명령들의 세트는 디바이스가 본 개시물의 양태들 및/또는 방법들 중 임의의 하나 이상을 수행하거나 실행하게 하기 위해 실행할 수 있다. 도 13 에서의 컴포넌트들은 오직 예들일 뿐이고, 임의의 하드웨어, 소프트웨어, 펌웨어, 내장된 로직 컴포넌트, 또는 본 개시물의 특정 실시형태들을 구현하는 2 이상의 그러한 컴포넌트들의 조합의 사용 또는 기능성의 범위를 제한하지 않는다. 예시된 컴포넌트들의 일부 또는 전부는 기기 (1300) 의 부분일 수 있다. 예를 들어, 기기 (1300) 는 바로 2 개의 비-제한적인 예들로, 범용 컴퓨터 (예컨대, 랩톱 컴퓨터) 또는 내장형 로직 디바이스 (예컨대, FPGA) 일 수 있다.
기기 (1300) 는 2 개의 비-제한적인 예들로, 중앙 프로세싱 유닛 (CPU) 및/또는 FPGA 와 같은 적어도 프로세서 (1301) 를 포함한다. 기기 (1300) 는 또한, 양자가 버스 (1340) 를 통해 서로 그리고 다른 컴포넌트들과 통신하는, 메모리 (1303) 및 스토리지 (1308) 를 포함할 수도 있다. 버스 (1340) 는 또한, 디스플레이 (1332), (예컨대, 키패드, 키보드, 마우스, 스타일러스, 등을 포함할 수도 있는) 하나 이상의 입력 디바이스들 (1333), 하나 이상의 출력 디바이스들 (1334), 하나 이상의 저장 디바이스들 (1335), 및 다양한 비-일시적인 유형의 컴퓨터 판독가능 저장 매체 (1336) 를 서로, 그리고 프로세서 (1301), 메모리 (1303), 및 스토리지 (1308) 와 링크할 수도 있다. 이들 엘리먼트들 모두는 직접 또는 하나 이상의 인터페이스들 또는 어댑터들을 통해 버스 (1340) 에 인터페이싱할 수도 있다. 예를 들어, 다양한 비-일시적인 유형의 컴퓨터 판독가능 저장 매체 (1336) 는 저장 매체 인터페이스 (1326) 를 통해 버스 (1340) 와 인터페이싱할 수 있다. 기기 (1300) 는 하나 이상의 집적 회로들 (IC들), 인쇄 회로 기판들 (PCB들), 모바일 핸드헬드 디바이스들 (예컨대 모바일 텔레폰들 또는 PDA들), 랩톱 또는 노트북 컴퓨터들, 분산된 기기들, 컴퓨팅 그리드들, 또는 서버들을 포함하지만 이에 제한되지 않는 임의의 적절한 물리적 형태를 가질 수도 있다.
프로세서(들) (1301) (또는 중앙 프로세싱 유닛(들)(CPU(들))) 은 명령들, 데이터, 또는 컴퓨터 어드레스들의 일시적인 로컬 저장을 위해 캐시 메모리 유닛 (1302) 을 옵션적으로 포함한다. 프로세서(들) (1301) 은 적어도 하나의 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체 상에 저장된 컴퓨터 판독가능 명령들의 실행을 보조하도록 구성된다. 기기 (1300) 는 하나 이상의 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체, 예를 들어 메모리 (1303), 스토리지 (1308), 저장 디바이스들 (1335), 및/또는 저장 매체 (1336) (예컨대, 판독 전용 메모리 (ROM)) 에 수록된 소프트웨어를 실행하는 프로세서(들) (1301) 의 결과로서 기능성을 제공할 수도 있다. 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체는 특정 실시형태들을 구현하는 소프트웨어를 저장할 수도 있고, 프로세서(들) (1301) 은 소프트웨어를 실행할 수도 있다. 메모리 (1303) 는 (대용량 저장 디바이스(들) (1335, 1336) 와 같은) 하나 이상의 다른 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체로부터 또는 네트워크 인터페이스 (1320) 와 같은 적절한 인터페이스를 통한 다른 소스들로부터 소프트웨어를 판독할 수도 있다. 소프트웨어는 프로세서(들) (1301) 이 본원에 설명되거나 도시된 하나 이상의 프로세스들 또는 하나 이상의 프로세스들의 하나 이상의 단계들을 실행하게 할 수도 있다. 그러한 프로세스들 또는 단계들을 실행하는 것은 메모리 (1303) 에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 지시되는 것과 같은 데이터 구조들을 변경하는 것을 포함할 수도 있다. 일부 실시형태들에서, FPGA 는 본 개시물에 설명된 것과 같은 기능성을 실행하기 위한 명령들을 저장할 수 있다. 다른 실시형태들에서, 펌웨어는 본 개시물에 설명된 것과 같은 기능성을 실행하기 위한 명령들을 포함한다.
메모리 (1303) 는 랜덤 액세스 메모리 컴포넌트 (예컨대, RAM (1304)) (예컨대, 정적 RAM "SRAM", 동적 RAM "DRAM", 등), 판독 전용 컴포넌트 (예컨대, ROM (1305)), 및 이들의 임의의 조합을 포함하지만, 이에 제한되지 않는 다양한 컴포넌트들 (예컨대, 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체) 을 포함할 수도 있다. ROM (1305) 은 데이터 및 명령들을 일방향으로 프로세서(들) (1301) 에 통신하도록 동작할 수도 있고, RAM (1304) 은 데이터 및 명령들을 프로세서(들) (1301) 과 양방향으로 통신하도록 동작할 수도 있다. ROM (1305) 및 RAM (1304) 은 이하 설명되는 임의의 적절한 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체를 포함할 수도 있다. 일부 예시들에서, ROM (1305) 및 RAM (1304) 은 방법 (1200) 을 실행하기 위해 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체를 포함한다. 일 예에서, 예컨대 가동 동안 기기 (1300) 내의 엘리먼트들 간에 정보를 전송하는 것을 돕는 기본 루틴들을 포함하는, 기본 입력/출력 시스템 (1306) (BIOS) 이 메모리 (1303) 에 저장될 수도 있다.
고정된 스토리지 (1308) 는 옵션으로 스토리지 제어 유닛 (1307) 을 통해, 프로세서(들) (1301) 에 양방향으로 접속된다. 고정된 스토리지 (1308) 는 추가의 데이터 저장 용량을 제공하고, 본원에 설명된 임의의 적절한 비-일시적인, 유형의 컴퓨터 판독가능 매체를 또한 포함할 수도 있다. 스토리지 (1308) 는 오퍼레이팅 시스템 (1309), EXEC들 (1310) (실행가능물들), 데이터 (1311), API 애플리케이션들 (1312) (애플리케이션 프로그램들), 등등을 저장하는데 사용될 수도 있다. 예를 들어, 스토리지 (1308) 는 오프셋들이 저장을 위해 구현될 수 있다. 항상은 아니지만 종종, 스토리지 (1308) 는 프라이머리 스토리지 (예컨대, 메모리 (1303)) 보다 느린 (하드 디스크와 같은) 이차 저장 매체이다. 스토리지 (1308) 는 또한, 광학 디스크 드라이브, 솔리드-스테이트 메모리 디바이스 (예컨대, 플래시-기반 시스템들), 또는 상기의 임의의 조합을 포함할 수 있다. 스토리지 (1308) 에서의 정보는 적절한 경우에, 메모리 (1303) 에 가상 메모리로서 통합될 수도 있다.
일 예에서, 저장 디바이스(들) (1335) 은 저장 디바이스 인터페이스 (1325) 를 통해 (예컨대, (도시되지 않은) 외부 포트 커넥터를 통해) 기기 (1300) 와 탈착가능하게 인터페이싱될 수도 있다. 특히, 저장 디바이스(들) (1335) 및 연관된 머신 판독가능 매체는 머신 판독가능 명령들, 데이터 구조들, 프로그램 모듈들, 및/또는 기기 (1300) 용의 다른 데이터의 비휘발성 및/또는 휘발성 저장을 제공할 수도 있다. 일 예에서, 소프트웨어는 저장 디바이스(들) (1335) 상의 머신 판독가능 매체 내에 완전히 또는 부분적으로 상주할 수도 있다. 다른 예에서, 소프트웨어는 프로세서(들) (1301) 내에 완전히 또는 부분적으로 상주할 수도 있다.
버스 (1340) 는 매우 다양한 서브시스템들을 접속한다. 본 명세서에서, 버스에 대한 참조는 적절한 경우에, 공통의 기능을 서빙하는 하나 이상의 디지털 신호 라인들을 함축할 수도 있다. 버스 (1340) 는 임의의 다양한 버스 아키텍처들을 사용하는, 메모리 버스, 메모리 제어기, 주변 버스, 로컬 버스, 및 이들의 임의의 조합들을 포함하지만 이에 제한되지 않는 임의의 몇몇 타입의 버스 구조들일 수도 있다. 일 예로서 그리고 제한 없이, 그러한 아키텍처들은 ISA (Industry Standard Architecture) 버스, 강화된 ISA (EISA) 버스, MCA (Micro Channel Architecture) 버스, VLB (Video Electronics Standards Association local bus), PCI (Peripheral Component Interconnect) 버스, PCI-익스프레스 (PCI-X) 버스, AGP (Accelerated Graphics Port) 버스, HTX (HyperTransport) 버스, SATA (serial advanced technology attachment) 버스, 및 이들의 임의의 조합들을 포함한다.
기기 (1300) 는 또한 입력 디바이스 (1333) 를 포함할 수도 있다. 일 예에서, 기기 (1300) 의 사용자는 커맨드들 및/또는 다른 정보를 입력 디바이스(들) (1333) 을 통해 기기 (1300) 내로 진입할 수도 있다. 입력 디바이스(들) (1333) 의 예들은, 영숫자 입력 디바이스 (예컨대, 키보드), 포인팅 디바이스 (예컨대, 마우스 또는 터치패드), 터치패드, 조이스틱, 게임패드, 오디오 입력 디바이스 (예컨대, 마이크로폰, 음성 응답 시스템, 등), 광학 스캐너, 비디오 또는 스틸 이미지 캡처 디바이스 (예컨대, 카메라), 및 이들의 임의의 조합들을 포함하지만, 이에 제한되지 않는다. 입력 디바이스(들) (1333) 은 직렬, 병렬, 게임 포트, USB, FIREWIRE, THUNDERBOLT, 또는 상기의 임의의 조합을 포함하지만 이에 제한되지 않는 임의의 다양한 입력 인터페이스들 (1323) (예컨대, 입력 인터페이스 (1323)) 을 통해 버스 (1340) 에 인터페이싱될 수도 있다.
특정 실시형태들에서, 기기 (1300) 가 네트워크 (1330) 에 접속될 때, 기기 (1300) 는 네트워크 (1330) 에 접속된, 모바일 디바이스들 및 기업 시스템들과 같은 다른 디바이스들과 통신할 수도 있다. 기기 (1300) 로/부터의 통신들은 네트워크 인터페이스 (1320) 를 통해 전송될 수도 있다. 예를 들어, 네트워크 인터페이스 (1320) 는 네트워크 (1330) 로부터 (인터넷 프로토콜 (IP) 패킷들과 같은) 하나 이상의 패킷들의 형태로 (다른 디바이스들로부터의 요청들 또는 응답들과 같은) 인입하는 통신들을 수신할 수도 있고, 기기 (1300) 는 인입하는 통신들을 프로세싱을 위해 메모리 (1303) 에 저장할 수도 있다. 기기 (1300) 는 유사하게, 메모리 (1303) 에서 하나 이상의 패킷들의 형태로 그리고 네트워크 인터페이스 (1320) 로부터 네트워크 (1330) 로 통신되는 (다른 디바이스들로의 요청들 또는 응답들과 같은) 인출하는 통신들을 저장할 수도 있다. 프로세서(들) (1301) 은 프로세싱을 위해 메모리 (1303) 에 저장된 이들 통신 패킷들에 액세스할 수도 있다.
네트워크 인터페이스 (1320) 의 예들은 네트워크 인터페이스 카드, 모뎀, 및 이들의 임의의 조합을 포함하지만, 이들에 제한되는 것은 아니다. 네트워크 (1330) 또는 네트워크 세그먼트 (1330) 의 예들은 광역 네트워크 (WAN) (예컨대, 인터넷, 기업 네트워크), 로컬 영역 네트워크 (LAN) (예컨대, 오피스, 빌딩, 캠퍼스 또는 다른 상대적으로 소형의 지리적 공간과 연관된 네트워크), 전화 네트워크, 2 개의 컴퓨팅 디바이스들 간의 직접적인 접속, 및 이들의 임의의 조합들을 포함하지만, 이에 제한되지 않는다. 네트워크 (1330) 와 같은 네트워크는 유선 및/또는 무선 통신 모드를 채용할 수도 있다. 일반적으로, 임의의 네트워크 토폴로지가 사용될 수도 있다.
정보 및 데이터는 디스플레이 (1332) 를 통해 디스플레이될 수 있다. 디스플레이 (1332) 의 예들은, 액정 디스플레이 (LCD), 유기 액정 디스플레이 (OLED), 음극선관 (CRT), 플라즈마 디스플레이, 및 이들의 임의의 조합들을 포함하지만, 이에 제한되지 않는다. 디스플레이 (1332) 는 프로세서(들) (1301), 메모리 (1303), 및 고정된 스토리지 (1308) 뿐만 아니라, 다른 디바이스들, 예컨대 입력 디바이스(들) (1333) 에 버스 (1340) 를 통해 인터페이싱할 수 있다. 디스플레이 (1332) 는 비디오 인터페이스 (1322) 를 통해 버스 (1340) 에 링크되고, 디스플레이 (1332) 와 버스 (1340) 간의 데이터의 전송은 그래픽 제어 (1321) 를 통해 제어될 수도 있다.
디스플레이 (1332) 에 부가하여, 기기 (1300) 는 오디오 스피커, 프린터, 및 이들의 임의의 조합들을 포함하지만 이에 제한되지 않는 하나 이상의 다른 주변 출력 디바이스들 (1334) 을 포함할 수도 있다. 그러한 주변 출력 디바이스들은 출력 인터페이스 (1324) 를 통해 버스 (1340) 에 접속될 수도 있다. 출력 인터페이스 (1324) 의 예들은 직렬 포트, 병렬 접속, USB 포트, FIREWIRE 포트, THUNDERBOLT 포트, 및 이들의 임의의 조합들을 포함하지만, 이에 제한되지 않는다.
부가적으로 또는 대안적으로, 기기 (1300) 는 본원에 설명되거나 도시된 하나 이상의 프로세스들 또는 하나 이상의 프로세스들의 하나 이상의 단계들을 실행하기 위해 소프트웨어와 함께 또는 소프트웨어 대신 동작할 수도 있는, 하드와이어링된 또는 그렇지 않으면 회로에 수록된 로직의 결과로서 기능성을 제공할 수도 있다. 본 개시물에서 소프트웨어에 대한 참조는 로직을 포괄할 수도 있고, 로직에 대한 참조는 소프트웨어를 포괄할 수도 있다. 추가로, 비-일시적인, 유형의 컴퓨터 판독가능 매체에 대한 참조는 적절한 경우에, 실행을 위한 소프트웨어를 저장하는 (IC 와 같은) 회로, 실행을 위한 로직을 수록하는 회로, 또는 이들 양자를 포괄할 수도 있다. 예를 들어, 비-일시적인, 유형의 컴퓨터 판독가능 매체는 하나 이상의 하나 이상의 FPGA들, 고정된 로직, 아날로그 로직, 또는 상기의 임의의 조합을 포괄할 수도 있다. 본 개시물은 소프트웨어, 하드웨어, 또는 이들 양자의 임의의 적절한 조합을 포괄할 수도 있다.
당업자라면, 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자계 또는 자성 입자, 광계 또는 광자, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.
본 명세서 내에서, 동일한 참조 문자들은 단말들, 신호 라인들, 와이어들, 등등과 그들의 대응하는 신호들을 지칭하는데 사용될 수도 있다. 이와 관련하여, 용어들 "신호", "와이어", "접속물", "단말", 및 "핀" 은 본 명세서 내에서 가끔 상호교환가능하게 사용될 수도 있다. 용어들 "신호", "와이어", 등은 하나 이상의 신호들, 예컨대 단일 와이어를 통한 단일 비트의 운반 또는 다수의 병렬 와이어들을 통한 다수의 병렬 비트들의 운반을 나타낼 수 있음이 또한 인식되어야만 한다. 추가로, 각각의 와이어 또는 신호는 경우에 따라 신호 또는 와이어에 의해 접속된 2 이상의 컴포넌트들 간의 양방향 통신을 나타낼 수도 있다.
당업자는 본 명세서에 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양자의 조합으로서 구현될 수도 있음을 추가로 인식할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지의 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다. 당업자라면, 상기 상술한 기능성을 각각의 특정 어플리케이션에 대해 다양한 방식으로 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 이해되어서는 안 된다.
본 명세서에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 디바이스, 별개의 게이트 또는 트랜지스터 로직, 별개의 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계되는 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 연계한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
본 명세서에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈, 디지털 로직 디바이스들로서 구현되는 소프트웨어 모듈에서, 또는 이들의 조합에서 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 탈착가능 디스크, CD-ROM, 또는 업계에 공지된 임의의 다른 형태의 비-일시적인, 유형의 컴퓨터 판독 저장 매체 내에 상주할 수도 있다. 예시적인 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체는 프로세서에 커플링되어, 프로세서가 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체로부터 정보를 판독하거나 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체에 정보를 기록할 수 있다. 대안에서, 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말기에 상주할 수도 있다. 대안에서, 프로세서와 비-일시적인, 유형의 컴퓨터 판독가능 저장 매체는 사용자 단말기에서 개별 컴포넌트들로서 상주할 수도 있다. 일부 실시형태들에서, 소프트웨어 모듈은 소프트웨어 모듈로 프로그래밍될 시 FPGA 에서와 같은 디지털 로직 컴포넌트들로서 구현될 수도 있다.
개시된 실시형태들의 이전 설명은 당업자로 하여금 본 발명을 제조 또는 이용하게 할 수 있도록 제공된다. 이러한 실시형태들에 대한 다양한 수정예들이 당업자에게는 자명할 것이고, 본원에서 정의된 일반적인 원칙들은 본 발명의 취지와 범위를 벗어나지 않으면서 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 본원에 보여진 실시형태들로 제한되도록 의도된 것은 아니며 본원의 개시된 원칙들과 신규의 특징들과 일치하는 최광의 범위에 따르도록 의도된다.
Claims (17)
- 고온계에서 광학 신호를 증폭하기 위한 고속, 고 신호대 잡음비, 고 이득, 저-오프셋 및 고 동적 범위의 완전 차동 증폭기 회로로서,
프라이머리 광 검출기의 애노드에 커플링하기 위해 구성된 제 1 시스템 입력;
상기 프라이머리 광 검출기의 캐소드에 커플링하기 위해 구성된 제 2 시스템 입력으로서, 상기 제 1 시스템 입력 및 상기 제 2 시스템 입력이 상기 프라이머리 광 검출기에 커플링될 경우, 광 전류, ip 는 상기 제 2 시스템 입력과 상기 제 1 시스템 입력 사이를 통과하는, 상기 제 2 시스템 입력; 및
트랜스임피던스 차동 증폭기 스테이지를 포함하며,
상기 트랜스임피던스 차동 증폭기 스테이지는,
상기 프라이머리 광 검출기를 0V 와 역방향 바이어스 사이로 바이어싱하도록 구성되고 제 1 출력 및 제 2 출력을 갖는 프라이머리 바이어싱 회로;
제 1 전류 입력과 제 1 트랜스임피던스 전압 출력을 갖는 제 1 트랜스임피던스 증폭기 회로로서, 상기 제 1 전류 입력은 상기 제 1 시스템 입력에 커플링되고, 제 1 바이어스 전압 입력이 상기 프라이머리 바이어싱 회로의 상기 제 1 출력에 커플링되고, 그리고 제 1 전압 트랜스임피던스 출력에서의 제 1 전압은 상기 광 전류, ip 에 비례하는, 상기 제 1 트랜스임피던스 증폭기 회로; 및
제 2 전류 입력과 제 2 트랜스임피던스 전압 출력을 갖는 제 2 트랜스임피던스 증폭기 회로로서, 상기 제 2 전류 입력은 상기 제 2 시스템 입력에 커플링되고, 제 2 바이어스 전압 입력이 상기 프라이머리 바이어싱 회로의 상기 제 2 출력에 커플링되고, 그리고 제 2 전압 트랜스임피던스 출력에서의 제 2 전압은 상기 제 2 시스템 입력과 상기 제 1 시스템 입력 사이를 통과하는 상기 광 전류, ip 에 비례하는, 상기 제 2 트랜스임피던스 증폭기 회로
를 포함하고,
상기 프라이머리 바이어싱 회로는, 0V 내지 역방향 바이어스가 상기 프라이머리 광 검출기에 걸쳐 존재하도록 하기 위해, 상기 제 1 및 제 2 트랜스임피던스 증폭기 회로들에 커플링되고, 그리고
상기 제 1 트랜스임피던스 전압 출력과 상기 제 2 트랜스임피던스 전압 출력 간의 차이인 프라이머리 차동 출력 전압, v1 은 프로세서에서 온도 또는 반사도 값으로의 컨버전을 위해 구성되는, 완전 차동 증폭기 회로. - 제 1 항에 있어서,
병렬로 배열된 2 개의 차동 전압 증폭기들을 각각 포함하는 2 이상의 차동 전압 증폭기 스테이지들을 더 포함하고,
상기 2 이상의 차동 전압 증폭기 스테이지들의 각각은 차동 전압 출력, v2, v3 을 가지는, 완전 차동 증폭기 회로. - 제 2 항에 있어서,
상기 2 이상의 차동 전압 증폭기 스테이지들 중 하나에서의 상기 2 개의 차동 전압 증폭기들의 각각은 상기 트랜스임피던스 차동 증폭기 스테이지의 차동 출력에 커플링되는, 완전 차동 증폭기 회로. - 제 3 항에 있어서,
상기 트랜스임피던스 차동 증폭기 스테이지의 상기 차동 출력의 일 레그는 상기 2 이상의 차동 전압 증폭기 스테이지들 중 하나에서의 상기 2 개의 차동 전압 증폭기들 중 하나의 반전 입력과 상기 2 이상의 차동 전압 증폭기 스테이지들 중 하나에서의 상기 2 개의 차동 전압 증폭기들 중 다른 하나의 비-반전 입력에 커플링되고, 이에 따라 입력들이 반전되지 않은 차동 증폭기들의 쌍의 이득의 2 배의 이득을 생성하는, 완전 차동 증폭기 회로. - 제 2 항에 있어서,
상기 2 이상의 차동 전압 증폭기 스테이지들은 상이한 이득들을 가지는, 완전 차동 증폭기 회로. - 제 5 항에 있어서,
상기 2 이상의 차동 전압 증폭기 스테이지들은, 증폭 이득의 선택이 전기 스위치의 사용 없이, 따라서 데이터 스트림에서의 섭동 없이 데이터 수집 동안 수행될 수 있도록, 상기 2 이상의 차동 전압 증폭기 스테이지들의 출력들 간에 선택하기 위해 구성된 소프트웨어 선택기를 갖는 프로세서에 커플링하기 위해 구성되는, 완전 차동 증폭기 회로. - 제 1 항에 있어서,
상기 프라이머리 광 검출기에 의해 보여지는 대부분의 광자 방출들로부터 격리되지만, 상기 프라이머리 광 검출기와 구조적으로 동일한 블라인드 광 검출기;
제 3 트랜스임피던스 증폭기 회로 및 제 4 트랜스임피던스 증폭기 회로의 전압 입력들에 커플링되고, 상기 블라인드 광 검출기를 상기 프라이머리 광 검출기에 걸쳐 존재하는 바이어스에 등가의 크기의 바이어스로 바이어싱하도록 구성된 블라인드 바이어싱 회로로서, 상기 블라인드 광 검출기는 상기 프라이머리 광 검출기의 누설 전류를 나타내는, 상기 블라인드 바이어싱 회로; 및
프라이머리 차동 출력 v1 으로부터의 감산을 위해 구성된 블라인드 차동 전압 출력, v4
을 포함하는 블라인드 스테이지를 더 포함하는, 완전 차동 증폭기 회로. - 제 7 항에 있어서,
차동 입력들의 쌍을 각각 가지고 프라이머리 차동 전압 출력, v1 과 상기 블라인드 차동 전압 출력, v4 에 커플링되는 비교기들의 쌍을 더 포함하며,
상기 비교기들은, 상기 비교기들의 쌍의 차동 출력, v5 이 상기 프라이머리 차동 전압 출력, v1 과 상기 블라인드 차동 전압 출력, v4 간의 차이와 동일하도록 하는 극성들을 가지는, 완전 차동 증폭기 회로. - 제 1 항에 있어서,
상기 제 1 시스템 입력을 상기 제 1 트랜스임피던스 증폭기 회로의 상기 제 1 전류 입력에 선택적으로 커플링하는 제 1 스위치; 및
상기 제 1 시스템 입력과 상기 제 2 시스템 입력 간의 전도성 루프로서, 상기 전도성 루프는 상기 제 1 시스템 입력과 상기 제 2 시스템 입력을 선택적으로 단락시키는 제 2 스위치를 포함하는, 상기 전도성 루프
를 더 포함하며,
상기 제 1 스위치와 상기 제 2 스위치는 교번하여 스위칭되어, 상기 프라이머리 광 검출기가 상기 완전 차동 증폭기 회로 외부에서 선택적으로 스위칭되고, 이에 따라 누설 전류 캘리브레이션들이 상기 프라이머리 광 검출기의 존재 없이 수행되게 하도록 하는, 완전 차동 증폭기 회로. - 고온계 시스템으로서,
프라이머리 광 검출기;
상기 프라이머리 광 검출기에 커플링된 트랜스임피던스 증폭기들의 쌍을 포함하고, 상기 프라이머리 광 검출기에 의해 생성된 광 전류, ip 에 비례하지만 상이한 이득들을 갖는 2 개의 차동 전압 출력들을 가지는 차동 증폭기 회로;
상기 2 개의 차동 전압 출력들 중 제 1 출력에 커플링되고, 제 1 차동 전압 출력을 대응하는 디지털 값으로 변환하도록 구성되며, 상기 대응하는 디지털 값을 프로세서에 제공하는 제 1 디지털 출력을 가지는 제 1 아날로그-대-디지털 컨버터;
상기 2 개의 차동 전압 출력들 중 제 2 출력에 커플링되고, 제 2 차동 전압 출력을 대응하는 디지털 값으로 변환하도록 구성되며, 상기 대응하는 디지털 값을 프로세서에 제공하는 제 2 디지털 출력을 가지는 제 2 아날로그 대 디지털 컨버터; 및
상기 제 1 디지털 출력 및 상기 제 2 디지털 출력에 커플링되고, 상기 제 1 디지털 출력 및 상기 제 2 디지털 출력에 커플링되어 상기 제 1 디지털 출력과 상기 제 2 디지털 출력 중 어느 것이 상기 프로세서에 의해 프로세싱될 것인지를 선택하도록 구성된 선택기를 가지는 프로세서로서, 상기 프로세서는 상기 제 1 디지털 출력 및 상기 제 2 디지털 출력 중 선택된 출력을 온도 또는 반사도 값으로 변환하도록 구성되고, 상기 온도 또는 반사도 값을 제공하는 출력을 갖는, 상기 프로세서를 포함하는, 고온계 시스템. - 제 10 항에 있어서,
상기 차동 증폭기 회로 (202) 는 상기 프라이머리 광 검출기 (201) 상에 바이어스를 생성하도록 배열된 프라이머리 바이어스 회로를 포함하며,
상기 바이어스는 0V 부터 역방향 바이어스까지 범위일 수 있는, 고온계 시스템. - 차동 증폭기 회로를 동작시키는 방법으로서,
차동 트랜스임피던스 증폭기 스테이지에서 광 전류, ip 를 수신하고 소싱하는 단계로서, 상기 광 전류는 프라이머리 광 검출기에 의해 생성되는, 상기 광 전류, ip 를 수신하고 소싱하는 단계;
상기 차동 트랜스임피던스 증폭기 스테이지를 통해 상기 광 전류, ip 를 차동 출력 전압, v1 으로 변환하는 단계;
제 1 차동 출력 전압, v1 을 병렬로 배열된 차동 전압 증폭기 스테이지들의 쌍에 제공하고, 이에 따라 상기 제 1 차동 출력 전압, v1 을 상이한 이득을 갖는 제 2 및 제 3 차동 출력 전압들, v2 및 v3 의 쌍으로 컨버팅하는 단계;
상기 제 2 및 제 3 차동 출력 전압들, v2 및 v3 을 아날로그-대-디지털 컨버터들의 쌍을 통한 디지털 신호들로서 프로세서에 제공하는 단계;
상기 제 2 및 제 3 차동 출력 전압들, v2 및 v3 중 하나를 전기 스위치 없이 프로세싱하기 위해 선택하는 단계; 및
상기 제 2 및 제 3 차동 출력 전압들, v2 및 v3 중 선택된 전압을 온도 또는 반사도 값으로 컨버팅하는 단계를 포함하는, 차동 증폭기 회로를 동작시키는 방법. - 제 12 항에 있어서,
병렬로 배열된 트랜스임피던스 증폭기 회로들의 제 2 쌍을 포함하는 블라인드 스테이지로의 블라인드 광 검출기를 통해, 다크 오프셋 전류, id 를 수신하는 단계;
상기 블라인드 스테이지를 통해, 상기 다크 오프셋 전류, id 를 제 4 차동 출력 전압, v4 으로 변환하는 단계로서, 상기 블라인드 광 검출기는 상기 프라이머리 광 검출기에서의 누설 전류를 나타내는, 상기 다크 오프셋 전류, id 를 제 4 차동 출력 전압, v4 으로 변환하는 단계;
상기 제 1 차동 출력 전압, v1 으로부터 상기 제 4 차동 출력 전압, v4 을 감산하여 제 5 차동 출력 전압, v5 을 형성하는 단계; 및
상기 제 5 차동 출력 전압, v5 을 상기 차동 전압 증폭기 스테이지들의 쌍에 제공하는 단계;
상기 제 5 차동 출력 전압, v5 을 상기 제 2 및 제 3 차동 출력 전압들, v2 및 v3 로 컨버팅하는 단계; 및
상기 제 2 및 제 3 차동 출력 전압들, v2 및 v3 중 선택된 전압을 온도 또는 반사도 값으로 컨버팅하는 단계를 더 포함하며,
상기 감산하는 것은 상기 프라이머리 광 검출기에서의 누설 전류를 설명하기 위해 상기 다크 오프셋 전류, id 를 사용하는, 차동 증폭기 회로를 동작시키는 방법. - 제 12 항에 있어서,
2 개의 스위칭 회로들을 통해 상기 차동 증폭기 회로로부터 상기 프라이머리 광 검출기와 블라인드 광 검출기를 선택적으로 제거하는 단계;
상기 프라이머리 광 검출기의 영향 없이 상기 차동 증폭기 회로에서 오프셋 전류들을 결정하는 단계; 및
상기 제 2 또는 제 3 차동 출력 전압들, v2 및 v3 중 선택된 전압에 기초하여 결정된 상기 오프셋 전류들을 프라이머리 광 전류, ip 로부터 감산하는 단계로서, 상기 감산하는 단계는 상기 프로세서에서 발생하는, 상기 오프셋 전류들을 프라이머리 광 전류, ip 로부터 감산하는 단계를 더 포함하는, 차동 증폭기 회로를 동작시키는 방법. - 제 12 항에 있어서,
상기 프라이머리 광 검출기를, 0V 내지 역방향 바이어스를 포함하여 그 사이 값인 프라이머리 바이어스로 바이어싱하는 단계, 및 블라인드 광 검출기를 상기 프라이머리 바이어스와 동일한 크기를 갖는 블라인드 바이어스로 바이어싱하는 단계를 더 포함하는, 차동 증폭기 회로를 동작시키는 방법. - 삭제
- 제 12 항에 있어서,
차동 트랜스임피던스 차동 증폭기 스테이지는 병렬로 배열된 트랜스임피던스 증폭기 회로들의 제 1 쌍을 포함하고, 이들 트랜스임피던스 증폭기 회로들 중 하나는 상기 광 전류를 수신하고 하나는 상기 광 전류를 소싱하는, 차동 증폭기 회로를 동작시키는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462096090P | 2014-12-23 | 2014-12-23 | |
| US62/096,090 | 2014-12-23 | ||
| PCT/US2015/067640 WO2016106411A1 (en) | 2014-12-23 | 2015-12-28 | Fully-differential amplification for pyrometry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170097197A KR20170097197A (ko) | 2017-08-25 |
| KR102098997B1 true KR102098997B1 (ko) | 2020-04-08 |
Family
ID=56129061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177020560A KR102098997B1 (ko) | 2014-12-23 | 2015-12-28 | 고온 측정법을 위한 완전 차동 증폭 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10139285B2 (ko) |
| EP (1) | EP3237859B1 (ko) |
| JP (1) | JP2018503815A (ko) |
| KR (1) | KR102098997B1 (ko) |
| CN (1) | CN107295808B (ko) |
| WO (1) | WO2016106411A1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9699395B1 (en) * | 2016-03-17 | 2017-07-04 | Raytheon Company | Imaging circuits and method |
| US11290080B2 (en) | 2017-11-29 | 2022-03-29 | COMET Technologies USA, Inc. | Retuning for impedance matching network control |
| CN108134581A (zh) * | 2017-12-27 | 2018-06-08 | 中国船舶重工集团公司第七0三研究所 | 一种光电二极管精密信号调理模块 |
| US11088667B2 (en) | 2018-12-11 | 2021-08-10 | Semiconductor Components Industries, Llc | Methods and apparatus for a dual mode operational amplifier |
| US11114279B2 (en) | 2019-06-28 | 2021-09-07 | COMET Technologies USA, Inc. | Arc suppression device for plasma processing equipment |
| US11527385B2 (en) | 2021-04-29 | 2022-12-13 | COMET Technologies USA, Inc. | Systems and methods for calibrating capacitors of matching networks |
| US11107661B2 (en) | 2019-07-09 | 2021-08-31 | COMET Technologies USA, Inc. | Hybrid matching network topology |
| US11596309B2 (en) | 2019-07-09 | 2023-03-07 | COMET Technologies USA, Inc. | Hybrid matching network topology |
| KR20220053547A (ko) | 2019-08-28 | 2022-04-29 | 코멧 테크놀로지스 유에스에이, 인크. | 고전력 저주파 코일들 |
| US11830708B2 (en) | 2020-01-10 | 2023-11-28 | COMET Technologies USA, Inc. | Inductive broad-band sensors for electromagnetic waves |
| US11521832B2 (en) | 2020-01-10 | 2022-12-06 | COMET Technologies USA, Inc. | Uniformity control for radio frequency plasma processing systems |
| US11887820B2 (en) | 2020-01-10 | 2024-01-30 | COMET Technologies USA, Inc. | Sector shunts for plasma-based wafer processing systems |
| US11670488B2 (en) | 2020-01-10 | 2023-06-06 | COMET Technologies USA, Inc. | Fast arc detecting match network |
| US11961711B2 (en) | 2020-01-20 | 2024-04-16 | COMET Technologies USA, Inc. | Radio frequency match network and generator |
| US11605527B2 (en) | 2020-01-20 | 2023-03-14 | COMET Technologies USA, Inc. | Pulsing control match network |
| US11373844B2 (en) | 2020-09-28 | 2022-06-28 | COMET Technologies USA, Inc. | Systems and methods for repetitive tuning of matching networks |
| TWI735399B (zh) * | 2020-12-24 | 2021-08-01 | 神煜電子股份有限公司 | 具消除暗電流的光感測裝置 |
| CN112913144B (zh) * | 2021-01-12 | 2023-12-29 | 北京苹芯科技有限公司 | 用于差分输出电压的模数转换器以及模数转换方法 |
| US11923175B2 (en) | 2021-07-28 | 2024-03-05 | COMET Technologies USA, Inc. | Systems and methods for variable gain tuning of matching networks |
| JP7433278B2 (ja) * | 2021-09-01 | 2024-02-19 | 日立ジョンソンコントロールズ空調株式会社 | センサ装置および空気調和機 |
| CN114353955B (zh) * | 2021-12-31 | 2023-07-28 | 东莞市鑫泰仪器仪表有限公司 | 非制冷红外探测器成像调节系统及方法 |
| FR3133503A1 (fr) * | 2022-03-11 | 2023-09-15 | Stmicroelectronics (Grenoble 2) Sas | Amplificateurs à transimpédance |
| US11657980B1 (en) | 2022-05-09 | 2023-05-23 | COMET Technologies USA, Inc. | Dielectric fluid variable capacitor |
| WO2023230102A1 (en) * | 2022-05-27 | 2023-11-30 | Basf Corporation | Pyrometer electronics design for modern industry protocols |
| US20240014825A1 (en) * | 2022-07-11 | 2024-01-11 | Applied Materials, Inc. | Algorithm for accurately converting a wide range of photo signals into an electrical current |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60188381U (ja) * | 1984-05-25 | 1985-12-13 | 株式会社クボタ | 電圧比較回路 |
| JP2560747B2 (ja) | 1987-09-22 | 1996-12-04 | ミノルタ株式会社 | 光電変換装置 |
| JPH05312846A (ja) * | 1992-05-13 | 1993-11-26 | Sumitomo Electric Ind Ltd | 送電線の電流計測装置 |
| JPH0851328A (ja) | 1994-08-08 | 1996-02-20 | Takumi Konishi | 小信号増幅回路 |
| US5717608A (en) | 1994-09-26 | 1998-02-10 | Luxtron Corporation | Electro-optical board assembly for measuring the temperature of an object surface from infra-red emissions thereof, including an automatic gain control therefore |
| JP2000217787A (ja) | 1999-02-01 | 2000-08-08 | Matsushita Electric Ind Co Ltd | 赤外線温度計および赤外線体温計 |
| JP2001174489A (ja) * | 1999-12-22 | 2001-06-29 | Nec Miyagi Ltd | デジタル電圧計 |
| JP2001349787A (ja) | 2000-06-06 | 2001-12-21 | Seiko Epson Corp | 赤外線検出素子および測温計 |
| CA2311434C (en) | 2000-06-13 | 2004-10-19 | Ibm Canada Limited-Ibm Canada Limitee | Differential photoelectric receiver circuit |
| DE10297622B4 (de) | 2001-12-26 | 2018-06-14 | Mattson Technology Inc. | Temperaturmessung sowie Verfahren und Systeme zur Wärmebehandlung |
| JP2005216984A (ja) | 2004-01-28 | 2005-08-11 | Yokogawa Electric Corp | フォトダイオード受光回路 |
| US7620331B2 (en) | 2004-03-12 | 2009-11-17 | Finisar Corporation | Receiver circuit having an optical receiving device |
| JP2006270923A (ja) * | 2005-02-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 電力増幅器およびポーラー変調システム |
| IL167641A (en) | 2005-03-24 | 2011-07-31 | Semi Conductor Devices An Elbit Systems Rafael Partnership | A system for measuring and compensating for changes in the case temperature in systems based on bulometers |
| JP2009105858A (ja) * | 2007-10-25 | 2009-05-14 | Ricoh Co Ltd | 出力装置及び半導体集積装置 |
| JP5305387B2 (ja) | 2007-12-25 | 2013-10-02 | セイコーインスツル株式会社 | 光検出装置、及び画像表示装置 |
| WO2009117102A2 (en) | 2008-03-17 | 2009-09-24 | Npe Systems, Inc. | Background light detection system for a flow cytometer |
| ES2511217T3 (es) | 2011-03-17 | 2014-10-22 | Ditest Fahrzeugdiagnose Gmbh | Disposición de circuito para evaluar mediciones fotoeléctricas |
| US9121762B2 (en) * | 2012-05-10 | 2015-09-01 | Voxtel, Inc. | Discriminating photo counts and dark counts in an avalanche photodiode output |
-
2015
- 2015-12-23 US US14/757,702 patent/US10139285B2/en active Active
- 2015-12-28 EP EP15874368.2A patent/EP3237859B1/en active Active
- 2015-12-28 JP JP2017533527A patent/JP2018503815A/ja active Pending
- 2015-12-28 CN CN201580070389.XA patent/CN107295808B/zh not_active Expired - Fee Related
- 2015-12-28 WO PCT/US2015/067640 patent/WO2016106411A1/en active Application Filing
- 2015-12-28 KR KR1020177020560A patent/KR102098997B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP3237859A4 (en) | 2018-09-19 |
| CN107295808A (zh) | 2017-10-24 |
| CN107295808B (zh) | 2020-03-27 |
| US20160178442A1 (en) | 2016-06-23 |
| EP3237859B1 (en) | 2021-05-12 |
| US10139285B2 (en) | 2018-11-27 |
| EP3237859A1 (en) | 2017-11-01 |
| WO2016106411A1 (en) | 2016-06-30 |
| JP2018503815A (ja) | 2018-02-08 |
| KR20170097197A (ko) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102098997B1 (ko) | 고온 측정법을 위한 완전 차동 증폭 | |
| JP2015159464A5 (ko) | ||
| CN105242104A (zh) | 电流检测方法、电流检测装置和电流检测器 | |
| CN105448219A (zh) | 从发光显示器中的像素测量中清除公共无用信号的方法 | |
| WO2015039499A1 (zh) | 温度检测方法和温度检测装置 | |
| JP2006300748A (ja) | 温度分布測定装置 | |
| US8670124B2 (en) | Apparatus and method for converting sensor input signals into digital output signals | |
| CN205665382U (zh) | 一种差模信号放大提取电路 | |
| TWI596890B (zh) | 訊號處理電路 | |
| TWI642915B (zh) | 高溫計系統、用於在一高溫計中放大一光學信號之全差分放大電路和操作一全差分雙放大電路之方法 | |
| CN104180790A (zh) | 一种新型Si-APD器件 | |
| TWI666436B (zh) | 多通道檢測系統 | |
| CN101299638A (zh) | 一种光功率检测装置及方法 | |
| CN104407193A (zh) | 一种线性电压采样电路 | |
| JP5618311B2 (ja) | 移動方向検出装置 | |
| US20210311605A1 (en) | Touch detection method for touch screen, touch screen assembly and display panel assembly | |
| TWI487882B (zh) | 具有暗電流補償之感測裝置及其控制方法 | |
| CN104469193A (zh) | 具有暗电流补偿的感测装置及其控制方法 | |
| CN103457558A (zh) | 一种可变增益小电流拾取放大电路 | |
| TWI520608B (zh) | 相關雙取樣裝置、訊號處理裝置以及訊號處理方法 | |
| JP2013246013A (ja) | ガス濃度算出方法およびガス検出装置 | |
| TW201543806A (zh) | 電子裝置與其比較器 | |
| KR20070105195A (ko) | 온도 센서 | |
| TWI711827B (zh) | 電流測量系統 | |
| KR20120066708A (ko) | 온도보상기능을 갖는 홀 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |