KR102097865B1 - light emitting diodes - Google Patents
light emitting diodes Download PDFInfo
- Publication number
- KR102097865B1 KR102097865B1 KR1020180052012A KR20180052012A KR102097865B1 KR 102097865 B1 KR102097865 B1 KR 102097865B1 KR 1020180052012 A KR1020180052012 A KR 1020180052012A KR 20180052012 A KR20180052012 A KR 20180052012A KR 102097865 B1 KR102097865 B1 KR 102097865B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting structure
- quantum well
- type gan
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 465
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000005192 partition Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 108010043121 Green Fluorescent Proteins Proteins 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판 상에 차례로 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 형성하는 단계; 상기 p형 GaN층, 상기 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층이 국부적으로 제거된 위치에 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 형성하는 단계; 를 포함한다.A method of manufacturing a light emitting device according to an embodiment of the present invention, a GaN buffer layer, a first n-type GaN layer, a first multi-quantum well layer, a first p-type AlGaN layer, and a first p-type GaN sequentially on a growth substrate Forming a layer; Locally removing the p-type GaN layer, the p-type AlGaN layer, and the first multi-quantum well layer; And forming a second n-type GaN layer, a second multi-quantum well layer, a second p-type AlGaN layer, and a second p-type GaN layer at a position where the first multi-quantum well layer is locally removed; It includes.
Description
본 발명은 발광 소자에 관한 것이며, 보다 상세하게는 컬러를 구현할 수 있는 발광 소자에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a light emitting device capable of realizing color.
반도체 발광소자는 조명 장치용 광원뿐만이 아니라 TV, 휴대폰, PC, 노트북 등과 같은 각종 전자 제품의 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.2. Description of the Related Art Semiconductor light emitting devices are widely used as light sources for lighting devices as well as display devices for various electronic products such as TVs, mobile phones, PCs, and laptops.
종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었다. 그러나, 최근에는 발광 소자를 그대로 하나의 픽셀로서 사용하여 백라이트가 별도로 요구되지 않는 형태의 마이크로 LED 디스플레이기술이 개발되고 있다. 그러나 기판 상에 실장된 발광 소자들을 개개의 픽셀로 사용할 경우, 디스플레이 장치는 해상도 향상을 위한 크기 감소에 한계가 있고 픽셀들 사이의 광 간섭을 억제하기가 어려운 문제가 있다.Conventional display devices are mainly composed of a display panel and a backlight composed of a liquid crystal display (LCD). However, recently, a micro LED display technology in which a backlight is not required is being developed by using a light emitting device as one pixel. However, when the light-emitting elements mounted on the substrate are used as individual pixels, the display device has a limitation in size reduction for improving resolution and it is difficult to suppress light interference between pixels.
한국 공개 특허 10-2017-010999는 자외선 LED와 색상별 형광체를 이용한 마이크로 LED를 개시한다. 자외선 LED와 R/G/B 형광체를 이용한 칼라 LED는 형광체에 의한 많은 에너지 손실을 유발한다. 따라서, 형광체를 최소한으로 사용하는 칼라 LED가 요구된다.Korean Patent Publication No. 10-2017-010999 discloses a micro LED using an ultraviolet LED and a phosphor for each color. Color LEDs using UV LEDs and R / G / B phosphors cause a lot of energy loss by the phosphors. Therefore, a color LED using a phosphor to a minimum is required.
본 발명의 해결하고자 하는 일 기술적 과제는 형광체를 최소한으로 사용하여 칼라를 구현하는 발광 소자를 제공하는 것이다.One technical problem to be solved of the present invention is to provide a light emitting device that implements a color by using a phosphor to a minimum.
본 발명의 일 실시예에 따른 발광 소자는 녹색을 발광하는 발광 소자과 청색을 발광하는 발광소자를 동시에 제조하는 방법을 제공한다.The light emitting device according to an embodiment of the present invention provides a method of simultaneously manufacturing a light emitting device that emits green light and a light emitting device that emits blue light.
본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판 상에 차례로 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 형성하는 단계; 상기 p형 GaN층, 상기 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층이 국부적으로 제거된 위치에 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 형성하는 단계; 를 포함한다.A method of manufacturing a light emitting device according to an embodiment of the present invention, a GaN buffer layer, a first n-type GaN layer, a first multi-quantum well layer, a first p-type AlGaN layer, and a first p-type GaN sequentially on a growth substrate Forming a layer; Locally removing the p-type GaN layer, the p-type AlGaN layer, and the first multi-quantum well layer; And forming a second n-type GaN layer, a second multi-quantum well layer, a second p-type AlGaN layer, and a second p-type GaN layer at a position where the first multi-quantum well layer is locally removed; It includes.
본 발명의 일 실시예에 있어서, 상기 제1 다중 양자 우물층은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14이고, 상기 제2 다중 양자 우물층은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다.In one embodiment of the present invention, the first multiple quantum well layer includes a GaN barrier layer and an In x Ga y N well layer, x + y = 1, x is 0.04 to 0.14, and the second multiple The quantum well layer includes a GaN barrier layer and In a Ga b N well layer, a + b = 1, and a may be 0.2 to 0.22.
본 발명의 일 실시예에 있어서, 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층을 패터닝하여 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 각각 노출시키는 콘택 홀들을 형성하는 단계; 상기 제1 절연층을 패터닝하여 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층을 각각 노출시키는 보조 콘택 홀들을 형성하는 단계; 상기 컨택 홀들 및 상기 보조 콘택 홀의 측벽에 절연 측벽을 형성하는 단계; 상기 컨택 홀들 및 보조 콘택 홀을 채우는 컨택 플러그들을 형성하는 단계; 및 상기 컨택 플러그들 상에 배치된 중간 도전 패드를 형성하는 단계;를 더 포함할 수 있다.In one embodiment of the present invention, forming a first insulating layer on the first p-type GaN layer and the second p-type GaN layer; Patterning the first insulating layer to form contact holes exposing the first n-type GaN layer and the second n-type GaN layer, respectively; Patterning the first insulating layer to form auxiliary contact holes exposing the first p-type GaN layer and the second p-type GaN layer, respectively; Forming insulating sidewalls on sidewalls of the contact holes and the auxiliary contact hole; Forming contact plugs filling the contact holes and the auxiliary contact hole; And forming an intermediate conductive pad disposed on the contact plugs.
본 발명의 일 실시예에 있어서, 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제1 발광 구조체를 형성하는 단계; 및 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제2 다중 양자 우물층을 포함하는 제2 발광 구조체를 형성하는 단계;를 더 포함할 수 있다.In one embodiment of the present invention, forming a first light emitting structure including the first multi-quantum well layer by locally etching the GaN buffer layer and the layers stacked on the GaN buffer layer; And forming a second light emitting structure including the second multi-quantum well layer by locally etching the GaN buffer layer and the layers stacked on the GaN buffer layer.
본 발명의 일 실시예에 있어서, 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 형성하는 단계;를 더 포함할 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다.In an embodiment of the present invention, forming a third light emitting structure including the first multi-quantum well layer by locally etching the GaN buffer layer and the layers stacked on the GaN buffer layer may be further included. have. The first light emitting structure, the second light emitting structure, and the third light emitting structure may be disposed to be spaced apart from each other.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체를 덮도록 보호층을 형성하는 단계; 상기 중간 도전 패드와 정렬되고 상기 보호층을 관통하는 컨택 패드를 형성하는 단계; 상기 컨택 패드를 마주보도록 지지 기판을 부착하고 상기 성장 기판을 제거하는 단계; 및 상기 성장 기판를 제거한 후 노출된 상기 제3 발광 구조체의 GaN 버퍼층 상에 적색 형광층을 형성하는 단계를 더 포함할 수 있다.In one embodiment of the present invention, forming a protective layer to cover the first light emitting structure, the second light emitting structure, and the third light emitting structure; Forming a contact pad aligned with the intermediate conductive pad and penetrating the protective layer; Attaching a support substrate so as to face the contact pad and removing the growth substrate; And forming a red fluorescent layer on the GaN buffer layer of the exposed third light emitting structure after removing the growth substrate.
본 발명의 일 실시예에 있어서, 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 국부적으로 노출시키는 메사 식각을 수행하는 단계; 상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극을 형성하고 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극을 형성하는 단계; 및 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층을 상기 성장 기판을 노출하도록 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제1 발광 구조체, 상기 제2 다중 양자 우물층을 포함하는 제2 발광 구조체, 및 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 형성하는 단계;를 포함할 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다.In one embodiment of the present invention, performing a mesa etch to locally expose the first n-type GaN layer and the second n-type GaN layer; An n-type ohmic electrode is formed on the first n-type GaN layer and the second n-type GaN layer exposed by the mesa etching, and a p-type ohmic is formed on the first p-type GaN layer and the second p-type GaN layer. Forming an electrode; And the first multiple quantum well layer by locally etching the exposed first n-type GaN layer and the second n-type GaN layer to expose the growth substrate, and the second multiple quantum well. And forming a second light emitting structure including a layer and a third light emitting structure including the first multi-quantum well layer. The first light emitting structure, the second light emitting structure, and the third light emitting structure may be disposed to be spaced apart from each other.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 상기 제2 발광 구조체, 상기 제3 발광 구조체를 덥도록 보호층을 형성하는 단계; 상기 n형 오믹 전극과 정렬되고 상기 보호층을 관통하는 제1 컨택 패드 및 상기 p 오믹 전극과 정렬되고 상기 보호층을 관통하는 제2 컨택 패드를 형성하는 단계; 및 상기 제1 컨택 패드 및 상기 제2 컨택 패드를 마주보는 지지 기판을 부착하고 상기 성장 기판을 제거하는 단계;를 더 포함할 수 있다.In one embodiment of the present invention, forming a protective layer to heat the first light emitting structure, the second light emitting structure, the third light emitting structure; Forming a first contact pad aligned with the n-type ohmic electrode and penetrating the protective layer and a second contact pad aligned with the p ohmic electrode and penetrating the protective layer; And attaching a support substrate facing the first contact pad and the second contact pad and removing the growth substrate.
본 발명의 일 실시예에 있어서, 상기 성장 기판를 제거하여 노출된 상기 제2 발광 구조체의 GaN 버퍼층 상에 적색 형광층을 형성하는 단계를 더 포함할 수 있다.In one embodiment of the present invention, the method may further include forming a red fluorescent layer on the GaN buffer layer of the second light emitting structure exposed by removing the growth substrate.
본 발명의 일 실시예에 따른 발광 소자는, 서로 이격되어 배치된 제1 발광 구조체, 제2 발광 구조체 및 제3 발광 구조체를 포함하는 발광 구조체들; 및 상기 제3 발광 구조체의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층을 포함한다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체는 청색광을 발광하고, 상기 제2 발광 구조체는 녹색광을 발광한다.The light emitting devices according to the exemplary embodiment of the present invention include light emitting structures including a first light emitting structure, a second light emitting structure and a third light emitting structure spaced apart from each other; And a red fluorescent layer disposed on one surface of the third light emitting structure to receive blue light and emit red light. The first light emitting structure and the third light emitting structure emit blue light, and the second light emitting structure emits green light.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체 및 상기 제3 발광 구조체는 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 및 제1 p형 GaN층을 포함하고, 상기 제2 발광 구조체는 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 및 제2 p형 GaN층을 포함하고, 상기 제1 다중 양자 우물층은 상기 제2 다중 양자 우물층과 다른 구조 또는 조성을 가질 수 있다.In one embodiment of the present invention, the first light emitting structure and the third light emitting structure include a first n-type GaN layer, a first multi-quantum well layer, a first p-type AlGaN layer, and a first p-type GaN layer. And the second light emitting structure includes a second n-type GaN layer, a second multi-quantum well layer, a second p-type AlGaN layer, and a second p-type GaN layer, and the first multi-quantum well layer comprises the It may have a different structure or composition from the second multiple quantum well layer.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체 및 상기 제2 발광 구조체의 일면 상에 각각 배치된 투명 절연층들을 더 포함할 수 있다.In one embodiment of the present invention, the first light emitting structure and the second light emitting structure may further include transparent insulating layers respectively disposed on one surface.
본 발명의 일 실시예에 있어서, 상기 투명 절연층들 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치되는 흑색 격벽을 더 포함할 수 있다.In one embodiment of the present invention, a black partition wall disposed between the transparent insulating layers or between the transparent insulating layer and the red fluorescent layer may be further included.
본 발명의 일 실시예에 있어서, 상기 투명 절연층들 및 상기 적색 형광층 상에 배치되는 투명 필름을 더 포함할 수 있다.In one embodiment of the present invention, it may further include a transparent film disposed on the transparent insulating layers and the red fluorescent layer.
본 발명의 일 실시예에 있어서, 제1 발광 구조체, 제2 발광 구조체 및 제3 발광 구조체의 타면에 배치된 지지 기판을 더 포함할 수 있다.In one embodiment of the present invention, the first light emitting structure, the second light emitting structure and the third light emitting structure may further include a support substrate disposed on the other surface.
본 발명의 일 실시예에 있어서, 상기 제1 발광 구조체, 제2 발광 구조체, 및 제3 발광 구조체의 타면에 각각 배치된 중간 전극 패드들 및 컨택 패드들을 더 포함할 수 있다.In one embodiment of the present invention, the first light emitting structure, the second light emitting structure, and may further include intermediate electrode pads and contact pads respectively disposed on the other surfaces of the third light emitting structure.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 발광 구조체들의 제1 n형 GaN층 또는 제2 n형 GaN층에 배치된 n형 오믹 전극; 상기 제1 내지 제3 발광 구조체들의 제1 p형 GaN층 또는 제2 p형 GaN층에 배치된 p형 오믹 전극; 및 상기 n형 오믹 전극 및 상기 p형 오믹 전극을 전기적으로 연결하고 컨택 패드들을 더 포함할 수 있다.In one embodiment of the present invention, the n-type ohmic electrode disposed on the first n-type GaN layer or the second n-type GaN layer of the first to third light emitting structures; A p-type ohmic electrode disposed on the first p-type GaN layer or the second p-type GaN layer of the first to third light emitting structures; And electrically connecting the n-type ohmic electrode and the p-type ohmic electrode and further comprising contact pads.
본 발명의 일 실시예에 따른 발광 소자는 녹색을 발광하는 발광 소자와 청색을 발광하는 발광소자를 동시에 제조하고, 적색 소자는 청색 소자에 형광체를 사용하여 칼라를 구현할 수 있다.The light emitting device according to an embodiment of the present invention simultaneously manufactures a light emitting device that emits green light and a light emitting device that emits blue light, and the red device can implement a color by using a phosphor in a blue device.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 2a 내지 도 2m 은 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 발광 소자을 설명하는 단면도이다.
도 4a 내지 4f는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 단면도들이다.1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
2A to 2M are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention.
4A to 4F are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
마이크로 LED는 칼라를 구현하기 위하여 R/G/B 픽셀을 요구한다. R/G/B 픽셀은 하나의 성장 기판에서 동시에 성장하기 어렵다. 따라서, 서로 다른 기판에서 성장된 각각의 R/G/B 발광 소자들은 지지 기판에 픽엔플레이스(pick & place) 장비를 사용하여 소자를 이송된다. 그러나, 픽엔플레이스(pick & place) 장비는 낮은 정밀도에 기인하여 마이크로미터 사이즈의 LED 소자를 이송하기 어렵다. 따라서, 직접 전사 기술이 요구된다. 자외선 LED 소자들을 직접 전사한 후 칼라를 구현하기 위하여 R/G/B 형광체가 요구된다. 그러나, R/G/B 형광층을 마이크로미터 사이즈로 패터닝하는 것은 용이하지 않으며, 복수의 형광층의 사용은 에너지 효율을 감소시킨다. 따라서, 직접 전사 방식에서 R/G/B 형광층의 감소가 요구된다.Micro LEDs require R / G / B pixels to realize color. R / G / B pixels are difficult to grow simultaneously on a single growth substrate. Accordingly, each of the R / G / B light-emitting elements grown on different substrates is transferred to the support substrate using pick & place equipment. However, pick & place equipment is difficult to transport a micrometer-sized LED device due to low precision. Therefore, direct transfer technology is required. R / G / B phosphors are required to realize color after directly transferring UV LED elements. However, it is not easy to pattern the R / G / B fluorescent layer to a micrometer size, and the use of multiple fluorescent layers reduces energy efficiency. Therefore, it is required to reduce the R / G / B fluorescent layer in the direct transfer method.
본 발명의 일 실시예에 따르면 발광 소자는 동일한 성장 기판에 한 쌍의 청색 LED들와 녹색 LED를 동시에 형성한 후, 하나의 청색 LED에만 적색 형광체를 사용하여 R/G/B 칼라 LED 픽셀을 형성할 수 있다. 동일한 성장 기판에 청색 LED와 녹색 LED를 동시에 형성하는 방식은 청색 발광 구조를 박막들을 형성한 후 청색 발광 구조를 국부적으로 제거한 후, 국부적으로 제거된 청색 발광 구조 영역에 다시 녹색 발광 구조를 형성한다. 이어서, 청색 발광 구조에 적색 형광체를 사용하면, R/G/B 칼라 LED 픽셀을 구현할 수 있다.According to an embodiment of the present invention, after forming a pair of blue LEDs and green LEDs on the same growth substrate at the same time, the light emitting device may form an R / G / B color LED pixel using a red phosphor only on one blue LED. Can be. In the method of simultaneously forming the blue LED and the green LED on the same growth substrate, after forming the thin films of the blue light emitting structure, the blue light emitting structure is locally removed, and then the green light emitting structure is formed again in the locally removed blue light emitting structure region. Subsequently, when a red phosphor is used for the blue light emitting structure, an R / G / B color LED pixel can be realized.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 실험 조건, 물질 종류 등에 의하여 본 발명이 제한되거나 한정되지는 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.Hereinafter, the present invention will be described in more detail with reference to preferred embodiments. However, these examples are intended to illustrate the present invention in more detail, and it will be apparent to those skilled in the art that the present invention is not limited or limited by experimental conditions, material types, and the like.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 나타내는 단면도이다.1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 발광 소자(100)는, 서로 이격되어 배치된 제1 발광 구조체(101a), 제2 발광 구조체(101b), 및 제3 발광 구조체(101c)를 포함하는 발광 구조체들(101a~101c); 및 상기 제3 발광 구조체(101c)의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층(178)을 포함한다. 상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 청색광을 발광하고, 상기 제2 발광 구조체(101b)는 녹색광을 발광한다.Referring to FIG. 1, in one embodiment of the present invention, the
상기 발광 소자(100)는 적어도 하나의 픽셀을 포함할 수 있다. 픽셀은 디스플레이를 구성하기 위하여 매트릭스 형태로 배열될 수 있다. 각 픽셀은 청색 서브 픽셀, 녹색 서브 픽셀, 및 적색 서브 픽셀을 포함할 수 있다. 상기 청색 서브 픽셀은 상기 제1 발광 구조체(101a) 및 상기 제1 발광 구조체(101a)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 녹색 서브 픽셀은 상기 제2 발광 구조체(101b) 및 상기 제2 발광 구조체(101b)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 적색 서브 픽셀은 상기 제3 발광 구조체(101c) 및 상기 제3 발광 구조체(101c)에 적층된 적색 형광층(178)을 포함할 수 있다. The
상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 순차적으로 적층된 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다.The first
상기 제2 발광 구조체(101c)는 순차적으로 적층된 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제1 다중 양자 우물층(113)은 상기 제2 다중 양자 우물층(123)과 다른 구조 또는 조성을 가질 수 있다. 상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 청색을 발광하고, 상기 제2 발광 구조체(101b)는 녹색을 발광할 수 있다. 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b) 및 상기 제3 발광 구조체(101c)는 동일한 성장 기판에서 형성될 수 있다.The second
상기 제1 발광 구조체(101a) 및 상기 제3 발광 구조체(101c)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 제1 p형 GaN층(115), 및 제1 절연층(132)을 포함할 수 있다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체을 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제1 다중 양자 우물층(114)은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층(113)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.The first
상기 제2 발광 구조체(101b)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 제2 p형 GaN층(125), 및 제1 절연층(132)을 포함할 수 있다. 상기 제2 발광 구조체(101b)를 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제2 다중 양자 우물층(123)은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.The second
상기 제1 발광 구조체(101a)에서, 콘택 플러그(142)는 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 제1 p형 GaN층(115), 및 제1 절연층(132)을 관통하여 상기 제1 n형 GaN층(112)과 접촉하도록 배치될 수 있다. 또한, 콘택 플러그(144)는 상기 제1 절연층(132)을 관통하여 상기 제1 p형 GaN층(115)과 접촉하도록 배치될 수 있다. 절연 측벽(137)은 콘택 플러그(142,144)의 측면을 감싸도록 배치된다. In the first
상기 제2 발광 구조체(101b)에서, 콘택 플러그(142)는 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 제2 p형 GaN층(125), 및 제1 절연층(132)을 관통하여 상기 제2 n형 GaN층(122)과 접촉하도록 배치될 수 있다. 또한, 콘택 플러그(144)는 상기 제1 절연층(132)을 관통하여 상기 제2 p형 GaN층(125)과 접촉하도록 배치될 수 있다. 절연 측벽(137)은 콘택 플러그(142,144)의 측면을 감싸도록 배치된다. In the second
중간 도전 패드(146,148)는 컨택 플러그(142,144)의 하부면에서 전기적으로 연결을 위하여 배치될 수 있다. The intermediate
컨택 패드(151,152)는 상기 중간 도전 패드(146,148)의 하부에 배치되어 상기 컨택 플러그(142,144) 및 상기 중간 도전 패드(146,148)를 통하여 n형 GaN층(112,122)과 p형 GaN층(115,125) 사이에 전류를 주입할 수 있다.Contact
보호층(150)은 상기 컨택 패드(151,152)의 일면을 노출하고 상기 중간 도전 패드(146,148) 및 발광 구조체들(101a~101c) 사이의 공간을 채우도록 배치될 수 있다. 상기 보호층(150)은 절연성 재질일 수 있다.The
투명 절연층들(176)은 상기 제1 발광 구조체(101a) 및 상기 제2 발광 구조체(101b)의 일면 상에 각각 배치될 수 있다. 투명 절연층(176)은 투명한 절연물질일 수 있다.The transparent insulating
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층(176)과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽(174)은 서브 픽셀들을 서로 분리하는 블랙 매트릭스로 동작할 수 있다. The
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 적색 형광층(178) 상에 배치될 수 있다. 상기 투명 필름(172)은 플라스틱 필름 또는 유리 필름일 수 있다. 상기 투명 필름(172)과 상기 흑색 격벽(174), 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체형으로 형성된 후, 상기 발광 구조체들(101a~101c)의 일면에 정렬되어 결합할 수 있다.The
지지 기판(160)은 제1 발광 구조체(101a), 제2 발광 구조체(101b) 및 제3 발광 구조체(101c)의 타면(또는 하부면)에 배치될 수 있다. 상기 지지 기판(160)은 컨택 패드(151,152)와 전기적으로 연결되는 연결 패드를 포함할 수 있다. 또한, 상기 지지 기판(160)은 각 서브 픽셀을 구동하기 위하여 박막 트렌지스터 또는 트렌지스터를 더 포함할 수 있다. 상기 지지 기판(160)은 인쇄회로 기판, 유리 기판, 또는 실리콘 기판일 수 있다.The
도 2a 내지 도 2n 은 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.2A to 2N are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
도 2a 내지 도 2n을 참조하면, 본 발명의 일 실시예에 따른 발광 소자의 제조 방법은, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성하는 단계; 상기 p형 GaN층(115), 상기 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 위치에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성하는 단계; 를 포함한다. 상기 제1 다중 양자 우물층(113)은 교번하여 적층된 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. 상기 제2 다중 양자 우물층(123)은 교번하여 적층된 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다.2A to 2N, a method of manufacturing a light emitting device according to an exemplary embodiment of the present invention includes a
도 2a를 참조하면, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성한다. 상기 성장 기판(110)은 Si, Al2O3, SiC일 수 있다. 바람직하게는 상기 성장 기판은 사파이어(Al2O3 ) 기판일 수 있다. 상기 사파이어 기판은 양면이 폴리싱된 기판(double side polished substrate)일 수 있다.2A, a
상기 GaN 버퍼층(111)은 상기 성장 기판(110) 상에 형성될 수 있다. 상기 GaN 버퍼층(111)은 불순물로 도핑되지 않은 GaN 층으로, 두께는 2μm 수준일 수 있다. 상기 GaN 버퍼층(111)은 MOCVD 기법으로 성장될 수 있다.The
상기 제1 n형 GaN층(112)은 상기 GaN 버퍼층(111) 상에 형성될 수 있다. 상기 제1 n형 GaN층(112)은 n형 불순물(예를 들어 Si)으로 도핑된 GaN층일 수 있다. 상기 두께는 3μm 수준일 수 있다. 상기 제1 n형 GaN 버퍼층(112)은 MOCVD 기법으로 성장될 수 있다.The first n-
상기 제1 다중 양자 우물층(113)은 상기 제1 n형 GaN층(112) 상에 형성될 수 있다. 상기 제1 다중 양자 우물층(113)은 교번하여 적층된 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.The first
상기 제1 p형 AlGaN층(114)은 제1 다중 양자 우물층(113) 상에 형성될 수 있다. 상기 제1 p형 AlGaN층(114)은 p형 불순물(예를 들어 Mg)으로 도핑된 AlGaN층일 수 있다. 상기 제1 p형 AlGaN층(114)의 두께는 50nm 수준일 수 있다. 제1 p형 AlGaN층(114)은 MOCVD 기법으로 성장될 수 있다. The first p-
상기 제1 p형 GaN층(115)은 제1 p형 AlGaN층(114) 상에 형성될 수 있다. 상기 제1 p형 GaN층(115)은 p형 불순물(예를 들어 Mg)으로 도핑된 GaN층일 수 있다. 상기 제1 p형 GaN층(115)의 두께는 60nm일 수 있다. 상기 제1 p형 GaN층(115)은 MOCVD 기법으로 성장될 수 있다.The first p-
도 2b를 참조하면, 상기 p형 GaN층(115), 상기 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거한다. 구체적으로, 상기 제1 p형 GaN층(115) 상에 에피탁시얼 마스크 패턴(116)을 형성한다. 상기 에피탁시얼 마스크 패턴은 실리콘 산화막일 수 있다. 상기 에피탁시얼 마스크 패턴(116)은 제1 방향으로 나란히 연장되는 라인 패턴일 수 있다. 상기 에피탁시얼 마스크 패턴(116)은 실리콘 산화막과 같은 절연막을 상기 제1 p형 GaN층(115) 상에 증착한 후, 포토레지스트를 도포한 후 노광하여 포토레지스트 마스크를 형성할 수 있다. 상기 포토레지스트 마스크를 식각 마스크로 사용하여 실리콘 산화막을 식각하여 상기 에피탁시얼 마스크 패턴(116)을 형성할 수 있다. 상기 에피탁시얼 마스크 패턴(116)의 두께는 200nm 수준일 수 있다.Referring to FIG. 2B, the p-
이어서, 상기 에피탁시얼 마스크 패턴(116) 또는 상기 포토레지스트 마스크를 식각 마스크로 사용하여 상기 제1 p형 GaN층(115), 상기 제1 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거한다. 이어서, 상기 포토레지스트 마스크는 제거된다. 이에 따라, 상기 제1 다중 양자 우물층(113)이 존재하는 제1 영역과 상기 제1 다중 양자 우물층(113)이 제거된 제2 영역이 정의된다.Subsequently, the first p-
도 2c를 참조하면, 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 제2 영역에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성한다. 상기 에피탁시얼 마스크 패턴(116)은 상기 제1 영역에서 제1 p형 GaN층(115) 상에 배치되어 박막의 성장을 억제한다. Referring to FIG. 2C, a second n-
상기 제2 n형 GaN층(122)은 상기 제2 영역의 제1 n형 GaN층 상에 형성될 수 있다. 상기 제2 n형 GaN층(122)의 두께는 0.4 μm 수준일 수 있다.The second n-
상기 제2 다중 양자 우물층(123)은 상기 제2 n형 GaN층(122) 상에 형성될 수 있다. 상기 제2 다중 양자 우물층(123)은 교번하여 적층된 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층(123)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.The second
상기 제2 p형 AlGaN층(124)은 상기 제2 다중 양자 우물층(123) 상에 형성될 수 있다. 상기 제2 p형 AlGaN층(124)의 두께는 50nm일 수 있다.The second p-
상기 제2 p형 GaN층(125)은 상기 제2 p형 AlGaN층(124) 상에 형성될 수 있다. 상기 제2 p형 GaN층(125)의 두께는 60nm일 수 있다.The second p-
도 2d 및 도 2e를 참조하면, 상기 에피탁시얼 마스크 패턴(116)을 제거한 후 상기 제1 p형 GaN층(115) 및 상기 제2 p형 GaN층(125) 상에 제1 절연층(132)을 형성할 수 있다. 상기 제1 절연층(132)은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 2D and 2E, after removing the
도 2f를 참조하면, 상기 제1 절연층(132) 및 상기 제1 절연층(132)의 하부층들을 패터닝하여 상기 제1 n형 GaN층(112) 및 상기 제2 n형 GaN층(122)을 각각 노출시키는 콘택 홀들(134)을 형성할 수 있다. 상기 콘택홀들(134)은 제1 영역과 제2 영역에 각각 형성될 수 있다.Referring to FIG. 2F, the first n-
도 2g를 참조하면, 상기 제1 절연층(132)을 패터닝하여 상기 제1 p형 GaN층(115) 및 상기 제2 p형 GaN층(125)을 각각 노출시키는 보조 콘택 홀들(136)을 형성할 수 있다.Referring to FIG. 2G, the first insulating
도 2h를 참조하면, 상기 컨택 홀들(134) 및 상기 보조 콘택 홀(136)의 측벽에 절연 측벽(137)을 형성한다. 상기 절연 측벽(137)은 절연막을 컨포멀하게 증작한 후 이방성 식각을 통하여 형성될 수 있다. 이에 따라, 상기 컨택 홀들(134)의 하부면은 상기 제1 n형 GaN층(112) 또는 상기 제2 n형 GaN층(122)에 접촉한다. 또한, 상기 보조 콘택 홀(137)의 하부면은 상기 제1 p형 GaN층(115) 또는 제2 p형 GaN층(125)에 접촉한다. Referring to FIG. 2H, insulating
도 2i를 참조하면, 상기 컨택 홀들(134) 및 상기 보조 콘택 홀(136)을 채우는 컨택 플러그들(142,144)을 각각 형성한다. 상기 컨택 플러그들(142,144)은 반도체층들과 오믹 접합을 수행할 수 있다.Referring to FIG. 2I, contact plugs 142 and 144 filling the contact holes 134 and the
도 2j를 참조하면, 상기 컨택 플러그들(142,144) 상에 배치된 중간 도전 패드(146,148)를 형성한다. 상기 중간 도전 패드(146,148)는 상기 컨택 플러그들(142,144)과 컨택 패드(148)와 전기적 연결을 수행할 수 있다. 상기 중간 도전 패드(146,148)는 금속 또는 금속 합금일 수 있다.Referring to FIG. 2J, intermediate
도 2k를 참조하면, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제1 발광 구조체(101a)를 형성한다. 또한, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제2 다중 양자 우물층(123)을 포함하는 제2 발광 구조체(101b)를 형성할 수 있다. 또한, 상기 GaN 버퍼층(111) 및 상기 GaN 버퍼층(111) 상부에 적층된 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제3 발광 구조체(101c)를 형성할 수 있다. 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b), 및 상기 제3 발광 구조체(101c)는 동시에 형성될 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 서로 이격되어 배치될 수 있다. 상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 포토레지스토를 식각 마스크로 사용하여 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 층들을 식각하여 형성될 수 있다. 상기 제1 발광 구조체 및 제3 발광 구조체는 청색을 발광하고, 제2 발광 구조체는 녹색을 발광할 수 있다.Referring to FIG. 2K, the
도 2l을 참조하면, 상기 제1 발광 구조체(101a), 상기 제2 발광 구조체(101b), 및 상기 제3 발광 구조체(101c)를 덮도록 보호층(150)을 형성할 수 있다. 상기 보호층(150)은 실리콘 산화막, 실리콘 질화막, 플라스틱층, 또는 아크릴층, 또는 폴리머일 수 있다. 상기 보호층(150)의 상부면은 평탄화될 수 있다.Referring to FIG. 2L, a
도 2m을 참조하면, 상기 중간 도전 패드(146,148)와 정렬되고 상기 보호층(150)을 관통하는 컨택 패드(151,152)를 형성할 수 있다. 상기 콘택 패드(151,152)는 금속 또는 금속 합금일 수 있다. 상기 콘택 패드(151,152)의 일면은 외부로 노출될 수 있다. 2M,
도 2n을 참조하면, 상기 컨택 패드(151,152)를 마주보도록 지지 기판(160)을 부착하고 상기 성장 기판(110)을 제거할 수 있다. 상기 성장기판(110)은 식각이나 레이저 리프트-오프(laser lift-off) 공정을 통해 제거될 수 있다. 상기 지지 기판(160)은 추후에 제거되는 임시 기판이거나 전기적 배선을 가지는 인쇄회로 기판, 박막 트렌지스터를 포함하는 기판, 트렌지스터를 포함하는 실리콘 기판일 수 있다.Referring to FIG. 2N, a
다시, 도 1을 참조하면, 상기 성장 기판(110)를 제거한 후 노출된 상기 제3 발광 구조체(101c)의 GaN 버퍼층(111) 상에 적색 형광층(178)을 형성할 수 있다. 투명 절연층들(176)은 상기 제1 발광 구조체(101a) 및 상기 제2 발광 구조체(101b)의 일면 상에 각각 배치될 수 있다.Referring to FIG. 1 again, after removing the
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽은 반사 격벽으로 변형될 수 있다. The
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 녹색 형광층(176) 상에 배치될 수 있다. 상기 투명 필름(172), 상기 투명 절연층(176), 및 상기 적색 형광층(176)은 필름 형태로 일체화되어 상기 발광 구조체들(101a~101c)과 결합할 수 있다. The
본 발명의 일 실시예에 따르면, 제1 발광 구조체(101a)는 청색을 발광하고, 제2 발광 구조체(101b)는 녹색을 발광하고, 제3 발광 구조체(101c)는 청색을 발광하고 적색 형광층을 통하여 적색으로 변환될 수 있다. 이에 따라, 본 발명의 발광 소자는 칼라를 구현할 수 있다. 종래의 복수의 형광층을 사용하는 것에 비하여 형광층의 종류가 하나로 감소되어, 광효율이 증가한다.According to an embodiment of the present invention, the first
본 발명의 일 실시예에 따른 발광소자는 매트릭스 형태로 배열되어 마이크로 LED 디스플레이를 제공할 수 있다. 상기 마이크로 LED 디스플레이는 스마트 시계의 디스플레이 등에 사용될 수 있다.A light emitting device according to an embodiment of the present invention may be arranged in a matrix form to provide a micro LED display. The micro LED display may be used in a display of a smart watch.
도 3은 본 발명의 다른 실시예에 따른 발광 소자을 설명하는 단면도이다.3 is a cross-sectional view illustrating a light emitting device according to another embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시예에 발광 소자(200)는, 서로 이격되어 배치된 제1 발광 구조체(201a), 제2 발광 구조체(201b), 및 제3 발광 구조체(201c)를 포함하는 발광 구조체들(201a~201c); 및 상기 제3 발광 구조체(201c)의 일면 상에 배치되어 청색광을 제공받아 적색광을 방출하는 적색 형광층(178)을 포함한다. 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 청색광을 발광하고, 상기 제2 발광 구조체(201b)는 녹색광을 발광한다.Referring to FIG. 3, in one embodiment of the present invention, the
상기 발광 소자(200)는 적어도 하나의 픽셀을 포함할 수 있다. 픽셀은 디스플레이를 구성하기 위하여 매트릭스 형태로 배열될 수 있다. 각 픽셀은 청색 서브 픽셀, 녹색 서브 픽셀, 및 적색 서브 픽셀을 포함할 수 있다. 상기 청색 서브 픽셀은 상기 제1 발광 구조체(201a) 및 상기 제1 발광 구조체(201a)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 녹색 서브 픽셀은 상기 제2 발광 구조체(201b) 및 상기 제2 발광 구조체(201b)에 적층된 투명 절연층(176)을 포함할 수 있다. 상기 적색 서브 픽셀은 상기 제3 발광 구조체(201c) 및 상기 제3 발광 구조체(201c)에 적층된 적색 형광층(178)을 포함할 수 있다. The
상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 순차적으로 적층된 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다.The first
상기 제2 발광 구조체(201c)는 순차적으로 적층된 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제1 다중 양자 우물층(113)은 상기 제2 다중 양자 우물층(123)과 다른 구조 또는 조성을 가질 수 있다. 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 청색을 발광하고, 상기 제2 발광 구조체(201b)는 녹색을 발광할 수 있다. 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b) 및 상기 제3 발광 구조체(201c)는 동일한 성장 기판에서 형성될 수 있다.The second
상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 포함할 수 있다. 상기 제1 발광 구조체 및 상기 제3 발광 구조체을 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제1 다중 양자 우물층(114)은 GaN 장벽층과 InxGayN 우물층을 포함하고, x+y=1 이고, x는 0.04 ~0.14일 수 있다. GaN 장벽층의 두께는 4nm 수준이고, 상기 InxGayN 우물층의 두께는 4nm 수준일 수 있다. 제1 다중 양자 우물층(113)에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 5일 수 있다. 상기 제1 다중 양자 우물층(113)은 청색을 발광할 수 있다.The first
상기 제2 발광 구조체(201b)는 순차적으로 적층된 GaN 버퍼층(111), 제1 n형 GaN층(112), 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 포함할 수 있다. 상기 제2 발광 구조체(201b)를 구성하는 층들 중에서 이웃한 층들은 서로 수직으로 정렬될 수 있다. 상기 제2 다중 양자 우물층(123)은 GaN 장벽층과 InaGabN 우물층을 포함하고, a+b=1 이고, a는 0.2 ~0.22 일 수 있다. GaN 장벽층의 두께는 10nm 수준이고, 상기 InaGabN 우물층의 두께는 3nm 수준일 수 있다. 제2 다중 양자 우물층에서 GaN 장벽층과 InxGayN 우물층의 적층 개수는 6일 수 있다. 상기 제2 다중 양자 우물층(123)은 녹색을 발광할 수 있다.The second
상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 메사 식각될 수 있다. 이에 따라, 상기 제1 발광 구조체(201a) 및 상기 제3 발광 구조체(201c)에서, 제1 n형 GaN층(112)의 일부가 노출되도록 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)이 국부적으로 제거될 수 있다. 또한, 상기 제2 발광 구조체(201b)에서, 제2 n형 GaN층(122)의 일부가 노출되도록 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)이 국부적으로 제거될 수 있다. The first
상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극(237)이 배치된다. 또한, 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극(238)이 배치된다.An n-
컨택 패드(251,252)는 n형 오믹 전극(237) 및 p 형 오믹 전극(238)에 배치되어 n형 GaN층(112,122)과 p형 GaN층(115,125) 사이에 전류를 주입할 수 있다.The
보호층(150)은 상기 컨택 패드(251,252)의 일면을 노출하고 상기 컨택 패드(251,252)를 덮고 상기 발광 구조체들(201a~201c) 사이의 공간을 채우도록 배치될 수 있다. 상기 보호층(150)은 절연성 재질일 수 있다.The
투명 절연층들(176)은 상기 제1 발광 구조체(201a) 및 상기 제2 발광 구조체(201b)의 일면 상에 각각 배치될 수 있다. 투명 절연층(176)은 투명한 절연물질일 수 있다.The transparent insulating
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층(176)과 상기 적색 형광층(178) 사이에 배치될 수 있다. 상기 흑색 격벽(174)은 서브 픽셀들을 서로 분리하는 블랙 매트릭스로 동작할 수 있다. The
투명 필름(172)은 상기 투명 절연층들(176) 및 상기 적색 형광층(178) 상에 배치될 수 있다. 상기 투명 필름(172)은 플라스틱 필름 또는 유리 필름일 수 있다. 상기 투명 필름(172)과 상기 흑색 격벽(174), 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체형으로 형성된 후, 상기 발광 구조체들(201a~201c)의 일면에 정렬되어 결합할 수 있다.The
지지 기판(160)은 제1 발광 구조체(201a), 제2 발광 구조체(201b) 및 제3 발광 구조체(201c)의 타면(또는 하부면)에 배치될 수 있다.The
도 4a 내지 4f는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하는 단면도들이다.4A to 4F are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
다시, 도 2a 내지 도 2d를 참조하면, 성장 기판(110) 상에 차례로 GaN 버퍼층(111), 제1 n형 GaN층(112), 제1 다중 양자 우물층(113), 제1 p형 AlGaN층(114), 및 제1 p형 GaN층(115)을 형성하는 단계; 상기 제1 p형 GaN층(115), 상기 제1 p형 AlGaN층(114), 및 상기 제1 다중 양자 우물층(113)을 국부적으로 제거하는 단계; 및 상기 제1 다중 양자 우물층(113)이 국부적으로 제거된 위치에 제2 n형 GaN층(122), 제2 다중 양자 우물층(123), 제2 p형 AlGaN층(124), 및 제2 p형 GaN층(125)을 형성하는 단계; 를 포함한다. 이에 따라, 제1 영역에서 상기 제1 p형 GaN층(115)이 노출되고, 제2 영역에서 제2 p형 GaN층(125)이 노출된다.Referring again to FIGS. 2A to 2D, the
도 4a 및 도 4b를 참조하면, 상기 제1 n형 GaN층(115) 및 상기 제2 n형 GaN층(125)을 국부적으로 노출시키는 메사(mesa) 식각을 수행한다. 발광 구조체들(201a~201c)을 형성하는 위치에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 그 하부의 박막을 메사(mesa) 식각한다. 4A and 4B, a mesa etch is performed to locally expose the first n-
도 4c를 참조하면, 상기 메사 식각에 의하여 노출된 상기 제1 n형 GaN층 및 상기 제2 n형 GaN층에 n형 오믹 전극(237)을 형성하고 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층 상에 p 형 오믹 전극(238)을 형성한다. 상기 n형 오믹 전극(237) 및 상기 p 형 오믹 전극(238)은 리프트 오프 공정에 의하여 수행될 수 있다.Referring to FIG. 4C, an n-
도 4d를 참조하면, 노출된 상기 제1 n형 GaN층(112) 및 상기 제2 n형 GaN층(122)을 상기 성장 기판(110)이 노출되도록 국부적으로 식각하여 상기 제1 다중 양자 우물층(113)을 포함하는 제1 발광 구조체(201a), 상기 제2 다중 양자 우물층(123)을 포함하는 제2 발광 구조체(201b), 및 상기 제1 다중 양자 우물층(113)을 포함하는 제3 발광 구조체(201c)를 형성할 수 있다.4D, the exposed first n-
상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 포토레지스트를 식각 마스크로 사용하여 식각하여 동시에 형성될 수 있다. 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 및 상기 제3 발광 구조체(201c)는 서로 이격되어 배치된다.The first
도 4e를 참조하면, 상기 제1 발광 구조체(201a), 상기 제2 발광 구조체(201b), 상기 제3 발광 구조체(201c)를 덥도록 보호층(150)을 형성한다. 상기 보호층(150)의 상부면은 평탄화될 수 있다. 상기 보호층(150)은 실리콘 산화막, 실리콘 질화막, 플라스틱층, 또는 아크릴층, 또는 폴리머일 수 있다.Referring to FIG. 4E, a
도 4f를 참조하면, 상기 n형 오믹 전극(237)과 정렬되고 상기 보호층(150)을 관통하는 제1 컨택 패드(251) 및 상기 p 오믹 전극(238)과 정렬되고 상기 보호층(150)을 관통하는 제2 컨택 패드(252)를 형성할 수 있다. 상기 제1 컨택 패드(251) 및 상기 제2 컨택 패드(252)는 금속 또는 금속 합금일 수 있다.Referring to FIG. 4F, the
다시 도 3을 참조하면, 상기 제1 컨택 패드(251) 및 상기 제2 컨택 패드(252)를 마주보는 지지 기판(160)을 부착하고 상기 성장 기판(110)을 제거할 수 있다. 상기 성장기판(110)은 식각이나 레이저 리프트-오프(laser lift-off) 공정을 통해 제거될 수 있다. 상기 지지 기판(110)은 추후에 제거되는 임시 기판이거나 전기적 배선을 가지는 인쇄회로 기판, 박막 트렌지스터를 포함하는 기판, 트렌지스터를 포함하는 실리콘 기판일 수 있다.Referring back to FIG. 3, a
상기 성장 기판(110)을 제거하여 노출된 상기 제2 발광 구조체(201b)의 GaN 버퍼층 상에 적색 형광층(178)을 형성할 수 있다.The
투명 절연층들(176)이 상기 제1 발광 구조체(201a) 및 상기 제2 발광 구조체(201b)의 일면 상에 각각 배치될 수 있다.Transparent insulating
흑색 격벽(174)은 상기 투명 절연층들(176) 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치될 수 있다. 흑색 격벽(174)은 반사 격벽으로 변형될 수 있다. The
투명 필름(172)은 상기 투명 절연층들 및 상기 녹색 형광층 상에 배치될 수 있다. 상기 투명 필름(172), 상기 투명 절연층(176), 및 적색 형광층(178)은 필름 형태로 일체화되어 상기 발광 구조체들(201a~210c)과 결합할 수 있다. The
본 발명의 일 실시예에 따르면, 제1 발광 구조체(201a)는 청색을 발광하고, 제2 발광 구조체(201b)는 녹색을 발광하고, 제3 발광 구조체(201c)는 청색을 발광하고 적색 형광층을 통하여 적색으로 변환할 수 있다.According to an embodiment of the present invention, the first
본 발명의 변형된 실시예에 따르면, 발광 구조체들(201a~201c)과 투명 절연층 또는 적색 형광층 사이에 굴절율 정합층이 배치될 수 있다. 상기 굴절율 정합층은 투명 절연층의 굴절률과 GaN의 굴절률 사이의 값을 가질 수 있다.According to a modified embodiment of the present invention, a refractive index matching layer may be disposed between the light emitting
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.In the above, the present invention has been illustrated and described with respect to specific preferred embodiments, but the present invention is not limited to these embodiments, and those skilled in the art to which the present invention pertains claim in the claims It includes all of the various types of embodiments that can be carried out without departing from the technical spirit.
100: 발광 소자
101a,101b,101c: 발광 구조체
178: 적색 형광층100: light-emitting element
101a, 101b, 101c: Light emitting structure
178: red fluorescent layer
Claims (17)
상기 제1 발광 구조체는 GaN 버퍼층, 제1 n형 GaN층, 제1 다중 양자 우물층, 제1 p형 AlGaN층, 제1 p형 GaN층, 및 제1 절연층을 포함하고,
상기 제2 발광 구조체는 상기 GaN 버퍼층, 제2 n형 GaN층, 제2 다중 양자 우물층, 제2 p형 AlGaN층, 제2 p형 GaN층, 및 상기 제1 절연층을 포함하고,
상기 제1 다중 양자 우물층은 상기 제2 다중 양자 우물층과 다른 구조 또는 조성을 가지고,
상기 제1 절연층, 상기 제1 p형 GaN층, 상기 제1 p형 AlGaN층, 및 상기 제1 다중 양자 우물층을 관통하여 상기 제1 n형 GaN층을 노출시키는 제1 콘택 홀들을 채우는 제1 콘택 플러그들;
상기 제1 절연층, 상기 제2 p형 GaN층, 상기 제2 p형 AlGaN층, 및 상기 제2 다중 양자 우물층을 관통하여 상기 제2 n형 GaN층을 노출시키는 제2 콘택 홀들을 채우는 제2 콘택 플러그들;
상기 제1 절연층을 관통하여 상기 제1 p형 GaN층 및 상기 제2 p형 GaN층을 각각 노출시키는 보조 콘택 홀들을 채우는 보조 콘택 플러그들;
상기 제1 콘택 홀들, 상기 제2 콘택홀들, 및 상기 보조 콘택 홀들의 측벽에 배치되는 절연 측벽;
상기 제1 콘택 플러그들, 상기 제2 콘택 플러그들, 및 상기 보조 콘택 플러그들 상에 배치되는 중간 도전 패드;
상기 제1 발광 구조체는 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제1 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 분리되고 상기 제1 다중 양자 우물층을 포함하고,
상기 제2 발광 구조체는 상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제2 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 분리되고 상기 제2 다중 양자 우물층을 포함하고,
상기 GaN 버퍼층 및 상기 GaN 버퍼층 상부에 적층된 상기 제1 다중 양자 우물층을 포함하는 층들을 국부적으로 식각하여 상기 제1 다중 양자 우물층을 포함하는 제3 발광 구조체를 더 포함하고,
상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체는 상기 GaN 버퍼층이 국부적으로 제거되어 서로 이격되어 배치돠고,
상기 제1 발광 구조체, 상기 제2 발광 구조체, 및 상기 제3 발광 구조체를 덮는 보호층;
상기 중간 도전 패드와 정렬되고 상기 보호층을 관통하는 콘택 패드;
상기 콘택 패드를 마주보도록 부착된 지지 기판; 및
상기 제3 발광 구조체의 상기 GaN 버퍼층에 배치된 적색 형광층을 더 포함하고,
상기 제1 발광 구조체 및 상기 제2 발광 구조체의 일면 상에 각각 배치된 투명 절연층을 더 포함하고,
상기 투명 절연층들 사이 또는 상기 투명 절연층과 상기 적색 형광층 사이에 배치된 흑색 격벽을 더 포함하는 것을 특징으로 하는 발광 소자.In the light emitting device comprising a light emitting structure including a first light emitting structure and a second light emitting structure spaced apart from each other,
The first light emitting structure includes a GaN buffer layer, a first n-type GaN layer, a first multiple quantum well layer, a first p-type AlGaN layer, a first p-type GaN layer, and a first insulating layer,
The second light emitting structure includes the GaN buffer layer, a second n-type GaN layer, a second multiple quantum well layer, a second p-type AlGaN layer, a second p-type GaN layer, and the first insulating layer,
The first multiple quantum well layer has a different structure or composition from the second multiple quantum well layer,
A first fill hole that penetrates the first insulating layer, the first p-type GaN layer, the first p-type AlGaN layer, and the first multiple quantum well layer to expose the first n-type GaN layer; 1 contact plugs;
A second contact hole that penetrates the first insulating layer, the second p-type GaN layer, the second p-type AlGaN layer, and the second multi-quantum well layer to expose the second n-type GaN layer; 2 contact plugs;
Auxiliary contact plugs filling the auxiliary contact holes penetrating the first insulating layer and exposing the first p-type GaN layer and the second p-type GaN layer, respectively;
An insulating sidewall disposed on sidewalls of the first contact holes, the second contact holes, and the auxiliary contact holes;
An intermediate conductive pad disposed on the first contact plugs, the second contact plugs, and the auxiliary contact plugs;
The first light emitting structure is separated by locally etching the layers including the GaN buffer layer and the first multi-quantum well layer stacked on the GaN buffer layer, and includes the first multi-quantum well layer,
The second light-emitting structure is separated by locally etching the layers including the GaN buffer layer and the second multi-quantum well layer stacked on the GaN buffer layer, and includes the second multi-quantum well layer,
A third light emitting structure including the first multiple quantum well layer is further etched by locally etching the layers including the GaN buffer layer and the first multiple quantum well layer stacked on the GaN buffer layer,
In the first light emitting structure, the second light emitting structure, and the third light emitting structure, the GaN buffer layer is locally removed and spaced apart from each other,
A protective layer covering the first light emitting structure, the second light emitting structure, and the third light emitting structure;
A contact pad aligned with the intermediate conductive pad and penetrating the protective layer;
A support substrate attached to face the contact pad; And
Further comprising a red fluorescent layer disposed on the GaN buffer layer of the third light emitting structure,
Further comprising a transparent insulating layer disposed on each surface of the first light emitting structure and the second light emitting structure,
And a black partition wall disposed between the transparent insulating layers or between the transparent insulating layer and the red fluorescent layer.
상기 제1 다중 양자 우물층은 GaN 장벽층과 InxGayN 우물층을 포함하고,
x+y=1 이고, x는 0.04 ~0.14이고,
상기 제2 다중 양자 우물층은 GaN 장벽층과 InaGabN 우물층을 포함하고,
a+b=1 이고, a는 0.2 ~0.22 인 것을 특징으로 발광 소자.The method of claim 10,
The first multiple quantum well layer includes a GaN barrier layer and an In x Ga y N well layer,
x + y = 1, x is 0.04 to 0.14,
The second multi-quantum well layer includes a GaN barrier layer and an In a Ga b N well layer,
a + b = 1, and a is 0.2 to 0.22.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180052012A KR102097865B1 (en) | 2018-05-04 | 2018-05-04 | light emitting diodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180052012A KR102097865B1 (en) | 2018-05-04 | 2018-05-04 | light emitting diodes |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200038748A Division KR102174004B1 (en) | 2020-03-31 | 2020-03-31 | light emitting diodes |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190127413A KR20190127413A (en) | 2019-11-13 |
KR102097865B1 true KR102097865B1 (en) | 2020-05-27 |
Family
ID=68535186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180052012A KR102097865B1 (en) | 2018-05-04 | 2018-05-04 | light emitting diodes |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102097865B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11476394B2 (en) | 2020-01-09 | 2022-10-18 | Samsung Electronics Co., Ltd. | Light emitting device and display apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3758562B2 (en) * | 2001-11-27 | 2006-03-22 | 日亜化学工業株式会社 | Nitride semiconductor multicolor light emitting device |
JP2008160061A (en) | 2006-11-30 | 2008-07-10 | Toshiba Lighting & Technology Corp | Illumination device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101519985B1 (en) * | 2008-09-11 | 2015-05-15 | 삼성디스플레이 주식회사 | Light source module and display apparatus having the same |
KR20110130964A (en) * | 2010-05-28 | 2011-12-06 | 엘지이노텍 주식회사 | Light emitting device chip, method for fabricating the same and light emitting device package and lighting system |
KR20120069048A (en) * | 2010-12-20 | 2012-06-28 | 일진머티리얼즈 주식회사 | Light emitting device and method of manufacturing the same |
KR101826981B1 (en) * | 2011-08-29 | 2018-02-07 | 엘지이노텍 주식회사 | Semiconductor light-emitting device |
KR101979944B1 (en) * | 2012-10-18 | 2019-05-17 | 엘지이노텍 주식회사 | Light emitting device |
KR101660020B1 (en) * | 2015-08-21 | 2016-09-30 | 서울반도체 주식회사 | Wafer-level light emitting diode package and method of fabricating the same |
KR102530760B1 (en) * | 2016-07-18 | 2023-05-11 | 삼성전자주식회사 | Semiconductor light emitting device |
-
2018
- 2018-05-04 KR KR1020180052012A patent/KR102097865B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3758562B2 (en) * | 2001-11-27 | 2006-03-22 | 日亜化学工業株式会社 | Nitride semiconductor multicolor light emitting device |
JP2008160061A (en) | 2006-11-30 | 2008-07-10 | Toshiba Lighting & Technology Corp | Illumination device |
Also Published As
Publication number | Publication date |
---|---|
KR20190127413A (en) | 2019-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11489006B2 (en) | Display panel, preparation method thereof and display device | |
WO2018121611A1 (en) | Group iii-v nitride semiconductor-based led full color display device structure and preparing method | |
USRE46985E1 (en) | Display device using semiconductor light emitting device and method of fabricating the same | |
US9093629B2 (en) | Display device using semiconductor light emitting device and method of fabricating the same | |
CN111223885A (en) | Display device and method of manufacturing the same | |
US11387383B2 (en) | Method of transferring light emitting device for display and display apparatus | |
CN107211504A (en) | Use the display device and manufacture method of light emitting semiconductor device | |
CN109742200A (en) | A kind of preparation method of display panel, display panel and display device | |
US11508778B2 (en) | Light emitting device for display and display apparatus having the same | |
US20230014515A1 (en) | Display device using micro led and manufacturing method thereof | |
CN113380929A (en) | Display panel manufacturing method, display panel and display device | |
CN115735279A (en) | Full-color LED display using Micro-Nano PIN LED element and manufacturing method thereof | |
JP2023528669A (en) | Display panel, display device, and how to prepare the display panel | |
KR102097865B1 (en) | light emitting diodes | |
KR100696445B1 (en) | LED display device and method for manufacturing same | |
KR102174004B1 (en) | light emitting diodes | |
KR20230092671A (en) | Micro LED display apparatus and method for manufacturing the same | |
US20230197693A1 (en) | Micro led display apparatus and method of manufacturing the same | |
CN111863871A (en) | Display panel and preparation method thereof | |
KR102639607B1 (en) | Method for manufacturing display device using semiconductor light emitting device | |
US11626391B2 (en) | Light emitting device and display apparatus having the same | |
CN113097360B (en) | Display panel and manufacturing method thereof | |
KR102695965B1 (en) | Substrate for manufacturing display device and method for manufacturing display device | |
US20230132423A1 (en) | Light emitting diode array with inactive implanted isolation regions and methods of forming the same | |
US20230074026A1 (en) | Light emitting device for display and display apparatus having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |