KR102095225B1 - Chip type fuse using hybrid intergrated circuit technology - Google Patents

Chip type fuse using hybrid intergrated circuit technology Download PDF

Info

Publication number
KR102095225B1
KR102095225B1 KR1020190158283A KR20190158283A KR102095225B1 KR 102095225 B1 KR102095225 B1 KR 102095225B1 KR 1020190158283 A KR1020190158283 A KR 1020190158283A KR 20190158283 A KR20190158283 A KR 20190158283A KR 102095225 B1 KR102095225 B1 KR 102095225B1
Authority
KR
South Korea
Prior art keywords
fuse
ceramic substrate
chip
conductive paste
pattern
Prior art date
Application number
KR1020190158283A
Other languages
Korean (ko)
Inventor
장병철
Original Assignee
장병철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장병철 filed Critical 장병철
Priority to KR1020190158283A priority Critical patent/KR102095225B1/en
Application granted granted Critical
Publication of KR102095225B1 publication Critical patent/KR102095225B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05Component parts thereof
    • H01H85/055Fusible members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02Manufacture of fuses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05Component parts thereof
    • H01H85/143Electrical contacts; Fastening fusible members to such contacts

Abstract

The present invention relates to a chip type fuse using a hybrid integrated circuit technology, which is capable of improving precision. The chip type fuse comprises: a ceramic substrate having a through hole; a fuse unit designed to be cut off by being heated when current equal to or greater than a predetermined value flows therethrough; and a terminal pad unit electrically connected to the fuse unit.

Description

혼성집적회로 기술을 이용한 칩형 퓨즈{CHIP TYPE FUSE USING HYBRID INTERGRATED CIRCUIT TECHNOLOGY}Chip fuse using hybrid integrated circuit technology {CHIP TYPE FUSE USING HYBRID INTERGRATED CIRCUIT TECHNOLOGY}

본 발명은 혼성집적회로 기술을 이용한 칩형 퓨즈에 관한 것으로서, 더욱 상세하게는 열전도율이 우수한 세라믹기판 위에 후막 인쇄방식을 갖는 혼성집적회로 기술을 이용하여 도전성 페이스트로 도체패턴을 형성함으로써 칩(Chip) 형태로 제조하되, 일정 전류 이상 흐를 시 도체패턴의 얇게 형성시킨 부분이 발열되면서 녹아 끊어지도록 하여 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있도록 하고 발생하는 열은 세라믹기판을 통해 빠르게 방출할 수 있도록 한 혼성집적회로 기술을 이용한 칩형 퓨즈에 관한 것이다.The present invention relates to a chip-type fuse using a hybrid integrated circuit technology, and more specifically, to form a chip (Chip) by forming a conductor pattern with a conductive paste using a hybrid integrated circuit technology having a thick film printing method on a ceramic substrate having excellent thermal conductivity Manufactured with, but when a certain current flows over a certain thickness, the thinly formed part of the conductor pattern is melted by heating, so that it can be melted and cut off so that it can exhibit the characteristics of a fuse that cuts off the current, and the generated heat can be quickly released through the ceramic substrate. It relates to a chip-type fuse using an integrated circuit technology.

일반적으로 기존의 칩 형태의 퓨즈는 일정 전류 이상 흐를 시 끊어지는 특성 물질(가용성 금속 컨덕터)을 사용하고 이를 형성하기 위해서 기판을 2개 이상 사용하고 있다.In general, the conventional chip-type fuse uses a characteristic material (a soluble metal conductor) that breaks when it flows over a certain current, and uses two or more substrates to form it.

이에, 기존의 칩 형태의 퓨즈는 제조공정이 복잡하고 다수의 공정 수행으로 공정시간이 많이 소요되는 단점이 있었다.Accordingly, the conventional chip-type fuse has a disadvantage in that the manufacturing process is complicated and the process time is large due to the execution of multiple processes.

이와 같은 칩 형태의 퓨즈에 관하여 이미 개시되어 있는 기술로서는, 일본 공개특허 평11-96886호에서, 무기질의 기판의 상면에 실리콘 수지막을 형성하고, 이 실리콘 수지막 상에 퓨즈막을 형성하며, 또한, 퓨즈막 상에 실리콘 수지에 의해 보호막을 형성하고 기판 상면의 실리콘 수지막을 10㎛의 두께로 형성하는 내용이 개시되어 있다.As a technique already disclosed for such a chip-shaped fuse, in Japanese Patent Application Laid-Open No. 11-96886, a silicone resin film is formed on an upper surface of an inorganic substrate, and a fuse film is formed on the silicone resin film. It is disclosed that a protective film is formed of a silicone resin on a fuse film and a silicone resin film on the upper surface of the substrate is formed to a thickness of 10 µm.

또한, 국내등록특허 제10-1050243호에서는, 열전도성이 낮은 막 재료로 이루어지는 제1 축열층이 절연기판 상에 형성되고, 당해 제1 축열층 상에 절연기판에 접촉하지 않도록 퓨즈막이 형성되고, 당해 퓨즈막은 양단에 배치되는 표면 전극부 사이에 퓨즈 요소부를 갖는 것이며, 당해 퓨즈 요소부 상에 열전도성이 낮은 막 재료로 이루어지는 제2 축열층이 형성되고, 상기 제1 축열층이 상기 제2 축열층보다도 두껍게 형성되고, 상기 열전도성이 낮은 막 재료로 이루어지는 상기 제1 축열층 및 상기 제2 축열층이 감광기를 함유하는 B스테이지 상태의 시트 형상 재료로 형성하는 내용이 개시되어 있다.In addition, in Korean Patent No. 10-1050243, a first heat storage layer made of a film material having low thermal conductivity is formed on an insulating substrate, and a fuse film is formed so as not to contact the insulating substrate on the first heat storage layer, The fuse film has a fuse element portion between surface electrode portions disposed at both ends, and a second heat storage layer made of a film material having low thermal conductivity is formed on the fuse element portion, and the first heat storage layer is the second heat storage. It is disclosed that the first heat storage layer and the second heat storage layer made of a film material formed thicker than the layer and having low thermal conductivity are formed of a B-stage sheet-like material containing a photosensitive device.

이러한 칩 형태의 퓨즈는 일정 전류 이상 흐를 시 이를 빠르게 차단하기 위한 정밀도가 필히 요구된다.This chip-type fuse is required to have precision to quickly cut it off when it flows over a certain current.

한편, 칩 형태의 퓨즈는 표면실장이 가능한 구성을 갖는 것으로서, 스마트폰, 비디오게임 콘솔, CD/DVD/HDD 드라이브, LCD 모니터 등 다양하게 적용되고 있다.On the other hand, the chip-type fuse has a surface mountable configuration, and has been widely applied to smartphones, video game consoles, CD / DVD / HDD drives, and LCD monitors.

일본 공개특허공보 평11-96886호Japanese Patent Application Publication No. Hei 11-96886 대한민국 등록특허공보 제10-1050243호Republic of Korea Registered Patent Publication No. 10-1050243

본 발명은 상술한 종래의 문제점을 해소 및 이를 감안하여 안출된 것으로서, 열전도율이 우수한 세라믹기판 위에 후막 인쇄방식을 갖는 혼성집적회로 기술을 이용하여 도전성 페이스트로 도체패턴을 형성함으로써 칩(Chip) 형태로 제조하되, 일정 전류 이상 흐를 시 도체패턴 측 얇게 형성시킨 부분이 발열되면서 녹아 끊어지도록 하여 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있도록 하고 발생하는 열은 세라믹기판을 통해 빠르게 방출할 수 있도록 한 혼성집적회로 기술을 이용한 칩형 퓨즈를 제공하는데 그 목적이 있다.The present invention has been devised in view of the above-mentioned problems and solving the above-described problems, and by forming a conductor pattern with a conductive paste using a hybrid integrated circuit technology having a thick film printing method on a ceramic substrate having excellent thermal conductivity, in the form of a chip. It is manufactured, but when a certain current flows over a certain current, the part formed thinly on the conductor pattern melts and breaks as it heats, so that it can exhibit the characteristics of a fuse that cuts off the current, and the generated heat can be quickly released through the ceramic substrate. The purpose is to provide a chip-type fuse using circuit technology.

본 발명은 일정 전류 이상 흐를 시 이를 신속 정확하게 차단할 수 있도록 하며 정밀도를 높일 수 있도록 한 혼성집적회로 기술을 이용한 칩형 퓨즈를 제공하는데 그 목적이 있다.An object of the present invention is to provide a chip-type fuse using a hybrid integrated circuit technology so that it can be quickly and accurately cut off when it flows over a certain current and improves precision.

상기의 목적을 달성하기 위한 본 발명에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈는, 열전도율이 우수한 특성을 갖는 Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 탄소나노튜브, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지고, 퓨즈부와 단자패드부를 전기적으로 연결하기 위한 스루홀이 가공된 세라믹기판; 상기 세라믹기판의 상면에 도전성 페이스트를 인쇄하여 일정 형상의 도체패턴을 형성함에 의해 퓨즈로서 기능을 발휘토록 구비되고, 일정 전류 이상이 흐를 시 발열되면서 끊어지도록 설계된 퓨즈부; 상기 세라믹기판의 하면에 도전성 페이스트를 인쇄하여 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되는 단자패드부;를 포함하되, 상기 퓨즈부는, 상기 세라믹기판의 상면 좌우 양측에 위치하여 서로 마주하는 상태로 간격 배치 및 대칭형 구조로 형성되는 한쌍 구조의 전극패턴; 상기 한쌍 구조의 전극패턴 간을 전기적으로 연결 접속하여주는 연결매개체이면서 일정 전류 이상이 흐를 시 발열되면서 끊어지도록 설계된 퓨징패턴;을 포함하며, 상기 전극패턴은 세라믹기판의 외측 방향에서 내측 방향에 위치된 퓨징패턴을 향해 갈수록 형성 폭이 축소되게 형성하고, 상기 퓨징패턴은 전극패턴이 갖는 최소 형성 폭 부분보다 더 작은 형성 폭을 갖도록 형성하여, 일정 전류 이상이 흐를 시 상기 퓨징패턴 측에서 전류집중현상에 의해 발열이 증대되면서 녹아 끊어지도록 구성하는 것을 특징으로 한다.Chip-type fuse using a hybrid integrated circuit technology in accordance with the present invention for achieving the above object, the thermal conductivity of Al 2 O 3, SiO 2, BaTiO 3, SrTiO 3, PbTiO 3, Pb (Zr, Ti) having excellent properties O 3 , a ceramic substrate made of at least one of carbon nanotubes and boron nitride nanotubes, and having a through hole for electrically connecting a fuse portion and a terminal pad portion; A fuse unit designed to exert a function as a fuse by printing a conductive paste on an upper surface of the ceramic substrate to form a conductor pattern of a predetermined shape, and designed to be blown off when a certain current or more flows; It is formed by printing a conductive paste on the lower surface of the ceramic substrate, and is designed to function as an external contact terminal while enabling chip-type fuse mounting on the PCB substrate, and a terminal pad that is electrically connected to the fuse unit through a through hole on the side of the ceramic substrate. Including, but, the fuse portion, the electrode pattern of a pair of structures formed in a spaced and symmetrical structure in a state facing each other on the left and right sides of the upper surface of the ceramic substrate; It includes a connection medium that electrically connects and connects the electrode patterns of the paired structure, and a fusing pattern designed to be cut off while being heated when a certain current or more flows. Including, the electrode pattern is located in the inner direction from the outer direction of the ceramic substrate The formation width is reduced toward the fusing pattern, and the fusing pattern is formed to have a smaller formation width than the minimum formation width portion of the electrode pattern, so that when a certain current or more flows, current concentration occurs at the fusing pattern side. It is characterized in that it is configured to melt and break while increasing heat generation.

여기에서, 상기 전류패턴 측 최외측에 위치되는 부분의 형성 폭을 "D"라고 할 때, 상기 퓨징패턴의 형성 폭(d)은 1/5D~1/4D의 조건을 만족하도록 구성할 수 있다.Here, when the formation width of the portion located at the outermost side of the current pattern side is “D”, the formation width d of the fusing pattern may be configured to satisfy the conditions of 1 / 5D to 1 / 4D. .

여기에서, 상기 퓨즈부와 단자패드부에 사용되는 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO, PdAg, Ag, Cu, Al 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어지며; 상기 주재료는 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용하며, 상기 도전성 페이스트는 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하도록 구성할 수 있다.Here, the fuse portion and the terminal conductive paste used in the pad portion is CaRuO 3, BaRuO 3, SrRuO 3, Bi2Ru 2 O 7, RuO 2, ITO, ZTO, PdAg, Ag, Cu, at least one selected from Al The main material is made of a mixed composition containing a binder by epoxy or acrylate; The main material can increase the contact area of the conductive paste, reduce usage, and optimize the rheology characteristics of the conductive paste to induce smooth printing and to form in excellent patterns. A flake-type powder having a particle size range of µm and a density range of 3.8 to 4.5 g / cc is used, and the conductive paste maintains a viscosity of 10000 to 13000 cPs in consideration of adhesiveness on the side of the ceramic substrate and dischargeability during printing. It can be configured to.

여기에서, 상기 세라믹기판의 상면에 퓨즈부를 커버하여 보호하도록 세라믹 페이스트를 인쇄하여 형성되고, Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 탄소나노튜브, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지는 보호막;을 더 포함할 수 있다.Here, formed by printing a ceramic paste to protect the parts of the fuse cover the upper surface of the ceramic substrate, Al 2 O 3, SiO 2 , BaTiO 3, SrTiO 3, PbTiO 3, Pb (Zr, Ti) O 3, Bi 2 O 3 -SiO 2 -B 2 O 3 , ZnO-SiO 2 -B 2 O 3 , Na 2 OK 2 0-Al 2 O 3 -SiO 2 , at least one of carbon nanotubes and boron nitride nanotubes It may further include a protective film made.

여기에서, 상기 퓨즈부는 평상시 전류 흐름에 지장이 없도록 하면서 일정 전류 이상이 흐를 시 발열에 의한 끊어짐 현상이 용이하게 이루어지도록 5~30㎛의 두께로 형성할 수 있다.Here, the fuse unit may be formed in a thickness of 5 to 30㎛ so that the breakage phenomenon due to heat generation is easily performed when a certain current or more flows while preventing the normal current flow.

본 발명에 따르면, 열전도율이 우수한 세라믹기판 위에 혼성집적회로 기술인 후막 인쇄를 이용하여 도체패턴을 형성 및 퓨즈부를 구성함으로써 아주 간단한 방식으로 칩(Chip)형 퓨즈를 용이하게 제조할 수 있으며, 인쇄기술을 활용하므로 퓨즈부에 대한 길이와 폭 및 두께를 용이하게 조절할 수 있고 정밀하게 형성할 수 있어 정밀도를 높일 수 있는 칩형 퓨즈를 제공할 수 있다.According to the present invention, a chip-type fuse can be easily manufactured in a very simple manner by forming a conductor pattern and forming a fuse unit using thick film printing, which is a hybrid integrated circuit technology, on a ceramic substrate having excellent thermal conductivity. Since it is utilized, it is possible to provide a chip-type fuse that can easily adjust the length, width, and thickness of the fuse part and precisely form it, thereby increasing precision.

본 발명에 따르면, 일정 전류 이상 흐를 시 도체패턴 측 얇게 형성시킨 부분이 발열되면서 녹아 끊어지게 함으로써 전류를 차단하는 퓨즈로서의 특성을 발휘할 수 있고 퓨즈부에서 발생하는 열은 세라믹기판과 보호막을 통해 빠르게 방출할 수 있는 칩형 퓨즈를 제공할 수 있다.According to the present invention, when a certain current flows over a certain current, the portion formed thinly on the side of the conductor pattern melts and breaks as it heats up, so that it can exhibit the characteristics of a fuse that cuts off the current and heat generated by the fuse is rapidly released through the ceramic substrate and the protective film. It is possible to provide a chip-type fuse that can be used.

본 발명에 따르면, 일정 전류 이상 흐를 시 이를 신속 정확하게 차단할 수 있으며, PCB기판에 실장시 접촉저항을 낮출 수 있는 유용한 효과를 제공할 수 있다.According to the present invention, when it flows over a certain current it can be quickly and accurately cut off, it can provide a useful effect to lower the contact resistance when mounted on a PCB substrate.

도 1은 본 발명의 실시예에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈를 나타낸 사시도이다.
도 2는 본 발명의 실시예에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈를 나타낸 분해 사시도이다.
도 3은 본 발명의 실시예에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈를 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈에 있어 도전성 페이스트에 의해 형성되는 퓨즈부를 나타낸 평면도이다.
1 is a perspective view showing a chip-type fuse using a hybrid integrated circuit technology according to an embodiment of the present invention.
2 is an exploded perspective view showing a chip-type fuse using a hybrid integrated circuit technology according to an embodiment of the present invention.
3 is a cross-sectional view showing a chip-type fuse using a hybrid integrated circuit technology according to an embodiment of the present invention.
4 is a plan view showing a fuse formed by a conductive paste in a chip-type fuse using a hybrid integrated circuit technology according to an embodiment of the present invention.

본 발명에 대해 첨부한 도면을 참조하여 바람직한 실시예를 설명하면 다음과 같으며, 이와 같은 상세한 설명을 통해서 본 발명의 목적과 구성 및 그에 따른 특징들을 보다 잘 이해할 수 있게 될 것이다.When describing a preferred embodiment with reference to the accompanying drawings for the present invention is as follows, through this detailed description will be able to better understand the object and configuration of the present invention and features accordingly.

본 발명의 실시예에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈(100)는 도 1 내지 도 4에 나타낸 바와 같이, 세라믹기판(110), 퓨즈부(120), 단자패드부(130) 및 보호막(140)을 포함하는 구성으로 이루어진다.Chip-type fuse 100 using the hybrid integrated circuit technology according to an embodiment of the present invention, as shown in Figures 1 to 4, the ceramic substrate 110, the fuse unit 120, the terminal pad unit 130 and the protective film ( 140).

상기 세라믹기판(110)은 퓨즈부(120)를 형성하기 위한 베이스기재가 되면서 퓨즈부(20)에서 발생하는 열을 외부로 방출하는 기능을 하는 구성이다.The ceramic substrate 110 is configured to function as a base material for forming the fuse unit 120 and discharge heat generated from the fuse unit 20 to the outside.

상기 세라믹기판(110)은 열전도율이 우수한 특성을 갖는 Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 탄소나노튜브, 질화붕소나노튜브 중에서 선택된 1종을 사용하거나 또는 2종 이상을 혼합하여 사용할 수 있으며, 상술한 세라믹 소재를 이용하여 성형 및 소결하는 방식으로 구비할 수 있다.The ceramic substrate 110 is Al 2 O 3, SiO 2, BaTiO 3, SrTiO 3, PbTiO 3, Pb (Zr, Ti) O 3, carbon nanotube, selected from the group consisting of boron nitride nanotubes, one having excellent thermal conductivity properties The species may be used or a mixture of two or more species may be used, and may be provided by molding and sintering using the above-described ceramic material.

일 예로서, Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3의 소재 중에서 선택한 어느 1종과 탄소나노튜브 또는 질화붕소나노튜브를 혼합하여 사용할 수 있으며, Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3의 소재 중에서 2종 이상을 조성하여 혼합 사용할 수 있다.As an example, any one selected from materials of Al 2 O 3 , SiO 2 , BaTiO 3 , SrTiO 3 , PbTiO 3 , and Pb (Zr, Ti) O 3 can be used by mixing carbon nanotubes or boron nitride nanotubes. There are two or more of Al 2 O 3 , SiO 2 , BaTiO 3 , SrTiO 3 , PbTiO 3 , and Pb (Zr, Ti) O 3 materials.

여기에서, 상기 세라믹기판(110)에는 상하면으로 형성되는 퓨즈부(120)와 단자패드부(130)를 전기적으로 연결하는데 사용하기 위한 스루홀(111)이 좌우 양측부에 위치하도록 가공할 수 있다.Here, the ceramic substrate 110 may be processed such that the through holes 111 for use in electrically connecting the fuse portion 120 and the terminal pad portion 130 formed on the upper and lower surfaces are located on both right and left sides. .

상기 퓨즈부(120)는 상기 세라믹기판(110)의 상면에 도전성 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 일정 형상의 도체패턴을 형성함에 의해 퓨즈로서 기능을 발휘토록 구비되고, 일정 전류 이상이 흐를 시 발열되면서 녹아 끊어지도록 설계되는 구성이다.The fuse unit 120 is provided to exert a function as a fuse by printing a conductive paste on an upper surface of the ceramic substrate 110 by inkjet printing or screen printing to form a conductor pattern having a predetermined shape, and having a constant current or higher. It is designed to melt and break when it heats.

상기 퓨즈부(120)는 상기 세라믹기판(110)의 상면 좌우 양측에 위치하여 서로 마주하는 상태로 간격 배치 및 대칭형 구조로 형성되는 한쌍 구조의 전극패턴(121)과, 상기 한쌍 구조의 전극패턴(121) 간을 전기적으로 연결 접속하여주는 연결매개체이면서 일정 전류 이상이 흐를 시 발열되면서 녹아 끊어지도록 형성되는 퓨징패턴(122)을 포함한다.The fuse unit 120 is located on both right and left sides of the upper and lower surfaces of the ceramic substrate 110, and a pair of electrode patterns 121 formed of spaced apart and symmetrical structures and electrode patterns of the pair structure ( 121) is a connection medium that electrically connects and connects the liver, and includes a fusing pattern 122 formed to melt and break when it is heated when a certain current or more flows.

이때, 상기 전극패턴(121)은 세라믹기판(110)의 외측 방향에서 내측 방향에 위치된 퓨징패턴(122)을 향해 갈수록 형성 폭이 축소되게 형성하고, 상기 퓨징패턴(122)은 전극패턴(121)이 갖는 최소 형성 폭 부분보다 더 작은 형성 폭을 갖도록 형성하여, 일정 전류 이상이 흐를 시 상기 퓨징패턴(122) 측에서 전류집중현상에 의해 발열이 증대되면서 녹아 끊어지도록 구성함으로써 신속하게 전류를 차단할 수 있도록 구성함이 바람직하다.At this time, the electrode pattern 121 is formed so that the forming width is reduced toward the fusing pattern 122 located in the inner direction from the outer direction of the ceramic substrate 110, the fusing pattern 122 is the electrode pattern 121 ) Is formed to have a smaller formation width than the minimum formation width portion, so that when a certain current or more flows, the fusing pattern 122 is configured to be melted and disconnected by increasing heat generation by the current concentration phenomenon, thereby rapidly blocking the current. It is desirable to configure it.

여기에서, 도 4에 나타낸 바와 같이, 상기 전류패턴(121) 측 최외측에 위치되는 부분의 형성 폭을 "D"라고 할 때, 상기 퓨징패턴(122)의 형성 폭(d)은 1/5D~1/4D의 조건을 만족하도록 구성함이 바람직하다.Here, as shown in FIG. 4, when the formation width of the portion positioned on the outermost side of the current pattern 121 is “D”, the formation width d of the fusing pattern 122 is 1 / 5D It is preferable to configure to satisfy the condition of ~ 1 / 4D.

여기에서, 상기 퓨즈부(120)는 평상시 전류 흐름에 지장이 없도록 하면서 일정 전류 이상이 흐를 시 발열에 의해 녹아 끊어짐이 발생되는 현상이 용이하게 이루어지도록 5~30㎛의 두께로 형성할 수 있다.Here, the fuse unit 120 may be formed to a thickness of 5 to 30㎛ so that a phenomenon in which melting occurs and is broken by heat generation when a certain current or more flows is easily performed while preventing a normal current flow.

또한, 상기 퓨즈부(120)에 사용되는 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO, PdAg, Ag, Cu, Al 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어질 수 있다.In addition, the conductive paste is CaRuO 3, BaRuO 3, SrRuO 3 , Bi2Ru 2 O 7, RuO 2, at least one or more host material selected from the group consisting of ITO, ZTO, PdAg, Ag, Cu, Al that is used for the fuse 120 It may be made of a mixed composition containing a binder by epoxy or acrylate.

이때, 주재료 100중량부에 대해서 바인더 25~40중량부로 조성함이 바람직하며, 글래스 프릿(frit)나 카본 등의 유기 첨가제를 더 첨가할 수도 있으며, 2차에 걸친 교반 혼합을 통해 페이스트화할 수 있다.At this time, it is preferable to compose 25 to 40 parts by weight of binder with respect to 100 parts by weight of the main material, and organic additives such as glass frit or carbon may be further added, and paste may be pasted through stirring and mixing for a second time. .

여기에서, 상기 도전성 페이스트는 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 고점도를 유지하도록 제조하여 사용함이 바람직하다.Here, it is preferable that the conductive paste is manufactured and used to maintain a high viscosity of 10000 to 13000 cPs in consideration of adhesiveness on the side of the ceramic substrate and ejection during printing.

상기 주재료는 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용함이 바람직하다.The main material can increase the contact area of the conductive paste, reduce usage, and optimize the rheology characteristics of the conductive paste to induce smooth printing and to form in excellent patterns. It is preferred to use flake powder having a particle size range of µm and a density range of 3.8 to 4.5 g / cc.

상기 바인더는 도전성 페이스트의 특성을 높이고 미세한 패턴의 형성을 용이하게 하며, 도전성 페이스트에 대해 우수한 레올로지(rheology) 특성을 제공할 수 있다.The binder increases the properties of the conductive paste, facilitates formation of a fine pattern, and can provide excellent rheological properties for the conductive paste.

여기에서, 상기 퓨즈부(120)는 상기에서 나열한 소재의 혼합조성으로 이루어진 도전성 페이스트를 사용하여 인쇄하고 건조 및 소성하는 공정을 통해 형성할 수 있으며, 이러한 과정을 3회 내지 5회 반복함으로써 양질의 도전패턴을 형성토록 처리할 수 있다.Here, the fuse unit 120 may be formed through a process of printing, drying, and firing using a conductive paste made of a mixed composition of the above-listed materials, and repeating this process 3 to 5 times to achieve high quality. The conductive pattern can be processed to form.

부연하여, 상기 퓨즈부(120)에 대해 우수한 품질로 도전패턴을 형성하기 위해서는 도전성 페이스트를 인쇄한 후 145~160℃의 온도 조건에서 10~15분 동안 건조를 수행하고, 750~900℃의 온도 조건에서 10~15분 동안 소성 처리함이 바람직하다.Incidentally, in order to form a conductive pattern with excellent quality for the fuse part 120, after printing the conductive paste, drying is performed for 10-15 minutes at a temperature condition of 145-160 ° C, and a temperature of 750-900 ° C It is preferable to perform calcination for 10 to 15 minutes under conditions.

한편, 상기 퓨즈부(120)를 구성함에 있어서는, 일 예로서, 100mA의 허용 전류를 갖도록 하기 위한 경우, 도체패턴의 길이를 50mm로 하고, 도체패턴의 최대 형성 폭을 5mm로 하며, 도체패턴의 두께를 7.5㎛로 설계할 수 있다.On the other hand, in the configuration of the fuse unit 120, for example, in order to have an allowable current of 100 mA, the length of the conductor pattern is 50 mm, the maximum formation width of the conductor pattern is 5 mm, and The thickness can be designed to be 7.5 μm.

그러므로, 상기 퓨즈부(120) 측 퓨징패턴(122)은 100mA 이상의 전류가 흐를 시 발열되면서 녹아 끊어지게 되며, 이를 통해 전류를 차단한다.Therefore, the fusing pattern 122 on the side of the fuse unit 120 is melted and blown as it heats up when a current of 100 mA or more flows, thereby blocking the current.

이와 같이, 상기 퓨즈부(120)에 대해서는 도체패턴의 길이와 폭 및 두께를 조절함에 따라 허용전류를 제한 및 조절할 수 있으며, 인쇄 기술을 활용하므로 이러한 조절을 용이하면서도 간단하게 수행할 수 있는 장점을 제공할 수 있다.As described above, for the fuse unit 120, the allowable current can be limited and adjusted by adjusting the length, width, and thickness of the conductor pattern, and since printing technology is utilized, the adjustment can be easily and simply performed. Can provide.

상기 단자패드부(130)는 상기 세라믹기판(110)의 하면에 도전성 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 형성되고, PCB기판(1)에 칩형 퓨즈(100)의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판(110) 측 스루홀(111)을 통해 스루홀에 도전성 페이스트를 채워넣음으로써 퓨즈부(120)와 전기적으로 연결되게 구비되는 구성이다.The terminal pad portion 130 is formed by printing a conductive paste on the lower surface of the ceramic substrate 110 by inkjet printing or screen printing, and enables external mounting of the chip-type fuse 100 on the PCB substrate 1 It is designed to function as a contact terminal, and is configured to be electrically connected to the fuse unit 120 by filling the through hole with a conductive paste through the through hole 111 on the ceramic substrate 110 side.

상기 단자패드부(130)는 상기 퓨즈부(120)와 함께 도전성 페이스트를 인쇄함에 의해 형성되는데, 이미 상술한 바와 같이 퓨즈부(120)와 동일한 조성을 갖는 도전성 페이스트를 사용하여 형성할 수 있다.The terminal pad portion 130 is formed by printing a conductive paste together with the fuse portion 120. As described above, the terminal pad portion 130 may be formed using a conductive paste having the same composition as the fuse portion 120.

여기에서, 상기 단자패드부(130)는 인쇄 후 건조 및 소성하는 공정을 수행하는데, 이 역시 퓨즈부(120)를 형성하는 동일한 조건으로 실시할 수 있다.Here, the terminal pad unit 130 performs a process of drying and firing after printing, which can also be performed under the same conditions as forming the fuse unit 120.

또한, 상기 단자패드부(130)에 있어서는 다른 유형을 갖는 조성으로 구성할 수도 있다 할 것인데, 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 은분말 100중량부에 에폭시 또는 아크릴레이트에 의한 바인더 25~40중량부로 조성하여 인쇄한 후, 건조와 소성을 수행하는 형태로 형성할 수 있다.In addition, the terminal pad 130 may be configured with a composition having a different type, flake-type silver powder having a particle size range of 1 to 3 μm and a density range of 3.8 to 4.5 g / cc. After forming and printing with 25 to 40 parts by weight of a binder by epoxy or acrylate in 100 parts by weight, it can be formed in a form of drying and firing.

여기에서는 상기 단자패드부(130)에 대해 PCB기판(1) 측 단자와의 연결시 접촉저항을 낮출 수 있고 우수한 레올로지(rheology) 특성을 제공할 수 있으며, 저온 건조 및 소성을 가능하게 하는 장점을 제공할 수 있어 에너지를 절감할 수 있다.Here, when the terminal pad portion 130 is connected to a terminal on the PCB substrate 1 side, it can lower contact resistance, provide excellent rheology characteristics, and enable low-temperature drying and firing. Can provide energy savings.

부연하면, 플레이크형 은분말 사용시 인쇄 후, 140~150℃의 온도 조건에서 30~60분 동안 건조를 수행하고, 250~300℃의 온도 조건에서 10~15분 동안 소성 처리할 수 있다.Incidentally, after printing when using the flake-type silver powder, drying may be performed for 30 to 60 minutes at a temperature condition of 140 to 150 ° C, and may be calcined for 10 to 15 minutes at a temperature condition of 250 to 300 ° C.

상기 보호막(140)은 상기 세라믹기판(110)의 상면에 형성된 퓨즈부(120)를 커버하여 보호하도록 구비되고, 상기 퓨즈부(120)에서 발생되는 열을 외부로 방출하는 기능을 하는 구성이다.The protective layer 140 is provided to cover and protect the fuse unit 120 formed on the upper surface of the ceramic substrate 110, and has a function of dissipating heat generated by the fuse unit 120 to the outside.

상기 보호막(140)은 세라믹 페이스트를 잉크젯 프린팅 또는 스크린 프린팅 방식으로 인쇄하여 형성되고, Al2O3, SiO2, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 탄소나노튜브, 질화붕소나노튜브 중에서 선택된 어느 1종 또는 2종 이상을 혼합한 상태로 사용될 수 있다.The protective film 140 is formed by printing a ceramic paste to the ink-jet printing or screen printing method, Al 2 O 3, SiO 2 , BaTiO 3, SrTiO 3, PbTiO 3, Pb (Zr, Ti) O 3, Bi 2 O 3 -SiO 2 -B 2 O 3 , ZnO-SiO 2 -B 2 O 3 , Na 2 OK 2 0-Al 2 O 3 -SiO 2 , any one or two selected from carbon nanotubes and boron nitride nanotubes It can be used in a mixed state.

여기에서도, 상기 보호막(50)은 상기 나열한 세라믹 페이스트를 사용하여 인쇄하고 건조 및 소성하는 작업이 요구되며, 보통 1회로 마감할 수 있다.Here, the protective film 50 is also required to print, dry and fire using the ceramic pastes listed above, and can usually be closed once.

이때, 상기 보호막(50)에 대해 우수한 품질로 형성하기 위해서는 세라믹 페이스트를 인쇄한 후 145~155℃의 온도 조건에서 10~15분 동안 건조를 수행하고, 450~550℃의 온도 조건에서 10~15분 동안 소성 처리함이 바람직하다.At this time, in order to form the protective film 50 with excellent quality, after printing the ceramic paste, drying is performed for 10-15 minutes at a temperature condition of 145-155 ° C, and 10-15 at a temperature condition of 450-550 ° C. It is preferred to fire for a minute.

이에 따라, 상술한 구성으로 이루어지는 본 발명에 따른 혼성집적회로 기술을 이용한 칩형 퓨즈(100)를 통해서는 열전도율이 우수한 세라믹기판(110) 위에 혼성집적회로 기술인 후막 인쇄를 이용하여 도체패턴을 형성 및 퓨즈부(120)를 구성함으로써 아주 간단한 방식으로 칩(Chip)형 퓨즈를 용이하게 제조할 수 있으며, 인쇄기술을 활용하므로 퓨즈부(120)에 대한 길이와 폭 및 두께를 용이하게 조절할 수 있을 뿐만 아니라 정밀하게 형성할 수 있어 정밀도를 높일 수 있는 칩형 퓨즈를 제공할 수 있다.Accordingly, through the chip-type fuse 100 using the hybrid integrated circuit technology according to the present invention having the above-described configuration, a conductor pattern is formed and fused using a thick film printing, which is a hybrid integrated circuit technology, on a ceramic substrate 110 having excellent thermal conductivity. By configuring the unit 120, a chip-type fuse can be easily manufactured in a very simple manner, and since the printing technology is utilized, the length, width, and thickness of the fuse unit 120 can be easily adjusted. It is possible to provide a chip-type fuse that can be precisely formed and can increase precision.

이상에서 설명한 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고 이러한 실시예에 극히 한정되는 것은 아니며, 본 발명의 기술적 사상과 청구범위 내에서 이 기술분야의 당해업자에 의하여 다양한 수정과 변형 등이 이루어질 수 있다 할 것이며, 이는 본 발명의 기술적 범위에 속한다 할 것이다.The embodiments described above are merely for explaining preferred embodiments of the present invention, and are not limited to these embodiments, and various modifications and modifications by those skilled in the art within the technical spirit and claims of the present invention. It will be said that this can be made, which will fall within the technical scope of the present invention.

100: 칩형 퓨즈 110: 세라믹기판
120: 퓨즈부 121: 전극패턴
122: 퓨징패턴 130: 단자패드부
140: 보호막
100: chip-type fuse 110: ceramic substrate
120: fuse unit 121: electrode pattern
122: fusing pattern 130: terminal pad portion
140: protective film

Claims (5)

열전도율이 우수한 특성을 갖는 BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지고, 퓨즈부와 단자패드부를 전기적으로 연결하기 위한 스루홀이 가공된 세라믹기판;
상기 세라믹기판의 상면에 도전성 페이스트를 인쇄하여 일정 형상의 도체패턴을 형성함에 의해 퓨즈로서 기능을 발휘토록 구비되고, 일정 전류 이상이 흐를 시 발열되면서 끊어지도록 설계된 퓨즈부;
상기 세라믹기판의 하면에 도전성 페이스트를 인쇄하여 형성되고, PCB기판에 칩형 퓨즈의 실장을 가능하게 하면서 외부접촉단자로서 기능하도록 설계되며, 세라믹기판 측 스루홀을 통해 퓨즈부와 전기적으로 연결되는 단자패드부; 를 포함하되,
상기 퓨즈부는,
상기 세라믹기판의 상면 좌우 양측에 위치하여 서로 마주하는 상태로 간격 배치 및 대칭형 구조로 형성되는 한쌍 구조의 전극패턴; 상기 한쌍 구조의 전극패턴 간을 전기적으로 연결 접속하여주는 연결매개체이면서 일정 전류 이상이 흐를 시 발열되면서 끊어지도록 설계된 퓨징패턴; 을 포함하며,
상기 전극패턴은 세라믹기판의 외측 방향에서 내측 방향에 위치된 퓨징패턴을 향해 갈수록 형성 폭이 축소되게 형성하고, 상기 퓨징패턴은 전극패턴이 갖는 최소 형성 폭 부분보다 더 작은 형성 폭을 갖도록 형성하여, 일정 전류 이상이 흐를 시 상기 퓨징패턴 측에서 전류집중현상에 의해 발열이 증대되면서 녹아 끊어지도록 구성하며,
상기 퓨즈부와 단자패드부에 사용되는 도전성 페이스트는 CaRuO3, BaRuO3, SrRuO3, Bi2Ru2O7, RuO2, ITO, ZTO 중에서 선택된 적어도 1종 이상의 주재료에 에폭시 또는 아크릴레이트에 의한 바인더를 포함하는 혼합조성으로 이루어지며;
상기 주재료는 도전성 페이스트의 접촉면적을 넓힐 수 있어 사용량을 줄일 수 있도록 함과 더불어 도전성 페이스트의 레올로지(rheology) 특성을 최적화하여 매끄러운 인쇄작업을 유도 및 우수한 패턴으로 형성할 수 있도록 하기 위해 1~3㎛의 입도범위 및 3.8~4.5g/cc의 밀도범위를 갖는 플레이크(flake)형 분말을 사용하며,
상기 도전성 페이스트는 세라믹기판 측 접착성 및 인쇄시 토출성을 고려하여 10000~13000cPs의 점도를 유지하도록 구성하는 것을 특징으로 하는 혼성집적회로 기술을 이용한 칩형 퓨즈.
Made of at least one of BaTiO 3 , SrTiO 3 , PbTiO 3 , Pb (Zr, Ti) O 3 , and boron nitride nanotubes having excellent thermal conductivity properties, through-hole for electrically connecting the fuse portion and the terminal pad portion This processed ceramic substrate;
A fuse unit designed to exert a function as a fuse by printing a conductive paste on an upper surface of the ceramic substrate to form a conductor pattern of a predetermined shape, and designed to be blown off when a certain current or more flows;
It is formed by printing a conductive paste on the lower surface of the ceramic substrate, and is designed to function as an external contact terminal while enabling chip-type fuse mounting on the PCB substrate, and a terminal pad that is electrically connected to the fuse unit through a through hole on the side of the ceramic substrate. part; Including,
The fuse unit,
An electrode pattern having a pair of structures, which are located on both left and right sides of the top surface of the ceramic substrate and are spaced apart from each other and formed in a symmetrical structure; A connecting medium that electrically connects and connects the electrode patterns of the paired structure, and a fusing pattern designed to be cut off by heating when a certain current or more flows; It includes,
The electrode pattern is formed such that the forming width is reduced toward the fusing pattern located in the inner direction from the outer direction of the ceramic substrate, and the fusing pattern is formed to have a smaller forming width than the minimum forming width portion of the electrode pattern, When more than a certain current flows, the fusing pattern is configured to melt and break as the heat increases due to the current concentration phenomenon.
Conductive paste used in the fuse unit and the terminal pad portion comprises the binder according to the CaRuO 3, BaRuO 3, SrRuO 3 , Bi2Ru 2 O 7, RuO 2, ITO, an epoxy or an acrylate to the above at least one kind of host material selected from the ZTO It consists of a mixed composition;
The main material can increase the contact area of the conductive paste, reduce usage, and optimize the rheology characteristics of the conductive paste to induce smooth printing and to form in excellent patterns. A flake-type powder having a particle size range of µm and a density range of 3.8 to 4.5 g / cc is used,
The conductive paste is a chip-type fuse using a hybrid integrated circuit technology, characterized in that it is configured to maintain a viscosity of 10000 to 13000 cPs in consideration of adhesiveness on the side of a ceramic substrate and ejectability during printing.
제 1항에 있어서,
상기 전극패턴 측 최외측에 위치되는 부분의 형성 폭을 "D"라고 할 때, 상기 퓨징패턴의 형성 폭(d)은 1/5D~1/4D의 조건을 만족하도록 구성하는 것을 특징으로 하는 혼성집적회로 기술을 이용한 칩형 퓨즈.
According to claim 1,
When the formation width of the portion located on the outermost side of the electrode pattern is referred to as "D", the formation width (d) of the fusing pattern is configured to satisfy the conditions of 1 / 5D to 1 / 4D. Chip fuse using integrated circuit technology.
삭제delete 제 1항에 있어서,
상기 세라믹기판의 상면에 퓨즈부를 커버하여 보호하도록 세라믹 페이스트를 인쇄하여 형성되고, BaTiO3, SrTiO3, PbTiO3, Pb(Zr,Ti)O3, Bi2O3-SiO2-B2O3, ZnO-SiO2-B2O3, Na2O-K20-Al2O3-SiO2, 질화붕소나노튜브 중에서 적어도 1종 이상으로 이루어지는 보호막; 을 더 포함하는 것을 특징으로 하는 혼성집적회로 기술을 이용한 칩형 퓨즈.
According to claim 1,
Is formed by printing a ceramic paste to protect the parts of the fuse cover the upper surface of the ceramic substrate, BaTiO 3, SrTiO 3, PbTiO 3, Pb (Zr, Ti) O 3, Bi 2 O 3 -SiO 2 -B 2 O 3 , ZnO-SiO 2 -B 2 O 3 , Na 2 OK 2 0-Al 2 O 3 -SiO 2 , a protective film consisting of at least one or more of boron nitride nanotubes; Chip-type fuse using a hybrid integrated circuit technology further comprising a.
제 1항에 있어서,
상기 퓨즈부는 평상시 전류 흐름에 지장이 없도록 하면서 일정 전류 이상이 흐를 시 발열에 의한 끊어짐 현상이 용이하게 이루어지도록 5~30㎛의 두께로 형성하는 것을 특징으로 하는 혼성집적회로 기술을 이용한 칩형 퓨즈.
According to claim 1,
The fuse unit is a chip-type fuse using a hybrid integrated circuit technology, characterized in that it is formed in a thickness of 5 to 30 µm so that a breakage phenomenon due to heat generation is easily performed when a certain current or more flows while preventing a normal current flow.
KR1020190158283A 2019-12-02 2019-12-02 Chip type fuse using hybrid intergrated circuit technology KR102095225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190158283A KR102095225B1 (en) 2019-12-02 2019-12-02 Chip type fuse using hybrid intergrated circuit technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190158283A KR102095225B1 (en) 2019-12-02 2019-12-02 Chip type fuse using hybrid intergrated circuit technology

Publications (1)

Publication Number Publication Date
KR102095225B1 true KR102095225B1 (en) 2020-03-31

Family

ID=70002511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190158283A KR102095225B1 (en) 2019-12-02 2019-12-02 Chip type fuse using hybrid intergrated circuit technology

Country Status (1)

Country Link
KR (1) KR102095225B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765084A (en) * 2021-01-12 2022-07-19 国巨电子(中国)有限公司 Fuse resistor and method of manufacturing the same
US11437212B1 (en) * 2021-08-06 2022-09-06 Littelfuse, Inc. Surface mount fuse with solder link and de-wetting substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196886A (en) 1997-09-16 1999-04-09 Matsuo Electric Co Ltd Chip-type fuse and its manufacture
JP2003249403A (en) * 2002-02-25 2003-09-05 Koa Corp Chip resistor
KR101050243B1 (en) 2008-02-18 2011-07-19 가마야 덴끼 가부시끼가이샤 Chip fuse and manufacturing method
KR101777690B1 (en) * 2016-02-19 2017-09-13 전자부품연구원 Heating composition, ceramic heater and fusing belt using the same
KR20180094284A (en) * 2017-02-15 2018-08-23 지에프텍 주식회사 Conductive fuse using thick film printing technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196886A (en) 1997-09-16 1999-04-09 Matsuo Electric Co Ltd Chip-type fuse and its manufacture
JP2003249403A (en) * 2002-02-25 2003-09-05 Koa Corp Chip resistor
KR101050243B1 (en) 2008-02-18 2011-07-19 가마야 덴끼 가부시끼가이샤 Chip fuse and manufacturing method
KR101777690B1 (en) * 2016-02-19 2017-09-13 전자부품연구원 Heating composition, ceramic heater and fusing belt using the same
KR20180094284A (en) * 2017-02-15 2018-08-23 지에프텍 주식회사 Conductive fuse using thick film printing technology

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765084A (en) * 2021-01-12 2022-07-19 国巨电子(中国)有限公司 Fuse resistor and method of manufacturing the same
US11437212B1 (en) * 2021-08-06 2022-09-06 Littelfuse, Inc. Surface mount fuse with solder link and de-wetting substrate

Similar Documents

Publication Publication Date Title
KR102095227B1 (en) Manufacturing method of chip type fuse using thick film printing
KR101883040B1 (en) Chip resistor
US4771260A (en) Wire bonded microfuse and method of making
KR102095225B1 (en) Chip type fuse using hybrid intergrated circuit technology
US6667256B2 (en) Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part
WO2009122835A1 (en) Electronic component module and method for manufacturing the electronic component module
JPH02503969A (en) Low amperage fuse made of metal-organic film and method for manufacturing the same
US9824900B2 (en) Bonded structure and production method therefor
WO2012036219A1 (en) Light-emitting element substrate and light-emitting device
KR20170083335A (en) Chip resistor
CN102792410B (en) Chip fuse
US10297374B1 (en) Metal oxide varistor having an overcurrent protection function
TWI784000B (en) Conductor-forming composition and manufacturing method thereof, conductor and manufacturing method thereof, chip resistor
JP2007165086A (en) Fuse element and its manufacturing method
JP2011243472A (en) Resistor thermal fuse, and resistor thermal fuse package
TW201621955A (en) Circuit element and method for manufacturing circuit element
CN105576598A (en) Thin type self-control protector and manufacturing method thereof
JP5586380B2 (en) Resistance thermal fuse package and resistance thermal fuse
JP5550471B2 (en) Ceramic fuse and ceramic fuse package
JP2014096272A (en) Circuit protection element
JPH08102244A (en) Chip fuse
JP2002075151A (en) Protective element
JP6201147B2 (en) Circuit protection element
JP4021787B2 (en) Conductive paste and ceramic multilayer circuit board using the conductive paste
JP2013182907A (en) Ceramic coupling substrate

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant