KR102094293B1

KR102094293B1 - 전계방출 소자

Info

Publication number: KR102094293B1
Application number: KR1020180118543A
Authority: KR
Inventors: 정진우; 송윤호; 강준태; 김재우
Original assignee: 한국전자통신연구원
Priority date: 2018-10-04
Filing date: 2018-10-04
Publication date: 2020-04-24
Also published as: KR20180111755A

Abstract

본 발명은 전계방출 소자에 관한 것이다.
이에 따른 본 발명은, 음극 전원에 연결되며, 전자를 방출하는 캐소드, 양극 전원에 연결되며, 상기 캐소드에서 방출된 전자를 수용하는 타겟 물질을 포함하는 아노드 및 상기 아노드와 대면하도록 형성되며, 상기 캐소드에서 방출된 전자가 통과하는 개구를 포함하는 접지 전극을 포함하되, 상기 접지 전극은 상기 아노드가 고전압에서 동작함으로써 방전이 발생하는 경우에, 상기 방전에 의한 전하가 접지 쪽으로 방출되도록 하기 위해 접지되는 것을 특징으로 하는 전계방출 소자에 관한 것이다.

Description

전계방출 소자{FIELD EMISSION DEVICE}

본 발명은 전계방출 소자에 관한 것이다.

전계방출 소자는, 도 1에 도시된 바와 같이, 최소 둘 이상의 전극을 구비하여 상대적으로 전위가 낮은 전극 (일반적으로, 캐소드)상에 전계방출 에미터가 형성되도록 구성된다.

도 1에 도시된 종래 기술에 따른 전계방출 소자(100)에서, 전자는 상대적으로 전위가 낮은 캐소드(110)에서 방출되어 아노드(120)로 끌려가게 된다.

2극 구조의 전계방출 소자에서는 방출되는 전자의 양과 전자의 가속 에너지를 독립적으로 제어할 수 없다. 따라서, 일반적으로 전계방출 소자는 도 1에 도시된 바와 같이 게이트(130) 전극이 추가된 3극 구조를 이용한다.

3극 구조의 전계방출 소자(100)에서, 캐소드(110)에서 방출되는 전자의 양은 게이트(130)와 캐소드(110) 사이의 전위 차(일반적으로, 캐소드(110)가 접지된 경우, 게이트(130)의 전압)에 의해 결정된다. 방출된 전자는 게이트(130)에 형성된 개구(131)를 통과하여 아노드(120)로 끌려가며, 이때 전자의 가속 에너지는 아노드(120)와 캐소드(110) 간의 전위 차에 의해 결정된다.

일반적인 전계방출 소자(100)는 방출되어 가속된 전자의 에너지를 이용하며, 특히 전자의 큰 가속 에너지를 요구하는 엑스선원의 경우 아노드(120)의 전압이 상대적으로 높은 경우가 흔하다. 이 경우, 도 2에 도시된 바와 같이, 아노드(120) 전극과 게이트(130) 전극, 혹은 아노드(120) 전극과 캐소드(110) 전극 사이에 절연 파괴로 인한 방전(arc)이 발생할 수 있다. 특히 아노드(120)의 고전압 분위기에 의해 게이트(130) 전극에서 방전이 일어날 경우, 게이트(130)에 연결된 전원의 전압이 순간적으로 상승할 수 있고, 이는 전계방출 에미터에 강한 전계를 유도하여 전계방출 에미터를 손상시킬 수 있다. 뿐만 아니라 방전이 캐소드(110)에 직접 영향을 미칠 경우 캐소드(110) 상에 존재하는 에미터 등에 파괴가 일어나므로 게이트(130) 직경은 게이트(130)와 캐소드(110) 간격 2배보다 작은 직경을 갖는 것이 좋다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 고전압 아노드 하에서 전계방출 에미터가 보호받을 수 있도록 안정적으로 구성된 전계방출 소자에 관한 것이다.

상술한 과제를 해결하기 위한 본 발명에 따른 전계방출 소자는, 음극 전원에 연결되며, 전자를 방출하는 캐소드, 양극 전원에 연결되며, 상기 캐소드에서 방출된 전자를 수용하는 아노드 및 상기 아노드와 대면하도록 형성되며, 상기 캐소드에서 방출된 전자가 통과하는 개구를 포함하는 접지 전극을 포함하되, 상기 접지 전극은 상기 아노드가 고전압에서 동작함으로써 방전이 발생하는 경우에, 상기 방전에 의한 전하가 접지 쪽으로 방출되도록 하기 위해 접지되는 것을 특징으로 한다.

본 발명에 따른 전계방출 소자는 고전압에서 전계방출 소자의 안정성을 높일 수 있도록 한다.

도 1은 종래 기술에 따른 전계방출 소자의 구조를 나타낸 도면이다.
도 2는 종래 기술에 따른 전계방출 소자에서 방전이 발생하는 경우를 도시한 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 전계방출 소자에서 방전이 발생하는 경우를 도시한 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 전계방출 소자에서 게이트가 복수의 층으로 구성되는 경우를 나타낸 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.
도 7은 종래 기술에 따른 전계방출 소자에서 캐소드 전류의 제어 방법을 설명하기 위한 도면이다.
도 8은 종래 기술에 따른 전계방출 소자의 캐소드 전류 제어 방법을 본 발명에 따른 전계방출 소자에 적용한 일 예를 나타낸 도면이다.
도 9는 본 발명의 제3 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.
도 10은 열전자원을 이용하는 엑스선 관의 일 예를 나타낸 도면이다.
도 11 및 도 12는 본 발명의 제3 실시 예에 따른 전계방출 소자에서 전계방출 전자총의 구체적인 구조를 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 전계방출 소자의 구성 원리를 에이징에 이용하는 방법을 설명하기 위한 도면이다.

본 명세서의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략될 수 있다.

본 명세서에서 사용되는 "포함한다," "포함할 수 있다." 등의 표현은 개시된 해당 기능, 동작, 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작, 구성요소 등을 제한하지 않는다. 또한, 본 명세서에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 　

본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.

도 3은 본 발명의 제1 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.

도 3을 참조하면, 본 발명의 제1 실시 예에 따른 전계방출 소자(300)는 전자를 방출하는 캐소드(310), 캐소드(310)에서 방출된 전자가 충돌하여 광선을 방출하는 아노드(320) 및 아노드(320)와 대면하도록 형성되며 캐소드(310)에서 방출된 전자가 통과하는 게이트(330)를 포함하여 구성된다. 게이트(330)는 캐소드(310)에서 방출된 전자가 통과할 수 있도록 개구(331)를 포함하여 구성될 수 있다. 아노드(320)는 캐소드(310)에서 방출된 전자가 충돌하여 광선을 방출하도록 하는 타겟 물질을 포함하여 구성될 수 있다.

본 발명의 다양한 실시 예에서, 캐소드(310)는 음극 전원(340)에 연결되고, 아노드(320)는 양극 전원(350)에 연결되며, 게이트(330)는 접지된다. 그에 따라 캐소드(310)는 음극 전위를, 아노드(320)는 양극 전위를 갖게 되며, 게이트(330)는 영전위를 갖게 된다. 게이트(330)는 접지 전극으로 동작하며, 본 발명의 다양한 실시 예에서, 아노드(320)와 대면하는 접지 전극은 게이트(330)를 예로 들어 설명하나, 이에 한정되지 않고 다양한 용어로 명명되거나 다양한 동작을 수행하는 전극이 접지 전극으로 이용될 수 있다.

일반적으로, 고전압 아노드(320)와 저전압 캐소드(310) 사이에 접지 전극을 설치하면 안전성이 높은 전계방출 소자(300)를 제작할 수 있다. 따라서, 본 발명에 따른 전계방출 소자(300)는 도 3에 도시된 바와 같이 아노드(320)와 대면하는 전극을 접지함으로써, 높은 안정성을 가진 전계방출 소자(300)를 구성한다. 이때, 접지 전극은 아노드(320)와 대면하는 형태로써, 본 발명의 다양한 실시 예에서는 게이트(330) 전극일 수 있다.

본 발명에 따른 전계방출 소자(300)에 따르면, 고전압 아노드(320)의 영향으로 방전이 일어나 순간적으로 큰 전하의 흐름이 발생하더라도, 도 4에 도시된 바와 같이, 전하가 접지 쪽으로 방출됨으로써, 게이트(330)의 전위는 변동이 없게 되며, 그에 따라 전계방출 에미터를 보호할 수 있게 된다.

본 발명의 다양한 실시 예에서, 게이트(330)는 도 5에 도시된 바와 같이 복수의 층으로 구성될 수 있다. 도 5를 참조하면, 복수의 층으로 구성되는 게이트(330)에서 아노드(320)와 직접 대면하는 층은 탑 게이트(최상단 층 전극)로 명명될 수 있고, 나머지 층들은 제1 내지 제n 서브 게이트로 명명될 수 있다..

본 발명의 다양한 실시 예에서, 게이트(330)의 개구(331)는 캐소드(310)와 게이트(330) 간의 거리를 기준으로 기설정된 직경을 가질 수 있다. 개구(331)의 직경이 상대적으로 큰 경우에는, 고전압 아노드(320)에 의한 방전 시 전하가 접지 쪽으로 방출되지 않고 캐소드(310) 또는 다른 전극으로 이동할 수 있다. 따라서, 아노드(320)와 대면하는 전극의 개구(331)는 캐소드(310)와 해당 전극 간의 거리를 기준으로 하여 적절한 직경의 크기를 가져야 한다. 본 발명의 다양한 실시 예에서는, 아노드(320)와 대면하는 전극의 개구(331)는 캐소드(310)와 해당 전극 간 거리의 2배보다 작은 직경을 가질 수 있다. 그러나 이는 하나의 실시 예에 따른 기준일 뿐, 개구(331)의 직경은 다양한 실험에 의하여 가장 효율적으로 방전에 의한 전하의 흐름을 방출시킬 수 있는 크기로 설정될 수 있다.

본 발명에서는 개구(331)의 형태에 대하여 특별한 제한을 두지 않으며, 개구(331)는 예를 들어 원형, 사각형 등으로 형성될 수 있다.

본 발명의 다양한 실시 예에서, 게이트(330)가 도 5에 도시된 바와 같이 복수의 층으로 구성되는 경우에는, 아노드(320)와 직접 대면하는 층, 즉 탑 게이트에 형성되는 개구(331)의 직경은, 탑 게이트와 캐소드(310) 간의 거리를 기준으로 기설정된 직경을 가질 수 있다. 이 경우, 서브 게이트들에 형성되는 개구는 탑 게이트의 개구(331)의 직경과 무관하게 더 넓거나 더 좁은 직경을 가질 수 있다.

도 6은 본 발명의 제2 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.

도 6을 참조하면, 본 발명의 제2 실시 예에 따른 전계방출 소자(600)는 전자를 방출하는 캐소드(610), 캐소드(610)에서 방출된 전자가 충돌하여 광선을 방출하는 아노드(620) 및 아노드(620)와 대면하도록 형성되며 캐소드(610)에서 방출된 전자가 통과하는 게이트(630)를 포함하여 구성된다. 게이트(630)는 캐소드(610)에서 방출된 전자가 통과할 수 있도록 개구(631)를 포함하여 구성될 수 있다. 아노드(620)는 캐소드(610)에서 방출된 전자가 충돌하여 광선을 방출하도록 하는 타겟 물질을 포함하여 구성될 수 있다.

본 발명의 다양한 실시 예에서, 캐소드(610)는 음극 전원(640)에 연결되고, 아노드(620)는 양극 전원(650)에 연결되며, 게이트(630)는 접지된다. 그에 따라 캐소드(610)는 음극 전위를, 아노드(620)는 양극 전위를 갖게 되며, 게이트(630)는 영전위를 갖게 된다. 이때, 캐소드(610)와 음극 전원(640) 사이에는 N형 MOSFET(660) 및 제어 신호원(670)이 연결될 수 있다.

종래 기술에 따른 전계방출 소자(700)에서는, 도 7에 도시된 바와 같이 캐소드(710)의 전류를 제어하기 위하여, 캐소드(710)와 접지 사이에 고전압 MOSFET(740) 등을 직렬로 연결한다. 이후, 종래 기술에 따른 전계방출 소자에서는, 제어 신호원(750)을 통하여 5V 이하의 소신호로 캐소드(710) 전류(전계방출 전류)를 제어하였다.

본 발명과 같이 아노드(620)와 대면하는 전극이 접지된 전계방출 소자(600)에서 상술한 종래 기술에 따라 캐소드(610) 전류를 제어하려면, 도 8에 도시된 바와 같이 게이트(830)와 접지 사이에 P형 MOSFET(840)을 연결하고, P형 MOSFET(840)의 게이트에 제어 신호원(850)을 연결하여 캐소드(810) 전류를 제어할 수 있다. 그러나 도 8에 도시된 전계방출 소자(800)에서는, 고전압 아노드(820)에 의한 방전이 발생하여 게이트(830)로 큰 전하의 흐름이 방출될 때, P형 MOSFET(840) 또는 제어 신호원(850)이 손상될 수 있다.

따라서, 본 발명의 제2 실시 예에서는, 캐소드(610)와 음극 전원(640) 사이에 N형 MOSFET(660) 및 제어 신호원(670)을 연결하여 더욱 안정적인 전계방출 소자(600)를 구성한다. 이때, N형 MOSFET(660)의 드레인은 캐소드(610)에 연결되고, 소스는 음극 전원(640)에 연결되며, 게이트는 제어 신호원(670)에 연결될 수 있다. 제어 신호원(670)의 일측은 N형 MOSFET(660)의 게이트에 연결될 수 있으며, 타측은 N형 MOSFET(660)에 연결된 음극 전원(640)에 연결될 수 있다. 제어 신호원(670)은 N형 MOSFET(660)의 게이트에 음극 전원(640)을 기준으로 높은 전류 제어 신호를 입력하여 캐소드(610) 전류를 제어할 수 있다.

도 9는 본 발명의 제3 실시 예에 따른 전계방출 소자의 구조를 나타낸 도면이다.

도 9를 참조하면, 본 발명의 제3 실시 예에 따른 전계방출 소자(900)는 전자를 방출하는 전계방출 전자총(911)을 포함하여 구성되는 캐소드 어셈블리(910), 캐소드 어셈블리(910)에서 방출된 전자가 충돌하여 광선을 방출하는 타겟 물질(921)을 포함하는 아노드(920)를 포함하여 구성된다.

도 10에 도시된 바와 같이 회전형 아노드(1020)를 사용하는 엑스선 관(1000)의 경우, 캐소드 어셈블리(1010)의 열전자원(1011)이 전자 방출원이 되어 엑스선을 방출시킨다. 전계 방출원은 열전자원(1011)에 비해 고속 스위칭이 가능하므로, 열전자원(1011)을 전계 방출원으로 대체하면 고속 펄스 구동의 엑스선 관(1000)을 제작할 수 있으나, 전계 방출원은 고전압 방전에 취약하여 상용화가 어렵다는 문제를 갖는다.

따라서, 본 발명에서는 도 9에 도시된 바와 같은 구조의 전계방출 전자총(911)을 채택하여 고전압 아노드(920)에서도 안정적 구동이 가능한 전계방출 소자(900)를 구성한다.

이하에서는, 전계방출 전자총(911)의 구체적인 구조 및 그 조립 방법을 구체적으로 설명한다.

도 11 및 도 12는 본 발명의 제3 실시 예에 따른 전계방출 소자에서 전계방출 전자총의 구체적인 구조를 나타낸 도면이다.

도 11을 참조하면, 전계방출 전자총(911)은 바닥면에 피드쓰루(feedthrough)를 포함하여 구성될 수 있다. 피드쓰루 상부에는 전자총 서브 어셈블리(sub assy)가 형성된다. 전자총 서브 어셈블리는 수나사를 포함하여 구성된다. 수나사의 측벽 일부에는 수나사 내부에 삽입되는 부품의 일부분과 결합하여 해당 부품이 고정될 수 있도록 하는 적어도 하나의 개구가 형성될 수 있다.

전자총 서브 어셈블리 상에는, 보다 구체적으로 전자총 서브 어셈블리의 수나사 내부에는 복수의 전극들이 적층된다. 구체적으로, 전자총 서브 어셈블리 상에는 캐소드 전극 및 복수의 게이트 전극들이 적층된다. 게이트 전극에는 캐소드에서 방출된 전자가 통과하는 개구가 형성된다.

복수의 게이트 전극들 중 가장 상단에 적층되는 게이트 전극은 아노드와 직접 대면하는 전극으로 집속 전극 또는 집속 게이트 등으로 명명될 수 있다. 집속전극의 개구는 상기한 본 발명의 제1 및 제2 실시 예에서와 같이 캐소드에 형성된 에미터의 크기 및 아노드, 캐소드 간 거리 등에 의해 결정되며 엑스선 관의 포컬 스팟을 결정하는 중요한 인자가 된다. 또한, 집속 전극은 본 발명의 제1 및 제2 실시 예에서와 같이 접지되어 고전압 아노드 환경에서 전계방출 에미터를 보호하는 역할을 수행할 수 있다.

다양한 실시 예에서, 전극들 사이에는 복수의 전극들 간은 전기적으로 분리시키기 위한 절연 스페이서가 적층될 수 있다. 다양한 실시 예에서, 적층되는 게이트 전극의 수는 다양하게 변경될 수 있으며, 집속 게이트를 제외한 나머지 게이트에 구비되는 개구의 수 및 형태 또한 다양하게 변형될 수 있다. 적층된 에미터와 게이트의 각 개구들은 정확하게 정렬되어야 한다.

도 11의 실시 예에서는, 전자총 서브 어셈블리 상에 제1 절연 스페이서, 에미터가 형성된 캐소드(에미터 캐소드), 제2 절연 스페이서, 개구가 형성된 게이트, 제3 절연 스페이서, 집속 게이트 및 제4 절연 스페이서가 순차적으로 적층된다.

일 실시 예에서, 에미터 캐소드 하단에는 도 11에 도시된 바와 같이, 캐소드 전극의 휨 방지를 위하여 캐소드 받침이 구비될 수 있으며, 캐소드 받침은 시트 형태를 가질 수 있다. 또한, 전계방출 전자총(911)의 각 층에는 진공도 확보를 위하여, 배기 구멍이 형성될 수 있다.

일 실시 예에서, 수평 방향 밀림에 의해 전자총 서브 어셈블리가 전계방출 소자(900)의 내벽과 접촉하여 쇼트가 발생하는 것을 방지하기 위하여, 수나사 내부의 측벽에 절연 스페이서가 추가로 삽입될 수 있다. 절연 스페이서는 수나사의 측벽 일부에 형성되는 개구를 통하여 전자총 서브 어셈블리 내측벽에 삽입될 수 있다. 절연 스페이서는 도 11의 우측에 도시된 바와 같이 전자총 서브 어셈블리의 하단 내 측벽 4면에 각각 삽입될 수 있다.

도 11의 하단에는 피드쓰루 상의 전자총 서브 어셈블리에 전극이 모두 적층된 모습을 나타낸 도면이 도시되어 있다.

전극이 모두 적층된 후에는, 도 12에 도시된 바와 같이, 적층된 전극들 상에 적층된 전극들을 압력으로 눌러 고정시키기 위한 덮개가 덮힌다. 덮개의 일부분은 전자총 서브 어셈블리의 수나사 측벽에 형성되는 개구에 결합되어 고정될 수 있다. 덮개의 외주면은 다양한 형태를 가질 수 있으나, 도 12의 실시 예에서는, 덮개가 사각형인 경우를 도시하였으며, 이 경우 사각형의 네 꼭지점이 수나사 측벽 일부에 형성되는 개구에 결합될 수 있다.

전자총 서브 어셈블리의 수나사에는 암나사가 결합된다. 암나사가 수나사에 조여 고정됨으로써 모든 전극들을 움직이지 않게 고정시킨다. 전극이 고정된 후에는 각 전극이 바닥면에 형성된 피드쓰루와 전기적으로 접촉된다. 전극과 피드쓰루는 스폿 용접 등의 방법을 통하여 전기적으로 접촉될 수 있다.

전자총 서브 어셈블리 상에 적층된 집속 전극은, 도 12의 가장 우측에 도시된 것과 같이 멈춤 나사를 통해 측면에서 암나사에 고정될 수 있다.

도 13은 본 발명의 실시 예에 따른 전계방출 소자의 구성 원리를 에이징에 이용하는 방법을 설명하기 위한 도면이다.

도 13을 참조하면, 전계방출 소자(1300)의 에이징 시에, 도 13의 좌측 그림과 같이 아노드(1302)와 게이트(1303) 사이에 접지 전극(1304)을 설치하여, 에이징 과정에서 고전압 방전에 의한 에미터 손상을 방지한다.

에이징 종료 후에는, 도 13의 우측 그림과 같이 불필요한 접지 전극(1304)을 전자 빔 경로 상에서 제거하고, 전계방출 소자(1300)를 이용한다.

다양한 실시 예에서는, 부가적인 접지 전극(1304)을 설치하는 대신, 게이트(1303) 자체를 에이징 시에 접지하고, 에이징 종료 후에는 필요한 구동 전압을 인가할 수 있다.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 그리고 본 명세서와 도면에 개시된 실시 예들은 본 발명의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

300: 전계방출 소자 310: 캐소드
320: 아노드 330: 게이트
331: 개구 340: 음극 전원
350: 양극 전원

Claims

음의 전압을 생성하는 음극 전원;
상기 음극 전원에 연결되고, 상기 음극 전원으로부터 제공되는 전자를 외부로 방출하는 에미터를 포함하는 캐소드;
상기 음의 전압과 다른 제 1 및 제 2 양의 전압을 생성하는 제 1 및 제 2 양극 전원들;
상기 제 1 양극 전원에 연결되어 상기 캐소드 상에 배치되고, 상기 음의 전압과 상기 제 1 양의 전압 사이의 제 1 전압차에 의해 상기 에미터로부터 방출되는 상기 전자를 수신하여 엑스선을 방출하는 아노드;
상기 아노드와 상기 캐소드 사이에 배치되어 상기 음의 전압과 상기 제 2 양의 전압 사이의 제 2 전압차를 이용하여 상기 캐소드로부터 상기 전자를 추출하는 게이트 전극;
상기 캐소드와 상기 음극 전원 사이에 연결되는 N형 MOSFET; 및
상기 N형 MOSFET의 게이트에 연결된 제 1 단과 상기 음극 전원 사이에 연결된 제 2 단을 갖고, 상기 제 2 단을 통해 상기 음의 전압을 수신하여 상기 캐소드에 전류를 제어하는 전류 제어 신호를 상기 제 1 단으로 출력하는 제어 신호원을 포함하되,
상기 게이트 전극은:
상기 아노드에 정렬되는 탑 게이트; 및
상기 탑 게이트와 상기 캐소드 사이에 배치되는 복수개의 서브 게이트들을 포함하되,
상기 탑 게이트는 선택적으로 접지되는 전계방출 소자.
제1항에 있어서, 상기 게이트 전극은 상기 전자를 통과시키는 개구를 포함하고,
상기 개구는,
상기 캐소드 및 상기 게이트 전극 간 거리에 따라 기설정된 직경을 갖는 것을 특징으로 하는 전계방출 소자.
제2항에 있어서, 상기 개구는,
상기 캐소드 및 상기 게이트 전극 간 거리의 2배보다 작은 직경을 갖는 것을 특징으로 하는 전계방출 소자.
삭제
제1항에 있어서, 상기 캐소드 및 상기 게이트 전극은,
전계방출 전자총으로 구현되는 것을 특징으로 하는 전계방출 소자.
제5항에 있어서, 상기 전계방출 전자총은,
바닥면에 구비되는 피드쓰루(feedthrough); 및
상기 피드쓰루 상부에 구비되며, 수나사를 포함하여 구성되는 전자총 서브 어셈블리를 포함하되,
상기 캐소드 및 상기 게이트 전극은,
상기 수나사 내에 적층되고, 상기 피드쓰루와 전기적으로 연결되는 것을 특징으로 하는 전계방출 소자.
제6항에 있어서, 상기 전계방출 전자총은,
상기 캐소드 및 상기 게이트 전극 사이에 적층되는 복수의 전극 층을 더 포함하는 것을 특징으로 하는 전계방출 소자.
제7항에 있어서, 상기 전계방출 전자총은,
상기 캐소드, 상기 게이트 전극, 상기 복수의 전극 층을 전기적으로 분리시키기 위하여 상기 캐소드, 상기 게이트 전극, 상기 복수의 전극 층 간에 구비되는 적어도 하나의 절연 스페이서를 더 포함하는 것을 특징으로 하는 전계방출 소자.
제1항에 있어서, 상기 탑 게이트는 제 1 싱글 홀을 갖고,
상기 서브 게이트들은 제 2 싱글 홀들을 갖고,
상기 제 1 싱글 홀은 상기 제 2 싱글 홀들보다 넓거나 좁은 것을 특징으로 하는 전계방출 소자.
제9항에 있어서, 상기 제 1 싱글 홀의 직경은 상기 아노드의 폭보다 작고, 상기 제 2 싱글 홀의 직경들 보다 큰 것을 특징으로 하는 전계방출 소자.
제1항에 있어서, 상기 음의 전압과 상기 제 1 및 제 2 양의 전압 사이의 접지 전압을 갖는 접지 단; 및
상기 아노드와 상기 게이트 전극 사이에 배치되고, 상기 접지 단으로 연결되어 상기 아노드와 상기 캐소드 사이에서 생성되는 아크를 상기 접지 단으로 방전하는 접지 전극을 더 포함하는 것을 특징으로 하는 전계방출 소자.