KR102092912B1 - Manufacturing method of an array substrate for liquid crystal display - Google Patents
Manufacturing method of an array substrate for liquid crystal display Download PDFInfo
- Publication number
- KR102092912B1 KR102092912B1 KR1020140035472A KR20140035472A KR102092912B1 KR 102092912 B1 KR102092912 B1 KR 102092912B1 KR 1020140035472 A KR1020140035472 A KR 1020140035472A KR 20140035472 A KR20140035472 A KR 20140035472A KR 102092912 B1 KR102092912 B1 KR 102092912B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- etching
- containing impurities
- metal layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 183
- 239000010409 thin film Substances 0.000 claims abstract description 95
- 238000005530 etching Methods 0.000 claims abstract description 89
- 239000000203 mixture Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 150000001875 compounds Chemical class 0.000 claims description 25
- 239000004094 surface-active agent Substances 0.000 claims description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 11
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical class OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical class OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- 150000007522 mineralic acids Chemical class 0.000 claims description 10
- ZIBGPFATKBEMQZ-UHFFFAOYSA-N triethylene glycol Chemical compound OCCOCCOCCO ZIBGPFATKBEMQZ-UHFFFAOYSA-N 0.000 claims description 10
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical class Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- PUZPDOWCWNUUKD-UHFFFAOYSA-M sodium fluoride Chemical compound [F-].[Na+] PUZPDOWCWNUUKD-UHFFFAOYSA-M 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 229910001870 ammonium persulfate Inorganic materials 0.000 claims description 4
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 claims description 4
- 150000003839 salts Chemical class 0.000 claims description 4
- 150000005846 sugar alcohols Polymers 0.000 claims description 4
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 claims description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 239000002202 Polyethylene glycol Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- -1 inorganic acid salt Chemical class 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- AICOOMRHRUFYCM-ZRRPKQBOSA-N oxazine, 1 Chemical compound C([C@@H]1[C@H](C(C[C@]2(C)[C@@H]([C@H](C)N(C)C)[C@H](O)C[C@]21C)=O)CC1=CC2)C[C@H]1[C@@]1(C)[C@H]2N=C(C(C)C)OC1 AICOOMRHRUFYCM-ZRRPKQBOSA-N 0.000 claims description 3
- 229920001223 polyethylene glycol Polymers 0.000 claims description 3
- USHAGKDGDHPEEY-UHFFFAOYSA-L potassium persulfate Chemical compound [K+].[K+].[O-]S(=O)(=O)OOS([O-])(=O)=O USHAGKDGDHPEEY-UHFFFAOYSA-L 0.000 claims description 3
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 claims description 3
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminium flouride Chemical compound F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 229910020366 ClO 4 Inorganic materials 0.000 claims description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 2
- 239000004327 boric acid Substances 0.000 claims description 2
- 229910052791 calcium Inorganic materials 0.000 claims description 2
- 239000011575 calcium Substances 0.000 claims description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 claims description 2
- 229910052744 lithium Inorganic materials 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 229910052700 potassium Inorganic materials 0.000 claims description 2
- NROKBHXJSPEDAR-UHFFFAOYSA-M potassium fluoride Chemical compound [F-].[K+] NROKBHXJSPEDAR-UHFFFAOYSA-M 0.000 claims description 2
- VBKNTGMWIPUCRF-UHFFFAOYSA-M potassium;fluoride;hydrofluoride Chemical compound F.[F-].[K+] VBKNTGMWIPUCRF-UHFFFAOYSA-M 0.000 claims description 2
- 229910052708 sodium Inorganic materials 0.000 claims description 2
- 239000011734 sodium Substances 0.000 claims description 2
- 235000013024 sodium fluoride Nutrition 0.000 claims description 2
- 239000011775 sodium fluoride Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 10
- 238000011282 treatment Methods 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- YIWGJFPJRAEKMK-UHFFFAOYSA-N 1-(2H-benzotriazol-5-yl)-3-methyl-8-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carbonyl]-1,3,8-triazaspiro[4.5]decane-2,4-dione Chemical compound CN1C(=O)N(c2ccc3n[nH]nc3c2)C2(CCN(CC2)C(=O)c2cnc(NCc3cccc(OC(F)(F)F)c3)nc2)C1=O YIWGJFPJRAEKMK-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- MIMUSZHMZBJBPO-UHFFFAOYSA-N 6-methoxy-8-nitroquinoline Chemical compound N1=CC=CC2=CC(OC)=CC([N+]([O-])=O)=C21 MIMUSZHMZBJBPO-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004129 EU approved improving agent Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007602 hot air drying Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011863 silicon-based powder Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021653 sulphate ion Inorganic materials 0.000 description 1
- QTVOUQLICWYJDO-UHFFFAOYSA-K tripotassium nitric acid phosphate Chemical compound P(=O)([O-])([O-])[O-].[K+].[N+](=O)(O)[O-].[K+].[K+] QTVOUQLICWYJDO-UHFFFAOYSA-K 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
본 발명은 액정 표시 장치용 어레이 기판의 제조방법에 관한 것으로, 보다 상세하게는 실리콘 박막, 특히 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막을 일괄 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법 및 상기 일괄 식각에 사용되는 식각액 조성물에 관한 것이다.The present invention relates to a method of manufacturing an array substrate for a liquid crystal display device, and more specifically, a silicon thin film, in particular, an amorphous silicon (n + a-Si: H) thin film containing impurities and a pure amorphous silicon (a-Si: H) It relates to a method of manufacturing an array substrate for a liquid crystal display device comprising the step of batch etching the thin film and the etchant composition used for the batch etching.
Description
본 발명은 액정 표시 장치용 어레이 기판의 제조방법에 관한 것으로, 보다 상세하게는 실리콘 박막, 특히 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막을 일괄 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법 및 상기 일괄 식각에 사용되는 식각액 조성물에 관한 것이다.The present invention relates to a method of manufacturing an array substrate for a liquid crystal display device, and more specifically, a silicon thin film, in particular, an amorphous silicon (n + a-Si: H) thin film containing impurities and a pure amorphous silicon (a-Si: H) It relates to a method of manufacturing an array substrate for a liquid crystal display device comprising the step of batch etching the thin film and the etchant composition used for the batch etching.
액정 표시 장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각 공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식 식각 또는 식각액 조성물을 이용하는 습식 식각이 사용된다. The process of forming the metal wiring on the substrate in the liquid crystal display device is usually composed of a metal film forming process by sputtering, photoresist coating, photoresist forming process in a selective area by exposure and development, and etching process. And cleaning processes before and after individual unit processes. The etching process refers to a process of leaving a metal film in a selective region by using a photoresist as a mask, and typically dry etching using plasma or the like or wet etching using an etchant composition is used.
액정 표시 장치용 어레이 기판의 제조방법은 일반적으로 4 마스크 공정과 5 마스크 공정으로 이루어지는데, 5 마스크 공정에서 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막으로 이루어지는 반도체 층의 형성 과정을 예를 들어 설명하면 다음과 같다.A method of manufacturing an array substrate for a liquid crystal display device generally includes a 4 mask process and a 5 mask process. In the 5 mask process, an amorphous silicon (n + a-Si: H) thin film containing impurities and pure amorphous silicon (a-Si) : H) The process of forming a semiconductor layer made of a thin film will be described as an example.
먼저, 도 1a에 도시한 바와 같이, 투명한 기판(159) 상에 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo) 등을 기판(159) 전면에 증착하여, 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 기판(159)에 게이트 전극(160)을 포함하는 게이트 배선을 형성한다. First, as shown in FIG. 1A, a metal material such as aluminum (Al), aluminum alloy (AlNd), chromium (Cr), molybdenum (Mo), or the like is formed on the
다음, 상기 게이트 전극(160) 및 게이트 배선이 형성된 기판(159) 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(168)을 형성한다.Next, the
다음, 도 1b에 도시한 바와 같이, 상기 게이트 절연막(168)이 형성된 기판(159) 전면에 비정질 실리콘을 증착하여 비정질 실리콘층(170a)을 형성한다. 이후 상기 비정질 실리콘층(170a) 위로 불순물이 섞인 n+ 비정질 실리콘층(170b)을 형성한다. Next, as shown in FIG. 1B, an
다음, 상기 n+층(170b)이 형성된 기판(159) 전면에 금속물질 예를들면 몰리브덴(Mo)등을 증착하여 제 2 금속층(171)을 형성한다.Next, a metal material such as molybdenum (Mo) is deposited on the entire surface of the
다음, 도 1c에 도시한 바와 같이, 상기 제 2 금속층(171) 위에 포토레지스트를 도포하고, 제 2 마스크 공정을 진행하여, 소스 및 드레인 전극(미도시)을 포함하는 데이터 배선(미도시)과 반도체층(미도시)이 형성될 부분 상에는 포토레지스트 패턴(110)을 형성하고 그 외 부분의 포토레지스트는 제거하여 제 2 금속층(171)을 노출시킨다.Next, as shown in FIG. 1C, a photoresist is applied on the
다음, 도 1d에 도시한 바와 같이, 상기 노출된 제 2 금속층(도 1c의 171)을 식각하여 제거함으로써 상기 제 2 금속층(도 1c의 171) 하부의 n+층(170b)을 노출시킨다. 이때, 제거되지 않고 남아있는 제 2 금속층(172)은 연결된 상태의 소스 드레인 금속층(172)을 형성한다.Next, as illustrated in FIG. 1D, the n +
다음, 도 1e에 도시한 바와 같이, 상기 노출된 n+층(도 1d 170b) 및 그 하부의 비정질 실리콘층(170a)을 식각하여 게이트 절연막(168)을 노출시킨다. 이때, 제거되지 않고 남아 있는 비정질 실리콘층(173a) 및 n+층(173b)은 반도체층(173)을 형성한다. 이후, 남아있는 포토레지스트 패턴(110)을 스트립 공정을 진행하여 제거한다.Next, as shown in FIG. 1E, the
다음, 도 1f에 도시한 바와 같이, 개략적인 데이터 배선 및 반도체층(173)이 형성된 기판(159)에 포토레지스트를 도포하고, 제 3 마스크 공정을 진행하여, 액티브 영역 즉, 채널(ch)을 형성할 부분의 소스 드레인 금속층(172) 위에는 포토레지스트를 제거하고, 그 외 영역에는 포토레지스트 패턴(115)을 형성한다.Next, as shown in FIG. 1F, a photoresist is applied to the
다음, 도 1g에 도시한 바와 같이, 상기 노출된 소스 드레인 금속층(도 1f의 172)을 식각하고, 그 하부의 n+층(도 1g의 173b)을 연속하여 식각함으로써 비정질 실리콘층(173a)을 노출시킨다. 이에 따라, 상기 소스 드레인 금속층(도 1f의 172)이 분리되어 일정 간격을 가지며 이격함으로써 소스 및 드레인 전극(176, 178)을 형성하고, 더불어 완성된 데이터 배선을 형성하며, 상기 소스 및 드레인 전극(176, 178) 하부에 형성된 반도체층(173)은 채널(ch)을 형성하는 액티브층(173a)과 상기 소스 및 드레인 전극(176, 178)과 접촉하는 n+층의 오믹콘택층(173b)을 형성한다. 이후 남아있는 포토레지스트 패턴(도 1h의 115)을 제거한다.Next, as shown in FIG. 1G, the exposed source drain metal layer (172 in FIG. 1F) is etched, and the n + layer (173b in FIG. 1G) underneath is etched to expose the
상기 2 마스크 공정에서 n+층과 비정질 실리콘 층의 식각 및 3 마스크 공정에서 채널(ch)을 형성하기 위하여 n+층을 식각할 때, 일반적으로 드라이 에칭이 사용되고 있다. 그러나 드라이 에칭에 의하는 경우 장비가 고가이고, n+층과 비정질 실리콘 층의 식각 시 시간이 많이 걸리며, 채널(ch)을 형성하기 위하여 n+층을 식각할 때는 하층의 비정질 실리콘층 박막에 플라즈마에 의한 손상이 야기되는 단점이 있다.When the n + layer is etched to form the channel in the 3 mask process and the etching of the n + layer and the amorphous silicon layer in the 2 mask process, dry etching is generally used. However, in the case of dry etching, the equipment is expensive, and it takes a lot of time to etch the n + layer and the amorphous silicon layer. When etching the n + layer to form a channel, plasma is deposited on the thin film of the amorphous silicon layer on the lower layer. There is a disadvantage that damage is caused.
또한 습식 식각의 경우, n+층과 비정질 실리콘 층을 효율적으로 일괄 식각할 수 있는 식각액이 개발 되지 않아서 식각 공정이 복잡해지는 단점이 있다. 그러므로 이들 공정을 효율적으로 수행하기 위한 방법의 개발이 요구되고 있다.In addition, in the case of wet etching, there is a disadvantage in that the etching process is complicated because an etching solution capable of efficiently etching the n + layer and the amorphous silicon layer is not developed. Therefore, development of a method for efficiently performing these processes is required.
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서,The present invention has been made to solve the problems of the prior art,
순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대한 일괄 습식 식각 조성물을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a batch wet etching composition for a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities.
또한, 본 발명은 반도체층 형성 시 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 본 발명의 식각액 조성물로 일괄 습식 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.In addition, the present invention includes a step of batch wet etching a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities with the etchant composition of the present invention when forming a semiconductor layer. An object of the present invention is to provide a method of manufacturing an array substrate for a liquid crystal display device.
또한, 본 발명은 상기 식각액 조성물을 사용하여 일괄 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공하는 것을 목적으로 한다.In addition, the present invention is a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film etched using the etchant composition and an amorphous silicon (n + a-Si: H) thin film containing impurities An object of the present invention is to provide an array substrate.
상기 목적을 달성하기 위하여, 본 발명은In order to achieve the above object, the present invention
a) 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계;a) forming a first metal layer on the substrate, and performing a first mask process to form a gate wiring in a horizontal direction and a gate electrode extending from the gate wiring;
b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;b) forming a gate insulating film on the entire surface of the gate electrode;
c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer on the gate insulating film;
d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;d) Etching the second metal layer, an amorphous silicon (n + a-Si: H) thin film and a pure amorphous silicon (a-Si: H) thin film containing impurities under the second metal layer by performing a second mask process over the metal layer, Forming a data wiring and a source drain metal layer connected to the data wiring;
e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced apart at regular intervals;
f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;f) Etching an amorphous silicon (n + a-Si: H) thin film containing impurities exposed at regular intervals between the source and drain electrodes to form a channel by exposing the pure amorphous silicon (a-Si: H) thin film step;
g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;g) forming a front protective layer on the source and drain electrodes;
h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate on which the protective layer is formed; And
i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,i) In the method of manufacturing an array substrate for a liquid crystal display device comprising depositing a transparent conductive material on the protective layer on the entire surface and performing a fifth mask process to form a pixel electrode in contact with the drain electrode,
상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 과황산염 5.0 내지 15.0 중량%, Fe3 + 화합물 1.0 내지 20.0 중량%, 함불소 화합물 0.01 내지 20.0 중량%, 무기산 3.0 내지 20.0 중량%, 식각 속도 개선제 0.01 내지 10.0 중량%, 다가알코올형 계면활성제 0.01 내지 5.0 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법을 제공한다.The step d) is a process of batch etching a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an amorphous silicon (n + a-Si: H) thin film containing impurities formed thereon with an etchant composition. Containing, the batch etching is 5.0 to 15.0 wt% of persulfate, 1.0 to 20.0 wt% of the Fe 3 + compound, 0.01 to 20.0 wt% of the fluorinated compound, 3.0 to 20.0 wt% of the inorganic acid, and an etching rate improver 0.01 based on the total weight of the composition It provides a method of manufacturing an array substrate for a liquid crystal display device, characterized by using an etchant composition comprising from 10.0 to 5.0% by weight, 0.01 to 5.0% by weight of a polyhydric alcohol-type surfactant, and the remaining amount of water.
또한, 본 발명은 조성물 총 중량에 대하여 과황산염 5.0 내지 15.0 중량%, Fe3+ 화합물 1.0 내지 20.0 중량%, 함불소 화합물 0.01 내지 20.0 중량%, 무기산 3.0 내지 20.0 중량%, 식각 속도 개선제 0.01 내지 10.0 중량%, 다가알코올형 계면활성제 0.01 내지 5.0 중량% 및 잔량의 물을 포함하는 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물을 제공한다.In addition, the present invention is based on the total weight of the composition persulfate 5.0 to 15.0 wt%, Fe 3+ compound 1.0 to 20.0 wt%, fluorine-containing compound 0.01 to 20.0 wt%, inorganic acid 3.0 to 20.0 wt%, etching rate improver 0.01 to 10.0 A pure amorphous silicon (a-Si: H) thin film and an amorphous silicon containing impurities (n + a-Si: H), characterized in that it contains 0.01% to 5.0% by weight of a polyhydric alcohol-type surfactant and a residual amount of water. ) It provides a thin film batch etchant composition.
또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공한다.In addition, the present invention is for a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film etched using the etchant composition and an amorphous silicon (n + a-Si: H) thin film containing impurities. An array substrate is provided.
본 발명의 식각액 조성물을 사용하는 경우, 반도체 층의 형성 시 순수 비정질 실리콘(a-Si:H) 박막과 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 일괄 식각할 수 있기 때문에 드라이 에칭과 비교하여 효율적이고 경제적으로 반도체 층을 형성할 수 있다. 또한, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대하여 개별적인 식각액을 사용하는 경우와 비교하여 공정을 단순화시킬 수 있다.In the case of using the etching solution composition of the present invention, when the semiconductor layer is formed, the pure amorphous silicon (a-Si: H) thin film and the amorphous silicon (n + a-Si: H) thin film containing impurities can be collectively etched. The semiconductor layer can be formed efficiently and economically as compared with etching. In addition, the process can be simplified compared to the case of using a separate etching solution for a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities.
또한, 상기 식각액을 채널 형성 시에도 그대로 사용 할 수 있어서 반도체 소자의 제조 공정을 크게 단순화 시킬 수 있으므로 생산성을 향상시킬 수 있다.In addition, since the etchant can be used as it is when forming the channel, the manufacturing process of the semiconductor device can be greatly simplified, thereby improving productivity.
또한, 본 발명의 식각액 조성물은 다가알코올형 계면활성제를 포함함으로써 처리매수를 증가시켜 생산성 향상에 기여할 수 있다.In addition, the etchant composition of the present invention can contribute to improving productivity by increasing the number of treatments by including a polyalcohol-type surfactant.
본 발명의 도 1a 내지 도 1h는 종래의 방법에 의해 제조된 TFT의 제조 공정 단면도이다.1A to 1H of the present invention are sectional views of a manufacturing process of a TFT manufactured by a conventional method.
이하, 본 발명을 보다 자세히 설명한다.
Hereinafter, the present invention will be described in more detail.
본 발명은 The present invention
a) 기판 상에 제 1 금속층을 형성하고, 제 1 마스크 공정을 진행하여 가로 방향의 게이트 배선과 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계;a) forming a first metal layer on the substrate, and performing a first mask process to form a gate wiring in a horizontal direction and a gate electrode extending from the gate wiring;
b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;b) forming a gate insulating film on the entire surface of the gate electrode;
c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer on the gate insulating film;
d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;d) Etching the second metal layer, an amorphous silicon (n + a-Si: H) thin film and a pure amorphous silicon (a-Si: H) thin film containing impurities under the second metal layer by performing a second mask process over the metal layer, Forming a data wiring and a source drain metal layer connected to the data wiring;
e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced apart at regular intervals;
f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;f) Etching an amorphous silicon (n + a-Si: H) thin film containing impurities exposed at regular intervals between the source and drain electrodes to form a channel by exposing the pure amorphous silicon (a-Si: H) thin film step;
g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;g) forming a front protective layer on the source and drain electrodes;
h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate on which the protective layer is formed; And
i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,i) In the method of manufacturing an array substrate for a liquid crystal display device comprising depositing a transparent conductive material on the protective layer on the entire surface and performing a fifth mask process to form a pixel electrode in contact with the drain electrode,
상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 과황산염 5.0 내지 15.0 중량%, Fe3 + 화합물 1.0 내지 20.0 중량%, 함불소 화합물 0.01 내지 20.0 중량%, 무기산 3.0 내지 20.0 중량%, 식각 속도 개선제 0.01 내지 10.0 중량%, 다가알코올형 계면활성제 0.01 내지 5.0 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조방법에 관한 것이다.
The step d) is a process of batch etching a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an amorphous silicon (n + a-Si: H) thin film containing impurities formed thereon with an etchant composition. Containing, the batch etching is 5.0 to 15.0 wt% of persulfate, 1.0 to 20.0 wt% of the Fe 3 + compound, 0.01 to 20.0 wt% of the fluorinated compound, 3.0 to 20.0 wt% of the inorganic acid, and an etching rate improver 0.01 based on the total weight of the composition It relates to a method of manufacturing an array substrate for a liquid crystal display device, characterized by using an etchant composition comprising from 10.0 to 5.0% by weight, 0.01 to 5.0% by weight of a polyhydric alcohol-type surfactant, and the remaining amount of water.
본 발명에서, 상기 f)단계는 상기 d)단계에서 사용한 식각액 조성물을 사용하여 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각 하는 공정을 포함할 수 있다.
In the present invention, step f) may include a process of etching the amorphous silicon (n + a-Si: H) thin film containing impurities exposed using the etchant composition used in step d).
상기 액정 표시 장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다.
The array substrate for the liquid crystal display device may be a thin film transistor (TFT) array substrate.
또한, 본 발명은 In addition, the present invention
조성물 총 중량에 대하여 과황산염 5.0 내지 15.0 중량%, Fe3 + 화합물 1.0 내지 20.0 중량%, 함불소 화합물 0.01 내지 20.0 중량%, 무기산 3.0 내지 20.0 중량%, 식각 속도 개선제 0.01 내지 10.0 중량%, 다가알코올형 계면활성제 0.01 내지 5.0 중량% 및 잔량의 물을 포함하는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막의 일괄 식각액 조성물에 관한 것이다.
Persulfate 5.0 to 15.0 wt%, Fe 3 + compound 1.0 to 20.0 wt%, fluorinated compound 0.01 to 20.0 wt%, inorganic acid 3.0 to 20.0 wt%, etching rate improver 0.01 to 10.0 wt%, polyhydric alcohol relative to the total weight of the composition The present invention relates to a batch etchant composition of an amorphous silicon (n + a-Si: H) thin film and a pure amorphous silicon (a-Si: H) thin film containing impurities containing 0.01 to 5.0% by weight of the surfactant and a residual amount of water.
본 발명의 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막의 일괄 식각액 조성물은 상기 박막들의 일괄 식각뿐만 아니라, 독립적으로 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 또는 순수 비정질 실리콘(a-Si:H) 박막의 식각에도 바람직하게 사용될 수 있다.
The amorphous silicon (n + a-Si: H) thin film and the pure amorphous silicon (a-Si: H) thin film etchant composition of the present invention not only batch etch the thin films, but also independently contain impurities. -Si: H) thin film or pure amorphous silicon (a-Si: H) thin film can also be preferably used for etching.
본 발명에서 과황산염은 상기 함불소 화합물의 활성도를 높여주는 역할을 한다. 상기 과황산염은 일괄 식각액 조성물 총 중량에 대하여, 5.0 내지 15.0 중량%로 포함되고, 바람직하게는 7.0 내지 13.0 중량%로 포함된다. 상기 과황산염이 조성물 총 중량에 대하여 5.0 중량% 미만으로 포함되면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 15.0 중량%를 초과하여 포함될 경우, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다. 상기 과황산염은 과황산암모늄(Ammonium Persulfate), 과황산나트륨(Sodium Persulfate) 및 과황산칼륨(Potassium Persulfate)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.In the present invention, persulfate serves to increase the activity of the fluorine-containing compound. The persulfate is contained in 5.0 to 15.0 wt%, and preferably in 7.0 to 13.0 wt%, based on the total weight of the batch etchant composition. When the persulfate is contained in an amount of less than 5.0% by weight based on the total weight of the composition, sufficient etching may not be achieved due to insufficient etching power, and when it exceeds 15.0% by weight, the etching rate is generally increased, thereby controlling the process. It is difficult. The persulfate is preferably one or two or more selected from the group consisting of ammonium persulfate, sodium persulfate and potassium persulfate.
본 발명에서 Fe3 + 화합물은 상기 함불소 화합물의 활성도를 높여주는 역할을 한다. 상기 Fe3 + 화합물은 일괄 식각액 조성물 총 중량에 대하여, 1.0 내지 20.0 중량%로 포함되고, 바람직하게는 2.0 내지 10.0 중량%로 포함된다. 상기 Fe3 + 화합물이 조성물 총 중량에 대하여 1.0 중량% 범위 미만으로 포함되면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 20.0 중량%를 초과하여 포함될 경우, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다. 상기 Fe3 + 화합물은 Fe3 + 를 포함한 염의 형태로 제공되며, FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, 및 FePO4로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
Fe 3 + compound in the present invention serves to increase the activity of the fluorine-containing compound. The Fe 3 + compound is contained in 1.0 to 20.0 wt%, and preferably 2.0 to 10.0 wt%, based on the total weight of the batch etchant composition. When the Fe 3 + compound is included in an amount of less than 1.0% by weight based on the total weight of the composition, sufficient etching may not be achieved due to insufficient etching power, and when it exceeds 20.0% by weight, the etching rate is generally increased. Process control is difficult. The Fe 3 + compound is provided in the form of a salt containing Fe 3 + , FeCl 3 , Fe (NO 3 ) 3 , Fe 2 (SO 4 ) 3 , NH 4 Fe (SO 4 ) 2 , Fe (ClO 4 ) 3 , And FePO 4 It is preferred to be one or two or more selected from the group consisting of.
상기 함불소 화합물은 물에 해리되어 플루오르 이온(F-)을 낼 수 있는 화합물을 말한다. 본 발명에서 함불소 화합물은 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는 주성분이며, 식각하는 용액에서 필연적으로 발생하는 잔사를 제거하는 역할을 한다. The fluorine-containing compound is dissociated in water, fluorine ions (F -) refers to a compound capable of reaching. In the present invention, the fluorine-containing compound is a main component for etching a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities, and residues inevitably generated in the etching solution It serves to remove.
본 발명에서 사용하는 상기 함불소 화합물은 불산(HF), 불화암모늄(NH4F), 불화나트륨(NaF), 불화칼륨(KF), 중불화암모늄(NH4F·HF), 중불화나트륨(NaF·HF), 중불화칼륨(KF·HF), 불화붕소산(HBF4), 불화알루미늄(AlF3), 불화칼슘(CaF2) 및 규불화수소산(H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상이다. 상기 함불소 화합물은 본 발명의 일괄 식각액 조성물 총 중량에 대하여 0.01 내지 20.0 중량%로 포함되며, 바람직하게는 0.1 내지 10.0중량%로 포함된다. 상기 함불소 화합물이 0.01 중량% 미만으로 포함되면, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 식각 속도가 저하되어 부분적으로 언에치(unetch)현상 또는 잔사가 발생할 수 있으며, 20 중량%를 초과하여 포함되면, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는 성능은 향상되지만, 식각 속도가 전체적으로 빨라져 공정 컨트롤이 어려운 문제점이 발생한다.
The fluorine-containing compound used in the present invention is hydrofluoric acid (HF), ammonium fluoride (NH 4 F), sodium fluoride (NaF), potassium fluoride (KF), ammonium bifluoride (NH 4 F.HF), sodium fluoride ( NaFHF), potassium bifluoride (KFHF), boric acid (HBF 4 ), aluminum fluoride (AlF 3 ), calcium fluoride (CaF 2 ) and hydrofluoric acid (H 2 SiF 6 ) It is one type or two or more types. The fluorine-containing compound is included in an amount of 0.01 to 20.0% by weight, preferably 0.1 to 10.0% by weight, based on the total weight of the batch etchant composition of the present invention. When the fluorine-containing compound is contained in an amount of less than 0.01% by weight, the etching rate of the pure amorphous silicon (a-Si: H) thin film and the amorphous silicon (n + a-Si: H) thin film containing impurities is lowered and partially frozen. Unetching or residue may occur, and when it exceeds 20% by weight, a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities are etched. The performance to be improved is improved, but the etching rate is generally increased, and thus, process control is difficult.
상기 무기산은 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각한 후 잔류물이 남지 않도록 하는 역할을 한다. 상기 무기산은 질산, 황산, 인산 및 과염소산으로 이루어진 군으로부터 선택되는 1종 이상을 사용하며, 일괄 식각액 조성물 총 중량에 대하여 3 내지 20 중량%로 포함되며, 3 내지 15 중량%로 포함되는 것이 보다 바람직하다. 상기 3 내지 20 중량% 범위에서 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막이 적절하게 식각될 수 있으며, 식각 프로파일이 우수해진다. 반면, 3 중량% 미만으로 포함되면, 식각 속도가 저하되어 식각 프로파일에 불량이 발생할 수 있으며, 잔사가 발생할 수 있다. 또한, 20 중량%를 초과하면 과식각이 발생할 수 있고, 포토레지스트에 크랙이 발생하여 상기 크랙으로 식각액이 침투되면서 배선이 단락될 수 있다.
The inorganic acid serves to prevent residues after etching a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities. The inorganic acid is used at least one selected from the group consisting of nitric acid, sulfuric acid, phosphoric acid and perchloric acid, is included in 3 to 20% by weight relative to the total weight of the batch etchant composition, more preferably 3 to 15% by weight Do. In the range of 3 to 20% by weight, a pure amorphous silicon (a-Si: H) thin film and an amorphous silicon (n + a-Si: H) thin film containing impurities may be appropriately etched, and an etching profile is excellent. On the other hand, if it is included in less than 3% by weight, the etching rate is lowered, a defect may occur in the etching profile, and residue may occur. In addition, when it exceeds 20% by weight, over-etching may occur, and a crack may be generated in the photoresist, so that the etchant penetrates into the crack and the wiring may be shorted.
본 발명에서 식각속도 개선제는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막층 대한 에칭 속도를 향상시켜 일괄 식각이 가능하게 하는 역할을 한다. 상기 식각속도 개선제는 무기산염으로, 황산, 질산, 인산 및 염산의 K, Na, Li, Mg, Ca, Al 또는 Cu 염으로 이루어진 군으로부터 선택된 1종 또는 2종 이상인 것이 바람직하며, 보다 바람직하게는 황산, 질산, 인산 및 염산의 Cu염으로 이루어진 군으로부터 선택된 1종 또는 2종 이상이다.In the present invention, the etching rate improver improves the etching rate for the amorphous silicon (n + a-Si: H) thin film containing impurities and the pure amorphous silicon (a-Si: H) thin film layer, thereby enabling batch etching. The etching rate improving agent is an inorganic acid salt, preferably one or two or more selected from the group consisting of K, Na, Li, Mg, Ca, Al or Cu salts of sulfuric acid, nitric acid, phosphoric acid and hydrochloric acid, more preferably It is one or two or more selected from the group consisting of Cu salts of sulfuric acid, nitric acid, phosphoric acid and hydrochloric acid.
상기 식각속도 개선제는 일괄 식각액 조성물 총 중량에 대하여, 0.01 내지 10.0 중량%로 포함되고, 1.0 내지 5.0 중량%로 포함되는 것이 바람직하다. 상술한 범위를 만족하면, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막의 식각속도가 향상되고, 식각 프로파일도 우수해진다. 상기 식각속도 개선제가 조성물 총 중량에 대하여, 0.01 중량% 미만으로 포함되면, 식각 속도가 저하되어 잔사가 발생할 수 있으며, 10.0 중량%를 초과하면, 과식각이 발생할 수 있다.
The etch rate improving agent is preferably included in 0.01 to 10.0% by weight, and 1.0 to 5.0% by weight based on the total weight of the batch etchant composition. If the above-described range is satisfied, the etching rate of the amorphous silicon (n + a-Si: H) thin film containing impurities and the pure amorphous silicon (a-Si: H) thin film is improved, and the etching profile is also excellent. When the etching rate improver is included in an amount of less than 0.01% by weight based on the total weight of the composition, an etching rate may be lowered to cause residue, and when it exceeds 10.0% by weight, over-etching may occur.
본 발명에서 상기 다가알코올형 계면활성제는 처리매수를 향상시키는 기능을 갖는다. 즉, 상기 다가알코올형 계면활성제는 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막에 대한 처리매수능력을 증가시켜 생산성을 향상시키고, 식각액을 사용하는 동안 안정적으로 공정을 진행할 수 있게 한다.In the present invention, the polyalcohol type surfactant has a function of improving the number of treatments. That is, the polyalcohol-type surfactant improves productivity by increasing the processing capacity for the pure amorphous silicon (a-Si: H) thin film and the amorphous silicon (n + a-Si: H) thin film containing impurities, and improves productivity and etching solution It is possible to stably process the process while using.
상기 다가알코올형 계면활성제는, 예를 들어, 글리세롤(glycerol), 트리에틸렌글리콜(triethylene glycol) 및 폴리에틸렌글리콜(polyethylene glycol)로 이루어진 군으로부터 선택되는 1종 또는 2종 이상이 사용될 수 있다. The polyalcohol-type surfactant may be, for example, one or two or more selected from the group consisting of glycerol, triethylene glycol, and polyethylene glycol.
상기 다가알코올형 계면활성제는 일괄 식각액 조성물 총 중량에 대하여 0.01 내지 5 중량%로 포함되며, 1 내지 3 중량%로 포함되는 것이 보다 바람직하다.The polyalcohol-type surfactant is contained in an amount of 0.01 to 5% by weight based on the total weight of the batch etchant composition, and more preferably 1 to 3% by weight.
상기 다가알코올형 계면활성제가 0.01 중량% 미만으로 포함되면, 처리매수가 증가할수록 식각 프로파일에 불량이 발생할 수 있다. 또한, 5 중량%를 초과하여 포함되면, 거품이 많이 발생되는 단점이 있다.
When the polyhydric alcohol-type surfactant is included in an amount of less than 0.01% by weight, a defect may occur in the etching profile as the number of treatments increases. In addition, when included in excess of 5% by weight, there is a disadvantage that a lot of bubbles are generated.
상기 물은 일괄 식각액 조성물 총 중량이 100 중량%가 되도록 잔량으로 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 보다 바람직하게는 물 속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용한다.
The water is included in a residual amount so that the total weight of the batch etchant composition is 100% by weight. The water is not particularly limited, but it is preferable to use deionized water. More preferably, deionized water having a specific resistivity value of 18 Pa · cm or more showing the degree of ion removal in water is used.
또한, 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제로는 금속 이온 봉쇄제, 식각속도 조절제 및 부식 방지제 등을 들 수 있다.
In addition, in addition to the above-described components, conventional additives may be further added, and examples of the additives include metal ion blockers, etching rate regulators, and corrosion inhibitors.
본 발명에서 사용되는 과황산염, Fe3 + 화합물, 함불소 화합물, 무기산, 식각 속도 개선제, 다가알코올형 계면활성제 등은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 본 발명의 식각액 조성물은 반도체 공정용의 순도를 가지는 것이 바람직하다.
As used in the present invention sulphate, Fe 3 + compound, a fluorinated compound, an inorganic acid, an etching rate improving agents, polyhydric alcohol type surfactants, and the like are manufactured from, by a known method, the etching liquid composition of the present invention semiconductor processing It is desirable to have the purity of the dragon.
또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공한다.
In addition, the present invention is for a liquid crystal display device comprising at least one of a pure amorphous silicon (a-Si: H) thin film etched using the etchant composition and an amorphous silicon (n + a-Si: H) thin film containing impurities. An array substrate is provided.
이하, 실시예 및 실험예를 통하여 본 발명을 더욱 상세하게 설명하기로 한다. 이들 실시예 및 실험예는 단지 본 발명을 예시하기 위한 것이므로, 본 발명의 범위가 이들 실시예 및 실험예에 의해 제한되는 것으로 해석되지는 않는다.
Hereinafter, the present invention will be described in more detail through examples and experimental examples. Since these examples and experimental examples are only for illustrating the present invention, the scope of the present invention is not to be construed as being limited by these examples and experimental examples.
실시예Example
1 및 1 and
비교예Comparative example
1 내지 2: 1 to 2:
식각액Etchant
조성물의 제조 Preparation of the composition
하기 [표 1]에 기재된 조성에 따라, 각 성분들을 혼합하여 실시예 1 및 비교예 1 내지 2의 식각액 조성물을 각각 제조하였다.According to the composition described in [Table 1], each component was mixed to prepare etchant compositions of Example 1 and Comparative Examples 1 to 2, respectively.
(단위: 중량%)(Unit:% by weight)
TEG: triethylene glycolTEG: triethylene glycol
실험예Experimental example 1: One: 식각Etch 특성 평가 Characteristic evaluation
유리 기판 위에 순수 비정질 실리콘(a-Si:H) 박막을 형성하고, 순수 비정질 실리콘 박막 위에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막이 적층된 기판을 준비하였다. 상기의 조성으로 제조된 실시예 1 및 비교예 1 내지 2의 식각액 조성물로 상기 준비된 기판을 식각하였다. 식각 특성 평가 방식은 순수 비정질 실리콘(a-Si:H) 박막 층과 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층의 일괄 Etch 가능 여부를 평가하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사) 내에 상기 각각의 식각액을 넣고 온도를 32℃로 설정하여 가온한 후, 온도가 32±0.1℃에 도달하였을 때 식각 공정을 수행하였다. 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막과 순수 비정질 실리콘(a-Si:H) 박막의 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버 에치(Over Etch) 15%를 주어 실시하였다. 기판을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍건조장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경(SEM; 모델명: S-4700, HITACHI사 제조)을 이용하여 식각 특성을 평가하여 하기 [표 2]에 나타내었다.A pure amorphous silicon (a-Si: H) thin film was formed on a glass substrate, and a substrate in which an amorphous silicon (n + a-Si: H) thin film containing impurities was stacked on the pure amorphous silicon thin film was prepared. The prepared substrate was etched with the etchant compositions of Example 1 and Comparative Examples 1 to 2 prepared with the above composition. The etching characteristic evaluation method evaluated whether or not batch etching of a pure amorphous silicon (a-Si: H) thin film layer and an amorphous silicon (n + a-Si: H) thin film layer containing impurities was possible. After inserting each of the above etchants into the injection-type etching equipment (model name: ETCHER (TFT), SEMES), the temperature was set to 32 ° C and warmed, and then the etching process was performed when the temperature reached 32 ± 0.1 ° C. . The total etching time of the amorphous silicon (n + a-Si: H) thin film containing impurities and the pure amorphous silicon (a-Si: H) thin film is over etched based on the endpoint detection (EPD). Etch) 15%. After inserting the substrate and starting spraying, it was taken out and rinsed with deionized water, dried using a hot air drying device, and the photoresist was removed using a photoresist stripper. After washing and drying, the etching characteristics were evaluated using an electron scanning microscope (SEM; Model: S-4700, manufactured by HITACHI), and the results are shown in [Table 2].
측면 식각 손실(critical dimension(CD) skew) 변화, 테이퍼 각도, 금속 산화물막 손상의 식각 Profile, 잔사 및 식각액이 식각 특성을 유지하는 농도를 평가하여, 결과를 하기 [표 2]에 나타내었다.The lateral etching loss (critical dimension (CD) skew) change, the taper angle, the etching profile of the metal oxide film damage, the concentration of the residue and the etchant to maintain the etching characteristics were evaluated, and the results are shown in [Table 2].
<평가 기준><Evaluation criteria>
◎: 매우 우수 (CD Skew ≤ 0.2㎛, 테이퍼 각도: 40-60°)◎: Very good (CD Skew ≤ 0.2㎛, taper angle: 40-60 °)
○: 우수 (0.2㎛ < CD Skew ≤ 1㎛, 테이퍼 각도: 30-60°)○: Excellent (0.2㎛ <CD Skew ≤ 1㎛, taper angle: 30-60 °)
△: 양호 (1㎛ < CD Skew ≤ 1.5㎛, 테이퍼 각도: 30-60°)△: Good (1 μm <CD Skew ≤ 1.5 μm, taper angle: 30-60 °)
×: 불량 (잔사 발생)×: Bad (residual occurrence)
처리매수평가는 Silicon Powder를 투입하면서 식각액 조성물이 식각특성을 유지하는 Si의 농도를 측정하여 수행하고 그 결과를 하기 표 2에 나타내었다. 표 2에 나타낸 바와 같이 TEG가 2.0 중량%로 포함된 실시예 1의 식각액의 경우는 Si 4000 ppm까지, TEG를 포함하지 않는 비교예 1의 식각액은 Si 2000 ppm까지, TEG를 10 중량%로 포함한 비교예 2 식각액의 경우는 Si 6000 ppm까지 식각특성을 유지하였다. 이와 같은 결과는 본 발명의 다가알코올형 계면활성제가 기판의 처리매수 증가에 크게 기여함을 나타낸다. 상기 비교예 2의 식각액의 경우는 높은 농도까지 식각특성을 유지하였지만, TEG 함량이 높아 Etchant내 거품이 발생하여 식각 Profile이 우수하지 못한 단점이 발생하였다.The treatment sheet evaluation was performed by measuring the concentration of Si in which the etching solution composition maintains etching characteristics while adding silicon powder, and the results are shown in Table 2 below. As shown in Table 2, in the case of the etchant of Example 1 containing 2.0% by weight of TEG, up to 4000 ppm Si, the etchant of Comparative Example 1 without TEG contains up to 2000 ppm of Si, and 10% by weight of TEG. Comparative Example 2 In the case of an etchant, etching characteristics were maintained up to 6000 ppm Si. These results indicate that the polyhydric alcohol-type surfactant of the present invention greatly contributes to the increase in the number of treatments of the substrate. In the case of the etchant of Comparative Example 2, the etching characteristics were maintained up to a high concentration, but the TEG content was high, so bubbles in the etchant were generated, resulting in a disadvantage that the etching profile was not excellent.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 포토레지스트 패턴 159 : 기판
160 : 게이트 전극 168 : 게이트 절연막
172 : 소스 드레인 금속층<Explanation of reference numerals for main parts of the drawing>
110: photoresist pattern 159: substrate
160: gate electrode 168: gate insulating film
172: source drain metal layer
Claims (11)
b) 상기 게이트 전극 상의 전면에 게이트 절연막을 형성하는 단계;
c) 상기 게이트 절연막 상에 순수 비정질 실리콘(a-Si:H) 박막, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 제 2 금속층을 순차적으로 형성하는 단계;
d) 상기 금속층 위로 제 2 마스크 공정을 진행하여 상기 제 2 금속층, 하부의 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막을 식각하여, 데이터 배선과 상기 데이터 배선과 연결된 소스 드레인 금속층을 형성하는 단계;
e) 상기 소스 드레인 금속층이 형성된 기판에 제 3 마스크 공정을 진행하여 상기 소스 드레인 금속층 일부를 식각하여 일정 간격 이격한 소스 및 드레인 전극을 형성하는 단계;
f) 상기 소스 및 드레인 전극 사이의 일정 간격 사이로 노출된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 순수 비정질 실리콘(a-Si:H) 박막을 노출시킴으로써 채널을 형성하는 단계;
g) 상기 소스 및 드레인 전극 상에 전면 보호층을 형성하는 단계;
h) 상기 보호층이 형성된 기판에 제 4 마스크 공정을 진행하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 및
i) 상기 보호층 상에 투명 도전성 물질을 전면에 증착하고 제 5 마스크 공정을 진행하여 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조방법에 있어서,
상기 d)단계는 반도체층을 형성하는 순수 비정질 실리콘(a-Si:H) 박막과 그의 상부에 형성된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물로 일괄 식각하는 공정을 포함하며, 상기 일괄 식각은 조성물 총 중량에 대하여 과황산염 5.0 내지 15.0 중량%, Fe3 + 화합물 1.0 내지 20.0 중량%, 함불소 화합물 0.01 내지 20.0 중량%, 무기산 3.0 내지 20.0 중량%, 식각 속도 개선제 0.01 내지 10.0 중량%, 다가알코올형 계면활성제 0.01 내지 5.0 중량% 및 잔량의 물을 포함하는 식각액 조성물을 사용하는 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법.a) forming a first metal layer on the substrate, and performing a first mask process to form a gate wiring in a horizontal direction and a gate electrode extending from the gate wiring;
b) forming a gate insulating film on the front surface of the gate electrode;
c) sequentially forming a pure amorphous silicon (a-Si: H) thin film, an amorphous silicon (n + a-Si: H) thin film containing impurities on the gate insulating film, and a second metal layer on the gate insulating film;
d) Etching the second metal layer, an amorphous silicon (n + a-Si: H) thin film and a pure amorphous silicon (a-Si: H) thin film containing impurities under the second metal layer by performing a second mask process over the metal layer, Forming a data wiring and a source drain metal layer connected to the data wiring;
e) performing a third mask process on the substrate on which the source drain metal layer is formed to etch a portion of the source drain metal layer to form source and drain electrodes spaced apart at regular intervals;
f) Etching an amorphous silicon (n + a-Si: H) thin film containing impurities exposed at regular intervals between the source and drain electrodes to form a channel by exposing the pure amorphous silicon (a-Si: H) thin film step;
g) forming a front protective layer on the source and drain electrodes;
h) forming a contact hole exposing the drain electrode by performing a fourth mask process on the substrate on which the protective layer is formed; And
i) A method of manufacturing an array substrate for a liquid crystal display device comprising depositing a transparent conductive material on the protective layer on the entire surface and performing a fifth mask process to form a pixel electrode in contact with the drain electrode.
The step d) is a process of batch etching a pure amorphous silicon (a-Si: H) thin film forming a semiconductor layer and an amorphous silicon (n + a-Si: H) thin film containing impurities formed thereon with an etchant composition. Containing, the batch etching is 5.0 to 15.0 wt% of persulfate, 1.0 to 20.0 wt% of the Fe 3 + compound, 0.01 to 20.0 wt% of the fluorinated compound, 3.0 to 20.0 wt% of the inorganic acid, and an etching rate improver 0.01 based on the total weight of the composition To 10.0% by weight, 0.01 to 5.0% by weight of a polyhydric alcohol-type surfactant, and an etching solution composition containing the remaining amount of water, the method of manufacturing an array substrate for a liquid crystal display device.
상기 식각 속도 개선제는 무기산염으로, 황산, 질산, 인산 및 염산의 K, Na, Li, Mg, Ca, Al 또는 Cu 염으로 이루어진 군으로부터 선택된 1종 또는 2종 이상인 것을 특징으로 하는, 순수 비정질 실리콘(a-Si:H) 박막 및 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 일괄 식각액 조성물.Persulfate 5.0 to 15.0 wt%, Fe 3+ compound 1.0 to 20.0 wt%, fluorine-containing compound 0.01 to 20.0 wt%, inorganic acid 3.0 to 20.0 wt%, etching rate improver 0.01 to 10.0 wt%, polyhydric alcohol relative to the total weight of the composition Type surfactant 0.01 to 5.0% by weight and residual water,
The etching rate improving agent is an inorganic acid salt, characterized in that at least one or two or more selected from the group consisting of K, Na, Li, Mg, Ca, Al or Cu salts of sulfuric acid, nitric acid, phosphoric acid and hydrochloric acid, pure amorphous silicon (a-Si: H) Batch etching solution composition of thin film and amorphous silicon (n + a-Si: H) thin film containing impurities.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140035472A KR102092912B1 (en) | 2014-03-26 | 2014-03-26 | Manufacturing method of an array substrate for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140035472A KR102092912B1 (en) | 2014-03-26 | 2014-03-26 | Manufacturing method of an array substrate for liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150111733A KR20150111733A (en) | 2015-10-06 |
| KR102092912B1 true KR102092912B1 (en) | 2020-03-24 |
Family
ID=54345084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140035472A KR102092912B1 (en) | 2014-03-26 | 2014-03-26 | Manufacturing method of an array substrate for liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102092912B1 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064043A (en) * | 1999-12-24 | 2001-07-09 | 구본준, 론 위라하디락사 | method for fabricating thin film transistor and array substrate for liquid crystal display device |
| KR100392362B1 (en) | 2000-12-30 | 2003-07-22 | 한국전자통신연구원 | Selective wet etching method of silicon |
| KR20030079740A (en) * | 2002-04-02 | 2003-10-10 | 동우 화인켐 주식회사 | Etchant composition for aluminum (or aluminum alloy) single layer and multi layers |
| KR100615438B1 (en) | 2003-12-26 | 2006-08-25 | 엘지.필립스 엘시디 주식회사 | Method of fabrication the array Panel for Liquid Crystal Display Device |
| KR20080057921A (en) * | 2006-12-21 | 2008-06-25 | 엘지디스플레이 주식회사 | Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same |
| KR101529733B1 (en) * | 2009-02-06 | 2015-06-19 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR20120064364A (en) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | Method for manufacturing the solar cell |
-
2014
- 2014-03-26 KR KR1020140035472A patent/KR102092912B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150111733A (en) | 2015-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120044630A (en) | Etchant composition for copper-containing metal film and etching method using the same | |
| TWI510675B (en) | Etching solution composition for metal layer comprising copper and titanium (2) | |
| KR101770754B1 (en) | Etchant for Metal Interconnects and Method for Preparing Liquid Crystal Display Devices Using the same | |
| KR102137013B1 (en) | Manufacturing method of an array substrate for display device | |
| KR20110047983A (en) | Etch solution composition | |
| KR102293675B1 (en) | Etching solution composition for copper-based metal layer and method for etching copper-based metal layer using the same | |
| KR102142421B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20110049671A (en) | An etching solution composition | |
| KR20110120420A (en) | An etching solution composition for metal layer comprising copper and titanium | |
| KR102092352B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102092912B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| WO2013031951A1 (en) | Si-ETCHING LIQUID | |
| KR101976856B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102505196B1 (en) | Etchant composition for copper-containing metal layer and preparing method of an array substrate for liquid crystal display using same | |
| KR102092687B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102092338B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102092351B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102009529B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102028578B1 (en) | Method of preparing array of thin film transistor | |
| KR20110047130A (en) | Etch solution composition | |
| KR20110120421A (en) | An etching solution composition for metal layer comprising copper and titanium | |
| KR102310093B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102269325B1 (en) | Etching solution composition for molybdenum-containing layer and manufacturing method of an array substrate for liquid crystal display using the same | |
| KR102265898B1 (en) | Etching solution composition for cupper-based metal layer and method for etching cupper-based metal layer using the same | |
| KR102310096B1 (en) | Manufacturing method of an array substrate for liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |