KR102091424B1 - Seismic device - Google Patents

Seismic device Download PDF

Info

Publication number
KR102091424B1
KR102091424B1 KR1020187010125A KR20187010125A KR102091424B1 KR 102091424 B1 KR102091424 B1 KR 102091424B1 KR 1020187010125 A KR1020187010125 A KR 1020187010125A KR 20187010125 A KR20187010125 A KR 20187010125A KR 102091424 B1 KR102091424 B1 KR 102091424B1
Authority
KR
South Korea
Prior art keywords
acoustic wave
bump
seismic
bumps
wave element
Prior art date
Application number
KR1020187010125A
Other languages
Korean (ko)
Other versions
KR20180050737A (en
Inventor
노리히코 타카다
마사루 야타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180050737A publication Critical patent/KR20180050737A/en
Application granted granted Critical
Publication of KR102091424B1 publication Critical patent/KR102091424B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

열이 가해진 경우라도 평면적이 상대적으로 큰 탄성파 소자의 금속 범프의 박리가 생기기 어려운 탄성파 장치를 제공한다. 패키지 기판(2) 상에 평면에서 본 경우의 평면적이 큰 제1의 탄성파 소자(11)와, 평면에서 본 경우의 평면적이 작은 제2의 탄성파 소자(12)가, 각각 제1의 금속 범프(16a~16f) 및 제2의 금속 범프(26a~26f)를 통해 실장되어 있고, 밀봉 수지층(5)이 제1의 탄성파 소자(11)및 제2의 탄성파 소자(12)를 덮도록 마련되어 있고, 제1의 금속 범프(16a~16f)가 제2의 금속 범프(26a~26f)보다도 커져 있는 탄성파 장치(1).An elastic wave device in which peeling of a metal bump of a relatively large elastic wave element is unlikely to occur even when heat is applied. On the package substrate 2, the first seismic element 11 having a large planar area when viewed from a plane and the second seismic element 12 having a small planar area when viewed from a plane are respectively provided with a first metal bump ( 16a to 16f) and the second metal bumps 26a to 26f, and the sealing resin layer 5 is provided to cover the first seismic element 11 and the second seismic element 12. , The elastic wave device 1 in which the first metal bumps 16a to 16f are larger than the second metal bumps 26a to 26f.

Description

탄성파 장치 Seismic device

본 발명은, 패키지 기판 상에 복수개의 탄성파 소자가 탑재되어 있는 탄성파 장치에 관한 것이다. The present invention relates to an acoustic wave device in which a plurality of acoustic wave elements are mounted on a package substrate.

종래, 복수개의 탄성파 소자가 패키지 기판 상에 탑재되어 있는 탄성파 장치가 여러 가지 알려져 있다. 예를 들면, 하기의 특허문헌 1에 기재된 탄성파 장치에서는, 평면에서 본 경우의 평면적이 상대적으로 큰 탄성파 소자와, 평면적이 상대적으로 작은 탄성파 소자가 동일한 사이즈의 금속 범프를 이용해서 패키지 기판 상에 탑재되어 있다. Conventionally, various acoustic wave devices in which a plurality of acoustic wave elements are mounted on a package substrate are known. For example, in the acoustic wave device described in Patent Literature 1 below, an elastic wave element having a relatively large plane area when viewed from a plane and an elastic wave element having a relatively small plane area are mounted on a package substrate using metal bumps of the same size. It is.

일본 공개특허공보 2004-7372호Japanese Patent Application Publication No. 2004-7372

금속 범프의 사이즈가 탄성파 소자에 비해 작으면, 열응력에 의한 일그러진 영향을 받기 쉬워진다. 그 때문에, 평면적이 상대적으로 큰 탄성파 소자의 금속 범프에 큰 열응력이 걸리게 되어, 평면적이 상대적으로 큰 탄성파 소자의 금속 범프가 박리될 우려가 있었다. If the size of the metal bump is smaller than that of the seismic element, it is likely to be distorted by thermal stress. Therefore, a large thermal stress is applied to the metal bump of the relatively large acoustic wave element, and there is a fear that the metal bump of the relatively large acoustic wave element is peeled off.

본 발명의 목적은, 열이 가해진 경우라도 평면적이 상대적으로 큰 탄성파 소자의 금속 범프가 박리되기 어려운 탄성파 장치를 제공하는 것에 있다. An object of the present invention is to provide an elastic wave device in which metal bumps of an elastic wave element having a relatively large flat area are hardly peeled even when heat is applied.

본 발명에 따르는 탄성파 장치는, 패키지 기판과, 상기 패키지 기판 상에 제1의 금속 범프를 통해 실장되어 있는 제1의 탄성파 소자와, 상기 패키지 기판 상에 제2의 금속 범프를 통해 실장되어 있으며, 상기 제1의 탄성파 소자보다도 평면에서 본 경우의 평면적이 작은 제2의 탄성파 소자와, 상기 제1의 탄성파 소자 및 상기 제2의 탄성파 소자를 덮도록 마련된 밀봉 수지층을 포함하고, 상기 제1의 금속 범프가 상기 제2의 금속 범프보다도 크다. The seismic device according to the present invention includes a package substrate, a first acoustic wave element mounted on the package substrate through a first metal bump, and a second metal bump mounted on the package substrate, A second seismic element having a smaller plane area when viewed in a plane than the first seismic element, and a sealing resin layer provided to cover the first seismic element and the second seismic element, and comprising the first The metal bump is larger than the second metal bump.

본 발명에 따르는 탄성파 장치의 어떤 특정한 국면에서는, 상기 패키지 기판은 세라믹 기판 또는 프린트 기판으로 이루어진다. In a specific aspect of the seismic device according to the present invention, the package substrate is made of a ceramic substrate or a printed substrate.

본 발명에 따르는 탄성파 장치의 다른 특정한 국면에서는, 평면에서 본 경우의 평면적이 상기 제1의 금속 범프보다도 상기 제2의 금속 범프 쪽이 작다. In another specific aspect of the acoustic wave device according to the present invention, the second metal bump is smaller than the first metal bump in a planar area when viewed from a plane.

본 발명에 따르는 탄성파 장치의 별도의 특정한 국면에서는, 상기 제1 및 제2의 금속 범프는 각각 복수개 존재하고, 상기 제1 및 제2의 탄성파 소자에 있어서 상기 복수개의 제1의 금속 범프로 둘러싸인 영역 및 상기 복수개의 제2의 금속 범프로 둘러싸인 영역에는 상기 밀봉 수지층이 이르지 않고 있다.In a separate specific aspect of the seismic device according to the present invention, a plurality of the first and second metal bumps are respectively present, and the first and second seismic elements are surrounded by the plurality of first metal bumps. And the sealing resin layer does not reach the region surrounded by the plurality of second metal bumps.

본 발명에 따르는 탄성파 장치의 또 다른 특정한 국면에서는, 상기 제1의 탄성파 소자는 한 쌍의 주면(主面)과 주면끼리를 잇는 측면을 가지는 제1의 압전 기판과, 상기 제1의 압전 기판 상에 마련된 제1의 IDT 전극을 가지고, 상기 제2의 탄성파 소자는 한 쌍의 주면과 주면끼리를 잇는 측면을 가지는 제2의 압전 기판과, 상기 제2의 압전 기판 상에 마련된 제2의 IDT 전극을 가지며, 상기 제1의 탄성파 소자에 있어서, 상기 밀봉 수지층의 외측면과, 상기 외측면과 대향하고 있는 상기 제1의 압전 기판의 상기 측면으로서 상기 제1의 금속 범프에 가장 가까운 상기 측면 사이의 거리 중 가장 작은 거리를 제1의 밀봉 폭으로 하고, 상기 제2의 탄성파 소자에 있어서, 상기 밀봉 수지층의 외측면과, 상기 외측면과 대향하고 있는 상기 제2의 압전 기판의 측면으로서 상기 제2의 금속 범프에 가장 가까운 상기 측면 사이의 거리 중 가장 작은 거리를 제2의 밀봉 폭으로 했을 때, 상기 제2의 밀봉 폭이 상기 제1의 밀봉 폭보다도 넓다. 이 경우에는, 열에 의한 범프의 박리가 보다 한층 생기기 어렵다. In another specific aspect of the seismic device according to the present invention, the first seismic element is formed on a first piezoelectric substrate having a pair of main surfaces and side surfaces connecting the main surfaces, and the first piezoelectric substrate. A second piezoelectric substrate having a first IDT electrode provided on the second elastic wave element having a side surface connecting a pair of main surfaces and main surfaces, and a second IDT electrode provided on the second piezoelectric substrate And in the first seismic element, between the outer surface of the sealing resin layer and the side closest to the first metal bump as the side of the first piezoelectric substrate facing the outer surface. The smallest distance among the distances is the first sealing width, and in the second seismic element, the outer surface of the sealing resin layer and the side surface of the second piezoelectric substrate facing the outer surface. When the smallest distance of the distance between the second closest to the side of the metal bump with a sealing width of the second, the sealing width of the second larger than the sealing width of the first. In this case, peeling of the bump due to heat is less likely to occur.

본 발명에 따르는 탄성파 장치의 또 다른 특정한 국면에서는, 상기 금속 범프가 Au 범프 또는 솔더 범프이다. In another specific aspect of the seismic device according to the present invention, the metal bump is an Au bump or a solder bump.

본 발명에 따르는 탄성파 장치의 다른 특정한 국면에서는, 상기 제1의 탄성파 소자가 제1의 대역통과형 필터이고, 상기 제2의 탄성파 소자가 제2의 대역통과형 필터이며, 상기 제1의 대역통과형 필터의 통과 대역이 상기 제2의 대역통과형 필터의 통과 대역보다도 저 주파수 측에 위치하고 있다. In another specific aspect of the seismic device according to the present invention, the first seismic element is a first bandpass filter, the second seismic element is a second bandpass filter, and the first bandpass The pass band of the type filter is located on the lower frequency side than the pass band of the second band pass type filter.

본 발명에 따르는 탄성파 장치의 또 다른 특정한 국면에서는, 상기 제1의 탄성파 소자 및 상기 제2의 탄성파 소자의 적어도 한 쪽에 전기적으로 접속되어 있는 반도체소자를 더 포함한다.In another specific aspect of the acoustic wave device according to the present invention, the semiconductor device further includes a semiconductor element electrically connected to at least one of the first acoustic wave element and the second acoustic wave element.

본 발명에 따르는 탄성파 장치에 의하면, 평면적이 큰 탄성파 소자와, 평면적이 작은 탄성파 소자를 패키지 기판 상에 탑재했다고 해도, 평면적이 상대적으로 큰 탄성파 소자에 있어서, 금속 범프의 박리가 생기기 어렵다. According to the seismic device according to the present invention, even when an elastic wave element having a large plane and an elastic wave element having a small plane are mounted on a package substrate, in the elastic wave element having a relatively large plane, peeling of the metal bumps is unlikely to occur.

도 1(a) 및 도 1(b)는, 본 발명의 제1의 실시형태에 따르는 탄성파 장치의 정면단면도 및 밀봉 수지층을 제외하고 나타내는 제1의 실시형태의 탄성파 장치의 평면도이다.
도 2는, 범프의 지름과, 히트 쇼크 시험에 있어서의 사이클 수와, 고장률의 관계를 나타내는 도면이다.
도 3은, 실험예 1~4의 탄성파 소자에 있어서의 소자의 크기와 범프의 크기와, 실장 후 -40℃에서의 범프 상면의 최대 주응력의 관계를 나타내는 도면이다.
도 4는, 도 3에 나타낸 실험예 1~4에 있어서의 범프와 전극 랜드의 위치 관계를 설명하기 위한 모식적 평면도이다.
도 5(a)~도 5(d)는, 열응력이 가해졌을 때의 금속 범프의 변형 및 파단(破斷) 메커니즘을 설명하기 위한 모식적 부분 절결 정면단면도이다.
도 6은, 밀봉 폭과, 실장 후 -40℃에서의 Au 범프 상면의 최대 주응력의 관계를 나타내는 도면이다.
도 7은, 모듈 부품에 있어서의 밀봉 폭을 설명하기 위한 모식적 정면단면도이다. 1 (a) and 1 (b) are front sectional views of the acoustic wave device according to the first embodiment of the present invention, and plan views of the acoustic wave device of the first embodiment, except for the sealing resin layer.
2 is a diagram showing the relationship between the diameter of the bump, the number of cycles in the heat shock test, and the failure rate.
Fig. 3 is a diagram showing the relationship between the size of the element and the size of the bump in the acoustic wave elements of Experimental Examples 1 to 4, and the maximum main stress of the top surface of the bump at -40 ° C after mounting.
4 is a schematic plan view for explaining the positional relationship between bumps and electrode lands in Experimental Examples 1 to 4 shown in FIG. 3.
5 (a) to 5 (d) are schematic partial cut-away front sectional views for explaining the deformation and fracture mechanism of the metal bump when thermal stress is applied.
6 is a view showing the relationship between the sealing width and the maximum main stress of the upper surface of the Au bump at -40 ° C after mounting.
7 is a schematic front sectional view for explaining the sealing width in the module component.

이하, 도면을 참조하면서 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 분명히 한다. Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

또한, 본 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태 사이에서 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다. In addition, it is pointed out that each embodiment described in this specification is exemplary, and partial substitution or combination of structures is possible between other embodiments.

도 1(a)는 본 발명의 제1의 실시형태에 따르는 탄성파 장치의 정면단면도이고, 도 1(b)는 제1의 실시형태의 탄성파 장치에서 밀봉 수지층을 제거해서 나타내는 평면도이다. Fig. 1 (a) is a front sectional view of an acoustic wave device according to a first embodiment of the present invention, and Fig. 1 (b) is a plan view showing a sealing resin layer removed from the acoustic wave device of the first embodiment.

탄성파 장치(1)는 패키지 기판(2)을 가진다. 패키지 기판(2)은, 서로 대향하는 제1, 제2의 주면(2a, 2b)을 가진다. 패키지 기판(2)은, 본 실시형태에서는 알루미나로 이루어진다. 단, 패키지 기판(2)의 재료로서는, 다른 절연성 세라믹스나, 합성 수지 등을 이용해도 된다. 즉, 패키지 기판은, 세라믹 기판 또는 프린트 기판 등으로 이루어져 있어도 된다. The seismic device 1 has a package substrate 2. The package substrate 2 has first and second main surfaces 2a and 2b facing each other. The package substrate 2 is made of alumina in this embodiment. However, as the material of the package substrate 2, other insulating ceramics, synthetic resins, or the like may be used. That is, the package substrate may be made of a ceramic substrate or a printed substrate.

패키지 기판(2)의 제1의 주면(2a) 상에, 복수개의 전극 랜드(3a, 3b, 4a, 4b)가 마련되어 있다. 전극 랜드(3a, 3b, 4a, 4b)는, W, Mo, Ag, Cu 또는 이들을 주재료로 하는 합금 등의 적당한 금속으로 이루어진다. On the first main surface 2a of the package substrate 2, a plurality of electrode lands 3a, 3b, 4a, and 4b are provided. The electrode lands 3a, 3b, 4a, and 4b are made of a suitable metal such as W, Mo, Ag, Cu, or an alloy containing them as the main material.

패키지 기판(2) 상에는 제1, 제2의 탄성파 소자(11, 12)가 실장되어 있다. 탄성파 장치(1)는 제1 및 제2의 대역통과형 필터를 가지는 듀플렉서이다. The first and second seismic elements 11 and 12 are mounted on the package substrate 2. The seismic device 1 is a duplexer having first and second bandpass filters.

제1의 탄성파 소자(11)는, 제1의 압전 기판(13)을 가진다. 제1의 압전 기판(13)은, 서로 대향하는 제1 및 제2의 주면(13a, 13b)과, 제1의 주면(13a)과 제2의 주면(13b)을 잇고 있는 측면(13c~13f)을 가진다. 제1의 주면 (13a) 상에 IDT 전극(14)이 마련되어 있다. 도 1(a)에서는, IDT 전극(14)만을 도시하고 있지만, 제1의 주면(13a) 상에는 복수개의 탄성파 공진자를 구성하기 위해 복수개의 IDT 전극이 마련되어 있다. 그것에 의해 제1의 대역통과형 필터가 구성되어 있다. The first seismic element 11 has a first piezoelectric substrate 13. The first piezoelectric substrate 13 has side surfaces 13c to 13f connecting the first and second main surfaces 13a and 13b facing each other, and the first main surface 13a and the second main surface 13b. ). The IDT electrode 14 is provided on the first main surface 13a. In Fig. 1 (a), only the IDT electrode 14 is shown, but a plurality of IDT electrodes are provided on the first main surface 13a to constitute a plurality of acoustic wave resonators. Thereby, the 1st bandpass type filter is comprised.

제1의 주면(13a) 상에는 단자 전극(15a, 15b)이 마련되어 있다. 단자 전극(15a, 15b)이 금속 범프로서의 제1의 Au 범프(16a, 16b)에 의해 전극 랜드(3a, 3b)에 접합되어 있다. 도 1(b)에 나타내는 바와 같이, 상기 제1의 압전 기판(13)의 제1의 주면(13a) 상에는, 6개의 제1의 Au 범프(16a~16f)가 배치되어 있다. 즉, 제1의 탄성파 소자(11)는 페이스 다운 방식으로 제1의 Au 범프(16a~16f)를 이용해서 패키지 기판(2)에 실장되어 있다. Terminal electrodes 15a and 15b are provided on the first main surface 13a. The terminal electrodes 15a, 15b are joined to the electrode lands 3a, 3b by the first Au bumps 16a, 16b as metal bumps. As shown in Fig. 1 (b), six first Au bumps 16a to 16f are arranged on the first main surface 13a of the first piezoelectric substrate 13. That is, the first acoustic wave element 11 is mounted on the package substrate 2 using the first Au bumps 16a to 16f in a face-down manner.

제2의 탄성파 소자(12)는, 제1의 탄성파 소자(11)보다도, 평면에서 봤을 때의 평면적이 작다. 제2의 탄성파 소자(12)는 제2의 압전 기판(23)을 가진다. 제2의 압전 기판(23)은 서로 대향하는 제1, 제2의 주면(23a, 23b)을 가진다. 또한, 도 1(b)에 나타내는 바와 같이, 제2의 압전 기판(23)은 측면(23c~23f)을 가진다. The second acoustic wave element 12 has a smaller planar area when viewed from a plane than the first acoustic wave element 11. The second acoustic wave element 12 has a second piezoelectric substrate 23. The second piezoelectric substrate 23 has first and second main surfaces 23a and 23b facing each other. In addition, as shown in Fig. 1 (b), the second piezoelectric substrate 23 has side surfaces 23c to 23f.

제2의 압전 기판(23)의 제1의 주면(23a) 상에 IDT 전극(24)이 마련되어 있다. 제2의 탄성파 소자(12)에 있어서도, 제2의 압전 기판(23)의 제1의 주면(23a) 상에 복수개의 IDT 전극이 마련되어 있다. 그것에 의해 제2의 대역통과형 필터가 구성되어 있다. The IDT electrode 24 is provided on the first main surface 23a of the second piezoelectric substrate 23. Also in the second seismic element 12, a plurality of IDT electrodes are provided on the first main surface 23a of the second piezoelectric substrate 23. Thus, a second band-pass filter is constructed.

상기 제1의 대역통과형 필터 및 제2의 대역통과형 필터의 통과 대역을, 각각 제1의 통과 대역 및 제2의 통과 대역으로 한다. 제1의 통과 대역은, 제2의 통과 대역보다도 저 주파수 측에 위치하고 있다. 따라서, IDT 전극(14)의 전극핑거 피치는, IDT 전극(24)의 전극핑거 피치보다 크다. 또한, 일반적으로, 저 주파수 측에 위치하는 탄성파 소자 쪽이 사이즈가 커진다. 따라서, 본 실시형태에서는, 제2의 압전 기판(23)의 평면적이, 제1의 압전 기판(13)의 평면적보다도 작아져 있다. The pass bands of the first band pass filter and the second band pass filter are referred to as a first pass band and a second pass band, respectively. The first pass band is located on the lower frequency side than the second pass band. Therefore, the electrode finger pitch of the IDT electrode 14 is larger than the electrode finger pitch of the IDT electrode 24. Further, in general, the size of the seismic element located on the low frequency side becomes larger. Therefore, in this embodiment, the planar area of the second piezoelectric substrate 23 is smaller than the planar area of the first piezoelectric substrate 13.

제2의 압전 기판(23)의 제1의 주면(23a) 상에는, 단자 전극(25a, 25b)이 마련되어 있다. 단자 전극(25a, 25b)은, 금속 범프로서의 제2의 Au 범프(26a, 26b)에 의해, 전극 랜드(4a, 4b)에 접합되어 있다. 실제로는, 도 1(b)에 나타내는 바와 같이, 제2의 압전 기판(23)의 하면에는, 6개의 제2의 Au 범프(26a~26f)가 마련되어 있다. Terminal electrodes 25a and 25b are provided on the first main surface 23a of the second piezoelectric substrate 23. The terminal electrodes 25a, 25b are joined to the electrode lands 4a, 4b by the second Au bumps 26a, 26b as metal bumps. Actually, as shown in Fig. 1 (b), six second Au bumps 26a to 26f are provided on the lower surface of the second piezoelectric substrate 23.

제2의 탄성파 소자(12)도 또한, 제1의 탄성파 소자(11)와 마찬가지로 페이스 다운 방식으로 패키지 기판(2) 상에 실장되어 있다. The second seismic element 12 is also mounted on the package substrate 2 in a face-down manner like the first seismic element 11.

상기 제1, 제2의 압전 기판(13, 23)은, LiTaO3이나 LiNbO3 등의 압전 단결정 또는 압전 세라믹스로 이루어진다. 또한, IDT 전극(14, 24) 및 단자 전극(15a, 15b, 25a, 25b)은 Al, Cu, Ag 또는 이들을 주재료로 하는 합금 등의 적당한 금속으로 이루어진다. The first and second piezoelectric substrates 13 and 23 are made of piezoelectric single crystal or piezoelectric ceramics such as LiTaO 3 or LiNbO 3 . Further, the IDT electrodes 14 and 24 and the terminal electrodes 15a, 15b, 25a, and 25b are made of a suitable metal such as Al, Cu, Ag, or alloys based on them.

도 1(a)에 나타내는 바와 같이, 제1, 제2의 탄성파 소자(11, 12)를 덮도록 밀봉 수지층(5)이 마련되어 있다. 밀봉 수지층(5)은, 에폭시 수지 등의 적당한 합성 수지로 이루어진다. 밀봉 수지층(5)은, 복수개의 제1의 Au 범프(16a~16f)로 둘러싸여 있는 영역, 및 복수개의 제2의 Au 범프(26a~26f)로 둘러싸여 있는 영역 내에는 이르지 않고 있다. 이것은, 중공 공간(A 및 B)을 형성하기 위해서이다. As shown in Fig. 1 (a), a sealing resin layer 5 is provided to cover the first and second seismic elements 11 and 12. The sealing resin layer 5 is made of a suitable synthetic resin such as an epoxy resin. The sealing resin layer 5 does not reach the region surrounded by the plurality of first Au bumps 16a to 16f and the region surrounded by the plurality of second Au bumps 26a to 26f. This is for forming the hollow spaces A and B.

탄성파 장치(1)의 특징은, 제1의 금속 범프로서의 제1의 Au 범프(16a~16f)가, 제2의 금속 범프로서의 제2의 Au 범프(26a~26f)보다도 큰 것에 있다. 즉, 상대적으로 큰 제1의 탄성파 소자(11)에 있어서, 이용되고 있는 제1의 Au 범프(16a~16f)가, 상대적으로 작은 제2의 탄성파 소자(12)에 이용되고 있는 제2의 금속 범프로서의 제2의 Au 범프(26a~26f)보다도 크다. 그것에 의해, 리플로우 시, 히트 쇼크 시험 시 혹은 실제 사용 시에 열충격이 가해졌다고 해도, 열응력에 의한 제1의 Au 범프(16a~16f) 및 제2의 Au 범프(26a~26f)의 박리가 생기기 어렵다. 이것을 도 2~도 5를 참조해서 설명하기로 한다.The characteristic of the acoustic wave device 1 is that the first Au bumps 16a to 16f as the first metal bumps are larger than the second Au bumps 26a to 26f as the second metal bumps. That is, in the relatively large first acoustic wave element 11, the first Au bumps 16a to 16f being used are the second metals used for the relatively small second acoustic wave element 12. It is larger than the second Au bumps 26a to 26f as bumps. Thereby, even if thermal shock is applied at the time of reflow, heat shock test, or actual use, peeling of the first Au bumps 16a to 16f and the second Au bumps 26a to 26f due to thermal stress is caused. It is difficult to occur. This will be described with reference to FIGS. 2 to 5.

또한, 제1의 Au 범프(16a~16f) 및 제2의 Au 범프(26a~26f)의 대소(大小)는, 접합되어 있는 상태에서 평면에서 본 경우의 제1의 Au 범프(16a~16f)의 평면적 및 제2의 Au 범프(26a~26f)의 평면적에 따라 결정된다. 따라서, 상기 평면적에 비례하는 Au 범프(16a~16f, 26a~26f)의 지름의 대소에 따라 Au 범프의 대소를 결정하면 된다. In addition, the large and small sizes of the first Au bumps 16a to 16f and the second Au bumps 26a to 26f are the first Au bumps 16a to 16f when viewed from the plane while being joined. And the second Au bumps 26a to 26f. Therefore, the size of the Au bumps may be determined according to the size of the diameters of the Au bumps 16a to 16f and 26a to 26f proportional to the plane area.

본원 발명자들은, 상기 열응력에 의한 금속 범프의 박리에 대해 여러 가지 검토한 결과, 상대적으로 치수가 큰 제1의 탄성파 소자(11) 측에 있어서, 상대적으로 큰 제1의 Au 범프(16a~16f)를 이용하면, 제1의 Au 범프(16a~16f)의 박리를 효과적으로 억제할 수 있는 것을 찾아냈다. The inventors of the present application have examined various peelings of the metal bumps due to the thermal stress, and as a result, the relatively large first Au bumps 16a to 16f on the first acoustic wave element 11 side having a large dimension. ), It was found that peeling of the first Au bumps 16a to 16f can be effectively suppressed.

Au 범프의 크기와 열응력이 가해진 경우의 영향에 대해 여러가지 검토했다. 도 2는, Au 범프의 지름과, 히트 쇼크(HS) 시험에 있어서의 사이클 수와, 고장률 Ft(%)의 관계를 나타내는 도면이다. 여기서, 히트 쇼크 시험에서는, 공기 중, -60℃에서 30분간 유지하는 공정과, 다음으로, 190℃의 온도에서 30분간 유지하는 공정을 1사이클로 하여, 복수회의 사이클을 실시하였다. 도 2에 있어서, 실선(實線)은 Au 범프의 지름이 100㎛, 파선(破線)은 120㎛, 일점쇄선은 150㎛인 경우의 결과를 나타낸다. The size of Au bumps and the effects of thermal stress were investigated. 2 is a diagram showing the relationship between the diameter of the Au bump, the number of cycles in the heat shock (HS) test, and the failure rate Ft (%). Here, in the heat shock test, a plurality of cycles were carried out with the process of maintaining at -60 ° C for 30 minutes in air and then the process of maintaining at a temperature of 190 ° C for 30 minutes as one cycle. In Fig. 2, the solid line shows the result when the diameter of the Au bump is 100 µm, the broken line is 120 µm, and the one-dot chain line is 150 µm.

도 2로부터 분명하듯이, 히트 쇼크 시험의 사이클 수가 증가하면 고장률이 높아진다. 그리고, Au 범프의 지름이 100㎛로부터 120㎛ 및 150㎛로 커짐에 따라, 내(耐) 히트 쇼크성이 높아지는 것을 알 수 있다. 2, the failure rate increases as the number of cycles of the heat shock test increases. Then, it can be seen that as the diameter of the Au bump increases from 100 μm to 120 μm and 150 μm, heat shock resistance increases.

여기서, 고장률 Ft(%)란, 히트 쇼크 시험 후에 필터 특성을 도모하여, 필터 특성이 시험 전보다도 악화되고 있는 탄성파 장치의 비율이다. Here, the failure rate Ft (%) is a ratio of the acoustic wave device in which the filter characteristics are promoted after the heat shock test, and the filter characteristics are worsened than before the test.

다음으로, 상기 실시형태의 탄성파 장치(1)에 있어서, 패키지 기판(2)에 제1 및 제2의 탄성파 소자(11, 12)를 플립칩 본딩법을 따라 250℃의 온도에서 패키지 기판(2)에 실장했다. 그리고 나서, -40℃까지 냉각하고, 30분 유지한 경우의 제2의 탄성파 소자(12) 측에 있어서의 Au 범프 상면의 최대 주응력을 응력 해석 시뮬레이션에 의해 측정했다. 이 경우, 이하의 실험예 1~4를 실시했다. Next, in the acoustic wave device 1 of the above-described embodiment, the package substrate 2 at the temperature of 250 ° C. according to the flip-chip bonding method of the first and second acoustic wave elements 11 and 12 on the package substrate 2 ). Then, the maximum principal stress of the upper surface of the Au bump on the side of the second acoustic wave element 12 when cooled to -40 ° C and held for 30 minutes was measured by a stress analysis simulation. In this case, the following Experimental Examples 1 to 4 were performed.

실험예 1: 제2의 탄성파 소자(12)의 치수: 대(大). 구체적으로는, 제2의 압전 기판(23)으로서 0.85㎜×1.32㎜×0.2㎜인 치수의 것을 이용했다. 제2의 Au 범프(26a~26f)의 크기: 소(小). 구체적으로는, 제2의 Au 범프(26a~26f)의 지름을 110㎛로 했다. Experimental Example 1: Dimensions of the second seismic element 12: large. Specifically, as the second piezoelectric substrate 23, one having a size of 0.85 mm × 1.32 mm × 0.2 mm was used. The size of the second Au bumps 26a-26f: small. Specifically, the diameter of the second Au bumps 26a to 26f was 110 µm.

실험예 2: 제2의 탄성파 소자(12)의 치수: 대. 구체적으로는, 제2의 압전 기판(23)으로서 0.85㎜×1.32㎜×0.2㎜인 치수의 것을 이용했다. 제2의 Au 범프(26a~26f)의 사이즈: 대. 구체적으로는, 제2의 Au 범프(26a~26f)의 지름을 150㎛로 했다. Experimental Example 2: Dimensions of the second seismic element 12: large. Specifically, as the second piezoelectric substrate 23, one having a size of 0.85 mm × 1.32 mm × 0.2 mm was used. The size of the second Au bumps 26a-26f: large. Specifically, the diameter of the second Au bumps 26a to 26f was set to 150 µm.

실험예 3: 제2의 탄성파 소자(12)의 치수: 소. 구체적으로는, 제2의 압전 기판(23)으로서 0.81㎜×1.11㎜×0.2㎜인 치수의 것을 이용했다. 제2의 Au 범프(26a~26f)의 크기: 소. 구체적으로는, 제2의 Au 범프(26a~26f)의 지름을 110㎛로 했다. Experimental Example 3: Dimensions of second seismic element 12: Small. Specifically, as the second piezoelectric substrate 23, one having a dimension of 0.81 mm × 1.11 mm × 0.2 mm was used. Size of the second Au bumps 26a-26f: cattle. Specifically, the diameter of the second Au bumps 26a to 26f was 110 µm.

실험예 4: 제2의 탄성파 소자(12)의 치수: 소. 구체적으로는, 제2의 압전 기판(23)으로서 0.81㎜×1.11㎜×0.2㎜인 치수의 것을 이용했다. 제2의 Au 범프(26a~26f)의 사이즈: 대. 구체적으로는, 제2의 Au 범프(26a~26f)의 지름을 150㎛로 했다. Experimental Example 4: Dimensions of second seismic element 12: Small. Specifically, as the second piezoelectric substrate 23, one having a dimension of 0.81 mm × 1.11 mm × 0.2 mm was used. The size of the second Au bumps 26a-26f: large. Specifically, the diameter of the second Au bumps 26a to 26f was set to 150 µm.

도 4는 실험예 1에 있어서의 제2의 탄성파 소자(12)를 접합하고 있는 제2의 Au 범프(26a~26f)와, 전극 랜드의 위치 관계를 나타내는 모식적 평면도이다. 4 is a schematic plan view showing the positional relationship between the second Au bumps 26a to 26f and the electrode lands to which the second acoustic wave elements 12 in Experimental Example 1 are joined.

도 4에 나타내는 제2의 Au 범프(26a~26f) 중, Au 범프(26e) 상면의 최대 주응력을 구했다. 도 3은 실험예 1~4의 탄성파 소자에 있어서의 소자의 크기와 범프의 크기와, 실장 후 -40℃에 있어서의 범프 상면의 최대 주응력의 관계를 나타내는 도면이다. 세로축은, 상기 제2의 Au 범프(26e)의 상면의 최대 주응력이다. Among the second Au bumps 26a to 26f shown in FIG. 4, the maximum principal stress of the upper surface of the Au bump 26e was determined. 3 is a view showing the relationship between the size of the element and the size of the bump in the acoustic wave elements of Experimental Examples 1 to 4, and the maximum main stress of the top surface of the bump at -40 ° C after mounting. The vertical axis is the maximum main stress of the upper surface of the second Au bump 26e.

도 3으로부터 분명하듯이, 제2의 탄성파 소자(12)의 평면적의 크기와, 제2의 Au 범프(26e)의 크기에 따라 제2의 Au 범프(26e)에 가해지는 최대 주응력이 크게 변화되는 것을 알 수 있다. 도 3에서는, 제2의 Au 범프(26e) 상의 최대 주응력만을 나타냈지만, 다른 제2의 Au 범프(26a~26d, 26f)에서도 동일한 경향이 있는 것이 확인되고 있다. As is apparent from FIG. 3, the maximum main stress applied to the second Au bump 26e is greatly changed according to the size of the planar area of the second acoustic wave element 12 and the size of the second Au bump 26e. You can see that In FIG. 3, only the maximum main stress on the second Au bump 26e is shown, but it has been confirmed that the other second Au bumps 26a to 26d and 26f have the same tendency.

또한, 도 3에 있어서 실험예 1과 실험예 2의 대비로부터, 소자의 평면적이 동일한 경우, 제2의 Au 범프(26e)를 크게 함으로써 열응력을 작게 할 수 있는 것을 알 수 있다. 또한, 실험예 3과 실험예 4의 대비로부터, 제2의 탄성파 소자의 평면적이 작은 경우에 있어서도 동일한 평면적이면, 제2의 범프를 크게 함으로써 열응력을 작게 할 수 있는 것을 알 수 있다. In addition, it can be seen from the contrast between Experimental Example 1 and Experimental Example 2 in FIG. 3 that, when the planar areas of the elements are the same, the thermal stress can be reduced by increasing the second Au bump 26e. In addition, it can be seen from the contrast between Experimental Example 3 and Experimental Example 4 that the thermal stress can be reduced by increasing the second bump if it is the same plane even when the second acoustic wave element has a small plane area.

실험예 1~4로부터 제2의 Au 범프(26a~26f)를 크게 함으로써, 제2의 탄성파 소자(12)에 있어서의 제2의 Au 범프(26a~26f)에 가해지는 열응력을 작게 할 수 있는 것을 알 수 있다. 즉, Au 범프를 이용한 실장구조에서는, Au 범프를 크게 하는 것이 바람직하다. By increasing the second Au bumps 26a to 26f from Experimental Examples 1 to 4, the thermal stress applied to the second Au bumps 26a to 26f in the second acoustic wave element 12 can be reduced. You can see that there is. That is, in the mounting structure using the Au bump, it is preferable to increase the Au bump.

그런데, 히트 쇼크가 가해진 경우, 상대적으로 치수가 큰 제1의 탄성파 소자(11)에, 상대적으로 평면적이 작은 제2의 탄성파 소자(12)보다도 큰 열응력이 가해진다. 따라서, 상대적으로 큰 제1의 탄성파 소자(11)에 있어서, 보다 큰 제1의 Au 범프(16a~16f)를 마련하는 것이 바람직하다. 따라서, 본 실시형태에 의하면, 보다 큰 열응력이 가해지는 제1의 탄성파 소자(11) 측의 제1의 Au 범프(16a~16f)가, 상기 제2의 Au 범프(26a~26f)보다도 커져 있다. 그것에 의해, 히트 쇼크가 가해진 경우의 제1의 Au 범프(16a~16f) 및 제2의 Au 범프(26a~26f)의 박리가 생기기 어렵게 되어 있다. However, when heat shock is applied, a greater thermal stress is applied to the first acoustic wave element 11 having a relatively large dimension than the second acoustic wave element 12 having a relatively small plane. Therefore, in the relatively large first acoustic wave element 11, it is preferable to provide the larger first Au bumps 16a to 16f. Therefore, according to the present embodiment, the first Au bumps 16a to 16f on the side of the first acoustic wave element 11 to which a greater thermal stress is applied become larger than the second Au bumps 26a to 26f. have. As a result, peeling of the first Au bumps 16a to 16f and the second Au bumps 26a to 26f when heat shock is applied is unlikely to occur.

또한, 상대적으로 작은 제2의 탄성파 소자(12)에서는, 제2의 Au 범프(26a~26f)가 상대적으로 작아져 있다. 따라서, 소형화를 진행시키는 것도 가능해진다. In addition, in the relatively small second acoustic wave element 12, the second Au bumps 26a to 26f are relatively small. Therefore, it becomes possible to advance the downsizing.

상기 HS 시험에 있어서의 Au 범프의 변형 및 파단 메커니즘을 도 5(a)~도 5(d)에 나타낸다. The deformation and fracture mechanisms of Au bumps in the HS test are shown in Figs. 5 (a) to 5 (d).

도 5(a)는, 초기 상태, 25℃ 정도의 온도 하에 있는 상태를 나타낸다. Au 범프(101)는, 탄성파 소자(104)의 단자 전극(102)과, 패키지 기판(106) 상의 전극 랜드(103)를 접합하고 있다. HS 시험에 있어서, 먼저, 125℃에서 30분 유지한다. 이 경우, 도 5(b)에 화살표 X로 나타내는 바와 같이, 압전 기판(105)의 열팽창 계수가 패키지 기판(106)의 열팽창 계수보다 크기 때문에, Au 범프(101)의 상부가 패키지의 외측 방향인 X 방향으로 이동하려고 한다.5 (a) shows an initial state, a state under a temperature of about 25 ° C. The Au bump 101 bonds the terminal electrode 102 of the acoustic wave element 104 and the electrode land 103 on the package substrate 106. For the HS test, first, hold at 125 ° C. for 30 minutes. In this case, as indicated by arrow X in FIG. 5 (b), since the coefficient of thermal expansion of the piezoelectric substrate 105 is greater than that of the package substrate 106, the upper portion of the Au bump 101 is the outer direction of the package. Try to move in the X direction.

다음으로, -40℃로 냉각한 상태에서는, 도 5(c)에 나타내는 바와 같이 -X방향으로 응력이 가해진다. 즉, 압전 기판(105) 쪽이 패키지 기판(106)보다 선팽창 계수가 크기 때문에, 안쪽을 향해서 크게 변위된다. 그 때문에, 도 5(c)에 나타내는 바와 같은 크랙(C)이 Au 범프(101)와 단자 전극(102)의 사이에 생긴다. 또한, 다시 125℃로 온도를 높이면, 도 5(d)에 화살표 X로 나타내는 바와 같이, 다시 탄성파 소자(104) 측에서 패키지의 외측을 향해서 큰 응력이 생긴다. 이러한 열응력이 반복해서 역방향으로 가해짐으로써 상기 크랙(C)이 커져, 파단에 이르는 것이라 생각된다. 따라서, 상기 HS 시험 시뿐만 아니라, 리플로우값이나 실제 사용 시에 있어서도 열이 가해지면, 열응력이 가해짐으로써 Au 범프(101)가 단자 전극(102)으로부터 박리될 우려가 있었다. Next, in the state cooled to -40 ° C, as shown in Fig. 5 (c), stress is applied in the -X direction. That is, since the coefficient of linear expansion of the piezoelectric substrate 105 is larger than that of the package substrate 106, it is greatly displaced toward the inside. Therefore, a crack C as shown in Fig. 5 (c) is formed between the Au bump 101 and the terminal electrode 102. In addition, when the temperature is increased to 125 ° C. again, as shown by arrow X in FIG. 5 (d), a large stress is generated from the elastic wave element 104 side toward the outside of the package. It is thought that the crack (C) becomes larger by repeatedly applying this thermal stress in the reverse direction, leading to fracture. Therefore, when heat is applied not only during the HS test, but also during reflow value and actual use, there is a possibility that the Au bump 101 is peeled from the terminal electrode 102 by applying a thermal stress.

이에 대하여, 상기 실시형태에서는, 평면적이 큰 제1의 탄성파 소자(11) 측에 있어서 상대적으로 큰 제1의 Au 범프(16a~16f)를 마련함으로써, 상기 열응력을 작게 할 수 있다. 따라서, 상기 제1의 Au 범프(16a~16f)의 박리가 생기기 어렵다. 또한, 제2의 Au 범프(26a~26f)에는 그리 큰 열응력이 가해지기 어렵기 때문에 박리가 생기기 어렵다. In contrast, in the above-described embodiment, the thermal stress can be reduced by providing the first Au bumps 16a to 16f which are relatively large on the first acoustic wave element 11 side having a large plane area. Therefore, peeling of the first Au bumps 16a to 16f is unlikely to occur. In addition, peeling is unlikely to occur because the second Au bumps 26a to 26f are not subjected to a very large thermal stress.

또한, 상대적으로 작은 제2의 Au 범프(26a~26f)이더라도, 상기 열응력을 완화하기 위해서는, 이하에서 서술하는 제2의 탄성파 소자(12)에 있어서의 밀봉 수지층(5)에 의한 제2의 밀봉 폭(W2)을, 제1의 탄성파 소자(11)의 밀봉 수지층(5)에 의한 제1의 밀봉 폭(W1)보다도 크게 하는 것이 바람직하다. 여기서, 제1, 제2의 밀봉 폭(W1, W2)이란, 제1, 제2의 탄성파 소자(11, 12)의 제1, 제2의 압전 기판(13, 23)의 측면(13c~13f, 23c~23f) 중의 제1의 Au 범프(16a~16f), 제2의 Au 범프(26a~26f)중 어느 하나에 가장 가까운 측면과, 밀봉 수지층(5)의 외측면 사이의 거리 중, 가장 작은 거리를 말하는 것으로 한다. 제1의 탄성파 소자(11)에 있어서의 밀봉 폭(W1)을, 도 1 (a) 및 도 1(b)에 나타낸다. 제2의 탄성파 소자(12)의 제2의 밀봉 폭(W2)도, 도 1 (a) 및 도 1(b)에 나타낸다. 즉, 제1의 밀봉 폭(W1)은, 제1의 Au 범프(16a)에 가장 가까운 제1의 압전 기판(13)의 측면(13d)과, 상기 측면(13d)과 대향하고 있는 밀봉 수지층(5)의 외측면(5a) 사이의 거리이다. 또한, 제2의 밀봉 폭(W2)은, 제2의 Au 범프(26b)에 가장 가까운 제2의 압전 기판(23)의 측면(23f)과, 측면(23f)과 대향하고 있는 밀봉 수지층(5)의 외표면(5b) 사이의 거리이다. Further, even in the case of the relatively small second Au bumps 26a to 26f, in order to relieve the thermal stress, the second by the sealing resin layer 5 in the second acoustic wave element 12 described below. It is preferable to make the sealing width W2 of the first sealing width W1 by the sealing resin layer 5 of the first acoustic wave element 11 larger. Here, the first and second sealing widths W1 and W2 are side surfaces 13c to 13f of the first and second piezoelectric substrates 13 and 23 of the first and second acoustic wave elements 11 and 12. , Among the distance between the side closest to any one of the first Au bumps 16a to 16f and the second Au bumps 26a to 26f in 23c to 23f, and the outer surface of the sealing resin layer 5, Let's say the smallest distance. The sealing width W1 in the first acoustic wave element 11 is shown in Figs. 1 (a) and 1 (b). The second sealing width W2 of the second acoustic wave element 12 is also shown in FIGS. 1 (a) and 1 (b). That is, the first sealing width W1 is the sealing resin layer facing the side 13d of the first piezoelectric substrate 13 closest to the first Au bump 16a, and the side 13d It is the distance between the outer surfaces 5a of (5). Further, the second sealing width W2 is the sealing resin layer facing the side 23f and the side 23f of the second piezoelectric substrate 23 closest to the second Au bump 26b ( It is the distance between the outer surfaces 5b of 5).

도 6은, 밀봉 폭과 Au 범프의 상면에 가해지는 최대 주응력의 관계를 나타내는 도면이다. 이 최대 주응력은, 패키지 기판 실장 후 -40℃에서 30분 유지한 후의 제2의 Au 범프의 상면에 가해지는 응력이다. 도 6 중의 모니터란, 2.1㎜×1.6㎜×0.4㎜인 치수의 밀봉 수지층, 제2의 탄성파 소자(12)의 치수를 0.75㎜×1.32㎜의 평면 형상, 제1의 탄성파 소자(11)의 평면 형상을 0.85㎜×1.32㎜로 하고, 제2의 탄성파 소자(12)에 있어서의 밀봉 폭을 150㎛로 한 경우의 결과이다. 도 6으로부터 분명하듯이, 상기 모니터의 밀봉 폭보다도, 밀봉 폭을 50㎛ 또는 100㎛만큼 좁히면, 열응력이 커지는 것을 알 수 있다. 따라서, 상대적으로 밀봉 폭의 영향이 커지는, 상대적으로 작은 제2의 탄성파 소자(12) 측에서 제2의 밀봉 폭을 넓게 하는 것이 바람직하다. 따라서, 바람직하게는, 열응력의 변화가 크게 영향을 주는 제2의 탄성파 소자(12) 측에서, 상기 제2의 밀봉 폭(W2)을 제1의 밀봉 폭(W1)보다도 넓게 하는 것이 바람직하다. 6 is a view showing the relationship between the sealing width and the maximum main stress applied to the upper surface of the Au bump. This maximum main stress is the stress applied to the upper surface of the second Au bump after being held at -40 ° C for 30 minutes after mounting the package substrate. The monitor in FIG. 6 is a sealing resin layer having a size of 2.1 mm x 1.6 mm x 0.4 mm, a planar shape of 0.75 mm x 1.32 mm of the second acoustic wave element 12, and a first acoustic wave element 11 of the dimension. This is the result when the planar shape is 0.85 mm x 1.32 mm and the sealing width in the second acoustic wave element 12 is 150 µm. As can be seen from Fig. 6, it can be seen that the thermal stress increases when the sealing width is narrowed by 50 µm or 100 µm, rather than the sealing width of the monitor. Therefore, it is preferable to increase the second sealing width on the relatively small second acoustic wave element 12 side, where the influence of the sealing width is relatively large. Therefore, it is preferable to make the second sealing width W2 wider than the first sealing width W1 on the side of the second seismic element 12 where the change in thermal stress greatly affects it. .

또한, 상기한 바와 같이 밀봉 폭이란, 제1, 제2의 탄성파 소자 자체를 피복하고 있는 밀봉 수지층의 외측면과, 제1, 제2의 탄성파 소자의 제1, 제2의 압전 기판의 측면 사이의 거리로 정의되는 것이다. 따라서, 예를 들면 도 7에 나타내는 변형예와 같은 모듈 부품(31)에서는, 모듈 부품(31)의 최외측에 위치하고 있는 수지층(34)을 고려하지 않아도 된다. 도 7에 나타내는 모듈 부품(31)에서는, 모듈 기판(32) 상에 상기 실시형태의 탄성파 장치(1) 뿐만 아니라, 다른 전자부품(33)도 탑재되어 있다. 그리고, 상기 탄성파 장치(1)와 전자부품(33)은 수지층(34)에 의해 피복되어 있다. 이 수지층(34)은, 제1, 제2의 탄성파 소자(11, 12)를 직접 피복하고 있는 밀봉 수지층에는 해당하지 않는다. 모듈 부품(31)에 있어서도, 상기 밀봉 폭은, 밀봉 수지층(5)의 최외측면을 기준으로 해서 정의되면 된다. In addition, as described above, the sealing width means the outer surfaces of the sealing resin layers covering the first and second acoustic wave elements themselves, and the side surfaces of the first and second piezoelectric substrates of the first and second acoustic wave elements. It is defined as the distance between. Accordingly, for example, in the module component 31 as in the modified example shown in Fig. 7, the resin layer 34 located at the outermost side of the module component 31 need not be considered. In the module component 31 shown in FIG. 7, not only the acoustic wave device 1 of the above embodiment but also other electronic components 33 are mounted on the module substrate 32. Then, the acoustic wave device 1 and the electronic component 33 are covered with a resin layer 34. This resin layer 34 does not correspond to the sealing resin layers directly covering the first and second acoustic wave elements 11 and 12. Also in the module part 31, the said sealing width should just be defined based on the outermost surface of the sealing resin layer 5.

또한, 상기 실시형태에서는, 제1, 제2의 금속 범프로서 제1, 제2의 Au 범프(16a~16f, 26a~26f)를 이용했지만, 솔더 범프를 이용해도 된다. Further, in the above embodiment, first and second Au bumps 16a to 16f and 26a to 26f are used as the first and second metal bumps, but solder bumps may be used.

솔더 범프에 있어서, 범프의 지름을 80㎛로 한 경우와, 100㎛로 한 경우에 있어서, HS 시험을 실시했다. 즉, 상기 -40℃에서 30분 유지하는 공정과, 125℃에서 30분 유지하는 공정을 1사이클로 하여, 고장에 이르는 수를 측정했다. 결과를 하기의 표 1에 나타낸다.In the solder bump, HS test was performed in the case where the diameter of the bump was 80 µm and in the case where it was 100 µm. That is, the number of steps leading to a failure was measured by using the above-described process of maintaining at 40 ° C for 30 minutes and the process of maintaining at 125 ° C for 30 minutes as one cycle. The results are shown in Table 1 below.

HS 시험(-40~125℃)HS test (-40 ~ 125 ℃) 46사이클46 cycles 106사이클106 cycles 150사이클150 cycles 200사이클200 cycles 250사이클250 cycles 300사이클300 cycles 400사이클400 cycles 솔더 범프
지름(㎛)Solder bump
Diameter (㎛) 8080 0/270/27 0/260/26 0/250/25 5/245/24 10/1910/19 3/93/9 100100 0/280/28 0/270/27 0/260/26 0/250/25 0/240/24 2/222/22 2/202/20

표 1로부터 분명하듯이, 솔더 범프의 경우에도 범프의 지름이 커지면 고장률이 저하되는 것을 알 수 있다. 따라서, 솔더 범프를 이용한 경우에 있어서도, 상기 제1의 실시형태와 같이, 제1의 탄성파 소자(11) 측에서 범프를 상대적으로 크게 함으로써 솔더 범프의 박리의 억제를 효과적으로 도모할 수 있다. As can be seen from Table 1, it can be seen that even in the case of a solder bump, the failure rate decreases as the diameter of the bump increases. Therefore, even in the case of using a solder bump, as in the first embodiment, suppression of peeling of the solder bump can be effectively suppressed by making the bump relatively large on the first acoustic wave element 11 side.

또한, 탄성파 장치(1)에서는 듀플렉서에 적용한 예를 나타냈지만, 본 발명에 따르는 탄성파 장치는, 복수개의 탄성파 소자가 패키지 기판에 탑재되어 있는 다양한 탄성파 장치에 널리 적용할 수 있다. In addition, although the example applied to the duplexer was shown in the acoustic wave device 1, the acoustic wave device according to the present invention can be widely applied to various acoustic wave devices in which a plurality of acoustic wave elements are mounted on a package substrate.

또한, 본 발명에 따르는 탄성파 장치에서는, 제1 및 제2의 탄성파 소자의 적어도 한쪽에 전기적으로 접속되어 있는 반도체소자가 포함되어 있어도 된다. 이 경우, 반도체소자는, 상기 패키지 기판 상에 탑재되어 있어도 된다. 탄성파 소자나 반도체소자의 기판의 재료로서는, 특별히 한정되지 않는다. 예를 들면, LiTaO3이나 LiNbO3 등의 압전 단결정 혹은 압전 세라믹스와 같은 압전체, 또는, Si 혹은 GaAs와 같은 반도체를 들 수 있다. 혹은, 도 7에 나타낸 모듈 부품(31)과 같이, 모듈 기판(32) 상에 탑재되어 있는 다른 전자부품(33)으로서 상기 반도체소자를 탑재해도 된다. Further, in the seismic device according to the present invention, a semiconductor element electrically connected to at least one of the first and second seismic elements may be included. In this case, the semiconductor element may be mounted on the package substrate. The material of the substrate of the acoustic wave element or the semiconductor element is not particularly limited. For example, piezoelectric materials such as piezoelectric single crystals such as LiTaO 3 and LiNbO 3 or piezoelectric ceramics, or semiconductors such as Si or GaAs. Alternatively, the semiconductor element may be mounted as another electronic component 33 mounted on the module substrate 32, such as the module component 31 shown in FIG.

1: 탄성파 장치 2: 패키지 기판
2a, 2b: 제1, 제2의 주면 3a, 3b, 4a, 4b: 전극 랜드
5: 밀봉 수지층 5a: 외측면
5b: 외표면 11, 12: 제1, 제2의 탄성파 소자
13: 압전 기판 13a, 13b: 제1, 제2의 주면
13c~13f: 측면 14: IDT 전극
15a, 15b: 단자 전극 16a~16f: 제1의 Au 범프
23: 압전 기판 23a, 23b: 제1, 제2의 주면
23c~23f: 측면 24: IDT 전극
25a, 25b: 단자 전극 26a~26f: 제2의 Au 범프
31: 모듈 부품 32: 모듈 기판
33: 전자부품 34: 수지층
101: Au 범프 102: 단자 전극
103: 전극 랜드 104: 탄성파 소자
105: 압전 기판 106: 패키지 기판
W1, W2: 밀봉 폭 1: seismic device 2: package substrate
2a, 2b: first and second main surfaces 3a, 3b, 4a, 4b: electrode lands
5: sealing resin layer 5a: outer surface
5b: outer surfaces 11, 12: first and second seismic elements
13: piezoelectric substrate 13a, 13b: first and second main surfaces
13c ~ 13f: Side 14: IDT electrode
15a, 15b: terminal electrodes 16a to 16f: first Au bumps
23: piezoelectric substrate 23a, 23b: first and second main surfaces
23c ~ 23f: Side 24: IDT electrode
25a, 25b: terminal electrodes 26a to 26f: second Au bump
31: module parts 32: module board
33: electronic component 34: resin layer
101: Au bump 102: terminal electrode
103: electrode land 104: seismic element
105: piezoelectric substrate 106: package substrate
W1, W2: sealing width

Claims (8)

패키지 기판과,
상기 패키지 기판 상에 제1의 금속 범프를 통해 실장되어 있는 제1의 탄성파 소자와,
상기 패키지 기판 상에 제2의 금속 범프를 통해 실장되어 있으며, 상기 제1의 탄성파 소자보다도 평면에서 본 경우의 평면적이 작은 제2의 탄성파 소자와,
상기 제1의 탄성파 소자 및 상기 제2의 탄성파 소자를 덮도록 마련된 밀봉 수지층을 포함하고,
상기 제1의 금속 범프가 상기 제2의 금속 범프보다도 크며,
상기 제1의 탄성파 소자는, 한 쌍의 주면(主面)과 주면끼리를 잇는 측면을 가지는 제1의 압전 기판과, 상기 제1의 압전 기판 상에 마련된 제1의 IDT 전극을 가지고,
상기 제2의 탄성파 소자는, 한 쌍의 주면과 주면끼리를 잇는 측면을 가지는 제2의 압전 기판과, 상기 제2의 압전 기판 상에 마련된 제2의 IDT 전극을 가지며,
상기 제1의 탄성파 소자에 있어서, 상기 밀봉 수지층의 외측면과, 상기 외측면과 대향하고 있는 상기 제1의 압전 기판의 상기 측면으로서 상기 제1의 금속 범프에 가장 가까운 상기 측면 사이의 거리 중 가장 작은 거리를 제1의 밀봉 폭으로 하고,
상기 제2의 탄성파 소자에 있어서, 상기 밀봉 수지층의 외측면과, 상기 외측면과 대향하고 있는 상기 제2의 압전 기판의 측면으로서 상기 제2의 금속 범프에 가장 가까운 상기 측면 사이의 거리 중 가장 작은 거리를 제2의 밀봉 폭으로 했을 때, 상기 제2의 밀봉 폭이 상기 제1의 밀봉 폭보다도 넓은 것을 특징으로 하는 탄성파 장치. A package substrate,
A first seismic element mounted on the package substrate through a first metal bump;
A second seismic element mounted on the package substrate through a second metal bump and having a smaller plane area when viewed in a plane than the first seismic element;
And a sealing resin layer provided to cover the first acoustic wave element and the second acoustic wave element,
The first metal bump is larger than the second metal bump,
The first acoustic wave element has a first piezoelectric substrate having a pair of main surfaces and side surfaces connecting the main surfaces, and a first IDT electrode provided on the first piezoelectric substrate,
The second seismic element has a second piezoelectric substrate having a pair of main surfaces and side surfaces connecting the main surfaces, and a second IDT electrode provided on the second piezoelectric substrate,
In the first acoustic wave element, among the distance between the outer surface of the sealing resin layer and the side surface closest to the first metal bump as the side surface of the first piezoelectric substrate facing the outer surface. Let the smallest distance be the first sealing width,
In the second acoustic wave element, the distance between the outer side of the sealing resin layer and the side closest to the second metal bump as a side of the second piezoelectric substrate facing the outer side is the most When the small distance is set as the second sealing width, the second wave sealing width is larger than the first sealing width. 제1항에 있어서,
상기 패키지 기판은 세라믹 기판 또는 프린트 기판으로 이루어지는 것을 특징으로 하는 탄성파 장치. According to claim 1,
The package substrate is an acoustic wave device, characterized in that consisting of a ceramic substrate or a printed substrate. 제1항 또는 제2항에 있어서,
평면에서 본 경우의 평면적이 상기 제1의 금속 범프보다도 상기 제2의 금속 범프 쪽이 작은 것을 특징으로 하는 탄성파 장치. The method according to claim 1 or 2,
A seismic wave device, characterized in that the second metal bump is smaller than the first metal bump in a planar area when viewed from a plane. 제1항 또는 제2항에 있어서,
상기 제1 및 제2의 금속 범프는 각각 복수개 존재하고,
상기 제1 및 제2의 탄성파 소자에 있어서, 상기 복수개의 제1의 금속 범프로 둘러싸인 영역 및 상기 복수개의 제2의 금속 범프로 둘러싸인 영역에는, 상기 밀봉 수지층이 이르지 않은 것을 특징으로 하는 탄성파 장치. The method according to claim 1 or 2,
A plurality of first and second metal bumps are present,
In the first and second seismic elements, the acoustic wave device is characterized in that the sealing resin layer does not reach the region surrounded by the plurality of first metal bumps and the region surrounded by the plurality of second metal bumps. . 삭제delete 제1항 또는 제2항에 있어서,
상기 금속 범프가, Au 범프 또는 솔더 범프인 것을 특징으로 하는 탄성파 장치. The method according to claim 1 or 2,
Seismic device, characterized in that the metal bump, Au bump or solder bump. 제1항 또는 제2항에 있어서,
상기 제1의 탄성파 소자가 제1의 대역통과형 필터이고,
상기 제2의 탄성파 소자가 제2의 대역통과형 필터이며,
상기 제1의 대역통과형 필터의 통과 대역이 상기 제2의 대역통과형 필터의 통과 대역보다도 저 주파수 측에 위치하고 있는 것을 특징으로 하는 탄성파 장치. The method according to claim 1 or 2,
The first acoustic wave element is a first band-pass filter,
The second acoustic wave element is a second band-pass filter,
The acoustic wave device, characterized in that the pass band of the first band pass filter is located at a lower frequency side than the pass band of the second band pass filter. 제1항 또는 제2항에 있어서,
상기 제1의 탄성파 소자 및 상기 제2의 탄성파 소자의 적어도 한 쪽에 전기적으로 접속되어 있는 반도체소자를 더 포함하는 것을 특징으로 하는 탄성파 장치. The method according to claim 1 or 2,
And a semiconductor element electrically connected to at least one of the first acoustic wave element and the second acoustic wave element.
KR1020187010125A 2015-12-21 2016-10-04 Seismic device KR102091424B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-248691 2015-12-21
JP2015248691 2015-12-21
PCT/JP2016/079478 WO2017110198A1 (en) 2015-12-21 2016-10-04 Elastic wave device

Publications (2)

Publication Number Publication Date
KR20180050737A KR20180050737A (en) 2018-05-15
KR102091424B1 true KR102091424B1 (en) 2020-03-20

Family

ID=59089249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187010125A KR102091424B1 (en) 2015-12-21 2016-10-04 Seismic device

Country Status (3)

Country Link
KR (1) KR102091424B1 (en)
CN (1) CN108352822B (en)
WO (1) WO2017110198A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117397167A (en) * 2021-06-01 2024-01-12 株式会社村田制作所 Elastic wave device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007372A (en) * 2002-04-09 2004-01-08 Murata Mfg Co Ltd Manufacturing method of surface acoustic wave device, surface acoustic wave device employing the method, and communication apparatus
JP2006074749A (en) * 2004-08-04 2006-03-16 Matsushita Electric Ind Co Ltd Antenna duplexer, and rf module and communication apparatus using the same
JP2012054309A (en) 2010-08-31 2012-03-15 Fujikura Ltd Semiconductor device and electronic apparatus
JP5170262B2 (en) * 2009-12-25 2013-03-27 株式会社村田製作所 Duplexer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129610A (en) * 2003-10-22 2005-05-19 Tdk Corp Electronic component
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
CN2773906Y (en) * 2004-12-30 2006-04-19 威宇科技测试封装有限公司 Crystal-coated chip piling and packing structure
KR101176349B1 (en) * 2010-10-05 2012-08-24 앰코 테크놀로지 코리아 주식회사 Chip stack package and method for manufacturing the same
KR20150066184A (en) * 2013-12-06 2015-06-16 삼성전자주식회사 Semiconductor package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007372A (en) * 2002-04-09 2004-01-08 Murata Mfg Co Ltd Manufacturing method of surface acoustic wave device, surface acoustic wave device employing the method, and communication apparatus
JP2006074749A (en) * 2004-08-04 2006-03-16 Matsushita Electric Ind Co Ltd Antenna duplexer, and rf module and communication apparatus using the same
JP5170262B2 (en) * 2009-12-25 2013-03-27 株式会社村田製作所 Duplexer
JP2012054309A (en) 2010-08-31 2012-03-15 Fujikura Ltd Semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
CN108352822A (en) 2018-07-31
WO2017110198A1 (en) 2017-06-29
CN108352822B (en) 2021-12-07
KR20180050737A (en) 2018-05-15

Similar Documents

Publication Publication Date Title
US10250222B2 (en) Electronic device
KR100691160B1 (en) A Stack Type Surface Acoustic Wave Package and Fabrication Method Thereof
CN110832636B (en) Module and method for manufacturing same
JP2004214469A (en) Electronic device and its manufacturing method
US10855248B2 (en) Electronic component and method of manufacturing the same
US10586778B2 (en) Elastic wave element and elastic wave apparatus
JP6315650B2 (en) Electronic devices
JP2013131711A (en) Electronic component
JP2007258776A (en) High-frequency module
US6933615B2 (en) Electronic component device and manufacturing method therefor
US10699993B2 (en) Wiring board, electronic device, and electronic module
US20180062611A1 (en) Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
JP2017152870A (en) Acoustic wave device
KR102091424B1 (en) Seismic device
US20180151794A1 (en) Electronic component and method of fabricating the same
US7550902B2 (en) Electronic component device
US20140369013A1 (en) Electronic device
WO2017110223A1 (en) Filter device
US9621127B2 (en) Elastic wave device with a bump defining a shield and manufacturing method thereof
US11817846B2 (en) Electronic component
JP6253306B2 (en) Electronic devices
JPH07312474A (en) Electronic component mounting structure
JP4234088B2 (en) Electronic component and manufacturing method thereof
JP2020129616A (en) Method for manufacturing semiconductor module and semiconductor module
WO2016152905A1 (en) Wiring board, electronic device and electronic module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant