KR102086404B1 - Organic electroluminescent device, method of fabricating the same and organic electroluminescent display - Google Patents

Organic electroluminescent device, method of fabricating the same and organic electroluminescent display Download PDF

Info

Publication number
KR102086404B1
KR102086404B1 KR1020130105881A KR20130105881A KR102086404B1 KR 102086404 B1 KR102086404 B1 KR 102086404B1 KR 1020130105881 A KR1020130105881 A KR 1020130105881A KR 20130105881 A KR20130105881 A KR 20130105881A KR 102086404 B1 KR102086404 B1 KR 102086404B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
sub
light emitting
layer
Prior art date
Application number
KR1020130105881A
Other languages
Korean (ko)
Other versions
KR20150027486A (en
Inventor
허준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130105881A priority Critical patent/KR102086404B1/en
Publication of KR20150027486A publication Critical patent/KR20150027486A/en
Application granted granted Critical
Publication of KR102086404B1 publication Critical patent/KR102086404B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 화소 영역이 정의된 기판 상에 형성된 트랜지스터, 화소 영역의 제1 서브 영역에 위치하며, 트랜지스터의 드레인 전극과 전기적으로 연결되는 제1 전극과, 제1 전극 상에 위치하는 제1 유기층과, 제1 유기층 상에 위치하는 제2 전극을 포함하는 제1 서브 화소, 및 화소 영역의 제2 서브 영역에 위치하며, 제2 전극과 전기적으로 연결되는 제3 전극과, 제3 전극 상에 위치하는 제2 유기층과, 제2 유기층 상에 위치하는 제4 전극을 포함하는 제2 서브 화소를 포함하는 유기전계발광 소자, 표시장치 및 그 제조 방법을 제공한다. The present invention provides a transistor formed on a substrate on which a pixel region is defined, a first electrode positioned in a first subregion of the pixel region, and electrically connected to a drain electrode of the transistor, and a first organic layer positioned on the first electrode. And a first sub pixel including a second electrode disposed on the first organic layer, a third electrode positioned in the second sub region of the pixel area and electrically connected to the second electrode, and on the third electrode. Provided are an organic light emitting display device, a display device, and a method of manufacturing the same, including a second subpixel including a second organic layer positioned and a fourth electrode disposed on the second organic layer.

Description

유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치{ORGANIC ELECTROLUMINESCENT DEVICE, METHOD OF FABRICATING THE SAME AND ORGANIC ELECTROLUMINESCENT DISPLAY}Organic electroluminescent device, manufacturing method thereof, and organic electroluminescent display device {ORGANIC ELECTROLUMINESCENT DEVICE, METHOD OF FABRICATING THE SAME AND ORGANIC ELECTROLUMINESCENT DISPLAY}

본 발명은 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치에 관한 것이다.The present invention relates to an organic light emitting display device, a method of manufacturing the same, and an organic light emitting display device.

유기전계발광 소자는 양 전극 사이로 전류가 흐를 때, 전극 사이에 위치한 유기화합물이 발광하는 전계발광 현상을 이용하여 빛을 발산하는 소자이다. 그리고, 이러한 유기화합물로 흐르는 전류의 양을 제어하여 발산되는 빛의 양을 조절함으로써 영상을 표시하는 장치가 유기전계발광 표시장치이다.An organic electroluminescent device is a device that emits light using an electroluminescent phenomenon in which an organic compound located between electrodes emits light when a current flows between both electrodes. An organic light emitting display device is one that displays an image by controlling the amount of light emitted by controlling the amount of current flowing through the organic compound.

유기전계발광 표시장치는 전극 사이의 얇은 유기화합물로 발광하기 때문에 경량화 및 박막화가 가능하다는 장점이 있다.The organic light emitting display device is advantageous in that it is possible to reduce the weight and thickness of the organic light emitting display device by emitting light with a thin organic compound between the electrodes.

도 1은 일반적인 유기전계발광 소자를 모델링한 회로도이다.1 is a circuit diagram of a typical organic light emitting display device.

도 1을 참조하면, 유기전계발광 소자(10)는 전원(VDD, 16)으로부터 공급되는 전류(IOLED) 혹은 전압(VOLED)을 제어하는 트랜지스터(12)와 유기전계발광 다이오드(14)로 구성된 회로로 모델링될 수 있다.Referring to FIG. 1, an organic light emitting display device 10 includes a circuit including a transistor 12 and an organic light emitting diode 14 that control a current IOLED or a voltage VOLED supplied from a power supply VDD and 16. Can be modeled as:

트랜지스터(12)의 게이트 전극과 소스 전극 사이의 전압을 제어하면 유기전계발광 다이오드(14)로 공급되는 전류(IOLED) 혹은 전압(VOLED)을 조절할 수 있게 되는데, 이때, 트랜지스터(12)에는 VTFT의 전압이 형성되고 유기전계발광 다이오드(14) 양단에는 VOLED의 전압 차이가 형성된다.By controlling the voltage between the gate electrode and the source electrode of the transistor 12, it is possible to adjust the current (IOLED) or the voltage (VOLED) supplied to the organic light emitting diode 14, in this case, the transistor 12 in the VTFT A voltage is formed and a voltage difference of VOLED is formed across the organic light emitting diode 14.

유기전계발광 소자(10)에 형성되는 이러한 전류와 전압 관계로부터 유기전계발광 소자(10)에서 소비되는 전력을 계산하면 다음과 같다.
The electric power consumed in the organic electroluminescent element 10 is calculated from the relationship between the current and the voltage formed in the organic electroluminescent element 10 as follows.

< 수학식 1 ><Equation 1>

PTFT = IOLED x VTFT, POLED = IOLED x VOLED P TFT = I OLED x V TFT , P OLED = I OLED x V OLED

PDEVICE = PTFT + POLED
P DEVICE = P TFT + P OLED

수학식 1을 참조하면, 유기전계발광 소자(10)에서 소비되는 전력(PDEVICE)은 트랜지스터에서 소비되는 전력(PTFT) 및 유기전계발광 다이오드(14)에서 소비되는 전력(POLED)의 합으로 구성된다.Referring to Equation 1, the power P DEVICE consumed in the organic light emitting diode 10 is the sum of the power P TFT consumed in the transistor and the power P OLED consumed in the organic electroluminescent diode 14. It consists of.

이때, 유기전계발광 소자(10)의 발광 정도에 직접적으로 기여하는 전력은 유기전계발광 다이오드(14)에서 소비되는 전력이고, 트랜지스터(12)에서 소비되는 전력(PTFT)은 유기전계발광 소자의 발광에 기여하지 않는 전력이 된다.In this case, the power directly contributing to the degree of light emission of the organic light emitting diode 10 is power consumed by the organic light emitting diode 14, and the power P TFT consumed by the transistor 12 is equal to that of the organic light emitting diode. Electric power does not contribute to light emission.

트랜지스터(12)에서 소비되는 전력(PTFT)은 발광에 기여하지 않기 때문에 유기전계발광 소자(10)의 효율을 낮추는 요인이 된다. 더불어, 트랜지스터(12)에서 소비되는 전력(PTFT)에 따라 발생하는 열은 트랜지스터(12) 자체뿐만 아니라 유기전계발광 다이오드(14)의 수명을 저하시키는 요인이 된다.Since the power P TFT consumed by the transistor 12 does not contribute to light emission, it becomes a factor of lowering the efficiency of the organic light emitting element 10. In addition, the heat generated according to the power P TFT consumed in the transistor 12 becomes a factor of reducing the lifetime of the organic light emitting diode 14 as well as the transistor 12 itself.

이러한 배경에서, 본 발명의 목적은, 일측면에서, 유기전계발광 소자 혹은 표시장치의 소비전력을 저감시키는 기술을 제공하는 것이다.In view of the above, an object of the present invention is to provide a technique for reducing power consumption of an organic light emitting display device or a display device in one aspect.

다른 측면에서, 본 발명의 목적은, 동일한 휘도를 유지하면서 유기전계발광 소자로 공급되는 전류량은 감소시키는 기술을 제공하는 것이다.In another aspect, it is an object of the present invention to provide a technique for reducing the amount of current supplied to an organic electroluminescent element while maintaining the same brightness.

또 다른 측면에서, 본 발명의 목적은, 유기전계발광 소자 혹은 표시장치의 수명을 증가시키는 기술을 제공하는 것이다In another aspect, an object of the present invention is to provide a technique for increasing the lifetime of an organic light emitting display device or display device.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 화소 영역이 정의된 기판 상에 형성된 트랜지스터; 상기 화소 영역의 제1 서브 영역에 위치하며, 상기 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되어 상기 트랜지스터로부터 구동전류를 공급받는 제1 전극과, 상기 제1 전극 상에 위치하는 제1 유기층과, 상기 제1 유기층 상에 위치하는 제2 전극을 포함하는 제1 서브 화소; 및 상기 화소 영역의 제2 서브 영역에 위치하며, 상기 제2 전극과 전기적으로 연결되어 상기 제1 서브 화소로부터 상기 구동전류를 전달받는 제3 전극과, 상기 제3 전극 상에 위치하는 제2 유기층과, 상기 제2 유기층 상에 위치하는 제4 전극을 포함하는 제2 서브 화소를 포함하는 유기전계발광 소자를 제공한다. In order to achieve the above object, in one aspect, the present invention provides a semiconductor device comprising: a transistor formed on a substrate on which a pixel region is defined; A first electrode positioned in a first sub-region of the pixel region, electrically connected to a source electrode or a drain electrode of the transistor and receiving a driving current from the transistor, and a first organic layer disposed on the first electrode; A first sub pixel including a second electrode on the first organic layer; And a third electrode positioned in a second sub region of the pixel region, electrically connected to the second electrode to receive the driving current from the first sub pixel, and a second organic layer disposed on the third electrode. And a second sub-pixel including a fourth electrode positioned on the second organic layer.

다른 측면에서, 본 발명은, 화소 영역이 정의된 기판 위에 트랜지스터를 형성하는 단계; 상기 화소 영역을 둘 이상의 서브 영역으로 정의하고, 제1 서브 영역에 상기 트랜지스터의 소스 전극 혹은 드레인 전극과 전기적으로 연결되며 상기 트랜지스터로부터 구동전류를 공급받는 제1 전극을 형성하고 제2 서브 영역에 상기 제1 전극과 대응되는 제3 전극을 형성하는 단계; 상기 제1 전극 상으로 상기 제3 전극과 이격되는 제1 유기층을 형성하고 상기 제3 전극 상으로 상기 제1 유기층에 대응되는 제2 유기층을 형성하는 단계; 및 상기 제1 유기층 상으로 상기 제3 전극과 전기적으로 연결되는 제2 전극을 형성하고 상기 제2 유기층 상으로 상기 제2 전극에 대응되는 제4 전극을 형성하는 단계를 포함하는 유기전계발광 소자의 제조 방법을 제공한다.In another aspect, the invention provides a method for forming a transistor on a substrate in which a pixel region is defined; The pixel area may be defined as two or more sub-areas, a first electrode electrically connected to a source electrode or a drain electrode of the transistor in the first sub-area and receiving a driving current from the transistor is formed, and the second sub-area Forming a third electrode corresponding to the first electrode; Forming a first organic layer spaced apart from the third electrode on the first electrode, and forming a second organic layer corresponding to the first organic layer on the third electrode; And forming a second electrode electrically connected to the third electrode on the first organic layer, and forming a fourth electrode corresponding to the second electrode on the second organic layer. It provides a manufacturing method.

또 다른 측면에서, 본 발명은, 둘 이상의 데이터 라인들과 둘 이상의 게이트 라인들이 교차하여 정의된 화소 영역들에 형성된 둘 이상의 화소를 포함하는 표시패널; 상기 데이터 라인들을 통해 데이터신호를 전달하는 데이터 구동부; 상기 게이트 라인들을 통해 게이트신호를 전달하는 게이트 구동부; 및 상기 데이터 구동부 및 상기 게이트 구동부의 구동 타이밍을 제어하는 타이밍 제어부를 포함하되, 상기 화소 영역들 중 적어도 하나의 화소영역에 형성된 제1 화소는, 제1 트랜지스터; 상기 화소 영역의 제1 서브 영역에 위치하며, 상기 제1 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되어 상기 제1 트랜지스터로부터 구동전류를 공급받는 제1 전극과, 상기 제1 전극 상에 위치하는 제1 유기층과, 상기 제1 유기층 상에 위치하는 제2 전극을 포함하는 제1 서브 화소; 및 상기 화소 영역의 제2 서브 영역에 위치하며, 상기 제2 전극과 전기적으로 연결되어 상기 제1 서브 화소로부터 상기 구동전류를 전달받는 제3 전극과, 상기 제3 전극 상에 위치하는 제2 유기층과, 상기 제2 유기층 상에 위치하는 제4 전극을 포함하는 제2 서브 화소를 포함하는 표시장치를 제공한다.In another aspect, the present invention provides a display device including: a display panel including two or more pixels formed in pixel regions defined by crossing two or more data lines and two or more gate lines; A data driver transferring a data signal through the data lines; A gate driver transferring a gate signal through the gate lines; And a timing controller configured to control driving timing of the data driver and the gate driver, wherein a first pixel formed in at least one pixel area of the pixel areas comprises: a first transistor; A first electrode positioned in a first sub-region of the pixel region, electrically connected to a source electrode or a drain electrode of the first transistor, and receiving a driving current from the first transistor; A first sub pixel including a first organic layer and a second electrode on the first organic layer; And a third electrode positioned in a second sub region of the pixel region, electrically connected to the second electrode to receive the driving current from the first sub pixel, and a second organic layer disposed on the third electrode. And a second sub pixel including a fourth electrode on the second organic layer.

이상에서 설명한 바와 같이 본 발명에 의하면, 유기전계발광 소자 혹은 표시장치의 소비전력이 감소하는 효과가 있다.As described above, according to the present invention, the power consumption of the organic light emitting display device or the display device is reduced.

또한, 본 발명에 의하면, 동일한 휘도를 유지하면서 유기전계발광 소자로 공급되는 전류량은 감소하는 효과가 있다.In addition, according to the present invention, the amount of current supplied to the organic light emitting display device can be reduced while maintaining the same brightness.

그리고, 본 발명에 의하면, 유기전계발광 소자 혹은 표시장치의 수명이 증가하는 효과가 있다.In addition, according to the present invention, there is an effect of increasing the lifetime of the organic light emitting display device or the display device.

도 1은 일반적인 유기전계발광 소자를 모델링한 회로도이다.
도 2는 유기전계발광 다이오드의 발광원리를 설명하는 다이어그램이다.
도 3은 동일한 면적으로 동일한 휘도를 발휘하는 서로 다른 구조의 유기전계발광 소자를 나타내는 도면이다.
도 4는 본 발명의 실시예들에 따른 유기전계발광 소자를 모델링한 회로도이다.
도 5는 제1 실시예에 따른 하나의 유기전계발광 소자를 포함하는 유기전계발광 표시장치의 개략적인 평면도이다.
도 6은 도 5의 I-I’를 절단한 유기전계발광 소자의 개략적인 단면도이다.
도 7은 도 5의 평면도에서 격벽, 뱅크 및 제1/제3 전극만 표시한 평면도이다.
도 8a 내지 도 8f은 제1 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.
도 9는 도 8f의 공정을 다른 방법으로 수행하는 제1 실시예에 따른 유기전계발광 소자의 다른 제조 공정 단면도이다.
도 10은 제2 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.
도 11은 제3 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.
도 12a 및 도 12b는 제3 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.
도 13은 제4 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.
도 14a 내지 도 14d는 제4 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.
도 15는 제5 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.
도 16은 제5 실시예에 따른 유기전계발광 소자의 제1/제3 전극과 뱅크만 도시한 평면도이다.
도 17a 내지 도 17c는 제5 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.
도 18은 제6 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.
도 19는 제6 실시예에 따른 유기전계발광 소자의 제1/제3 전극과 뱅크만 도시한 평면도이다.
도 20은 제7 실시예에 따른 유기전계발광 소자를 포함하는 유기전계발광 표시장치의 개략적인 평면도이다.
도 21은 실시예에 따른 유기전계발광 표시장치의 시스템 구성도이다.
도 22는 도 21의 P1, P2, P3 화소를 나타내는 제8 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.
도 23은 도 21의 P1, P2, P3 화소를 나타내는 제9 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.
도 24는 도 21의 P1, P2, P3, P4 화소를 나타내는 제10 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.
도 25는 도 21의 P1, P2, P3, P4 화소를 나타내는 제11 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.
도 26은 도 21의 P1 및 P2 화소를 모델링한 회로도이다.
도 27은 도 26의 P1 및 P2에 대하여 서로 다른 데이터 전압을 생성하는 과정을 도식화한 도면이다.
도 28은 내부 소자 온도 상승에 따른 수명 감소 그래프(도 28의 (a)) 및 전류밀도 증가에 따른 수명 감소 그래프(도 28의 (b))이다.
1 is a circuit diagram of a typical organic light emitting display device.
2 is a diagram illustrating a light emission principle of an organic light emitting diode.
3 is a diagram illustrating organic light emitting diodes having different structures exhibiting the same luminance with the same area.
4 is a circuit diagram modeling an organic light emitting display device according to embodiments of the present invention.
5 is a schematic plan view of an organic light emitting display device including one organic light emitting display device according to a first embodiment.
FIG. 6 is a schematic cross-sectional view of an organic light emitting display device taken along line II ′ of FIG. 5.
FIG. 7 is a plan view showing only the partition, the bank, and the first and third electrodes in the plan view of FIG. 5.
8A to 8F are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the first embodiment.
FIG. 9 is a cross-sectional view of another manufacturing process of the organic light emitting display device according to the first embodiment, which performs the process of FIG. 8F by another method.
10 is a schematic cross-sectional view of an organic light emitting display device according to a second embodiment.
11 is a schematic cross-sectional view of an organic light emitting display device according to a third embodiment.
12A and 12B are cross-sectional views illustrating a manufacturing process of an organic light emitting display device according to a third embodiment.
13 is a schematic cross-sectional view of an organic light emitting display device according to a fourth embodiment.
14A to 14D are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the fourth embodiment.
15 is a schematic cross-sectional view of an organic light emitting display device according to a fifth embodiment.
FIG. 16 is a plan view illustrating only the first and third electrodes and the bank of the organic light emitting display device according to the fifth embodiment.
17A to 17C are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the fifth embodiment.
18 is a schematic cross-sectional view of an organic light emitting display device according to a sixth embodiment.
19 is a plan view illustrating only the first and third electrodes and the bank of the organic light emitting display device according to the sixth embodiment.
20 is a schematic plan view of an organic light emitting display device including an organic light emitting display device according to a seventh embodiment.
21 is a system configuration diagram of an organic light emitting display device according to an embodiment.
FIG. 22 is a partially enlarged plan view of an organic light emitting display device according to an eighth embodiment showing pixels P1, P2, and P3 of FIG. 21.
FIG. 23 is a partially enlarged plan view of an organic light emitting display device according to a ninth embodiment showing pixels P1, P2, and P3 of FIG. 21.
FIG. 24 is a partially enlarged plan view of an organic light emitting display device according to a tenth exemplary embodiment of the pixels P1, P2, P3, and P4 of FIG. 21.
FIG. 25 is a partially enlarged plan view of an organic light emitting display device according to an eleventh exemplary embodiment of the pixels P1, P2, P3, and P4 of FIG. 21.
FIG. 26 is a circuit diagram modeling the P1 and P2 pixels of FIG. 21.
FIG. 27 is a diagram illustrating a process of generating different data voltages for P1 and P2 of FIG. 26.
28 is a graph showing a decrease in life as the internal device temperature increases (FIG. 28A) and a graph of decrease in life as the current density increases (FIG. 28B).

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail through exemplary drawings. In adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are assigned to the same components as much as possible even though they are shown in different drawings. In addition, in describing the embodiments of the present invention, if it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
In addition, in describing the component of this invention, terms, such as 1st, 2nd, A, B, (a), (b), can be used. These terms are only for distinguishing the components from other components, and the nature, order or order of the components are not limited by the terms. If a component is described as being "connected", "coupled" or "connected" to another component, that component may be directly connected to or connected to that other component, but there may be another configuration between each component. It is to be understood that the elements may be "connected", "coupled" or "connected". In the same context, when a component is described as being formed "on" or "under" another component, that component is both formed directly on or indirectly through another component. It should be understood to include.

도 2는 유기전계발광 다이오드의 발광원리를 설명하는 다이어그램이다.2 is a diagram illustrating a light emission principle of an organic light emitting diode.

도 2를 참조하면, 유기전계발광 다이오드(20)는 화소전극인 양극(anode, 21)과 공통전극인 음극(cathode, 22) 사이에 형성된 유기층(23, 24, 25, 26, 27)을 포함한다. 유기층은 예를 들어 정공주입층(hole injection layer, 23), 정공수송층(hole transport layer, 24), 발광층(emission layer, 25), 전자수송층(electron transport layer, 26) 및 전자주입층(electron injection layer, 27)을 포함할 수 있다.Referring to FIG. 2, the organic light emitting diode 20 includes organic layers 23, 24, 25, 26, and 27 formed between an anode 21 as a pixel electrode and a cathode 22 as a common electrode. do. The organic layer is, for example, a hole injection layer 23, a hole transport layer 24, an emission layer 25, an electron transport layer 26 and an electron injection layer. layer, 27).

이러한 유기전계발광 다이오드(20)는 양극(21)과 음극(22)에 구동전류 혹은 구동전압이 인가되면 정공수송층을 통과한 정공과 전자수송층을 통과한 전자가 발광층으로 이동되어 여기자를 형성하고, 이 여기자가 다시 기저상태로 복귀하면서 에너지를 빛으로 변환하여 발광하게 된다.In the organic light emitting diode 20, when a driving current or a driving voltage is applied to the anode 21 and the cathode 22, holes passing through the hole transport layer and electrons passing through the electron transport layer are moved to the emission layer to form excitons. The excitons return to the ground state and convert energy into light to emit light.

전술한 발광 과정을 통해 알 수 있는 바와 같이, 빛을 생산하기 위해서는 여기자가 먼저 형성되어야 하며 이러한 여기자를 형성하기 위해서는 정공과 전자가 발광층으로 유입되어야 한다. 결국, 유기전계발광 다이오드(20)는 발광층(25)으로 유입되어 여기자를 형성하는 정공과 전자의 양에 따라 빛으로 변환되는 에너지의 양이 결정된다.As can be seen through the light emission process described above, excitons must first be formed in order to produce light, and holes and electrons must be introduced into the light emitting layer to form such excitons. As a result, the amount of energy converted into light is determined by the amount of holes and electrons flowing into the emission layer 25 to form excitons.

정공과 전자의 양은 유기전계발광 다이오드(20)의 양극(21)으로 공급되는 전류량으로 표현될 수 있기 때문에 결과적으로 유기전계발광 다이오드(20)의 휘도는 유기전계발광 다이오드로 공급되는 전류량에 비례하는 것으로 표현될 수 있다.Since the amount of holes and electrons can be represented by the amount of current supplied to the anode 21 of the organic light emitting diode 20, the luminance of the organic light emitting diode 20 is consequently proportional to the amount of current supplied to the organic light emitting diode. It can be expressed as.

다만, 유기전계발광 다이오드(20)의 특성상 단위면적당 여기자 형성 확률이 포화될 수 있기 때문에 전류량의 증가에 따라 계속해서 유기전계발광 다이오드(20)의 휘도가 증가하는 것은 아니다. 오히려, 유기전계발광 다이오드(20)로 공급되는 전류밀도를 일정 한도 이상으로 증가시켜 휘도를 높이는 방법은 유기전계발광 다이오드(20)의 수명을 감소시킬 수 있다.
However, since the probability of exciton formation per unit area may saturate due to the characteristics of the organic light emitting diode 20, the luminance of the organic light emitting diode 20 does not continuously increase as the amount of current increases. Rather, the method of increasing the brightness by increasing the current density supplied to the organic light emitting diode 20 to a predetermined limit or more may reduce the lifespan of the organic light emitting diode 20.

본 발명은 동일한 휘도를 유지하면서 유기전계발광 소자로 공급되는 전류량을 감소시키는 기술을 제공한다.The present invention provides a technique for reducing the amount of current supplied to the organic light emitting device while maintaining the same brightness.

도 3은 동일한 면적으로 동일한 휘도를 발휘하는 서로 다른 구조의 유기전계발광 소자를 나타내는 도면이다.3 is a diagram illustrating organic light emitting diodes having different structures exhibiting the same luminance with the same area.

이하에서는 설명의 편의를 위해 면적 단위로 평방미터(m2)를, 전류 단위로 암페어(A)를 사용한다.Hereinafter, for convenience of description, square meters (m 2 ) are used as area units and amperes (A) as current units.

도 3의 (a)를 참조하면, 제1 유기전계발광 소자(10)는 전원(VDD1, 16)으로부터 공급되는 전류를 제어하는 트랜지스터(12) 및 2A2m2의 면적으로 이루어진 유기전계발광 다이오드(14)를 포함하고 있다.Referring to FIG. 3A, the first organic light emitting diode 10 includes an organic light emitting diode composed of a transistor 12 for controlling a current supplied from the power sources VDD1 and 16 and an area of 2A 2 m 2 . (14) is included.

2A2m2의 면적으로 이루어진 유기전계발광 다이오드(14)로는 2·IOLED(A)의 전류가 공급되고 있다.The organic electroluminescent diode 14 composed of an area of 2A 2 m 2 is supplied with a current of the 2 · I OLED (A).

유기전계발광 다이오드(14)의 특성에 따라 단위면적으로 공급되는 전류당 B(cd/A·m2)의 휘도가 발휘된다고 할 때, 유기전계발광 다이오드(14)와 제1 유기전계발광 소자(10)의 휘도는 다음과 같다.
When the luminance of B (cd / A · m 2 ) per current supplied to the unit area is exhibited according to the characteristics of the organic light emitting diode 14, the organic light emitting diode 14 and the first organic light emitting element ( The luminance of 10) is as follows.

< 수학식 2 ><Equation 2>

유기전계발광 다이오드(14)의 휘도 = B(cd/A·m2) x 2·IOLED(A/m2) = 2·B·IOLED(cd)Luminance of the organic electroluminescent diode 14 = B (cd / A · m 2 ) x 2 · I OLED (A / m 2 ) = 2 · B · I OLED (cd)

제1 유기전계발광 소자(10)의 휘도 = 유기전계발광 다이오드(14)의 휘도 = 2·B·IOLED(cd)
Luminance of the first organic electroluminescent element 10 = Luminance of the organic electroluminescent diode 14 = 2 · B · I OLED (cd)

도 3의 (b)를 참조하면, 제2 유기전계발광 소자(31)는 전원(VDD2, 38)으로부터 공급되는 전류를 제어하는 트랜지스터(32) 및 2A2m2의 면적을 평면상으로 둘로 분할되어 각각 1A2m2의 면적을 가진 두 개의 유기전계발광 다이오드(35, 36)를 포함하고 있다.Referring to FIG. 3B, the second organic electroluminescent element 31 divides the area of the transistor 32 and 2A 2 m 2 , which control the current supplied from the power sources VDD2 and 38, in two planes. And two organic light emitting diodes 35 and 36 each having an area of 1A 2 m 2 .

먼저, 트랜지스터(32)와 전기적으로 연결되어 있는 제1 유기전계발광 다이오드(35)로 IOLED(A)의 전류가 공급되고 있다. 제1 유기전계발광 다이오드(35)를 통과한 전류는 다시 직렬로 연결된 제2 유기전계발광 다이오드(36)로 전달되어 제2 유기전계발광 다이오드(36)로 IOLED(A)의 전류가 계속해서 공급되고 있다.First, the current of I OLED (A) is supplied to the first organic light emitting diode 35 electrically connected to the transistor 32. The current passing through the first organic electroluminescent diode 35 is transferred to the second organic electroluminescent diode 36 connected in series again so that the current of I OLED (A) continues to the second organic electroluminescent diode 36. It is supplied.

이때, 두 개의 유기전계발광 다이오드(35, 36)의 특성에 따라 단위면적으로 공급되는 전류당 B(cd/A·m2)의 휘도가 발휘된다고 하면, 각각의 유기전계발광 다이오드(35, 36)의 휘도와 제2 유기전계발광 소자(31)의 휘도는 다음과 같다.
In this case, if the luminance of B (cd / A · m 2 ) per current supplied to the unit area is exerted according to the characteristics of the two organic light emitting diodes 35 and 36, the organic light emitting diodes 35 and 36 are respectively provided. ) And the luminance of the second organic electroluminescent element 31 are as follows.

< 수학식 3 ><Equation 3>

제1 유기전계발광 다이오드(35)의 휘도 = B(cd/A·m2) x IOLED(A/m2) x 1(m2) = B·IOLED(cd)Luminance of the first organic light emitting diode 35 = B (cd / A · m 2 ) x I OLED (A / m 2 ) x 1 (m 2 ) = B · I OLED (cd)

제2 유기전계발광 다이오드(36)의 휘도 = B(cd/A·m2) x IOLED(A/m2) x 1(m2) = B·IOLED(cd)Luminance of the second organic electroluminescent diode 36 = B (cd / A · m 2 ) x I OLED (A / m 2 ) x 1 (m 2 ) = B · I OLED (cd)

제2 유기전계발광 소자(31)의 휘도 = 제1 유기전계발광 다이오드(36)의 휘도 + 제2 유기전계발광 다이오드(36)의 휘도 = 2·B·IOLED(cd)
Luminance of the second organic electroluminescent element 31 = Luminance of the first organic electroluminescent diode 36 + Luminance of the second organic electroluminescent diode 36 = 2 · B · I OLED (cd)

수학식 2와 수학식 3을 비교하면, 도 3의 (a)에 도시된 제1 유기전계발광 소자(10)와 도 3의 (b)에 도시된 제2 유기전계발광 소자(31)가 구조는 다르지만 동일한 휘도를 발휘하고 있는 것을 알 수 있다. 또한, 도 3의 (b)의 유기전계발광 다이오드(35, 36)는 도 3의 (a)의 유기전계발광 다이오드(14)를 평면상으로 분할한 후 직렬로 연결시킨 것으로 전체 면적상으로 두 구조 모두 동일한 면적을 가진다. 결국, 도 3의 (a)의 유기전계발광 소자(10)와 도 3의 (b)의 유기전계발광 소자(31)는 동일한 면적으로 동일한 휘도를 발휘한다.Comparing Equations 2 and 3, the first organic electroluminescent element 10 shown in FIG. 3A and the second organic electroluminescent element 31 shown in FIG. 3B have a structure. It is understood that they have the same brightness although different. In addition, the organic light emitting diodes 35 and 36 of FIG. 3B are formed by dividing the organic light emitting diodes 14 of FIG. The structures all have the same area. As a result, the organic electroluminescent element 10 of FIG. 3A and the organic electroluminescent element 31 of FIG. 3B exhibit the same luminance with the same area.

다만, 두 구조의 차이는 도 3의 (a)의 경우, 2·IOLED(A)의 전류가 유기전계발광 소자(10)로 공급되고 있고, 도 3의 (b)의 경우, IOLED(A)의 전류가 유기전계발광 소자(31)로 공급되고 있다는 것이다. 따라서, 도 3의 (b)에 해당되는 유기전계발광 소자(31) 구조를 가질 경우, 동일한 면적으로 동일한 휘도를 발휘하면서 전류량은 절반으로 줄일 수 있게 된다.
However, the difference between the two structures is that in (a) of FIG. 3, the current of the 2 · I OLED (A) is supplied to the organic electroluminescent element 10, and in the case of (b) of FIG. 3, the I OLED ( The current of A) is supplied to the organic electroluminescent element 31. Therefore, when the organic light emitting device 31 of FIG. 3B has the structure, the amount of current can be reduced by half while exhibiting the same luminance with the same area.

도 4는 본 발명의 실시예들에 따른 유기전계발광 소자를 모델링한 회로도이다.4 is a circuit diagram modeling an organic light emitting display device according to embodiments of the present invention.

도 4를 참조하면, 유기전계발광 소자(31)는 전원(VDD, 38)으로부터 공급되는 전류(1/2·IOLED) 혹은 전압(2·VOLED)을 제어하는 트랜지스터(32)와 둘로 분할된 유기전계발광 다이오드(35, 36)로 구성된 회로로 모델링될 수 있다.Referring to FIG. 4, the organic light emitting display device 31 is divided into two transistors 32 that control a current (1/2 · I OLED ) or a voltage (2 · V OLED ) supplied from a power source VDD, 38. It can be modeled as a circuit consisting of the organic light emitting diodes (35, 36).

트랜지스터(32)의 게이트 전극과 소스 전극 사이의 전압을 제어하면 유기전계발광 다이오드(35, 36)로 공급되는 전류(1/2·IOLED) 혹은 전압(2·VOLED)을 조절할 수 있게 되는데, 이때, 트랜지스터(32)에는 VTFT의 전압이 형성되고 유기전계발광 다이오드(35, 36)에는 2·VOLED의 전압이 형성되게 된다.By controlling the voltage between the gate electrode and the source electrode of the transistor 32, it is possible to adjust the current (1/2 · I OLED ) or voltage (2 · V OLED ) supplied to the organic light emitting diodes 35 and 36. At this time, the voltage of the V TFT is formed in the transistor 32 and the voltage of the 2V OLED is formed in the organic light emitting diodes 35 and 36.

유기전계발광 소자(31)에 형성되는 이러한 전류와 전압 관계로부터 유기전계발광 소자(31)에서 소비되는 전력을 계산하면 다음과 같다.
The electric power consumed in the organic electroluminescent element 31 is calculated from the relationship between the current and the voltage formed in the organic electroluminescent element 31 as follows.

< 수학식 4 ><Equation 4>

PTFT = 1/2 x IOLED x VTFT P TFT = 1/2 x I OLED x V TFT

POLED1 = 1/2 x IOLED x VOLED P OLED1 = 1/2 x I OLED x V OLED

POLED2 = 1/2 x IOLED x VOLED P OLED2 = 1/2 x I OLED x V OLED

POLED = POLED1 + POLED1 = IOLED x VOLED P OLED = P OLED1 + P OLED1 = I OLED x V OLED

PDEVICE = PTFT + POLED
P DEVICE = P TFT + P OLED

수학식 4를 참조하면, 유기전계발광 소자에서 소비되는 전력(PDEVICE)은 트랜지스터(32)에서 소비되는 전력(PTFT) 및 유기전계발광 다이오드(35, 36)에서 소비되는 전력(POLED)의 합으로 구성되고, 유기전계발광 다이오드(35, 36)에서 소비되는 전력(POLED)은 각각의 유기전계발광 다이오드에서 소비되는 전력의 합(POLED1 + POLED1)으로 구성된다.Referring to Equation 4, the power (P DEVICE ) consumed in the organic light emitting device is the power (P TFT ) consumed in the transistor 32 and the power (P OLED ) consumed in the organic electroluminescent diodes 35 and 36. The power P OLED consumed by the organic light emitting diodes 35 and 36 is composed of the sum of the power consumed by each organic light emitting diode (P OLED1 + P OLED1 ).

이때, 수학식 1과 수학식 4를 비교하면, 유기전계발광 다이오드에서의 소비전력(POLED = IOLED x VOLED)은 동일하나 도 4의 유기전계발광 소자 구조에서 트랜지스터(32)의 소비전력(PTFT = 1/2 x IOLED x VTFT)이 도 1의 유기전계발광 소자 구조에서 트랜지스터(12)의 소비전력(PTFT = IOLED x VTFT)의 절반으로 감소한 것을 확인할 수 있다.At this time, comparing Equation 1 and Equation 4, the power consumption (P OLED = I OLED x V OLED ) in the organic light emitting diode is the same, but the power consumption of the transistor 32 in the organic light emitting device structure of FIG. It can be seen that (P TFT = 1/2 x I OLED x V TFT ) is reduced to half of the power consumption (P TFT = I OLED x V TFT ) of the transistor 12 in the organic light emitting device structure of FIG. 1.

따라서, 도 4의 본 발명의 실시예에 따른 회로 모델을 가지는 유기전계발광 소자(31)는 도 1을 참조하여 설명한 유기전계발광 소자(10)에 비해 트랜지스터의 소비전력을 줄여 유기전계발광 소자 전체의 소비전력을 저감시키게 된다.Therefore, the organic light emitting diode 31 having the circuit model according to the exemplary embodiment of FIG. 4 reduces the power consumption of the transistor as compared to the organic light emitting diode 10 described with reference to FIG. 1. The power consumption of the is reduced.

도 4에서는 설명의 편의를 위해, 유기전계발광 다이오드가 둘로 분할된 구조를 일예로 도시하였으나 본 발명은 이로 제한되는 것은 아니며 유기전계발광 다이오드는 셋 이상으로 분할될 수 있다. 유기전계발광 다이오드가 더 많은 횟수로 분할될 경우, 유기전계발광 다이오드로 공급되는 전류가 더 감소하여 트랜지스터의 소비전력을 더 감소시킬 수 있고, 이를 통해 전체 유기전계발광 소자의 소비전력이 더 낮아지는 효과가 있다.
In FIG. 4, for convenience of description, a structure in which an organic light emitting diode is divided into two is illustrated as an example, but the present invention is not limited thereto, and the organic light emitting diode may be divided into three or more. When the organic light emitting diode is divided into a larger number of times, the current supplied to the organic light emitting diode is further reduced to further reduce the power consumption of the transistor, thereby lowering the power consumption of the entire organic light emitting device. It works.

이하에서는 도 4를 참조하여 설명한 회로로 모델링될 수 있는 유기전계발광 소자 및 이러한 유기전계발광 소자를 포함하는 표시장치의 실시예들에 대해 설명한다.
Hereinafter, embodiments of an organic light emitting display device that can be modeled by the circuit described with reference to FIG. 4 and a display device including the organic light emitting display device will be described.

<제1 <First 실시예Example >>

도 5는 제1 실시예에 따른 하나의 유기전계발광 소자를 포함하는 유기전계발광 표시장치의 개략적인 평면도이고, 도 6은 도 5의 I-I’를 절단한 유기전계발광 소자의 개략적인 단면도이다.FIG. 5 is a schematic plan view of an organic light emitting display device including one organic light emitting display device according to a first embodiment, and FIG. 6 is a schematic cross-sectional view of the organic light emitting display taken along line II ′ of FIG. 5. to be.

유기전계발광 표시장치는 다수의 배선 라인을 포함할 수 있으며, 도 5를 참조하면, 다수의 배선 라인은 기판(100) 상에 제1 방향(도 5에서 가로방향)으로 게이트 신호를 전달하는 게이트 라인(101)과 제2 방향(도 5에서 세로방향)으로 서로 이격하여 데이터 신호 전달용 데이터 라인(102)과 고전압전원 공급용 전원 라인(104)을 포함할 수 있다. 이때, 전원 라인(104)은 게이트 라인(101)과 이격하며 나란히 형성될 수도 있다. 게이트 라인(101)은 기판(100) 상에서 가로방향으로 게이트 패드(미도시)까지 길게 연장되어 있고, 데이터 라인(102)은 기판(100) 상에서 세로방향으로 데이터 패드(미도시)까지 길게 연장되어 있다.The organic light emitting display device may include a plurality of wiring lines, and referring to FIG. 5, the plurality of wiring lines may include a gate for transmitting a gate signal on a substrate 100 in a first direction (a horizontal direction in FIG. 5). The line 101 may include a data line 102 for transmitting data signals and a power line 104 for supplying high voltage power spaced apart from each other in a second direction (vertical direction in FIG. 5). In this case, the power line 104 may be formed to be spaced apart from the gate line 101 side by side. The gate line 101 extends in the horizontal direction to the gate pad (not shown) on the substrate 100, and the data line 102 extends in the longitudinal direction to the data pad (not shown) on the substrate 100. have.

게이트 라인(101), 데이터 라인(102) 및 전원 라인(104)은 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 다층 구조를 가질 수 있다.The gate line 101, the data line 102, and the power line 104 may be formed of a metal material having low resistance, for example, copper (Cu), copper alloy, aluminum (Al), aluminum alloy (AlNd), and molybdenum ( By depositing one or more materials selected from Mo) and molybdenum alloys (MoTi) may have a single layer or multilayer structure.

유기전계발광 표시장치는 게이트 라인(101)과 데이터 라인(102)의 교차로 정의된 화소 영역에서 전극과 유기층을 포함하고 있으면서 기판(100) 상에 형성된 트랜지스터로부터 공급되는 전류에 따라 발광하는 유기전계발광 소자를 포함한다.The organic light emitting display device includes an electrode and an organic layer in a pixel region defined by the intersection of the gate line 101 and the data line 102 and emits light according to a current supplied from a transistor formed on the substrate 100. It includes an element.

유기전계발광 소자는 게이트 라인(101)에 게이트 전극(106a)이 연결되고 데이터 라인(102)에 일단(106b)이 연결되며 제1 노드(108)에 타단(106c)이 연결된 스위칭 트랜지스터(106)와, 제1 노드(108)에 게이트 전극(116)이 연결되고 전원 라인(104)에 일단(122)이 연결된 구동 트랜지스터(110)와, 전원 라인(104)과 제1 노드(108) 사이에 연결된 커패시터(109)를 포함할 수 있다.The organic light emitting display device has a switching transistor 106 having a gate electrode 106a connected to the gate line 101, one end 106b connected to the data line 102, and the other end 106c connected to the first node 108. And a driving transistor 110 having a gate electrode 116 connected to the first node 108 and one end 122 connected to the power line 104, and between the power line 104 and the first node 108. It may include a capacitor 109 connected.

또한, 유기전계발광 소자는 하나의 화소가 둘로 분할되어 형성된 제1 서브 화소와 제2 서브 화소를 포함할 수 있다. 제1 서브 화소는 제1 전극(132), 제2 전극(170, 도 6 참조) 및 제1 전극(132)과 제2 전극(170) 사이에 위치한 제1 유기층(160, 도 6 참조)을 포함하고 있고, 제2 서브 화소는 제3 전극(134), 제4 전극(175, 도 6 참조) 및 제3 전극(134)과 제4 전극(175, 도 6 참조) 사이에 위치한 제2 유기층(162, 도 6 참조)을 포함하고 있다.In addition, the organic light emitting diode may include a first sub pixel and a second sub pixel formed by dividing one pixel into two. The first sub pixel includes the first electrode 132, the second electrode 170 (see FIG. 6), and the first organic layer 160 (see FIG. 6) positioned between the first electrode 132 and the second electrode 170. The second sub-pixel includes a third electrode 134, a fourth electrode 175 (see FIG. 6), and a second organic layer disposed between the third electrode 134 and the fourth electrode 175 (see FIG. 6). (162, see FIG. 6).

전기적 연결 관계에 있어서, 제1 서브 화소의 제1 전극(132)은 구동 트랜지스터(110)의 타단(124)과 연결되어 있고, 제1 서브 화소의 제2 전극(170)은 제2 서브 화소의 제3 전극(134)과 연결되어 있다. 또한, 제2 서브 화소의 제4 전극(175)은 공통전극(미도시)과 전기적으로 연결되어 있다.In the electrical connection relationship, the first electrode 132 of the first sub pixel is connected to the other end 124 of the driving transistor 110, and the second electrode 170 of the first sub pixel is connected to the second sub pixel. It is connected to the third electrode 134. In addition, the fourth electrode 175 of the second sub pixel is electrically connected to the common electrode (not shown).

전술한 제1 실시예에서는 두 개의 트랜지스터들과 하나의 캐패시터를 포함하는 2T1C 화소 구조를 바탕으로 설명하나, 본 발명은 이로 제한되지 않고 화소 구조는 두 개 이상의 트랜지스터와 하나 이상의 캐패시터를 포함하는 모든 경우를 포괄한다.Although the first embodiment described above is based on a 2T1C pixel structure including two transistors and one capacitor, the present invention is not limited thereto and the pixel structure includes all cases including two or more transistors and one or more capacitors. Encompasses

유기전계발광 표시장치의 전기적 기능을 살펴보면, 먼저, 스위칭 트랜지스터(106)는 게이트 라인(101)을 통해 공급되는 게이트 신호에 의해 턴온되어 데이터 라인(102)을 통해 공급되는 데이터 신호를 구동 트랜지스터(110)의 게이트 전극(116)으로 전달하는 기능을 수행한다. 그리고 커패시터(109)는 스위칭 트랜지스터(106)를 통해 공급되는 데이터 신호를 저장하여 구동 트랜지스터(110)가 일정 시간 이상 턴온상태를 유지하도록 한다. 또한, 구동 트랜지스터(110)는 커패시터(109)에 저장된 데이터 신호에 대응하여 구동한다. 구동 트랜지스터(110)는 데이터 신호에 대응하여 제1 서브 화소 및 제2 서브 화소로 공급되는 구동전류 혹은 구동전압을 제어하여 제1 서브 화소 및 제2 서브 화소의 휘도를 조절하게 된다.Referring to the electrical function of the organic light emitting display device, first, the switching transistor 106 is turned on by a gate signal supplied through the gate line 101 and supplies a data signal supplied through the data line 102 to the driving transistor 110. ) To the gate electrode 116. The capacitor 109 stores the data signal supplied through the switching transistor 106 to allow the driving transistor 110 to be turned on for a predetermined time. In addition, the driving transistor 110 drives in response to the data signal stored in the capacitor 109. The driving transistor 110 controls the driving current or the driving voltage supplied to the first sub pixel and the second sub pixel in response to the data signal to adjust the luminance of the first sub pixel and the second sub pixel.

구동 트랜지스터(110)가 구동되면, 제1 서브 화소와 제2 서브 화소는 전원 라인(104)을 통해 공급되는 전류에 의해 발광한다. 구동 트랜지스터(110)를 통해 공급되는 구동전류는 먼저 제1 서브 화소의 제1 전극(132)으로 전달되어 제1 유기층(160)을 통해 흐르면서 제1 서브 화소를 발광시킨다. 그리고, 제1 서브 화소의 제2 전극(170)으로 흘러나오는 전류는 다시 제2 서브 화소의 제3 전극(134)으로 전달되어 제2 유기층(162) 및 제4 전극(175)을 통해 흐르면서 제2 서브 화소를 발광시키게 된다. 제2 서브 화소의 제4 전극(175)으로 흐르는 전류는 최종적으로 공통전극(미도시)으로 흘러나가게 된다.When the driving transistor 110 is driven, the first sub pixel and the second sub pixel emit light by a current supplied through the power supply line 104. The driving current supplied through the driving transistor 110 is first delivered to the first electrode 132 of the first sub pixel to flow through the first organic layer 160 to emit light of the first sub pixel. The current flowing into the second electrode 170 of the first sub pixel is transferred to the third electrode 134 of the second sub pixel and flows through the second organic layer 162 and the fourth electrode 175. 2 sub-pixels are made to emit light. The current flowing to the fourth electrode 175 of the second sub pixel finally flows to the common electrode (not shown).

도 6을 참조하여 유기전계발광 소자에 대하여 단층 구조를 중심으로 설명한다.Referring to FIG. 6, the organic light emitting diode will be described based on a single layer structure.

기판(100) 상에는 구동 트랜지스터(110)의 소스 영역(112b), 채널 영역(112a) 및 드레인 영역(112c)을 포함하는 반도체층(112)이 형성되어 있다.The semiconductor layer 112 including the source region 112b, the channel region 112a, and the drain region 112c of the driving transistor 110 is formed on the substrate 100.

기판(100)과 반도체층(112) 상에는 버퍼층(미도시)이 더 형성될 수 있다. 이때 버퍼층은 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달 속도를 조절함으로써 후공정에서 형성될 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역할을 할 수 있다.A buffer layer (not shown) may be further formed on the substrate 100 and the semiconductor layer 112. In this case, the buffer layer may serve to prevent diffusion of moisture or impurities generated from the substrate 100 or to control crystallization of the semiconductor layer to be formed in a later process by adjusting the heat transfer rate during crystallization.

반도체층(112)은 P형 불순물 또는 N형 불순물을 도핑하여 소오스 영역(112b) 및 드레인 영역(112c)을 형성하고, 이와 동시에 소오스 영역(112b) 및 드레인 영역(112c) 사이에 개재된 채널영역(112a)을 정의할 수 있다. P타입 트랜지스터의 경우는 도핑되는 불순물로 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등의 3족의 원소가 사용될 수 있으며, N타입 트랜지스터의 경우는 도핑되는 불순물로 인(P), 비소(As) 및 안티몬(Sb) 등의 5족의 원소가 사용될 수 있다. P타입의 트랜지스터는 캐리어로서 정공이 이용되며, N타입의 트랜지스터는 캐리어로서 전자가 이용된다. 구동 트랜지스터(110)의 타입에 따라 유기전계발광 소자의 회로 모델이 달라질 수 있다. 도 3의 실시예는 P타입 트랜지스터가 적용된 경우의 회로 모델이다.The semiconductor layer 112 is doped with a P-type impurity or an N-type impurity to form a source region 112b and a drain region 112c, and at the same time, a channel region interposed between the source region 112b and the drain region 112c. 112a can be defined. In the case of a P-type transistor, an element of Group 3, such as boron (B), aluminum (Al), gallium (Ga), and indium (In), may be used as an impurity to be doped. In the case of an N-type transistor, an impurity to be doped Elements of group 5, such as phosphorus (P), arsenic (As), and antimony (Sb), can be used. Holes are used as carriers for P-type transistors, and electrons are used for carriers for N-type transistors. The circuit model of the organic light emitting display device may vary depending on the type of the driving transistor 110. 3 is a circuit model when the P-type transistor is applied.

반도체층(112)이 형성된 기판(100) 상에 게이트 절연막(114)이 형성되어 있다. 게이트 절연막(114)은 무기절연물질, 예를 들면 산화실리콘, 질화실리콘 또는 이들의 다중층으로부터 선택된 하나일 수 있다. 게이트 절연막(114) 상에는 반도체층(112)과 대응되는 위치에 게이트 전극(116)이 형성되어 구동 트랜지스터(110)를 구성하게 된다. 게이트 전극(116)이 형성될 때, 게이트 라인(101, 118)도 함께 형성될 수 있다.The gate insulating layer 114 is formed on the substrate 100 on which the semiconductor layer 112 is formed. The gate insulating layer 114 may be one selected from an inorganic insulating material, for example, silicon oxide, silicon nitride, or multiple layers thereof. The gate electrode 116 is formed on the gate insulating layer 114 to correspond to the semiconductor layer 112 to form the driving transistor 110. When the gate electrode 116 is formed, the gate lines 101 and 118 may also be formed together.

한편, 게이트 전극(116) 상에는 무기절연물질, 예를 들면 질화실리콘(SiNx)으로 이루어지며, 일정 두께 예를 들어 6000Å 내지 8000Å 정도의 두께를 갖는 층간절연막(120)이 형성되어 있다. 이때, 층간절연막(120)에는 반도체층(112)의 채널 영역(112a) 양측면에 위치한 소스 영역(112b) 및 드레인 영역(112c)을 노출시키는 반도체층(112) 콘택홀이 구비되고 있다. 또한, 층간절연막(120) 상에는 금속물질로 이루어지며, 콘택홀을 통해 노출된 소스/드레인 영역(112b, 112c)과 각각 전기적으로 접촉하는 소스 전극(122) 및 드레인 전극(124)이 형성되어 있다.On the other hand, on the gate electrode 116, an interlayer insulating film 120 made of an inorganic insulating material, for example, silicon nitride (SiNx), and having a predetermined thickness, for example, about 6000 kV to 8000 kPa, is formed. In this case, the interlayer insulating layer 120 is provided with a contact hole of the semiconductor layer 112 exposing the source region 112b and the drain region 112c located on both sides of the channel region 112a of the semiconductor layer 112. In addition, a source electrode 122 and a drain electrode 124 formed of a metal material and electrically contacting the source / drain regions 112b and 112c exposed through the contact hole are formed on the interlayer insulating layer 120. .

소스 전극(122) 및 드레인 전극(124)이 형성된 구동 트랜지스터(110) 상에는 보호층(130)이 위치한다. 이때 보호층(130)에는 구동 트랜지스터(110)의 소스 전극(122) 또는 드레인 전극(124)을 노출시키는 콘택홀(혹은 비아홀, 도 8a의 131 참조)이 형성되어 있다.The passivation layer 130 is positioned on the driving transistor 110 on which the source electrode 122 and the drain electrode 124 are formed. In this case, a contact hole (or a via hole (see 131 of FIG. 8A)) exposing the source electrode 122 or the drain electrode 124 of the driving transistor 110 is formed in the protection layer 130.

보호층(130)은 무기절연물질인 실리콘 산화막, 실리콘 질화막 또는 실리게이트 온 글래스(silicate on glass) 중에서 선택되는 어느 하나 또는 유기절연물질인 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중에서 선택되는 어느 하나로 형성되거나 이들의 다층구조로 형성될 수도 있다.The protective layer 130 may be any one selected from an inorganic insulating material, a silicon oxide film, a silicon nitride film, or a silicate on glass, or an organic insulating material, polyimide, or benzocyclobutene series resin. ) Or acrylate (acrylate) or may be formed in a multi-layered structure thereof.

한편, 보호층(130)은 화소영역에 대응하는 위치에 칼라필터(미도시)를 포함할 수도 있다. 이 칼라필터는 화소 영역에 형성된 제1 서브 화소 또는 제2 서브 화소의 색을 다른 색으로 색변환하는 물질을 포함할 수 있다. 예를 들어 제1 서브 화소 또는 제2 서브 화소가 백색 발광하는 경우 보호층(130)에 형성된 칼라필터가 해당 화소의 색으로 변환하는 색변환 물질을 포함하여 원하는 색으로 변환할 수 있다. 다른 예를 들어 제1 서브 화소 또는 제2 서브 화소가 청색 발광하는 경우 칼라필터가 적색이나 녹색으로 색변환할 수 있다. 제1 서브 화소 또는 제2 서브 화소가 청색으로 표시되어야 할 경우 별도의 칼라필터를 포함하지 않고 그대로 청색으로 표시할 수도 있다. 본 명세서에서 원발광색을 그대로 외부로 표시하는 것도 넓은 의미의 색변환으로 해석할 수 있다.Meanwhile, the protective layer 130 may include a color filter (not shown) at a position corresponding to the pixel area. The color filter may include a material for converting colors of the first sub-pixel or the second sub-pixel formed in the pixel region into another color. For example, when the first sub-pixel or the second sub-pixel emits white light, the color filter formed on the passivation layer 130 may be converted into a desired color, including a color conversion material that converts the color of the pixel. As another example, when the first sub-pixel or the second sub-pixel emits blue light, the color filter may convert color to red or green. When the first sub pixel or the second sub pixel is to be displayed in blue, the first sub pixel or the second sub pixel may be displayed in blue without being included in a separate color filter. In the present specification, displaying the primary emission color as it is can be interpreted as color conversion in a broad sense.

전술한 예에서, 칼라필터가 화소와 기판(100) 사이인 보호층(130)에 형성되는 것을 예로 들어 설명하였으나, 칼라필터는 화소 상(예를 들어 기판과 봉지필름 사이 또는 봉지기판 내)에 위치할 수도 있다. 이때, 제1 서브 화소와 제2 서브 화소를 포함하는 화소의 발광은 상측에 위치하는 칼라필터 방향으로 이루어진다.In the above example, the color filter is formed on the protective layer 130 between the pixel and the substrate 100 as an example, but the color filter is disposed on the pixel (for example, between the substrate and the encapsulation film or in the encapsulation substrate). It may be located. In this case, the light emission of the pixel including the first sub-pixel and the second sub-pixel is performed in the direction of the color filter positioned on the upper side.

한편, 도 5 및 도 6의 실시예에서는 폴리실리콘을 반도체층(112)으로 하여 3족 또는 5족 원소가 도핑된 소스 영역(112b) 및 드레인 영역(112c)을 포함하는 탑 게이트 타입을 갖는 구동 트랜지스터(110)를 도시하고 있으나, 다른 예로서 순수 및 불순물 비정질 실리콘 또는 산화물반도체를 반도체층으로 하는 바텀 게이트 타입의 구동 트랜지스터가 형성될 수도 있다. 다만, 본 발명이 이러한 특정 구동 트랜지스터 구조로 한정되는 것은 아니다.Meanwhile, in the embodiments of FIGS. 5 and 6, the polysilicon is a semiconductor layer 112, and the driving has a top gate type including a source region 112b and a drain region 112c doped with Group 3 or Group 5 elements. Although the transistor 110 is shown, as another example, a bottom gate type driving transistor including pure and impurity amorphous silicon or an oxide semiconductor as a semiconductor layer may be formed. However, the present invention is not limited to this specific driving transistor structure.

도 6을 계속해서 참조하면, 보호층(130) 상에는 제1 서브 영역(180)에서 구동 트랜지스터(110)의 소스 전극(122) 혹은 드레인 전극(124)과 콘택홀을 통해 접촉되는 제1 전극(132)이 형성되어 있고, 제2 서브 영역(182)에서 제1 전극(132)과 이격되어 제3 전극(134)이 형성되어 있다.Referring to FIG. 6, the first electrode contacting the source electrode 122 or the drain electrode 124 of the driving transistor 110 through a contact hole in the first sub-region 180 on the protective layer 130. 132 is formed, and the third electrode 134 is formed to be spaced apart from the first electrode 132 in the second sub-region 182.

제1 전극(132) 및 제3 전극(134)은 구동 트랜지스터(110)가 P타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 비교적 크며 투명한 도전성 물질, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb와 같은 금속과 산화물의 조합; 폴리(3-메틸티오펜), 폴리[3,4-(에틸렌-1,2-디옥시)티오펜](PEDT), 폴리피롤 및 폴리아닐린과 같은 전도성 고분자 등으로 이루어질 수 있다. 한편, 제1전극(132)과 및 제3전극(134)은 탄소나노튜브, 그래핀, 은나노와이어, 투명전도성산화물 등일 수도 있다.
When the driving transistor 110 is a P type, the first electrode 132 and the third electrode 134 have a relatively large work function value to serve as an anode electrode and have a transparent conductive material such as indium-tin-oxide ( ITO) or a metal oxide such as indium-zinc-oxide (IZO), a combination of metal and oxide such as ZnO: Al or SnO2: Sb; Conductive polymers such as poly (3-methylthiophene), poly [3,4- (ethylene-1,2-dioxy) thiophene] (PEDT), polypyrrole and polyaniline, and the like. The first electrode 132 and the third electrode 134 may be carbon nanotubes, graphene, silver nanowires, transparent conductive oxides, or the like.

유기전계발광 소자가 탑 에미션 방식일 경우, 반사효율 향상을 위해 제1 전극(132) 및 제3 전극(134) 하부에 반사효율이 우수한 금속물질, 예를 들면 알루미늄(Al) 또는 은(Ag)으로써 반사판(미도시)이 보조전극으로 더 형성될 수도 있다.When the organic light emitting device is a top emission method, a metal material having excellent reflection efficiency, for example, aluminum (Al) or silver (Ag) under the first electrode 132 and the third electrode 134 to improve reflection efficiency. The reflection plate (not shown) may be further formed as an auxiliary electrode.

한편, 구동 트랜지스터(110)가 N타입인 경우, 제1 전극(132) 및 제3 전극(134)은 캐소드 전극으로 기능하도록 일함수 값이 비교적 작은 금속물질, 예를 들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나 이상의 물질로 이루어질 수 있다. 유기전계발광 소자가 탑 에미션 방식일 경우, 제1 전극(132) 및 제3 전극(134)이 일정 두께, 예를 들어 500A(옴스트롱) 이상의 두께를 갖도록 형성하면 투과도가 거의 0%에 가깝게 되어 별도의 반사판을 구비할 필요가 없다.On the other hand, when the driving transistor 110 is of the N type, the first electrode 132 and the third electrode 134 is a metal material having a relatively small work function value, such as aluminum (Al), aluminum to function as a cathode electrode It may be made of any one or more of alloys, silver (Ag), magnesium (Mg), gold (Au). When the organic light emitting device is a top emission type, when the first electrode 132 and the third electrode 134 are formed to have a predetermined thickness, for example, a thickness of 500 A (Om Strong) or more, the transmittance is almost 0%. There is no need to provide a separate reflector.

전술한 예에서 구동 트랜지스터(110)가 P타입인 경우, 제1 전극(132) 및 제3 전극(134)이 애노드의 역할을 하는 것으로 설명하고, 구동 트랜지스터(110)가 N타입인 경우, 제1 전극(132) 및 제3 전극(134)이 캐소드의 역할을 하는 것으로 설명하였으나, 본 발명이 이로 제한되는 것은 아니다. 유기전계발광 소자의 회로 모델 설계 방법에 따라 보호층(130)을 사이에 두고 P타입의 구동 트랜지스터(110) 상에 형성되는 제1 전극(132) 및 제3 전극(134)이 캐소드로 기능할 수 있다. 이때, 제1 전극(132)은 P타입 구동 트랜지스터(110)의 소스 전극과 전기적으로 접촉할 수 있다.In the above example, when the driving transistor 110 is P type, the first electrode 132 and the third electrode 134 are described as acting as an anode, and when the driving transistor 110 is N type, Although the first electrode 132 and the third electrode 134 have been described as serving as a cathode, the present invention is not limited thereto. According to the circuit model design method of the organic light emitting display device, the first electrode 132 and the third electrode 134 formed on the P-type driving transistor 110 with the protective layer 130 therebetween may function as a cathode. Can be. In this case, the first electrode 132 may be in electrical contact with the source electrode of the P-type driving transistor 110.

제1 전극(132) 및 제3 전극(134)의 가장자리에는 절연구조물(또는 화소정의막, 화소구분부)인 뱅크(150) 혹은 뱅크(150)/격벽(140)이 형성되어 있다. 이하 절연구조물인 뱅크(150)/격벽(140)의 위치 및 형상, 넓이, 두께를 예시적으로 설명하나 본 발명은 이에 제한되지 않는다.At the edges of the first electrode 132 and the third electrode 134, a bank 150 or a bank 150 / partition wall 140, which is an insulating structure (or a pixel defining layer or pixel division part), is formed. Hereinafter, the location, shape, width, and thickness of the bank 150 / partition wall 140, which is an insulating structure, will be exemplarily described, but the present invention is not limited thereto.

구체적으로 하나의 화소 영역이 둘로 분할된 제1 서브 영역(180)과 제2 서브 영역(182)에는 제1 서브 화소의 제1 전극(132)과 제2 서브 화소의 제3 전극(134)의 가장자리 상에 형성되는 절연구조물로서의 뱅크(150)가 위치한다.In detail, the first sub-region 180 and the second sub-region 182 in which one pixel region is divided into two parts of the first electrode 132 of the first sub pixel and the third electrode 134 of the second sub pixel. The bank 150 as an insulating structure formed on the edge is located.

일반적으로 화소 영역을 정의하기 위해 스위칭 트랜지스터, 구동 트랜지스터 그리고 각종 배선들이 형성된 비 발광영역과 유기전계발광 다이오드가 형성되는 발광 영역을 구분하는 뱅크를 형성한다. 뱅크는 각종 트랜지스터 및 각종 배선들이 형성되어 표면이 매끄럽지 못하고, 울퉁불퉁하게 단차가 형성된 표면 위에 유기막을 형성할 경우, 단차진 부분에서 유기물이 열화되는 것을 방지하기 위한 것이다. 즉, 스위칭 트랜지스터, 구동 트랜지스터 및 각종 배선들이 형성된 비 발광영역과, 평탄한 기판 위에 단순히 박막들만 적층되어 평탄한 발광 영역을 구분하기 위해 비 발광 영역 위에 뱅크가 형성된다.In general, to define a pixel area, a bank is formed to distinguish a non-light emitting area in which a switching transistor, a driving transistor, and various wirings are formed from a light emitting area in which an organic light emitting diode is formed. The bank is intended to prevent deterioration of the organic material in the stepped portion when various transistors and various wirings are formed so that the surface is not smooth and the organic film is formed on the unevenly formed stepped surface. That is, a bank is formed on the non-light emitting area to distinguish the flat light emitting area by only stacking thin films on the flat substrate and the non-light emitting area where the switching transistor, the driving transistor, and various wirings are formed.

뱅크(150)는 가장자리에서 정테이퍼 형상으로 형성될 수 있다. 이는 제1 전극(132) 및 제3 전극(134) 상에 형성되는 유기층 및 금속층이 뱅크(150)의 정테이퍼진 형상으로 인해 단차지지 않고 형성되도록 한다. 이렇게 유기층 및 금속층이 단차지지 않게 형성되는 경우, 스텝 커버리지(Step Coverage)가 좋아진다.The bank 150 may be formed in a tapered shape at the edge. This allows the organic layer and the metal layer formed on the first electrode 132 and the third electrode 134 to be formed without stepping due to the tapered shape of the bank 150. When the organic layer and the metal layer are formed so as not to be stepped, the step coverage is improved.

뱅크(150)는 질화막(SiNx), 실리콘 산화막(SiO2)과 같은 무기절연물질 또는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)와 같은 유기절연물질로 이루어질 수 있다.The bank 150 may be made of an inorganic insulating material such as a nitride film (SiNx), a silicon oxide film (SiO 2 ), or an organic insulating material such as benzocyclobutene or acrylic resin.

제1 서브 영역(180)에 위치하는 제1 격벽(140a)과 인접해 있는 제1 뱅크(150a)는 하부면이 제1 전극(132) 상에 위치하고, 제1 서브 영역(180)에서 제1 격벽(140a)과 인접하지 않는 제2 뱅크(150b)는 하부면이 제1 전극(132)의 테두리를 감싸도록 형성된다.A lower surface of the first bank 150a adjacent to the first partition wall 140a positioned in the first subregion 180 is located on the first electrode 132, and the first subregion 180 includes the first bank 150a. The second bank 150b that is not adjacent to the partition wall 140a is formed such that its lower surface surrounds the edge of the first electrode 132.

제2 서브 영역(182)에서 제1 서브 영역(180)과의 경계(187)와 접해 있는 제2 격벽(140b)과 인접하는 제3 뱅크(150c)는 하부면이 제3 전극(134) 상에 위치하고, 제2 서브 영역(182)에서 제2 격벽(140b)과 인접하지 않는 제4 뱅크(150d)는 하부면이 제3 전극(134)의 테두리를 감싸도록 형성된다.The third bank 150c adjacent to the second partition wall 140b, which is in contact with the boundary 187 of the second subregion 182 in the second subregion 182, has a lower surface on the third electrode 134. The fourth bank 150d positioned at the second sub-region 182 and not adjacent to the second partition wall 140b is formed so that the lower surface surrounds the edge of the third electrode 134.

제1 전극(132) 및 제3 전극(134)의 가장자리 중 일부에는 격벽(140)이 위치한다. 제1 서브 영역(180)에서 제1 격벽(140a)은 제1 전극(132)의 가장자리에 형성되되, 제2 서브 영역(182)과 경계를 이루는 방향에서는 형성되지 않는다. 제1 격벽(140a)의 하부면은 제1 전극(132)의 가장자리를 감싸도록 형성된다.The partition wall 140 is positioned at some of the edges of the first electrode 132 and the third electrode 134. In the first sub region 180, the first partition wall 140a is formed at an edge of the first electrode 132, but is not formed in a direction bordering the second sub region 182. The lower surface of the first partition wall 140a is formed to surround the edge of the first electrode 132.

제2 서브 영역(182)에서 제1 서브 영역(180)과의 경계(187)와 접해 있는 부분에는 제2 격벽(140b)이 위치한다. 제2 격벽(140b)의 하부면은 제3 전극(134) 상에 위치한다.The second partition wall 140b is positioned at a portion of the second subregion 182 that contacts the boundary 187 of the first subregion 180. The lower surface of the second partition wall 140b is positioned on the third electrode 134.

격벽(140)은 측면에서 적어도 일부가 역테이퍼진 구조를 가지고 있다. 측면의 역테이퍼진 형상으로 인해 격벽(140)의 하부면 외곽으로 수직 입사물에 대한 음영 구역(189)이 형성된다. 이러한 구조에서 격벽(140) 상부면에 증착 입자를 수직 열증착시키면 증착물은 격벽(140)이 마스크 역할을 하여 음영 구역(189)과 경계를 공유하면서 경계 외곽에 쌓이게 되고 음영 구역(189) 내로는 증착되지 않는다.The partition wall 140 has a structure in which at least part of the partition wall is tapered in reverse. The inverse tapered shape on the side forms a shaded region 189 for the vertical incidence outside the bottom surface of the partition wall 140. In such a structure, when the deposition particles are vertically thermally deposited on the upper surface of the partition wall 140, the deposits are stacked outside the boundary while the partition wall 140 serves as a mask and shares a boundary with the shadow area 189, and into the shadow area 189. It is not deposited.

격벽(140)은, 일 예로서, 보호층(130)과 제1 전극(132) 및 제 3전극(134) 상에 감광성 물질을 스핀코팅법으로 도포하고, 감광성 물질 상에 차단부, 반투과부 및 투과부로 이루어진 하프톤 마스크를 위치시킨 후, 노광 및 현상하는 공정을 거치면 전술한 바와 같은 역테이퍼 형상(역상구조)를 가질 수 있다. 이때, 격벽(140)은 감광성 물질로 아크릴계 수지, 폴리이미드계 수지 또는 폴리에스테르계 수지로 이루어진 군에서 선택된 하나를 사용할 수 있다.As an example, the partition wall 140 may be formed by spin coating a photosensitive material on the protective layer 130, the first electrode 132, and the third electrode 134, and may include a blocking part and a semi-transmissive part on the photosensitive material. And a halftone mask formed of a transmissive portion, and then subjected to a process of exposing and developing to have an inverse taper shape (reverse phase structure) as described above. In this case, the partition wall 140 may use one selected from the group consisting of acrylic resin, polyimide resin, or polyester resin as the photosensitive material.

한편, 제1 전극(132) 상에 위치하는 제1 격벽(140a)은 하부면이 제1 전극(132)의 가장자리를 감싸도록 형성되어 제1 전극(132)이 제1 격벽(140a) 외부로 노출되지 않게 하고, 제3 전극(134) 상에 위치하는 제2 격벽(140b)은 하부면이 제3 전극(134) 상에 위치하여 역테이퍼진 구조의 하부에서 제3 전극(134)의 단부가 노출되고 이렇게 노출된 제3 전극(134)의 단부로 제2 전극(170)이 접촉할 수 있도록 한다.On the other hand, the first partition wall 140a disposed on the first electrode 132 is formed such that its lower surface surrounds the edge of the first electrode 132 so that the first electrode 132 is outside the first partition wall 140a. The second partition wall 140b is disposed on the third electrode 134 so that the lower surface thereof is disposed on the third electrode 134 so that the end surface of the third electrode 134 is lower than the reverse tapered structure. Is exposed and allows the second electrode 170 to contact the exposed end of the third electrode 134.

도 6에서, 격벽(140)의 일측면에 인접하여 뱅크(150a, 150c)가 격벽(140)의 하부에 주로 위치하며, 또한 일부는 격벽(140)의 상부면 상에 위치하는 실시예를 도시하고 있는데, 본 발명이 이러한 구조로 제한되는 것은 아니며 다른 실시예로서 뱅크(150)는 스템 커버리지 효과를 유지하면서 소자의 전체 두께가 두꺼워 지지 않도록 격벽(150)의 높이보다 일정한 정도, 예를 들어, 1/3 내지 1/4배 정도 얇게 형성될 수 있다.In FIG. 6, an embodiment in which banks 150a and 150c are mainly located at the bottom of the partition 140 adjacent to one side of the partition wall 140, and a portion thereof is located on the upper surface of the partition wall 140 is shown. However, the present invention is not limited to such a structure, and as another embodiment, the bank 150 may have a certain degree, for example, higher than the height of the partition wall 150 while maintaining the stem coverage effect so that the overall thickness of the device is not thickened. 1/3 to 1/4 times thinner may be formed.

뱅크(150)/격벽(140)이 형성된 제1 전극(132) 상에는 발광층을 포함하는 제1 유기층(160) 및 제2 전극(170)이 위치하고, 제3 전극(134) 상에는 발광층을 포함하는 제2 유기층(162) 및 제4 전극(175)이 위치한다.The first organic layer 160 including the light emitting layer and the second electrode 170 are positioned on the first electrode 132 on which the bank 150 / the partition wall 140 are formed, and the third electrode 134 includes the light emitting layer. The second organic layer 162 and the fourth electrode 175 are positioned.

이때, 제1 전극(132) 및 제3 전극(134)이 애노드 전극의 역할을 하는 경우, 제1 유기층(160) 및 제2 유기층(162)은 정공주입층(hole injection layer, 190) / 정공수송층(hole transporting layer, 191) / 유기발광층(192) / 전자수송층(electron transporting layer, 193) / 전자주입층(electron injection layer, 194)을 순차적으로 포함 하는 다층 구조일 수 있으나 이에 한정되지 않고 단층 구조일 수도 있다. 또한, 제1 전극(132) 및 제3 전극(134)이 캐소드 전극의 역할을 하는 경우, 제1 유기층(160) 및 제2 유기층(162)은 전자주입층(194) / 전자수송층(193) / 유기발광층(192) / 정공수송층(191) / 정공주입층(190)을 순차적으로 포함하는 다층 구조일 수 있으나 이에 한정되지 않고 단층 구조일 수도 있다.In this case, when the first electrode 132 and the third electrode 134 serve as an anode electrode, the first organic layer 160 and the second organic layer 162 may be a hole injection layer 190 / hole. It may be a multi-layered structure that sequentially includes a hole transporting layer 191 / an organic light emitting layer 192 / an electron transporting layer 193 / an electron injection layer 194, but is not limited thereto. It may be a structure. In addition, when the first electrode 132 and the third electrode 134 serve as a cathode electrode, the first organic layer 160 and the second organic layer 162 may be an electron injection layer 194 / electron transport layer 193. The organic light emitting layer 192 / hole transport layer 191 / hole injection layer 190 may be a multi-layer structure sequentially, but is not limited to this may be a single layer structure.

제2 전극(170)은 하나 이상의 도전성 물질층을 포함할 수 있다. 구체적으로 제2 전극(170)은 제1 도전성 물질층, 예를 들어, 금속 도전성 물질층(171) 및 제2 도전성 물질층, 예를 들어, 투명 도전성 물질층(172)을 포함할 수 있다.The second electrode 170 may include one or more conductive material layers. In detail, the second electrode 170 may include a first conductive material layer, for example, a metal conductive material layer 171, and a second conductive material layer, for example, a transparent conductive material layer 172.

이때, 제2 전극(170)의 금속 도전성 물질층(171)은 제1 유기층(160)과 함께 제2 격벽(140b)의 음영 구역(189)과 경계를 공유하지만, 제2 전극(170)의 투명 도전성 물질층(172)의 일단부는 제1 유기층(160)보다 제2 서브 영역(182) 방향으로 더 연장되어 제2 격벽(140b) 아래의 음역 구역(189) 내로 진입한다. 또한, 제3 전극(134)의 가장자리 중 제1 서브 영역(180)과 제2 서브 영역(182) 사이의 경계(187) 방향에 위치하는 제3 전극(134)의 가장자리 부분은 격벽(140b)의 음영 구역(189) 내에 위치하고 있다. 이러한 위치 관계에 따라 제2 전극(170)의 금속 도전성 물질층(171)과 제1 유기층(160)은 제3 전극(134)으로부터 이격되지만 제2 전극(170)의 투명 도전성 물질층(172)은 격벽(140b)의 음영 구역(189) 내에서 제3 전극(134)의 가장자리와 접촉할 수 있다. 이에 따라 제2 전극(170)의 투명 도전성 물질층(172)은 제3 전극(134)과 전기적으로 연결된다.In this case, the metal conductive material layer 171 of the second electrode 170 shares a boundary with the shaded region 189 of the second partition wall 140b together with the first organic layer 160, but the second electrode 170 One end of the transparent conductive material layer 172 extends further in the direction of the second sub-region 182 than the first organic layer 160 to enter the sound region 189 below the second partition wall 140b. In addition, an edge portion of the third electrode 134 positioned in the direction of the boundary 187 between the first sub-region 180 and the second sub-region 182 among the edges of the third electrode 134 is the partition wall 140b. Is located within the shaded region 189. According to the positional relationship, the metal conductive material layer 171 and the first organic layer 160 of the second electrode 170 are spaced apart from the third electrode 134, but the transparent conductive material layer 172 of the second electrode 170 is disposed. The silver may contact the edge of the third electrode 134 in the shaded region 189 of the partition wall 140b. Accordingly, the transparent conductive material layer 172 of the second electrode 170 is electrically connected to the third electrode 134.

도 6의 제1 서브 화소와 제2 서브 화소의 경계 영역의 확대 단면을 살펴보면, 제3 전극(134)의 단부에 형성된 제2 격벽(140b)의 음영 구역(189)으로 제2 전극의 투명 도전성 물질층(172)이 유입되어 제3 전극(134)과 전기적으로 접촉한다. 이때 제2 전극의 투명 도전성 물질층(172) 중 음영 구역(189)으로 유입한 부분의 가장자리(173)는 두께가 연속적으로 감소하는 형상이며, 제2 전극의 투명 도전성 물질층(172)의 단면과 제3 전극(134)의 단면이 인접하거나 제2 전극의 투명 도전성 물질층(172)의 일부가 제3 전극(134) 상에 위치할 수 있다.Referring to an enlarged cross-sectional view of the boundary area between the first sub pixel and the second sub pixel of FIG. 6, the transparent conductivity of the second electrode is a shaded region 189 of the second partition wall 140b formed at the end of the third electrode 134. The material layer 172 flows in and is in electrical contact with the third electrode 134. At this time, the edge 173 of the portion of the transparent conductive material layer 172 of the second electrode flowing into the shaded region 189 has a shape in which the thickness is continuously reduced, and a cross section of the transparent conductive material layer 172 of the second electrode is formed. Cross sections of the third electrode 134 may be adjacent to each other, or a portion of the transparent conductive material layer 172 of the second electrode may be positioned on the third electrode 134.

제2 전극(170)의 투명 도전성 물질층(172)은 제1 전극(132) 및 제3 전극(134)과 동일한 도전성 물질일 수 있고, 제4 전극(175)은 제2 전극(170)의 금속 도전성 물질층(171)과 동일한 도전성 물질일 수 있다.The transparent conductive material layer 172 of the second electrode 170 may be the same conductive material as the first electrode 132 and the third electrode 134, and the fourth electrode 175 may be formed of the second electrode 170. It may be the same conductive material as the metal conductive material layer 171.

제2 전극(170) 및 제4 전극(175)이 캐소드 전극으로 기능할 경우, 제4 전극(175)과 제2 전극의 금속 도전성 물질층(171)은 일함수 값이 비교적 작은 금속물질, 예를 들면 주석, 마그네슘, 인듐, 칼슘, 나트륨, 리튬, 알루미늄, 은 등의 적당한 금속, 또는 그들의 적절한 합금이 사용되거나 리튬플루오라이드와 알루미늄, 산화리튬과 알루미늄, 스트론튬산화물과 알루미늄 등의 2 층 구조로 이루어질 수 있다. 한편, 제2전극(170)과 및 제4전극(175)은 탄소나노튜브, 그래핀, 은나노와이어, 투명 전도성 산화물 등일 수도 있다.When the second electrode 170 and the fourth electrode 175 function as the cathode electrode, the metal conductive material layer 171 of the fourth electrode 175 and the second electrode has a relatively small work function value, for example For example, a suitable metal such as tin, magnesium, indium, calcium, sodium, lithium, aluminum, silver, or a suitable alloy thereof may be used or a two-layer structure such as lithium fluoride and aluminum, lithium oxide and aluminum, strontium oxide and aluminum. Can be done. Meanwhile, the second electrode 170 and the fourth electrode 175 may be carbon nanotubes, graphene, silver nanowires, transparent conductive oxides, or the like.

또한, 제2 전극(170) 및 제4 전극(175)이 애노드 전극으로 기능할 경우, 제4 전극(175)과 제2 전극(170)은 일함수 값이 비교적 크며 투명한 도전성 물질, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb와 같은 금속과 산화물의 조합; 폴리(3-메틸티오펜), 폴리[3,4-(에틸렌-1,2-디옥시)티오펜](PEDT), 폴리피롤 및 폴리아닐린과 같은 전도성 고분자 등으로 이루어질 수 있다.In addition, when the second electrode 170 and the fourth electrode 175 function as an anode electrode, the fourth electrode 175 and the second electrode 170 have a relatively large work function and have a transparent conductive material, for example Metal oxides such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), metal and oxide combinations such as ZnO: Al or SnO2: Sb; Conductive polymers such as poly (3-methylthiophene), poly [3,4- (ethylene-1,2-dioxy) thiophene] (PEDT), polypyrrole and polyaniline, and the like.

제2 전극(170)은 제3 전극(134)과 전기적으로 연결되지만 제1 서브 영역(180)을 둘러싸고 있는 격벽(140)으로 인해 동일한 기능을 수행하는 제2 서브 화소의 제4 전극(175) 및 다른 화소의 공통전극(제2 전극이 캐소드 전극인 경우, 다른 화소의 캐소드 전극)과는 단절된다. 이에 반해 제4 전극(175)은 제2 서브 영역(182)에서 격벽이 형성되지 않은 부분을 통해 다른 화소의 공통전극과 전기적으로 연결된다.The second electrode 170 is electrically connected to the third electrode 134, but the fourth electrode 175 of the second sub-pixel which performs the same function due to the partition wall 140 surrounding the first sub-region 180. And a common electrode of another pixel (when the second electrode is a cathode electrode, the cathode electrode of another pixel). In contrast, the fourth electrode 175 is electrically connected to the common electrode of another pixel through a portion in which the partition wall is not formed in the second sub-region 182.

도 7은 도 5의 평면도에서 격벽, 뱅크 및 제1/제3 전극만 표시한 평면도로, 도 7의 (a)는 격벽과 제1/제3 전극만 표시하고 있으며, 도 7의 (b)는 뱅크와 제1/제3 전극만 표시하고 있고, 도 7의 (c)는 격벽과 뱅크만 표시하고 있다.FIG. 7 is a plan view showing only the partition walls, the banks, and the first and third electrodes in the plan view of FIG. 5, and FIG. 7A shows only the partition walls and the first and third electrodes, and FIG. Denotes only the bank and the first / third electrode, and FIG. 7C illustrates only the partition and the bank.

도 7을 참조하여 유기전계발광 표시장치의 화소 영역에서의 평면 구조에 대하여 설명한다.A planar structure in the pixel area of the organic light emitting display device will be described with reference to FIG. 7.

제1 서브 화소 및 제2 서브 화소가 각각 위치하는 제1 서브 영역(180) 및 제2 서브 영역(182)은 뱅크(150) 혹은 격벽(140)에 의해 구분/정의된다.The first sub-region 180 and the second sub-region 182 in which the first sub-pixel and the second sub-pixel are respectively positioned are defined / defined by the bank 150 or the partition wall 140.

도 7의 (a)를 참조하면, 제1 서브 영역(180)에서 제1 전극(132)의 가장자리를 따라 “ㄷ”자 모양의 제1 격벽(140a)이 위치한다. 이때, 제1 격벽(140a)은 제1 전극(132) 상에서 제2 서브 영역(182)과의 경계(도 6의 187) 방향에는 형성되지 않는다. 제2 서브 영역(182)에서는 제3 전극(134)의 가장자리 상에서 제1 서브 영역(180)과의 경계(도 6의 187) 방향으로 제2 격벽(140b)이 위치한다. 또한, 제2 서브 영역(182)에서는 제3 전극(134) 가장자리 상에서 세로방향(데이터 라인과 평행한 방향, 도 5의 102 참조)으로 제3 격벽(140c)이 위치한다.Referring to FIG. 7A, a first partition wall 140a having a “C” shape is positioned along an edge of the first electrode 132 in the first sub-region 180. In this case, the first partition wall 140a is not formed on the first electrode 132 in the boundary (187 of FIG. 6) with the second sub-region 182. In the second subregion 182, the second partition wall 140b is positioned on the edge of the third electrode 134 in a direction (187 of FIG. 6) with the first subregion 180. In the second sub-region 182, the third partition wall 140c is positioned on the edge of the third electrode 134 in a vertical direction (a direction parallel to the data line (see 102 in FIG. 5)).

제1 격벽(140a), 제2 격벽(140b) 및 제3 격벽(140c)은 서로 연결되어 있으면서 화소 영역 전체적에서 대략 “ㅂ”자 형상을 이룬다. 이때, 제1 서브 영역(180)의 제1 서브 화소는 제1 격벽(140a) 및 제2 격벽(140b)으로 둘러싸이게 되지만 제2 서브 영역(182)의 제2 서브 화소는 격벽이 형성되지 않은 부분을 통해 다른 화소와 연결되는 구조를 가진다.The first partition wall 140a, the second partition wall 140b, and the third partition wall 140c are connected to each other and form a substantially “ㅂ” shape in the entire pixel area. In this case, the first sub-pixel of the first sub-region 180 is surrounded by the first partition 140a and the second partition 140b, but the second sub-pixel of the second sub-region 182 has no partition formed therein. It has a structure that is connected to other pixels through the part.

도 7의 (b)를 참조하면, 제1 전극(132) 및 제3 전극(134)의 가장자리에는 뱅크(150)가 위치한다.Referring to FIG. 7B, a bank 150 is positioned at edges of the first electrode 132 and the third electrode 134.

구체적으로, 제1 전극(132) 상에서 제1 뱅크(150a)는 제1 격벽(140a)과 일부 중첩되도록 위치하고, 격벽이 형성되지 않은 위치에서 제1 전극(132)의 가장자리를 따라 제2 뱅크(150b)가 위치한다. 제3 전극(134) 상에서 제2 격벽(140b)과 일부 중첩되도록 제3 뱅크(150c)가 위치하고, 뱅크가 형성되지 않은 위치에서 제3 전극(134)의 가장자리를 따라 제4 뱅크(150d)가 위치한다. 또한, 제3 전극 가장자리 상에서 제3 격벽(140c)과 일부 중첩되도록 제5 뱅크(150d)가 위치한다. 그리고, 다른 화소와 경계를 이루는 부분에도 뱅크(150f)가 위치할 수 있다.In detail, the first bank 150a may be partially overlapped with the first partition wall 140a on the first electrode 132, and may be disposed along the edge of the first electrode 132 at a position where the partition wall is not formed. 150b) is located. The third bank 150c is positioned to partially overlap the second partition wall 140b on the third electrode 134, and the fourth bank 150d is disposed along the edge of the third electrode 134 at a position where the bank is not formed. Located. In addition, the fifth bank 150d is positioned to partially overlap the third partition wall 140c on the third electrode edge. Also, the bank 150f may be located at a portion bordering with another pixel.

뱅크(150)는 전면 도포 후 일부 개구되는 형식으로 형성될 수 있는데, 이때, 제1 서브 화소의 발광 영역(184) 및 제2 서브 화소의 발광 영역(186)이 개구된다.The bank 150 may be formed to be partially opened after application of the entire surface. In this case, the emission region 184 of the first sub-pixel and the emission region 186 of the second sub-pixel are opened.

격벽(140)과의 관계에서 일부 개구되는 영역이 존재하는데, 도 7의 (b) 및 (c)를 참조하면, 제1 서브 영역(180)과 제2 서브 영역(182)의 경계(도 6의 187) 부분에서 제2 격벽(140b)과 제2 뱅크(150b) 사이에 개구 영역(188)이 위치하고, “ㅂ”자 형상의 격벽(140)과 다른 화소와 경계를 이루는 뱅크(150f) 사이에도 개구 영역(185)이 위치한다.Some openings exist in the relationship with the partition wall 140. Referring to FIGS. 7B and 7C, the boundary between the first sub-region 180 and the second sub-region 182 (FIG. 6). An opening region 188 is located between the second partition wall 140b and the second bank 150b at a portion 187 of the second partition wall, and between the bank 150f bordering the “ㅂ” shaped partition wall 140 and other pixels. An opening region 185 is also located.

발광 영역(184, 186)이 개구된 제1 전극(132) 및 제3 전극(134) 상에 유기층 및 전극이 순차적으로 적층되어 제1 서브 화소 및 제2 서브 화소를 구성한다. 다시 말해 제1 서브 영역(180)에 제1 서브 화소가 형성되고 제2 서브 영역(182)에 제2 서브 화소를 형성되고 제1 서브 영역(180)과 제2 서브 영역(182)으로 하나의 단위 화소 영역을 구성할 수 있다.The organic layer and the electrodes are sequentially stacked on the first electrode 132 and the third electrode 134 in which the emission regions 184 and 186 are opened to form a first sub pixel and a second sub pixel. In other words, a first subpixel is formed in the first subregion 180, a second subpixel is formed in the second subregion 182, and one subpixel is formed as the first subregion 180 and the second subregion 182. The unit pixel area may be configured.

화소 영역에 전면에 형성되는 유기층은 격벽(140)의 역테이퍼진 형상으로 인해 제1 유기층(160) 및 제2 유기층(162)으로 분리되어 형성된다. 또한, 금속층 역시 격벽(140)의 역테이퍼진 형상으로 인해 제2 전극(170) 및 제4 전극(175)으로 분리되어 형성된다.The organic layer formed on the entire surface of the pixel region is separated into the first organic layer 160 and the second organic layer 162 due to the inverse tapered shape of the partition wall 140. In addition, the metal layer is also formed to be separated into the second electrode 170 and the fourth electrode 175 due to the reverse tapered shape of the partition wall 140.

이때, 제2 전극(170)은 제1 격벽(140a) 및 제2 격벽(140b)에 의해 둘러싸이기 때문에 동일한 기능을 수행하는 다른 화소의 공통전극 및 제2 서브 화소의 제4 전극(175)과 단절되어 섬구조를 이룬다. 이에 반해, 제4 전극(175)는 격벽이 형성되지 않은 부분을 통해 다른 화소의 공통전극과 전기적으로 연결된다.In this case, since the second electrode 170 is surrounded by the first partition wall 140a and the second partition wall 140b, the second electrode 170 and the fourth electrode 175 of the second sub-pixel and the common electrode of the other sub-pixel which perform the same function. It is disconnected to form an island structure. In contrast, the fourth electrode 175 is electrically connected to the common electrode of another pixel through a portion where the partition wall is not formed.

전술한 실시예에서, 제1 내지 제3 격벽(140a, 140b, 140c)을 포함하는 격벽(140)이 “ㅂ”자 형상으로 형성되는 것을 예로 들어 설명하였으나 격벽(140)은 다른 형태로 형성될 수 있다. 실질적으로 “ㅂ”자 형상의 격벽(140)은 제1 서브 영역에서 형성되는 “ㄷ”자 형상의 제1 격벽(140a)과 제2 서브 영역에서 형성되는 “ㄷ”자 형상의 제2 격벽(140b) 및 제3 격벽(140c)이 결합된 형상이다. 이때, 제2 서브 영역에서 형성되는 격벽은 제1 서브 영역과의 경계(187)와 인접하여 형성되고 그 외 방향에는 형성되지 않을 수 있다. 이 경우, 제2 격벽(140b)은 제2 서브 영역에서 제1 서브 영역과의 경계(187)와 나란한 방향으로 “ㅣ”자 형상으로 형성될 수 있고, 제3 격벽(140c)은 형성되지 않을 수 있다. 격벽(140)은 화소 영역 전체로 볼 때, “ㅁ”자 형상을 이룰 수 있다.In the above-described embodiment, the partition wall 140 including the first to third partition walls 140a, 140b, 140c has been described as an example of having a “ㅂ” shape, but the partition wall 140 may be formed in another shape. Can be. The substantially “ㅂ” shaped partition wall 140 may have a “B” shaped first partition wall 140a formed in the first sub-region and a second “B” shaped partition wall formed in the second sub-region ( 140b) and the third partition wall 140c are combined. In this case, the partition wall formed in the second sub-region may be formed adjacent to the boundary 187 with the first sub-region, and may not be formed in the other direction. In this case, the second partition wall 140b may be formed in a “ㅣ” shape in a direction parallel to the boundary 187 of the second sub area in the second sub area, and the third partition wall 140c may not be formed. Can be. When the partition wall 140 is viewed as the entire pixel area, the partition wall 140 may have a “” shape.

제1 및 제2 격벽(140a, 140b)만을 포함하는 격벽(140)이 “ㅁ”자 형상으로 형성되는 경우, 제2 서브 화소의 제4 전극(175)은 격벽(140)이 형성되지 않은 부분(제1 서브 영역과 경계를 이루는 부분을 제외한 나머지 부분)을 통해 다른 화소의 동일한 전극들과 연결되어 유기전계발광 표시장치의 공통전극을 형성할 수 있다. 하지만 제1 전극(132)과 제3 전극(134) 상에서 “ㅁ”자 형상으로 형성된 격벽(140)은 제1 서브 영역(180)을 둘러싸게 되면서 제2 전극(170)이 제2 서브 화소의 제4 전극(175)뿐만 아니라 다른 화소의 공통 전극과도 단절되도록 한다. 다시말해, 제2 전극(170)은 제4 전극(175)과 달리 섬구조로 격벽(140)에 의해 공통전극과 전기적으로 분리된다.When the barrier rib 140 including only the first and second barrier ribs 140a and 140b is formed to have a “” shape, the fourth electrode 175 of the second sub-pixel is a portion where the barrier rib 140 is not formed. The common electrode of the organic light emitting display device may be connected to the same electrodes of the other pixels through the remaining portions except for the portion bordering with the first sub-region. However, the partition wall 140 formed in the shape of “” on the first electrode 132 and the third electrode 134 surrounds the first sub-region 180, so that the second electrode 170 is formed of the second sub-pixel. Not only the fourth electrode 175 but also the common electrode of another pixel may be disconnected. In other words, unlike the fourth electrode 175, the second electrode 170 is electrically separated from the common electrode by the partition wall 140 in an island structure.

도 5 내지 도 7에서, 전원 라인(104)은 도 4에 도시된 전원(VDD, 38)에 해당되고, 구동 트랜지스터(110)는 도 4의 트랜지스터(32)에 해당된다. 또한, 도 4의 두 개의 유기전계발광 다이오드(35, 36)에 있어서, 트랜지스터(32)에 인접한 유기전계발광 다이오드(35)는 도 5 내지 도 7에서 제1 서브 화소에 해당되고, 나머지 유기전계발광 다이오드(36)는 제2 서브 화소에 해당된다.5 to 7, the power supply line 104 corresponds to the power supply VDD and 38 illustrated in FIG. 4, and the driving transistor 110 corresponds to the transistor 32 of FIG. 4. In addition, in the two organic light emitting diodes 35 and 36 of FIG. 4, the organic light emitting diode 35 adjacent to the transistor 32 corresponds to the first sub-pixel in FIGS. 5 to 7, and the remaining organic field The light emitting diode 36 corresponds to the second sub pixel.

따라서, 도 5 내지 도 7에 도시된 유기전계발광 소자는 도 4의 회로로 모델링될 수 있으며, 구동 시 도 4를 참조하여 설명한 바와 같이 구동전류 크기가 작아지고 이로 인해 소비전력이 개선된다.
Accordingly, the organic light emitting display device illustrated in FIGS. 5 to 7 may be modeled by the circuit of FIG. 4, and as described with reference to FIG. 4 during driving, the driving current may be reduced in size, thereby improving power consumption.

도 8a 내지 도 8f은 제1 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.8A to 8F are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the first embodiment.

도 8a를 참조하면, 기판(100) 상에 구동 트랜지스터(110)의 소스 영역(112b), 채널 영역(112a) 및 드레인 영역(112c)을 포함하는 반도체층(112)을 형성한다.Referring to FIG. 8A, a semiconductor layer 112 including a source region 112b, a channel region 112a, and a drain region 112c of the driving transistor 110 is formed on the substrate 100.

기판(100)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있으며, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 사용하여 형성할 수 있다.The substrate 100 may be selected as a material for forming an element having excellent mechanical strength or dimensional stability, and may include a glass plate, a metal plate, a ceramic plate, or a plastic plate (polycarbonate resin, acrylic resin, vinyl chloride resin, polyethylene terephthalate resin, Polyimide resin, polyester resin, epoxy resin, silicone resin, fluororesin, or the like).

반도체층(112)은 폴리실리콘으로 구성될 수 있으나, 이에 제한되지 않고 산화물반도체 또는 순수 및 불순물 비정질 실리콘 중 하나로 구성될 수 있다.The semiconductor layer 112 may be made of polysilicon, but is not limited thereto and may be made of one of an oxide semiconductor or pure and impurity amorphous silicon.

반도체층(112)은 폴리실리콘의 경우, 예를 들어 기판(100) 상에 비정질 실리콘층을 형성한 후, 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘층을 형성하고, 패터닝하여 형성될 수 있다. 비정질 실리콘은 화학 기상 증착법(Chemical Vapor Deposition) 또는 물리 기상 증착법(Physical Vapor Deposition)을 이용하여 형성될 수 있다. 또한 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다. 또한 비정질 실리콘층을 결정화하는 방법은 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SGS법(Super Grain Silicon), ELA법(Excimer Laser Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.In the case of polysilicon, the semiconductor layer 112 may be formed by, for example, forming an amorphous silicon layer on the substrate 100 and then crystallizing the amorphous silicon layer to form a polycrystalline or single crystal silicon layer and patterning the same. Amorphous silicon may be formed using Chemical Vapor Deposition or Physical Vapor Deposition. In addition, a process of lowering the concentration of hydrogen may be performed by dehydrogenation when or after forming amorphous silicon. Crystallization of the amorphous silicon layer may include RTA (Rapid Thermal Annealing), SPC (Solid Phase Crystallization), MIC (Metal Induced Crystallization), MILC (Metal Induced Lateral Crystallization), SGS (Super Grain Silicon), One or more of ELA (Excimer Laser Crystallization) or SLS (Sequential Lateral Solidification) can be used.

반도체층(112)이 형성된 기판(100) 상에 게이트 절연막(114)을 형성하고, 게이트 절연막(114) 상에 게이트 전극 물질을 형성한다. 다음으로, 게이트 전극 물질을 패터닝하여 게이트 전극(116)과 게이트라인(118), 게이트패드(미도시)를 형성한다.A gate insulating layer 114 is formed on the substrate 100 on which the semiconductor layer 112 is formed, and a gate electrode material is formed on the gate insulating layer 114. Next, the gate electrode material is patterned to form a gate electrode 116, a gate line 118, and a gate pad (not shown).

다음으로 게이트 전극(116)과 게이트라인(118)을 포함하는 기판(100) 전면에 걸쳐 층간절연막(120)을 형성하고, 게이트 절연막(114) 및 층간절연막(120)을 식각하여 소스/드레인 영역(112b, 112c)을 노출시키는 콘택홀을 형성한다.Next, an interlayer insulating layer 120 is formed over the entire surface of the substrate 100 including the gate electrode 116 and the gate line 118, and the gate insulating layer 114 and the interlayer insulating layer 120 are etched to form a source / drain region. Contact holes exposing 112b and 112c are formed.

이어서, 콘택홀이 형성된 층간절연막(120)/게이트 절연막(114) 및 게이트 전극(116)을 마스크로 사용하여 반도체층(112)에 도전형의 불순물 이온을 일정량 주입하여 반도체층(112) 내에 소스 영역(112b)과 드레인 영역(112c) 및 채널 영역(112a)을 형성한다. 이러한 방법에서는 콘택홀이 형성된 층간절연막(120)/게이트 절연막(114) 및 게이트 전극(116)을 마스크로 이용하여 반도체층(112)에 소스 및 드레인 영역(112b, 112c)을 형성하기 위한 도전형의 불순물 도핑 공정을 진행함으로써, 도핑을 위한 별도의 마스크를 필요로 하지 않게 되어 제조 비용을 절감할 수 있고 공정을 단순화할 수 있다.Subsequently, a predetermined amount of conductive impurity ions are implanted into the semiconductor layer 112 by using the interlayer insulating layer 120 / gate insulating layer 114 and the gate electrode 116 having contact holes formed thereon as a mask, thereby forming a source in the semiconductor layer 112. The region 112b, the drain region 112c and the channel region 112a are formed. In this method, a conductive type for forming the source and drain regions 112b and 112c in the semiconductor layer 112 using the interlayer insulating film 120 / gate insulating film 114 and the gate electrode 116 having contact holes formed thereon as a mask. By performing the impurity doping process of the, do not need a separate mask for doping can reduce the manufacturing cost and simplify the process.

구동 트랜지스터(110)가 P타입인 경우는 도핑되는 불순물로 3족의 원소, 예를 들면 붕소(B)가 사용될 수 있으며, N타입인 경우는 도핑되는 불순물로 5족의 원소, 예를 들면 인(P)이 사용될 수 있다. 도 5에 도시한 스위칭 트랜지스터(106)는 구동 트랜지스터(110)와 동일한 타입일 수도 있고, 반대의 타입일 수도 있다.In the case where the driving transistor 110 is a P type, an element of Group 3, for example, boron (B), may be used as an impurity to be doped. In the case of an N type, an element of Group 5, such as phosphorus, may be used as an impurity. (P) can be used. The switching transistor 106 shown in FIG. 5 may be the same type as the driving transistor 110 or may be of the opposite type.

계속해서 층간절연막(120)의 콘택홀을 통하여 소스/드레인 영역(112b, 112c)와 연결되는 소스/드레인 전극(122, 124)을 형성한다. 소스/드레인 전극(122, 124)을 형성하는 공정에서 게이트 라인(101, 118)과 교차하며 화소영역을 정의하는 데이터라인(102) 및 전원 라인(104)을 동시에 형성할 수 있다.Subsequently, source / drain electrodes 122 and 124 connected to the source / drain regions 112b and 112c are formed through the contact hole of the interlayer insulating layer 120. In the process of forming the source / drain electrodes 122 and 124, the data line 102 and the power line 104 intersecting with the gate lines 101 and 118 and defining the pixel area may be simultaneously formed.

이렇게 반도체층(112), 게이트 전극(116) 및 소스/드레인 전극(122, 124)을 포함하는 구동 트랜지스터(110)를 형성한 후 구동 트랜지스터(110)를 포함하는 기판(100) 전면에 보호층(130)을 형성한다. 그리고, 보호층(130)에는 식각 공정을 통해 소스 또는 드레인 전극(122, 124)을 노출하는 콘택홀(131)을 형성한다.After forming the driving transistor 110 including the semiconductor layer 112, the gate electrode 116, and the source / drain electrodes 122 and 124, the protective layer is formed on the entire surface of the substrate 100 including the driving transistor 110. 130 is formed. In the protective layer 130, a contact hole 131 exposing the source or drain electrodes 122 and 124 is formed through an etching process.

계속해서 도 8b를 참조하면, 보호층(130) 상의 제1 서브 영역(180)에서 구동 트랜지스터(110)의 드레인 전극(124)과 콘택홀(131)을 통해 접촉하여 드레인 전극(124)과 전기적으로 연결되며 이를 통해 구동 트랜지스터(110)으로부터 구동전류를 공급받는 제1 전극(132)을 형성하고 제2 서브 영역(182)에서 제1 전극(132)과 이격하여 제1 전극(132)에 대응되는 제3 전극(134)을 형성한다..8B, in the first sub-region 180 on the protective layer 130, the drain electrode 124 of the driving transistor 110 is contacted through the contact hole 131 to electrically contact the drain electrode 124. The first electrode 132 is formed to receive the driving current from the driving transistor 110 and is spaced apart from the first electrode 132 in the second sub-region 182 to correspond to the first electrode 132. The third electrode 134 is formed.

제1 전극(132) 및 제3 전극(134)은 구동 트랜지스터(110)가 P타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명 도전성 물질, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다. 유기전계발광 소자가 탑 에미션 방식일 경우, 반사효율 향상을 위해 제1 전극(132) 및 제3 전극(134) 하부에 반사효율이 우수한 금속물질 예를 들면 알루미늄(Al) 또는 은(Ag)으로써 반사판(미도시)이 더욱 형성될 수도 있다.The first electrode 132 and the third electrode 134 may be formed of a transparent conductive material having a relatively large work function value, for example, indium tin oxide, to serve as an anode electrode when the driving transistor 110 is a P type. ITO) or indium-zinc-oxide (IZO). When the organic light emitting device is a top emission method, a metal material having excellent reflection efficiency, for example, aluminum (Al) or silver (Ag), under the first electrode 132 and the third electrode 134 to improve reflection efficiency. As a result, a reflecting plate (not shown) may be further formed.

한편, 구동 트랜지스터(110)가 N타입인 경우, 제1 전극(132) 및 제3 전극(134)은 캐소드 전극으로 기능하도록 일함수 값이 비교적 작은 금속물질, 예를 들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나 이상의 물질로 이루어질 수 있다. 유기전계발광 소자가 탑 에미션 방식일 경우, 제1 전극(132) 및 제3 전극(134)이 일정 두께 예를 들어 500A(옴스트롱) 이상의 두께를 갖도록 형성하면 투과도가 거의 0%에 가깝게 되어 별도의 반사판을 구비할 필요가 없다.On the other hand, when the driving transistor 110 is of the N type, the first electrode 132 and the third electrode 134 is a metal material having a relatively small work function value, such as aluminum (Al), aluminum to function as a cathode electrode It may be made of any one or more of alloys, silver (Ag), magnesium (Mg), gold (Au). When the organic light emitting device is a top emission type, when the first electrode 132 and the third electrode 134 are formed to have a thickness of, for example, 500 A (Om Strong) or more, the transmittance is almost 0%. There is no need to provide a separate reflector.

이하 구동 트랜지스터(110)가 P타입으로 제1 전극(132) 및 제3 전극(134)이 애노드의 역할을 하는 것으로 설명하고, 제1 전극(132) 및 제3 전극(134)은 일함수 값이 비교적 큰 투명 도전성 물질, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb와 같은 금속과 산화물의 조합, 폴리(3-메틸티오펜), 폴리[3,4-(에틸렌-1,2-디옥시)티오펜](PEDT), 폴리피롤 및 폴리아닐린과 같은 전도성 고분자 등으로 이루어지는 것으로 설명하나 본 발명은 이에 제한되지 않는다. 전술한 바와 같이 제1전극(132)과 및 제3전극(134)은 탄소나노튜브, 그래핀, 은나노와이어, 투명 전도성 산화물 등일 수도 있다.Hereinafter, the driving transistor 110 is a P type, and the first electrode 132 and the third electrode 134 serve as an anode, and the first electrode 132 and the third electrode 134 have a work function value. These relatively large transparent conductive materials, for example metal oxides such as indium tin oxide (ITO) or indium zinc oxide (IZO), combinations of metals and oxides such as ZnO: Al or SnO2: Sb, poly (3) -Methylthiophene), poly [3,4- (ethylene-1,2-dioxy) thiophene] (PEDT), polypyrrole, and polyaniline, such as conductive polymers such as polyaniline, but the present invention is not limited thereto. As described above, the first electrode 132 and the third electrode 134 may be carbon nanotubes, graphene, silver nanowires, transparent conductive oxides, or the like.

제1 전극(132) 및 제3 전극(134) 증착에 있어서, 스퍼터링(sputtering)이나 전자빔 증착(e-beam evaporation)과 같은 PVD(physical vapor deposition) 방법을 이용하여, 기판(100) 상에 금속 또는 전도성을 가지는 금속 산화물 또는 이들의 합금을 증착시킬 수 있다.In the deposition of the first electrode 132 and the third electrode 134, the metal on the substrate 100 may be formed by using a physical vapor deposition (PVD) method such as sputtering or e-beam evaporation. Alternatively, a conductive metal oxide or an alloy thereof may be deposited.

도 8c를 참조하면, 보호층(130) 상에서 제1 전극(132) 및 제3 전극(134) 상에 격벽(140)을 형성한다. 이때, 격벽(140)은 제1 전극(132) 상에서 제2 서브 영역(182)과의 경계(187) 방향을 제외한 나머지 부분의 제1 전극(132) 테두리를 덮고, 제3 전극(134) 상에서 게이트 라인(101)과 인접한 부분을 제외한 나머지 부분의 제3 전극(134) 테두리를 덮는다. 또한, 격벽(140)은 데이터 라인(102)의 일부와 게이트 라인(101)의 일부, 전원 라인(104)의 일부까지 덮는다. 격벽(140)은 단면의 형상으로서 적어도 일부가 역테이퍼진 형상을 이룬다.Referring to FIG. 8C, the barrier rib 140 is formed on the first electrode 132 and the third electrode 134 on the protective layer 130. In this case, the partition wall 140 covers the edge of the first electrode 132 except for the direction of the boundary 187 with the second sub-region 182 on the first electrode 132, and on the third electrode 134. The edge of the third electrode 134 except for the portion adjacent to the gate line 101 is covered. In addition, the partition wall 140 covers a portion of the data line 102, a portion of the gate line 101, and a portion of the power supply line 104. The partition wall 140 has a cross-sectional shape, and at least part of the partition wall 140 has a reverse tapered shape.

격벽(140)은 여러 가지 방법으로 형성될 수 있다.The partition wall 140 may be formed in various ways.

먼저, 보호층(130)과 제1 전극(132) 및 제3 전극(134) 상에 네거티브 감광성 물질을 스핀코팅법으로 도포하고, 감광성 물질 상에 차단부, 반투과부 및 투과부로 이루어진 하프톤 마스크를 위치시키고, 노광 및 현상하게 되면 역테이퍼 형상(역상구조)의 격벽(140)을 형성할 수 있다. 이때, 이 감광성 물질로 아크릴계 수지, 폴리이미드계 수지 또는 폴리에스테르계 수지로 이루어진 군에서 선택된 하나를 사용할 수 있다.First, a negative photosensitive material is coated on the protective layer 130, the first electrode 132, and the third electrode 134 by spin coating, and a halftone mask including a blocking part, a transflective part, and a transmissive part on the photosensitive material. When the light emitting device is positioned, and exposed to light and developed, the partition wall 140 having a reverse taper shape (reverse phase structure) can be formed. In this case, one selected from the group consisting of acrylic resin, polyimide resin or polyester resin may be used as the photosensitive material.

다른 방법으로, 이러한 역테이퍼 구조를 갖는 격벽(140)은 네거티브(negative)의 감광성 특징을 갖는 유기절연물질을 이용함으로써 형성할 수 있다. 빛을 받은 부분이 현상 시 남게 되는 네거티브(negative) 감광성 물질은 조사되는 영역에 있어 빛이 조사되는 량과 시간에 따라 빛과의 화학적 반응이 강하게 발생하여 현상 시에 제거되지 않게 되는 것인데, 유기절연물질층에 빛이 조사되는 경우 그 표면과 그 저면에 도달하는 광량의 차이가 발생한다. 따라서 이러한 특성에 의해 보호층(130)과 제1 전극(132) 및 제3 전극(134) 상에 도포된 네거티브 감광성 물질을 노광 후 현상하면 빛과의 반응 정도 차에 의해 그 단면 구조가 역테이퍼 구조를 갖게 되는 것이다.Alternatively, the partition wall 140 having such an inverse taper structure can be formed by using an organic insulating material having negative photosensitive characteristics. Negative photosensitive material, which remains when light is developed, is strongly irradiated with light depending on the amount and time of light irradiation in the irradiated area. When light is irradiated onto the material layer, a difference in the amount of light reaching the surface and the bottom thereof occurs. Therefore, when the negative photosensitive material coated on the protective layer 130, the first electrode 132, and the third electrode 134 is developed after exposure, the cross-sectional structure of the cross-section is reverse tapered due to the difference in reaction with light. You have a structure.

또 다른 방법으로, 격벽(140)은 오버 에칭 방법을 통해 형성될 수 있다. 먼저, 보호층(130)과 제1 전극(132) 및 제3 전극(134) 상에 격벽 물질층을 형성하고, 격벽 물질층 상으로 네거티브 감광성 물질을 도포한다. 그리고, 도포한 기판(100) 상에 마스크(미도시)를 이용하여 광을 선택적으로 조사하여 노광하고, 현상한다. 그후, 현상된 네거티브 감광막과 격벽 물질층을 습식 식각하는데, 습식 식각 공정을 통해 네거티브 감광막의 광조사되지 않은 부분이 녹아 없어지게 되고, 그 하부에 격벽 물질층을 오버 에칭(OverEtching)함으로써, 밑변의 길이가 윗변의 길이보다 짧은 역사다리꼴 형상의 격벽을 형성할 수 있다. 마지막으로 네거티브 감광막을 제거하면, 역사다리꼴 형상의 격벽이 형성된다.Alternatively, the partition wall 140 may be formed through an over etching method. First, a barrier material layer is formed on the protective layer 130, the first electrode 132, and the third electrode 134, and a negative photosensitive material is applied onto the barrier material layer. Then, light is selectively irradiated and exposed to light using a mask (not shown) on the applied substrate 100 and developed. Thereafter, the developed negative photoresist layer and the barrier material layer are wet etched, and the wet etching process causes the non-illuminated portion of the negative photoresist layer to melt away and overetch the barrier material layer underneath, It is possible to form a trapezoidal partition wall whose length is shorter than the length of the upper side. Finally, when the negative photoresist film is removed, an inverted trapezoidal partition wall is formed.

다음으로, 도 8d를 참조하면, 제1 전극(132)과 제3 전극(134), 격벽(140) 상에 제1 서브 영역(180)과 제2 서브 영역(182)의 발광영역(184, 186)과 격벽(140)과 인접한 부분(188)으로 개구부가 형성되는 뱅크(150)가 형성된다.Next, referring to FIG. 8D, the light emitting regions 184 of the first sub-region 180 and the second sub-region 182 on the first electrode 132, the third electrode 134, and the partition wall 140. A bank 150 in which an opening is formed is formed by the portion 188 and the portion 188 adjacent to the partition wall 140.

구체적으로, 제1 전극(132)과 제3 전극(134), 격벽(140) 상에 뱅크 물질을 전면에 도포하고, 제1 전극(132) 및 제3 전극(134) 상에 제1 서브 영역(180)과 제2 서브 영역(182)의 발광영역(184, 186)을 노출시켜 개구부를 형성하고 격벽(140)이 노출되도록 개구부를 형성한다. 격벽이 노출되는 개구부는 격벽 보다 넓어 개구부의 일부(188)에서 보호층(130)이 노출된다.In detail, a bank material is coated on the entire surface of the first electrode 132, the third electrode 134, and the partition wall 140, and the first sub-region is formed on the first electrode 132 and the third electrode 134. An opening is formed by exposing the light emitting regions 184 and 186 of the 180 and the second sub-region 182, and an opening is formed to expose the partition wall 140. The opening through which the barrier is exposed is wider than the barrier so that the protective layer 130 is exposed at a portion 188 of the opening.

이때, 뱅크(150)는 유기층(제1 유기층 및 제2 유기층)과 접촉하는 면이 정테이퍼지도록 형성한다. 그리고, 뱅크(150)는 격벽(140)과 접촉하는 면에 있어서, 격벽(140)의 역테이퍼진 형상 아래 공간을 점유하도록 형성하되 뱅크(150)의 일부는 격벽(140) 상부면 상의 일부에 위치하도록 형성할 수 있다.At this time, the bank 150 is formed so that the surface in contact with the organic layer (the first organic layer and the second organic layer) is tapered. In addition, the bank 150 is formed to occupy a space under the inverse tapered shape of the partition wall 140 in a surface in contact with the partition wall 140, but a part of the bank 150 is formed on a part of the upper surface of the partition wall 140. It can be formed to be located.

제1 전극(132)과 접해 있는 제1/제2 뱅크(150a, 150b) 및 제1 격벽(140a)은 제1 전극(132)의 단부와 중첩되는 형태로 형성되고, 제3 전극(134)과 접해 있는 제3/제4 뱅크(150c, 150d) 및 제2 격벽(140b)은 역테이퍼진 구조의 하부에서 제3 전극(134)의 단부가 노출되도록 형성된다.The first and second banks 150a and 150b and the first partition wall 140a which are in contact with the first electrode 132 are formed to overlap the ends of the first electrode 132 and the third electrode 134. The third and fourth banks 150c and 150d and the second partition wall 140b which are in contact with each other are formed to expose end portions of the third electrodes 134 under the inverse tapered structure.

8e를 참조하면, 제1 전극(132), 제3 전극(134), 뱅크(150)와 격벽(140)이 형성된 기판(100) 상에 유기층 물질을 전면에 형성하고, 그 위에 금속 도전성 물질을 전면에 형성한다. 이때 역테이퍼진 격벽(140)의 형상 때문에 전면에 제1 유기층(160)과 제2 유기층(162)이 분리되어 형성되고, 제2 전극의 금속 도전성 물질층(171)과 제4 전극(175)이 분리된다. 이에 따라, 제1 전극(132) 상에 형성되는 제1 유기층(160)은 제3 전극(134)과 이격되어 형성되고, 제3 전극(134) 상으로 제1 유기층(160)에 대응되는 제2 유기층(162)이 형성된다. 또한, 제1 유기층(160) 상으로는 제3 전극(134)과 전기적으로 연결되는 제2 전극(170)이 형성되고, 제2 유기층(162) 상으로는 제2 전극(170)과 대응되는 제4 전극(175)이 형성된다.Referring to 8e, an organic layer material is formed on the entire surface of the substrate 100 on which the first electrode 132, the third electrode 134, the bank 150, and the partition 140 are formed, and a metal conductive material is formed thereon. Form on the front. In this case, the first organic layer 160 and the second organic layer 162 are separated and formed on the entire surface due to the shape of the reverse tapered partition wall 140, and the metal conductive material layer 171 and the fourth electrode 175 of the second electrode are formed. This is separated. Accordingly, the first organic layer 160 formed on the first electrode 132 is formed to be spaced apart from the third electrode 134 and formed on the third electrode 134 to correspond to the first organic layer 160. 2 organic layers 162 are formed. In addition, a second electrode 170 electrically connected to the third electrode 134 is formed on the first organic layer 160, and a fourth electrode corresponding to the second electrode 170 is formed on the second organic layer 162. 175 is formed.

유기층(160, 162)은 정공주입층(190), 정공수송층(191), 발광층(192), 전자수송층(193) 및 전자주입층(194) 등을 포함하는 다층 구조일 수도 있으나, 이에 한정되지 않고 단층 구조일 수 있다. 또한, 유기층은 다양한 고분자 소재를 사용하여 증착법이 아닌 솔벤트 프로세스(solvent process), 예를 들어 스핀 코팅, 딥 코팅, 닥터 블레이딩, 스크린 프린팅, 잉크젯 프린팅 또는 열 전사법(예를 들어, Laser Induced Thermal Imaging(LITI)) 등의 방법에 의하여 더 적은 수의 층으로 제조할 수 있다.The organic layers 160 and 162 may have a multilayer structure including a hole injection layer 190, a hole transport layer 191, a light emitting layer 192, an electron transport layer 193, an electron injection layer 194, and the like. Without a single layer structure. In addition, the organic layer may be formed using a variety of polymer materials, rather than a solvent process such as spin coating, dip coating, doctor blading, screen printing, inkjet printing, or thermal transfer (eg, Laser Induced Thermal). Imaging (LITI)) or the like can be produced in fewer layers.

정공주입층(190)의 정공주입 물질로는 낮은 전압에서 양극으로부터 정공을 잘 주입 받을 수 있는 물질로서, 이러한 정공주입 물질의 HOMO(highest occupied molecular orbital)는 양극 물질의 일함수와 주변 유기물층의 HOMO 사이일 수 있다. 정공주입 물질의 구체적인 예로는 금속 포피린(porphyrine), 올리고티오펜, 아릴아민 계열의 유기물, 헥사니트릴 헥사아자트리페닐렌, 퀴나크리돈(quinacridone) 계열의 유기물, 페릴렌(perylene) 계열의 유기물, 안트라퀴논 및 폴리아닐린과 폴리티오펜 계열의 전도성 고분자 등이 있으나, 이들에만 한정되는 것은 아니다.The hole injection material of the hole injection layer 190 is a material capable of well injecting holes from the anode at low voltage, and the highest occupied molecular orbital (HOMO) of the hole injection material is the HOMO of the anode material and the surrounding organic material layer. May be between. Specific examples of hole injection materials include metal porphyrine, oligothiophene, arylamine-based organics, hexanitrile hexaazatriphenylene, quinacridone-based organics, perylene-based organics, Anthraquinone, polyaniline and polythiophene-based conductive polymers, but are not limited thereto.

정공주입층(190) 위에는 정공수송층(191)이 형성된다. 이러한 정공수송층(191)은 정공주입층(190)으로부터 정공을 전달받아 그 위에 위치되는 발광층(192)으로 정공을 수송하는 역할을 하며, 높은 정공 이동도와 정공에 대한 안정성 및 전자를 막아주는 역할을 한다. 이러한 일반적 요구 이외에 차체 표시용으로 응용할 경우 소자에 대한 내열성이 요구되며, 유리 전이 온도(Tg)가 70 ℃ 이상의 값을 갖는 재료일 수 있다. 이와 같은 조건을 만족하는 물질들로는 NPD, NPB, 스피로-아릴아민계화합물, 페릴렌-아릴아민계화합물, 아자시클로헵타트리엔화합물, 비스(디페닐비닐페닐)안트라센, 실리콘게르마늄옥사이드화합물, 아릴아민 계열의 유기물(예를 들어 실리콘계아릴아민화합물), 전도성 고분자, 공액부분과 비공액부분이 함께 있는 블록 공중합체 등일 수 있으나 이에 제한되지 않는다.The hole transport layer 191 is formed on the hole injection layer 190. The hole transport layer 191 receives holes from the hole injection layer 190 and transports holes to the light emitting layer 192 positioned thereon, and serves to prevent high electron mobility, hole stability, and electrons. do. In addition to these general requirements, applications for vehicle body display require heat resistance to the device, and may be a material having a glass transition temperature (Tg) of 70 ° C. or more. Materials satisfying these conditions include NPD, NPB, spiro-arylamine compounds, perylene-arylamine compounds, azacycloheptatriene compounds, bis (diphenylvinylphenyl) anthracene, silicon germanium oxide compounds, arylamines It may be, but is not limited to, a series of organic materials (eg, silicon-based arylamine compounds), conductive polymers, block copolymers having a conjugated portion and a non-conjugated portion, and the like.

정공수송층(191) 위에는 발광층(192)이 위치된다. 이러한 발광층(192)은 양극과 음극으로부터 각각 주입된 정공과 전자가 재결합하여 발광을 하는 층이며, 양자효율이 높은 물질로 이루어져 있다. 발광 물질로는 정공수송층(191)과 전자수송층(193)으로부터 정공과 전자를 각각 수송받아 결합시킴으로써 가시광선 영역의 빛을 낼 수 있는 물질로서, 형광이나 인광에 대한 양자효율이 좋은 물질이 바람직하다.The emission layer 192 is positioned on the hole transport layer 191. The light emitting layer 192 is a layer emitting light by recombination of holes and electrons injected from the anode and the cathode, respectively, and is made of a material having high quantum efficiency. The light emitting material is a material capable of emitting light in the visible region by transporting and combining holes and electrons from the hole transport layer 191 and the electron transport layer 193, respectively, and a material having good quantum efficiency with respect to fluorescence or phosphorescence is preferable. .

이와 같은 조건을 만족하는 발광 물질 또는 화합물로는, 예를 들어 8-히드록시-퀴놀린 알루미늄 착물(Alq3), 카르바졸 계열 화합물; 이량체화 스티릴(dimerized styryl) 화합물, BAlq; 10-히드록시벤조 퀴놀린-금속 화합물, 벤족사졸, 벤즈티아졸 및 벤즈이미다졸 계열의 화합물, 폴리(p-페닐렌비닐렌)(PPV) 계열의 고분자, 스피로(spiro) 화합물, 폴리플루오렌, 루브렌 등이 있으나, 이들에만 한정되는 것은 아니다.As the light emitting material or a compound satisfying such condition may, for example, 8-hydroxyquinoline aluminum complex (Alq 3), carbazole-based compound; Dimerized styryl compounds, BAlq; 10-hydroxybenzo quinoline-metal compounds, benzoxazole, benzthiazole and benzimidazole-based compounds, poly (p-phenylenevinylene) (PPV) -based polymers, spiro compounds, polyfluorenes, Rubrene and the like, but are not limited thereto.

발광층(192)은 저분자 또는 고분자의 호스트물질에 소량의 게이트물질(도펀트)을 도핑하여 호스트 분자의 여기 에너지가 게스트 분자로 이동하여 양자 효율이 높은 게스트로부터 발광할 수 있다.The light emitting layer 192 may dope a small amount of a gate material (dopant) into a host material of a low molecular weight or polymer so that the excitation energy of the host molecule may move to the guest molecule to emit light from a guest having high quantum efficiency.

예를 들어, 녹색 발광물질의 경우 Alq3가, 청색 발광물질의 경우 BAlq(8-hydroxyquinoline beryllium salt), DPVBi(4,4'-bis(2,2-diphenylethenyl)-1,1'-biphenyl) 계열, 스피로(Spiro) 물질, 스피로-DPVBi(Spiro-4,4'-bis(2,2-diphenylethenyl)-1,1'-biphenyl), LiPBO(2-(2-benzoxazoyl)-phenol lithium salt), 비스(디페닐비닐페닐비닐)벤젠, 알루미늄-퀴놀린 금속착체, 이미다졸, 티아졸 및 옥사졸의 금속착체 등이 있으며, 청색 발광 효율을 높이기 위해 페릴렌, 및 BczVBi(3,3'[(1,1'-biphenyl)-4,4'-diyldi-2,1-ethenediyl]bis(9-ethyl)-9H-carbazole; DSA(distrylamine)류)를 소량 도핑하여 사용할 수 있다. 적색 발광물질의 경우는 녹색 발광 물질에 DCJTB([2-(1,1-dimethylethyl)-6-[2-(2,3,6,7-tetrahydro-1,1,7,7-tetramethyl-1H,5H-benzo(ij)quinolizin-9-yl)ethenyl]-4H-pyran-4-ylidene]-propanedinitrile)와 같은 물질을 소량 도핑하여 사용할 수 있다. 잉크젯프린팅, 롤코팅, 스핀코팅 등의 공정을 사용하여 발광층을 형성할 경우에, 폴리페닐렌비닐렌(PPV) 계통의 고분자나 폴리 플로렌(poly fluorene) 등의 고분자를 발광층에 사용할 수 있다.For example, Alq 3 for green luminescent material, 8-hydroxyquinoline beryllium salt (BAlq), DPVBi (4,4'-bis (2,2-diphenylethenyl) -1,1'-biphenyl) for blue luminescent material Series, Spiro substance, Spiro-DPVBi (Spiro-4,4'-bis (2,2-diphenylethenyl) -1,1'-biphenyl), LiPBO (2- (2-benzoxazoyl) -phenol lithium salt) , Bis (diphenylvinylphenylvinyl) benzene, aluminum-quinoline metal complexes, metal complexes of imidazole, thiazole and oxazole, and the like, perylene, and BczVBi (3,3 '[( 1,1'-biphenyl) -4,4'-diyldi-2,1-ethenediyl] bis (9-ethyl) -9H-carbazole; DSA (distrylamine) can be used by doping in small amounts. In the case of the red light emitting material, DCJTB ([2- (1,1-dimethylethyl) -6- [2- (2,3,6,7-tetrahydro-1,1,7,7-tetramethyl-1H) was added to the green light emitting material. A small amount of doping, such as 5H-benzo (ij) quinolizin-9-yl) ethenyl] -4H-pyran-4-ylidene] -propanedinitrile), may be used. When the light emitting layer is formed using a process such as inkjet printing, roll coating, or spin coating, a polymer such as a polyphenylene vinylene (PPV) -based polymer or a poly fluorene may be used for the light emitting layer.

다른 예를 들어 호스트물질로 카바졸(carbazole) 유도체(예를 들어, 4,4'-bis(9-carbazolyl)biphenyl (CBP)) 또는 트리페닐아민(triphenylamine) 유도체, 옥사디아졸(oxadiazole) 유도체, 1,2,4-triazole 유도체 또는 1,3,5-triazine 유도체 중 하나이고, 게스트물질로 금속착체, 예를 들어 이리듐 착체 또는 플라타늄 착체일 수 있다.Other examples include carbazole derivatives (eg, 4,4'-bis (9-carbazolyl) biphenyl (CBP)) or triphenylamine derivatives, and oxadiazole derivatives as host materials. And 1,2,4-triazole derivatives or 1,3,5-triazine derivatives, and may be a metal complex such as an iridium complex or a platinum complex as a guest material.

발광층(192) 위에는 전자수송층(193)이 위치된다. 이러한 전자수송층(193)으로는 그 위에 위치되는 음극으로부터 전자주입 효율이 높고 주입된 전자를 효율적으로 수송할 수 있는 물질이 필요하다. 이를 위해서 전자 친화력과 전자 이동속도가 크고 전자에 대한 안정성이 우수한 물질이 사용된다. 이와 같은 조건을 충족시키는 전자수송 물질로는 구체적인 예로 8-히드록시퀴놀린의 Al 착물, Alq3를 포함한 착물, 유기 라디칼 화합물, 히드록시플라본-금속 착물 등이 있으나, 이들에만 한정되는 것은 아니다.The electron transport layer 193 is positioned on the emission layer 192. The electron transport layer 193 requires a material having high electron injection efficiency from the cathode positioned thereon and capable of efficiently transporting the injected electrons. For this purpose, a material having high electron affinity and electron transfer speed and excellent electron stability is used. Specific examples of the electron transport material that satisfies such conditions include, but are not limited to, an 8-hydroxyquinoline Al complex, a complex including Alq3, an organic radical compound, and a hydroxyflavone-metal complex.

전자수송층(193) 위에는 전자주입층(194)이 적층된다. 전자주입층(194)은 Balq, Alq3, Be(bq)2, Zn(BTZ)2, Zn(phq)2, PBD, spiro-PBD, TPBI, Tf-6P 등과 같은 금속착제 화합물, 이미다졸 고리(imidazole ring)를 갖는 아마로틱(aromatic) 화합물이나 보론(boron) 화합물 등을 포함하는 저분자 물질을 이용하여 제작할 수 있으나 이에 제한되지 않는다.The electron injection layer 194 is stacked on the electron transport layer 193. The electron injection layer 194 is a metal complex compound such as Balq, Alq 3 , Be (bq) 2 , Zn (BTZ) 2 , Zn (phq) 2 , PBD, spiro-PBD, TPBI, Tf-6P, imidazole ring It may be manufactured using a low molecular weight material including an aromatic compound having a (imidazole ring) or a boron compound (boron), but is not limited thereto.

이때, 발광층(192)을 제외한 나머지 층들이 형성되지 않을 수 있다. 한편 유기층(160, 162)은 정공저지층, 전자저지층, 발광보조층, 정공수송보조층 또는 버퍼층 등을 더 포함할 수도 있고, 전자수송층 등이 정공저지층의 역할을 할 수도 있다.At this time, the remaining layers except for the light emitting layer 192 may not be formed. The organic layers 160 and 162 may further include a hole blocking layer, an electron blocking layer, a light emitting auxiliary layer, a hole transport auxiliary layer, or a buffer layer, and the electron transport layer may serve as a hole blocking layer.

제2 전극(170) 및 제4 전극(175)은 캐소드 전극으로 기능할 경우, 제2 전극의 금속 도전성 물질층(171)과 제4 전극(175)은 일함수 값이 비교적 작은 금속물질, 예를 들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나 이상의 물질로 이루어질 수 있다. When the second electrode 170 and the fourth electrode 175 function as a cathode electrode, the metal conductive material layer 171 and the fourth electrode 175 of the second electrode have a relatively small work function value, for example For example, it may be made of any one or more of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), gold (Au).

이때, 도 8e에 도시된 바와 같이 제1 유기층(160)과 제2 전극의 금속성 물질층(171)은 제3 전극(134)과 소정의 거리를 두고 이격된다. 또한, 제1 유기층(160)과 제2 전극의 금속 도전성 물질층(171)은 사방의 격벽(140)에 의해 섬구조로 분리된다.In this case, as shown in FIG. 8E, the first organic layer 160 and the metallic material layer 171 of the second electrode are spaced apart from the third electrode 134 by a predetermined distance. In addition, the first organic layer 160 and the metal conductive material layer 171 of the second electrode are separated into island structures by the partition walls 140 on all sides.

제4 전극(175)은 제3 전극(134) 상에 형성된 역테이퍼진 제2 격벽(140b)에 의해 제2 전극(170)과 분리되나 도 7의 (a)에 도시된 “ㅂ”자 형상의 격벽이 형성되지 않은 부분을 통해 다른 화소들의 동일한 전극들과 연결되어 유기전계발광 표시장치의 공통전극을 형성할 수 있다. 하지만, 제1 전극(132)과 제3 전극(134) 상에서 “ㅂ”자 형상으로 형성되며 제1 서브 영역(180)을 둘러싸는 격벽(140)은 제2 전극(170)의 형성에 있어서 마스크로 이용되어 제2 전극(170)이 제2 서브 화소의 제4 전극(175) 및 다른 화소의 공통전극과 단절되도록 한다. 다시 말해 제2 전극(170)과 제4 전극(175)은 동일한 층에 형성되나, 제1 서브 화소의 제2 전극(170)은 섬구조의 제1 서브 영역(180)의 격벽(140)에 의해 공통전극과 전기적으로 분리되고, 제4 전극(175)은 격벽(140)이 형성되지 않은 부분을 통해 다른 화소의 공통전극과 전기적으로 연결된다.The fourth electrode 175 is separated from the second electrode 170 by the reverse tapered second partition wall 140b formed on the third electrode 134, but has a “ㅂ” shape shown in FIG. 7A. The common electrode of the organic light emitting display device may be connected to the same electrodes of the other pixels through a portion in which the barrier ribs are not formed. However, the partition wall 140 formed on the first electrode 132 and the third electrode 134 in a “ㅂ” shape and surrounding the first sub-region 180 has a mask in forming the second electrode 170. The second electrode 170 may be disconnected from the fourth electrode 175 of the second sub pixel and the common electrode of another pixel. In other words, the second electrode 170 and the fourth electrode 175 are formed on the same layer, but the second electrode 170 of the first sub-pixel is formed on the partition wall 140 of the first sub-region 180 having an island structure. The fourth electrode 175 is electrically connected to the common electrode of another pixel through a portion where the partition wall 140 is not formed.

유기층(160, 162)과 제2 전극 및 제4 전극의 금속 도전성 물질층(171, 176)은 열증착 방법으로 증착될 수 있다. 열증착법에 의하면 챔버 내에 기판(100)을 위치시키고, 진공 상태에서 증발원에 열을 가해 기화시키면서 증착하여 균일한 박막을 형성할 수 있다. 본 발명의 실시예에서는 기판(100) 상에 격벽(140)이 형성되어 있어, 유기층을 수직 열증착 시킬 경우에, 격벽(140)이 마스크의 역할을 하므로 격벽(140)의 하부에는 유기층이 형성되지 않는다. 또한, 유기층 상으로 전면에 증착되는 금속 도전성 물질층도 수직 열증착 시킬 경우에도, 격벽(140)이 마스크의 역할을 하므로 격벽(140)의 하부에는 금속 도전성 물질층이 형성되지 않는다. 이렇게 격벽(140)이 형성된 상태에서 열증착법에 의해 유기층 및 금속 도전성 물질층을 형성함으로써 별도의 마스크를 사용하지 않고 제1 유기층(160)과 제2 유기층(162)을 분리시킬 수 있으며 또한 제2 전극(170)과 제4 전극(175)을 분리시킬 수 있다.The organic layers 160 and 162 and the metal conductive material layers 171 and 176 of the second and fourth electrodes may be deposited by a thermal deposition method. According to the thermal evaporation method, the substrate 100 may be positioned in the chamber, and vaporized while being evaporated by applying heat to the evaporation source in a vacuum to form a uniform thin film. In the embodiment of the present invention, the partition wall 140 is formed on the substrate 100, and when the organic layer is vertically thermally deposited, the partition wall 140 serves as a mask, and thus an organic layer is formed below the partition wall 140. It doesn't work. In addition, even when the metal conductive material layer deposited on the entire surface onto the organic layer is vertically thermally deposited, since the partition wall 140 serves as a mask, the metal conductive material layer is not formed under the partition wall 140. By forming the organic layer and the metal conductive material layer by thermal evaporation in the state where the partition wall 140 is formed in this way, the first organic layer 160 and the second organic layer 162 may be separated without using a separate mask, and the second layer may be separated. The electrode 170 and the fourth electrode 175 may be separated.

도 8f를 참조하면, 제2 전극(170)의 금속 도전성 물질층(171)과 제4 전극(175)의 금속 도전성 물질층(176)이 형성된 기판 상에 제2 전극(170)의 투명 도전성 물질(172)을 전면에 형성한다. 이때 제4전극(175)의 투명 도전성 물질(177)도 동시에 형성된다.Referring to FIG. 8F, the transparent conductive material of the second electrode 170 is formed on a substrate on which the metal conductive material layer 171 of the second electrode 170 and the metal conductive material layer 176 of the fourth electrode 175 are formed. 172 is formed on the front surface. In this case, the transparent conductive material 177 of the fourth electrode 175 is also formed at the same time.

이때 제2 전극의 투명 도전성 물질층(172)을 화학기상증착법으로 형성할 수 있으며, 또한 스퍼터링 공정으로 형성할 수 있다.In this case, the transparent conductive material layer 172 of the second electrode may be formed by chemical vapor deposition, and may also be formed by a sputtering process.

구체적으로, 제2 전극의 투명 도전성 물질층(172)은 스퍼터링 공정에 의해 형성될 수 있다. 스퍼터링 방법으로는 DC(DirectCurrent)스퍼터링, RF(Radio Frequency) 스퍼터링법 등이 있으며, 도전성 물질을 양호하게 증착할 수 있고, 단차 특성도 좋기 때문에 박막 증착에 많이 사용되는 방법 중 하나이다. 스퍼터링 방법은 챔버 내에 기판을 위치시키고, 아르곤(Ar) 또는 반응성가스를 주입하고, 전기장을 가속하면, 높은 에너지를 갖는 입자들이 박막재료(source material)에 강하게 충돌하여 에너지를 전달해줌으로써 원자들이 분리되어 나오며, 이 원자들이 날아가서 원하는 기판 표면에 붙게 되는 방법이다. 따라서, 입자들이 원하는 기판 표면에 붙게 되는 스퍼터링 공정의 특성상 제1 실시예에서는 격벽(140)의 전면뿐만 아니라 격벽의 아래 부분까지 제2 전극의 재료인 투명 도전성 물질이 용이하게 형성될 수 있고, 단차 특성도 양호하게 형성될 수 있다는 장점이 있다.In detail, the transparent conductive material layer 172 of the second electrode may be formed by a sputtering process. Sputtering methods include DC (DirectCurrent) sputtering, RF (Radio Frequency) sputtering, etc., and one of the methods widely used for thin film deposition because the conductive material can be deposited well and the step characteristics are good. The sputtering method places atoms in the chamber, injects argon (Ar) or a reactive gas, and accelerates the electric field, causing atoms with high energy to collide with the source material and deliver energy, causing atoms to separate. This is how these atoms fly off and stick to the desired substrate surface. Therefore, in the first embodiment, a transparent conductive material, which is a material of the second electrode, may be easily formed not only on the front surface of the partition wall 140 but also under the partition wall due to the nature of the sputtering process in which particles adhere to the desired substrate surface. There is an advantage that the characteristics can be formed well.

이러한 공정을 통해 제2 전극의 투명 도전성 물질층(172)은 제3 전극(134) 상에 형성된 격벽(140b) 아래 부분(음영 구역, 189)으로 유입되어 제3 전극(134)과 인접되고 전기적으로 연결된다.Through this process, the transparent conductive material layer 172 of the second electrode flows into a portion (shading area) 189 below the partition wall 140b formed on the third electrode 134 and is adjacent to the third electrode 134 and electrically connected to the third electrode 134. Is connected.

투명 도전성 물질은, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb와 같은 금속과 산화물의 조합; 폴리(3-메틸티오펜), 폴리[3,4-(에틸렌-1,2-디옥시)티오펜](PEDT), 폴리피롤 및 폴리아닐린과 같은 전도성 고분자 등으로 이루어질 수 있다. 투명 도전성 물질은, 탄소나노튜브, 그래핀, 은나노와이어, 투명 전도성 산화물 등일 수도 있다.The transparent conductive material may be, for example, a metal oxide such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a combination of a metal and oxide such as ZnO: Al or SnO 2: Sb; Conductive polymers such as poly (3-methylthiophene), poly [3,4- (ethylene-1,2-dioxy) thiophene] (PEDT), polypyrrole and polyaniline, and the like. The transparent conductive material may be carbon nanotubes, graphene, silver nanowires, transparent conductive oxides, or the like.

도 8f의 제1 서브 화소와 제2 서브 화소의 경계 영역의 확대 단면을 살펴보면, 제3 전극(134)의 단부에 형성된 제2 격벽(140b)의 음영 구역(189)으로 제2 전극의 투명 도전성 물질층(172)이 유입되어 제3 전극(134)과 전기적으로 접촉한다. 이때 제2 전극의 투명 도전성 물질층(172) 중 음영 구역(189)으로 유입한 부분의 가장자리(173)는 두께가 연속 또는 불연속적으로 감소하는 형상이며, 제2 전극의 투명 도전성 물질층(172)의 단면과 제3 전극(134)의 단면이 측면 접촉하거나 제2 전극의 투명 도전성 물질층(172)의 일부가 제3 전극(134) 상에 형성되어 상면 접촉할 수 있다.An enlarged cross-sectional view of the boundary area between the first sub pixel and the second sub pixel of FIG. 8F is shown. The transparent conductivity of the second electrode is a shaded region 189 of the second partition wall 140b formed at the end of the third electrode 134. The material layer 172 flows in and is in electrical contact with the third electrode 134. At this time, the edge 173 of the portion of the transparent conductive material layer 172 of the second electrode flowing into the shaded region 189 has a shape in which the thickness is continuously or discontinuously reduced, and the transparent conductive material layer 172 of the second electrode is formed. ) And a cross section of the third electrode 134 may be in side contact, or a portion of the transparent conductive material layer 172 of the second electrode may be formed on the third electrode 134 to be in top contact.

한편, 제1 실시예에 대한 일 제조 공정에서 제2 전극(170)이 금속 도전성 물질층(171)과 투명 도전성 물질층(172)으로 이루어진 구조에 대해 설명하였다. 도 8f를 참조하여 설명한 바와 같이 제2 전극의 투명 도전성 물질층(172)은 스퍼터링으로 증착할 수 있는데, 유기층 상으로 스퍼터링에 의한 입자가 직접 증착되는 경우 유기층에 손상이 발생할 수 있다. 이때 미리 형성된 제2 전극의 금속 도전성 물질층(171)은 이러한 스퍼터링 입자로부터 제1 유기층(160)을 보호하는 기능을 수행할 수 있다.Meanwhile, the structure of the second electrode 170 including the metal conductive material layer 171 and the transparent conductive material layer 172 in the manufacturing process of the first embodiment has been described. As described with reference to FIG. 8F, the transparent conductive material layer 172 of the second electrode may be deposited by sputtering. When the particles by sputtering are directly deposited onto the organic layer, damage may occur to the organic layer. In this case, the metal conductive material layer 171 of the second electrode formed in advance may function to protect the first organic layer 160 from such sputtering particles.

한편, 전술한 실시예에서 트랜지스터의 반도체층(112)이 폴리실리콘으로 형성되는 것을 예시적으로 설명하였으나 본 발명은 이로 제한되는 것은 아니다. 구체적으로 트랜지스터는 비정질실리콘 박막트랜지스터 또는 산화물반도체 박막트랜지스터 또는 유기물 박막트랜지스터일 수 있다.Meanwhile, in the above-described embodiment, the semiconductor layer 112 of the transistor is exemplarily described as being formed of polysilicon, but the present invention is not limited thereto. In more detail, the transistor may be an amorphous silicon thin film transistor, an oxide semiconductor thin film transistor, or an organic thin film transistor.

트랜지스터가 산화물반도체 박막트랜지스터인 경우, 바텀게이트 박막트랜지스터의 형태를 가질 수 있다. 이때, 게이트 전극이 형성된 기판 전면에 형성된 게이트 절연막 상에 게이트 전극에 대응하여 산화물반도체 물질인 징크 옥사이드(ZnO)) 계열의 산화물, 예를 들어 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나로 이루어진 산화물 반도체층이 아일랜드 형태로 형성될 수 있다. 산화물 반도체를 열증착 이외에 코팅 장치, 예를 들어 스핀 코팅장치, 슬롯 코팅장치, 잉크 젯 프린팅 장치, 분무장치 중 어느 하나의 장치를 이용하여 도포하여 산화물 반도체 물질층을 형성할 수도 있다.When the transistor is an oxide semiconductor thin film transistor, it may have a form of a bottom gate thin film transistor. In this case, zinc oxide (ZnO) -based oxides, such as indium gallium zinc oxide (IGZO) and zinc tin oxide (ZTO), are formed on the gate insulating film formed on the entire surface of the substrate on which the gate electrode is formed. The oxide semiconductor layer made of any one of ZIO (Zinc Indium Oxide) may be formed in an island form. The oxide semiconductor may be applied using a coating apparatus such as a spin coating apparatus, a slot coating apparatus, an ink jet printing apparatus, or a spray apparatus in addition to thermal deposition to form an oxide semiconductor material layer.

산화물 반도체층 상에는 서로 이격하는 형태로 소스 전극과 드레인 전극을 형성한다. 이렇게 산화물 반도체층의 상면이 소스 및 드레인 전극의 하면과 접촉하는 구조를 갖는 박막트랜지스터를 탑 컨택 방식(Top contact type) 박막트랜지스터라 한다. 이러한 방식으로 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극을 순차적으로 증차하면 하나의 산화물반도체 박막트랜지스터가 형성된다.
The source electrode and the drain electrode are formed on the oxide semiconductor layer so as to be spaced apart from each other. The thin film transistor having the structure in which the top surface of the oxide semiconductor layer contacts the bottom surface of the source and drain electrodes is called a top contact type thin film transistor. In this manner, when the gate electrode, the gate insulating film, the semiconductor layer, and the source / drain electrodes are sequentially added, one oxide semiconductor thin film transistor is formed.

도 9는 도 8f의 공정을 다른 방법으로 수행하는 제1 실시예에 따른 유기전계발광 소자의 다른 제조 공정 단면도이다.FIG. 9 is a cross-sectional view of another manufacturing process of the organic light emitting display device according to the first embodiment, which performs the process of FIG. 8F by another method.

본 제조 공정 예시에서, 도 8a 내지 도 8e에 도시된 공정이 선택적으로 실시된 후에, 도 8f에서 설명한 공정과 다른 도 9에 도시된 공정이 수행될 수 있다.In the present manufacturing process example, after the process illustrated in FIGS. 8A to 8E is optionally performed, the process illustrated in FIG. 9 may be performed, which is different from the process described in FIG. 8F.

도 9를 참조하면, 제2 전극의 금속 도전성 물질층(171)과 제4 전극(175)의 금속 도전성 물질층(176)이 형성된 기판 상에 제2 전극(170) 및 제4 전극(175)의 투명 도전성 물질을 전면에 형성한다. 이때 제2 전극의 투명 도전성 물질은 도 9에 도시된 바와 같이, 열증착이 이루어지는 기판(100)면에 대해 입자가 수직하게 입사되는 것이 아니라 비스듬하게 입사되도록 한다(도면번호 910 참조). 즉 열증착될 입자들의 운동방향(910)에 대해 기판(100)면이 소정의 각도를 가져 증착될 입자가 기판(100)면에 대해 비스듬히 입사되도록 한다. 따라서, 기판(100)면과의 입사 각도에 따라 제2 전극의 투명 도전성 물질층(972)이 격벽 아래의 음영 구역(189)으로 유입된다.9, the second electrode 170 and the fourth electrode 175 on the substrate on which the metal conductive material layer 171 of the second electrode and the metal conductive material layer 176 of the fourth electrode 175 are formed. A transparent conductive material is formed on the entire surface. In this case, as shown in FIG. 9, the transparent conductive material of the second electrode allows the particles to be incident at an angle to the surface of the substrate 100 where thermal deposition is performed, not at right angles (see reference numeral 910). That is, the surface of the substrate 100 has a predetermined angle with respect to the movement direction 910 of the particles to be thermally deposited so that the particles to be deposited are obliquely incident on the surface of the substrate 100. Accordingly, the transparent conductive material layer 972 of the second electrode flows into the shaded region 189 under the partition wall according to the incident angle with the surface of the substrate 100.

입사되는 각도는 격벽(140)의 역테이퍼진 측면이 기판(100)과 이루는 각도보다 클 수 있다. 이때, 입사되는 각도가 역테이퍼진 측면의 각도보다 작은 경우 입자가 제2 격벽(140b)의 측면에 증착되어 제2 전극(170)과 제4 전극(175)이 전기적으로 연결될 수도 있다.The incident angle may be greater than an angle at which the inverse tapered side of the partition wall 140 forms the substrate 100. In this case, when the incident angle is smaller than the angle of the reverse tapered side, particles may be deposited on the side of the second partition wall 140b to electrically connect the second electrode 170 and the fourth electrode 175.

이때, 제2 전극의 투명 도전성 물질층(972)은 열증착 또는 이온 빔 증착의 방법으로 증착될 수 있다. 이와 같이 제2 전극(132)과 제4 전극(134)의 투명 도전성 물질층(972)는 유기층 및 제2 전극 및 제4 전극의 금속 도전성 물질층(171, 176)과 동일하게 열증착 공정을 통해 형성하므로 동일한 증착 장비를 이용하여 공정 효율을 향상시킬 수 있다.In this case, the transparent conductive material layer 972 of the second electrode may be deposited by thermal deposition or ion beam deposition. As described above, the transparent conductive material layer 972 of the second electrode 132 and the fourth electrode 134 performs a thermal deposition process in the same manner as the organic layer and the metal conductive material layers 171 and 176 of the second electrode and the fourth electrode. Since the same deposition equipment can be used to improve the process efficiency.

제1 실시예에서의 제2 전극(170)을 이루는 두 개의 층은 모두 도전성 물질층으로 전기적으로 제2 전극(170)의 면저항을 낮추는 효과가 있다. 또한, 서로 다른 재질과 공정을 통해 하나(예를 들어, 금속 도전성 물질층(171))는 제1 유기층(160)으로 전자 주입이 수월하게 이루어지도록 하는 기능을 수행하고 다른 하나(예를 들어, 투명 도전성 물질층(172))는 제3 전극(134)과의 전기적 연결 경로를 형성하는 기능을 수행할 수 있다. 다만, 제2 전극(170) 형성을 위해 서로 다른 물질 혹은 공정이 필요하고, 두 개의 층 모두 도전성 물질층으로 제2 전극(170)과의 전기적인 결합이 가능한 바 이중 하나의 층이 생략되는 구조가 제2 전극(170)에 사용될 수 있다. 이때, 제4 전극(175)도 제2 전극(170)과 동일하게 하나의 층이 생략되는 구조일 수 있다.
Both layers of the second electrode 170 in the first embodiment are electrically conductive material layers, and have an effect of lowering the sheet resistance of the second electrode 170 electrically. In addition, one through a different material and process (for example, the metal conductive material layer 171) serves to facilitate the injection of electrons into the first organic layer 160 and the other (for example, The transparent conductive material layer 172 may function to form an electrical connection path with the third electrode 134. However, different materials or processes are required to form the second electrode 170, and both layers are electrically conductive material layers that can be electrically coupled with the second electrode 170. May be used for the second electrode 170. In this case, the fourth electrode 175 may also have a structure in which one layer is omitted in the same manner as the second electrode 170.

<제2 <Second 실시예Example >>

도 10은 제2 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.10 is a schematic cross-sectional view of an organic light emitting display device according to a second embodiment.

도 10을 참조하면, 제2 실시예에 따른 유기전계발광 소자는 제1 실시예에 따른 유기전계발광 소자를 도시한 도 6과 제2 전극(1071) 및 제4 전극(1076) 아래의 층에서 동일한 구조를 가질 수 있다. 제2 실시예를 따른 유기전계발광 소자에서 제1 실시예에 따른 유기전계발광 소자와 동일한 구성요소들을 이하 동일한 도면번호를 사용한다.Referring to FIG. 10, the organic light emitting display device according to the second embodiment of the present invention is illustrated in FIG. 6 and the layer under the second electrode 1071 and the fourth electrode 1076, which illustrate the organic light emitting display device according to the first embodiment. It may have the same structure. In the organic electroluminescent device according to the second embodiment, the same components as those of the organic electroluminescent device according to the first embodiment are given the same reference numerals hereinafter.

제2 전극(1071)은 하나의 도전성 물질층으로 이루어져 있으면서, 제1 유기층(160) 상에 형성되고 또한, 제3 전극(134) 상에 형성된 제2 격벽(140b)의 음영 구역(189)으로 유입되어 제3 전극(134)과 인접되고 전기적으로 연결된다. 형태 상으로는 도 6의 실시예에서 제2 전극의 금속 도전성 물질층이 생략된 구조와 유사하다.The second electrode 1071 is formed of one conductive material layer, and is formed on the first organic layer 160 and is a shaded region 189 of the second partition wall 140b formed on the third electrode 134. Inflow is adjacent to and electrically connected to the third electrode 134. In shape, it is similar to the structure in which the metal conductive material layer of the second electrode is omitted in the embodiment of FIG. 6.

다만, 도 10에 도시된 실시예에서 제2 전극(1071)은 캐소드 전극으로 기능하도록 일함수 값이 비교적 작은 금속물질, 예를 들면 주석, 마그네슘, 인듐, 칼슘, 나트륨, 리튬, 알루미늄, 은 등의 적당한 금속, 또는 그들의 적절한 합금이 사용되거나 리튬플루오라이드와 알루미늄, 산화리튬과 알루미늄, 스트론튬산화물과 알루미늄 등의 2 층 구조로 이루어질 수 있다.However, in the embodiment illustrated in FIG. 10, the second electrode 1071 may be a metal material having a relatively small work function value, for example, tin, magnesium, indium, calcium, sodium, lithium, aluminum, silver, or the like to function as a cathode electrode. A suitable metal of, or a suitable alloy thereof may be used or may be made of a two-layer structure such as lithium fluoride and aluminum, lithium oxide and aluminum, strontium oxide and aluminum.

제2 전극(1071)은 화학기상증착법 혹은 스퍼터링 공정으로 형성될 수 있다. 이러한 공정으로 형성되는 경우, 도 10에 도시된 바와 같이 제2 전극(1071)은 제3 전극(134) 상에 형성된 제2 격벽(140b)의 음영 구역(189)으로 유입되어 제3 전극(134)과 인접되고 전기적으로 연결된다.The second electrode 1071 may be formed by a chemical vapor deposition method or a sputtering process. When formed in this process, as shown in FIG. 10, the second electrode 1071 is introduced into the shaded region 189 of the second partition wall 140b formed on the third electrode 134 and thus the third electrode 134. Adjacent to and electrically connected.

또한, 제2 전극(1071)은 도 9를 참조하여 설명한 것과 같이 증착 공정에서 증착 입자를 기판 면과 소정의 각도를 가지고 비스듬히 입사시켜 제2 전극(1071)의 일부가 제2 격벽(140b)의 음영 구역(189)으로 유입되면서 제3 전극(134)과 인접되도록 할 수 있다. 제2 전극(971)과 제4 전극(1076)은 열증착 또는 이온 빔 증착의 방법으로 증착될 수 있다.
In addition, as described with reference to FIG. 9, the second electrode 1071 is obliquely incident to the substrate surface at a predetermined angle in the deposition process so that a part of the second electrode 1071 is formed on the second partition wall 140b. As it enters the shadow area 189, the shadow electrode 189 may be adjacent to the third electrode 134. The second electrode 971 and the fourth electrode 1076 may be deposited by thermal deposition or ion beam deposition.

<제3 <Third 실시예Example >>

도 11은 제3 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.11 is a schematic cross-sectional view of an organic light emitting display device according to a third embodiment.

도 11에 도시된 유기전계발광 소자는 도 5 및 도 6에 도시된 제1 실시예에 따른 유기전계발광 소자와 유기층 혹은 제3 전극 아래의 층에서 동일한 구조를 가질 수 있다. The organic electroluminescent device shown in FIG. 11 may have the same structure in the organic electroluminescent device according to the first embodiment shown in FIGS. 5 and 6 and the layer below the organic layer or the third electrode.

도 11을 참조하면, 보호층(130) 상에 제1 전극(1132)과 제3 전극(1134)이 형성되고, 제1 전극(1132) 및 제3 전극(1134)의 가장자리에는 절연구조물인 뱅크(1150a, 1150b, 1150c, 1150d) 혹은 격벽(1140a, 1140b)이 형성되어 있다.Referring to FIG. 11, a first electrode 1132 and a third electrode 1134 are formed on the protective layer 130, and banks of insulating structures are formed at edges of the first electrode 1132 and the third electrode 1134. 1150a, 1150b, 1150c, and 1150d or partition walls 1140a and 1140b are formed.

제1 전극(1132) 상에 위치하는 제2 뱅크(1150b) 및 제1 격벽(1140a)은 제1 전극(1132)의 단부와 중첩되는 형태로 형성되어 제1 전극(1132)이 제2 뱅크(1150b) 혹은 제1 격벽(1140a) 외부로 노출되지 않게 하고, 제3 전극(1134) 상에 위치하는 제2 격벽(1140b)은 역테이퍼진 구조의 하부에서 제3 전극(1134)의 단부가 노출되어 제2 전극(1170)과 접촉할 수 있도록 한다. 이때, 제3 전극(1134)의 가장자리는 제1 전극(1132) 방향에서 제2 격벽(1140b)의 음영 구역(1189) 밖으로 더 연장될 수 있다.The second bank 1150b and the first barrier rib 1140a disposed on the first electrode 1132 are formed to overlap the ends of the first electrode 1132 such that the first electrode 1132 is formed in the second bank ( The end of the third electrode 1134 is exposed at the lower portion of the reverse tapered structure so that the second barrier rib 1140b disposed on the third electrode 1134 is not exposed to the outside of the 1150b or the first barrier rib 1140a. To be in contact with the second electrode 1170. In this case, an edge of the third electrode 1134 may further extend out of the shaded area 1187 of the second partition 1140b in the direction of the first electrode 1132.

제1 전극(1132) 상으로는 제1 뱅크(1150a) 및 제2 뱅크(1150b)를 사이에 두고 발광층을 포함하는 제1 유기층(1160) 및 제2 전극(1170)이 순차적으로 형성되어 있다.The first organic layer 1160 and the second electrode 1170 including the emission layer are sequentially formed on the first electrode 1132 with the first bank 1150a and the second bank 1150b interposed therebetween.

제1 유기층(1160)은 제3 전극(1134)과 소정의 거리를 두고 이격되어 있으나, 제2 전극(1170)은 일부가 제3 전극(1134)과 접촉하면서 제3 전극(1134)과 전기적으로 연결된다. 이때 제1 유기층(1160)은 사방의 격벽(1140)에 의해 섬구조로 분리되어 있다.The first organic layer 1160 is spaced apart from the third electrode 1134 by a predetermined distance, but the second electrode 1170 is electrically in contact with the third electrode 1134 while a part thereof contacts the third electrode 1134. Connected. At this time, the first organic layer 1160 is separated into island structures by partition walls 1140 on all sides.

그리고 제3 전극(1134) 상으로는 제3 뱅크(1150c) 및 제4 뱅크(1150d)를 사이에 두고 발광층을 포함하는 제2 유기층(1162) 및 제4 전극(1175)이 순차적으로 형성되어 있다. 제4 전극(1175)은 제3 전극(1134) 상에 형성된 역테이퍼진 제2 격벽(1140b)에 의해 제2 전극(1170)과 분리되나 “ㅂ”자 형상의 격벽(1140)이 형성되지 않은 부분을 통해 다른 화소들의 동일한 전극들과 연결되어 유기전계발광 표시장치의 공통전극을 형성할 수 있다.
The second organic layer 1162 and the fourth electrode 1175 including the emission layer are sequentially formed on the third electrode 1134 with the third bank 1150c and the fourth bank 1150d interposed therebetween. The fourth electrode 1175 is separated from the second electrode 1170 by the reverse tapered second partition 1140b formed on the third electrode 1134, but the “1” shaped partition 1140 is not formed. The portion may be connected to the same electrodes of other pixels to form a common electrode of the organic light emitting display device.

도 12a 및 도 12b는 제3 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.12A and 12B are cross-sectional views illustrating a manufacturing process of an organic light emitting display device according to a third embodiment.

본 제조 공정 예시에서 유기층 혹은 제3 전극(1134)이 형성되기 전단계의 공정들은 도 8a 내지 도 8d를 참조하여 설명한 실시예들이 적용될 수 있다. In the example of the manufacturing process, the processes described before the formation of the organic layer or the third electrode 1134 may be applied to the embodiments described with reference to FIGS. 8A to 8D.

도 12a를 참조하면, 기판(100) 상에 형성된 구동 트랜지스터(110) 상으로 보호층(130)이 위치하고 있다. 보호층(130) 상에는 제1 서브 영역(1180)에서 구동 트랜지스터(110)의 소스 전극(122) 혹은 드레인 전극(124)과 콘택홀을 통해 접촉되는 제1 전극(1132)이 형성되어 있고, 제2 서브 영역(1182)에서 제1 전극(1132)과 이격되어 제3 전극(1134)이 형성되어 있다.Referring to FIG. 12A, the passivation layer 130 is positioned on the driving transistor 110 formed on the substrate 100. The first electrode 1132 is formed on the passivation layer 130 to be in contact with the source electrode 122 or the drain electrode 124 of the driving transistor 110 through the contact hole in the first sub-region 1180. The third electrode 1134 is formed to be spaced apart from the first electrode 1132 in the two sub-regions 1182.

제1 전극(1132) 및 제3 전극(1134)의 가장자리에는 절연구조물인 뱅크(1150a, 1150b, 1150c, 1150d) 혹은 격벽(1140a, 1140b)이 형성되어 있다. 그리고, 뱅크(1150)는 제1 전극(1132)과 제3 전극(1134)의 발광 영역(1184, 1186)에서 개구하여 제1 전극(1132)과 제3 전극(1134)을 노출시킴과 동시에 제2 격벽(1140b)과 제2 뱅크(1150b) 사이에서 개구영역(1188)을 형성한다.Banks 1150a, 1150b, 1150c, and 1150d, which are insulating structures, or partitions 1140a and 1140b are formed at edges of the first electrode 1132 and the third electrode 1134. The bank 1150 opens in the emission regions 1184 and 1186 of the first electrode 1132 and the third electrode 1134 to expose the first electrode 1132 and the third electrode 1134 and simultaneously An opening region 1188 is formed between the second partition 1140b and the second bank 1150b.

제1 전극(1132) 상에 위치하는 제2 뱅크(1150b) 및 제1 격벽(1140a)은 제1 전극(1132)의 단부와 중첩되는 형태로 형성되어 제1 전극(1132)이 제2 뱅크(1150b) 혹은 제1 격벽(1140a) 외부로 노출되지 않게 하고, 제3 전극(1134) 상에 위치하는 제2 격벽(1140b)은 역테이퍼진 구조의 하부에서 제3 전극(1134)의 단부가 노출되어 제2 전극(1170)과 접촉할 수 있도록 한다. 이때, 제3 전극(1134)의 가장자리는 제1 전극(1132) 방향에서 제2 격벽(1140b)의 음영 구역(1189) 밖으로 더 연장되어 있는 것이 특징이다.The second bank 1150b and the first barrier rib 1140a disposed on the first electrode 1132 are formed to overlap the ends of the first electrode 1132 such that the first electrode 1132 is formed in the second bank ( The end of the third electrode 1134 is exposed at the lower portion of the reverse tapered structure so that the second barrier rib 1140b disposed on the third electrode 1134 is not exposed to the outside of the 1150b or the first barrier rib 1140a. To be in contact with the second electrode 1170. In this case, the edge of the third electrode 1134 is further extended out of the shaded area 1187 of the second partition 1140b in the direction of the first electrode 1132.

도 12b를 참조하면, 뱅크(1150)와 격벽(1140)이 형성된 기판 상으로 유기층 물질이 전면에 형성된다. 이때, 제3 전극(1134) 중 제2 격벽(1140b)의 음영 구역(1189) 밖으로 더 연장되어 있는 부분과 중첩되면서, 제2 격벽(1140b)과 제2 뱅크(1150b) 사이에 형성된 개구영역(1188) 일부를 가리는 쉐도우 마스크(1220)가 이용된다.Referring to FIG. 12B, an organic layer material is formed on the entire surface of the substrate on which the bank 1150 and the partition wall 1140 are formed. In this case, an opening region formed between the second partition 1140b and the second bank 1150b while overlapping a portion of the third electrode 1134 that extends further out of the shaded region 1189 of the second partition 1140b ( 1188 A shadow mask 1220 covering a portion is used.

이러한 쉐도우 마스크(1220)를 이용하여 유기층 물질을 전면에 증착(1210)하면 마스크(1220)를 사이에 두고 제1 유기층(1160)과 제2 유기층(1162)이 분리되어 형성된다. 또한, 마스크(1220)는 제2 격벽(1140b)의 음영 구역(1189) 밖으로 연장되어 있는 제3 전극(1134) 부분을 가리고 있어 제1 유기층(1160)이 제3 전극(1134)과 중첩되지 않으며, 제1 전극(1132)과 제3 전극(1134) 사이에서 뱅크 및 격벽이 형성되지 않은 개구영역(1188) 일부를 가리기 때문에 제1 유기층(1160)은 제3 전극(1134)과 소정 거리 이격되어 형성된다.When the organic layer material is deposited 1210 on the entire surface using the shadow mask 1220, the first organic layer 1160 and the second organic layer 1162 are separated from each other with the mask 1220 interposed therebetween. In addition, the mask 1220 covers a portion of the third electrode 1134 that extends out of the shaded region 1189 of the second partition 1140b so that the first organic layer 1160 does not overlap the third electrode 1134. The first organic layer 1160 is spaced apart from the third electrode 1134 by a portion of the opening region 1188 where the bank and the partition wall are not formed between the first electrode 1132 and the third electrode 1134. Is formed.

일반적으로 적색, 녹색, 청색 화소를 별도로 형성하는 경우, 각각의 색에 대하여 별도의 마스크를 사용하여 형성하기 때문에 전술한 마스크가 별도의 공정으로서 요구되는 것은 아니다.In general, when the red, green, and blue pixels are separately formed, the masks described above are not required as separate processes because they are formed by using separate masks for each color.

마스크(1220)를 이용하여 유기층 물질을 전면에 증착함으로써 제1 유기층(1160)과 제2 유기층(1162)을 형성한 후에는 도 12c에 도시된 바와 같이, 금속 도전성 물질을 전면에 형성한다. 이때, 역테이퍼진 제2 격벽(1140b)의 형상 때문에 전면에 제2 전극(1170)과 제4 전극(1175)이 분리된다.After the first organic layer 1160 and the second organic layer 1162 are formed by depositing the organic layer material on the entire surface using the mask 1220, a metal conductive material is formed on the entire surface, as shown in FIG. 12C. At this time, the second electrode 1170 and the fourth electrode 1175 are separated on the front surface due to the shape of the reverse tapered second partition wall 1140b.

또한, 제3 전극(1134)의 가장자리는 제1 전극(1132) 방향에서 격벽(1140b)의 음영 구역(1189) 밖으로 더 연장되어 있어 제2 전극(1170)은 제3 전극(1134)의 가장자리와 일부 중첩되어 형성된다. 이에 따라, 제2 전극(1170)은 그 일부가 제3 전극(1134) 상에서 제3 전극(1134)과 접촉하게 되어 제3 전극(1134)과 전기적으로 연결되게 된다.In addition, the edge of the third electrode 1134 extends further out of the shaded region 1189 of the partition wall 1140b in the direction of the first electrode 1132, so that the second electrode 1170 is connected to the edge of the third electrode 1134. Some overlap is formed. Accordingly, a part of the second electrode 1170 is in contact with the third electrode 1134 on the third electrode 1134 and is electrically connected to the third electrode 1134.

도 12b를 참조하여 설명한 유기층과 도 12c를 참조하여 설명한 금속 도전성 물질층은 열증착 방법으로 증착될 수 있다. 유기층 상에 형성되는 금속 도전성 물질층이 스퍼터링 공정에 의해 형성되는 경우, 스퍼터링에 의한 입자가 유기층을 손상시키는 문제가 발생할 수 있다. 그런데, 전술한 바와 같이 유기층과 금속 도전성 물질층을 모두 열증착 방법으로 증착하는 경우, 스퍼터링 입자에 의한 유기층의 손상은 발생하지 않게 된다.
The organic layer described with reference to FIG. 12B and the metal conductive material layer described with reference to FIG. 12C may be deposited by a thermal deposition method. When the metal conductive material layer formed on the organic layer is formed by the sputtering process, a problem may occur that the particles by sputtering damage the organic layer. However, as described above, when both the organic layer and the metal conductive material layer are deposited by the thermal evaporation method, damage to the organic layer due to sputtered particles does not occur.

<제4 <4th 실시예Example >>

도 13은 제4 실시예에 따른 유기전계발광 소자의 개략적인 단면도이다.13 is a schematic cross-sectional view of an organic light emitting display device according to a fourth embodiment.

도 13에 도시된 유기전계발광 소자는 도 5 및 도 6에 도시된 제1 실시예에 따른 유기전계발광 소자와 격벽/뱅크 아래의 층에서 동일한 구조를 가질 수 있다.The organic light emitting diode illustrated in FIG. 13 may have the same structure in the layer below the barrier rib / bank and the organic light emitting diode according to the first exemplary embodiment illustrated in FIGS. 5 and 6.

도 13을 참조하면, 보호층(130) 상에 제1 전극(1332)과 제3 전극(1334)이 형성되고, 제1 전극(1332) 및 제3 전극(1334)의 가장자리에는 절연구조물인 뱅크(1350a, 1350b, 1350c, 1350d)가 형성되어 있다. 구체적으로, 하나의 화소 영역이 둘로 분할된 제1 서브 영역(1380)과 제2 서브 영역(1382) 각각의 경계에는 제1 서브 화소의 제1 전극(1332)과 제2 서브 화소의 제3 전극(1334)의 테두리 상에 형성되는 절연구조물로서 뱅크(1350a, 1350b, 1350c, 1350d)가 위치한다.Referring to FIG. 13, a first electrode 1332 and a third electrode 1334 are formed on the protective layer 130, and banks of insulating structures are formed at edges of the first electrode 1332 and the third electrode 1334. 1350a, 1350b, 1350c, and 1350d are formed. In detail, a first electrode 1332 of the first subpixel and a third electrode of the second subpixel may be disposed at a boundary between each of the first subregion 1380 and the second subregion 1138 in which one pixel region is divided into two. Banks 1350a, 1350b, 1350c, and 1350d are positioned as an insulating structure formed on the edge of 1334.

뱅크(1350a, 1350b, 1350c, 1350d)는 제1 전극(1332)과 제3 전극(1334)의 발광 영역(1384, 1386)에서 개구하여 제1 전극(1332)과 제3 전극(1334)을 노출시킴과 동시에 제2 격벽(1340b)이 형성되는 방향에서 제1 전극(1332) 및 제3 전극(1334)의 외곽으로 개구영역(1388)을 형성한다.The banks 1350a, 1350b, 1350c, and 1350d open in the emission regions 1342 and 1386 of the first electrode 1332 and the third electrode 1334 to expose the first electrode 1332 and the third electrode 1334. At the same time, the opening region 1388 is formed outside the first electrode 1332 and the third electrode 1334 in the direction in which the second partition 1340b is formed.

제1 서브 영역(1380)에 형성되는 제1/제2 뱅크(1350a, 1350b)는 보호층(130)의 일부와 제1 전극(1332)의 일부 상에 위치하면서 제1 전극(1332)의 테두리를 둘러싸는 형상으로 형성된다. 또한 제2 서브 영역(1382)에 형성되는 제3 뱅크(1450c)는 제1 서브 영역과 경계(1387)를 이루는 방향에서 하부면이 제3 전극(1334) 상에 위치되도록 형성되고, 그 외의 방향에서의 제4 뱅크(1350d) 및 제5 뱅크(미도시)는 보호층(130)의 일부와 제3 전극(1334)의 일부 상에 위치하면서 제3 전극(1334)의 테두리를 둘러싸는 형상으로 형성된다.The first and second banks 1350a and 1350b formed in the first sub-region 1380 are positioned on a part of the protective layer 130 and a part of the first electrode 1332, and the edges of the first electrode 1332. It is formed in a shape surrounding the. In addition, the third bank 1450c formed in the second subregion 1382 is formed such that the lower surface is positioned on the third electrode 1334 in a direction forming the boundary 1387 with the first subregion, and other directions. The fourth bank 1350d and the fifth bank (not shown) in Essau are positioned on a part of the protective layer 130 and a part of the third electrode 1334 to surround the edge of the third electrode 1334. Is formed.

격벽(1340)은 뱅크(1350) 상에 위치한다. 구체적으로 격벽(1340a, 1340b)의 하부면이 뱅크(1350) 상부면 내에 위치한다. 또한, 제1 격벽(1340a)은 제1 서브 영역(1380)에서 제2 서브 영역(1382)과 경계(1387)를 이루지 않는 방향에 형성되고, 제2 격벽(1340b)은 제2 서브 영역(1382)에서 제1 서브 영역(1380)과 경계를 이루는 방향에서 형성되어 제1 실시예에 따른 유기전계발광 소자에서의 격벽(140)의 평면상 배치와 동일하거나 실질적으로 동일한 배치를 이룰 수 있다.The partition 1340 is located on the bank 1350. In detail, lower surfaces of the partitions 1340a and 1340b are positioned in the upper surface of the bank 1350. In addition, the first partition wall 1340a is formed in a direction where the first subregion 1380 does not form a boundary 1387 with the second sub area 1382, and the second partition wall 1340b is the second sub area 1138. ) May be formed in a direction bordering the first sub-region 1380 to form the same or substantially the same arrangement as the planar arrangement of the partition wall 140 in the organic light emitting device according to the first embodiment.

격벽(1340a, 1340b)은 측면에서 적어도 일부가 역테이퍼진 구조를 가지고 있다. 제1 전극(1332) 상에서는 제1/제2 뱅크(1350a, 1350b)가 제1 전극(1332)의 가장자리(테두리)를 둘러싸고 있지만 제3 전극(1334) 상에서는 제3 뱅크(1350c)가 제1 서브 영역과 경계(1387)를 이루는 방향에서 하부면이 제3 전극(1334) 상에 위치함으로써, 제3 전극(1334)이 제1 서브 영역과 경계(1387)를 이루는 방향에서 제3 뱅크(1350c) 외곽으로 연장되는 형상을 이루게 된다. 그리고, 제3 뱅크(1350c) 외곽으로 연장된 제3 전극(1334)의 단부는 제2 격벽(1340b)의 음영 구역(1389) 내에 위치한다.The partitions 1340a and 1340b have a structure in which at least part of the partitions 1340a and 1340b are reverse tapered. On the first electrode 1332, the first and second banks 1350a and 1350b surround the edge (border) of the first electrode 1332, but on the third electrode 1334, the third bank 1350c is the first sub. As the lower surface is positioned on the third electrode 1334 in the direction forming the region 1387, the third bank 1350c is disposed in the direction in which the third electrode 1334 forms the boundary 1387 with the first sub-region. It forms a shape extending to the outside. In addition, an end portion of the third electrode 1334 extending outside the third bank 1350c is located in the shaded region 1389 of the second partition 1340b.

제1 전극(1332) 상으로는 제1 뱅크(1350a) 및 제2 뱅크(1350b)를 사이에 두고 발광층을 포함하는 제1 유기층(1360) 및 제2 전극(1370)이 순차적으로 형성되어 있다.The first organic layer 1360 and the second electrode 1370 including a light emitting layer are sequentially formed on the first electrode 1332 with the first bank 1350a and the second bank 1350b interposed therebetween.

제1 유기층(1360)과 제2 전극(1370)의 금속성 물질층(1371)은 제3 전극(1334)과 소정의 거리를 두고 이격되어 있으나, 제2 전극(1370)의 투명 도전성 물질층(1372)은 제3 전극(1334) 상에 형성된 제2 격벽(1340b)의 음영 구역(1389)으로 유입되어 제3 전극(1334)과 인접되면서 전기적으로 연결된다. 이때 제1 유기층(1360)과 제2 전극(1370)의 금속성 물질층(1371)은 사방의 격벽(1340)에 의해 섬구조로 분리되어 있다.Although the metallic material layer 1372 of the first organic layer 1360 and the second electrode 1370 is spaced apart from the third electrode 1334 by a predetermined distance, the transparent conductive material layer 1372 of the second electrode 1370 ) Flows into the shaded area 1389 of the second partition 1340b formed on the third electrode 1334 and is electrically connected to the third electrode 1334. In this case, the metal material layers 1372 of the first organic layer 1360 and the second electrode 1370 are separated into island structures by barrier ribs 1340 on all sides.

그리고 제3 전극(1334) 상으로는 제3 뱅크(1350c) 및 제4 뱅크(1350d)를 사이에 두고 발광층을 포함하는 제2 유기층(1362) 및 제4 전극(1375)이 순차적으로 형성되어 있다. 제2 전극(1370)과 제4 전극(1375)은 동일한 층에 형성되나, 제1 서브 화소의 제2 전극(1370)은 격벽(1340)에 의해 섬구조로 되면서 공통전극과 전기적으로 분리되고, 제4 전극(1375)은 격벽(1340)이 형성되지 않은 부분을 통해 다른 화소의 공통전극과 전기적으로 연결된다.The second organic layer 1362 and the fourth electrode 1375 including the light emitting layer are sequentially formed on the third electrode 1334 with the third bank 1350c and the fourth bank 1350d interposed therebetween. The second electrode 1370 and the fourth electrode 1375 are formed on the same layer, but the second electrode 1370 of the first sub pixel is island-shaped by the partition wall 1340 and electrically separated from the common electrode. The fourth electrode 1375 is electrically connected to the common electrode of another pixel through a portion where the partition wall 1340 is not formed.

제2 격벽(1340b) 상에 형성되는 유기층(1381)은 제1 유기층(1360) 및 제2 유기층(1362)과 연결되지 않으며, 제2 격벽(1340b) 상에 형성되는 전극 층(1382, 1383)은 제2 전극(1370) 및 제4 전극(1375)과 연결되지 않고 고립된 형태로 더미층을 형성한다.
The organic layer 1381 formed on the second partition wall 1340b is not connected to the first organic layer 1360 and the second organic layer 1362, and the electrode layers 1382 and 1383 formed on the second partition wall 1340b. The silver is not connected to the second electrode 1370 and the fourth electrode 1375 to form a dummy layer in an isolated form.

도 14a 내지 도 14d는 제4 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.14A to 14D are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the fourth embodiment.

본 제조 공정 예시에서 제1 전극 및 제3 전극이 형성되는 단계까지의 공정들은 도 8a 내지 도 8b를 참조하여 설명한 실시예들이 동일하게 적용될 수 있다.In the example of the manufacturing process, the processes up to the step of forming the first electrode and the third electrode may be equally applied to the embodiments described with reference to FIGS. 8A to 8B.

도 14a를 참조하면, 기판(100) 상에 형성된 구동 트랜지스터(110) 상으로 보호층(130)이 위치하고 있다. 보호층(130) 상에는 제1 서브 영역(1380)에서 구동 트랜지스터(110)의 소스 전극(122) 혹은 드레인 전극(124)과 콘택홀을 통해 접촉되는 제1 전극(1332)이 형성되고, 제2 서브 영역(1382)에서 제1 전극(1332)과 이격되어 제3 전극(1334)이 형성된다.Referring to FIG. 14A, the passivation layer 130 is positioned on the driving transistor 110 formed on the substrate 100. The first electrode 1332 is formed on the passivation layer 130 to be in contact with the source electrode 122 or the drain electrode 124 of the driving transistor 110 through the contact hole in the first subregion 1380. The third electrode 1334 is formed to be spaced apart from the first electrode 1332 in the sub region 1382.

제1 전극(1332) 및 제3 전극(1334)의 가장자리에는 절연구조물인 뱅크(1350a, 1350b, 1350c, 1350d)가 형성된다. 뱅크(1350)는 전면에 도포되는 뱅크 물질층에 대하여 일부 영역을 개구시킴으로써 형성되는데, 제1 서브 화소와 제2 서브 화소의 발광 영역(1384, 1386)이 개구되고, 제2 격벽(1340b)이 형성되는 방향에서 제1 전극(1332) 및 제3 전극(1334)의 외곽으로 개구영역(1388)을 형성한다.Banks 1350a, 1350b, 1350c, and 1350d, which are insulating structures, are formed at edges of the first electrode 1332 and the third electrode 1334. The bank 1350 is formed by opening a partial region with respect to the bank material layer applied to the entire surface. The light emitting regions 1342 and 1386 of the first subpixel and the second subpixel are opened, and the second partition 1340b is opened. An opening region 1388 is formed around the first electrode 1332 and the third electrode 1334 in the direction in which the first electrode 1332 and the third electrode 1334 are formed.

제1 서브 영역(1380)에서 제1/제2 뱅크(1350a, 1350b)는 보호층(130)의 일부와 제1 전극(1332)의 가장자리 상에 형성하여 제1 전극(1332)의 테두리를 둘러싸는 형상으로 형성한다. 또한, 제2 서브 영역(1382)에 형성되는 제3 뱅크(1450c)는 제1 서브 영역(1380)과 경계를 이루는 방향에서 하부면이 제3 전극(1334) 상에 위치하도록 형성하고, 그 외의 방향에서의 제4 뱅크(1350d) 및 제5 뱅크(미도시)는 보호층(130)의 일부와 제3 전극(1334)의 가장자리 상에 형성하여 제3 전극(1334)의 테두리를 둘러싸는 형상으로 형성한다.In the first sub-region 1380, the first and second banks 1350a and 1350b are formed on a portion of the protective layer 130 and the edge of the first electrode 1332 to surround the edge of the first electrode 1332. Form in shape. In addition, the third bank 1450c formed in the second subregion 1382 may be formed such that the lower surface thereof is positioned on the third electrode 1334 in a direction bordering the first subregion 1380. The fourth bank 1350d and the fifth bank (not shown) in the direction are formed on a part of the protective layer 130 and the edge of the third electrode 1334 to surround the edge of the third electrode 1334. To form.

도 14b를 참조하면, 격벽(1340)은 뱅크(1350) 상에 형성한다. 격벽(1340)은 도 8c를 참조하여 설명한 것과 같이 네거티브 감광성 물질을 뱅크(1350)가 형성된 기판(100)의 전면에 도포하고 빛의 투과도에 따라 혹은 에칭의 강도에 따라 하부면이 더 많이 식각되는 방법으로 형성할 수 있다. 이때, 격벽(1340)은 측면의 적어도 일부가 역테이퍼진 형상으로 형성된다.Referring to FIG. 14B, the partition wall 1340 is formed on the bank 1350. The barrier rib 1340 may apply a negative photosensitive material to the entire surface of the substrate 100 on which the banks 1350 are formed, as described with reference to FIG. 8C, and the lower surface may be more etched according to light transmittance or etching intensity. It can form by a method. At this time, the partition wall 1340 is formed in a shape in which at least a portion of the side tapered.

제1 격벽(1340a)은 제1 서브 영역(1380)에서 제2 서브 영역(1382)과 경계를 이루지 않는 방향에 형성하고, 제2 격벽(1340b)은 제2 서브 영역(1382)에서 제1 서브 영역(1380)과 경계를 이루는 방향에 형성한다.The first partition 1340a is formed in a direction that does not border the second subregion 1138 in the first subregion 1380, and the second partition 1340b is the first sub in the second subregion 1138. It is formed in the direction bordering with the area 1380.

뱅크(1350)와 격벽(1340)이 제1 전극(1332) 및 제3 전극(1334)과 이루는 형상을 살펴보면, 제1 전극(1332) 상에서는 제1/제2 뱅크(1350a, 1350b)가 제1 전극(1332)의 가장자리(테두리)를 둘러싸고 있지만 제3 전극(1334) 상에서는 제3 뱅크(1350c)가 제1 서브 영역(1380)과 경계를 이루는 방향에서 하부면이 제3 전극(1334) 상에 위치함으로써, 제3 전극(1334)이 제1 서브 영역(1380)과 경계를 이루는 방향에서 제3 뱅크(1350c) 외곽으로 연장되는 형상을 이루게 된다. 그리고, 제3 뱅크(1350c)외곽으로 연장된 제3 전극(1334)의 단부는 제2 격벽(1340b)의 음영 구역(1389) 내에 위치한다.Looking at the shape of the bank 1350 and the partition wall 1340 with the first electrode 1332 and the third electrode 1334, the first / second banks 1350a and 1350b are formed on the first electrode 1332. The lower surface of the electrode 1332 surrounds the edge (border) of the electrode 1332, but the third bank 1350c borders the first sub-region 1380 on the third electrode 1334. As a result, the third electrode 1334 extends to the outside of the third bank 1350c in a direction bordering the first sub-region 1380. In addition, an end portion of the third electrode 1334 extending outside the third bank 1350c is located in the shaded area 1389 of the second partition 1340b.

도 14c를 참조하면, 뱅크(1350)와 격벽(1340)이 형성된 기판(100) 상에 유기층 물질을 전면에 형성하고, 그 위에 금속 도전성 물질을 전면에 형성한다. 이때 역테이퍼진 격벽(1340)의 형상 때문에 전면에 제1 유기층(1360)과 제2 유기층(1362)이 분리되어 형성되고, 제2 전극(1370)의 금속 도전성 물질층(1371)과 제4 전극(1375)이 분리된다.Referring to FIG. 14C, an organic layer material is formed on a front surface of a substrate 100 on which a bank 1350 and a partition wall 1340 are formed, and a metal conductive material is formed on a front surface thereof. At this time, the first organic layer 1360 and the second organic layer 1136 are separated from each other and formed on the front surface due to the shape of the reverse tapered partition wall 1340, and the metal conductive material layer 1372 and the fourth electrode of the second electrode 1370 are formed. 1375 are separated.

제1 유기층(1360)과 제2 전극(1370)의 금속 도전성 물질층(1371)은 제3 전극(1334)과 소정의 거리를 두고 이격된다. 이때 제1 유기층(1360)과 제2 전극(1370)의 금속 도전성 물질층(1371)은 사방의 격벽(1340)에 의해 섬구조로 분리된다.The metal conductive material layer 1371 of the first organic layer 1360 and the second electrode 1370 is spaced apart from the third electrode 1334 by a predetermined distance. In this case, the metal conductive material layers 1372 of the first organic layer 1360 and the second electrode 1370 are separated into island structures by the partition walls 1340 on all sides.

제4 전극(1375)은 제3 전극(1334)상에 형성된 역테이퍼진 제2 격벽(1340b)에 의해 제2 전극(1370)과 분리되나 격벽이 형성되지 않은 부분을 통해 다른 화소들의 동일한 전극들과 연결되어 유기전계발광 표시장치의 공통전극을 형성할 수 있다.The fourth electrode 1375 is separated from the second electrode 1370 by an inversely tapered second partition wall 1340b formed on the third electrode 1334, but the same electrodes of other pixels are formed through the part where the partition wall is not formed. The common electrode of the organic light emitting display device may be connected to the organic light emitting display device.

유기층과 제2 전극(1370) 및 제4 전극(1375)의 금속 도전성 물질층(1371, 1376)은 열증착 방법으로 증착될 수 있다. 유기층을 열증착 시킬 경우에, 격벽(1340)이 마스크의 역할을 하므로 격벽(1340)의 하부에는 유기층이 형성되지 않는다. 또한, 유기층 상으로 전면에 증착되는 금속 도전성 물질층도 열증착 시킬 경우에, 격벽(1340)이 마스크의 역할을 하므로 격벽(1340)의 하부에는 금속 도전성 물질층이 형성되지 않는다. 이렇게 격벽(1340)이 형성된 상태에서 열증착법에 의해 유기층 및 금속 도전성 물질층을 형성함으로써 별도의 마스크를 사용하지 않고 제1 유기층(1360)과 제2 유기층(1362)을 분리시킬 수 있으며 또한 제2 전극(1370)과 제4 전극(1375)을 분리시킬 수 있다.The organic layers, the metal conductive layers 1371 and 1376 of the second electrode 1370 and the fourth electrode 1375 may be deposited by a thermal deposition method. In the case of thermally evaporating the organic layer, since the partition 1340 serves as a mask, the organic layer is not formed below the partition 1340. In addition, in the case of thermally depositing a metal conductive material layer deposited on the entire surface of the organic layer, since the barrier rib 1340 serves as a mask, the metal conductive material layer is not formed under the barrier rib 1340. By forming the organic layer and the metal conductive material layer by thermal evaporation in the state where the partition wall 1340 is formed in this manner, the first organic layer 1360 and the second organic layer 1362 can be separated without using a separate mask and also the second The electrode 1370 and the fourth electrode 1375 may be separated.

도 14d를 참조하면, 제2 전극(1370)의 금속 도전성 물질층(1371)과 제4 전극(1375)이 형성된 기판(100) 상에 제2 전극(1370)의 투명 도전성 물질층(1372)을 전면에 형성한다. 이때 제4 전극(1375)에도 투명 도전성 물질층(1377)이 함께 형성될 수 있다.Referring to FIG. 14D, the transparent conductive material layer 1372 of the second electrode 1370 is formed on the substrate 100 on which the metal conductive material layer 1372 and the fourth electrode 1375 of the second electrode 1370 are formed. Form on the front. In this case, the transparent conductive material layer 1377 may also be formed on the fourth electrode 1375.

이때 제2 전극(1370)의 투명 도전성 물질을 화학기상증착법으로 형성하거나, 스퍼터링 공정에 의해 형성할 수 있다. 일 예로서 스퍼터링 공정에 의해 투명 도전성 물질을 형성할 때, 증착 입자들을 원하는 기판(100) 표면에 붙게 하여 증착할 수 있는데, 이러한 방법으로 증착할 경우, 기판(100)의 전면뿐만 아니라 격벽(1340)의 아래 부분까지 용이하게 입자를 증착시킬 수 있다.In this case, the transparent conductive material of the second electrode 1370 may be formed by chemical vapor deposition or by a sputtering process. For example, when the transparent conductive material is formed by a sputtering process, the deposition particles may be deposited by adhering to a desired surface of the substrate 100. When the deposition is performed in this manner, the barrier rib 1340 as well as the front surface of the substrate 100 may be deposited. Particles can be deposited easily up to the bottom of).

이러한 공정을 통해 제2 전극(1370)의 투명 도전성 물질층(1372)은 제3 전극(1334) 상에 형성된 격벽(1340) 아래 부분(음영 구역)으로 유입되어 제3 전극(1334)과 인접되고 전기적으로 연결된다.
Through this process, the transparent conductive material layer 1372 of the second electrode 1370 flows into a portion (shading area) below the partition wall 1340 formed on the third electrode 1334 and is adjacent to the third electrode 1334. Electrically connected.

<제5 <5th 실시예Example >>

도 15는 제5 실시예에 따른 유기전계발광 소자의 개략적인 단면도이고, 도 16은 제5 실시예에 따른 유기전계발광 소자의 제1/제3 전극과 뱅크만 도시한 평면도이다.FIG. 15 is a schematic cross-sectional view of an organic light emitting display device according to a fifth embodiment, and FIG. 16 is a plan view showing only first and third electrodes and banks of an organic light emitting display device according to a fifth embodiment.

도 15 및 도 16에 도시된 유기전계발광 소자는 도 5 및 도 6을 참조하여 설명한 실시예들이 적용될 수 있다.15 and 16 may be applied to the embodiments described with reference to FIGS. 5 and 6.

도 15를 참조하면, 제1 실시예(도 5, 도 6 참조)와 비교할 때 제5 실시예서는 제1 전극(1532) 상에서 제1 서브 영역(1580)에서 제2 서브 영역(1582)과 경계(1587)를 이루는 방향에 뱅크가 형성되어 있지 않다.Referring to FIG. 15, when compared with the first embodiment (refer to FIGS. 5 and 6), the fifth embodiment borders the first subregion 1580 and the second subregion 1582 on the first electrode 1532. The bank is not formed in the direction which forms (1587).

구체적으로 살펴보면, 제1 서브 영역(1580)에서 보호층(130) 상으로 제1 전극(1532)이 형성되어 있고, 제2 서브 영역(1582)에서 제1 전극(1532)과 이격되어 제3 전극(1534)이 형성되어 있다.Specifically, the first electrode 1532 is formed on the passivation layer 130 in the first subregion 1580, and the third electrode is spaced apart from the first electrode 1532 in the second subregion 1852. (1534) is formed.

제1 전극(1532) 및 제3 전극(1534)의 가장자리에는 절연구조물인 뱅크(1550a, 1550c, 1550d, 1550e, 1550f) 혹은 격벽(1540a, 1540b)이 형성되어 있는데, 제2 서브 영역(1582)에서 제3 뱅크(1550c), 제4 뱅크(1550d) 및 제5 뱅크(1550e)는 제3 전극(1534)의 사방으로 형성되어 있다. 하지만, 제1 서브 영역(1580)에서 제1 뱅크(1550a)는 제2 서브 영역(1582)과 경계(1587)를 이루는 방향에서 형성되어 있지 않아, 도 16의 평면도 상으로 “ㄷ”자 형상을 이루고 있다.Banks 1550a, 1550c, 1550d, 1550e, and 1550f, which are insulating structures, or partitions 1540a and 1540b are formed at edges of the first electrode 1532 and the third electrode 1534, and the second sub-region 1652 is formed. The third bank 1550c, the fourth bank 1550d, and the fifth bank 1550e are formed in all directions of the third electrode 1534. However, in the first sub-region 1580, the first bank 1550a is not formed in a direction forming the boundary 1587 with the second sub-region 1852, and thus has a “-” shape on the plan view of FIG. 16. It is coming true.

뱅크(1550a, 1550c, 1550d, 1550e, 1550f) 및 격벽(1540a, 1540b)이 형성되어 있는 제1 전극(1532) 및 제3 전극(1534) 상으로는 제1/제2 유기층(1560, 1562) 및 제2/제4 전극(1570, 1575)이 순차적으로 형성되어 있다.The first and second organic layers 1560 and 1562 and the first and second organic layers 1560 and 1562 are formed on the first and third electrodes 1534 and 1534 on which the banks 1550a, 1550c, 1550d, 1550e, and 1550f and the partitions 1540a and 1540b are formed. The second / fourth electrodes 1570 and 1575 are sequentially formed.

도 5 및 도 6을 참조하여 설명한 실시예와 비교할 때, 제1 전극(1532)의 일측에서 뱅크가 없기 때문에 제1 전극(1532)은 뱅크가 제거된 부분으로 확장되어 제1 실시예의 제1 전극(132) 보다 넓은 면적으로 형성될 수 있다. 또한, 제1 전극(1532) 상에 형성된 뱅크의 일부가 제거되어 제1 서브 화소의 발광 영역(1584)을 넓히는 효과도 있다. 결국, 도 15 및 도 16의 제5 실시예에 따르면 제1 전극(1532)이 넓어지고 일부 뱅크가 제거되어 전체적으로 발광 영역이 넓어지게 된다.Compared to the embodiment described with reference to FIGS. 5 and 6, since there is no bank on one side of the first electrode 1532, the first electrode 1532 is extended to a portion where the bank is removed, so that the first electrode of the first embodiment. 132 may be formed with a larger area. In addition, a portion of the bank formed on the first electrode 1532 is removed, thereby extending the light emitting region 1584 of the first sub-pixel. As a result, according to the fifth exemplary embodiment of FIGS. 15 and 16, the first electrode 1532 is widened and some banks are removed to broaden the light emitting area.

제1 서브 화소의 발광 영역이 전술한 바와 같이 넓어지는 효과가 발생함으로 제1 서브 화소와 제2 서브 화소의 발광 영역의 균형을 맞추기 위해 제1 전극(1532)의 면적과 제3 전극(1534)의 면적이 실질적으로 동일하도록 제1 전극(1532), 제3 전극(1534) 및 격벽(1540) 등을 형성할 수 있다.
As described above, the light emitting area of the first sub pixel is widened, so that the area of the first electrode 1532 and the third electrode 1534 are balanced to balance the light emitting area of the first sub pixel and the second sub pixel. The first electrode 1532, the third electrode 1534, the partition wall 1540, and the like may be formed such that the area of the first electrode 1532 is substantially the same.

도 17a 내지 도 17c는 제5 실시예에 따른 유기전계발광 소자의 일 제조 공정 단면도이다.17A to 17C are cross-sectional views illustrating a process of manufacturing the organic light emitting display device according to the fifth embodiment.

도 17a를 참조하면, 기판(100) 상에 형성된 구동 트랜지스터(110) 상으로 보호층(130)이 위치하고 있다. 보호층(130) 상에는 제1 서브 영역(1580)에서 구동 트랜지스터(110)의 소스 전극(120) 혹은 드레인 전극(124)과 콘택홀을 통해 접촉되는 제1 전극(1532)이 형성되어 있고, 제2 서브 영역(1582)에서 제1 전극(1532)과 이격되어 제3 전극(1534)이 형성되어 있다.Referring to FIG. 17A, the passivation layer 130 is positioned on the driving transistor 110 formed on the substrate 100. The first electrode 1532 is formed on the passivation layer 130 to contact the source electrode 120 or the drain electrode 124 of the driving transistor 110 through the contact hole in the first sub-region 1580. The third electrode 1534 is formed to be spaced apart from the first electrode 1532 in the two sub-regions 1582.

제1 전극(1532) 및 제3 전극(1534) 상으로는 격벽(1540)을 형성한다. 이때, 격벽(1540)은 측면의 적어도 일부가 역테이퍼진 형상으로 형성된다.The partition wall 1540 is formed on the first electrode 1532 and the third electrode 1534. In this case, the partition wall 1540 is formed in a shape in which at least a portion of the side surface is reverse tapered.

뱅크(1550)는 격벽(1540)이 형성되어 있는 기판(100) 상에 전면으로 도포되는 뱅크(1550) 물질층에 대하여 일부 영역을 개구시킴으로써 형성되는데, 제1 서브 화소와 제2 서브 화소의 발광 영역(1584, 1586)이 개구되고, 격벽(1540)이 형성되는 방향에서 제1 전극(1532) 및 제3 전극(1534)의 외곽으로 개구영역(1588)을 형성한다. 이때, 제1 전극(1532)은 제2 서브 영역(1582)과의 경계에서 뱅크를 가지지 않도록 제1 서브 화소의 발광 영역(1584)과 두 서브 영역의 경계에 있는 개구영역(1588)은 서로 연결되어 있도록 형성한다.The bank 1550 is formed by opening a partial region with respect to the material layer of the bank 1550 applied to the front surface on the substrate 100 on which the barrier rib 1540 is formed, and emitting light of the first subpixel and the second subpixel. The regions 1584 and 1586 are opened, and the opening regions 1588 are formed outside the first electrode 1532 and the third electrode 1534 in the direction in which the partition wall 1540 is formed. In this case, the light emitting region 1584 of the first subpixel and the opening region 1588 at the boundary between the two subregions are connected to each other so that the first electrode 1532 does not have a bank at the boundary with the second subregion 1582. Form it.

도 17b를 참조하면, 뱅크(1550a, 1550c, 1550d)와 격벽(1540)이 형성된 기판(100) 상에 유기층 물질을 전면에 형성하고, 그 위에 금속 도전성 물질을 전면에 형성한다. 이때, 역테이퍼진 격벽(1540)의 형상 때문에 전면에 제1 유기층(1560)과 제2 유기층(1562)이 분리되어 형성되고, 제2 전극(1570)의 금속 도전성 물질층(1571)과 제4 전극(1575)이 분리된다.Referring to FIG. 17B, an organic layer material is formed on a front surface of a substrate 100 on which banks 1550a, 1550c, and 1550d and a partition wall 1540 are formed, and a metal conductive material is formed on a front surface thereof. At this time, the first organic layer 1560 and the second organic layer 1562 are separated and formed on the entire surface due to the shape of the reverse tapered partition wall 1540, and the metal conductive material layer 1571 and the fourth electrode of the second electrode 1570 are formed. The electrode 1575 is separated.

제1 유기층(1560)과 제2 전극(1570)의 금속성 물질층(1571)은 제3 전극(1534)과 소정의 거리를 두고 이격된다. 이때 제1 유기층(1560)과 제2 전극(1570)의 금속 도전성 물질층(1571)은 사방의 격벽(1540)에 의해 섬구조로 분리된다.The metal layer 1571 of the first organic layer 1560 and the second electrode 1570 is spaced apart from the third electrode 1534 by a predetermined distance. In this case, the metal conductive material layers 1571 of the first organic layer 1560 and the second electrode 1570 are separated into island structures by the partition walls 1540 on all sides.

제4 전극(1575)은 제3 전극(1534)상에 형성된 역테이퍼진 격벽(1540)에 의해 제2 전극(1570)과 분리되나 격벽이 형성되지 않은 부분을 통해 다른 화소들의 동일한 전극들과 연결되어 유기전계발광 표시장치의 공통전극을 형성할 수 있다.The fourth electrode 1575 is separated from the second electrode 1570 by the reverse tapered partition 1540 formed on the third electrode 1534, but is connected to the same electrodes of other pixels through a portion in which the partition is not formed. The common electrode of the organic light emitting display device can be formed.

제1 전극(1532) 상에서 두 서브 영역의 경계 방향으로 뱅크가 형성되지 않으므로, 유기층 및 금속 도전성 물질층이 전면에 도포되어, 제1 유기층(1560) 및 제2 전극(1570)의 금속 도전성 물질층(1571)이 형성될 때, 제1 유기층(1560)과 제2 전극(1570)의 금속 도전성 물질층(1571)은 제1 전극(1532)의 가장자리를 직접적으로 둘러싸면서 형성된다.Since the bank is not formed on the first electrode 1532 in the boundary direction between the two sub-regions, the organic layer and the metal conductive material layer are applied to the entire surface, so that the metal conductive material layers of the first organic layer 1560 and the second electrode 1570 are applied. When 1571 is formed, the metal conductive material layer 1571 of the first organic layer 1560 and the second electrode 1570 is formed while directly surrounding the edge of the first electrode 1532.

유기층 및 금속 도전성 물질층은 격벽(1540)이 형성된 상태에서 열증착법에 의해 형성되어 별도의 마스크를 사용하지 않고 제1 유기층(1560)과 제2 유기층(1562)을 분리시킬 수 있으며 또한 제2 전극(1570)과 제4 전극(1575)을 분리시킬 수 있다.The organic layer and the metal conductive material layer may be formed by thermal evaporation in a state where the barrier rib 1540 is formed to separate the first organic layer 1560 and the second organic layer 1562 without using a separate mask, and may also separate the second electrode. 1570 and the fourth electrode 1575 may be separated.

도 17c를 참조하면, 제2 전극(1570)의 금속 도전성 물질층(1571)과 제4 전극(1575)의 금속 도전성 물질층(1576)이 형성된 기판(100) 상에 제2 전극(1570)의 투명 도전성 물질층(1572)을 전면에 형성한다. 이때, 제4 전극에도 투명 도전성 물질층(1577)이 함께 형성될 수 있다.Referring to FIG. 17C, the second electrode 1570 may be formed on the substrate 100 on which the metal conductive material layer 1571 of the second electrode 1570 and the metal conductive material layer 1576 of the fourth electrode 1575 are formed. A transparent conductive material layer 1572 is formed over the entire surface. In this case, the transparent conductive material layer 1577 may also be formed on the fourth electrode.

이때 제2 전극(1570)의 투명 도전성 물질층(1572)을 화학기상증착법으로 형성하거나, 스퍼터링 공정에 의해 형성할 수 있다. 이러한 공정을 통해 제2 전극(1570)의 투명 도전성 물질층(1572)은 제3 전극(1534) 상에 형성된 격벽(1540) 아래 부분(음영 구역)으로 유입되어 제3 전극(1534)과 인접되고 전기적으로 연결된다.
In this case, the transparent conductive material layer 1572 of the second electrode 1570 may be formed by chemical vapor deposition, or by a sputtering process. Through this process, the transparent conductive material layer 1572 of the second electrode 1570 flows into a portion (shading area) below the partition wall 1540 formed on the third electrode 1534 and is adjacent to the third electrode 1534. Electrically connected.

<제6 <The sixth 실시예Example >>

도 18은 제6 실시예에 따른 유기전계발광 소자의 개략적인 단면도이고, 도 19는 제6 실시예에 따른 유기전계발광 소자의 제1/제3 전극과 뱅크만 도시한 평면도이다.FIG. 18 is a schematic cross-sectional view of an organic light emitting display device according to a sixth embodiment, and FIG. 19 is a plan view showing only a first / third electrode and a bank of the organic light emitting display device according to the sixth embodiment.

도 18 및 도 19에 도시된 유기전계발광 소자는 도 15 및 도 16에서 도시된 유기전계발광 소자와 비교할 때, 제3 전극(1534) 상에서 제1 서브 영역과 제2 서브 영역 사이의 경계(1587)에 형성된 제3 뱅크(1550c)가 제거된 구조를 가지는 점이 특징이다. 이와 관련하여, 도 18 및 도 19에 도시된 유기전계발광 소자에는 도 5, 6, 16 및 17을 참조하여 설명한 실시예들이 적용될 수 있다.The organic electroluminescent device illustrated in FIGS. 18 and 19 has a boundary 1587 between the first subregion and the second subregion on the third electrode 1534 as compared with the organic electroluminescent device illustrated in FIGS. 15 and 16. The third bank 1550c formed in FIG. 9 is removed. In this regard, the embodiments described with reference to FIGS. 5, 6, 16, and 17 may be applied to the organic light emitting diodes illustrated in FIGS. 18 and 19.

도 19를 참조하면, 도 15와 비교할 때, 제3 전극(1834) 상에서 제1 서브 영역(1880)과 제2 서브 영역(1882) 사이의 경계(1887) 방향으로 형성된 제3 뱅크가 제거되어 있다. 이를 통해, 제3 뱅크가 형성되었던 면적만큼 제2 서브 화소의 발광 영역(1886)이 넓어지고 있다.Referring to FIG. 19, in comparison with FIG. 15, the third bank formed on the third electrode 1834 in the direction of the boundary 1887 between the first subregion 1880 and the second subregion 1882 is removed. . As a result, the light emitting region 1886 of the second sub-pixel is widened by the area where the third bank is formed.

또한, 도 19의 단면 구조상으로 볼 때, 제2 서브 영역(1882)에 형성된 제2 격벽(1840b) 상으로 형성된 유기층(1881) 및 도전성 물질층(1882, 1883)이 발광 영역에 형성된 제1 유기층(1860), 제2 유기층(1862), 제2 전극(1870(1871, 1872)) 및 제4 전극(1875(1876, 1877))과 단절되어 더미층을 형성하고 있다.In addition, in the cross-sectional structure of FIG. 19, the first organic layer in which the organic layer 1882 and the conductive material layers 1882 and 1883 formed on the second partition 1840b formed in the second subregion 1882 are formed in the emission region. 1860, the second organic layer 1862, the second electrodes 1870 (1871 and 1872), and the fourth electrode 1775 (1876 and 1877) are disconnected to form a dummy layer.

이렇게 제2 서브 영역(1882)에 형성된 뱅크의 일부가 제거되면, 제2 서브 화소의 발광 영역(1886)이 넓어진다. 이에 따라 제1 서브 화소의 발광 영역(1884)과 제2 서브 화소의 발광 영역(1886)의 균형을 맞추기 위해 제1 전극(1832)과 제3 전극(1834)의 면적을 조절할 수 있다.
When a part of the bank formed in the second sub region 1882 is removed in this manner, the light emitting region 1886 of the second sub pixel is widened. Accordingly, in order to balance the light emitting area 1884 of the first sub-pixel and the light emitting area 1866 of the second sub-pixel, the areas of the first electrode 1832 and the third electrode 1834 may be adjusted.

<제7 <7th 실시예Example >>

도 20은 제7 실시예에 따른 유기전계발광 소자를 포함하는 유기전계발광 표시장치의 개략적인 평면도이다.20 is a schematic plan view of an organic light emitting display device including an organic light emitting display device according to a seventh embodiment.

도 20에 도시된 유기전계발광 표시장치에는 도 5 내지 도 19를 참조하여 설명한 유기전계발광 소자에 대한 실시예들이 적용될 수 있다. 여기서는 다른 실시예들과 구별되는 특징을 중심으로 설명한다.Embodiments of the organic light emitting display device described with reference to FIGS. 5 to 19 may be applied to the organic light emitting display device illustrated in FIG. 20. Here, the description will focus on the features that are distinguished from other embodiments.

유기전계발광 표시장치는 기판(100), 기판(100) 상에 위치하는 다수의 배선 라인 및 유기전계발광 소자를 포함할 수 있다.The organic light emitting display device may include a substrate 100, a plurality of wiring lines positioned on the substrate 100, and an organic light emitting display device.

기판(100) 상에 제1 방향(도 20에서 가로방향)으로 게이트 신호를 전달하는 게이트 라인(2002)이 형성되어 있다. 그리고, 제2 방향(도 20에서 세로방향)으로 데이터 신호를 전달하는 데이터 라인들(2004, 2006)과 고전압전원을 공급하는 전원 라인들(2008, 2010)이 서로 이격하여 형성되어 있다. 이때, 전원 라인들(2008, 2010)은 게이트 라인(2002)과 이격하며 나란히 형성될 수도 있다. 게이트 라인(2002)은 기판(100) 상에서 가로방향으로 게이트 패드(미도시)까지 길게 연장되어 있고, 데이터 라인들은 기판(100) 상에서 세로방향으로 데이터 패드(미도시)까지 길게 연장되어 있다.A gate line 2002 is formed on the substrate 100 to transfer a gate signal in a first direction (a horizontal direction in FIG. 20). The data lines 2004 and 2006 that transmit data signals in the second direction (the vertical direction in FIG. 20) and the power lines 2008 and 2010 that supply high voltage power are formed to be spaced apart from each other. In this case, the power lines 2008 and 2010 may be formed to be parallel to the gate line 2002. The gate line 2002 extends to the gate pad (not shown) in the horizontal direction on the substrate 100, and the data lines extend to the data pad (not shown) in the vertical direction on the substrate 100.

유기전계발광 소자는 게이트 라인(2002)과 데이터 라인(2004, 2006)의 교차로 정의된 각각의 화소 영역에서 전극들과 유기층을 포함하고 있으면서 기판(100) 상에 형성된 박막트랜지스터로부터 공급되는 전류에 따라 발광하는 각각의 화소를 포함한다.The organic electroluminescent device includes electrodes and organic layers in each pixel region defined as the intersection of the gate line 2002 and the data line 2004 and 2006 and according to the current supplied from the thin film transistor formed on the substrate 100. Each pixel which emits light is included.

유기전계발광 표시장치는 서로 다른 화소 구조를 가지는 두 개의 유기전계발광 소자를 포함하고 있다. 도 20의 평면도상으로 좌측에 도시된 화소에 위치하는 제1 유기전계발광 소자는 발광 영역이 하나로 이루어진 단일 화소 구조를 가지고 있으며, 도 20의 평면도상으로 우측에 도시된 화소에 위치하는 제2 유기전계발광 소자는 제1 서브 화소와 제2 서브 화소를 포함하는 구조로 도 4를 참조하여 설명한 회로로 모델링될 수 있다.The organic light emitting display device includes two organic light emitting diodes having different pixel structures. The first organic electroluminescent element positioned in the pixel shown on the left side in the plan view of FIG. 20 has a single pixel structure including a single light emitting region, and the second organic light emitting element positioned in the pixel shown in the right side of the plan view of FIG. 20. The electroluminescent device may be modeled by the circuit described with reference to FIG. 4 in a structure including a first sub pixel and a second sub pixel.

제1 유기전계발광 소자는 게이트 라인(2002)에 게이트 전극(2021a)이 연결되고 제1 데이터 라인(2004)에 일단(2021b)이 연결되며 제1 노드(2020)에 타단(2021c)이 연결된 제1 스위칭 트랜지스터(2021)와, 제1 노드(2020)에 게이트 전극(2030)이 연결되고 제1 전원 라인(2008)에 일단이 연결된 제1 구동 트랜지스터(2023)를 포함할 수 있다.In the first organic light emitting diode, a gate electrode 2021a is connected to the gate line 2002, one end 2021b is connected to the first data line 2004, and the other end 2021c is connected to the first node 2020. The first switching transistor 2021 and the first node 2020 may include a gate electrode 2030 connected to the first driving transistor 2023 and one end connected to the first power line 2008.

제2 유기전계발광 소자는 게이트 라인(2002)에 게이트 전극(2024a)이 연결되고 제2 데이터 라인(2006)에 일단(2024b)이 연결되며 제2 노드(2022)에 타단(2024c)이 연결된 제2 스위칭 트랜지스터(2024)와, 제2 노드(2022)에 게이트 전극(2032)이 연결되고 제2 전원 라인(2010)에 일단이 연결된 제2 구동 트랜지스터(2025)를 포함할 수 있다. 또한, 제2 유기전계발광 소자는 두 개의 서브 화소를 포함하는데, 제1 서브 화소는 각각 애노드 전극과 캐소드 전극으로 기능하는 제1 전극과 제2 전극을 포함하고 제1 전극과 제2 전극 사이에 발광층을 포함하는 제1 유기층을 포함한다. 그리고, 제2 서브 화소는 각각 애노드 전극과 캐소드 전극으로 기능하는 제3 전극과 제4 전극을 포함하고 제3 전극과 제4 전극 사이에 발광층을 포함하는 제2 유기층을 포함한다.In the second organic electroluminescent device, a gate electrode 2024a is connected to the gate line 2002, one end 2024b is connected to the second data line 2006, and the other end 2024c is connected to the second node 2022. The second switching transistor 2024 and the second node 2022 may include a gate electrode 2032 connected to the second driving transistor 2025 and one end connected to the second power line 2010. In addition, the second organic light emitting display device includes two subpixels, each of which includes a first electrode and a second electrode functioning as an anode electrode and a cathode electrode, and between the first electrode and the second electrode. It includes a first organic layer including a light emitting layer. The second sub-pixel includes a second organic layer including a third electrode and a fourth electrode, each of which functions as an anode electrode and a cathode electrode, and a light emitting layer between the third electrode and the fourth electrode.

도 20에 도시한 트랜지스터들의 구조나 이들의 연결관계들은 하나의 예시일 뿐 본 발명은 이에 제한되지 않고 제조시 적절하게 설계변경할 수 있다.The structures of the transistors and their connection relationships shown in FIG. 20 are merely examples, and the present invention is not limited thereto and may be appropriately changed in design during manufacture.

또한, 제1 서브 화소의 제1 전극은 구동전류를 공급받기 위해 제2 구동 트랜지스터(2025)의 타단과 전기적으로 연결되어 있으며, 제2 전극은 제2 서브 화소의 제3 전극과 전기적으로 연결되어 있어서 제1 서브 화소와 제2 서브 화소가 직렬 구조로 연결되도록 한다. 제2 서브 화소의 제4 전극은 다른 화소의 공통전극과 연결되어 있으면서 구동전류를 배출하는 기능을 한다.In addition, the first electrode of the first sub-pixel is electrically connected to the other end of the second driving transistor 2025 to receive the driving current, and the second electrode is electrically connected to the third electrode of the second sub-pixel. The first sub pixel and the second sub pixel are connected in a series structure. The fourth electrode of the second sub-pixel is connected to the common electrode of the other pixel and discharges the driving current.

전술한 화소 구조에 따라 보면, 제1 화소는 도 1을 참조하여 설명한 단일 유기전계발광 다이오드로 이루어진 구조를 가지면, 제2 화소는 도 4를 참조하여 설명한 두 개의 유기전계발광 다이오드를 포함하는 구조를 가진다.According to the above-described pixel structure, if the first pixel has a structure composed of a single organic light emitting diode described with reference to FIG. 1, the second pixel may have a structure including two organic light emitting diodes described with reference to FIG. 4. Have

이에 따라, 도 4를 참조하여 설명한 바와 같이 동일한 휘도 조건에서 제2 화소로 공급되는 구동전류의 크기는 제1 화소로 공급되는 구동전류의 크기의 1/2일 수 있다.Accordingly, as described with reference to FIG. 4, the driving current supplied to the second pixel under the same luminance condition may be 1/2 of the driving current supplied to the first pixel.

구동 박막트랜지스터에서 드레인 전극과 소스 전극 사이에 흐르는 구동전류와 전류구동능력 혹은 트랜지스터의 채널영역의 폭과의 관계는 아래 수식과 같다.
The relationship between the driving current flowing between the drain electrode and the source electrode in the driving thin film transistor and the current driving capability or the width of the channel region of the transistor is as follows.

< 수학식 5 ><Equation 5>

IDS = K(VGS ·VTH)2 I DS = K (V GSV TH ) 2

K = 1/2ueffCGW/L
K = 1/2 u eff C G W / L

수학식 5에서 IDS는 구동전류이고, K는 전류구동능력이며, VGS는 게이트와 소스 전극 사이의 전압이고, VTH는 문턱전압이다. 또한, 트랜지스터에 있어서 ueff는 전계효과 전자이동도(field effect electron mobility)이고, CG는 채널영역의 게이트 전극의 단위면적당 정전용량이며, W와 L은 채널의 폭과 길이를 의미한다.In Equation 5, I DS is a driving current, K is a current driving capability, V GS is a voltage between a gate and a source electrode, and V TH is a threshold voltage. In the transistor, u eff is the field effect electron mobility, C G is the capacitance per unit area of the gate electrode in the channel region, and W and L are the width and length of the channel.

수학식 5를 참조하면, 구동전류(IDS)는 전류구동능력(K)에 비례하게 되고, 이러한 전류구동능력(K)은 트랜지스터 채널의 폭(W)에 비례하는 것을 알 수 있다.Referring to Equation 5, it can be seen that the driving current I DS is proportional to the current driving capability K, and this current driving capability K is proportional to the width W of the transistor channel.

도 20에 도시된 실시예에서, 제1 구동 트랜지스터(2023)의 게이트 전극(2030)은 제1 전원 라인(2008)과 나란한 방향으로 화소 전극(2050)의 길이만큼 길게 연장되어 형성되어 있다. 또한, 화면에는 미도시되었으나 게이트 전극(2030)의 크기에 대응하는 크기로 반도체층의 채널영역이 형성되어 있다. 제1 전원 라인(2008)과 나란한 방향이 채널영역의 폭(W)방향으로서 도 20과 같은 트랜지스터 구조는 채널영역의 폭(W)을 넓게 하여 전류구동능력(K)를 크게 하기 위함이다.In the embodiment shown in FIG. 20, the gate electrode 2030 of the first driving transistor 2023 extends as long as the length of the pixel electrode 2050 in a direction parallel to the first power line 2008. In addition, although not shown on the screen, the channel region of the semiconductor layer is formed to a size corresponding to the size of the gate electrode 2030. The parallel to the first power supply line 2008 is the width W direction of the channel region, and the transistor structure shown in FIG. 20 is intended to increase the current driving capability K by widening the width W of the channel region.

도 20을 계속해서 참조하면, 제2 구동 트랜지스터(2025)의 게이트 전극(2032)은 제2 전원 라인(2010)과 나란한 방향으로 제1 서브 화소(2052) 전극의 길이만큼 연장되어 형성되어 있다. 또한, 화면에는 미도시되었으나 게이트 전극(2032)의 크기에 대응하는 크기로 반도체층의 채널영역이 형성되어 있다.Referring to FIG. 20, the gate electrode 2032 of the second driving transistor 2025 is formed to extend by the length of the first sub pixel 2052 electrode in a direction parallel to the second power line 2010. In addition, although not shown on the screen, the channel region of the semiconductor layer is formed to have a size corresponding to the size of the gate electrode 2032.

제1 구동 트랜지스터(2023)와 제2 구동 트랜지스터(2025)의 채널영역 폭(W)의 크기를 보면, 제2 구동 트랜지스터(2025)의 채널영역 폭(W)이 제1 구동 트랜지스터(2023)의 채널영역 폭보다 대략 1/2만큼 좁은 것을 알 수 있다. 이렇게 작은 채널영역 폭으로 인해 제2 구동 트랜지스터(2025)의 전류구동능력 또한 제1 구동 트랜지스터(2023)의 전류구동능력의 대략 1/2에 해당되는 값을 갖게 된다.When the channel region width W of the first driving transistor 2023 and the second driving transistor 2025 is measured, the channel region width W of the second driving transistor 2025 is equal to that of the first driving transistor 2023. It can be seen that it is approximately 1/2 narrower than the width of the channel region. Due to the small channel region width, the current driving capability of the second driving transistor 2025 also has a value corresponding to approximately 1/2 of the current driving capability of the first driving transistor 2023.

앞서 설명한 바와 같이 제2 화소의 구동전류 값이 제1 화소의 구동전류 값의 1/2에 해당되기 때문에 이렇게 제2 구동 트랜지스터(2025)의 전류구동능력이 제1 구동 트랜지스터(2023)의 전류구동능력 값보다 작아도 두 화소는 동일한 구동능력을 발휘할 수 있다.As described above, since the driving current value of the second pixel corresponds to 1/2 of the driving current value of the first pixel, the current driving capability of the second driving transistor 2025 is the current driving capability of the first driving transistor 2023. Even if smaller than the capability value, the two pixels can exhibit the same driving capability.

제2 화소는 하나의 화소 영역이 둘로 분할되어 제1 서브 화소와 제2 서브 화소를 이루면서 두 서브 화소의 경계에서 비발광 영역이 형성된다. 이때, 도 20에 도시된 바와 같이 제1 서브 화소로 구동전류를 공급하는 구동 트랜지스터의 채널영역 폭 및 게이트 전극의 크기를 줄이면서 그 감소한 면적만큼 발광 영역을 증가시킴으로써 두 서브 화소의 경계 사이에서 비발광 영역이 증가하는 문제를 해소할 수 있다.
In the second pixel, one pixel area is divided into two to form a first sub pixel and a second sub pixel, thereby forming a non-light emitting area at a boundary between the two sub pixels. At this time, as shown in FIG. 20, the light emission area is increased by the reduced area while reducing the channel area width and gate electrode size of the driving transistor which supplies the driving current to the first sub pixel, thereby increasing the ratio between the boundary of the two sub pixels. The problem of increasing the light emitting area can be solved.

이상에서는 유기전계발광 소자의 실시예를 중심으로 설명하였다. 이하에서는 유기전계발광 표시장치의 실시예를 중심으로 설명한다. 후술하는 유기전계발광 표시장치의 실시예에는 전술한 유기전계발광 소자에 대한 실시예가 모두 적용될 수 있다. 따라서, 여기서는 전술한 유기전계발광 소자에 대한 실시예와 구별되는 부분을 중심으로 설명한다.
In the above description, the embodiment of the organic light emitting display device has been described. Hereinafter, an embodiment of the organic light emitting display device will be described. Embodiments of the aforementioned organic electroluminescent device may be applied to embodiments of the organic light emitting display device described below. Therefore, the following description will focus on the parts that are different from the embodiments of the above-described organic electroluminescent device.

도 21은 실시예에 따른 유기전계발광 표시장치의 시스템 구성도이다.21 is a system configuration diagram of an organic light emitting display device according to an embodiment.

도 21을 참조하면, 실시예에 따른 유기전계발광 표시장치는 타이밍 제어부(2110), 데이터 구동부(2130), 게이트 구동부(2120) 및 표시패널(2140)을 포함할 수 있다.Referring to FIG. 21, an organic light emitting display device according to an embodiment may include a timing controller 2110, a data driver 2130, a gate driver 2120, and a display panel 2140.

타이밍 제어부(2110)는 호스트 시스템(2100)으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync)와 영상신호(RGB), 클럭신호(CLK) 등의 외부 타이밍 신호에 기초하여 데이터 구동부(2130)를 제어하기 위한 데이터 제어신호(DCS)와 게이트 구동부(2120)를 제어하기 위한 게이트 제어신호(GCS)를 출력한다. 또한, 타이밍 제어부(2110)는 호스트 시스템(2100)로부터 입력되는 영상신호(RGB)를 데이터 구동부(2130)에서 사용하는 데이터 신호 형식으로 변환하여 변환된 영상신호(R’G’B’)를 데이터 구동부(2130)로 공급할 수 있다. 일 예로, 타이밍 제어부(2110)는, 표시패널(2140)의 해상도 혹은 화소 구조에 맞게 변환하여 변환된 영상신호(R’G’B’)를 데이터 구동부(2130)에 공급할 수 있다. 여기서, 영상신호(RGB), 변환된 영상신호(R’G’B’)는 영상 디지털 데이터, 영상 데이터, 또는 데이터라고도 한다. The timing controller 2110 controls the data driver 2130 based on external timing signals such as the vertical / horizontal synchronization signals Vsync and Hsync, the image signal RGB, and the clock signal CLK input from the host system 2100. The data control signal DCS for controlling and the gate control signal GCS for controlling the gate driver 2120 are output. In addition, the timing controller 2110 converts the image signal RGB input from the host system 2100 into a data signal format used by the data driver 2130 to convert the converted image signal R'G'B 'into data. It may be supplied to the driver 2130. For example, the timing controller 2110 may supply the converted image signal R'G'B 'to the data driver 2130 according to the resolution or pixel structure of the display panel 2140. Here, the video signal RGB and the converted video signal R'G'B 'are also referred to as video digital data, video data, or data.

데이터 구동부(2130)는 타이밍 제어부(2110)로부터 입력되는 데이터 제어신호(DCS) 및 변환된 영상신호(R’G’B’)에 응답하여, 변환된 영상신호(R’G’B’)를 계조 값에 대응하는 전압 값인 아날로그 화소신호(데이터 신호 혹은 데이터 전압)로 변환하여 데이터 라인에 공급한다.The data driver 2130 may receive the converted image signal R'G'B 'in response to the data control signal DCS and the converted image signal R'G'B' input from the timing controller 2110. The signal is converted into an analog pixel signal (data signal or data voltage), which is a voltage value corresponding to the gray scale value, and supplied to the data line.

게이트 구동부(2120)는 타이밍 제어부(2110)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인에 스캔펄스(게이트 펄스 또는 게이트 온신호)를 순차적으로 공급한다.The gate driver 2120 sequentially supplies a scan pulse (a gate pulse or a gate on signal) to the gate line in response to the gate control signal GCS input from the timing controller 2110.

표시패널(2140)은 복수의 게이트 라인(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)의 교차로 복수의 화소를 정의하는데, 각 화소에는 양극(anode), 음극(cathode) 및 유기층을 포함하는 적어도 하나의 유기전계발광 다이오드가 연결되어 있고, 각 유기전계발광 다이오드에 포함된 유기층은 적, 녹, 청 및 백색용 발광층 중 적어도 하나 이상의 발광층 또는 백색 발광층을 포함할 수 있다.
The display panel 2140 defines a plurality of pixels at intersections of the plurality of gate lines GL1 to GLm and the plurality of data lines DL1 to DLn, and each pixel includes an anode, a cathode, and an organic layer. At least one organic light emitting diode is connected, and the organic layer included in each organic light emitting diode may include at least one light emitting layer or a white light emitting layer among red, green, blue, and white light emitting layers.

<제8 <The eighth 실시예Example >>

도 22는 도 21의 P1, P2, P3 화소를 나타내는 제8 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.FIG. 22 is a partially enlarged plan view of an organic light emitting display device according to an eighth embodiment showing pixels P1, P2, and P3 of FIG. 21.

도 22를 참조하면, 각 화소에는 게이트 라인(GLy), 데이터 라인(DLx 내지 DLx+2) 및 고전위전압을 공급하기 위한 고전위전압라인(VDDx 내지 VDDx+2)이 형성되어 있다. 또한, 각 화소에는 게이트 라인(GL) 및 데이터 라인(DL) 사이에서 스위칭 트랜지스터가 형성되어 있고, 스위칭 트랜지스터의 소스 전극 혹은 드레인 전극, 고전위전압라인(VDD)과 유기전계발광 다이오드 사이에서 구동 트랜지스터가 형성되어 있다.Referring to FIG. 22, gate lines GLy, data lines DLx to DLx + 2, and high potential voltage lines VDDx to VDDx + 2 for supplying high potential voltages are formed in each pixel. In addition, a switching transistor is formed in each pixel between the gate line GL and the data line DL, and a driving transistor between the source electrode or the drain electrode of the switching transistor, the high potential voltage line VDD, and the organic light emitting diode. Is formed.

P1(2210), P2(2220), P3(2230) 화소 중 적어도 하나의 화소는 도 2 내지 도 20을 참조하여 설명한 본 발명의 실시예에 따른 유기전계발광 소자가 적용될 수 있다. 설명의 편의를 위하여, 도 22에서는 P3(2230) 화소만 두 개의 서브 화소로 분할된 것으로 도시하였으나, P1(2210) 혹은 P2(2220) 화소도 두 개 이상의 서브 화소로 분할될 수 있다.At least one of the pixels P1 2210, P2 2220, and P3 2230 may be an organic light emitting display device according to an exemplary embodiment of the present invention described with reference to FIGS. 2 to 20. For convenience of description, in FIG. 22, only the P3 2230 pixel is divided into two sub-pixels, but the P1 2210 or P2 2220 pixel may also be divided into two or more sub-pixels.

도 22를 참조하면, P1(2210) 및 P2(2220) 화소는 구동 트랜지스터 및 두 개의 전극들과 이러한 두 개의 전극들 사이에 형성된 유기층을 포함하는 단일 화소 구조로서, 유기전계발광 다이오드를 하나 포함하고 있다. 이에 반해, P3(2230) 화소는 본 발명의 실시예에 따른 유기전계발광 소자가 적용되어, 두 개의 서브 화소를 포함하며 각각의 서브 화소는 직렬로 연결되어 있는 구조를 가지고 있다.Referring to FIG. 22, the pixels P1 2210 and P2 2220 are a single pixel structure including a driving transistor and two electrodes and an organic layer formed between the two electrodes, and include one organic light emitting diode. have. In contrast, the P3 2230 pixel has an organic light emitting display device according to an exemplary embodiment of the present invention, and includes two sub pixels, and each sub pixel has a structure in which they are connected in series.

각 화소의 구동을 살펴보면, P1(2210) 및 P2(2220) 화소는 구동 트랜지스터의 게이트 전극과 소스 전극 사이의 전압을 제어하여 단일 화소를 이루고 있는 유기전계발광 다이오드로 구동전류를 공급하게 된다. P1(2210) 및 P2(2220) 화소에서는 이러한 구동전류에 따라 유기전계발광 다이오드가 발광하게 된다.Looking at the driving of each pixel, the pixels P1 2210 and P2 2220 control the voltage between the gate electrode and the source electrode of the driving transistor to supply the driving current to the organic light emitting diode of the single pixel. In the P1 2210 and P2 2220 pixels, the organic light emitting diode emits light according to the driving current.

P3(2230) 화소의 경우, 구동 트랜지스터의 게이트 전극과 소스 전극 사이의 전압을 제어하여 드레인 전극과 연결되어 있는 제1 서브 화소(2230a)의 유기전계발광 다이오드로 먼저 구동전류를 공급하게 된다. 이러한 구동전류는 다시 직렬로 연결된 제2 서브 화소(2230b)의 유기전계발광 다이오드로 공급되어 제1 서브 화소(2230a) 및 제2 서브 화소(2230b)의 유기전계발광 다이오드가 발광하게 된다. 이때, 도 4를 참조하여 설명한 바와 같이 유기전계발광 소자로 공급되는 구동전류의 크기는 P3(2230)가 단일 화소로 구성될 때의 절반이 된다.In the case of the P3 2230 pixel, the driving current is first supplied to the organic light emitting diode of the first sub-pixel 2230a connected to the drain electrode by controlling the voltage between the gate electrode and the source electrode of the driving transistor. The driving current is again supplied to the organic light emitting diodes of the second sub-pixels 2230b connected in series so that the organic light emitting diodes of the first sub-pixels 2230a and the second sub-pixels 2230b emit light. In this case, as described with reference to FIG. 4, the magnitude of the driving current supplied to the organic light emitting display device is half of that when the P3 2230 is composed of a single pixel.

결국, P1(2210), P2(2220), P3(2230) 화소에서 P3(2230)만 소비전력의 개선 효과가 발생하게 된다. 이러한 구조는 특히 적색, 녹색, 청색 화소를 이용하는 유기전계발광 표시장치에 잘 적용될 수 있다. 구체적인 예로서, P1(2210)은 적색용 발광층을 포함하는 적색 화소(R)이고, P2(2220)는 녹색용 발광층을 포함하는 녹색화소(G)이며, P3(2230)는 청색용 발광층을 포함하는 청색 화소(B)인 경우에 적용될 수 있다. 적색 화소(R)과 녹색화소(G), 청색화소(B)를 형성할 때 유기층의 적, 녹, 청색 발광층을 형성하는 단계에서 적색 화소(R)과 녹색화소(G), 청색화소(B)에 대응하는 위치가 개구된 각각 별개의 쉐도우 마스크 또는 파인 메탈 마스크(Fine Metal Mask)를 사용하여 증착공정에 의해 RGB를 패터닝할 수 있다. RGB 패터닝 방법으로 쉐도우 마스크를 사용한 증착공정 뿐만 아니라 다양한 고분자 소재를 사용하여 증착법이 아닌 솔밴트 프로세스(solvent process), 예를 들어 스핀 코팅, 딥 코팅, 닥터 블레이딩, 스크린 프린팅, 잉크젯 프린팅 또는 열 전사법 등의 방법을 사용할 수도 있다.As a result, in P1 2210, P2 2220, and P3 2230 pixels, only P3 2230 improves power consumption. Such a structure can be particularly applied to an organic light emitting display device using red, green, and blue pixels. As a specific example, P1 2210 is a red pixel R including a red light emitting layer, P2 2220 is a green pixel G including a green light emitting layer, and P3 2230 includes a blue light emitting layer. It can be applied to the case of the blue pixel (B). When forming the red pixel R, the green pixel G, and the blue pixel B, the red, green, and blue light emitting layers of the organic layer are formed in the red pixel R, the green pixel G, and the blue pixel B. RGB may be patterned by a deposition process using separate shadow masks or fine metal masks each having a position corresponding to a). In addition to the deposition process using shadow masks with the RGB patterning method, solvent processes, such as spin coating, dip coating, doctor blading, screen printing, inkjet printing or thermal transfer, using various polymer materials, are not deposited. You can use a method such as judicial.

일반적으로 청색 화소의 발광 효율이 낮은 것으로 알려져 있다. 이런 경우, P3(2230)는 다른 화소 보다 많은 전력을 소비하게 되어 화소 간 소비전력의 불균형이 발생하게 된다. 또한, 과다한 소비전력에 의한 발열로 P3(2230) 부분의 수명만 빠르게 단축될 수 있다.In general, it is known that the luminous efficiency of blue pixels is low. In this case, P3 2230 consumes more power than other pixels, resulting in an imbalance in power consumption between pixels. In addition, only the life of the P3 2230 portion may be shortened rapidly by heat generation due to excessive power consumption.

이때, P1(2210) 및 P2(2220)는 단일 유기전계발광 다이오드를 포함하고, P3(2230)는 본 발명의 실시예에 따른 두 개 이상의 유기전계발광 다이오드를 포함하는 경우, P3(2230)에서의 소비전력이 상대적으로 감소하여 화소 간 소비전력의 불균형을 해소할 수 있으며 또한 수명의 불균형으로 인한 특정 화소 불량 현상을 개선할 수 있게 된다.In this case, when P1 2210 and P2 2220 include a single organic light emitting diode, and P3 2230 includes two or more organic light emitting diodes according to an embodiment of the present invention, at P3 2230 Since the power consumption of R &lt; 1 &gt; is relatively reduced, it is possible to solve the imbalance of power consumption between pixels, and to improve a certain pixel defect phenomenon due to the imbalance of life.

전술한 실시예에서 P3(2230)에 해당되는 화소가 청색 화소인 경우에 대하여 설명하였으나, 본 발명이 이로 제한되는 것은 아니며 발광층에 사용되는 소자의 특성에 따라 다른 색 화소(적색 화소 또는 녹색 화소)의 발광 효율이 상대적으로 낮을 수 있다. 이 경우, P3(2230) 화소에 발광 효율이 낮은 화소를 적용할 수 있다.In the above-described embodiment, the case in which the pixel corresponding to the P3 2230 is a blue pixel has been described. However, the present invention is not limited thereto, and other color pixels (red or green pixels) may vary depending on the characteristics of the device used in the emission layer. The luminous efficiency of may be relatively low. In this case, a pixel having low luminous efficiency may be applied to the P3 2230 pixel.

통상적으로 적색 화소(R)과 녹색화소(G), 청색화소(B)의 발광재료로 삼중항 여기자가 발광에 기여하여 발광효율이 뛰어난 인광재료들을 사용하는 것이 바람직하나 인광재료들은 열적 안정성 또는 내구성이 떨어져 수명이 짧은 문제점이 있다. 특히 청색 인광재료는 다른 색의 인광재료들과 동일한 구동전류를 사용할 경우 특히 수명이 짧아 현실적으로 청색 인광재료를 사용하지 못하고 청색 형광재료를 사용한다.In general, it is preferable to use phosphorescent materials having excellent luminous efficiency because triplet excitons contribute to the emission of red pixels (R), green pixels (G), and blue pixels (B), but the phosphors have thermal stability or durability. There is a short life issue off this. In particular, the blue phosphor material uses the same driving current as the phosphors of different colors, and in particular, the lifetime is short, so that the blue phosphor material is not actually used, and the blue phosphor material is used.

제8 실시예에 따른 유기전계발광 표시장치는 하나의 화소영역에 직렬로 연결된 두 개의 서브화소들을 형성하여 소비전력을 낮출 수 있으므로 동일한 휘도를 갖는 청색 인광재료로 청색 화소를 구현하더라도 다른 색의 화소들과 동일하거나 긴 수명을 유지할 수 있다.The organic light emitting display device according to the eighth embodiment can reduce power consumption by forming two sub-pixels connected in series to one pixel area, so that a pixel having a different color may be realized even when a blue pixel is formed of a blue phosphor having the same luminance. It can maintain the same or longer life.

한편, 제1 내지 제7 실시예를 통해 설명한 바와 같이 제8 실시예에서 P3 화소의 제2 서브 화소(2230b)의 제4 전극은 제1 서브 화소(2230a)의 제2 전극과 전기적으로 분리되어 있지만 다른 화소(P1, P2)의 두 개의 전극 중 하나의 전극과 전기적으로 연결되어 있으면서 공통전극을 형성할 수 있다.Meanwhile, as described with reference to the first to seventh embodiments, in the eighth embodiment, the fourth electrode of the second sub-pixel 2230b of the P3 pixel is electrically separated from the second electrode of the first sub-pixel 2230a. However, the common electrode may be formed while being electrically connected to one of two electrodes of the other pixels P1 and P2.

도 22에 있어서, P1(2210), P2(2220) 및 P3(2230a, 2330b)는 단위 화소를 구성할 수 있다. 단위 화소는 영상 처리에 있어서의 한 화소를 의미하며, 일 예로서 적색, 녹색, 청색의 화소가 각각의 발광색을 조합하여 천연색을 연출할 수 있는데 이러한 세 개의 화소를 합쳐 단위 화소로 정의할 수 있다. 후술하는 실시예에 있어서, P1, P2, P3 및 P4 중 적어도 하나 이상의 화소가 결합하여 하나의 단위 화소를 구성할 수 있다.
In FIG. 22, P1 2210, P2 2220, and P3 2230a and 2330b may constitute a unit pixel. The unit pixel refers to one pixel in image processing. For example, red, green, and blue pixels may produce natural colors by combining respective emission colors. The three pixels may be defined as unit pixels. In an embodiment to be described later, at least one pixel of P1, P2, P3, and P4 may be combined to form one unit pixel.

<제9 <Ninth 실시예Example >>

도 23은 도 21의 P1, P2, P3 화소를 나타내는 제9 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.FIG. 23 is a partially enlarged plan view of an organic light emitting display device according to a ninth embodiment showing pixels P1, P2, and P3 of FIG. 21.

도 23을 참조하면, 도 22와 마찬가지로 각 화소에는 게이트 라인(GLy), 데이터 라인(DLx 내지 DLx+2), 고전위전압라인(VDDx 내지 VDDx+2), 스위칭 트랜지스터 및 구동 트랜지스터가 형성되어 있다.Referring to FIG. 23, as in FIG. 22, gate lines GLy, data lines DLx to DLx + 2, high potential voltage lines VDDx to VDDx + 2, switching transistors, and driving transistors are formed in each pixel. .

도 23에서 P1(2310), P2(2320), P3(2330) 화소는 모두 도 2 내지 도 20을 참조하여 설명한 본 발명의 실시예에 따른 유기전계발광 소자가 적용될 수 있다.In FIG. 23, all of the pixels P1 2310, P2 2320, and P3 2330 may be applied to the organic light emitting diode according to the exemplary embodiment of the present invention described with reference to FIGS. 2 to 20.

도 23을 참조하면, P1(2310), P2(2320), P3(2330) 화소는 모두 본 발명의 실시예에 따른 유기전계발광 소자가 적용되어 두 개의 서브 화소(P1에 대하여, 2310a, 2310b, P2에 대하여, 2320a, 2320b, P3에 대하여, 2330a, 2330b)를 포함하며 각각의 서브 화소는 직렬로 연결되어 있는 구조를 가지고 있다.Referring to FIG. 23, all of the pixels P1 2310, P2 2320, and P3 2330 are applied to the organic light emitting diode according to an exemplary embodiment of the present invention, and thus, for the two sub pixels P1, 2310a, 2310b, For P2, for 2320a, 2320b, and P3, 2330a, 2330b are included, and each sub-pixel has a structure connected in series.

각 화소의 구동을 살펴보면, 각 화소는, 구동 트랜지스터의 게이트 전극과 소스 전극 사이의 전압을 제어하여 드레인 전극과 연결되어 있는 제1 서브 화소의 유기전계발광 다이오드로 먼저 구동전류를 공급하게 된다. 이러한 구동전류는 다시 직렬로 연결된 제2 서브 화소의 유기전계발광 다이오드로 공급되어 제1 서브 화소 및 제2 서브 화소의 유기전계발광 다이오드가 발광하게 된다. 이때, 도 4를 참조하여 설명한 바와 같이 유기전계발광 소자로 공급되는 구동전류의 크기는 각 화소가 단일 화소로 구성될 때의 절반이 된다.Looking at the driving of each pixel, each pixel first supplies a driving current to the organic light emitting diode of the first sub-pixel connected to the drain electrode by controlling the voltage between the gate electrode and the source electrode of the driving transistor. The driving current is again supplied to the organic light emitting diodes of the second sub-pixels connected in series so that the organic light emitting diodes of the first and second sub-pixels emit light. In this case, as described with reference to FIG. 4, the magnitude of the driving current supplied to the organic light emitting display device is half of that when each pixel is composed of a single pixel.

이렇게 모든 화소에 대해 실시예들에 따른 유기전계발광 소자를 적용하는 경우, 모든 화소가 균일하게 소비전력을 개선할 수 있게 된다. 이러한 구조는 특히 모든 화소가 동일한 발광층으로 이루어진 실시예에 잘 적용될 수 있다. 구체적인 예로서, P1(2310), P2(2320), P3(2330)가 모두 백색 화소(W)인 경우에 적용될 수 있다.When the organic light emitting display device according to the embodiments is applied to all the pixels as described above, all the pixels can uniformly improve the power consumption. This structure is particularly applicable to the embodiment in which all the pixels are made of the same light emitting layer. As a specific example, it may be applied to the case where P1 2310, P2 2320, and P3 2330 are all white pixels W. FIG.

백색 화소(W)는 발광층을 서로 보색 관계로 만들어 적색과 청색 또는 녹황색과 청색 등 2성분의 발광을 이용하거나 적녹청(RGB) 3성분의 발광을 이용하여 백색 발광을 실현할 수 있다. 이에 따르면, P1(2310a, 2410b), P2(2320a, 2420b), P3(2330a, 2330b) 화소가 백색 화소인 경우, 각 화소의 제1 서브 화소의 제1 유기층 및 제2 서브 화소의 제2 유기층은 적색, 녹색 및 청색 발광재료들을 포함하는 발광층을 포함하거나 청색 및 녹황색 발광재료들을 포함하는 발광층을 포함할 수 있다.The white pixel W may implement the white light emission by using two-component light emission such as red and blue or green yellow and blue by making the emission layers complementary to each other, or by using three-component red and blue (RGB) light emission. Accordingly, when the P1 2310a, 2410b, P2 2320a, 2420b, and P3 2330a, 2330b pixels are white pixels, the first organic layer of the first subpixel of each pixel and the second organic layer of the second subpixel of each pixel may be used. Silver may include a light emitting layer including red, green, and blue light emitting materials, or may include a light emitting layer including blue and green yellow light emitting materials.

이러한 백색화소(W)를 형성하기 위해 2성분 또는 3성분의 발광층들을 전면에 증착하므로 별도의 쉐도우마스크를 사용한 RGB 패터닝없이 화소들을 형성할 수 있다. 이때 일반적으로 백색 화소(W)의 발광에 의한 백색광을 화소 내부 또는 외부에 형성된 칼라 필터 또는 색변환물질(예를 들어, 적색, 녹색, 청색 필터)로 처리하여 천연색을 구현할 수 있다. In order to form the white pixel W, bi- or tri-component light emitting layers are deposited on the entire surface, so that pixels may be formed without RGB patterning using a separate shadow mask. In this case, the natural color may be realized by treating the white light generated by the emission of the white pixel W with a color filter or a color conversion material (for example, a red, green, or blue filter) formed inside or outside the pixel.

다시 말해 백색 화소(W)는, 유기층 형성시 양극과 음극 사이의 각 층을 마스크 없이 증착시키는 것으로, 유기발광층을 포함한 유기층들의 형성을 차례로 그 성분을 달리하여 진공 상태에서 증착할 수 있다.In other words, the white pixel W is formed by depositing each layer between the anode and the cathode without a mask when forming the organic layer, and forming the organic layers including the organic light emitting layer in a vacuum state by sequentially changing the components thereof.

한편 백색 화소는 제1 서브 화소에 있어서, 서로 대향된 제1 전극과 제2 전극과, 제1 전극과 제2 전극 사이에 형성된 전하 생성층과, 제1 전극과 전하 생성층 사이의, 청색을 발광하는 제1 발광층을 포함하는 제1 스택 및 전하 생성층과 제2 전극 사이의, 하나 또는 둘 이상의 호스트에, 청색보다 장파장의 광을 발광하는 인광 도펀트(인광 발광물질)를 도핑한 제2 발광층을 포함하는 제2 스택을 포함하여 이루어질 수 있다. 제2 서브 화소도 제1 서브 화소와 동일한 전극 및 유기층 구조를 가지고 있을 수 있는데, 이러한 구조에 따라 제1 유기층과 제2 유기층은 인광 발광물질을 포함하는 발광층을 포함하게 된다.In the first sub-pixel, the white pixel is formed of blue between the first electrode and the second electrode facing each other, the charge generation layer formed between the first electrode and the second electrode, and the first electrode and the charge generation layer. A first stack comprising a first light emitting layer for emitting light and a second light emitting layer doped with a phosphorescent dopant (phosphorescent phosphor) that emits light having a longer wavelength than blue to one or more hosts between the charge generating layer and the second electrode. It may be made including a second stack comprising a. The second subpixel may also have the same electrode and organic layer structure as the first subpixel, and according to the structure, the first organic layer and the second organic layer include a light emitting layer including a phosphorescent light emitting material.

이러한 백색 유기 발광 표시 장치는 제1 스택의 제1 발광층으로부터 발광되는 청색광과 제2 스택으로부터 발광되는 인광의 혼합 효과에 의해 백색광이 구현된다. 제2 스택의 발광색은 제2 발광층에 포함되는 인광 도펀트에 의해 결정되며, 예를 들어, 단일의 옐로우 그린(yellow green) 인광 도펀트를 사용하거나, 혹은 황색(yellow) 인광 도펀트와 녹색(green) 인광 도펀트의 혼합 혹은 적색 인광 도펀트와 녹색 인광 도펀트의 혼합을 이용할 수 있다. 어느 경우이나, 제1 스택의 청색 발광과 함께 혼합 효과로 백색을 발광할 수 있다면 다른 색상의 인광 도펀트로 대체할 수도 있다.In the white organic light emitting diode display, white light is realized by a mixing effect of blue light emitted from the first light emitting layer of the first stack and phosphorescent light emitted from the second stack. The emission color of the second stack is determined by the phosphorescent dopant contained in the second emission layer, for example using a single yellow green phosphorescent dopant, or a yellow phosphorescent dopant and a green phosphorescence A mixture of dopants or a mixture of red phosphorescent dopants and green phosphorescent dopants may be used. In either case, if the white light can be emitted by the mixing effect together with the blue light emission of the first stack, it may be replaced with a phosphorescent dopant of another color.

일반적으로 백색 화소(W)의 발광에 의한 백색광을 칼라 필터 또는 색변환물질(예를 들어, 적색, 녹색, 청색 필터)로 처리해야 하므로, 화소에서 발생하는 빛 중 일부가 차단되기 때문에 발광효율이 낮을 수 있다. 이런 경우, 전체적으로 표시장치의 소비전력이 증가할 수 있다.In general, the white light generated by the light emission of the white pixel W must be treated with a color filter or a color conversion material (for example, red, green, and blue filters). Can be low. In this case, the power consumption of the display device as a whole may increase.

이때, 전체 화소에 대하여 실시예들에 따른 유기전계발광 소자를 적용하는 경우, 전체 화소에의 소비전력이 감소하게 된다.In this case, when the organic light emitting display device according to the embodiments is applied to all the pixels, power consumption of all the pixels is reduced.

전술한 실시예에서 P1(2310), P2(2320), P3(2330)에 해당되는 화소가 백색 화소(W)인 경우에 대하여 설명하였으나, 본 발명은 이로 제한되는 것은 아니며 P1(2310), P2(2320), P3(2330) 각각에 적용되는 화소의 종류에 무관하게 각각의 화소를 두 개 이상의 서브 화소로 분할하여 적용하는 경우 소비전력을 전체적으로 낮출 수 있다.In the above-described embodiment, the case in which the pixels corresponding to P1 2310, P2 2320, and P3 2330 is the white pixel W has been described. However, the present invention is not limited thereto and P1 2310 and P2. In operation 2320 and P3 2330, when each pixel is divided into two or more sub-pixels, the power consumption may be reduced.

전술한 본 발명의 실시예들에서, 유기전계발광 소자에 포함되는 제1 서브 화소(2440b)와 제2 서브 화소는 동일한 발광층으로 이루어지는 것으로 설명하였으나 본 발명이 이로 제한되는 것은 아니다.
In the above-described embodiments of the present invention, the first sub-pixel 2440b and the second sub-pixel included in the organic light emitting diode are described as being made of the same light emitting layer, but the present invention is not limited thereto.

<제10 <10th 실시예Example >>

도 24 및 도 25는 유기전계발광 소자의 서브 화소에 서로 다른 발광층이 형성되는 실시예이다.24 and 25 illustrate embodiments in which different light emitting layers are formed on sub-pixels of an organic light emitting display device.

도 24는 도 21의 P1, P2, P3, P4 화소를 나타내는 제10 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.FIG. 24 is a partially enlarged plan view of an organic light emitting display device according to a tenth exemplary embodiment of the pixels P1, P2, P3, and P4 of FIG. 21.

도 24를 참조하면, 도 22와 마찬가지로 각 화소에는 게이트 라인(GLy), 데이터 라인(DLx 내지 DLx+3), 고전위전압라인(VDDx 내지 VDDx+3), 스위칭 트랜지스터 및 구동 트랜지스터가 형성되어 있다.Referring to FIG. 24, as in FIG. 22, a gate line GLy, a data line DLx to DLx + 3, a high potential voltage line VDDx to VDDx + 3, a switching transistor, and a driving transistor are formed in each pixel. .

P1(2410), P2(2420), P3(2430), P4(2440) 화소 중 적어도 하나의 화소는 도 2 내지 도 20을 참조하여 설명한 본 발명의 실시예에 따른 유기전계발광 소자가 적용될 수 있다. 설명의 편의를 위하여, 도 24에서는 P4(2440) 화소만 두 개의 서브 화소(2440a, 2440b)로 분할된 것으로 도시하였으나, P1(2410), P2(2420) 혹은 P3(2430) 화소도 두 개 이상의 서브 화소로 분할될 수 있다.At least one of the pixels P1 2410, P2 2420, P3 2430, and P4 2440 may be applied to the organic light emitting diode according to the exemplary embodiment of the present invention described with reference to FIGS. 2 to 20. . For convenience of description, in FIG. 24, only the P4 2440 pixel is divided into two sub-pixels 2440a and 2440b, but the P1 2410, P2 2420, or P3 2430 pixels also have two or more sub-pixels. It can be divided into pixels.

도 24를 계속해서 참조하면, P1(2410) 내지 P3(2430) 화소는 유기전계발광 다이오드가 하나로 이루어져 있는 단일 화소 구조를 가지고 있다. 구체적으로 P1(2410) 화소는 적색 발광층을 포함하는 적색 화소(R)이고, P2(2420) 화소는 녹색 발광층을 포함하는 녹색 화소(G)이며, P3(2430)는 청색 발광층을 포함하는 청색 화소(B)이다. P1(2410) 내지 P3(2430) 화소는 적, 녹, 청색 발광층에 따라 그 두께를 다르게 형성하여 마이크로 커비티(micro cavity) 효과에 따른 광경로 최적화로 휘도 특성을 향상시킬 수 있다.24, the pixels P1 2410 to P3 2430 have a single pixel structure in which an organic light emitting diode is composed of one. Specifically, the P1 2410 pixel is a red pixel R including a red light emitting layer, the P2 2420 pixel is a green pixel G including a green light emitting layer, and the P3 2430 is a blue pixel including a blue light emitting layer. (B). The P1 2410 to P3 2430 pixels may have different thicknesses according to red, green, and blue light emitting layers, thereby improving luminance characteristics by optimizing an optical path according to a micro cavity effect.

P4(2440) 화소는 본 발명의 실시예에 따른 유기전계발광 소자가 적용되어, 두 개의 서브 화소를 포함하며 각각의 서브 화소는 직렬로 연결되어 있는 구조를 가지고 있다. 또한, P4(2440) 화소는 제1 서브 화소(2440a)와 제2 서브 화소(2440b)에서 발광층을 다르게 하여, 제1 서브 화소(2440a)에서는 백색(W)으로 발광하며, 제2 서브 화소(2440b)에서는 청색(B’)으로 발광한다.The P4 2440 pixel includes an organic light emitting display device according to an exemplary embodiment of the present invention, and includes two sub pixels, and each sub pixel is connected in series. In addition, the P4 2440 pixel emits a light emitting layer differently from the first sub pixel 2440a and the second sub pixel 2440b, and emits white light (W) in the first sub pixel 2440a. 2440b) emits light in blue (B ').

적색 화소(R)과 녹색화소(G), 청색화소(B), 백색/청색화소(W/B’)를 형성할 때 유기층의 적, 녹, 청색 발광층을 형성하는 단계에서 적색 화소(R)과 녹색화소(G), 청색화소(B)에 대응하는 위치가 개구된 각각 별개의 쉐도우 마스크 또는 파인 메탈 마스크(Fine Metal Mask)를 사용하여 증착공정에 의해 RGB를 패터닝할 수 있다. 이때 RGB 쉐도우 마스크들에는 백색 제1 서브 화소(2440a)(W)에 대응하는 위치에 개구들이 모두 형성되어, RGB 발광층이 적층되어 백색 발광층을 구현하고, B 쉐도우 마스크에는 청색 제2 서브 화소(2440b)(B’)에 대응하는 위치에 개구가 형성되어 청색화소(B)와 동일한 공정으로 청색 제2 서브 화소(2440b)를 형성할 수 있다.When forming the red pixel (R), the green pixel (G), the blue pixel (B), and the white / blue pixel (W / B '), the red pixel (R) is formed in the red, green, and blue light emitting layers of the organic layer. RGB may be patterned by a deposition process using separate shadow masks or fine metal masks having positions corresponding to the green pixels G and blue pixels B, respectively. In this case, all of the openings are formed at positions corresponding to the white first sub-pixels 2440a (W) in the RGB shadow masks, so that the RGB light-emitting layers are stacked to form the white light-emitting layers, and the blue second sub-pixels 2440b are formed in the B shadow masks. An opening is formed at a position corresponding to (B ') to form the blue second sub-pixel 2440b in the same process as the blue pixel (B).

전술한 바와 같이 적색 화소(R)와 녹색화소(G), 청색화소(B), 백색/청색화소(W/B’)의 RGB 패터닝 방법으로 쉐도우 마스크를 사용한 증착공정 뿐만 아니라 다양한 고분자 소재를 사용하여 증착법이 아닌 솔밴트 프로세스(solvent process), 예를 들어 스핀 코팅, 딥 코팅, 닥터 블레이딩, 스크린 프린팅, 잉크젯 프린팅 또는 열 전사법 등의 방법을 사용할 수도 있다.As described above, a variety of polymer materials are used as well as a deposition process using a shadow mask as an RGB patterning method for red pixels (R), green pixels (G), blue pixels (B), and white / blue pixels (W / B '). It is also possible to use a solvent process (e.g., spin coating, dip coating, doctor blading, screen printing, inkjet printing or thermal transfer) rather than a deposition method.

이러한 구조에서, P4(2440) 화소의 제2 서브 화소(2440b)는 P3(2430) 화소와 인접하면서 동일한 색으로 발광하여 P3(2430) 화소의 휘도를 보완하는 역할을 할 수 있다. 또한, P4(2440) 화소의 제1 서브 화소(2440a)는 P1(2410) 내지 P4(2440) 화소에서의 화이트 밸런스를 조절하는 역할을 할 수 있다.In this structure, the second sub-pixel 2440b of the P4 2440 pixel may be adjacent to the P3 2430 pixel and emit light of the same color to compensate for the luminance of the P3 2430 pixel. In addition, the first sub-pixel 2440a of the P4 2440 pixel may serve to adjust the white balance in the P1 2410 to P4 2440 pixels.

한편, 백색광을 발광하는 P4(2440) 화소의 제1 서브 화소(2440a)가 적, 녹, 청색 발광층을 모두 포함할 수 있는데, 이러한 경우, 마이크로 커비티(micro cavity) 효과에 따라 P1(2410) 내지 P3(2430) 화소의 적, 녹, 청색 발광층 각각의 두께를 다르게 형성하는 것과 마찬가지로 제1 서브 화소(2440a)의 적, 녹, 청색 발광층 각각의 두께를 다르게 형성할 수 있다. 다시 말해, 파장의 길이에 비례하여 적색 발광층을 가장 두껍게 형성하고, 청색 발광층을 가장 얇게 형성하며, 녹색 발광층을 중간 두께로 형성할 수 있다.
Meanwhile, the first sub-pixel 2440a of the P4 2440 pixel emitting white light may include all of the red, green, and blue light emitting layers. In this case, the P1 2410 may depend on the microcavity effect. The thicknesses of the red, green, and blue light emitting layers of the first sub-pixel 2440a may be differently formed in the same manner as that of the red, green, and blue light emitting layers of the P3 2430 pixel. In other words, the red light emitting layer may be formed thickest in proportion to the wavelength, the thinnest blue light emitting layer may be formed, and the green light emitting layer may be formed to a medium thickness.

<제11 <Eleventh 실시예Example >>

도 25는 도 21의 P1, P2, P3, P4 화소를 나타내는 제11 실시예에 따른 유기전계발광 표시장치의 부분 확대 평면도이다.FIG. 25 is a partially enlarged plan view of an organic light emitting display device according to an eleventh exemplary embodiment of the pixels P1, P2, P3, and P4 of FIG. 21.

도 25를 참조하면, 도 22와 마찬가지로 각 화소에는 게이트 라인(GLy), 데이터 라인(DLx 내지 DLx+3), 고전위전압라인(VDDx 내지 VDDx+3), 스위칭 트랜지스터 및 구동 트랜지스터가 형성되어 있다.Referring to FIG. 25, as in FIG. 22, a gate line GLy, a data line DLx to DLx + 3, a high potential voltage line VDDx to VDDx + 3, a switching transistor, and a driving transistor are formed in each pixel. .

도 25를 참조하면, 도 24와 마찬가지로 P1(2510) 내지 P3(2530) 화소는 유기전계발광 다이오드가 하나로 이루어져 있는 단일 화소 구조로, P1(2510) 화소는 적색 발광층을 포함하는 적색 화소(R)이고, P2(2520) 화소는 녹색 발광층을 포함하는 녹색 화소(G)이며, P3(2530) 화소는 청색 발광층을 포함하는 청색 화소(B)이다.Referring to FIG. 25, as in FIG. 24, the P1 2510 to P3 2530 pixels have a single pixel structure including one organic light emitting diode, and the P1 2510 pixel includes a red pixel R including a red light emitting layer. The P2 2520 pixel is a green pixel G including a green light emitting layer, and the P3 2530 pixel is a blue pixel B including a blue light emitting layer.

이에 반해, P4(2540) 화소는 세 개의 서브 화소를 포함하며 각각의 서브 화소는 직렬로 연결되어 있는 구조를 가지고 있다. 또한, P4(2540) 화소는 발광층이 다른 제1 내지 제3 서브 화소를 가지고 있는데, 구체적으로 제1 서브 화소(2540a)는 청색 발광층을 포함하여 청색(B)으로 발광하고, 제2 서브 화소(2540b)는 녹색 발광층을 포함하여 녹색(G)으로 발광하며, 제3 서브 화소(2540c)는 적색 발광층을 포함하여 적색(R)으로 발광하고 있다.In contrast, the P4 2540 pixel includes three sub-pixels, and each sub-pixel has a structure connected in series. In addition, the P4 2540 pixel includes first to third subpixels having different light emitting layers. Specifically, the first subpixel 2540a includes a blue light emitting layer to emit blue light (B), and the second subpixel ( 2540b includes a green light emitting layer and emits light in green (G), and the third sub-pixel 2540c includes a red light emitting layer and emits in red (R).

전기적 연결 관계로 볼 때, 제1 서브 화소의 제1 전극은 구동 트랜지스터의 소스 전극 혹은 드레인 전극과 전기적으로 연결되어 있고, 제1 서브 화소의 제2 전극은 제2 서브 화소의 제3 전극과 전기적으로 연결되어 있다. 제3 서브 화소는 제5 전극, 제5 전극 상의 제3 유기층 및 제3 유기층 상의 제6 전극을 포함하고 있는데, 제5 전극은 제4 전극과 전기적으로 연결되어 있으면서 제2 서브 화소로부터 구동전류를 전달받는다.In the electrical connection relationship, the first electrode of the first sub pixel is electrically connected to the source electrode or the drain electrode of the driving transistor, and the second electrode of the first sub pixel is electrically connected to the third electrode of the second sub pixel. Is connected. The third sub-pixel includes a fifth electrode, a third organic layer on the fifth electrode, and a sixth electrode on the third organic layer. The fifth electrode is electrically connected to the fourth electrode and draws a driving current from the second sub-pixel. I receive it.

일반적으로 백색 화소는 적색/녹색/청색 발광층을 순차적으로 적층하여 형성된다. 이때, 여러 발광층을 적층해야 하기 때문에 화소의 두께가 두꺼워질 수 있다.In general, white pixels are formed by sequentially stacking red, green, and blue light emitting layers. In this case, the thickness of the pixel may be increased because several light emitting layers must be stacked.

그런데, 도 25의 실시예와 같이 화소를 형성하는 경우, 백색광을 만드는 적색/녹색/청색 서브 화소를 평면으로 배치하게 되어 화소의 두께를 낮출 수 있게 된다. 또한, 이러한 화소 배치를 사용하면, RGB 패터닝 공정시 P1(2510)의 적색 발광층을 형성할 때 제3 서브 화소(2540c)의 적색 발광층을 형성하고, P2(2520)의 녹색 발광층을 형성할 때 제2 서브 화소(2540b)의 녹색 발광층을 형성하며, P3(2530)의 청색 발광층을 형성할 때 제1 서브 화소(2540a)의 청색 발광층을 형성할 수 있어, 별도의 추가 공정없이 백색 화소를 형성할 수 있게 된다.
However, when the pixel is formed as in the embodiment of FIG. 25, the red, green, and blue sub-pixels that produce white light are arranged in a plane, thereby reducing the thickness of the pixel. In addition, using the pixel arrangement, the red light emitting layer of the third sub-pixel 2540c is formed when the red light emitting layer of the P1 2510 is formed during the RGB patterning process, and the green light emitting layer of the P2 2520 is formed. The green light emitting layer of the second sub pixel 2540b is formed, and when the blue light emitting layer of the P3 2530 is formed, the blue light emitting layer of the first sub pixel 2540a may be formed, thereby forming a white pixel without additional processing. It becomes possible.

한편, 실시예에 따른 유기전계발광 소자를 적용하는 유기전계발광 표시장치는 구동에 있어서, 단일 화소로 이루어진 유기전계발광 소자의 구동과는 다른 구동 실시예가 적용될 수 있다.Meanwhile, in the driving of the organic light emitting display device using the organic light emitting display device according to the embodiment, a driving embodiment different from the driving of the organic light emitting display device consisting of a single pixel may be applied.

도 21 및 도 26을 참조하여, 본 발명의 실시예에 따른 유기전계발광 표시장치의 구동 실시예에 대해 설명한다.A driving embodiment of the organic light emitting display device according to the embodiment of the present invention will be described with reference to FIGS. 21 and 26.

도 26은 도 21의 P1 및 P2 화소를 모델링한 회로도이다.FIG. 26 is a circuit diagram modeling the P1 and P2 pixels of FIG. 21.

도 26을 참조할 때, P1은 유기전계발광 다이오드(2620)가 하나로 이루어져 있는 단일 화소 구조를 가지고 있고, P2는 두 개의 유기전계발광 다이오드(2640a, 2640b)가 각각 서브 화소를 이루며 서로 직렬로 연결되어 있는 구조를 가지고 있다. 설명의 편의상 P1과 P2의 발광층은 동일한 재질로 이루어진 것으로 한다.Referring to FIG. 26, P1 has a single pixel structure in which an organic light emitting diode 2620 is composed of one, and P2 is connected to each other in series with two organic light emitting diodes 2640a and 2640b forming subpixels. It has a structure. For convenience of explanation, the light emitting layers of P1 and P2 are made of the same material.

유기전계발광 소자는 데이터 라인(DLx 및 DLx+1)을 통해 공급되는 데이터 전압에 따라 구동 박막트랜지스터를 제어하여 유기전계발광 다이오드로 구동전류 혹은 구동전압을 공급한다.The organic light emitting diode controls the driving thin film transistor according to the data voltage supplied through the data lines DLx and DLx + 1 to supply a driving current or driving voltage to the organic light emitting diode.

구체적으로 보면, 데이터 전압은 구동 트랜지스터(2610, 2630)의 게이트 전극과 소스 전극 사이에 전계(Vgs1, Vgs2)를 형성하여 소스 전극과 드레인 전극 사이의 액티브층(반도체층)에 채널을 만들게 되고, 이러한 채널을 통해 구동전류가 유기전계발광 다이오드 쪽으로 전달되게 된다.Specifically, the data voltage forms a field in the active layer (semiconductor layer) between the source electrode and the drain electrode by forming electric fields Vgs1 and Vgs2 between the gate electrode and the source electrode of the driving transistors 2610 and 2630. Through these channels, the driving current is transferred to the organic light emitting diode.

이러한 과정에서, 구동 트랜지스터는 게이트 전극과 소스 전극 사이의 전압을 제어하여 드레인 전극과 소스 전극 사이에 흐르는 전류의 양을 결정한다. 전술한 바와 같이, 게이트 전극과 소스 전극 사이의 전압은 데이터 라인으로 전달되는 데이터 전압에 따라 결정됨으로 결국 데이터 전압의 제어에 따라 유기전계발광 다이오드로 공급되는 구동전류 혹은 구동전압이 결정되게 된다.In this process, the driving transistor controls the voltage between the gate electrode and the source electrode to determine the amount of current flowing between the drain electrode and the source electrode. As described above, the voltage between the gate electrode and the source electrode is determined according to the data voltage transferred to the data line, so that the driving current or driving voltage supplied to the organic light emitting diode is determined under the control of the data voltage.

구동 트랜지스터의 게이트 전극과 소스 전극의 전압에 따른 드레인 전극과 소스 전극 사이의 전류에 관한 식은 다음과 같다.
The equation regarding the current between the drain electrode and the source electrode according to the voltage of the gate electrode and the source electrode of the driving transistor is as follows.

< 수학식 6 ><Equation 6>

IDS = K·(VGS ·VTH)2
I DS = K (V GSV TH ) 2

수학식 6에서 IDS는 구동 트랜지스터의 드레인 전극과 소스 전극 사이의 전류, K는 전류구동능력 계수, VGS는 구동 트랜지스터의 게이트 전극과 소스 전극 사이의 전압이고, VTH는 구동 트랜지스터의 문턱전압이다.In Equation 6, I DS is a current between a drain electrode and a source electrode of the driving transistor, K is a current driving capability coefficient, V GS is a voltage between the gate electrode and the source electrode of the driving transistor, and V TH is a threshold voltage of the driving transistor. to be.

수학식 6을 참조하면, VGS가 VTH보다 커지면 VGS와 VTH의 차이가 증가함에 따라 IDS가 증가하는 것을 알 수 있다. 같은 원리로 IDS를 줄이기 위해서는 VGS를 작게 해야 한다.Referring to Equation 6, it can be seen that the I DS increases as the V GS is greater increase in the difference between V GS and V TH than V TH. In the same way, to reduce I DS , V GS should be made small.

도 26의 (a)를 참조하면, 단일 화소 구조(P1)에서 유기전계발광 소자의 구동전류는 IOLED이다. 이에 반해 도 26의 (b)를 참조하면, 두 개의 서브 화소를 포함하는 유기전계발광 소자의 구동전류는 동일한 휘도 조건에서 1/2·IOLED가 된다. 이에 따라, 두 개의 서브 화소 구조(P2)에서의 VGS2는 단일 화소 구조에서의 VGS1 보다 낮게 제어된다. 데이터 전압에 따라 VGS가 결정되는 바, DLx +1의 데이터 전압은 VGS2가 VGS1 보다 작아지도록 제어된다.Referring to FIG. 26A, the driving current of the organic light emitting diode in the single pixel structure P1 is I OLED . In contrast, referring to FIG. 26B, the driving current of the organic light emitting diode including the two sub-pixels is 1/2 · I OLED under the same luminance condition. Accordingly, V GS2 in the two sub pixel structures P2 is controlled lower than V GS1 in the single pixel structure. As V GS is determined according to the data voltage, the data voltage of DL x +1 is controlled such that V GS2 is smaller than V GS1 .

구동전압 관점에서 유기전계발광 표시장치의 구동 실시예에 대해 좀더 살펴본다.A driving embodiment of the organic light emitting display device is further described in terms of driving voltage.

동일한 재질로 이루어진 두 개의 유기전계발광 다이오드에 동일한 전류밀도로 된 전류를 공급하면 두 개의 유기전계발광 다이오드에 걸리는 구동전압은 실질적으로 동일하다고 볼 수 있다.When the current having the same current density is supplied to two organic light emitting diodes made of the same material, the driving voltages applied to the two organic light emitting diodes are substantially the same.

도 26에 도시된 유기전계발광 소자에 흐르는 구동전류의 전류밀도가 실질적으로 동일함으로 각각의 유기전계발광 다이오드에 걸리는 구동전압은 실질적으로 동일하다.Since the current densities of the driving currents flowing through the organic light emitting display device shown in FIG. 26 are substantially the same, the driving voltage applied to each organic light emitting diode is substantially the same.

이러한 이유로, 도 26의 (a)에 도시된 단일 화소 구조의 경우, 구동시 유기전계발광 다이오드에 VOLED의 전압이 형성되지만 도 26의 (b)에 도시된 두 개의 서브 화소 구조의 경우, 구동시 유기전계발광 다이오드 전체에 2·VOLED의 전압이 형성된다.For this reason, in the case of the single pixel structure shown in FIG. 26A, the voltage of V OLED is formed in the organic light emitting diode during driving, but in the case of the two sub pixel structures shown in FIG. The voltage of 2V OLED is formed in the whole organic light emitting diode.

유기전계발광 소자로 구동전류를 공급하는 전원(VDD1, VDD2)의 전압은 구동 트랜지스터의 소스 전극과 드레인 전극 사이의 전압(VTFT1, VTFT2) 및 유기전계발광 다이오드 전체에 걸리는 전압(VOLED, 2·VOLED)의 합으로 이루어진다.
The voltages of the power supplies VDD1 and VDD2 for supplying a driving current to the organic light emitting diodes are the voltages V TFT1 and V TFT2 between the source and drain electrodes of the driving transistor and the voltages across the organic light emitting diodes (V OLED ,). 2 · V OLED ).

< 수학식 7 ><Equation 7>

VDD1 = VTFT1 + VOLED, VDD2 = VTFT2 + 2·VOLED
VDD1 = V TFT1 + V OLED , VDD2 = V TFT2 + 2 V OLED

수학식 7을 참조할 때, 도 26의 (a)에 도시된 단일 화소 구조로 공급되는 전원(VDD1)의 전압과 도 26의 (b)에 도시된 두 개의 서브 화소 구조로 공급되는 전원(VDD2)의 전압은 서로 다른 값을 가지도록 제어될 수 있다.Referring to Equation 7, the voltage of the power supply VDD1 supplied to the single pixel structure shown in FIG. 26A and the power supply VDD2 supplied to the two sub pixel structures shown in FIG. 26B. May be controlled to have different values.

소스 전극과 드레인 전극 사이로 흐르는 전류에 따라 소스 전극과 드레인 전극 사이의 전압이 달라지기 때문에 구동전류가 큰 VTFT1이 VTFT2 보다 큰 값을 가질 수 있으나 두 전압의 차이가 VOLED 값 보다 작은 경우, 전체적으로 VDD2의 전압이 VDD1의 전압 보다 높게 제어된다.
Since the voltage between the source electrode and the drain electrode varies depending on the current flowing between the source electrode and the drain electrode, V TFT1 having a large driving current may have a larger value than V TFT2 , but when the difference between the two voltages is smaller than the V OLED value, Overall, the voltage of VDD2 is controlled to be higher than the voltage of VDD1.

도 26을 참조하여 데이터 라인으로 공급되는 데이터 전압을 통해 단일 화소 구조의 유기전계발광 소자와 두 개 이상의 서브 화소를 포함하는 유기전계발광 소자의 구동전류 혹은 구동전압을 다르게 제어하는 실시예에 대해 설명하였다.An embodiment in which a driving current or a driving voltage of an organic light emitting display device having a single pixel structure and an organic light emitting display device including two or more subpixels is controlled differently through a data voltage supplied to a data line is described with reference to FIG. 26. It was.

계속해서 도 21 및 26을 참조하여 호스트 시스템(2100)으로부터 전달되는 영상신호(RGB)를 데이터 라인으로 공급되는 데이터 전압으로 변환하는 실시예에 대해 설명한다. 도 21에서 P1 및 P2는 도 26에 도시된 것과 같이 각각 단일 화소 구조의 유기전계발광 소자 및 두 개의 서브 화소를 포함하는 유기전계발광 소자라고 가정한다.21 and 26, an embodiment of converting an image signal RGB transmitted from the host system 2100 into a data voltage supplied to a data line will be described. In FIG. 21, it is assumed that P1 and P2 are organic light emitting diodes each having a single pixel structure and an organic light emitting diode including two sub-pixels as shown in FIG. 26.

타이밍 제어부(2110)는 호스트 시스템(2100)으로부터 영상신호(RBG)를 수신하는데, 이때 영상신호는 P1 및 P2 화소를 통해 동일한 빛을 발광하도록 하는 제어정보가 포함되어 있을 수 있다.The timing controller 2110 receives an image signal RBG from the host system 2100, where the image signal may include control information for emitting the same light through the P1 and P2 pixels.

이때(P1 및 P2를 통해 동일한 빛을 발광하려고 할 때), P1 및 P2가 동일한 화소 구조를 가지고 있다면, 타이밍 제어부(2110)는 P1 및 P2에 대하여 동일한 영상신호(변환된 영상신호, R’G’B’)를 출력하고, 데이터 구동부(2130)는 이러한 동일한 영상신호(변환된 영상신호, R’G’B’)에 따라 동일한 데이터 전압(동일한 데이터 전압 레벨, 예를 들어, VGS가 동일함)을 출력하여 P1 및 P2 화소를 제어하게 된다.At this time (when trying to emit the same light through P1 and P2), if P1 and P2 have the same pixel structure, the timing controller 2110 is the same video signal (converted video signal, R'G) with respect to P1 and P2. 'B' and the data driver 2130 outputs the same data voltage (same data voltage level, for example, V GS is the same) according to the same image signal (converted image signal, R'G'B '). To control the P1 and P2 pixels.

이에 반해, P1 및 P2 화소가 도 26에 도시된 바와 같이 서로 다른 구조의 화소인 경우, 동일한 휘도 조건에서 도 26의 (b)에 해당되는 유기전계발광 소자의 구동전류가 더 작으므로, P1 및 P2에 대하여 호스트 시스템(2100)으로부터 동일한 빛을 발광하도록 하는 영상신호를 수신하더라도 타이밍 제어부(2110) 혹은 데이터 구동부(2130)에서는 이를 변환하여 각각의 화소 구조에 맞는 데이터 전압을 생성한다.
In contrast, when the pixels P1 and P2 are pixels having different structures as shown in FIG. 26, the driving currents of the organic light emitting diodes corresponding to FIG. 26B are smaller under the same luminance condition. Even when the P2 receives an image signal for emitting the same light from the host system 2100, the timing controller 2110 or the data driver 2130 converts the same to generate a data voltage suitable for each pixel structure.

도 27은 도 26의 P1 및 P2에 대하여 서로 다른 데이터 전압을 생성하는 과정을 도식화한 도면이다.FIG. 27 is a diagram illustrating a process of generating different data voltages for P1 and P2 of FIG. 26.

도 27의 (a)는 동일한 빛을 발광하도록 하는 영상신호(RGB)에 대하여 타이밍 제어부(2110)에서 화소 구조에 맞는 데이터 혹은 신호 변환을 수행하는 것을 도시한 도면이다.FIG. 27A illustrates that the timing controller 2110 performs data or signal conversion that matches the pixel structure with respect to the image signal RGB that emits the same light.

도 27의 (a)를 참조하면, 호스트 시스템(2100)은 P1 및 P2에 대해 각각의 화소에 표시할 영상신호(RGB)를 타이밍 제어부(2110)로 송부한다. 이때, P1 및 P2 화소에 표시할 영상이 실질적으로 동일(예를 들어, 동일한 빛을 발광하도록 하는 경우)할 수 있다.Referring to FIG. 27A, the host system 2100 transmits an image signal RGB to be displayed on each pixel of the P1 and P2 to the timing controller 2110. In this case, the images to be displayed on the P1 and P2 pixels may be substantially the same (for example, to emit the same light).

타이밍 제어부(2110)는 영상신호(RGB)를 표시패널(2140)의 해상도 및 화소 구조에 맞게 변환할 수 있는데, 이때, P1 및 P2의 화소 구조가 서로 다르기 때문에 서로 다른 화소 구조에 맞도록 영상신호(RGB)를 변환하여야 한다. 예를 들어, P2 화소의 구동전류가 P1 화소의 구동전류보다 작아지도록 영상신호(RGB)를 변환할 수 있다. 이에 따라, 타이밍 제어부(2110)는 호스트 시스템(2100)으로부터 동일한 영상을 표시하는 동일한 영상신호(RGB)를 수신하였지만 각각의 화소(P1, P2)에 대하여는 서로 다른 변환된 영상신호(R’G’B’, R”G”B”)를 송부하게 된다.The timing controller 2110 may convert the image signal RGB to match the resolution and pixel structure of the display panel 2140. In this case, since the pixel structures of P1 and P2 are different from each other, the timing signal 2110 may match the image signal RGB. (RGB) should be converted. For example, the image signal RGB may be converted such that the driving current of the P2 pixel is smaller than the driving current of the P1 pixel. Accordingly, the timing controller 2110 receives the same image signal RGB displaying the same image from the host system 2100, but has different converted image signals R'G 'for each of the pixels P1 and P2. B ', R ”G” B ”) will be sent.

서로 다른 변환된 영상신호(R’G’B’, R”G”B”)를 수신한 데이터 구동부(2130)는 수신된 영상신호에 따라 서로 다른 데이터 전압(V1, V2)을 생성하여 각각의 화소(P1, P2)에 연결된 데이터 라인으로 공급하게 된다. 이때, 타이밍 제어부(2110)으로부터 수신하는 영상신호(R’G’B’, R”G”B”)가 화소 구조에 따라 서로 다른 값을 갖고 있으므로, 데이터 구동부(2130)에서 화소 구조를 고려한 별도의 변환 작업을 수행하지는 않는다.The data driver 2130 which receives the different converted image signals R'G'B 'and R "G" B "generates different data voltages V1 and V2 according to the received image signals. It is supplied to the data line connected to the pixels P1 and P2. At this time, since the image signals R'G'B 'and R "G" B "received from the timing controller 2110 have different values according to the pixel structure, the data driver 2130 separates the pixel structure. Does not perform the conversion operation.

도 27의 (b)는 동일한 빛을 발광하도록 하는 영상신호(RGB)에 대하여 데이터 구동부(2130)에서 화소 구조에 맞는 데이터 혹은 신호 변환을 수행하는 것을 도시한 도면이다.FIG. 27B is a diagram illustrating the data driver 2130 performing data or signal conversion suitable for the pixel structure with respect to the image signal RGB that emits the same light.

도 27의 (b)를 참조하면, 호스트 시스템(2100)은 P1 및 P2에 대해 각각의 화소에 표시할 영상신호(RGB)를 타이밍 제어부(2110)로 송부한다. 이때, P1 및 P2 화소에 표시할 영상이 실질적으로 동일(예를 들어, 동일한 빛을 발광하도록 하는 경우)할 수 있다.Referring to FIG. 27B, the host system 2100 transmits an image signal RGB to be displayed on each pixel of the P1 and P2 to the timing controller 2110. In this case, the images to be displayed on the P1 and P2 pixels may be substantially the same (for example, to emit the same light).

타이밍 제어부(2110)는 영상신호(RGB)를 표시패널(2140)의 해상도에 맞게 변환할 수 있는데, 이때, 도 27의 (a)에 도시된 실시예와 달리 P1 및 P2의 화소 구조를 고려한 변환은 이루어지지 않는다. 결국, 타이밍 제어부(2110)는 동일하게 변환된 영상신호(R’G’B’)를 데이터 구동부(2130)로 송부할 수 있다.The timing controller 2110 may convert the image signal RGB to match the resolution of the display panel 2140. In this case, unlike the embodiment illustrated in FIG. 27A, the timing controller 2110 takes into account the pixel structures of P1 and P2. Is not done. As a result, the timing controller 2110 may transmit the same converted image signal R′G′B ′ to the data driver 2130.

타이밍 제어부(2110)로부터 동일한 변환된 영상신호(R’G’B’)를 수신한 데이터 구동부(2130)는 수신된 영상신호에 따라 데이터 전압을 생성하는데, 이때 각각의 화소(P1, P2)가 다르기 때문에 데이터 구동부(2130)는 각각의 화소(P1, P2) 구조에 맞도록 서로 다른 데이터 전압(V1, V2)을 생성하여 각각의 화소(P1, P2)에 연결된 데이터 라인으로 공급하게 된다.
The data driver 2130 which receives the same converted image signal R'G'B 'from the timing controller 2110 generates a data voltage according to the received image signal, wherein each pixel P1 and P2 As a result, the data driver 2130 generates different data voltages V1 and V2 to match the structures of the pixels P1 and P2, and supplies the data voltages V1 and V2 to the data lines connected to the pixels P1 and P2.

이상에서, 본 발명의 실시예에 따른 유기전계발광 소자 및 표시장치, 그리고 이러한 유기전계발광 소자의 제조 방법에 대하여 설명하였다.In the above, the organic light emitting display device and the display device according to the embodiment of the present invention, and the manufacturing method of the organic light emitting display device have been described.

본 발명의 실시예에 따른 유기전계발광 소자는 동일한 면적의 화소를 두 개 이상의 서브 화소로 분할하고 각각의 서브 화소들을 직렬로 연결함으로써 유기전계발광 소자의 구동전류를 줄일 수 있다.The organic light emitting diode according to the embodiment of the present invention can reduce the driving current of the organic light emitting diode by dividing pixels having the same area into two or more subpixels and connecting the respective subpixels in series.

이렇게 화소를 구성하는 유기전계발광 소자의 구동전류가 감소할 경우 다음과 같은 효과가 발생할 수 있다.When the driving current of the organic light emitting diode of the pixel is reduced in this way, the following effects may occur.

먼저, 유기전계발광 다이오드로 구동전류를 공급하는 구동 트랜지스터의 소비전력이 감소한다. 도 4를 참조하여, 전술한 바와 같이 단일 화소 구조와 비교할 때, 두 개의 서브 화소를 포함하는 구조에서 구동 트랜지스터는 최대 50%의 소비전력 감축 효과가 발생할 수 있다.First, power consumption of a driving transistor supplying a driving current to the organic light emitting diode is reduced. Referring to FIG. 4, when compared with a single pixel structure as described above, the driving transistor may have a power consumption reduction effect of up to 50% in a structure including two sub pixels.

다음으로, 구동 트랜지스터의 채널을 통해 전달되는 전류의 양이 줄어들면, 구동 트랜지스터의 크기도 줄어들 수 있다. 구동 트랜지스터의 소스 전극, 드레인 전극 및 액티브층(반도체층)의 면적 혹은 두께는 채널을 통해 전달되는 전류의 양에 비례하게 되는데, 이러한 전류의 양이 줄어들면 그 면적 혹은 두께를 줄일 수 있게 된다. 유기전계발광 소자에서 구동 트랜지스터가 위치하는 영역은 비발광 영역으로 설정되는데, 구동 트랜지스터의 크기가 줄어들면 그 만큼 발광 영역을 넓힐 수 있는 효과가 발생한다(도 20에 대한 설명 참조).Next, when the amount of current transferred through the channel of the driving transistor is reduced, the size of the driving transistor may be reduced. The area or thickness of the source electrode, the drain electrode, and the active layer (semiconductor layer) of the driving transistor is proportional to the amount of current transmitted through the channel. If the amount of the current is reduced, the area or thickness can be reduced. The region in which the driving transistor is positioned in the organic light emitting diode is set as a non-emission region, and when the size of the driving transistor is reduced, an effect of widening the emitting region is generated (see description of FIG. 20).

그 다음으로, 본 발명의 실시예에 따른 유기전계발광 소자는 소비전력 감소로 소자 내부의 발열량이 줄어들어 수명이 개선되는 효과가 있다.Next, the organic light emitting device according to the embodiment of the present invention has the effect of reducing the heat consumption of the device by reducing the power consumption to improve the life.

도 28은 내부 소자 온도 상승에 따른 수명 감소 그래프(도 28의 (a)) 및 전류밀도 증가에 따른 수명 감소 그래프(도 28의 (b))이다.28 is a graph showing a decrease in life as the internal device temperature increases (FIG. 28A) and a graph of decrease in life as the current density increases (FIG. 28B).

본 발명의 실시예에 따른 유기전계발광 소자는 동일한 휘도에 대해 단일 화소 구조의 유기전계발광 소자와 실질적으로 동일한 전류밀도를 가지고 있어 도 28의 (b)에 도시된 전류밀도 상승에 따른 수명 감소의 문제가 발생하지 않는다. 대신에, 도 28의 (a) 그래프를 통해 유추할 수 있는 바와 같이, 본 발명의 실시예에 따른 유기전계발광 소자는 소비전력 감소로 인한 발열 감소로 단일 화소 구조의 유기전계발광 소자 보다 수명이 개선되는 효과가 있다.The organic light emitting display device according to the embodiment of the present invention has substantially the same current density as the organic light emitting display device having a single pixel structure for the same brightness, and thus the lifespan decrease due to the increase in current density shown in FIG. The problem does not occur. Instead, as can be inferred from the graph of FIG. 28 (a), the organic light emitting diode according to the embodiment of the present invention has a longer life than the organic light emitting diode having a single pixel structure due to the reduced heat generation due to the reduced power consumption. There is an improvement effect.

특히, TV 소비전력 규제 강화로 국제적 소비전력 기준을 달성하기 어려운데 실시예들에 따른 유기전계발광 표시장치는 소비전력을 낮추게 됨으로 국제적 소비전력 기준을 만족시킬 수 있는 효과가 있다.In particular, it is difficult to achieve international power consumption standards by tightening TV power consumption regulations. However, the organic light emitting display device according to the embodiments lowers power consumption, thereby satisfying international power consumption standards.

이상 도면을 참조하여 실시예들을 설명하였으나 본 발명은 이에 제한되지 않는다.Embodiments have been described above with reference to the drawings, but the present invention is not limited thereto.

전술한 실시예에서 유기층에 포함되는 발광층의 발광물질은 유기물인 것으로 기재하였으나, 발광층의 발광물질로 그래핀 양자점과 같은 양자점을 포함할 수 있다. 넓은 의미에서 발광층로 양자점을 포함하는 표시장치/표시소자도 본 명세서에서 유기전계발광 표시장치/표시소자에 포함될 수 있다.
In the above embodiment, the light emitting material of the light emitting layer included in the organic layer is described as being an organic material, but may include a quantum dot such as graphene quantum dots as the light emitting material of the light emitting layer. In a broad sense, a display device / display device including a quantum dot as a light emitting layer may also be included in an organic light emitting display device / display device.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.The terms "comprise", "comprise" or "having" described above mean that a corresponding component may be included unless specifically stated otherwise, and thus, other components are not excluded. It should be construed that it may further include other components. All terms, including technical and scientific terms, have the same meanings as commonly understood by one of ordinary skill in the art unless otherwise defined. Terms commonly used, such as terms defined in a dictionary, should be interpreted to coincide with the contextual meaning of the related art, and shall not be interpreted in an ideal or excessively formal sense unless explicitly defined in the present invention.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100 : 기판 101 : 게이트 라인
102 : 데이터 라인 104 : 제1 전원 라인
106 : 스위칭 트랜지스터 110 : 구동 트랜지스터
112 : 반도체층 114 : 게이트 절연막
116 : 게이트 전극 120 : 층간절연막
122 : 소스 전극 124 : 드레인 전극
130 : 보호층 132 : 제1 전극
134 : 제3 전극 140 : 격벽
150 : 뱅크 160 : 제1 유기층
162 : 제2 유기층 170 : 제2 전극
175 : 제4 전극 180 : 제1 서브 영역
182 : 제2 서브 영역 189 : 음영 구역
100: substrate 101: gate line
102: data line 104: first power line
106: switching transistor 110: driving transistor
112 semiconductor layer 114 gate insulating film
116 gate electrode 120 interlayer insulating film
122: source electrode 124: drain electrode
130: protective layer 132: first electrode
134: third electrode 140: partition wall
150: bank 160: first organic layer
162: second organic layer 170: second electrode
175: fourth electrode 180: first sub-region
182: second sub-region 189: shaded area

Claims (44)

화소 영역이 정의된 기판 상에 형성된 트랜지스터;
상기 화소 영역의 제1 서브 영역에 위치하며, 상기 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되어 상기 트랜지스터로부터 구동전류를 공급받는 제1 전극과, 상기 제1 전극 상에 위치하는 제1 유기층과, 상기 제1 유기층 상에 위치하는 제2 전극을 포함하는 제1 서브 화소; 및
상기 화소 영역의 제2 서브 영역에 위치하며, 상기 제2 전극과 전기적으로 연결되어 상기 제1 서브 화소로부터 상기 구동전류를 전달받는 제3 전극과, 상기 제3 전극 상에 위치하는 제2 유기층과, 상기 제2 유기층 상에 위치하는 제4 전극을 포함하는 제2 서브 화소를 포함하고,
상기 제3 전극 상에 위치하며 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계와 인접하는 절연구조물을 더 포함하며,
상기 절연구조물은 적어도 일부가 역테이퍼져 하부로 음영 구역을 형성하는 유기전계발광 소자.
A transistor formed on the substrate on which the pixel region is defined;
A first electrode positioned in a first sub-region of the pixel region, electrically connected to a source electrode or a drain electrode of the transistor and receiving a driving current from the transistor, and a first organic layer disposed on the first electrode; A first sub pixel including a second electrode on the first organic layer; And
A third electrode positioned in a second sub-region of the pixel region, electrically connected to the second electrode to receive the driving current from the first sub-pixel, and a second organic layer positioned on the third electrode; And a second sub pixel including a fourth electrode positioned on the second organic layer.
An insulation structure disposed on the third electrode and adjacent to a boundary between the first subregion and the second subregion,
And at least a portion of the insulating structure is reverse tapered to form a shadow area under the organic light emitting device.
제1 항에 있어서,
상기 제2 전극은 하나 이상의 도전성 물질층을 포함하고, 상기 하나 이상의 도전성 물질층 중 적어도 하나의 도전성 물질층의 일단부는 상기 제1 유기층보다 상기 제2 서브 영역 방향으로 더 연장되어 상기 제3 전극과 인접하거나 제3 전극 상에 위치하는 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
The second electrode includes one or more conductive material layers, and one end of at least one conductive material layer of the one or more conductive material layers extends in the direction of the second sub-region more than the first organic layer, An organic light emitting device, characterized in that adjacent or located on the third electrode.
제2 항에 있어서,
상기 제3 전극과 접촉하는 상기 제2 전극의 상기 적어도 하나의 도전성 물질층은 상기 제3 전극과 동일한 도전성 물질로 구성되는 것을 특징으로 하는 유기전계발광 소자.
The method of claim 2,
And the at least one conductive material layer of the second electrode in contact with the third electrode is made of the same conductive material as the third electrode.
삭제delete 제1 항에 있어서,
상기 제3 전극의 가장자리 중 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계 방향에 위치하는 상기 제3 전극의 가장자리 부분은 상기 절연구조물의 음영 구역 내에 위치하고,
상기 제2 전극의 일단부는 상기 절연구조물의 음영 구역 내에서 상기 제3 전극의 가장자리와 인접하거나 상기 제3 전극 상에 위치하는 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
An edge portion of the third electrode positioned at a boundary between the first subregion and the second subregion among the edges of the third electrode is located in a shaded region of the insulating structure,
And one end of the second electrode is adjacent to the edge of the third electrode or on the third electrode in the shaded region of the insulating structure.
제5 항에 있어서,
상기 제2 전극 중 상기 음영 구역으로 유입한 상기 일단부는 상기 제2 서브 영역으로 갈수록 두께가 연속 또는 불연속적으로 감소하는 형상으로 이루어진 것을 특징으로 하는 유기전계발광 소자.
The method of claim 5,
And one end of the second electrode flowing into the shadowed area has a shape in which the thickness decreases continuously or discontinuously toward the second sub-region.
제5 항에 있어서,
상기 제1 유기층은 상기 절연구조물을 마스크로 이용하여 상기 제3 전극과 이격되는 것을 특징으로 하는 유기전계발광 소자.
The method of claim 5,
And the first organic layer is spaced apart from the third electrode using the insulating structure as a mask.
제1 항에 있어서,
상기 제1 유기층은 상기 제3 전극과 이격되어 위치하고,
상기 제3 전극의 가장자리 중 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계 방향에 위치하는 상기 제3 전극의 가장자리 부분은 상기 절연구조물의 음영 구역 밖으로 위치하고,
상기 제2 전극의 일부는 상기 제3 전극의 가장자리 상으로 위치하는 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
The first organic layer is spaced apart from the third electrode,
An edge portion of the third electrode positioned at a boundary between the first subregion and the second subregion among the edges of the third electrode is located outside the shadow area of the insulating structure,
A portion of the second electrode is positioned on the edge of the third electrode of the organic light emitting device.
제1 항에 있어서,
상기 제1 전극 및 상기 제3 전극 상으로 상기 제1 서브 영역을 둘러싸는 절연구조물을 더 포함하고,
상기 절연구조물은 적어도 일부 역테이퍼진 형상으로 상기 제2 전극이 상기 제2 서브 화소의 상기 제4 전극 및 다른 화소의 공통 전극과 단절되도록 하는 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
And an insulating structure surrounding the first sub-region on the first electrode and the third electrode.
And the insulating structure is at least partially reverse tapered so that the second electrode is disconnected from the fourth electrode of the second sub pixel and the common electrode of another pixel.
제1 항에 있어서,
상기 제3 전극 상에 위치하는 뱅크 및 격벽을 더 포함하고,
상기 제2 유기층과 접촉하는 상기 뱅크의 측면은 정테이퍼지고, 상기 격벽은 적어도 일부 역테이퍼진 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
And a bank and a partition wall positioned on the third electrode.
The side surface of the bank in contact with the second organic layer is tapered forward, the partition wall is at least partially reverse tapered.
제10 항에 있어서,
상기 격벽은 상기 뱅크 상에 위치하는 것을 특징으로 하는 유기전계발광 소자.
The method of claim 10,
And the partition wall is positioned on the bank.
제11 항에 있어서,
상기 뱅크의 일부는 상기 격벽 상에 위치하는 것을 특징으로 하는 유기전계발광 소자.
The method of claim 11, wherein
And a portion of the bank is located on the partition wall.
제1 항에 있어서,
상기 제1 전극 및 상기 제3 전극 상으로 상기 제1 서브 영역을 둘러싸는 격벽이 위치하고,
상기 제1 전극 상에 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계 방향을 제외한 나머지 방향으로 뱅크가 위치하는 것을 특징으로 하는 유기전계발광 소자.
According to claim 1,
Barrier ribs surrounding the first sub-region are positioned on the first electrode and the third electrode,
The bank is positioned on the first electrode in a direction other than the boundary direction between the first sub-region and the second sub-region.
화소 영역이 정의된 기판 위에 트랜지스터를 형성하는 단계;
상기 화소 영역을 둘 이상의 서브 영역으로 정의하고, 제1 서브 영역에 상기 트랜지스터의 소스 전극 혹은 드레인 전극과 전기적으로 연결되며 상기 트랜지스터로부터 구동전류를 공급받는 제1 전극을 형성하고 제2 서브 영역에 상기 제1 전극과 대응되는 제3 전극을 형성하는 단계;
상기 제1 전극 상으로 상기 제3 전극과 이격되는 제1 유기층을 형성하고 상기 제3 전극 상으로 상기 제1 유기층에 대응되는 제2 유기층을 형성하는 단계; 및
상기 제1 유기층 상으로 상기 제3 전극과 전기적으로 연결되는 제2 전극을 형성하고 상기 제2 유기층 상으로 상기 제2 전극에 대응되는 제4 전극을 형성하는 단계를 포함하고,
상기 제1 유기층 및 상기 제2 유기층을 형성하는 단계 이전에,
상기 제3 전극 상으로 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계와 인접하는 절연구조물을 형성하는 단계를 더 포함하며,
상기 절연구조물은 적어도 일부 역테이퍼져 하부로 음영 구역을 형성하는 유기전계발광 소자의 제조 방법.
Forming a transistor on the substrate on which the pixel region is defined;
The pixel area may be defined as two or more sub-areas, a first electrode electrically connected to a source electrode or a drain electrode of the transistor in the first sub-area and receiving a driving current from the transistor is formed, and the second sub-area Forming a third electrode corresponding to the first electrode;
Forming a first organic layer spaced apart from the third electrode on the first electrode, and forming a second organic layer corresponding to the first organic layer on the third electrode; And
Forming a second electrode electrically connected to the third electrode on the first organic layer, and forming a fourth electrode corresponding to the second electrode on the second organic layer;
Before forming the first organic layer and the second organic layer,
Forming an insulating structure adjacent to a boundary between the first subregion and the second subregion on the third electrode,
And the insulating structure is at least partially reverse tapered to form a shaded area under the organic electroluminescent device.
제14 항에 있어서,
상기 트랜지스터 상으로 컨택홀이 형성된 보호층을 형성하는 단계를 더 포함하고,
상기 보호층을 형성한 후에, 상기 보호층 상으로 상기 제1 전극 및 상기 제3 전극을 형성하며,
상기 컨택홀을 통해 상기 트랜지스터의 소스 전극 또는 드레인 전극이 상기 제1 전극과 전기적으로 연결되는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
Forming a protective layer having a contact hole formed on the transistor;
After forming the protective layer, to form the first electrode and the third electrode on the protective layer,
The source electrode or the drain electrode of the transistor is electrically connected to the first electrode through the contact hole.
제14 항에 있어서,
상기 제2 전극은 하나 이상의 도전성 물질층을 포함하고, 상기 하나 이상의 도전성 물질층 중 적어도 하나의 도전성 물질층은 상기 제1 유기층보다 상기 제2 서브 영역 방향으로 더 연장되어 상기 제3 전극과 인접하거나 제3 전극 상에 위치하도록 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
The second electrode includes one or more conductive material layers, and at least one conductive material layer of the one or more conductive material layers extends in the direction of the second sub-region more adjacent to the third electrode than the first organic layer, or It is formed so as to be located on the third electrode.
제16 항에 있어서,
상기 제2 전극은 두 개의 서로 다른 도전성 물질층을 순차적으로 증착하여 형성하고,
상기 제3 전극과 접촉하는 상기 제2 전극의 상기 적어도 하나의 도전성 물질층은 상기 제3 전극과 동일한 도전성 물질로 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 16,
The second electrode is formed by sequentially depositing two different conductive material layers,
The at least one conductive material layer of the second electrode in contact with the third electrode is formed of the same conductive material as the third electrode.
삭제delete 제14 항에 있어서,
상기 절연구조물을 형성하는 단계에서,
상기 제3 전극의 가장자리 중 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계 방향에 위치하는 상기 제3 전극의 가장자리 부분은 상기 절연구조물의 음영 구역 내에 위치하도록 상기 절연구조물을 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
In the step of forming the insulating structure,
The edge of the third electrode of the edge of the third electrode located in the boundary direction between the first sub-region and the second sub-region is formed in the insulating structure so as to be located in the shaded area of the insulating structure. The manufacturing method of the organic electroluminescent element made into.
제14 항에 있어서,
상기 제1 전극, 상기 제3 전극 및 상기 절연구조물 상으로 수직 열증착을 실시하여 상기 제1 유기층 및 상기 제2 유기층을 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
And forming the first organic layer and the second organic layer by performing vertical thermal deposition on the first electrode, the third electrode, and the insulating structure.
제20 항에 있어서,
상기 제2 전극 및 상기 제4 전극은 하나 이상의 도전성 물질층을 포함하고, 상기 하나 이상의 도전성 물질층 중 적어도 하나의 도전성 물질층은 상기 제1 유기층 및 상기 제2 유기층 상으로 스퍼터링 공정 혹은 화학 기상 증착을 실시하여 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 20,
The second electrode and the fourth electrode include one or more conductive material layers, and at least one conductive material layer of the one or more conductive material layers is sputtered or chemical vapor deposition onto the first organic layer and the second organic layer. A method of manufacturing an organic electroluminescent device, characterized in that the formation is carried out.
제19 항에 있어서,
상기 제2 전극은 하나 이상의 도전성 물질층을 포함하고, 상기 하나 이상의 도전성 물질층 중 적어도 하나의 도전성 물질층은 증착 입자를 상기 기판에 대하여 비스듬히 입사시켜 일부가 상기 절연구조물의 음영 구역 내에서 상기 제3 전극과 접촉하도록 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 19,
The second electrode includes at least one conductive material layer, wherein at least one conductive material layer of the at least one conductive material layer is incident on the substrate at an angle to partially deposit the deposited particles within the shaded region of the insulating structure. A method of manufacturing an organic electroluminescent device, characterized in that it is formed in contact with three electrodes.
제14 항에 있어서,
상기 제3 전극의 일부 가장자리와 중첩되는 영역에 쉐도우 마스크를 이용한 열증착을 실시하여 상기 제1 유기층이 상기 제3 전극과 이격되도록 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
The method of manufacturing an organic light emitting display device, characterized in that the first organic layer is formed so as to be spaced apart from the third electrode by thermal deposition using a shadow mask in a region overlapping a part of the edge of the third electrode.
제14 항에 있어서,
상기 제1 전극 및 상기 제3 전극 상으로 상기 제1 서브 영역을 둘러싸며 적어도 일부 역테이퍼진 형상의 절연구조물을 형성하는 단계를 더 포함하고,
상기 제2 전극 및 상기 제4 전극을 형성하는 단계에서,
상기 절연구조물을 마스크로 이용하여 상기 제2 전극을 형성하여 상기 제2 전극이 상기 제2 서브 영역의 상기 제4 전극 및 다른 화소의 공통 전극과 단절되도록 하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
Forming an insulating structure having at least a portion of an inverse tapered shape surrounding the first sub-region on the first electrode and the third electrode;
In the forming of the second electrode and the fourth electrode,
The second electrode may be formed by using the insulating structure as a mask so that the second electrode is disconnected from the fourth electrode of the second sub-region and the common electrode of another pixel. Way.
제14 항에 있어서,
상기 제1 유기층 및 상기 제2 유기층을 형성하는 단계 이전에,
상기 제3 전극 상에 뱅크 및 격벽을 형성하는 단계를 더 포함하되,
상기 뱅크는 상기 제2 유기층과의 접촉면이 정테이퍼지도록 형성하고, 상기 격벽은 적어도 일부 역테이퍼지도록 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 14,
Before forming the first organic layer and the second organic layer,
Forming a bank and a partition on the third electrode;
The bank is formed so that the contact surface with the second organic layer is tapered forward, and the partition wall is formed so as to at least partially reverse tapered.
제25 항에 있어서,
상기 격벽은 상기 뱅크 상에 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 25,
The barrier rib is formed on the bank.
제25 항에 있어서,
상기 격벽을 상기 뱅크보다 먼저 형성하고, 상기 뱅크는 상기 격벽 상부면 상의 일부와 상기 역테이퍼진 형상 아래 공간을 점유하도록 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 25,
The barrier rib is formed before the bank, and the bank is formed to occupy a portion of the upper surface of the barrier rib and a space below the inverse tapered shape.
제25 항에 있어서,
상기 격벽은 상기 제1 전극 및 상기 제3 전극 상의 가장자리에서 상기 제1 서브 영역을 둘러싸도록 형성하고,
상기 뱅크는 상기 제1 전극 상의 가장자리에서 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계 방향을 제외한 나머지 방향에 형성하는 것을 특징으로 하는 유기전계발광 소자의 제조 방법.
The method of claim 25,
The partition wall is formed to surround the first sub-region at edges on the first electrode and the third electrode,
And forming the bank in a direction other than the boundary between the first sub-region and the second sub-region at an edge on the first electrode.
둘 이상의 데이터 라인들과 둘 이상의 게이트 라인들이 교차하여 정의된 화소 영역들에 형성된 둘 이상의 화소를 포함하는 표시패널;
상기 데이터 라인들을 통해 데이터신호를 전달하는 데이터 구동부;
상기 게이트 라인들을 통해 게이트신호를 전달하는 게이트 구동부; 및
상기 데이터 구동부 및 상기 게이트 구동부의 구동 타이밍을 제어하는 타이밍 제어부를 포함하되,
상기 화소 영역들 중 적어도 하나의 화소영역에 형성된 제1 화소는,
제1 트랜지스터;
상기 화소 영역의 제1 서브 영역에 위치하며, 상기 제1 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되어 상기 제1 트랜지스터로부터 구동전류를 공급받는 제1 전극과, 상기 제1 전극 상에 위치하는 제1 유기층과, 상기 제1 유기층 상에 위치하는 제2 전극을 포함하는 제1 서브 화소; 및
상기 화소 영역의 제2 서브 영역에 위치하며, 상기 제2 전극과 전기적으로 연결되어 상기 제1 서브 화소로부터 상기 구동전류를 전달받는 제3 전극과, 상기 제3 전극 상에 위치하는 제2 유기층과, 상기 제2 유기층 상에 위치하는 제4 전극을 포함하는 제2 서브 화소를 포함하고,
상기 제3 전극 상에 위치하며 상기 제1 서브 영역과 상기 제2 서브 영역 사이의 경계와 인접하는 절연구조물을 더 포함하며,
상기 절연구조물은 적어도 일부가 역테이퍼져 하부로 음영 구역을 형성하는 표시장치.
A display panel including two or more pixels formed in pixel areas defined by crossing two or more data lines and two or more gate lines;
A data driver transferring a data signal through the data lines;
A gate driver transferring a gate signal through the gate lines; And
A timing controller for controlling the driving timing of the data driver and the gate driver,
A first pixel formed in at least one pixel area of the pixel areas,
A first transistor;
A first electrode positioned in a first sub-region of the pixel region, electrically connected to a source electrode or a drain electrode of the first transistor, and receiving a driving current from the first transistor; A first sub pixel including a first organic layer and a second electrode on the first organic layer; And
A third electrode positioned in a second sub-region of the pixel region, electrically connected to the second electrode to receive the driving current from the first sub-pixel, and a second organic layer positioned on the third electrode; And a second sub pixel including a fourth electrode positioned on the second organic layer.
An insulating structure disposed on the third electrode and adjacent to a boundary between the first subregion and the second subregion,
And at least a portion of the insulating structure is reverse tapered to form a shadow area under the insulating structure.
제29 항에 있어서,
상기 화소 영역들 중 적어도 하나의 다른 화소 영역에 형성된 제2 화소는,
제2 트랜지스터;
상기 제2 트랜지스터 상에 두 개의 전극들과 상기 두 개의 전극들 사이에 형성된 유기층을 포함하는 것을 특징으로 하는 표시장치.
The method of claim 29,
A second pixel formed in at least one other pixel area of the pixel areas may be
A second transistor;
And two electrodes on the second transistor and an organic layer formed between the two electrodes.
제30 항에 있어서,
상기 제1 화소의 상기 제1 서브 화소의 제2 전극과 상기 제2 서브 화소의 제4 전극은 전기적으로 분리되어 있고,
상기 제2 화소의 상기 두 개의 전극들 중 하나는 상기 제4 전극과 전기적으로 연결된 것을 특징으로 하는 표시장치.
The method of claim 30,
A second electrode of the first sub-pixel of the first pixel and a fourth electrode of the second sub-pixel are electrically separated from each other,
And one of the two electrodes of the second pixel is electrically connected to the fourth electrode.
제30 항에 있어서,
상기 제1 화소와 상기 제2 화소의 휘도가 동일하고 상기 제1 화소의 상기 제1 트랜지스터의 구동전류가 상기 제2 화소의 상기 제2 트랜지스터의 구동전류보다 작은 것을 특징으로 하는 표시장치.
The method of claim 30,
And the driving current of the first transistor of the first pixel is smaller than the driving current of the second transistor of the second pixel.
제32 항에 있어서,
상기 타이밍 제어부는 상기 데이터 구동부로 상기 제1 화소 및 상기 제2 화소에 대하여 서로 다른 데이터 제어 신호를 전송하는 것을 특징으로 하는 표시장치.
33. The method of claim 32,
And the timing controller transmits different data control signals to the data driver for the first pixel and the second pixel.
제32 항에 있어서,
상기 데이터 구동부는 상기 제1 화소 및 상기 제2 화소에 대하여 서로 다른 데이터 전압을 각각의 화소에 연결된 데이터 라인으로 공급하는 것을 특징으로 하는 표시장치.
33. The method of claim 32,
And the data driver supplies different data voltages with respect to the first pixel and the second pixel to data lines connected to the respective pixels.
제30 항에 있어서,
한 개 이상의 상기 제1 화소와 두 개 이상의 상기 제2 화소가 하나의 단위 화소를 구성하는 것을 특징으로 하는 표시장치.
The method of claim 30,
And at least one first pixel and at least two second pixels constitute one unit pixel.
제35 항에 있어서,
상기 제2 화소가 두 개이며, 상기 두 개의 제2 화소는 각각 적색 및 녹색 발광층을 포함하고 상기 제1 화소의 상기 제1 서브 화소와 상기 제2 서브 화소는 청색 발광층을 포함하는 것을 특징으로 하는 표시장치.
36. The method of claim 35 wherein
The second pixel is two, and the two second pixels each include a red and green light emitting layer, and the first sub pixel and the second sub pixel of the first pixel include a blue light emitting layer. Display.
제35 항에 있어서,
상기 제2 화소가 세 개이며, 상기 세 개의 제2 화소는 각각 적색, 녹색 및 청색 발광층을 포함하고 상기 제1 화소의 상기 제1 서브 화소와 상기 제2 서브 화소 중 하나는 적색, 녹색, 청색 발광층들 중 하나를 포함하고 다른 하나는 백색 발광층을 포함하는 것을 특징으로 하는 표시장치.
36. The method of claim 35 wherein
The second pixel is three, and the three second pixels each include a red, green, and blue light emitting layer, and one of the first subpixel and the second subpixel of the first pixel is red, green, and blue. A display device comprising one of the light emitting layers and the other comprising a white light emitting layer.
제35 항에 있어서,
상기 제2 화소가 세 개이며, 상기 세 개의 제2 화소는 각각 적색, 녹색 및 청색 발광층을 포함하고,
상기 제1 화소는 상기 제4 전극과 전기적으로 연결되어 상기 제2 서브 화소로부터 상기 구동전류를 전달받는 제5 전극과, 상기 제5 전극 상에 위치하는 제3 유기층과, 상기 제3 유기층 상에 위치하는 제6 전극을 포함하는 제3 서브 화소를 더 포함하고, 상기 제1 화소의 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소는 각각 적색, 녹색 및 청색 발광층을 포함하는 것을 특징으로 하는 표시장치.
36. The method of claim 35 wherein
The second pixel is three, and the three second pixels each include a red, green, and blue light emitting layer,
The first pixel is electrically connected to the fourth electrode to receive the driving current from the second sub pixel, a third organic layer on the fifth electrode, and a third organic layer on the third electrode. And a third subpixel including a sixth electrode positioned, wherein the first subpixel, the second subpixel, and the third subpixel of the first pixel each include a red, green, and blue light emitting layer. Display device characterized in that.
제30 항에 있어서,
상기 제1 화소의 상기 제1 트랜지스터의 채널영역의 폭(W)은 상기 제2 화소의 상기 제2 트랜지스터의 채널영역의 폭(W) 보다 좁은 것을 특징으로 하는 표시장치.
The method of claim 30,
And a width (W) of a channel region of the first transistor of the first pixel is smaller than a width (W) of a channel region of the second transistor of the second pixel.
제29 항에 있어서,
상기 제1 서브 화소의 상기 제1 유기층과 상기 제2 서브 화소의 상기 제2 유기층은 서로 다른 발광층을 포함하는 것을 특징으로 하는 표시장치.
The method of claim 29,
And the first organic layer of the first sub-pixel and the second organic layer of the second sub-pixel include different light emitting layers.
제29 항에 있어서,
상기 제1 유기층과 상기 제2 유기층의 발광층은 인광 발광물질을 포함하는 것을 특징으로 하는 표시장치.
The method of claim 29,
The light emitting layer of the first organic layer and the second organic layer comprises a phosphorescent light emitting material.
제29 항에 있어서,
상기 제1 유기층과 상기 제2 유기층은 적색, 녹색 및 청색 발광재료들을 포함하는 발광층을 포함하는 것을 특징으로 하는 표시장치.
The method of claim 29,
And the first organic layer and the second organic layer include a light emitting layer including red, green, and blue light emitting materials.
제29 항에 있어서,
상기 제1 유기층과 상기 제2 유기층은 청색, 녹황색 발광재료들을 포함하는 발광층을 포함하는 것을 특징으로 하는 표시장치.
The method of claim 29,
And the first organic layer and the second organic layer include a light emitting layer including blue and green yellow light emitting materials.
제42 항 또는 제43 항에 있어서,
상기 제1 화소와 기판 사이 또는 상기 제1 화소 상에 칼라필터를 더 포함하는 표시장치.
44. The method of claim 42 or 43,
And a color filter disposed between the first pixel and the substrate or on the first pixel.
KR1020130105881A 2013-09-04 2013-09-04 Organic electroluminescent device, method of fabricating the same and organic electroluminescent display KR102086404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130105881A KR102086404B1 (en) 2013-09-04 2013-09-04 Organic electroluminescent device, method of fabricating the same and organic electroluminescent display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130105881A KR102086404B1 (en) 2013-09-04 2013-09-04 Organic electroluminescent device, method of fabricating the same and organic electroluminescent display

Publications (2)

Publication Number Publication Date
KR20150027486A KR20150027486A (en) 2015-03-12
KR102086404B1 true KR102086404B1 (en) 2020-03-09

Family

ID=53022809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130105881A KR102086404B1 (en) 2013-09-04 2013-09-04 Organic electroluminescent device, method of fabricating the same and organic electroluminescent display

Country Status (1)

Country Link
KR (1) KR102086404B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716883B2 (en) 2020-09-25 2023-08-01 Samsung Display Co., Ltd. Light emitting diode display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473223B1 (en) * 2016-06-30 2022-12-02 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR102415280B1 (en) * 2017-11-14 2022-06-29 엘지디스플레이 주식회사 Transparent organic light emitting display panel and transparent organic light emitting display apparatus using the same
KR102387344B1 (en) * 2017-11-30 2022-04-15 엘지디스플레이 주식회사 Organic light emitting display device
KR20220034330A (en) * 2020-09-11 2022-03-18 엘지디스플레이 주식회사 Light emitting display device
WO2023095220A1 (en) * 2021-11-24 2023-06-01 シャープディスプレイテクノロジー株式会社 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049853A (en) * 2004-06-29 2006-02-16 Semiconductor Energy Lab Co Ltd Light emitting device, display, and lighting

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623844B1 (en) * 2004-04-30 2006-09-19 엘지.필립스 엘시디 주식회사 Organic Electro luminescence Device and fabrication method thereof
KR100665941B1 (en) * 2004-09-17 2007-01-09 엘지.필립스 엘시디 주식회사 Organic electro-luminescent device and method for fabricating the same
KR100669728B1 (en) * 2004-09-20 2007-01-16 삼성에스디아이 주식회사 Pixel electrode-spilt flat panel device
KR101209040B1 (en) * 2005-11-18 2012-12-06 삼성디스플레이 주식회사 Organic light emitting diode display
KR101373491B1 (en) * 2007-02-12 2014-03-12 엘지디스플레이 주식회사 Organic Electroluminescence Display Device and Method of Fabricating the Same
KR101575168B1 (en) * 2008-12-15 2015-12-07 엘지디스플레이 주식회사 Top emission type organic electro luminescent device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049853A (en) * 2004-06-29 2006-02-16 Semiconductor Energy Lab Co Ltd Light emitting device, display, and lighting

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716883B2 (en) 2020-09-25 2023-08-01 Samsung Display Co., Ltd. Light emitting diode display device

Also Published As

Publication number Publication date
KR20150027486A (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US10347858B2 (en) White organic light emitting device
US10056571B2 (en) Organic light emitting display device
KR102410499B1 (en) Organic light emitting display device
KR102086404B1 (en) Organic electroluminescent device, method of fabricating the same and organic electroluminescent display
EP3035402B1 (en) Organic light emitting diode display device
KR20190090343A (en) Display unit and light emission unit
KR102521109B1 (en) Organic light emitting display device
KR20160065268A (en) Organic light emitting display device
KR102595367B1 (en) White organic light emitting device
KR20160056705A (en) White organic light emitting display device and method of fabricating the same
KR102587943B1 (en) Organic light emitting display device
CN111628094A (en) Organic light emitting display device and organic light emitting stack structure
US20230363241A1 (en) Display Substrate, Manufacturing Method Thereof, and Display Device
KR102435038B1 (en) Organic light emitting display device
US20230413629A1 (en) Display Substrate, Manufacturing Method Therefor, and Display Device
CN115548054A (en) Display substrate, preparation method thereof and display device
CN114068663A (en) Display substrate, preparation method thereof and display device
KR20160080067A (en) Organic light emitting diode and organic light emitting display device having the same, and method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant