KR102082278B1 - Organic light emitting diode display - Google Patents

Organic light emitting diode display Download PDF

Info

Publication number
KR102082278B1
KR102082278B1 KR1020190014075A KR20190014075A KR102082278B1 KR 102082278 B1 KR102082278 B1 KR 102082278B1 KR 1020190014075 A KR1020190014075 A KR 1020190014075A KR 20190014075 A KR20190014075 A KR 20190014075A KR 102082278 B1 KR102082278 B1 KR 102082278B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
organic light
light emitting
Prior art date
Application number
KR1020190014075A
Other languages
Korean (ko)
Other versions
KR20190015740A (en
Inventor
안치욱
태승규
이승규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190014075A priority Critical patent/KR102082278B1/en
Publication of KR20190015740A publication Critical patent/KR20190015740A/en
Application granted granted Critical
Publication of KR102082278B1 publication Critical patent/KR102082278B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H01L51/5008—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/865—Intermediate layers comprising a mixture of materials of the adjoining active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 발광 표시 장치는 제1 절연층을 사이에 두고 기판 상에 위치하며, 제1 방향으로 연장된 제1 게이트 배선들, 제2 절연층을 사이에 두고 상기 제1 게이트 배선들 상에 위치하며 상기 제1 방향으로 연장된 제2 게이트 배선들, 상기 제2 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 제1 게이트 배선들, 상기 제2 게이트 배선들, 상기 데이터 배선들 각각에 연결되어 있는 화소 회로, 및 상기 화소 회로에 연결된 유기 발광 소자를 포함한다.The organic light emitting diode display is positioned on the substrate with a first insulating layer interposed therebetween, and includes first gate wires extending in a first direction and second insulating layers interposed therebetween. Second gate wires extending in a first direction, data wirings extending in a second direction intersecting the first direction, the first gate wires, and the second gate wires extending on the second gate wires It includes gate wirings, a pixel circuit connected to each of the data wires, and an organic light emitting element connected to the pixel circuit.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}Organic light emitting display device {ORGANIC LIGHT EMITTING DIODE DISPLAY}

본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 가지는 화소 회로를 포함하는 유기 발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device including a pixel circuit having a plurality of thin film transistors and one or more capacitors.

표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.2. Description of the Related Art A display device is an image display device, and recently, an organic light emitting diode display has attracted attention.

유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.The organic light emitting display device has a self-emission property and, unlike a liquid crystal display device, does not require a separate light source, so that thickness and weight can be reduced. In addition, the organic light emitting diode display exhibits high quality characteristics such as low power consumption, high luminance, and high reaction speed.

일반적으로 유기 발광 표시 장치는 기판 상에 위치하며 일 방향으로 연장된 게이트 배선들, 게이트 배선들과 교차하는 방향으로 연장된 데이터 배선들, 게이트 배선들 및 데이터 배선들 각각에 연결된 화소 회로 및 화소 회로와 연결된 유기 발광 소자를 포함한다.In general, an organic light emitting diode display is located on a substrate, and the pixel wirings and the pixel circuits connected to each of the gate wirings extending in one direction, the data wirings extending in the direction crossing the gate wirings, the gate wirings, and the data wirings It includes an organic light emitting device connected to.

그런데, 최근 고해상도의 디스플레이를 요구함에 따라 유기 발광 표시 장치에 포함된 게이트 배선들, 데이터 배선들, 화소 회로 및 유기 발광 소자의 수가 증가함으로써, 전체적인 배선들(특히 데이터 배선들 대비 개수가 많은 게이트 배선들)의 배치 문제 및 배선에서 전압강하가 발생하는 문제 등 다양한 문제들이 발생하여 고해상도의 유기 발광 표시 장치에서 얼룩 등의 품질 저하가 발생하는 문제점이 있었다.However, as the number of gate wirings, data wirings, pixel circuits, and organic light emitting elements included in an organic light emitting display device increases as a recent high-resolution display is required, overall wirings (particularly, gate wirings having a greater number than data wirings) There are various problems such as the placement problem of the field) and the voltage drop in the wiring, and there is a problem in that quality deterioration such as unevenness occurs in the high-resolution organic light emitting display.

본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로서, 표시 품질이 향상된 고해상도의 유기 발광 표시 장치를 제공하고자 한다.An embodiment of the present invention is to solve the above-described problems, and is to provide a high-resolution organic light emitting display device with improved display quality.

상술한 기술적 과제를 달성하기 위한 본 발명의 제1 측면은 제1 절연층을 사이에 두고 기판 상에 위치하며, 제1 방향으로 연장된 제1 게이트 배선들, 제2 절연층을 사이에 두고 상기 제1 게이트 배선들 상에 위치하며 상기 제1 방향으로 연장된 제2 게이트 배선들, 상기 제2 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 제1 게이트 배선들, 상기 제2 게이트 배선들, 상기 데이터 배선들 각각에 연결되어 있는 화소 회로, 및 상기 화소 회로에 연결된 유기 발광 소자를 포함하는 유기 발광 표시 장치를 제공한다.The first aspect of the present invention for achieving the above-described technical problem is located on the substrate with the first insulating layer interposed therebetween, and the first gate wires extending in the first direction and the second insulating layer interposed therebetween. Second gate lines positioned on the first gate lines and extending in the first direction, data lines positioned on the second gate lines and extending in a second direction crossing the first direction, An organic light emitting display device including a pixel circuit connected to each of the first gate wires, the second gate wires, and the data wires, and an organic light emitting device connected to the pixel circuit.

상기 제1 게이트 배선들 및 상기 제2 게이트 배선들은 서로 비중첩되어 있을 수 있다.The first gate wires and the second gate wires may be non-overlapping with each other.

상기 제2 게이트 배선들은, 제1 스캔 라인, 및 상기 제1 스캔 라인과 이격되는 초기화 전원 라인을 포함하며, 상기 데이터 배선들은, 데이터 라인, 및 상기 데이터 라인과 이격되는 구동 전원 라인을 포함할 수 있다.The second gate lines may include a first scan line and an initialization power line spaced apart from the first scan line, and the data lines may include a data line and a driving power line spaced apart from the data line. have.

상기 화소 회로는, 상기 초기화 전원 라인 및 상기 구동 전원 라인과 연결된 제1 캐패시터, 상기 구동 전원 라인과 상기 유기 발광 소자 사이에 연결된 제1 박막 트랜지스터, 및 상기 데이터 라인과 상기 제1 박막 트랜지스터 사이에 연결된 제2 박막 트랜지스터를 포함할 수 있다.The pixel circuit may include a first capacitor connected to the initialization power line and the driving power line, a first thin film transistor connected between the driving power line and the organic light emitting device, and a connection between the data line and the first thin film transistor. And a second thin film transistor.

상기 제1 캐패시터는, 상기 제1 게이트 배선들과 동일한 층에 형성되어 상기 초기화 전원 라인과 연결된 제1 캐패시터 전극, 및 상기 제2 게이트 배선들과 동일한 층에 형성되어 상기 구동 전원 라인과 연결된 제2 캐패시터 전극을 포함할 수 있다.The first capacitor is formed on the same layer as the first gate wires, and a first capacitor electrode connected to the initializing power line and a second capacitor formed on the same layer as the second gate wires and connected to the driving power line. It may include a capacitor electrode.

상기 제1 캐패시터는 상기 제1 캐패시터 전극과 대응하여 상기 기판과 상기 제1 절연층 사이에 위치하며, 상기 제2 캐패시터 전극과 연결된 액티브 전극을 더 포함할 수 있다.The first capacitor may further include an active electrode positioned between the substrate and the first insulating layer corresponding to the first capacitor electrode and connected to the second capacitor electrode.

상기 제2 캐패시터 전극은 상기 제1 방향으로 연장될 수 있다.The second capacitor electrode may extend in the first direction.

*상기 제1 박막 트랜지스터는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제1 액티브층, 상기 제1 캐패시터 전극과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제1 게이트 전극, 상기 구동 전원 라인과 연결된 제1 소스 전극, 및 상기 유기 발광 소자와 연결된 제1 드레인 전극을 포함할 수 있다.* The first thin film transistor includes a first active layer positioned between the substrate and the first insulating layer, a first gate electrode connected to the first capacitor electrode, and positioned on the same layer as the second gate wires, A first source electrode connected to the driving power line and a first drain electrode connected to the organic light emitting device may be included.

상기 제2 박막 트랜지스터는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제2 액티브층, 상기 제1 스캔 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제2 게이트 전극, 상기 데이터 라인과 연결된 제2 소스 전극, 및 상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제2 드레인 전극을 포함할 수 있다.The second thin film transistor includes a second active layer positioned between the substrate and the first insulating layer, a second gate electrode connected to the first scan line, and positioned on the same layer as the first gate wires, the A second source electrode connected to the data line and a second drain electrode connected to the first source electrode of the first thin film transistor may be included.

상기 제2 박막 트랜지스터는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제2 액티브층, 상기 제1 스캔 라인과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제2 게이트 전극, 상기 데이터 라인과 연결된 제2 소스 전극, 및 상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제2 드레인 전극을 포함할 수 있다.The second thin film transistor includes a second active layer positioned between the substrate and the first insulating layer, a second gate electrode connected to the first scan line, and positioned on the same layer as the second gate wires, A second source electrode connected to the data line and a second drain electrode connected to the first source electrode of the first thin film transistor may be included.

상기 화소 회로는, 상기 제1 게이트 배선들과 동일한 층에 형성되어 상기 제1 캐패시터 전극과 연결된 제3 캐패시터 전극 및 상기 제2 게이트 배선들과 동일한 층에 형성되어 상기 제1 스캔 라인과 연결된 제4 캐패시터 전극을 포함하는 제2 캐패시터를 더 포함할 수 있다.The pixel circuit is formed on the same layer as the first gate wires, and is formed on the same layer as the third capacitor electrode connected to the first capacitor electrode and the second gate wires, and connected to the first scan line. A second capacitor including a capacitor electrode may be further included.

상기 화소 회로는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제3 액티브층, 상기 제1 스캔 라인과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제3 게이트 전극, 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극과 연결된 제3 소스 전극, 상기 제1 박막 트랜지스터의 상기 제1 게이트 전극과 연결된 제3 드레인 전극을 포함하는 제3 박막 트랜지스터를 더 포함할 수 있다.The pixel circuit includes a third active layer positioned between the substrate and the first insulating layer, a third gate electrode connected to the first scan line, and positioned on the same layer as the second gate wires, and the first A third thin film transistor including a third source electrode connected to the first drain electrode of the thin film transistor and a third drain electrode connected to the first gate electrode of the first thin film transistor may be further included.

상기 제1 게이트 배선들은 제2 스캔 라인을 포함하며, 상기 화소 회로는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제4 액티브층, 상기 제2 스캔 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제4 게이트 전극, 상기 초기화 전원 라인과 연결된 제4 소스 전극 및 상기 제1 박막 트랜지스터의 제1 게이트 전극과 연결된 제4 드레인 전극을 포함하는 제4 박막 트랜지스터를 더 포함할 수 있다.The first gate wires include a second scan line, and the pixel circuit is connected to the fourth active layer and the second scan line between the substrate and the first insulating layer, and the first gate wires And a fourth thin film transistor including a fourth gate electrode positioned on the same layer as the first source electrode connected to the initialization power line, and a fourth drain electrode connected to the first gate electrode of the first thin film transistor. have.

상기 제1 게이트 배선들은 발광 제어 라인을 더 포함하며, 상기 화소 회로는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제5 액티브층, 상기 발광 제어 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제5 게이트 전극, 상기 구동 전원 라인과 연결된 제5 소스 전극, 상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제5 드레인 전극을 포함하는 제5 박막 트랜지스터를 더 포함할 수 있다.The first gate wires further include a light emission control line, and the pixel circuit is connected to the fifth active layer and the light emission control line between the substrate and the first insulating layer, and the first gate wires A fifth thin film transistor including a fifth gate electrode positioned on the same layer, a fifth source electrode connected to the driving power line, and a fifth drain electrode connected to the first source electrode of the first thin film transistor may be further included. have.

상기 화소 회로는, 상기 기판과 상기 제1 절연층 사이에 위치하는 제6 액티브층, 상기 발광 제어 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제6 게이트 전극, 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극과 연결된 제6 소스 전극, 상기 유기 발광 소자와 연결된 제6 드레인 전극을 포함하는 제6 박막 트랜지스터를 더 포함할 수 있다.The pixel circuit includes a sixth active layer positioned between the substrate and the first insulating layer, a sixth gate electrode connected to the emission control line and positioned on the same layer as the first gate wires, and the first thin film A sixth thin film transistor including a sixth source electrode connected to the first drain electrode of the transistor and a sixth drain electrode connected to the organic light emitting device may be further included.

또한, 본 발명의 제2 측면은 제1 절연층을 사이에 두고 기판 상에 위치하며, 제1 방향으로 연장된 제1 게이트 배선들, 제2 절연층을 사이에 두고 상기 제1 게이트 배선들 상에 위치하며 상기 제1 방향으로 연장된 제2 게이트 배선들, 상기 제2 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 제1 게이트 배선들, 상기 제2 게이트 배선들, 상기 데이터 배선들 각각에 연결된 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 포함하는 화소 회로, 및 상기 화소 회로를 사이에 두고 제1 전원과 연결되고, 제2 전원과 연결되는 유기 발광 소자를 포함하는 유기 발광 표시 장치를 제공한다.In addition, the second aspect of the present invention is located on the substrate with a first insulating layer interposed therebetween, first gate wires extending in a first direction, and a second insulating layer interposed therebetween. Located on the second gate wires extending in the first direction, the data wirings located on the second gate wires and extending in a second direction crossing the first direction, the first gate wires , A pixel circuit including a plurality of thin film transistors and one or more capacitors connected to each of the second gate wires and the data wires, and connected to a first power source with the pixel circuit interposed therebetween, and connected to a second power source An organic light emitting display device including an organic light emitting device is provided.

상기 복수의 박막 트랜지스터 중 소스 전극이 상기 제1 전원과 연결되고 드레인 전극이 상기 유기 발광 소자와 연결된 구동 박막 트랜지스터의 게이트 전극은 상기 제2 게이트 배선들과 동일한 층에 위치할 수 있다.A gate electrode of a driving thin film transistor in which a source electrode is connected to the first power source and a drain electrode is connected to the organic light emitting element among the plurality of thin film transistors may be located on the same layer as the second gate wirings.

상기 복수의 박막 트랜지스터 중 소스 전극이 상기 구동 박막 트랜지스터의 드레인 전극과 연결되고 드레인 전극이 상기 구동 박막 트랜지스터의 게이트 전극과 연결된 보상 박막 트랜지스터의 게이트 전극은 상기 제2 게이트 배선들과 동일한 층에 위치할 수 있다.The gate electrode of the compensation thin film transistor, wherein a source electrode of the plurality of thin film transistors is connected to a drain electrode of the driving thin film transistor and a drain electrode is connected to a gate electrode of the driving thin film transistor, may be located on the same layer as the second gate wirings. You can.

상기 복수의 박막 트랜지스터 중 상기 구동 박막 트랜지스터 및 상기 보상 박막 트랜지스터를 제외한 나머지 하나 이상의 스위칭 박막 트랜지스터의 게이트 전극은 상기 제1 게이트 배선들과 동일한 층에 위치할 수 있다.The gate electrodes of the one or more switching thin film transistors other than the driving thin film transistor and the compensation thin film transistor among the plurality of thin film transistors may be located on the same layer as the first gate wires.

상기 캐패시터의 일 전극은 상기 제1 게이트 배선들과 동일한 층에 위치하며, 상기 일 전극과 대향하는 타 전극은 상기 제2 게이트 배선들과 동일한 층에 위치할 수 있다.One electrode of the capacitor may be located on the same layer as the first gate wires, and the other electrode facing the one electrode may be placed on the same layer as the second gate wires.

상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 표시 품질이 향상된 고해상도의 유기 발광 표시 장치가 제공된다.According to one of the exemplary embodiments of the above-described problem solving means of the present invention, a high-resolution organic light emitting display device having improved display quality is provided.

도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1의 Ⅱ-Ⅱ를 따른 단면도이다.
도 3은 도 1에 도시된 화소를 나타낸 회로도이다.
도 4는 도 3에 도시된 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
도 5 내지 도 7은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 효과를 설명하기 위한 그래프들이다.
도 8은 본 발명이 제2 실시예에 따른 유기 발광 표시 장치의 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 유기 발광 표시 장치의 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.1 is a schematic diagram of an organic light emitting display device according to a first exemplary embodiment of the present invention.
2 is a cross-sectional view taken along line II-II of FIG. 1.
3 is a circuit diagram illustrating the pixel illustrated in FIG. 1.
4 is a cross-sectional view showing the pixel circuit and the organic light emitting device shown in FIG. 3.
5 to 7 are graphs for explaining the effect of the organic light emitting diode display according to the first embodiment of the present invention.
8 is a cross-sectional view showing a pixel circuit and an organic light emitting diode of the organic light emitting diode display according to the second embodiment of the present invention.
9 is a cross-sectional view showing a pixel circuit and an organic light emitting diode of an organic light emitting diode display according to a third embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art to which the present invention pertains can easily practice. The present invention can be implemented in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar elements throughout the specification.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, in various embodiments, components having the same configuration are typically described in the first embodiment using the same reference numerals, and in other embodiments, only different configurations from the first embodiment will be described. .

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to those illustrated.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, thicknesses are enlarged to clearly represent various layers and regions. In the drawings, thicknesses of some layers and regions are exaggerated for convenience of description. When a portion of a layer, film, region, plate, etc. is said to be "on" another portion, this includes not only the case "on the other portion" but also another portion in the middle.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.Also, in the specification, when a part “includes” a certain component, it means that the component may further include other components, not to exclude other components, unless otherwise stated. In addition, in the whole specification, "to top" means to be located above or below the target part, and does not necessarily mean to be located above the center of gravity.

또한, 첨부 도면에서는, 하나의 화소에 6개의 박막 트랜지스터(thin film transistor, TFT)와 2개의 축전 소자(capacitor)를 구비하는 6Tr-2Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 복수개의 박막 트랜지스터와 하나 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.In addition, in the accompanying drawings, an active driving (AM) type organic light emitting display device having a 6Tr-2Cap structure including six thin film transistors (TFTs) and two capacitors in one pixel Although it is shown, the present invention is not limited to this. Accordingly, the organic light emitting diode display may include a plurality of thin film transistors and one or more power storage elements in one pixel, and may be formed to have various structures by further forming separate wiring or omitting existing wiring. Here, the pixel refers to a minimum unit displaying an image, and the organic light emitting display device displays an image through a plurality of pixels.

이하, 도 1 내지 도 7을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 설명한다.Hereinafter, an organic light emitting display device according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 7.

도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 도면이다. 도 2는 도 1의 Ⅱ-Ⅱ를 따른 단면도이다.1 is a schematic diagram of an organic light emitting display device according to a first exemplary embodiment of the present invention. 2 is a cross-sectional view taken along line II-II of FIG. 1.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 의한 유기 발광 표시 장치(1000)는 게이트 구동부(110), 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2), 발광 제어 구동부(120), 데이터 구동부(130), 데이터 배선들(DW), 표시부(140) 및 화소(150)를 포함한다.1 and 2, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention includes a gate driver 110, first gate wirings GW1 and second gate wirings GW2 ), A light emission control driver 120, a data driver 130, data lines DW, a display unit 140, and a pixel 150.

게이트 구동부(110)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 제1 게이트 배선들(GW1) 또는 제2 게이트 배선들(GW2)에 포함된 제1 스캔 라인(SC2~SCn) 또는 제2 스캔 라인(SC1~SCn-1)으로 스캔 신호를 순차적으로 공급한다. 그러면, 화소(150)는 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다.The gate driver 110 includes a first scan line included in the first gate wires GW1 or the second gate wires GW2 in response to a control signal supplied from an external control circuit (eg, a timing controller) not shown. The scan signals are sequentially supplied to the (SC2 to SCn) or the second scan lines (SC1 to SCn-1). Then, the pixel 150 is selected by the scan signal and sequentially supplied with the data signal.

제1 게이트 배선들(GW1)은 제1 절연층(GI1)을 사이에 두고 기판(SUB) 상에 위치하며, 제1 방향으로 연장되어 있다. 제1 게이트 배선들(GW1)은 제2 스캔 라인(SCn-1) 및 발광 제어 라인(E1~En)을 포함한다. 제2 스캔 라인(SCn-1)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 스캔 신호를 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(120)와 연결되어 있으며, 발광 제어 구동부(120)로부터 발광 제어 신호를 공급받는다.The first gate wires GW1 are positioned on the substrate SUB with the first insulating layer GI1 therebetween, and extend in the first direction. The first gate lines GW1 include a second scan line SCn-1 and light emission control lines E1 to En. The second scan line SCn-1 is connected to the gate driver 110 and receives a scan signal from the gate driver 110. The emission control line En is connected to the emission control driving unit 120 and receives emission control signals from the emission control driving unit 120.

제2 게이트 배선들(GW2)은 제2 절연층(GI2)을 사이에 두고 제1 게이트 배선들(GW1) 상에 위치하며, 제1 방향으로 연장되어 있다. 제2 게이트 배선들(GW2)은 제1 스캔 라인(SCn) 및 초기화 전원 라인(Vinit)을 포함한다.The second gate lines GW2 are positioned on the first gate lines GW1 with the second insulating layer GI2 therebetween, and extend in the first direction. The second gate lines GW2 include a first scan line SCn and an initialization power line Vinit.

제1 게이트 배선들(GW1) 및 제2 게이트 배선들(GW2)은 서로 비중첩되어 있다. 즉, 제1 게이트 배선들(GW1)과 제2 게이트 배선들(GW2)은 서로 중첩되지 않는다.The first gate wires GW1 and the second gate wires GW2 are not overlapped with each other. That is, the first gate wires GW1 and the second gate wires GW2 do not overlap each other.

제1 스캔 라인(SCn)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 초기화 전원을 인가받는다. The first scan line SCn is connected to the gate driver 110 and receives a scan signal from the gate driver 110. The initialization power line Vinit is connected to the gate driver 110 and receives initialization power from the gate driver 110.

본 발명의 제1 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(110)로부터 초기화 전원을 인가받으나, 본 발명의 다른 실시예에서는 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 인가받을 수 있다.In the first embodiment of the present invention, the initializing power line Vinit receives the initializing power from the gate driver 110, but in another embodiment of the present invention, the initializing power line Vinit is connected to an additional other configuration and the additional Initialization power can be applied from another configuration.

발광 제어 구동부(120)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)로 발광 제어 신호를 순차적으로 공급한다. 그러면, 화소(150)는 발광 제어 신호에 의해 발광이 제어된다.The light emission control driver 120 sequentially supplies the light emission control signal to the light emission control line En in response to a control signal supplied from the outside, such as a timing control unit. Then, light emission is controlled by the light emission control signal of the pixel 150.

즉, 발광 제어 신호는 화소(150)의 발광 시간을 제어한다. 단, 발광 제어 구동부(120)는 화소(150)의 내부 구조에 따라 생략될 수도 있다.That is, the emission control signal controls the emission time of the pixel 150. However, the emission control driver 120 may be omitted according to the internal structure of the pixel 150.

데이터 구동부(130)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다. 데이터 라인(DAm)으로 공급된 데이터 신호는 제1 스캔 라인(SCn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(150)로 공급된다. 그러면, 화소(150)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.The data driver 130 supplies a data signal to the data line DAm among the data lines DW in response to a control signal supplied from the outside, such as a timing controller. The data signal supplied to the data line DAm is supplied to the pixel 150 selected by the scan signal whenever the scan signal is supplied to the first scan line SCn. Then, the pixel 150 charges a voltage corresponding to the data signal and emits light with a luminance corresponding thereto.

데이터 배선들(DW)은 제3 절연층(ILD)을 사이에 두고 제2 게이트 배선들(GW2) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다. 데이터 라인(DAm)은 데이터 구동부(130)와 연결되어 있으며, 데이터 구동부(130)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 후술할 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.The data lines DW are positioned on the second gate lines GW2 with the third insulating layer ILD interposed therebetween, and extend in a second direction intersecting the first direction. The data lines DW include the data lines DA1 to DAm and the driving power supply line ELVDDL. The data line DAm is connected to the data driver 130 and receives a data signal from the data driver 130. The driving power line ELVDDL is connected to an external first power source ELVDD, which will be described later, and receives driving power from the first power source ELVDD.

표시부(140)는 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2) 및 데이터 배선들(DW)의 교차 영역에 위치하는 복수의 화소(150)를 포함한다. 여기서, 각각의 화소(150)는 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기발광소자와, 상기 유기발광소자에 흐르는 구동전류를 제어하기 위한 화소 회로를 포함한다. 화소 회로는 제1 게이트 배선들(GW1), 제2 게이트 배선들(GW2) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 상기 화소 회로에 연결되어 있다.The display unit 140 includes a plurality of pixels 150 positioned in an intersection area of the first gate lines GW1, the second gate lines GW2, and the data lines DW. Here, each pixel 150 includes an organic light emitting device that emits light at a luminance corresponding to a driving current corresponding to a data signal, and a pixel circuit for controlling a driving current flowing through the organic light emitting device. The pixel circuit is connected to each of the first gate wires GW1, the second gate wires GW2, and the data wires DW, and the organic light emitting device is connected to the pixel circuit.

이와 같은 표시부(140)의 유기 발광 소자는 화소 회로를 사이에 두고 외부의 제1 전원(ELVDD)과 연결되고, 제2 전원(ELVSS)과 연결된다. 제1 전원(ELVDD) 및 제2 전원(ELVSS) 각각은 구동 전원 및 공통 전원 각각을 표시부(140)의 화소(150)로 공급하며, 화소(150)는 화소(150)로 공급된 구동 전원 및 공통 전원에 따라 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 소자를 통하는 구동 전류에 대응하는 휘도로 발광한다.The organic light emitting element of the display unit 140 is connected to the external first power supply ELVDD and the second power supply ELVSS. Each of the first power ELVDD and the second power ELVSS supplies a driving power and a common power to the pixels 150 of the display unit 140, and the pixels 150 are driving power supplied to the pixels 150 and In accordance with the common power source, light is emitted from the first power source ELVDD at a luminance corresponding to the driving current through the organic light emitting element.

이와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 화소(150)를 제1 방향으로 가로지르며 서로 비중첩되어 있는 게이트 배선들인 제2 스캔 라인(SCn-1) 및 발광 제어 라인(En)을 포함하는 제1 게이트 배선들(GW1) 및 제1 스캔 라인(SCn) 및 초기화 전원 라인(Vinit)을 포함하는 제2 게이트 배선들(GW2) 각각이 모두 동일한 층에 위치하는 것이 아니라, 게이트 배선들인 제1 게이트 배선들(GW1) 및 제2 게이트 배선들(GW2) 각각이 제2 절연층(GI2)을 사이에 두고 서로 다른 층에 위치함으로써, 서로 다른 층에 위치하는 이웃하는 게이트 배선들 간의 거리(W)를 좁게 형성할 수 있기 때문에, 동일한 면적에 보다 많은 화소(150)를 형성할 수 있다. 즉, 고해상도의 유기 발광 표시 장치(1000)를 형성할 수 있다.As described above, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention crosses the pixel 150 in the first direction, and the second scan line SCn-1 and the light emission are non-overlapping gate lines. Each of the first gate lines GW1 including the control line En and the second gate lines GW2 including the first scan line SCn and the initialization power line Vinit are located on the same layer. Rather, each of the first gate lines GW1 and the second gate lines GW2, which are the gate lines, is located on different layers with the second insulating layer GI2 therebetween, thereby neighboring each other on the different layers. Since the distance W between the gate wirings can be made narrow, more pixels 150 can be formed in the same area. That is, a high-resolution organic light emitting display device 1000 may be formed.

나아가, 도 1 및 도 2에 도시된 제2 캐패시터 전극(CE2)은 후술할 제1 캐패시터(C1)를 구성하는 전극인데, 필요에 따라 제2 캐패시터 전극(CE2)을 제1 방향으로 연장할 경우라도 제2 캐패시터 전극(CE2)을 제2 게이트 배선들(GW2)과 동일한 층에 형성함으로써, 이웃하는 게이트 배선들 간의 거리(W)를 좁게 형성하여 고해상도의 유기 발광 표시 장치(1000)를 형성할 수 있다.Furthermore, the second capacitor electrode CE2 illustrated in FIGS. 1 and 2 is an electrode constituting the first capacitor C1, which will be described later, when the second capacitor electrode CE2 is extended in the first direction as necessary. By forming the second capacitor electrode CE2 on the same layer as the second gate wires GW2, the distance W between neighboring gate wires is narrowed to form the high-resolution organic light emitting display device 1000. You can.

이하, 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 화소(150)를 보다 상세히 설명한다.Hereinafter, the pixel 150 according to the first embodiment of the present invention will be described in more detail with reference to FIGS. 3 and 4.

도 3은 도 1에 도시된 화소를 나타낸 회로도이다. 도 4는 도 3에 도시된 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.3 is a circuit diagram illustrating the pixel illustrated in FIG. 1. 4 is a cross-sectional view showing the pixel circuit and the organic light emitting device shown in FIG. 3.

도 3 및 도 4에 도시된 바와 같이, 화소(150)는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속되는 유기 발광 소자(OLED)와, 상기 제1 전원(ELVDD)과 유기 발광 소자(OLED) 사이에 접속되어 상기 유기 발광 소자(OLED)로 공급되는 구동 전원을 제어하는 화소 회로(152)를 포함한다.3 and 4, the pixel 150 includes an organic light emitting device OLED connected between the first power supply ELVDD and the second power supply ELVSS, and the first power supply ELVDD and the organic light emitting device OLED. And a pixel circuit 152 connected between the light emitting elements OLED to control driving power supplied to the organic light emitting element OLED.

유기 발광 소자(OLED)의 애노드 전극은 화소 회로(152)를 경유하여 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)에 접속되고, 유기 발광 소자(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이러한 유기 발광 소자(OLED)는 제1 전원(ELVDD)으로부터 화소 회로(152)를 거쳐 구동 전원이 공급되고 제2 전원(ELVSS)으로부터 공통 전원이 공급될 때 유기 발광 소자(OLED)에 흐르는 구동 전류에 대응하는 휘도로 발광한다.The anode electrode of the organic light emitting diode (OLED) is connected to the driving power supply line (ELVDDL) connected to the first power source (ELVDD) via the pixel circuit 152, and the cathode electrode of the organic light emitting diode (OLED) is the second power source ( ELVSS). When the driving power is supplied from the first power supply ELVDD through the pixel circuit 152 and the common power supply is supplied from the second power supply ELVSS, the organic light emitting device OLED drives the current. It emits light at a luminance corresponding to.

화소 회로(152)는, 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다.The pixel circuit 152 includes a first thin film transistor T1, a second thin film transistor T2, a third thin film transistor T3, a fourth thin film transistor T4, a fifth thin film transistor T5, and a sixth thin film. It includes a transistor T6, a first capacitor C1 and a second capacitor C2.

제1 박막 트랜지스터(T1)는 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 사이에 연결되며, 화소(150)의 발광기간 동안 데이터 신호에 대응하는 구동 전원을 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)로 공급한다. 즉, 제1 박막 트랜지스터(T1)는 화소(150)의 구동 트랜지스터로서 기능한다. 제1 박막 트랜지스터(T1)는 제1 액티브층(A1), 제1 게이트 전극(G1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.The first thin film transistor T1 is connected between the driving power line ELVDDL and the organic light emitting diode OLED, and drives the driving power corresponding to the data signal from the first power ELVDD during the light emission period of the pixel 150. It is supplied as a light emitting element (OLED). That is, the first thin film transistor T1 functions as a driving transistor of the pixel 150. The first thin film transistor T1 includes a first active layer A1, a first gate electrode G1, a first source electrode S1, and a first drain electrode D1.

제1 액티브층(A1)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제1 액티브층(A1)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The first active layer A1 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The first active layer A1 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제1 게이트 전극(G1)은 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 연결되어 있으며, 제2 게이트 배선들(GW2)과 동일한 층에 위치하고 있다. 즉, 제1 게이트 전극(G1)과 제2 액티브층(A2) 사이에는 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 있다.The first gate electrode G1 is connected to the first capacitor electrode CE1 of the first capacitor C1 and is located on the same layer as the second gate wires GW2. That is, the first insulating layer GI1 and the second insulating layer GI2 are positioned between the first gate electrode G1 and the second active layer A2.

제1 소스 전극(S1)은 제5 박막 트랜지스터(T5)를 경유하여 구동 전원 라인(ELVDDL)과 연결되어 있다.The first source electrode S1 is connected to the driving power line ELVDDL via the fifth thin film transistor T5.

제1 드레인 전극(D1)은 제6 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)와 연결되어 있다.The first drain electrode D1 is connected to the organic light emitting diode OLED through the sixth thin film transistor T6.

제2 박막 트랜지스터(T2)는 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이에 연결되며, 제2 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 데이터 라인(DAm)으로부터 공급되는 데이터 신호를 화소(150) 내부로 전달한다. 즉, 제2 박막 트랜지스터(T2)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제2 박막 트랜지스터(T2)는 제2 액티브층(A2), 제2 게이트 전극(G2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함한다.The second thin film transistor T2 is connected between the data line DAm and the first thin film transistor T1 and is supplied from the data line DAm when a scan signal is supplied from the second scan line SCn-1. The data signal is transferred into the pixel 150. That is, the second thin film transistor T2 functions as a switching transistor of the pixel 150. The second thin film transistor T2 includes a second active layer A2, a second gate electrode G2, a second source electrode S2, and a second drain electrode D2.

제2 액티브층(A2)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제2 액티브층(A2)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The second active layer A2 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The second active layer A2 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제2 게이트 전극(G2)은 제1 스캔 라인(SCn)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다. 즉, 제2 게이트 전극(G2)과 제2 액티브층(A2) 사이에는 제1 절연층(GI1)이 위치하고 있다.The second gate electrode G2 is connected to the first scan line SCn and is located on the same layer as the first gate wires GW1. That is, the first insulating layer GI1 is positioned between the second gate electrode G2 and the second active layer A2.

제2 소스 전극(S2)은 데이터 라인(DAm)과 연결되어 있다.The second source electrode S2 is connected to the data line DAm.

제2 드레인 전극(D2)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.The second drain electrode D2 is connected to the first source electrode S1 of the first thin film transistor T1.

제3 박막 트랜지스터(T3)는 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 제1 게이트 전극(G1) 사이에 연결되며, 화소(150) 내부로 데이터 신호가 공급될 때 제1 박막 트랜지스터(T1)를 다이오드 형태로 연결하여 제1 박막 트랜지스터(T1)의 문턱전압을 보상한다. 즉, 제3 박막 트랜지스터(T3)는 화소(150)의 보상 트랜지스터로서 기능한다. 제3 박막 트랜지스터(T3)는 제3 액티브층(A3), 제3 게이트 전극(G3), 제3 소스 전극(S3) 및 제3 드레인 전극(D3)을 포함한다.The third thin film transistor T3 is connected between the first drain electrode D1 and the first gate electrode G1 of the first thin film transistor T1, and when the data signal is supplied into the pixel 150 The threshold voltage of the first thin film transistor T1 is compensated by connecting the thin film transistor T1 in the form of a diode. That is, the third thin film transistor T3 functions as a compensation transistor of the pixel 150. The third thin film transistor T3 includes a third active layer A3, a third gate electrode G3, a third source electrode S3, and a third drain electrode D3.

제3 액티브층(A3)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제3 액티브층(A3)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The third active layer A3 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The third active layer A3 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제3 게이트 전극(G3)은 제1 스캔 라인(SCn)과 연결되어 있으며, 제2 게이트 배선들(GW2)과 동일한 층에 위치하고 있다. 즉, 제3 게이트 전극(G3)과 제3 액티브층(A3) 사이에는 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 있다.The third gate electrode G3 is connected to the first scan line SCn and is located on the same layer as the second gate wires GW2. That is, the first insulating layer GI1 and the second insulating layer GI2 are positioned between the third gate electrode G3 and the third active layer A3.

제3 소스 전극(S3)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다. The third source electrode S3 is connected to the first drain electrode D1 of the first thin film transistor T1.

제3 드레인 전극(D3)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.The third drain electrode D3 is connected to the first gate electrode G1 of the first thin film transistor T1.

제4 박막 트랜지스터(T4)는 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 연결되며, 화소(150)에 데이터 신호가 입력되는 데이터 프로그래밍 기간 동안 상기 데이터 신호가 화소(150) 내부로 원활히 공급될 수 있도록, 상기 데이터 프로그래밍 기간에 앞선 초기화 기간 동안 제2 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 초기화 전원 라인(Vinit)으로부터 공급되는 초기화 전원을 화소(150) 내부로 전달하여 제1 박막 트랜지스터(T1)를 초기화한다. 즉, 제4 박막 트랜지스터(T4)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제4 박막 트랜지스터(T4)는 제4 액티브층(A4), 제4 게이트 전극(G4), 제4 소스 전극(S4) 및 제4 드레인 전극(D4)을 포함한다.The fourth thin film transistor T4 is connected between the initialization power line Vinit and the first gate electrode G1 of the first thin film transistor T1, and the data signal is input to the pixel 150 during the data programming period. The initialization supplied from the initialization power line (Vinit) when the scan signal is supplied from the second scan line (SCn-1) during the initialization period preceding the data programming period, so that the data signal can be smoothly supplied into the pixel 150 The power is transferred into the pixel 150 to initialize the first thin film transistor T1. That is, the fourth thin film transistor T4 functions as a switching transistor of the pixel 150. The fourth thin film transistor T4 includes a fourth active layer A4, a fourth gate electrode G4, a fourth source electrode S4, and a fourth drain electrode D4.

제4 액티브층(A4)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제4 액티브층(A4)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The fourth active layer A4 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The fourth active layer A4 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제4 게이트 전극(G4)은 제2 스캔 라인(SCn-1)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다. 즉, 제4 게이트 전극(G4)과 제4 액티브층(A4) 사이에는 제1 절연층(GI1)이 위치하고 있다.The fourth gate electrode G4 is connected to the second scan line SCn-1 and is located on the same layer as the first gate wires GW1. That is, the first insulating layer GI1 is positioned between the fourth gate electrode G4 and the fourth active layer A4.

제4 소스 전극(S4)은 초기화 전원 라인(Vinit)과 연결되어 있다.The fourth source electrode S4 is connected to the initialization power line Vinit.

제4 드레인 전극(D4)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.The fourth drain electrode D4 is connected to the first gate electrode G1 of the first thin film transistor T1.

제5 박막 트랜지스터(T5)는 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이에 연결되며, 화소(150)의 비발광기간 동안 제1 전원(ELVDD)과 제1 박막 트랜지스터(T1) 사이의 연결을 차단하고, 화소(150)의 발광기간 동안 상기 제1 전원(ELVDD)과 제1 박막 트랜지스터(T1) 사이를 연결한다. 즉, 제5 박막 트랜지스터(T5)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제5 박막 트랜지스터(T5)는 제5 액티브층(A5), 제5 게이트 전극(G5), 제5 소스 전극(S5) 및 제5 드레인 전극(D5)을 포함한다.The fifth thin film transistor T5 is connected between the driving power line ELVDDL and the first thin film transistor T1, and the first power ELVDD and the first thin film transistor T1 during the non-light emission period of the pixel 150. The connection between them is cut off, and the first power supply ELVDD and the first thin film transistor T1 are connected during the light emission period of the pixel 150. That is, the fifth thin film transistor T5 functions as a switching transistor of the pixel 150. The fifth thin film transistor T5 includes a fifth active layer A5, a fifth gate electrode G5, a fifth source electrode S5, and a fifth drain electrode D5.

제5 액티브층(A5)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제5 액티브층(A5)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The fifth active layer A5 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The fifth active layer A5 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제5 게이트 전극(G5)은 발광 제어 라인(En)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다. 즉, 제5 게이트 전극(G5)과 제5 액티브층(A5) 사이에는 제1 절연층(GI1)이 위치하고 있다.The fifth gate electrode G5 is connected to the emission control line En and is located on the same layer as the first gate wires GW1. That is, the first insulating layer GI1 is positioned between the fifth gate electrode G5 and the fifth active layer A5.

제5 소스 전극(S5)은 구동 전원 라인(ELVDDL)과 연결되어 있다.The fifth source electrode S5 is connected to the driving power line ELVDDL.

제5 드레인 전극(D5)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.The fifth drain electrode D5 is connected to the first source electrode S1 of the first thin film transistor T1.

제6 박막 트랜지스터(T6)는 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이에 연결되며, 화소(150)의 비발광기간 동안 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이의 연결을 차단하고, 화소(150)의 발광기간 동안 상기 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이를 연결한다. 즉, 제6 박막 트랜지스터(T6)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제6 박막 트랜지스터(T6)는 제6 액티브층(A6), 제6 게이트 전극(G6), 제6 소스 전극(S6) 및 제6 드레인 전극(D6)을 포함한다.The sixth thin film transistor T6 is connected between the first thin film transistor T1 and the organic light emitting diode OLED and the first thin film transistor T1 and the organic light emitting diode OLED during the non-emission period of the pixel 150. The connection between the first thin film transistor T1 and the organic light emitting diode OLED is disconnected during the light emission period of the pixel 150. That is, the sixth thin film transistor T6 functions as a switching transistor of the pixel 150. The sixth thin film transistor T6 includes a sixth active layer A6, a sixth gate electrode G6, a sixth source electrode S6, and a sixth drain electrode D6.

제6 액티브층(A6)은 폴리 실리콘을 포함하며, 도핑 물질이 도핑된 소스 및 드레인 영역과 소스 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제6 액티브층(A6)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.The sixth active layer A6 includes polysilicon, and includes a source and drain region doped with a doped material and a channel region positioned between the source and drain regions. The sixth active layer A6 is positioned between the buffer layer BU formed on the substrate SUB and the first insulating layer GI1.

제6 게이트 전극(G6)은 발광 제어 라인(En)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다. 즉, 제6 게이트 전극(G6)과 제6 액티브층(A6) 사이에는 제1 절연층(GI1)이 위치하고 있다.The sixth gate electrode G6 is connected to the emission control line En and is located on the same layer as the first gate wires GW1. That is, the first insulating layer GI1 is positioned between the sixth gate electrode G6 and the sixth active layer A6.

제6 소스 전극(S6)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다.The sixth source electrode S6 is connected to the first drain electrode D1 of the first thin film transistor T1.

제6 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드 전극과 연결되어 있다.The sixth drain electrode D6 is connected to the anode electrode of the organic light emitting diode OLED.

한편, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각의 제1 소스 전극(S1) 내지 제6 소스 전극(S6) 각각과 제1 드레인 전극(D1) 내지 제6 드레인 전극(D6) 각각은 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각과 다른 층으로 형성되어 있으나, 이에 한정되지 않고 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제1 박막 트랜지스터 내지 제6 박막 트랜지스터 각각의 제1 소스 전극 내지 제6 소스 전극 각각과 제1 드레인 전극 내지 제6 드레인 전극 각각은 제1 액티브층 내지 제6 액티브층 각각과 선택적으로 동일한 층으로 형성될 수 있다. 즉, 각 박막 트랜지스터의 소스 전극 및 드레인 전극은 선택적으로 도핑 물질이 도핑된 폴리 실리콘으로 형성될 수 있다.Meanwhile, the first source electrode S1 to the sixth source electrode S6 of each of the first thin film transistors T1 to sixth thin film transistor T6 of the organic light emitting diode display 1000 according to the first embodiment of the present invention ) Each of the first drain electrode D1 to the sixth drain electrode D6 is formed of a different layer from each of the first active layer A1 to the sixth active layer A6, but is not limited thereto. Each of the first source electrode to the sixth source electrode and each of the first drain electrode to the sixth drain electrode of each of the first thin film transistor to the sixth thin film transistor of the organic light emitting diode display according to another embodiment of the first active layer to the first 6 It may be formed of the same layer as each of the active layer. That is, the source electrode and the drain electrode of each thin film transistor may be formed of polysilicon doped with a selectively doped material.

제1 캐패시터(C1)는 데이터 프로그래밍 기간 동안 화소(150) 내부로 공급되는 데이터 신호를 저장하고 이를 한 프레임 동안 유지하기 위한 것으로, 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 연결된다. 즉, 제1 캐패시터(C1)는 스토리지 캐패시터로 기능한다. 제1 캐패시터(C1)는 제1 캐패시터 전극(CE1) 및 제2 캐패시터 전극(CE2)을 포함한다.The first capacitor C1 is for storing a data signal supplied into the pixel 150 during a data programming period and maintaining it for one frame, and the driving power line ELVDDL and initialization power connected to the first power ELVDD It is connected between the first gate electrode G1 of the first thin film transistor T1 connected to the line Vinit. That is, the first capacitor C1 functions as a storage capacitor. The first capacitor C1 includes a first capacitor electrode CE1 and a second capacitor electrode CE2.

제1 캐패시터 전극(CE1)은 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다.The first capacitor electrode CE1 is connected to the first gate electrode G1 of the first thin film transistor T1 connected to the initialization power line Vinit, and is located on the same layer as the first gate wires GW1. .

제2 캐패시터 전극(CE2)은 구동 전원 라인(ELVDDL)과 연결되어 있으며, 제2 게이트 배선들(GW2)과 동일한 층에 위치하고 있다. 제2 캐패시터 전극(CE2)은 도 1에서 도시한 바와 같이, 이웃하는 화소(150)를 가로질러 제1 방향으로 연장되어 있다.The second capacitor electrode CE2 is connected to the driving power line ELVDDL and is located on the same layer as the second gate wires GW2. As illustrated in FIG. 1, the second capacitor electrode CE2 extends in a first direction across neighboring pixels 150.

즉, 제1 캐패시터 전극(CE1)과 제2 캐패시터 전극(CE2) 사이에는 제2 절연층(GI2)이 위치하고 있다.That is, the second insulating layer GI2 is positioned between the first capacitor electrode CE1 and the second capacitor electrode CE2.

제2 캐패시터(C2)는 유기 발광 표시 장치(1000)에서 로드로 인한 전압강하를 보상하기 위한 것으로, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 제1 스캔 라인(SCn) 사이에 연결된다. 즉, 제2 캐패시터(C2)는 현재 스캔 신호의 전압 레벨이 변경될 때, 특히 현재 스캔 신호의 공급이 중단되는 시점에서 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 상승시킴으로써, 유기 발광 표시 장치(1000) 내의 로드로 인한 전압강하를 보상하는 부스팅 캐패시터로 기능한다. 제2 캐패시터(C2)는 제3 캐패시터 전극(CE3) 및 제4 캐패시터 전극(CE4)을 포함한다.The second capacitor C2 is for compensating for a voltage drop due to a load in the organic light emitting diode display 1000, and between the first capacitor electrode CE1 and the first scan line SCn of the first capacitor C1. Connected. That is, when the voltage level of the current scan signal is changed, the second capacitor C2 is the first gate electrode G1 of the first thin film transistor T1 by the coupling action, particularly when the supply of the current scan signal is stopped. By increasing the voltage of), it functions as a boosting capacitor compensating for a voltage drop due to a load in the organic light emitting diode display 1000. The second capacitor C2 includes a third capacitor electrode CE3 and a fourth capacitor electrode CE4.

제3 캐패시터 전극(CE3)은 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 연결되어 있으며, 제1 게이트 배선들(GW1)과 동일한 층에 위치하고 있다.The third capacitor electrode CE3 is connected to the first capacitor electrode CE1 of the first capacitor C1 and is located on the same layer as the first gate wires GW1.

제4 캐패시터 전극(CE4)은 제1 스캔 라인(SCn)과 연결되어 있으며, 제2 게이트 배선들(GW2)과 동일한 층에 위치하고 있다.The fourth capacitor electrode CE4 is connected to the first scan line SCn and is located on the same layer as the second gate lines GW2.

즉, 제3 캐패시터 전극(CE3)과 제4 캐패시터 전극(CE4) 사이에는 제2 절연층(GI2)이 위치하고 있다.That is, the second insulating layer GI2 is positioned between the third capacitor electrode CE3 and the fourth capacitor electrode CE4.

제6 박막 트랜지스터(T6)의 제6 드레인 전극(D6)에는 유기 발광 소자(OLED)가 연결되어 있다.The organic light emitting diode OLED is connected to the sixth drain electrode D6 of the sixth thin film transistor T6.

유기 발광 소자(OLED)는 제4 절연층(PL)을 사이에 두고 제6 드레인 전극(D6) 상에 위치하여 제6 드레인 전극(D6)과 접속된 애노드 전극(EL1), 유기 발광층(OL) 및 제2 전원(ELVSS)과 연결된 캐소드 전극(EL2)을 포함한다. 유기 발광층(OL)은 화소 정의층(PDL)에 의해 그 위치가 결정될 수 있으며, 캐소드 전극(EL2)은 화소 정의층(PDL) 상 전체에 걸쳐서 위치할 수 있다.The organic light emitting diode OLED is disposed on the sixth drain electrode D6 with the fourth insulating layer PL interposed therebetween, and the anode electrode EL1 and the organic light emitting layer OL connected to the sixth drain electrode D6. And a cathode electrode EL2 connected to the second power supply ELVSS. The position of the organic emission layer OL may be determined by the pixel defining layer PDL, and the cathode electrode EL2 may be positioned over the entire pixel defining layer PDL.

이하, 상술한 화소(150)의 동작을 설명한다.Hereinafter, the operation of the above-described pixel 150 will be described.

우선, 초기화 기간으로 설정되는 제1 기간 동안 제2 스캔 라인(SCn-1)을 통해 로우 레벨의 이전 스캔 신호가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호에 대응하여 제4 박막 트랜지스터(T4)가 턴온되며, 초기화 전원 라인(Vinit)으로부터 제4 박막 트랜지스터(T4)를 통해 초기화 전원이 제1 박막 트랜지스터(T1)로 공급되어 제1 박막 트랜지스터(T1)가 초기화된다.First, a low level previous scan signal is supplied through the second scan line SCn-1 during a first period set as an initialization period. Then, the fourth thin film transistor T4 is turned on in response to the low-level previous scan signal, and the initialization power is supplied from the initialization power line Vinit through the fourth thin film transistor T4 to the first thin film transistor T1. And the first thin film transistor T1 is initialized.

이후, 데이터 프로그래밍 기간으로 설정되는 제2 기간 동안 제1 스캔 라인(SCn)을 통해 로우 레벨의 현재 스캔 신호가 공급된다. 그러면, 로우 레벨의 현재 스캔 신호에 대응하여 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)가 턴온된다.Thereafter, a low level current scan signal is supplied through the first scan line SCn during a second period set as a data programming period. Then, the second thin film transistor T2 and the third thin film transistor T3 are turned on in response to the low level current scan signal.

그리고, 제1 박막 트랜지스터(T1)도 제3 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴온되며, 특히 앞선 제1 기간 동안 제1 박막 트랜지스터(T1)가 초기화되었으므로 제1 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다.In addition, the first thin film transistor T1 is also turned on in a diode-connected form by the third thin film transistor T3. In particular, the first thin film transistor T1 is initialized during the first first period, so the first thin film transistor T1 Is diode connected in the forward direction.

이에 의해, 데이터 라인(DAm)으로부터 공급된 데이터 신호가 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1) 및 제3 박막 트랜지스터(T3)를 경유하며, 이로 인해 제1 캐패시터(C1)에는 데이터 신호와 제1 박막 트랜지스터(T1)의 문턱전압의 차에 대응하는 전압이 저장된다.As a result, the data signal supplied from the data line DAm passes through the second thin film transistor T2, the first thin film transistor T1, and the third thin film transistor T3, thereby causing the first capacitor C1 to The voltage corresponding to the difference between the data signal and the threshold voltage of the first thin film transistor T1 is stored.

이후, 현재 스캔 신호의 공급이 중단되면서 현재 스캔 신호의 전압레벨이 하이 레벨로 변경되면, 제2 캐패시터(C2)의 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 현재 스캔 신호의 전압 변동폭에 대응하여 변경된다. 이때, 제1 캐패시터(C1)와 제2 캐패시터(C2) 간의 차지 쉐어링에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 변경되므로, 제1 게이트 전극(G1)에 인가되는 전압 변화량은 현재 스캔 신호의 전압 변동폭과 더불어, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 간의 차지 쉐어링 값에 비례하여 변동된다.Thereafter, when the supply of the current scan signal is stopped and the voltage level of the current scan signal is changed to a high level, the first gate electrode G1 of the first thin film transistor T1 by the coupling action of the second capacitor C2 The voltage applied to is changed in response to the voltage fluctuation range of the current scan signal. In this case, since the voltage applied to the first gate electrode G1 of the first thin film transistor T1 is changed by charge sharing between the first capacitor C1 and the second capacitor C2, the first gate electrode G1 The amount of voltage change applied to is changed in proportion to the charge sharing value between the first capacitor C1 and the second capacitor C2, in addition to the voltage variation of the current scan signal.

이후, 발광 기간으로 설정되는 제3 기간 동안 발광 제어 라인(En)으로부터 공급되는 발광 제어 신호가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 제3 기간 동안 로우 레벨의 발광 제어 신호에 의해 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)가 턴온된다. 이에 의해, 제1 전원(ELVDD)으로부터 구동 전원 라인(ELVDDL)을 통해 제5 박막 트랜지스터(T5), 제1 박막 트랜지스터(T1), 제6 박막 트랜지스터(T6) 및 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로의 경로로 구동 전류가 흐르게 된다.Thereafter, the light emission control signal supplied from the light emission control line En is changed from a high level to a low level during a third period set as the light emission period. Then, the fifth thin film transistor T5 and the sixth thin film transistor T6 are turned on by the low level emission control signal during the third period. Accordingly, the first thin film transistor T5, the first thin film transistor T1, the sixth thin film transistor T6, and the organic light emitting diode OLED are driven from the first power source ELVDD through the driving power line ELVDDL. Thus, a driving current flows in a path to the second power supply ELVSS.

이러한 구동 전류는 제1 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 제1 박막 트랜지스터(T1)는 자신의 제1 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 제2 기간 동안 제1 캐패시터(C1)에는 제1 박막 트랜지스터(T1)의 문턱전압이 반영된 전압이 저장되었으므로, 제3 기간 동안 제1 트랜지스터(T1)의 문턱전압이 보상된다.The driving current is controlled by the first thin film transistor T1, and the first thin film transistor T1 generates a driving current having a size corresponding to a voltage supplied to its first gate electrode G1. At this time, since the voltage reflecting the threshold voltage of the first thin film transistor T1 is stored in the first capacitor C1 during the second period, the threshold voltage of the first transistor T1 is compensated for the third period.

이하, 도 5 내지 도 7을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 효과를 설명한다.Hereinafter, the effect of the organic light emitting display device 1000 according to the first embodiment of the present invention will be described with reference to FIGS. 5 to 7.

도 5 내지 도 7은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 효과를 설명하기 위한 그래프들이다.5 to 7 are graphs for explaining the effect of the organic light emitting diode display according to the first embodiment of the present invention.

도 5에서 x축은 유기 발광 표시 장치의 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압(Vgs)을 나타내고, y축은 유기 발광 표시 장치의 유기 발광 소자에 흐르는 구동 전류(Id)를 나타내며, Thin GI는 구동 박막 트랜지스터의 액티브층과 게이트 전극 사이의 절연층이 얇은 것을 나타내며, Thick GI는 구동 박막 트랜지스터의 액티브층과 게이트 전극 사이의 절연층이 두꺼운 것을 나타낸다.In FIG. 5, the x-axis represents the gate voltage Vgs applied to the gate electrode of the driving thin film transistor of the organic light emitting diode display, the y-axis represents the driving current Id flowing through the organic light emitting diode of the organic light emitting diode display, and Thin GI is The insulating layer between the active layer and the gate electrode of the driving thin film transistor is thin, and Thick GI represents that the insulating layer between the active layer and the gate electrode of the driving thin film transistor is thick.

도 5에 도시된 바와 같이, 유기 발광 표시 장치의 구동 박막 트랜지스터가 액티브층과 게이트 전극 사이의 절연층이 얇은 Thin GI로 형성될 경우, 유기 발광 소자에 흐르는 구동 전류(Id)에 따라 유기 발광 소자가 발광하는 빛이 검은색(black)과 흰색(white)으로 표현될 때, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압(Vgs)은 제1 범위(R1)를 가지게 된다. 즉, 구동 박막 트랜지스터가 Thin GI로 형성될 경우 게이트 전극에 인가되는 게이트 전압(Vgs)의 구동 범위(Driving range, DR range)는 제1 범위(R1)를 가진다.As illustrated in FIG. 5, when the driving thin film transistor of the organic light emitting diode display is formed of a thin GI insulating layer between the active layer and the gate electrode, the organic light emitting device according to the driving current Id flowing through the organic light emitting device When the light emitting light is expressed in black and white, the gate voltage Vgs applied to the gate electrode of the driving thin film transistor has a first range R1. That is, when the driving thin film transistor is formed of thin GI, the driving range (DR range) of the gate voltage Vgs applied to the gate electrode has the first range R1.

이와는 반대로, 유기 발광 표시 장치의 구동 박막 트랜지스터가 액티브층과 게이트 전극 사이의 절연층이 두꺼운 Thick GI로 형성될 경우, 유기 발광 소자에 흐르는 구동 전류(Id)에 따라 유기 발광 소자가 발광하는 빛이 검은색(black)과 흰색(white)으로 표현될 때, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압(Vgs)은 제1 범위(R1) 대비 더 넓은 제2 범위(R2)를 가지게 된다. 즉, 구동 박막 트랜지스터가 Thick GI로 형성될 경우 게이트 전극에 인가되는 게이트 전압(Vgs)의 구동 범위(Driving range, DR range)는 제1 범위(R1) 대비 더 넓은 제2 범위(R2)를 가지게 된다. On the contrary, when the driving thin film transistor of the organic light emitting display device is formed of a thick GI insulating layer between the active layer and the gate electrode, light emitted by the organic light emitting device according to the driving current Id flowing through the organic light emitting device is generated. When expressed in black and white, the gate voltage Vgs applied to the gate electrode of the driving thin film transistor has a wider second range R2 compared to the first range R1. That is, when the driving thin film transistor is formed of a thick GI, the driving range (DR range) of the gate voltage Vgs applied to the gate electrode has a wider second range R2 compared to the first range R1. do.

이와 같이, 구동 박막 트랜지스터의 구동 범위(Dr range)가 넓은 제2 범위(R2)를 가지면 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압(Vgs)의 크기를 달리하여 유기 발광 소자로부터 발광되는 빛이 보다 풍부한 계조를 가지도록 제어할 수 있다.As described above, when the driving range (Dr range) of the driving thin film transistor has a wide second range (R2), light emitted from the organic light emitting device is generated by varying the magnitude of the gate voltage (Vgs) applied to the gate electrode of the driving thin film transistor. It can be controlled to have a richer gradation.

도 6에서 x축은 유기 발광 표시 장치의 인치당 픽셀수(pixel per inch, ppi)를 나타내며, y축은 구동 박막 트랜지스터의 구동 범위(Dr range)를 나타낸다.In FIG. 6, the x-axis represents the pixel per inch (ppi) of the organic light emitting diode display, and the y-axis represents the driving range of the driving thin film transistor.

도 6에 도시된 바와 같이, 유기 발광 표시 장치의 인치당 픽셀수(ppi)가 증가하여 고해상도의 유기 발광 표시 장치를 구현할수록 유기 발광 소자로부터 발광되는 빛이 풍부한 계조를 가지도록 높은 구동 범위(Dr range)가 요구된다.As illustrated in FIG. 6, as the number of pixels per inch (ppi) of the organic light emitting diode display increases and a high-resolution organic light emitting display device is implemented, a high driving range (Dr range) such that light emitted from the organic light emitting element has a rich gradation level (Dr range) ) Is required.

상술한 바와 대응하여, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 복수의 박막 트랜지스터인 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 중 제1 소스 전극(S1)이 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 연결되어 있고, 제1 드레인 전극(D1)이 유기 발광 소자(OLED)와 연결된 구동 박막 트랜지스터인 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)이 제2 게이트 배선들(GW2)과 동일한 층에 위치함으로써, 제1 게이트 전극(G1)과 제1 액티브층(A1) 사이에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하여 Thick GI를 형성하기 때문에, 유기 발광 소자(OLED)가 풍부한 계조를 가지는 빛을 발광하도록 제어할 수 있다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.In response to the above, the organic light emitting diode display 1000 according to the first embodiment of the present invention includes a first thin film transistor T1, a second thin film transistor T2, and a third thin film transistor T3, which are a plurality of thin film transistors. ), The first source electrode S1 of the fourth thin film transistor T4, the fifth thin film transistor T5, and the sixth thin film transistor T6 is connected to the driving power line ELVDDL connected to the first power ELVDD. And the first gate electrode G1 of the first thin film transistor T1, which is the driving thin film transistor in which the first drain electrode D1 is connected to the organic light emitting diode OLED, is the same layer as the second gate wirings GW2. Due to the position, the first insulating layer GI1 and the second insulating layer GI2 are positioned between the first gate electrode G1 and the first active layer A1 to form a thick GI. OLED) can be controlled to emit light having a rich gradation. That is, an organic light emitting display device 1000 having high resolution and improved display quality is provided.

도 7에서 x축은 유기 발광 표시 장치의 보상 박막 트랜지스터의 액티브층과 게이트 전극 사이의 절연층이 단일층(단일 GI) 및 이중층(이중 GI)인 것을 나타내고, y축은 유기 발광 소자에 의해 표시되는 이미지(image)에 발생하는 얼룩 수준을 나타낸다.In FIG. 7, the x-axis indicates that the insulating layer between the active layer and the gate electrode of the compensation thin film transistor of the organic light-emitting display device is a single layer (single GI) and a double layer (double GI), and the y-axis is an image displayed by the organic light emitting device. (image) shows the level of staining occurring.

도 7에 도시된 바와 같이, 유기 발광 표시 장치의 보상 박막 트랜지스터가 이중 GI를 가질 경우, 보상 박막 트랜지스터의 게이트 전극과 액티브층 사이의 절연층에 원치 않게 형성되는 저장 용량(capacitance, cap)이 작아지기 때문에, 보상 박막 트랜지스터의 게이트 전극과 액티브층 사이의 절연층의 저장 용량이 단일 GI 대비 56% 감소하는 것을 확인할 수 있으며, 이로 인해 유기 발광 소자에 의해 표시되는 이미지에 발생하는 얼룩 수준이 감소하는 것을 확인할 수 있다.As illustrated in FIG. 7, when the compensation thin film transistor of the organic light emitting diode display has double GI, the storage capacity (capacitance, cap) that is unwantedly formed in the insulating layer between the gate electrode and the active layer of the compensation thin film transistor is small. As a result, it can be seen that the storage capacity of the insulating layer between the gate electrode and the active layer of the compensation thin film transistor is reduced by 56% compared to a single GI, thereby reducing the level of staining occurring in the image displayed by the organic light emitting device. You can confirm that.

상술한 바와 대응하여, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 복수의 박막 트랜지스터인 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 중 제3 소스 전극(S3)이 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)에 연결되어 있고, 제3 드레인 전극(D3)이 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 연결된 보상 박막 트랜지스터인 제3 박막 트랜지스터(T3)의 제3 게이트 전극(G3)이 제2 게이트 배선들(GW2)과 동일한 층에 위치함으로써, 제3 게이트 전극(G3)과 제3 액티브층(A3) 사이에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하여 이중 GI를 형성하기 때문에, 유기 발광 소자(OLED)에 의해 표시되는 이미지(image)에 발생하는 얼룩 수준을 최소화할 수 있다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.In response to the above, the organic light emitting diode display 1000 according to the first embodiment of the present invention includes a first thin film transistor T1, a second thin film transistor T2, and a third thin film transistor T3, which are a plurality of thin film transistors. ), The third source electrode S3 of the fourth thin film transistor T4, the fifth thin film transistor T5, and the sixth thin film transistor T6 is connected to the first drain electrode D1 of the first thin film transistor T1. The third gate electrode G3 of the third thin film transistor T3, which is a compensation thin film transistor connected to the first gate electrode G1 of the first thin film transistor T1, is connected to the third drain electrode D3. Since the first insulating layer GI1 and the second insulating layer GI2 are positioned between the third gate electrode G3 and the third active layer A3 by being positioned on the same layer as the two gate wirings GW2, the double Since the GI is formed, the level of stain generated in the image displayed by the organic light emitting diode (OLED) is minimized. There. That is, an organic light emitting display device 1000 having high resolution and improved display quality is provided.

또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 복수의 박막 트랜지스터인 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 중 구동 박막 트랜지스터 및 보상 박막 트랜지스터를 제외한 나머지 스위칭 박막 트랜지스터들인 제2 박막 트랜지스터(T2), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각의 제2 게이트 전극(G2), 제4 게이트 전극(G4), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6) 각각이 제1 게이트 배선들(GW1)과 동일한 층에 위치함으로써, 제2 게이트 전극(G2), 제4 게이트 전극(G4), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6) 각각과 제2 액티브층(A2), 제4 액티브층(A4), 제5 액티브층(A5) 및 제6 액티브층(A6) 각각의 사이에 제1 절연층(GI1)만이 위치하여 얇은 절연층을 형성하기 때문에, 스위칭 박막 트랜지스터들인 제2 박막 트랜지스터(T2), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각의 전하 이동도가 커지는 동시에 문턱전압이 작아져 제2 박막 트랜지스터(T2), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각은 빠른 속도로 턴온 및 턴오프를 수행할 수 있다. 이로 인해, 전체적인 유기 발광 표시 장치(1000) 내부를 흐르는 전류의 로드가 최소화됨으로써, 전체적인 유기 발광 표시 장치(1000)가 표시하는 이미지의 표시 품질이 향상된다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.In addition, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention includes a first thin film transistor T1, a second thin film transistor T2, a third thin film transistor T3, and a fourth thin film transistor. Among the thin film transistor T4, the fifth thin film transistor T5, and the sixth thin film transistor T6, the second thin film transistor T2 and the fourth thin film transistor T4, which are the remaining switching thin film transistors except the driving thin film transistor and the compensation thin film transistor ), The second gate electrode G2, the fourth gate electrode G4, the fifth gate electrode G5 and the sixth gate electrode G6 of the fifth thin film transistor T5 and the sixth thin film transistor T6, respectively. Each of the second gate electrode G2, the fourth gate electrode G4, the fifth gate electrode G5, and the sixth gate electrode G6, respectively, is positioned on the same layer as the first gate wirings GW1. Second active layer (A2), fourth active layer (A4), fifth active layer (A5) and sixth active layer (A6) Since only the first insulating layer GI1 is positioned between each of them to form a thin insulating layer, switching thin film transistors, second thin film transistor T2, fourth thin film transistor T4, fifth thin film transistor T5, and The charge mobility of each of the sixth thin film transistors T6 increases and the threshold voltage decreases, so that the second thin film transistor T2, the fourth thin film transistor T4, the fifth thin film transistor T5, and the sixth thin film transistor T6. ) Each can perform turn-on and turn-off at high speed. Accordingly, the load of the current flowing through the entire organic light emitting diode display 1000 is minimized, thereby improving the display quality of the image displayed by the entire organic light emitting diode display 1000. That is, an organic light emitting display device 1000 having high resolution and improved display quality is provided.

또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 캐패시터(C1)의 일 전극인 제1 캐패시터 전극(CE1) 및 제2 캐패시터(C2)의 일 전극인 제3 캐패시터 전극(CE3)이 제1 게이트 배선들(GW1)과 동일한 층에 형성되어 있고, 제1 캐패시터(C1)의 타 전극인 제2 캐패시터 전극(CE2)과 제2 캐패시터(C2)의 타 전극인 제4 캐패시터 전극(CE4)이 제2 게이트 배선들(GW2)과 동일한 층에 형성됨으로써, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각을 제1 게이트 배선들(GW1) 및 제2 게이트 배선들(GW2)과 동일한 재료로 형성할 수 있다. 이로 인해, 제1 캐패시터(C1) 및 제2 캐패시터(C2)는 표면 조도가 일정치 않은 폴리 실리콘을 포함할 필요가 없기 때문에, 전극의 원치 않는 표면적 변형에 따라 저장 용량이 원치 않게 변형되지 않는다. 즉, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각은 최초 설계된 정확한 저장 용량만을 저장할 수 있으며, 이로 인해 제1 박막 트랜지스터(T1)에 의해 제어되는 구동 전류를 정확히 제어하여 표시 품질의 저하가 억제된다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.Also, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention includes a first capacitor electrode CE1 as an electrode of the first capacitor C1 and a third capacitor as an electrode of the second capacitor C2. The electrode CE3 is formed on the same layer as the first gate wirings GW1, and the second capacitor electrode CE2 which is the other electrode of the first capacitor C1 and the second electrode that is the other electrode of the second capacitor C2 Since the capacitor electrode CE4 is formed on the same layer as the second gate wirings GW2, each of the first capacitor C1 and the second capacitor C2 is provided with the first gate wirings GW1 and the second gate wiring. It can be formed of the same material as the field GW2. For this reason, since the first capacitor C1 and the second capacitor C2 do not need to include polysilicon having an uneven surface roughness, the storage capacity is not undesirably deformed according to the undesired surface area deformation of the electrode. That is, each of the first capacitor C1 and the second capacitor C2 can store only the first designed accurate storage capacity, thereby precisely controlling the driving current controlled by the first thin film transistor T1 and deteriorating display quality. Is suppressed. That is, an organic light emitting display device 1000 having high resolution and improved display quality is provided.

또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1) 및 제2 캐패시터(C2)의 제3 캐패시터 전극(CE3)이 제1 게이트 배선들(GW1)과 동일한 층에 형성되어 있고, 제1 캐패시터(C1)의 제2 캐패시터 전극(CE2)과 제2 캐패시터(C2)의 제4 캐패시터 전극(CE4)이 제2 게이트 배선들(GW2)과 동일한 층에 형성됨으로써, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각이 단일의 제2 절연층(GI2)만을 절연층으로서 포함하기 때문에, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각의 저장 용량이 향상된다. 이로 인해, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각의 면적을 줄일 수 있기 때문에, 동일한 면적에 고해상도의 유기 발광 표시 장치(1000)를 형성할 수 있다.In addition, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention includes a first capacitor electrode CE1 of the first capacitor C1 and a third capacitor electrode CE3 of the second capacitor C2. It is formed on the same layer as the first gate wirings GW1, and the second capacitor electrode CE2 of the first capacitor C1 and the fourth capacitor electrode CE4 of the second capacitor C2 are second gate wirings Since it is formed on the same layer as (GW2), each of the first capacitor C1 and the second capacitor C2 includes only a single second insulating layer GI2 as the insulating layer, so that the first capacitor C1 and the first The storage capacity of each of the 2 capacitors C2 is improved. Because of this, since the area of each of the first capacitor C1 and the second capacitor C2 can be reduced, it is possible to form the high-resolution organic light emitting display device 1000 in the same area.

이상과 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 게이트 배선들을 서로 층이 다른 제1 게이트 배선들(GW1) 및 제2 게이트 배선들(GW2)로 구성하고, 구동 박막 트랜지스터인 제1 박막 트랜지스터(T1) 및 보상 박막 트랜지스터인 제3 박막 트랜지스터(T3) 각각의 게이트 전극이 제2 게이트 배선들(GW2)과 동일한 층으로 위치하여 두꺼운 절연층을 가지도록 구성하며, 스위칭 박막 트랜지스터인 제2 박막 트랜지스터(T2), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각의 게이트 전극이 제1 게이트 배선들(GW1)과 동일한 층으로 위치하여 얇은 절연층을 가지도록 구성하며, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각을 제1 게이트 배선들(GW1)과 동일한 층인 일 전극 및 제2 게이트 배선들(GW2)과 동일한 층인 타 전극으로 형성하여 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각이 정확한 저장 용량을 가지도록 구성하는 동시에 얇은 절연층을 가지도록 구성함으로써, 표시 품질이 향상된 고해상도의 유기 발광 표시 장치로 형성할 수 있다.As described above, the organic light emitting diode display 1000 according to the first exemplary embodiment of the present invention comprises gate gates composed of first gate wires GW1 and second gate wires GW2 having different layers from each other, and is driven. The gate electrode of each of the first thin film transistor T1 which is the thin film transistor and the third thin film transistor T3 which is the compensation thin film transistor is positioned on the same layer as the second gate wirings GW2 to have a thick insulating layer. The gate electrode of each of the second thin film transistor T2, the fourth thin film transistor T4, the fifth thin film transistor T5, and the sixth thin film transistor T6, which is the switching thin film transistor, is the same as the first gate wirings GW1. One electrode and second gate wirings GW2, which are positioned as layers and have a thin insulating layer, and each of the first capacitor C1 and the second capacitor C2 are the same layer as the first gate wirings GW1 The other electrode, the same layer as By forming, each of the first capacitor C1 and the second capacitor C2 is configured to have an accurate storage capacity, and at the same time, a thin insulating layer is formed, and thus a high-resolution organic light emitting display device with improved display quality can be formed. .

이하, 도 8을 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치를 설명한다.Hereinafter, an organic light emitting display device according to a second embodiment of the present invention will be described with reference to FIG. 8.

도 8은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.8 is a cross-sectional view illustrating an organic light emitting display device according to a second exemplary embodiment of the present invention.

이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제2 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only the characteristic parts that are distinguished from the first embodiment will be excerpted and described, and the parts whose descriptions are omitted are according to the first embodiment. In addition, in the second embodiment of the present invention, for the convenience of description, the same components will be described using the same reference numbers as the first embodiment of the present invention.

도 8에 도시된 바와 같이, 제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2)은 제1 스캔 라인(SCn)과 연결되어 제2 게이트 배선들(GW2)과 동일한 층에 위치하고 있다.As illustrated in FIG. 8, the second gate electrode G2 of the second thin film transistor T2 is connected to the first scan line SCn and is located on the same layer as the second gate wires GW2.

이상과 같이, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(1002)는 제2 게이트 배선들(GW2)과 동일한 층에 위치하는 제1 스캔 라인(SCn)과 연결된 제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2)이 제2 게이트 배선들(GW2)과 동일한 층에 위치함으로써, 전체적인 화소(150)의 레이아웃을 형성할 때, 제2 게이트 전극(G2)과 제1 스캔 라인(SCn)의 연결을 위해 추가적인 접촉구(contact hole) 및 이 접촉구에 연결된 추가적인 배선을 형성할 필요가 없다. 이로 인해 동일한 면적에 보다 많은 화소를 형성하여 고해상도의 유기 발광 표시 장치를 제조할 수 있다.As described above, the organic light emitting display device 1002 according to the second embodiment of the present invention is the second thin film transistor T2 connected to the first scan line SCn positioned on the same layer as the second gate wirings GW2. ), When the second gate electrode G2 is located on the same layer as the second gate wires GW2, thereby forming the layout of the entire pixel 150, the second gate electrode G2 and the first scan line ( For the connection of SCn), it is not necessary to form additional contact holes and additional wiring connected to the contact holes. Accordingly, more pixels may be formed in the same area to manufacture a high-resolution organic light emitting display device.

이하, 도 9를 참조하여 본 발명의 제3 실시예에 따른 유기 발광 표시 장치를 설명한다.Hereinafter, an organic light emitting display device according to a third embodiment of the present invention will be described with reference to FIG. 9.

도 9는 본 발명의 제3 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.9 is a cross-sectional view showing an organic light emitting display device according to a third exemplary embodiment of the present invention.

이하, 제2 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제2 실시예에 따른다. 그리고, 본 발명의 제3 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제2 실시예와 동일한 참조번호를 사용하여 설명한다.Hereinafter, only the characteristic parts that are distinguished from the second embodiment will be excerpted and described, and the parts where the description is omitted are according to the second embodiment. In addition, in the third embodiment of the present invention, for the convenience of description, the same components will be described using the same reference numbers as the second embodiment of the present invention.

도 9에 도시된 바와 같이, 제1 캐패시터(C1)는 액티브 전극(AE)을 더 포함한다.As illustrated in FIG. 9, the first capacitor C1 further includes an active electrode AE.

액티브 전극(AE)은 제1 캐패시터 전극(CE1)과 대응하여 기판(SUB)과 제1 절연층(GI1) 사이에 위치하며, 제2 캐패시터 전극(CE2)과 연결되어 있다.The active electrode AE is positioned between the substrate SUB and the first insulating layer GI1 corresponding to the first capacitor electrode CE1 and is connected to the second capacitor electrode CE2.

이상과 같이, 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(1003)는 제1 캐패시터(C1)가 제1 캐패시터 전극(CE1), 제2 캐패시터 전극(CE2) 및 액티브 전극(AE)을 포함하는 다층 캐패시터로 구성됨으로써, 제1 캐패시터(C1)의 저장 용량이 향상된다. 이로 인해, 제1 캐패시터(C1)의 면적을 줄일 수 있기 때문에, 동일한 면적에 고해상도의 유기 발광 표시 장치(1003)를 형성할 수 있다.As described above, in the organic light emitting diode display 1003 according to the third exemplary embodiment of the present invention, the first capacitor C1 includes the first capacitor electrode CE1, the second capacitor electrode CE2, and the active electrode AE. The storage capacity of the first capacitor C1 is improved by being composed of a multilayer capacitor. Due to this, since the area of the first capacitor C1 can be reduced, the high-resolution organic light emitting display device 1003 can be formed in the same area.

한편, 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(1003)는 제1 캐패시터(C1)가 다층 캐패시터로 구성되었으나, 이에 한정되지 않고 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에서는 제2 캐패시터도 또 다른 액티브 전극을 포함하는 다층 캐패시터로 구성될 수 있다.On the other hand, the organic light emitting display device 1003 according to the third embodiment of the present invention, the first capacitor (C1) is composed of a multilayer capacitor, but is not limited to the organic light emitting display device according to another embodiment of the present invention The 2 capacitor may also be composed of a multilayer capacitor including another active electrode.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described through preferred embodiments as described above, the present invention is not limited to this, and the present invention shows that various modifications and variations are possible without departing from the concept and scope of the following claims. Those in the field of technology to which they belong will readily understand.

제1 절연층(GI1), 제1 게이트 배선들(GW1), 제2 절연층(GI2), 제2 게이트 배선들(GW2), 데이터 배선들(DW), 화소 회로(152), 유기 발광 소자(OLED)First insulating layer GI1, first gate wirings GW1, second insulating layer GI2, second gate wirings GW2, data wirings DW, pixel circuit 152, organic light emitting device (OLED)

Claims (20)

제1 절연층을 사이에 두고 기판 상에 위치하며, 제1 방향으로 연장된 제1 게이트 배선들;
제2 절연층을 사이에 두고 상기 제1 게이트 배선들 상에 위치하며 상기 제1 방향으로 연장된 제2 게이트 배선들;
상기 제2 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들;
상기 제1 게이트 배선들, 상기 제2 게이트 배선들, 상기 데이터 배선들 각각에 연결되어 있는 화소 회로; 및
상기 화소 회로에 연결된 유기 발광 소자
를 포함하고,
상기 화소 회로는,
상기 제1 절연층과 상기 제2 절연층 사이에 배치되는 게이트 전극을 포함한 박막 트랜지스터; 및
상기 게이트 전극과 다른 층에 배치되는 다른 게이트 전극을 포함한 다른 박막 트랜지스터를 포함하고,
상기 박막 트랜지스터는 상기 제1 절연층과 상기 기판 사이에 위치하는 액티브층을 포함하고, 상기 다른 박막 트랜지스터는 상기 제1 절연층과 상기 기판 사이에 위치하는 다른 액티브층을 포함하는 유기 발광 표시 장치.First gate wires positioned on the substrate with the first insulating layer interposed therebetween and extending in a first direction;
Second gate wires positioned on the first gate wires with a second insulating layer therebetween and extending in the first direction;
Data lines positioned on the second gate lines and extending in a second direction intersecting the first direction;
A pixel circuit connected to each of the first gate wires, the second gate wires, and the data wires; And
Organic light-emitting element connected to the pixel circuit
Including,
The pixel circuit,
A thin film transistor including a gate electrode disposed between the first insulating layer and the second insulating layer; And
And another thin film transistor including another gate electrode disposed on a different layer from the gate electrode.
The thin film transistor includes an active layer positioned between the first insulating layer and the substrate, and the other thin film transistor includes another active layer positioned between the first insulating layer and the substrate. 제1항에서,
상기 제1 게이트 배선들 및 상기 제2 게이트 배선들은 서로 비중첩되어 있는 유기 발광 표시 장치.In claim 1,
The first gate wirings and the second gate wirings are non-overlapping with each other. 제2항에서,
상기 제2 게이트 배선들은,
제1 스캔 라인; 및
상기 제1 스캔 라인과 이격되는 초기화 전원 라인
을 포함하며,
상기 데이터 배선들은,
데이터 라인; 및
상기 데이터 라인과 이격되는 구동 전원 라인
을 포함하는 유기 발광 표시 장치.In claim 2,
The second gate wirings,
A first scan line; And
An initialization power line spaced apart from the first scan line
It includes,
The data wiring,
Data lines; And
A driving power line spaced apart from the data line
An organic light emitting display device comprising a. 제3항에서,
상기 화소 회로는,
상기 초기화 전원 라인 및 상기 구동 전원 라인과 연결된 제1 캐패시터;
상기 구동 전원 라인과 상기 유기 발광 소자 사이에 연결된 제1 박막 트랜지스터; 및
상기 데이터 라인과 상기 제1 박막 트랜지스터 사이에 연결된 제2 박막 트랜지스터
를 포함하고,
상기 박막 트랜지스터가 상기 제1 박막 트랜지스터를 포함하고, 상기 다른 박막 트랜지스터는 상기 제2 박막 트랜지스터를 포함하는 유기 발광 표시 장치.In claim 3,
The pixel circuit,
A first capacitor connected to the initialization power line and the driving power line;
A first thin film transistor connected between the driving power line and the organic light emitting element; And
A second thin film transistor connected between the data line and the first thin film transistor
Including,
The thin film transistor includes the first thin film transistor, and the other thin film transistor includes the second thin film transistor. 제4항에서,
상기 제1 캐패시터는,
상기 제1 게이트 배선들과 동일한 층에 형성되어 상기 초기화 전원 라인과 연결된 제1 캐패시터 전극; 및
상기 제2 게이트 배선들과 동일한 층에 형성되어 상기 구동 전원 라인과 연결된 제2 캐패시터 전극
을 포함하는 유기 발광 표시 장치.In claim 4,
The first capacitor,
A first capacitor electrode formed on the same layer as the first gate wires and connected to the initialization power line; And
A second capacitor electrode formed on the same layer as the second gate wires and connected to the driving power line.
An organic light emitting display device comprising a. 제5항에서,
상기 제1 캐패시터는 상기 제1 캐패시터 전극과 대응하여 상기 기판과 상기 제1 절연층 사이에 위치하며, 상기 제2 캐패시터 전극과 연결된 액티브 전극을 더 포함하는 유기 발광 표시 장치.In claim 5,
The first capacitor is disposed between the substrate and the first insulating layer corresponding to the first capacitor electrode, and further comprising an active electrode connected to the second capacitor electrode. 제5항에서,
상기 제2 캐패시터 전극은 상기 제1 방향으로 연장된 유기 발광 표시 장치.In claim 5,
The second capacitor electrode is an organic light emitting display device extending in the first direction. 제5항에서,
상기 제1 박막 트랜지스터는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제1 액티브층;
상기 제1 캐패시터 전극과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제1 게이트 전극;
상기 구동 전원 라인과 연결된 제1 소스 전극; 및
상기 유기 발광 소자와 연결된 제1 드레인 전극
을 포함하는 유기 발광 표시 장치.In claim 5,
The first thin film transistor,
A first active layer positioned between the substrate and the first insulating layer;
A first gate electrode connected to the first capacitor electrode and positioned on the same layer as the second gate wires;
A first source electrode connected to the driving power line; And
A first drain electrode connected to the organic light emitting device
An organic light emitting display device comprising a. 제8항에서,
상기 제2 박막 트랜지스터는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제2 액티브층;
상기 제1 스캔 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제2 게이트 전극;
상기 데이터 라인과 연결된 제2 소스 전극; 및
상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제2 드레인 전극
을 포함하는 유기 발광 표시 장치.In claim 8,
The second thin film transistor,
A second active layer positioned between the substrate and the first insulating layer;
A second gate electrode connected to the first scan line and positioned on the same layer as the first gate wires;
A second source electrode connected to the data line; And
A second drain electrode connected to the first source electrode of the first thin film transistor
An organic light emitting display device comprising a. 제8항에서,
상기 화소 회로는,
상기 초기화 전원 라인 및 상기 구동 전원 라인과 연결된 제1 캐패시터;
상기 구동 전원 라인과 상기 유기 발광 소자 사이에 연결된 제1 박막 트랜지스터; 및
상기 데이터 라인과 상기 제1 박막 트랜지스터 사이에 연결된 제2 박막 트랜지스터
를 포함하고,
상기 제2 박막 트랜지스터는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제2 액티브층;
상기 제1 스캔 라인과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제2 게이트 전극;
상기 데이터 라인과 연결된 제2 소스 전극; 및
상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제2 드레인 전극
을 포함하고,
상기 박막 트랜지스터가 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 포함하는 유기 발광 표시 장치.In claim 8,
The pixel circuit,
A first capacitor connected to the initialization power line and the driving power line;
A first thin film transistor connected between the driving power line and the organic light emitting element; And
A second thin film transistor connected between the data line and the first thin film transistor
Including,
The second thin film transistor,
A second active layer positioned between the substrate and the first insulating layer;
A second gate electrode connected to the first scan line and positioned on the same layer as the second gate wires;
A second source electrode connected to the data line; And
A second drain electrode connected to the first source electrode of the first thin film transistor
Including,
The thin film transistor includes the first thin film transistor and the second thin film transistor. 제9항에서,
상기 화소 회로는,
상기 제1 게이트 배선들과 동일한 층에 형성되어 상기 제1 캐패시터 전극과 연결된 제3 캐패시터 전극 및 상기 제2 게이트 배선들과 동일한 층에 형성되어 상기 제1 스캔 라인과 연결된 제4 캐패시터 전극을 포함하는 제2 캐패시터
를 더 포함하는 유기 발광 표시 장치.In claim 9,
The pixel circuit,
And a third capacitor electrode formed on the same layer as the first gate wires and connected to the first capacitor electrode and a fourth capacitor electrode formed on the same layer as the second gate wires and connected to the first scan line. Second capacitor
An organic light emitting display device further comprising a. 제11항에서,
상기 화소 회로는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제3 액티브층, 상기 제1 스캔 라인과 연결되며 상기 제2 게이트 배선들과 동일한 층에 위치하는 제3 게이트 전극, 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극과 연결된 제3 소스 전극, 상기 제1 박막 트랜지스터의 상기 제1 게이트 전극과 연결된 제3 드레인 전극을 포함하는 제3 박막 트랜지스터
를 더 포함하는 유기 발광 표시 장치.In claim 11,
The pixel circuit,
A third active layer positioned between the substrate and the first insulating layer, a third gate electrode connected to the first scan line and positioned on the same layer as the second gate wires, and the first of the first thin film transistors A third thin film transistor including a third source electrode connected to one drain electrode and a third drain electrode connected to the first gate electrode of the first thin film transistor.
An organic light emitting display device further comprising a. 제12항에서,
상기 제1 게이트 배선들은 제2 스캔 라인을 포함하며,
상기 화소 회로는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제4 액티브층, 상기 제2 스캔 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제4 게이트 전극, 상기 초기화 전원 라인과 연결된 제4 소스 전극 및 상기 제1 박막 트랜지스터의 제1 게이트 전극과 연결된 제4 드레인 전극을 포함하는 제4 박막 트랜지스터
를 더 포함하는 유기 발광 표시 장치.In claim 12,
The first gate wires include a second scan line,
The pixel circuit,
A fourth active layer positioned between the substrate and the first insulating layer, a fourth gate electrode connected to the second scan line and positioned on the same layer as the first gate wires, and a fourth connected to the initialization power line A fourth thin film transistor including a source electrode and a fourth drain electrode connected to a first gate electrode of the first thin film transistor.
An organic light emitting display device further comprising a. 제13항에서,
상기 제1 게이트 배선들은 발광 제어 라인을 더 포함하며,
상기 화소 회로는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제5 액티브층, 상기 발광 제어 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제5 게이트 전극, 상기 구동 전원 라인과 연결된 제5 소스 전극, 상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결된 제5 드레인 전극을 포함하는 제5 박막 트랜지스터
를 더 포함하는 유기 발광 표시 장치.In claim 13,
The first gate wires further include a light emission control line,
The pixel circuit,
A fifth active layer positioned between the substrate and the first insulating layer, a fifth gate electrode connected to the emission control line and positioned on the same layer as the first gate wires, and a fifth source connected to the driving power line A fifth thin film transistor including an electrode and a fifth drain electrode connected to the first source electrode of the first thin film transistor.
An organic light emitting display device further comprising a. 제14항에서,
상기 화소 회로는,
상기 기판과 상기 제1 절연층 사이에 위치하는 제6 액티브층, 상기 발광 제어 라인과 연결되며 상기 제1 게이트 배선들과 동일한 층에 위치하는 제6 게이트 전극, 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극과 연결된 제6 소스 전극, 상기 유기 발광 소자와 연결된 제6 드레인 전극을 포함하는 제6 박막 트랜지스터
를 더 포함하는 유기 발광 표시 장치.In claim 14,
The pixel circuit,
A sixth active layer positioned between the substrate and the first insulating layer, a sixth gate electrode connected to the emission control line and positioned on the same layer as the first gate wirings, and the first of the first thin film transistors A sixth thin film transistor including a sixth source electrode connected to a drain electrode and a sixth drain electrode connected to the organic light emitting device
An organic light emitting display device further comprising a. 제1 게이트 배선, 제2 게이트 배선, 데이터 배선 각각에 연결된 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 포함하는 화소 회로; 및
상기 화소 회로에 연결되는 유기 발광 소자
를 포함하고,
상기 복수의 박막 트랜지스터는,
게이트 전극을 포함한 박막 트랜지스터 및
상기 게이트 전극과 다른 층에 배치되는 다른 게이트 전극을 포함한 다른 박막 트랜지스터
를 포함하고,
상기 박막 트랜지스터는 상기 게이트 전극보다 기판에 가깝게 위치한 액티브층을 포함하고, 상기 다른 박막 트랜지스터는 상기 다른 게이트 전극보다 상기 기판에 가깝게 위치한 다른 액티브층을 포함하는 유기 발광 표시 장치.A pixel circuit including a plurality of thin film transistors and one or more capacitors connected to each of the first gate wiring, the second gate wiring, and the data wiring; And
An organic light emitting device connected to the pixel circuit
Including,
The plurality of thin film transistors,
Thin film transistors including gate electrodes and
Another thin film transistor including another gate electrode disposed on a different layer from the gate electrode
Including,
The thin film transistor includes an active layer positioned closer to the substrate than the gate electrode, and the other thin film transistor includes another active layer positioned closer to the substrate than the other gate electrode. 제16항에서,
상기 박막 트랜지스터는 소스 전극이 제1 전원과 연결되고 드레인 전극이 상기 유기 발광 소자와 연결된 구동 박막 트랜지스터의 게이트 전극을 포함하는 유기 발광 표시 장치.In claim 16,
The thin film transistor includes an organic light emitting display device including a gate electrode of a driving thin film transistor having a source electrode connected to a first power source and a drain electrode connected to the organic light emitting device. 제17항에서,
상기 박막 트랜지스터는 소스 전극이 상기 구동 박막 트랜지스터의 드레인 전극과 연결되고 드레인 전극이 상기 구동 박막 트랜지스터의 게이트 전극과 연결된 보상 박막 트랜지스터의 게이트 전극을 더욱 포함하는 유기 발광 표시 장치.In claim 17,
The thin film transistor further includes a gate electrode of a compensation thin film transistor having a source electrode connected to a drain electrode of the driving thin film transistor and a drain electrode connected to a gate electrode of the driving thin film transistor. 제18항에서,
상기 다른 박막 트랜지스터는 상기 구동 박막 트랜지스터 및 상기 보상 박막 트랜지스터를 제외한 나머지 하나 이상의 스위칭 박막 트랜지스터의 게이트 전극을포함하는 유기 발광 표시 장치.In claim 18,
The other thin film transistor includes the driving thin film transistor and the gate electrode of at least one switching thin film transistor other than the compensation thin film transistor. 삭제delete
KR1020190014075A 2019-02-01 2019-02-01 Organic light emitting diode display KR102082278B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190014075A KR102082278B1 (en) 2019-02-01 2019-02-01 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190014075A KR102082278B1 (en) 2019-02-01 2019-02-01 Organic light emitting diode display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013837A Division KR101947163B1 (en) 2012-02-10 2012-02-10 Organic light emitting diode display

Publications (2)

Publication Number Publication Date
KR20190015740A KR20190015740A (en) 2019-02-14
KR102082278B1 true KR102082278B1 (en) 2020-04-24

Family

ID=65366204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190014075A KR102082278B1 (en) 2019-02-01 2019-02-01 Organic light emitting diode display

Country Status (1)

Country Link
KR (1) KR102082278B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210134178A (en) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 Organic light-emitting display and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012744A1 (en) 2002-07-17 2004-01-22 Nobuyuki Ishige Liquid crystal display device
JP2009047766A (en) 2007-08-15 2009-03-05 Sony Corp Display device and electronic equipment
JP2011191726A (en) 2010-03-16 2011-09-29 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display with the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463393B (en) * 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
KR100923056B1 (en) * 2002-09-16 2009-10-22 삼성전자주식회사 Display device and method of manufacturing the same
JP2007286150A (en) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd Electrooptical device, and tft substrate for controlling electric current and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012744A1 (en) 2002-07-17 2004-01-22 Nobuyuki Ishige Liquid crystal display device
JP2009047766A (en) 2007-08-15 2009-03-05 Sony Corp Display device and electronic equipment
JP2011191726A (en) 2010-03-16 2011-09-29 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display with the same

Also Published As

Publication number Publication date
KR20190015740A (en) 2019-02-14

Similar Documents

Publication Publication Date Title
KR101947163B1 (en) Organic light emitting diode display
US11004394B2 (en) Display apparatus
KR101687456B1 (en) Display device
KR100637458B1 (en) Organic electro luminescent display panel
KR101960458B1 (en) Organic light emitting diode display
US9960220B2 (en) Organic light emitting diode display
KR102624623B1 (en) Organic light emitting diode display device
KR20050090861A (en) Light emitting display device, and display panel and driving method thereof
KR102602275B1 (en) Organic light emitting diode display device
KR20200000513A (en) Organic light emitting diode display device
US9117921B2 (en) Thin film transistor and organic light emitting diode display
US20140001445A1 (en) Organic light emitting diode display
KR102082278B1 (en) Organic light emitting diode display
KR100543838B1 (en) Electroluminesence display device
JP6186127B2 (en) Display device
KR102046997B1 (en) Thin film transistor and organic light emitting display device
KR102643466B1 (en) Organic light emitting diode display device
KR100627358B1 (en) Organic electro luminescent display panel
KR100637457B1 (en) Organic electro luminescent display panel
KR20050113696A (en) Organic electro luminescent display panel

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right