KR102071753B1 - Magnetism-sensor device - Google Patents

Magnetism-sensor device Download PDF

Info

Publication number
KR102071753B1
KR102071753B1 KR1020157025523A KR20157025523A KR102071753B1 KR 102071753 B1 KR102071753 B1 KR 102071753B1 KR 1020157025523 A KR1020157025523 A KR 1020157025523A KR 20157025523 A KR20157025523 A KR 20157025523A KR 102071753 B1 KR102071753 B1 KR 102071753B1
Authority
KR
South Korea
Prior art keywords
land
potato
sensor
semiconductor device
potato sensor
Prior art date
Application number
KR1020157025523A
Other languages
Korean (ko)
Other versions
KR20150135269A (en
Inventor
히로카츠 오쿠무라
도루 에비네
히데유키 오다기리
하루히로 츠네타
Original Assignee
니혼 덴산 산쿄 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 덴산 산쿄 가부시키가이샤 filed Critical 니혼 덴산 산쿄 가부시키가이샤
Publication of KR20150135269A publication Critical patent/KR20150135269A/en
Application granted granted Critical
Publication of KR102071753B1 publication Critical patent/KR102071753B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/142—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices
    • G01D5/145—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices influenced by the relative movement between the Hall device and magnetic fields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/30—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Hall/Mr Elements (AREA)

Abstract

마그넷의 주변에 큰 스페이스를 확보하지 않고도, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈의 영향을 완화할 수 있는 자기 센서 장치를 제공하는 것.
센서 장치 (10) 에서는, 일방면 (501) 측에 감자 센서 (4) 가 실장되고, 타방면 (502) 측에 반도체 장치 (9) 가 실장된 양면 기판 (5) 을 사용하고, 감자 센서 (4) 와 반도체 장치 (9) 는 양면 기판 (5) 의 스루홀 (50) 을 통해 전기적으로 접속되어 있다. 감자 센서 (4) 와 반도체 장치 (9) 는, 적어도 일부끼리가 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 배치되고, 또한, 스루홀 (50) 은, 감자 센서 (4) 및 반도체 장치 (9) 의 쌍방에 양면 기판 (5) 의 두께 방향에서 겹치는 위치에 형성되어 있다. 이 때문에, 감자 센서 (4) 로부터 반도체 장치 (9) 로의 전송 경로가 짧으므로, 감자 센서 (4) 로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작다.Providing a magnetic sensor device capable of mitigating the influence of induced noise occurring in a transmission path of an output from a potato sensor without securing a large space around the magnet.
In the sensor device 10, the potato sensor 4 is mounted on one side 501 side, and the potato sensor 4 is used using the double-sided board 5 on which the semiconductor device 9 is mounted on the other side 502 side. ) And the semiconductor device 9 are electrically connected through the through hole 50 of the double-sided board 5. At least a portion of the potato sensor 4 and the semiconductor device 9 are disposed at positions overlapping each other in the thickness direction of the double-sided substrate 5, and the through hole 50 is the potato sensor 4 and the semiconductor device. It is formed in the position which overlaps in the thickness direction of the double-sided board | substrate 5 in both of (9). For this reason, since the transmission path from the potato sensor 4 to the semiconductor device 9 is short, the induced noise which arises in the transmission path of the output from the potato sensor 4 is small.

Description

자기 센서 장치{MAGNETISM-SENSOR DEVICE}Magnetic Sensor Device {MAGNETISM-SENSOR DEVICE}

본 발명은 마그넷과 감자 (感磁) 센서가 대향 배치된 자기 센서 장치에 관한 것이다.The present invention relates to a magnetic sensor device in which a magnet and a potato sensor are disposed to face each other.

로터리 인코더 등으로서 사용되는 자기 센서 장치는, 회전체측에 형성된 마그넷과, 고정체측에 형성된 감자 센서가 대향하고 있고, 마그넷의 회전에 수반하여 감자 센서로부터 출력되는 신호에 기초하여, 신호 처리 회로가 회전체의 회전 각도 위치나 회전 속도 등을 검출한다. 그 때, 감자 센서로부터 신호 처리 회로에 출력되는 배선에서 자속 변화에 수반되는 유도 전압이 발생하면, 검출 정밀도가 저하된다. 그래서, 홀 소자로 이루어지는 감자 센서와 신호 처리 회로를 접속하는 플렉시블 배선의 도선을 마그넷의 회전 중심축선 근방에 배치한 구성이 제안되어 있다 (특허문헌 1 참조). 또한, 홀 소자로 이루어지는 감자 센서와 신호 처리 회로를 접속하는 배선 패턴을 마그넷의 회전 중심축선의 둘레에 동심상으로 배치한 구성이 제안되어 있다 (특허문헌 2 참조).A magnetic sensor device used as a rotary encoder or the like has a signal processing circuit based on a magnet formed on the rotating body side and a potato sensor formed on the fixed body side facing each other and based on a signal output from the potato sensor with the rotation of the magnet. Detects the rotation angle position, rotation speed, and the like of the rotating body. At that time, if the induced voltage accompanying the change of the magnetic flux occurs in the wiring output from the potato sensor to the signal processing circuit, the detection accuracy is lowered. Therefore, the structure which arrange | positioned the conducting wire of the flexible wiring which connects the potato sensor which consists of hall elements, and a signal processing circuit in the vicinity of the rotation center axis line of a magnet is proposed (refer patent document 1). Moreover, the structure which arrange | positioned the wiring pattern which connects the potato sensor which consists of hall elements, and a signal processing circuit concentrically about the rotation center axis line of a magnet is proposed (refer patent document 2).

일본 공개특허공보 2007-218592호Japanese Unexamined Patent Publication No. 2007-218592 일본 공개특허공보 2011-33595호Japanese Unexamined Patent Publication No. 2011-33595

그러나, 특허문헌 1, 2 에 기재된 구성에서는, 마그넷의 주변에 플렉시블 배선을 소정의 조건으로 배치할 스페이스나, 마그넷의 회전 중심축선의 둘레에 동심상의 배선 패턴을 구비한 기판을 형성할 스페이스를 필요로 한다는 문제점이 있다.However, in the structure of patent document 1, 2, the space which arrange | positions flexible wiring on predetermined conditions around a magnet, and the space which forms the board | substrate with a concentric wiring pattern around the rotation center axis line of a magnet are required. There is a problem that.

이상의 문제점을 감안하여, 본 발명의 과제는 마그넷의 주변에 큰 스페이스를 확보하지 않고도, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈의 영향을 완화할 수 있는 자기 센서 장치를 제공하는 것에 있다.In view of the above problems, an object of the present invention is to provide a magnetic sensor device capable of alleviating the influence of induced noise generated in the transmission path of the output from the potato sensor without securing a large space around the magnet. .

상기 과제를 해결하기 위해서, 본 발명에 관련된 자기 센서 장치는, 회전체측에 형성되고, 회전 중심축선 둘레에 N 극 및 S 극이 형성된 마그넷과, 고정체측에서 상기 마그넷에 대향하는 감자 센서와, 그 감자 센서로부터의 출력 신호를 증폭하는 앰프부를 구비한 반도체 장치와, 일방면측에 상기 감자 센서가 실장되고, 타방면측에 상기 반도체 장치가 실장된 양면 기판을 갖고, 상기 감자 센서와 상기 반도체 장치는, 적어도 일부끼리가 상기 양면 기판의 두께 방향에 있어서 겹치는 위치에 배치되고, 상기 감자 센서와 상기 반도체 장치는, 상기 양면 기판에 있어서 상기 감자 센서 및 상기 반도체 장치의 적어도 일방에 상기 양면 기판의 두께 방향에서 겹치는 위치에 형성된 복수의 스루홀을 통해 전기적으로 접속되어 있는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the magnetic sensor apparatus which concerns on this invention is the magnet which is formed in the rotating body side, and the N pole and S pole were formed around the rotation center axis line, the potato sensor which opposes the said magnet in the stationary body side, And a double-sided board on which the potato sensor is mounted on one side and the semiconductor device is mounted on the other side, the semiconductor device including an amplifier unit for amplifying an output signal from the potato sensor, and the potato sensor and the semiconductor. At least one part of the apparatus is disposed at a position overlapping in the thickness direction of the double-sided substrate, and the potato sensor and the semiconductor device are each of the double-sided substrate in at least one of the potato sensor and the semiconductor device. It is characterized by being electrically connected through the some through hole formed in the position which overlaps in thickness direction.

본 발명에서는, 일방면측에 감자 센서가 실장되고 타방면측에 반도체 장치가 실장된 양면 기판을 사용하고, 감자 센서와 반도체 장치는 양면 기판의 스루홀을 통해 전기적으로 접속되어 있다. 이 때문에, 마그넷의 주변에 큰 스페이스를 확보하지 않아도 된다. 또, 감자 센서와 반도체 장치는, 적어도 일부끼리가 양면 기판의 두께 방향에 있어서 겹치는 위치에 배치되며, 또한 스루홀은, 감자 센서 및 반도체 장치의 적어도 일방과 겹치는 위치에 형성되어 있다. 따라서, 감자 센서로부터의 출력의 전송 경로가 짧으므로, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작아, 유도 노이즈의 영향을 완화할 수 있다.In this invention, the double-sided board | substrate with which the potato sensor is mounted in one side and the semiconductor device is mounted in the other side is used, The potato sensor and the semiconductor device are electrically connected through the through-hole of a double-sided board. For this reason, a large space does not need to be secured around the magnet. Moreover, the potato sensor and the semiconductor device are arrange | positioned in the position which at least one part overlaps in the thickness direction of a double-sided board | substrate, and the through hole is formed in the position which overlaps at least one of a potato sensor and a semiconductor device. Therefore, since the transmission path of the output from the potato sensor is short, the induced noise generated in the transmission path of the output from the potato sensor is small, and the influence of the induced noise can be alleviated.

본 발명에 있어서, 상기 감자 센서는 상기 마그넷의 회전 중심축선 상에 형성되고, 상기 양면 기판은, 두께 방향을 상기 마그넷의 회전 중심축선 방향을 향하게 하여 배치되어 있는 구성을 채용할 수 있다. 이러한 구성에 의하면, 양면 기판에 형성되어 있는 배선의 루프가 자속과 쇄교하는 분량이 적기 때문에, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작다.In this invention, the said potato sensor is formed on the rotation center axis line of the said magnet, The said double-sided board | substrate can employ | adopt the structure arrange | positioned so that the thickness direction may face the rotation center axis direction of the said magnet. According to such a structure, since the amount of the loop of the wiring formed in the double-sided board | substrate bridges with a magnetic flux, the induction noise which generate | occur | produces in the transmission path of the output from a potato sensor is small.

본 발명에 있어서, 상기 감자 센서의 중심, 및 상기 반도체 장치의 중심이 상기 회전 중심축선 상에 위치하는 것이 바람직하다. 이러한 구성에 의하면, 감자 센서로부터의 출력의 전송 경로를 회전 중심축선 근방에 배치할 수 있기 때문에, 유도 노이즈를 저감할 수 있다.In the present invention, it is preferable that the center of the potato sensor and the center of the semiconductor device are located on the rotation center axis line. According to such a structure, since the transmission path of the output from a potato sensor can be arrange | positioned in the vicinity of a rotation center axis line, induced noise can be reduced.

본 발명에 있어서, 상기 마그넷은, NS 1 극쌍으로 착자되어 있는 구성을 채용할 수 있다.In this invention, the said magnet can employ | adopt the structure magnetized by NS1 pole pair.

본 발명에 있어서, 상기 복수의 스루홀은, 상기 감자 센서 및 상기 반도체 장치의 쌍방에 상기 양면 기판의 두께 방향에서 겹치는 위치에 형성되어 있는 것이 바람직하다. 이러한 구성에 의하면, 감자 센서로부터의 출력의 전송 경로가 짧으므로, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작아, 유도 노이즈의 영향을 완화할 수 있다.In the present invention, the plurality of through holes are preferably formed at positions overlapping both of the potato sensor and the semiconductor device in the thickness direction of the double-sided substrate. According to this structure, since the transmission path of the output from a potato sensor is short, the induction noise which arises in the transmission path of the output from a potato sensor is small, and the influence of induction noise can be alleviated.

본 발명에 있어서, 상기 양면 기판에서는, 상기 일방면측에서 상기 감자 센서의 제 1 출력 단자가 전기적으로 접속되는 감자 센서용 제 1 랜드와, 상기 일방면측에서 상기 감자 센서에 있어서 상기 제 1 출력 단자와 쌍을 이루는 제 2 출력 단자가 전기적으로 접속되는 감자 센서용 제 2 랜드를 연결하는 가상선이 연장되는 방향에 있어서, 상기 타방면측에서 상기 감자 센서용 제 1 랜드에 전기적으로 접속하는 반도체 장치용 제 1 랜드에 대하여 상기 타방면측에서 상기 감자 센서용 제 2 랜드에 전기적으로 접속하는 반도체 장치용 제 2 랜드가 위치하는 방향은, 상기 감자 센서용 제 1 랜드에 대하여 상기 감자 센서용 제 2 랜드가 위치하는 방향과 반대인 것이 바람직하다. 이러한 구성에 의하면, 회로 기판의 구성을 변경하는 것만으로, 감자 센서로부터 반도체 장치를 향하는 루프의 방향을 도중에서 역전시킬 수 있다. 따라서, 유도 전압의 극성을 도중에서 반전시켜 서로 상쇄시킬 수 있기 때문에, 유도 노이즈의 영향을 완화할 수 있다. 또한, 본 형태에 있어서, 「제 1 출력 단자와 쌍을 이루는 제 2 출력 단자」에 있어서의 「쌍을 이룬다」란, 제 1 출력 단자로부터 출력되는 신호와 제 2 출력 단자로부터 출력되는 신호에 의해 1 개의 신호를 생성하는 것을 의미하며, 예를 들어, ＋A 상의 신호를 출력하는 제 1 출력 단자와 －A 상의 신호를 출력하는 제 2 출력 단자의 관계, 및 ＋B 상의 신호를 출력하는 제 1 출력 단자와 －B 상의 신호를 출력하는 제 2 출력 단자의 관계를 의미한다.In the present invention, in the double-sided board, the first land for the potato sensor to which the first output terminal of the potato sensor is electrically connected on the one side side, and the first output in the potato sensor on the one side side. A semiconductor device electrically connected to the first land for potato sensors on the other side in a direction in which an imaginary line connecting the second land for potato sensors to which the second output terminal paired with the terminal is electrically connected extends. The direction in which the second land for semiconductor devices electrically connected to the second land for potato sensors on the other side with respect to the first land for locating is located is the second land for potato sensors relative to the first land for potato sensors. It is preferable that it is opposite to the direction in which. According to such a structure, the direction of the loop toward a semiconductor device from a potato sensor can be reversed on the way only by changing the structure of a circuit board. Therefore, since the polarities of the induced voltages can be reversed and canceled each other, the influence of the induced noise can be alleviated. In the present embodiment, the term "paired" in the "second output terminal paired with the first output terminal" means a signal output from the first output terminal and a signal output from the second output terminal. It means generating one signal, for example, a relationship between a first output terminal for outputting a signal on + A and a second output terminal for outputting a signal on -A, and a first output terminal for outputting a signal on + B. And a second output terminal for outputting a signal on -B.

본 발명에서는, 상기 감자 센서에 있어서, 감자막이 형성된 감자 센서측 칩과 상기 제 1 출력 단자 사이의 감자 센서측 제 1 배선 및 상기 감자 센서측 칩과 상기 제 2 출력 단자 사이의 감자 센서측 제 2 배선이 상기 마그넷의 자속과 쇄교함으로써 발생하는 제 1 유도 전압, 상기 복수의 스루홀 중, 상기 제 1 출력 단자에 대응하는 제 1 스루홀 및 상기 제 2 출력 단자에 대응하는 제 2 스루홀에 의해서 상기 양면 기판의 단면 (斷面) 내에서 둘러싸이는 영역과 상기 마그넷의 자속이 쇄교함으로써 발생하는 제 2 유도 전압, 및 상기 반도체 장치에 있어서, 상기 앰프부가 형성된 앰프측 칩과 상기 제 1 출력 단자에 전기적으로 접속하는 제 1 입력 단자 사이의 앰프측 제 1 배선, 및 상기 앰프측 칩과 상기 제 2 출력 단자에 전기적으로 접속하는 제 2 입력 단자 사이의 앰프측 제 2 배선이 상기 마그넷의 자속과 쇄교함으로써 발생하는 제 3 유도 전압은, 어느 하나의 유도 전압과 다른 2 개의 유도 전압이 없어지도록 형성되어 있는 것이 바람직하다. 이러한 구성에 의하면, 유도 전압끼리를 서로 상쇄시키기 때문에, 유도 노이즈의 영향을 완화할 수 있다.In the present invention, in the potato sensor, the potato sensor side first wiring between the potato sensor side chip having the potato film and the first output terminal and the potato sensor side second between the potato sensor side chip and the second output terminal. The first induced voltage generated when the wiring interlinks with the magnetic flux of the magnet, and the first through hole corresponding to the first output terminal and the second through hole corresponding to the second output terminal among the plurality of through holes. A second induced voltage generated by the crossover between the region enclosed in the end face of the double-sided substrate and the magnetic flux of the magnet, and in the semiconductor device, the amplifier side chip and the first output terminal in which the amplifier section is formed. The amplifier-side first wiring between the first input terminals electrically connected, and the second input terminal electrically connected to the amplifier-side chip and the second output terminal. Third inductive voltage to the amplifier side of the second wiring caused by the magnetic flux linkage and the magnet is preferably formed so as not have any of the induced voltage and the other two induced voltages. According to such a structure, since induced voltages cancel each other, the influence of induced noise can be alleviated.

본 발명에 있어서, 상기 회전 중심축선 방향에서 보았을 때, 상기 반도체 장치용 제 1 랜드와 상기 반도체 장치용 제 2 랜드를 연결하는 가상선에 대하여, 상기 제 1 스루홀과 상기 제 2 스루홀을 연결하는 가상선, 및 상기 감자 센서용 제 1 랜드와 상기 감자 센서용 제 2 랜드를 연결하는 가상선 중의 적어도 일방의 가상선이 평행하게 연장되어 있는 구조, 또는, 상기 감자 센서용 제 1 랜드와 상기 감자 센서용 제 2 랜드를 연결하는 가상선에 대하여, 상기 제 1 스루홀과 상기 제 2 스루홀을 연결하는 가상선, 및 상기 반도체 장치용 제 1 랜드와 상기 반도체 장치용 제 2 랜드를 연결하는 가상선 중의 적어도 일방의 가상선이 평행하게 연장되어 있는 구조를 갖고 있는 것이 바람직하다. 이러한 구성에 의하면, 제 1 유도 전압, 제 2 유도 전압 및 제 3 유도 전압 중 적어도 2 개의 유도 전압의 위상을 합할 수 있기 때문에, 유도 전압끼리를 서로 상쇄시키는 데에 적합하다.In the present invention, the first through hole and the second through hole are connected to an imaginary line connecting the first land for the semiconductor device and the second land for the semiconductor device when viewed from the rotation center axis direction. A structure in which at least one virtual line extends in parallel between an imaginary line and an imaginary line connecting the first land for the potato sensor and the second land for the potato sensor, or the first land for the potato sensor and the An imaginary line connecting the first through hole and the second through hole with respect to the imaginary line connecting the second land for the potato sensor, and connecting the first land for the semiconductor device and the second land for the semiconductor device It is preferable that the virtual line has a structure in which at least one virtual line extends in parallel. According to this structure, since the phases of at least two induced voltages of the first induced voltage, the second induced voltage and the third induced voltage can be summed, they are suitable for canceling the induced voltages from each other.

본 발명에 있어서, 상기 감자 센서는, 상기 마그넷의 회전에 수반하여, 90°의 위상차를 갖는 2 상의 신호를 출력하는 구성을 채용할 수 있다.In this invention, the said potato sensor can employ | adopt the structure which outputs the two-phase signal which has a phase difference of 90 degrees with rotation of the said magnet.

본 발명에서는, 일방면측에 감자 센서가 실장되고, 타방면측에 반도체 장치가 실장된 양면 기판을 사용하고, 감자 센서와 반도체 장치는 양면 기판의 스루홀을 통해 전기적으로 접속되어 있다. 이 때문에, 마그넷의 주변에 큰 스페이스를 확보하지 않아도 된다. 또한, 감자 센서와 반도체 장치는 적어도 일부끼리가 양면 기판의 두께 방향에 있어서 겹치는 위치에 배치되며, 또한 스루홀은 감자 센서 및 반도체 장치의 적어도 일방과 겹치는 위치에 형성되어 있다. 따라서, 감자 센서로부터의 출력의 전송 경로가 짧으므로, 감자 센서로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작아, 유도 노이즈의 영향을 완화할 수 있다.In the present invention, a potato sensor is mounted on one side and a semiconductor substrate is mounted on the other side, and the potato sensor and the semiconductor device are electrically connected through the through holes of the double-sided substrate. For this reason, a large space does not need to be secured around the magnet. In addition, at least one portion of the potato sensor and the semiconductor device are disposed at positions overlapping each other in the thickness direction of the double-sided substrate, and the through hole is formed at a position overlapping at least one of the potato sensor and the semiconductor device. Therefore, since the transmission path of the output from the potato sensor is short, the induced noise generated in the transmission path of the output from the potato sensor is small, and the influence of the induced noise can be alleviated.

도 1 은 본 발명을 적용한 자기 센서 장치 (로터리 인코더) 의 구성을 나타내는 설명도이다.
도 2 는 본 발명을 적용한 자기 센서 장치의 전기적 구성을 나타내는 설명도이다.
도 3 은 본 발명을 적용한 자기 센서 장치의 검출 원리를 나타내는 설명도이다.
도 4 는 본 발명을 적용한 자기 센서 장치에 있어서의 감자 센서로부터 앰프부로의 신호 경로의 설명도이다.
도 5 는 본 발명을 적용한 센서 장치에 있어서 유도 전압을 효과적으로 없애기 위한 구성을 나타내는 설명도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing which shows the structure of the magnetic sensor apparatus (rotary encoder) to which this invention is applied.
2 is an explanatory diagram showing an electrical configuration of a magnetic sensor device to which the present invention is applied.
3 is an explanatory diagram showing a detection principle of a magnetic sensor device to which the present invention is applied.
4 is an explanatory diagram of a signal path from a potato sensor to an amplifier in the magnetic sensor device to which the present invention is applied.
5 is an explanatory diagram showing a configuration for effectively removing an induced voltage in the sensor device to which the present invention is applied.

이하, 도면을 참조하여 본 발명을 적용한 센서 장치를 설명한다.Hereinafter, a sensor device to which the present invention is applied will be described with reference to the drawings.

도 1 은, 본 발명을 적용한 자기 센서 장치 (10) (로터리 인코더) 의 구성을 나타내는 설명도이다. 도 2 는, 본 발명을 적용한 자기 센서 장치의 전기적 구성을 나타내는 설명도이다. 도 3 은, 본 발명을 적용한 자기 센서 장치 (10) 의 검출 원리를 나타내는 설명도로, 도 3(a), (b), (c), (d) 는, A 상용의 감자막의 전기적인 접속 구조를 나타내는 설명도, B 상용의 감자막의 전기적인 접속 구조를 나타내는 설명도, 감자 센서 (4) 로부터 출력되는 신호의 설명도, 및 이러한 신호와 회전체 (2) 의 각도 위치 (전기각 (電氣角)) 와의 관계를 나타내는 설명도이다.1 is an explanatory diagram showing a configuration of a magnetic sensor device 10 (rotary encoder) to which the present invention is applied. 2 is an explanatory diagram showing an electrical configuration of a magnetic sensor device to which the present invention is applied. Fig. 3 is an explanatory diagram showing a detection principle of the magnetic sensor device 10 to which the present invention is applied. Figs. 3 (a), 3 (b), 3 (c) and 3 (d) are electrical connections of potato films for commercial use. An explanatory diagram showing a structure, an explanatory diagram showing an electrical connection structure of a commercially available potato film, an explanatory diagram of a signal output from the potato sensor 4, and an angle position of the signal and the rotating body 2 (electric angle ( It is explanatory drawing which shows the relationship with an electron.

도 1 에 나타내는 센서 장치 (10) 는, 고정체 (도시 생략) 에 대한 회전체 (2) 의 축선 둘레 (회전 중심축선 (L) 둘레) 의 회전을 자기적으로 검출하는 장치로, 고정체는 모터 장치의 프레임 등에 고정되고, 회전체 (2) 는 모터 장치의 회전 출력축 등에 연결된 상태로 사용된다. 회전체 (2) 측에는, N 극과 S 극이 둘레 방향에 있어서 1 극씩 착자된 착자면 (21) 을 회전 중심축선 (L) 방향의 일방측을 향하게 한 마그넷 (20) 이 유지되어 있고, 마그넷 (20) 은 회전체 (2) 와 일체로 회전 중심축선 (L) 둘레로 회전한다.The sensor apparatus 10 shown in FIG. 1 is an apparatus which magnetically detects the rotation of the axial periphery (peripheral of the rotation center axis L) with respect to the fixed body (not shown), and the fixed body is It is fixed to a frame of the motor device and the like, and the rotor 2 is used in a state connected to the rotational output shaft of the motor device. On the side of the rotor 2, a magnet 20 having the magnetized surface 21 magnetized by one pole in the circumferential direction of the N pole and the S pole toward one side of the rotation center axis line L direction is held. 20 rotates about the rotation center axis L integrally with the rotating body 2.

도 1 및 도 2 에 나타내는 바와 같이, 고정체측에는, 마그넷 (20) 의 착자면 (21) 에 대하여 회전 중심축선 (L) 방향의 일방측에서 대향하는 감자 센서 (4) 와, 감자 센서 (4) 로부터의 출력을 증폭하는 앰프부 (90) (앰프부 (90(＋A)), 앰프부 (90(－A)), 앰프부 (90(＋B)), 앰프부 (90(－B))) 를 칩 (97) (앰프측 칩) 안에 구비한 반도체 장치 (9) (앰프 IC) 가 형성되어 있다. 본 형태에서는, 반도체 장치 (9) 에 대해서는, 앰프부 (90) (앰프부 (90(＋A), 90(－A), 90(＋B), 90(－B))) 로부터의 출력을 A/D 변환함과 함께, A/D 변환 후의 신호에 기초하여 회전체 (2) 의 회전 각도 위치나 회전 속도 등을 검출하는 신호 처리부 (99) 가 형성되어 있다. 이러한 신호 처리부 (99) 는, 반도체 장치 (9) 에 내장되는 경우도 있다. 또한, 자기 센서 장치 (10) 는, 마그넷 (20) 에 대향하는 위치에, 제 1 홀 소자 (61) 와, 제 1 홀 소자 (61) 에 대하여 둘레 방향에 있어서 기계각으로 90°어긋난 장소에 위치하는 제 2 홀 소자 (62) 를 구비하고 있고, 반도체 장치 (9) 의 내부 또는 반도체 장치 (9) 의 외부에는, 제 1 홀 소자 (61) 에 대한 앰프부 (95) 나, 제 2 홀 소자 (62) 에 대한 앰프부 (96) 가 형성되어 있다.As shown in FIG. 1 and FIG. 2, the potato body 4 and the potato sensor 4 which face the magnetizing surface 21 of the magnet 20 on one side in the direction of the rotational center axis L on the fixed body side. Amplifier section 90 (amplifier section 90 (+ A), amplifier section 90 (-A), amplifier section 90 (+ B), amplifier section 90 (-B) which amplifies the output from the amplifier. ), A semiconductor device 9 (amplifier IC) having a chip 97 (amplifier chip) is formed. In this embodiment, with respect to the semiconductor device 9, the output from the amplifier section 90 (amplifier section 90 (+ A), 90 (-A), 90 (+ B), 90 (-B)) is A /. In addition to the D conversion, a signal processing unit 99 for detecting the rotation angle position, the rotation speed, and the like of the rotating body 2 is formed on the basis of the signal after the A / D conversion. Such a signal processing unit 99 may be incorporated in the semiconductor device 9. In addition, the magnetic sensor device 10 is located at a position opposed to the magnet 20 at a position shifted by 90 degrees at a mechanical angle in the circumferential direction with respect to the first Hall element 61 and the first Hall element 61. The second hole element 62 is positioned, and the amplifier unit 95 with respect to the first hall element 61 and the second hole are provided inside the semiconductor device 9 or outside the semiconductor device 9. An amplifier portion 96 for the element 62 is formed.

감자 센서 (4) 는 센서 IC 로서 구성되어 있고, 칩 (40) (감자 센서측 칩) 안에, 소자 기판 (45) 과, 마그넷 (20) 의 위상에 대하여 서로 90°의 위상차를 갖는 2 상의 감자막 (A 상 (SIN) 의 감자막 및 B 상 (COS) 의 감자막) 을 구비한 자기 저항 소자이다. 이러한 감자 센서 (4) 에 있어서, A 상의 감자막은, 180°의 위상차를 갖고 회전체 (2) 의 이동 검출을 실시하는 ＋A 상 (SIN＋) 의 감자막 (43) 및 －A 상 (SIN-) 의 감자막 (41) 을 구비하고 있고, B 상의 감자막은, 180°의 위상차를 갖고 회전체 (2) 의 이동 검출을 실시하는 ＋B 상 (COS＋) 의 감자막 (44) 및 －B 상 (COS-) 의 감자막 (42) 을 구비하고 있다.The potato sensor 4 is configured as a sensor IC, and has two phase persimmons having a phase difference of 90 ° with respect to the phase of the element substrate 45 and the magnet 20 in the chip 40 (potato sensor side chip). A magnetoresistive element provided with a caption (potato film in phase A (SIN) and potato film in phase B (COS)). In such a potato sensor 4, the potato film on phase A has a phase difference of 180 ° and the potato film 43 on the + A phase (SIN +) and the -A phase (SIN-) for detecting the movement of the rotating body 2. The potato film 41 of the + B phase (COS +) and -B phase (COS) having a phase difference of 180 ° and detecting the movement of the rotating body 2 having a phase difference of 180 °. The potato film 42 of-) is provided.

＋A 상의 감자막 (43) 및 －A 상의 감자막 (41) 은 도 3(a) 에 나타내는 브리지 회로를 구성하고 있고, 일방의 단 (端) 이 전원 단자 (48(Vcc)) 에 접속되고, 타방의 단이 그라운드 단자 (48(GND)) 에 접속되어 있다. ＋A 상의 감자막 (43) 의 중점 위치에는 ＋A 상이 출력되는 출력 단자 (48(＋A)) 가 형성되고, －A 상의 감자막 (41) 의 중점 위치에는 －A 상이 출력되는 출력 단자 (48(－A)) 가 형성되어 있다. 또한, ＋B 상의 감자막 (44) 및 －B 상의 감자막 (42) 도, ＋A 상의 감자막 (43) 및 －A 상의 감자막 (41) 과 마찬가지로 도 3(b) 에 나타내는 브리지 회로를 구성하고 있고, 일방의 단이 전원 단자 (48(Vcc)) 에 접속되고, 타방의 단이 그라운드 단자 (48(GND)) 에 접속되어 있다. ＋B 상의 감자막 (44) 의 중점 위치에는 ＋B 상이 출력되는 출력 단자 (48(＋B)) 가 형성되고, －B 상의 감자막 (42) 의 중점 위치에는 －B 상이 출력되는 출력 단자 (48(－B)) 가 형성되어 있다.The potato film 43 on + A and the potato film 41 on -A constitute the bridge circuit shown in Fig. 3A, and one end is connected to the power supply terminal 48 (Vcc), The other end is connected to the ground terminal 48 (GND). An output terminal 48 (+ A) for outputting the + A phase is formed at the midpoint position of the potato film 43 on the + A phase, and an output terminal 48 (−) which outputs the -A phase at the midpoint position of the potato film 41 on the -A Phase. A)) is formed. In addition, the potato film 44 on + B and the potato film 42 on -B also constitute the bridge circuit shown in FIG. 3 (b) similarly to the potato film 43 on + A and the potato film 41 on -A. One end is connected to the power supply terminal 48 (Vcc), and the other end is connected to the ground terminal 48 (GND). An output terminal 48 (+ B) for outputting the + B phase is formed at the midpoint position of the potato film 44 on the + B phase, and an output terminal 48 (−) which outputs the -B phase at the midpoint position of the potato film 42 on the -B phase. B)) is formed.

이러한 구성의 감자 센서 (4) 는, 도 1 에 나타내는 바와 같이 마그넷 (20) 의 회전 중심축선 (L) 상에 배치되어 있고, 마그넷 (20) 의 착자 경계 부분에 회전 중심축선 (L) 방향에서 대향하고 있다. 이 때문에, 감자 센서 (4) 의 감자막 (41 ∼ 44) 은, 각 감자막 (41 ∼ 44) 의 저항값의 포화 감도 영역 이상의 자계 강도에서, 착자면 (21) 의 면내 방향에서 방향이 변화하는 회전 자계를 검출할 수 있다. 즉, 착자 경계선 부분에서는, 각 감자막 (41 ∼ 44) 의 저항값의 포화 감도 영역 이상의 자계 강도에서 면내 방향의 방향이 변화하는 회전 자계가 발생한다. 여기서 포화 감도 영역이란, 일반적으로 저항값 변화량 (k) 이, 자계 강도 (H) 와 근사적으로 「k∝H2」의 식으로 나타낼 수 있는 영역 이외의 영역을 말한다. 또한, 포화 감도 영역 이상의 자계 강도에서 회전 자계 (자기 벡터의 회전) 의 방향을 검출할 때의 원리는, 감자막 (41 ∼ 44) 에 통전시킨 상태로, 저항값이 포화되는 자계 강도를 인가했을 때, 자계와 전류 방향이 이루는 각도 (θ) 와 감자막 (41 ∼ 44) 의 저항값 (R) 사이에는, 하기 식 The potato sensor 4 of such a structure is arrange | positioned on the rotation center axis line L of the magnet 20, as shown in FIG. 1, and in the rotation center axis line L direction to the magnetization boundary part of the magnet 20. As shown in FIG. It is facing. For this reason, the potato films 41-44 of the potato sensor 4 change a direction in the in-plane direction of the magnetizing surface 21 by the magnetic field intensity more than the saturation sensitivity area | region of the resistance value of each potato film 41-44. The rotating magnetic field can be detected. That is, in the magnetization boundary portion, a rotating magnetic field in which the direction in the in-plane direction changes in the magnetic field strength above the saturation sensitivity region of the resistance values of the potato films 41 to 44 is generated. Here, the saturation sensitivity region generally refers to a region other than the region where the resistance value change amount k can be expressed by the formula of "k∝H 2 " approximately with the magnetic field strength H. Moreover, the principle at the time of detecting the direction of a rotating magnetic field (rotation of a magnetic vector) in the magnetic field strength of saturation sensitivity area | region or more was made to apply the magnetic field intensity which saturates resistance value in the state which energized the potato films 41-44. At this time, between the angle θ formed between the magnetic field and the current direction and the resistance value R of the potato films 41 to 44, the following equation is obtained.

R = R0－k×sin2θ R = R0-k × sin2θ

R0 : 무자계 중에서의 저항값 R0: Resistance value in the magnetic field

k : 저항값 변화량 (포화 감도 영역 이상일 때에는 정수 (定數))k: change in resistance value (constant when above the saturation sensitivity range)

으로 나타내는 관계가 있는 것을 이용하는 것이다. 이러한 원리에 기초하여 회전 자계를 검출하면, 각도 (θ) 가 변화하면 저항값 (R) 이 정현파를 따라서 변화하기 때문에, 파형 품질이 높은 A 상 출력 및 B 상 출력을 얻을 수 있다.It is to use the thing which has a relation shown by. On the basis of this principle, when the rotating magnetic field is detected, the resistance value R changes along the sinusoidal wave when the angle θ changes, so that the A-phase output and the B-phase output with high waveform quality can be obtained.

본 형태의 자기 센서 장치 (10) 에 있어서는, 감자 센서 (4) 로부터 출력되는 정현파 신호 (sin, cos) 에 보간 처리나 각종 연산 처리를 행하는 신호 처리를 실시하는 신호 처리부 (99) 가 형성되어 있고, 감자 센서 (4), 제 1 홀 소자 (61), 및 제 2 홀 소자 (62) 로부터의 출력에 기초하여, 고정체에 대한 회전체 (2) 의 회전 각도 위치가 구해진다.In the magnetic sensor device 10 of this embodiment, a signal processing unit 99 is provided which performs signal processing for performing interpolation processing or various arithmetic operations on the sinusoidal signals sin and cos output from the potato sensor 4. , Based on the output from the potato sensor 4, the first Hall element 61, and the second Hall element 62, the rotation angle position of the rotating body 2 with respect to the stationary body is determined.

보다 구체적으로는, 로터리 인코더에 있어서, 회전체 (2) 가 1 회전하면, 감자 센서 (4) (자기 저항 소자) 로부터는, 도 3(c) 에 나타내는 정현파 신호 (sin, cos) 가 2 주기분 출력된다. 따라서, 정현파 신호 (sin, cos) 를 앰프부 (90) (앰프부 (90(＋A), 90(－A), 90(＋B), 90(－B))) 에 의해 증폭한 후, 신호 처리부 (99) 에 있어서, 도 3(d) 에 나타내는 리사주도(圖)를 구하여, 정현파 신호 (sin, cos) 로부터 θ = tan-1 (sin/cos) 를 구하면, 회전 출력축의 각도 위치 (θ) 를 알 수 있다. 또한, 본 형태에서는, 마그넷 (20) 의 중심에서 보아 90°어긋난 위치에 제 1 홀 소자 (61) 및 제 2 홀 소자 (62) 가 배치되어 있다. 이 때문에, 제 1 홀 소자 (61) 및 제 2 홀 소자 (62) 의 출력의 조합에 의해, 현재 위치가 정현파 신호 (sin, cos) 의 어느 구간에 위치하는지를 알 수 있다. 따라서, 로터리 인코더는, 감자 센서 (4) 에서의 검출 결과, 제 1 홀 소자 (61) 에서의 검출 결과, 및 제 2 홀 소자 (62) 에서의 검출 결과에 기초하여 회전체 (2) 의 절대 각도 위치 정보를 생성할 수 있고, 앱솔루트 동작을 실시할 수 있다.More specifically, in the rotary encoder, when the rotating body 2 rotates once, the sine wave signal sin, cos shown in FIG. 3 (c) is two cycles from the potato sensor 4 (magnetic resistance element). Minutes are output. Therefore, after amplifying the sinusoidal signals sin, cos by the amplifier section 90 (amplifier section 90 (+ A), 90 (-A), 90 (+ B), 90 (-B)), the signal processing section In (99), if the Lissajudo degree shown in Fig. 3 (d) is obtained and θ = tan −1 (sin / cos) is obtained from the sinusoidal signals (sin, cos), the angular position (θ) of the rotational output shaft is obtained. It can be seen. In addition, in this embodiment, the 1st Hall element 61 and the 2nd Hall element 62 are arrange | positioned in the position shifted by 90 degree from the center of the magnet 20. As shown in FIG. For this reason, the combination of the output of the 1st hall element 61 and the 2nd hall element 62 can know which section of the sine wave signal sin, cos is present position. Therefore, the rotary encoder is based on the detection result in the potato sensor 4, the detection result in the first Hall element 61, and the detection result in the second Hall element 62. Angular position information can be generated and an absolute operation can be performed.

(감자 센서 (4) 로부터 앰프부 (90) 로의 신호 경로의 구성) (Configuration of Signal Path from Potato Sensor 4 to Amplifier Unit 90)

도 4 는, 본 발명을 적용한 자기 센서 장치 (10) 에 있어서의 감자 센서 (4) 로부터 앰프부 (90) 로의 신호 경로의 설명도로, 도 4(a), (b) 는, 양면 기판 (5) (회로 기판) 에 대한 감자 센서 (4) 및 반도체 장치 (9) 의 실장 구조를 나타내는 설명도, 및 양면 기판 (5) (회로 기판) 의 배선 패턴 등을 나타내는 설명도이다. 또, 도 4(b) 에는 배선 패턴 중, 본 발명에 관한 배선 패턴만을 나타내고 있다. 또한, 도 4(b) 에서는, 양면 기판 (5) 의 일방면 (501) 에 형성된 배선 패턴을 실선으로 나타내고, 양면 기판 (5) 의 타방면 (502) 에 형성된 배선 패턴을 1 점 쇄선으로 나타내고 있다. 또한, 도 4(b) 에서는, 감자 센서 (4) 를 점선으로 나타내고, 반도체 장치 (9) 를 2 점 쇄선으로 나타내고 있다.4 is an explanatory diagram of a signal path from the potato sensor 4 to the amplifier unit 90 in the magnetic sensor device 10 to which the present invention is applied, and FIGS. 4A and 4B are double-sided substrates 5. Explanatory drawing which shows the mounting structure of the potato sensor 4 and the semiconductor device 9 with respect to the (circuit board), and explanatory drawing which shows the wiring pattern etc. of the double-sided board | substrate 5 (circuit board). 4B, only the wiring pattern according to the present invention is shown among the wiring patterns. In addition, in FIG.4 (b), the wiring pattern formed in the one side 501 of the double-sided board | substrate 5 is shown by the solid line, and the wiring pattern formed in the other side 502 of the double-sided board | substrate 5 is shown by the dashed-dotted line. . In addition, in FIG.4 (b), the potato sensor 4 is shown by the dotted line, and the semiconductor device 9 is shown by the dashed-dotted line.

도 2 및 도 4(a) 에 나타내는 바와 같이, 본 형태의 자기 센서 장치 (10) 에 있어서, 감자 센서 (4) 는, 칩 (40) 과, 칩 (40) 에 전기적으로 접속된 복수의 출력 단자 (48(＋A), 48(－A), 48(＋B), 48(－B)) 를 구비하고 있고, 칩 (40) 과 출력 단자 (48(＋A), 48(－A), 48(＋B), 48(－B)) 는, 감자 센서측 배선 (47(＋A), 47(－A), 47(＋B), 47(－B)) 에 의해서 전기적으로 접속되어 있다.As shown to FIG.2 and FIG.4 (a), in the magnetic sensor apparatus 10 of this form, the potato sensor 4 is the chip 40 and the some output electrically connected to the chip 40. As shown in FIG. Terminals 48 (+ A), 48 (-A), 48 (+ B), and 48 (-B) are provided, and the chip 40 and the output terminals (48 (+ A), 48 (-A), 48 ( + B) and 48 (-B) are electrically connected by potato sensor side wiring 47 (+ A), 47 (-A), 47 (+ B), and 47 (-B).

이러한 구성의 감자 센서 (4) 에 있어서, 본 발명에 있어서의 「제 1 출력 단자」「제 2 출력 단자」「감자 센서측 제 1 배선」 및 「감자 센서측 제 2 배선」은, 다음과 같이 대응한다.In the potato sensor 4 having such a configuration, the "first output terminal", "second output terminal", "potato sensor side first wiring" and "potato sensor side second wiring" in the present invention are as follows. Corresponds.

A 상용 A Commercial

감자 센서 (4) 의 제 1 출력 단자 = 출력 단자 (48(＋A)) First output terminal of the potato sensor 4 = output terminal 48 (+ A)

감자 센서 (4) 의 제 2 출력 단자 = 출력 단자 (48(－A)) Second output terminal of the potato sensor 4 = output terminal 48 (-A)

감자 센서측 제 1 배선 = 감자 센서측 배선 (47(＋A)) Potato sensor side first wiring = potato sensor side wiring (47 (+ A))

감자 센서측 제 2 배선 = 감자 센서측 배선 (47(－A)) Potato sensor side second wiring = Potato sensor side wiring (47 (-A))

B 상용 B commercial

감자 센서 (4) 의 제 1 출력 단자 = 출력 단자 (48(＋B)) First output terminal of the potato sensor 4 = output terminal 48 (+ B)

감자 센서 (4) 의 제 2 출력 단자 = 출력 단자 (48(－B)) Second output terminal of the potato sensor 4 = output terminal 48 (-B)

감자 센서측 제 1 배선 = 감자 센서측 배선 (47(＋B)) Potato sensor side first wiring = potato sensor side wiring (47 (+ B))

감자 센서측 제 2 배선 = 감자 센서측 배선 (47(－B))Potato sensor side second wiring = Potato sensor side wiring (47 (-B))

또한, 반도체 장치 (9) 는, 앰프부 (90) (앰프부 (90(＋A), 90(－A), 90(＋B), 90(－B))) 를 구비한 칩 (97) 과, 칩 (97) 에 전기적으로 접속된 복수의 입력 단자 (98(＋A), 98(－A), 98(＋B), 98(－B)) 를 구비하고 있고, 칩 (97) 과 입력 단자 (98(＋A), 98(－A), 98(＋B), 98(－B)) 는, 앰프측 배선 (93(＋A), 93(－A), 93(＋B), 93(－B)) 에 의해 전기적으로 접속되어 있다.In addition, the semiconductor device 9 includes a chip 97 provided with an amplifier section 90 (amplifier section 90 (+ A), 90 (-A), 90 (+ B), 90 (-B)); A plurality of input terminals 98 (+ A), 98 (-A), 98 (+ B), 98 (-B) electrically connected to the chip 97, and the chip 97 and the input terminal 98 (+ A), 98 (-A), 98 (+ B), 98 (-B)) are connected to the amplifier side wiring (93 (+ A), 93 (-A), 93 (+ B), 93 (-B)). It is electrically connected by.

이러한 구성의 반도체 장치 (9) 에 있어서, 본 발명에 있어서의 「제 1 입력 단자」「제 2 입력 단자」「앰프측 제 1 배선」 및 「앰프측 제 2 배선」은, 다음과 같이 대응한다.In the semiconductor device 9 having such a configuration, the "first input terminal", "second input terminal", "amplifier-side first wiring" and "amplifier-side second wiring" in the present invention correspond as follows. .

A 상용 A Commercial

반도체 장치 (9) 의 제 1 입력 단자 = 입력 단자 (98(＋A)) First input terminal of the semiconductor device 9 = input terminal 98 (+ A)

반도체 장치 (9) 의 제 2 입력 단자 = 입력 단자 (98(－A)) Second input terminal of the semiconductor device 9 = input terminal 98 (-A)

앰프측 제 1 배선 = 앰프측 배선 (93(＋A) Amplifier side first wiring = Amplifier side wiring (93 (+ A)

앰프측 제 2 배선 = 앰프측 배선 (93(－A) Amplifier side 2nd wiring = Amplifier side wiring (93 (-A)

B 상용 B commercial

반도체 장치 (9) 의 제 1 입력 단자 = 입력 단자 (98(＋B))First input terminal of the semiconductor device 9 = input terminal 98 (+ B)

반도체 장치 (9) 의 제 2 입력 단자 = 입력 단자 (98(－B)) Second input terminal of the semiconductor device 9 = input terminal 98 (-B)

앰프측 제 1 배선 = 앰프측 배선 (93(＋B)) Amplifier side first wiring = Amplifier side wiring (93 (+ B))

앰프측 제 2 배선 = 앰프측 배선 (93(－B))Amplifier Side 2nd Wiring = Amplifier Side Wiring (93 (-B))

본 형태에서는, 감자 센서 (4) 와 반도체 장치 (9) 를 전기적으로 접속하는 데 있어서, 양면 기판 (5) 이 사용되고 있다. 구체적으로는, 양면 기판 (5) 의 일방면 (501) 측에는 감자 센서 (4) 가 실장되고, 타방면 (502) 측에는 반도체 장치 (9) 가 실장되어 있고, 양면 기판 (5) 은, 두께 방향 (화살표 T 로 나타내는 방향) 을 마그넷 (20) 의 회전 중심축선 (L) 방향을 향하게 하고 있다.In this embodiment, in electrically connecting the potato sensor 4 and the semiconductor device 9, the double-sided board | substrate 5 is used. Specifically, the potato sensor 4 is mounted on one side 501 side of the double-sided substrate 5, the semiconductor device 9 is mounted on the other side 502 side, and the double-sided substrate 5 has a thickness direction ( The direction indicated by the arrow T is directed toward the rotation center axis line L of the magnet 20.

감자 센서 (4) 와 반도체 장치 (9) 는, 적어도 일부끼리가 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 배치되어 있다. 또한, 감자 센서 (4) 및 반도체 장치 (9) 는, 일방을 양면 기판 (5) 의 두께 방향으로 평행 투영시킨 영역의 내측에 위치하도록 배치되어 있다. 본 형태에서는, 반도체 장치 (9) 의 평면 사이즈는 감자 센서 (4) 의 평면 사이즈보다 커, 감자 센서 (4) 는, 반도체 장치 (9) 를 양면 기판 (5) 의 두께 방향으로 평행 투영시킨 영역의 내측에 위치하도록 배치되어 있다. 또, 감자 센서 (4) 의 평면 사이즈가 반도체 장치 (9) 의 평면 사이즈보다 큰 경우도 있으며, 이 경우, 반도체 장치 (9) 는, 감자 센서 (4) 를 양면 기판 (5) 의 두께 방향으로 평행 투영시킨 영역의 내측에 배치되게 된다. 여기서 양면 기판 (5) 은, 감자 센서 (4) 의 중심 (칩 (40)) 및 반도체 장치 (9) 의 중심 (칩 (97)) 이 회전 중심축선 (L) 상에 위치하도록 배치되어 있다.The potato sensor 4 and the semiconductor device 9 are arrange | positioned in the position which at least one part overlaps in the thickness direction of the double-sided board 5. In addition, the potato sensor 4 and the semiconductor device 9 are arrange | positioned so that it may be located inside the area | region where one was projected in parallel in the thickness direction of the double-sided board | substrate 5. In this embodiment, the plane size of the semiconductor device 9 is larger than the plane size of the potato sensor 4, and the potato sensor 4 is an area in which the semiconductor device 9 is projected in parallel in the thickness direction of the double-sided substrate 5. It is arrange | positioned so that it may be located inward. In addition, the plane size of the potato sensor 4 may be larger than the plane size of the semiconductor device 9. In this case, the semiconductor device 9 moves the potato sensor 4 in the thickness direction of the double-sided substrate 5. It is arrange | positioned inside the area projected in parallel. Here, the double-sided board | substrate 5 is arrange | positioned so that the center (chip 40) of the potato sensor 4 and the center (chip 97) of the semiconductor device 9 may be located on the rotation center axis line L. As shown in FIG.

이와 같이 구성한 센서 장치 (10) 에 있어서, 감자 센서 (4) 와 반도체 장치 (9) 는, 양면 기판 (5) 에 형성된 복수의 스루홀 (50) 을 통해 전기적으로 접속되어 있다. 또한, 복수의 스루홀 (50) 은, 감자 센서 (4) 및 반도체 장치 (9) 의 적어도 일방과 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 형성되어 있다. 본 형태에 있어서, 복수의 스루홀 (50) 은, 감자 센서 (4) 와 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 형성되어 있다. 이 때문에, 복수의 스루홀 (50) 은, 감자 센서 (4) 및 반도체 장치 (9) 의 쌍방과 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 형성되어 있다.In the sensor device 10 configured as described above, the potato sensor 4 and the semiconductor device 9 are electrically connected through a plurality of through holes 50 formed in the double-sided substrate 5. The plurality of through holes 50 are formed at positions overlapping at least one of the potato sensor 4 and the semiconductor device 9 in the thickness direction of the double-sided substrate 5. In this embodiment, the plurality of through holes 50 are formed at positions overlapping in the thickness direction of the potato sensor 4 and the double-sided substrate 5. For this reason, the some through hole 50 is formed in the position which overlaps both the potato sensor 4 and the semiconductor device 9 in the thickness direction of the double-sided board | substrate 5. As shown in FIG.

(양면 기판 (5) 의 상세 구성) (Detailed Configuration of the Double-Sided Substrate 5)

이하, 도 2 및 도 4(a), (b) 를 참조하여, 양면 기판 (5) 의 랜드나 배선 등을 설명한다. 양면 기판 (5) 은, 페놀 기판이나 유리-에폭시 기판 등의 기판 본체의 일방면 (501) 에, 감자 센서 (4) 가 실장되는 복수의 랜드 (51) 와, 랜드 (51) 로부터 연장되는 복수의 배선 (52) 이 형성되어 있고, 복수의 배선 (52) 각각의 선단부에 스루홀 (50) 이 형성되어 있다.Hereinafter, with reference to FIG. 2 and FIG. 4 (a), (b), the land, wiring, etc. of the double-sided board 5 are demonstrated. The double-sided substrate 5 includes a plurality of lands 51 on which the potato sensor 4 is mounted, and a plurality of lands extending from the land 51 on one surface 501 of a substrate body such as a phenol substrate or a glass-epoxy substrate. Wiring 52 is formed, and a through hole 50 is formed at each tip of each of the plurality of wirings 52.

본 형태에 있어서, 복수의 랜드 (51) 에는, 감자 센서 (4) 의 전원 단자 (48(Vcc)) 가 실장되는 전원 단자용의 랜드 (51(Vcc)) 와, 감자 센서 (4) 의 그라운드 단자 (48(GND)) 가 실장되는 그라운드 단자용의 랜드 (51(GND)) 가 포함되어 있다. 또한, 복수의 랜드 (51) 에는, 감자 센서 (4) 의 출력 단자 (48(＋A)) 가 실장되는 ＋A 상용의 랜드 (51(＋A)) 와, 감자 센서 (4) 의 출력 단자 (48(－A)) 가 실장되는 －A 상용의 랜드 (51(－A)) 와, 감자 센서 (4) 의 출력 단자 (48(＋B)) 가 실장되는 ＋B 상용의 랜드 (51(＋B)) 와, 감자 센서 (4) 의 출력 단자 (48(－B)) 가 실장되는 －B 상용의 랜드 (51(－B)) 가 포함되어 있다.In this embodiment, the lands 51 (Vcc) for the power supply terminals, on which the power supply terminals 48 (Vcc) of the potato sensor 4 are mounted, are grounded on the plurality of lands 51. A land 51 (GND) for a ground terminal on which the terminal 48 (GND) is mounted is included. In addition, the land 51 (+ A) of + A commercial use in which the output terminal 48 (+ A) of the potato sensor 4 is mounted in the plurality of lands 51, and the output terminal 48 (of the potato sensor 4). -A commercial land 51 (-A) on which -A)) is mounted, + B commercial land 51 (+ B) on which output terminal 48 (+ B) of potato sensor 4 is mounted, A -B commercial land 51 (-B) on which the output terminal 48 (-B) of the potato sensor 4 is mounted is included.

복수의 배선 (52) 에는, 감자 센서 (4) 의 전원 단자 (48(Vcc)) 가 전기적으로 접속되는 전원 단자용의 배선 (52(Vcc)) 과, 감자 센서 (4) 의 그라운드 단자 (48(GND)) 가 전기적으로 접속되는 그라운드 단자용의 배선 (52(GND)) 이 포함되어 있다. 또한, 복수의 배선 (52) 에는, 감자 센서 (4) 의 출력 단자 (48(＋A)) 가 전기적으로 접속되는 ＋A 상용의 배선 (52(＋A)) 과, 감자 센서 (4) 의 출력 단자 (48(－A)) 가 전기적으로 접속되는 －A 상용의 배선 (52(－A)) 과, 감자 센서 (4) 의 출력 단자 (48(＋B)) 가 전기적으로 접속되는 ＋B 상용의 배선 (52(＋B)) 과, 감자 센서 (4) 의 출력 단자 (48(－B)) 가 전기적으로 접속되는 －B 상용의 배선 (52(－B)) 이 포함되어 있다.The plurality of wirings 52 include wiring 52 (Vcc) for a power supply terminal to which the power supply terminal 48 (Vcc) of the potato sensor 4 is electrically connected, and the ground terminal 48 of the potato sensor 4. A wiring 52 (GND) for a ground terminal to which (GND) is electrically connected is included. Moreover, + A commercial wiring 52 (+ A) to which the output terminal 48 (+ A) of the potato sensor 4 is electrically connected to the some wiring 52, and the output terminal of the potato sensor 4 ( -A commercial wiring 52 (-A) to which 48 (-A)) is electrically connected, and + B commercial wiring 52 to which output terminal 48 (+ B) of the potato sensor 4 is electrically connected. (+ B)) and -B commercial wiring 52 (-B) to which the output terminal 48 (-B) of the potato sensor 4 is electrically connected is included.

복수의 스루홀 (50) 에는, 감자 센서 (4) 의 전원 단자 (48(Vcc)) 가 전기적으로 접속되는 전원 단자용의 스루홀 (50(Vcc)) 과, 감자 센서 (4) 의 그라운드 단자 (48(GND))) 가 전기적으로 접속되는 그라운드 단자용의 스루홀 (50(GND)) 이 포함되어 있다. 또한, 복수의 스루홀 (50) 에는, 감자 센서 (4) 의 출력 단자 (48(＋A)) 가 전기적으로 접속되는 ＋A 상용의 스루홀 (50(＋A)) 과, 감자 센서 (4) 의 출력 단자 (48(－A)) 가 전기적으로 접속되는 －A 상용의 스루홀 (50(－A)) 과, 감자 센서 (4) 의 출력 단자 (48(＋B)) 가 전기적으로 접속되는 ＋B 상용의 스루홀 (50(＋B)) 과, 감자 센서 (4) 의 출력 단자 (48(－B)) 가 전기적으로 접속되는 －B 상용의 스루홀 (50(－B)) 이 포함되어 있다.Through holes 50 (Vcc) for the power supply terminal to which the power supply terminal 48 (Vcc) of the potato sensor 4 is electrically connected to the plurality of through holes 50, and the ground terminal of the potato sensor 4, respectively. A through hole 50 (GND) for a ground terminal to which 48 (GND) is electrically connected is included. In addition, the + A commercial through hole 50 (+ A) to which the output terminal 48 (+ A) of the potato sensor 4 is electrically connected to the plurality of through holes 50, and the output of the potato sensor 4 are provided. -A commercial through-hole 50 (-A) to which terminal 48 (-A) is electrically connected and + B commercial to which output terminal 48 (+ B) of potato sensor 4 is electrically connected The through-hole 50 (-B) of the -B commodity to which the through hole 50 (+ B) and the output terminal 48 (-B) of the potato sensor 4 are electrically connected is included.

또한, 양면 기판 (5) 의 타방면 (502) 에는, 반도체 장치 (9) 가 실장되는 복수의 랜드 (53) 와, 랜드 (53) 로부터 연장되는 복수의 배선 (54) 이 형성되어 있다. 복수의 배선 (54) 의 선단부는 일 대 일의 관계를 갖고 복수의 배선 (52) 의 각각의 선단부에 겹쳐 있고, 이러한 겹침 부분에 스루홀 (50) 이 형성되어 있다.In addition, a plurality of lands 53 on which the semiconductor device 9 is mounted and a plurality of wirings 54 extending from the lands 53 are formed on the other side 502 of the double-sided substrate 5. The tip portions of the plurality of wirings 54 have a one-to-one relationship and overlap each tip portion of the plurality of wirings 52, and a through hole 50 is formed in this overlapping portion.

복수의 랜드 (53) 에는, 감자 센서 (4) 의 출력 단자 (48(＋A)) 에 대응하는 ＋A 상용의 랜드 (53(＋A)) 와, 감자 센서 (4) 의 출력 단자 (48(－A)) 에 대응하는 －A 상용의 랜드 (53(－A)) 와, 감자 센서 (4) 의 출력 단자 (48(＋B)) 에 대응하는 ＋B 상용의 랜드 (53(＋B)) 와, 감자 센서 (4) 의 출력 단자 (48(－B)) 에 대응하는 －B 상용의 랜드 (53(－B)) 가 포함되어 있다. 이러한 랜드 (53) 중, 랜드 (53(＋A)) 에는 반도체 장치 (9) 의 앰프부 (90(＋A)) 에 전기적으로 접속하는 입력 단자 (98(＋A)) 가 실장되고, 랜드 (53(－A)) 에는 반도체 장치 (9) 의 앰프부 (90(－A)) 에 전기적으로 접속하는 입력 단자 (98(－A)) 가 실장되고, 랜드 (53(＋B)) 에는 반도체 장치 (9) 의 앰프부 (90(＋B)) 에 전기적으로 접속하는 입력 단자 (98(＋B)) 가 실장되고, 랜드 (53(－B)) 에는 반도체 장치 (9) 의 앰프부 (90(－B)) 에 전기적으로 접속하는 입력 단자 (98(－B)) 가 실장되어 있다.In the plurality of lands 53, a + A commercial land 53 (+ A) corresponding to the output terminal 48 (+ A) of the potato sensor 4 and an output terminal 48 (-A) of the potato sensor 4 are provided. -A commercial land 53 (-A) corresponding to)), + B commercial land 53 (+ B) corresponding to output terminal 48 (+ B) of potato sensor 4, and potato sensor A -B commercial land 53 (-B) corresponding to the output terminal 48 (-B) of (4) is included. Of the lands 53, an input terminal 98 (+ A) electrically connected to the amplifier portion 90 (+ A) of the semiconductor device 9 is mounted on the land 53 (+ A), and the land 53 ( -A)) is mounted with an input terminal 98 (-A) electrically connected to the amplifier section 90 (-A) of the semiconductor device 9, and a semiconductor device 9 in the land 53 (+ B). The input terminal 98 (+ B) electrically connected to the amplifier section 90 (+ B) of the amplifier) is mounted, and the amplifier section 90 (-B) of the semiconductor device 9 is mounted on the land 53 (-B). ), An input terminal 98 (-B) is electrically mounted.

복수의 배선 (54) 에는, 감자 센서 (4) 의 출력 단자 (48(＋A)) 에 대응하는 ＋A 상용의 배선 (54(＋A)) 과, 감자 센서 (4) 의 출력 단자 (48(－A)) 에 대응하는 －A 상용의 배선 (54(－A)) 과, 감자 센서 (4) 의 출력 단자 (48(＋B)) 에 대응하는 ＋B 상용의 배선 (54(＋B)) 과, 감자 센서 (4) 의 출력 단자 (48(－B)) 에 대응하는 －B 상용의 배선 (54(－B)) 이 포함되어 있다. 이러한 배선 (54) 중, 배선 (54(＋A)) 과 배선 (52(＋A)) 의 겹침 부분에는 스루홀 (50(＋A)) 이 형성되고, 배선 (54(－A)) 과 배선 (52(－A)) 의 겹침 부분에는 스루홀 (50(－A)) 이 형성되고, 배선 (54(＋B)) 과 배선 (52(＋B)) 의 겹침 부분에는 스루홀 (50(＋B)) 이 형성되고, 배선 (54(－B)) 과 배선 (52(－B)) 의 겹침 부분에는 스루홀 (50(－B)) 이 형성되어 있다.The plurality of wirings 54 include + A commercial wiring 54 (+ A) corresponding to the output terminal 48 (+ A) of the potato sensor 4 and an output terminal 48 (-A) of the potato sensor 4. -A commercial wiring 54 (-A) corresponding to)), + B commercial wiring 54 (+ B) corresponding to output terminal 48 (+ B) of potato sensor 4, and potato sensor The -B commercial wiring 54 (-B) corresponding to the output terminal 48 (-B) of (4) is included. In the wiring 54, a through hole 50 (+ A) is formed in an overlapping portion of the wiring 54 (+ A) and the wiring 52 (+ A), and the wiring 54 (-A) and the wiring 52 Through hole 50 (-A) is formed in the overlapping part of (-A)), and through hole (50 (+ B)) is formed in the overlapping part of wiring 54 (+ B) and wiring 52 (+ B). The through hole 50 (-B) is formed in the overlapped portion of the wiring 54 (-B) and the wiring 52 (-B).

또, 양면 기판 (5) 의 타방면 (502) 에서는, 감자 센서 (4) 의 전원 단자 (48(Vcc)) 가 접속되는 랜드 (55(Vcc)) 및 감자 센서 (4) 의 그라운드 단자 (48(GND)) 가 접속되는 랜드 (55(GND)) 가, 다른 랜드 (53) 로부터 이간되어 스루홀 (50(Vcc)) 및 스루홀 (50(GND)) 과 겹치는 위치에만 형성되어 있다.On the other side 502 of the double-sided board 5, the land 55 (Vcc) to which the power supply terminal 48 (Vcc) of the potato sensor 4 is connected and the ground terminal 48 (of the potato sensor 4) are connected. The land 55 (GND) to which the GND) is connected is formed only at a position spaced apart from the other land 53 to overlap the through hole 50 (Vcc) and the through hole 50 (GND).

이와 같이 구성한 센서 장치 (10) 에 있어서, 본 발명에 있어서의 「감자 센서용 제 1 랜드」 및 「감자 센서용 제 2 랜드」는 다음과 같이 대응한다.In the sensor device 10 configured as described above, the "first land for potato sensor" and "second land for potato sensor" in the present invention correspond as follows.

A 상용A Commercial

감자 센서용 제 1 랜드 = 랜드 (51(＋A)) First land for potato sensor = land (51 (+ A))

감자 센서용 제 2 랜드 = 랜드 (51(－A)) Second land for potato sensor = land (51 (-A))

B 상용 B commercial

감자 센서용 제 1 랜드 = 랜드 (51(＋B)) First land for potato sensor = land (51 (+ B))

감자 센서용 제 2 랜드 = 랜드 (51(－B))Second land for potato sensor = land (51 (-B))

또한, 본 발명에 있어서의 「제 1 스루홀」 및 「제 2 스루홀」은 다음과 같이 대응한다.In addition, the "first through hole" and the "second through hole" in the present invention correspond as follows.

A 상용 A Commercial

제 1 스루홀 = 스루홀 (50(＋A)) First through hole = through hole (50 (+ A))

제 2 스루홀 = 스루홀 (50(－A)) Second Through Hole = Through Hole (50 (-A))

B 상용 B commercial

제 1 스루홀 = 스루홀 (50(＋B)) First through hole = through hole (50 (+ B))

제 2 스루홀 = 스루홀 (50(－B))Second Through Hole = Through Hole (50 (-B))

또한, 본 발명에 있어서의 「반도체 장치용 제 1 랜드」 및 「반도체 장치용 제 2 랜드」는 다음과 같이 대응한다.In addition, "the 1st land for semiconductor devices" and "the 2nd land for semiconductor devices" in this invention respond | correspond as follows.

A 상용 A Commercial

반도체 장치용 제 1 랜드 = 랜드 (53(＋A)) First land for semiconductor device = land (53 (+ A))

반도체 장치용 제 2 랜드 = 랜드 (53(－A)) Second land for semiconductor device = land (53 (-A))

B 상용 B commercial

반도체 장치용 제 1 랜드 = 랜드 (53(＋B)) First land for semiconductor device = land (53 (+ B))

반도체 장치용 제 2 랜드 = 랜드 (53(－B))Second land for semiconductor device = land (53 (-B))

(A 상에 있어서의 유도 전압 대책) (Induction voltage measures in A phase)

도 5 는, 본 발명을 적용한 센서 장치 (10) 에 있어서 유도 전압을 효과적으로 없애기 위한 구성을 나타내는 설명도이다.5 is an explanatory diagram showing a configuration for effectively removing an induced voltage in the sensor device 10 to which the present invention is applied.

이와 같이 구성한 센서 장치 (10) 에 사용한 양면 기판 (5) 에 있어서, 일방면 (501) 측에서 감자 센서 (4) 의 제 1 출력 단자 (출력 단자 (48(＋A))) 가 전기적으로 접속되는 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와, 일방면 (501) 측에서 감자 센서 (4) 에 있어서 제 1 출력 단자 (출력 단자 (48(＋A))) 와 쌍을 이루는 제 2 출력 단자 (출력 단자 (48(－A))) 가 전기적으로 접속되는 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선이 연장되는 방향에 있어서, 타방면 (502) 측에서 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 에 전기적으로 접속하는 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 에 대하여 타방면 (502) 측에서 감자 센서용 제 2 랜드 (랜드 (51(－A))) 에 전기적으로 접속하는 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 가 위치하는 방향은, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 에 대하여 감자 센서용 제 2 랜드 (랜드 (51(－A))) 가 위치하는 방향과 반대이다.In the double-sided board | substrate 5 used for the sensor apparatus 10 comprised in this way, the 1st output terminal (output terminal 48 (+ A)) of the potato sensor 4 is electrically connected by the one surface 501 side. A pair of first lands (land 51 (+ A)) for the potato sensor and a first output terminal (output terminal 48 (+ A)) in the potato sensor 4 on one side 501 side. The other side 502 in the direction in which the virtual line connecting the second land (land 51 (-A)) for the potato sensor to which the two output terminals (output terminal 48 (-A)) are electrically connected extends. On the other side 502 with respect to the first land (land (53 (+ A)) for semiconductor devices) electrically connected to the first land (land (51 (+ A))) for the potato sensor on the side) The direction in which the second land (land 53 (-A)) for semiconductor devices electrically connected to the two lands (land 51 (-A)) is located is the first land (land 51 for potato sensor). (+ A))) is opposite to the direction in which the second land (land 51 (-A)) for potato sensors is located.

보다 구체적으로는, 양면 기판 (5) 의 타방면 (502) 에서, ＋A 상용의 배선 (54(＋A)) 은 스루홀 (50(＋A)) 로부터 스루홀 (50(－A)) 이 위치하는 측으로 연장되고, －A 상용의 배선 (54(－A)) 은 스루홀 (50(－A)) 로부터 스루홀 (50(＋A)) 이 위치하는 측으로 연장되어 있다. 이 때문에, A 상용에 있어서, 감자 센서 (4) 의 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와, 감자 센서 (4) 의 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선이 연장되는 방향에 있어서, 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 에 대하여 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 가 위치하는 방향은, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 에 대하여 감자 센서용 제 2 랜드 (랜드 (51(－A))) 가 위치하는 방향과 반대이다. 즉, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 로의 전송 경로와, 감자 센서용 제 2 랜드 (랜드 (51(－A))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 로의 전송 경로는, 도중에서 위치가 바뀌어져 있다.More specifically, in the other side 502 of the double-sided board | substrate 5, + A common wiring 54 (+ A) moves from the through hole 50 (+ A) to the side where the through hole 50 (-A) is located. The -A commercial wiring 54 (-A) extends from the through hole 50 (-A) to the side where the through hole 50 (+ A) is located. For this reason, in A commercial use, the first land (land 51 (+ A)) for the potato sensor of the potato sensor 4 and the second land for the potato sensor of the potato sensor 4 (land 51 (-A The second land (land 53 (-A)) for the semiconductor device is positioned with respect to the first land (land (53 (+ A))) for the semiconductor device in the direction in which the imaginary line connecting))) extends. The direction to be made is opposite to the direction in which the 2nd land for potato sensors (land 51 (-A)) is located with respect to the 1st land for potatoes sensor (land 51 (+ A)). That is, the transfer path from the first land (land (51 (+ A))) for the potato sensor to the first land (land (53 (+ A)) for the semiconductor device), and the second land (land (51 (−)) for the potato sensor). The position of the transfer path from A))) to the second land (land 53 (-A)) for semiconductor devices is changed on the way.

따라서, 마그넷 (20) 이 회전했을 때, 감자 센서 (4) 에 있어서 칩 (40) 과 출력 단자 (48(＋A), 48(－A)) 사이의 배선 (47(＋A), 47(－A)) 이 마그넷 (20) 의 자속과 쇄교함으로써 발생하는 제 1 유도 전압, 스루홀 ((50(＋A)) 과 (50(－A))) 에 의해 양면 기판 (5) 의 단면 내에서 둘러싸이는 영역과 마그넷 (20) 의 자속이 쇄교함으로써 발생하는 제 2 유도 전압, 및 반도체 장치 (9) 의 칩 (97) 과 입력 단자 (98(－A), 98(－A)) 사이의 배선 (93(＋A), 93(－A)) 이 마그넷 (20) 의 자속과 쇄교함으로써 발생하는 제 3 유도 전압은, 어느 하나의 유도 전압과 다른 2 개의 유도 전압이 없어지게 된다. 본 형태에서는, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 로의 전송 경로와, 감자 센서용 제 2 랜드 (랜드 (51(－A))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 로의 전송 경로는, 양면 기판 (5) 의 타방면 (502) 에서 위치가 바뀌어져 있기 때문에, 제 3 유도 전압을 제 1 유도 전압과 제 2 유도 전압에 의해 없앨 수 있다.Accordingly, when the magnet 20 is rotated, the wirings 47 (+ A) and 47 (-A) between the chip 40 and the output terminals 48 (+ A) and 48 (-A) in the potato sensor 4 are rotated. )) Surrounded by the first induced voltage, through holes ((50 (+ A)) and (50 (-A))) generated by linking with the magnetic flux of the magnet 20 in the cross section of the double-sided substrate 5. Second induced voltage generated by the magnetic flux of the region and the magnet 20 intersect, and the wiring 93 between the chip 97 of the semiconductor device 9 and the input terminals 98 (-A) and 98 (-A). (+ A), 93 (-A)) The third induced voltage generated by linking with the magnetic flux of the magnet 20 is such that any one induced voltage and two other induced voltages disappear. In this embodiment, the transmission path from the first land (land 51 (+ A)) for the potato sensor to the first land (land (53 (+ A)) for the semiconductor device) and the second land (land (51) for the potato sensor (-A))) from the second land (land 53 (-A)) for the semiconductor device, since the position is changed at the other side 502 of the double-sided substrate 5, the third induced voltage Can be eliminated by the first induced voltage and the second induced voltage.

또한, 회전 중심축선 (L) 방향에서 보았을 때, 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 와 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 를 연결하는 가상선, 제 1 스루홀 (스루홀 (50(＋A))) 과 제 2 스루홀 (스루홀 (50(－A))) 을 연결하는 가상선, 및 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선 중의 적어도 2 개의 가상선은, 평행하게 연장되어 있다. 이 때문에, 제 1 유도 전압, 제 2 유도 전압 및 제 3 유도 전압 중 적어도 2 개의 유도 전압의 위상을 합할 수 있기 때문에, 유도 전압끼리를 서로 상쇄시키는 데에 적합하다.Moreover, the imaginary line which connects the 1st land for semiconductor devices (land 53 (+ A)) and the 2nd land for semiconductor devices (land 53 (-A)) when viewed from the rotation center axis line L direction. , An imaginary line connecting the first through hole (through hole 50 (+ A)) and the second through hole (through hole 50 (-A)), and the first land (land (51 (+ A)) for the potato sensor. At least two imaginary lines of the imaginary line connecting))) and the second land (land 51 (-A)) for potato sensors extend in parallel. For this reason, since the phase of at least two induced voltages of a 1st induced voltage, a 2nd induced voltage, and a 3rd induced voltage can be summed, it is suitable for canceling induced voltages mutually.

본 형태에서는, 제 3 유도 전압을 제 1 유도 전압과 제 2 유도 전압에 의해 없앤다. 이 때문에, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선에 대하여, 제 1 스루홀 (스루홀 (50(＋A))) 과 제 2 스루홀 (스루홀 (50(－A))) 을 연결하는 가상선 및 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선 중의 적어도 일방의 가상선은 평행하게 연장되어 있다. 보다 구체적으로는, A 상에서는, 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 와 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 를 연결하는 가상선과, 제 1 스루홀 (스루홀 (50(＋A))) 과 제 2 스루홀 (스루홀 (50(－A))) 을 연결하는 가상선이 평행하게 연장되어 있다. 이 때문에, 제 2 유도 전압과 제 3 유도 전압의 위상을 합할 수 있기 때문에, 제 3 유도 전압을 제 2 유도 전압에 의해서 저감할 수 있다. 또, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선은, 상기 가상선에 대하여 비스듬한 방향으로 연장되어 있는데, 그 기울기는 30°이하이다. 그러므로, 제 1 유도 전압과 제 3 유도 전압의 위상을 가까이 할 수 있기 때문에, 제 3 유도 전압을 제 1 유도 전압에 의해서 저감할 수 있다.In this embodiment, the third induced voltage is eliminated by the first induced voltage and the second induced voltage. For this reason, 1st through hole (through hole) with respect to the virtual line which connects the 1st land for potatoes sensors (land 51 (+ A)), and the 2nd land for potatoes sensors (land 51 (-A)). First land (land (51 (+ A))) for imaginary line and potato sensor and second potato for connecting (50 (+ A))) and second through hole (through hole (50 (-A))) At least one of the virtual lines connecting the lands (land 51 (-A)) extends in parallel. More specifically, on A, the virtual line which connects the 1st land (land 53 (+ A)) for semiconductor devices and the 2nd land (land 53 (-A)) for semiconductor devices, and a 1st through-hole An imaginary line connecting (through hole 50 (+ A)) and second through hole (through hole 50 (-A)) extends in parallel. For this reason, since the phase of a 2nd induced voltage and a 3rd induced voltage can be summed, a 3rd induced voltage can be reduced by a 2nd induced voltage. Moreover, the virtual line which connects the 1st land for potatoes sensor (land 51 (+ A)) and the 2nd land for potatoes sensor (land 51 (-A)) extends in the direction oblique with respect to the said virtual line. The slope is less than 30 degrees. Therefore, since the phases of the first induced voltage and the third induced voltage can be brought close to each other, the third induced voltage can be reduced by the first induced voltage.

특히 본 형태에서는, 도 5 에 나타내는 바와 같이 각 루프의 단면적과 유도 전압의 크기가 비례하는 점에서, 스루홀 (50(＋A)) 과 스루홀 (50(－A)) 의 간격을 최적화하여, 감자 센서 (4) 에 있어서 칩 (40) 과 출력 단자 (48(＋A), 48(－A)) 에 의해 구획되는 면적 (S4A) 과, 스루홀 (50(＋A), 50(－A)) 에 의해서 양면 기판 (5) 의 단면 내에서 둘러싸여 구획되는 면적 (S50A) 의 합이 ，반도체 장치 (9) 의 앰프부 (90(＋A), 90(－A)) 의 칩 (97) 과 입력 단자 (98(＋A), 98(－A)) 에 의해 구획되는 면적 (S9A) 과 동등하게 설정되어 있다. 이 때문에, 전송 경로가 도중에서 바뀜으로써, 제 3 유도 전압을 제 1 유도 전압 및 제 2 유도 전압에 의해서 상쇄시킬 수 있다. 그러므로, 유도 노이즈의 발생을 억제할 수 있다.In particular, in this embodiment, since the cross-sectional area of each loop and the magnitude of the induced voltage are proportional to each other, the distance between the through hole 50 (+ A) and the through hole 50 (-A) is optimized. In the potato sensor 4, the area S4A partitioned by the chip 40 and the output terminals 48 (+ A) and 48 (-A) and through-holes 50 (+ A) and 50 (-A) The sum of the area S50A enclosed and partitioned within the cross section of the double-sided board 5 is equal to the chip 97 and the input terminal of the amplifier section 90 (+ A) and 90 (-A) of the semiconductor device 9. It is set equal to the area S9A partitioned by (98 (+ A), 98 (-A)). For this reason, by changing the transmission path in the middle, the third induced voltage can be canceled by the first induced voltage and the second induced voltage. Therefore, generation of induced noise can be suppressed.

(B 상에 있어서의 유도 전압 대책) (Induction voltage measures on B phase)

또한, B 상에 관해서도 A 상과 동일한 구성으로 되어 있다. 양면 기판 (5) 에 있어서, 일방면 (501) 측에서 감자 센서 (4) 의 제 1 출력 단자 (출력 단자 (48(＋B))) 가 전기적으로 접속되는 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 와, 일방면 (501) 측에서 감자 센서 (4) 에 있어서 제 1 출력 단자 (출력 단자 (48(＋B))) 와 쌍을 이루는 제 2 출력 단자 (출력 단자 (48(－B))) 가 전기적으로 접속되는 감자 센서용 제 2 랜드 (랜드 (51(－B))) 를 연결하는 가상선이 연장되는 방향에 있어서, 타방면 (502) 측에서 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 에 전기적으로 접속하는 반도체 장치용 제 1 랜드 (랜드 (53(＋B))) 에 대하여 타방면 (502) 측에서 감자 센서용 제 2 랜드 (랜드 (51(－B))) 에 전기적으로 접속하는 반도체 장치용 제 2 랜드 (랜드 (53(－B))) 가 위치하는 방향은, 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 에 대하여 감자 센서용 제 2 랜드 (랜드 (51(－B))) 가 위치하는 방향과 반대이다.Moreover, also about B phase, it is set as the same structure as A phase. In the double-sided board | substrate 5, the 1st land for potato sensors (land 51) to which the 1st output terminal (output terminal 48 (+ B)) of the potato sensor 4 is electrically connected by the one side 501 side. (+ B))) and the second output terminal (output terminal 48 (-) on the one-side 501 side that is paired with the first output terminal (output terminal 48 (+ B)) in the potato sensor 4. B))) in the direction in which the imaginary line connecting the second land (land 51 (-B)) for the potato sensor is electrically connected, on the other side 502 side, the first land for the potato sensor ( The second land (land 51 (-B)) for the potato sensor on the other side 502 side with respect to the first land (land (53 (+ B))) for a semiconductor device electrically connected to the land 51 (+ B)). The direction in which the second land (land (53 (-B))) for semiconductor device electrically connected to)) is positioned with respect to the first land (land (51 (+ B)) for potato sensor). 2 land (LAN It is opposite to the direction in which the rod 51 (-B)) is located.

보다 구체적으로는, 양면 기판 (5) 의 타방면 (502) 에서, ＋B 상용의 배선 (54(＋B)) 은 스루홀 (50(＋B)) 로부터 스루홀 (50(－B)) 이 위치하는 측으로 연장되고, －B 상용의 배선 (54(－B)) 은 스루홀 (50(－B)) 로부터 스루홀 (50(＋B)) 이 위치하는 측으로 연장되어 있다. 이 때문에, B 상용에 있어서, 감자 센서 (4) 의 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 와 감자 센서 (4) 의 감자 센서용 제 2 랜드 (랜드 (51(－B))) 를 연결하는 가상선이 연장되는 방향에 있어서, 반도체 장치용 제 1 랜드 (랜드 (53(＋B))) 에 대하여 반도체 장치용 제 2 랜드 (랜드 (53(－B))) 가 위치하는 방향은, 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 에 대하여 감자 센서용 제 2 랜드 (랜드 (51(－B))) 가 위치하는 방향과 반대이다. 즉, 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋B))) 로의 전송 경로와, 감자 센서용 제 2 랜드 (랜드 (51(－B))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－B))) 로의 전송 경로는, 도중에서 위치가 바뀌어져 있다.More specifically, in the other side 502 of the double-sided board | substrate 5, + B common wiring 54 (+ B) moves from the through hole 50 (+ B) to the side where the through hole 50 (-B) is located. The -B commercial wiring 54 (-B) extends from the through hole 50 (-B) to the side where the through hole 50 (+ B) is located. For this reason, in B commercial use, the 1st land for potato sensors of the potato sensor 4 (land 51 (+ B)) and the 2nd land for potato sensors of the potato sensor 4 (land 51 (-B)) The second land (land 53 (-B)) for the semiconductor device is located with respect to the first land (land 53 (+ B)) for the semiconductor device in the direction in which the virtual line connecting)) extends. The direction is opposite to the direction in which the second land (land 51 (-B)) for the potato sensor is located with respect to the first land (land 51 (+ B)) for the potato sensor. That is, the transfer path from the first land (land 51 (+ B)) for the potato sensor to the first land (land (53 (+ B)) for the semiconductor device), and the second land (land 51 (- The position of the transfer path from B))) to the second land (land 53 (-B)) for a semiconductor device is changed on the way.

따라서, 마그넷 (20) 이 회전했을 때, 감자 센서 (4) 에 있어서 칩 (40) 과 출력 단자 (48(＋B), 48(－B)) 사이의 배선 (47(＋B), 47(－B)) 이 마그넷 (20) 의 자속과 쇄교함으로써 발생하는 제 1 유도 전압, 스루홀 ((50(＋B)) 과 (50(－B))) 에 의해서 양면 기판 (5) 의 단면 내에서 둘러싸이는 영역과 마그넷 (20) 의 자속이 쇄교함으로써 발생하는 제 2 유도 전압, 및 반도체 장치 (9) 의 칩 (97) 과 입력 단자 (98(－B), 98(－B)) 사이의 배선 (93(＋B), 93(－B)) 이 마그넷 (20) 의 자속과 쇄교함으로써 발생하는 제 3 유도 전압은, 어느 하나의 유도 전압과 다른 2 개의 유도 전압이 없어지게 된다. 본 형태에서는, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 로의 전송 경로와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 로의 전송 경로는, 양면 기판 (5) 의 타방면 (502) 에서 위치가 바뀌어져 있기 때문에, 제 3 유도 전압을 제 1 유도 전압과 제 2 유도 전압에 의해 없앨 수 있다.Therefore, when the magnet 20 is rotated, the wirings 47 (+ B) and 47 (-B) between the chip 40 and the output terminals 48 (+ B) and 48 (-B) in the potato sensor 4 are rotated. )) Surrounded by the first induced voltage, through holes ((50 (+ B)) and (50 (-B))) generated by linking with the magnetic flux of the magnet 20 in the cross section of the double-sided substrate 5 Second induced voltage generated by the magnetic flux of the region and the magnet 20 intersect, and the wiring 93 between the chip 97 of the semiconductor device 9 and the input terminals 98 (-B) and 98 (-B). (+ B), 93 (-B)) The third induced voltage generated by linking with the magnetic flux of the magnet 20 is such that any one induced voltage and two other induced voltages disappear. In this embodiment, the transfer path from the first land (land 51 (+ A)) for the potato sensor to the first land (land (53 (+ A)) for the semiconductor device) and the second land (land 51 (for the potato sensor) -A))) from the second land (land 53 (-A)) for the semiconductor device, since the position is changed at the other side 502 of the double-sided substrate 5, the third induced voltage It can be eliminated by the first induced voltage and the second induced voltage.

또한, 회전 중심축선 (L) 방향에서 보았을 때, 반도체 장치용 제 1 랜드 (랜드 (53(＋B))) 와 반도체 장치용 제 2 랜드 (랜드 (53(－B))) 를 연결하는 가상선, 제 1 스루홀 (스루홀 (50(＋B))) 과 제 2 스루홀 (스루홀 (50(－B))) 을 연결하는 가상선, 및 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 와 감자 센서용 제 2 랜드 (랜드 (51(－B))) 를 연결하는 가상선 중의 적어도 2 개의 가상선은 평행하게 연장되어 있다. 이 때문에, 제 1 유도 전압, 제 2 유도 전압 및 제 3 유도 전압 중 적어도 2 개의 유도 전압의 위상을 합할 수 있기 때문에, 유도 전압끼리를 서로 상쇄시키는 데에 적합하다.Moreover, the imaginary line which connects the 1st land for semiconductor devices (land 53 (+ B)) and the 2nd land for semiconductor devices (land 53 (-B)) when viewed from the rotation center axis line L direction. , An imaginary line connecting the first through hole (through hole 50 (+ B)) and the second through hole (through hole 50 (-B)), and the first land (land 51 (+ B) for potato sensor At least two imaginary lines of the imaginary line connecting))) and the second land (land 51 (-B)) for the potato sensor extend in parallel. For this reason, since the phase of at least two induced voltages of a 1st induced voltage, a 2nd induced voltage, and a 3rd induced voltage can be summed, it is suitable for canceling induced voltages mutually.

본 형태에서는, 제 3 유도 전압을 제 1 유도 전압과 제 2 유도 전압에 의해 없앤다. 이 때문에, 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 와 감자 센서용 제 2 랜드 (랜드 (51(－B))) 를 연결하는 가상선에 대하여, 제 1 스루홀 (스루홀 (50(＋B))) 과 제 2 스루홀 (스루홀 (50(－B))) 을 연결하는 가상선, 및 감자 센서용 제 1 랜드 (랜드 (51(＋B))) 와 감자 센서용 제 2 랜드 (랜드 (51(－B))) 를 연결하는 가상선 중의 적어도 일방의 가상선은 평행하게 연장되어 있다.In this embodiment, the third induced voltage is eliminated by the first induced voltage and the second induced voltage. For this reason, 1st through hole (through hole) with respect to the virtual line which connects the 1st land for potatoes sensors (land 51 (+ B)) and the 2nd land for potatoes sensors (land 51 (-B)). (50 (+ B))) and the virtual line connecting the second through hole (through hole (50 (-B))), and the first land (land (51 (+ B))) for the potato sensor and the agent for the potato sensor At least one virtual line among the virtual lines connecting 2 lands (land 51 (-B)) extends in parallel.

보다 구체적으로는, B 상에서는, 반도체 장치용 제 1 랜드 (랜드 (53(＋B))) 와 반도체 장치용 제 2 랜드 (랜드 (53(－B))) 를 연결하는 가상선과, 제 1 스루홀 (스루홀 (50(＋B))) 과 제 2 스루홀 (스루홀 (50(－B))) 을 연결하는 가상선이 평행하게 연장되어 있다. 이 때문에, 제 2 유도 전압과 제 3 유도 전압의 위상을 합할 수 있기 때문에, 제 3 유도 전압을 제 2 유도 전압에 의해서 저감할 수 있다. 또한, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선은, 상기 가상선에 대하여 평행하게 연장되어 있다. 그러므로, 제 1 유도 전압과 제 3 유도 전압의 위상을 가까이 할 수 있기 때문에, 제 3 유도 전압을 제 1 유도 전압에 의해서 저감할 수 있다.More specifically, on B, an imaginary line connecting the first land (land 53 (+ B)) for a semiconductor device and the second land (land 53 (-B)) for a semiconductor device, and a first through hole An imaginary line connecting (through hole 50 (+ B)) and second through hole (through hole 50 (-B)) extends in parallel. For this reason, since the phase of a 2nd induced voltage and a 3rd induced voltage can be summed, a 3rd induced voltage can be reduced by a 2nd induced voltage. In addition, an imaginary line connecting the first land (land 51 (+ A)) for the potato sensor and the second land (land 51 (-A)) for the potato sensor extends in parallel to the imaginary line. have. Therefore, since the phases of the first induced voltage and the third induced voltage can be brought close to each other, the third induced voltage can be reduced by the first induced voltage.

특히 본 형태에서는, 도 5 에 나타내는 바와 같이 각 루프의 단면적과 유도 전압의 크기가 비례하는 점에서, 스루홀 (50(＋B)) 과 스루홀 (50(－B)) 의 간격을 최적화하여, 감자 센서 (4) 에 있어서 칩 (40) 과 출력 단자 (48(＋B), 48(－B)) 에 의해 구획되는 면적 (S4B) 과, 스루홀 (50(＋B), 50(－B)) 에 의해서 양면 기판 (5) 의 단면 내에서 둘러싸여 구획하는 면적 (S50B) 의 합이 ，반도체 장치 (9) 의 앰프부 (90(＋B), 90(－B)) 의 칩 (97) 과 입력 단자 (98(－B), 98(－B)) 에 의해 구획되는 면적 (S9B) 과 동등하게 설정되어 있다. 이 때문에, 전송 경로가 도중에서 바뀌어짐으로써, 제 3 유도 전압을 제 1 유도 전압 및 제 2 유도 전압에 의해서 상쇄할 수 있다. 그러므로, 유도 노이즈의 발생을 억제할 수 있다.In particular, in this embodiment, since the cross-sectional area of each loop and the magnitude of the induced voltage are proportional to each other, the distance between the through hole 50 (+ B) and the through hole 50 (-B) is optimized. In the potato sensor 4, the area S4B divided by the chip 40 and the output terminals 48 (+ B) and 48 (-B) and through holes 50 (+ B) and 50 (-B)). The sum of the area S50B enclosed and partitioned in the cross section of the double-sided board 5 is equal to the chip 97 of the amplifier section 90 (+ B) and 90 (-B) of the semiconductor device 9 and the input terminal. It is set equal to the area S9B partitioned by (98 (-B), 98 (-B)). For this reason, the transfer path is changed midway, so that the third induced voltage can be canceled by the first induced voltage and the second induced voltage. Therefore, generation of induced noise can be suppressed.

(본 형태의 주된 효과) (Main effect of this form)

이상 설명한 바와 같이, 본 형태의 센서 장치 (10) 에서는, 일방면 (501) 측에 감자 센서 (4) 가 실장되고, 타방면 (502) 측에 반도체 장치 (9) 가 실장된 양면 기판 (5) 을 사용하고, 감자 센서 (4) 와 반도체 장치 (9) 는, 양면 기판 (5) 의 스루홀 (50) 을 통해 전기적으로 접속되어 있다. 이 때문에, 마그넷 (20) 의 주변에 큰 스페이스를 확보하지 않아도 된다. 또한, 감자 센서 (4) 와 반도체 장치 (9) 는 적어도 일부끼리가 양면 기판 (5) 의 두께 방향에 있어서 겹치는 위치에 배치되고, 또한 스루홀 (50) 은 감자 센서 (4) 및 반도체 장치 (9) 의 적어도 일방과 겹치는 위치에 형성되어 있다. 특히 본 형태에 있어서, 스루홀 (50) 은, 감자 센서 (4) 및 반도체 장치 (9) 의 쌍방에 양면 기판 (5) 의 두께 방향에서 겹치는 위치에 형성되어 있다. 이 때문에, 감자 센서 (4) 로부터 반도체 장치 (9) 로의 전송 경로가 짧으므로, 자속과 쇄교하는 면적이 좁다. 따라서, 감자 센서 (4) 로부터의 출력의 전송 경로에서 발생하는 유도 전압이 낮다. 그러므로, 감자 센서 (4) 로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작기 때문에, 검출 결과에 대한 유도 노이즈의 영향을 완화할 수 있다.As described above, in the sensor device 10 of the present embodiment, the double-sided substrate 5 in which the potato sensor 4 is mounted on one side 501 side and the semiconductor device 9 is mounted on the other side 502 side. The potato sensor 4 and the semiconductor device 9 are electrically connected through the through hole 50 of the double-sided board | substrate 5 using this. For this reason, a big space does not need to be secured around the magnet 20. Moreover, the potato sensor 4 and the semiconductor device 9 are arrange | positioned in the position which at least one part overlaps in the thickness direction of the double-sided board | substrate 5, and the through hole 50 is the potato sensor 4 and the semiconductor device ( It is formed in the position which overlaps with at least one of 9). In particular, in this embodiment, the through hole 50 is formed at a position overlapping both the potato sensor 4 and the semiconductor device 9 in the thickness direction of the double-sided substrate 5. For this reason, since the transmission path from the potato sensor 4 to the semiconductor device 9 is short, the area which bridges with a magnetic flux is narrow. Therefore, the induced voltage generated in the transmission path of the output from the potato sensor 4 is low. Therefore, since the induced noise generated in the transmission path of the output from the potato sensor 4 is small, the influence of the induced noise on the detection result can be alleviated.

또한, 감자 센서 (4) 는 마그넷 (20) 의 회전 중심축선 상에 형성되고, 양면 기판 (5) 은, 두께 방향을 마그넷 (20) 의 회전 중심축선 방향을 향하게 하여 배치되어 있다. 이 때문에, 도 4(a) 에 나타내는 바와 같이, 자속은 양면 기판 (5)을 따라서 형성된다. 따라서, 양면 기판 (5) 에 형성되어 있는 배선 (52, 54) 의 루프가 자속과 쇄교하는 분량이 적기 때문에, 감자 센서 (4) 로부터의 출력의 전송 경로에서 발생하는 유도 노이즈가 작다.In addition, the potato sensor 4 is formed on the rotation center axis line of the magnet 20, and the double-sided board | substrate 5 is arrange | positioned so that the thickness direction may face the rotation center axis direction of the magnet 20. As shown in FIG. For this reason, as shown to Fig.4 (a), a magnetic flux is formed along the double-sided board 5. Therefore, since the amount of the loops of the wirings 52 and 54 formed on the double-sided board 5 bridges with the magnetic flux, the amount of induced noise generated in the transmission path of the output from the potato sensor 4 is small.

또한, 감자 센서 (4) 의 중심, 및 반도체 장치 (9) 의 중심이 회전 중심축선 (L) 상에 위치한다. 이 때문에, 감자 센서 (4) 로부터 반도체 장치 (9) 로의 전송 경로를 회전 중심축선 (L) 근방에 배치할 수 있다. 따라서 전송 경로와 쇄교하는 자속의 시간적 변화가 작기 때문에, 감자 센서 (4) 로부터의 출력의 전송 경로에서 발생하는 유도 전압이 낮다. 그러므로, 유도 노이즈를 저감할 수 있다.In addition, the center of the potato sensor 4 and the center of the semiconductor device 9 are located on the rotation center axis L. As shown in FIG. For this reason, the transmission path from the potato sensor 4 to the semiconductor device 9 can be arrange | positioned in the vicinity of the rotation center axis line L. FIG. Therefore, since the temporal change of the magnetic flux that links with the transmission path is small, the induced voltage generated in the transmission path of the output from the potato sensor 4 is low. Therefore, the induced noise can be reduced.

또한, 본 형태에서는, 감자 센서 (4) 로부터 반도체 장치 (9) 로의 전송 경로가 ＋A 상과 －A 상 사이에서 위치가 교체되고, 감자 센서 (4) 로부터 반도체 장치 (9) 로의 전송 경로가 ＋B 상과 －B 상 사이에서도 위치가 교체되어 있다. 따라서, 회로 기판 (5) 의 구성을 변경하는 것만으로, 감자 센서 (4) 로부터 반도체 장치 (9) 를 향하는 루프의 방향을 역전시킬 수 있다. 따라서, 유도 전압의 극성을 도중에서 반전시켜 서로 상쇄시킬 수 있기 때문에, 유도 노이즈의 영향을 완화할 수 있다.In this embodiment, the transfer path from the potato sensor 4 to the semiconductor device 9 is switched between the + A and -A phases, and the transfer path from the potato sensor 4 to the semiconductor device 9 is + B. The position is also switched between phase and -B phase. Therefore, the direction of the loop toward the semiconductor device 9 from the potato sensor 4 can be reversed only by changing the configuration of the circuit board 5. Therefore, since the polarities of the induced voltages can be reversed and canceled each other, the influence of the induced noise can be alleviated.

(다른 실시형태) (Other embodiment)

상기 실시형태에서는, 감자 센서 (4) 가 마그넷 (20) 에 대하여 회전 중심축선 (L) 방향에서 대향하고 있지만, 링상의 마그넷 (20) 의 외주면 또는 외주면에 감자 센서 (4) 가 대향하고 있는 센서 장치 (10) 에 본 발명을 적용해도 된다.In the said embodiment, although the potato sensor 4 opposes the magnet 20 in the rotation center axis line L direction, the sensor which the potato sensor 4 opposes the outer peripheral surface or outer peripheral surface of the ring-shaped magnet 20 is opposed. You may apply this invention to the apparatus 10. FIG.

또, 상기 실시형태에서는, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 로의 전송 경로와, 감자 센서용 제 2 랜드 (랜드 (51(－A))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 로의 전송 경로는, 양면 기판 (5) 의 타방면 (502) 에서 위치가 바뀌어지고 있다. 이 때문에, 제 3 유도 전압을 제 1 유도 전압과 제 2 유도 전압에 의해 없앤다. 이에 대하여, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 로부터 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 로의 전송 경로와, 감자 센서용 제 2 랜드 (랜드 (51(－A))) 로부터 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 로의 전송 경로는, 양면 기판 (5) 의 일방면 (501) 에서 위치가 바뀌는 구성을 채용해도 된다. 이 경우, 제 1 유도 전압을 제 2 유도 전압과 제 3 유도 전압에 의해 없애게 된다. 이러한 경우, 회전 중심축선 (L) 방향에서 보았을 때, 감자 센서용 제 1 랜드 (랜드 (51(＋A))) 와 감자 센서용 제 2 랜드 (랜드 (51(－A))) 를 연결하는 가상선에 대하여, 반도체 장치용 제 1 랜드 (랜드 (53(＋A))) 와 반도체 장치용 제 2 랜드 (랜드 (53(－A))) 를 연결하는 가상선, 및 제 1 스루홀 (스루홀 (50(＋A))) 과 제 2 스루홀 (스루홀 (50(－A))) 을 연결하는 가상선 중의 적어도 1 조 (組) 의 가상선이 평행하게 연장되어 있는 구성으로 한다. 설명을 생략하지만, B 상도 동일하다.In the above embodiment, the transfer path from the first land (land 51 (+ A)) for the potato sensor to the first land (land (53 (+ A)) for the semiconductor device) and the second land (for potato sensor) The position of the transfer path from the land 51 (-A) to the second land (land 53 (-A)) for a semiconductor device is changed on the other side 502 of the double-sided substrate 5. For this reason, the third induced voltage is eliminated by the first induced voltage and the second induced voltage. On the other hand, the transfer path from the first land (land 51 (+ A)) for the potato sensor to the first land (land (53 (+ A)) for the semiconductor device) and the second land (land 51 (for the potato sensor) The transfer path from the -A))) to the second land (land 53 (-A)) for the semiconductor device may adopt a configuration in which the position is changed on one surface 501 of the double-sided substrate 5. In this case, the first induced voltage is eliminated by the second induced voltage and the third induced voltage. In this case, when viewed from the rotational center axis L direction, an imaginary connecting the first land (land 51 (+ A)) for the potato sensor and the second land (land 51 (-A)) for the potato sensor is connected. An imaginary line connecting the first land (land 53 (+ A)) for a semiconductor device and the second land (land 53 (-A)) for a semiconductor device with respect to the line, and a first through hole (through hole) At least one pair of imaginary lines among the imaginary lines connecting (50 (+ A))) and the second through hole (through hole 50 (-A)) extend in parallel. Although description is abbreviate | omitted, B phase is also the same.

10 : 자기 센서 장치
2 : 회전체
4 : 감자 센서 (센서 IC)
5 : 양면 기판
9 : 반도체 장치 (앰프 IC)
40 : 칩 (감자 센서측 칩)
41 ∼ 44 : 감자막
45 : 소자 기판
47 : 감자 센서의 소자 기판 (칩) 과 출력 단자 사이의 감자 센서측 배선
47(＋A) : 감자 센서측 배선 (감자 센서측 제 1 배선)
47(－A) : 감자 센서측 배선 (감자 센서측 제 2 배선)
47(＋B) : 감자 센서측 배선 (감자 센서측 제 1 배선)
47(－B) : 감자 센서측 배선 (감자 센서측 제 2 배선)
48 : 감자 센서의 출력 단자
48(＋A) : 출력 단자 (감자 센서의 제 1 출력 단자)
48(－A) : 출력 단자 (감자 센서의 제 2 출력 단자)
48(＋B) : 출력 단자 (감자 센서의 제 1 출력 단자)
48(－B) : 출력 단자 (감자 센서의 제 2 출력 단자)
50 : 스루홀
50(＋A) : 제 1 스루홀
50(－A) : 제 2 스루홀
50(＋B) : 제 1 스루홀
50(－B) : 제 2 스루홀
51 : 감자 센서측의 랜드
51(＋A) : 랜드 (감자 센서용 제 1 랜드)
51(－A) : 랜드 (감자 센서용 제 2 랜드)
51(＋B) : 랜드 (감자 센서용 제 1 랜드)
51(－B) : 랜드 (감자 센서용 제 2 랜드)
52 : 양면 기판의 배선
53 : 반도체 장치측의 랜드
53(＋A) : 랜드 (반도체 장치용 제 1 랜드)
53(－A) : 랜드 (반도체 장치용 제 2 랜드)
53(＋B) : 랜드 (반도체 장치용 제 1 랜드)
53(－B) : 랜드 (반도체 장치용 제 2 랜드)
54 : 양면 기판의 배선
90 : 앰프부
93 : 반도체 장치의 칩과 입력 단자 사이의 앰프측 배선
93(＋A) : 앰프측 배선 (앰프측 제 1 배선)
93(－A) : 앰프측 배선 (앰프측 제 2 배선)
93(＋B) : 앰프측 배선 (앰프측 제 1 배선)
93(－B) : 앰프측 배선 (앰프측 제 2 배선)
97 : 반도체 장치의 칩 (앰프측 칩)
98 : 반도체 장치의 입력 단자
98(＋A) : 입력 단자 (반도체 장치의 제 1 입력 단자)
98(－A) : 입력 단자 (반도체 장치의 제 2 입력 단자)
98(＋B) : 입력 단자 (반도체 장치의 제 1 입력 단자)
98(－B) : 입력 단자 (반도체 장치의 제 2 입력 단자)
501 : 양면 기판의 일방면
502 : 양면 기판의 타방면 10: magnetic sensor device
2: rotating body
4: potato sensor (sensor IC)
5: double sided board
9: semiconductor device (amplifier IC)
40 chip (chip of potato sensor side)
41-44: potato film
45: device substrate
47: Potato sensor side wiring between the element substrate (chip) and output terminal of the potato sensor
47 (+ A): Potato sensor side wiring (potato sensor side first wiring)
47 (-A): Potato sensor side wiring (Potato sensor side second wiring)
47 (+ B): potato sensor side wiring (potato sensor side first wiring)
47 (-B): Potato sensor side wiring (Potato sensor side second wiring)
48: output terminal of the potato sensor
48 (+ A): output terminal (first output terminal of the potato sensor)
48 (-A): Output terminal (second output terminal of the potato sensor)
48 (+ B): output terminal (first output terminal of the potato sensor)
48 (-B): output terminal (second output terminal of the potato sensor)
50: through hole
50 (+ A): First through hole
50 (-A): 2nd through hole
50 (+ B): first through hole
50 (-B): 2nd through hole
51: land on the potato sensor side
51 (+ A): Land (first land for potato sensor)
51 (-A): Land (second land for potato sensor)
51 (+ B): land (first land for the potato sensor)
51 (-B): Land (second land for potato sensor)
52: wiring of the double-sided board
53: land on the semiconductor device side
53 (+ A): land (first land for semiconductor devices)
53 (-A): Land (second land for semiconductor device)
53 (+ B): land (first land for semiconductor devices)
53 (-B): land (second land for semiconductor device)
54: wiring of the double-sided board
90: amplifier section
93: amplifier side wiring between chip and input terminal of semiconductor device
93 (+ A): Amplifier side wiring (Amp side first wiring)
93 (-A): Amplifier side wiring (Amp side second wiring)
93 (+ B): Amplifier side wiring (Amp side first wiring)
93 (-B): Amplifier side wiring (Amp side second wiring)
97: chip of semiconductor device (amplifier chip)
98: input terminal of the semiconductor device
98 (+ A): input terminal (first input terminal of semiconductor device)
98 (-A): input terminal (second input terminal of semiconductor device)
98 (+ B): input terminal (first input terminal of semiconductor device)
98 (-B): Input terminal (second input terminal of semiconductor device)
501: one side of the double-sided substrate
502: the other side of the double-sided substrate

Claims (10)

회전체측에 형성되고, 회전 중심축선 둘레에 N 극 및 S 극이 형성된 마그넷과,
고정체측에서 상기 마그넷에 대향하는 감자 센서와,
상기 감자 센서로부터의 출력 신호를 증폭하는 앰프부를 구비한 반도체 장치와,
일방면측에 상기 감자 센서가 실장되고, 타방면측에 상기 반도체 장치가 실장된 양면 기판을 갖고,
상기 감자 센서와 상기 반도체 장치는, 적어도 일부끼리가 상기 양면 기판의 두께 방향에 있어서 겹치는 위치에 배치되고,
상기 감자 센서와 상기 반도체 장치는, 상기 양면 기판에 있어서 상기 감자 센서 및 상기 반도체 장치의 적어도 일방에 상기 양면 기판의 두께 방향에서 겹치는 위치에 형성된 복수의 스루홀을 통해 전기적으로 접속되어 있고,
상기 감자 센서는, 상기 마그넷의 회전 중심축선 상에 형성되고,
상기 양면 기판은, 두께 방향을 상기 마그넷의 회전 중심축선 방향을 향하게 하여 배치되어 있고,
상기 양면 기판에서는,
상기 일방면측에서 상기 감자 센서의 제 1 출력 단자가 전기적으로 접속되는 감자 센서용 제 1 랜드와, 상기 일방면측에서 상기 감자 센서에 있어서 상기 제 1 출력 단자와 쌍을 이루는 제 2 출력 단자가 전기적으로 접속되는 감자 센서용 제 2 랜드를 연결하는 가상선이 연장되는 방향에 있어서, 상기 타방면측에서 상기 감자 센서용 제 1 랜드에 전기적으로 접속하는 반도체 장치용 제 1 랜드에 대하여 상기 타방면측에서 상기 감자 센서용 제 2 랜드에 전기적으로 접속하는 반도체 장치용 제 2 랜드가 위치하는 방향은, 상기 감자 센서용 제 1 랜드에 대하여 상기 감자 센서용 제 2 랜드가 위치하는 방향과 반대인 것을 특징으로 하는 자기 센서 장치.A magnet formed on the side of the rotating body and having an N pole and an S pole formed around a rotation center axis line,
A potato sensor facing the magnet on the stationary side,
A semiconductor device having an amplifier section for amplifying an output signal from the potato sensor;
The potato sensor is mounted on one side and a double-sided board on which the semiconductor device is mounted on the other side.
The said potato sensor and the said semiconductor device are arrange | positioned in the position which at least one part overlaps in the thickness direction of the said double-sided board | substrate,
The potato sensor and the semiconductor device are electrically connected to at least one of the potato sensor and the semiconductor device in the double-sided substrate through a plurality of through holes formed at positions overlapping in the thickness direction of the double-sided substrate,
The potato sensor is formed on the rotation center axis of the magnet,
The said double-sided board | substrate is arrange | positioned so that the thickness direction may face the rotation center axis direction of the said magnet,
In the double-sided substrate,
The first land for the potato sensor, to which the first output terminal of the potato sensor is electrically connected on the one side side, and the second output terminal which is paired with the first output terminal on the potato sensor on the one side side, On the other side with respect to the first land for semiconductor devices electrically connected to the first land for potato sensors on the other side in the direction in which the imaginary line connecting the second lands for the potato sensors that are electrically connected extends. The direction in which the second land for semiconductor device electrically connected to the second land for potato sensor is located is opposite to the direction in which the second land for potato sensor is located with respect to the first land for potato sensor. Magnetic sensor device. 삭제delete 제 1 항에 있어서,
상기 감자 센서의 중심, 및 상기 반도체 장치의 중심이 상기 회전 중심축선 상에 위치하는 것을 특징으로 하는 자기 센서 장치.The method of claim 1,
The center of the potato sensor and the center of the semiconductor device are located on the rotation center axis line. 제 3 항에 있어서,
상기 마그넷은, NS 1 극쌍으로 착자되어 있는 것을 특징으로 하는 자기 센서 장치.The method of claim 3, wherein
The magnet is magnetized to a pair of NS 1 poles. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
상기 복수의 스루홀은, 상기 감자 센서 및 상기 반도체 장치의 쌍방에 상기 양면 기판의 두께 방향에서 겹치는 위치에 형성되어 있는 것을 특징으로 하는 자기 센서 장치.The method according to any one of claims 1, 3 and 4,
The plurality of through holes are formed at positions overlapping both of the potato sensor and the semiconductor device in the thickness direction of the double-sided substrate. 삭제delete 제 1 항에 있어서,
상기 감자 센서에 있어서, 감자막이 형성된 감자 센서측 칩과 상기 제 1 출력 단자 사이의 감자 센서측 제 1 배선 및 상기 감자 센서측 칩과 상기 제 2 출력 단자 사이의 감자 센서측 제 2 배선이 상기 마그넷의 자속과 쇄교함으로써 발생하는 제 1 유도 전압,
상기 복수의 스루홀 중, 상기 제 1 출력 단자에 대응하는 제 1 스루홀 및 상기 제 2 출력 단자에 대응하는 제 2 스루홀에 의해서 상기 양면 기판의 단면 내에서 둘러싸이는 영역과 상기 마그넷의 자속이 쇄교함으로써 발생하는 제 2 유도 전압, 및
상기 반도체 장치에 있어서, 상기 앰프부가 형성된 앰프측 칩과 상기 제 1 출력 단자에 전기적으로 접속하는 제 1 입력 단자 사이의 앰프측 제 1 배선, 및 상기 앰프측 칩과 상기 제 2 출력 단자에 전기적으로 접속하는 제 2 입력 단자 사이의 앰프측 제 2 배선이 상기 마그넷의 자속과 쇄교함으로써 발생하는 제 3 유도 전압은,
어느 하나의 유도 전압과 다른 2 개의 유도 전압이 없어지도록 형성되어 있는 것을 특징으로 하는 자기 센서 장치.The method of claim 1,
In the potato sensor, the potato sensor side first wiring between the potato sensor side chip having the potato film and the first output terminal and the potato sensor side second wiring between the potato sensor side chip and the second output terminal are the magnet. The first induced voltage generated by linking with the magnetic flux of
Among the plurality of through holes, an area surrounded by a first through hole corresponding to the first output terminal and a second through hole corresponding to the second output terminal and a magnetic flux of the magnet are defined in the cross section of the double-sided substrate. A second induced voltage generated by linking, and
In the semiconductor device, the amplifier side first wiring between the amplifier side chip in which the amplifier section is formed and the first input terminal electrically connected to the first output terminal, and the amplifier side chip and the second output terminal electrically. The third induced voltage generated when the amplifier-side second wiring between the second input terminals to be connected with the magnetic flux of the magnet is
The magnetic sensor device, characterized in that is formed so that any one induced voltage and the other two induced voltages disappear. 제 7 항에 있어서,
상기 회전 중심축선 방향에서 보았을 때,
상기 반도체 장치용 제 1 랜드와 상기 반도체 장치용 제 2 랜드를 연결하는 가상선에 대하여, 상기 제 1 스루홀과 상기 제 2 스루홀을 연결하는 가상선, 및 상기 감자 센서용 제 1 랜드와 상기 감자 센서용 제 2 랜드를 연결하는 가상선 중의 적어도 일방의 가상선이 평행하게 연장되어 있는 구조, 또는,
상기 감자 센서용 제 1 랜드와 상기 감자 센서용 제 2 랜드를 연결하는 가상선에 대하여, 상기 제 1 스루홀과 상기 제 2 스루홀을 연결하는 가상선, 및 상기 반도체 장치용 제 1 랜드와 상기 반도체 장치용 제 2 랜드를 연결하는 가상선 중의 적어도 일방의 가상선이 평행하게 연장되어 있는 구조를 갖고 있는 것을 특징으로 하는 자기 센서 장치.The method of claim 7, wherein
As viewed from the rotation center axis direction,
An imaginary line connecting the first through hole and the second through hole to the imaginary line connecting the first land for the semiconductor device and the second land for the semiconductor device, the first land for the potato sensor, and the A structure in which at least one virtual line of the virtual lines connecting the second lands for the potato sensors extends in parallel, or
An imaginary line connecting the first through hole and the second through hole to the imaginary line connecting the first land for the potato sensor and the second land for the potato sensor, and the first land for the semiconductor device and the At least one virtual line of the virtual lines which connect the 2nd land for semiconductor devices has the structure extended in parallel, The magnetic sensor apparatus characterized by the above-mentioned. 제 1 항에 있어서,
상기 감자 센서는, 상기 마그넷의 회전에 수반하여, 90°의 위상차를 갖는 2 상의 신호를 출력하는 것을 특징으로 하는 자기 센서 장치.The method of claim 1,
The potato sensor outputs a two-phase signal having a phase difference of 90 ° with the rotation of the magnet. 삭제delete
KR1020157025523A 2013-03-29 2013-12-26 Magnetism-sensor device KR102071753B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013071153A JP6132620B2 (en) 2013-03-29 2013-03-29 Magnetic sensor device
JPJP-P-2013-071153 2013-03-29
PCT/JP2013/084916 WO2014155888A1 (en) 2013-03-29 2013-12-26 Magnetism-sensor device

Publications (2)

Publication Number Publication Date
KR20150135269A KR20150135269A (en) 2015-12-02
KR102071753B1 true KR102071753B1 (en) 2020-01-30

Family

ID=51622919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025523A KR102071753B1 (en) 2013-03-29 2013-12-26 Magnetism-sensor device

Country Status (4)

Country Link
JP (1) JP6132620B2 (en)
KR (1) KR102071753B1 (en)
CN (1) CN105051500B (en)
WO (1) WO2014155888A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6484008B2 (en) * 2014-11-19 2019-03-13 日本電産サンキョー株式会社 Encoder and rotation angle position calculation method
US10398377B2 (en) 2015-09-04 2019-09-03 Japan Science And Technology Agency Connector substrate, sensor system, and wearable sensor system
CN107886614A (en) * 2017-11-28 2018-04-06 威海华菱光电股份有限公司 Magnetism sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022729A (en) * 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd Mounting board and manufacturing method thereof
JP2012168016A (en) * 2011-02-14 2012-09-06 Nidec Sankyo Corp Magnetic sensor unit and motor equipped with encoder

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158307U (en) * 1986-03-31 1987-10-07
JPH03102277A (en) * 1989-12-13 1991-04-26 Hinode Pawatoronikusu Kk Printed board for constituting signal taking-out circuit utilising hall element
JP2007103556A (en) * 2005-10-03 2007-04-19 Tamura Seisakusho Co Ltd Hall element device and hall element circuit using it
JP4640708B2 (en) 2006-02-14 2011-03-02 株式会社デンソー Rotation angle detector
CN201145583Y (en) * 2007-12-24 2008-11-05 孙成 Magnetic rotating encoder
JP5330930B2 (en) * 2008-09-05 2013-10-30 日本電産サンキョー株式会社 Magnetic rotation detection device and manufacturing method thereof
JP5573042B2 (en) 2009-08-06 2014-08-20 株式会社安川電機 Magnetic encoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022729A (en) * 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd Mounting board and manufacturing method thereof
JP2012168016A (en) * 2011-02-14 2012-09-06 Nidec Sankyo Corp Magnetic sensor unit and motor equipped with encoder

Also Published As

Publication number Publication date
CN105051500B (en) 2017-06-09
CN105051500A (en) 2015-11-11
JP2014194385A (en) 2014-10-09
JP6132620B2 (en) 2017-05-24
WO2014155888A1 (en) 2014-10-02
KR20150135269A (en) 2015-12-02

Similar Documents

Publication Publication Date Title
JP6484008B2 (en) Encoder and rotation angle position calculation method
JP5666886B2 (en) Rotary encoder
JP6049570B2 (en) Rotation detector
JP2009025319A (en) Rotation angle detector and rotary machine
JP5218491B2 (en) Rotation angle detector
JP2009150732A (en) Position detection device
JP2008151774A (en) Rotation angle detector and rotating machine
KR102071753B1 (en) Magnetism-sensor device
KR101521384B1 (en) Mounting substrate
JP2022016380A (en) Encoder system for drive
JP2016050841A (en) Magnetism detection device
JP2014066561A (en) Rotation angle/torque detector
JP5762567B2 (en) Rotation angle detector
JP6556341B2 (en) Rotating electric machine
JP2006250580A (en) Magnetic detection device
JP5394289B2 (en) Magnetic detector and magnetic encoder
JP2006194837A (en) Magnetic detector
JP2003315092A (en) Rotation angle sensor and torque sensor
JP5510250B2 (en) Electromagnetic device
JP2013257158A (en) Encoder, code disc, position information detection sensor, driving device, and robot device
JP2011033595A (en) Magnetic encoder
GB2607667A (en) A magnetic sensing system
JP2021135116A (en) Angle detection device and control device for rotary electric machine
WO2016190040A1 (en) Rotation detector
JP2018200284A (en) Detection device and detection system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant