KR102070643B1 - DIMM Distributed system for improved stability and test efficiency - Google Patents

DIMM Distributed system for improved stability and test efficiency Download PDF

Info

Publication number
KR102070643B1
KR102070643B1 KR1020180084814A KR20180084814A KR102070643B1 KR 102070643 B1 KR102070643 B1 KR 102070643B1 KR 1020180084814 A KR1020180084814 A KR 1020180084814A KR 20180084814 A KR20180084814 A KR 20180084814A KR 102070643 B1 KR102070643 B1 KR 102070643B1
Authority
KR
South Korea
Prior art keywords
dimm
spd
module
eeprom
eeproms
Prior art date
Application number
KR1020180084814A
Other languages
Korean (ko)
Inventor
강승남
박종진
안상배
남호진
Original Assignee
주식회사 메리테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 메리테크 filed Critical 주식회사 메리테크
Priority to KR1020180084814A priority Critical patent/KR102070643B1/en
Application granted granted Critical
Publication of KR102070643B1 publication Critical patent/KR102070643B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Abstract

The present invention relates to a distribution structure for increasing stability and test efficiency of a dual in-line memory module (DIMM module). In configuring the DIMM module, two or more EEPROMs are configured, one EEPROM is used as a default by connecting to a DIMM channel of a main board, and the other EEPROMs are set to non-overlapping addresses. The present invention configured as described above has an advantage of securing stability of a system since even when an error occurs in one serial presence detect (SPD) value through the EEPROM, the error in the one SPD value can be restored through a backup SPD value of a second EEPROM.

Description

듀얼 인 라인 메모리 모듈 안정성 및 테스트 효율 향상을 위한 분산 시스템{DIMM Distributed system for improved stability and test efficiency}Dual in-line memory module distributed system for improved stability and test efficiency

본 발명은 DIMM Module 안정성 및 테스트 효율 향상을 위한 시스템에 관한 것으로, 좀 더 상세하게는 DIMM 모듈에 구성되는SPD저장 정보의 분산 메모링을 통해 부팅 오류시 백업 SPD를 활용하여 복원 기능을 구현할 수 있는 DIMM Module 안정성 및 DIMM Module 혹은 DIMM Interface를 사용한 DRAM 단품 테스트 과정에서 테스트 효율 향상을 위한 시스템에 관한 것이다.The present invention relates to a system for improving the stability and testing efficiency of the DIMM Module, and more specifically, through a distributed memo of SPD storage information configured in the DIMM module, a restore function can be implemented by utilizing a backup SPD in case of a boot error. It is related to the system for improving the test efficiency in the DIMM module stability and the DRAM unit test process using the DIMM Module or DIMM Interface.

일반적으로, 컴퓨터는 데이터를 저장하기 위하여 다양한 종류의 메모리를 사용한다. 초기에 컴퓨터는 각각의 메모리를 메인 보드 위에 직접 장착하였으나, 컴퓨터의 사이즈와 복잡성이 증가됨에 따라 빠른 속도와 큰 용량의 메모리가 요구되며 메인 보드는 충분한 수의 메모리를 장착하는데 적합하지 않게 되었다.Generally, computers use various types of memory to store data. Initially, computers mounted each memory directly on the main board, but as the size and complexity of the computer increased, fast and large capacity memory was required, and the main board was not suitable for mounting a sufficient number of memory.

이러한 문제를 해결하기 위하여 복수개의 메모리를 장착하는 메모리 모듈이 제안된다.In order to solve this problem, a memory module in which a plurality of memories are mounted is proposed.

DIMM(Dual In-line Memory Module)은 여러 개의DRAM 칩을 회로 기판 위에 탑재한 메모리 모듈을 가리키며, 컴퓨터의 주기억 메모리로 쓰인다. 또, 그 핀 배치나 전기적 특성을 규정한DIMM 규격을 가리킨다.A DIMM (Dual In-line Memory Module) refers to a memory module in which several DRAM chips are mounted on a circuit board, and is used as the main memory of a computer. In addition, it refers to the DIMM standard that specifies the pin arrangement and electrical characteristics.

이전의SIMM (싱글 인라인 메모리 모듈:Single Inline Memory Module)에 비해2배 이상의 데이터 버스 너비를 가지고 있는 것부터 DIMM로 불린다. DIMM 규격은JEDEC (Joint Electron Device Engineering Council)로 표준화되어 있으며, 탑재되는SDRAM 칩의 종류와 사용되는Interface에 따라 규격이 다양하다. It is called a DIMM since it has a data bus width more than twice that of the previous SIMM (Single Inline Memory Module). The DIMM standard is standardized by JEDEC (Joint Electron Device Engineering Council), and the specifications vary depending on the type of SDRAM chip loaded and the interface used.

기본적으로DIMM 인터페이스는 주소, 데이터, 제어 신호로 되어 있어 일반적으로PC용은64비트 데이터의DIMM이 사용되지만, 신뢰성이 요구되는 서버에서는 오류 정정 부호8 비트를 부가한72 비트 데이터의DIMM이 사용된다.Basically, the DIMM interface is composed of address, data, and control signals. In general, a 64-bit data DIMM is used for PCs, but in a server requiring reliability, a 72-bit data DIMM with 8 bits of error correction code is used. .

DIMM의 형태는 크게 버퍼링되지 않은 DIMM(Unbuffered DIMM), 등록된DIMM[Buffered (Registered) DIMM], 완전히 버퍼링된 DIMM[Fully Buffered DIMM (FBDIMM)]의3가지로 나눌 수 있으며, 여기서 SDRAM의 규격별로 더 나뉘어 있어, 각각 액세스 타이밍, 인터페이스가 달라진다.The types of DIMMs can be largely divided into three types: unbuffered DIMMs, registered DIMMs (Buffered (Registered) DIMMs), and fully buffered DIMMs (Fully Buffered DIMMs (FBDIMM)). It is more divided, so the access timing and interface are different.

SPD(Serial Presence Detect)는 컴퓨터 부팅 시에 동기식 동적 램(SDRAM) 기억 장치 모듈에 내장된 전기적 소거 및 프로그램 가능 읽기 전용 기억 장치(EEPROM) 칩에 저장되는 정보이다. 컴퓨터의전원을 켤 때 시스템 프로세서에 초기 정보로 제공되며, 컴퓨터가 제대로 작동하기 위한 기억 장치 모듈의 구성 형태를 인식하는 방식으로서, 기억 장치 모듈은 시스템의 기억 장치 종류와 그에 적합한 환경 설정을 위해EEPROM 칩에 저장된 정보를 이용한다. 즉, 컴퓨터는EEPROM에 저장된 모듈의 크기, 데이터 폭, 속도, 전압 등의 정보를 이용하여 기억 장치 최적 수행을 위한 속성을 구성한다.SPD (Serial Presence Detect) is information that is stored in an electrical erase and programmable read-only memory (EEPROM) chip embedded in a synchronous dynamic RAM (SDRAM) memory module when the computer boots. When the computer is turned on, it is provided as initial information to the system processor, and as a way for the computer to recognize the configuration of the storage module for proper operation, the storage module is EEPROM for setting the storage type of the system and the appropriate environment settings. Use the information stored on the chip. That is, the computer configures attributes for optimal performance of the storage device by using information such as the size, data width, speed, and voltage of the module stored in the EEPROM.

기존의 SPD DATA 를 저장하기 위해 1개의 EEPROM과 control pin(예,SDA, SCL, SA[2:0])으로 구성되는데, SPD Data 이상시 DIMM 적용된 System 사용이 불가하며, DIMM module 혹은DRAM 단품 테스트 과정에서 최적의 SPD Data를 찾기 위해 다양한SPD 값을 테스트 하는 중 잘못된 값으로 인해 System Booting이 안될때 DIMM상의 SPD 값을 정상 동작하는 값으로 수정하기 위해 별도의 Tool 혹은 system 필요로 하는 문제점이 있었다.It consists of one EEPROM and control pins (eg, SDA, SCL, SA [2: 0]) to store the existing SPD DATA. When SPD data is abnormal, the system with DIMM applied is not available, and DIMM module or DRAM is tested separately During the process of testing various SPD values to find the optimal SPD data in the process, there is a problem that a separate tool or system is needed to correct the SPD value on the DIMM to a normal operating value when system booting fails due to an incorrect value.

KR 10-1679573호KR 10-1679573 KR 10-1835688호KR 10-1835688 KR 10-1401010호KR 10-1401010

상기와 같은 문제점을 해결하기 위한 본 발명은 DIMM 모듈의 안정성 및 테스트 효율 향상을 위하여 백업SPD의 복합적 구성을 통해 부팅 과정에서 안정성을 확보하여 DIMM 모듈의 시스템적 기능을 효율적으로 구성하고자 하는데 목적이 있다.The present invention for solving the above problems is to improve the stability and test efficiency of the DIMM module through the complex configuration of the backup SPD to secure stability during the boot process to the purpose of efficiently configuring the system functions of the DIMM module. .

또한, 본 발명은 최적SPD값을 구하는 과정에서 별도의 툴이나 시스템 없이 어드레스를 변경하여 복원 기능을 수행할 수 있는 효율이 향상된 DIMM모듈을 구성하고자 하는데 목적이 있다.In addition, an object of the present invention is to construct an DIMM module with improved efficiency capable of performing a restoration function by changing an address without a separate tool or system in the process of obtaining an optimal SPD value.

상기와 같은 목적을 달성하기 위한 본 발명은, DIMM 모듈을 구성함에 있어서, 두 개 또는 두 개 이상의 EEPROM을 구성하고, 하나의 상기 EEPROM은 메인보드의 DIMM 채널과 연결하여 Default로 사용하고, 그 이외의 상기 EEPROM들은 중복되지 않는 어드레스로 설정하는 것을 특징으로 한다.The present invention for achieving the above object, in configuring a DIMM module, constitutes two or more EEPROM, one of the EEPROM is used as Default by connecting to the DIMM channel of the motherboard, other It characterized in that the EEPROM is set to a non-overlapping address.

또한, 복수의 상기 EEPROM은, 제1 SPD와 제2 SPD로 각각 구성된다.In addition, a plurality of the EEPROMs are respectively composed of a first SPD and a second SPD.

또한, 상기 SA[2:0] 핀은DIP(딥)스위치를 통해 메인보드의 SA[2:0] 핀에 직접연결 또는 VCC 또는 VSS를 선택하여 각 핀별로 설정하도록 구성된다.In addition, the SA [2: 0] pin is configured to be directly connected to the SA [2: 0] pin of the main board through the DIP (dip) switch or to select VCC or VSS for each pin.

또한, DIMM 모듈을 구성함에 있어서, 두 개 또는 두 개 이상의 EEPROM을 구성하고, 하나의 상기 EEPROM은 메인보드의 DIMM 채널과 연결하여 Default로 사용하고 또 이외의 상기 EEPROM 들은 중복되지 않는 어드레스로 설정한다.In addition, in configuring a DIMM module, two or more EEPROMs are configured, and one EEPROM is connected to the DIMM channel of the main board to use as a default, and the other EEPROMs are set to non-overlapping addresses. .

상기와 같이 구성되고 작용되는 본 발명은 상용제품에서 사용중인 SPD 값에 이상이 생겨 booting이 안되는 경우 백업 SPD 값과 BIOS 조합 구성으로 복원 가능한 이점이 있다The present invention configured and operated as described above has an advantage that can be restored to a combination of backup SPD value and BIOS when booting is not possible due to an abnormality in the SPD value in use in a commercial product.

또한, DIMM Module 또는 DIMM Interface를 이용하는 DRAM 단품 테스트 중 최적 SPD 값을 구하는 테스트 과정에서도 잘못된 값으로 인해 부팅이 되지 않을 경우 별도의 툴이나 시스템 없이 어드레스를 변경하여 백업 SPD값과 바이오스셋업 메뉴를 통해 기존 시스템으로 복원 가능한 이점이 있다.In addition, in the process of obtaining the optimum SPD value during the single-part DRAM test using the DIMM Module or DIMM Interface, if the boot fails due to an incorrect value, change the address without using a separate tool or system. There is an advantage that can be restored to the system.

도1은 본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조의 동작 플로우,
도 2는 본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조의 실시예를 나타낸 구성도.Figure 1 is a dual in-line memory module (DIMM Module) according to the present invention the operational flow of the distributed structure for improving stability and test efficiency,
2 is a configuration diagram showing an embodiment of a distributed structure for improving the stability and test efficiency of a dual in-line memory module (DIMM Module) according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조를 상세히 설명하면 다음과 같다.Hereinafter, a distributed structure for improving stability and test efficiency of a dual in-line memory module (DIMM module) according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조는,DIMM 모듈을 구성함에 있어서, 두 개 또는 두 개 이상의 EEPROM을 구성하고, 하나의 상기 EEPROM은 메인보드의 DIMM 채널과 연결하여 Default로 사용하고, 그 이외의 상기 EEPROM들은 중복되지 않는 어드레스로 설정하는 것을 특징으로 한다.The distributed structure for improving the stability and test efficiency of a dual in-line memory module (DIMM Module) according to the present invention comprises two or more EEPROMs in configuring a DIMM module, and one EEPROM of the main board It is characterized in that it is used as default in connection with the DIMM channel, and the other EEPROMs are set to non-overlapping addresses.

본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조는 복수의 EEPROM을 구성하고 복수의 EEPROM을 메인보드의 DIMM 채널과 유기적으로 연결하여 분산 저장 및 어드레스 변경만으로 시스템 복원이 가능한 이점을 가질 수 있는 DIMM의 SPD 분산 구조를 제공하고자 하는 것을 주요기술적 요지로 한다.The distributed structure for improving the stability and test efficiency of the dual in-line memory module (DIMM Module) according to the present invention comprises a plurality of EEPROMs and organically connects a plurality of EEPROMs to the DIMM channels of the main board, thereby only distributing storage and changing addresses. The main technical point is to provide an SPD distributed structure of a DIMM that can have a recoverable advantage.

도1은 본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조의 동작 플로우이다. 본 발명에서는 복수의 EEPROM에서 선택적으로 EEPROM을 선택함으로써 백업 SPD로부터 부팅 오류를 복구할 수 있다. 시리얼 입력단계에서 선택된 SPD값 리딩하게 되면 다음으로는 셋업 메뉴에 진입함으로써 DIMM을 초기화시킨 후 선택된 EEPROM의 SPD 값과 BIOS 조합 구성으로 복원 가능하다.1 is an operation flow of a distributed structure for improving the stability and test efficiency of the dual in-line memory module (DIMM Module) according to the present invention. In the present invention, boot errors can be recovered from a backup SPD by selectively selecting EEPROMs from a plurality of EEPROMs. If the SPD value selected in the serial input step is read, the DIMM can be initialized by entering the setup menu, and then the combination of the SPD value and BIOS of the selected EEPROM can be restored.

또한, 최적SPD값을 구하는 테스트 과정에서 잘못된 값으로 부팅이 되지 않을 경우 별도의 툴이나 시스템 없이 딥스위로 연결된 어드레스를 변경하여 백업 SPD값과 BIOS 셋업 메뉴를 통해 기존의 시스템으로 복원 가능한 이점이 있다.In addition, in case of failing to boot with the wrong value during the test for obtaining the optimum SPD value, it is possible to restore the existing system through the backup SPD value and BIOS setup menu by changing the address connected deeply without a separate tool or system.

도2는 본 발명에 따른 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산 구조의 실시예를 나타낸 구성도이다. 도시된 바와 같이 DIMM을 구성함에 있어서 두 개 또는 그 이상의 EEPROM을 구성하여 복수 채널의 SPD값을 가지도록 구성하고 SPD인터페이스 어드레스를 조합 구성함에 따라 어드레스 변경을 통해 백업 SPD값을 읽어 시스템을 가동시킬 수 있도록 구성하는 것이다.2 is a configuration diagram showing an embodiment of a distributed structure for improving the stability and test efficiency of a dual in-line memory module (DIMM Module) according to the present invention. As shown in the figure, two or more EEPROMs are configured to have SPD values of multiple channels by configuring DIMMs, and as the SPD interface address is configured, the backup SPD value can be read through address change to operate the system. To make it possible.

즉, 도2에 따른 본 발명의 실시예는 복수의 SPD를 구성할 때 하나의 EEPROM은 메인보드와 직접 연결되는 구조를 갖고 나머지의 EEPROM은 중복되지 않도록 어드레스로 고정된 구성을 갖게된다. 이러한 구조도 마찬가지로 백업 SPD값을 이용하여 시스템 오류시 복원을 수행할 수 있는 것이다.That is, in the embodiment of the present invention according to FIG. 2, when constructing a plurality of SPDs, one EEPROM has a structure that is directly connected to the main board, and the rest of the EEPROMs have a fixed address structure so as not to overlap. This structure can also perform restoration in case of a system error using the backup SPD value.

여기서, SA[2:0]는SA2/SA1/SA0 이고 EEPROM에 연결되는Address line에 해당한다.Here, SA [2: 0] is SA2 / SA1 / SA0 and corresponds to the address line connected to the EEPROM.

이와 같이 구성되는 본 발명은 추가로 구성되는EEPROM을 통해 하나의SPD값에서 오류 발생시에도 제2EEPROM의 백업SPD값을 통해 복원 가능하기 때문에 시스템의 안정성을 확보할 수 있는 이점이 있다.The present invention configured as described above has an advantage of securing the stability of the system because it can be restored through the backup SPD value of the second EEPROM even when an error occurs in one SPD value through the EEPROM.

이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.As described above, although it has been described and illustrated in connection with a preferred embodiment for illustrating the principles of the present invention, the present invention is not limited to the configuration and operation as illustrated and described. Rather, those skilled in the art will appreciate that many changes and modifications to the present invention are possible without departing from the spirit and scope of the appended claims. Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.

100 : DIMM
110 : 제1SPD
120 : 제2SPD
200 : DIP 스위치100: DIMM
110: 1 SPD
120: second SPD
200: DIP switch

Claims (4)

DIMM 모듈을 구성함에 있어서,
두 개 또는 두 개 이상의 EEPROM을 구성하고,
하나의 상기 EEPROM은 메인보드의 DIMM 채널과 연결하여 Default로 사용하고, 그 이외의 상기 EEPROM들은 중복되지 않는 어드레스로 설정하며
상기 복수의 EEPROM은, 제1SPD와 제 2SPD로 각각 구성되고
상기 EEPROM의 구성인 SA[2:0] 핀은,
DIP(딥)스위치를 통해 메인보드의 (SA[2:0])핀에 직접연결 또는 VCC 또는 VSS를 선택하여 각 핀별로 설정하도록 구성하는 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산시스템.
In configuring the DIMM module,
Configure two or more EEPROMs,
One EEPROM is used as the default by connecting to the DIMM channel of the main board, and the other EEPROMs are set to non-overlapping addresses.
The plurality of EEPROMs are respectively composed of a first SPD and a second SPD.
The SA [2: 0] pins of the EEPROM are:
Improved stability and test efficiency of the dual in-line memory module (DIMM Module) that is configured to be set for each pin by directly connecting to the (SA [2: 0]) pin of the motherboard or selecting VCC or VSS through the DIP switch Distributed system for.
삭제delete 삭제delete 제1항에 있어서,
DIP switch에 연결된 어드레스를 변경하여 Backup SPD 값과 BIOS Setup menu를 통해 기존 사용하던 system으로 복원하도록 제어하는 듀얼 인 라인 메모리 모듈(DIMM Module) 안정성 및 테스트 효율 향상을 위한 분산시스템.According to claim 1,
Distributed system to improve stability and test efficiency of dual in-line memory module (DIMM Module) that controls to restore to the existing system through the backup SPD value and BIOS Setup menu by changing the address connected to the DIP switch.
KR1020180084814A 2018-07-20 2018-07-20 DIMM Distributed system for improved stability and test efficiency KR102070643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180084814A KR102070643B1 (en) 2018-07-20 2018-07-20 DIMM Distributed system for improved stability and test efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180084814A KR102070643B1 (en) 2018-07-20 2018-07-20 DIMM Distributed system for improved stability and test efficiency

Publications (1)

Publication Number Publication Date
KR102070643B1 true KR102070643B1 (en) 2020-04-02

Family

ID=70281618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180084814A KR102070643B1 (en) 2018-07-20 2018-07-20 DIMM Distributed system for improved stability and test efficiency

Country Status (1)

Country Link
KR (1) KR102070643B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030062566A (en) * 2002-01-17 2003-07-28 주식회사 실리콘 테크 Semiconductor Chip Tester using Computer
JP2004110544A (en) * 2002-09-19 2004-04-08 Buffalo Inc Auxiliary module and method for controlling auxiliary module
KR20060002712A (en) * 2004-07-03 2006-01-09 삼성전자주식회사 Memory test device
KR20080001604A (en) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 Dual in line memory module of using test and test system thereof
KR101401010B1 (en) 2012-05-07 2014-05-29 주식회사 플렉스시스템 System and method for remote control of excavator using zigbee communication
KR101679573B1 (en) 2015-06-16 2016-11-25 주식회사 윈스 Method and apparatus for service traffic security using dimm channel distribution multicore processing system
KR101835688B1 (en) 2014-05-05 2018-03-07 퀄컴 인코포레이티드 Dual in line memory module (dimm) connector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030062566A (en) * 2002-01-17 2003-07-28 주식회사 실리콘 테크 Semiconductor Chip Tester using Computer
JP2004110544A (en) * 2002-09-19 2004-04-08 Buffalo Inc Auxiliary module and method for controlling auxiliary module
KR20060002712A (en) * 2004-07-03 2006-01-09 삼성전자주식회사 Memory test device
KR20080001604A (en) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 Dual in line memory module of using test and test system thereof
KR101401010B1 (en) 2012-05-07 2014-05-29 주식회사 플렉스시스템 System and method for remote control of excavator using zigbee communication
KR101835688B1 (en) 2014-05-05 2018-03-07 퀄컴 인코포레이티드 Dual in line memory module (dimm) connector
KR101679573B1 (en) 2015-06-16 2016-11-25 주식회사 윈스 Method and apparatus for service traffic security using dimm channel distribution multicore processing system

Similar Documents

Publication Publication Date Title
CN107430538B (en) Dynamic application of ECC based on error type
US20210271624A1 (en) Apparatuses and methods for selective communication through a memory connector
US8892942B2 (en) Rank sparing system and method
US7234081B2 (en) Memory module with testing logic
US9934143B2 (en) Mapping a physical address differently to different memory devices in a group
US7272757B2 (en) Method for testing a memory chip and test arrangement
US8020053B2 (en) On-line memory testing
US7487413B2 (en) Memory module testing apparatus and method of testing memory modules
US20090019325A1 (en) Memory device, supporting method for error correction thereof, supporting program thereof, memory card, circuit board and electronic apparatus
US9058257B2 (en) Persistent block storage attached to memory bus
US20040143719A1 (en) System and method for testing for memory errors in a computer system
US8995217B2 (en) Hybrid latch and fuse scheme for memory repair
KR102070643B1 (en) DIMM Distributed system for improved stability and test efficiency
KR20160022097A (en) Semiconductor memory device and memory module having reconfiguration rejecting function
KR102076724B1 (en) DIMM Distributed system for improved stability and test efficiency
US11068369B2 (en) Computer device and testing method for basic input/output system
US11662799B2 (en) Semiconductor memory device, electronic device and method for setting the same
KR20180089053A (en) Memory apparatus capable of determining failed region and test method thereof, memory module and system using the same
US7278015B2 (en) Methods and devices for DRAM initialization
KR101948152B1 (en) Apparatus and method for testing memory module
US20230298640A1 (en) Systems and methods for resolving data (dq) line swapping configurations in double data rate (ddr) memories
CN101893998A (en) Main board and access control method for memories
US10255986B2 (en) Assessing in-field reliability of computer memories
TW202046105A (en) Computer device and testing method of basic input/output system
CN117520063A (en) Memory testing method, device, equipment, system, chip and board card