KR102066222B1 - 저차원 물질을 위한 표면처리 방법 - Google Patents

저차원 물질을 위한 표면처리 방법 Download PDF

Info

Publication number
KR102066222B1
KR102066222B1 KR1020170142026A KR20170142026A KR102066222B1 KR 102066222 B1 KR102066222 B1 KR 102066222B1 KR 1020170142026 A KR1020170142026 A KR 1020170142026A KR 20170142026 A KR20170142026 A KR 20170142026A KR 102066222 B1 KR102066222 B1 KR 102066222B1
Authority
KR
South Korea
Prior art keywords
low
surface treatment
grid
dimensional material
treatment method
Prior art date
Application number
KR1020170142026A
Other languages
English (en)
Other versions
KR20190047785A (ko
Inventor
김경남
오광진
Original Assignee
대전대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대전대학교 산학협력단 filed Critical 대전대학교 산학협력단
Priority to KR1020170142026A priority Critical patent/KR102066222B1/ko
Publication of KR20190047785A publication Critical patent/KR20190047785A/ko
Application granted granted Critical
Publication of KR102066222B1 publication Critical patent/KR102066222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

본 발명은 저차원 물질의 표면처리를 통하여 고기능화를 위한 표면처리기술에 대한 것이다.
이를 위해, 플라즈마를 이용한 저차원 물질의 표면처리 방법에 있어서, 전원을 공급하여 전극을 형성할 수 있는 복수개의 그리드를 표면처리를 위한 대상물질의 표면상에 배치하고 이를 이용하여 면저항이 높은 저차원 물질의 표면에 도핑할 수 있는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공하게 된다.
본 발명은 플라즈마를 이용한 저차원 물질의 표면처리 방법에 있어서,
전원을 공급하여 전극을 형성할 수 있는 복수개의 그리드를 표면처리를 위한 대상물질의 표면상에 배치하고 이를 이용하여 면저항이 높은 저차원 물질의 표면에 도핑할 수 있는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 대상물질의 표면에 그리드를 배치하는 단계(S10);
배치된 그리드를 이격시키는 단계(S20); 및
이격된 그리드에 전원을 공급하는 단계(S40)로 구성되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 배치된 그리드를 이격시키는 단계(S20) 후 저차원 물질의 종류에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 그리드는 대상물질의 표면에 2개 또는 그 이상의 그리드를 적층하여 배치한 후 각각의 그리드를 이격시켜 거리를 유지하도록 하는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 그리드는 매쉬망형상 또는 평판형상의 그리드에 타공한 형상 및 복수개의 라인을 동일 평면상에 배치하는 형태 중 하나인 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 전압의 값은 1v ~ 30v의 범위에서 공급하게 되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.

Description

저차원 물질을 위한 표면처리 방법{surface treatment method for low dimensional materials}
본 발명은 저차원 물질의 표면처리를 통하여 고기능화를 위한 표면처리기술에 대한 것이다.
일반적으로 저차원 물질 중 대표적인 것으로 그래핀이 있을 수 있으며, 이러한 그래핀은 벌집 모양 구조의 탄소 원자들로 이루어진 단일 원자층 물질이며, 뛰어난 물리적 성질들 때문에 전세계적으로 수많은 관심이 집중되어 오고 있다.
예를 들어, 얇고 투명한 성질을 유지하며, 상온에서 구리보다 100배 많은 전류를 실리콘보다 100배 빨리 전달할 수 있을 뿐만 아니라 다이아몬드 보다 2배 이상 높고, 강철보다 200이상 기계적 강도가 우수한 특징이 있다.
이러한 저차원 물질의 경우 이에 대한 표면처리 기술을 구현함에 있어서, 건식 도핑방법을 적용하게 되는데, 이때 사용되는 방법 중 하나가 플라즈마를 이용하는 기술이다.
그러나, 플라즈마를 이용하는 건식 표면처리 기술의 경우 이온과 전자들에 의한 저차원 물질의 손상 및 그로인한 특성저하가 발생하게 됨으로, 이를 대체하고자 하는 연구가 지속되고 있는 실정이다.
이와 같은 문제를 해결하기 위해, 대한민국 등록특허 제10-1016810호(플라즈마 표면처리 장치, 이하, '선행기술'이라 함. 2011년 02월 15일 등록)는 공정 챔버 내로 플라즈마 형성용 가스를 공급하는 라인과 연결된 기체 주입공이 다수 형성된 전극과, 전극에 대향되도록 장착된 기판을 음극으로 대전시킬 수 있는 척을 구비하여 이루어지는 플라즈마 표면처리 장치에 있어서, 전극과 기판 사이에 중간 전극이 더 구비되는 것을 특징으로 하는 플라즈마 표면처리 장치를 제안하고 있다.
상기와 같은 선행기술은 플라즈마 표면처리를 위해, 전력을 전달해주는 전극만을 배치하여 플라즈마 표면처리를 시행함으로써, 기판의 표면 처리시 도핑되는 물질의 손상을 방지하기 어려운 문제가 있었으며, 기판과 중간전극과의 거리가 멀어지거나 중간전극을 이루고 있는 금속 그리드 메쉬와 전기를 인가할 수 있는 전극그리메 사이의 거리가 멀어지게 되면 도핑 효율이 저하되는 문제가 있었으며, 저차원 물질의 경우 표면처리가 어려운 문제가 있었다.
대한민국 등록특허 제10-1016810호(플라즈마 표면처리 장치, 2011년 02월 15일 등록) 대한민국 공개특허 특1991-0016054호(마이크로 전자 장치용 표면 처리 장치 및 그 방법, 1991년 09월 30일 공개)
상기와 같은 문제점을 극복하기 위해, 본 발명은 플라즈마를 이용한 표면 처리시 복수개의 그리드를 적용함으로써, 저차원 물질의 건식처리방법인 플라즈마에 의해 파손이나 물질자체의 특성 저하 문제를 감소시키기 위한 저차원 물질을 위한 표면처리 방법을 제공하는 것이다.
본 발명은 과제를 해결하기 위한 플라즈마를 이용한 저차원 물질의 표면처리 방법에 있어서, 전원을 공급하여 전극을 형성할 수 있는 복수개의 그리드를 표면처리를 위한 대상물질의 표면상에 배치하고 이를 이용하여 면저항이 높은 저차원 물질의 표면에 도핑할 수 있는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공하게 된다.
또한, 상기 저차원 물질을 위한 표면처리 방법은 대상물질의 표면에 그리드를 배치하는 단계(S10); 배치된 그리드를 이격시키는 단계(S20); 및 이격된 그리드에 전원을 공급하는 단계(S40)로 구성되고, 상기 배치된 그리드를 이격시키는 단계(S20) 후 저차원 물질의 종류와 플라즈마의 밀도나 전위와 같은 변수에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함된다.
또한, 상기 그리드는 대상물질의 표면에 2개 또는 그 이상의 그리드를 적층하여 배치한 후 각각의 그리드를 이격시켜 거리를 유지하도록 하고, 상기 그리드는 매쉬망형상 또는 평판형상의 그리드에 타공한 형상 및 복수개의 라인을 동일 평면상에 배치하는 형태 중 하나인 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공함으로써 본 발명의 과제를 보다 잘 달성할 수 있는 것이다.
본 발명은 플라즈마를 이용한 저차원 물질의 표면처리 방법에 있어서,
전원을 공급하여 전극을 형성할 수 있는 복수개의 그리드를 표면처리를 위한 대상물질의 표면상에 배치하고 이를 이용하여 면저항이 높은 저차원 물질의 표면에 도핑할 수 있는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 대상물질의 표면에 그리드를 배치하는 단계(S10);
배치된 그리드를 이격시키는 단계(S20); 및
이격된 그리드에 전원을 공급하는 단계(S40)로 구성되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 배치된 그리드를 이격시키는 단계(S20) 후 저차원 물질의 종류에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 그리드는 대상물질의 표면에 2개 또는 그 이상의 그리드를 적층하여 배치한 후 각각의 그리드를 이격시켜 거리를 유지하도록 하는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 그리드는 매쉬망형상 또는 평판형상의 그리드에 타공한 형상 및 복수개의 라인을 동일 평면상에 배치하는 형태 중 하나인 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
또한 본 발명은 상기 전압의 값은 1v ~ 30v의 범위에서 공급하게 되는 것을 특징으로 하는 저차원 물질을 위한 표면처리 방법을 제공한다.
본 발명은 플라즈마를 이용한 표면 처리시 복수개의 그리드를 적용함으로써, 저차원 물질의 건식처리방법인 플라즈마에 의해 파손이나 물질자체의 특성 저하 문제를 감소시키기 위한 저차원 물질을 위한 표면처리 방법을 제공하는 효과가 있다.
도 1은 본 발명의 저차원 물질을 위한 표면처리 방법에 대한 순서도이다.
도 2는 본 발명의 개요도이다.
이하에서 당업자가 본 발명의 저차원 물질을 위한 표면처리 방법을 도면을 참조하여 상세하게 설명하도록 한다.
도 1은 본 발명의 저차원 물질을 위한 표면처리 방법에 대한 순서도이고, 도 2는 본 발명의 개요도이다.
도 1과 도 2를 참조하여 상세하게 설명하면, 본 발명에 따른 저차원 물질을 위한 표면처리 방법은 플라즈마를 이용한 저차원 물질의 표면처리시 전원을 공급하여 전극을 형성할 수 있는 복수개의 그리드를 배치하고 이를 이용하여 면저항이 높은 저차원 물질의 표면에 도핑할 수 있는 것이다.
이를 위해, 대상물질의 표면에 그리드를 배치하는 단계(S10), 배치된 그리드를 이격시키는 단계(S20) 및 이격된 그리드에 전원을 공급하는 단계(S40)로 구성되는 방법을 이용하고, 상기 배치된 그리드를 이격시키는 단계(S20) 후 저차원 물질의 종류에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함된다.
상기 대상물질의 표면에 그리드를 배치하는 단계(S10)는 표면처리를 위한 저차원 물질의 표면에 복수개의 그리드를 적층하는 형태로 배치하는 것이다.
보다 상세하게 설명하면, 면저항이 높은 저차원 물질의 표면처리를 위하여 2개 또는 그 이상의 복수개로 이루어진 매쉬망형상 또는 평판형상의 그리드에 타공한 형상 및 복수개의 라인을 동일 평면상에 배치하는 형태의 그리드를 적용하게 된다.
상기 대상물질의 표면에 그리드를 배치하는 단계(S10) 후 배치된 그리드를 이격시키는 단계(S20)를 시행하게 된다.
보다 상세하게 설명하면, 대상물질의 표면에 2개 또는 그 이상의 그리드를 적층하여 배치한 후 각각의 그리드를 이격시켜 거리를 유지하도록 하는 것이다.
이는, 표면처리를 위한 대상물질인 저차원 물질의 종류에 따라 플라즈마 발생기와의 거리 및 대상물질의 표면과의 거리를 유지하도록 하여, 표면처리에 대한 효율을 높이도록 하는 것으로, 그리드에 인가되는 전원의 전압값에 따라 그리드 간의 거리 및 대상물질과의 이격거리를 유지하여 전기장을 형성하도록 하는 것이다.
이와 같은 이유는 앞서도 설명하였지만, 면저항이 높은 저차원의 물질 표면의 인가되는 전압값을 높여 보다 높은 효율의 표면증착이 가능하도록 하기 위한 것이다.
상기 배치된 그리드를 이격시키는 단계(S20) 후 이격된 그리드에 전원을 공급하는 단계(S40)를 거치게 된다.
상기 이격된 그리드에 전원을 공급하는 단계(S40)는 표면처리 대상물질인 저차원 물질의 종류와 플라즈마의 밀도나 전위와 같은 변수에 따라 인가하는 전압을 조정하고, 이러한 전원을 인가하는 것으로, 2개 또는 그 이상의 그리드에 병렬연결하여 공급하게 된다.
여기서, 상기 전압의 값은 1v ~ 30v의 범위에서 공급하게 되며, 10v 이하의 전압을 공급하는 것이 바람직하며, 플라즈마 밀도가 높고, 전위가 낮을 경우에는 상대적으로 수V의 전압을 공급가능하며, 밀라즈마 밀도가 낮고, 전위가 높을 경우에는 상대적으로 수십V를 인가하여 대상물질의 물질 특성을 파괴하는 이온들에 대한 제거를 실시해 주어야 한다.
이때, 상기와 같이 병렬연결하여 전원을 공급하게되면, 각각의 그리드에서 발생되는 전기장의 범위가 동일하게 발생되어 플라즈마 발생기로부터 발생되는 플라즈마에 의한 이온과 전자들에 의해 저차원 물질에 가해지는 충격을 감소시킬 수 있는 것이다.
보다 상세하게 설명하면, 그리드에 의해 발생되는 전기장에 의해 이온 및 전자가 이동하는 속도가 감속되거나, 또는 대상물질의 표면에 가해지는 충격을 감소시키도록 하여 저차원 물질의 물성 등이 변형되는 것을 최소화 하게 되는 것이다.
예를 들어, 2개의 그리드를 적용할 경우 각각의 그리드에서 발생되는 전기장에 의해, 혹은 하나의 그리드에는 접지를 시키고 다른 그리드에 전압을 인가함으로써, 플라즈마 발생기와 표면처리를 위한 대상물질의 표면사이에 전기장이 발생되고, 이로 인해 전자 및 이온이 제거된 후 대상물질의 표면에 도달하게 된다.
또한, 상기와 같은 그리드에 의해 면저항이 높은 그래핀과 같은 저차원 물질의 표면의 면저항을 감소시키게 되어, 도핑효과를 극대화 시킬 수 있는 것이다.
이에 대하여는 면저항을 감소시키기 위해, 전원이 공급된 그리드에 의해 발생된 전기장에 의해 전자와 이온이 제거되고, 반응성이 강한 라디칼들만이 선택적으로 통과하게 되어 저차원물질에 흡착이 됨으로써 저항이 감소되는 것으로, 이와 같은 면저항 감소를 위해, 전원을 공급하는 내용은 당업자라면 누구나 알 수 있는 것이므로, 이에 대한 상세한 설명은 생략하도록 한다.
상기와 같은 이격된 그리드에 전원을 공급하는 단계(S40)와 상기 배치된 그리드를 이격시키는 단계(S20)의 사이에 저차원 물질의 종류에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함된다.
여기서, 상기 저차원 물질의 종류에 따라 그리드의 이격 거리를 조절하는 단계(S30)는 표면처리를 위한 저차원 물질의 종류와 플라즈마의 상태에 따라 표면저항값이 상이하기 때문에 이에 맞는 이격거리를 맞추기 위한 것이다.
보다 상세하게 설명하면, 면저항을 낮추기 위해 높은 플라즈마 밀도와 낮은 플라즈마 전위를 갖는 플라즈마가 발생되었다면 그리드에 인가되는 전압은 상대적으로 수V로 낮게 유지하고, 간격을 좁게 설정하게 되며, 플라즈마 밀도가 높고 전위가 높은 플라즈마가 발생되었다면 그리드에 인가되는 전압은 상대적으로 높은 수십V를 인가하게 되고, 간격을 상대적으로 넓게 설정하여 손상이 없는 표면처리가 실시되는 것이다.
이하에서 본 발명에서 제안하는 처리방법과 종래의 기술(대한민국 등록특허 제10-1016810호)를 적용하여 저차원 물질인 그래핀에 플라즈마를 이용한 표면처리 방법을 실시하고, 그 결과를 아래와 같이 확인하였다.
<실시예 1>
대상물질인 그래핀의 표면에 금속메쉬망 형태의 그리드 2개를 이격시켜 배치한 후 전원을 인가하고, 건식처리방법인 플라즈마 처리를 실시하였다.
<실시예 2>
대상물질인 그래핀의 표면에 금속메쉬망 형태의 그리드 3개를 이격시켜 배치한 후 실시예 1과 같은 전압값을 유지하는 전원을 인가하고, 건식처리방법인 플라즈마 처리를 실시하였다.
<실시예 3>
대상물질인 그래핀의 표면에 금속메쉬망 형태의 그리드 1개를 이격시켜 배치한 후 실시예 1과 같은 전압값을 유지하는 전원을 인가하고, 건식처리방법인 플라즈마 처리를 실시하였다.
<실시예 4>
대상물질인 그래핀의 표면에 평판형상에 복수개의 타공홀을 형성한 그리드 2개를 이격시켜 배치한 후 실시예 1과 같은 전압값을 유지하는 전원을 인가하고, 건식처리방법인 플라즈마 처리를 실시하였다.
<실시예 5>
대상물질인 그래핀의 표면에 복수개의 금속라인이 동일평면상에 배치되는 형태의 그리드 2개를 이격시켜 배치한 후 실시예 1과 같은 전압값을 유지하는 전원을 인가하고, 건식처리방법인 플라즈마 처리를 실시하엿다.
상기와 같이 실시예 1 내지 실시예 5에 대한 면저항 감소율 및 도핑에 소요되는 공정시간의 단축 정도를 아래표에 정리하였다.
여기서, 면저항 감소율은 그리드를 적용하지 않았을 경우의 면저항을 100으로 보고, 이에 대하여 상대적인 감소율을 %로 하여 추출하였다.
또한, 도핑은 대상물질인 그래핀의 표면처리시 증착되는 이온과 전자가 동일한 두께가 될 때까지의 시간을 측정한 후, 종래기술인 실시예 3을 1로 보고 실시예 3과의 비교치를 추출하였다.
또한, 여기서의 물성변화는 대상물질은 그래핀의 물질 특성을 말하는 것으로, 전기전도성이라던지 열전도성, 기계적강도 및 투명성과 같은 항목을 말하는 것이며, 이에 대한 측정방법은 공지기술에 속하는 것이므로 상세한 설명은 생략하도록 한다.
면저항 감소율 공정시간 단축정도 비고
실시예 1 53% 1/10 물성변화 없음.
실시예 2 51% 1/11 물성변화 미비.
실시예 3 86% 1/1 물성 변화 많음.
실시예 4 61% 1/9 물성변화 미비.
실시예 5 63% 1/8 물성변화 미비.
상기와 같은 측정 결과를 살펴보면 종래기술의 단일 그리드를 적용한 실시예 1 보다 2개 또는 그 이상의 그리드를 적용한 실시예 1, 2, 4 및 5의 결과치인 면저항 감소율 및 공정시간 단축 정도가 월등히 높은 것을 볼 수 있으며, 대상물질의 물성인 전기전도성, 열전도성, 기계적강도 및 투명성과 같은 항목을 종합적으로 분석한 물성변화항목에서도 우수한 것으로 나타났다.
이와 같은 결과 종래의 단일 그리드를 적용하는 플라즈마 표면 처리방법의 경우 기판과 같이 물성변화가 적은 대상물에는 적합할 수 있으나, 최근 각광 받고 있는 그리드와 같은 저차원 물질에는 부적합한 것으로 나타났다.
상기와 같은 본 발명의 저차원 물질을 위한 표면처리 방법을 제공함으로써, 물성이 뛰어나지만 외부 요인에 의해 물성변화가 나타날 수 있는 그래핀과 같은 저차원 물질의 표면 처리방법이 보다 용이하게 실시될 수 있는 것이다.
S10 : 대상물질의 표면에 그리드를 배치하는 단계
S20 : 배치된 그리드를 이격시키는 단계
S30 : 이격거리를 조절하는 단계
S40 : 이격된 그리드에 전원을 공급하는 단계

Claims (3)

  1. 플라즈마를 이용한 저차원 물질인 그래핀의 표면처리 방법에 있어서,
    대상물질인 그래핀의 표면에 2개의 그리드를 배치하는 단계(S10);
    배치된 그리드를 이격시키는 단계(S20); 및
    이격된 그리드에 전원을 공급하는 단계(S40)를 포함하되,
    상기한 2개의 그리드에서 하부의 그리드는 접지되고 상부의 그리드는 전압이 인가되며,
    이격된 2개의 그리드는 전원이 병렬연결되어 인가되며,
    상기 배치된 그리드를 이격시키는 단계(S20) 후 저차원 물질인 그래핀의 종류에 따라 그리드의 이격거리를 조절하는 단계(S30)가 더 포함되는 것을 특징으로 하는 저차원 물질인 그래핀의 표면처리 방법.
  2. 삭제
  3. 제1항에 있어서,
    이격된 그리드에 전원을 공급하는 단계(S40)에서의 전압의 값은 1v ~ 30v인 것을 특징으로 하는 저차원 물질인 그래핀의 표면처리 방법.
KR1020170142026A 2017-10-30 2017-10-30 저차원 물질을 위한 표면처리 방법 KR102066222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170142026A KR102066222B1 (ko) 2017-10-30 2017-10-30 저차원 물질을 위한 표면처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170142026A KR102066222B1 (ko) 2017-10-30 2017-10-30 저차원 물질을 위한 표면처리 방법

Publications (2)

Publication Number Publication Date
KR20190047785A KR20190047785A (ko) 2019-05-09
KR102066222B1 true KR102066222B1 (ko) 2020-01-14

Family

ID=66546078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170142026A KR102066222B1 (ko) 2017-10-30 2017-10-30 저차원 물질을 위한 표면처리 방법

Country Status (1)

Country Link
KR (1) KR102066222B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102585950B1 (ko) * 2021-05-24 2023-10-05 성균관대학교산학협력단 그리드 및 기판의 전위 제어를 이용한 건식 식각 방법
KR102570681B1 (ko) * 2021-07-09 2023-08-24 대전대학교 산학협력단 라디칼 흡착 및 식각장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642201B1 (ko) * 2005-10-18 2006-11-10 성균관대학교산학협력단 연성회로기판의 제조방법
KR101547066B1 (ko) * 2014-10-07 2015-08-26 성균관대학교산학협력단 저손상 플라즈마 처리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910016054A (ko) 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
KR101016810B1 (ko) 2003-12-20 2011-02-21 삼성모바일디스플레이주식회사 플라즈마 표면처리 장치
KR101798720B1 (ko) * 2015-11-11 2017-11-17 성균관대학교산학협력단 프리-도핑을 이용한 그래핀의 제조 방법 및 이로부터 제조된 다층 그래핀

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642201B1 (ko) * 2005-10-18 2006-11-10 성균관대학교산학협력단 연성회로기판의 제조방법
KR101547066B1 (ko) * 2014-10-07 2015-08-26 성균관대학교산학협력단 저손상 플라즈마 처리 장치

Also Published As

Publication number Publication date
KR20190047785A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
CN105185818B (zh) 半导体晶片和用于处理半导体晶片的方法
CN1296977C (zh) 绝缘膜刻蚀装置
US20110272099A1 (en) Plasma processing apparatus and method for the plasma processing of substrates
CN105593401B (zh) 离子植入机中的碳化硅镀膜
KR102066222B1 (ko) 저차원 물질을 위한 표면처리 방법
US8907307B2 (en) Apparatus and method for maskless patterned implantation
CN1969057A (zh) 卷取式真空成膜装置
JP2016539514A (ja) 酸化物−ケイ素スタックのための付着性の改善
KR100857845B1 (ko) 플라즈마 이온 주입 방법 및 장치
CN103187348A (zh) 晶片固定装置、半导体设备和晶片固定方法
CN102668721A (zh) Dbd电极的极化方法和装置
KR101578268B1 (ko) 일함수 조절막을 구비한 전극 소자
CN111378947B (zh) 一种类金刚石薄膜的制备方法
EP3570973A1 (de) Verfahren zur additiven fertigung
CN104617357A (zh) 高功率微波输出窗及其制作方法
KR20100030090A (ko) 태양전지와 그의 제조 방법 및 제조 장치
EP3054456A1 (en) Conductor and method of manufacturing the same
CN103515173B (zh) 用于在碳注入期间延长离子源寿命和改善离子源性能的组合物
TW200845287A (en) Electrostatic chuck and plasma processing equipment with electrostatic chuck
KR101396009B1 (ko) 수송용 연료전지 분리판 및 그 제조방법
JP4194466B2 (ja) プラズマプロセス装置及びそれを用いた電子デバイスの製造方法
KR20060115296A (ko) 태양전지 디바이스 제조 방법
KR20050024172A (ko) 대기압 플라즈마 표면처리장치 및 표면처리방법
MX2014007668A (es) Metodo de recubrimiento de hipims homogeneo.
JP2009509340A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant