KR102062735B1 - 액정 디스플레이 장치와 이의 제조방법 - Google Patents

액정 디스플레이 장치와 이의 제조방법 Download PDF

Info

Publication number
KR102062735B1
KR102062735B1 KR1020130128051A KR20130128051A KR102062735B1 KR 102062735 B1 KR102062735 B1 KR 102062735B1 KR 1020130128051 A KR1020130128051 A KR 1020130128051A KR 20130128051 A KR20130128051 A KR 20130128051A KR 102062735 B1 KR102062735 B1 KR 102062735B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
electrostatic discharge
insulating layer
data
Prior art date
Application number
KR1020130128051A
Other languages
English (en)
Other versions
KR20150047948A (ko
Inventor
원대현
진목규
곽동곤
공아름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130128051A priority Critical patent/KR102062735B1/ko
Publication of KR20150047948A publication Critical patent/KR20150047948A/ko
Application granted granted Critical
Publication of KR102062735B1 publication Critical patent/KR102062735B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 정전기가 링크 라인에 인가되어 링크 라인이 파손되는 것을 방지한 액정 디스플레이 장치에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는, 복수의 픽셀들이 형성되어 화상을 표시하는 액티브 영역; 상기 액티브 영역의 외곽에 형성된 비 표시 영역; 상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 데이터 전압을 공급하는 복수의 데이터 드라이브 IC; 상기 복수의 데이터 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 데이터 링크 라인이 형성된 복수의 데이터 링크 영역; 상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 게이트 구동 신호를 공급하는 복수의 게이트 드라이브 IC; 상기 복수의 게이트 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 게이트 링크 라인이 형성된 복수의 게이트 링크 영역; 및 상기 복수의 데이터 링크 영역들 사이에 형성되고, 제1 전극, 상기 제1 전극을 덮도록 형성된 제1 절연층 및 상기 제1 절연층 상에 형성된 제2 전극을 포함하는 멀티 레이어 구조로 형성된 복수의 제1 정전기 방전 패드;를 포함한다.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 디스플레이 장치에 관한 것으로, 특히 정전기가 링크 라인에 인가되어 링크 라인이 파손되는 것을 방지한 액정 디스플레이 장치와 이의 제조 방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display Device) 등이 연구되고 있다.
이러한, 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 적용 분야가 확대되고 있다.
액정 디스플레이 장치는 외부로부터 입력된 영상 신호를 데이터 전압으로 변환하고, 데이터 전압에 따라 복수의 픽셀(cell)의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시하게 된다.
이러한 액정 디스플레이 장치는 TFT 어레이 기판(하부 기판) 상에 TFT(thin film transistor)를 포함한 패턴들을 형성하는 공정, 컬러필터 어레이 기판 상에 컬러필터층을 포함한 각종 패턴을 형성하는 공정, TFT 어레이 기판과 컬러필터 어레이 기판을 대향 합착하고, 그 사이에 액정을 주입하는 액정셀 공정 및 TFT 어레이 기판에 구동 회로부를 연결하는 모듈 공정을 수행하여 제조되게 된다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 2는 액정 패널의 비 표시 영역에 형성된 링크 라인들 및 링크 영역들 사이에 형성된 더미 패드를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 액정 디스플레이 장치(1)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(10)과 비 표시 영역(20)을 포함한다.
액티브 영역(10)의 주변에 비 표시 영역(20)이 형성되어 있으며, 비 표시 영역(20)에는 액티브 영역(10)에 형성된 복수의 픽셀들에 신호를 공급하기 위한 복수의 링크 라인이 형성된 링크 영역(22) 및 복수의 패드(미도시)가 형성되어 있다.
구동 회로부는 데이터 드라이버(30), 게이트 드라이버(40), 타이밍 컨트롤러(미도시) 및 전원 공급부(미도시)를 포함한다.
데이터 드라이버(30)는 복수의 데이터 드라이브 IC(32, data drive integrated circuit)를 포함하며, 복수의 데이터 드라이브 IC(32)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(20)의 상측 또는 하측에 본딩된다.
게이트 드라이버(40)는 복수의 게이트 드라이브 IC(42)를 포함하며, 복수의 게이트 드라이브 IC(42)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(20)의 좌측 및 우측에 본딩된다.
비 표시 영역(20)의 링크 영역(22)에는 복수의 데이트 드라이브 IC(32)의 출력 채널과 접속되어 액티브 영역(10)에 형성된 복수의 픽셀에 데이터 전압을 공급하기 위한 복수의 데이터 링크 라인(34)이 형성되어 있다.
그리고, 링크 영역(22)에는 복수의 게이트 드라이브 IC(42)의 출력 채널과 접속되어 게이트 구동 신호를 공급하기 위한 복수의 게이트 링크 라인(미도시)이 형성되어 있다.
복수의 데이터 드라이브 IC(32)의 링크 영역 사이에는 더미 패드(50)가 형성되어 있다.
도 3은 더미 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 3을 참조하면, 더미 패드(50)는 데이터 링크 라인(34)에 정전기가 유입되는 것을 방지하기 위해서 형성된 것으로, 더미 패드(50)는 게이트 라인이 형성될 때 함께 단일 레이어로 형성된다. 더미 패드(50)는 기판(2) 상에 형성되고, 더미 패드(50)를 덮도록 게이트 절연층(3)이 형성되고, 그 위에 보호층(4)이 형성되어 있다.
이러한, 더미 패드(50)에는 복수의 신호 라인(52)이 접속되어 있고, 더미 패드(50)에 유입된 정전기는 복수의 신호 라인(52)에 의해 배출된다.
액정 패널의 제조 과정에서 러빙 공정을 수행하게 되는데, 러빙 공정에 의해서 액정 패널에 정전기가 발생될 수 있다. 이러한 정전기가 데이터 링크 라인(34) 또는 게이트 링크 라인에 유입되면 링크 라인들이 파손될 수 있고 신호 왜곡이 발생되어 구동 불량이 발생될 수 있다.
링크 라인들에 정전기가 유입되는 것을 방지하기 위한 용도로 더미 패드(50)가 형성되어 있지만, 단일 레이어로 형성된 더미 패드(50) 만으로는 액정 패널에 형성된 정전기를 완전히 흡수할 수 없어 링크 라인들이 파손되고 신호 왜곡이 발생되어 구동 불량이 발생된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 정전기가 링크 라인에 인가되어 링크 라인이 파손되는 것을 방지한 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 링크 라인에 유입된 정전기에 의해 링크 라인의 신호를 왜곡시켜 구동 불량이 발생되는 것을 방지한 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는, 복수의 픽셀들이 형성되어 화상을 표시하는 액티브 영역; 상기 액티브 영역의 외곽에 형성된 비 표시 영역; 상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 데이터 전압을 공급하는 복수의 데이터 드라이브 IC; 상기 복수의 데이터 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 데이터 링크 라인이 형성된 복수의 데이터 링크 영역; 상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 게이트 구동 신호를 공급하는 복수의 게이트 드라이브 IC; 상기 복수의 게이트 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 게이트 링크 라인이 형성된 복수의 게이트 링크 영역; 및 상기 복수의 데이터 링크 영역들 사이에 형성되고, 제1 전극, 상기 제1 전극을 덮도록 형성된 제1 절연층 및 상기 제1 절연층 상에 형성된 제2 전극을 포함하는 멀티 레이어 구조로 형성된 복수의 제1 정전기 방전 패드;를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 정전기가 링크 라인에 인가되는 것을 방지하여, 정전기의 유입에 의해 링크 라인이 파손되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 정전기 유입에 의한 링크 라인의 신호 왜곡을 방지하여 구동 불량이 발생되는 것을 방지할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 액정 패널의 비 표시 영역에 형성된 링크 라인들 및 링크 영역들 사이에 형성된 더미 패드를 나타내는 도면이다.
도 3은 더미 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 5는 도 4에 도시된 액정 패널의 비 표시 영역에 형성된 링크 라인들 및 링크 영역들 사이에 형성된 정전기 방전(ESD: Electrostatic Discharge) 패드를 나타내는 도면이다.
도 6은 도 5에 도시된 링크 영역에 형성된 링크 라인들 및 정전기 방지 패드를 확대하여 나타내는 도면이다.
도 7은 본 발명의 제1 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 9는 본 발명의 제2 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 10은 본 발명의 제3 다른 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 11은 본 발명의 제3 다른 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 12는 본 발명의 제4 다른 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '아래에 또는 하부에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
아울러, 상기 '상부에 또는 상에' 및 '아래에 또는 하부에'라는 표현은 도면에 기초하여 터치 센서가 내장된 액정 디스플레이 장치의 구성 및 본 발명의 제조 방법들을 설명하기 위한 것이다. 따라서, 상기 '상부에 또는 상에' 및 '아래에 또는 하부에'라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, TN 모드와, VA 모드는 하부 기판에 픽셀 전극을 배치하고, 상부 기판에 공통 전극을 비치하여 픽셀 전극과 공통 전극 사이의 수직 전계에 의해 액정층의 배열을 조절하는 방식이다. 그리고, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 픽셀 전극과 공통 전극 사이의 수평 전계에 의해 액정층의 배열을 조절하는 방식이다. 본 발명의 실시 예에 따른 액정 디스플레이 장치는 구동 모드에 제약 없이 적용될 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치(100)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(110)과 비 표시 영역(120)을 포함한다.
액티브 영역(110)에는 복수의 게이트 라인과 복수의 데이터 라인이 교차하도록 형성되어 있고, 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 복수의 픽셀이 정의된다.
복수의 픽셀 각각에는 TFT(thin film transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다. TFT는 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역에 형성된다.
또한, 복수의 픽셀 각각은 공통 전극(Vcom electrode) 및 픽셀 전극(pixel electrode)을 포함한다. 픽셀 전극과 공통 전극은 동일 레이어에 형성될 수도 있고, 서로 다른 레이어에 형성될 수도 있다.
액티브 영역(110)의 주변에 비 표시 영역(120)이 형성되어 있으며, 비 표시 영역(120)에는 액티브 영역(110)에 형성된 복수의 픽셀들에 신호를 공급하기 위한 복수의 링크 라인이 형성된 링크 영역(122)이 형성되어 있다. 또한, 비 표시 영역(120)에는 구동 회로부의 드라이브 IC들이 본딩되는 복수의 패드가 형성되어 있다.
구동 회로부는 데이터 드라이버(130), 게이트 드라이버(140), 타이밍 컨트롤러(미도시) 및 전원 공급부(미도시)를 포함한다.
데이터 드라이버(130)는 복수의 데이터 드라이브 IC(132, data drive integrated circuit)를 포함하며, 복수의 데이터 드라이브 IC(132)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 상측 또는 하측에 본딩된다.
게이트 드라이버(140)는 복수의 게이트 드라이브 IC(142, gate drive integrated circuit)를 포함하며, 복수의 게이트 드라이브 IC(142)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 좌측 및 우측에 본딩된다.
비 표시 영역(120)의 링크 영역(122)에는 복수의 데이트 드라이브 IC(132)의 출력 채널과 접속되어 액티브 영역(110)에 형성된 복수의 픽셀에 데이터 전압을 공급하기 위한 복수의 데이터 링크 라인(미도시)이 형성되어 있다.
그리고, 링크 영역(122)에는 복수의 게이트 드라이브 IC(142)의 출력 채널과 접속되어 게이트 구동 신호를 공급하기 위한 복수의 게이트 링크 라인(미도시)이 형성되어 있다.
복수의 데이터 드라이브 IC(132)의 출력 신호(데이터 전압)를 픽셀에 공급하기 위한 복수의 데이터 링크 라인이 형성된 데이터 링크 영역들 사이에는 정전기 방전(Electrostatic Discharge: ESD) 패드(150)가 형성되어 있다.
도 5는 도 4에 도시된 액정 패널의 비 표시 영역에 형성된 링크 라인들 및 링크 영역들 사이에 형성된 정전기 방전(ESD: Electrostatic Discharge) 패드를 나타내는 도면이고, 도 6은 도 5에 도시된 링크 영역에 형성된 링크 라인들 및 정전기 방지 패드를 확대하여 나타내는 도면이다.
도 5 및 도 6을 참조하면, 복수의 데이터 드라이브 IC(132)에서 출력되는 데이터 전압을 픽셀에 공급하기 위해서 링크 영역(122)에는 복수의 데이터 링크 영역(134)이 형성되어 있다. 데이터 링크 영역(134)에는 복수의 데이터 링크 라인(134a)이 형성되어 있으며, 복수의 데이터 링크 라인(134a)을 통해 데이터 드라이브 IC(132)의 각 채널에서 출력된 데이터 전압이 액티브 영역(110)의 각 픽셀에 공급된다.
데이터 드라이브 IC(132) 및 게이트 드라이브 IC(142)의 COF(Chip On Film)를 패드부에 본딩시키기 위해서, 패드부가 형성된 영역의 보호막을 일정 부분 오픈시키고 패드부에 COF(Chip On Film)를 본딩한다.
도 7은 본 발명의 제1 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다. 도 5 및 도 6과 함께 도 7을 결부하여 정전기 방지 패드(150)를 설명하기로 한다.
복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 정전기 방전 패드(150)는 멀티 레이어 구조를 가진다.
정전기 방전 패드(150)는 절연층을 사이에 두고 형성된 제1 전극(151) 및 제2 전극(152)을 포함하여 구성된다. 이때, 정전기 방전 패드(150)의 절연층으로 게이트 절연층(102)이 적용될 수 있다.
정전기 방전 패드(150)의 제1 전극(151)은 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 게이트 라인 및 TFT의 게이트 전극을 형성할 때 정전기 방전 패드(150)의 제1 전극(151)이 함께 형성된다. 즉, 비 표시 영역(120)에 정전기 방전 패드(150)의 제1 전극(151)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극을 형성하는 공정을 이용하여 정전기 방전 패드(150)의 제1 전극(151)을 형성할 수 있다.
정전기 방전 패드(150)의 제1 전극(151)을 덮도록 게이트 절연층(102)이 형성되어 있다. 게이트 절연층(102)은 SiO2 물질 또는 SiNx 물질로 형성될 수 있으며, 4,000Å의 두께로 형성될 수 있다.
다른 예로서, 게이트 절연층(102)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 4,000Å의 두께로 형성될 수 있다.
정전기 방전 패드(150)의 제2 전극(152)은 액티브 영역(110)의 데이터 라인, TFT의 소스/드레인 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 데이터 라인 및 TFT의 소스/드레인 전극을 형성할 때 정전기 방전 패드(150)의 제2 전극(152)이 함께 형성된다. 즉, 비 표시 영역(120)에 정전기 방전 패드(150)의 제2 전극(152)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 데이터 라인 및 TFT의 소스/드레인 전극을 형성하는 공정을 이용하여 정전기 방전 패드(150)의 제2 전극(152)을 형성할 수 있다.
정전기 방전 패드(150)의 제1 전극(151) 및 제2 전극(152)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질로 2,000~3,000Å의 두께로 형성될 수 있다.
다른 예로서, 정전기 방전 패드(150)의 제1 전극(151) 및 제2 전극(152)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질을 포함하는 합금으로 형성될 수도 있다.
도 5에 도시된 바와 같이, 정전기 방전 패드(150)의 제1 전극(151)에는 제1 정전기 방전 라인(153)이 접속되어 있고, 정전기 방전 패드(150)의 제2 전극(152)에는 제2 정전기 방전 라인(154)이 접속되어 있다. 제1 정전기 방전 라인(153) 및 제2 정전기 방전 라인(154)은 비 표시 영역에서 라우팅되어 그라운드(GND) 단자에 접속된다.
액정 패널의 화면 크기가 22인 경우, 복수의 정전기 방전 패드(150) 각각은 3,500~4,000[pF]의 정전 용량을 가지도록 형성될 수 있다.
도 5 및 도 6에서는 정전기 방전 패드(150)의 제1 전극(151)이 제2 전극(152)보다 큰 면적을 가지도록 형성된 것으로 도시하고 있으나, 이는 본 발명의 여러 실시 예들 중에서 하나의 실시 예를 나타낸 것이다.
정전기 방전 패드(150)의 제1 전극(151)이 제2 전극(152)보다 작은 면적을 가지도록 형성될 수도 있고, 정전기 방전 패드(150)의 제1 전극(151)과 제2 전극(152)이 동일한 면적을 가지도록 형성될 수도 있다.
상술한 구성을 포함하는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 복수의 정전기 방전 패드(150)가 멀티 레이어의 구조로 형성되어 있어 큰 정전 용량을 확보할 수 있다.
이를 통해, 제조 공정 중 액정 패널에 발생된 정전기를 효과적으로 흡수한 후, 그라운드로 배출시켜 정전기에 의해 데이터 링크 라인들이 파손되는 것을 방지할 수 있다. 또한, 정전기에 의해서 데이터 링크 라인들에 인가된 신호가 왜곡되는 것을 방지하여 구동의 안정성을 확보할 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 9는 본 발명의 제2 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
본 발명의 제2 실시 예를 설명함에 있어, 도 4 내지 도 7을 참조하여 설명한 제1 실시 예와 동일한 구성에 대한 상세한 설명은 생략할 수 있다.
도 8 및 도 9를 참조하면, 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치(100)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(110)과 비 표시 영역(120)을 포함한다.
액티브 영역(110)의 주변에 비 표시 영역(120)이 형성되어 있으며, 비 표시 영역(120)에는 액티브 영역(110)에 형성된 복수의 픽셀들에 신호를 공급하기 위한 복수의 링크 라인이 형성된 링크 영역(122)이 형성되어 있다. 또한, 비 표시 영역(120)에는 구동 회로부의 드라이브 IC들이 본딩되는 복수의 패드가 형성되어 있다.
구동 회로부는 데이터 드라이버(130), 게이트 드라이버(140), 타이밍 컨트롤러(미도시) 및 전원 공급부(미도시)를 포함한다.
데이터 드라이버(130)는 복수의 데이터 드라이브 IC(132, data drive integrated circuit)를 포함하며, 복수의 데이터 드라이브 IC(132)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 상측 또는 하측에 본딩된다.
게이트 드라이버(140)는 복수의 게이트 드라이브 IC(142, gate drive integrated circuit)를 포함하며, 복수의 게이트 드라이브 IC(142)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 좌측 및 우측에 본딩된다.
복수의 데이터 드라이브 IC(132)의 출력 신호(데이터 전압)를 픽셀에 공급하기 위한 복수의 데이터 링크 라인이 형성된 데이터 링크 영역들 사이에는 제1 정전기 방전 패드(150)가 형성되어 있다.
그리고, 복수의 게이트 드라이브 IC(142)의 출력 신호(게이트 구동 신호)를 픽셀에 공급하기 위한 복수의 게이트 링크 라인이 형성된 게이트 링크 영역들 사이에는 제2 정전기 방전 패드(160)가 형성되어 있다.
도 6에 도시된 바와 같이, 복수의 데이터 드라이브 IC(132)에서 출력되는 데이터 전압을 픽셀에 공급하기 위해서 링크 영역(122)에는 복수의 데이터 링크 영역(134)이 형성되어 있다. 데이터 링크 영역(134)에는 복수의 데이터 링크 라인(134a)이 형성되어 있으며, 복수의 데이터 링크 라인(134a)을 통해 데이터 드라이브 IC(132)의 각 채널에서 출력된 데이터 전압이 액티브 영역(110)의 각 픽셀에 공급된다.
그리고, 도면에 도시하지 않았지만, 복수의 게이트 드라이브 IC(142)에서 출력되는 데이터 전압을 픽셀에 공급하기 위해서 링크 영역(122)에는 복수의 게이트 링크 영역이 형성되어 있다. 게이트 링크 영역에는 복수의 게이트 링크 라인이 형성되어 있으며, 복수의 게이트 링크 라인을 통해 게이트 드라이브 IC(142)의 각 채널에서 출력된 게이트 구동 신호가 액티브 영역(110)의 각 픽셀에 공급된다.
복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 제1 정전기 방전 패드(150)는 멀티 레이어 구조를 가진다. 이와 동일하게, 복수의 게이트 드라이브 IC(142)의 링크 영역들 사이마다 형성된 제2 정전기 방전 패드(160)도 멀티 레이어 구조를 가진다.
9에 도시된 바와 같이, 복수의 게이트 드라이브 IC(142)의 링크 영역들 사이마다 형성된 제2 정전기 방전 패드(160)는 절연층을 사이에 두고 형성된 제1 전극(161) 및 제2 전극(162)을 포함하여 구성된다. 이때, 제2 정전기 방전 패드(160)의 절연층으로 게이트 절연층(102)이 적용될 수 있다.
제2 정전기 방전 패드(160)의 제1 전극(161)은 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 게이트 라인 및 TFT의 게이트 전극을 형성할 때 제2 정전기 방전 패드(160)의 제1 전극(161)이 함께 형성된다. 즉, 비 표시 영역(120)에 제2 정전기 방전 패드(160)의 제1 전극(161)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극을 형성하는 공정을 이용하여 제2 정전기 방전 패드(160)의 제1 전극(161)을 형성할 수 있다.
제2 정전기 방전 패드(160)의 제1 전극(161)을 덮도록 게이트 절연층(102)이 형성되어 있다. 게이트 절연층(102)은 SiO2 물질 또는 SiNx 물질로 형성될 수 있으며, 4,000Å의 두께로 형성될 수 있다.
다른 예로서, 게이트 절연층(102)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 4,000Å의 두께로 형성될 수 있다.
제2 정전기 방전 패드(160)의 제2 전극(162)은 액티브 영역(110)의 데이터 라인, TFT의 소스/드레인 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 데이터 라인 및 TFT의 소스/드레인 전극을 형성할 때 제2 정전기 방전 패드(160)의 제2 전극(162)이 함께 형성된다. 즉, 비 표시 영역(120)에 제2 정전기 방전 패드(160)의 제2 전극(162)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 데이터 라인 및 TFT의 소스/드레인 전극을 형성하는 공정을 이용하여 제2 정전기 방전 패드(160)의 제2 전극(162)을 형성할 수 있다.
제2 정전기 방전 패드(160)의 제1 전극(161) 및 제2 전극(162)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질로 2,000~3,000Å의 두께로 형성될 수 있다.
다른 예로서, 제2 정전기 방전 패드(160)의 제1 전극(161) 및 제2 전극(162)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질을 포함하는 합금으로 형성될 수도 있다.
제2 정전기 방전 패드(160)의 제1 전극(161)에는 제1 정전기 방전 라인(미도시)이 접속되어 있고, 제2 정전기 방전 패드(160)의 제2 전극(162)에는 제2 정전기 방전 라인(미도시)이 접속되어 있다. 제1 정전기 방전 라인 및 제2 정전기 방전 라인은 비 표시 영역에서 라우팅되어 그라운드(GND) 단자에 접속된다.
액정 패널의 화면 크기가 22인 경우, 복수의 제2 정전기 방전 패드(160) 각각은 3,500~4,000[pF]의 정전 용량을 가지도록 형성될 수 있다.
상술한 구성을 포함하는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치는 복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 복수의 제1 정전기 방전 패드(150)가 멀티 레이어의 구조로 형성되어 있어 큰 정전 용량을 확보할 수 있다.
또한, 복수의 게이트 드라이브 IC(142)의 링크 영역들 사이마다 형성된 복수의 제2 정전기 방전 패드(160)가 멀티 레이어의 구조로 형성되어 있어 큰 정전 용량을 확보할 수 있다.
이를 통해, 제조 공정 중 액정 패널에 발생된 정전기를 효과적으로 흡수한 후, 그라운드로 배출시켜 정전기에 의해 데이터 링크 라인들 및 게이트 링크 라인들이 파손되는 것을 방지할 수 있다. 또한, 정전기에 의해서 데이터 링크 라인들 및 게이트 링크 라인들에 인가된 신호가 왜곡되는 것을 방지하여 구동의 안정성을 확보할 수 있다.
도 10은 본 발명의 제3 다른 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 11은 본 발명의 제3 다른 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
본 발명의 제3 실시 예를 설명함에 있어서, 도 4 내지 도 7을 참조하여 설명한 제1 실시 예와 동일한 구성에 대한 상세한 설명은 생략할 수 있다. 또한, 본 발명의 제3 실시 예를 설명함에 있어서, 도 8 및 도 9를 참조하여 설명한 제2 실시 예와 동일한 구성에 대한 상세한 설명은 생략할 수 있다.
도 10 및 도 11을 참조하면, 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치(100)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(110)과 비 표시 영역(120)을 포함한다.
액티브 영역(110)의 주변에 비 표시 영역(120)이 형성되어 있으며, 비 표시 영역(120)에는 액티브 영역(110)에 형성된 복수의 픽셀들에 신호를 공급하기 위한 복수의 링크 라인이 형성된 링크 영역(122)이 형성되어 있다. 또한, 비 표시 영역(120)에는 구동 회로부의 드라이브 IC들이 본딩되는 복수의 패드가 형성되어 있다.
구동 회로부는 데이터 드라이버(130), 게이트 드라이버(140), 타이밍 컨트롤러(미도시) 및 전원 공급부(미도시)를 포함한다.
데이터 드라이버(130)는 복수의 데이터 드라이브 IC(132, data drive integrated circuit)를 포함하며, 복수의 데이터 드라이브 IC(132)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 상측 또는 하측에 본딩된다.
게이트 드라이버(140)는 복수의 게이트 드라이브 IC(142, gate drive integrated circuit)를 포함하며, 복수의 게이트 드라이브 IC(142)는 COF(Chip On Film) 형태로 형성되어 액정 패널의 비 표시 영역(120)의 좌측 및 우측에 본딩된다.
복수의 데이터 드라이브 IC(132)의 출력 신호(데이터 전압)를 픽셀에 공급하기 위한 복수의 데이터 링크 라인이 형성된 데이터 링크 영역들 사이에는 제1 정전기 방전 패드(150)가 형성되어 있다.
그리고, 복수의 게이트 드라이브 IC(142)의 출력 신호(게이트 구동 신호)를 픽셀에 공급하기 위한 복수의 게이트 링크 라인이 형성된 게이트 링크 영역들 사이에는 제2 정전기 방전 패드(160)가 형성되어 있다.
그리고, 액정 패널의 네 모서리 부분에 제3 정전기 방전 패드(170)가 형성되어 있다.
복수의 제1 정전기 방전 패드(150), 복수의 제2 정전기 방전 패드(160) 및 복수의 제3 정전기 방전 패드(170)는 멀티 레이어 구조를 가진다. 복수의 제1 정전기 방전 패드(150) 및 복수의 제2 정전기 방전 패드(160)의 구조는 앞에서 설명한 사항을 참조한다.
도 11에 도시된 바와 같이, 제3 정전기 방전 패드(170)는 절연층을 사이에 두고 형성된 제1 전극(171) 및 제2 전극(172)을 포함하여 구성된다. 이때, 제3 정전기 방전 패드(170)의 절연층으로 게이트 절연층(102)이 적용될 수 있다.
제3 정전기 방전 패드(170)의 제1 전극(171)은 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 게이트 라인 및 TFT의 게이트 전극을 형성할 때 제3 정전기 방전 패드(170)의 제1 전극(171)이 함께 형성된다. 즉, 비 표시 영역(120)에 제3 정전기 방전 패드(170)의 제1 전극(171)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극을 형성하는 공정을 이용하여 제3 정전기 방전 패드(170)의 제1 전극(171)을 형성할 수 있다.
제3 정전기 방전 패드(170)의 제1 전극(171)을 덮도록 게이트 절연층(102)이 형성되어 있다. 게이트 절연층(102)은 SiO2 물질 또는 SiNx 물질로 형성될 수 있으며, 4,000Å의 두께로 형성될 수 있다.
다른 예로서, 게이트 절연층(102)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 4,000Å의 두께로 형성될 수 있다.
제3 정전기 방전 패드(170)의 제2 전극(172)은 액티브 영역(110)의 데이터 라인, TFT의 소스/드레인 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 데이터 라인 및 TFT의 소스/드레인 전극을 형성할 때 제3 정전기 방전 패드(170)의 제2 전극(172)이 함께 형성된다. 즉, 비 표시 영역(120)에 제3 정전기 방전 패드(170)의 제2 전극(172)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 데이터 라인 및 TFT의 소스/드레인 전극을 형성하는 공정을 이용하여 제3 정전기 방전 패드(170)의 제2 전극(172)을 형성할 수 있다.
제3 정전기 방전 패드(170)의 제1 전극(171) 및 제2 전극(172)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질로 2,000~3,000Å의 두께로 형성될 수 있다.
다른 예로서, 제3 정전기 방전 패드(170)의 제1 전극(171) 및 제2 전극(172)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질을 포함하는 합금으로 형성될 수도 있다.
제3 정전기 방전 패드(170)의 제1 전극(171)에는 제1 정전기 방전 라인(미도시)이 접속되어 있고, 제3 정전기 방전 패드(170)의 제2 전극(172)에는 제2 정전기 방전 라인(미도시)이 접속되어 있다. 제1 정전기 방전 라인 및 제2 정전기 방전 라인은 비 표시 영역에서 라우팅되어 그라운드(GND) 단자에 접속된다.
액정 패널의 화면 크기가 22인 경우, 복수의 제3 정전기 방전 패드(170) 각각은 3,500~4,000[pF]의 정전 용량을 가지도록 형성될 수 있다.
상술한 구성을 포함하는 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 네 모서리 부분에 형성된 복수의 제3 정전기 방전 패드(170)가 멀티 레이어의 구조로 형성되어 있어 큰 정전 용량을 확보할 수 있다.
이를 통해, 제조 공정 중 액정 패널에 발생된 정전기를 효과적으로 흡수한 후, 그라운드로 배출시켜 정전기에 의해 데이터 링크 라인들 및 게이트 링크 라인들이 파손되는 것을 방지할 수 있다. 또한, 정전기에 의해서 데이터 링크 라인들 및 게이트 링크 라인들에 인가된 신호가 왜곡되는 것을 방지하여 구동의 안정성을 확보할 수 있다.
도 12는 본 발명의 제4 다른 실시 예에 따른 정전기 방지 패드가 형성된 부분의 단면을 나타내는 도면이다.
도 12를 참조하면, 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치는 복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 정전기 방전 패드(150)가 멀티 레이어 구조를 가진다.
정전기 방전 패드(150)는 제1 절연층을 사이에 두고 형성된 제1 전극(151) 및 제2 전극(152)이 형성되어 있고, 제2 절연층을 사이에 두고 제2 전극(152) 및 제3 전극(153)이 형성되어 있다. 이때, 정전기 방전 패드(150)의 제1 절연층으로 게이트 절연층(102)이 적용될 수 있고, 제2 절연층으로 보호층(105)이 적용될 수 있다.
정전기 방전 패드(150)의 제1 전극(151)과 제2 전극(152) 사이에 제1 커패시터가 형성되고, 제2 전극(152)과 제3 전극(153) 사이에 제2 커패시터가 형성되어 있다. 즉, 2개의 커패시터를 포함하는 구조로 정전기 방전 패드(150)를 형성함으로써 정전기 방전 패드(150)의 전체 정전 용량을 증가시킬 수 있다.
정전기 방전 패드(150)의 제1 전극(151)은 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 게이트 라인 및 TFT의 게이트 전극을 형성할 때 정전기 방전 패드(150)의 제1 전극(151)이 함께 형성된다. 즉, 비 표시 영역(120)에 정전기 방전 패드(150)의 제1 전극(151)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 게이트 라인 및 TFT의 게이트 전극을 형성하는 공정을 이용하여 정전기 방전 패드(150)의 제1 전극(151)을 형성할 수 있다.
정전기 방전 패드(150)의 제1 전극(151)을 덮도록 게이트 절연층(102)이 형성되어 있다. 게이트 절연층(102)은 SiO2 물질 또는 SiNx 물질로 형성될 수 있으며, 4,000Å의 두께로 형성될 수 있다.
다른 예로서, 게이트 절연층(102)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 4,000Å의 두께로 형성될 수 있다.
정전기 방전 패드(150)의 제2 전극(152)은 액티브 영역(110)의 데이터 라인, TFT의 소스/드레인 전극과 동일한 레이어에 형성된다. 액티브 영역(110)에 데이터 라인 및 TFT의 소스/드레인 전극을 형성할 때 정전기 방전 패드(150)의 제2 전극(152)이 함께 형성된다. 즉, 비 표시 영역(120)에 정전기 방전 패드(150)의 제2 전극(152)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 데이터 라인 및 TFT의 소스/드레인 전극을 형성하는 공정을 이용하여 정전기 방전 패드(150)의 제2 전극(152)을 형성할 수 있다.
정전기 방전 패드(150)의 제1 전극(151) 및 제2 전극(152)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질로 2,000~3,000Å의 두께로 형성될 수 있다.
다른 예로서, 정전기 방전 패드(150)의 제1 전극(151) 및 제2 전극(152)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 은(Ag), 금(Au), 니켈(Ni), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr), 지르코늄(Zr) 또는 구리(Cu)의 메탈 물질을 포함하는 합금으로 형성될 수도 있다.
정전기 방전 패드(150)의 제2 전극(152)을 덮도록 보호층(105)이 형성되어 있다. 보호층(105)은 SiO2 물질 또는 SiNx 물질로 형성될 수 있으며, 2,000Å의 두께로 형성될 수 있다.
보호층(105) 상에 정전기 방전 패드(150)의 제3 전극(153)이 형성된다. 정전기 방전 패드(150)의 제3 전극(153)은 액티브 영역(110)의 픽셀 전극 또는 공통 전극과 동일한 레이어에 형성된다.
액티브 영역(110)에 픽셀 전극 또는 공통 전극을 형성할 때 정전기 방전 패드(150)의 제3 전극(153)이 함께 형성된다. 즉, 비 표시 영역(120)에 정전기 방전 패드(150)의 제3 전극(153)을 형성하기 위해서 별도의 마스크 및 제조 공정이 추가되는 것은 아니며, 액티브 영역(110)의 픽셀 전극 또는 공통 전극을 형성하는 공정을 이용하여 정전기 방전 패드(150)의 제3 전극(153)을 형성할 수 있다.
정전기 방전 패드(150)의 제3 전극(153)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500~1,000Å의 두께로 형성될 수 있다.
정전기 방전 패드(150)의 제1 전극(151)에는 제1 정전기 방전 라인(미도시)이 접속되어 있고, 정전기 방전 패드(150)의 제2 전극(152)에는 제2 정전기 방전 라인(미도시)이 접속되어 있고, 정전기 방전 패드(150)의 제3 전극(153)에는 제3 정전기 방전 라인이 접속되어 있다. 제1 정전기 방전 라인 내지 제3 정전기 방전 라인은 비 표시 영역에서 라우팅되어 그라운드(GND) 단자에 접속된다.
상술한 구성을 포함하는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 복수의 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 복수의 정전기 방전 패드(150)가 멀티 레이어의 구조로 형성되어 있어 큰 정전 용량을 확보할 수 있다.
이를 통해, 제조 공정 중 액정 패널에 발생된 정전기를 효과적으로 흡수한 후, 그라운드로 배출시켜 정전기에 의해 데이터 링크 라인들이 파손되는 것을 방지할 수 있다. 또한, 정전기에 의해서 데이터 링크 라인들에 인가된 신호가 왜곡되는 것을 방지하여 구동의 안정성을 확보할 수 있다.
도 12에서는 데이터 드라이브 IC(132)의 링크 영역들 사이마다 형성된 정전기 방전 패드(150)가 2개의 커패시터를 가지는 멀티 레이어 구조로 형성된 것으로 도시하고 이에 대하여 설명하였다.
그러나, 이에 한정되지 않고, 도 8 및 도 9를 참조하여 설명한 본 발명의 제2 실시 예의 제2 정전기 방전 패드(160)도 2개의 커패시터를 가지는 멀티 레이어 구조로 형성될 수 있다.
또한, 도 10 및 도 11을 참조하여 설명한 본 발명의 제3 실시 예의 제3 정전기 방전 패드(170)도 2개의 커패시터를 가지는 멀티 레이어 구조로 형성될 수 있다.
정전기 방전 패드의 정전 용량(Cap)은 아래의 수학식1과 같이, 절연층의 유전율(
Figure 112013097003388-pat00001
)과 제1 전극과 제2 전극이 중첩된 면적(A)에 비례하고, 제1 전극과 제2 전극 사이의 거리(d)에 반비례한다.
[수학식1]
Figure 112013097003388-pat00002
제1 전극과 제2 전극이 중첩된 면적(A)을 증가시키는 경우 링크 라인들과의 쇼트가 발생될 수 있어, 제1 전극과 제2 전극이 중첩된 면적(A)을 늘리는 것에는 제약이 있다.
제1 전극과 제2 전극 사이에 형성된 절연층의 두께를 줄이면 제1 전극과 제2 전극이 중첩된 면적(A)을 증가시키기 않고 정전기 방전 패드의 정전 용량(Cap)을 증가시킬 수 있다.
본 발명에서는 액티브 영역 및 비 표시 영역에 게이트 절연을 형성한 이후에, 비 표시 영역에 형성된 게이트 절연층 중에서 정전기 방전 패드 부분의 게이트 절연층의 두께를 감소시킬 수 있다. 즉, 액티브 영역의 게이트 절연층의 두께보다 정전기 방전 패드의 절연층으로 이용되는 게이트 절연층의 두께를 얇게 형성하여 정전기 방전 패드의 정전 용량을 증가시킬 수 있다.
이를 통해, 제조 공정 중 액정 패널에 발생된 정전기를 효과적으로 흡수한 후, 그라운드로 배출시켜 정전기에 의해 데이터 링크 라인들 및 게이트 링크 라인이 파손되는 것을 방지할 수 있다. 또한, 정전기에 의해서 데이터 링크 라인들 및 게이트 링크 라인들에 인가된 신호가 왜곡되는 것을 방지하여 구동의 안정성을 확보할 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
101: 기판 102: 게이트 절연층
105: 보호층 110: 액티브 영역
120: 비 표시 영역 122: 링크 영역
130: 데이터 드라이버 132: 데이터 드라이브 IC
140: 게이트 드라이버 142: 게이트 드라이브 IC
150: 정전기 방전 패드 151: 제1 전극
152: 제2 전극 153: 제1 정전기 방전 라인
154: 제2 정전기 방전 라인 160: 정전기 방전 패드
161: 제1 전극 162: 제2 전극
170: 정전기 방전 패드 171: 제1 전극
172: 제2 전극 180: 정전기 방전 패드
181: 제1 전극 182: 제2 전극
183: 제3 전극

Claims (10)

  1. 복수의 픽셀들이 형성되어 화상을 표시하는 액티브 영역;
    상기 액티브 영역의 외곽에 형성된 비 표시 영역;
    상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 데이터 전압을 공급하는 복수의 데이터 드라이브 IC;
    상기 복수의 데이터 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 데이터 링크 라인이 형성된 복수의 데이터 링크 영역;
    상기 비 표시 영역에 본딩되어 상기 복수의 픽셀에 게이트 구동 신호를 공급하는 복수의 게이트 드라이브 IC;
    상기 복수의 게이트 드라이브 IC에서 출력된 신호를 상기 복수의 픽셀 공급하기 위한 복수의 게이트 링크 라인이 형성된 복수의 게이트 링크 영역;
    상기 복수의 데이터 링크 영역들 사이에 형성되고, 제1 전극, 상기 제1 전극을 덮도록 형성된 제1 절연층 및 상기 제1 절연층 상에 형성된 제2 전극을 포함하는 멀티 레이어 구조로 형성된 복수의 제1 정전기 방전 패드;
    상기 제1 전극과 연결되어 정전기를 그라운드로 배출시키는 제1 정전기 방전 라인; 및
    상기 제2 전극과 연결되어 정전기를 그라운드로 배출시키는 제2 정전기 방전 라인을 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 복수의 게이트 링크 영역들 사이에 형성되고, 제1 전극, 상기 제1 전극을 덮도록 형성된 제1 절연층 및 상기 제1 절연층 상에 형성된 제2 전극을 포함하는 멀티 레이어 구조로 형성된 복수의 제2 정전기 방전 패드;를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제1 항에 있어서,
    액정 패널의 모서리 부분에 형성되고, 제1 전극, 상기 제1 전극을 덮도록 형성된 제1 절연층 및 상기 제1 절연층 상에 형성된 제2 전극을 포함하는 멀티 레이어 구조로 형성된 복수의 제3 정전기 방전 패드;를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 삭제
  5. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 전극은 상기 액티브 영역의 게이트 라인과 동일 레이어에 형성되고,
    상기 절연층은 상기 액티브 영역의 게이트 절연층으로 형성되고,
    상기 제2 전극은 상기 액티브 영역의 데이터 라인과 동일 레이어에 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  6. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 정전기 방전 패드는,
    상기 제2 전극을 덮도록 형성된 제2 절연층 및
    상기 제2 절연층 상에 형성된 제3 전극을 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  7. 제6 항에 있어서,
    상기 제3 전극과 연결되어 정전기를 그라운드로 배출시키는 제3 정전기 방전 라인을 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  8. 제6 항에 있어서,
    상기 제2 절연층은 상기 액티브 영역의 보호층으로 형성되고,
    상기 제3 전극은 상기 액티브 영역의 픽셀 전극 또는 공통 전극과 동일 레이어에 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  9. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 절연층은 상기 액티브 영역의 게이트 절연층보다 얇게 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  10. 제7 항에 있어서,
    상기 제2 절연층은 상기 액티브 영역의 보호층보다 얇게 형성된 것을 특징으로 하는 액정 디스플레이 장치.
KR1020130128051A 2013-10-25 2013-10-25 액정 디스플레이 장치와 이의 제조방법 KR102062735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130128051A KR102062735B1 (ko) 2013-10-25 2013-10-25 액정 디스플레이 장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128051A KR102062735B1 (ko) 2013-10-25 2013-10-25 액정 디스플레이 장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150047948A KR20150047948A (ko) 2015-05-06
KR102062735B1 true KR102062735B1 (ko) 2020-01-06

Family

ID=53386705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128051A KR102062735B1 (ko) 2013-10-25 2013-10-25 액정 디스플레이 장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102062735B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102562954B1 (ko) * 2015-12-31 2023-08-03 엘지디스플레이 주식회사 정전기 유도 유닛 및 이를 갖는 디스플레이 장치
WO2023122981A1 (zh) * 2021-12-28 2023-07-06 京东方科技集团股份有限公司 显示基板、显示基板母板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049738A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd 液晶表示パネル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049738A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd 液晶表示パネル

Also Published As

Publication number Publication date
KR20150047948A (ko) 2015-05-06

Similar Documents

Publication Publication Date Title
US20220121051A1 (en) Display device
CN108020945B (zh) 触摸式显示面板及其短路修复方法
JP5770796B2 (ja) 液晶ディスプレイ装置
US9933664B2 (en) Display panel and encapsulation method thereof, and liquid crystal display device
US9595543B2 (en) Array substrate for liquid crystal display devices and method of manufacturing the same
KR102009388B1 (ko) 액정 디스플레이 장치
JP5013554B2 (ja) 液晶表示装置
KR20150078248A (ko) 표시소자
CN107924652B (zh) 显示装置
US10269788B2 (en) Array panel with ESD protection circuit
JP2017146450A (ja) 表示装置
US9865621B2 (en) Display device
KR102156057B1 (ko) 표시장치용 표시패널
JP5171412B2 (ja) 液晶表示装置及び電子機器
CN111799298A (zh) 显示装置
JP2013205504A (ja) 液晶表示装置
US9608018B2 (en) Liquid crystal display device and method of manufacturing the same
KR102062735B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
JP5207422B2 (ja) 液晶表示装置
KR20120004194A (ko) 액정 표시 패널 및 그 제조 방법
JP5997958B2 (ja) 表示装置及びアレイ基板
WO2020010756A1 (zh) 触控显示面板
US10048555B2 (en) Array substrate, manufacturing method thereof and display device
KR20170130660A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant