KR102061754B1 - 상태 기계 엔진들에서의 지시 삽입 - Google Patents

상태 기계 엔진들에서의 지시 삽입 Download PDF

Info

Publication number
KR102061754B1
KR102061754B1 KR1020157007720A KR20157007720A KR102061754B1 KR 102061754 B1 KR102061754 B1 KR 102061754B1 KR 1020157007720 A KR1020157007720 A KR 1020157007720A KR 20157007720 A KR20157007720 A KR 20157007720A KR 102061754 B1 KR102061754 B1 KR 102061754B1
Authority
KR
South Korea
Prior art keywords
state machine
indication
machine engine
instruction
data
Prior art date
Application number
KR1020157007720A
Other languages
English (en)
Other versions
KR20150052125A (ko
Inventor
데이비드 알. 브라운
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20150052125A publication Critical patent/KR20150052125A/ko
Application granted granted Critical
Publication of KR102061754B1 publication Critical patent/KR102061754B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

지시 삽입 레지스터를 가진 것들을 포함하여, 상태 기계 엔진들이 개시된다. 하나의 이러한 지시 삽입 레지스터는 데이터 분석을 위한 상태 기계 엔진을 준비하기 위해서와 같은, 초기화 지시를 제공할 수 있다. 지시 삽입 레지스터는 상태 기계 엔진의 동작 동안 발생하는 에러를 해결하려는 시도로 지시를 제공할 수 있다. 지시 삽입 레지스터는 또한 상태 기계가 치명적 에러를 경험한 후와 같이, 상태 기계 엔진을 디버깅하기 위해 사용될 수 있다.

Description

상태 기계 엔진들에서의 지시 삽입{INSTRUCTION INSERTION IN STATE MACHINE ENGINES}
본 발명의 실시예들은 일반적으로 전자 디바이스들에 관한 것이며, 보다 구체적으로, 특정한 실시예들에서, 데이터 분석을 위한 병렬 디바이스들을 가지는 전자 디바이스들에 관한 것이다.
복합 패턴 인식은 종래의 폰 노이만(von Neumann) 기반 컴퓨터 상에서 수행하기에 비효율적일 수 있다. 그러나, 특정한 인체의 뇌에서, 생물학적인 뇌는 패턴 인식을 수행하는 것에 능숙하다. 현재의 연구는 인체의 뇌가 신피질(neocortex) 내 일련의 계층적으로 조직된 뉴런 층들을 사용하여 패턴 인식을 수행한다는 것을 제시한다. 계층의 하부층들 내 뉴런들은 예를 들어, 감각 기관들들로부터의 "원 신호들(raw signals)"을 분석하는 한편, 상부층들 내 뉴런들은 하부 레벨들 내 뉴런들로부터의 신호 출력들을 분석한다. 신피질의 이 계층적 시스템은, 가능한 뇌의 다른 영역들과 결합하여, 사람들이 공간 추론, 의식적 사고, 및 복합 언어와 같은 높은 레벨의 기능들을 수행하게 하는 복합 패턴 인식을 성취한다.
컴퓨팅의 분야에서, 패턴 인식 태스크들은 점점 더 도전적이고 있다. 훨씬 더 큰 볼륨들의 데이터가 컴퓨터들 사이에서 송신되며, 사용자들이 식별하고 싶어하는 패턴들의 수는 증가하고 있다. 예를 들어, 스팸(spam) 및 멀웨어(malware)는 종종 데이터 스트림, 예컨대, 코드의 특정한 구절들 또는 조각들에서 패턴들을 탐색함으로써 검출된다. 패턴들의 수는, 새로운 패턴들이 새로운 변형들을 탐색하기 위해 구현될 수 있기 때문에, 다양한 스팸 및 멀웨어에 따라 증가한다. 각각의 이들 패턴들에 대한 데이터 스트림을 탐색하는 것은 컴퓨팅 병목현상을 형성할 수 있다. 보통, 데이터 스트림이 수신됨에 따라, 그것은 각각의 패턴에 대해, 차례로 탐색된다. 시스템이 데이터 스트림의 다음 부분을 탐색하도록 준비되기 전에 지연은 패턴들의 수와 함께 증가한다. 그리하여, 패턴 인식은 데이터의 수신을 느리게 할 수 있다.
하드웨어는 패턴들에 대한 데이터 스트림을 탐색하도록 설계되어 왔으나, 이 하드웨어는 보통 주어진 시간에 충분한 데이터량을 처리할 수 없다. 데이터 스트림을 탐색하도록 구성되는 몇몇 디바이스들은 복수의 회로들 사이에 데이터 스트림을 분산함으로써 그렇게 한다. 회로들은 데이터 스트림이 패턴의 일부에 매칭하는지를 각각 결정한다. 보통, 다수의 회로들은 일반적으로 동시에 데이터 스트림을 각각 탐색하면서, 병렬적으로 동작한다. 그러나, 생물학적인 뇌의 패턴 인식과 더욱 필적할 만한 방식으로 패턴 인식을 수행하는 것을 효과적으로 가능하게 하는 시스템이 없었다. 이러한 시스템의 개발이 요구된다.
도 1은 본 발명의 다양한 실시예들에 따른, 상태 기계 엔진을 가진 시스템의 예를 예시한다.
도 2는 본 발명의 다양한 실시예들에 따른, 도 1의 상태 기계 엔진의 FSM 격자의 예를 예시한다.
도 3은 본 발명의 다양한 실시예들에 따른, 도 2의 FSM 격자의 블록의 예를 예시한다.
도 4는 본 발명의 다양한 실시예들에 따른, 도 3의 블록의 로우의 예를 예시한다.
도 5는 본 발명의 다양한 실시예들에 따른, 도 4의 로우의 2의 그룹의 예를 예시한다.
도 6은 본 발명의 다양한 실시예들에 따른, 유한 상태 기계 그래프의 예를 예시한다.
도 7은 본 발명의 다양한 실시예들에 따른, FSM 격자들을 갖고 구현된 2-레벨 계층의 예를 예시한다.
도 8은 본 발명의 다양한 실시예들에 따라, 소스 코드를 도 2의 FSM 격자의 프로그래밍을 위한 이진 파일로 변환하기 위한 컴파일러에 대한 방법의 예를 예시한다.
도 9는 본 발명의 다양한 실시예들에 따른, 상태 기계 엔진을 예시한다.
도 10은 본 발명의 다양한 실시예들에 따른, 도 9의 지시 삽입 레지스터를 이용한 제 1 프로세스를 예시한 흐름도를 예시한다.
도 11은 본 발명의 다양한 실시예들에 따른, 도 9의 지시 삽입 레지스터를 이용한 제 2 프로세스를 예시한 흐름도를 예시한다.
도 12는 본 발명의 다양한 실시예들에 따른, 도 9의 지시 삽입 레지스터를 이용한 제 3 프로세스를 예시한 흐름도를 예시한다.
이제 도면들로 가면, 도 1은 일반적으로 참조 부호(10)에 의해 지정된, 프로세서-기반 시스템의 실시예를 예시한다. 시스템(10)(예컨대, 데이터 분석 시스템)은 데스크탑 컴퓨터, 랩탑 컴퓨터, 페이저, 셀룰러 전화기, 개인용 정리 수첩(personal organizer), 휴대용 오디오 플레이어, 제어 회로, 카메라 등과 같은 다양한 유형들 중 임의의 것일 수 있다. 또한, 시스템(10)은 라우터, 서버, 또는 클라이언트(예컨대, 이전에-설명된 유형들의 컴퓨터들 중 하나)와 같은, 네트워크 노드일 수 있다. 시스템(10)은 복사기, 스캐너, 프린터, 게임 콘솔, 텔레비전, 셋-탑 비디오 분배 또는 기록 시스템, 케이블 박스, 개인용 디지털 미디어 플레이어, 공장 자동화 시스템, 자동차 컴퓨터 시스템, 또는 의료 디바이스와 같은, 몇몇 다른 종류의 전자 디바이스일 수 있다. (여기에 사용된 많은 다른 용어들과 같이, 시스템들의 이들 다양한 예들을 설명하기 위해 사용된 용어들은 몇몇 지시 대상들을 공유할 수 있으며, 이와 같이 나열된 다른 아이템들에 의해 좁게 해석되지 않아야 한다.)
시스템(10)과 같은 통상적인 프로세서-기반 디바이스에서, 마이크로프로세서와 같은 프로세서(12)는 시스템(10)에서 시스템 기능들 및 요청들의 프로세싱을 제어한다. 또한, 프로세서(12)는 시스템 제어를 공유하는 복수의 프로세서들을 포함할 수 있다. 프로세서(12)는 시스템(10)에서의 요소들의 각각에 직접 또는 간접적으로 결합될 수 있으며, 따라서 프로세서(12)는 시스템(10) 내에 또는 시스템(10)의 외부에서 저장될 수 있는 지시들을 실행함으로써 시스템(10)을 제어한다.
여기에 설명된 실시예들에 따르면, 시스템(10)은 프로세서(12)의 제어 하에서 동작할 수 있는, 상태 기계 엔진(14)을 포함한다. 상태 기계 엔진(14)은 임의의 오토마톤 이론(automaton theory)을 이용할 수 있다. 예를 들어, 상태 기계 엔진(14)은 이에 제한되지 않지만, 밀리(Mealy) 아키텍처들, 무어(Moore) 아키텍처들, 유한 상태 기계들(FSMs; Finite State Machines), 결정적 FSM들(DFSMs; Deterministic FSMs), 비트-병렬 상태 기계들(BPSMs; Bit-Parallel State Machines) 등을 포함하는 다수의 상태 기계 아키텍처들 중 임의의 하나를 이용할 수 있다. 다양한 아키텍처들이 사용될 수 있지만, 논의 목적들을 위해, 애플리케이션은 FSM들을 나타낸다. 그러나, 이 기술분야의 숙련자들은 설명된 기술들이 다양한 상태 기계 아키텍처들 중 임의의 하나를 사용하여 이용될 수 있다는 것을 이해할 것이다.
이하에 추가로 논의되는 바와 같이, 상태 기계 엔진(14)은 다수의(예컨대, 하나 이상의) 유한 상태 기계(FSM) 격자들(예컨대, 칩의 코어)을 포함할 수 있다. 이 출원의 목적들을 위해 용어 "격자(lattice)"는 요소들(예컨대, 부울(Boolean) 셀들, 카운터 셀들, 상태 기계 요소들, 상태 전이 요소들)의 조직된 프레임워크(예컨대, 라우팅 매트릭스, 라우팅 네트워크, 프레임)을 나타낸다. 또한, "격자"는 임의의 적절한 형태, 구조, 또는 계층적 구조(예컨대, 그리드(grid), 큐브(cube), 구형, 연쇄형)를 가질 수 있다. 각각의 FSM 격자는 각각이 동일한 데이터를 동시에 수신 및 분석하는 다수의 FSM들을 구현할 수 있다. 뿐만 아니라, FSM 격자들은 그룹들(예로서, 클러스터들)로 배열될 수 있으며, 따라서 FSM 격자들의 클러스터들은 동일한 입력 데이터를 동시에 분석할 수 있다. 또한, 상태 기계 엔진(14)의 FSM 격자들의 클러스터들은 보다 낮은 레벨의 계층 구조 상에서의 상태 기계 격자들로부터의 출력이 보다 높은 레벨 상에서의 상태 기계 격자들로의 입력들로서 사용될 수 있는 계층적 구조로 배열될 수 있다. 계층적 구조를 통해 직렬로 상태 기계 엔진(14)의 병렬 FSM 격자들의 클러스터들을 연쇄시킴으로써, 점점 더 복잡한 패턴들이 분석(예로서, 평가, 탐색 등)될 수 있다.
또한, 상태 기계 엔진(14)의 계층적 병렬 구성에 기초하여, 상태 기계 엔진(14)은 높은 프로세싱 속도들을 이용하는 시스템들에서의 복합 데이터 분석(예컨대, 패턴 인식 또는 다른 프로세싱)을 위해 이용될 수 있다. 예를 들어, 본 명세서에 설명되는 실시예들은 1 GByte/sec의 프로세싱 속도들을 갖고 시스템들에 통합될 수 있다. 따라서, 상태 기계 엔진(14)을 이용하여, 고속 메모리 디바이스들 또는 다른 외부 디바이스들로부터의 데이터가 빠르게 분석될 수 있다. 상태 기계 엔진(14)은 거의 동시에, 예컨대, 하나의 디바이스 사이클 동안, 여러 기준들(예컨대, 탐색 조건들)에 따라 데이터 스트림을 분석할 수 있다. 상태 기계 엔진(14)의 레벨 상에서 FSM들의 클러스터 내에서의 FSM 격자들의 각각은 각각 대략 동시에 데이터 스트림으로부터 동일한 탐색 조건을 수신할 수 있으며, 병렬 FSM 격자들의 각각은 조건이 상태 기계 엔진(14)을 프로세싱 기준에서의 다음 상태로 전진시킬지를 결정할 수 있다. 상태 기계 엔진(14)은 비교적 많은 수의 기준들, 예로서 100개 이상, 110개 이상, 또는 10,000개 이상에 따라 조건들을 분석할 수 있다. 그것들은 동시에 동작하기 때문에, 그것들은 데이터 스트림의 속도를 줄이지 않고, 비교적 높은 대역폭을 가진 데이터 스트림, 예로서 1 기가바이트/초(GByte/sec)보다 크거나 또는 일반적으로 그것과 같은 데이터 스트림에 기준들을 적용할 수 있다.
일 실시예에서, 상태 기계 엔진(14)은 데이터 스트림에서 다수의 패턴들을 인식(예로서, 검출)하도록 구성될 수 있다. 예를 들면, 상태 기계 엔진(14)은 사용자 또는 다른 엔티티가 분석하기를 원할 수 있는 다양한 유형들의 데이터 스트림들 중 하나 이상에서 패턴을 검출하기 위해 이용될 수 있다. 예를 들면, 상태 기계 엔진(14)은 인터넷을 통해 수신된 패킷들 또는 셀룰러 네트워크를 통해 수신된 데이터와 같은, 네트워크를 통해 수신된 데이터의 스트림을 분석하도록 구성될 수 있다. 일 예에서, 상태 기계 엔진(14)은 스팸 또는 멀웨어에 대한 데이터 스트림을 분석하도록 구성될 수 있다. 데이터 스트림은 직렬 데이터 스트림으로서 수신될 수 있으며, 여기에서 데이터는 일시적으로, 사전적으로, 또는 의미적으로 중요한 순서로와 같은, 의미를 가진 순서로 수신된다. 대안적으로, 데이터 스트림은 병렬로 또는 순서 외로 수신될 수 있으며, 그 후 예로서 인터넷을 통해 수신된 패킷들을 재순서화함으로써, 직렬 데이터 스트림으로 변환될 수 있다. 몇몇 실시예들에서, 데이터 스트림은 직렬로 조건들을 나타낼 수 있지만, 조건들의 각각을 표현한 비트들은 병렬로 수신될 수 있다. 데이터 스트림은 시스템(10)의 외부에 있는 소스로부터 수신될 수 있거나, 또는 메모리(16)와 같은 메모리 디바이스에 질의하며, 메모리(16)에 저장된 데이터로부터 데이터 스트림을 형성함으로써 형성될 수 있다. 다른 예들에서, 상태 기계 엔진(14)은 특정한 워드의 철자를 말하는 문자들의 시퀀스, 유전자를 특정하는 유전 염기 쌍들의 시퀀스, 이미지의 일 부분을 형성하는 화상 또는 비디오 파일에서의 비트들의 시퀀스, 프로그램의 부분을 형성하는 실행 가능한 파일에서 비트들의 시퀀스, 또는 노래 또는 구절의 부분을 형성하는 오디오 파일에서의 비트들의 시퀀스를 인식하도록 구성될 수 있다. 분석될 데이터의 스트림은 이진 포맷 또는 다른 포맷들, 예로서 십진법, ASCII 등에서의 다수의 비트들의 데이터를 포함할 수 있다. 스트림은 단일 숫자 또는 다수의 숫자들, 예로서 여러 개의 이진 숫자들을 갖고 데이터를 인코딩할 수 있다.
이해될 바와 같이, 시스템(10)은 메모리(16)를 포함할 수 있다. 메모리(16)는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 동기식 DRAM(SDRAM), 이중 데이터 레이트 DRAM(DDR SDRAM), DDR2 SDRAM, DDR3 SDRAM 등과 같은, 휘발성 메모리를 포함할 수 있다. 메모리(16)는 또한 판독-전용 메모리(ROM), PC-RAM, 실리콘-산화물-질화물-산화물-실리콘(SONOS) 메모리, 금속-산화물-질화물-산화물-실리콘(MONOS) 메모리, 폴리실리콘 플로팅 게이트 기반 메모리, 및/또는 휘발성 메모리와 함께 사용될 다양한 아키텍처들의 다른 유형들의 플래시 메모리(예로서, NAND 메모리, NOR 메모리 등)와 같은, 비-휘발성 메모리를 포함할 수 있다. 메모리(16)는 상태 기계 엔진(14)에 의해 분석될 데이터를 제공할 수 있는, DRAM 디바이스들과 같은, 하나 이상의 메모리 디바이스들을 포함할 수 있다. 본 명세서에서 사용되는 바와 같이, 용어 "제공하다"는 일반적으로 지시하다, 입력하다, 삽입하다, 발행하다, 라우팅하다, 송신하다, 전달하다, 전송하다, 생성하다, 부여하다, 출력하다, 배치하다, 기록하다 등을 나타낸다. 이러한 디바이스들은 고체 상태 드라이브들(SSD's; solid state drives), 멀티미디어미디어카드들(MMC's; MultimediaMediaCards), 보안 디지털(SD; SecureDigital) 카드들, 컴팩트 플래시(CF; CompactFlash) 카드들, 또는 임의의 다른 적합한 디바이스로 지칭되거나 이들을 포함할 수 있다. 뿐만 아니라, 이러한 디바이스들은 범용 직렬 버스(USB), 주변 구성요소 상호 연결(PCI), PCI 익스프레스(PCI-E), 소형 컴퓨터 시스템 인터페이스(SCSI), IEEE 1394(파이어와이어), 또는 임의의 다른 적절한 인터페이스와 같은, 임의의 적절한 인터페이스를 통해 시스템(10)에 결합할 수 있다. 플래시 메모리 디바이스들과 같은, 메모리(16)의 동작을 용이하게 하기 위해, 시스템(10)은 메모리 제어기(예시되지 않음)를 포함할 수 있다. 이해될 바와 같이, 메모리 제어기는 독립적인 디바이스일 수 있거나 또는 그것은 프로세서(12)와 함께 내장될 수 있다. 부가적으로, 시스템(10)은 자기 저장 디바이스와 같은, 외부 저장 장치(18)를 포함할 수 있다. 외부 저장 장치는 또한 입력 데이터를 상태 기계 엔진(14)에 제공할 수 있다.
시스템(10)은 다수의 부가적인 요소들을 포함할 수 있다. 예를 들어, 컴파일러(20)는 도 8에 관하여 보다 상세히 설명되는 바와 같이, 상태 기계 엔진(14)을 구성(예컨대, 프로그램)하는데 사용될 수 있다. 입력 디바이스(22)는 또한 사용자로 하여금 데이터를 시스템(10)에 입력하도록 허용하기 위해 프로세서(12)에 결합될 수 있다. 예를 들면, 입력 디바이스(22)는 상태 기계 엔진(14)에 의한 나중 분석을 위해 데이터를 메모리(16)에 입력하기 위해 사용될 수 있다. 입력 디바이스(22)는 예를 들면, 버튼들, 스위칭 요소들, 키보드, 광 펜, 스타일러스, 마우스, 및/또는 음성 인식 시스템을 포함할 수 있다. 디스플레이와 같은 출력 디바이스(24)가 또한 프로세서(12)에 결합될 수 있다. 디스플레이(24)는 예를 들면, LCD, CRT, LED들, 및/또는 오디오 디스플레이를 포함할 수 있다. 시스템은 또한 인터넷과 같은 네트워크와 인터페이싱하기 위해, 네트워크 인터페이스 카드(NIC)와 같은, 네트워크 인터페이스 디바이스(26)를 포함할 수 있다. 이해될 바와 같이, 시스템(10)은 시스템(10)의 애플리케이션에 의존하여, 많은 다른 구성요소들을 포함할 수 있다.
도 2 내지 도 5는 FSM 격자(30)의 예를 예시한다. 예에서, FSM 격자(30)는 블록들(32)의 어레이를 포함한다. 이해될 바와 같이, 각각의 블록(32)은 FSM에서의 복수의 상태들에 대응하는 복수의 선택적으로 결합가능한 하드웨어 요소들(예컨대, 구성가능한 요소들 및/또는 특수 목적 요소들)을 포함할 수 있다. FSM에서의 상태와 유사하게, 하드웨어 요소는 입력 스트림을 분석할 수 있으며, 입력 스트림에 기초하여, 다운스트림 하드웨어 요소를 활성화시킬 수 있다.
구성가능한 요소들은 많은 상이한 기능들을 구현하도록 구성(예컨대, 프로그램)될 수 있다. 예를 들어, 구성가능한 요소들은 로우들(38)(도 3 및 도 4에 도시됨) 및 블록들(32)(도 2 및 도 3에 도시됨)로 계층적으로 조직되는 상태 기계 요소들(SME들)(34, 36)(도 5에 도시됨)을 포함할 수 있다. 또한, SME들은 상태 전이 요소들(STEs; state transition elements)이 고려될 수 있다. 계층적으로 조직된 SME들(34, 36) 사이에서의 신호들을 라우팅하기 위해, 블록-간 스위칭 요소들(40)(도 2 및 도 3에 도시됨), 블록-내 스위칭 요소들(42)(도 3 및 도 4에 도시됨), 및 로우-내 스위칭 요소들(44)(도 4에 도시됨)을 포함하여, 구성 가능한 스위칭 요소들의 계층이 사용될 수 있다.
이하에 설명되는 바와 같이, 스위칭 요소들은 라우팅 구조들 및 버퍼들을 포함할 수 있다. SME(34, 36)는 FSM 격자(30)에 의해 구현된 FSM의 상태에 대응할 수 있다. SME들(34, 36)은 이하에 설명되는 바와 같이 구성가능한 스위칭 요소들을 사용함으로써 함께 결합될 수 있다. 따라서, FSM은 상태들의 기능들에 대응하는 SME들(34, 36)을 구성함으로써 및 FSM에서의 상태들 사이에서의 전이들에 대응하도록 SME들(34, 36)을 함께 선택적으로 결합함으로써 FSM 격자(30) 상에서 구현될 수 있다.
도 2는 FSM 격자(30)의 예의 전체 뷰를 예시한다. FSM 격자(30)는 구성가능한 블록-간 스위칭 요소들(40)과 함께 선택적으로 결합될 수 있는 복수의 블록들(32)을 포함한다. 블록-간 스위칭 요소들(40)은 도체들(46)(예로서, 와이어들, 트레이스들 등) 및 버퍼들(48 및 50)을 포함할 수 있다. 예에서, 버퍼들(48 및 50)은 블록-간 스위칭 요소들(40)로/로부터 신호들의 연결 및 타이밍을 제어하기 위해 포함된다. 이하에 추가로 설명되는 바와 같이, 버퍼들(48)은 블록들(32) 사이에 전송되는 데이터를 버퍼링하기 위해 제공될 수 있는 반면, 버퍼들(50)은 블록-간 스위칭 요소들(40) 사이에 전송되는 데이터를 버퍼링하기 위해 제공될 수 있다. 부가적으로, 블록들(32)은 신호들(예로서, 데이터)를 수신하고 데이터를 블록들(32)에 제공하기 위해 입력 블록(52)(예로서, 데이터 입력 포트)에 선택적으로 결합될 수 있다. 블록들(32)은 또한 블록들(32)로부터 외부 디바이스(예로서, 또 다른 FSM 격자(30))에 신호들을 제공하기 위해 출력 블록(54)(예로서, 출력 포트)에 선택적으로 결합될 수 있다. 또한, FSM 격자(30)는 FSM 격자(30)로 구성(예컨대, 이미지, 프로그램을 통해)하기 위해 프로그래밍 인터페이스(56)를 포함할 수 있다. 이미지는 SME들(34, 36)의 상태를 구성(예컨대, 설정)할 수 있다. 예를 들어, 이미지는 입력 블록(52)에서 주어진 입력에 특정한 방식으로 반응하도록 SME들(34, 36)을 구성할 수 있다. 예를 들면, SME(34, 36)는 문자(‘a’)가 입력 블록(52)에서 수신될 때 하이 신호를 출력하도록 설정될 수 있다.
예에서, 입력 블록(52), 출력 블록(54), 및/또는 프로그래밍 인터페이스(56)는 레지스터들로의 기록 또는 그로부터의 판독이 각각의 요소들로 또는 그로부터 데이터를 제공하도록 레지스터들로서 구현될 수 있다. 따라서, 프로그래밍 인터페이스(56)에 대응하는 레지스터들에 저장된 이미지로부터의 비트들은 SME들(34, 36) 상에 로딩될 수 있다. 도 2가 블록(32), 입력 블록(52), 출력 블록(54), 및 블록-간 스위칭 요소(40) 사이에서 특정한 수의 도체들(예로서, 와이어, 트레이스)을 예시하지만, 다른 예들에서, 보다 적거나 또는 보다 많은 도체들이 사용될 수 있다는 것이 이해되어야 한다.
도 3은 블록(32)의 예를 예시한다. 블록(32)은 구성가능한 블록-내 스위칭 요소들(42)과 함께 선택적으로 결합될 수 있는 복수의 로우들(38)을 포함할 수 있다. 부가적으로, 로우(38)는 블록-간 스위칭 요소들(40)을 갖고 또 다른 블록(32) 내에서의 또 다른 로우(38)에 선택적으로 결합될 수 있다. 로우(38)는 여기에서 2의 그룹들(GOT들)(60)로서 불리우는, 요소들의 쌍들로 조직된, 복수의 SME들(34, 36)을 포함한다. 일 예에서, 블록(32)은 16개의 로우들(38)을 포함한다.
도 4는 로우(38)의 예를 예시한다. GOT(60)는 구성가능한 로우-내 스위칭 요소들(44)에 의해 로우(38) 내에서의 다른 GOT들(60) 및 임의의 다른 요소들(예컨대, 특수 목적 요소(58))에 선택적으로 결합될 수 있다. GOT(60)는 또한 블록-내 스위칭 요소(42)를 갖고 다른 로우들(38)에서의 다른 GOT들(60), 또는 블록-간 스위칭 요소(40)를 갖고 다른 블록들(32)에서의 다른 GOT들(60)에 결합될 수 있다. 예에서, GOT(60)는 제 1 및 제 2 입력(62, 64), 및 출력(66)을 가진다. 도 5를 참조하여 추가로 예시될 바와 같이, 제 1 입력(62)은 GOT(60)의 제 1 SME(34)에 결합되며, 제 2 입력(64)은 GOT(60)의 제 2 SME(36)에 결합된다.
예에서, 로우(38)는 제 1 및 제 2 복수의 로우 상호연결 도체들(68, 70)을 포함한다. 예에서, GOT(60)의 입력(62, 64)은 하나 이상의 로우 상호연결 컨덕터들(68, 70)에 결합될 수 있으며, 출력(66)은 하나의 로우 상호연결 컨덕터 (68, 70)에 결합될 수 있다. 예에서, 제 1 복수의 로우 상호연결 도체들(68)은 로우(38) 내에서의 각각의 GOT(60)의 각각의 SME(34, 36)에 결합될 수 있다. 제 2 복수의 로우 상호연결 컨덕터들(70)은 로우(38) 내에서의 각각의 GOT(60)의 단지 하나의 SME(34, 36)에 결합될 수 있지만, GOT(60)의 다른 SME(34, 36)에 결합될 수 없다. 예에서, 도 5에 관하여 보다 양호하게 예시될 바와 같이, 제 2 복수의 로우 상호연결 컨덕터들(70)의 제 1 절반은 로우(38) 내에서의 SME들(34, 36) 중 제 1 절반(각각의 GOT(60)로부터의 하나의 SME(34))에 결합할 수 있으며, 제 2 복수의 로우 상호연결 컨덕터들(70)의 제 2 절반은 로우(38) 내에서의 SME들(34, 36)의 제 2 절반(각각의 GOT(60)로부터의 다른 SME(34, 36))에 결합할 수 있다. 제 2 복수의 로우 상호연결 컨덕터들(70) 및 SME들(34, 36) 사이의 제한된 연결성은 본 명세서에서 “패리티(parity)”로 지칭된다. 또한, 예에서, 로우(38)는 카운터, 구성가능한 부울 논리 소자, 룩-업 테이블, RAM, 필드 구성가능한 게이트 어레이(FPGA; field configurable gate array), 애플리케이션 특정 집적 회로(ASIC; application specific integrated circuit), 구성가능한 프로세서(예컨대, 마이크로프로세서), 또는 특수 목적 기능을 수행하기 위한 다른 요소와 같은 특수 목적 요소(58)를 포함할 수 있다.
예에서, 특수 목적 요소(58)는 카운터(또한 여기에서 카운터(58)로서 불리우는)를 포함한다. 예에서, 카운터(58)는 12-비트 구성가능한 다운 카운터(down counter)를 포함한다. 12-비트 구성가능한 카운터(58)는 카운팅 입력, 리셋 입력, 및 제로-카운트 출력을 가진다. 검증될 때, 카운팅 입력은 1만큼 카운터(58)의 값을 차감시킨다. 검증될 때, 리셋 입력은 카운터(58)가 연관된 레지스터로부터 초기 값을 로딩하게 한다. 12-비트 카운터(58)에 대해, 12-비트 숫자까지 초기 값으로서 로딩될 수 있다. 카운터(58)의 값이 제로(0)로 차감될 때, 제로-카운트 출력이 검증된다. 카운터(58)는 또한 적어도 두 개의 모드들, 펄스 및 유지를 가진다. 카운터(58)가 펄스 모드로 설정될 때, 제로-카운트 출력은 카운터(58)가 제로에 이를 때 검증된다. 예를 들어, 제로-카운트 출력은 즉각적으로 그 후의 다음 데이터 바이트의 프로세싱 동안 검증되는데, 이는 입력 문자 사이클에 관하여 제 시간에 오프셋되는 카운터(58)를 유발한다. 다음 문자 사이클 후, 제로-카운트 출력이 더 이상 검증되지 않는다. 이 방식으로, 예를 들어, 펄스 모드에서, 제로-카운트 출력이 하나의 입력 문자 프로세싱 사이클에 대해 검증된다. 카운터(58)가 유지 모드로 설정될 때, 제로-카운트 출력은 카운터(58)가 제로로 차감할 때 클록 사이클 동안 검증되며, 카운터(58)가 검증되는 리셋 입력에 의해 리셋될 때까지 검증된 채로 있는다.
또 다른 예에서, 특수 목적 요소(58)는 부울 논리를 포함한다. 예를 들어, 부울 논리는 AND, OR, NAND, NOR, 곱의 합(SoP; Sum of Products), 부정-출력 곱의 합(NSoP; Negated-Output Sum of Products), 부정-출력 합의 곱(NPoS; Negated-Output Product of Sume), 및 합의 곱(PoS; Product of Sums) 함수들과 같은, 논리 함수들을 수행하는데 사용될 수 있다. 이 부울 논리는 FSM 격자(30)에서 종단 상태 SME들(본 명세서에서 이후에 논의되는 바와 같이, FSM의 종단 노드들에 대응하는)로부터 정보를 추출하는데 사용될 수 있다. 추출되는 데이터는 상태 데이터를 다른 FSM 격자들(30)에 제공하는데 및/또는 FSM 격자(30)를 재구성, 또는 다른 FSM 격자(30)를 재구성하는데 사용되는 구성 데이터를 제공하는데 사용될 수 있다.
도 5는 GOT(60)의 예를 예시한다. GOT(60)는 입력들(62, 64)을 가지며 OR 게이트(76) 및 3-대-1 다중화기(78)에 결합된 그것들의 출력들(72, 74)을 가진 제 1 SME(34) 및 제 2 SME(36)를 포함한다. 3-대-1 다중화기(78)는 GOT(60)의 출력(66)을 제 1 SME(34), 제 2 SME(36), 또는 OR 게이트(76)에 결합하도록 설정될 수 있다. OR 게이트(76)는 GOT(60)의 공통 출력(66)을 형성하기 위해 출력들(72, 74) 양쪽 모두를 함께 결합시키기 위해 사용될 수 있다. 예에서, 제 1 및 제 2 SME(34, 36)는 상기 논의된 바와 같이 패리티를 보이며, 여기서 제 1 SME(34)의 입력(62)은 몇몇 로우 상호연결 컨덕터들(68)에 결합될 수 있으며 제 2 SME(36)의 입력(64)은 다른 로우 상호연결 컨덕터들(70)에 결합될 수 있고, 패리티 문제점들을 극복할 수 있는 공통 출력(66)이 생성될 수 있다. 예에서, GOT(60) 내에서의 두 개의 SME들(34, 36)은 스위칭 요소들(79) 중 하나 또는 양쪽 모두를 설정함으로써 연쇄되고 및/또는 스스로 루프 백될 수 있다. SME들(34, 36)은 다른 SME(34, 36)의 입력(62, 64)에 SME들(34, 36)의 출력(72, 74)을 결합함으로써 연쇄될 수 있다. SME들(34, 36)은 출력(72, 74)을 그것들 자신의 입력(62, 64)에 결합함으로써 스스로로 루프 백될 수 있다. 따라서, 제 1 SME(34)의 출력(72)은 제 1 SME(34)의 입력(62) 및 제 2 SME(36)의 입력(64) 중 하나 또는 양쪽 모두에 결합되거나 또는 결합되지 않을 수 있다. 부가적으로, 각각의 입력들(62, 64)이 복수의 로우 라우팅 라인들에 결합될 수 있으므로, OR 게이트는 출력들(72, 74)뿐만 아니라, 입력들(62, 64)을 따르는 이들 로우 라우팅 라인들로부터의 입력들 중 임의의 입력을 선택하는데 이용될 수 있다.
예에서, 상태 기계 요소(34, 36)는 검출 라인(82)에 병렬로 결합된, 종종 동적 랜덤 액세스 메모리(DRAM)에서 사용된 것들과 같은, 복수의 메모리 셀들(80)을 포함한다. 하나의 이러한 메모리 셀(80)은, 하이 또는 로우 값(예로서, 1 또는 0)에 대응하는 것과 같은, 데이터 상태로 설정될 수 있는 메모리 셀을 포함한다. 메모리 셀(80)의 출력은 검출 라인(82)에 결합되며 메모리 셀(80)로의 입력은 데이터 스트림 라인(84)에 대한 데이터에 기초한 신호들을 수신한다. 예에서, 입력 블록(52)에서의 입력은 메모리 셀들(80) 중 하나 이상을 선택하기 위해 디코딩된다. 선택된 메모리 셀(80)은 검출 라인(82)으로의 출력으로서 그것의 저장된 데이터 상태를 제공한다. 예를 들어, 입력 블록(52)에 수신되는 데이터는 디코더(미도시)에 제공될 수 있으며, 디코더는 데이터 스트림 라인들(84) 중 하나 이상을 선택할 수 있다. 예에서, 디코더는 8-비트 ASCII 문자를 256 데이터 스트림 라인들(84) 중 대응하는 1로 변환할 수 있다.
그러므로, 메모리 셀(80)은 메모리 셀(80)이 하이 값으로 설정될 때 검출 라인(82)에 하이 신호를 출력하며 데이터 스트림 라인(84) 상의 데이터는 메모리 셀(80)을 선택한다. 데이터 스트림 라인(84) 상의 데이터가 메모리 셀(80)을 선택하며 메모리 셀(80)이 로우 값으로 설정될 때, 메모리 셀(80)은 로우 신호를 검출 라인(82)에 출력한다. 검출 라인(82) 상에서 메모리 셀들(80)로부터의 출력들은 검출 셀(86)에 의해 감지된다.
예에서, 입력 라인(62, 64) 상에서의 신호는 각각의 검출 셀(86)을 활성 또는 비활성 상태로 설정한다. 비활성 상태로 설정할 때, 검출 셀(86)은 각각의 검출 라인(82) 상에서의 신호에 관계없이 각각의 출력(72, 74) 상에서 로우 신호를 출력한다. 활성 상태로 설정할 때, 검출 셀(86)은 하이 신호가 각각의 SME(34, 36)의 메모리 셀들(82) 중 하나로부터 검출될 때 각각의 출력 라인(72, 74) 상에서 하이 신호를 출력한다. 활성 상태에 있을 때, 검출 셀(86)은 각각의 SME(34, 36)의 메모리 셀들(82)의 모두로부터의 신호들이 로우일 때 각각의 출력 라인(72, 74) 상에서 로우 신호를 출력한다.
예에서, SME(34, 36)는 256개의 메모리 셀들(80)을 포함하며 각각의 메모리 셀(80)은 상이한 데이터 스트림 라인(84)에 결합된다. 따라서, SME(34, 36)는 데이터 스트림 라인들(84) 중 선택된 하나 이상이 그것 상에 하이 신호를 가질 때 하이 신호를 출력하도록 프로그램될 수 있다. 예를 들면, SME(34)는 하이로 설정된 제 1 메모리 셀(80)(예로서, 비트 0) 및 로우로 설정된 모든 다른 메모리 셀들(80)(예로서, 비트들 1 내지 255)을 가질 수 있다. 각각의 검출 셀(86)이 활성 상태에 있을 때, SME(34)는 비트 0에 대응하는 데이터 스트림 라인(84)이 그것 상에 하이 신호를 가질 때 출력(72) 상에 하이 신호를 출력한다. 다른 예들에서, SME(34)는 다수의 데이터 스트림 라인들(84) 중 하나가 적절한 메모리 셀들(80)을 하이 값으로 설정함으로써 그것 상에 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다.
예에서, 메모리 셀(80)은 연관된 레지스터로부터 비트들을 판독함으로써 하이 또는 로우 값으로 설정될 수 있다. 따라서, SME들(34)은 컴파일러(20)에 의해 생성되는 이미지를 레지스터들에 저장하며 레지스터들에서의 비트들을 연관된 메모리 셀들(80)에 로딩함으로써 구성될 수 있다. 예에서, 컴파일러(20)에 의해 생성된 이미지는 하이 및 로우(예로서, 1 및 0) 비트들의 이진 이미지를 포함한다. 이미지는 SME들(34, 36)을 연쇄시킴으로써 FSM을 구현하도록 FSM 격자(30)를 구성할 수 있다. 예를 들면, 제 1 SME(34)는 검출 셀(86)을 활성 상태로 설정함으로써 활성 상태로 설정될 수 있다. 제 1 SME(34)는 비트 0에 대응하는 데이터 스트림 라인(84)이 그것 상에 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다. 제 2 SME(36)는 처음에 비활성 상태로 설정될 수 있지만, 활성일 때, 비트 1에 대응하는 데이터 스트림 라인(84)이 그것 상에 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다. 제 1 SME(34) 및 제 2 SME(36)는 제 2 SME(36)의 입력(64)에 결합하도록 제 1 SME(34)의 출력(72)을 설정함으로써 연쇄될 수 있다. 따라서, 하이 신호가 비트 0에 대응하는 데이터 스트림 라인(84) 상에서 감지될 때, 제 1 SME(34)는 출력(72) 상에 하이 신호를 출력하며 제 2 SME(36)의 검출 셀(86)을 활성 상태로 설정한다. 하이 신호가 비트 1에 대응하는 데이터 스트림 라인(84) 상에서 감지될 때, 제 2 SME(36)는 또 다른 SME(36)를 활성화시키기 위해 또는 FSM 격자(30)로부터의 출력을 위해 출력(74) 상에서 하이 신호를 출력한다.
예에서, 단일 FSM 격자(30)는 단일 물리 디바이스 상에서 구현되지만, 다른 예들에서, 둘 이상의 FSM 격자들(30)이 단일 물리 디바이스(예로서, 물리 칩) 상에서 구현될 수 있다. 예에서, 각각의 FSM 격자(30)는 별개의 데이터 입력 블록(52), 별개의 출력 블록(54), 별개의 프로그래밍 인터페이스(56), 및 별개의 세트의 프로그램 가능한 요소들을 포함할 수 있다. 게다가, 각각의 세트의 구성가능한 요소들은 그것들의 대응하는 데이터 입력 블록(52)에서의 데이터에 반응(예컨대, 하이 또는 로우 신호를 출력)할 수 있다. 예를 들어, 제 1 FSM 격자(30)에 대응하는 제 1 세트의 프로그램 가능한 요소들은 제 1 FSM 격자(30)에 대응하는 제 1 데이터 입력 블록(52)에서의 데이터에 반응할 수 있다. 제 2 FSM 격자(30)에 대응하는 제 2 세트의 구성가능한 요소들은 제 2 FSM 격자(30)에 대응하는 제 2 데이터 입력 블록(52)에 반응할 수 있다. 따라서, 각각의 FSM 격자(30)는 한 세트의 구성가능한 요소들을 포함하며, 여기서 상이한 세트들의 구성가능한 요소들은 상이한 입력 데이터에 반응할 수 있다. 유사하게, 각각의 FSM 격자(30), 및 각각의 대응하는 세트의 구성가능한 요소들은 별개의 출력을 제공할 수 있다. 몇몇 예들에서, 제 1 FSM 격자(30)로부터의 출력 블록(54)은 제 2 FSM 격자(30)의 입력 블록(52)에 결합될 수 있으며, 따라서 제 2 FSM 격자(30)에 대한 입력 데이터는 일련의 FSM 격자들(30)의 계층적 배열로 제 1 FSM 격자(30)로부터의 출력 데이터를 포함할 수 있다.
예에서, FSM 격자(30)로 로딩하기 위한 이미지는 FSM 격자(30) 내에 구성가능한 요소들, 구성가능한 스위칭 요소들, 및 특수 목적 요소들을 구성하기 위해 복수의 비트들의 데이터를 포함한다. 예에서, 이미지는 특정한 입력들에 기초하여 원하는 출력을 제공하도록 FSM 격자(30)를 구성하기 위해 FSM 격자(30)로 로딩될 수 있다. 출력 블록(54)은 데이터 입력 블록(52)에서의 데이터에 대한 구성가능한 요소들의 반응에 기초하여 FSM 격자(30)로부터의 출력들을 제공할 수 있다. 출력 블록(54)으로부터의 출력은 주어진 패턴의 매칭을 표시하는 하나의 비트, 복수의 패턴들에 대한 매칭들 및 비-매칭들을 표시하는 복수의 비트들을 포함하는 워드, 및 주어진 순간에 모든 또는 특정한 구성가능한 요소들의 상태에 대응하는 상태 벡터를 포함할 수 있다. 설명된 바와 같이, 다수의 FSM 격자들(30)이 패턴-인식(예로서, 스피치 인식, 이미지 인식 등) 신호 프로세싱, 이미징, 컴퓨터 비전, 암호 기법, 및 기타와 같은, 데이터 분석을 수행하기 위해, 상태 기계 엔진(14)과 같은 상태 기계 엔진에 포함될 수 있다.
도 6은 FSM 격자(30)에 의해 구현될 수 있는 유한 상태 기계(FSM)의 예시적인 모델을 예시한다. FSM 격자(30)는 FSM의 물리적 구현으로서 구성(예로서, 프로그램)될 수 있다. FSM은 하나 이상의 루트 노드들(92)을 포함하는, 다이어그램(90)(예컨대, 방향 그래프, 무방향 그래프, 가그래프(pseudograph))으로 표현될 수 있다. 루트 노드들(92) 외에, FSM은 여러 개의 표준 노드들(94) 및 하나 이상의 에지들(98)을 통해 루트 노드들(92) 및 다른 표준 노드들(94)에 연결되는 종단 노드들(96)로 이루어질 수 있다. 노드(92, 94, 96)는 FSM에서의 상태에 대응한다. 에지들(98)은 상태들 사이에서의 전이들에 대응한다.
노드들(92, 94, 96)의 각각은 활성 또는 비활성 상태에 있을 수 있다. 비활성 상태에 있을 때, 노드(92, 94, 96)는 입력 데이터에 반응(예로서, 응답)하지 않는다. 활성 상태에 있을 때, 노드(92, 94, 96)는 입력 데이터에 반응할 수 있다. 업스트림 노드(92, 94)는 입력 데이터가 업스트림 노드(92, 94) 및 다운스트림 노드(94, 96) 사이에서의 에지(98)에 의해 특정된 기준들과 일치할 때 노드로부터 다운스트림인 노드(94, 96)를 활성화시킴으로써 입력 데이터에 반응할 수 있다. 예를 들면, 문자(‘b’)를 특정하는 제 1 노드(94)는 제 1 노드(94)가 활성이며 문자(‘b’)가 입력 데이터로서 수신될 때 에지(98)에 의해 제 1 노드(94)에 연결된 제 2 노드(94)를 활성화시킬 것이다. 여기에 사용된 바와 같이, “업스트림”은 하나 이상의 노드들 사이에서의 관계를 나타내며, 여기에서 하나 이상의 다른 노드들의 업스트림(또는 루프 또는 피드백 구성의 경우에 자체의 업스트림)인 제 1 노드는 제 1 노드가 하나 이상의 다른 노드들을 활성화시킬 수 있는(또는 루프의 경우에 자체를 활성화시킬 수 있는) 상황을 나타낸다. 유사하게, “다운스트림”은 하나 이상의 다른 노드들의 다운스트림(또는 루프의 경우에 자체의 다운스트림)인 제 1 노드가 하나 이상의 다른 노드들에 의해 활성화될 수 있는(또는 루프의 경우에 자체에 의해 활성화될 수 있는) 관계를 나타낸다. 따라서, 용어들(“업스트림” 및 “다운스트림”)은 여기에서 하나 이상의 노드들 사이에서의 관계들을 나타내기 위해 사용되지만, 이들 용어들은 노드들 중에서 루프들 또는 다른 비-선형 경로들의 사용을 배제하지 않는다.
다이어그램(90)에서, 루트 노드(92)는 처음에 활성화될 수 있으며 입력 데이터가 루트 노드(92)로부터의 에지(98)와 일치할 때 다운스트림 노드들(94)을 활성화시킬 수 있다. 노드들(94)은 입력 데이터가 노드(94)로부터의 에지(98)와 일치할 때 노드들(96)을 활성화시킬 수 있다. 다이어그램(90) 전체에 걸쳐 노드들(94, 96)은 입력 데이터가 수신되는 바와 같은 이러한 방식으로 활성화될 수 있다. 종단 노드(96)는 입력 데이터에서의 관심 시퀀스의 매칭에 대응한다. 따라서, 종단 노드(96)의 활성화는 관심 시퀀스가 입력 데이터로서 수신됨을 표시한다. 패턴 인식 기능을 구현한 FSM 격자(30)의 맥락에서, 종단 노드(96)에 도달하는 것은 관심 있는 특정 패턴이 입력 데이터에서 검출되었음을 표시할 수 있다.
예에서, 각각의 루트 노드(92), 표준 노드(94), 및 종단 노드(96)는 FSM 격자(30)에서의 구성가능한 요소에 대응할 수 있다. 각각의 에지(98)는 구성가능한 요소들 사이의 연결들에 대응할 수 있다. 따라서, 다른 표준 노드(94) 또는 종단 노드(96)로 전이하는(예컨대, 그것들에 연결하는 에지(98)를 가지는) 표준 노드(94)는 다른 구성가능한 요소로 전이하는(예컨대, 그것에 출력을 제공하는) 구성가능한 요소에 대응한다. 몇몇 예들에서, 루트 노드(92)는 대응하는 구성가능한 요소를 갖지 않는다.
이해될 바와 같이, 노드(92)가 루트 노드로 설명되고 노드들(96)이 종단 노드들로 설명되지만, 반드시 특정한 "시작" 또는 루트노드가 있는 것은 아니고 반드시 특정한 "말단" 또는 출력 노드가 있는 것은 아니다. 다시 말해, 임의의 노드가 시작점일 수 있고 임의의 노드는 출력을 제공할 수 있다.
FSM 격자(30)가 프로그램될 때, 각각의 구성가능한 요소들은 또한 활성 또는 비활성 상태에 있을 수 있다. 주어진 구성가능한 요소는, 비활성일 때, 대응하는 데이터 입력 블록(52)에서의 입력 데이터에 반응하지 않는다. 활성 구성가능한 요소는 데이터 입력 블록(52)에서의 입력 데이터에 반응할 수 있으며, 입력 데이터가 구성가능한 요소의 설정에 매칭할 때 다운스트림 구성가능한 요소를 활성화시킬 수 있다. 구성가능한 요소가 종단 노드(96)에 대응할 때, 구성가능한 요소는 외부 디바이스에 매칭의 표시를 제공하기 위해 출력 블록(54)에 결합될 수 있다.
프로그래밍 인터페이스(56)를 통해 FSM 격자(30)로 로딩된 이미지는 구성가능한 요소들 및 특수 목적 요소들 사이의 연결들뿐만 아니라, 구성가능한 요소들 및 특수 목적 요소들을 구성할 수 있으며, 따라서 원하는 FSM이 데이터 입력 블록(52)에서 데이터에 대한 반응들에 기초하여 노드들의 순차적인 활성화를 통해 구현된다. 예에서, 구성가능한 요소는 하나의 데이터 사이클(예컨대, 하나의 문자, 문자들의 세트, 하나의 클록 사이클)에 대해 활성인 채로 있으며, 그 후 업스트림 구성가능한 요소에 의해 재-활성화되지 않는다면 비활성이 된다.
종단 노드(96)는 지난 이벤트들의 압축된 이력을 저장하기 위해 고려될 수 있다. 예를 들면, 종단 노드(96)에 도달하기 위해 요구된 입력 데이터의 하나 이상의 패턴들은 상기 종단 노드(96)의 활성화에 의해 나타내어질 수 있다. 예에서, 종단 노드(96)에 의해 제공되는 출력은 이진이며, 예를 들어, 출력은 관심 패턴이 매칭되었는지 여부를 표시한다. 다이어그램(90)에서 종단 노드들(96) 대 표준 노드들(94)의 비는 매우 작을 수 있다. 다시 말해서, FSM에서 높은 복잡도가 있을 수 있지만, FSM의 출력은 비교에 의해 작을 수 있다.
예에서, FSM 격자(30)의 출력은 상태 벡터를 포함할 수 있다. 상태 벡터는 FSM 격자(30)의 구성가능한 요소들의 상태(예컨대, 활성화된 또는 활성화되지 않은)를 포함한다. 다른 예에서, 상태 벡터는 구성가능한 요소들이 종단 노드(96)에 대응하는지 여부에 상관없이 구성가능한 요소들의 모두 또는 서브세트의 상태를 포함할 수 있다. 예에서, 상태 벡터는 종단 노드들(96)에 대응하는 구성가능한 요소들에 대한 상태들을 포함한다. 따라서, 출력은 다이어그램(90)의 모든 종단 노드들(96)에 의해 제공된 표시들의 모음을 포함할 수 있다. 상태 벡터는 워드로서 표현될 수 있으며, 여기에서 각각의 종단 노드(96)에 의해 제공된 이진 표시는 1 비트의 워드를 포함한다. 종단 노드들(96)의 이러한 인코딩은 FSM 격자(30)에 대한 검출 상태(예로서, 관심 시퀀스가 검출되었는지 및 어떤 관심 시퀀스들이 검출되었는지)에 대한 유효 표시를 제공할 수 있다.
상기 언급된 바와 같이, FMS 격자(30)는 패턴 인식 기능을 구현하도록 프로그램될 수 있다. 예를 들면, FSM 격자(30)는 입력 데이터에서 하나 이상의 데이터 시퀀스들(예로서, 서명들, 패턴들)을 인식하도록 구성될 수 있다. 관심 데이터 시퀀스가 FSM 격자(30)에 의해 인식될 때, 상기 인식의 표시는 출력 블록(54)에서 제공될 수 있다. 예에서, 패턴 인식은 예를 들어, 멀웨어 또는 네트워크 데이터에서의 다른 정보를 식별하기 위해 심볼들의 스트링(예컨대, ASCII 문자들)을 인식할 수 있다.
도 7은 계층적 구조(100)의 예를 예시하며, 여기에서 FSM 격자들(30)의 2 레벨들은 직렬로 결합되며 데이터를 분석하기 위해 사용된다. 구체적으로, 예시된 실시예에서, 계층적 구조(100)는 직렬로 배열된 제 1 FSM 격자(30A) 및 제 2 FSM 격자(30B)를 포함한다. 각각의 FSM 격자(30)는 데이터 입력을 수신하기 위한 각각의 데이터 입력 블록(52), 구성 신호들을 수신하기 위한 프로그래밍 인터페이스 블록(56) 및 출력 블록(54)을 포함한다.
제 1 FSM 격자(30A)는 입력 데이터, 예를 들면, 데이터 입력 블록에서의 원 데이터를 수신하도록 구성된다. 제 1 FSM 격자(30A)는 상기 설명된 바와 같이 입력 데이터에 반응하며 출력 블록에서 출력을 제공한다. 제 1 FSM 격자(30A)로부터의 출력은 제 2 FSM 격자(30B)의 데이터 입력 블록에 전송된다. 제 2 FSM 격자(30B)는 그 후 제 1 FSM 격자(30A)에 의해 제공된 출력에 기초하여 반응할 수 있으며 계층적 구조(100)의 대응하는 출력 신호(102)를 제공할 수 있다. 두 개의 FSM 격자들(30A, 30B)의 직렬로의 이 계층적 결합은 제 1 FSM 격자(30A)로부터의 압축된 워드로 과거 이벤트들에 관한 정보를 제 2 FSM 격자(30B)에 제공하기 위한 수단을 제공한다. 제공되는 정보는 사실상 제 1 FSM 격자(30A)에 의해 기록된 복합 이벤트들(관심 시퀀스들)의 요약일 수 있다.
도 7에 도시된 FSM 격자들(30A, 30B)의 2-레벨 계층(100)은 두 개의 독립 프로그램들이 동일한 데이터 스트림에 기초하여 동작하도록 허용한다. 2-단계 계층은 상이한 영역들로서 모델링되는 생물학적 뇌에서의 시각적 인식과 유사할 수 있다. 이러한 모델 하에서, 영역들은 각각이 유사한 계산 기능(패턴 매칭)을 수행하지만 상이한 프로그램들(서명들)을 사용하는, 효과적으로 상이한 패턴 인식 엔진들이다. 다수의 FSM 격자들(30A, 30B)을 함께 연결함으로써, 데이터 스트림 입력에 대한 증가된 지식이 획득될 수 있다.
제 1 레벨의 계층(제 1 FSM 격자(30A)에 의해 구현된)은 예를 들면, 원 데이터 스트림 상에서 직접 프로세싱을 수행할 수 있다. 예를 들어, 원 데이터 스트림은 제 1 FSM 격자(30A)의 입력 블록(52)에서 수신될 수 있으며, 제 1 FSM 격자(30A)의 구성가능한 요소들은 원 데이터 스트림에 반응할 수 있다. 제 2 레벨(제 2 FSM 격자(30B)에 의해 구현된)의 계층은 제 1 레벨로부터의 출력을 프로세싱할 수 있다. 예를 들어, 제 2 FSM 격자(30B)는 제 2 FSM 격자(30B)의 입력 블록(52)에서 제 1 FSM 격자(30A)의 출력 블록(54)으로부터 출력을 수신하며, 제 2 FSM 격자(30B)의 구성가능한 요소들은 제 1 FSM 격자(30A)의 출력에 반응할 수 있다. 따라서, 이 예에서, 제 2 FSM 격자(30B)는 입력으로서 원 데이터 스트림을 수신하기보다는, 오히려 제 1 FSM 격자(30A)에 의해 결정된 바와 같이 원 데이터 스트림에 의해 매칭되는 관심 패턴들의 표시들을 수신한다. 제 2 FSM 격자(30B)는 제 1 FSM 격자(30A)로부터의 출력 데이터 스트림에서 패턴들을 인식하는 FSM을 구현할 수 있다. 제 2 FSM 격자(30B)가 FSM 격자(30A)로부터 출력을 수신하는 것 외에 다수의 다른 FSM 격자들로부터 입력들을 수신할 수 있다는 것을 인식해야 한다. 마찬가지로, 제2 FSM 격자(30B)는 다른 디바이스들로부터 입력들을 수신할 수 있다. 제2 FSM 격자(30B)는 출력을 생성하기 위해 이들 다수의 입력들을 결합할 수 있다.
도 8은 FSM을 구현하기 위해 격자(30)와 같은 FSM 격자를 구성하는데 사용되는 이미지로 소스 코드를 변환하기 위한 컴파일러에 대한 방법(110)의 예를 예시한다. 방법(110)은 소스 코드를 구문 트리로 파싱하는 단계(블록 112), 구문 트리를 오토마톤으로 변환하는 단계(블록 114), 오토마톤을 최적화하는 단계(블록 116), 오토마톤을 넷리스트로 변환하는 단계(블록 118), 넷리스트를 하드웨어 상에 배치하는 단계(블록 120), 넷리스트를 라우팅하는 단계(블록 122), 및 결과 이미지를 공개하는 단계(블록 124)를 포함한다.
예에서, 컴파일러(20)는 소프트웨어 개발기들로 하여금 FSM 격자(30) 상에서 FSM들을 구현하기 위한 이미지들을 생성하도록 허용하는 애플리케이션 프로그래밍 인터페이스(API)를 포함한다. 컴파일러(20)는 소스 코드에서의 정규 표현들의 입력 세트를 FSM 격자(30)를 구성하도록 구성되는 이미지로 변환하기 위한 방법들을 제공한다. 컴파일러(20)는 폰 노이만 아키텍처를 가진 컴퓨터에 대한 지시들에 의해 구현될 수 있다. 이들 지시들은 컴퓨터 상에서의 프로세서(12)가 컴파일러(20)의 기능들을 구현하게 할 수 있다. 예를 들면, 지시들은, 프로세서(12)에 의해 실행될 때, 프로세서(12)가 프로세서(12)에 액세스 가능한 소스 코드에 대해 블록들(112, 114, 116, 118, 120, 122, 및 124)에 설명된 바와 같은 동작들을 수행하게 할 수 있다.
예에서, 소스 코드는 심볼들의 그룹 내에서의 심볼들의 패턴들을 식별하기 위한 탐색 스트링들을 설명한다. 탐색 스트링들을 설명하기 위해, 소스 코드는 복수의 정규 표현들(regex들)을 포함할 수 있다. Regex는 심볼 탐색 패턴을 설명하기 위한 스트링일 수 있다. regex들은 프로그래밍 언어들, 텍스트 편집기들, 네트워크 보안, 및 기타와 같이, 다양한 컴퓨터 도메인들에서 광범위하게 사용된다. 예에서, 컴파일러에 의해 지원된 정규 표현들은 구조화되지 않은 데이터의 분석에 대한 기준들을 포함한다. 구조화되지 않은 데이터는 자유 형태이며 데이터 내에서의 워드들에 적용된 인덱싱을 갖지 않는 데이터를 포함할 수 있다. 워드들은 데이터 내에서, 인쇄 가능하며 인쇄 가능하지 않은 바이트들의 임의의 조합을 포함할 수 있다. 예에서, 컴파일러는 Perl(예로서, Perl 호환 가능한 정규 표현들(PCRE)), PHP, 자바, 및 .NET 언어들을 포함한 regex들을 구현하기 위한 다수의 상이한 소스 코드 언어들을 지원할 수 있다.
블록(112)에서, 컴파일러(20)는 관계 연결된 연산자들의 배열을 형성하기 위해 소스 코드를 파싱할 수 있으며, 여기에서 상이한 유형들의 연산자들은 소스 코드에 의해 구현된 상이한 기능들(예로서, 소스 코드에서의 regex들에 의해 구현된 상이한 기능들)에 대응한다. 소스 코드를 파싱하는 것은 소스 코드의 일반적 표현을 생성할 수 있다. 예에서, 일반적인 표현은 구문 트리로서 알려진 트리 그래프의 형태로 소스 코드에서의 regex들의 인코딩된 표현을 포함한다. 여기에 설명된 예들은 구문 트리(또한 “추상 구문 트리”로서 알려진)로서 배열을 나타내지만, 다른 예들에서 상세 구문 트리 또는 다른 배열이 사용될 수 있다.
상기 언급된 바와 같이, 컴파일러(20)가 다수의 언어들의 소스 코드를 지원할 수 있기 때문에, 파싱은 언어에 관계없이 소스 코드를 비-언어 특정 표현, 예로서 구문 트리로 변환한다. 따라서, 컴파일러(20)에 의한 추가 프로세싱(블록들(114, 116, 118, 120))은 소스 코드의 언어에 관계없이 공통 입력 구조로부터 작동할 수 있다.
상기 주지된 바와 같이, 구문 트리는 상관적으로 연결되는 복수의 연산자들을 포함한다. 구문 트리는 다수의 상이한 유형들의 연산자들을 포함할 수 있다. 예를 들어, 상이한 연산자들은 소스 코드에서의 regex들에 의해 구현되는 상이한 함수들에 대응할 수 있다.
블록(114)에서, 구문 트리는 오토마톤으로 변환된다. 오토마톤은 FSM의 소프트웨어 모델을 포함하며 따라서 결정적 또는 비-결정적인 것으로서 분류될 수 있다. 결정적 오토마톤은 주어진 시간에 단일 경로의 실행을 갖는 반면, 비-결정적 오토마톤은 다수의 동시 발생적 경로들의 실행을 갖는다. 오토마톤은 복수의 상태들을 포함한다. 구문 트리를 오토마톤으로 변환하기 위해, 구문 트리에서 연산자들 및 연산자들 사이에서의 관계들이 상태들 사이에서의 전이들을 가진 상태들로 변환된다. 예에서, 오토마톤은 FSM 격자(30)의 하드웨어에 부분적으로 기초하여 변환될 수 있다.
예에서, 오토마톤에 대한 입력 심볼들은 알파벳, 숫자들(0 내지 9), 및 다른 인쇄 가능한 문자들의 심볼들을 포함한다. 예에서, 입력 심볼들은 바이트 값들(0 내지 255까지)에 의해 표현된다. 예에서, 오토마톤은 그래프의 노드들이 상태들의 세트에 대응하는 방향성 그래프로서 표현될 수 있다. 예에서, 입력 심볼 α에 대한 상태(p)에서 상태(q)로의 전이, 즉 δ(p,α)는, 노드(p)에서 노드(q)로의 방향성 연결에 의해 도시된다. 예에서, 오토마톤의 역은 몇몇 심볼 α 상에서의 각각의 전이(p→q)가 동일한 심볼 상에서 역전(q→p)되는 새로운 오토마톤을 생성한다. 역에서, 시작 상태는 최종 상태가 되며 최종 상태들은 시작 상태들이 된다. 예에서, 오토마톤에 의해 인식된(예로서, 매칭된) 언어는 오토마톤으로 순차적으로 입력할 때 최종 상태에 도달할 모든 가능한 문자 스트링들의 세트이다. 오토마톤에 의해 인식된 언어에서의 각각의 스트링은 시작 상태에서 하나 이상의 최종 상태들로의 경로를 추적한다.
블록(116)에서, 오토마톤이 구성된 후, 오토마톤은 특히, 그것의 복잡도 및 크기를 감소시키기 위해 최적화된다. 오토마톤은 중복 상태들을 조합함으로써 최적화될 수 있다.
블록(118)에서, 최적화된 오토마톤이 넷리스트로 변환된다. 오토마톤을 넷리스트로 변환하는 것은 FSM 격자(30) 상에서의 하드웨어 요소(예로서, SME들(34, 36), 다른 요소들)에 오토마톤의 각각의 상태를 매핑시키며, 하드웨어 요소들 사이에서의 연결들을 결정한다.
블록(120)에서, 넷리스트는 넷리스트의 각각의 노드에 대응하는 타겟 디바이스의 특정 하드웨어 요소(예로서, SME들(34, 36), 특수 목적 요소들(58))를 선택하기 위해 배치된다. 예에서, 배치는 FSM 격자(30)의 일반적인 입력 및 출력 제약들에 기초하여 각각의 특정 하드웨어 요소를 선택한다.
블록(122)에서, 배치된 넷리스트는 넷리스트에 의해 설명되는 연결들을 달성하기 위해 선택된 하드웨어 요소들을 함께 결합하기 위해 구성가능한 스위칭 요소들(예컨대, 블록-간 스위칭 요소들(40), 블록-내 스위칭 요소들(42), 및 로우-내 스위칭 요소들(44))에 대한 설정들을 결정하기 위해 라우팅된다. 예에서, 구성가능한 스위칭 요소들에 대한 설정들은 선택된 하드웨어 요소들, 및 구성가능한 스위칭 요소들에 대한 설정들을 연결하는데 사용될 FSM 격자(30)의 특정한 컨덕터들을 결정함으로써 결정된다. 라우팅은 블록(120)에서의 배치보다 하드웨어 요소들 사이에서의 연결들의 보다 많은 특정 제한들을 고려할 수 있다. 따라서, 라우팅은 FSM 격자(30) 상에서의 도체들의 실제 제한들을 고려하여 적절한 연결들을 만들기 위해 전역적 배치에 의해 결정된 바와 같이 하드웨어 요소들의 일부의 위치를 조정할 수 있다.
일단 넷리스트가 배치되고 라우팅되면, 배치되고 라우팅된 넷리스트는 FSM 격자(30)의 구성을 위한 복수의 비트들로 변환될 수 있다. 복수의 비트들은 본 명세서에서 이미지(예컨대, 이진 이미지)로 지칭된다.
블록(124)에서, 이미지는 컴파일러(20)에 의해 공개된다. 이미지는 FSM 격자(30)의 특정한 하드웨어 요소들을 구성하기 위한 복수의 비트들을 포함한다. 비트들은 프로그램된 FSM 격자(30)가 소스 코드에 의해 설명되는 기능을 가지는 FSM을 구현하도록, SME들(34, 36), 특수 목적 요소들(58), 및 구성가능한 스위칭 요소들의 상태를 구성하기 위해 FSM 격자(30)로 로딩될 수 있다. 배치(블록 120) 및 라우팅(블록 122)은 FSM 격자(30)에서 특정 위치들에서의 특정 하드웨어 요소들을 오토마톤에서의 특정 상태들에 매핑시킬 수 있다. 따라서, 이미지에서의 비트들은 원하는 기능(들)을 구현하도록 특정한 하드웨어 요소들을 구성할 수 있다. 예에서, 이미지는 기계 코드를 컴퓨터 판독 가능한 매체에 저장함으로써 공개될 수 있다. 또 다른 예에서, 이미지는 디스플레이 디바이스 상에 이미지를 디스플레이함으로써 공개될 수 있다. 또 다른 예에서, 이미지는 FSM 격자(30)로 이미지를 로딩하기 위한 구성 디바이스와 같은, 다른 디바이스에 이미지를 송신함으로써 공개될 수 있다. 또 다른 예에서, 이미지는 이미지를 FSM 격자(예로서, FSM 격자(30))로 로딩함으로써 공개될 수 있다.
예에서, 이미지는 이미지로부터 SME들(34, 36) 및 다른 하드웨어 요소들로 비트 값들을 직접 로딩함으로써 또는 이미지를 하나 이상의 레지스터들에 로딩하며 그 후 레지스터들로부터의 비트 값들을 SME들(34, 36) 및 다른 하드웨어 요소들에 기록함으로써 FSM 격자(30)로 로딩될 수 있다. 예에서, FSM 격자(30)의 하드웨어 요소들(예컨대, SME들(34, 36), 특수 목적 요소들(58), 구성가능한 스위칭 요소들(40, 42, 44))은 구성 디바이스 및/또는 컴퓨터가 하나 이상의 메모리 어드레스들에 이미지를 기록함으로써 FSM 격자(30)로 이미지를 로딩할 수 있도록 매핑되는 메모리이다.
여기에 설명된 방법 예들은 적어도 부분적으로 기계 또는 컴퓨터-구현될 수 있다. 몇몇 예들은 상기 예들에 설명된 바와 같이 방법들을 수행하기 위해 전자 디바이스를 구성하도록 동작 가능한 지시들을 갖고 인코딩된 컴퓨터-판독 가능한 매체 또는 기계-판독 가능한 매체를 포함할 수 있다. 이러한 방법들의 구현은 마이크로코드, 어셈블리 언어 코드, 상위-레벨 언어 코드 등과 같은 코드를 포함할 수 있다. 이러한 코드는 다양한 방법들을 수행하기 위한 컴퓨터 판독 가능한 지시들을 포함할 수 있다. 코드는 컴퓨터 프로그램 제품들의 부분들을 형성할 수 있다. 뿐만 아니라, 코드는 실행 동안 또는 다른 시간들에서 하나 이상의 휘발성 또는 비-휘발성 컴퓨터-판독 가능한 미디어 상에 유형으로 저장될 수 있다. 이들 컴퓨터-판독 가능한 미디어는, 이에 제한되지 않지만, 하드 디스크들, 착탈 가능한 자기 디스크들, 착탈 가능한 광 디스크들(예로서, 컴팩트 디스크들 및 디지털 비디오 디스크들), 자기 카세트들, 메모리 카드들 또는 스틱들, 랜덤 액세스 메모리들(RAM들), 판독 전용 메모리들(ROM들) 등을 포함할 수 있다.
이제 도 9를 참조하면, 상태 기계 엔진(14)의 실시예(예컨대, 하나의 칩 상의 하나의 디바이스)가 예시된다. 이전에 설명된 바와 같이, 상태 기계 엔진(14)은 데이터 버스를 통해 메모리(16)와 같은 소스로부터 데이터를 수신하도록 구성된다. 예시된 실시예에서, 데이터는 더블 데이터 레이트 3(DDR3; double data rate three) 버스 인터페이스(130)와 같은, 버스 인터페이스를 통해 상태 기계 엔진(14)에 송신될 수 있다. DDR3 버스 인터페이스(130)는 1 GByte/sec보다 크거나 동일한 속도로 데이터를 교환(예컨대, 제공 및 수신)할 수 있다. 이러한 데이터 교환은 데이터가 상태 기계 엔진(14)에 의해 분석되는 속도보다 클 수 있다. 이해될 바와 같이, 분석될 데이터의 소스에 따라, 버스 인터페이스(130)는 NAND 플래시 인터페이스, 주변 구성요소 상호연결(PCI; peripheral component interconnect) 인터페이스, 기가바이트 미디어 독립 인터페이스(GMMI; gigabit media independent interface) 등과 같이, 데이터 소스로 및 그로부터 상태 기계 엔진(14)으로 데이터를 교환하기 위한 임의의 적합한 버스 인터페이스일 수 있다. 위에서 설명된 바와 같이, 상태 기계 엔진(14)은 데이터를 분석하도록 구성된 하나 이상의 FSM 격자(30)를 포함한다. 각각의 FSM 격자(30)는 두 개의 반-격자들로 분할될 수 있다. 예시된 실시예에서, 각각의 반 격자는 24K SME들(예로서, SME들(34, 36))을 포함할 수 있으며, 따라서 격자(30)는 48K SME들을 포함한다. 격자(30)는 도 2 내지 도 5에 관하여 이전에 설명된 바와 같이 배열된, 임의의 바람직한 수의 SME들을 포함할 수 있다. 뿐만 아니라, 단지 하나의 FSM 격자(30)가 예시되지만, 상태 기계 엔진(14)은 이전에 설명된 바와 같이 다수의 FSM 격자(30)를 포함할 수 있다.
분석될 데이터는 다수의 버퍼들 및 버퍼 인터페이스들을 통해 버스 인터페이스(130)에서 수신될 수 있으며 FSM 격자(30)에 제공된다. 예시된 실시예에서, 데이터 경로는 데이터 버퍼들(132), 지시 버퍼(133), 프로세스 버퍼들(134), 및 랭킹-간(IR) 버스 및 프로세스 버퍼 인터페이스(136)를 포함한다. 데이터 버퍼들(132)은 분석될 데이터를 수신하며 임시로 저장하도록 구성된다. 일 실시예에서, 두 개의 데이터 버퍼들(132)(데이터 버퍼(A) 및 데이터 버퍼(B))이 있다. 데이터는 두 개의 데이터 버퍼들(132) 중 하나에 저장될 수 있는 반면, 데이터는 FSM 격자(30)에 의한 분석을 위해, 다른 데이터 버퍼(132)로부터 비워진다. 버스 인터페이스(130)는 데이터 버퍼들(132)이 가득 찰 때까지 데이터 버퍼들(132)에 분석될 데이터를 제공하도록 구성될 수 있다. 데이터 버퍼들(132)이 가득 찬 후, 버스 인터페이스(130)는 다른 목적을 위해(예로서, 데이터 버퍼들(132)이 분석될 부가적인 데이터를 수신하기 위해 이용 가능할 때까지 데이터 스트림으로부터 다른 데이터를 제공하기 위해) 사용되기 위해 사용 중이 아니도록 구성될 수 있다. 예시된 실시예에서, 데이터 버퍼들(132)은 각각 32 킬로바이트들일 수 있다. 지시 버퍼(133)는 분석될 데이터에 대응하는 지시들 및 상태 기계 엔진(14)을 구성하는 것에 대응하는 지시들과 같이, 버스 인터페이스(130)를 통해 프로세서(12)로부터 지시들을 수신하도록 구성된다. IR 버스 및 프로세스 버퍼 인터페이스(136)는 프로세스 버퍼(134)로의 데이터의 전달을 용이하게 할 수 있다. IR 버스 및 프로세스 버퍼(136)는 데이터가 FSM 격자(30)에 의해 순서대로 프로세싱됨을 보장하는데 사용될 수 있다. IR 버스 및 프로세스 버퍼(136)는 데이터가 정확하게 수신되며 분석되도록, 데이터, 타이밍 정보, 팩킹 지시들 등의 교환을 조정할 수 있다. 일반적으로, IR 버스 및 프로세스 버퍼(136)는 FSM 격자들(30)의 논리적 랭크를 통해 병렬적으로 다수의 데이터 세트들의 분석을 가능하게 한다. 예를 들어, 다수의 물리 디바이스들(예컨대, 상태 기계 엔진들(14), 칩들, 별개의 디바이스들)은 랭크로 배열될 수 있으며 IR 버스 및 프로세스 버퍼 인터페이스(136)를 통해 서로에 데이터를 제공할 수 있다. 이 출원의 목적들을 위해 용어 "랭크"는 동일한 칩 선택에 연결되는 상태 기계 엔진들(14)의 세트를 나타낸다. 예시된 실시예에서, IR 버스 및 프로세스 버퍼 인터페이스(136)는 32 비트 데이터 버스를 포함할 수 있다. 다른 실시예들에서, IR 버스 및 프로세서 인터페이스(136)는 128 비트 데이터 버스와 같은 임의의 적절한 데이터 버스를 포함할 수 있다.
예시된 실시예에서, 상태 기계 엔진(14)은 또한 상태 기계 엔진(14)을 통해 상태 벡터 데이터의 제공을 돕기 위해 압축 해제기(138) 및 압축기(140)를 포함한다. 압축기(140) 및 압축 해제기(138)는 상태 벡터 데이터가 데이터 제공 시간들을 최소화하기 위해 압축될 수 있도록 함께 작동한다. 상태 벡터 데이터를 압축함으로써, 버스 이용 시간이 최소화될 수 있다. 또한, 압축기(140) 및 압축 해제기(138)는 가변적인 버스트(burst) 길이들의 상태 벡터 데이터를 처리하도록 구성될 수 있다. 압축된 상태 벡터 데이터를 패딩하며 각각의 압축된 영역이 끝나는 때에 대한 표시자를 포함함으로써, 압축기(140)는 상태 기계 엔진(14)을 통해 전체 프로세싱 속도를 개선할 수 있다. 압축기(140)는 FSM 격자(30)에 의한 분석 후 결과 데이터를 압축하기 위해 사용될 수 있다. 압축기(140) 및 압축-해제기(138)는 또한 구성 데이터를 압축하며 압축 해제하기 위해 사용될 수 있다. 일 실시예에서, 압축기(140) 및 압축-해제기(138)는 압축기(140) 및 압축-해제기(138)로 및/또는 그로부터의 데이터가 수정되지 않도록 불능(예로서, 턴 오프)될 수 있다.
이전에 설명된 바와 같이, FSM 격자(30)의 출력은 상태 벡터를 포함할 수 있다. 상태 벡터는 FSM 격자(30)의 SME들(34, 36)의 상태(예로서, 활성화됨 또는 활성화되지 않음) 및 카운터(58)의 동적(예로서, 현재) 카운트를 포함한다. . 상태 기계 엔진(14)은 상태 벡터 캐시 메모리(142), 상태 벡터 메모리 버퍼(144), 상태 벡터 중간 입력 버퍼(146), 및 상태 벡터 중간 출력 버퍼(148)를 가진 상태 벡터 시스템(141)을 포함한다. 상태 벡터 시스템(141)은 FSM 격자(30)의 다수의 상태 벡터들을 저장하며 FSM 격자(30)를 제공된 상태 벡터에 대응하는 상태로 복원시키도록 FSM 격자(30)에 상태 벡터를 제공하기 위해 사용될 수 있다. 예를 들면, 각각의 상태 벡터는 상태 벡터 캐시 메모리(142)에 임시로 저장될 수 있다. 예를 들면, 각각의 SME(34, 36)의 상태가 저장될 수 있으며, 따라서 새로운 데이터 세트(예로서, 탐색 조건)의 추가 분석을 위해 SME들(34, 36)을 자유롭게 하면서, 상태가 복원되며 나중 시간에서의 추가 분석에 사용될 수 있다. 통상적인 캐시와 같이, 상태 벡터 캐시 메모리(142)는 예를 들어, 본 명세서에서 FSM 격자(30)에 의한 빠른 검색 및 사용을 위해 상태 벡터들의 저장을 가능하게 한다. 예시된 실시예에서, 상태 벡터 캐시 메모리(142)는 512 상태 벡터들까지 저장할 수 있다.
이해될 바와 같이, 상태 벡터 데이터는 랭크에서 상이한 상태 기계 엔진들(14)(예컨대, 칩들) 사이에서 교환될 수 있다. 상태 벡터 데이터는 이를테면 상태 기계 엔진들(14)의 FSM 격자(30)의 SME들(34, 36)의 상태를 동기화하기 위해, 다수의 상태 기계 엔진들(14)을 통해 동일한 기능들을 수행하기 위해, 다수의 상태 기계 엔진들(14)을 통해 결과들을 재생성하기 위해, 다수의 상태 기계 엔진들(14)을 통해 결과들을 연쇄시키기 위해, 다수의 상태 기계 엔진들(14)을 통해 연쇄되는 데이터를 분석하는데 사용되는 SME들(34, 36)의 상태들의 이력을 저장하기 위해서 등과 같이, 다양한 목적을 위해 상이한 상태 기계 엔진들(14) 사이에서 교환될 수 있다. 또한, 상태 기계 엔진(14) 내에서, 상태 벡터 데이터가 FSM 격자(30)의 SME들(34, 36)을 빠르게 구성하는데 사용될 수 있다는 것이 주지되어야 한다. 예를 들어, 상태 벡터 데이터는 SME들(34, 36)의 상태를 초기화된 상태로 복원하기 위해(예컨대, 새로운 탐색 조건에 대한 탐색을 위해), SME들(34, 36)의 상태를 이전 상태로 복원하기 위해(예컨대, 이전에 탐색된 탐색 조건에 대한 탐색을 위해), 및 SME들(34, 36)의 상태를 연쇄 구성을 위해 구성되도록 변경하기 위해(예컨대, 연쇄 탐색에서의 탐색 조건에 대한 탐색을 위해) 사용될 수 있다. 특정한 실시예들에서, 상태 벡터 데이터는 상태 벡터 데이터가 (예컨대, 상태 벡터 데이터의 분석을 위한, 수정들을 적용하기 위해 상태 벡터 데이터를 재구성하는, SME들(34, 36)의 효율을 향상하기 위해 상태 벡터 데이터를 재구성하는 등) 프로세서(12)에 제공될 수 있도록, 버스 인터페이스(130)에 제공될 수 있다.
예를 들어, 특정한 실시예들에서, 상태 기계 엔진(14)은 FSM 격자(30)로부터의 캐싱된 상태 벡터 데이터(예컨대, 상태 벡터 시스템(141)에 의해 저장되는 데이터)를 외부 디바이스에 제공할 수 있다. 외부 디바이스는 상태 벡터 데이터를 수신하고, 상태 벡터 데이터를 수정하며, 수정된 상태 벡터 데이터를 (FSM 격자(30)를 구성하기 위해) 상태 기계 엔진(14)에 제공할 수 있다. 따라서, 외부 디바이스는 상태 기계 엔진(14)이 필요 시 상태들을 스킵(예컨대, 점프 어라운드)할 수 있도록, 상태 벡터 데이터를 수정할 수 있다.
상태 벡터 캐시 메모리(142)는 임의의 적합한 디바이스로부터 상태 벡터 데이터를 수신할 수 있다. 예를 들어, 상태 벡터 캐시 메모리(142)는 FSM 격자(30), 다른 FSM 격자(30)(예컨대, IR 버스 및 프로세스 버퍼 인터페이스(136)를 통해), 압축 해제기(138) 및 기타로부터 상태 벡터를 수신할 수 있다. 예시된 실시예에서, 상태 벡터 캐시 메모리(142)는 상태 벡터 메모리 버퍼(144)를 통해 다른 디바이스들로부터 상태 벡터들을 수신할 수 있다. 또한, 상태 벡터 캐시 메모리(142)는 임의의 적합한 디바이스에 상태 벡터 데이터를 제공할 수 있다. 예를 들면, 상태 벡터 캐시 메모리(142)는 상태 벡터 데이터를 상태 벡터 메모리 버퍼(144), 상태 벡터 중간 입력 버퍼(146), 및 상태 벡터 중간 출력 버퍼(148)에 제공할 수 있다.
상태 벡터 메모리 버퍼(144), 상태 벡터 중간 입력 버퍼(146), 및 상태 벡터 중간 출력 버퍼(148)와 같은 부가적인 버퍼들이, 상태 기계 엔진(14)을 통해 인터리빙된 패킷들을 갖고 별개의 데이터 세트들을 프로세싱하면서, 상태 벡터들의 빠른 검색 및 저장을 수용하기 위해 상태 벡터 캐시 메모리(142)와 함께 이용될 수 있다. 예시된 실시예에서, 상태 벡터 메모리 버퍼(144), 상태 벡터 중간 입력 버퍼(146), 및 상태 벡터 중간 출력 버퍼(148)의 각각은 하나의 상태 벡터를 임시로 저장하도록 구성될 수 있다. 상태 벡터 메모리 버퍼(144)는 임의의 적합한 디바이스로부터 상태 벡터 데이터를 수신하는데 및 상태 벡터 데이터를 임의의 적합한 디바이스에 제공하는데 사용될 수 있다. 예를 들어, 상태 벡터 메모리 버퍼(144)는 FSM 격자(30), 다른 FSM 격자(30)(예컨대, IR 버스 및 프로세스 버퍼 인터페이스(136)를 통해), 압축 해제기(138), 및 상태 벡터 캐시 메모리(142)로부터 상태 벡터를 수신하는데 사용될 수 있다. 다른 예로서, 상태 벡터 메모리 버퍼(144)는 상태 벡터 데이터를 IR 버스 및 프로세스 버퍼 인터페이스(136)(예컨대, 다른 FSM 격자들(30)을 위한), 압축기(140), 및 상태 벡터 캐시 메모리(142)에 제공하는데 사용될 수 있다.
마찬가지로, 상태 벡터 중간 입력 버퍼(146)는 임의의 적합한 디바이스로부터 상태 벡터 데이터를 수신하는데 및 상태 벡터 데이터를 임의의 적합한 디바이스에 제공하는데 사용될 수 있다. 예를 들어, 상태 벡터 중간 입력 버퍼(146)는 FSM 격자(30)(예컨대, IR 버스 및 프로세스 버퍼 인터페이스(136)를 통해), 압축 해제기(138), 및 상태 벡터 캐시 메모리(142)로부터 상태 벡터를 수신하는데 사용될 수 있다. 다른 예로서, 상태 벡터 중간 입력 버퍼(146)는 상태 벡터를 FSM 격자(30)에 제공하는데 사용될 수 있다. 또한, 상태 벡터 중간 출력 버퍼(148)는 임의의 적합한 디바이스로부터 상태 벡터 데이터를 수신하는데 및 상태 벡터 데이터를 임의의 적합한 디바이스에 제공하는데 사용될 수 있다. 예를 들어, 상태 벡터 중간 출력 버퍼(148)는 FSM 격자(30) 및 상태 벡터 캐시 메모리(142)로부터 상태 벡터 데이터를 수신하는데 사용될 수 있다. 또 다른 예로서, 상태 벡터 중간 출력 버퍼(148)는 FSM 격자(30)(예로서, IR 버스 및 프로세스 버퍼 인터페이스(136)를 통해) 및 압축기(140)에 상태 벡터를 제공하기 위해 사용될 수 있다.
일단 관심 결과가 FSM 격자(30)에 의해 생성되면, 결과들은 결과 메모리(150)에 저장될 수 있다. 예를 들면, 매칭(예로서, 관심 패턴의 검출)을 표시한 “매칭 벡터”가 결과 메모리(150)에 저장될 수 있다. 매칭 결과는 그 후 예를 들면, 프로세서(12)로의 버스 인터페이스(130)를 통한 송신을 위해 버퍼(152)에 전송될 수 있다. 이전에 설명된 바와 같이, 결과들은 압축될 수 있다. 결과 메모리(150)는 두 개의 메모리 요소들, 즉 메모리 요소(A) 및 메모리 요소(B)를 포함할 수 있으며, 그 각각은 FSM 격자(30)의 반-격자들 중 하나에 대응한다. 일 실시예에서, 메모리 요소들의 각각은 DRAM 메모리 요소들 또는 임의의 다른 적절한 저장 디바이스일 수 있다. 몇몇 실시예들에서, 메모리 요소들은 결과 버스(151)를 따라, FSM 격자(30)로부터 수신된 결과들을 버퍼링하기 위해 초기 버퍼들로서 동작할 수 있다. 예를 들면, 메모리 요소(A)는 FSM 격자(30)의 반-격자 0으로부터 결과 버스(151)를 따라 매칭들을 수신할 수 있다. 유사하게, 메모리 요소(B)는 FSM 격자(30)의 반-격자 1로부터 결과 버스(151)를 따라 매칭들을 수신할 수 있다.
일 실시예에서, 결과 메모리(150)에 제공된 결과들은 최종 결과가 FSM 격자(30)에 의해 발견되었음을 표시할 수 있다. 예를 들면, 결과들은 전체 패턴이 검출되었음을 표시할 수 있다. 대안적으로, 결과 메모리(150)에 제공된 결과들은 예를 들면, FSM 격자(30)의 특정한 상태가 도달되었음을 표시할 수 있다. 예를 들면, 결과 메모리(150)에 제공된 결과들은 하나의 상태(즉, 패턴 탐색의 일 부분)가 도달되었으며, 따라서 다음 상태가 개시될 수 있음을 표시할 수 있다. 이러한 식으로, 결과 메모리(150)는 다양한 유형들의 결과들을 저장할 수 있다.
몇몇 실시예들에서, IR 버스 및 프로세스 버퍼 인터페이스(136)는 분석을 위해 데이터를 다수의 FSM 격자들(30)에 제공할 수 있다. 이 데이터는 시간 다중화될 수 있다. 예를 들면, 8개의 FSM 격자들(30)이 있다면, 8개의 FSM 격자들(30)의 각각에 대한 데이터가 8개의 FSM 격자들(30)에 대응하는 8개의 IR 버스 및 프로세스 버퍼 인터페이스들(136)의 모두에 제공될 수 있다. 8개의 IR 버스 및 프로세스 버퍼 인터페이스들(136)의 각각은 분석될 전체 데이터 세트를 수신할 수 있다. 8개의 IR 버스 및 프로세스 버퍼 인터페이스들(136)의 각각은 그 후 각각의 IR 버스 및 프로세스 버퍼 인터페이스(136)와 연관된 FSM 격자(30)에 관련된 전체 데이터 세트의 부분들을 선택할 수 있다. 8개의 FSM 격자들(30)의 각각에 대한 이러한 관련 데이터는 그 후 각각의 IR 버스 및 프로세스 버퍼 인터페이스들(136)에서 그것과 연관된 각각의 FSM 격자(30)로 제공될 수 있다. 이러한 식으로, 상태 기계 엔진(14)의 임의의 FSM 격자(30)에 의해 수신된 데이터는 시간 다중화될 수 있다. 따라서, 상기 주지된 바와 같이, 이러한 데이터의 분석에 의해 제공된 결과들이 또한 시간 다중화될 수 있다.
따라서, 결과 메모리(150)는 결과를 생성한 데이터 입력과 각각의 수신된 결과를 상관시키기 위해 동작할 수 있다. 이를 달성하기 위해, 각각의 결과 표시자가 결과 버스(151)로부터 수신된 각각의 결과에 대응하여, 및 몇몇 실시예들에서 그것과 함께 저장될 수 있다. 일 실시예에서, 결과 표시자들은 단일 비트 플래그일 수 있다. 또 다른 실시예에서, 결과 표시자들은 다중 비트 플래그일 수 있다. 결과 표시자들이 다중 비트 플래그를 포함할 수 있다면, 플래그의 비트 위치들은 예를 들면, 입력 데이터 스트림에서의 결과들의 위치의 카운트, 결과들이 대응하는 격자, 결과들의 세트에서의 위치, 또는 다른 식별 정보를 표시할 수 있다. 이들 결과 표시자들은 각각의 특정한 매칭 결과를 식별하며 적절한 그룹핑 및 예를 들면 압축기(140)로의 결과들의 송신을 허용하는 하나 이상의 비트들을 포함할 수 있다. 게다가, 그것들 각각의 결과 표시자들에 의해 특정한 결과들을 식별하기 위한 능력은 매칭 결과 메모리(150)로부터의 원하는 결과들의 선택적 출력을 허용할 수 있다. 예를 들면, FSM 격자(30)에 의해 생성된 특정한 결과들만이 출력으로서 선택적으로 래칭될 수 있다. 이들 결과 표시자들은 적절한 그룹핑 및 예를 들면 압축기(140)로의 결과들의 제공을 허용할 수 있다. 게다가, 그것들 각각의 결과 표시자들에 의해 특정한 결과들을 식별하기 위한 능력은 결과 메모리(150)로부터의 원하는 결과들의 선택적 출력을 허용한다. 따라서, FSM 격자(30)에 의해 제공된 특정한 결과들만이 압축기(140)에 선택적으로 제공될 수 있다.
부가적인 레지스터들 및 버퍼들이 또한 상태 기계 엔진(14)에 제공될 수 있다. 일 실시예에서, 예를 들면, 버퍼는 하나 이상의 프로세스에 관련된 정보를 저장할 수 있는 반면 레지스터는 단일 프로세스에 관련된 정보를 저장할 수 있다. 예를 들면, 상태 기계 엔진(14)은 제어 및 상태 레지스터들(154)을 포함할 수 있다. 또한, 프로그램 버퍼 시스템(예로서, 복구 맵 및 프로그램 버퍼들(156))이 처음에 FSM 격자(30)를 프로그램하기 위해 제공될 수 있다. 예를 들면, 초기(예로서, 시작) 상태 벡터 데이터는 프로그램 버퍼 시스템으로부터 FSM 격자(30)(예로서, 압축-해제기(138)를 통해)에 제공될 수 있다. 압축-해제기(138)는 FSM 격자(30)를 프로그램하기 위해 제공된 구성 데이터(예로서, 상태 벡터 데이터, 라우팅 스위치 데이터, SME(34, 36) 상태들, 부울 함수 데이터, 카운터 데이터, 매칭 MUX 데이터)를 압축 해제하기 위해 사용될 수 있다.
유사하게, 복구 맵 버퍼 시스템(예로서, 저장 및 복구 맵 버퍼들(158))은 또한 셋업 및 사용을 위해 데이터의 저장(예로서, 저장 및 복구 맵들)을 위해 사용될 수 있다. 복구 맵 버퍼 시스템에 의해 저장된 데이터는 어떤 SME들(34, 36)이 복구되었는지를 식별하는 데이터와 같은, 복구된 하드웨어 요소들에 대응하는 데이터를 포함할 수 있다. 복구 맵 버퍼 시스템은 임의의 적절한 방식을 통해 데이터를 수신할 수 있다. 예를 들면, 데이터는, 최종 제조 검사 동안 디바이스 상에서 행해진 복구들의 매핑을 제공하는 “퓨즈 맵” 메모리로부터 복구 맵 버퍼들(158)에 제공될 수 있다. 또 다른 예로서, 복구 맵 버퍼 시스템은 표준 프로그래밍 파일이 복구된 아키텍처를 갖고 FSM 격자(30)에서 동작할 수 있도록(예로서, FSM 격자(30)에서의 불량 SME들(34, 36)이 바이패스될 수 있으며 따라서 그것들은 사용되지 않는다) 표준 프로그래밍 파일을 수정(예로서, 맞춤화)하기 위해 사용된 데이터를 포함할 수 있다. 압축기(140)는 퓨즈 맵 메모리로부터 복구 맵 버퍼들(158)에 제공된 데이터를 압축하기 위해 사용될 수 있다. 예시된 바와 같이, 버스 인터페이스(130)는 프로그램 버퍼들(156)에 데이터를 제공하기 위해 및 복구 맵 버퍼들(158)로부터 데이터를 제공하기 위해 사용될 수 있다. 이해될 바와 같이, 프로그램 버퍼들(156)에 제공된 및/또는 복구 맵 버퍼들(158)로부터 제공된 데이터가 압축될 수 있다. 몇몇 실시예들에서, 데이터는 버스 인터페이스(130)에 제공되며 및/또는 상태 기계 엔진(14)의 외부에 있는 디바이스(예로서, 프로세서(12), 메모리(16), 컴파일러(20) 등)를 통해 버스 인터페이스(130)로부터 수신된다. 상태 기계 엔진(14)의 외부에 있는 디바이스는 복구 맵 버퍼들(158)로부터 제공된 데이터를 수신하도록, 데이터를 저장하도록, 데이터를 분석하도록, 데이터를 수정하도록, 및/또는 새로운 또는 수정된 데이터를 프로그램 버퍼들(156)에 제공하도록 구성될 수 있다.
상태 기계 엔진(14)은 이하에 추가로 상세히 설명될 바와 같이, 삽입된 지시들을 제공할 뿐만 아니라 FSM 격자(30)를 구성(예로서, 프로그램)하기 위해 사용된 격자 프로그래밍 및 지시 제어 시스템(159)을 포함한다. 예시된 바와 같이, 격자 프로그래밍 및 지시 제어 시스템(159)은 지시 버퍼(133)로부터 데이터(예로서, 구성 지시들)를 수신하며 뿐만 아니라 지시 삽입 레지스터(160)로부터 삽입된 지시들을 수신할 수 있다. 더욱이, 격자 프로그래밍 및 지시 제어 시스템(159)은 프로그램 버퍼들(156)로부터 데이터(예로서, 구성 데이터)를 수신할 수 있다. 격자 프로그래밍 및 지시 제어 시스템(159)은 FSM 격자(30)를 구성하기 위해(예로서, 라우팅 스위치들, SME들(34, 36), 부울 셀들, 카운터들, 매칭 MUX를 구성하기 위해) 구성 지시들 및 구성 데이터를 사용할 수 있으며 상태 기계 엔진(14)의 동작 동안 에러들을 정정하기 위해 삽입된 지시들을 사용할 수 있다. 격자 프로그래밍 및 지시 제어 시스템(159)은 또한 데이터를 압축하기 위해 압축-해제기(138) 및 데이터(예로서, 프로그램 버퍼들(156) 및 복구 맵 버퍼들(158)과 교환된 데이터에 대한)를 압축하기 위해 압축기(140)를 사용할 수 있다.
때때로, 에러들(예로서, 충돌들, 고장들, 결함들, 프리즈들, 정지들 등)이 상태 기계 엔진(14)의 동작 동안 발생할 수 있다. 예를 들면, 메모리 요소(A) 또는 메모리 요소(B) 중 하나가 가득 차게 될 수 있다(예로서, 그것의 대응하는 반 격자로부터 임의의 추가 매칭 결과들을 수신하지 않을 수 있다). 이 상황에서, 매칭 결과 메모리(150)는 오버플로우 프로세스를 구현할 수 있다. 이러한 오버플로우 프로세스는 수신된 결과들의 저장 위치를 스위칭하는 것을 포함할 수 있다. 예를 들면, 메모리 요소(A)는 통상적으로 FSM 격자(30)의 반-격자 0으로부터의 매칭 결과들과 연관(예로서, 저장)될 수 있으며 메모리 요소(B)는 FSM 격자(30)의 반-격자 1로부터의 매칭 결과들과 연관(예로서, 저장)될 수 있다. 예를 들면, 메모리 요소(A)가 가득 차게 된다면, 메모리 요소(A)에서의 하나 이상의 현재 저장된 결과들(236)은 메모리 요소(A)에 저장될 새로운 결과들에 대한 룸을 만들기 위해 메모리 요소(B)에서의 위치들로 복사될 수 있다. 대안적으로 또는 부가적으로, 메모리 요소(B)를 위해 원래 의도된 결과들은 대신에 메모리 요소(B)가 가득 찰 때 메모리 요소(A)에 제공되며 그것에 저장될 수 있다. 어느 한 상황에서, 인접한 메모리에 저장된 임의의 결과들과 연관된 결과 표시자들은 각각의 결과들의 적절한 식별 및 후속 결과를 허용하기 위해 결과들을 갖고 제공되며 저장될 수 있다. 따라서, 이러한 오버플로우 프로세스가 시작될 때, 매칭 결과 메모리(150)는 하나 이상의 특정한 세트들의 결과들이 출력될 때 메모리 요소(A) 및 메모리 요소(B) 양쪽 모두를 탐색하기 위해 설정될 수 있다.
부가적인 상황들은 상기-논의된 오버플로우 프로세스가 매칭 결과 메모리(150)의 오버플로우를 극복하기에 충분하지 않은 경우 발생할 수 있다. 예를 들면, 메모리 요소(A) 및 메모리 요소(B) 양쪽 모두가 가득 찰 수 있다. 이러한 상황에서, 매칭 결과 메모리(150)는 상태 기계 엔진의 동작(예로서, 상태 기계 엔진(14)의 FSM 격자(30)에서의 데이터의 분석)을 중단(예로서, 중단, 프리즈, 중지, 연기 등)시키기 위해 동작할 수 있다. 예를 들면, 매칭 결과 메모리(150)는 FSM 격자(30)에서의 데이터의 분석이 중단되어야 함을 표시하기 위해 표시(예로서, 플래그, 통지, 요청 등)를 예를 들면, FSM 격자(30), IR 버스 및 프로세스 버퍼 인터페이스(136), 및/또는 DDR3 버스 인터페이스(130)에 제공할 수 있다. 일단 충분한 메모리가 매칭 결과 메모리(150)에서 이용 가능해진다면(예로서, 하나 이상의 결과들(236)이 매칭 결과 메모리(150)로부터 판독된다면), 제 2 표시가 FSM 격자(30)에서의 데이터의 분석이 재개될 수 있음을 표시하기 위해 매칭 결과 메모리(150)로부터, 예를 들면, FSM 격자(30), IR 버스 및 프로세스 버퍼 인터페이스(136), 및/또는 DDR3 버스 인터페이스(130)에 제공될 수 있다. 이러한 방식으로, 매칭 결과 메모리(150)는 상태 기계 엔진(14)에 대한 프로세싱 오버라이드를 포함할 수 있다.
상태 기계 엔진(14)의 동작이 중단되어야 한다는 표시가 수신될 때(예로서, 중지 프로세싱 플래그가 수신될 때), 지시 버퍼(133)에서의 상기 동작과 연관된 임의의 지시들이 지시 버퍼(133)로부터 제거(예로서, 삭제, 플러싱 등)될 수 있다. 지시 버퍼(133)로부터의 지시들의 이러한 제거는 상태 기계 엔진의 동작의 중단(예로서, FSM 격자(30)에 의한 데이터 분석을 중지)을 허용할 것이다. 그러나, 동작을 재개할 시간일 때, 지시 버퍼(133)에서의 지시들의 부족은 에러가 상태 기계 엔진(14)의 동작 동안 발생하게 할 수 있다. 이러한 에러를 방지하도록 돕기 위해, 지시 삽입 레지스터(160)가 이용될 수 있다. 이러한 지시 삽입 레지스터는 예를 들면, 지시 버퍼(133)로부터의 지시들이 곧 있음을 표시하기 위해 초기화 지시를 (예로서 FSM 격자(30)에) 제공할 수 있다. 이러한 프로세스가 도 10에 예시된다.
도 10은 상태 기계 엔진(14)의 동작을 중단 및 재개하기 위한 프로세스(162)를 예시한다. 단계(164)에서, 인터럽트 표시(예로서, 중지 요청)가 상태 기계 엔진(14)의 동작(예로서, FSM 격자(30)에서의 데이터의 분석)의 중단을 요청하기 위해 예를 들면, FSM 격자(30), IR 버스 및 프로세스 버퍼 인터페이스(136), 및/또는 DDR3 버스 인터페이스(130)에 의해 수신될 수 있다. 단계(166)에서, 상태 기계 엔진의 동작(예로서, FSM 격자(30)에서의 데이터의 분석)이 중단되며 상기 동작과 연관된 지시 버퍼(133)에서의 임의의 지시들이 지시 버퍼(133)로부터 제거될 수 있다. 상태 기계 엔진(14)의 동작의 이러한 중단은 예를 들면, 메모리 요소(A) 및/또는 메모리 요소(B)가 결과 표시들을 수신할 수 있거나 또는 상태 기계 엔진(14)의 또 다른 상태가 만족될 때까지 계속될 수 있다. 이 점에서, 결과 표시가 단계(168)에서 수신될 수 있다. 이러한 재개 표시는 상태 기계 엔진(14)의 중단된 동작이 재개될 수 있다고(예로서, FSM 격자(30)가 데이터를 다시 분석할 수 있다) 시그널링할 수 있다. 단계(170)에서, 초기화 지시가 예를 들면, 지시 버퍼(133)로부터의 지시들이 곧 있음을 표시하기 위해(예로서, FSM 격자(30)에), 뿐만 아니라 단계(172)에서 지시들로 다시 채워질 지시 버퍼(133)에 대한 시간을 허용하기 위해, 예를 들면, 지시 삽입 레지스터(160)로부터 제공될 수 있다. 그 다음에 및/또는 우연으로, 단계(174)에서, 지시들이 상태 기계 엔진(14)의 동작의 중단 이전의 것과 유사한 방식으로 지시 버퍼(133)로부터 제공될 수 있다.
다른 상황들에서, 상태 기계 엔진(14)의 하나 이상의 요소들이 임시 에러를 경험할 수 있으며, 상태 기계 엔진(14)의 동작에서의 의도되지 않은 중단을 야기한다. 이러한 의도되지 않은 중단으로부터 복원하기 위한 프로세스가 도 11에 예시된다.
프로세스(176)의 단계(178)에서, 상태 기계 엔진(14)은 에러(예로서, 정지)의 표시를 수신할 수 있다. 이러한 에러 표시는, 예를 들면, 상태 기계 엔진(14)의 요소가 동작 동안 에러를 경험하였다는 활성으로 수신된 표시(예로서, 신호)일 수 있다. 부가적으로 또는 대안적으로, 에러 표시는 예를 들면, 상태 기계 엔진(14)의 하나 이상의 요소들의 활성 모니터링에 의해 결정될 수 있다. 몇몇 실시예들에서, 에러 표시는 상태 기계 엔진(14)에 의한 것 외에 또는 그것 대신에 시스템(10)의 프로세서(12)에 의해 수신되거나 또는 결정될 수 있다. 단계(180)에서, 프로세서(12)(또는 상태 기계 엔진(14))는 지시 버퍼(133)로부터의 지시들의 제공(FSM 격자(30)로와 같은)을 중단할 수 있다. 지시 버퍼(133)로부터 제공된 지시들 대신에, 지시가 지시 삽입 레지스터(160)로부터(예로서, 삽입 지시가 송신될 수 있다) 격자 프로그래밍 및 지시 제어 시스템(159)으로 제공될 수 있으며, 그에 의해 이러한 삽입된 지시가 상태 기계 엔진(14)의 요소에서의 에러(예로서, 정지)를 해결(예로서, 정정, 바로 잡기, 교정 등)하려고 시도하도록 구성될 수 있다. 이러한 삽입된(예로서, 삽입) 지시는 지시 삽입 레지스터(160)에서의 지시들의 세트로부터 선택될 수 있다. 예를 들면, 지시 삽입 레지스터(160)로부터 제공될 지시는 다양한 에러들을 해결하도록 구성된 지시들의 세트로부터 표시된 에러에 기초하여 선택될 수 있다. 다른 실시예들에서, 하나 이상의 삽입된(예로서, 삽입) 지시들은 표시된 에러의 유형에 기초하여 시스템(10)으로부터(예로서, 프로세서(12)로부터) 제공될 수 있다. 지시 삽입 레지스터(160)를 이용함으로써, 에러에 관한 지시들이 상태 기계 엔진(14)으로 이미 로딩된 임의의 데이터 세트들 또는 지시들을 변경하지 않고(예로서, 지시 버퍼(133)에서의 지시들을 변경하지 않고) 제공될 수 있다.
프로세스(176)는 단계(184)에서 계속되며, 그에 의해 상태 기계 엔진(14) 및/또는 프로세서(12)는 에러(예로서, 정지)가 해결되었는지를 결정한다. 에러가 해결되었다면, 지시 버퍼(133)로부터 지시들을 제공하는 것을 포함한 상태 기계 엔진(14)의 정상 동작이, 단계(186)에서 예시된 바와 같이, 재개될 수 있다. 그러나, 에러(예로서, 정지)가 지시 삽입 레지스터(160)로부터 삽입된 지시에 의해 해결되지 않았다면, 상태 기계 엔진(14)은 단계(188)에서 리셋되고 및/또는 재시작될 수 있다. 대안적으로, 또 다른 실시예에서, 지시들의 하나 이상의 부가적인 삽입들이 예를 들면, 에러(예로서, 정지)가 지시 삽입 레지스터(160)로부터 제 1 삽입된 지시에 의해 해결되지 않았을 때 지시 삽입 레지스터(160)에 의해 삽입될 수 있다.
따라서, 프로세스(176)는 상태 기계 엔진(14)에서 에러들을 해결하기 위한 기술을 상세히 설명한다. 그러나, 때때로, 이들 에러들은 치명적일 수 있다(예로서, 상태 기계 엔진(14) 및/또는 시스템(10)이 충돌하거나 또는 프리징하게 한다). 이러한 상황들에서, 상태 기계 엔진(14)을 디버깅할 수 있는 것이 유리할 수 있다.
도 12는 예를 들면, 치명적 에러를 경험한 다음에, 상태 기계 엔진(14)을 디버깅하기 위한 프로세스(190)를 예시한다. 이 프로세스(90)에서, 지시 삽입 레지스터(160)는 지시들의 세트의 어떤 지시가 치명적 에러로 이어지는지를 결정하도록, 순차적인 방식으로 지시들을 제공하기 위해 이용될 수 있다.
단계(192)에서, 지시 삽입 레지스터(160)는 에러(예로서, 정지)를 교정하기 위해 지시들의 세트를 포함하는 삽입 지시들을 수신할 수 있으며, 이것은 상태 기계 엔진(14)의 요소가 동작 동안 에러를 경험할 수 있다. 이들 지시들은 상태 기계 엔진(14)에 의해 최근에 실행된 지시들의 세트를 포함할 수 있으며 지시들은 시스템(10) 및/또는 상태 기계 엔진(14)의 충돌을 이전에 야기하였을 수 있다.
단계(194)에서, 지시 버퍼(133)로부터 제공된 지시들 대신에, 지시는 지시 삽입 레지스터(160)로부터(예로서, 삽입 지시가 송신될 수 있다) 프로그래밍 및 지시 제어 시스템(159)으로 제공될 수 있으며, 그에 의해 이러한 삽입된 지시는 상태 기계 엔진(14)의 요소에서의 에러(예로서, 정지)를 해결(예로서, 정정, 바로 잡기, 교정 등)하려고 시도하도록 구성될 수 있다. 이러한 삽입된(예로서, 삽입) 지시는 지시 삽입 레지스터(160)에서의 지시들의 세트로부터 선택될 수 있다. 예를 들면, 지시 삽입 레지스터(160)로부터 제공될 지시는 다양한 에러들을 해결하도록 구성된 지시들의 세트로부터 표시된 에러에 기초하여 선택될 수 있다. 다른 실시예들에서, 하나 이상의 삽입된(예로서, 삽입) 지시들은 표시된 에러의 유형에 기초하여 시스템(10)으로부터(예로서, 프로세서(12)로부터) 제공될 수 있다. 게다가, 이러한 지시는 가장 최근에 수신된 지시 또는 지시가 선입선출 방식으로 지시 삽입 레지스터(160)로부터 송신될 수 있기 때문에 선택될 수 있으며, 따라서 단계(192)에서 제 1 수신된 지시는 단계(194)에서 제공된 제 1 지시이다.
단계(196)에서, 상태 기계 엔진(14) 및/또는 시스템(10)은 에러가 지시들의 세트에서의 제 1 지시의 실행에 응답하여 발생하는지를 결정할 수 있다. 어떤 에러도 발생하지 않는다면, 프로세스는 단계(194)로 되돌아갈 수 있으며, 그에 의해 지시 삽입 레지스터(160)는 지시들의 세트로부터 제 2 지시를 삽입한다.
그러나, 에러가 단계(196)에서 발생한다면, 상태 기계 엔진(14)은 에러의 표시를 수신할 수 있다. 이러한 에러 표시는 예를 들면, 상태 기계 엔진(14)의 요소가 하나 이상의 프로세스들에서 실패하였다는 활성으로 수신된 표시(예로서, 신호)일 수 있다. 부가적으로 또는 대안적으로, 에러 표시는 예를 들면, 상태 기계 엔진(14)의 하나 이상의 요소들의 활성 모니터링에 의해 결정될 수 있다. 몇몇 실시예들에서, 에러 표시는 상태 기계 엔진(14)에 의한 것 외에 또는 그것 대신에 시스템(10)의 프로세서(12)에 의해 수신되거나 또는 결정될 수 있다. 개의치 않고, 이러한 표시는 치명적 에러로 이러진 특정한 지시의 표시를 도울 수 있다. 따라서, 기술자 또는 사용자는 상태 기계 엔진(14) 및/또는 시스템(10)에서의 치명적 에러의 원인을 정확히 찾아낼 수 있을 것이다. 예를 들면, 일련의 지시들을 갖고 지시 버퍼(133)를 로딩하기보다는, 지시 삽입 레지스터(160)는 실행을 위해 하나씩 지시들을 제공하기 위해 사용될 수 있다. 이것은 상태 기계 엔진(14)의 병렬 특징을 고려해볼 때 지시 시퀀스들을 갖고 이슈들을 찾아낼 때 유용할 수 있다.
본 발명은 다양한 수정들 및 대안적인 형태들에 영향을 받기 쉬울 수 있지만, 특정 실시예들이 도면들에서 예로서 도시되며 여기에 상세히 설명되었다. 그러나, 본 발명은 개시된 특정한 형태들에 제한되도록 의도되지 않는다는 것이 이해되어야 한다. 오히려, 본 발명은 다음의 첨부된 청구항들에 의해 정의된 바와 같이 본 발명의 사상 및 범위 내에 속하는 모든 수정들, 등가물들, 및 대안들을 커버하는 것이다.

Claims (36)

  1. 상태 기계 엔진에 있어서,
    복수의 구성 가능한 요소들을 포함한 상태 기계 격자;
    상기 상태 기계 엔진의 동작과 연관된 제 1 지시를 제공하도록 구성된 지시 버퍼; 및
    상기 상태 기계 엔진의 상기 동작과 연관된 제 2 지시를 제공하도록 구성된 지시 삽입 레지스터
    를 포함하고,
    상기 상태 기계 엔진은 상기 상태 기계 엔진의 상기 동작이 중단되어야 한다는 표시에 응답하여 상기 지시 버퍼로부터 상기 제 1 지시를 제거하도록 구성되고, 상기 지시 삽입 레지스터는 상기 상태 기계 엔진의 상기 동작이 재개될 수 있다는 표시에 응답하여 상기 상태 기계 격자에 상기 제 2 지시를 제공하도록 구성되고, 상기 상태 기계 엔진의 상기 동작이 재개될 수 있다는 상기 표시는 상기 상태 기계 격자가 데이터를 분석할 수 있다는 표시를 포함하며 상기 제 2 지시는 상기 지시 버퍼로부터의 지시들이 곧 있음을 표시하기 위해 초기화 지시를 포함하는, 상태 기계 엔진.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서, 상기 상태 기계 엔진은 상기 상태 기계 엔진의 상기 동작이 중단되어야 한다는 표시에 응답하여 상기 상태 기계 엔진의 상기 동작과 연관되는 임의의 지시들을 상기 지시 버퍼로부터 제거하도록 구성되는, 상태 기계 엔진.
  6. 청구항 1에 있어서, 상기 동작은 상기 상태 기계 격자에서의 데이터의 분석을 포함하는, 상태 기계 엔진.
  7. 청구항 1에 있어서, 상기 지시 삽입 레지스터는 에러의 표시에 응답하여 상기 제 2 지시를 제공하도록 구성되는, 상태 기계 엔진.
  8. 청구항 7에 있어서, 상기 상태 기계 엔진은 상기 에러의 상기 표시를 제공하도록 구성되는, 상태 기계 엔진.
  9. 청구항 7에 있어서, 상기 상태 기계 엔진은 상기 상태 기계 엔진의 외부에서 상기 상태 기계 엔진에 결합된 디바이스로부터 상기 에러의 표시를 수신하도록 구성되는, 상태 기계 엔진.
  10. 청구항 7에 있어서, 상기 상태 기계 엔진은 상기 에러의 표시에 응답하여 상기 지시 버퍼로부터 상기 제 1 지시의 제공을 중단하도록 구성되며, 상기 제 2 지시는 상기 제 1 지시 대신에 상기 지시 삽입 레지스터로부터 제공되는, 상태 기계 엔진.
  11. 청구항 10에 있어서, 상기 상태 기계 엔진은 상기 에러의 해결에 응답하여 상기 지시 버퍼로부터 상기 제 1 지시의 제공을 재개하도록 구성되는, 상태 기계 엔진.
  12. 청구항 7에 있어서, 상기 제 2 지시는 상기 에러를 해결하려고 시도하도록 구성된 지시를 포함하는, 상태 기계 엔진.
  13. 청구항 7에 있어서, 상기 상태 기계 엔진은 상기 지시 삽입 레지스터에서의 지시들의 세트로부터 상기 제 2 지시를 선택하도록 구성되는, 상태 기계 엔진.
  14. 청구항 7에 있어서, 상기 상태 기계 엔진은 상기 에러의 표시에 기초하여 상기 제 2 지시를 선택하도록 구성되는, 상태 기계 엔진.
  15. 청구항 1에 있어서, 상기 지시 삽입 레지스터는 상기 지시 버퍼로부터 이전 제공된 지시들의 세트를 제공하도록 구성되는, 상태 기계 엔진.
  16. 청구항 15에 있어서, 상기 지시 삽입 레지스터는 하나씩 상기 지시들의 세트의 지시들을 제공하도록 구성되며, 상기 상태 기계 엔진은 상기 지시들의 세트의 어떤 지시가 에러로 이어지는지를 결정하도록 구성되는, 상태 기계 엔진.
  17. 청구항 15에 있어서, 상기 지시 삽입 레지스터는 상기 지시들의 세트의 지시들을 순차적으로 제공하도록 구성되는, 상태 기계 엔진.
  18. 청구항 1에 있어서, 버스 인터페이스를 더 포함하며, 상기 지시 삽입 레지스터는 상기 버스 인터페이스를 통해 상기 제 2 지시를 수신하도록 구성되는, 상태 기계 엔진.
  19. 청구항 1에 있어서, 버스 인터페이스를 더 포함하며, 상기 지시 버퍼 및 상기 지시 삽입 레지스터는 상기 버스 인터페이스를 통해 상기 상태 기계 엔진의 외부에서 상기 상태 기계 엔진에 결합된 디바이스로부터 상기 제 1 및 제 2 지시들을 수신하도록 구성되는, 상태 기계 엔진.
  20. 청구항 19에 있어서, 상기 디바이스는 상기 상태 기계 엔진에서의 에러의 표시에 응답하여 상기 제 2 지시를 제공하도록 구성되는, 상태 기계 엔진.
  21. 청구항 19에 있어서, 상기 디바이스는 상기 동작의 결과를 수신하도록 구성되는, 상태 기계 엔진.
  22. 상태 기계 격자의 동작의 중단을 위한 지시를 제공하도록 구성된 지시 삽입 레지스터를 포함한 상태 기계 엔진에 있어서, 상기 상태 기계 격자는 복수의 구성 가능한 요소들을 포함하며 각각의 구성 가능한 요소는 데이터를 분석하도록 및 상기 분석의 결과를 출력하도록 구성된 복수의 메모리 셀들을 포함하고, 상기 상태 기계 격자의 상기 동작의 중단 후에 상기 지시 삽입 레지스터는 상기 분석을 포함하는 상기 상태 기계 격자의 상기 동작과 연관된 지시가 곧 있음을 표시하기 위해 초기화 지시를 제공하도록 구성되는, 상태 기계 엔진.
  23. 청구항 22에 있어서, 상기 상태 기계 엔진은 상기 상태 기계 격자의 동작을 위한 표준 지시 대신에 상기 상태 기계 격자의 상기 동작의 중단을 위한 상기 지시를 제공하도록 구성되는, 상태 기계 엔진.
  24. 청구항 23에 있어서, 상기 상태 기계 격자의 동작을 위한 상기 표준 지시를 제공하도록 구성된 지시 버퍼를 포함하는, 상태 기계 엔진.
  25. 청구항 22에 있어서, 상기 상태 기계 격자의 상기 동작의 중단을 위한 상기 지시는 상기 상태 기계 엔진의 상기 동작에서의 에러를 해결하려고 시도하도록 구성되는, 상태 기계 엔진.
  26. 청구항 22에 있어서, 상기 상태 기계 격자의 상기 동작의 중단을 위한 상기 지시는 상기 상태 기계 격자의 상기 동작에서의 에러를 해결하려고 시도하도록 구성되는, 상태 기계 엔진.
  27. 상태 기계 격자를 디버깅하기 위한 지시를 수신하도록 구성된 지시 삽입 레지스터를 포함한 상태 기계 엔진에 있어서, 상기 상태 기계 격자는 복수의 구성 가능한 요소들을 포함하며 각각의 구성 가능한 요소는 데이터를 분석하도록 및 상기 분석의 결과를 출력하도록 구성된 복수의 메모리 셀들을 포함하고, 상기 상태 기계 엔진은 상기 상태 기계 격자의 동작에서의 에러의 표시에 응답하여 상기 상태 기계 격자에 상기 상태 기계 격자의 상기 동작을 디버깅하기 위한 상기 지시를 제공하도록 구성되고, 상기 상태 기계 격자의 상기 동작을 디버깅하기 위한 상기 지시는 상기 상태 기계 격자의 상기 동작에서의 상기 에러의 원인을 결정하도록 구성되는, 상태 기계 엔진.
  28. 삭제
  29. 삭제
  30. 상태 기계 엔진을 동작하는 방법에 있어서,
    지시 버퍼로부터 상기 상태 기계 엔진의 동작과 연관된 제 1 지시를 상기 상태 기계 엔진으로 제공하는 단계;
    지시 삽입 레지스터로부터 상기 상태 기계 엔진의 상기 동작과 연관된 제 2 지시를 상기 상태 기계 엔진으로 제공하는 단계 - 상기 상태 기계 엔진은 데이터를 분석하고 상기 분석의 결과를 출력하도록 구성된 복수의 메모리 셀들을 포함함 -; 및
    상기 상태 기계 엔진의 상기 동작이 중단되어야 한다는 표시에 응답하여 상기 동작과 연관된 임의의 지시들을 상기 지시 버퍼로부터 제거하는 단계
    를 포함하며, 상기 지시 삽입 레지스터로부터 상기 제 2 지시를 제공하는 단계는 상기 동작이 재개될 수 있다는 표시에 응답하여 상기 제 2 지시를 제공하는 단계를 포함하는, 방법.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 청구항 30에 있어서, 상기 지시 버퍼로부터 제 3 지시의 제공을 중단하는 단계를 더 포함하며, 상기 제 2 지시는 상기 제 3 지시 대신에 상기 지시 삽입 레지스터로부터 제공되는, 방법.
  36. 청구항 30에 있어서, 지시 삽입 레지스터로부터 상기 상태 기계 엔진의 상기 동작과 연관된 제 2 지시를 제공하는 단계는 상기 지시 버퍼로부터 이전 제공된 상기 지시 삽입 레지스터로부터의 지시들의 세트를 제공하는 단계를 포함하며, 상기 지시들의 세트로부터의 지시들은 순차적으로 제공되는, 방법.
KR1020157007720A 2012-08-31 2013-08-16 상태 기계 엔진들에서의 지시 삽입 KR102061754B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/601,491 2012-08-31
US13/601,491 US9063532B2 (en) 2012-08-31 2012-08-31 Instruction insertion in state machine engines
PCT/US2013/055438 WO2014035700A1 (en) 2012-08-31 2013-08-16 Instruction insertion in state machine engines

Publications (2)

Publication Number Publication Date
KR20150052125A KR20150052125A (ko) 2015-05-13
KR102061754B1 true KR102061754B1 (ko) 2020-01-03

Family

ID=50184156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157007720A KR102061754B1 (ko) 2012-08-31 2013-08-16 상태 기계 엔진들에서의 지시 삽입

Country Status (7)

Country Link
US (2) US9063532B2 (ko)
EP (1) EP2891052B1 (ko)
JP (1) JP6280121B2 (ko)
KR (1) KR102061754B1 (ko)
CN (1) CN104583935B (ko)
TW (1) TWI488110B (ko)
WO (1) WO2014035700A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9389841B2 (en) * 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9063532B2 (en) * 2012-08-31 2015-06-23 Micron Technology, Inc. Instruction insertion in state machine engines
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
US10430210B2 (en) 2014-12-30 2019-10-01 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
CN106990994B (zh) * 2017-03-06 2020-11-27 王铭鑫 树形原子状态机及其控制逻辑接口的实现方法及装置
US9996328B1 (en) * 2017-06-22 2018-06-12 Archeo Futurus, Inc. Compiling and optimizing a computer code by minimizing a number of states in a finite machine corresponding to the computer code
US10481881B2 (en) * 2017-06-22 2019-11-19 Archeo Futurus, Inc. Mapping a computer code to wires and gates
CN112306889B (zh) * 2020-11-23 2023-10-20 国网北京市电力公司 充电桩的测试方法、装置、存储介质及处理器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535331A (en) * 1987-09-04 1996-07-09 Texas Instruments Incorporated Processor condition sensing circuits, systems and methods
US5150469A (en) * 1988-12-12 1992-09-22 Digital Equipment Corporation System and method for processor pipeline control by selective signal deassertion
KR0163179B1 (ko) * 1989-03-31 1999-01-15 미다 가쓰시게 데이타 프로세서
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5794062A (en) 1995-04-17 1998-08-11 Ricoh Company Ltd. System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization
US5784636A (en) * 1996-05-28 1998-07-21 National Semiconductor Corporation Reconfigurable computer architecture for use in signal processing applications
EP0943995A3 (en) 1998-03-20 2000-12-06 Texas Instruments Incorporated Processor having real-time external instruction insertion for debug functions without a debug monitor
US6499078B1 (en) * 1999-07-19 2002-12-24 Microsoft Corporation Interrupt handler with prioritized interrupt vector generator
AU2574501A (en) 1999-11-24 2001-06-04 Z-Force Corporation Configurable state machine driver and methods of use
US6662297B1 (en) * 1999-12-30 2003-12-09 Intel Corporation Allocation of processor bandwidth by inserting interrupt servicing instructions to intervene main program in instruction queue mechanism
JP2001236495A (ja) * 2000-02-24 2001-08-31 Sony Corp 画像処理装置および画像処理方法
JP4327574B2 (ja) 2003-12-04 2009-09-09 株式会社アステア 給油口キャップ
US7487542B2 (en) * 2004-01-14 2009-02-03 International Business Machines Corporation Intrusion detection using a network processor and a parallel pattern detection engine
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7350056B2 (en) * 2005-09-27 2008-03-25 International Business Machines Corporation Method and apparatus for issuing instructions from an issue queue in an information handling system
KR100817056B1 (ko) * 2006-08-25 2008-03-26 삼성전자주식회사 분기이력 길이표시기, 분기예측 시스템 및 분기 예측 방법
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US8219508B2 (en) * 2007-07-06 2012-07-10 Lsi Corporation Systems and methods for compressing state machine instructions using a two access indexing scheme
EP2366144B1 (en) * 2008-10-15 2015-09-30 Hyperion Core, Inc. Sequential processor comprising an alu array
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine
US8766666B2 (en) * 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
US8601013B2 (en) * 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
WO2012103146A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. Utilizing special purpose elements to implement a fsm
EP2668576B1 (en) 2011-01-25 2024-04-24 Micron Technology, INC. State grouping for element utilization
US8726256B2 (en) 2011-01-25 2014-05-13 Micron Technology, Inc. Unrolling quantifications to control in-degree and/or out-degree of automaton
JP5763783B2 (ja) 2011-01-25 2015-08-12 マイクロン テクノロジー， インク． 正規表現をコンパイルするための方法および装置
US8719404B2 (en) * 2011-02-28 2014-05-06 International Business Machines Corporation Regular expression searches utilizing general purpose processors on a network interconnect
US8782624B2 (en) * 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8680888B2 (en) * 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US9443156B2 (en) * 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8648621B2 (en) * 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8593175B2 (en) * 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US9471315B2 (en) * 2012-03-16 2016-10-18 International Business Machines Corporation Run-time instrumentation reporting
US9063532B2 (en) * 2012-08-31 2015-06-23 Micron Technology, Inc. Instruction insertion in state machine engines
US9448965B2 (en) * 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine

Also Published As

Publication number Publication date
US20140068234A1 (en) 2014-03-06
TWI488110B (zh) 2015-06-11
JP2015531936A (ja) 2015-11-05
US20150277907A1 (en) 2015-10-01
TW201423585A (zh) 2014-06-16
EP2891052B1 (en) 2020-01-01
CN104583935A (zh) 2015-04-29
EP2891052A1 (en) 2015-07-08
CN104583935B (zh) 2018-04-27
US9063532B2 (en) 2015-06-23
JP6280121B2 (ja) 2018-02-14
KR20150052125A (ko) 2015-05-13
EP2891052A4 (en) 2016-10-19
US9934034B2 (en) 2018-04-03
WO2014035700A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
KR102061754B1 (ko) 상태 기계 엔진들에서의 지시 삽입
US20230196065A1 (en) Methods and devices for programming a state machine engine
US10915450B2 (en) Methods and systems for padding data received by a state machine engine
US9454322B2 (en) Results generation for state machine engines
KR101920956B1 (ko) 상태 기계에서의 검출을 위한 방법들 및 시스템들
US10929154B2 (en) Overflow detection and correction in state machine engines
KR102165134B1 (ko) 상태 기계 엔진에서 상태 벡터 데이터를 사용하기 위한 방법들 및 시스템들

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right