JP6280121B2 - 状態機械エンジンにおける命令挿入 - Google Patents

Description

本発明の実施形態は、概して、電子デバイスに関し、より具体的には、特定の実施形態において、データ分析のための並列デバイスを有する電子デバイスに関する。

複雑なパターン認識は、従来のフォンノイマン式コンピュータ上で実施するには非効率的であり得る。生物の脳、特に人間の脳は、しかしながら、パターン認識が得意である。現在の研究は、人間の脳が、新皮質中の一連の階層的に組織化されたニューロン層を用いてパターン認識を実施することを示唆している。階層のより低い層中のニューロンは、例えば、感覚器官からの「生の信号」を分析し、一方でより高い層中のニューロンは、より低いレベルのニューロンからの信号出力を分析する。新皮質におけるこの階層的システムは、おそらくは脳の他の領域と組み合わされて、複雑なパターン認識を遂行し、それにより、人間が、空間的推論、意識的思考、および複雑な言語といった高レベルの機能を実施することを可能にする。

コンピューティングの分野では、パターン認識タスクは、ますます困難なものになっている。さらにより多量のデータがコンピュータ間で送信され、ユーザが特定することを希望するパターンの数は増している。例えば、スパムまたはマルウエアが、データストリーム中のパターン、例えば、特定のフレーズまたはコードの一部を検索することによって、しばしば検出される。パターンの数は、スパムおよびマルウエアの多様性と共に増加するが、それは、新しい変形を検索するために、新しいパターンが実装され得るためである。これらのパターンの各々についてデータストリームを検索することにより、コンピューティング上のボトルネックが形成されかねない。しばしば、データストリームが受信されると、それは、１つずつ、各々のパターンについて検索される。システムがデータストリームの次の部分を検索する状態となるまでの遅延は、パターンの数と共に増加する。したがって、パターン認識は、データの受信を遅延させる。

ハードウエアは、パターンについてデータストリームを検索するように設計されてきたが、このハードウエアは、しばしば、所与の時間内に適切な量のデータを処理することが不可能である。データストリームを検索するように構成される一部のデバイスは、データストリームを複数の回路間に分散させることによってこれを実行する。これらの回路は、各々が、データストリームがパターンの一部分に適合するかどうかを判定する。しばしば、多数の回路が並列に動作して、各々が、ほぼ同時にデータストリームを検索する。しかしながら、生物の脳により匹敵する様式でパターン認識を実施することを効果的に可能にするシステムは存在しなかった。このようなシステムの開発が望ましい。

本発明の様々な実施形態による、状態機械エンジンを有するシステムの例を図示する。 本発明の様々な実施形態による、図１の状態機械エンジンのＦＳＭ格子の例を図示する。 本発明の様々な実施形態による、図２のＦＳＭ格子のブロックの例を図示する。 本発明の様々な実施形態による、図３のブロックの行の例を図示する。 本発明の様々な実施形態による、図４の行のうちの２つずつの群の例を図示する。 本発明の様々な実施形態による、有限状態機械グラフの例を図示する。 本発明の様々な実施形態による、ＦＳＭ格子で実装される２レベルの階層の例を図示する。 本発明の様々な実施形態による、コンパイラがソースコードを図２のＦＳＭ格子のプログラミング用のバイナリファイルに変換するための方法の例を図示する。 本発明の様々な実施形態による、状態機械エンジンを図示する。 本発明の様々な実施形態による、図９の命令挿入レジスタを利用する第１の処理を示すフローチャートを図示する。 本発明の様々な実施形態による、図９の命令挿入レジスタを利用する第２の処理を示すフローチャートを図示する。 本発明の様々な実施形態による、図９の命令挿入レジスタを利用する第３の処理を示すフローチャートを図示する。

ここで図面を参照すると、図１は、一般に参照番号１０で示されるプロセッサベースのシステムの実施形態を図示する。システム１０（例えば、データ分析システム）は、デスクトップコンピュータ、ラップトップコンピュータ、無線呼び出し、携帯電話、自己管理手帳、携帯式オーディオプレイヤー、制御回路、カメラ等の様々なタイプのうちの任意のものであり得る。システム１０はまた、ルーター、サーバ、またはクライアント（例えば、前述のタイプのコンピュータのうちの１つ）等のネットワークノードであってもよい。システム１０は、コピー機、スキャナ、プリンタ、ゲーム機、テレビ、セットトップビデオ分配もしくは記録システム、ケーブルボックス、パーソナルデジタルメディアプレイヤー、ファクトリーオートメーションシステム、自動車コンピュータシステム、または医療デバイスといった、なんらかの他の種類の電子デバイスであってもよい。（システムのこれらの様々な例を説明するために用いられる用語は、本明細書で用いられる他の用語の多くと同様に、一部の参照符号を共有し得るため、列挙された他の項目により狭義に解釈されるべきではない。）

システム１０等の一般的なプロセッサベースのデバイスでは、マイクロプロセッサ等のプロセッサ１２は、システム１０におけるシステム機能および要求の処理を制御する。さらに、プロセッサ１２は、システム制御を共有する複数のプロセッサを備え得る。プロセッサ１２は、プロセッサ１２が、システム１０の内部またはシステム１０の外部に記憶され得る命令を実行することによって、システム１０を制御するように、システム１０の素子の各々に直接または間接的に連結され得る。

本明細書に記載の実施形態によると、システム１０は、プロセッサ１２の制御下で動作し得る状態機械エンジン１４を含む。状態機械エンジン１４は、自動理論を用い得る。例えば、状態機械エンジン１４は、これらに限定されないが、ミーリーアーキテクチャ、ムーアアーキテクチャ、有限状態機械（ＦＳＭ）、決定性ＦＳＭ（ＤＦＳＭ）、ビットパラレル状態機械（ＢＰＳＭ）等を含むいくつかの状態機械アーキテクチャのうちの１つを用い得る。様々なアーキテクチャが使用され得るが、説明目的のため、本出願ではＦＳＭを指す。しかしながら、当業者であれば、説明される技法が、様々な状態機械アーキテクチャのうちの任意の１つを用いて採用され得ることを理解するであろう。

以下にさらに説明するように、状態機械エンジン１４は、いくつかの（例えば、１つ以上の）有限状態機械（ＦＳＭ）格子（例えば、チップのコア）を含み得る。本出願の目的で、「格子」という用語は、素子（例えば、ブールセル、カウンタセル、状態機械素子、状態遷移素子）の組織化されたフレームワーク（例えば、ルーティングマトリックス、ルーティングネットワーク、フレーム）を指す。さらに、「格子」は、任意の好適な形状、構造、または階層的組織（例えば、グリッド、キューブ、球、カスケード）を有し得る。各々のＦＳＭ格子は、各々が同じデータを並列に受信して分析する、複数のＦＳＭを実装し得る。さらに、ＦＳＭ格子は、群（例えば、クラスタ）で配置され得、その結果、ＦＳＭ格子のクラスタが、同じ入力データを並列に分析できるようになる。さらに、状態機械エンジン１４のＦＳＭ格子のクラスタは、階層構造で配置され、ここで、階層構造のより低いレベルにある状態機械格子からの出力は、より高いレベルの状態機械格子への入力として用いられ得る。状態機械エンジン１４の並列ＦＳＭ格子のクラスタを、階層構造を通じて直列にカスケーディングすることによって、ますます複雑なパターンを分析（例えば、評価、探索等）することができる。

さらに、状態機械エンジン１４の階層的並列構成に基づいて、状態機械エンジン１４は、高処理速度を利用するシステムにおいて複雑なデータ分析（例えば、パターン認識等の処理）に用いられ得る。例えば、本明細書に記載の実施形態は、１ギガバイト／秒の処理速度を有するシステムに組み込まれ得る。したがって、状態機械エンジン１４を利用することにより、高速メモリデバイスまたは他の外部デバイスからのデータを、迅速に分析することができる。状態機械エンジン１４は、例えば、単一のデバイスサイクル中、ほぼ同時に、いくつかの基準（例えば、検索用語）に従ってデータストリームを分析し得る。状態機械エンジン１４のあるレベルのＦＳＭのクラスタ内のＦＳＭ格子の各々は、各々、ほぼ同時にデータストリームから同じ検索用語を受信し、並列ＦＳＭ格子の各々は、その用語が状態機械エンジン１４を処理基準中の次の状態に前進させるかどうかを判定し得る。状態機械エンジン１４は、比較的多数の基準、例えば、１００を超える、１１０を超える、または１０，０００を超える基準に従って、用語を分析し得る。それらは並列に動作するため、それらは、基準を、比較的高い帯域幅を有するデータストリーム、例えば、１ギガバイト／秒を超えるかまたはほぼ等しいデータストリームに、そのデータストリームを遅延させることなく、適用し得る。

一実施形態では、状態機械エンジン１４は、データストリーム中の多数のパターンを認識する（例えば、検出する）ように構成され得る。例えば、状態機械エンジン１４は、ユーザまたは他のエンティティが分析することを希望し得る様々なタイプのデータストリームのうちの１つ以上におけるパターンを検出するために利用され得る。例えば、状態機械エンジン１４は、インターネットを介して受信されたパケットまたはセルラーネットワークを介して受信された音声もしくはデータといった、ネットワークを介して受信されたデータのストリームを分析するように構成され得る。一例では、状態機械エンジン１４は、スパムまたはマルウエアについてデータストリームを分析するように構成され得る。データストリームは、直列のデータストリームとして受信され得、その場合、データは、時間的、語彙的、または意味論的に意義のある順序といった、意味を有する順序で受信される。代替的には、データストリームは、並列または不特定の順序で受信され、次に、例えば、インターネットを介して受信されたパケットを再順序付けすることによって、直列のデータストリームに変換され得る。一部の実施形態では、データストリームは、用語を直列に表し得るが、用語の各々を表すビットは、並列に受信され得る。データストリームは、システム１０の外部のソースから受信され得るか、または、メモリ１６等のメモリデバイスに問い合わせを行い、メモリ１６に記憶されたデータからデータストリームを形成することによって形成され得る。他の例では、状態機械エンジン１４は、ある特定の語を綴る一連の文字、遺伝子を指定する一連の遺伝子塩基対、画像の一部分を形成する写真もしくは動画ファイル内の一連のビット、プログラムの一部を形成する実行可能ファイル内の一連のビット、または歌もしくは話されたフレーズの一部を形成する音声ファイル内の一連のビットを認識するように構成され得る。分析されるデータのストリームは、複数のデータビットを、バイナリ形式または他の形式、例えば、ベーステン、ＡＳＣＩＩ等で、含み得る。このストリームは、一桁または複数桁、例えば、いくつかの２進数でデータを符号化し得る。

理解されるように、システム１０は、メモリ１６を含み得る。メモリ１６は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、同期式ＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、ＤＤＲ２ ＳＤＲＡＭ、ＤＤＲ３ ＳＤＲＡＭ等といった、揮発性メモリを含み得る。メモリ１６はまた、リードオンリーメモリ（ＲＯＭ）、ＰＣ−ＲＡＭ、シリコン−酸化物−窒化物−酸化物−シリコン（ＳＯＮＯＳ）メモリ、金属−酸化物−窒化物−酸化物−シリコン（ＭＯＮＯＳ）メモリ、ポリシリコンフローティングゲートベースメモリ、および／または揮発性メモリと共に用いられる様々なアーキテクチャ（例えば、ＮＡＮＤメモリ、ＮＯＲメモリ等）の他のタイプのフラッシュメモリといった、不揮発性メモリを含み得る。メモリ１６は、ＤＲＡＭデバイス等の１つ以上のメモリデバイスを含み得、これが、状態機械エンジン１４よって分析されるデータを提供し得る。本明細書に使用される際、「提供する」という用語は、一般的に、方向付ける、入力する、挿入する、発行する、ルーティングする、送出する、転送する、送信する、生成する、与える、出力する、置く、記述する等を指し得る。このようなデバイスは、ソリッドステートドライブ（ＳＳＤ）、ＭｕｌｔｉｍｅｄｉａＭｅｄｉａＣａｒｄｓ（ＭＭＣ）、ＳｅｃｕｒｅＤｉｇｉｔａｌ（ＳＤ）カード、ＣｏｍｐａｃｔＦｌａｓｈ（ＣＦ）カード、または任意の他の好適なデバイスと称され得るか、またはそれらを含み得る。さらに、このようなデバイスは、ユニバーサルシリアルバス（ＵＳＢ）、周辺構成要素相互接続（ＰＣＩ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩ−Ｅ）、小型コンピュータシステムインターフェース（ＳＣＳＩ）、ＩＥＥＥ１３９４（Ｆｉｒｅｗｉｒｅ）、または任意の他の好適なインターフェース等、任意の好適なインターフェースを介してシステム１０に連結され得ることを理解されたい。フラッシュメモリデバイス等、メモリ１６の動作を容易にするために、システム１０は、メモリコントローラ（図示されない）を含んでもよい。理解されるように、メモリコントローラは、独立したデバイスであってもよく、または、それはプロセッサ１２と統合されてもよい。加えて、システム１０は、磁気記憶デバイス等の外部記憶装置１８を含んでもよい。外部記憶装置もまた、状態機械エンジン１４に入力データを提供し得る。

システム１０は、いくつかのさらなる素子を含み得る。例えば、コンパイラ２０は、図８に関連してより詳細に説明されるように、状態機械エンジン１４を構成する（例えば、プログラムする）ために用いられ得る。入力デバイス２２もまた、ユーザがシステム１０にデータを入力することを可能にするために、プロセッサ１２に連結され得る。例えば、入力デバイス２２は、状態機械エンジン１４によって後で分析するために、メモリ１６にデータを入力するために用いられ得る。入力デバイス２２は、例えば、ボタン、切り替え素子、キーボード、ライトペン、スタイラスペン、マウス、および／または音声認識システムを含み得る。ディスプレイ等の出力デバイス２４もまた、プロセッサ１２に連結され得る。ディスプレイ２４には、例えば、ＬＣＤ、ＣＲＴ、ＬＥＤ、および／またはオーディオディスプレイが含まれ得る。システムはまた、インターネット等のネットワークと相互作用するために、ネットワークインターフェースカード（ＮＩＣ）等のネットワークインターフェースデバイス２６を含み得る。理解されるように、システム１０は、システム１０の用途に応じて、多数の他の構成要素を含み得る。

図２〜５は、ＦＳＭ格子３０の例を図示する。ある例では、ＦＳＭ格子３０は、ブロック３２のアレイを備える。記載されるように、各々のブロック３２は、ＦＳＭにおける複数の状態に対応する複数の選択的に連結可能なハードウエア素子（例えば、構成可能素子および／または特殊目的素子）を含み得る。ＦＳＭにおける状態に類似して、ハードウエア素子は、入力ストリームを分析し、入力ストリームに基づいて下流のハードウエア素子を起動することができる。

構成可能素子は、多数の異なる機能を実装するように構成（例えば、プログラム）され得る。例えば、構成可能素子は、行３８（図３および４に示される）ならびにブロック３２（図２および３に示される）に階層的に組織化される、状態機械素子（ＳＭＥ）３４、３６（図５に示される）を含み得る。ＳＭＥはまた、状態遷移素子（ＳＴＥ）と考えられ得る。階層的に組織化されたＳＭＥ３４、３６の間で信号をルーティングするために、ブロック間切り替え素子４０（図２および３に示される）、ブロック内切り替え素子４２（図３および４に示される）、ならびに行内切り替え素子４４（図４に示される）を含む、構成可能な切り替え素子の階層が使用され得る。

以下に記載されるように、切り替え素子は、ルーティング構造およびバッファを含み得る。ＳＭＥ３４、３６は、ＦＳＭ格子３０によって実装されるＦＳＭの状態に対応し得る。ＳＭＥ３４、３６は、以下に説明されるように、構成可能な切り替え素子を用いることによって一緒に連結され得る。したがって、ＦＳＭは、状態の機能に対応するようにＳＭＥ３４、３６を構成し、ＦＳＭにおける状態の間の遷移に対応するようにＳＭＥ３４、３６を選択的に連結することによって、ＦＳＭ格子３０上に実装され得る。

図２は、ＦＳＭ格子３０の例の全体図を図示する。ＦＳＭ格子３０は、構成可能なブロック間切り替え素子４０と選択的に一緒に連結され得る複数のブロック３２を含む。ブロック間切り替え素子４０は、導線４６（例えば、ワイヤ、トレース等）ならびにバッファ４８および５０を含み得る。ある例では、バッファ４８および５０は、ブロック間切り替え素子４０への／からの信号の接続およびタイミングを制御するために含まれる。以下にさらに記載されるように、バッファ４８は、ブロック３２間で送出されているデータをバッファリングするために提供され得、一方で、バッファ５０は、ブロック間切り替え素子４０間で送出されているデータをバッファリングするために提供され得る。加えて、ブロック３２は、信号（例えば、データ）を受信し、そのデータをブロック３２に提供するために、入力ブロック５２（例えば、データ入力ポート）に選択的に連結され得る。ブロック３２はまた、ブロック３２から外部デバイス（例えば、別のＦＳＭ格子３０）に信号を提供するために、出力ブロック５４（例えば、出力ポート）に選択的に連結され得る。ＦＳＭ格子３０はまた、（例えば、イメージ、プログラムを介して）ＦＳＭ格子３０を構成するために、プログラミングインターフェース５６を含み得る。イメージは、ＳＭＥ３４、３６の状態を構成（例えば、設定）し得る。例えば、イメージは、ＳＭＥ３４、３６が入力ブロック５２における所与の入力に対してある特定の方式で反応するように構成し得る。例えば、ＳＭＥ３４、３６は、文字「ａ」が入力ブロック５２で受信されたときに高信号を出力するように設定され得る。

ある例では、入力ブロック５２、出力ブロック５４、および／またはプログラミングインターフェース５６は、レジスタへの書き込みまたはそこからの読み出しが、データをそれぞれの素子へまたはそこから提供するように、レジスタとして実装され得る。したがって、プログラミングインターフェース５６に対応するレジスタに記憶されたイメージからのビットを、ＳＭＥ３４、３６上にロードすることができる。図２は、ブロック３２、入力ブロック５２、出力ブロック５４、およびブロック間切り替え素子４０の間のある特定の数の導線（例えば、ワイヤ、トレース）を図示するが、他の例では、より少ないか、またはより多い導線が用いられ得ることを理解されたい。

図３は、ブロック３２の例を図示する。ブロック３２は、構成可能なブロック内切り替え素子４２と選択的に一緒に連結され得る複数の行３８を含み得る。加えて、行３８は、ブロック間切り替え素子４０により、別のブロック３２内の別の行３８に選択的に連結され得る。行３８は、本明細書では２つずつの群（ＧＯＴ）６０と称される素子の対に組織化される、複数のＳＭＥ３４、３６を含む。ある例では、ブロック３２は、十六（１６）個の行３８を備える。

図４は、行３８の例を図示する。ＧＯＴ６０は、構成可能な行内切り替え素子４４によって、行３８内の他のＧＯＴ６０および任意の他の素子（例えば、特殊目的素子５８）に選択的に連結され得る。ＧＯＴ６０はまた、ブロック内切り替え素子４２によって他の行３８内の他のＧＯＴ６０に、または、ブロック間切り替え素子４０によって他のブロック３２内の他のＧＯＴ６０に、連結され得る。ある例では、ＧＯＴ６０は、第１および第２の入力６２、６４、ならびに出力６６を有する。第１の入力６２は、図５を参照してさらに例示されるように、ＧＯＴ６０の第１のＳＭＥ３４に連結され、第２の入力６４は、ＧＯＴ６０の第２のＳＭＥ３６に連結される。

ある例では、行３８は、第１および第２の複数の行相互接続導線６８、７０を含む。ある例では、ＧＯＴ６０の入力６２、６４は、１つ以上の行相互接続導線６８、７０に連結され得、出力６６は、１つ以上の行相互接続導線６８、７０に連結され得る。ある例では、第１の複数の行相互接続導線６８は、行３８内の各々のＧＯＴ６０の各々のＳＭＥ３４、３６に連結され得る。第２の複数の行相互接続導線７０は、行３８内の各々のＧＯＴ６０の各々の一方のＳＭＥ３４、３６のみに連結され得るが、ＧＯＴ６０の他方のＳＭＥ３４、３６には連結され得ない。ある例では、図５に関してより良好に例示されるように、第２の複数の行相互接続導線７０のうちの第１の半分は、行３８内のＳＭＥ３４、３６のうちの第１の半分（各々のＧＯＴ６０から一方のＳＭＥ３４）に連結され得、第２の複数の行相互接続導線７０のうちの第２の半分は、行３８内のＳＭＥ３４、３６のうちの第２の半分（各々のＧＯＴ６０から他方のＳＭＥ３４、３６）に連結され得る。第２の複数の行相互接続導線７０とＳＭＥ３４、３６との間の制限された接続性は、本明細書では「パリティ」と称される。ある例では、行３８はまた、カウンタ等の特殊目的素子５８、構成可能なブール論理素子、ルックアップテーブル、ＲＡＭ、フィールド構成可能ゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、構成可能プロセッサ（例えば、マイクロプロセッサ）、または特殊目的機能を実施するための他の素子といった、特殊目的素子５８を含み得る。

ある例では、特殊目的素子５８は、カウンタ（本明細書ではカウンタ５８とも称される）を備える。ある例では、カウンタ５８は、１２ビットの構成可能ダウンカウンタを備える。１２ビット構成可能カウンタ５８は、カウント入力、リセット入力、およびゼロカウント出力を有する。カウント入力は、アサートされると、カウンタ５８の値を１だけデクリメントする。リセット入力は、アサートされると、カウンタ５８に、関連付けられたレジスタから初期値をロードさせる。１２ビットカウンタ５８の場合、最大で１２ビットの数を、初期値としてロードすることができる。カウンタ５８の値がゼロ（０）にデクリメントされると、ゼロカウント出力がアサートされる。カウンタ５８はまた、パルスモードとホールドモードとの少なくとも２つのモードを有する。カウンタ５８がパルスモードに設定される場合、ゼロカウント出力は、カウンタ５８がゼロに到達するとアサートされる。例えば、ゼロカウント出力は、カウンタ５８になる直後に次のデータバイトの処理中にアサートされるが、これによりカウンタ５８が入力文字サイクルに対して時間的にオフセットされている。次の文字サイクルの後、ゼロカウント出力は、もはやアサートされることはない。このようにして、例えば、パルスモードで、ゼロカウント出力は、１つの入力文字処理サイクルの間アサートされる。カウンタ５８がホールドモードに設定される場合、ゼロカウント出力は、カウンタ５８がゼロにデクリメントするとクロックサイクルの間にアサートされ、リセット入力がアサートされていることによってカウンタ５８がリセットされるまで、アサートされたままである。

別の例では、特殊目的素子５８はブール論理を備える。例えば、ブール論理は、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＲ、積和（ＳｏＰ）、積和のネゲート出力（ＮＳｏＰ）、和積のネゲート出力（ＮＰｏＳ）、および和積（ＰｏＳ）の関数等の論理関数を実施するために用いられ得る。このブール論理は、ＦＳＭ格子３０中の（本明細書で後述されるように、ＦＳＭのターミナルノードに対応する）ターミナル状態のＳＭＥからデータを抽出するために用いられ得る。抽出されたデータは、状態データを他のＦＳＭ格子３０に提供するおよび／またはＦＳＭ格子３０を再構成するために用いられる構成用データを提供する、または別のＦＳＭ格子３０を再構成するために用いられ得る。

図５はＧＯＴ６０の例を示す。ＧＯＴ６０は、入力６２、６４を有し、それらの出力７２、７４がＯＲゲート７６および３対１マルチプレクサ７８に連結される、第１のＳＭＥ３４および第２のＳＭＥ３６を含む。３対１マルチプレクサ７８は、ＧＯＴ６０の出力６６を、第１のＳＭＥ３４、第２のＳＭＥ３６、またはＯＲゲート７６に連結させるように設定することができる。ＯＲゲート７６は、ＧＯＴ６０の共有出力６６を形成するように双方の出力７２、７４を一緒に連結するために用いることが可能である。ある例では、第１および第２のＳＭＥ３４、３６は、上述したようにパリティを示すが、この場合、第１のＳＭＥ３４の入力６２は行相互接続導線６８のうちの一部に連結され得、第２のＳＭＥ３６の入力６４は他の行相互接続導線７０に連結され得、パリティ問題を克服し得る共通の出力６６が、生成され得る。ある例では、ＧＯＴ６０内の２つのＳＭＥ３４、３６は、切り替え素子７９のいずれかまたは双方を設定することによって、カスケードするおよび／またはそれら自体にループバックすることが可能である。ＳＭＥ３４、３６は、ＳＭＥ３４、３６の出力７２、７４を他方のＳＭＥ３４、３６の入力６２、６４に連結させることによってカスケードすることが可能である。ＳＭＥ３４、３６は、出力７２、７４をそれら自体の入力６２、６４に連結させることによって、それら自体にループバックし得る。したがって、第１のＳＭＥ３４の出力７２は、第１のＳＭＥ３４の入力６２と第２のＳＭＥ３６の入力６４の、いずれにも連結されないか、一方または双方に連結され得る。加えて、入力６２、６４の各々が、複数の行ルーティングラインに連結され得るとき、ＯＲゲートを利用して、入力６２、６４ならびに出力７２、７４に沿ったこれらの行ルーティングラインからの入力のうちのいずれかを選択し得る。

ある例では、状態機械素子３４、３６は、検出ライン８２に並列に連結された、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）でしばしば用いられるもの等の複数のメモリセル８０を備える。１つのこのようなメモリセル８０は、高いかまたは低い値（例えば、１または０）に対応するものといった、データ状態に設定することが可能なメモリセルを備える。メモリセル８０の出力は、検出ライン８２に連結され、メモリセル８０への入力は、データストリームライン８４上のデータに基づく信号を受信する。ある例では、入力ブロック５２における入力は、メモリセル８０のうちの１つ以上を選択するために復号化される。選択されたメモリセル８０は、その記憶されたデータ状態を、検出ライン８２上に出力として提供する。例えば、入力ブロック５２で受信されたデータは、デコーダ（図示せず）に提供され得、デコーダは、データストリームライン８４のうちの１つ以上を選択し得る。ある例では、デコーダは、８ビットのＡＣＳＩＩ文字を２５６個のデータストリームライン８４のうちの対応する１つに変換することが可能である。

メモリセル８０は、したがって、メモリセル８０が高い値に設定され、データストリームライン８４上のデータがメモリセル８０を選択する場合、高信号を検出ライン８２に出力する。データストリームライン８４上のデータがメモリセル８０を選択し、メモリセル８０が低い値に設定される場合、メモリセル８０は、低信号を検出ライン８２に出力する。検出ライン８２上のメモリセル８０からの出力は、検出セル８６によって感知される。

ある例では、入力ライン６２、６４上の信号は、それぞれの検出セル８６をアクティブ状態または非アクティブ状態に設定する。非アクティブ状態に設定されたとき、検出セル８６は、それぞれの検出ライン８２上の信号とは無関係に、それぞれの出力７２、７４上に低信号を出力する。アクティブ状態に設定されたとき、検出セル８６は、それぞれのＳＭＥ３４、３６のメモリセル８２のうちの１つから高信号が検出される場合に、高信号をそれぞれの出力ライン７２、７４上に出力する。アクティブ状態にあるとき、検出セル８６は、それぞれのＳＭＥ３４、３６のメモリセル８２の全てからの信号が低いときには、それぞれの出力ライン７２、７４上に低信号を出力する。

ある例では、ＳＭＥ３４、３６は２５６個のメモリセル８０を含み、各々のメモリセル８０は異なるデータストリームライン８４に連結される。したがって、ＳＭＥ３４、３６は、データストリームライン８４のうちの選択された１つ以上が高信号をその上に有するときに高信号を出力するようにプログラムすることが可能である。例えば、ＳＭＥ３４は、第１のメモリセル８０（例えば、ビット０）が高く設定され、全ての他のメモリセル８０（例えば、ビット１〜２５５）が低く設定され得る。それぞれの検出セル８６がアクティブ状態にあるとき、ＳＭＥ３４は、ビット０に対応するデータストリームライン８４がその上に高信号を有する場合に、出力７２に高信号を出力する。他の例では、ＳＭＥ３４は、適切なメモリセル８０を高い値に設定することによって、複数のデータストリームライン８４のうちの１つがその上に高信号を有するときに、高信号を出力するように設定することができる。

ある例では、メモリセル８０は、関連付けられたレジスタからビットを読み出すことによって高いまたは低い値に設定することができる。したがって、ＳＭＥ３４は、コンパイラ２０によって作成されたイメージをレジスタに記憶して、レジスタのビットを関連付けられたメモリセル８０にロードすることによって構成され得る。ある例では、コンパイラ２０によって作成されたイメージは、高いまたは低い（例えば、１または０の）ビットの二値イメージを含む。このイメージは、ＳＭＥ３４、３６をカスケードすることによりＦＳＭを実装するようにＦＳＭ格子３０を構成することが可能である。例えば、第１のＳＭＥ３４は、検出セル８６をアクティブ状態に設定することによりアクティブ状態に設定され得る。第１のＳＭＥ３４は、ビット０に対応するデータストリームライン８４が高信号をその上に有するときに高信号を出力するように設定され得る。第２のＳＭＥ３６は非アクティブ状態に初期設定され得るが、アクティブであるとき、ビット１に対応するデータストリームライン８４が高信号をその上に有するときに高信号を出力するように設定することができる。第１のＳＭＥ３４および第２のＳＭＥ３６は、第１のＳＭＥ３４の出力７２を第２のＳＭＥ３６の入力６４に連結させるように設定することによって、カスケードすることができる。したがって、ビット０に対応するデータストリームライン８４上で高信号が感知された場合、第１のＳＭＥ３４は出力７２に高信号を出力し、第２のＳＭＥ３６の検出セル８６をアクティブ状態に設定する。ビット１に対応するデータストリームライン８４上で高信号が感知された場合、第２のＳＭＥ３６は、別のＳＭＥ３６を起動するためまたはＦＳＭ格子３０から出力のために、出力７４に高信号を出力する。

ある例では、単一のＦＳＭ格子３０が単一の物理的デバイス上に実装されるが、しかしながら、他の例では、２つ以上のＦＳＭ格子３０を、単一の物理的デバイス（例えば、物理的なチップ）上に実装することが可能である。ある例では、各々のＦＳＭ格子３０は、区別可能なデータ入力ブロック５２、区別可能な出力ブロック５４、区別可能なプログラミングインターフェース５６、および構成可能素子の区別可能な集合を含むことが可能である。そのうえ、構成可能素子の各々の集合は、それらの対応するデータ入力ブロック５２でのデータに反応（例えば、高いかまたは低い信号を出力）し得る。例えば、第１のＦＳＭ格子３０に対応する構成可能素子の第１の集合は、第１のＦＳＭ格子３０に対応する第１のデータ入力ブロック５２でのデータに反応し得る。第２のＦＳＭ格子３０に対応する構成可能素子の第２の集合は、第２のＦＳＭ格子３０に対応する第２のデータ入力ブロック５２に反応し得る。したがって、各々のＦＳＭ格子３０は構成可能素子の集合を含み、ここで、異なる集合の構成可能素子は、異なる入力データに反応し得る。同様に、各々のＦＳＭ格子３０と、構成可能素子の各々の対応する集合とは、区別可能な出力を提供することができる。一部の例では、第１のＦＳＭ格子３０からの出力ブロック５４を第２のＦＳＭ格子３０の入力ブロック５２に連結させることが可能であり、それによって、第２のＦＳＭ格子３０に対する入力データが、一連のＦＳＭ格子３０の階層的配列中の第１のＦＳＭ格子３０からの出力データを含むことが可能となる。

ある例では、ＦＳＭ格子３０上にロードされるイメージは、構成可能素子、構成可能切り替え素子、およびＦＳＭ格子３０内の特殊目的素子を構成するための複数ビットのデータを含む。ある例では、イメージは、ある特定の入力に基づいて所望の出力を提供するようにＦＳＭ格子３０を構成するために、ＦＳＭ格子３０上にロードされ得る。出力ブロック５４は、データ入力ブロック５２でのデータに対する構成可能素子の反応に基づいて、ＦＳＭ格子３０からの出力を提供し得る。出力ブロック５４からの出力は、所与のパターンの適合を示す単一ビット、複数のパターンに対する適合および不適合を示す複数ビットを含む語、ならびに所与の瞬間での全てのもしくはある特定の構成可能素子の状態に対応する状態ベクトルを含み得る。説明したように、いくつかのＦＳＭ格子３０は、パターン認識（例えば、音声認識、画像認識等）、信号処理、撮像、コンピュータビジョン、暗号法等のデータ分析を実施するために、状態機械エンジン１４等の状態機械エンジンに含まれ得る。

図６は、ＦＳＭ格子３０によって実装することが可能な有限状態機械（ＦＳＭ）の例となるモデルを図示する。ＦＳＭ格子３０は、ＦＳＭの物理的実装物として構成（例えば、プログラム）され得る。ＦＳＭは、１つ以上のルートノード９２を含むダイアグラム９０（例えば、有向グラフ、無向グラフ、擬グラフ）として表すことができる。ルートノード９２に加えて、ＦＳＭは、１つ以上のエッジ９８を介してルートノード９２および他の標準ノード９４に接続されたいくつかの標準ノード９４およびターミナルノード９６から作成することが可能である。ノード９２、９４、９６はＦＳＭ中の状態に対応する。エッジ９８は、状態の間の遷移に対応する。

ノード９２、９４、９６の各々は、アクティブ状態または非アクティブ状態にあり得る。非アクティブ状態にあるとき、ノード９２、９４、９６は入力データに反応する（例えば、応答する）ことはない。アクティブ状態にあるとき、ノード９２、９４、９６は入力データに反応し得る。上流のノード９２、９４は、入力データが上流のノード９２、９４と下流のノード９４、９６との間のエッジ９８によって指定された基準に適合するときに、ノードの下流にあるノード９４、９６を起動することによって、入力データに反応し得る。例えば、文字「ｂ」を指定する第１のノード９４は、第１のノード９４がアクティブであり、文字「ｂ」が入力データとして受信されたときに、エッジ９８によって、第１のノード９４に接続されている第２のノード９４を起動する。本明細書で用いられる際、「上流」とは、１つ以上のノードの間の関係を指し、ここで、１つ以上の他のノードの上流にある（または、ループもしくはフィードバックの構成の場合にはそれ自体の上流にある）第１のノードは、第１のノードが１つ以上の他のノードを起動することができる（またはループの場合にはそれ自体を起動することができる）状況を指す。同様に、「下流」とは、１つ以上の他のノードの下流にある（または、ループの場合にはそれ自体の下流にある）第１のノードが、１つ以上の他のノードによって起動され得る（または、ループの場合にはそれ自体によって起動され得る）関係を指す。したがって、「上流」および「下流」という用語は、本明細書では、１つ以上のノードの間の関係を指すが、これらの用語は、ノード間でのループまたは他の非線形経路の使用を排除しない。

ダイアグラム９０では、ルートノード９２は、最初に起動され得、入力データがルートノード９２からのエッジ９８に適合する場合、下流のノード９４を起動し得る。ノード９４は、入力データがノード９４からのエッジ９８に適合する場合、ノード９６を起動し得る。ダイアグラム９０全体を通じて、ノード９４、９６は、入力データが受信されると、この様式で起動され得る。ターミナルノード９６は、入力データ内の目的とするシーケンスの適合に対応する。したがって、ターミナルノード９６の起動は、目的とするシーケンスが入力データとして受信されたことを示す。パターン認識機能を実装しているＦＳＭ格子３０の文脈では、ターミナルノード９６への到達は、目的とする特定のパターンが入力データ中に検出されたことを示し得る。

ある例では、各々のルートノード９２、標準ノード９４、およびターミナルノード９６は、ＦＳＭ格子３０中の構成可能素子に対応し得る。各々のエッジ９８は、構成可能素子の間の接続に対応し得る。したがって、別の標準ノード９４またはターミナルノード９６に遷移する（例えば、これに接続するエッジ９８を有する）標準ノード９４は、別の構成可能素子に遷移する（例えば、これに対して出力を提供する）構成可能素子に対応する。一部の例では、ルートノード９２は、対応する構成可能素子を有しない。

理解されるように、ノード９２をルートノードとして説明し、ノード９６をターミナルノードとして説明したが、必ずしも特定の「開始」またはルートノードが存在する必要はなく、また必ずしも特定の「終了」または出力ノードが存在する必要はない。言い換えれば、いずれのノードも開始点であり得、またいずれのノードも出力を提供し得る。

ＦＳＭ格子３０がプログラムされたとき、構成可能素子の各々もまた、アクティブ状態または非アクティブ状態にあり得る。所与の構成可能素子は、非アクティブであるとき、対応するデータ入力ブロック５２で、入力データに反応しない。アクティブな構成可能素子はデータ入力ブロック５２で入力データに反応し得、その入力データが構成可能素子の設定と適合すると、下流の構成可能素子を起動し得る。ある構成可能素子がターミナルノード９６に対応するとき、その構成可能素子は、外部デバイスとの適合の指示を提供するために、出力ブロック５４に連結され得る。

プログラミングインターフェース５６を介してＦＳＭ格子３０上にロードされたイメージは、構成可能素子および特殊目的素子、ならびに構成可能素子と特殊目的素子との間の接続を構成し得、それにより、データ入力ブロック５２でのデータに対する反応に基づいたノードの一連の起動により所望のＦＳＭが実装される。ある例では、構成可能素子は、単一のデータサイクル（例えば、単一の文字、文字の集合、単一のクロックサイクル）にわたってアクティブのまま留まり、次に、上流の構成可能素子によって再起動されない限り、非アクティブになる。

ターミナルノード９６は、過去の事象の圧縮された履歴を記憶するものと考えることが可能である。例えば、ターミナルノード９６に到達するために必要とされる入力データの１つ以上のパターンは、そのターミナルノード９６の起動によって表すことが可能である。ある例では、ターミナルノード９６によって提供される出力はバイナリである、例えば、その出力は、目的とするパターンが適合したかどうかを示す。ダイアグラム９０中の標準ノード９４に対するターミナルノード９６の比は非常に小さい場合がある。言い換えれば、ＦＳＭ中には高度の複雑性があり得るとはいえ、ＦＳＭの出力は、比較すると小さい可能性がある。

ある例では、ＦＳＭ格子３０の出力は状態ベクトルを含み得る。状態ベクトルは、ＦＳＭ格子３０の構成可能素子の状態（例えば、起動されているか起動されていないか）を含む。別の例では、状態ベクトルは、構成可能素子がターミナルノード９６に対応するかしないかとは無関係に、構成可能素子の全てまたは部分集合の状態を含み得る。ある例では、状態ベクトルは、ターミナルノード９６に対応する構成可能素子に対する状態を含む。したがって、出力は、ダイアグラム９０の全てのターミナルノード９６によって提供される指示の収集物を含み得る。状態ベクトルは語として表すことが可能であるが、その場合、各々のターミナルノード９６によって提供されるバイナリの指示は１ビットの語を含む。ターミナルノード９６のこの符号化は、ＦＳＭ格子３０に対する検出状態（例えば、目的とするシーケンスが、および、どのシーケンスが検出されたか）の効果的な指示を提供し得る。

上述したように、ＦＳＭ格子３０は、パターン認識機能を実装するようにプログラムすることができる。例えば、ＦＳＭ格子３０は、入力データ中の１つ以上のデータシーケンス（例えば、署名、パターン）を認識するように構成され得る。目的とするデータシーケンスがＦＳＭ格子３０によって認識されたとき、その認識の指示は、出力ブロック５４で提供され得る。ある例では、パターン認識は、例えば、ネットワークデータ中のマルウエアまたは他のデータを特定するために、記号（例えば、ＡＳＣＩＩ文字）のストリングを認識することが可能である。

図７は、２つのレベルのＦＳＭ格子３０が直列に連結されて、データを分析するために用いられる階層構造１００の例を図示する。具体的には、図示される実施形態では、階層構造１００は、直列に配列された第１のＦＳＭ格子３０Ａと第２のＦＳＭ格子３０Ｂとを含む。各々のＦＳＭ格子３０は、データ入力を受信するそれぞれのデータ入力ブロック５２、構成用信号を受信するプログラミングインターフェースブロック５６、および出力ブロック５４を含む。

第１のＦＳＭ格子３０Ａは、入力データ、例えば生のデータをデータ入力ブロックで受信するように構成される。第１のＦＳＭ格子３０Ａは、上述したように入力データに反応して、出力ブロックで出力を提供する。第１のＦＳＭ格子３０Ａからの出力は、第２のＦＳＭ格子３０Ｂのデータ入力ブロックに送出される。第２のＦＳＭ格子３０Ｂは、次に、第１のＦＳＭ格子３０Ａによって提供された出力に基づいて反応して、階層構造１００の対応する出力信号１０２を提供し得る。２つのＦＳＭ格子３０Ａおよび３０Ｂをこのように直列に階層的に連結させることによって、過去の事象に関するデータを、圧縮した語で第１のＦＳＭ格子３０Ａから第２のＦＳＭ格子３０Ｂに提供する手段が提供される。提供されたデータは、効果的に、第１のＦＳＭ格子３０Ａによって記録された複雑な事象（例えば、目的とするシーケンス）の要約となり得る。

図７に示されるＦＳＭ格子３０Ａ、３０Ｂの２レベルの階層１００は、２つの独立したプログラムが、同じデータストリームに基づいて動作することを可能にする。この２段階階層は、異なる領域としてモデリングされた生物の脳における視覚認識に類似し得る。このモデルでは、これらの領域は、各々が類似の計算機能を実施する（パターンマッチング）が、異なるプログラム（署名）を用いる、効果的に異なるパターン認識エンジンである。複数のＦＳＭ格子３０Ａ、３０Ｂを一緒に接続することによって、データストリーム入力に関する増加した知識が獲得され得る。

（第１のＦＳＭ格子３０Ａによって実装される）階層の第１のレベルは、例えば、生データストリームに対して直接的に処理を実施することが可能である。例えば、生データストリームは、第１のＦＳＭ格子３０Ａの入力ブロック５２で受信され得、第１のＦＳＭ格子３０Ａの構成可能素子は、この生データストリームに反応し得る。（第２のＦＳＭ格子３０Ｂによって実装される）階層の第２のレベルは、第１のレベルからの出力を処理し得る。例えば、第２のＦＳＭ格子３０Ｂは、第２のＦＳＭ格子３０Ｂの入力ブロック５２で第１のＦＳＭ格子３０Ａの出力ブロック５４からの出力を受信し、第２のＦＳＭ格子３０Ｂの構成可能素子は、第１のＦＳＭ格子３０Ａの出力に反応し得る。したがって、この例では、第２のＦＳＭ格子３０Ｂは、生データストリームを入力として受信せず、むしろ、第１のＦＳＭ格子３０Ａによって判定された生データストリームと適合する、目的とするパターンの指示を受信する。第２のＦＳＭ格子３０Ｂは、第１のＦＳＭ格子３０Ａからの出力データストリーム中のパターンを認識するＦＳＭを実装することが可能である。第２のＦＳＭ格子３０Ｂは、ＦＳＭ格子３０Ａからの出力を受信することに加えて、複数の他のＦＳＭ格子からの入力を受信し得ることを理解すべきである。同様に、第２のＦＳＭ格子３０Ｂは他のデバイスからの入力を受信し得る。第２のＦＳＭ格子３０Ｂは、これらの複数の入力を組み合わせて、出力を生成し得る。

図８は、コンパイラが、ソースコードを、ＦＳＭを実装するように、格子３０等のＦＳＭ格子を構成するために用いられるイメージに変換するための方法１１０の例を図示する。方法１１０は、ソースコードをシンタクスツリーに解析すること（ブロック１１２）、シンタクスツリーをオートマトンに変換すること（ブロック１１４）、オートマトンを最適化すること（ブロック１１６）、オートマトンをネットリストに変換すること（ブロック１１８）、ネットリストをハードウエア上に置くこと（ブロック１２０）、ネットリストをルーティングすること（ブロック１２２）、および結果として得られるイメージを公開すること（ブロック１２４）を含む。

ある例では、コンパイラ２０は、ソフトウエア開発者がＦＳＭ格子３０上にＦＳＭを実装するためにイメージを作成することを可能にするアプリケーションプログラミングインターフェース（ＡＰＩ）を含む。コンパイラ２０は、ソースコード中の正規表現の入力集合を、ＦＳＭ格子３０を構成するように構成されるイメージに変換する方法を提供する。コンパイラ２０は、フォンノイマンアーキテクチャをもつコンピュータ用の命令によって実装することが可能である。これらの命令は、コンピュータ上のプロセッサ１２にコンパイラ２０の機能を実装させることができる。例えば、これらの命令は、プロセッサ１２によって実行されると、プロセッサ１２に、プロセッサ１２からアクセス可能なソースコードに対して、ブロック１１２、１１４、１１６、１１８、１２０、１２２、および１２４で説明したような動作を実施させることができる。

ある例では、ソースコードは、記号の群内の記号のパターンを特定するための検索ストリングを記述する。検索ストリングを記述するために、ソースコードは、複数の正規表現（ｒｅｇｅｘ）を含み得る。ｒｅｇｅｘは、記号検索パターンを記述するためのストリングであり得る。ｒｅｇｅｘは、プログラミング言語、テキストエディタ、ネットワークセキュリティ等の様々なコンピュータドメインで広く用いられる。ある例では、コンパイラにサポートされる正規表現は、非構造化データの分析のための基準を含む。非構造化データは、自由形態であり、データ内の語に適用される索引付けを有しないデータを含み得る。語は、データ内での、印刷可能であるか印刷不可能であるかは問わず、バイトの任意の組み合わせを含み得る。ある例では、コンパイラは、Ｐｅｒｌ、（例えば、Ｐｅｒｌと互換性のある正規表現（ＰＣＲＥ））、ＰＨＰ、Ｊａｖａ、および．ＮＥＴ言語を含むｒｅｇｅｘを実装するための複数の異なるソースコード言語をサポートし得る。

ブロック１１２で、コンパイラ２０は、ソースコードを解析して、異なるタイプの演算子がソースコードによって実装された異なる機能（例えば、ソースコード中のｒｅｇｅｘによって実装された異なる機能）に対応する、関係的に接続された演算子の配列を形成することが可能である。ソースコードを解析することで、ソースコードの一般的表現を作成することが可能である。ある例では、この一般的な表現は、シンタクスツリーとして知られているツリーグラフの形態で、ソースコード中のｒｅｇｅｘの符号化された表現を含む。本明細書に説明する例は、他の例でのシンタクスツリー（「抽象シンタクスツリー」としても知られている）としての配列に言及しているが、しかしながら、具象シンタクスツリーまたは他の配列を用いてもよい。

上述したように、コンパイラ２０は複数のソースコード言語をサポートし得るため、解析することで、ソースコードは、言語に関係なく、言語に固有ではない表現、例えばシンタクスツリーに変換される。したがって、コンパイラ２０によるさらなる処理（ブロック１１４、１１６、１１８、１２０）は、ソースコードの言語とは無関係に、共通の入力構造から作動し得る。

上記のように、シンタクスツリーは、関係的に接続された複数の演算子を含む。シンタクスツリーは、複数の異なるタイプの演算子を含み得る。例えば、異なる演算子は、ソースコード中のｒｅｇｅｘによって実装される異なる機能に対応し得る。

ブロック１１４で、シンタクスツリーはオートマトンに変換される。オートマトンは、ＦＳＭのソフトウエアモデルを含み、したがって、決定性または非決定性であると分類することができる。決定性オートマトンは、所与の時点において単一の実行経路を有し、非決定性オートマトンは、複数の同時実行経路を有する。オートマトンは、複数の状態を含む。シンタクスツリーをオートマトンに変換するために、シンタクスツリー中の演算子と、演算子間の関係とを、状態と状態間の遷移とに変換する。ある例では、オートマトンは、ＦＳＭ格子３０のハードウエアに部分的に基づいて変換することが可能である。

ある例では、オートマトンに対する入力記号は、アルファベット記号、数値０〜９、および他の印刷可能文字を含む。ある例では、入力記号は、バイト値０〜２５５（２５５を含む）によって表される。ある例では、オートマトンは、グラフのノードが状態の集合に対応する有向グラフとして表すことができる。ある例では、入力記号αに関する状態ｐから状態ｑへの遷移、すなわち、δ（ｐ、α）は、ノードｐからノードｑへの有向接続によって示される。ある例では、オートマトンの逆転は、ある記号αに関する各々の遷移ｐ→ｑが、その記号に関する逆転されたｑ→ｐになる新しいオートマトンを生成する。逆にすると、開始状態は最終状態になり、最終状態は開始状態になる。ある例では、オートマトンによって認識された（例えば、適合した）言語は、オートマトンに順次入力されたときに最終状態に到達する全ての可能な文字ストリングの集合である。オートマトンによって認識された言語の各々のストリングは、開始状態から１つ以上の最終状態に至る経路をたどる。

ブロック１１６で、オートマトンが構築された後に、オートマトンは、とりわけ、その複雑さおよびサイズを減少させるように最適化される。オートマトンは、冗長状態を組み合わせることによって最適化することが可能である。

ブロック１１８で、最適化されたオートマトンはネットリストに変換される。オートマトンをネットリストに変換することで、オートマトンの各々の状態が、ＦＳＭ格子３０上のハードウエア素子（例えば、ＳＭＥ３４、３６、他の素子）にマッピングされ、ハードウエア素子間の接続を決定する。

ブロック１２０で、ネットリストは、ネットリストの各々のノードに対応する目標デバイス（例えば、ＳＭＥ３４、３６、特殊目的素子５８）の特定のハードウエア素子を選択するように位置付けされる。ある例では、位置付けは、ＦＳＭ格子３０用の一般的な入力および出力の制約に基づいて各々の特定のハードウエア素子を選択する。

ブロック１２２で、位置付けされたネットリストは、選択されたハードウエア素子を一緒に連結して、ネットリストによって記述される接続を達成するために、構成可能切り替え素子（例えば、ブロック間切り替え素子４０、ブロック内切り替え素子４２、および行内切り替え素子４４）の設定を決定するようにルーティングされる。ある例では、構成可能切り替え素子に対する設定は、選択されたハードウエア素子を接続するために用いられるＦＳＭ格子３０の特定の導線と、構成可能切り替え素子に対する設定とを決定することによって決定される。ルーティングは、ブロック１２０のその位置付けでのハードウエア素子間の接続のより具体的な制約を考慮することが可能である。したがって、ルーティングは、ＦＳＭ格子３０上の導線の実際の制約を考えて適切な接続を作成するためにグローバルな位置付けによって決定されたハードウエア素子の一部の位置を調整し得る。

一旦ネットリストが位置付けされてルーティングされると、この位置付けされ、ルーティングされたネットリストは、ＦＳＭ格子３０を構成するための複数のビットに変換される。複数ビットは、イメージ（例えば、二値イメージ）と呼ばれる。

ブロック１２４で、イメージはコンパイラ２０によって公開される。イメージは、ＦＳＭ格子３０の特定のハードウエア素子を構成するための複数のビットを含む。これらのビットは、プログラムされたＦＳＭ格子３０が、ソースコードによって記述された機能性を有するＦＳＭを実装するように、ＳＭＥ３４、３６、特殊目的素子５８、および構成可能切り替え素子の状態を構成するために、ＦＳＭ格子３０上にロードされ得る。位置付け（ブロック１２０）およびルーティング（ブロック１２２）は、ＦＳＭ格子３０中の特定の位置にある特定のハードウエア素子をオートマトン中の特定の状態にマッピングすることが可能である。したがって、イメージ中のビットは、所望の機能（複数可）を実装するために、特定のハードウエア素子を構成し得る。ある例では、イメージは、機械コードをコンピュータ可読媒体に保存することによって公開され得る。別の例では、イメージは、イメージを表示デバイス上に表示することによって公開され得る。さらに別の例では、イメージは、イメージをＦＳＭ格子３０中にロードするための構成用デバイス等の別のデバイスにイメージを送出することによって公開され得る。さらに別の例では、イメージは、イメージをＦＳＭ格子（例えば、ＦＳＭ格子３０）上にロードすることによって公開され得る。

ある例では、イメージは、イメージのビット値をＳＭＥ３４、３６および他のハードウエア素子に直接的にロードするか、またはイメージを１つ以上のレジスタにロードし、次に、ビット値をレジスタからＳＭＥ３４、３６および他のハードウエア素子に書き込むことによって、ＦＳＭ格子３０上にロードすることが可能である。ある例では、ＦＳＭ格子３０のハードウエア素子（例えば、ＳＭＥ３４、３６、特殊目的素子５８、構成可能切り替え素子４０、４２、４４）は、構成用デバイスおよび／またはコンピュータが、イメージを１つ以上のメモリアドレスに書き込むことによって、イメージをＦＳＭ格子３０上にロードすることができるように、マッピングされたメモリである。

本明細書に説明する方法の例は、少なくとも部分的に機械またはコンピュータに実装することが可能である。一部の例は、上記の例に説明したように方法を実施するために電子デバイスを構成するように動作可能な命令で符号化されたコンピュータ可読媒体または機械可読媒体を含み得る。このような方法の実装例は、マイクロコード、アセンブリ言語コード、高水準言語コード等のコードを含み得る。このようなコードは、様々な方法を実施するためのコンピュータ可読命令を含み得る。コードは、コンピュータプログラムプロダクトの部分を形成し得る。さらに、コードは、実行中または他の時間に、１つ以上の揮発性または不揮発性のコンピュータ可読媒体上に有形に記憶され得る。このようなコンピュータ可読媒体は、これには限定されないが、ハードディスク、取り外し可能磁気ディスク、取り外し可能光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードもしくはスティック、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）等を含み得る。

ここで図９を参照すると、状態機械エンジン１４（例えば、単一チップ上の単一デバイス）の実施形態が示されている。以前に説明したように、状態機械エンジン１４は、データバスを介してメモリ１６等のソースからデータを受信するように構成される。図示される実施形態では、データは、ダブルデータレート３（ＤＤＲ３）バスインターフェース１３０等のバスインターフェースを介して状態機械エンジン１４に送出され得る。ＤＤＲ３バスインターフェース１３０は、１ギガバイト／秒以上の速度でデータを交換すること（例えば、提供することおよび受信すること）が可能であり得る。このようなデータ交換速度は、データが状態機械エンジン１４によって分析される速度を上回り得る。理解されるように、分析されるデータのソースに応じて、バスインターフェース１３０は、ＮＡＮＤフラッシュインターフェース、周辺構成要素相互接続（ＰＣＩ）インターフェース、ギガビット媒体独立インターフェース（ＧＭＭＩ）等の、状態機械エンジン１４に対する、データソースへのおよびからのデータを交換するための任意の好適なバスインターフェースであり得る。以前に説明したように、状態機械エンジン１４は、データを分析するように構成される１つ以上のＦＳＭ格子３０を含む。各々のＦＳＭ格子３０は、２つの半格子に分割され得る。図示される実施形態では、各々の半格子は、２４ＫのＳＭＥ（例えば、ＳＭＥ３４、３６）を含み得るため、格子３０には４８ＫのＳＭＥが含まれる。格子３０は、図２〜５に関連して以前に説明したように配列される、任意の望ましい数のＳＭＥを備え得る。さらに、たった１つのＦＳＭ格子３０を図示しているが、状態機械エンジン１４は、以前に説明したように複数のＦＳＭ格子３０を含んでもよい。

分析されるデータは、バスインターフェース１３０で受信され、いくつかのバッファおよびバッファインターフェースを介してＦＳＭ格子３０に提供され得る。示される実施形態では、データ経路が、データバッファ１３２、命令バッファ１３３、処理バッファ１３４、ならびにランク間（ＩＲ）バスおよび処理バッファインターフェース１３６を含む。データバッファ１３２は、分析されるデータを受信し、一時的に記憶するように構成される。一実施形態では、２つのデータバッファ１３２（データバッファＡおよびデータバッファＢ）が存在する。データは、ＦＳＭ格子３０による分析のため、２つのデータバッファ１３２のうちの一方から排出されている間、他方のデータバッファ１３２に記憶され得る。バスインターフェース１３０は、分析されるデータを、データバッファ１３２が一杯になるまでデータバッファ１３２に提供するように構成され得る。データバッファ１３２が一杯になった後、バスインターフェース１３０は、他の目的のために自由に用いられるように（例えば、データバッファ１３２が分析されるさらなるデータを受信するために利用可能となるまで、データストリームからの他のデータを提供するように）構成され得る。図示される実施形態では、データバッファ１３２は、各々が３２Ｋバイトであり得る。命令バッファ１３３は、分析されるデータに対応する命令および状態機械エンジン１４を構成することに対応する命令等の命令を、バスインターフェース１３０を介してプロセッサ１２から受信するように構成される。ＩＲバスおよび処理バッファインターフェース１３６は、データを処理バッファ１３４に提供することを容易にし得る。ＩＲバスおよび処理バッファインターフェース１３６は、データが順番にＦＳＭ格子３０によって処理されることを保証するために用いることができる。ＩＲバスおよび処理バッファインターフェース１３６は、データ、タイミングデータ、パッキング命令等の交換を、そのデータが受信されて正確に分析されるように調整し得る。一般に、ＩＲバスおよび処理バッファインターフェース１３６は、ＦＳＭ格子３０の論理ランクを通じて、並行して複数のデータセットを分析することを可能にする。例えば、複数の物理的デバイス（例えば、状態機械エンジン１４、チップ、個別のデバイス）は、ランクで配列され得、データをＩＲバスおよび処理バッファインターフェース１３６を介して互いに提供し得る。本出願の目的で、「ランク」という用語は、同じチップ選択物に接続された状態機械エンジン１４の集合を指す。図示される実施形態において、ＩＲバスおよび処理バッファインターフェース１３６は、３２ビットのデータバスを含み得る。他の実施形態において、ＩＲバスおよび処理バッファインターフェース１３６は、１２８ビットのデータバス等、任意の好適なデータバスを含み得る。

図示される実施形態において、状態機械エンジン１４はまた、状態機械エンジン１４を通じて状態ベクトルデータを提供することを補助するために、デコンプレッサ１３８およびコンプレッサ１４０を含む。コンプレッサ１４０およびデコンプレッサ１３８は、状態ベクトルデータを圧縮してデータ提供時間を最小化することができるように、一緒に作動する。状態ベクトルデータを圧縮することにより、バス利用時間が最小化され得る。コンプレッサ１４０およびデコンプレッサ１３８はまた、多様なバースト長の状態ベクトルデータを取り扱うように構成され得る。圧縮された状態ベクトルデータにパディングを行うこと、および各圧縮された領域がいつ終了するかに関する指示を含むことによって、コンプレッサ１４０は、状態機械エンジン１４を通じた全体的な処理速度を改善することができる。コンプレッサ１４０を使用して、ＦＳＭ格子３０による分析後の結果データを圧縮し得る。コンプレッサ１４０およびデコンプレッサ１３８はまた、構成データを圧縮および解凍するために使用し得る。一実施形態において、コンプレッサ１４０およびデコンプレッサ１３８は、コンプレッサ１４０およびデコンプレッサ１３８へ、ならびに／またはそこから流れるデータが修正されないように、無効にする（例えば、停止する）ことができる。

前述のように、ＦＳＭ格子３０の出力は、状態ベクトルを含み得る。状態ベクトルは、ＦＳＭ格子３０のＳＭＥ３４、３６の状態（例えば、起動されているか起動されていないか）、ならびにカウンタ５８の動的（例えば、現在の）カウントを含む。状態機械エンジン１４は、状態ベクトルキャッシュメモリ１４２、状態ベクトルメモリバッファ１４４、状態ベクトル中間入力バッファ１４６、および状態ベクトル中間出力バッファ１４８を有する状態ベクトルシステム１４１を含む。状態ベクトルシステム１４１は、ＦＳＭ格子３０の複数の状態ベクトルを記憶し、ＦＳＭ格子３０に状態ベクトルを提供して、ＦＳＭ格子３０を提供された状態ベクトルに対応する状態に復元させるために用いられ得る。例えば、各々の状態ベクトルは、状態ベクトルキャッシュメモリ１４２に一時的に記憶され得る。例えば、各々のＳＭＥ３４、３６の各々の状態が記憶され得、それにより、新しいデータ集合（例えば、検索用語）のさらなる分析のためにＳＭＥ３４、３６を解放すると同時に、状態が復元され、後でさらなる分析で用いられ得るようになる。一般的なキャッシュのように、状態ベクトルキャッシュメモリ１４２は、例えば、ここではＦＳＭ格子３０による迅速な取り出しおよび使用のための状態ベクトルの記憶を可能にする。図示される実施形態では、状態ベクトルキャッシュメモリ１４２は、最大で５１２個の状態ベクトルを記憶し得る。

理解されるように、状態ベクトルデータは、あるランクの異なる状態機械エンジン１４（例えば、チップ）間で交換され得る。状態ベクトルデータは、状態機械エンジン１４のＦＳＭ格子３０のＳＭＥ３４、３６の状態を同期化すること、複数の状態機械エンジン１４全体にわたって同じ機能を実施すること、複数の状態機械エンジン１４全体にわたって同じ結果を再現すること、複数の状態機械エンジン１４全体にわたって結果をカスケードすること、複数の状態機械エンジン１４を介してカスケードされたデータを分析するために用いられるＳＭＥ３４、３６の状態の履歴を記憶することといった、様々な目的のために、異なる状態機械エンジン１４の間で交換され得る。さらにそのうえ、状態機械エンジン１４内で、状態ベクトルデータは、ＦＳＭ格子３０のＳＭＥ３４、３６を迅速に構成するために用いられ得ることに留意されたい。例えば、状態ベクトルデータは、ＳＭＥ３４、３６の状態を（例えば、新しい検索用語を検索するために）初期状態に復元させること、ＳＭＥ３４、３６の状態を（例えば、以前に検索された検索用語を検索するために）以前の状態に復元させること、およびＳＭＥ３４、３６の状態を（例えば、カスケード検索で検索用語を検索するために）カスケード構成用に構成されるように変更すること、を行うために用いられ得る。ある特定の実施形態では、状態ベクトルデータは、（例えば、状態ベクトルデータの分析、修正を適用するための状態ベクトルデータの再構成、ＳＭＥ３４、３６の効率を改善するための状態ベクトルデータの再構成等のために）状態ベクトルデータがプロセッサ１２に提供され得るように、バスインターフェース１３０に提供されてもよい。

例えば、ある実施形態では、状態機械エンジン１４は、キャッシュされた状態ベクトルデータ（例えば、状態ベクトルシステム１４１によって記憶されたデータ）をＦＳＭ格子３０から外部デバイスに提供し得る。外部デバイスは、状態ベクトルデータを受信し、状態ベクトルデータを修正し、ＦＳＭ格子３０を構成するために、修正された状態ベクトルデータを状態機械エンジン１４に提供し得る。したがって、外部デバイスは、状態機械エンジン１４が、所望される通りに状態をスキップする（例えば、跳び回る）ように、状態ベクトルデータを修正し得る。

状態ベクトルキャッシュメモリ１４２は、任意の好適なデバイスから状態ベクトルデータを受信し得る。例えば、状態ベクトルキャッシュメモリ１４２は、状態ベクトルを、ＦＳＭ格子３０、別のＦＳＭ格子３０（例えば、ＩＲバスおよび処理バッファインターフェース１３６を介して）、デコンプレッサ１３８等から受信し得る。図示される実施形態では、状態ベクトルキャッシュメモリ１４２は、状態ベクトルメモリバッファ１４４を介して他のデバイスから状態ベクトルを、受信し得る。さらにそのうえ、状態ベクトルキャッシュメモリ１４２は、任意の好適なデバイスに状態ベクトルデータを提供し得る。例えば、状態ベクトルキャッシュメモリ１４２は、状態ベクトルデータを、状態ベクトルメモリバッファ１４４、状態ベクトル中間入力バッファ１４６、および状態ベクトル中間出力バッファ１４８に提供し得る。

状態ベクトルメモリバッファ１４４、状態ベクトル中間入力バッファ１４６、および状態ベクトル中間出力バッファ１４８等の追加のバッファを、状態ベクトルキャッシュメモリ１４２と一緒に用いて、インターリーブされたパケットを有する別個のデータ集合を状態機械エンジン１４によって処理しながら、状態ベクトルの迅速な取り出しおよび記憶に対応することができる。図示される実施形態では、状態ベクトルメモリバッファ１４４、状態ベクトル中間入力バッファ１４６、および状態ベクトル中間出力バッファ１４８の各々は、１つの状態ベクトルを一時的に記憶するように構成され得る。状態ベクトルメモリバッファ１４４は、任意の好適なデバイスから状態ベクトルデータを受信し、任意の好適なデバイスに状態ベクトルデータを提供するために用いられ得る。例えば、状態ベクトルメモリバッファ１４４は、ＦＳＭ格子３０、別のＦＳＭ格子３０（例えば、ＩＲバスおよび処理バッファインターフェース１３６を介して）、デコンプレッサ１３８、および状態ベクトルキャッシュメモリ１４２から状態ベクトルを受信するために用いられ得る。別の例として、状態ベクトルメモリバッファ１４４は、（例えば、他のＦＳＭ格子３０用の）ＩＲバスおよび処理バッファインターフェース１３６、コンプレッサ１４０、および状態ベクトルキャッシュメモリ１４２に、状態ベクトルデータを提供するために用いられ得る。

同様に、状態ベクトル中間入力バッファ１４６は、任意の好適なデバイスから状態ベクトルデータを受信し、任意の好適なデバイスに状態ベクトルデータを提供するために用いられ得る。例えば、状態ベクトル中間入力バッファ１４６は、ＦＳＭ格子３０（例えば、ＩＲバスおよび処理バッファインターフェース１３６を介して）、デコンプレッサ１３８、および状態ベクトルキャッシュメモリ１４２から状態ベクトルを受信するために用いられ得る。別の例として、状態ベクトル中間入力バッファ１４６は、状態ベクトルをＦＳＭ格子３０に提供するために用いられ得る。さらにそのうえ、状態ベクトル中間出力バッファ１４８は、任意の好適なデバイスから状態ベクトルを受信し、任意の好適なデバイスに状態ベクトルを提供するために用いられ得る。例えば、状態ベクトル中間出力バッファ１４８は、ＦＳＭ格子３０および状態ベクトルキャッシュメモリ１４２から状態ベクトルを受信するために用いられ得る。別の例として、状態ベクトル中間出力バッファ１４８は、ＦＳＭ格子３０（例えば、ＩＲバスおよび処理バッファインターフェース１３６を介して）、およびコンプレッサ１４０に状態ベクトルを提供するために用いられ得る。

一旦目的とする結果がＦＳＭ格子３０によって生成されると、結果は、結果メモリ１５０の中に記憶され得る。例えば、適合（例えば、目的とするパターンの検出）を示す「適合ベクトル」は、結果メモリ１５０に記憶され得る。適合結果は、次に、例えば、バスインターフェース１３０を介してプロセッサ１２に送信されるように、適合バッファ１５２に送出され得る。以前に説明したように、結果は圧縮され得る。結果メモリ１５０は、２つのメモリ素子、メモリ素子Ａおよびメモリ素子Ｂを含み得、これらの各々は、ＦＳＭ格子３０の半格子のうちの１つに対応する。一実施形態において、メモリ素子の各々は、ＤＲＡＭメモリ素子または任意の他の好適な記憶デバイスであり得る。いくつかの実施形態において、メモリ素子は、初期バッファとして動作し、結果バス１５１を通してＦＳＭ格子３０から受信された結果をバッファリングし得る。例えば、メモリ素子Ａは、ＦＳＭ格子３０の半格子０から結果バス１５１を通して適合を受信し得る。例えば、メモリ素子Ｂは、ＦＳＭ格子３０の半格子１から結果バス１５１を通して適合を受信し得る。

一実施形態において、結果メモリ１５０に提供される結果は、最終結果がＦＳＭ格子３０によって見出されたことを示し得る。例えば、結果は、全パターンが検出されたことを示し得る。代替的に、結果メモリ１５０に提供される結果は、例えば、ＦＳＭ格子３０の特定の状態に到達したことを示し得る。例えば、結果メモリ１５０に提供される結果は、次の状態を始めることができるように、１つの状態（すなわち、パターン検索の１つの部分）に到達したことを示し得る。このように、結果メモリ１５０は、様々なタイプの結果を記憶し得る。

いくつかの実施形態において、ＩＲバスおよび処理バッファインターフェース１３６は、分析のためにデータを複数のＦＳＭ格子３０に提供し得る。このデータは、時間多重化され得る。例えば、８つのＦＳＭ格子３０がある場合、８つのＦＳＭ格子３０の各々ためのデータが、８つのＦＳＭ格子３０に対応する８つのＩＲバスおよび処理バッファインターフェース１３６の全てに提供され得る。８つのＩＲバスおよび処理バッファインターフェース１３６の各々は、分析される全データ集合を受信し得る。８つのＩＲバスおよび処理バッファインターフェース１３６の各々は、次いで、それぞれのＩＲバスおよび処理バッファインターフェース１３６と関連付けられたＦＳＭ格子３０に適切な全データ集合の部分を選択し得る。８つのＦＳＭ格子３０の各々についてのこの適切なデータは、次いで、それぞれのＩＲバスおよび処理バッファインターフェース１３６から、それと関連付けられたそれぞれのＦＳＭ格子３０に提供され得る。このようにして、状態機械エンジン１４の任意のＦＳＭ格子３０によって受信されたデータは、時間多重化され得る。したがって、上述したように、このデータの分析によって提供される結果も時間多重化され得る。

したがって、結果メモリ１５０は、各々の受信された結果を、結果を生成したデータ入力と相関させるように動作し得る。これを達成すると、それぞれの結果指示子は、結果バス１５１から受信された各々の結果に対応して、いくつかの実施形態においては、それと共に、記憶され得る。一実施形態において、結果指示子は、単一ビットフラッグであり得る。別の実施形態において、結果指示子は、複数ビットフラッグであり得る。結果指示子が複数ビットフラッグを含み得る場合、このフラッグのビット位置は、例えば、入力データストリーム内の結果の位置の数、結果が対応する格子、結果の集合の位置、または他の特定情報を示し得る。これらの結果指示子は、各々の特定の適合の結果を特定する１つ以上のビットを含み得、正しいグループ化と、例えば、コンプレッサ１４０への結果の送信とを可能にし得る。さらに、それらのそれぞれの結果指示子によって特定の結果を特定する能力は、適合結果メモリ１５０からの所望の結果の選択的出力を可能にする。例えば、ＦＳＭ格子３０によって生成される特定の結果のみが、出力として選択的にラッチされ得る。これらの結果指示子は、正しいグループ化と、例えば、コンプレッサ１４０への結果の提供とを可能にし得る。さらに、それらのそれぞれの結果指示子によって特定の結果を特定する能力は、結果メモリ１５０からの所望の結果２３６の選択的出力を可能にする。したがって、ＦＳＭ格子３０によって提供される特定の結果のみが、コンプレッサ１４０に選択的に提供され得る。

追加のレジスタおよびバッファが、同様に、状態機械エンジン１４に提供されてもよい。一実施形態において、例えば、バッファは、２つ以上の処理に関連する情報を記憶し得る一方、レジスタは、単一の処理に関連する情報を記憶し得る。例えば、状態機械エンジン１４は、制御およびステータスレジスタ１５４を含み得る。加えて、プログラムバッファシステム（例えば、修復マップおよびプログラムバッファ１５６）は、ＦＳＭ格子３０をプログラムするために最初に提供され得る。例えば、初期（例えば、開始）状態ベクトルデータは、（例えば、デコンプレッサ１３８を介して）プログラムバッファシステムからＦＳＭ格子３０に提供され得る。デコンプレッサ１３８を使用して、ＦＳＭ格子３０をプログラムするために提供される構成データ（例えば、状態ベクトルデータ、ルーティング切り替えデータ、ＳＭＥ３４、３６状態、ブール関数データ、カウンタデータ、適合ＭＵＸデータ）を解凍し得る。

同様に、修復マップバッファシステム（例えば、保存および修復マップバッファ１５８）もまた、設定および使用のためのデータの記憶（例えば、保存および修復マップ）用に提供され得る。修復マップバッファシステムによって記憶されるデータは、どのＳＭＥ３４、３６が修復されたかを特定するデータ等の、修復されたハードウエア素子に対応するデータを含み得る。修復マップバッファシステムは、任意の好適な方法によってデータを受信し得る。例えば、データは、「ヒューズマップ」メモリから提供され得、これは、最終製造試験中にデバイス上に行われた修復のマッピングを修復マップバッファ１５８に提供する。別の例として、修復マップバッファシステムは、標準プログラミングファイルを修正する（例えば、カスタマイズする）ために使用されるデータを含み得、標準プログラミングファイルがＦＳＭ格子３０内で修復されたアーキテクチャを用いて動作し得るようにする（例えば、ＦＳＭ格子３０内の不良ＳＭＥ３４、３６が使用されないように、それらを避け得る）。コンプレッサ１４０を使用して、ヒューズマップメモリから修復マップバッファ１５８に提供されるデータを圧縮し得る。図示されるように、バスインターフェース１３０を使用して、データをプログラムバッファ１５６に提供し、修復マップバッファ１５８からデータを提供し得る。認識されるであろうように、プログラムバッファ１５６に提供される、および／または修復マップバッファ１５８から提供されるデータは、圧縮され得る。いくつかの実施形態において、データは、状態機械エンジン１４の外部デバイス（例えば、プロセッサ１２、メモリ１６、コンパイラ２０等）を介して、バスインターフェース１３０に提供される、および／または、バスインターフェース１３０から受信される。状態機械エンジン１４の外部デバイスは、修復マップバッファ１５８から提供されるデータを受信し、データを記憶し、データを分析し、データを修正し、および／またはプログラムバッファ１５６に新しいまたは修復されたデータを提供するように、構成され得る。

状態機械エンジン１４は、以下でより詳細に説明されるように、ＦＳＭ格子３０を構成するために（例えば、プログラムするために）、ならびに挿入された命令を提供するために使用される格子プログラミングおよび命令制御システム１５９を含む。図示されるように、格子プログラミングおよび命令制御システム１５９は、命令バッファ１３３からデータ（例えば、構成命令）を受信し得、ならびに命令挿入レジスタ１６０から挿入された命令を受信し得る。さらに、格子プログラミングおよび命令制御システム１５９は、データ（例えば、構成データ）をプログラムバッファ１５６から受信し得る。格子プログラミングおよび命令制御システム１５９は、ＦＳＭ格子３０を構成するために（例えば、ルーティング切り替え、ＳＭＥ３４、３６、ブールセル、カウンタ、適合ＭＵＸを構成するために）、構成命令および構成データを使用し得、状態機械エンジン１４の動作中にエラーを正すために挿入された命令を使用し得る。格子プログラミングおよび命令制御システム１５９はまた、データを圧縮するためにデコンプレッサ１３８を、（例えば、プログラムバッファ１５６および修復マップバッファ１５８と交換されるデータのための）データを圧縮するためにコンプレッサ１４０を、使用し得る。

時々、エラー（例えば、クラッシュ、故障、障害、凍結、ストール等）が、状態機械エンジン１４の動作中に発生し得る。例えば、メモリ素子Ａまたはメモリ素子Ｂのうちの１つが、一杯になり得る（例えば、任意のさらなる適合結果をその対応する半格子から受信することが不可能である）。この状況において、適合結果メモリ１５０は、オーバーフロー処理を実装し得る。このオーバーフロー処理は、受信された結果の記憶位置を切り替えることを含み得る。例えば、メモリ素子Ａは、典型的には、ＦＳＭ格子３０の半格子０からの適合結果と関連付けられ得（例えば、記憶し得）、メモリ素子Ｂは、典型的には、ＦＳＭ格子３０の半格子１からの適合結果と関連付けられ得る（例えば、記憶し得る）。例えば、メモリ素子Ａが一杯になった場合、メモリ素子Ａの中に現在記憶されている１つ以上の結果２３６は、新しい結果がメモリ素子Ａの中に記憶されるための場所を作るために、メモリ素子Ｂの中の位置に複写され得る。代替的にまたは加えて、メモリ素子Ｂのために元来意図された結果は、その代わりに、メモリ素子Ｂが一杯になると、メモリ素子Ａに提供され、その中に記憶され得る。いずれの状況においても、近接のメモリの中に記憶された任意の結果に関連付けられた結果指示子が提供され、それぞれの結果の正しい特定およびその後の出力を可能にするように結果と共に記憶され得る。したがって、このオーバーフロー処理が開始されるとき、適合結果メモリ１５０は、結果の１つ以上の特定の集合が出力されるときにメモリ素子Ａおよびメモリ素子Ｂの両方を検索するように設定され得る。

上述したオーバーフロー処理が、適合結果メモリ１５０のオーバーフローを克服するには不十分である追加的状況が発生し得る。例えば、メモリ素子Ａおよびメモリ素子Ｂの両方が一杯になり得る。この状況において、適合結果メモリ１５０は、状態機械エンジンの動作（例えば、状態機械エンジン１４のＦＳＭ格子３０の中でのデータの分析）を中断する（例えば、中止する、凍結する、停止する、中断する等）ように動作し得る。例えば、適合結果メモリ１５０は、ＦＳＭ格子３０の中のデータの分析が中断されるべきであることを示すために、指示（例えば、フラグ、通知、要求等）を、例えば、ＦＳＭ格子３０、ＩＲバスおよび処理バッファインターフェース１３６、もしくは／またはＤＤＲ３バスインターフェース１３０に提供し得る。一旦十分なメモリが、適合結果メモリ１５０の中で利用可能になると（例えば、１つ以上の結果２３６が適合結果メモリ１５０から読み出されると）、第２の指示が、ＦＳＭ格子３０の中のデータの分析が再開され得ることを示すために、適合結果メモリ１５０から、例えば、ＦＳＭ格子３０、ＩＲバスおよび処理バッファインターフェース１３６、もしくは／またはＤＤＲ３バスインターフェース１３０に提供され得る。このようにして、適合結果メモリ１５０は、状態機械エンジン１４のための処理のオーバーライドを含み得る。

状態機械エンジン１４の動作が中断されるべきであるという指示が受信されると（例えば、停止処理フラグが受信されると）、命令バッファ１３３の中の動作に関連付けられたあらゆる命令が、命令バッファ１３３から取り除かれ得る（例えば、消去され得る、フラッシュされ得る等）。命令バッファ１３３からの命令のこの除去は、状態機械エンジンの動作の中断（例えば、ＦＳＭ格子３０によるデータ分析を停止すること）を可能にするであろう。しかしながら、動作を再開すべきとき、命令バッファ１３３の中の命令の欠如は、状態機械エンジン１４の動作中にエラーが発生する原因となり得る。エラー等を防ぐことを支援するために、命令挿入レジスタ１６０が利用され得る。この命令挿入レジスタは、命令バッファ１３３からの命令が迫っていることを（例えば、ＦＳＭ格子３０に）示すために、例えば、初期化命令を提供し得る。この処理は、図１０に示される。

図１０は、状態機械エンジン１４の動作を中断し、再開するための処理１６２を示す。ステップ１６４において、中断指示（例えば、停止要求）が、状態機械エンジン１４の動作（例えば、ＦＳＭ格子３０の中のデータの分析）の中断を要求するために、例えば、ＦＳＭ格子３０、ＩＲバスおよび処理バッファインターフェース１３６、もしくは／またはＤＤＲ３バスインターフェース１３０によって受信され得る。ステップ１６６において、状態機械エンジンの動作（例えば、ＦＳＭ格子３０の中のデータの分析）は中断され、その動作に関連付けられた命令バッファ１３３の中のあらゆる命令が、命令バッファ１３３から取り除かれ得る。状態機械エンジン１４の動作のこの中断は、例えば、メモリ素子Ａおよび／またはメモリ素子Ｂが結果指示を受信することが可能になるまでか、または状態機械エンジン１４の別の条件が満たされるまで、継続し得る。この点において、再開指示は、ステップ１６８において受信され得る。この再開指示は、状態機械エンジン１４の中断された動作が再開され得る（例えば、ＦＳＭ格子３０がデータを再度分析することが可能である）という信号を送り得る。ステップ１７０において、初期化命令は、例えば、命令バッファ１３３からの命令が迫っていることを（例えば、ＦＳＭ格子３０に）示すために、ならびに命令バッファ１３３がステップ１７２において命令で再び一杯になるための時間を許容するために、例えば、命令挿入レジスタ１６０から提供され得る。その後および／または同時に、ステップ１７４において、命令が、状態機械エンジン１４の動作の中断前に、それに類似する方法で命令バッファ１３３から提供され得る。

他の状況において、状態機械エンジン１４の１つ以上の素子は、一時的なエラーを経験し、状態機械エンジン１４の動作における意図されない中断の原因となり得る。このような意図されない中断からの回復のための処理が図１１に示されている。

処理１７６のステップ１７８において、状態機械エンジン１４は、エラー（例えば、ストール）の指示を受信し得る。このエラー指示は、例えば、状態機械エンジン１４の素子が動作中にエラーを経験したという積極的に受信される指示（例えば、信号）であり得る。加えてまたは代替的に、エラー指示が、例えば、状態機械エンジン１４の１つ以上の素子のアクティブな監視によって判定されえる。いくつかの実施形態において、エラー指示が、状態機械エンジン１４に加えてまたは代わりに、それによって、システム１０のプロセッサ１２によって受信されるか、または判定され得る。ステップ１８０において、プロセッサ１２（または状態機械エンジン１４）は、命令バッファ１３３から（ＦＳＭ格子３０等への）命令の提供を中断し得る。命令バッファ１３３から提供される命令の代わりに、ある命令が、命令挿入レジスタ１６０から格子プログラミングおよび命令制御システム１５９に提供され得（例えば、挿入命令が送信され得）、それによって、この挿入された命令が、状態機械エンジン１４の素子の中でエラー（例えば、ストール）を解決する（例えば、正す、是正する、直す等）ことを試みるように構成され得る。この挿入された（例えば、挿入）命令は、命令挿入レジスタ１６０の中の命令の集合から選択され得る。例えば、命令挿入レジスタ１６０から提供される命令は、示されたエラーに基づいて、様々なエラーを解決するように構成される命令の集合から選択され得る。他の実施形態において、１つ以上の挿入された（例えば、挿入）命令が、示されたエラーのタイプに基づいてシステム１０から（例えば、プロセッサ１２から）提供され得る。命令挿入レジスタ１６０を利用することによって、エラーに関係する命令は、状態機械エンジン１４の中に既にロードされた任意のデータ集合または命令を変えることなく（例えば、命令バッファ１３３の中の命令を変えることなく）、提供され得る。

この処理１７６は、ステップ１８４に続き、それによって、状態機械エンジン１４および／またはプロセッサ１２が、エラー（例えば、ストール）が解決されたかを判定する。エラーが解決された場合、ステップ１８６において示されるように、命令バッファ１３３からの命令の提供を含む、状態機械エンジン１４の正常な動作が再開し得る。しかしながら、エラー（例えば、ストール）が命令挿入レジスタ１６０からの挿入された命令によって解決されなかった場合、状態機械エンジン１４は、ステップ１８８においてリセットおよび／または再始動され得る。代替的に、別の実施形態において、命令の１つ以上の追加の挿入が、例えば、エラー（例えば、ストール）が命令挿入レジスタ１６０からの第１の挿入された命令によって解決されなかったとき、命令挿入レジスタ１６０によって挿入され得る。

したがって、処理１７６は、状態機械エンジン１４においてエラーを解決するための技法を詳説している。しかしながら、時々、これらのエラーは、致命的であり得る（例えば、状態機械エンジン１４および／またはシステム１０をクラッシュさせるか、または凍結させる）。このような状況において、状態機械エンジン１４をデバッグすることが可能であることが有利であり得る。

図１２は、例えば、致命的なエラーを経験したことに続く、状態機械エンジン１４をデバッグするための処理１９０を示す。この処理９０において、命令の集合のどの命令が致命的なエラーを引き起こしたかを判定するために、命令挿入レジスタ１６０を利用して、命令を順次提供し得る。

ステップ１９２において、命令挿入レジスタ１６０は、エラー（例えば、ストール）を直すために命令の集合を含む挿入命令を受信し得、状態機械エンジン１４の素子は、動作中にエラーを経験した可能性がある。これらの命令は、状態機械エンジン１４によって最近実行された命令の集合を含み得、これらの命令は、それ以前に、システム１０および／または状態機械エンジン１４のクラッシュの原因となった可能性がある。

ステップ１９４において、命令バッファ１３３から提供される命令の代わりに、ある命令が、命令挿入レジスタ１６０からプログラミングおよび命令制御システム１５９に提供され得（例えば、挿入命令が送信され得）、それによって、この挿入された命令が、状態機械エンジン１４の素子の中でエラー（例えば、ストール）を解決する（例えば、正す、是正する、直す等）ことを試みるように構成され得る。この挿入された（例えば、挿入）命令は、命令挿入レジスタ１６０の中の命令の集合から選択され得る。例えば、命令挿入レジスタ１６０から提供される命令は、示されたエラーに基づいて、様々なエラーを解決するように構成される命令の集合から選択され得る。他の実施形態において、１つ以上の挿入された（例えば、挿入）命令が、示されたエラーのタイプに基づいてシステム１０から（例えば、プロセッサ１２から）提供され得る。さらに、この命令は、最も最近受信された命令として選択され得るか、または命令が、ステップ１９２において第１の受信された命令がステップ１９４において提供される第１の命令であるように、先入れ先出し方法で命令挿入レジスタ１６０から送信され得る。

ステップ１９６において、状態機械エンジン１４および／またはシステム１０は、エラーが、命令の集合の中での第１の命令の実行に応答して発生するかを判定し得る。エラーが発生しない場合、処理は、ステップ１９４に戻り、それによって、命令挿入レジスタ１６０が、命令の集合からの第２の命令を挿入する。

しかしながら、エラーがステップ１９６において発生する場合、状態機械エンジン１４は、エラーの指示を受信し得る。このエラー指示は、例えば、状態機械エンジン１４の素子が１つ以上の処理に失敗したという指示（例えば、信号）を積極的に受信し得る。加えてまたは代替的に、エラー指示が、例えば、状態機械エンジン１４の１つ以上の素子のアクティブな監視によって判定されえる。いくつかの実施形態において、エラー指示が、状態機械エンジン１４に加えてまたは代わりに、それによって、システム１０のプロセッサ１２によって受信されるか、または判定され得る。とにかく、この指示は、致命的なエラーを引き起こした特定の命令の特定を支援し得る。したがって、技術者または利用者は、状態機械エンジン１４および／またはシステム１０において、致命的なエラーの原因を正確に示すことが可能であり得る。例えば、一連の命令によって命令バッファ１３３をロードするよりもむしろ、命令挿入レジスタ１６０を使用して、実行のために１つずつ命令を提供し得る。これは、状態機械エンジン１４の並列性を与えられた命令シーケンスによって問題を追跡するのに有用であり得る。

本発明は、様々な修正および代替の形態の影響を受け得るとはいえ、特定の実施形態を、例として図面に示し、本明細書に詳細に記載してきた。しかしながら、本発明は、開示される特定の形態に限定されることを意図するものではないことを理解されたい。むしろ、本発明は、以下に添付される特許請求の範囲によって定義される本発明の趣旨および範囲内に含まれる全ての修正、均等物、および代替物を包含するものである。

Claims (14)

1. 状態機械エンジンであって、
   状態機械格子が、複数の構成可能な素子を含むことと、
   前記状態機械エンジンの動作に関連付けられた第１の命令を提供するように構成される命令バッファと、
   前記状態機械エンジンの前記動作に関連付けられた第２の命令を提供するように構成される命令挿入レジスタと、を備え、
   前記状態機械エンジンが、前記状態機械エンジンの前記動作が中断されるべきであるという指示に応答して、前記命令バッファから前記第１の命令を取り除くように構成され、
   前記命令挿入レジスタが、前記状態機械エンジンの前記動作が再開され得るという指示に応答して、前記状態機械格子に前記第２の命令を提供するように構成され、且つ、前記第２の命令が、前記命令バッファからの命令が迫っていることを示すための初期化命令を含むことを特徴とする、状態機械エンジン。
2. 前記状態機械エンジンの前記動作が再開され得るという指示が、前記状態機械格子がデータを分析することが可能であるという指示を含む、請求項１に記載の状態機械エンジン。
3. 前記状態機械エンジンが、前記状態機械エンジンの前記動作が中断されるべきであるという指示に応答して、前記状態機械エンジンの前記動作と関連付けられる前記命令バッファからあらゆる命令を取り除くように構成される、請求項１に記載の状態機械エンジン。
4. 前記動作が、前記状態機械格子内のデータの分析を含む、請求項１に記載の状態機械エンジン。
5. バスインターフェースをさらに備え、前記命令挿入レジスタが、前記バスインターフェースを介して前記第２の命令を受信するように構成される、請求項１に記載の状態機械エンジン。
6. バスインターフェースをさらに備え、前記命令バッファおよび前記命令挿入レジスタが、前記バスインターフェースを介して前記状態機械エンジンから外部にありかつそれに連結されるデバイスから前記第１および第２の命令を受信するように構成される、請求項１に記載の状態機械エンジン。
7. 前記デバイスが、前記動作の結果を受信するように構成される、請求項６に記載の状態機械エンジン。
8. 第１の状態機械格子および第２の状態機械格子と、
   前記第１の状態機械格子及び前記第２の状態機械格子から出力される第１の適合結果及び第２の適合結果をそれぞれ記憶する第１の適合結果メモリ及び第２の適合結果メモリと、
   前記第１の状態機械格子および／または前記第２の状態機械格子に提供する第１の命令を保持する命令バッファと、
   命令挿入レジスタと、を備え、
   前記第１の適合結果メモリおよび前記第２の適合結果メモリのデータ量が共に一杯となった状況において、前記命令バッファは前記第１の命令を取り除いて動作を中断し、
   前記命令挿入レジスタは、中断された前記動作を再開すべく前記第１の適合結果メモリおよび／または前記第２の状態機械格子に第２の命令を提供する、状態機械エンジン。
9. 前記第２の命令は、前記命令バッファからの命令が迫っていることを示すための初期化命令を含むことを特徴とする、請求項８に記載の状態機械エンジン。
10. 前記第１の適合結果メモリおよび前記第２の適合結果メモリのデータ量が共に一杯となった状況において、前記命令バッファは全ての命令を取り除いて動作を中断する、請求項８に記載の状態機械エンジン。
11. 前記動作は、前記第１の状態機械格子および／または前記第２の状態機械格子内におけるデータの分析を含む、請求項８に記載の状態機械エンジン。
12. バスインターフェースをさらに備え、前記命令挿入レジスタが、前記バスインターフェースを介して前記第２の命令を受信するように構成される、請求項８に記載の状態機械エンジン。
13. バスインターフェースをさらに備え、前記命令バッファおよび前記命令挿入レジスタが、前記バスインターフェースを介して前記第１の命令および前記第２の命令をそれぞれ受信するように構成される、請求項８に記載の状態機械エンジン。
14. 前記第１の状態機械格子および前記第２の状態機械格子、前記命令バッファ並びに前記命令挿入レジスタは第１のデバイス内に設けられ、
    前記第１のデバイスと前記バスインターフェースを介して接続される第２のデバイスを更に備え、
    前記第１の命令および前記第２の命令は前記第２のデバイスにおいて発行される、請求項１３に記載の状態機械エンジン。