KR102061565B1 - The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same - Google Patents
The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same Download PDFInfo
- Publication number
- KR102061565B1 KR102061565B1 KR1020140029669A KR20140029669A KR102061565B1 KR 102061565 B1 KR102061565 B1 KR 102061565B1 KR 1020140029669 A KR1020140029669 A KR 1020140029669A KR 20140029669 A KR20140029669 A KR 20140029669A KR 102061565 B1 KR102061565 B1 KR 102061565B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- bonding
- reaction
- layers
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
- B23K20/023—Thermo-compression bonding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/22—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Led Devices (AREA)
Abstract
제1 및 제2 접합 대상물의 일 면에 각각 제1 및 제2 접합 금속층을 형성하는 단계와, 상기 제1 접합 금속층과 상기 제2 접합 금속층을 마주하도록 상기 제1 접합 대상물 상에 상기 제2 접합 대상물을 배치하는 단계와, 상기 제1 및 제2 접합 금속층을 반응시켜 공융금속 접합층을 형성하는 단계를 포함하는 금속 접합층 형성방법을 제공한다. 상기 제1 접합 금속층 및 제2 접합 금속층 중 적어도 하나는 그 상면에 형성된 산화방지막을 구비하며, 상기 산화방지막은 그 하부에 위치한 해당 접합금속층보다 산화반응성이 낮은 금속 또는 합금으로 이루어질 수 있다.Forming first and second bonding metal layers on one surface of the first and second bonding objects, respectively, and forming the second bonding metal layer on the first bonding object so as to face the first bonding metal layer and the second bonding metal layer. It provides a method for forming a metal bonding layer comprising the step of placing the object, and the first and second bonding metal layer to form a eutectic metal bonding layer. At least one of the first junction metal layer and the second junction metal layer may have an antioxidant film formed on an upper surface thereof, and the antioxidant film may be formed of a metal or an alloy having a lower oxidation reactivity than the junction metal layer located below.
Description
본 발명은 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법 에 관한 것이다.
The present invention relates to a metal bonding layer forming method and a semiconductor light emitting device manufacturing method using the same.
전자 소자와 같은 일 대상물을 기재와 같은 다른 대상물에 접합 금속(bonding metal)을 이용하여 접합하는 기술은 널리 사용되고 있다. 특히, 반도체 발광소자와 같은 전자소자를 제조하여 다른 기판으로 전사시키는 경우에, 영구기판으로 전사하기 위해서 공융 금속을 이용한 접합기술이 많이 활용되고 있다. BACKGROUND ART A technique for bonding one object such as an electronic device to another object such as a substrate using a bonding metal has been widely used. In particular, in the case of manufacturing an electronic device such as a semiconductor light emitting device and transferring it to another substrate, a bonding technique using a eutectic metal is widely used to transfer to a permanent substrate.
하지만, 접합 금속 간의 반응으로 형성되는 공융금속 접합층 내에는 원하지 않는 보이드(void)가 발생되고 이로 인해 접합 강도가 낮아지는 문제가 있다. 특히, 이러한 문제는 접합되는 면에 비평탄한 면일 경우에는 쉽게 발생되어, 대상물 간의 접합불량의 큰 원인이 되고 있다.However, undesired voids are generated in the eutectic metal bonding layer formed by the reaction between the bonding metals, thereby lowering the bonding strength. In particular, such a problem easily occurs when the surface is uneven to the surface to be joined, which is a large cause of the poor bonding between the objects.
또한, 접합 금속을 이용하여 접합 대상물을 본딩된 후에도, 접합 금속의 표면상태에 따라 접합 대상물이 서로 분리되는 문제가 발생할 수 있다.
In addition, even after the bonding object is bonded using the bonding metal, a problem may arise in which the bonding objects are separated from each other according to the surface state of the bonding metal.
따라서, 접합대상물 간의 접합시에 발생되는 보이드(void)와 같이, 견고한 접합을 저해하는 요소를 억제함으로써 접속 강도 및 신뢰성이 향상된 금속 접합층 형성방법 및 그 금속 접합층을 이용한 반도체 발광소자 제조방법이 요구되고 있다.
Therefore, a method of forming a metal bonding layer in which connection strength and reliability are improved by suppressing elements that inhibit rigid bonding, such as voids generated during bonding between bonding objects, and a method of manufacturing a semiconductor light emitting device using the metal bonding layer is disclosed. It is required.
본 발명의 일 측면은, 제1 및 제2 접합 대상물의 일 면에 각각 제1 및 제2 접합 금속층을 형성하는 단계와, 상기 제1 접합 금속층과 상기 제2 접합 금속층을 마주하도록 상기 제1 접합 대상물 상에 상기 제2 접합 대상물을 배치하는 단계와, 상기 제1 및 제2 접합 금속층을 반응시켜 공융금속 접합층을 형성하는 단계를 포함하고, 상기 제1 접합 금속층 및 제2 접합 금속층 중 적어도 하나는 그 상면에 형성된 산화방지막을 구비하며, 상기 산화방지막은 그 하부에 위치한 해당 접합금속층보다 산화반응성이 낮은 금속 또는 합금으로 이루어진 금속 접합층 형성방법을 제공한다. According to an aspect of the present invention, forming a first and a second bonding metal layer on one surface of a first and a second bonding object, respectively, and the first bonding so as to face the first bonding metal layer and the second bonding metal layer. Disposing the second bonding object on an object, and reacting the first and second bonding metal layers to form a eutectic metal bonding layer, wherein at least one of the first bonding metal layer and the second bonding metal layer is formed. Has an anti-oxidation film formed on its upper surface, and the anti-oxidation film provides a method of forming a metal bonding layer made of a metal or an alloy having a lower oxidation reactivity than the corresponding bonding metal layer located below.
상기 제1 및 제2 접합 금속층 중 적어도 하나는 Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다.At least one of the first and second bonding metal layers may include a metal or an alloy selected from the group consisting of Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co, and combinations thereof.
이 경우에, 상기 산화방지막은 그 하부에 위치하는 해당 접합금속층의 물질과는 다른 물질로서, Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 상기 산화방지막은 10Å내지 100Å의 두께를 가질 수 있다.
In this case, the anti-oxidation film is a material different from the material of the corresponding junction metal layer located below the metal, or an alloy selected from the group consisting of Pd, Pt, Ru, Rh, Ag, Os, Ir, Au, and combinations thereof. It may include. The antioxidant film may have a thickness of 10 kPa to 100 kPa.
상기 제1 및 제2 접합 금속층 중 적어도 하나의 층은 상기 제1 및 제2 접합 금속층 간의 반응을 지연시키기 위한 금속 또는 합금으로 이루어진 반응지연층을 더 포함할 수 있다. At least one layer of the first and second bonding metal layers may further include a reaction delay layer made of a metal or an alloy to delay a reaction between the first and second bonding metal layers.
상기 반응지연층은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다.The reaction delay layer may include a metal or an alloy selected from the group consisting of Ti, W, Cr, Ta, and combinations thereof.
특정 실시형태에서, 상기 제1 및 제2 접합 금속층 중 적어도 하나는, 상기 제1 또는 제2 접합 대상물의 일 면에 형성되며, Ni, Pt, Au, Cu 및 Co 중 적어도 하나의 금속을 포함하는 제1 반응층과, 상기 제1 반응층 상에 형성되며, 상기 제1 반응층의 금속과 반응하여 공융금속을 제공하고, Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하는 제2 반응층을 포함할 수 있다.In a particular embodiment, at least one of the first and second bonding metal layers is formed on one surface of the first or second bonding object and comprises at least one metal of Ni, Pt, Au, Cu, and Co. From a group formed on a first reaction layer and on the first reaction layer, reacting with a metal of the first reaction layer to provide a eutectic metal, and consisting of Sn, In, Zn, Bi, Au, Co and combinations thereof It may include a second reaction layer containing the selected metal or alloy.
상기 제1 및 제2 접합 금속층 중 적어도 하나의 층은, 상기 제1 반응층과 상기 제2 반응층 사이에 위치하며, Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하는 반응지연층을 더 포함할 수 있다.
At least one layer of the first and second bonding metal layers is located between the first reaction layer and the second reaction layer and comprises a metal or alloy selected from the group consisting of Ti, W, Cr, Ta and combinations thereof. It may further include a reaction delay layer comprising.
본 발명의 다른 측면은, 임시 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 형성된 발광 적층체를 마련하는 단계와, 상기 발광 적층체 상에 제1 접합 금속층을 형성하고, 상기 영구 기판 상에 제2 접합 금속층을 형성하는 단계와, 상기 제1 접합 금속층과 상기 제2 접합 금속층을 접하도록 상기 영구 기판 상에 상기 발광 적층체를 배치하는 단계와, 상기 제1 접합 금속층과 상기 제2 접합 금속층을 반응시켜 상기 발광 적층체와 상기 영구 기판이 접합되도록 공융금속 접합층을 형성하는 단계와, 상기 발광 적층체로부터 상기 반도체 성장용 기판을 제거하는 단계를 포함하고, 상기 제1 접합 금속층 및 제2 접합 금속층 중 적어도 하나는 그 상면에 형성된 산화방지막을 구비하며, 상기 산화방지막은 그 하부에 위치한 해당 접합금속층보다 산화반응성이 낮은 금속 또는 합금으로 이루어진 반도체 발광소자 제조방법을 제공한다. According to another aspect of the present invention, there is provided a light emitting stack in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially formed on a temporary substrate, and a first junction metal layer is formed on the light emitting laminate. Forming a second bonding metal layer on the permanent substrate, disposing the light emitting laminate on the permanent substrate so as to contact the first bonding metal layer and the second bonding metal layer; Reacting a junction metal layer with the second junction metal layer to form a eutectic metal junction layer such that the light emitting laminate and the permanent substrate are bonded to each other, and removing the semiconductor growth substrate from the light emitting laminate; At least one of the first junction metal layer and the second junction metal layer has an antioxidant film formed on an upper surface thereof, and the antioxidant film has a corresponding junction located thereunder. Provided is a method of manufacturing a semiconductor light emitting device made of a metal or an alloy having lower oxidation reactivity than a metal layer.
상기 제1 및 제2 접합 금속층 중 적어도 하나의 층은 상기 제1 및 제2 접합 금속층 간의 반응을 지연시키기 위한 금속 또는 합금으로 이루어진 반응지연층을 더 포함할 수 있다.
At least one layer of the first and second bonding metal layers may further include a reaction delay layer made of a metal or an alloy to delay a reaction between the first and second bonding metal layers.
두 접합 대상물 사이에 접합 금속에 의한 반응으로 얻어진 공융금속 접합층 내에 보이드 발생이 효과적으로 억제되어 접합 강도를 높게 유지할 수 있으며, 예를 들어, 반도체 발광소자와 같은 전자소자의 전사기술에 유익하게 활용될 수 있다. 특히, 접합면에 요철 또는 단차 구조가 존재하는 비평탄한 면인 경우에 공융금속 접합층 내에 쉽게 발생될 수 있는 보이드의 발생을 크게 억제할 수 있다. The generation of voids in the eutectic metal bonding layer obtained by the reaction of the bonding metal between the two bonding objects can be effectively suppressed to maintain the high bonding strength, and can be advantageously used for the transfer technology of electronic devices such as semiconductor light emitting devices. Can be. In particular, it is possible to greatly suppress the generation of voids that can easily occur in the eutectic metal bonding layer in the case of the non-flat surface in which the uneven or stepped structure exists in the joint surface.
접합 금속층 표면에 산화방지막을 적용하는 경우에는, 접합 전 또는 접합 과정에서 접합 금속층의 표면이 산화되는 현상을 억제하고, 이로써 표면 산화에 의한 접합 강도 저하 문제를 해결하고 신뢰성이 있는 접합강도를 보장할 수 있다.
When the anti-oxidation film is applied to the surface of the bonded metal layer, the surface oxidation of the bonded metal layer is prevented from oxidizing before or during the bonding process, thereby solving the problem of lowering the bonding strength due to the surface oxidation and ensuring reliable bonding strength. Can be.
도1a 및 도1b는 본 발명의 일 측면에 따른 금속 접합층 형성방법의 일 예를 설명하기 위한 공정 단면도이다.
도2 및 도3은 제1 실시예 및 비교예에 의해 형성된 금속 접합층의 단면을 촬영한 사진이다.
도4는 제1 실시예에서 얻어진 금속 접합층에서 반응층의 분포를 확인하기 위한 사진이다.
도5는 제2 실시예(반응지연층의 두께에 따른 변화)에 따라 얻어진 금속 접합층의 단면을 촬영한 사진이다.
도6은 본 발명의 일 예(반응지연층)에 따른 금속접합층 형성방법에 사용되는 공융 금속층을 나타내는 단면도이다.
도7a 내지 도7c는 도6에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도8은 본 발명의 일 예(반응지연층)에 따른 금속 접합층 형성방법에 사용되는 접합 금속층을 나타내는 단면도이다.
도9a 내지 도9d는 도8에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도10a 내지 도10d는 본 발명의 다른 측면에 따른 반도체 발광소자 제조방법의 일 예를 설명하기 위한 공정 단면도들이다.
도11a 및 도11b는 각각 본 발명의 반도체 발광소자 제조방법을 이용하여 제조될 수 있는 반도체 발광소자의 다른 예를 나타내는 평면도 및 측단면도이다.
도12는 본 발명의 일 예(산화방지막)에 따른 금속 접합층 형성방법에 사용되는 공융 금속층을 나타내는 단면도이다.
도13a 및 도13b는 도12에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도14는 본 발명의 일 예(산화방지막)에 따른 금속 접합층 형성방법에 사용되는 공융 금속층을 나타내는 단면도이다.
도15a 및 도15b는 도14에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도16은 본 발명의 일 예(반응지연층+산화방지막)에 따른 금속 접합층 형성방법에 사용되는 공융 금속층을 나타내는 단면도이다.
도17a 및 도17b는 도16에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도18은 본 발명의 일 예(반응지연층+산화방지막)에 따른 금속 접합층 형성방법에 사용되는 공융 금속층을 나타내는 단면도이다.
도19a 및 도19b는 도18에 의한 접합 금속층의 반응에 의해 형성될 수 있는 금속 접합층의 다양한 예를 나타내는 단면도이다.
도20a 내지 도20d는 본 발명의 다른 측면에 따른 반도체 발광소자 제조방법의 일 예를 설명하기 위한 공정 단면도들이다.
도21a 내지 도21d는 본 발명의 다른 측면에 따른 반도체 발광소자 제조방법의 다른 예를 설명하기 위한 공정 단면도들이다.1A and 1B are cross-sectional views illustrating an example of a metal bonding layer forming method according to an aspect of the present invention.
2 and 3 are photographs taken in cross section of the metal bonding layer formed by the first embodiment and the comparative example.
4 is a photograph for confirming the distribution of the reaction layer in the metal bonding layer obtained in the first embodiment.
5 is a photograph of a cross section of the metal bonding layer obtained according to the second embodiment (change depending on the thickness of the reaction delay layer).
Figure 6 is a cross-sectional view showing a eutectic metal layer used in the metal bonding layer forming method according to an example of the present invention (reaction delay layer).
7A to 7C are cross-sectional views illustrating various examples of the metal bonding layer that may be formed by the reaction of the bonding metal layer shown in FIG.
8 is a cross-sectional view showing a joining metal layer used in the method for forming a metal joining layer according to an example (reaction delay layer) of the present invention.
9A to 9D are cross-sectional views showing various examples of the metal bonding layer that can be formed by the reaction of the bonding metal layer shown in FIG.
10A to 10D are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to another aspect of the present invention.
11A and 11B are a plan view and a cross-sectional side view showing another example of a semiconductor light emitting device that can be manufactured using the semiconductor light emitting device manufacturing method of the present invention, respectively.
12 is a cross-sectional view showing a eutectic metal layer used in the metal bonding layer forming method according to an example (antioxidation film) of the present invention.
13A and 13B are cross-sectional views showing various examples of the metal bonding layer that can be formed by the reaction of the bonding metal layer shown in FIG.
14 is a cross-sectional view showing a eutectic metal layer used in the metal bonding layer forming method according to an example (antioxidation film) of the present invention.
15A and 15B are cross-sectional views showing various examples of the metal bonding layer that can be formed by the reaction of the bonding metal layer shown in FIG.
16 is a cross-sectional view showing a eutectic metal layer used in the method for forming a metal bonding layer according to an example of the present invention (reaction delay layer + antioxidant film).
17A and 17B are cross-sectional views showing various examples of the metal bonding layer that can be formed by the reaction of the bonding metal layer shown in FIG.
18 is a cross-sectional view showing a eutectic metal layer used in the method for forming a metal bonding layer according to an example of the present invention (reaction delay layer + antioxidant film).
19A and 19B are sectional views showing various examples of the metal bonding layer that can be formed by the reaction of the bonding metal layer shown in FIG.
20A to 20D are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to another aspect of the present invention.
21A to 21D are cross-sectional views illustrating another example of a method of manufacturing a semiconductor light emitting device according to another aspect of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Shape and size of the elements in the drawings may be exaggerated for more clear description.
도1a 및 도1b는 본 발명의 일 측면에 따른 금속 접합층 형성방법의 일 예를 설명하기 위한 공정 단면도이다.1A and 1B are cross-sectional views illustrating an example of a metal bonding layer forming method according to an aspect of the present invention.
도1a을 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(12,22)이 형성된 일면을 갖는 제1 및 제2 기판(11,21)이 도시되어 있다. Referring to FIG. 1A, there are shown first and
본 예에서, 접속 대상물은 기판으로 예시되어 있으나, 단순한 기재로서 기판만이 아니라, 특정 기능을 수행하기 위한 전자회로가 구현된 기판은 물론, 반도체 발광소자, 메모리 소자와 같은 전자소자도 본 발명에 적용될 수 있는 접속 대상물일 수 있다. In this example, the connection object is illustrated as a substrate, but not only a substrate as a substrate but also a substrate on which an electronic circuit for performing a specific function is implemented, as well as electronic devices such as semiconductor light emitting devices and memory devices It may be a connection object that can be applied.
상기 제1 및 제2 접합금속층(12,22)은 각각 Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. The first and second
구체적으로, 도1a에 도시된 바와 같이, 상기 제1 접합 금속층(12)은 상기 제1 기판(11)의 일면에 형성된 제1 반응층(12a)과 상기 제1 반응층(12a) 상에 형성된 제2 반응층(12b)을 포함할 수 있다. 이와 유사하게, 상기 제2 접합 금속층(22)도 상기 제2 기판(21)의 일면에 형성된 제1 반응층(22a)과 상기 제1 반응층(22a) 상에 형성된 제2 반응층(22b)을 포함한다. Specifically, as shown in FIG. 1A, the first
상기 제1 반응층(12a,22a) 및 상기 제2 반응층(12b,22b)은 각각 서로 반응되어 공융 금속을 형성하는 1 또는 2 이상의 금속 또는 합금으로 이루어질 수 있다. 이에 한정되지는 않으나, 상기 제2 반응층(12b,22b)은 상기 제1 반응층(12a,22a)에 비해 상대적으로 큰 확산계수를 갖는 금속 또는 합금이 사용되며, 상기 제1 반응층(12a,22a)은 상기 제1 및 제2 기판(11,21)과 상기 제1 및 제2 접합 금속층(12,22) 사이의 접착(adhesion)상태를 유지해주는 역할을 할 수 있다. The first reaction layers 12a and 22a and the second reaction layers 12b and 22b may be formed of one or two or more metals or alloys that react with each other to form a eutectic metal. Although not limited thereto, the second reaction layers 12b and 22b may be formed of a metal or an alloy having a diffusion coefficient relatively larger than that of the first reaction layers 12a and 22a, and the
예를 들어, 상기 제1 반응층(12a,22a)으로는, Ni, Pt 및 Cu 중 적어도 하나의 금속을 포함할 수 있다. 상기 제2 반응층(12b,22b)은 Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다.
For example, the first reaction layers 12a and 22a may include at least one metal of Ni, Pt, and Cu. The second reaction layers 12b and 22b may include a metal or an alloy selected from the group consisting of Sn, In, Zn, Bi, Au, Co, and combinations thereof.
본 실시형태에서는, 도1a에 도시된 바와 같이, 상기 제1 접합 금속층(12)은 상기 제1 및 제2 반응층(12a,12b) 사이에 접합과정에서 발생되는 반응을 지연하는 반응지연층(15)을 포함한다. 즉, 상기 반응지연층(15)은 상기 제1 및 제2 접합 금속층(12a,12b)을 용융하는 접합 과정에서 융융된 금속이 다른 금속 또는 합금과 반응하기 위해서 이동되는 유동성을 억제하는 역할을 한다. 이러한 반응지연층(15)으로는, 제1 및 제2 접합 금속층(12,22)을 구성하는 반응물질에 비해 상대적으로 낮은 확산계수를 가지거나, 주위의 반응물질에 비해 열적 또는 화학적으로 안정성이 높은 금속물질이 사용될 수 있다. In the present embodiment, as illustrated in FIG. 1A, the first
예를 들어, 상기 반응지연층(15)은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 상기 반응지연층(15)의 두께는 10Å내지 1000Å일 수 있다.For example, the
도1a에 도시된 바와 같이, 상기 제1 접합 금속층(12)과 상기 제2 접합 금속층(22)이 마주하도록 상기 제1 기판(11) 상에 상기 제2 기판(21)을 배치하고, 접합을 위한 조건을 부가한다. 예를 들어, 제1 및 제2 접합 금속층(12,22)이 용융되도록 일정한 열이 가해진다. As shown in FIG. 1A, the
도1b는 상기 제1 및 제2 접합 금속층(12,22)이 용융되어 형성된 공융 금속 접합층(EM)에 의해 상기 제1 및 제2 기판(11,21)이 접합된 상태를 나타낸다. FIG. 1B illustrates a state in which the first and
용융상태에서 상기 제2 반응층(12b,22b)이 높은 유동성을 가지고 상기 제1 반응층(12a,22a)과 반응하게 되고, 그 결과. 도1b에 도시된 바와 같이, 제1 반응층(12a,22a)과 제2 반응층(12b,22b)의 반응 결과물인 공융 금속층(R)이 형성되어 상기 공융금속 접합층(EM)은 높은 접합강도를 가질 수 있다. 특정한 경우에 따라, 제1 반응층(12a',22a')의 일부는 반응하지 않고 잔류할 수 있으며, 이러한 잔류한 제1 반응층(12a',22a')은 제1 및 제2 기판(11,21)과 접착력을 유지하는 역할을 할 수 있다. In the molten state, the
본 실시형태에서는 상기 반응지연층(15)이 상기 제2 반응층(12b,22b)의 유동성을 감소시켜 상기 제1 반응층(12a,22a)과의 반응이 지연될 수 있다. 이러한 지연과정에서 반응되는 공융 금속에서 내부에 보이드의 발생을 감소시켜 높은 충진율을 가질 수 있다. In the present embodiment, the
구체적으로 설명하면, 상기 제2 반응층(12b,22b)으로 사용되는 용융된 Sn층, SnAu층 등이 제1 반응층(12a,12b)과 같은 다른 반응층(Ni층, Pt층 또는 Cu층)과 반응하여 NiSn, NiSnAu, PtSnAu 또는 CuSn인 공융금속 접합층을 형성하게 되는데, 이러한 반응 과정에서 용융된 Sn층 등의 유동성이 감소한다. 그 결과, Sn층, SnAu층, NiSn층, NiSnAu층, PtSnAu층, CuSn층이 반도체층 또는 기판의 접합면에 형성된 단차를 채울 충분한 시간을 갖지 못하게 된다. 이로 인해, 반도체층과 기판의 접합면에 보이드(void)가 형성될 수 있다. Specifically, the molten Sn layer, the SnAu layer, or the like used as the
이러한 문제를 해결하기 위해서, 본 실시형태에서는 반응지연층을 두 반응층 사이에 위치시켜 반응을 지연시키고, 그 결과, 충분한 시간 동안 유동성을 유지함으로써 보이드 발생을 억제할 수 있다. In order to solve this problem, in the present embodiment, the reaction delay layer is positioned between the two reaction layers to delay the reaction, and as a result, void generation can be suppressed by maintaining fluidity for a sufficient time.
따라서, 접합대상물의 제1 및 제2 기판의 접합면이 비평탄한 면(단차구조 또는 요철면)을 갖는 경우에, 이러한 반응지연으로 높은 수준의 충진을 보장하여 우수한 접합강도를 갖는 공융금속 접합층(EM)을 얻을 수 있다.
Therefore, in the case where the joining surfaces of the first and second substrates of the joining object have uneven surfaces (step structures or irregularities), the eutectic metal bonding layer having a high bonding strength by ensuring a high level of filling with such a reaction delay. (EM) can be obtained.
이하, 아래의 실시예를 참조하여 본 발명에서 채용된 반응지연층의 작용과 효과를 설명하기로 한다. Hereinafter, the operation and effects of the reaction delay layer employed in the present invention will be described with reference to the following examples.
<< 실시예1Example 1 >>
일정한 단차(S)를 갖는 GaN 발광소자(A1)가 형성된 에피택셜층(웨이퍼레벨)에 제1 및 제2 반응층으로서 각각 Ni층과 SnAu층(제1 접합 금속층)을 형성하고, 실리콘 기판(B1)에 제1 및 제2 반응층으로서 동일하게 Ni층과 SnAu층(제2 접합 금속층)을 형성하였다. 다만, 제1 접합 금속층에는 Ni층과 SnAu층 사이에는 반응지연층으로서 50㎚의 Ti막을 도입하였다.In the epitaxial layer (wafer level) where the GaN light emitting device A1 having a constant step S is formed, a Ni layer and a SnAu layer (first junction metal layer) are formed as first and second reaction layers, respectively, and the silicon substrate ( Ni layer and SnAu layer (second junction metal layer) were formed in B1) similarly as a 1st and 2nd reaction layer. However, a 50 nm Ti film was introduced into the first junction metal layer as a reaction delay layer between the Ni layer and the SnAu layer.
이어, GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여, 공융금속 접합층을 형성하였다.
Subsequently, heat was applied so that the GaN light emitting element and the silicon substrate were joined by the first and second bonding metal layers to form a eutectic metal bonding layer.
<< 비교예1Comparative Example 1 >>
앞선 실시예1과 유사하게, 일정한 단차(S)를 갖는 GaN 발광소자(A2)의 에피택셜층(웨이퍼레벨)에 제1 및 제2 반응층으로서 각각 Ni층과 SnAu층(제1 접합 금속층)을 형성하고, 실리콘 기판(B2)에 제1 및 제2 반응층으로서 동일하게 Ni층과 SnAu층(제2 접합 금속층)을 형성하였다. 다만, 실시예1과 달리, 반응지연층을 도입하지 않았다.Similar to the first embodiment, the Ni layer and the SnAu layer (first junction metal layer) as first and second reaction layers in the epitaxial layer (wafer level) of the GaN light emitting device A2 having a constant step S, respectively. And a Ni layer and a SnAu layer (second junction metal layer) were formed on the silicon substrate B2 as the first and second reaction layers in the same manner. However, unlike Example 1, no reaction delay layer was introduced.
이어, GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여 공융 금속 접합층을 형성하였다.
Subsequently, heat was applied to the GaN light emitting device and the silicon substrate by the first and second bonding metal layers to form a eutectic metal bonding layer.
실시예1 및 비교예1에 의해 형성된 공융금속 접합층의 단면을 촬영한 사진은 각각 도2 및 도3에 나타나 있다. Photographs taken in cross section of the eutectic metal bonding layer formed by Example 1 and Comparative Example 1 are shown in FIGS. 2 and 3, respectively.
도2에 나타난 바와 같이, 실시예1에 따른 공융금속 접합층(EM)에는 국부적으로 반응이 발생된 영역이 나타나 있으며, GaN 발광소자(A1)가 단차(S)를 가졌음에도 불구하고 전체 영역에서 보이드가 발견되지 않았으나, 도3에 나타난 바와 같이, 비교예1에 따른 공융금속 접합층(EM)의 경우에는 상대적으로 넓은 영역에 걸쳐 반응이 발생된 것으로 나타나 있으며, 특히, GaN 발광소자(A1)의 단차(S) 바로 아래 영역에 큰 보이드(V)가 발생된 것을 확인할 수 있다.As shown in FIG. 2, the eutectic metal bonding layer EM according to Example 1 shows a region in which a reaction is locally generated, and although the GaN light emitting device A1 has a step S, Although no void was found, as shown in FIG. 3, in the case of the eutectic metal bonding layer EM according to Comparative Example 1, the reaction was shown to occur over a relatively wide area, and in particular, GaN light emitting device A1. It can be seen that the large void (V) is generated in the area immediately below the step (S) of the.
즉, 비교예1의 경우에는, 넓은 영역에 걸쳐 Ni과 SnAu 간의 반응이 급속히 진행되면서, 단차(S)와 같이 비평탄한 면에서는 미처 충진되지 못하여 보이드(V)가 발생되는 반면에, 실시예1의 경우에는 Ni과 SnAu 간의 반응이 두 반응층 사이에 위치한 Ti 반응지연층에 의해 지연되면서, 단차(S)구조를 갖는 비평탄한 면에서도 높은 유동성을 유지하면서 충진될 수 있는 시간이 확보할 수 있었으며, 그 결과 보이드 발생을 크게 억제할 수 있었다. That is, in the case of Comparative Example 1, while the reaction between Ni and SnAu proceeds rapidly over a wide area, the void V is not generated in the non-flat surface such as step S, whereas Example V occurs. In the case of, the reaction between Ni and SnAu was delayed by the Ti reaction delay layer located between the two reaction layers, and thus it was possible to secure the time to be filled while maintaining high fluidity even on the non-flat surface having the step (S) structure. As a result, it was possible to greatly suppress the generation of voids.
이와 관련하여, 도4를 참조하면, Ti 반응지연층에 위치한 영역에서 상대적으로 반응 결과물인 NiSnAu 공융금속이 적게 존재하는 것으로 확인할 수 있다. 이와 같이, Ti 반응지연층이 Ni와 SnAu의 반응을 억제하여 상대적으로 긴 시간 유동성을 유지하고, 그 결과, GaN 발광소자(A1)의 굴곡진 부분에서도 보이드가 발생되지 않고 균일하게 충진될 수 있었다. In this regard, referring to FIG. 4, it can be seen that there is less NiSnAu eutectic metal, which is a reaction product, in the region located in the Ti reaction delay layer. As such, the Ti reaction delay layer suppressed the reaction between Ni and SnAu to maintain relatively long time fluidity, and as a result, voids could be uniformly filled even in the bent portion of the GaN light emitting device A1. .
이와 같이, 단차 구조와 같은 비평탄한 면을 갖는 접합 대상물에서도, 반응지연층을 이용하여 접합금속층 간의 반응을 지연시킴으로써 충진율이 높고,이로써 높은 접합 강도를 갖는 공융금속 접합층을 제공할 수 있다.
As described above, even in a bonding object having a non-flat surface such as a stepped structure, the eutectic metal bonding layer having a high filling rate can be provided by delaying the reaction between the bonding metal layers using the reaction delay layer, thereby having a high bonding strength.
추가적으로 반응지연층의 두께에 따른 반응지연효과를 살펴보기 위해서 실험(실시예2 및 비교예2)을 실시하였다. In addition, an experiment (Example 2 and Comparative Example 2) was performed to examine the reaction delay effect according to the thickness of the reaction delay layer.
<< 실시예2Example 2 A, 2B>A, 2B>
앞선 실시예1과 유사하게, 일정한 단차(S)를 갖는 GaN 발광소자(A4,A5)의 에피택셜층에 제1 및 제2 반응층으로서 각각 Ni층과 SnAu층(제1 접합 금속층)을 형성하고, 실리콘 기판(B1)에 제1 및 제2 반응층으로서 동일하게 Ni층과 SnAu층(제2 접합 금속층)을 형성하였다. 또한, 제1 접합 금속층에는 Ni층과 SnAu층 사이에는 반응지연층으로서 Ti막을 도입하였다.Similar to the first embodiment, a Ni layer and a SnAu layer (first junction metal layer) are respectively formed as first and second reaction layers on the epitaxial layers of GaN light emitting devices A4 and A5 having a constant step S. Then, a Ni layer and a SnAu layer (second junction metal layer) were formed on the silicon substrate B1 as the first and second reaction layers in the same manner. In addition, a Ti film was introduced into the first junction metal layer as a reaction delay layer between the Ni layer and the SnAu layer.
다만, Ti막의 두께를 각각 50Å, 300Å로 달리하여 두개의 샘플(2A,2B)을 제조하였다. However, two samples 2A and 2B were prepared by varying the thickness of the Ti film to 50 mW and 300 mW, respectively.
이어,GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여, 공융금속 접합층을 형성하였다.
Subsequently, heat was applied so that the GaN light emitting device and the silicon substrate were joined by the first and second bonding metal layers to form a eutectic metal bonding layer.
<< 비교예2Comparative Example 2 >>
앞선 실시예들과 유사하게, 일정한 단차(S)를 갖는 GaN 발광소자(A3)의 에피택셜층에 제1 및 제2 반응층으로서 각각 Ni층과 SnAu층(제1 접합 금속층)을 형성하고, 실리콘 기판(B3)에 제1 및 제2 반응층으로서 동일하게 Ni층과 SnAu층(제2 접합 금속층)을 형성하였다. 다만, 제1 및 제2 접합 금속층 어디에도 Ti막을 도입하지 않았다.
Similar to the previous embodiments, a Ni layer and a SnAu layer (first junction metal layer) are formed on the epitaxial layer of the GaN light emitting device A3 having a constant step S as first and second reaction layers, respectively. The Ni layer and the SnAu layer (second junction metal layer) were formed in the silicon substrate B3 as the first and second reaction layers in the same manner. However, no Ti film was introduced in either of the first and second bonding metal layers.
이어,GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여, 공융금속 접합층을 형성하였다.
Subsequently, heat was applied so that the GaN light emitting device and the silicon substrate were joined by the first and second bonding metal layers to form a eutectic metal bonding layer.
도5a 내지 도5c는 각각 비교예2, 실시예2A 및 실시예2B에서 얻어진 공융금속 접합층의 단면을 촬영한 사진이다. 5A to 5C are photographs taken in cross section of the eutectic metal bonding layer obtained in Comparative Example 2, Example 2A and Example 2B, respectively.
도5a에 도시된 바와 같이, Ti막을 채용하지 않은 경우(비교예2)에는 큰 보이드가 형성된 것을 확인할 수 있다. 이러한 큰 보이드에 의해 접합강도는 크게 불량해지고 소자의 신뢰성을 크게 저하시키는 요인이 될 수 있다. As shown in Fig. 5A, when no Ti film is employed (Comparative Example 2), it can be seen that a large void is formed. Such large voids may greatly degrade the bonding strength and significantly reduce the reliability of the device.
반면에, Ti막이 50Å인 경우(실시예2A)에는, 도5b에 도시된 바와 같이, 극히 작은 보이드(V)만이 발견되었으며, Ti막이 300Å인 경우(실시예2B)에는, 도5c에 도시된 바와 같이, 어떠한 보이드도 발견되지 않았다. On the other hand, when the Ti film is 50 microseconds (Example 2A), as shown in FIG. 5B, only a very small void V is found, and when the Ti film is 300 microseconds (Example 2B), it is shown in FIG. 5C. As such, no voids were found.
이와 같이, 반응지연층인 Ti 막의 두께가 증가함에 따라 반응지연정도가 커지고, 더욱 높은 수준의 충진이 가능하다는 사실을 확인할 수 있었다. 다만, 반응지연이 지나치게 커지거나 반응 자체가 억제되는 경우를 피하기 위해서, 본딩메탈 시스템에 맞게 반응지연층의 두께를 조절할 수 있다. 이를 고려할 때에 1000Å를 초과하지 않는 것이 바람직하다. 한편, 반응지연의 효과를 위해서는 적어도 10Å의 두께를 갖는 것이 바람직하다.
As such, as the thickness of the Ti film, which is the reaction delay layer, increased, the degree of reaction delay increased, and it was confirmed that a higher level of filling was possible. However, in order to avoid a case in which the reaction delay is excessively large or the reaction itself is suppressed, the thickness of the reaction delay layer may be adjusted according to the bonding metal system. In view of this, it is preferable not to exceed 1000 mW. On the other hand, for the effect of the reaction delay, it is desirable to have a thickness of at least 10 kPa.
이하, 반응지연층을 이용하여 실시가능한 다양한 본딩메탈 시스템에 대한 예를 설명하기로 한다. 도6 내지 도9는 접합 금속층의 구조 및 구성 물질과 함께 그 결과로 얻어질 수 있는 공융금속 접합층의 구조가 예시되어 있다.
Hereinafter, examples of various bonding metal systems that can be implemented using the reaction delay layer will be described. 6-9 illustrate the structure of the bonding metal layer and the structure of the eutectic metal bonding layer that can be obtained as a result of the construction material.
우선, 도6을 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(112,122)이 형성된 일면을 갖는 제1 및 제2 기판(111,121)이 도시되어 있다. First, referring to FIG. 6, first and
상기 제1 접합 금속층(112)은 상기 제1 기판(111)의 일면에 형성된 제1 반응층(112a)과 상기 제1 반응층(112a) 상에 형성된 제2 반응층(112b)을 포함할 수 있다. 이와 유사하게, 상기 제2 접합 금속층(122)도 상기 제2 기판(121)의 일면에 형성된 제1 반응층(122a)과 상기 제1 반응층(122a) 상에 형성된 제2 반응층(122b)을 포함한다. 또한, 도1a에 도시된 형태와 달리, 반응지연층(115,125)은 상기 제1 및 제2 접합금속층(112,122) 모두에 형성되어 있다. The first
본 예에서, 상기 제2 반응층(112b,122b)이 Sn 또는 AuSn일 수 있다. 이 경우에 상기 제1 반응층(112a,122a)은 Ni일 수 있다. Ni 외에도, 상기 제1 반응층으로는 Pt, Au, Cu 또는 Co이 사용될 수 있다. 상기 반응지연층(115,125)은 모두 Ti 막일 수 있다. In this example, the second reaction layers 112b and 122b may be Sn or AuSn. In this case, the
이미 설명된 바와 같이, Ti인 반응지연층(115,125)은 본딩과정에서 이루어지는 반응과정을 지연시킴으로써 유동성을 충분히 확보할 수 있다. 그 결과, 원하는 수준의 충진율을 가지며 신뢰성이 우수한 본딩 시스템을 제공할 수 있다. As described above, the reaction delay layers 115 and 125, which are Ti, may sufficiently secure fluidity by delaying the reaction process performed in the bonding process. As a result, it is possible to provide a bonding system having a desired level of filling rate and excellent reliability.
도7a 내지 도7c는 도6에 예시된 제1 및 제2 접합 금속층을 이용하여 얻어질 수 있는 공융금속 접합층(EM) 구조를 예시하고 있다. 7A-7C illustrate a eutectic metal bonding layer (EM) structure that can be obtained using the first and second bonding metal layers illustrated in FIG.
도7a에 도시된 바와 같이, 중심영역에 NiSn 또는 NiSn/Sn/NiSn(또는 제1 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융금속을 포함한 혼합층(R11)이 형성되고, 상기 혼합층(R11) 주위에는 상기 반응지연층(115,125)의 잔류물로서 Ti층(115',125')이 위치한다. 잔류한 Ti층(115',125')은 다소 반응과정에서 변형된 형태(휘어지거나 부분적으로 단절된 상태)로 존재할 수 있다. 상기 Ti층(115',125')과 상기 제1 및 제2 기판(111,121) 사이에는 Ni층(112a',122a')이 잔류할 수 있다.As shown in FIG. 7A, a mixed layer R11 including a eutectic metal made of NiSn or NiSn / Sn / NiSn (or NiSnAu when the first reaction layer is AuSn) is formed in the center region, and the mixed layer R11 is formed. ) Ti layers 115 ′ and 125 ′ are positioned as residues of the reaction delay layers 115 and 125. The remaining Ti layers 115 'and 125' may be present in a somewhat deformed form (bent or partially disconnected) during the reaction.
다른 형태에서는, 도7b에 도시된 바와 같이, 중심영역에 NiSn 또는 NiSn/Sn/NiSn(또는 제1 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융금속을 포함한 제1 혼합층(R11)이 형성되고, 상기 제1 혼합층(R11) 주위에 Ti층(115',125')이 위치한다. 또한, 일측의 Ti층(115') 위에도 Sn이 확산되어 제2 혼합층(R12)인 NiSn 또는 NiAuSn을 형성할 수 있다. 본 형태의 본딩시스템에서도, 상기 제1 및 제2 기판(111,121)과의 계면에는 Ni층(112a',122a')이 여전히 잔류할 수 있다.In another embodiment, as shown in FIG. 7B, a first mixed layer R11 including a eutectic metal made of NiSn or NiSn / Sn / NiSn (or NiSnAu when the first reaction layer is AuSn) is formed in a central region. Ti layers 115 ′ and 125 ′ are positioned around the first mixed layer R11. In addition, Sn is also diffused on the Ti layer 115 'on one side to form NiSn or NiAuSn, which is the second mixed layer R12. In the bonding system of this embodiment, Ni layers 112a 'and 122a' may still remain at the interface with the first and
도7c에 도시된 바와 같이, 다른 형태의 공융금속 접합층(EM)에서 중심영역에 NiSn 또는 NiSn/Sn/NiSn(또는 제1 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융금속을 포함한 제1 혼합층(R11)이 형성될 수 있다. 상기 제1 혼합층(R11) 주위에 Ti층(115',125')이 위치하고, 그 외곽에는 앞선 예와 달리, Ni층이 거의 잔류하지 않고 모두 반응하여 NiSn 또는 NiAuSn인 제2 혼합층(R12,R12')을 제공할 수 있다. As shown in FIG. 7C, a first material including a eutectic metal made of NiSn or NiSn / Sn / NiSn (or NiSnAu when the first reaction layer is AuSn) is formed in a central region of another type of eutectic metal bonding layer EM. 1 The mixed layer R11 may be formed. Ti layers 115 ′ and 125 ′ are positioned around the first mixed layer R11, and unlike the previous example, the second mixed layers R12 and R12 that are NiSn or NiAuSn react with little Ni layers remaining, unlike the previous example. ') Can be provided.
이와 같이, 도6에 도시된 동일한 접합 금속층을 이용하더라도, 실제 적용되는 본딩공정에 따라 도7a 내지 도7c에 도시된 바와 같이 다양한 형태의 본딩 시스템인 공유금속 접합층(EM)을 가질 수 있다. 한편, 도7a 내지 도7c에 도시된 공유금속 접합층(EM)은 도시된 순서대로 확산과 함께 반응공정이 진행되는 일련의 과정으로 이해할 수도 있다.
As such, even when the same bonding metal layer shown in FIG. 6 is used, it may have a shared metal bonding layer (EM), which is a bonding system of various types, as shown in FIGS. 7A to 7C according to a bonding process that is actually applied. Meanwhile, the covalent metal bonding layer EM shown in FIGS. 7A to 7C may be understood as a series of processes in which a reaction process is performed with diffusion in the order shown.
다른 예에 따른 접합 금속층을 갖는 구조가 도8에 도시되어 있다. 도8을 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(212,222)이 형성된 일면을 갖는 제1 및 제2 기판(211,221)이 도시되어 있다. A structure having a joining metal layer according to another example is shown in FIG. Referring to FIG. 8, there are shown first and
상기 제1 접합 금속층(212)은 상기 제1 기판(211)의 일면에 형성된 제1 반응층(212a)과 상기 제1 반응층(212a) 상에 형성된 복층구조의 제2 반응층(212b,212c)을 포함할 수 있다. 이와 유사하게, 상기 제2 접합 금속층(222)도 상기 제2 기판(221)의 일면에 형성된 제1 반응층(222a)과 상기 제1 반응층(222a) 상에 형성된 복층구조의 제2 반응층(222b,222c)을 포함한다. The first
본 예에서, 상기 복층구조의 제2 반응층은 각각 순차적으로 적층된 Au층(212c,222c)과 Sn층(212b,222b)일 수 있다. In this example, the second reaction layer of the multilayer structure may be Au layers 212c and 222c and Sn layers 212b and 222b sequentially stacked, respectively.
본 예에 채용된 반응지연층(215,225)은 상기 제1 및 제2 접합금속층(212,222)에 모두 제공되며, 각각 상기 제1 반응층(212a,222a)과 Au층(212c,222c) 사이에 형성된다. Reaction delay layers 215 and 225 employed in this example are provided on both the first and second
상기 제1 반응층(212a,222a)은 Ni일 수 있다. Ni 외에도, 상기 제1 반응층(212a,222a)으로서 Pt, Au, Cu 또는 Co이 사용될 수 있다. 상기 반응지연층(215,225)은 모두 Ti 막으로 채용된다. 물론, 상기 반응지연층(215,225)으로는 Ti 외에도, W, Cr, Ta 및 그 조합일 수 있다. The
도9a 내지 도9d은 도8에 예시된 제1 및 제2 접합 금속층을 이용하여 얻어지는 공융금속 접합층(EM) 구조를 예시하고 있다. 9A-9D illustrate a eutectic metal bonding layer (EM) structure obtained using the first and second bonding metal layers illustrated in FIG. 8.
도9a에 도시된 바와 같이, 중심영역에 NiSnAu로 이루어진 공융금속을 포함한 혼합층(R21)이 형성되고, 상기 혼합층(R21) 주위에 Ti층(215',225')이 위치한다. 잔류한 Ti층(215',225')은 다소 반응과정에서 변형된 형태(휘어지거나 부분적으로 단절된 상태)로 존재할 수 있다. 상기 Ti층(215',225')과 상기 제1 및 제2 기판(211,221) 사이에는 Ni층(212a',222a')이 잔류할 수 있다.As shown in FIG. 9A, a mixed layer R21 including a eutectic metal made of NiSnAu is formed in a central region, and Ti layers 215 'and 225' are positioned around the mixed layer R21. The remaining Ti layers 215 'and 225' may be present in a somewhat deformed form (bent or partially disconnected) during the reaction.
다른 형태에서, 도9b에 도시된 바와 같이, 공융금속 접합층(EM)의 중심영역에 NiSnAu로 이루어진 공융금속을 포함한 제1 혼합층(R21)이 형성되고, 상기 제1 혼합층(R21) 주위에 Ti층(215',225')이 잔류한다. 또한, 잔류한 Ti층(215')의 일측에도 Sn이 확산되어 제2 혼합층(R22)인 NiSnAu를 형성할 수 있다. 본 형태의 본딩시스템에서도, 상기 제1 및 제2 기판(211,221)과의 계면에 Ni층(212a',222a')이 잔류할 수 있다.In another embodiment, as shown in FIG. 9B, a first mixed layer R21 including a eutectic metal made of NiSnAu is formed in the center region of the eutectic metal bonding layer EM, and Ti is formed around the first mixed layer R21.
도9c에 도시된 바와 같이, 다른 형태의 공융금속 접합층(EM)에서, 그 중심영역에 NiSnAu로 이루어진 공융금속을 포함한 제1 혼합층(R21)이 형성되고, 상기 제1 혼합층(R21) 주위에 Ti층(215',225')이 잔류하면서 잔류한 각 Ti층(215',225') 외곽에 NiSnAu인 제2 혼합층(R22,R22')이 형성될 수 있다. 또한, 본 형태의 공융금속 접합층(EM)에서도, 상기 제1 및 제2 기판(211,221)과의 계면에 Ni층(212a',222a')이 잔류할 수 있다. As shown in FIG. 9C, in another type of eutectic metal bonding layer EM, a first mixed layer R21 including a eutectic metal made of NiSnAu is formed in a central region thereof, and around the first mixed layer R21. The second mixed layers R22 and R22 ', which are NiSnAu, may be formed around the Ti layers 215' and 225 'which remain while the Ti layers 215' and 225 'remain. Also, in the eutectic metal bonding layer EM of the present embodiment, Ni layers 212a 'and 222a' may remain at the interface with the first and
또 다른 형태의 공융금속 접합층(EM)에서, 도9d에 도시된 바와 같이, 중심영역에 NiSnAu로 이루어진 공융금속을 포함한 제1 혼합층(R21)이 형성되고, 상기 제1 혼합층(R21) 주위에 Ti층(215',225')이 위치하면서 그 외곽에 Ni층이 거의 잔류하지 않은 모두 반응하여 NiSnAu인 제2 혼합층(R22,R22')을 제공할 수 있다. In another embodiment of the eutectic metal bonding layer EM, as shown in FIG. 9D, a first mixed layer R21 including a eutectic metal made of NiSnAu is formed in a central region, and around the first mixed layer R21. When the Ti layers 215 'and 225' are positioned, all of the Ni layers with little Ni residue remaining thereon may be reacted to provide second mixed layers R22 and R22 'that are NiSnAu.
이와 같이, 도8에 도시된 동일한 접합 금속층을 이용하더라도, 실제 적용되는 본딩공정에 따라 도9a 내지 도9d에 도시된 바와 같이 다양한 형태의 본딩 시스템인 공융금속 접합층(EM)을 가질 수 있다. 한편, 도9a 내지 도9d에 도시된 공융금속 접합층(EM)은 도시된 순서대로 확산과 함께 반응공정이 진행되는 일련의 과정으로 이해할 수도 있다. As such, even if the same bonding metal layer shown in FIG. 8 is used, it may have a eutectic metal bonding layer EM, which is a bonding system of various types, as shown in FIGS. 9A to 9D according to the bonding process applied in practice. Meanwhile, the eutectic metal bonding layer EM shown in FIGS. 9A to 9D may be understood as a series of processes in which a reaction process is performed with diffusion in the order shown.
본 예에서, 도8에서 설명된 제2 반응층의 구조와 달리, Au층과 Sn층이 적층순서가 반대로 변경될 수 있다. 이러한 변경이 있더라도, 도9a 내지 도9d에 도시된 공융금속 접합층(EM)과 유사한 형태의 금속 접합층을 가질 수 있다.
In this example, unlike the structure of the second reaction layer described in FIG. 8, the Au layer and the Sn layer may be reversed in the stacking order. Even with such a change, it may have a metal bonding layer similar in shape to the eutectic metal bonding layer EM shown in FIGS. 9A to 9D.
상술된 다양한 형태의 본딩 시스템은 반도체 발광소자와 같은 전자소자를 기판에 접합하는데 유익하게 사용될 수 있다. 일 예로서 상술된 공융 금속접합층을 이용한 반도체 발광소자의 제조방법은 도10a 내지 도10d에 도시되어 있다.
The various types of bonding systems described above can be advantageously used to bond electronic devices, such as semiconductor light emitting devices, to a substrate. As an example, a method of manufacturing a semiconductor light emitting device using the above-mentioned eutectic metal bonding layer is illustrated in FIGS. 10A to 10D.
도10a 내지 도10d는 본 발명의 다른 측면에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 공정 단면도이다.10A to 10D are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to another aspect of the present invention.
도10a를 참조하면, 성장용 기판(701) 상에 제1 도전형 반도체층(702), 활성층(703) 및 제2 도전형 반도체층(704)을 순차적으로 성장시켜 발광 적층체를 마련한다. Referring to FIG. 10A, a light emitting stack is prepared by sequentially growing a first
이러한 성장공정은 예컨대 MOCVD 또는 MBE 증착 공정을 이용할 수 있다. 상기 발광 적층체는 Ⅲ-Ⅴ족 반도체, 특히 3족 질화물 반도체(AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1))로 이루어질 수 있다. 질화물 반도체 결정을 성장하기 위한 기판(701)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2 또는 LiGaO2일 수 있다.
Such a growth process may use, for example, a MOCVD or MBE deposition process. The light emitting laminate is a group III-V semiconductor, in particular a group III nitride semiconductor (Al x Ga y In (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1)) It may be made of. The
이어, 도10b에 도시된 바와 같이, 상기 발광 적층체(특히, 제2 도전형 반도체층(704)) 상에 제1 접합 금속층(712)을 형성하고, 영구기판(721)의 접합면에 제2 접합 금속층(722)을 형성한다. Next, as shown in FIG. 10B, a first bonding metal layer 712 is formed on the light emitting stack (particularly, the second conductivity type semiconductor layer 704), and the first bonding metal layer 712 is formed on the bonding surface of the
상기 영구기판(721)은 도전성 기판일 수 있다. 예를 들어, 상기 영구 기판(721)은 Si 기판 또는 Si-Al 합금 기판일 수 있다. 상기 제1 및 제2 접합 금속층(712,722)은 각각 반응지연층(715,725)을 포함한다. 상기 제1 및 제2 접합 금속층(712,722)은 각각 서로 반응하여 공융 금속을 형성할 수 있는 제1 반응층(712a,722a)과 제2 반응층(712b,722b)을 포함하며, 상기 반응지연층(715,725)은 상기 제1 반응층(712a,722a)과 상기 제2 반응층(712b,722b) 사이에 위치한다. The
상기 제1 반응층(712a,722a)은 접합 대상물인 영구기판(721)과 발광 적층체에 접속하는 층으로서, Ni, Pt, Au, Cu 및 Co 중 적어도 하나의 금속을 포함할 수 있다. 상기 제2 반응층(712b,722b)은 Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. The
상기 반응지연층(715,725)은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 상기 반응지연층(715,725)은 10Å내지 1000Å의 두께를 가질 수 있다.
The reaction delay layers 715 and 725 may include a metal or an alloy selected from the group consisting of Ti, W, Cr, Ta, and combinations thereof. The reaction delay layers 715 and 725 may have a thickness of 10 kPa to 1000 kPa.
이어, 상기 제1 및 제2 접합 금속층(712,722)이 마주하도록 상기 영구 기판(721)을 상기 제2 도전형 반도체층(704) 상에 배치하고, 열을 가하여 상기 제1 및 제2 접합 금속층(712,722)이 용융시켜 원하는 공융금속 접합층(EM)을 형성한다. 용융된 제2 반응층(712b,722b)이 유동하여 상기 제1 반응층(712a,722a)과 반응하여 공융 금속을 형성하는 과정에서, 그 반응은 본 예에 채용된 반응지연층(715,725)에 의해 지연되어 충분한 유동시간이 확보될 수 있다. 그 결과, 전체 접합 영역에 걸쳐 높은 충진율(즉, 공융 금속 내의 보이드 발생 억제)을 얻을 수 있다. Subsequently, the
다음으로, 도10c에 도시된 바와 같이, 상기 제1 도전형 반도체층(702)으로부터 성장용 기판(701)을 분리시킬 수 있다. 이러한 분리공정은 상기 성장용 기판(701)과 제1 도전형 반도체층(702)의 계면에 레이저를 조사함으로써 수행될 수 있다.
Next, as shown in FIG. 10C, the
이어, 도 10d에 도시된 바와 같이, 성장용 기판(701)의 분리에 의해 노출된 제1 도전형 반도체층(702) 면에 제1 전극(707)을 형성한다. 필요에 따라 영구 기판(721)의 반대쪽 면에 본딩 전극을 더 형성할 수도 있다.
Next, as illustrated in FIG. 10D, the
이와 같이, 발광 적층체의 접합면 또는 영구 기판(715,725)의 접합면이 단차 또는 요철과 같은 구조인 경우에도 보이드 발생이 효과적으로 억제되어 견고한 공융금속 접합층(EM)을 형성할 수 있고, 접합 신뢰성을 크게 향상시킬 수 있다.
Thus, even when the bonding surface of the light emitting laminate or the bonding surfaces of the
이러한 반도체 발광소자 제조방법은 다양한 구조의 다른 반도체 발광소자에도 유용하게 적용될 수 있다. 도11a 및 도11b는 본 발명의 반도체 발광소자 제조방법을 이용하여 제조될 수 있는 반도체 발광소자의 일 예를 나타내는 평면도 및 측단면도이다.
The method of manufacturing a semiconductor light emitting device may be usefully applied to other semiconductor light emitting devices having various structures. 11A and 11B are a plan view and a side cross-sectional view showing an example of a semiconductor light emitting device that can be manufactured using the method of manufacturing a semiconductor light emitting device of the present invention.
도11a 및 도11b에 도시된 바와 같이, 상기 반도체 발광소자(800)는 영구기판인 도전성 기판(810), 제1 전극층(820), 절연층(830), 제2 전극층(840), 제2 도전형 반도체층(804), 활성층(803) 및 제1 도전형 반도체층(802)을 포함한다. 예를 들어, 상기 제1 도전형 반도체층(802)은 n형 질화물 반도체이고, 상기 제2 도전형 반도체층(804)은 p형 질화물 반도체일 수 있다. As shown in FIGS. 11A and 11B, the semiconductor
상기 제1 전극층(820)은 상기 도전성 기판(810) 상에 적층되어 구비되어 있다. 또한, 상기 절연층(830), 제2 전극층(840), 제2 도전형 반도체층(804) 및 활성층(803)을 관통하여 상기 제1 도전형 반도체층(802)의 일정 영역까지 연장된 콘택홀(880)이 형성된다. 상기 제1 전극층(820)의 일부는 도11b에 도시된 바와 같이 상기 콘택홀(880)을 통해서 상기 제1 도전형 반도체층(802)과 접촉한다. 이로써, 상기 도전성 기판(810)과 제1 도전형 반도체층(802)은 전기적으로 연결될 수 있다. The
이와 같이, 상기 제1 전극층(820)은 상기 콘택홀(880)을 통해 상기 도전성 기판(810)과 제1 도전형 반도체층(802)을 전기적으로 연결할 수 있다. As such, the
한편, 상기 제1 전극층(820)이 상기 도전성 기판(810) 및 제1 도전형 반도체층(802)을 제외한 다른 층과는 전기적으로 절연되도록, 상기 반도체 발광소자(800)는 절연층(830)을 구비한다. 상기 절연층(830)은 상기 제1 전극층(820)과 제2 전극층(840)의 사이뿐만 아니라 상기 콘택홀(880)에 의해 노출되는 상기 제2 전극층(840), 제2 도전형 반도체층(804) 및 활성층(803)과 상기 제1 전극층(820) 사이에도 위치할 수 있다.Meanwhile, the semiconductor
상기 제2 전극층(840)은 상기 제2 도전형 반도체층과 접속되도록 위치한다. 상기 제2 전극층(840)은 오믹콘택과 반사율을 고려하여 Ag, Al 및 Pt 중 어느 하나의 금속을 포함할 수 있다. 또한, 상기 제2 전극층(840)은 도11a에 도시된 바와 같이 외부로 노출된 영역(845)을 가지며, 그 노출 영역(845) 상에는 외부 전원을 전극패드(846)가 위치할 수 있다. 본 실시형태에서는, 상기 노출영역(815)과 상기 전극패드(846)가 각각 1개로 예시되었으나, 1개 이상으로 설치할 수 있다. The
도11b에 도시된 바와 같이, 상기 반도체 발광소자(800)는 상기 도전성 기판(810)과 상기 제1 전극층(820) 사이에 공용금속 접합층(EM)을 형성함으로써 얻어질 수 있다. 앞서 설명된 공용금속 접합층(EM)의 형성과정을 이용하여 발광 적층체를 상기 도전성 기판(810) 상에 접합시킬 수 있다. As shown in FIG. 11B, the semiconductor
즉, 상기 공융금속 접합층(EM)은 융융된 금속 또는 합금이 서로 반응하여 얻어진 공융금속일 수 있으며, Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하는 공융금속일 수 있다. That is, the eutectic metal bonding layer (EM) may be a eutectic metal obtained by reacting the molten metal or alloy with each other, and may include Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co, and combinations thereof. It may be a eutectic metal comprising a metal or alloy selected from the group consisting of.
또한, 상기 공융금속 접합층(EM)은 반응지연층(815)을 포함할 수 있다. 이러한 반응지연층(815)은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금일 수 있다. 상기 반응지연층(815)은 접합시에 공용금속이 형성되는 반응 과정을 지연시킬 수 있다. In addition, the eutectic metal bonding layer (EM) may include a reaction delay layer (815). The
최종 결과물에서, 상기 반응지연층(815)은 공융금속이 형성되는 반응과정에서 변형되므로, 완전한 층 구조가 아닐 수 있다. 예를 들어, 잔류한 반응지연층(815)은 불연속적이거나 균일하지 않은 두께를 갖는 형태로 존재할 수 있다.
In the final result, the
본 발명자는, 접합금속층에 반응지연층을 도입하여 반응과정을 지연시키는바안 외에도, 접합 금속층의 표면을 접합에 유리한 상태로 유지하는 방안도 제공한다. 구체적으로, 접합 금속층의 표면이 산화되지 않도록 산화방지막을 도입함으로써 원하지 않는 산화물에 의해 공융금속 접합층의 강도가 저하되는 것을 방지할 수 있다. 이러한 실시형태는 도12 내지 도15를 참조하여 설명하기로 한다.
The present invention provides a method of maintaining the surface of the bonding metal layer in an advantageous state for bonding, in addition to delaying the reaction process by introducing a reaction delay layer into the bonding metal layer. Specifically, by introducing an antioxidant film so that the surface of the bonding metal layer is not oxidized, the strength of the eutectic metal bonding layer can be prevented from being lowered by an unwanted oxide. This embodiment will be described with reference to FIGS. 12 to 15.
도12는 본 발명의 일 예(산화방지막)에 따른 금속 접합층 형성방법에 사용되는 공융 금속 접합층을 나타내는 단면도이다. 12 is a cross-sectional view showing a eutectic metal bonding layer used in the metal bonding layer forming method according to an example (antioxidation film) of the present invention.
도12를 참조하면, 각각 제1 및 제2 접합 금속층(112,122)이 형성된 일면을 갖는 제1 및 제2 기판(111,121)이 도시되어 있다. Referring to FIG. 12, first and
앞선 실시예(특히, 도6에 도시된 예)와 유사하게, 상기 제1 및 제 접합 금속층(112,122)은 각각 상기 제1 및 제2 기판(111,112)의 일면에 형성된 제1 반응층(112a,122a)과, 상기 제1 반응층(112a,122a) 상에 형성된 제2 반응층(112b,122b)을 포함할 수 있다. 본 예에서, 상기 제2 반응층(112b,122b)이 Sn 또는 AuSn일 수 있다. 이 경우에 상기 제1 반응층(112a,122a)은 Ni일 수 있다. Ni 외에도, 상기 제1 반응층(112a,122a)으로는 Pt, Au, Cu 또는 Co일 수 있다. Similar to the previous embodiment (especially, the example shown in FIG. 6), the first and second
또한, 상기 제1 및 제 접합 금속층(112,122)은 그 접합면에 형성된 산화방지막(118,128)을 포함할 수 있다. 본 예에서, 상기 산화방지막(118,128)은 캡층으로서 상기 제2 반응층(112b,122b) 상에 형성될 수 있다. In addition, the first and the first
상기 산화방지막(118,128)은 접합 전 또는 접합과정에서, 그 하부에 위치하는 해당 접합금속층의 물질과는 다른 물질로서, 그 접합금속층 물질이 산화되는 것을 방지하기 위해서 도입된다. 본 예에서, 상기 산화방지막(118,128)은 상기 제2 반응층(112b,122b)의 물질보다 산화 반응성이 낮은 물질일 수 있다. 예를 들어, 상기 산화방지막(118,128)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 산화방지막(118,128)은 Pd, Pt 및 그 조합일 수 있다. The anti-oxidation layers 118 and 128 are different from those of the corresponding metal layer located below or during the bonding process, and are introduced to prevent the metal layer material from being oxidized. In this example, the anti-oxidation layers 118 and 128 may be a material having a lower oxidation reactivity than the material of the second reaction layers 112b and 122b. For example, the antioxidant layers 118 and 128 may be selected from the group consisting of Pd, Pt, Ru, Rh, Ag, Os, Ir, Au, and combinations thereof. Preferably, the antioxidant layers 118 and 128 may be Pd, Pt, or a combination thereof.
이에 한정되지는 않으나, 상기 산화방지막(118,128)은 접합되는 면에 위치하므로, 접합 금속층 간의 반응을 실질적으로 방해하지 않도록 적절한 두께를 가질 수 있다. Although not limited thereto, the anti-oxidation layers 118 and 128 may be positioned on the surface to be bonded, and may have an appropriate thickness so as not to substantially prevent a reaction between the bonding metal layers.
예를 들어, 상기 산화방지막(118,128)의 두께(t)는 100Å이하일 수 있다. 또한, 상기 산화방지 효과를 충분히 얻기 위해서, 산화방지막(118,128)의 두께(t)는 5Å이상, 바람직하게 10Å이상일 수 있다.
For example, the thickness t of the
도13a 및 도13b는 도12에 예시된 제1 및 제2 접합 금속층(112,122)을 이용하여 얻어질 수 있는 공융금속 접합층(EM) 구조를 예시하고 있다. 13A and 13B illustrate a eutectic metal bonding layer (EM) structure that can be obtained using the first and second
도13a에 도시된 바와 같이, 중심영역에 NiSn 또는 NiSn/Sn/NiSn(또는 제1 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융금속을 포함한 혼합층(R31)이 형성될 수 있다. 상기 산화방지막(118,128)은 상대적으로 얇은 두께로 도입되므로, 층으로 잔류하지 않고 혼합층(R31) 내에 분포될 수 있다. 상기 혼합층(R31)과 상기 제1 및 제2 기판(111,121) 사이에는 Ni층(112a',122a')이 잔류할 수 있다.As shown in FIG. 13A, a mixed layer R31 including a eutectic metal made of NiSn or NiSn / Sn / NiSn (or NiSnAu when the first reaction layer is AuSn) may be formed. Since the
도13b에 도시된 바와 같이, 다른 형태의 공유금속 접합층(EM)에서, NiSn(또는 제1 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융 금속을 포함한 혼합층(R31)으로 이루어질 수 있다. 상기 혼합층(R11) 주위에는 앞선 예와 달리, Ni층이 거의 잔류하지 않고 모두 반응하여 NiSn 또는 NiAuSn으로 제공될 수 있다. As shown in FIG. 13B, in another type of covalent metal bonding layer EM, a mixed layer R31 including a eutectic metal made of NiSn (or NiSnAu when the first reaction layer is AuSn) may be formed. Unlike the previous example, the mixed layer R11 may be provided as NiSn or NiAuSn by reacting with little remaining Ni layer.
이와 같이, 도12에 도시된 동일한 접합 금속층을 이용하더라도, 실제 적용되는 본딩공정에 따라 도13a 및 도13b에 도시된 바와 같이 다양한 형태의 본딩 시스템인 공유금속 접합층(EM)을 가질 수 있다. 한편, 도13a 및 도13b에 도시된 공융 금속 접합층은 도시된 순서대로 확산과 함께 반응공정이 진행되는 일련의 과정으로 이해할 수도 있다.
As such, even if the same bonding metal layer shown in FIG. 12 is used, it may have a shared metal bonding layer EM, which is a bonding system of various types, as shown in FIGS. 13A and 13B according to the bonding process applied in practice. Meanwhile, the eutectic metal bonding layer shown in FIGS. 13A and 13B may be understood as a series of processes in which a reaction process is performed with diffusion in the order shown.
산화방지막을 채용한 다른 예로서, 도14에 도시된 접합 금속층을 참조하여 설명하기로 한다. As another example of employing the antioxidant film, a description will be given with reference to the bonding metal layer shown in FIG.
도14를 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(312,322)이 형성된 일면을 갖는 제1 및 제2 기판(311,321)이 도시되어 있다. Referring to FIG. 14, there are shown first and
상기 제1 접합 금속층(312)은 상기 제1 기판(311)의 일면에 형성된 반응층(312a)을 포함할 수 있다. 이와 달리, 상기 제2 접합 금속층(322)은 상기 제2 기판(321)의 일면에 형성된 제1 반응층(322a)과 상기 제1 반응층(322a) 상에 형성된 제2 반응층(322b)을 포함할 수 있다. 본 예에서, 상기 반응층(312a)과 상기 제1 반응층(322a)은 Ni일 수 있다. Ni 외에도, Pt, Au, Cu 또는 Co일 수 있다. 상기 제2 반응층(322b)은 Sn일 수 있다. The first bonding metal layer 312 may include a
상기 제1 접합 금속층(312)의 표면 상에는 제1 산화방지막(318)이 형성되고, 상기 제2 접합 금속층(322)의 표면 상에는 제2 산화방지막(328)이 형성될 수 있다. 캡층으로서 제1 및 제2 산화방지막(318,328)은 제1 및 제2 접합 금속층(312,322)이 산화되는 것을 방지하기 위해서 채용될 수 있다. A
상기 제1 산화방지막(318)은 상기 반응층(312a)의 물질보다 산화 반응성이 낮은 물질일 수 있으며, 상기 제2 산화방지막(328)은 상기 제2 반응층(322b)의 물질보다 산화 반응성이 낮은 물질일 수 있다. 상기 제1 및 제2 산화방지막(318,328)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 제1 및 제2 산화방지막(318,328)은 Pd, Pt 및 그 조합일 수 있다. 상기 제1 및 제2 산화방지막(318,328)은 서로 동일한 물질일 수 있다. The
이에 한정되지는 않으나, 상기 제1 및 제2 산화방지막(318,328)은 접합 금속층 간의 반응을 실질적으로 방해하지 않으면서 충분한 효과를 얻기 위한 두께를 가질 수 있다. 예를 들어, 상기 제1 및 제2 산화방지막(318,328)는 10∼100Å 범위의 두께일 수 있다. 앞선 실시예에서, 상기 산화방지막이 양측의 접합금속층의 표면 모두에 형성된 예를 도시하였으나, 양측 접합 금속층 중 어느 한 면에만 형성되어도 표면 산화를 방지한 효과를 기대할 수 있다.
Although not limited thereto, the first and second
도15a 및 도15b는 도14에 예시된 제1 및 제2 접합 금속층(312,322)을 이용하여 얻어지는 공융금속 접합층(EM) 구조를 예시하고 있다. 15A and 15B illustrate a eutectic metal bonding layer (EM) structure obtained using the first and second bonding metal layers 312 and 322 illustrated in FIG.
도15a에 도시된 공융금속 접합층(EM)은 반응결과물인 NiSn 또는 NiSn/Sn/NiSn(또는 제2 반응층이 AuSn인 경우에는, NiSnAu)으로 이루어진 공융금속을 포함한 혼합층(R31)이 형성될 수 있다. 상기 혼합층(R31)과 상기 제1 및 제2 기판(311,321) 사이에 각각 잔류한 Ni층이 존재할 수 있다. 상기 산화방지막(318,328)은 상대적으로 얇은 두께로 도입되므로, 층으로 잔류하지 않고 혼합층(R31) 내에 분포될 수 있다. In the eutectic metal bonding layer EM shown in FIG. 15A, a mixed layer R31 including a eutectic metal made of NiSn or NiSn / Sn / NiSn (or NiSnAu when the second reaction layer is AuSn) is formed. Can be. Ni layers remaining between the mixed layer R31 and the first and
도11b에 도시된 공융금속 접합층(EM)은 거의 상기 혼합층(R31)만으로 형성될 수 있다. 즉, 상기 혼합층(R31) 주위에는 반응하지 않은 Ni층이 거의 잔류하지 않은 점에서 도11a에 도시된 공융금속 접합층(EM) 구조와는 차이가 있다.
The eutectic metal bonding layer EM shown in FIG. 11B may be formed almost exclusively of the mixed layer R31. That is, there is a difference from the eutectic metal bonding layer (EM) structure shown in Fig. 11A in that an almost unreacted Ni layer remains around the mixed layer R31.
상술된 예와 달리, 필요에 따라 접합 금속층은 산화방지막과 함께 반응지연층을 함께 구비할 수 있다. 이러한 예는 도16 및 도18에 도시되어 있다.
Unlike the above-described example, if necessary, the bonding metal layer may include a reaction delay layer together with the antioxidant film. This example is shown in FIGS. 16 and 18.
도16을 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(312,322)이 형성된 일면을 갖는 제1 및 제2 기판(311,321)이 도시되어 있다. Referring to FIG. 16, there are shown first and
상기 제1 접합 금속층(312)은 상기 제1 기판(311)의 일면에 형성된 반응층(312a)을 포함할 수 있다. 이와 달리, 상기 제2 접합 금속층(322)은 상기 제2 기판(321)의 일면에 형성된 제1 반응층(322a)과 상기 제1 반응층(322a) 상에 형성된 제2 반응층(322b)을 포함할 수 있다. 본 예에서, 상기 반응층(312a)과 상기 제1 반응층(322a)은 Ni일 수 있다. Ni 외에도, Pt, Au, Cu 또는 Co일 수 있다. 상기 제2 반응층(322b)은 Sn일 수 있다. The first bonding metal layer 312 may include a
상기 제1 접합 금속층(312)의 표면 상에는 제1 산화방지막(318)이 형성되고, 상기 제2 접합 금속층(322)의 표면 상에는 제2 산화방지막(328)이 형성될 수 있다. 캡층으로서 제1 및 제2 산화방지막(318,328)은 제1 및 제2 접합 금속층(312,322)이 산화되는 것을 방지하기 위해서 채용될 수 있다. A
상기 제1 산화방지막(318)은 상기 반응층(312a)의 물질보다 산화 반응성이 낮은 물질일 수 있으며, 상기 제2 산화방지막(328)은 상기 제2 반응층(322b)의 물질보다 산화 반응성이 낮은 물질일 수 있다. 상기 제1 및 제2 산화방지막(318,328)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 제1 및 제2 산화방지막(318,328)은 Pd, Pt 및 그 조합일 수 있다. 상기 제1 및 제2 산화방지막(318,328)은 서로 동일한 물질일 수 있다. The
앞선 예와 달리, 본 예에서는, 상기 제2 접합금속층(322)은 반응지연층(325)을 더 포함할 수 있다. 상기 반응지연층(325)은 상기 제1 반응층(322a)과 상기 제2 반응층(322c) 사이에 형성될 수 있다. 상기 반응지연층(325)은 Ti일 수 있으며, 이에 한정되지 않고 Ti 외에도, W, Cr, Ta 및 그 조합일 수 있다.
Unlike the previous example, in the present example, the second junction metal layer 322 may further include a
도17a 및 도17b는 도16에 예시된 제1 및 제2 접합 금속층을 이용하여 얻어지는 공융금속 접합층(EM) 구조를 예시하고 있다. 17A and 17B illustrate a eutectic metal bonding layer (EM) structure obtained using the first and second bonding metal layers illustrated in FIG.
도17a에 도시된 바와 같이, 반응지연층인 Ti층(325')의 주위에 혼합층(R31,R32)이 형성될 수 있다. 상기 혼합층(R31,R32)은 상기 산화방지막(318,328) 원소(예, Pt 또는 Pd)가 미량으로 함유된 NiSn일 수 있다. 상기 혼합층(R31,R32) 주위에는 Ni층(312a',322a')이 잔류할 수 있다.As shown in FIG. 17A, mixed layers R31 and R32 may be formed around the
다른 형태에서, 도17b에 도시된 바와 같이, 반응지연층인 Ti층(325')의 주위에 혼합층(R31,R32)이 형성될 수 있다. 상기 혼합층(R31,R32)은 상기 산화방지막(318,328) 원소(예, Pt 또는 Pd)가 미량으로 함유된 NiSn일 수 있다. 그 외곽에 Ni층은 거의 모두 반응하여 거의 잔류하지 않은 점에서 도17a에 도시된 공융금속 접합층(EM) 구조와는 차이가 있다. In another embodiment, as illustrated in FIG. 17B, mixed layers R31 and R32 may be formed around the
이와 같이, 도16에 도시된 동일한 접합 금속층을 이용하더라도, 실제 적용되는 접합 공정에 따라 도17a 및 도17b에 도시된 바와 같이 다양한 형태의 본딩 시스템인 공융금속 접합층(EM)을 가질 수 있다. 한편, 도17a 및 도17b에 도시된 공융 접합 금속층은 그 순서대로 확산과 함께 반응공정이 진행되는 일련의 과정으로 이해할 수도 있다.
As such, even if the same bonding metal layer shown in FIG. 16 is used, it may have a eutectic metal bonding layer EM, which is a bonding system of various types, as shown in FIGS. 17A and 17B according to the bonding process applied in practice. Meanwhile, the eutectic junction metal layer shown in FIGS. 17A and 17B may be understood as a series of processes in which the reaction process proceeds with diffusion.
도18을 참조하면, 접합 대상물로서, 각각 제1 및 제2 접합 금속층(412,422)이 형성된 일면을 갖는 제1 및 제2 기판(411,421)이 도시되어 있다. Referring to FIG. 18, first and
본 실시예에서는, 앞선 예(도16)와 달리, 양 접합 대상물에 형성된 접합 금속층이 대칭구조를 갖는다. 즉, 상기 제1 접합 금속층(412)은 상기 제1 기판(411)의 일면에 형성된 제1 반응층(412a)과 상기 제1 반응층(412a) 상에 형성된 제2 반응층(412b)과, 상기 제2 반응층(412b) 상에 형성된 산화방지막(418)을 포함한다. In the present embodiment, unlike the previous example (Fig. 16), the joining metal layers formed on both joining objects have a symmetrical structure. That is, the first junction metal layer 412 may include a
이와 유사하게, 상기 제2 접합 금속층(422)은 상기 제2 기판(421)의 일면에 형성된 제1 반응층(422a)과 상기 제1 반응층(422a) 상에 형성된 제2 반응층(422b)과, 상기 제2 반응층(422b) 상에 형성된 산화방지막층(428)을 포함한다. Similarly, the second bonding metal layer 422 may include a first reaction layer 422a formed on one surface of the
본 예에서, 상기 제1 반응층(412a,422a)은 Ni일 수 있다. Ni 외에도, 상기 제1 반응층(412a,422a)으로서 Pt, Au, Cu 또는 Co이 사용될 수 있다. 상기 제2 반응층(412b,422b)은 Sn일 수 있다. In this example, the
상기 산화방지막(418,428)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 산화방지막(418,428)은 Pd, Pt 및 그 조합일 수 있다. The
또한, 상기 반응지연층(415,425)은 제1 및 제2 접합 금속층(412,422)에 모두 적용된다. 상기 반응지연층(415,425)은 Ti일 수 있으며, 필요에 따라 Ti 외에도, W, Cr, Ta 및 그 조합이 사용될 수 있다.
In addition, the reaction delay layers 415 and 425 are applied to both the first and second bonding metal layers 412 and 422. The reaction delay layers 415 and 425 may be Ti, and in addition to Ti, W, Cr, Ta, and combinations thereof may be used as necessary.
도19a 내지 도19c는 도18에 예시된 제1 및 제2 접합 금속층(412,422)을 이용하여 얻어지는 공융금속 접합층(EM) 구조를 예시하고 있다. 19A-19C illustrate a eutectic metal bonding layer (EM) structure obtained using the first and second bonding metal layers 412, 422 illustrated in FIG. 18.
도19a에 도시된 바와 같이, 중심영역에 혼합층(R41)이 형성된다. 여기서, 상기 혼합층(R41)은 산화방지막(412b,422b)의 원소(예, Pt 또는 Pd)가 미량으로 함유된 NiSn일 수 있다. 상기 혼합층(R41) 주위에 Ti층(415',425')이 잔류한다. 앞서 설명한 바와 같이, 잔류한 Ti층(415',425')은 다소 반응과정에서 변형된 형태(휘어지거나 부분적으로 단절된 상태)로 존재할 수 있다. 상기 Ti층(415',425')과 상기 제1 및 제2 기판(411,421) 사이에는 Ni층(412a',422a')이 잔류할 수 있다.As shown in Fig. 19A, a mixed layer R41 is formed in the center region. Here, the mixed layer R41 may be NiSn containing a small amount of elements (eg, Pt or Pd) of the antioxidant layers 412b and 422b. Ti layers 415 'and 425' remain around the mixed layer R41. As described above, the remaining Ti layers 415 ', 425' may be present in a somewhat deformed form (bent or partially disconnected) during the reaction. Ni layers 412a 'and 422a' may remain between the Ti layers 415 'and 425' and the first and
다른 형태에서, 도19b에 도시된 바와 같이, 산화방지막(412b,422b)의 원소(예, Pt 또는 Pd)가 미량으로 함유된 NiSn으로 이루어진 공융금속을 포함한 제1 혼합층(R41)이 형성될 수 있다. 상기 제1 혼합층(R41) 주위에 잔류한 Ti층(415',425')이 위치한다. 또한, 일측의 Ti층(415') 위에도 Sn이 확산되어 제2 혼합층(R42)인 NiSn을 형성할 수 있다. 본 공용 접합 금속층(EM)에서도, 상기 제1 및 제2 기판(411,421)과의 계면에 Ni층(412a',422a')이 잔류할 수 있다.In another embodiment, as shown in FIG. 19B, a first mixed layer R41 including a eutectic metal made of NiSn containing a small amount of elements (eg, Pt or Pd) of the antioxidant films 412b and 422b may be formed. have. Ti layers 415 'and 425' remaining around the first mixed layer R41 are positioned. Sn may also be diffused on the
다른 형태의 본딩시스템에서, 도19c에 도시된 바와 같이, 산화방지막(412b,422b)의 원소(예, Pt 또는 Pd)가 미량으로 함유된 NiSn으로 이루어진 공융금속을 포함한 제1 혼합층(R41)이 형성될 수 있다. 상기 제1 혼합층(R41) 주위에 잔류한 Ti층(415',425')이 위치하며, 각 Ti층(415',425') 외곽에 Pt 또는 Pd가 함유된 NiSn인 제2 혼합층(R42,R42')이 형성될 수 있다. 본 공용 접합 금속층(EM)에서는 각각 제2 혼합층(R42,R42')의 외곽에는 Ni층이 거의 잔류하지 않을 수 있다. In another type of bonding system, as shown in Fig. 19C, the first mixed layer R41 including a eutectic metal made of NiSn containing a small amount of elements (eg, Pt or Pd) of the antioxidant films 412b and 422b is Can be formed. Ti layers 415 'and 425' remaining around the first mixed layer R41 are positioned, and a second mixed layer R42, which is NiSn containing Pt or Pd around the Ti layers 415 'and 425', R 42 ′) may be formed. In the common bonding metal layer EM, the Ni layer may hardly remain around the second mixed layers R42 and R42 ', respectively.
이와 같이, 도18에 도시된 동일한 접합 금속층을 이용하더라도, 실제 적용되는 본딩공정에 따라 도19a 내지 도19c에 도시된 바와 같이 다양한 형태의 본딩 시스템인 공융금속 접합층(EM)을 가질 수 있다. 한편, 도19a 내지 도19c에 도시된 공융 접합 금속은 도시된 순서대로 확산과 함께 반응공정이 진행되는 일련의 과정으로 이해할 수도 있다.
As such, even if the same bonding metal layer shown in FIG. 18 is used, it may have a eutectic metal bonding layer EM, which is a bonding system of various types, as shown in FIGS. 19A to 19C according to the bonding process applied in practice. Meanwhile, the eutectic bonded metals shown in FIGS. 19A to 19C may be understood as a series of processes in which a reaction process is performed with diffusion in the order shown.
상술된 다양한 형태의 본딩 시스템은 반도체 발광소자와 같은 전자소자를 기판에 접합하는데 유익하게 사용될 수 있다. 일 예로서 상술된 공융 금속접합층을 이용한 반도체 발광소자의 제조방법은 도20a 내지 도20d에 도시되어 있다.
The various types of bonding systems described above can be advantageously used to bond electronic devices, such as semiconductor light emitting devices, to a substrate. As an example, a method of manufacturing a semiconductor light emitting device using the above-described eutectic metal bonding layer is illustrated in FIGS. 20A to 20D.
도20a 내지 도20d는 본 발명의 다른 측면에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 공정 단면도이다. 본 실시형태는 도10a 내지 도10d에서 도시된 형태와 유사하며, 동일한 도면 부호는 대응되는 요소로 이해될 수 있다.
20A to 20D are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to another aspect of the present invention. This embodiment is similar to the form shown in Figs. 10A to 10D, and the same reference numerals can be understood as corresponding elements.
도20a를 참조하면, 도10a에 도시된 형태와 유사하게, 성장용 기판(701) 상에 제1 도전형 반도체층(702), 활성층(703) 및 제2 도전형 반도체층(704)을 순차적으로 성장시켜 발광 적층체를 마련한다. Referring to FIG. 20A, similarly to the form shown in FIG. 10A, the first
이어, 도20b에 도시된 바와 같이, 상기 발광 적층체(특히, 제2 도전형 반도체층(704)) 상에 제1 접합 금속층(712)을 형성하고, 영구기판(721)의 접합면에 제2 접합 금속층(722)을 형성한다. Next, as shown in FIG. 20B, a first bonding metal layer 712 is formed on the light emitting stack (particularly, the second conductivity type semiconductor layer 704), and the first bonding metal layer 712 is formed on the bonding surface of the
상기 제1 및 제2 접합 금속층(712,722)은 각각 서로 반응하여 공융 금속을 형성할 수 있는 제1 반응층(712a,722a)과 제2 반응층(712b,722b)을 포함한다. 상기 제1 반응층(712a,722a)과 상기 제2 반응층(712b,722b) 사이에는 반응지연층(715,725)이 배치된다. The first and second
상기 제1 반응층(712a,722a)은 접합 대상물인 영구기판(721)과 발광 적층체에 접속하는 층으로서, Ni, Pt, Au, Cu 및 Co 중 적어도 하나의 금속을 포함할 수 있다. 상기 제2 반응층(712b,722b)은 Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 상기 반응지연층(715,725)은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. The
추가적으로, 본 실시형태에서는 상기 제1 및 제2 접합 금속층(712,722)의 표면에는 캡층으로서 각각 산화방지막(718,728)이 배치된다. 상기 산화방지막(718,728)은 그 표면으로 제공되는 제1 반응층(712a,722a)의 물질보다 산화 반응성이 낮은 물질일 수 있다. 예를 들어, 상기 산화방지막(718,728)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 산화방지막(718,728)은 Pd, Pt 및 그 조합일 수 있다.In addition, in the present embodiment,
이에 한정되지는 않으나, 상기 산화방지막(718,728)은 접합 금속층 간의 반응을 실질적으로 방해하지 않으면서 충분한 효과를 얻기 위한 두께를 가질 수 있다. 예를 들어, 상기 산화방지막(718,728)는 10∼100Å 범위의 두께일 수 있다.
Although not limited thereto, the
다음으로, 상기 제1 및 제2 접합 금속층(712,722)이 마주하도록 상기 영구 기판(721)을 상기 제2 도전형 반도체층(704) 상에 배치하고, 열을 가하여 상기 제1 및 제2 접합 금속층(712,722)이 용융시켜 원하는 공융금속 접합층(EM)을 형성한다. Next, the
접속 전 또는 접속과정에서 제1 및 제2 접합금속층(712,722)의 표면에서 산화막이 발생되는 것을 억제함으로써 접합강도를 얻기 위해 유리한 접합 계면 상태를 얻을 수 있다. 또한, 상기 반응지연층(715,725)은 상기 제1 반응층(712a,722a)과 제2 반응층(712b,722b)의 반응을 지연시켜 전체 접합 영역에 걸쳐 높은 충진율을 보장할 수 있다. By suppressing generation of oxide films on the surfaces of the first and second
다음으로, 도20c에 도시된 바와 같이, 상기 제1 도전형 반도체층(702)으로부터 성장용 기판(701)을 분리시킬 수 있다. 이러한 분리공정은 상기 성장용 기판(701)과 제1 도전형 반도체층(702)의 계면에 레이저를 조사함으로써 수행될 수 있다.Next, as shown in FIG. 20C, the
이어, 도 20d에 도시된 바와 같이, 성장용 기판(701)의 분리에 의해 노출된 제1 도전형 반도체층(702) 면에 제1 전극(707)을 형성한다. 필요에 따라 영구 기판(721)의 반대쪽 면에 본딩 전극을 더 형성할 수도 있다.
Next, as shown in FIG. 20D, the
이와 같이, 접합될 표면에 산화물 발생을 방지하고, 반응속도를 지연시켜 보이드 발생을 억제함으로써, 견고한 공융금속 접합층(EM)을 형성할 수 있고, 접합 신뢰성을 크게 향상시킬 수 있다.
In this way, by preventing the generation of oxides on the surface to be bonded and delaying the reaction rate to suppress the generation of voids, a solid eutectic metal bonding layer EM can be formed, and the bonding reliability can be greatly improved.
이러한 반도체 발광소자 제조방법은 다양한 다른 구조의 반도체 발광소자에 유용하게 적용될 수 있다. 도21a 내지 도21d에는 다른 반도체 발광소자에 적용되는 방법의 다른 예가 도시되어 있다.
The method of manufacturing a semiconductor light emitting device may be usefully applied to semiconductor light emitting devices having various other structures. 21A to 21D show another example of a method applied to another semiconductor light emitting device.
도21a를 참조하면, 도20a에 도시된 반도체 발광소자와 다른 구조를 갖는 반도체 발광소자가 도시되어 있다. 21A, a semiconductor light emitting device having a structure different from that of the semiconductor light emitting device shown in FIG. 20A is shown.
도21a에 도시된 반도체 발광소자(910)는 기판(901)과 상기 기판(901) 상에 배치된 발광 적층체를 포함한다. 상기 발광 적층체는 제1 도전형 반도체층(902), 활성층(903) 및 제2 도전형 반도체층(904)을 포함할 수 있다. The semiconductor
상기 기판(901)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(901)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 기판(901)의 표면은 반구형인 요철 구조(P)를 포함할 수 있다. 상기 요철 구조(P)의 형상은 이에 한정되지 않으며, 다른 다면체 구조나 불규칙한 형상의 요철을 가질 수 있다. The
상기 제1 도전형 반도체층(902)은 n형 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(902)은 n형 GaN일 수 있다. 상기 활성층(903)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예를 들어, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 물론, 상기 활성층(903)은 단일 양자우물(SQW) 구조일 수도 있다. 상기 제2 도전형 반도체층(904)은 p형 AlxInyGa1 -x- yN을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(904)은 p형 AlGaN/GaN일 수 있다.
Nitride satisfying the first conductive
본 실시예에 채용된 반도체 적층체는, 도21a에 도시된 바와 같이, 상기 제1 도전형 반도체층(102)이 노출된 영역을 가지며, 상기 노출된 영역에는 상기 제1 콘택 전극(905)이 배치될 수 있다. 상기 제2 도전형 반도체층(904) 상면에는 제2 콘택 전극(906)이 배치될 수 있다. 상기 제1 및 제2 콘택 전극(905,906)은 이에 한정되지 않으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 예를 들어, 상기 제1 콘택 전극(905)은 Cr/Au을 포함할 수 있으며, 상기 제2 콘택 전극(906)은 Ag을 포함할 수 있다.As shown in FIG. 21A, the semiconductor laminate employed in this embodiment has a region where the first conductivity-type semiconductor layer 102 is exposed, and the first contact electrode 905 is disposed in the exposed region. Can be deployed. The
상기 반도체 발광소자(910)는 상기 발광 적층체 상에 배치된 절연층(907)을 포함할 수 있다. 상기 절연층(907)은 SiO2 또는 SiN일 수 있다. 상기 절연층(907)은 상기 제1 콘택 전극(905)의 일부 영역에 연결된 제1 개구(H1)와 상기 제2 콘택전극(906)의 일부 영역에 연결된 제2 개구(H2)를 가질 수 있다. 필요에 따라, 상기 제1 및 제2 개구(H1,H2)는 각각 복수로 구비될 수 있다. 상기 복수의 제1 및 제2 개구(H1,H2)는 일정한 간격을 따라 배열될 수 있다. The semiconductor
제1 및 제2 본딩 전극(BM1,BM2)은 각각 상기 절연층(907) 상에 서로 분리되도록 배치될 수 있다. 상기 제1 본딩 전극(BM1)은 상기 제1 개구(H1)를 통하여 상기 제1 콘택 전극(905)에 전기적으로 접속될 수 있다. 상기 제2 본딩 전극(BM2)은 상기 제2 개구(H2)를 통하여 상기 제2 콘택 전극(906)에 전기적으로 접속될 수 있다. First and second bonding electrodes BM1 and BM2 may be disposed on the insulating layer 907 so as to be separated from each other. The first bonding electrode BM1 may be electrically connected to the first contact electrode 905 through the first opening H1. The second bonding electrode BM2 may be electrically connected to the
상기 본딩 전극(BM1,BM2)은 서로 반응하여 공융 금속을 형성할 수 있는 제1 반응층(912a)과 제2 반응층(912b)을 포함하는 제1 접합 금속층(912)을 포함한다. 상기 제1 반응층(912a)과 상기 제2 반응층(912b) 사이에는 반응지연층(915)이 배치된다. The bonding electrodes BM1 and BM2 include a first
상기 제1 반응층(912a)은 발광 적층체에 접속하는 층으로서, Ni, Pt, Au, Cu 및 Co 중 적어도 하나의 금속을 포함할 수 있다. 상기 제2 반응층(912b)은 Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 상기 반응지연층(915)은 Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. The
추가적으로, 본 실시형태에서는 상기 제1 접합 금속층(912)의 표면에는 캡층으로서 각각 산화방지막(918)이 배치된다. 상기 산화방지막(918)은 그 표면으로 제공되는 제1 반응층(912a)의 물질보다 산화 반응성이 낮은 물질일 수 있다. 예를 들어, 상기 산화방지막(918)은 Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹에서 선택될 수 있다. 바람직하게, 상기 산화방지막(918)은 Pd, Pt 및 그 조합일 수 있다.In addition, in the present embodiment, an
이에 한정되지는 않으나, 상기 산화방지막(918)은 접합 금속층 간의 반응을 실질적으로 방해하지 않으면서 충분한 효과를 얻기 위한 두께를 가질 수 있다. 예를 들어, 상기 산화방지막(918)는 10∼100Å 범위의 두께일 수 있다.
Although not limited thereto, the
도21b을 참조하면, 상기 반도체 발광소자(910)의 패키지 기판으로 제공될 수 있는 영구 기판(921)이 마련되어 있다. 상기 영구 기판(921)은 제1 및 제2 전극(926a,926b)을 구비하며, 상기 제1 및 제2 전극(926a,926b)에는 각각 상기 제1 접합 금속층(912)과 유사한 제2 접합 금속층(922)을 배치될 수 있다. Referring to FIG. 21B, a
상기 제2 접합 금속층(922)은 상기 제1 및 제2 전극구조(926a,926b) 상에 순차적으로 배치된 제1 반응층(922a)과, 반응지연층(925), 제2 반응층(922b), 산화방지막(928)을 포함할 수 있다. 각 층은 상기 제1 접합 금속층의 대응요소와 유사한 물질로 형성될 수 있다. 본 실시예에서는, 상기 제2 접합 금속층(922)이 상기 제1 접합 금속층과 대응되는 구조를 갖는 것으로 예시되어 있으나, 서로 다른 층을 갖도록 형성될 수 있다. 예를 들어, 상기 제1 및 제2 접합 금속층(922) 중 하나는 반응지연층 또는 산화방지막을 포함하지 않을 수 있다. 또한, 대응되는 층의 물질도 다른 물질로 형성될 수 있다.
The second
다음으로, 도21c에 도시된 바와 같이, 상기 제1 및 제2 접합 금속층(912,922)이 마주하도록 상기 반도체 발광소자(910)을 상기 영구 기판(921) 상에 배치하고, 열을 가하여 상기 제1 및 제2 접합 금속층(912,922)이 용융시켜 원하는 공융금속 접합층(EM)을 형성한다. Next, as shown in FIG. 21C, the semiconductor
접속 전 또는 접속과정에서 제1 및 제2 접합금속층(912,922)의 표면에서 산화막이 발생되는 것을 억제함으로써 접합강도를 얻기 위해 유리한 접합 계면 상태를 얻을 수 있다. 또한, 상기 반응지연층(915,925)은 상기 제1 반응층(912a,922a)과 제2 반응층(912b,922b)의 반응을 지연시켜 전체 접합 영역에 걸쳐 높은 충진율을 보장할 수 있다. By suppressing generation of oxide films on the surfaces of the first and second
다음으로, 도21d에 도시된 바와 같이, 상기 제1 도전형 반도체층(902)으로부터 성장용 기판(901)을 분리시킬 수 있다. 이러한 분리공정은 상기 성장용 기판(901)과 제1 도전형 반도체층(902)의 계면에 레이저를 조사함으로써 수행될 수 있다. 필요에 따라 영구 기판(921)의 반대쪽 면에 형광체층과 같은 파장변환부 또는 광학 렌즈를 더 형성할 수도 있다.Next, as shown in FIG. 21D, the
상술된 실시예에서는, 하나의 반도체 발광소자만을 예시하였으나, 이는 설명의 편의를 위함이며, 실제로는 복수의 반도체 발광소자가 구현된 웨이퍼를 이에 대응되는 영구기판과 접합하는 공정으로도 구현될 수 있으며, 개별 칩 단위로 분리된 복수의 반도체 발광소자를 영구 기판 상에 각각 실장하는 형태로도 구현될 수 있다. In the above-described embodiment, only one semiconductor light emitting device is illustrated, but this is for convenience of description, and may be implemented in a process of bonding a wafer in which a plurality of semiconductor light emitting devices are implemented with a corresponding permanent substrate. In addition, the semiconductor light emitting devices may be implemented by mounting a plurality of semiconductor light emitting devices separated by individual chip units on a permanent substrate.
이하, 아래의 실시예를 참조하여 본 발명에서 채용된 산화방지막의 작용과 효과를 설명하기로 한다. Hereinafter, the operation and effects of the antioxidant film employed in the present invention will be described with reference to the following examples.
<< 실시예3Example 3 >>
GaN 발광소자를 위한 에피택셜층(웨이퍼레벨) 상에 제1 및 제2 반응층으로서 각각 8000Å 두께의 Ni층과 11000Å 두께의 Sn층(제1 접합 금속층)을 형성하였다. 여기서 Ni층과 에피택셜층 사이에 접착층으로서 1000Å두께의 Ti층을 추가 도입하였다. 실리콘 기판에 제1 및 제2 반응층으로서 6000Å 두께의 Ni층과 8000Å 두께의 Sn층(제2 접합 금속층)을 형성하였다. On the epitaxial layer (wafer level) for the GaN light emitting device, a Ni layer of 8000 Å thick and a Sn layer (first junction metal layer) 11000 Å thick, respectively, were formed as first and second reaction layers. Here, a Ti layer having a thickness of 1000 mm was further introduced as an adhesive layer between the Ni layer and the epitaxial layer. As the first and second reaction layers, a Ni layer 6000 m thick and a Sn layer (second junction metal layer) 8000 m thick were formed on the silicon substrate.
상기 제1 및 제2 접합 금속층의 표면, 즉 양측의 Sn층 표면에 산화방지막으로서 Pt막을 도입하되, 샘플마다 두께(15Å, 30Å, 50Å)를 달리하여 실시하였다. A Pt film was introduced as an anti-oxidation film on the surfaces of the first and second bonding metal layers, i.e., the Sn layer on both sides, but the thicknesses (15 kV, 30 kPa, 50 kPa) were varied for each sample.
이어, GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여, 공융금속 접합층을 형성하였다.
Subsequently, heat was applied so that the GaN light emitting element and the silicon substrate were joined by the first and second bonding metal layers to form a eutectic metal bonding layer.
<< 실시예4Example 4 >>
본 실시예에서는 산화방지막과 함께 반응지연층을 함께 적용하여 그에 따른 효과를 확인하고자 하였다. In this embodiment, the reaction delay layer was applied together with the antioxidant film to check the effect thereof.
GaN 발광소자를 위한 에피택셜층(웨이퍼레벨) 상에 8000Å 두께의 Ni층(제1 접합 금속층)을 형성하였다. 여기서 Ni층과 에피택셜층 사이에 접착층으로서 1000Å두께의 Ti층을 추가 도입하였다. 실리콘 기판에 제1 및 제2 반응층으로서 6000Å두께의 Ni층과 19000Å 두께의 Sn층(제2 접합 금속층)을 형성하였다. An 8000 Å thick Ni layer (first junction metal layer) was formed on the epitaxial layer (wafer level) for the GaN light emitting device. Here, a Ti layer having a thickness of 1000 mm was further introduced as an adhesive layer between the Ni layer and the epitaxial layer. As the first and second reaction layers, a Ni layer of 6000 m thick and a Sn layer (second junction metal layer) of 19000 m thick were formed on the silicon substrate.
상기 제1 및 제2 접합 금속층의 표면, 즉 Ni층 표면과 Sn층 표면 각각에 산화방지막으로서 Pd막을 도입하되, 샘플마다 두께(15Å, 25Å, 50Å)를 달리하여 실시하였다. 또한, 제2 접합 금속층은 추가적으로 Ni층과 Sn층 사이에 반응지연층으로서 Ti층을 도입하되 각 샘플의 두께(100Å,200Å)를 달리하였다. A Pd film was introduced as an anti-oxidation film on the surfaces of the first and second bonding metal layers, that is, the Ni layer surface and the Sn layer surface, respectively, but the thicknesses (15Å, 25Å, 50Å) were varied for each sample. In addition, the second bonding metal layer additionally introduced a Ti layer as a reaction delay layer between the Ni layer and the Sn layer, but the thickness of each sample (100 μs, 200 μs) was varied.
이어, GaN 발광소자와 실리콘 기판이 제1 및 제2 접합 금속층에 의해 접합되도록 열을 가하여, 공융금속 접합층을 형성하였다.
Subsequently, heat was applied so that the GaN light emitting element and the silicon substrate were joined by the first and second bonding metal layers to form a eutectic metal bonding layer.
실시예3 및 4에서 얻어진 샘플의 접합공정을 완료한 후에 각 샘플의 접합된 상태를 SAM 분석과 육안으로 관찰하여 평가하였다. 각 개별 샘플의 결과를 접합불량의 발생면적에 따라 접합상태를 "매우 양호", "양호" 및 "불량"으로 평가하여 아래의 표1 및 표2로 나타내었다. After completing the bonding process of the samples obtained in Examples 3 and 4, the bonded state of each sample was evaluated by visual observation and SAM analysis. The results of each individual sample were evaluated as "very good", "good" and "bad" according to the occurrence area of the bonding defects, and are shown in Tables 1 and 2 below.
본 실시예에 따른 결과, 산화방지막의 도입으로 접합상태가 상당히 개선되었음을 확인할 수 있으며, 그 두께에 따라 다소 효과의 차이를 있으나, 대체로 10Å 이상, 바람직하게는 30Å이상의 두께로 구현할 때에, 산화방지효과에 의한 개선 효과가 뚜렷히 나타난 것을 확인할 수 있었다.
As a result of the present embodiment, it can be seen that the bonding state is significantly improved by the introduction of the antioxidant film, the effect is somewhat different depending on the thickness, but when implemented in a thickness of generally 10Å or more, preferably 30Å or more, the antioxidant effect It was confirmed that the improvement effect by.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical spirit of the present invention described in the claims. It will be obvious to those of ordinary skill in the field.
Claims (10)
상기 제1 접합 금속층과 상기 제2 접합 금속층이 서로 마주하도록 상기 제1 접합 대상물 상에 상기 제2 접합 대상물을 배치하는 단계; 및
상기 제1 및 제2 접합 금속층을 반응시켜 공융금속 접합층을 형성하는 단계를 포함하고,
상기 제1 접합 금속층과 상기 제2 접합 금속층 중 적어도 하나는,
상기 제1 및 제2 접합 대상물 중 적어도 하나의 일 면에 배치되며 제1 금속을 갖는 제1 반응층과,
상기 제1 반응층 상에 배치되며 상기 제1 금속과 반응하여 공융 금속을 제공하는 제2 금속을 갖는 제2 반응층과,
상기 제1 반응층과 상기 제2 반응층 사이에 배치되어 상기 제1 금속과 상기 제2 금속 사이의 반응을 지연시키고, Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 갖는 반응 지연층을 포함하며,
상기 제1 접합 금속층과 상기 제2 접합 금속층 중 적어도 하나는 그 상면에 형성된 산화방지막을 구비하며, 상기 산화방지막은 그 하부에 위치한 해당 접합금속층보다 산화반응성이 낮은 금속 또는 합금으로 이루어진 금속 접합층 형성방법.
Forming first and second bonding metal layers on one surface of the first and second bonding objects, respectively;
Disposing the second bonding object on the first bonding object such that the first bonding metal layer and the second bonding metal layer face each other; And
Reacting the first and second bonding metal layers to form a eutectic metal bonding layer,
At least one of the first bonding metal layer and the second bonding metal layer,
A first reaction layer disposed on at least one surface of the first and second bonding objects and having a first metal;
A second reaction layer disposed on the first reaction layer and having a second metal reacting with the first metal to provide a eutectic metal;
A metal or alloy disposed between the first reaction layer and the second reaction layer to delay a reaction between the first metal and the second metal and selected from the group consisting of Ti, W, Cr, Ta and combinations thereof. A reaction delay layer having
At least one of the first junction metal layer and the second junction metal layer has an anti-oxidation film formed on an upper surface thereof, wherein the anti-oxidation film is formed of a metal junction layer formed of a metal or an alloy having a lower oxidation reactivity than the junction metal layer located thereunder. Way.
상기 산화방지막은 상기 제1 및 제2 접합 금속층의 상면들에 각각 배치되는 금속 접합층 형성방법.
The method of claim 1,
And the anti-oxidation film is disposed on upper surfaces of the first and second bonding metal layers, respectively.
상기 산화방지막은 그 하부에 위치하는 해당 접합금속층의 물질과는 다른 물질로서, Pd, Pt, Ru, Rh, Ag, Os, Ir, Au 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하고,
상기 산화방지막 하부에 위치하는 해당 접합금속층은 Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하는 금속 접합층 형성방법.
The method of claim 2,
The anti-oxidation film is a material different from the material of the corresponding junction metal layer located below and includes a metal or alloy selected from the group consisting of Pd, Pt, Ru, Rh, Ag, Os, Ir, Au, and combinations thereof.
The junction metal layer located below the antioxidant layer comprises a metal or alloy selected from the group consisting of Sn, In, Zn, Bi, Pb, Ni, Au, Pt, Cu, Co and combinations thereof.
상기 산화방지막은 10Å내지 100Å의 두께를 갖는 금속 접합층 형성방법.
The method of claim 3,
The antioxidant film is a metal bonding layer forming method having a thickness of 10 두께 to 100Å.
상기 제1 반응층은 Ni, Pt, Au, Cu 및 Co 중 적어도 하나의 금속을 포함하고,
상기 제2 반응층은 Sn, In, Zn, Bi, Au, Co 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 포함하는 금속 접합층 형성방법.
The method of claim 1,
The first reaction layer comprises at least one metal of Ni, Pt, Au, Cu and Co,
And the second reaction layer comprises a metal or an alloy selected from the group consisting of Sn, In, Zn, Bi, Au, Co and combinations thereof.
상기 발광 적층체 상에 제1 접합 금속층을 형성하고, 영구 기판 상에 제2 접합 금속층을 형성하는 단계;
상기 제1 접합 금속층과 상기 제2 접합 금속층이 서로 접하도록 상기 영구 기판 상에 상기 발광 적층체를 배치하는 단계;
상기 제1 접합 금속층과 상기 제2 접합 금속층을 반응시켜 상기 발광 적층체와 상기 영구 기판이 접합되도록 공융금속 접합층을 형성하는 단계; 및
상기 발광 적층체로부터 상기 반도체 성장용 기판을 제거하는 단계를 포함하고,
상기 제1 접합 금속층과 상기 제2 접합 금속층 중 적어도 하나는,
상기 제1 및 제2 접합 대상물 중 적어도 하나의 일 면에 배치되며 제1 금속을 갖는 제1 반응층과,
상기 제1 반응층 상에 배치되며 상기 제1 금속과 반응하여 공융 금속을 제공하는 제2 금속을 갖는 제2 반응층과,
상기 제1 반응층과 상기 제2 반응층 사이에 배치되어 상기 제1 금속과 상기 제2 금속 사이의 반응을 지연시키고, Ti, W, Cr, Ta 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금을 갖는 반응 지연층을 포함하며,
상기 제1 접합 금속층과 상기 제2 접합 금속층 중 적어도 하나는 그 상면에 형성된 산화방지막을 구비하며, 상기 산화방지막은 그 하부에 위치한 해당 접합금속층보다 산화반응성이 낮은 금속 또는 합금으로 이루어진 반도체 발광소자 제조방법.Providing a light emitting stack in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially formed on a substrate for semiconductor growth;
Forming a first bonding metal layer on the light emitting laminate, and forming a second bonding metal layer on the permanent substrate;
Disposing the light emitting stack on the permanent substrate such that the first bonding metal layer and the second bonding metal layer contact each other;
Reacting the first bonding metal layer with the second bonding metal layer to form a eutectic metal bonding layer such that the light emitting laminate and the permanent substrate are bonded to each other; And
Removing the semiconductor growth substrate from the light emitting laminate;
At least one of the first bonding metal layer and the second bonding metal layer,
A first reaction layer disposed on at least one surface of the first and second bonding objects and having a first metal;
A second reaction layer disposed on the first reaction layer and having a second metal reacting with the first metal to provide a eutectic metal;
A metal or alloy disposed between the first reaction layer and the second reaction layer to delay a reaction between the first metal and the second metal and selected from the group consisting of Ti, W, Cr, Ta and combinations thereof. A reaction delay layer having
At least one of the first junction metal layer and the second junction metal layer includes an anti-oxidation film formed on an upper surface thereof, wherein the anti-oxidation film is formed of a metal or an alloy having a lower oxidation reactivity than the corresponding junction metal layer disposed below. Way.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140029669A KR102061565B1 (en) | 2014-03-13 | 2014-03-13 | The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same |
US14/569,402 US9676047B2 (en) | 2013-03-15 | 2014-12-12 | Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140029669A KR102061565B1 (en) | 2014-03-13 | 2014-03-13 | The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150107165A KR20150107165A (en) | 2015-09-23 |
KR102061565B1 true KR102061565B1 (en) | 2020-01-02 |
Family
ID=54245729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140029669A KR102061565B1 (en) | 2013-03-15 | 2014-03-13 | The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102061565B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220169686A (en) * | 2021-06-21 | 2022-12-28 | 주식회사 코닉에스티 | Bonding metal laminate, laminated structure for metal bonding and method for metal bonding |
KR20220169687A (en) * | 2021-06-21 | 2022-12-28 | 주식회사 코닉에스티 | Laminated structure for metal bonding and method for metal bonding |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9892920B1 (en) * | 2017-01-05 | 2018-02-13 | Lam Research Corporation | Low stress bonding of silicon or germanium parts |
WO2021112648A1 (en) * | 2019-12-05 | 2021-06-10 | 웨이브로드 주식회사 | Method for manufacturing semiconductor light-emitting device |
KR102357759B1 (en) * | 2020-03-06 | 2022-02-04 | 웨이브로드 주식회사 | Light emitting device and method of manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080210971A1 (en) * | 2006-06-30 | 2008-09-04 | Matthew Donofrio | Nickel tin bonding system with barrier layer for semiconductor wafers and devices |
US20100187560A1 (en) * | 2006-11-07 | 2010-07-29 | Perkin Elmer Optoelectronics Gmbh & Co. Kg | Method for bonding metal surfaces, method for producing an object having cavities, object having cavities, structure of a light emitting diode |
-
2014
- 2014-03-13 KR KR1020140029669A patent/KR102061565B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080210971A1 (en) * | 2006-06-30 | 2008-09-04 | Matthew Donofrio | Nickel tin bonding system with barrier layer for semiconductor wafers and devices |
US20100187560A1 (en) * | 2006-11-07 | 2010-07-29 | Perkin Elmer Optoelectronics Gmbh & Co. Kg | Method for bonding metal surfaces, method for producing an object having cavities, object having cavities, structure of a light emitting diode |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220169686A (en) * | 2021-06-21 | 2022-12-28 | 주식회사 코닉에스티 | Bonding metal laminate, laminated structure for metal bonding and method for metal bonding |
KR20220169687A (en) * | 2021-06-21 | 2022-12-28 | 주식회사 코닉에스티 | Laminated structure for metal bonding and method for metal bonding |
KR102591964B1 (en) * | 2021-06-21 | 2023-10-23 | 주식회사 코닉에스티 | Bonding metal laminate, laminated structure for metal bonding and method for metal bonding |
KR102591963B1 (en) * | 2021-06-21 | 2023-10-23 | 주식회사 코닉에스티 | Laminated structure for metal bonding and method for metal bonding |
Also Published As
Publication number | Publication date |
---|---|
KR20150107165A (en) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20140113151A (en) | The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same | |
KR102061565B1 (en) | The fabrication method of bonding metal and the fabrication method of semiconductor light emitting device using the same | |
US7429754B2 (en) | Semiconductor device, its manufacture method and electronic component unit | |
EP1984955B1 (en) | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF | |
US9676047B2 (en) | Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same | |
CN100590898C (en) | Positive electrode for semiconductor light-emitting device | |
CN100472826C (en) | III-V group compound semiconductor light emitting device and manufacturing method thereof | |
JP4177097B2 (en) | Method of manufacturing a semiconductor chip emitting radiation based on III-V nitride semiconductor and semiconductor chip emitting radiation | |
US7714333B2 (en) | Solid-state element and solid-state element device | |
JP4956928B2 (en) | Semiconductor device | |
EP2216835A1 (en) | Method for manufacturing light emitting device | |
CN102171845B (en) | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component | |
US20060246687A1 (en) | Method for producing a semiconductor component | |
TW200411955A (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
JP2004006498A (en) | Group iii nitride based compound semiconductor light emitting element | |
JP5659728B2 (en) | Light emitting element | |
JP2010027768A (en) | Light-emitting device and method of manufacturing light-emitting device | |
JP2009010359A (en) | Nitride semiconductor element and method of manufacturing the same | |
JP3737226B2 (en) | Semiconductor light emitting device | |
CN107180895A (en) | Luminescent device and its manufacture method | |
CN117650116A (en) | Method for fixing semiconductor chip on substrate and electronic device | |
JP5471485B2 (en) | Nitride semiconductor device and pad electrode manufacturing method for nitride semiconductor device | |
JP5945736B2 (en) | Light emitting element | |
TWI568024B (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2008263130A (en) | FORMING METHOD OF AuSn LAYER AND MANUFACTURING METHOD OF SEMICONDUCTOR LIGHT-EMITTING DEVICE HAVING AuSn LAYER |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |