KR102060401B1 - 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법 - Google Patents

전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법 Download PDF

Info

Publication number
KR102060401B1
KR102060401B1 KR1020180085196A KR20180085196A KR102060401B1 KR 102060401 B1 KR102060401 B1 KR 102060401B1 KR 1020180085196 A KR1020180085196 A KR 1020180085196A KR 20180085196 A KR20180085196 A KR 20180085196A KR 102060401 B1 KR102060401 B1 KR 102060401B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
oxide semiconductor
electrode
oxide
insulator ink
Prior art date
Application number
KR1020180085196A
Other languages
English (en)
Inventor
김현재
나재원
이이삭
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180085196A priority Critical patent/KR102060401B1/ko
Application granted granted Critical
Publication of KR102060401B1 publication Critical patent/KR102060401B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법에 관한 것으로, 일실시예에 따른 산화물 반도체는 기판과, 기판 상에 형성된 게이트 전극과, 게이트 전극 상에 형성된 게이트 절연막 및 게이트 절연막 상에 형성되고, 소스 전극, 드레인 전극 및 전기수력학 프린팅을 이용하여 생성되는 채널 영역이 구비된 투명전극을 포함할 수 있다.

Description

전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법{METHOD OF MANUFACTURING OXIDE SEMICONDUCTOR USING ELECTRO-HYDRODYNAMIC PRINTING}
산화물 반도체의 제조 방법에 관한 것으로, 보다 상세하게는 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법에 관한 기술에 관한 것이다.
최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인 에 적용될 트랜지스터에 대한 연구가 계속되고 있으며, 트랜지스터의 반도체로 산화물 반도체를 이용하는 기술이 개발되었다.
산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있고 우수한 균일도를 가지고 있어 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.
또한, 산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체는 넓은 밴드갭 에너지(> 3eV)로 인해 420nm 이하의 UV 영역의 빛을 가했을 때 그 빛을 흡수하여 광전류를 생성해내는 특성을 이용하여 광전자소자에 관한 연구가 많이 진행되고 있으며 특히 플라스틱 기판 등의 유연하고 투명한 소자의 제작이 가능하다.
구체적으로, 종래의 산화물 박막 트랜지스터의 제작 공정은 산화물 반도체 위에 소스/드레인 금속 전극을 증착 후, 노광 공정을 사용하여 채널 영역을 정의(Define)한다.
그러나, 전술한 제작 공정 중 금속 전극 증착과 노광 공정은 비용이 많이 드는 공정이며, 이 공정들을 사용하지 않고 산화물 박막 트랜지스터를 제작할 수 있다면, 많은 비용을 절감할 수 있다.
한편, 프린팅 기법 중에는 직접 쓰기 방식 중의 하나인 전기수력학적 (Electro-hydrodynamic; EHD) 방식이 있는데 이는 몇 가지 장점을 가지고 있다.
첫째로 전기수력학적 프린팅 방식은 공급 전압, 공급 유량, 그리고 분무액의 물리, 전기적인 성질의 조절로 미세하게 분무된 얇은 패턴을 만들 수 있다.
둘째로, 이 방식은 고강도의 전장에 의하여 유도되는 전기동력학적 (Electorkinetic) 힘에 의하여 구동되기 때문에, 분사액의 표면장력의 세기가 적절하다면 노즐의 크기가 작을 필요가 없다. 따라서 잉크젯 방식(약 20μm)보다 큰 노즐 직경(100μm)으로도 50 ~ 200μm 정도 두께의 선폭을 가진 패터닝 구현이 가능하다. 큰 노즐 직경은 노즐의 막힘 현상을 줄이고 열에 의한 문제가 없으며 다양한 생체물질의 패터닝을 가능하게 한다.
세번째로 이 방식은 어떠한 리소그래피(lithography) 공정도 쓰지 않고 기판 위에 직접 패턴을 생성할 수 있다.
한국등록특허 제10-1678670호, "박막트랜지스터 및 어레이 박막트랜지스터의 제조방법"
본 발명은 전기수력학 프린팅을 도입하여, 투명전극 상에 선택적으로 절연체 잉크를 프린팅 하여 채널 영역을 형성할 수 있는 기술을 제공하고자 한다.
또한, 본 발명은 전기수력학 프린팅을 이용하여 채널 영역을 형성함으로써, 종래의 공정 중 금속 전극 증착과 노광 공정을 사용하지 않고 산화물 반도체를 제작할 수 있어 반도체 제조 비용을 최소화하는 기술을 제공하고자 한다.
또한, 본 발명은 전기수력학 프린팅을 이용하여 소스 전극, 드레인 전극 및 채널 영역을 동일 평면상에 형성함으로써, 산화물 반도체의 사이즈를 최소화할 수 있는 기술을 제공하고자 한다.
본 발명의 일실시예에 따른 산화물 반도체는 기판과, 기판 상에 형성된 게이트 전극과, 게이트 전극 상에 형성된 게이트 절연막 및 게이트 절연막 상에 형성되고, 소스 전극, 드레인 전극 및 전기수력학 프린팅을 이용하여 생성되는 채널 영역이 구비된 투명전극을 포함할 수 있다.
일측에 따르면, 기판은 P타입(P-type)으로 붕소(boron)가 도핑된 실리콘(Si) 기판을 포함할 수 있다.
일측에 따르면, 게이트 절연막은 건식 산화(Dry oxidation) 방식으로 기판 상에 이산화규소(SiO2)를 성장시켜 형성될 수 있다.
일측에 따르면, 투명전극은 RF 스퍼터(Sputter)를 이용하여 게이트 절연막 상에 투명전극재료를 증착하여 형성될 수 있다.
일측에 따르면, 투명전극재료는 인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 투명전극은 동일 평면상(Co-planar)에 형성된 소스 전극, 드레인 전극 및 채널 영역을 구비할 수 있다.
일측에 따르면, 채널 영역은 투명 전극 상에 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크를 프린팅을 한 이후, 열처리 과정을 수행하여 형성될 수 있다.
일측에 따르면, 투명 전극은 절연체 잉크가 프린팅된 영역에는 채널 영역이 형성되고, 절연체 잉크가 프린팅되지 않은 영역에는 드레인 전극 및 소스 전극이 형성될 수 있다.
일측에 따르면, 절연체 잉크는 스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함할 수 있다.
일측에 따르면, 열처리의 온도는 250℃ 이상일 수 있다.
일실시예에 따른 산화물 반도체의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계와, 게이트 전극 상에 게이트 절연막을 형성하는 단계 및 게이트 절연막 상에 소스 전극, 드레인 전극 및 전기수력학 프린팅을 이용하여 생성되는 채널 영역이 구비된 투명전극을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 투명전극을 형성하는 단계는 RF 스퍼터(Sputter)를 이용하여 게이트 절연막 상에 투명전극재료를 증착하여 투명전극을 형성하는 단계와, 투명전극 상에 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크를 프린팅하는 단계 및 열처리 과정을 수행하여 투명전극에서 절연체 잉크가 프린팅된 영역에 채널 영역을 형성하는 단계를 더 포함할 수 있다.
일측에 따르면, 투명전극재료는 인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 절연체 잉크는 스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함할 수 있다.
일측에 따르면, 열처리의 온도는 250℃ 이상일 수 있다.
일실시예에 따르면, 전기수력학 프린팅을 도입하여, 투명전극 상에 선택적으로 절연체 잉크를 프린팅 하여 채널 영역을 형성할 수 있다.
또한, 일실시예에 따르면, 전기수력학 프린팅을 이용하여 채널 영역을 형성함으로써, 종래의 공정 중 금속 전극 증착과 노광 공정을 사용하지 않고 산화물 반도체를 제작할 수 있어 반도체 제조 비용을 최소화할 수 있다.
또한, 일실시예에 따르면, 전기수력학 프린팅을 이용하여 소스 전극, 드레인 전극 및 채널 영역을 동일 평면상에 형성함으로써, 산화물 반도체의 사이즈를 최소화할 수 있다.
도 1은 일실시예에 따른 산화물 반도체를 도시하는 도면이다.
도 2a 내지 도 2e는 일실시예에 따른 따른 산화물 반도체의 제조 방법을 도시하는 도면이다.
도 3a 내지 도 3d는 일실시예에 따른 산화물 반도체의 제조 방법을 적용한 인버터의 제조 방법을 설명하는 도면이다.
도 4a 내지 도 4b는 일실시예에 따른 산화물 반도체의 전달 특성을 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 산화물 반도체를 도시하는 도면이다.
도 1을 참조하면, 일실시예에 따른 산화물 반도체(100)는 전기수력학 프린팅을 이용하여 채널 영역을 형성함으로써, 반도체 제조 비용을 최소화하고, 산화물 반도체의 사이즈를 최소화할 수 있다.
이를 위해, 일실시예에 따른 산화물 반도체(100)는 기판(110), 게이트 전극(120), 게이트 절연막(130), 및 투명전극(140)을 포함할 수 있다. 또한, 일실시예에 따른 산화물 반도체(100)는 산화물 박막 트랜지스터를 포함할 수 있다.
우선, 일실시예에 따른 게이트 전극(120)은 기판(110) 상에 형성될 수 있다.
예를 들면, 기판은 P타입(P-type)으로 붕소(boron)가 도핑된 실리콘(Si) 기판을 포함할 수 있다.
일실시예에 따른 게이트 절연막(130)은 게이트 전극(120) 상에 형성될 수 있다.
다시 말해, 게이트 절연막(130)은 게이트 전극(120) 상에 형성되어 게이트 전극(120)과 투명전극(140)에 형성되는 소스 전극(141) 및 드레인 전극(142)을 절연 시키는 역할을 수행한다.
예를 들면, 게이트 절연막(130)은 진공 증착법(Vacuum Deposition), 화학 기상 증착법(Chemical Vapor Deposition), 물리 기상 증착법(Physical Vapor Deposition), 원자층 증착법(Atomic Layer Deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(Spincoating), 딥 코팅(Dip Coating) 및 존 캐스팅(Zone Casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
구체적으로, 게이트 절연막(130)은 게이트 절연막(130)을 형성하기 위한 용액을 이용하는 스핀 코팅에 의해 형성될 수 있고, 스핀 코팅은 기판 상에 게이트 절연막(130)을 형성하기 위한 용액을 일정량 떨어뜨리고 기판(110)을 고속으로 회전시켜서 게이트 절연막(130)을 형성하기 위해 용액에 가해지는 원심력으로 코팅하는 방법으로, 스핀 코팅을 이용하면 증착 공정에 비하여 생산 비용을 절감시킬 수 있고, 공정 기술의 단순화를 통하여 공정 비용 및 공정 시간을 감소시킬 수 있다.
일측에 따르면, 게이트 절연막(130)은 건식 산화(Dry oxidation) 방식으로 기판 상에 이산화규소(SiO2)를 성장시켜 형성될 수도 있다.
바람직하게는, 게이트 절연막(130)은 건식 산화 기법을 이용하여 이산화규소(SiO2)를 120 nm로 성장시켜 형성될 수 있다.
또한, 게이트 절연막(130)은 일반적인 반도체 공정에서 사용되는 절연 물질이 사용 될 수 있다. 예를 들어, 실리콘 산화물(SiO2) 또는 실리콘 산화물(SiO2)보다 유전율이 높은 High-K 물질인 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 지르코늄 산화물(ZrO2) 및 실리콘 질화물(Si3N4) 중 적어도 어느 하나를 포함할 수 있다.
일실시예에 따른 투명전극(140)은 게이트 절연막(130) 상에 형성되고, 소스 전극(141), 드레인 전극(142) 및 전기수력학 프린팅을 이용하여 생성되는 채널 영역(143)을 구비할 수 있다.
예를 들면, 투명전극(140)은 ITO (Indium Tin Oxide) 전극일 수 있다.
일측에 따르면, 투명전극(140)은 RF 스퍼터(Sputter)를 이용하여 게이트 절연막(130) 상에 투명전극재료를 증착하여 형성할 수 있다.
바람직하게는, 투명전극(140)은 RF 스퍼터 및 쉐도우 마스크(Shadow mask)를 이용하여 ITO 전극을 증착하여 형성할 수 있으며, 이때 채널의 폭은 60μm, ITO 타겟의 파워는 100W, 총 스퍼터링 시간은 2분으로 유지할 수 있다.
일측에 따르면, 투명전극재료는 인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 투명전극(140)은 동일 평면상(Co-planar)에 형성된 소스 전극(141), 드레인 전극(142) 및 채널 영역(143)을 구비할 수 있다.
즉, 일실시예에 따른 투명전극(140)은 전기수력학 프린팅을 이용하여 소스 전극, 드레인 전극 및 채널 영역을 동일 평면상에 형성함으로써, 산화물 반도체의 사이즈를 최소화할 수 있다.
구체적으로, 채널 영역(143)은 투명 전극 상에 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크(150)를 프린팅을 한 이후, 열처리 과정을 수행하여 형성될 수 있다.
일측에 따르면, 열처리 과정은 250℃ 이상의 온도에서 1시간 이상 진행될 수 있다.
구체적으로, 일실시예에 따른 산화물 반도체(100)는 너무 낮은 열처리 온도 및 짧은 열처리 시간 동안 열처리 과정이 수행되는 경우에, 투명전극(140) 상에서 절연체 잉크(150)가 제대로 확산 되지 않아 채널 영역(143) 형성에 문제가 발생될 수 있다.
따라서, 일실시예에 따른 산화물 반도체(100)의 열처리 과정은 절연체 잉크(150)가 제대로 확산될 수 있도록 최소 250℃ 이상의 온도에서 1시간 이상의 시간동안 진행될 수 있다. 바람직하게는, 열처리 과정은 300℃에서 1시간 동안 진행될 수 있다.
또한, 절연체 잉크(150)는 스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함할 수 있다.
다시 말해, 투명 전극(140)은 절연체 잉크(150)가 프린팅된 영역에는 채널 영역(143)이 형성되고, 절연체 잉크(150)가 프린팅되지 않은 영역에는 소스 전극(141) 및 드레인 전극(142)이 형성될 수 있다.
보다 구체적으로, 일실시예에 따른 산화물 반도체(100)는 투명 전극(140) 상에서 채널 영역(143)을 형성하고자하는 영역에 선택적으로 전기수력학 프린팅을 사용하여 절연체 잉크(150)를 프린팅한 뒤 열처리를 가하게 되면, 투명 전극(140)의 영역 중 선택적으로 절연체 잉크(150)를 프린팅한 영역에 대응되는 영역(143)이 확산 효과에 의해 반도체 특성이 나타나게 되어 채널의 역할을 수행할 수 있다.
또한, 투명 전극(140)의 영역 중 절연체 잉크(150)가 프린팅되지 않은 영역들은 각각 소스 전극(141) 및 드레인 전극(142)으로서의 역할을 수행할 수 있다.
즉, 본 발명을 이용하면, 전기수력학 프린팅을 이용하여 소스 전극(141), 드레인 전극(142) 및 채널 영역(143)을 형성함으로써, 종래의 공정 중 금속 전극 증착과 노광 공정을 사용하지 않고 산화물 반도체를 제작할 수 있어 반도체 제조 비용을 최소화할 수 있다.
도 2a 내지 도 2e는 일실시예에 따른 따른 산화물 반도체의 제조 방법을 도시하는 도면이다.
도 2a 내지 도2e는 도 1의 산화물 반도체(100)를 제조하는 방법에 관한 것으로서, 이하에서 설명하는 제조 방법 중 도 1의 산화물 반도체(100)를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 2a 내지 도 2e를 참조하면, 210 단계에서 일실시예에 따른 산화물 반도체의 제조방법은 기판(201) 상에 게이트 전극(202)을 형성할 수 있다.
다음으로, 220단계에서 일실시예에 따른 산화물 반도체의 제조방법은 게이트 전극(202) 상에 게이트 절연막(203)을 형성할 수 있다.
또한, 일실시예에 따른 산화물 반도체의 제조방법은 게이트 절연막(203) 상에 소스 전극(206), 드레인 전극(207) 및 전기수력학 프린팅을 이용하여 생성되는 채널 영역(208)이 구비된 투명전극(204)을 형성할 수 있다.
일측에 따르면, 일실시예에 따른 산화물 반도체의 제조방법은 소스 전극(206), 드레인 전극(207) 및 채널 영역(208)이 구비된 투명전극(204)을 형성하기 위하여 230단계 내지 250단계를 포함할 수 있다.
구체적으로, 230단계에서 일실시예에 따른 산화물 반도체의 제조방법은 RF 스퍼터(Sputter)를 이용하여 게이트 절연막(203) 상에 투명전극재료를 증착하여 투명전극(204)을 형성할 수 있다.
일측에 따르면, 투명전극재료는 인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함할 수 있다.
다음으로, 240단계에서 일실시예에 따른 산화물 반도체의 제조방법은 투명전극(204) 상에 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크(205)를 프린팅할 수 있다.
일측에 따르면, 절연체 잉크(205)는 스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함할 수 있다.
다음으로, 250단계에서 일실시예에 따른 산화물 반도체의 제조방법은 열처리 과정을 수행하여 투명전극에서 절연체 잉크(205)가 프린팅된 영역에 채널 영역(208)을 형성할 수 있다.
일측에 따르면, 열처리 과정은 250℃이상의 온도에서 1시간 이상의 시간동안 진행될 수 있으나, 바람직하게는 열처리 과정은 300℃에서 1시간 동안 진행될 수 있다.
도 3a 내지 도 3d는 일실시예에 따른 산화물 반도체의 제조 방법을 적용한 인버터의 제조 방법을 설명하는 도면이다.
도 3a 내지 도 3d는 도 2a 내지 도 2e에서 설명한 산화물 반도체의 제조 방법을 적용한 인버터의 제조 방법에 관한 것으로서, 이하에서 설명하는 인버터의 제조방법 중 도 2a 내지 도 2e의 산화물 반도체의 제조 방법을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 3a 내지 도 3d를 참조하면, 310단계에서 일실시예에 따른 인버터의 제조방법은 기판(301) 상에 제1 게이트 전극(302) 및 제2 게이트 전극(303)을 형성할 수 있다.
예를 들면, 인버터는 N-타입(N-type)의 인버터일 수 있으며, 제1 게이트 전극(302) 및 제2 게이트 전극(303)은 한번의 공정으로 동시에 형성될 수도 있다.
다음으로, 320단계에서 일실시예에 따른 인버터의 제조방법은 제1 게이트 전극(302) 및 제2 게이트 전극(303) 상에 게이트 절연막(304)을 형성할 수 있다.
다음으로, 330단계에서 일실시예에 따른 인버터의 제조방법은 RF 스퍼터(Sputter)를 이용하여 게이트 절연막(304) 상에 투명전극재료를 증착하여 투명전극(305)을 형성할 수 있다.
일측에 따르면, 330단계에서 일실시예에 따른 인버터의 제조방법은 형성된 투명전극의 영역 중 일부 영역을 전원배선(VD), 출력배선(Vout) 및 접지배선(Ground)으로 사용할 수 있다.
다음으로, 340단계에서 일실시예에 따른 인버터의 제조방법은 투명전극 상에 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크를 프린팅하고, 열처리 과정을 수행하여 투명전극 상에서 절연체 잉크가 프린팅된 영역에 채널 영역(306)을 형성할 수 있다.
일측에 따르면, 340단계에서 일실시예에 따른 인버터의 제조방법은 투명전극(305) 상에서 절연체 잉크가 프린팅되지 않은 일부 영역을 소스 전극 및 드레인 전극으로 사용할 수 있다.
도 4a 내지 도 4b는 일실시예에 따른 산화물 반도체의 전달 특성을 설명하기 위한 도면이다.
도 4a 내지 도 4b를 참조하면, 일실시예에 따른 산화물 반도체는 전기수력학 프린팅을 사용하여 산화 알루미늄(Al2O3) 용액의 프린팅을 진행하고, 300℃에서 1시간 동안 열처리 과정을 수행하여 채널 영역을 형성할 수 있다.
또한, 참조부호 410에 도시된 바와 같이, 형성된 채널 영역의 너비는 609μm, 길이는 66μm를 확보할 수 있다.
한편, 참조부호 420의 전달 곡선(Transfer curve)에 도시된 바와 같이, 너비가 609μm이고 길이가 66μm로 형성된 일실시예에 따른 산화물 반도체는 6.28 cm2/Vs의 모빌리티를 나타내고 있으며 이를 통해 전기적인 특성이 향상된 것을 확인할 수 있다.
결국, 본 발명을 이용하면, 전기수력학 프린팅을 도입하여, 투명전극 상에 선택적으로 절연체 잉크를 프린팅 하여 채널 영역을 형성할 수 있다.
또한, 전기수력학 프린팅을 이용하여 채널 영역을 형성함으로써, 종래의 공정 중 금속 전극 증착과 노광 공정을 사용하지 않고 산화물 반도체를 제작할 수 있어 반도체 제조 비용을 최소화할 수 있다.
또한, 전기수력학 프린팅을 이용하여 소스 전극, 드레인 전극 및 채널 영역을 동일 평면상에 형성함으로써, 산화물 반도체의 사이즈를 최소화할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 산화물 반도체 110: 기판
120: 게이트 전극 130: 게이트 절연막
140: 투명전극 141: 소스전극
142: 드레인 전극 143: 채널 영역
150: 절연체 잉크

Claims (15)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막 및
    상기 게이트 절연막 상에 형성되고, 소스 전극, 드레인 전극 및 절연체 잉크의 전기수력학 프린팅을 이용하여 생성되는 채널 영역이 구비된 투명전극
    을 포함하고,
    상기 소스 전극과 상기 드레인 전극 사이에 위치한 상기 투명 전극의 상부에는 상기 절연체 잉크가 프린팅되며, 상기 절연체 잉크가 프린팅된 상기 투명 전극은 반도체 특성을 갖게 되도록 열처리되는 산화물 반도체.
  2. 제1항에 있어서,
    상기 기판은
    P타입(P-type)으로 붕소(boron)가 도핑된 실리콘(Si) 기판을 포함하는
    산화물 반도체.
  3. 제1항에 있어서,
    상기 게이트 절연막은
    건식 산화(Dry oxidation) 방식으로 상기 기판 상에 이산화규소(SiO2)를 성장시켜 형성되는
    산화물 반도체.
  4. 제1항에 있어서,
    상기 투명전극은
    RF 스퍼터(Sputter)를 이용하여 상기 게이트 절연막 상에 투명전극재료를 증착하여 형성되는
    산화물 반도체.
  5. 제4항에 있어서,
    상기 투명전극재료는
    인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함하는
    산화물 반도체.
  6. 제1항에 있어서,
    상기 투명전극은
    동일 평면상(Co-planar)에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 채널 영역을 구비하는
    산화물 반도체.
  7. 제1항에 있어서,
    상기 채널 영역은
    상기 투명 전극 상에 상기 전기수력학 프린팅을 이용하여 선택적으로 상기 절연체 잉크를 프린팅을 한 이후, 상기 열처리 과정을 수행하여 형성되는
    산화물 반도체.
  8. 제7항에 있어서,
    상기 투명 전극은
    상기 절연체 잉크가 프린팅된 영역에는 상기 채널 영역이 형성되고, 상기 절연체 잉크가 프린팅되지 않은 영역에는 상기 드레인 전극 및 상기 소스 전극이 형성되는
    산화물 반도체.
  9. 제7항에 있어서,
    상기 절연체 잉크는
    스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함하는
    산화물 반도체.
  10. 제7항에 있어서,
    상기 열처리의 온도는 250℃ 이상인 것을 특징으로 하는
    산화물 반도체.
  11. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계 및
    상기 게이트 절연막 상에 소스 전극, 드레인 전극 및 절연체 잉크의 전기수력학 프린팅을 이용하여 생성되는 채널 영역이 구비된 투명전극을 형성하는 단계
    를 포함하고,
    상기 소스 전극과 상기 드레인 전극 사이에 위치한 상기 투명 전극의 상부에는 상기 절연체 잉크가 프린팅되며, 상기 절연체 잉크가 프린팅된 상기 투명 전극은 반도체 특성을 갖게 되도록 열처리되는 산화물 반도체의 제조 방법.
  12. 제11항에 있어서,
    상기 투명전극을 형성하는 단계는
    RF 스퍼터(Sputter)를 이용하여 상기 게이트 절연막 상에 투명전극재료를 증착하여 상기 투명전극을 형성하는 단계;
    상기 투명전극 상에 상기 전기수력학 프린팅을 이용하여 선택적으로 절연체 잉크를 프린팅하는 단계 및
    상기 열처리 과정을 수행하여 상기 절연체 잉크가 상기 투명 전극으로 확산되며, 상기 확산된 절연체 잉크가 상기 투명 전극을 채널로 변환되는 단계
    를 더 포함하는 산화물 반도체의 제조 방법.
  13. 제12항에 있어서,
    상기 투명전극재료는
    인듐아연산화물(InZnO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나를 포함하는
    산화물 반도체의 제조 방법.
  14. 제12항에 있어서,
    상기 절연체 잉크는
    스트론튬(Sr), 바륨(Ba), 칼슘(Ca), 마그네슘(Mg), 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 스칸듐(Sc), 지르코늄(Zr), 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 티타늄(Ti), 나이오븀(Nb), 안티모니(Sb), 규소(Si), 게르마늄(Ge), 탄탈럼(Ta), 붕소(B), 몰리브데넘(Mo), 비소(As), 인(P), 텅스텐(W), 셀레늄(Se), 크롬(Cr), 탄소(C) 및 망간(Mn)을 포함하는 그룹에서 적어도 하나의 원소를 포함하는
    산화물 반도체의 제조 방법.
  15. 제11항에 있어서,
    상기 열처리의 온도는 250℃ 이상인 것을 특징으로 하는
    산화물 반도체의 제조 방법.
KR1020180085196A 2018-07-23 2018-07-23 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법 KR102060401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180085196A KR102060401B1 (ko) 2018-07-23 2018-07-23 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180085196A KR102060401B1 (ko) 2018-07-23 2018-07-23 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법

Publications (1)

Publication Number Publication Date
KR102060401B1 true KR102060401B1 (ko) 2019-12-30

Family

ID=69103128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085196A KR102060401B1 (ko) 2018-07-23 2018-07-23 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법

Country Status (1)

Country Link
KR (1) KR102060401B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105595A (ko) * 2020-02-19 2021-08-27 연세대학교 산학협력단 셀룰로스 중합체를 적용한 포토트랜지스터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105595A (ko) * 2020-02-19 2021-08-27 연세대학교 산학협력단 셀룰로스 중합체를 적용한 포토트랜지스터 및 그 제조 방법
KR102304579B1 (ko) 2020-02-19 2021-09-23 연세대학교 산학협력단 셀룰로스 중합체를 적용한 포토트랜지스터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
Wang et al. Influence of channel layer thickness on the electrical performances of inkjet-printed In-Ga-Zn oxide thin-film transistors
US9818813B2 (en) Method for producing array substrate and array substrate
US20150236169A1 (en) Semiconductor device and method of manufacturing the same
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
US9653493B2 (en) Bottom-gate and top-gate VTFTs on common structure
US9401430B1 (en) VTFT with a top-gate structure
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
US9117914B1 (en) VTFT with polymer core
CN107735865B (zh) 公共衬底上的垂直和平面薄膜晶体管
US20160365370A1 (en) Dual-gate vtft
KR102060401B1 (ko) 전기수력학 프린팅을 이용한 산화물 반도체의 제조 방법
US20150257283A1 (en) Forming vertically spaced electrodes
WO2015134083A1 (en) Vtfts including offset electrodes
US9198283B2 (en) Vertically spaced electrode structure
US9147770B1 (en) VTFT with extended electrode
US9202898B2 (en) Fabricating VTFT with polymer core
US11715744B2 (en) Array substrate, preparation method thereof, and display panel
WO2015134092A1 (en) Vtft including overlapping electrodes
Kwack et al. Patterning and passivation effects of zinc-tin-oxide thin-film transistors using an electrohydrodynamic jet printer
US9129993B1 (en) Forming a VTFT using printing
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9236486B2 (en) Offset independently operable VTFT electrodes
CN108417620B (zh) 一种氧化物绝缘体薄膜及薄膜晶体管
WO2015134082A1 (en) Vtft with polymer core
CN108962982A (zh) 基于异质栅介质凹型沟道隧穿场效应晶体管及制作方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant