KR102050460B1 - Thin film transistor substrate and Display Device using the same - Google Patents

Thin film transistor substrate and Display Device using the same Download PDF

Info

Publication number
KR102050460B1
KR102050460B1 KR1020120137742A KR20120137742A KR102050460B1 KR 102050460 B1 KR102050460 B1 KR 102050460B1 KR 1020120137742 A KR1020120137742 A KR 1020120137742A KR 20120137742 A KR20120137742 A KR 20120137742A KR 102050460 B1 KR102050460 B1 KR 102050460B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
electrode
light blocking
drain electrode
Prior art date
Application number
KR1020120137742A
Other languages
Korean (ko)
Other versions
KR20140069896A (en
Inventor
최재이
최영준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120137742A priority Critical patent/KR102050460B1/en
Publication of KR20140069896A publication Critical patent/KR20140069896A/en
Application granted granted Critical
Publication of KR102050460B1 publication Critical patent/KR102050460B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층과 연결되며, 서로 마주하도록 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 보호막; 및 상기 액티브층 내로 광이 유입되는 것을 차단하는 차광층을 포함하여 이루어지고, 상기 차광층은 상기 보호막 상에서 상기 액티브층과 오버랩되도록 형성된 제1 차광층, 상기 보호막에 구비된 제1 홀 내부에 형성되어 상기 액티브층의 제1 측면과 대향하는 제2 차광층, 및 상기 보호막에 구비된 제2 홀 내부에 형성되어 상기 액티브층의 제2 측면과 대향하는 제3 차광층을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치에 관한 것으로서,
본 발명은 액티브층 위의 보호막 상에 제1 차광층을 형성하여 액티브층의 상면으로 광이 유입되는 것이 차단되고, 액티브층의 제1 측면 및 제2 측면과 각각 대향하도록 제2 차광층 및 제3 차광층을 형성하여 액티브층의 측면으로 광이 유입되는 것이 차단된다. The present invention, the gate electrode formed on the substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; A source electrode and a drain electrode connected to the active layer and formed to face each other; A protective film formed on the source electrode and the drain electrode; And a light blocking layer that blocks light from flowing into the active layer, wherein the light blocking layer is formed on the passivation layer to overlap with the active layer, and is formed inside the first hole provided in the passivation layer. And a third light blocking layer facing the first side surface of the active layer, and a third light blocking layer formed inside the second hole provided in the passivation layer and facing the second side surface of the active layer. A thin film transistor substrate and a display device using the same,
According to the present invention, a first light blocking layer is formed on a passivation layer on the active layer to prevent light from flowing into the top surface of the active layer, and the second light blocking layer and the second light blocking layer face the first and second side surfaces of the active layer, respectively. The third light shielding layer is formed to block light from flowing to the side of the active layer.

Description

박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치{Thin film transistor substrate and Display Device using the same}Thin film transistor substrate and display device using the same

본 발명은 디스플레이 장치에 이용되는 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 액티브층으로 유입되는 광을 효과적으로 차단할 수 있는 박막 트랜지스터에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors used in display devices, and more particularly, to thin film transistors that can effectively block light flowing into the active layer.

박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 및 유기 발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다. The thin film transistor is widely used as a switching element of a display device such as a liquid crystal display device and an organic light emitting device.

이와 같은 박막 트랜지스터는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어진다. Such a thin film transistor includes a gate electrode, an active layer, a source electrode, and a drain electrode.

이하 도면을 참조로 종래의 박막 트랜지스터에 대해서 설명하기로 한다. Hereinafter, a conventional thin film transistor will be described with reference to the drawings.

도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional thin film transistor substrate.

도 1에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은, 기판(10), 게이트 전극(20), 게이트 절연막(30), 액티브층(40), 에치 스톱퍼(50), 소스 전극(62), 드레인 전극(64), 및 보호막(70)을 포함하여 이루어진다. As can be seen in FIG. 1, a conventional thin film transistor substrate includes a substrate 10, a gate electrode 20, a gate insulating film 30, an active layer 40, an etch stopper 50, a source electrode 62, and a drain. And an electrode 64 and a protective film 70.

상기 기판(10)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱이 이용될 수도 있다. The substrate 10 is mainly glass, but a transparent plastic that can bend or bend may be used.

상기 게이트 전극(20)은 상기 기판(10) 상에 패턴 형성되어 있고, 상기 게이트 절연막(30)은 상기 게이트 전극(20) 상에 형성되어 상기 게이트 전극(20)을 상기 액티브층(40)으로부터 절연시킨다. The gate electrode 20 is patterned on the substrate 10, and the gate insulating layer 30 is formed on the gate electrode 20 to form the gate electrode 20 from the active layer 40. Insulate.

상기 액티브층(40)은 상기 게이트 절연막(30) 상에 패턴 형성되어 있고, 상기 에치 스톱퍼(50)는 상기 액티브층(40) 상에 패턴 형성되어 있다. 상기 에치 스톱퍼(50)는 상기 소스 전극(62) 및 드레인 전극(64)의 패터닝을 위한 에칭 공정시 상기 액티브층(40)의 채널영역이 에칭되는 것을 방지하는 역할을 한다. The active layer 40 is patterned on the gate insulating layer 30, and the etch stopper 50 is patterned on the active layer 40. The etch stopper 50 prevents the channel region of the active layer 40 from being etched during the etching process for patterning the source electrode 62 and the drain electrode 64.

상기 소스 전극(62) 및 드레인 전극(64)은 서로 마주하면서 상기 에치 스톱퍼(50) 상에 패턴 형성되어 있다. 상기 소스 전극(62) 및 드레인 전극(64)은 상기 에치 스톱퍼(50) 상에서부터 상기 액티브층(40)까지 연장되어 있어 상기 액티브층(40)과 직접 연결되어 있다. The source electrode 62 and the drain electrode 64 are patterned on the etch stopper 50 while facing each other. The source electrode 62 and the drain electrode 64 extend from the etch stopper 50 to the active layer 40 and are directly connected to the active layer 40.

상기 보호막(70)은 상기 소스 전극(62) 및 드레인 전극(64)을 포함한 기판 전체 면에 형성되어 있다. The passivation layer 70 is formed on the entire surface of the substrate including the source electrode 62 and the drain electrode 64.

이와 같은 종래의 박막 트랜지스터 기판은 다음과 같은 문제점이 있다. Such a conventional thin film transistor substrate has the following problems.

종래의 박막 트랜지스터 기판의 경우, 광이 화살표로 표시된 경로를 통해서 상기 액티브층(40)으로 유입될 수 있다. 이와 같이 광이 액티브층(40)으로 유입되면 박막 트랜지스터의 특성이 변화되는 문제점이 있다. In the case of a conventional thin film transistor substrate, light may be introduced into the active layer 40 through a path indicated by an arrow. As such, when light enters the active layer 40, there is a problem in that the characteristics of the thin film transistor are changed.

특히 최근 들어 액티브층(40)으로서 산화물 반도체를 이용하는 방안에 대한 연구가 증가되고 있는데, 산화물 반도체를 상기 액티브층(40)의 재료로 이용할 경우 광에 의해 발생하는 상기와 같은 문제는 더욱 심각해진다.In particular, recently, researches on using an oxide semiconductor as the active layer 40 have been increasing. When the oxide semiconductor is used as the material of the active layer 40, the above problems caused by light become more serious.

구체적으로 설명하면, 산화물 반도체는 매우 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있고 비정질 실리콘에 비하여 전자 이동도가 월등히 우수하여 대면적화 및 고해상도에 유리한 반면에, 광에 노출될 경우 쉽게 그 특성이 저하되어 박막 트랜지스터의 Vth가 쉽게 변화되는 문제가 있다. 박막 트랜지스터의 Vth가 일정하게 유지되지 않으면 디스플레이 장치 내의 데이터 신호 오차가 발생 되어 결과적으로 휘도가 불균일하게 되는 문제가 있다. Specifically, the oxide semiconductor can maintain its characteristics even at a very thin nanometer level, and its electron mobility is superior to that of amorphous silicon, which is advantageous for large area and high resolution, but easily exposed to light. There is a problem that this is lowered and the Vth of the thin film transistor is easily changed. If the Vth of the thin film transistor is not kept constant, an error occurs in the data signal in the display device, resulting in uneven luminance.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 액티브층으로 유입되는 광을 차단할 수 있는 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치를 제공하는 것을 목적으로 한다. The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a thin film transistor substrate and a display device using the same that can block light flowing into the active layer.

본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층과 연결되며, 서로 마주하도록 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 보호막; 및 상기 액티브층 내로 광이 유입되는 것을 차단하는 차광층을 포함하여 이루어지고, 상기 차광층은 상기 보호막 상에서 상기 액티브층과 오버랩되도록 형성된 제1 차광층, 상기 보호막에 구비된 제1 홀 내부에 형성되어 상기 액티브층의 제1 측면과 대향하는 제2 차광층, 및 상기 보호막에 구비된 제2 홀 내부에 형성되어 상기 액티브층의 제2 측면과 대향하는 제3 차광층을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다. The present invention to achieve the above object, a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; A source electrode and a drain electrode connected to the active layer and formed to face each other; A protective film formed on the source electrode and the drain electrode; And a light blocking layer that blocks light from flowing into the active layer, wherein the light blocking layer is formed on the passivation layer to overlap with the active layer, and is formed inside the first hole provided in the passivation layer. And a third light blocking layer facing the first side surface of the active layer, and a third light blocking layer formed inside the second hole provided in the passivation layer and facing the second side surface of the active layer. A thin film transistor substrate is provided.

본 발명은 또한, 박막 트랜지스터 기판을 포함하여 이루어지고, 상기 박막 트랜지스터 기판은, 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층과 연결되며, 서로 마주하도록 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상에 형성된 보호막; 및 상기 액티브층 내로 광이 유입되는 것을 차단하는 차광층을 포함하여 이루어지고, 상기 차광층은 상기 보호막 상에서 상기 액티브층과 오버랩되도록 형성된 제1 차광층, 상기 보호막에 구비된 제1 홀 내부에 형성되어 상기 액티브층의 제1 측면과 대향하는 제2 차광층, 및 상기 보호막에 구비된 제2 홀 내부에 형성되어 상기 액티브층의 제2 측면과 대향하는 제3 차광층을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치를 제공한다. The present invention also comprises a thin film transistor substrate, the thin film transistor substrate, the gate electrode formed on the substrate; A gate insulating film formed on the gate electrode; An active layer formed on the gate insulating layer; A source electrode and a drain electrode connected to the active layer and formed to face each other; A protective film formed on the source electrode and the drain electrode; And a light blocking layer that blocks light from flowing into the active layer, wherein the light blocking layer is formed on the passivation layer to overlap with the active layer, and is formed inside the first hole provided in the passivation layer. And a third light blocking layer facing the first side surface of the active layer, and a third light blocking layer formed inside the second hole provided in the passivation layer and facing the second side surface of the active layer. A display device is provided.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

본 발명은 액티브층 위의 보호막 상에 제1 차광층을 형성하여 액티브층의 상면으로 광이 유입되는 것이 차단되고, 액티브층의 제1 측면 및 제2 측면과 각각 대향하도록 제2 차광층 및 제3 차광층을 형성하여 액티브층의 측면으로 광이 유입되는 것이 차단된다. According to the present invention, a first light shielding layer is formed on a passivation layer on an active layer to prevent light from flowing into the upper surface of the active layer, and the second light blocking layer and the second light shielding layer face the first and second side surfaces of the active layer. The third light shielding layer is formed to block light from flowing to the side of the active layer.

도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 도 2b의 A-A라인의 단면에 해당하는 것이다.
도 2b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 도 2b의 B-B라인의 단면에 해당하는 것이다.
도 3a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 도 3b의 A-A라인의 단면에 해당하는 것이다.
도 3b는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 4는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 5는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional thin film transistor substrate.
FIG. 2A is a schematic cross-sectional view of a thin film transistor substrate according to an exemplary embodiment of the present invention, and corresponds to a cross section taken along the line AA of FIG. 2B.
2B is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention.
FIG. 2C is a schematic cross-sectional view of a thin film transistor substrate according to an exemplary embodiment of the present invention and corresponds to a cross section of the BB line of FIG. 2B.
FIG. 3A is a schematic cross-sectional view of a thin film transistor substrate according to another exemplary embodiment of the present invention, and corresponds to a cross section taken along the line AA of FIG. 3B.
3B is a schematic plan view of a thin film transistor substrate according to another exemplary embodiment of the present invention.
4 is a schematic cross-sectional view of an organic light emitting device according to an embodiment of the present invention.
5 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다. The term " on " as used herein means to include not only when a configuration is formed directly on top of another configuration, but also when a third configuration is interposed between these configurations.

또한, 본 명세서에서 기술되는 "연결된다"라는 용어는 어떤 구성이 다른 구성과 직접 연결되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되어 제3의 구성에 의해서 연결되는 경우까지 포함하는 것을 의미한다. In addition, the term "connected" described herein includes not only when a configuration is directly connected to another configuration, but also when a third configuration is interposed between these configurations and connected by a third configuration. Means that.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 후술하는 도 2b의 A-A라인의 단면에 해당하는 것이고, 도 2b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이고, 도 2c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2b의 B-B라인의 단면에 해당하는 것이다.Figure 2a is a schematic cross-sectional view of a thin film transistor substrate according to an embodiment of the present invention, which corresponds to the cross section of the AA line of Figure 2b described below, Figure 2b is a thin film transistor substrate according to an embodiment of the present invention 2C is a schematic cross-sectional view of a thin film transistor substrate according to an exemplary embodiment of the present invention, which corresponds to a cross-sectional view of the BB line of FIG. 2B.

도 2a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 에치 스톱퍼(140), 소스 전극(152), 드레인 전극(154), 보호막(160), 및 차광층(170)을 포함하여 이루어진다. As shown in FIG. 2A, a thin film transistor substrate according to an exemplary embodiment of the present invention may include a substrate 100, a gate electrode 110, a gate insulating layer 120, an active layer 130, an etch stopper 140, and a source. The electrode 152, the drain electrode 154, the passivation layer 160, and the light blocking layer 170 may be formed.

상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 폴리이미드를 상기 기판(100)의 재료로 이용할 경우에는, 상기 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다. The substrate 100 is mainly glass, but a transparent plastic that can be bent or bent, such as polyimide, may be used. When the polyimide is used as the material of the substrate 100, in consideration of a high temperature deposition process on the substrate 100, a polyimide having excellent heat resistance that can withstand high temperatures may be used.

상기 게이트 전극(110)은 상기 기판(100) 상에 패턴 형성되어 있다. The gate electrode 110 is patterned on the substrate 100.

상기 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate electrode 110 may be molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu), or their It may be made of an alloy, and may be made of a single layer or two or more layers of the metal or alloy.

상기 게이트 절연막(120)은 상기 게이트 전극(110) 상에 형성되어 있어, 상기 게이트 전극(110)을 상기 액티브층(130)으로부터 절연시킨다. The gate insulating layer 120 is formed on the gate electrode 110 to insulate the gate electrode 110 from the active layer 130.

상기 게이트 절연막(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다. The gate insulating layer 120 may be made of an inorganic insulating material such as silicon oxide or silicon nitride, but is not limited thereto, and may be made of an organic insulating material such as photo acryl or benzocyclobutene (BCB). have.

상기 액티브층(130)은 상기 게이트 절연막(120) 상에 패턴 형성되어 있다. The active layer 130 is patterned on the gate insulating layer 120.

상기 액티브층(130)은 상기 게이트 전극(110)과 오버랩되도록 형성되어 있다. 상기 액티브층(130)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The active layer 130 is formed to overlap the gate electrode 110. The active layer 130 may be formed of an oxide semiconductor such as In—Ga—Zn—O (IGZO), but is not necessarily limited thereto.

상기 에치 스톱퍼(140)는 상기 액티브층(130) 상에 패턴 형성되어 있다. The etch stopper 140 is patterned on the active layer 130.

상기 에치 스톱퍼(140)는 상기 소스 전극(152) 및 드레인 전극(154)의 패터닝을 위한 에칭 공정시 상기 액티브층(130)의 채널영역이 에칭되는 것을 방지하는 역할을 한다. 이와 같은 역할을 하는 에치 스톱퍼(140)은 상기 액티브층(130)의 중앙측 영역 상에 형성되고 상기 액티브층(130)의 제1 측면(예로서, 좌 측면)(130a) 및 제2 측면(예로서, 우 측면)(130b) 영역에는 형성되지 않는다.The etch stopper 140 prevents the channel region of the active layer 130 from being etched during the etching process for patterning the source electrode 152 and the drain electrode 154. An etch stopper 140 having such a role is formed on the central region of the active layer 130 and has a first side surface (eg, a left side surface) 130a and a second side surface surface of the active layer 130. For example, it is not formed in the right side 130b region.

상기 에치 스톱퍼(140)는 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 에치 스톱퍼(140)는 경우에 따라서 생략하는 것도 가능하다. The etch stopper 140 may be made of an inorganic insulating material such as silicon oxide or silicon nitride, but is not necessarily limited thereto. The etch stopper 140 may be omitted in some cases.

상기 소스 전극(152) 및 드레인 전극(154)은 서로 마주하면서 상기 에치 스톱퍼(140) 상에 패턴 형성되어 있다. The source electrode 152 and the drain electrode 154 are patterned on the etch stopper 140 while facing each other.

상기 소스 전극(152) 및 드레인 전극(154)은 상기 에치 스톱퍼(140) 상에서부터 상기 액티브층(130)의 제1 측면(130a) 및 제2 측면(130b) 영역을 경유하여 상기 게이트 절연막(120)까지 연장될 수 있다. 따라서, 상기 소스 전극(152)은 상기 액티브층(130)의 제1 측면(130a) 영역과 직접 연결되어 있고, 상기 드레인 전극(154)은 상기 액티브층(130)의 제2 측면(130b) 영역과 직접 연결되어 있다. The source electrode 152 and the drain electrode 154 may be formed on the gate insulating layer 120 from the etch stopper 140 via the first side surface 130a and the second side surface 130b of the active layer 130. Can be extended to). Accordingly, the source electrode 152 is directly connected to an area of the first side surface 130a of the active layer 130, and the drain electrode 154 is an area of the second side surface 130b of the active layer 130. Is directly connected to

상기 소스 전극(152) 및 드레인 전극(154)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The source electrode 152 and the drain electrode 154 may include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), and copper. (Cu), or alloys thereof, and may be composed of a single layer or multiple layers of two or more layers of the metal or alloy.

상기 보호막(160)은 상기 소스 전극(152) 및 드레인 전극(154) 상에 형성되어 있다. The passivation layer 160 is formed on the source electrode 152 and the drain electrode 154.

상기 보호막(160)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다. The passivation layer 160 may be made of an inorganic insulating material such as silicon oxide or silicon nitride, but is not necessarily limited thereto, and may also be made of an organic insulating material such as photo acryl or benzocyclobutene (BCB). .

상기 차광층(170)은 상기 액티브층(130)으로 광이 유입되는 것을 차단하는 역할을 한다. 보다 구체적으로, 상기 차광층(170)은 상기 액티브층(130)의 상면(130e) 방향, 제1 측면(130a) 방향, 및 제2 측면(130b) 방향으로 광이 유입되는 것을 차단한다. The light blocking layer 170 serves to block light from flowing into the active layer 130. More specifically, the light blocking layer 170 prevents light from flowing in the upper surface 130e direction, the first side surface 130a direction, and the second side surface 130b direction of the active layer 130.

이와 같은 광 차단 역할을 수행하기 위해서, 상기 차광층(170)은 제1 차광층(171), 제2 차광층(172), 및 제3 차광층(173)을 포함하여 이루어진다. In order to perform such a light blocking role, the light blocking layer 170 includes a first light blocking layer 171, a second light blocking layer 172, and a third light blocking layer 173.

상기 제1 차광층(171)은 상기 액티브층(130)의 위쪽에 형성되어 상기 액티브층(130)의 상면(130e) 방향으로 광이 유입되는 것을 차단한다. 따라서, 상기 제1 차광층(171)은 상기 보호막(160) 상에서 상기 액티브층(130)과 오버랩되도록 형성되며, 특히, 상기 액티브층(130) 보다 넓은 면적을 가지면서 패턴 형성되어 있다. The first light blocking layer 171 is formed above the active layer 130 to block light from flowing in the direction of the upper surface 130e of the active layer 130. Accordingly, the first light blocking layer 171 is formed to overlap the active layer 130 on the passivation layer 160, and in particular, has a larger area than the active layer 130 and is patterned.

상기 제2 차광층(172)은 상기 액티브층(130)의 제1 측면(130a) 쪽에 형성되어 상기 액티브층(130)의 제1 측면(130a) 방향으로 광이 유입되는 것을 차단한다. 따라서, 상기 제2 차광층(172)은 상기 액티브층(130)의 제1 측면(130a)과 대향할 수 있도록 상기 보호막(160)에 구비된 제1 홀(H1) 내에 형성된다. 즉, 상기 제2 차광층(172)은 상기 제1 차광층(171)의 일단에서부터 상기 제1 홀(H1) 내부까지 연장되어 있다. 여기서, 상기 제1 홀(H1)이 상기 보호막(160) 및 그 아래의 게이트 절연막(120)에 함께 형성됨으로써, 상기 제2 차광층(172)이 상기 제1 홀(H1)을 통해서 상기 게이트 전극(110)과 연결될 수 있다. The second light blocking layer 172 is formed on the side of the first side surface 130a of the active layer 130 to block light from flowing in the direction of the first side surface 130a of the active layer 130. Accordingly, the second light blocking layer 172 is formed in the first hole H1 provided in the passivation layer 160 to face the first side surface 130a of the active layer 130. That is, the second light blocking layer 172 extends from one end of the first light blocking layer 171 to the inside of the first hole H1. Here, the first hole H1 is formed together with the passivation layer 160 and the gate insulating layer 120 below, so that the second light blocking layer 172 passes through the first hole H1. It may be connected to 110.

이와 같이, 제1 홀(H1)이 상기 보호막(160) 및 게이트 절연막(120)에 함께 형성되어 상기 제2 차광층(172)이 상기 게이트 전극(110)과 연결되면 보다 완벽한 차광효과를 얻을 수 있고, 또한, 박막 트랜지스터의 전류 구동 능력이 향상될 수 있다. 즉, 상기 차광층(170)을 도전성 재료로 형성하고 이와 같은 도전성 재료의 차광층(170)을 상기 게이트 전극(110)과 연결하게 되면, 이중(Double) 게이트 전극 구조를 이루게 되어 박막 트랜지스터의 전류 구동 능력이 향상될 수 있다. As such, when the first hole H1 is formed in the passivation layer 160 and the gate insulating layer 120 together with the second light blocking layer 172 connected to the gate electrode 110, a more perfect light blocking effect can be obtained. In addition, the current driving capability of the thin film transistor can be improved. That is, when the light blocking layer 170 is formed of a conductive material and the light blocking layer 170 of the conductive material is connected to the gate electrode 110, a double gate electrode structure is formed to form a current of the thin film transistor. Driving ability can be improved.

상기 제3 차광층(173)은 상기 액티브층(130)의 제2 측면(130b) 쪽에 형성되어 상기 액티브층(130)의 제2 측면(130b) 방향으로 광이 유입되는 것을 차단한다. 따라서, 상기 제3 차광층(173)은 상기 액티브층(130)의 제2 측면(130b)과 대향할 수 있도록 상기 보호막(160)에 구비된 제2 홀(H2) 내에 형성된다. 즉, 상기 제3 차광층(173)은 상기 제1 차광층(171)의 타단에서부터 상기 제2 홀(H2) 내부까지 연장되어 있다. 여기서, 상기 제2 홀(H2)이 상기 보호막(160) 및 그 아래의 게이트 절연막(120)에 함께 형성됨으로써, 상기 제3 차광층(173)이 상기 제2 홀(H2)을 통해서 상기 게이트 전극(110)과 연결될 수 있다. The third light blocking layer 173 is formed at the side of the second side surface 130b of the active layer 130 to block light from flowing in the direction of the second side surface 130b of the active layer 130. Accordingly, the third light blocking layer 173 is formed in the second hole H2 provided in the passivation layer 160 to face the second side surface 130b of the active layer 130. That is, the third light blocking layer 173 extends from the other end of the first light blocking layer 171 to the inside of the second hole H2. Here, the second hole H2 is formed together in the passivation layer 160 and the gate insulating layer 120 below, so that the third light blocking layer 173 passes through the second hole H2. It may be connected to 110.

이와 같이, 제2 홀(H2)이 상기 보호막(160) 및 게이트 절연막(120)에 함께 형성되어 상기 제3 차광층(173)이 상기 게이트 전극(110)과 연결되면, 보다 완벽한 차광효과를 얻을 수 있고, 또한, 박막 트랜지스터의 전류 구동 능력이 향상될 수 있다. As such, when the second hole H2 is formed together in the passivation layer 160 and the gate insulating layer 120, and the third light blocking layer 173 is connected to the gate electrode 110, a more perfect light blocking effect is obtained. In addition, the current driving capability of the thin film transistor can be improved.

상기 차광층(170)은 차광 효과를 가진 재료라면 어느 것이나 이용될 수 있지만, 전술한 바와 같은 이중 게이트 전극 구조를 이루기 위해서는 도전성 재료로 이루어진 것이 바람직하다. The light blocking layer 170 may be any material as long as it has a light blocking effect. However, the light blocking layer 170 may be made of a conductive material to achieve the double gate electrode structure as described above.

도 2b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도로서, 도 2b에는 게이트 전극(110), 액티브층(130), 에치 스톱퍼(140), 소스 전극(152), 드레인 전극(154), 및 차광층(170) 만을 도시하였다. FIG. 2B is a schematic plan view of a thin film transistor substrate according to an embodiment of the present invention. In FIG. 2B, the gate electrode 110, the active layer 130, the etch stopper 140, the source electrode 152, and the drain electrode ( 154 and only the light blocking layer 170 are shown.

도 2b에서 알 수 있듯이, 상기 게이트 전극(110)의 중앙 측 상에 액티브층(130)이 형성되어 있다. 상기 액티브층(130)은 제1 측면(예로서, 좌 측면)(130a), 제2 측면(예로서, 우 측면)(130b), 제3 측면(예로서, 상 측면)(130c), 및 제4 측면(예로서, 하 측면)(130d)을 구비한 사각형 구조로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. As shown in FIG. 2B, an active layer 130 is formed on the center side of the gate electrode 110. The active layer 130 may include a first side (eg, left side) 130a, a second side (eg, right side) 130b, a third side (eg, top side) 130c, and It may be formed in a rectangular structure having a fourth side (eg, lower side) 130d, but is not necessarily limited thereto.

상기 액티브층(130)의 중앙 측 상에는 에치 스톱퍼(140)가 형성되어 있다. 편의상 상기 에치 스톱퍼(140)는 점선으로 표시하였다. An etch stopper 140 is formed on the center side of the active layer 130. For convenience, the etch stopper 140 is indicated by a dotted line.

상기 소스 전극(152) 및 드레인 전극(154)은 서로 마주하도록 형성되어 있다. 상기 소스 전극(152)은 상기 에치 스톱퍼(140) 및 상기 액티브층(130)의 일 측, 예로서 좌측 부분과 오버랩되도록 형성되어 있고, 상기 드레인 전극(152)은 상기 에치 스톱퍼(140) 및 상기 액티브층(130)의 타 측, 예로서 우측 부분과 오버랩되도록 형성되어 있다. The source electrode 152 and the drain electrode 154 are formed to face each other. The source electrode 152 is formed to overlap one side, for example, a left portion of the etch stopper 140 and the active layer 130, and the drain electrode 152 is the etch stopper 140 and the It is formed to overlap the other side of the active layer 130, for example, the right side.

특히, 상기 소스 전극(152)은 상기 액티브층(130)의 하 측면(130d)과 대향하도록 연장된 돌기부(152a)를 구비하고 있어, 상기 돌기부(152a)에서 의해서 상기 액티브층(130)의 하 측면(130d)을 통해서 광이 상기 액티브층(130) 내로 유입되는 것을 차단한다. In particular, the source electrode 152 includes a protrusion 152a extending to face the bottom side 130d of the active layer 130, and thus the bottom of the active layer 130 is formed by the protrusion 152a. Light is prevented from entering the active layer 130 through the side surface 130d.

또한, 상기 드레인 전극(154)은 상기 액티브층(130)의 상 측면(130c)과 대향하도록 연장된 돌기부(154a)를 구비하고 있어, 상기 돌기부(154a)에서 의해서 상기 액티브층(130)의 상 측면(130c)을 통해서 광이 상기 액티브층(130) 내로 유입되는 것을 차단한다. In addition, the drain electrode 154 includes a protrusion 154a extending to face the upper side surface 130c of the active layer 130, and the protrusion 154a causes the image of the active layer 130 to extend. Light is prevented from entering the active layer 130 through the side surface 130c.

후술하는 바와 같이, 차광층(170)은 상기 액티브층(130)의 좌 측면(130a) 및 우 측면(130b)을 통해서 광이 액티브층(130) 내로 유입되는 것을 차단할 수 있지만, 그 구조상 상기 액티브층(130)의 하 측면(130d) 및 상 측면(130c)을 통해서 광이 액티브층(130) 내로 유입되는 것은 차단하지 못한다. As will be described later, the light blocking layer 170 may block light from flowing into the active layer 130 through the left side 130a and the right side 130b of the active layer 130. It is not possible to block light from entering the active layer 130 through the lower side 130d and the upper side 130c of the layer 130.

이와 같이 차광층(170)이 차단하지 못하는 상기 액티브층(130)의 하 측면(130d) 및 상 측면(130c)은, 상기 소스 전극(152) 및 드레인 전극(154)에 의해서 차단된다. 그러나, 상기 소스 전극(152)과 드레인 전극(154)은 서로 소정의 이격 공간을 가지면서 마주하고 있기 때문에, 상기 소스 전극(152)과 드레인 전극(154) 사이의 이격 공간을 통해서 광이 상기 액티브층(130) 내로 유입되는 것은 차단할 수 없다. 따라서, 상기 돌기부(152a, 154a)는 상기 소스 전극(152)과 드레인 전극(154) 사이의 이격 공간을 가리도록 상기 소스 전극(152) 또는 드레인 전극(154)에서 연장되어 있다. As such, the lower side 130d and the upper side 130c of the active layer 130 which the light blocking layer 170 cannot block are blocked by the source electrode 152 and the drain electrode 154. However, since the source electrode 152 and the drain electrode 154 face each other with a predetermined spaced space, light is active through the spaced space between the source electrode 152 and the drain electrode 154. Entry into layer 130 cannot be blocked. Accordingly, the protrusions 152a and 154a extend from the source electrode 152 or the drain electrode 154 so as to cover the spaced space between the source electrode 152 and the drain electrode 154.

결국, 상기 소스 전극(152)에 돌기부(152a)을 형성하고 상기 드레인 전극에 돌기부(154a)를 형성함으로써, 광이 상기 액티브층(130)의 하 측면(130d) 및 상 측면(130c)을 통해서, 보다 구체적으로는 상기 액티브층(130)의 하 측면(130d) 및 상 측면(130c) 중에서 상기 소스 전극(152)과 드레인 전극(154) 사이의 이격 공간에 해당하는 영역을 통해서 액티브층(130) 내로 유입되는 것을 차단하도록 한 것이다. As a result, by forming the protrusion 152a on the source electrode 152 and the protrusion 154a on the drain electrode, light passes through the lower side 130d and the upper side 130c of the active layer 130. More specifically, the active layer 130 is formed through a region corresponding to the spaced space between the source electrode 152 and the drain electrode 154 among the lower side 130d and the upper side 130c of the active layer 130. ) To block inflow.

한편, 도 2b에는 소스 전극(152)에 구비된 돌기부(152a)가 상기 액티브층(130)의 하 측면(130d)을 통해서 광이 상기 액티브층(130) 내로 유입되는 것을 차단하고, 드레인 전극(154)에 구비된 돌기부(154a)가 상기 액티브층(130)의 상 측면(130c)을 통해서 광이 상기 액티브층(130) 내로 유입되는 것을 차단하는 모습을 도시하였지만, 그 반대의 경우도 가능하다. 또한, 드레인 전극(154)에는 돌기부를 형성하지 않고 소스 전극(152)에 두 개의 돌기부를 형성하여 하나의 돌기부는 상기 액티브층(130)의 하 측면(130d)을 나머지 돌기부는 상기 액티브층(130)의 상 측면(130c)을 가리도록 형성할 수 있다. 또한, 소스 전극(152)에는 돌기부를 형성하지 않고 드레인 전극(154)에 두 개의 돌기부를 형성하여 하나의 돌기부는 상기 액티브층(130)의 하 측면(130d)을 나머지 돌기부는 상기 액티브층(130)의 상 측면(130c)을 가리도록 형성할 수도 있다.Meanwhile, in FIG. 2B, the protrusion 152a of the source electrode 152 blocks light from flowing into the active layer 130 through the lower side 130d of the active layer 130, and the drain electrode ( Although the protrusion 154a provided at 154 blocks the light from flowing into the active layer 130 through the upper side surface 130c of the active layer 130, the reverse is also possible. . In addition, without forming a protrusion on the drain electrode 154, two protrusions are formed on the source electrode 152 so that one of the protrusions forms the lower side 130d of the active layer 130 and the other of the protrusions of the active layer 130. It may be formed to cover the upper side (130c) of. In addition, two protrusions are formed on the drain electrode 154 without forming protrusions on the source electrode 152 so that one protrusion includes the bottom side 130d of the active layer 130 and the other protrusion includes the active layer 130. It may be formed to cover the upper side (130c) of.

박막 트랜지스터 기판이 액정표시장치에 적용될 경우, 상기 소스 전극(152)은 데이터 라인과 연결되고, 상기 드레인 전극(154)은 화소 전극과 연결된다. When the thin film transistor substrate is applied to a liquid crystal display, the source electrode 152 is connected to a data line, and the drain electrode 154 is connected to a pixel electrode.

또한, 박막 트랜지스터 기판이 유기발광장치에 적용될 경우, 상기 소스 전극(152)은 화소 전극에 연결되고, 상기 드레인 전극(154)은 전원(VDD)에 연결될 수 있다. In addition, when the thin film transistor substrate is applied to the organic light emitting device, the source electrode 152 may be connected to the pixel electrode, and the drain electrode 154 may be connected to the power supply VDD.

상기 차광층(170)은 상기 액티브층(130)을 가리도록 상기 액티브층(130)과 오버랩되도록 형성되어 있다. 특히, 상기 액티브층(130)과 오버랩되도록 상기 액티브층(130) 상에 형성되는 제1 차광층(171)은 상기 액티브층(130) 보다 넓은 면적을 가지도록 패턴 형성되어 있다. The light blocking layer 170 is formed to overlap the active layer 130 so as to cover the active layer 130. In particular, the first light blocking layer 171 formed on the active layer 130 to overlap with the active layer 130 is patterned to have a larger area than the active layer 130.

상기 차광층(170)은 제1 홀(H1) 내에 형성된 제2 차광층(172) 및 제2 홀(H2) 내에 형성된 제3 차광층(173)을 구비하고 있다. The light blocking layer 170 includes a second light blocking layer 172 formed in the first hole H1 and a third light blocking layer 173 formed in the second hole H2.

상기 제2 차광층(172)은 상기 액티브층(130)의 좌 측면(130a)을 통해서 광이 액티브층(130) 내로 유입되는 것을 차단하고, 상기 제3 차광층(173)은 상기 액티브층(130)의 우 측면(130b)을 통해서 광이 액티브층(130) 내로 유입되는 것을 차단한다. The second light blocking layer 172 blocks light from flowing into the active layer 130 through the left side surface 130a of the active layer 130, and the third light blocking layer 173 is the active layer ( Light is prevented from entering the active layer 130 through the right side 130b of the 130.

이를 위해서, 상기 액티브층(130)의 좌 측면(130a)과 대향하는 제2 차광층(172)의 길이(L1)는 상기 액티브층(130)의 좌 측면(130a)의 길이(D1)와 같거나 그보다 크다. 상기 액티브층(130)의 좌 측면(130a)과 대향하는 제1 홀(H1)의 길이 또한 상기 액티브층(130)의 좌 측면(130a)의 길이(D1)와 같거나 그보다 크다. To this end, the length L1 of the second light blocking layer 172 facing the left side 130a of the active layer 130 is equal to the length D1 of the left side 130a of the active layer 130. Or greater than that. The length of the first hole H1 facing the left side 130a of the active layer 130 is also equal to or greater than the length D1 of the left side 130a of the active layer 130.

또한, 상기 액티브층(130)의 우 측면(130b)과 대향하는 제3 차광층(173)의 길이(L2)는 상기 액티브층(130)의 우 측면(130b)의 길이(D2)와 같거나 그보다 크다. 상기 액티브층(130)의 우 측면(130b)과 대향하는 제2 홀(H2)의 길이 또한 상기 액티브층(130)의 우 측면(130b)의 길이(D2)와 같거나 그보다 크다. In addition, the length L2 of the third light blocking layer 173 facing the right side surface 130b of the active layer 130 may be equal to or equal to the length D2 of the right side surface 130b of the active layer 130. Bigger than that The length of the second hole H2 facing the right side 130b of the active layer 130 is also equal to or greater than the length D2 of the right side 130b of the active layer 130.

도 2c는 도 2b의 B-B라인의 단면도로서, 도 2c에서 알 수 있듯이, 기판(100) 상에는 게이트 전극(110)이 형성되어 있고, 상기 게이트 전극(110) 상에는 게이트 절연막(120)이 형성되어 있고, 상기 게이트 절연막(120) 상에는 액티브층(130)이 형성되어 있고, 상기 액티브층(130) 상에는 에치 스톱퍼(140)가 형성되어 있다. FIG. 2C is a cross-sectional view of the BB line of FIG. 2B. As shown in FIG. 2C, the gate electrode 110 is formed on the substrate 100, and the gate insulating layer 120 is formed on the gate electrode 110. The active layer 130 is formed on the gate insulating layer 120, and the etch stopper 140 is formed on the active layer 130.

또한, 상기 게이트 절연막(120) 상에는 소스 전극의 돌기부(152a) 및 드레인 전극의 돌기부(154a)가 형성되어 있다. 상기 소스 전극의 돌기부(152a)는 상기 액티브층(130)의 제4 측면(예로서, 하 측면)(130d)과 대향하고 있고, 상기 드레인 전극의 돌기부(154a)는 상기 액티브층(130)의 제3 측면(예로서, 상 측면)(130c)과 대향하고 있다. In addition, the protrusion 152a of the source electrode and the protrusion 154a of the drain electrode are formed on the gate insulating layer 120. The protrusion 152a of the source electrode is opposite to the fourth side surface (eg, the lower side) 130d of the active layer 130, and the protrusion 154a of the drain electrode is formed of the active layer 130. It faces the third side (eg, upper side) 130c.

상기 돌기부(152a, 154a) 및 에치 스톱퍼(140) 상에는 보호막(160)이 형성되어 있고, 상기 보호막(160) 상에는 차광층(170)이 형성되어 있다. 상기 차광층(170)은 상기 액티브층(130)의 상면(130e)으로 광이 유입되는 것을 차단하는 제1 차광층(171)을 포함한다. A passivation layer 160 is formed on the protrusions 152a and 154a and the etch stopper 140, and a light blocking layer 170 is formed on the passivation layer 160. The light blocking layer 170 includes a first light blocking layer 171 that blocks light from entering the upper surface 130e of the active layer 130.

도 3a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 후술하는 도 3b의 A-A라인의 단면에 해당하는 것이고, 도 3b는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다. 전술한 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는, 전술한 실시예와 동일한 구성에 대한 중복되는 설명은 생략하기로 한다. Figure 3a is a schematic cross-sectional view of a thin film transistor substrate according to another embodiment of the present invention, which corresponds to the cross section of the AA line of Figure 3b described below, Figure 3b is a thin film transistor substrate according to another embodiment of the present invention Schematic top view. The same reference numerals are given to the same configurations as the above-described embodiments, and hereinafter, redundant descriptions of the same configurations as the above-described embodiments will be omitted.

도 3a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(110)이 형성되어 있고, 상기 게이트 전극(110) 상에 게이트 절연막(120)이 형성되어 있고, 상기 게이트 절연막(120) 상에 액티브층(130)이 형성되어 있고, 상기 액티브층(130) 상에 에치 스톱퍼(140)가 형성되어 있다. As shown in FIG. 3A, a gate electrode 110 is formed on the substrate 100, a gate insulating layer 120 is formed on the gate electrode 110, and an active layer is formed on the gate insulating layer 120. A layer 130 is formed, and an etch stopper 140 is formed on the active layer 130.

상기 에치 스톱퍼(140)는 제1 에치 스톱퍼(141) 및 제2 에치 스톱퍼(142)로 이루어진다. 상기 제1 에치 스톱퍼(141) 및 제2 에치 스톱퍼(142)는 서로 소정 간격으로 이격되어 있다. 상기 제1 에치 스톱퍼(141) 및 제2 에치 스톱퍼(142)는 상기 액티브층(130)의 상면(130e) 중앙 영역, 제1 측면(예로서, 좌 측면)(130a) 영역, 및 제2 측면(예로서, 우 측면)(130b) 영역에는 형성되지 않는다.The etch stopper 140 includes a first etch stopper 141 and a second etch stopper 142. The first etch stopper 141 and the second etch stopper 142 are spaced apart from each other at predetermined intervals. The first etch stopper 141 and the second etch stopper 142 may include a central region of the top surface 130e, a first side surface (eg, a left side) 130a, and a second side surface of the active layer 130. It is not formed in the region (for example, the right side) 130b.

상기 에치 스톱퍼(140) 상에는 소스 전극(152x, 152y) 및 드레인 전극(154)이 서로 마주하면서 형성되어 있다. The source electrodes 152x and 152y and the drain electrode 154 are formed to face each other on the etch stopper 140.

상기 소스 전극(152x, 152y)은 제1 소스 전극(152x) 및 제2 소스 전극(152y)으로 이루어진다. 상기 제1 소스 전극(152x)은 상기 제1 에치 스톱퍼(141) 상에서부터 상기 액티브층(130)의 제1 측면(130a) 영역을 경유하여 상기 게이트 절연막(120)까지 연장되어 있다. 상기 제2 소스 전극(152y)은 상기 제2 에치 스톱퍼(142) 상에서부터 상기 액티브층(130)의 제2 측면(130b) 영역을 경유하여 상기 게이트 절연막(120)까지 연장되어 있다. The source electrodes 152x and 152y may include a first source electrode 152x and a second source electrode 152y. The first source electrode 152x extends from the first etch stopper 141 to the gate insulating layer 120 via a region of the first side surface 130a of the active layer 130. The second source electrode 152y extends from the second etch stopper 142 to the gate insulating layer 120 via a region of the second side surface 130b of the active layer 130.

상기 드레인 전극(154)은 상기 제1 에치 스톱퍼(141) 상에서부터 상기 액티브층(130)의 상면(130e) 영역을 경유하여 상기 제2 에치 스톱퍼(142) 까지 연장되어 있다. The drain electrode 154 extends from the first etch stopper 141 to the second etch stopper 142 via an upper surface 130e region of the active layer 130.

한편, 도시한 바와 같이, 소스 전극(152x, 152y)이 제1 소스 전극(152x) 및 제2 소스 전극(152y)으로 이루어짐으로써, 제1 소스 전극(152x), 드레인 전극(154), 및 제2 소스 전극(152y)이 순서대로 이격 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 드레인 전극(154)이 제1 드레인 전극 및 제2 드레인 전극으로 이루어짐으로써, 제1 드레인 전극, 소스 전극, 및 제2 드레인 전극이 순서대로 이격 형성될 수도 있다. Meanwhile, as illustrated, the source electrodes 152x and 152y are formed of the first source electrode 152x and the second source electrode 152y, so that the first source electrode 152x, the drain electrode 154, and the first electrode are formed. The two source electrodes 152y may be spaced apart in order, but are not necessarily limited thereto, and the drain electrode 154 includes the first drain electrode and the second drain electrode, thereby providing a first drain electrode, a source electrode, and The second drain electrodes may be spaced apart in order.

상기 소스 전극(152x, 152y) 및 드레인 전극(154) 상에는 보호막(160)이 형성되어 있고, 상기 보호막(160) 상에는 차광층(170)이 형성되어 있다. A passivation layer 160 is formed on the source electrodes 152x and 152y and the drain electrode 154, and a light blocking layer 170 is formed on the passivation layer 160.

상기 차광층(170)은 상기 액티브층(130)의 상면(130e) 상에 형성된 제1 차광층(170), 상기 액티브층(130)의 제1 측면(130a)과 대향할 수 있도록 상기 보호막(160)의 제1 홀(H1) 내에 형성된 제2 차광층(172), 상기 액티브층(130)의 제2 측면(130b)과 대향할 수 있도록 상기 보호막(160)의 제2 홀(H2) 내에 형성된 제3 차광층(173)을 포함하여 이루어진다. The light blocking layer 170 may face the first light blocking layer 170 formed on the top surface 130e of the active layer 130 and the first side surface 130a of the active layer 130. In the second hole H2 of the passivation layer 160 to face the second light blocking layer 172 formed in the first hole H1 of the 160 and the second side surface 130b of the active layer 130. It includes a third light blocking layer 173 formed.

이와 같은 도 3a에 따른 박막 트랜지스터 기판은 전술한 도 2a에 따른 박막 트랜지스터 기판에 비하여 스토리지 커패시턴스(Storage Capacitance)가 증가하는 이점이 있다. Such a thin film transistor substrate according to FIG. 3A has an advantage of increasing storage capacitance compared to the thin film transistor substrate according to FIG. 2A described above.

도 3b에서 알 수 있듯이, 상기 게이트 전극(110)의 중앙 측 상에 액티브층(130)이 형성되어 있고, 상기 액티브층(130) 상에는 제1 에치 스톱퍼(141) 및 제2 에치 스톱퍼(142)가 서로 이격 형성되어 있다. 편의상 상기 제1 에치 스톱퍼(141) 및 제2 에치 스톱퍼(142)는 점선으로 표시하였다. As shown in FIG. 3B, an active layer 130 is formed on a central side of the gate electrode 110, and a first etch stopper 141 and a second etch stopper 142 are formed on the active layer 130. Are spaced apart from each other. For convenience, the first etch stopper 141 and the second etch stopper 142 are indicated by dotted lines.

제1 소스 전극(152x), 드레인 전극(154), 및 제2 소스 전극(152y)은 서로 마주하면서 소정 간격으로 이격 형성되어 있다. The first source electrode 152x, the drain electrode 154, and the second source electrode 152y are formed to face each other and are spaced apart at predetermined intervals.

상기 제1 소스 전극(152x)은 상기 액티브층(130)의 좌측 부분과 오버랩되도록 형성되어 있고, 상기 드레인 전극(154)은 상기 액티브층(130)의 중앙측 부분과 오버랩되도록 형성되어 있고, 상기 제2 소스 전극(152y)은 상기 액티브층(130)의 우측 부분과 오버랩되도록 형성되어 있다. The first source electrode 152x is formed to overlap the left side portion of the active layer 130, and the drain electrode 154 is formed to overlap the center side portion of the active layer 130. The second source electrode 152y is formed to overlap the right portion of the active layer 130.

특히, 상기 제1 소스 전극(152x)은 상기 액티브층(130)의 하 측면(130d)과 대향하도록 연장된 돌기부(152a)를 구비하고 있고, 상기 제2 소스 전극(152y)은 상기 액티브층(130)의 상 측면(130c)과 대향하도록 연장된 돌기부(152a)를 구비하고 있다. In particular, the first source electrode 152x includes a protrusion 152a extending to face the lower side 130d of the active layer 130, and the second source electrode 152y includes the active layer ( The protrusion 152a extended so as to face the upper side surface 130c of the 130 is provided.

상기 드레인 전극(154)은 상기 액티브층(130)의 상 측면(130c) 및 하 측면(130d)과 대향하도록 연장된 돌기부(154a)를 각각 구비하고 있다. The drain electrode 154 includes protrusions 154a extending to face the upper side 130c and the lower side 130d of the active layer 130, respectively.

상기 돌기부(152a, 154a)는 상기 제1 소스 전극(152x)과 드레인 전극(154) 사이의 이격 공간을 가리거나 또는 상기 제2 소스 전극(152y)과 드레인 전극(154) 사이의 이격 공간을 가리도록 형성되어 있다. The protrusions 152a and 154a cover the spaced space between the first source electrode 152x and the drain electrode 154 or the spaced space between the second source electrode 152y and the drain electrode 154. It is formed to be.

전술한 실시예와 유사하게, 상기 제1 소스 전극(152x) 및 제2 소스 전극(152y)에 돌기부를 형성하지 않고 상기 드레인 전극(154)에만 돌기부를 형성하는 것도 가능하고, 그 반대도 가능하다. Similar to the above-described embodiment, it is also possible to form protrusions only on the drain electrode 154 without forming protrusions on the first source electrode 152x and the second source electrode 152y, and vice versa. .

상기 제1 소스 전극(152x) 및 제2 소스 전극(152y)은 서로 전기적으로 연결되어 있다. The first source electrode 152x and the second source electrode 152y are electrically connected to each other.

한편, 전술한 바와 같이, 드레인 전극(154)이 제1 드레인 전극 및 제2 드레인 전극으로 이루어짐으로써, 제1 드레인 전극, 소스 전극, 및 제2 드레인 전극이 순서대로 이격 형성된 경우에는, 상기 제1 드레인 전극과 제2 드레인 전극이 서로 전기적으로 연결되어 있으며, 이와 같은 제1 드레인 전극과 제2 드레인 전극이 화소 전극과 연결된다. Meanwhile, as described above, when the drain electrode 154 includes the first drain electrode and the second drain electrode, when the first drain electrode, the source electrode, and the second drain electrode are spaced apart in order, the first drain electrode is formed. The drain electrode and the second drain electrode are electrically connected to each other, and the first drain electrode and the second drain electrode are connected to the pixel electrode.

차광층(170)은 상기 액티브층(130)을 가리도록 상기 액티브층(130)과 오버랩되는 제1 차광층(171), 제1 홀(H1) 내에 형성된 제2 차광층(172) 및 제2 홀(H2) 내에 형성된 제3 차광층(173)을 포함하고 있다. The light blocking layer 170 overlaps the active layer 130 so as to cover the active layer 130, the second light blocking layer 172 and the second light blocking layer 172 formed in the first hole H1. The third light blocking layer 173 formed in the hole H2 is included.

상기 제2 차광층(172)은 상기 액티브층(130)의 좌 측면(130a)을 통해서 광이 액티브층(130) 내로 유입되는 것을 차단하고, 상기 제3 차광층(173)은 상기 액티브층(130)의 우 측면(130b)을 통해서 광이 액티브층(130) 내로 유입되는 것을 차단한다. The second light blocking layer 172 blocks light from flowing into the active layer 130 through the left side surface 130a of the active layer 130, and the third light blocking layer 173 is the active layer ( Light is prevented from entering the active layer 130 through the right side 130b of the 130.

도 4는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도로서, 이는 전술한 도 2a에 따른 박막 트랜지스터 기판이 적용된 유기발광장치에 관한 것이다. 4 is a schematic cross-sectional view of an organic light emitting device according to an embodiment of the present invention, which relates to the organic light emitting device to which the thin film transistor substrate according to FIG. 2A is applied.

도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기발광장치는, 전술한 도 2a에 따른 박막 트랜지스터 기판을 포함하고, 상기 박막 트랜지스터 기판 상에 평탄화층(180), 뱅크층(190), 하부 전극(200), 발광부(210), 및 상부 전극(220)을 추가로 포함하여 이루어진다. As can be seen in Figure 4, the organic light emitting device according to an embodiment of the present invention includes a thin film transistor substrate according to the above-described Figure 2a, the planarization layer 180, the bank layer 190 on the thin film transistor substrate , The lower electrode 200, the light emitting unit 210, and the upper electrode 220 are further included.

상기 평탄화층(180)은 상기 차광층(170) 상에 형성되어 있다. 이와 같은 평탄화층(180)은 유기 절연물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The planarization layer 180 is formed on the light blocking layer 170. The planarization layer 180 may be formed of an organic insulator, but is not necessarily limited thereto.

상기 뱅크층(190)은 상기 평탄화층(180) 상에 형성되어 있다. 구체적으로, 상기 뱅크층(190)은 광이 투과되는 화소 영역 이외의 영역에 형성되어 있다. 즉, 화상을 표시하는 화소 영역은 상기 뱅크층(190)에 의해 둘러싸여 있다. The bank layer 190 is formed on the planarization layer 180. Specifically, the bank layer 190 is formed in a region other than the pixel region through which light is transmitted. That is, the pixel region displaying the image is surrounded by the bank layer 190.

이와 같은 뱅크층(190)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The bank layer 190 may be formed of an organic insulating material, for example, polyimide, photo acryl, or benzocyclobutene (BCB), but is not limited thereto.

상기 하부 전극(200)은 상기 평탄화층(180) 상에 형성되며, 특히, 상기 뱅크층(190)에 의해 둘러싸인 화소 영역에 형성된다. 도시되지는 않았지만, 상기 하부 전극(200)은 드레인 전극(154)과 전기적으로 연결되어 있다. The lower electrode 200 is formed on the planarization layer 180, in particular, in a pixel area surrounded by the bank layer 190. Although not shown, the lower electrode 200 is electrically connected to the drain electrode 154.

상기 발광부(210)는 상기 하부 전극(200) 상에 형성되어 있다. 상기 발광부(210)는 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 상기 발광부(210)는 상기와 같은 층들의 조합 이외에도 당업계에 공지된 다양한 형태로 변경될 수 있다. The light emitting part 210 is formed on the lower electrode 200. Although not shown, the light emitting unit 210 may be formed in a structure in which a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and an electron injection layer are sequentially stacked. However, one or more layers of the hole injection layer, the hole transport layer, the electron transport layer and the electron injection layer may be omitted. The light emitting unit 210 may be changed in various forms known in the art in addition to the combination of the above layers.

상기 상부 전극(220)은 상기 발광부(210) 상에 형성되어 있다. 이와 같은 상부 전극(220)은 공통 전극으로 기능할 수 있고, 그에 따라, 상기 발광부(210) 뿐만 아니라 상기 뱅크층(190)을 포함한 기판 전체 면에 형성될 수 있다. The upper electrode 220 is formed on the light emitting part 210. The upper electrode 220 may function as a common electrode, and thus may be formed on the entire surface of the substrate including the bank layer 190 as well as the light emitting unit 210.

도시하지는 않았지만, 전술한 도 3a에 따른 박막 트랜지스터 기판이 적용된 유기발광장치도 본 발명의 범위 내에 있다. Although not shown, the organic light emitting device to which the thin film transistor substrate according to FIG. 3A described above is applied is also within the scope of the present invention.

도 5는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도로서, 이는 전술한 도 2a에 따른 박막 트랜지스터 기판이 적용된 액정표시장치에 관한 것이다. 5 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention, which relates to the liquid crystal display to which the thin film transistor substrate according to FIG. 2A is applied.

도 5에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 전술한 도 2a에 따른 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 대향 기판(300), 및 상기 양 기판 사이에 형성된 액정층(400)을 포함하여 이루어진다. As can be seen in FIG. 5, the liquid crystal display according to the exemplary embodiment of the present invention includes a thin film transistor substrate according to FIG. 2A, an opposing substrate 300 facing the thin film transistor substrate, and a liquid crystal formed between both substrates. Layer 400.

도시하지는 않았지만, 상기 박막 트랜지스터 기판 상에는 액정을 구동하기 위한 화소 전극 및 공통 전극이 형성될 수 있다. Although not shown, a pixel electrode and a common electrode for driving the liquid crystal may be formed on the thin film transistor substrate.

상기 대향 기판(300)은 도시하지는 않았지만 블랙 매트릭스 및 컬러 필터층을 포함하여 이루어질 수 있다. 상기 블랙 매트릭스는 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위해서 매트릭스 구조로 형성되고, 상기 컬러 필터층은 상기 매트릭스 구조 사이 영역에 형성된다. Although not shown, the counter substrate 300 may include a black matrix and a color filter layer. The black matrix is formed in a matrix structure to block leakage of light to a region other than the pixel region, and the color filter layer is formed in a region between the matrix structures.

본 발명에 따른 액정표시장치는 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, IPS(In-Plane Switching)모드 등 당업계에 공지된 다양한 모드의 액정표시장치에 적용될 수 있다. The liquid crystal display according to the present invention may be applied to liquid crystal display devices of various modes known in the art, such as twisted nematic (TN) mode, vertical alignment (VA) mode, and in-plane switching (IPS) mode.

도시하지는 않았지만, 전술한 도 3a에 따른 박막 트랜지스터 기판이 적용된 액정표시장치도 본 발명의 범위 내에 있다. Although not shown, the liquid crystal display device to which the thin film transistor substrate according to FIG. 3A described above is applied is also within the scope of the present invention.

100: 기판 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
140: 에치 스톱퍼 152: 소스 전극
154: 드레인 전극 160: 보호막
170: 차광층100 substrate 110 gate electrode
120: gate insulating film 130: active layer
140: etch stopper 152: source electrode
154: drain electrode 160: protective film
170: light shielding layer

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 액티브층;
상기 액티브층과 연결되며, 서로 마주하도록 형성된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극 상에 형성된 보호막; 및
상기 액티브층 내로 광이 유입되는 것을 차단하는 차광층을 포함하여 이루어지고,
상기 차광층은 상기 보호막 상에서 상기 액티브층과 오버랩되도록 형성된 제1 차광층, 상기 보호막에 구비된 제1 홀 내부에 형성되어 상기 액티브층의 제1 측면과 대향하는 제2 차광층, 및 상기 보호막에 구비된 제2 홀 내부에 형성되어 상기 액티브층의 제2 측면과 대향하는 제3 차광층을 포함하여 이루어지고,
상기 소스 전극 및 드레인 전극 중 적어도 하나의 전극은 상기 액티브층의 제3 측면 및 제4 측면 중 적어도 하나의 측면과 대향하도록 연장된 돌기부를 추가로 구비하고 있는 것을 특징으로 하는 박막 트랜지스터 기판. A gate electrode formed on the substrate;
A gate insulating film formed on the gate electrode;
An active layer formed on the gate insulating layer;
A source electrode and a drain electrode connected to the active layer and formed to face each other;
A protective film formed on the source electrode and the drain electrode; And
It includes a light blocking layer for blocking the light flowing into the active layer,
The light blocking layer may be formed on the first passivation layer overlapping the active layer on the passivation layer, a second light blocking layer formed inside the first hole provided in the passivation layer to face the first side surface of the active layer, and the passivation layer. A third light blocking layer formed in the provided second hole and facing the second side surface of the active layer;
And at least one of the source electrode and the drain electrode further includes a protrusion extending to face at least one of the third side and the fourth side of the active layer. 제6항에 있어서,
상기 돌기부는 상기 소스 전극 및 드레인 전극 사이의 이격 공간을 가리도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판. The method of claim 6,
The protrusion is formed to cover the spaced space between the source electrode and the drain electrode. 제6항에 있어서,
상기 액티브층과 상기 소스 전극 사이 및 상기 액티브층과 상기 드레인 전극 사이에 에치 스톱퍼가 추가로 형성된 것을 특징으로 하는 박막 트랜지스터 기판. The method of claim 6,
And a etch stopper is further formed between the active layer and the source electrode and between the active layer and the drain electrode. 제8항에 있어서,
상기 에치 스톱퍼는 소정 간격으로 이격된 제1 에치 스톱퍼 및 제2 에치 스톱퍼로 이루어지고,
상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 제1 전극 및 제2 전극으로 이루어지고, 상기 제1 전극은 상기 제1 에치 스톱퍼 상에서부터 상기 액티브층의 제1 측면 영역으로 연장되고, 상기 제2 전극은 상기 제2 에치 스톱퍼 상에서부터 상기 액티브층의 제2 측면 영역으로 연장된 것을 특징으로 하는 박막 트랜지스터 기판. The method of claim 8,
The etch stopper is composed of a first etch stopper and a second etch stopper spaced at a predetermined interval,
Any one of the source electrode and the drain electrode includes a first electrode and a second electrode, and the first electrode extends from the first etch stopper to the first side region of the active layer. And a second electrode extending from the second etch stopper to the second side region of the active layer. 박막 트랜지스터 기판을 포함하여 이루어지고,
상기 박막 트랜지스터 기판은, 전술한 제6항 내지 제7항 중 어느 한 항에 따른 박막 트랜지스터 기판으로 이루어진 것을 특징으로 하는 디스플레이 장치. Including a thin film transistor substrate,
The thin film transistor substrate is a display device comprising a thin film transistor substrate according to any one of claims 6 to 7.
KR1020120137742A 2012-11-30 2012-11-30 Thin film transistor substrate and Display Device using the same KR102050460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120137742A KR102050460B1 (en) 2012-11-30 2012-11-30 Thin film transistor substrate and Display Device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137742A KR102050460B1 (en) 2012-11-30 2012-11-30 Thin film transistor substrate and Display Device using the same

Publications (2)

Publication Number Publication Date
KR20140069896A KR20140069896A (en) 2014-06-10
KR102050460B1 true KR102050460B1 (en) 2019-11-29

Family

ID=51124910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137742A KR102050460B1 (en) 2012-11-30 2012-11-30 Thin film transistor substrate and Display Device using the same

Country Status (1)

Country Link
KR (1) KR102050460B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569327B2 (en) 2019-12-04 2023-01-31 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402605B1 (en) 2015-07-28 2022-05-27 삼성디스플레이 주식회사 organic light emitting display
CN109360849B (en) * 2018-11-01 2021-01-29 京东方科技集团股份有限公司 Substrate, manufacturing method thereof and transparent display device
CN111834465A (en) * 2019-12-09 2020-10-27 云谷（固安）科技有限公司 Array substrate, display panel and display device
CN112038288B (en) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 Manufacturing method of array substrate and array substrate
CN115101545B (en) * 2022-08-23 2023-01-31 惠科股份有限公司 Display panel and driving substrate thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243791B1 (en) * 2006-06-27 2013-03-18 엘지디스플레이 주식회사 Liquid Crystal Display and Method For Manufacturing of The Same
JP5663904B2 (en) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569327B2 (en) 2019-12-04 2023-01-31 Samsung Display Co., Ltd. Display device
US11950460B2 (en) 2019-12-04 2024-04-02 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20140069896A (en) 2014-06-10

Similar Documents

Publication Publication Date Title
US9018038B2 (en) Array substrate for liquid crystal display and method for manufacturing the same
KR102050460B1 (en) Thin film transistor substrate and Display Device using the same
KR102093192B1 (en) Thin film transistor and Display Device and Method of manufacturing the sames
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
US9269818B2 (en) Array substrate for liquid crystal display device and method for fabricating the same
TWI470329B (en) Liquid crystal display device and method of fabricating thereof
US8324111B2 (en) Liquid crystal display device and method for fabricating the same
US20120176561A1 (en) Liquid crystal display
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
JP5638833B2 (en) Image display device and manufacturing method thereof
US9261746B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
US20230361220A1 (en) Tft circuit board and display device having the same
US20180083076A1 (en) Display device
KR102318870B1 (en) Liquid crystal display device
TW201518827A (en) Display panel and display apparatus including the same
US9885917B2 (en) Liquid crystal display panel and method for manufacturing the same
KR102422555B1 (en) Display device
US10108056B2 (en) Liquid crystal display device
KR20160125598A (en) Thin film transistor array substrate and method of manufacturing thereof and display device having the thin film transistor array substrate
KR102356342B1 (en) Display device and method of manufacturing the same
KR102423436B1 (en) Oxide Thin film transistor substrate and Display Device using the same
KR102431348B1 (en) Display device
KR102090518B1 (en) Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR102390430B1 (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant