KR102049444B1 - Organic light emitting display apparatus and photo mask for making thereof - Google Patents

Organic light emitting display apparatus and photo mask for making thereof Download PDF

Info

Publication number
KR102049444B1
KR102049444B1 KR1020130053393A KR20130053393A KR102049444B1 KR 102049444 B1 KR102049444 B1 KR 102049444B1 KR 1020130053393 A KR1020130053393 A KR 1020130053393A KR 20130053393 A KR20130053393 A KR 20130053393A KR 102049444 B1 KR102049444 B1 KR 102049444B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
driving
region
semiconductor layer
Prior art date
Application number
KR1020130053393A
Other languages
Korean (ko)
Other versions
KR20140133339A (en
Inventor
김태준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130053393A priority Critical patent/KR102049444B1/en
Priority to US13/957,348 priority patent/US9269755B2/en
Priority to TW102132591A priority patent/TWI613799B/en
Priority to CN201811239196.4A priority patent/CN109272937A/en
Priority to CN202110831197.3A priority patent/CN113540202B/en
Priority to CN201310511378.3A priority patent/CN104143560B/en
Publication of KR20140133339A publication Critical patent/KR20140133339A/en
Application granted granted Critical
Publication of KR102049444B1 publication Critical patent/KR102049444B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 구동 박막 트랜지스터의 구동 반도체층이 제1방향으로부터 상기 제1방향과 교차하는 제2방향으로 꺾여 연장되는 제1영역; 상기 제2방향으로부터 상기 제1방향으로 꺾여 연장되는 제2영역; 및 상기 제1영역과 상기 제2영역을 연결하며 상기 제1영역 및 상기 제2영역과 각각 둔각을 갖도록 구비되는 제3영역; 을 포함하는, 유기 발광 표시 장치를 제공한다. According to an aspect of the present invention, there is provided a semiconductor device including: a first region in which a driving semiconductor layer of a driving thin film transistor is bent in a second direction crossing the first direction from a first direction; A second region extending in the first direction from the second direction; And a third region connecting the first region and the second region and having an obtuse angle with the first region and the second region, respectively. Provided is an organic light emitting display device.

Description

유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크 {Organic light emitting display apparatus and photo mask for making thereof}Organic light emitting display device and photo mask for manufacturing the organic light emitting display device

본 발명의 일 실시예는 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크에 관한 것이다. One embodiment of the present invention relates to an organic light emitting display device and a photo mask for manufacturing the organic light emitting display device.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.The organic light emitting diode display includes two electrodes and an organic light emitting layer disposed between them, and electrons injected from one electrode and holes injected from another electrode are combined in an organic light emitting layer to excitons. And excitons emit light while releasing energy.

이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 소자를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 소자를 구동하기 위한 복수개의 박막 트랜지스터 및 캐패시터(Capacitor)가 형성되어 있다. 복수개의 박막 트랜지스터는 기본적으로 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터를 포함한다.The organic light emitting diode display includes a plurality of pixels including an organic light emitting element as a self-luminous element, and each of the plurality of thin film transistors and capacitors for driving the organic light emitting element is formed. The plurality of thin film transistors basically include a switching thin film transistor and a driving thin film transistor.

한편, 구동 박막 트랜지스터는 구동 박막 트랜지스터의 게이트 전압(Vgs)의 크기를 조절하여 풍부한 계조를 가지도록 제어하기 위하여, 넓은 게이트 전압의 구동 범위(driving range)를 가져야 한다. 이를 위하여 구동 반도체층의 채널 길이를 최대화 하는 디자인이 요구된다. 한편, 한정된 공간에서 구동 반도체층이 긴 채널 길이를 가지도록 디자인할 경우 구동 반도체층이 일정한 채널 폭을 유지하기 어렵다. 그런데 구동 반도체층의 채널 폭이 일정하지 않은 경우 최단 거리를 따라 이동하는 캐리어로 인하여 채널 길이가 예측보다 짧아지는 문제가 발생하게 된다. Meanwhile, the driving thin film transistor should have a driving range of a wide gate voltage in order to control the size of the gate voltage Vgs of the driving thin film transistor to have a rich gray level. To this end, a design that maximizes the channel length of the driving semiconductor layer is required. On the other hand, when the driving semiconductor layer is designed to have a long channel length in a limited space, it is difficult for the driving semiconductor layer to maintain a constant channel width. However, when the channel width of the driving semiconductor layer is not constant, the channel length becomes shorter than expected due to the carrier moving along the shortest distance.

본 발명의 일 실시예는 채널 폭이 일정한 구동 반도체층을 포함하는 유기 발광 표시 장치 및 그 유기 발광 표시 장치를 제조하기 위한 포토 마스크를 제공하는 것을 목적으로 한다.One embodiment of the present invention is to provide an organic light emitting display device including a driving semiconductor layer having a constant channel width, and a photo mask for manufacturing the organic light emitting display device.

상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 의하면, 기판 상에 형성되며 스캔선 및 데이터선과 연결된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결된 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터과 전기적으로 연결된 유기 발광 소자; 를 포함하며, 상기 구동 박막 트랜지스터의 구동 반도체층은 제1방향으로부터 상기 제1방향과 교차하는 제2방향으로 꺾여 연장되는 제1영역; 상기 제2방향으로부터 상기 제1방향으로 꺾여 연장되는 제2영역; 및 상기 제1영역과 상기 제2영역을 연결하며 상기 제1영역 및 상기 제2영역과 각각 둔각을 갖도록 구비되는 제3영역; 을 포함하는, 유기 발광 표시 장치를 제공한다. According to an embodiment of the present invention for solving the above problems, a switching thin film transistor formed on a substrate and connected to a scan line and a data line; A driving thin film transistor electrically connected to the switching thin film transistor; An organic light emitting element electrically connected to the driving thin film transistor; The driving semiconductor layer of the driving thin film transistor may include a first region extending in a second direction crossing the first direction from a first direction; A second region extending in the first direction from the second direction; And a third region connecting the first region and the second region and having an obtuse angle with the first region and the second region, respectively. Provided is an organic light emitting display device.

상기 제1영역 및 제2영역은 각각 상기 제1방향으로 연장되는 제4영역; 상기 제2방향으로 연장되는 제5영역; 및 상기 제4영역과 상기 제5영역을 연결하며 곡률을 갖는 제6영역; 을 포함한다. The first region and the second region each include a fourth region extending in the first direction; A fifth region extending in the second direction; And a sixth region connecting the fourth region and the fifth region and having a curvature. It includes.

상기 제6영역은 외측 코너 및 상기 외측 코너에 대응하는 내측 코너를 포함하며, 상기 외측 코너의 곡률 반경은 상기 내측 코너의 곡률 반경보다 크다. The sixth region includes an outer corner and an inner corner corresponding to the outer corner, and a radius of curvature of the outer corner is greater than a radius of curvature of the inner corner.

상기 구동 반도체층은 상기 제1영역 내지 상기 제3영역에 걸쳐 일정한 폭을 갖는다.The driving semiconductor layer has a predetermined width over the first region to the third region.

상기 제1영역 또는 상기 제2영역의 길이는 상기 제3영역의 길이보다 길다.The length of the first region or the second region is longer than the length of the third region.

상기 제3영역은 직선부를 포함한다. The third region includes a straight portion.

상기 제3영역은 복수개의 굴곡부를 포함한다.The third region includes a plurality of bends.

상기 구동 반도체층을 덮도록 상기 기판 상에 구비된 제1절연막; 및 상기 제1절연막 상에 구비되며 상기 구동 반도체층과 중첩하는 커패시터; 를 더 포함한다.A first insulating layer provided on the substrate to cover the driving semiconductor layer; And a capacitor provided on the first insulating layer and overlapping the driving semiconductor layer. It further includes.

상기 커패시터는 상기 제1절연막 상에 구비되며 상기 구동 반도체층과 중첩하고 구동 게이트 전극의 기능을 겸비하는 제1커패시터 전극; 상기 제1커패시터 전극을 덮는 제2절연막; 및 상기 제2절연막 상에 형성되며 적어도 상기 제1커패시터 전극과 중첩되는 제2커패시터 전극; 을 더 포함한다. The capacitor includes a first capacitor electrode provided on the first insulating layer and overlapping the driving semiconductor layer and having a function of a driving gate electrode; A second insulating layer covering the first capacitor electrode; And a second capacitor electrode formed on the second insulating layer and overlapping at least the first capacitor electrode. It includes more.

상기 구동 박막 트랜지스터의 문턱 전압을 보상하며 상기 구동 박막 트랜지스터에 연결되어 있는 보상 박막 트랜지스터;를 더 포함한다. And a compensation thin film transistor configured to compensate for the threshold voltage of the driving thin film transistor and connected to the driving thin film transistor.

발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 구동 전압을 상기 구동 박막 트랜지스터에서 상기 유기 발광 소자로 전달하는 발광 제어 박막 트랜지스터를 더 포함하고, 상기 발광 제어 박막 트랜지스터는 상기 구동 박막 트랜지스터와 상기 유기 발광 소자 사이에 위치한다. And a light emitting control thin film transistor that is turned on by a light emitting control signal transmitted by a light emitting control line and transfers a driving voltage from the driving thin film transistor to the organic light emitting element, wherein the light emitting control thin film transistor includes the driving thin film transistor and the light emitting control thin film transistor. Located between the organic light emitting element.

상기 발광 제어선에 의해 전달된 발광 제어 신호에 의해 턴온되어 상기 구동 전압을 상기 구동 박막 트랜지스터로 전달하는 동작 제어 박막 트랜지스터를 더 포함하고, 상기 동작 제어 박막 트랜지스터는 구동 전압선과 상기 구동 박막 트랜지스터 사이에 위치한다. An operation control thin film transistor that is turned on by an emission control signal transmitted by the light emission control line and transfers the driving voltage to the driving thin film transistor, wherein the operation control thin film transistor is disposed between a driving voltage line and the driving thin film transistor. Located.

이전 스캔선을 통해 전달받은 이전 스캔 신호에 따라 턴 온되어 초기화 전압을 상기 구동 박막 트랜지스터의 구동 게이트 전극에 전달하는 초기화 박막 트랜지스터를 더 포함하고, 상기 초기화 박막 트랜지스터는 초기화 전압선과 상기 구동 박막 트랜지스터 사이에 위치한다. And an initialization thin film transistor that is turned on according to a previous scan signal received through a previous scan line and transfers an initialization voltage to a driving gate electrode of the driving thin film transistor, wherein the initialization thin film transistor is disposed between the initialization voltage line and the driving thin film transistor. Located in

상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 의하면, 스위칭 반도체층에 대응하는 스위칭 개구 패턴; 및 상기 스위칭 개구 패턴과 연결되며 구동 반도체층에 대응하는 구동 개구 패턴; 을 포함하며, 상기 구동 개구 패턴은 제1방향으로부터 상기 제1방향과 교차하는 제2방향으로 꺾여 연장되는 제1개구 패턴; 상기 제2방향으로부터 상기 제1방향으로 꺾여 연장되는 제2개구 패턴; 및 상기 제1개구 패턴과 상기 제2개구 패턴을 연결하며 상기 제1개구 패턴 및 상기 제2개구 패턴과 각각 둔각을 갖도록 구비되는 제3개구 패턴; 을 포함하는, 유기 발광 표시 장치 제조용 포토 마스크을 제공한다. According to an embodiment of the present invention for solving the above problems, a switching opening pattern corresponding to the switching semiconductor layer; A driving opening pattern connected to the switching opening pattern and corresponding to the driving semiconductor layer; The driving opening pattern may include a first opening pattern that is bent from a first direction and extends in a second direction crossing the first direction; A second opening pattern extending in the first direction from the second direction; And a third opening pattern connecting the first opening pattern and the second opening pattern and having an obtuse angle with the first opening pattern and the second opening pattern, respectively. It provides a photo mask for manufacturing an organic light emitting display device.

상기 제1개구 패턴 및 상기 제2개구 패턴에 각각 포함된 외측 코너는 챔퍼링(chamfering)된다.The outer corners included in the first opening pattern and the second opening pattern are chamfered, respectively.

상기 제1개구 패턴 내지 상기 제3개구 패턴은 일정한 폭을 갖는다.The first opening pattern to the third opening pattern have a predetermined width.

상기 제1개구 패턴 또는 상기 제2개구 패턴의 길이는 상기 제3개구 패턴의 길이보다 길다. The length of the first opening pattern or the second opening pattern is longer than the length of the third opening pattern.

상기 제3개구 패턴은 직선부를 포함한다. The third opening pattern includes a straight portion.

상기 제3개구 패턴은 복수개의 굴곡부를 포함한다. The third opening pattern includes a plurality of bends.

상술한 바와 같이 본 발명의 일 실시예에 의하면, 구동 반도체층의 채널 길이도 길게 하면서, 채널 폭을 일정하게 구비할 수 있다. 이로써, 구동 박막 트랜지스터가 넓은 게이트 전압의 구동 범위를 가져 유기 발광 표시 장치는 풍부한 계조를 표현할 수 있다. As described above, according to the exemplary embodiment of the present invention, the channel width of the driving semiconductor layer may be lengthened, and the channel width may be constantly provided. As a result, the driving thin film transistor has a driving range of a wide gate voltage, so that the organic light emitting diode display can express rich gray levels.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 도 1의 유기 발광 표시 장치의 화소에 대한 구체적인 배치도이다.
도 3은 도 2의 화소를 Ⅲ-Ⅲ선을 따라 자른 단면도이다.
도 4는 도 2의 Ⅴ박스 내부를 나타낸 것이다.
도 5는 도 4의 유기 발광 표시 장치를 제조하기 위한 포토 마스크이다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 7는 도 6의 패턴을 제조하기 위한 포토 마스크이다.
도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 9는 도 8의 패턴을 제조하기 위한 포토 마스크이다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 11는 도 10의 포 패턴을 제조하기 위한 포토 마스크이다.
도 12은 본 발명의 비교예에 따른 구동 채널 영역의 패턴을 도시한 것이다.1 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention.
FIG. 2 is a detailed layout view of pixels of the OLED display of FIG. 1. FIG.
3 is a cross-sectional view of the pixel of FIG. 2 taken along line III-III.
4 illustrates the inside of the box V of FIG. 2.
FIG. 5 is a photo mask for manufacturing the OLED display of FIG. 4.
6 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
FIG. 7 is a photomask for manufacturing the pattern of FIG. 6.
8 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
9 is a photomask for manufacturing the pattern of FIG. 8.
10 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
FIG. 11 is a photomask for manufacturing the fabric pattern of FIG. 10.
12 illustrates a pattern of a drive channel region according to a comparative example of the present invention.

본 명세서에서는 본 발명을 명확하게 설명하기 위하여 본 발명과 관계없는 부분은 도시 및 기재를 생략하거나, 간략히 기재하거나 도시하였다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 넓이를 확대하거나, 과장되게 도시하였다. In the present specification, in order to clearly describe the present invention, parts not related to the present invention are omitted, briefly described, or illustrated. In addition, in the drawings, the thickness and width are enlarged or exaggerated for clarity.

본 명세서에서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다. 본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. Like reference numerals refer to like or similar elements throughout. In the present specification, the terms first, second, etc. are used for the purpose of distinguishing one component from other components rather than a restrictive meaning. In addition, when the part of a film | membrane, an area | region, a component, etc. is located on or on another part, it includes not only the case where it is directly over another part but also the case where another film | membrane, area | region, a component, etc. are interposed in the middle. do.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the preferred embodiment of the present invention shown in the accompanying drawings will be described in detail the present invention.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다. 도 2는 도 1의 유기 발광 표시 장치의 화소에 대한 구체적인 배치도이다. 도 3은 도 2의 화소를 Ⅲ-Ⅲ선을 따라 자른 단면도이다. 도 4는 도 2의 Ⅴ박스 내부를 나타낸 것이다. 1 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention. FIG. 2 is a detailed layout view of pixels of the OLED display of FIG. 1. FIG. 3 is a cross-sectional view of the pixel of FIG. 2 taken along line III-III. 4 illustrates the inside of the box V of FIG. 2.

유기 발광 표시 장치는 기판 상에 구획되며 화상을 표시하는 표시 영역 및 표시 영역 주변에 배치되는 주변 영역을 포함한다. 표시 영역에는 빛을 발광하는 복수개의 화소들과 각 화소를 구동하기 위해 전기적인 신호를 인가하는 복수개의 배선들이 배치된다. 예를 들어 배선들은 스캔 신호(Sn, Sn-1)를 전달하는 스캔선(121,122), 데이터 신호를 전달하는 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함할 수 있다. 한편 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 초기화 전압(Vint)을 전달하는 초기화 전압선(124), 및 발광 제어 신호(En)를 전달하는 발광 제어선(123)을 더 포함할 수 있다. 각 화소는 제1방향으로 연장되는 복수개의 배선들 및 제1방향과 교차하는 제2방향으로 연장되는 복수개의 배선들이 교차하는 지점에 배치된다. The OLED display includes a display area that is partitioned on a substrate and displays an image, and a peripheral area disposed around the display area. In the display area, a plurality of pixels emitting light and a plurality of wirings for applying an electrical signal to drive each pixel are disposed. For example, the wirings may include scan lines 121 and 122 which transmit scan signals Sn and Sn-1, a data line 171 which transmits a data signal, and a driving voltage line 172 which transmits a driving voltage ELVDD. Can be. Meanwhile, the present invention is not limited thereto, and may further include an initialization voltage line 124 transferring an initialization voltage Vint and an emission control line 123 transferring an emission control signal En, as shown in FIG. 1. have. Each pixel is disposed at a point where a plurality of wires extending in a first direction and a plurality of wires extending in a second direction crossing the first direction cross.

각 화소는 빛을 발광하는 유기 발광 소자 및 배선으로부터 신호를 전달받아 유기 발광 소자를 구동하는 화소 회로를 포함한다. 화소 회로는 적어도 두 개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 한편, 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 화소 회로가 6개의 박막 트랜지스터 및 1개의 커패시터를 포함할 수도 있다. Each pixel includes an organic light emitting element that emits light and a pixel circuit which receives the signal from the wiring and drives the organic light emitting element. The pixel circuit may include at least two thin film transistors and at least one capacitor. Meanwhile, the present invention is not limited thereto, and as illustrated in FIG. 1, the pixel circuit may include six thin film transistors and one capacitor.

이하에서는 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대하여 설명한다.Hereinafter, an organic light emitting diode display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 4.

박막 트랜지스터는 구동 박막 트랜지스터(driving thin film transistor)(T1), 스위칭 박막 트랜지스터(switching thin film transistor)(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)를 포함한다.The thin film transistors include a driving thin film transistor T1, a switching thin film transistor T2, a compensation thin film transistor T3, an initialization thin film transistor T4, and an operation control thin film transistor T5. And light emission control thin film transistor T6.

구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.The gate electrode G1 of the driving thin film transistor T1 is connected to one end Cst1 of the storage capacitor Cst, and the source electrode S1 of the driving thin film transistor T1 is connected to the operation control thin film transistor T5. Is connected to the driving voltage line 172, and the drain electrode D1 of the driving thin film transistor T1 is electrically connected to the anode of the organic light emitting diode OLED through the light emitting control thin film transistor T6. have. The driving thin film transistor T1 receives the data signal Dm according to the switching operation of the switching thin film transistor T2 and supplies the driving current Id to the organic light emitting diode OLED.

스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 박막 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 박막 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.The gate electrode G2 of the switching thin film transistor T2 is connected to the scan line 121, the source electrode S2 of the switching thin film transistor T2 is connected to the data line 171, and the switching thin film transistor ( The drain electrode D2 of T2 is connected to the source electrode S1 of the driving thin film transistor T1 and is connected to the driving voltage line 172 via the operation control thin film transistor T5. The switching thin film transistor T2 is turned on according to the scan signal Sn transmitted through the scan line 121 and transmits the data signal Dm transferred to the data line 171 to the source electrode of the driving thin film transistor T1. Performs a switching operation to transfer to.

보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode)와 연결되어 있으며, 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 캐패시터(Cst)의 일단(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 보상 박막 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 소자 연결시킴으로써 구동 박막 트랜지스터(T1)의 문턱 전압을 보상한다. The gate electrode G3 of the compensation thin film transistor T3 is connected to the scan line 121, and the source electrode S3 of the compensation thin film transistor T3 is connected to the drain electrode D1 of the driving thin film transistor T1. Is connected to the anode of the organic light emitting element OLED via the light emission control thin film transistor T6, and the drain electrode D3 of the compensation thin film transistor T3 is connected to one end Cst1 of the storage capacitor Cst. ) And the drain electrode D4 of the initialization thin film transistor T4 and the gate electrode G1 of the driving thin film transistor T1. The compensation thin film transistor T3 is turned on according to the scan signal Sn transmitted through the scan line 121 to connect the gate electrode G1 and the drain electrode D1 of the driving thin film transistor T1 to each other. The device voltage of the thin film transistor T1 compensates for the threshold voltage of the driving thin film transistor T1.

초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 캐패시터(Cst)의 일단(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 초기화 박막 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.The gate electrode G4 of the initialization thin film transistor T4 is connected to the previous scan line 122, the source electrode S4 of the initialization thin film transistor T4 is connected to the initialization voltage line 124, and the initialization thin film transistor The drain electrode D4 of the T4 is connected to one end Cst1 of the storage capacitor Cst, the drain electrode D3 of the compensation thin film transistor T3, and the gate electrode G1 of the driving thin film transistor T1. have. The initialization thin film transistor T4 is turned on according to the previous scan signal Sn- 1 received through the previous scan line 122 to transmit the initialization voltage Vint to the gate electrode G1 of the driving thin film transistor T1. Transferring is performed to initialize the voltage of the gate electrode G1 of the driving thin film transistor T1.

동작 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(S2)와 연결되어 있다. 상기 동작 제어 박막 트랜지스터(T5)는 구동 전압선(172)과 상기 구동 박막 트랜지스터(T1) 사이에 위치한다. 동작 제어 박막 트랜지스터(T5)는 상기 발광 제어선(123)에 의해 전달된 발광 제어 신호(En)에 의해 턴온되어 상기 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)로 전달한다. The gate electrode G5 of the operation control thin film transistor T5 is connected to the emission control line 123, and the source electrode S5 of the operation control thin film transistor T5 is connected to the driving voltage line 172. The drain electrode D5 of the control thin film transistor T5 is connected to the source electrode S1 of the driving thin film transistor T1 and the drain electrode S2 of the switching thin film transistor T2. The operation control thin film transistor T5 is positioned between the driving voltage line 172 and the driving thin film transistor T1. The operation control thin film transistor T5 is turned on by the emission control signal En transmitted by the emission control line 123 to transfer the driving voltage ELVDD to the driving thin film transistor T1.

발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 상기 발광 제어 박막 트랜지스터(T6)는 상기 구동 박막 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 위치한다. 발광 제어 박막 트랜지스터(T6)는 발광 제어선(123)에 의해 전달된 발광 제어 신호(En)에 의해 턴온되어 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)에서 상기 유기 발광 소자(OLED)로 전달한다.The gate electrode G6 of the emission control thin film transistor T6 is connected to the emission control line 123, and the source electrode S6 of the emission control thin film transistor T6 is the drain electrode D1 of the driving thin film transistor T1. ) Is connected to the source electrode S3 of the compensation thin film transistor T3, and the drain electrode D6 of the light emission control thin film transistor T6 is electrically connected to an anode of the organic light emitting diode OLED. . The light emission control thin film transistor T6 is positioned between the driving thin film transistor T1 and the organic light emitting diode OLED. The emission control thin film transistor T6 is turned on by the emission control signal En transmitted by the emission control line 123 to transfer the driving voltage ELVDD from the driving thin film transistor T1 to the organic light emitting diode OLED. To pass.

이러한 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동 전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 된다.The operation control thin film transistor T5 and the light emission control thin film transistor T6 are simultaneously turned on according to the emission control signal En transmitted through the emission control line 123 so that the driving voltage ELVDD is turned on. In this case, the driving current Id flows through the OLED.

스토리지 캐패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 소자(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.The other end Cst2 of the storage capacitor Cst is connected to the driving voltage line 172, and the cathode of the organic light emitting diode OLED is connected to the common voltage ELVSS. Accordingly, the organic light emitting diode OLED receives the driving current Id from the driving thin film transistor T1 and emits light to display an image.

이하에서 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.Hereinafter, a detailed operation process of one pixel of the organic light emitting diode display according to the first exemplary embodiment of the present invention will be described in detail.

우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 박막 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 박막 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 박막 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 박막 트랜지스터(T1)가 초기화된다.First, a low level previous scan signal Sn- 1 is supplied through the previous scan line 122 during the initialization period. Then, the initialization thin film transistor T4 is turned on in response to the low level previous scan signal Sn-1, and the initialization voltage Vint is transmitted from the initialization voltage line 124 through the initialization thin film transistor T4. The driving thin film transistor T1 is connected to the gate electrode of the driving thin film transistor T1 and initialized by the initialization voltage Vint.

이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)가 턴 온된다.Thereafter, a low level scan signal Sn is supplied through the scan line 121 during the data programming period. Then, the switching thin film transistor T2 and the compensation thin film transistor T3 are turned on in response to the low level scan signal Sn.

이 때, 구동 박막 트랜지스터(T1)는 턴 온된 보상 박막 트랜지스터(T3)에 의해 소자 연결되고, 순방향으로 바이어스 된다.In this case, the driving thin film transistor T1 is device-connected by the turned-on compensation thin film transistor T3 and biased in the forward direction.

그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 박막 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막 트랜지스터(T1)의 게이트 전극에 인가된다. Then, in the data signal Dm supplied from the data line 171, the compensation voltages Dm + Vth and Vth reduced by the threshold voltage Vth of the driving thin film transistor T1 are driven. It is applied to the gate electrode of the thin film transistor T1.

스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)가 턴 온된다.The driving voltage ELVDD and the compensation voltage Dm + Vth are applied to both ends of the storage capacitor Cst, and the charge corresponding to the voltage difference between the both ends is stored in the storage capacitor Cst. Thereafter, the emission control signal En supplied from the emission control line 123 is changed from the high level to the low level during the emission period. Then, the operation control thin film transistor T5 and the emission control thin film transistor T6 are turned on by the low level emission control signal En during the emission period.

그러면, 구동 박막 트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 박막 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 소자(OLED)에 공급된다. 발광 기간동안 스토리지 캐패시터(Cst)에 의해 구동 박막 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 (Dm+Vth)-ELVDD 으로 유지되고, 구동 박막 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 (Dm-ELVDD)2에 비례한다. 따라서 구동 전류(Id)는 구동 박막 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다. Then, the driving current Id according to the voltage difference between the voltage of the gate electrode of the driving thin film transistor T1 and the driving voltage ELVDD is generated, and the driving current Id is emitted through the light emission control thin film transistor T6. It is supplied to the device OLED. During the light emission period, the gate-source voltage Vgs of the driving thin film transistor T1 is maintained at (Dm + Vth) -ELVDD by the storage capacitor Cst, and according to the current-voltage relationship of the driving thin film transistor T1, The driving current Id is proportional to the square of the source-gate voltage minus the threshold voltage (Dm-ELVDD) 2 . Therefore, the driving current Id is determined regardless of the threshold voltage Vth of the driving thin film transistor T1.

이하, 도 2 내지 도 4를 참조하여 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다. 이 때, 유기 발광 표시 장치는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(T2)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 나머지 박막 트랜지스터의 구조는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트팬지스터(T2)의 적층 구조와 대부분 유사하므로 중복되는 설명은 생략한다. Hereinafter, the structure of the organic light emitting diode display will be described in detail according to a stacking order with reference to FIGS. 2 to 4. In this case, the organic light emitting diode display will be described with reference to a structure of the thin film transistor based on the driving thin film transistor T1 and the switching thin film transistor T2. Since the structure of the remaining thin film transistors is most similar to the stacked structure of the driving thin film transistor T1 and the switching thin film transistor T2, a redundant description thereof will be omitted.

기판(110) 위에는 버퍼층(111)이 형성되어 있고, 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성되어 있다. The buffer layer 111 is formed on the substrate 110, and the substrate 110 is formed of an insulating substrate made of glass, quartz, ceramic, plastic, or the like.

버퍼층(111) 위에는 반도체층(131a, 131b)이 형성되어 있다. 반도체층(131a, 131b)은 다양한 형상으로 굴곡되어 있다. 이러한 반도체층(131a, 131b)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 반도체층(131a, 131b)은 구동 박막 트랜지스터(T1)에 형성되는 구동 반도체층(131a) 및 스위칭 박막 트랜지스터(T2)에 형성되는 스위칭 반도체층(131b)을 포함하며, 각각은 서로 연결되어 있다. The semiconductor layers 131a and 131b are formed on the buffer layer 111. The semiconductor layers 131a and 131b are bent in various shapes. The semiconductor layers 131a and 131b are made of polysilicon, and include a channel region in which impurities are not doped, and a source region and a drain region formed by doping impurities in both sides of the channel region. Here, such impurities vary depending on the type of thin film transistor, and may be N-type impurities or P-type impurities. The semiconductor layers 131a and 131b include a driving semiconductor layer 131a formed in the driving thin film transistor T1 and a switching semiconductor layer 131b formed in the switching thin film transistor T2, and are connected to each other.

구동 반도체층(131a)은 구동 채널 영역(131a1) 및 구동 채널 영역(131a1)을 사이에 두고 서로 마주보는 구동 소스 영역(176a) 및 구동 드레인 영역(177a)을 포함하고, 스위칭 반도체층(131b)은 스위칭 채널 영역 및 스위칭 채널 영역을 사이에 두고 서로 마주보는 스위칭 소스 영역(176b) 및 스위칭 드레인 영역(177b)을 포함한다. The driving semiconductor layer 131a includes a driving source region 176a and a driving drain region 177a facing each other with the driving channel region 131a1 and the driving channel region 131a1 interposed therebetween, and the switching semiconductor layer 131b. Includes a switching source region 176b and a switching drain region 177b facing each other with the switching channel region and the switching channel region interposed therebetween.

구동 채널 영역(131a1)은 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하는 제3영역(13)을 포함한다. 따라서 구동 채널 영역(131a1)은 굴곡부를 포함한 지그재그와 유사한 모양으로 배치될 수 있다. The driving channel region 131a1 may extend from the first direction x to the first region 11 extending in a second direction y crossing the first direction x and the second direction y from the second direction y. And a second region 12 extending in a first direction x, and a third region 13 connecting the first region 11 and the second region 12 to each other. Therefore, the driving channel region 131a1 may be arranged in a shape similar to a zigzag including a bent portion.

반도체층(131a, 131b)을 덮도록 기판 상에 제1절연막(141)이 배치된다. 제1절연층(141)은 무기물 또는 유기물을 포함하는 다층 또는 단층의 박막으로 이루어질 수 있다. The first insulating layer 141 is disposed on the substrate to cover the semiconductor layers 131a and 131b. The first insulating layer 141 may be formed of a multilayer or a single layer of a thin film including an inorganic material or an organic material.

제1절연층(141) 상에는 구동 게이트 전극(125a)가 배치된다. 한편, 구동 게이트제전극(125a)과 중첩하여 스토리지 커패시터(Cst)가 배치된다. The driving gate electrode 125a is disposed on the first insulating layer 141. The storage capacitor Cst is disposed to overlap the driving gate electrode 125a.

스토리지 캐패시터(Cst)는 제2절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(125a)과 제2 스토리지 축전판(127)을 포함한다. 여기서, 구동 게이트 전극(125a)은 제1 스토리지 축전판(125a)의 역할도 동시에 하며, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 캐패시터(Cst)에서 축전된 전하와 양 축전판(125a, 127) 사이의 전압에 의해 스토리지 캐패시턴스(Storage Capacitance)가 결정된다.The storage capacitor Cst includes the first storage capacitor plate 125a and the second storage capacitor plate 127 disposed with the second insulating layer 142 interposed therebetween. Here, the driving gate electrode 125a also serves as the first storage capacitor plate 125a, and the second gate insulating layer 142 becomes a dielectric, and the charge stored in the storage capacitor Cst and the both capacitor plates 125a are at the same time. The storage capacitance is determined by the voltage between 127 and 127.

제1 스토리지 축전판(125a)은 인접한 화소와 분리되어 사각 형상으로 형성되어 있으며, 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 및 스위칭 게이트 전극(125b) 과 동일한 물질로 동일한 층에 형성되어 있다. 제2 스토리지 축전판(127)은 인접한 화소와 연결되어 있으며, 초기화 전압선(124)과 동일한 물질로 동일한 층에 형성되어 있다. The first storage capacitor plate 125a is formed in a quadrangular shape separated from an adjacent pixel and is the same as the scan line 121, the previous scan line 122, the emission control line 123, and the switching gate electrode 125b. It is formed on the same layer of material. The second storage capacitor plate 127 is connected to an adjacent pixel and is formed on the same layer of the same material as the initialization voltage line 124.

이와 같이, 굴곡부를 가지는 구동 반도체층(131a)에 의해 줄어든 스토리지 캐패시터의 영역을 확보하기 위해 구동 반도체층(131a)과 중첩하여 스토리지 캐패시터를 형성함으로써, 고해상도에서도 스토리지 캐패시턴스의 확보가 가능하다. As described above, in order to secure the area of the storage capacitor reduced by the driving semiconductor layer 131a having the bent portion, the storage capacitor is formed to overlap with the driving semiconductor layer 131a, thereby ensuring the storage capacitance at high resolution.

본 발명의 일 실시예에 의하면 복수개의 굴곡부를 포함하는 구동 반도체층(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 반도체층(131a)을 형성할 수 있다. 따라서, 구동 반도체층(131a)의 구동 채널 영역(131a1)을 길게 형성할 수 있으므로 구동 게이트 전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 따라서, 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. According to the exemplary embodiment of the present invention, the driving semiconductor layer 131a may be formed in a narrow space by forming the driving semiconductor layer 131a including the plurality of bent portions. Therefore, since the driving channel region 131a1 of the driving semiconductor layer 131a can be formed long, the driving range of the gate voltage applied to the driving gate electrode 125a is widened. Therefore, since the driving range of the gate voltage is wide, it is possible to control the gray level of the light emitted from the OLED by changing the magnitude of the gate voltage, thereby increasing the resolution and display quality of the OLED display. Can improve.

이러한 구동 반도체층(131a)을 포함하는 반도체층(131a, 131b)은 포토 리소그래피 방법으로 형성한다. 상세히, 패터닝을 요하는 반도체층을 기판 전체적으로 형성한 후 감광 성질이 있는 포토레지스트를 반도체층 상에 형성한다. 그 다음 원하는 패턴이 새겨진 포토 마스크를 배치하고 노광하여 포토레지스트를 포토 마스트에 대응하여 소정의 패턴을 가지도록 한 후 남은 포토레지스트 패턴을 마스크로 하여 반도체층을 에칭으로써, 구동 반도체층(131a) 및 스위칭 반도체층(131b) 등의 패턴을 형성한다. The semiconductor layers 131a and 131b including the driving semiconductor layer 131a are formed by a photolithography method. In detail, after the semiconductor layer requiring patterning is formed over the entire substrate, photoresist having photosensitive properties is formed on the semiconductor layer. Next, the photomask having the desired pattern engraved thereon is exposed and the photoresist has a predetermined pattern corresponding to the photomask, and then the semiconductor layer is etched using the remaining photoresist pattern as a mask, thereby driving the semiconductor layer 131a and Patterns such as the switching semiconductor layer 131b are formed.

그런데, 구동 반도체층(131a)과 같이 굴곡부를 포함하는 복잡한 형태를 가진 패턴의 경우 포토 리소그래피 과정에서 포토레지스트의 리플로우(reflow), 노광량 오차, 에칭 오차 등에 의해 원하는 형태대로 패터닝이 되지 않을 확률이 높다. 즉, 이러한 구조에서는 포토 리소그래피 과정에서 발생하는 공정 산포에 의해 최종 결과물이 균일하게 수득되기 어려운 문제가 있다. However, in the case of a pattern having a complex shape including a bent portion, such as the driving semiconductor layer 131a, there is a possibility that the pattern may not be patterned in a desired shape due to reflow of photoresist, exposure dose error, etching error, etc. in the photolithography process. high. That is, in such a structure, there is a problem in that the final result is difficult to be uniformly obtained by the process dispersion occurring in the photolithography process.

한편, 유기 발광 표시 장치가 고해상도화 될수록 픽셀의 좌우 폭이 점점 좁아져 구동 반도체층(131a)의 형태도 좌우 폭이 좁아지는 형태로 변하게 된다. 이와 관련하여 도 12의 본 발명의 비교예에 따른 구동 채널층의 패턴을 도시한 것을 참조하여 설명한다. 만약, 도 12에 도시된 비교예와 같이 제3영역(3)의 가상축이 제1영역(1)의 가상축 및 제2영역(2)의 가상축과 수직한 디자인이라면 다음과 같은 문제가 발생한다. 즉, 도 12에 도시된 비교예와 같이 구동 채널 영역이 ㄹ자 형태라면, 구동 반도체층의 좌우 폭이 좁아진 형태에서 제3영역(3)의 길이가 매우 짧아져 제3영역(3) 부근에서 채널 폭에 대한 정의가 불명확해진다. 예를 들어 제3영역(3)과 제1영역(1) 및 제2영역(2)을 연결하는 코너에서 포토레지스트(pothoresist)의 리플로우(reflow), 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오나 상대적으로 직선부의 제3영역(3)에서는 반사적으로 채널 폭이 좁게 구현될 수 있다. 즉, 이러한 구조에서는 구동 채널 영역 전반에 걸쳐 균일한 채널 폭을 구현하는 것이 어렵다. Meanwhile, as the organic light emitting diode display becomes higher resolution, the left and right widths of the pixels are gradually narrowed, and thus the shape of the driving semiconductor layer 131a is also changed into a shape in which the left and right widths are narrowed. In this regard, the pattern of the driving channel layer according to the comparative example of the present invention of FIG. 12 will be described with reference to FIG. If the virtual axis of the third region 3 is perpendicular to the virtual axis of the first region 1 and the virtual axis of the second region 2 as shown in the comparative example of FIG. 12, the following problem may occur. Occurs. That is, if the driving channel region is in the shape of a letter L as in the comparative example shown in FIG. 12, the length of the third region 3 becomes very short in the form in which the left and right widths of the driving semiconductor layer are narrowed, and thus the channel is close to the third region 3. The definition of width becomes unclear. For example, at a corner connecting the third region 3 to the first region 1 and the second region 2, the channel of the corner portion is caused by reflow of photoresist, exposure dose error, etching error, or the like. Although the width is wider than expected, the channel width may be relatively narrowly reflected in the third region 3 of the straight portion. That is, in such a structure, it is difficult to realize a uniform channel width over the driving channel region.

이와 같은 문제를 해결하고 채널의 길이는 최대한으로 구현하되, 공정 산포에 의한 오차를 최소화하고 채널 폭을 일정하게 하기 위해 본 발명의 일 실시예는 다음과 같은 구동 채널 영역 구조 및 이를 구현하기 위한 포토 마스크를 제안한다. In order to solve this problem and to maximize the length of the channel, but to minimize errors due to process dispersion and to make the channel width constant, an embodiment of the present invention provides the following drive channel region structure and a photo for implementing the same. Suggest a mask.

도 2 및 도 4를 참조하면, 본 발명의 일 실시예에 의한 구동 채널 영역(131a1)은 상술한 바와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하는 제3영역(13)을 포함한다2 and 4, the driving channel region 131a1 according to an embodiment of the present invention has a second direction y crossing the first direction x from the first direction x as described above. The first region 11 which is bent in the direction of (), the second region 12 which is bent in the first direction (x) from the second direction (y), and the first region 11 and the second And a third region 13 connecting the regions 12.

제1영역(11)은 일단이 구동 소스 영역(176a)과 연결되며 타단이 제3영역(13)의 일단과 연결된다. 제1영역(11)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 예를 들어 제4영역(14)과 제5영역(15)은 제6영역(16)을 사이에 두고 거의 수직하게 배치된다. 제6영역(16)은 곡률을 갖도록 부드러운 곡면을 갖도록 형성된다. 구동 채널 영역(131a1)은 소정의 채널 폭(wa)을 가지고 있으므로 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함한다. 따라서 외측 코너(16a) 및 내측 코너(16b) 모두 곡률을 갖는 곡선으로 이루어진다. One end of the first region 11 is connected to the driving source region 176a and the other end thereof is connected to one end of the third region 13. The first region 11 includes a fourth region 14 extending in the first direction x, a fifth region 15 extending in the second direction y, and the fourth region 14 and the fourth region 14. The fifth region 15 includes a sixth region 16 having a curvature. For example, the fourth region 14 and the fifth region 15 are disposed almost vertically with the sixth region 16 interposed therebetween. The sixth region 16 is formed to have a smooth curved surface to have a curvature. Since the driving channel region 131a1 has a predetermined channel width wa, the sixth region 16 includes an outer corner 16a and an inner corner 16b corresponding to the outer corner 16a. Therefore, both the outer corner 16a and the inner corner 16b are curved with curvature.

제2영역(12)은 일단이 제3영역(13)의 일단과 연결되며 타단이 구동 드레인(177a) 영역과 연결된다. 제2영역(12)은 제1영역(11)과 유사하게 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 예를 들어 제4영역(14)과 제5영역(15)은 제6영역(16)을 사이에 두고 거의 수직하게 배치된다. 제2영역(12)은 제1영역(11)을 시계방향으로 180도 회전한 형태를 가진다. 한편, 제6영역(16)은 곡률을 갖도록 부드러운 곡선을 갖도록 형성된다. 구동 채널 영역(131a1)은 소정의 채널 폭(wa)을 가지고 있으므로 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함한다. 따라서 외측 코너(16a) 및 내측 코너(16b) 모두 곡률을 갖는 곡선으로 이루어진다.One end of the second region 12 is connected to one end of the third region 13, and the other end thereof is connected to the driving drain 177a region. Similarly to the first region 11, the second region 12 includes a fourth region 14 extending in the first direction x, a fifth region 15 extending in the second direction y, and And a sixth region 16 connecting the fourth region 14 and the fifth region 15 and having a curvature. For example, the fourth region 14 and the fifth region 15 are disposed almost vertically with the sixth region 16 interposed therebetween. The second region 12 has a form in which the first region 11 is rotated 180 degrees clockwise. On the other hand, the sixth region 16 is formed to have a smooth curve to have a curvature. Since the driving channel region 131a1 has a predetermined channel width wa, the sixth region 16 includes an outer corner 16a and an inner corner 16b corresponding to the outer corner 16a. Therefore, both the outer corner 16a and the inner corner 16b are curved with curvature.

제1영역(11)의 타단과 제2영역(12)의 일단은 제3영역(13)에 의해 연결된다. 제1영역(11)의 중심축은 제2영역(12)의 중심축과 평행하게 배치된다. 상세히 제1영역(11) 중 제5영역(15)의 중심축과 제2영역(12) 중 제5영역(15)의 중심축은 서로 맞닿지 않고 평행하게 배치된다.The other end of the first region 11 and one end of the second region 12 are connected by the third region 13. The central axis of the first region 11 is disposed parallel to the central axis of the second region 12. In detail, the central axis of the fifth region 15 of the first region 11 and the central axis of the fifth region 15 of the second region 12 do not contact each other and are arranged in parallel.

제3영역(13)은 제1영역(11)과 둔각을 갖고 동시에 제2영역과(12)도 둔각을 갖도록 구비된다. 제3영역(13)은 직선부를 포함할 수 있는데, 제3영역(13)의 중심축은 제1영역(11)의 중심축과 둔각을 이룬다. 또한 제3영역(13)의 중심축은 제2영역(12)의 중심축과도 둔각을 이룬다. 따라서 제3영역(13)은 제1방향(x) 및 제2방향(y)에 대하여 비스듬하게 사선 형태로 배치되어 제1영역(11) 및 제2영역(12)을 연결한다. The third region 13 is provided to have an obtuse angle with the first region 11, and at the same time, the second region and the second region 12 also have an obtuse angle. The third region 13 may include a straight portion. The central axis of the third region 13 has an obtuse angle with the central axis of the first region 11. In addition, the central axis of the third region 13 also has an obtuse angle with the central axis of the second region 12. Accordingly, the third region 13 is disposed obliquely in an oblique line with respect to the first direction x and the second direction y to connect the first region 11 and the second region 12.

본 발명의 일 실시예와 같이 제3영역(13)을 제1영역(11) 및 제2영역(12)과 둔각을 갖도록 구현하는 경우, 채널 길이의 큰 감소 없이 제3영역(13)에 대한 공정 산포 및 오차를 줄일 수 있으며 채널 영역 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. When the third region 13 is implemented to have an obtuse angle with the first region 11 and the second region 12 as in an exemplary embodiment of the present invention, the third region 13 may not be substantially reduced in channel length. Process dispersion and error can be reduced and constant channel width (wa) can be achieved throughout the channel region.

한편, 제1영역(11) 또는 제2영역(12)의 길이는 제3영역(13)의 길이보다 긴 것을 특징으로 한다. 제1영역(11) 및 제2영역(12)은 꺾인 부분을 포함하므로, 직선부만 포함하는 제3영역(13)과 달리 보다 한정된 공간에서 보다 긴 채널 길이를 가질 수 있는 것이다. Meanwhile, the length of the first region 11 or the second region 12 is longer than that of the third region 13. Since the first region 11 and the second region 12 include bent portions, the first region 11 and the second region 12 may have a longer channel length in a more limited space, unlike the third region 13 including only a straight portion.

도 5는 도 4의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 포토 마스크(331a)는 스위칭 반도체층(131b)에 대응하는 스위칭 개구 패턴(미도시) 및 상기 스위칭 개구 패턴(미도시)과 연결되며 구동 반도체층(131a)에 대응하는 구동 개구 패턴(331a)을 포함한다. 도 5에서는 설명의 편의를 위하여 구동 개구 패턴(331a)만을 도시하였다. FIG. 5 is a photomask 331a for implementing the driving semiconductor layer 131a of FIG. 4. The photo mask 331a is connected to a switching opening pattern (not shown) corresponding to the switching semiconductor layer 131b and the driving opening pattern 331a corresponding to the driving semiconductor layer 131a and connected to the switching opening pattern (not shown). Include. In FIG. 5, only the driving opening pattern 331a is illustrated for convenience of description.

도 5를 참조하면, 포토 마스크(331a)의 경우도 도 4의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. Referring to FIG. 5, the photomask 331a also corresponds to the driving semiconductor layer 131a of FIG. 4 from the first direction x to the second direction y crossing the first direction x. The first opening pattern 31 which is bent and extended, the second opening pattern 32 which is bent and extended in the first direction x from the second direction y, and the first opening pattern 31 and the first opening pattern 31. And a third opening pattern 33 connecting the two opening patterns 32 to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32.

물론 제1개구 패턴(31) 또는 제2 개구 패턴(32)의 길이는 제3개구 패턴(33)의 길이보다 긴 것을 특징으로 한다. 제1개구 패턴(31) 및 제2개구 패턴(32)은 꺾인 부분을 포함하므로, 직선부만 포함하는 제3개구 패턴(33)과 달리 보다 한정된 공간에서 보다 긴 채널 길이를 구현할 수 있는 것이다. Of course, the length of the first opening pattern 31 or the second opening pattern 32 is longer than that of the third opening pattern 33. Since the first opening pattern 31 and the second opening pattern 32 include a bent portion, unlike the third opening pattern 33 including only a straight portion, a longer channel length can be realized in a more limited space.

또한 포토 마스크(331a)의 경우, 채널 폭(wa)이 일정한 구동 반도체층(131a)을 패터닝하기 위하여 제1개구 패턴 내지 제3개구 패턴(31,32,33)이 일정한 폭(wb)을 갖는 것을 특징으로 한다. In addition, in the photomask 331a, the first opening patterns to the third opening patterns 31, 32, and 33 have a constant width wb in order to pattern the driving semiconductor layer 131a having a constant channel width wa. It is characterized by.

한편, 도 4와 같은 실시예에서는 제6영역(6)에 대응하는 채널 폭(wa)이 다른 영역의 채널 폭(wa)에 비하여 다소 넓게 구현될 여지가 있다. 이를 극복하기 위해 도 6 및 도 7에는 제6영역(16)의 채널 폭이 보정된 구동 반도체층(131a) 및 제1개구 패턴(31)의 외측 코너(36a)가 보정된 포토 마스크(331a)가 개시되어 있다. 또한, 도 8 및 도 9에는 제6영역(16)의 채널 폭이 보정된 구동 반도체층(131a) 및 제1개구 패턴(31)의 내측 코너(36b)가 보정된 포토 마스크(331a)가 개시되어 있다.4, the channel width wa corresponding to the sixth region 6 may be somewhat wider than the channel width wa of the other region. 6 and 7, the photomask 331a having the corrected channel width of the sixth region 16 and the outer corner 36a of the first opening pattern 31 is corrected. Is disclosed. 8 and 9, the driving semiconductor layer 131a in which the channel width of the sixth region 16 is corrected and the photomask 331a in which the inner corner 36b of the first opening pattern 31 is corrected are disclosed. It is.

도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 7는 도 6의 패턴을 제조하기 위한 포토 마스크이다. 6 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. FIG. 7 is a photomask for manufacturing the pattern of FIG. 6.

도 6을 참조하면, 본 발명의 제2 실시예에 의한 구동 채널 영역(131a1)은 도 4의 제1 실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 각각 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다.Referring to FIG. 6, the driving channel region 131a1 according to the second embodiment of the present invention has a second intersection with the first direction x from the first direction x as in the first embodiment of FIG. 4. The first region 11 extending in the direction y, the second region 12 extending in the first direction x from the second direction y, and the first region 11. The second region 12 includes a third region 13 that connects the second region 12 and has an obtuse angle with the first region 11 and the second region 12, respectively. In addition, each of the first region 11 and the second region 12 may include a fourth region 14 extending in the first direction x, a fifth region 15 extending in the second direction y, and the second region 12. And a sixth region 16 connecting the fourth region 14 and the fifth region 15 and having a curvature.

여기서 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함하는데, 여기서 외측 코너(16a)의 곡률 반경(radious of curvature)은 상기 내측 코너(16b)의 곡률 반경보다 큰 것을 특징으로 한다. 곡률 반경은 곡면이나 곡선의 만곡의 정도를 표시하는 것으로 곡률 반경이 클수록 만곡이 완만한 것을 의미한다. 따라서, 외측 코너(16a)의 만곡된 정도는 내측 코너(16b)의 만곡된 정도보다 완만한 것을 특징으로 한다. 이는 도 4의 제1 실시예와 상이한 점이다. 도 4의 제1실시예에 의한 외측 코너(16a)의 곡률 반경과 도 6의 제2실시예에 의한 외측 코너(16a)의 곡률 반경을 비교하면, 도 6의 제2실시예에 의한 외측 코너(16a)의 곡률 반경의 만곡된 정도가 더 완만한 것을 확인할 수 있다. Here, the sixth region 16 includes an inner corner 16b corresponding to the outer corner 16a and the outer corner 16a, wherein the radius of curvature of the outer corner 16a is determined by the inner corner ( It is characterized in that it is larger than the radius of curvature of 16b). The radius of curvature indicates the degree of curvature of a curved surface or curve, which means that the larger the radius of curvature, the more gentle the curvature. Thus, the curved degree of the outer corner 16a is characterized by being gentler than the curved degree of the inner corner 16b. This is different from the first embodiment of FIG. When the radius of curvature of the outer corner 16a according to the first embodiment of FIG. 4 and the radius of curvature of the outer corner 16a according to the second embodiment of FIG. 6 are compared, the outer corners according to the second embodiment of FIG. It can be seen that the curved degree of the radius of curvature of (16a) is gentler.

본 발명의 제2실시예와 같이 제6영역(16)의 외측 코너(16a)의 만곡된 정도를 보다 완만하게 하는 경우, 제6영역(16)에 대한 공정 산포 및 오차를 줄일 수 있으며 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. 상세히 제6영역(16)의 외측 코너(16a) 쪽에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오는 문제점을 해결하고 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있는 것이다. As in the second embodiment of the present invention, when the degree of curvature of the outer corner 16a of the sixth region 16 is more gentle, process dispersion and error for the sixth region 16 can be reduced, and the driving channel can be reduced. A constant channel width wa may be realized throughout the region 131a1. In detail, the channel width of the corner portion is wider than expected due to the reflow of the photoresist, the exposure amount error, the etching error, etc. at the outer corner 16a side of the sixth region 16, and the channel constant throughout the driving channel region 131a1. The width (wa) can be implemented.

도 7은 도 6의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 도 7에서도 이전 실시예와 같이 설명의 편의를 위하여 구동 개구 패턴만을 도시하였다. FIG. 7 is a photomask 331a for implementing the driving semiconductor layer 131a of FIG. 6. In FIG. 7, only the driving opening pattern is illustrated for convenience of description as in the previous embodiment.

도 7를 참조하면, 포토 마스크(331a)의 경우도 도 6의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. Referring to FIG. 7, the photomask 331a may also correspond to the driving semiconductor layer 131a of FIG. 6 from the first direction x to the second direction y crossing the first direction x. The first opening pattern 31 which is bent and extended, the second opening pattern 32 which is bent and extended in the first direction x from the second direction y, and the first opening pattern 31 and the first opening pattern 31. And a third opening pattern 33 connecting the two opening patterns 32 to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32.

또한 도 7의 포토 마스크(331a)의 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함된 외측 코너(36a)는 챔퍼링(chamfering)된 것을 특징으로 한다. 챔퍼링이란, 가장자리 또는 코너를 비스듬하게 깎아내서 사면 또는 둥그런 모양으로 만드는 것을 의미한다. 즉, 제1개구 패턴(31) 및 상기 제2개구 패턴의 외측 코너(36a)를 챔퍼링함으로써, 도 6의 제6영역(16)의 외측 코너(16a)의 곡률 반경을 보다 크게 할 수 있다. In addition, the outer corner 36a included in each of the first opening pattern 31 and the second opening pattern 32 of the photomask 331a of FIG. 7 is chamfered. Chamfering means cutting the edges or corners at an angle to form a slope or a round shape. That is, by chamfering the outer corner 36a of the first opening pattern 31 and the second opening pattern, the radius of curvature of the outer corner 16a of the sixth region 16 of FIG. 6 can be made larger. .

도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 9는 도 8의 패턴을 제조하기 위한 포토 마스크이다.8 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. 9 is a photomask for manufacturing the pattern of FIG. 8.

도 8을 참조하면, 본 발명의 제3 실시예에 의한 구동 채널 영역(131a1)은 도 6의 제2 실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 또한, 제6영역(16)에 포함된 외측 코너(16a)의 곡률 반경(radious of curvature)은 상기 내측 코너(16b)의 곡률 반경보다 큰 것을 특징으로 한다. Referring to FIG. 8, the driving channel region 131a1 according to the third embodiment of the present invention has a second intersection with the first direction x from the first direction x as in the second embodiment of FIG. 6. The first region 11 extending in the direction y, the second region 12 extending in the first direction x from the second direction y, and the first region 11. The second region 12 includes a third region 13 that connects the second region 12 and has an obtuse angle with the first region 11 and the second region 12, respectively. In addition, the first region 11 and the second region 12 are the fourth region 14 extending in the first direction x, the fifth region 15 extending in the second direction y, and the And a sixth region 16 connecting the fourth region 14 and the fifth region 15 and having a curvature. In addition, the radius of curvature of the outer corner 16a included in the sixth region 16 is greater than the radius of curvature of the inner corner 16b.

이에 더하여, 도 8의 제3실시예에 의하면 제6영역(16)에 포함된 내측 코너(16b)의 곡률 반경이 도 6의 제2실시예의 제6영역(16)에 포함된 내측 코너(16b)의 곡률 반경보다 더 작은 것을 특징으로 한다. 따라서, 제3실시예에 의한 제6영역(16)에 포함된 내측 코너(16b)의 만곡된 정도는 제2실시예의 제6영역(16)에 포함된 내측 코너(16b)의 만곡된 정도보다 큰 것을 특징으로 한다. In addition, according to the third embodiment of FIG. 8, the radius of curvature of the inner corner 16b included in the sixth region 16 is the inner corner 16b included in the sixth region 16 of the second embodiment of FIG. 6. It is characterized in that it is smaller than the radius of curvature. Therefore, the degree of curvature of the inner corner 16b included in the sixth region 16 according to the third embodiment is less than the degree of curvature of the inner corner 16b included in the sixth region 16 of the second embodiment. It is characterized by large.

본 발명의 제3실시예와 같이 제6영역(16)의 내측 코너(16b)의 만곡된 정도를 보다 크게 하는 경우, 제6영역(16)에 대한 공정 산포 및 오차를 줄일 수 있으며 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. 상세히 제6영역(16)의 내측 코너(16b) 쪽에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 내측 코너(16b)의 경계선이 불명확하게 뭉그러져서 코너부의 채널 폭은 예상보다 넓게 나오는 문제점을 해결하고 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있는 것이다. As in the third embodiment of the present invention, when the degree of curvature of the inner corner 16b of the sixth region 16 is increased, process dispersion and error for the sixth region 16 can be reduced, and the driving channel region can be reduced. Overall channel width wa may be realized. In detail, the boundary line of the inner corner 16b is inaccurately clumped due to reflow of photoresist, exposure dose error, etching error, etc. at the inner corner 16b of the sixth region 16, and thus the channel width of the corner portion is wider than expected. In this case, a constant channel width wa may be realized throughout the driving channel region 131a1.

도 9는 도 8의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 도 9에서도 이전 실시예와 같이 설명의 편의를 위하여 구동 개구 패턴만을 도시하였다. 9 is a photomask 331a for implementing the driving semiconductor layer 131a of FIG. 8. In FIG. 9, only the driving opening pattern is illustrated for convenience of description as in the previous embodiment.

도 9를 참조하면, 포토 마스크(331a)의 경우도 도 9의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. 또한 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함된 외측 코너(36a)는 챔퍼링(chamfering)된다. Referring to FIG. 9, the photomask 331a also corresponds to the driving semiconductor layer 131a of FIG. 9 from the first direction x to the second direction y crossing the first direction x. The first opening pattern 31 which is bent and extended, the second opening pattern 32 which is bent and extended in the first direction x from the second direction y, and the first opening pattern 31 and the first opening pattern 31. And a third opening pattern 33 connecting the two opening patterns 32 to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32. In addition, the outer corners 36a included in the first opening patterns 31 and the second opening patterns 32 are chamfered, respectively.

이에 더하여, 도 9에 의한 제3실시예에 의한 포토 마스크(331a)는 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함되며 상기 외측 코너(36a)에 대응하는 내측 코너(36b)는 상기 외측 코너(36a)의 방향으로 인입된 보정 패턴(35)을 더 포함하는 것을 특징으로 한다. 즉 포토 마스크(331a)의 내측 코너(36b)에 외측 코너(36a)의 방향으로 인입된 보정 패턴(35)이 더 포함됨으로써, 이러한 포토 마스크(331a)에 의해 형성된 패턴의 내측 코너(36b)의 만곡된 정도를 조절할 수 있다. In addition, the photomask 331a according to the third embodiment of FIG. 9 is included in the first opening pattern 31 and the second opening pattern 32, respectively, and corresponds to the inner corner 36a. The corner 36b further includes a correction pattern 35 drawn in the direction of the outer corner 36a. In other words, the inner corner 36b of the photo mask 331a further includes a correction pattern 35 drawn in the direction of the outer corner 36a, so that the inner corner 36b of the pattern formed by the photo mask 331a is formed. You can adjust the degree of curvature.

도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 11는 도 10의 포 패턴을 제조하기 위한 포토 마스크이다.10 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. FIG. 11 is a photomask for manufacturing the fabric pattern of FIG. 10.

도 10을 참조하면, 본 발명의 제4 실시예에 의한 구동 채널 영역(131a1)은 도 4의 제1실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다.Referring to FIG. 10, the driving channel region 131a1 according to the fourth embodiment of the present invention has a second intersection with the first direction x from the first direction x as in the first embodiment of FIG. 4. The first region 11 extending in the direction y, the second region 12 extending in the first direction x from the second direction y, and the first region 11. The second region 12 includes a third region 13 that connects the second region 12 and has an obtuse angle with the first region 11 and the second region 12, respectively. In addition, the first region 11 and the second region 12 are the fourth region 14 extending in the first direction x, the fifth region 15 extending in the second direction y, and the And a sixth region 16 connecting the fourth region 14 and the fifth region 15 and having a curvature.

추가로 제4실시예에 의하면 구동 채널 영역(131a1)이 보다 긴 채널 길이를 구현하기 위하여 제3영역(13)은 직선부만으로 구성되는 것이 아니라 도시된 바와 같이 복수개의 굴곡부를 더 포함하는 것을 특징으로 한다. In addition, according to the fourth embodiment, in order to realize a longer channel length of the driving channel region 131a1, the third region 13 may further include a plurality of curved portions as shown, rather than being formed of only a straight portion. It is done.

도 12은 본 발명의 효과를 설명하기 위하여 본 발명의 비교예에 따른 구동 채널 영역의 패턴을 도시한 것이다. 12 illustrates a pattern of a driving channel region according to a comparative example of the present invention to explain the effect of the present invention.

도 12를 참조하면, 비교예에 의한 구동 반도체층의 구동 채널 영역은 제3영역(3)의 가상축이 제1영역(1)의 가상축 및 제2영역(2)의 가상축과 수직한 디자인이다. 즉, 구동 채널 영역이 ㄹ자 형태이므로, 구동 반도체층의 좌우 폭이 좁아진 형태에서 제3영역(3)의 길이가 매우 짧아져 제3영역(3) 부근에서 구동 채널 영역의 채널 폭에 대한 정의가 불명확해 질 수 있다. 예를 들어 제3영역(3)과 제1영역(1) 및 제2영역(2)을 연결하는 코너에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오나 상대적으로 직선부의 제3영역(3)에서는 반사적으로 채널 폭이 좁게 구현될 수 있다. 즉, 이러한 구조에서는 구동 채널 영역 전반에 걸쳐 균일한 채널 폭을 구현하는 것이 어렵다. 12, in the driving channel region of the driving semiconductor layer according to the comparative example, the virtual axis of the third region 3 is perpendicular to the virtual axis of the first region 1 and the virtual axis of the second region 2. It is a design. That is, since the driving channel region is in the form of a letter “R”, the length of the third region 3 becomes very short in the form in which the left and right widths of the driving semiconductor layer are narrow, so that the definition of the channel width of the driving channel region in the vicinity of the third region 3 is defined. Can be unclear For example, at the corner connecting the third region 3 to the first region 1 and the second region 2, the channel width of the corner portion is wider than expected due to the photoresist reflow, exposure dose error, and etching error. In the third region 3 of the straight portion, the channel width may be narrowly reflected. That is, in such a structure, it is difficult to realize a uniform channel width over the driving channel region.

그러나 상술한 본 발명의 제1 내지 제3실시예에 의하면, 제3영역(13)의 배치, 외측 코너(16a)의 보정 및 내측 코너(16b)의 보정으로 구동 채널 영역(131a1)의 길이의 손실 없이도 구동 채널 영역(131a1) 전반에 걸쳐 일정한 채널 폭을 구현하는 것이 가능하다. 또한, 본 발명의 제4실시예에 의하면 제3영역(13)에 복수의 굴곡부를 더 추가하여 구동 채널 영역(131a1)의 구동 채널 길이를 최대화 하는 것이 가능하다. However, according to the first to third embodiments of the present invention described above, the arrangement of the third region 13, the correction of the outer corner 16a and the correction of the inner corner 16b are used to determine the length of the drive channel region 131a1. It is possible to implement a constant channel width throughout the drive channel region 131a1 without loss. In addition, according to the fourth embodiment of the present invention, it is possible to maximize the driving channel length of the driving channel region 131a1 by further adding a plurality of bent portions to the third region 13.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described through the preferred embodiments as described above, the present invention is not limited thereto and various modifications and variations are possible without departing from the spirit and scope of the claims set out below. Those in the technical field to which they belong will easily understand.

131a: 구동 반도체층 131a1: 구동 채널 영역
11: 제1영역 12: 제2영역
13: 제3영역 14: 제4영역
15: 제5영역 16: 제6영역
16a: 외측 코너 16b: 내측 코너
31: 제1개구 패턴 32: 제2개구 패턴
33: 제3개구 패턴 36a: 외측 코너
36b: 내측 코너 35: 보정 패턴131a: driving semiconductor layer 131a1: driving channel region
11: first area 12: second area
13: third zone 14: fourth zone
15: area 5 16: area 6
16a: outer corner 16b: inner corner
31: first opening pattern 32: second opening pattern
33: third opening pattern 36a: outer corner
36b: inner corner 35: correction pattern

Claims (29)

기판;
상기 기판 상에 위치하며, 각각 스캔 신호, 초기화 전압, 및 발광 제어 신호를 전달하는 스캔선, 초기화 전압선, 및 발광 제어선;
각각 상기 스캔선에 교차하는 데이터선 및 구동 전압선;
상기 스캔선 및 상기 데이터선과 연결된 스위칭 박막 트랜지스터;
상기 스위칭 박막 트랜지스터와 연결된 구동 박막 트랜지스터;
상기 구동 박막 트랜지스터와 전기적으로 연결된 제1박막 트랜지스터;
상기 구동 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자;
상기 구동 박막 트랜지스터 및 상기 구동 전압선과 전기적으로 연결되며, 제1스토리지 축전판 및 제2스토리지 축전판을 구비하는 스토리지 커패시터;
를 포함하며,
상기 제1스토리지 축전판은, 상기 구동 박막 트랜지스터의 게이트 전극을 포함하되, 상기 제1스토리지 축전판과 상기 제2스토리지 축전판 사이에 제1절연막이 개재되도록 상기 제2스토리지 축전판의 아래에 배치되고,
상기 제2스토리지 축전판은, 상기 제2스토리지 축전판과 상기 유기 발광 소자 사이에 개재되는 제2절연막으로 커버되며,
서로 연결된 상기 스위칭 박막 트랜지스터의 제1반도체층과 상기 구동 박막 트랜지스터의 제2반도체층을 포함하는 반도체층을 구비하고,
상기 제1스토리지 축전판의 아래에 배치된 상기 제2반도체층의 일부는 굴곡진, 유기 발광 표시 장치.Board;
A scan line, an initialization voltage line, and a light emission control line on the substrate, each of which transmits a scan signal, an initialization voltage, and a light emission control signal;
A data line and a driving voltage line crossing the scan line, respectively;
A switching thin film transistor connected to the scan line and the data line;
A driving thin film transistor connected to the switching thin film transistor;
A first thin film transistor electrically connected to the driving thin film transistor;
An organic light emitting diode electrically connected to the driving thin film transistor;
A storage capacitor electrically connected to the driving thin film transistor and the driving voltage line, the storage capacitor including a first storage capacitor plate and a second storage capacitor plate;
Including;
The first storage capacitor plate includes a gate electrode of the driving thin film transistor, and is disposed below the second storage capacitor plate such that a first insulating layer is interposed between the first storage capacitor plate and the second storage capacitor plate. Become,
The second storage capacitor plate is covered with a second insulating film interposed between the second storage capacitor plate and the organic light emitting element,
A semiconductor layer including a first semiconductor layer of the switching thin film transistor and a second semiconductor layer of the driving thin film transistor connected to each other,
And a portion of the second semiconductor layer disposed under the first storage capacitor plate is curved. 삭제delete 제1항에 있어서,
상기 제2반도체층은 굴곡 지점을 중심으로 양측에 구비된 제1부분과 제2부분을 포함하며, 상기 제1부분과 상기 제2부분은 둔각을 이루는, 유기 발광 표시 장치.The method of claim 1,
The second semiconductor layer includes a first portion and a second portion provided on both sides of the bending point, and the first portion and the second portion have an obtuse angle. 제1항 또는 제3항에 있어서,
상기 제2반도체층의 굴곡진 부분의 외측 코너는 곡선인, 유기 발광 표시 장치.The method according to claim 1 or 3,
And an outer corner of the curved portion of the second semiconductor layer is curved. 제1항 또는 제3항에 있어서,
상기 제2반도체층의 굴곡진 부분의 외측 코너 및 내측 코너는 각각 곡선인, 유기 발광 표시 장치.The method according to claim 1 or 3,
And an outer corner and an inner corner of the curved portion of the second semiconductor layer are curved. 제1항 또는 제3항에 있어서,
상기 데이터선은 상기 제1반도체층의 일부와 중첩하는, 유기 발광 표시 장치.The method according to claim 1 or 3,
And the data line overlaps a portion of the first semiconductor layer. 제6항에 있어서,
상기 제1반도체층은 상기 데이터선과 동일한 방향으로 연장된 부분을 포함하는, 유기 발광 표시 장치.The method of claim 6,
The first semiconductor layer includes a portion extending in the same direction as the data line. 제1항 또는 제3항에 있어서,
상기 반도체층은, 상기 제1반도체층 또는 상기 제2반도체층과 연결되며 상기 제1박막 트랜지스터의 반도체에 해당하는 부분을 포함하는, 유기 발광 표시 장치.The method according to claim 1 or 3,
And the semiconductor layer is connected to the first semiconductor layer or the second semiconductor layer and includes a portion corresponding to a semiconductor of the first thin film transistor. 제1항 또는 제3항에 있어서,
상기 제1박막 트랜지스터는 게이트전극은 상기 스캔선에 연결된, 유기 발광 표시 장치.The method according to claim 1 or 3,
And a gate electrode of the first thin film transistor is connected to the scan line. 제9항에 있어서
상기 초기화 전압선에 전기적으로 연결된 제2박막 트랜지스터를 더 포함하는, 유기 발광 표시 장치.The method of claim 9
And a second thin film transistor electrically connected to the initialization voltage line. 제10항에 있어서,
상기 제1박막 트랜지스터 및 상기 제2박막 트랜지스터는 상기 반도체층을 따라 배치된, 유기 발광 표시 장치.The method of claim 10,
And the first thin film transistor and the second thin film transistor are disposed along the semiconductor layer. 제10항에 있어서,
게이트전극이 상기 발광 제어선에 연결된 제3박막 트랜지스터를 더 포함하는, 유기 발광 표시 장치.The method of claim 10,
And a third thin film transistor having a gate electrode connected to the emission control line. 제12항에 있어서,
상기 제3박막 트랜지스터는, 상기 구동 전압선 및 상기 구동 박막 트랜지스터에 전기적으로 연결된, 유기 발광 표시 장치.The method of claim 12,
And the third thin film transistor is electrically connected to the driving voltage line and the driving thin film transistor. 제12항에 있어서,
상기 제3박막 트랜지스터는, 상기 구동 박막 트랜지스터 및 상기 유기 발광 소자에 각각 전기적으로 연결된, 유기 발광 표시 장치.The method of claim 12,
And the third thin film transistor is electrically connected to the driving thin film transistor and the organic light emitting element, respectively. 제1항 또는 제3항에 있어서,
상기 제1박막 트랜지스터는, 상기 구동 전압선 및 상기 구동 박막 트랜지스터에 전기적으로 연결된, 유기 발광 표시 장치.The method according to claim 1 or 3,
And the first thin film transistor is electrically connected to the driving voltage line and the driving thin film transistor. 제15항에 있어서,
게이트전극이 상기 스캔선에 연결된 제2박막 트랜지스터를 더 포함하는,유기 발광 표시 장치.The method of claim 15,
And a second thin film transistor having a gate electrode connected to the scan line. 제15항에 있어서,
상기 초기화 전압선에 전기적으로 연결된 제2박막 트랜지스터를 더 포함하는, 유기 발광 표시 장치.The method of claim 15,
And a second thin film transistor electrically connected to the initialization voltage line. 제1항 또는 제3항에 있어서,
상기 제1박막 트랜지스터는, 소스 전극 및 드레인 전극 중 어느 하나가 상기 구동 박막 트랜지스터에 연결되고 다른 하나가 상기 유기 발광 소자에 연결된, 유기 발광 표시 장치.The method according to claim 1 or 3,
The first thin film transistor of claim 1, wherein one of a source electrode and a drain electrode is connected to the driving thin film transistor, and the other is connected to the organic light emitting element. 제18항에 있어서,
게이트전극이 상기 스캔선에 연결된 제2박막 트랜지스터를 더 포함하는,유기 발광 표시 장치.The method of claim 18,
And a second thin film transistor having a gate electrode connected to the scan line. 제18항에 있어서,
상기 초기화 전압선에 전기적으로 연결된 제2박막 트랜지스터를 더 포함하는, 유기 발광 표시 장치.The method of claim 18,
And a second thin film transistor electrically connected to the initialization voltage line. 기판;
상기 기판 상에 위치하는 스캔선;
각각 상기 스캔선에 교차하는 데이터선 및 구동 전압선;
상기 스캔선 및 상기 데이터선과 연결된 스위칭 박막 트랜지스터;
상기 스위칭 박막 트랜지스터와 연결된 구동 박막 트랜지스터;
상기 구동 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자;
상기 구동 박막 트랜지스터 및 상기 구동 전압선과 전기적으로 연결되며, 제1스토리지 축전판 및 제2스토리지 축전판을 구비하는 스토리지 커패시터;
를 포함하며,
상기 스위칭 박막 트랜지스터의 제1반도체층과 상기 구동 박막 트랜지스터의 제2반도체층은 서로 연결되되, 상기 제2반도체층의 일부는 상기 구동 박막 트랜지스터의 게이트 전극과 상기 제1스토리지 축전판 및 상기 제2스토리지 축전판에 중첩하고,
상기 제2반도체층의 일부는 굴곡진, 유기 발광 표시 장치.Board;
Scan lines on the substrate;
A data line and a driving voltage line crossing the scan line, respectively;
A switching thin film transistor connected to the scan line and the data line;
A driving thin film transistor connected to the switching thin film transistor;
An organic light emitting diode electrically connected to the driving thin film transistor;
A storage capacitor electrically connected to the driving thin film transistor and the driving voltage line, the storage capacitor including a first storage capacitor plate and a second storage capacitor plate;
Including;
The first semiconductor layer of the switching thin film transistor and the second semiconductor layer of the driving thin film transistor are connected to each other, and a part of the second semiconductor layer is a gate electrode of the driving thin film transistor, the first storage capacitor plate and the second. Nested in the storage panel,
A portion of the second semiconductor layer is curved. 삭제delete 제21항에 있어서,
상기 제2반도체층의 일부는 굴곡 지점을 중심으로 둔각을 이루는 제1부분과 제2부분을 구비하는, 유기 발광 표시 장치.The method of claim 21,
A portion of the second semiconductor layer includes a first portion and a second portion that are obtuse angles with respect to the bending point. 제21항 또는 제23항에 있어서,
상기 제2반도체층의 굴곡진 부분의 외측 코너 및 내측 코너 중 적어도 어느 하나는 곡선인, 유기 발광 표시 장치.The method of claim 21 or 23,
And at least one of an outer corner and an inner corner of the curved portion of the second semiconductor layer is curved. 제21항 또는 제23항에 있어서,
상기 제1반도체층의 일부는 상기 데이터선과 동일한 방향을 따라 연장되며 상기 데이터선과 중첩하는, 유기 발광 표시 장치.The method of claim 21 or 23,
A portion of the first semiconductor layer extends in the same direction as the data line and overlaps the data line. 제21항 또는 제23항에 있어서,
상기 유기 발광 표시 장치는 상기 제1반도체층 및 상기 제2반도체층을 포함하는 반도체층을 구비하며,
상기 반도체층을 따라 배치된 적어도 하나 이상의 추가 박막 트랜지스터를 더 포함하는, 유기 발광 표시 장치. The method of claim 21 or 23,
The organic light emitting diode display includes a semiconductor layer including the first semiconductor layer and the second semiconductor layer.
And at least one additional thin film transistor disposed along the semiconductor layer . 제26항에 있어서,
상기 적어도 하나 이상의 추가 박막 트랜지스터는,
게이트전극이 상기 스캔선에 연결되며 소스 또는 드레인 전극이 상기 구동 박막 트랜지스터에 연결된 제1박막 트랜지스터를 포함하는, 유기 발광 표시 장치.The method of claim 26,
The at least one additional thin film transistor,
And a first thin film transistor having a gate electrode connected to the scan line and a source or drain electrode connected to the driving thin film transistor. 제26항에 있어서,
상기 기판 상에 위치하는 초기화 전압선을 더 포함하며,
상기 적어도 하나 이상의 추가 박막 트랜지스터는, 상기 초기화 전압선 및 상기 구동 박막 트랜지스터에 연결된 제2박막 트랜지스터를 포함하는, 유기 발광 표시 장치.The method of claim 26,
Further comprising an initialization voltage line located on the substrate,
And the at least one additional thin film transistor comprises a second thin film transistor connected to the initialization voltage line and the driving thin film transistor. 제26항에 있어서,
상기 기판 상에 위치하는 발광 제어선을 더 포함하며,
상기 적어도 하나 이상의 추가 박막 트랜지스터는,
게이트전극이 상기 발광 제어선에 연결되고, 소스 및 드레인 전극 중 하나가 상기 구동 박막 트랜지스터에 연결되며, 나머지 하나는 상기 구동 전압선에 연결되거나 상기 유기 발광 소자에 연결되는 제3박막 트랜지스터를 포함하는, 유기 발광 표시 장치.The method of claim 26,
Further comprising a light emission control line located on the substrate,
The at least one additional thin film transistor,
A gate electrode is connected to the emission control line, one of a source and a drain electrode is connected to the driving thin film transistor, and the other includes a third thin film transistor connected to the driving voltage line or to the organic light emitting element. OLED display.
KR1020130053393A 2013-05-10 2013-05-10 Organic light emitting display apparatus and photo mask for making thereof KR102049444B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020130053393A KR102049444B1 (en) 2013-05-10 2013-05-10 Organic light emitting display apparatus and photo mask for making thereof
US13/957,348 US9269755B2 (en) 2013-05-10 2013-08-01 Organic light-emitting display apparatus and photo mask for manufacturing same
TW102132591A TWI613799B (en) 2013-05-10 2013-09-10 Organic light-emitting display apparatus and photo mask for manufacturing same
CN201811239196.4A CN109272937A (en) 2013-05-10 2013-10-25 Organic light-emitting display device and photomask for manufacturing organic light-emitting display device
CN202110831197.3A CN113540202B (en) 2013-05-10 2013-10-25 Organic light emitting display device and photomask for manufacturing the same
CN201310511378.3A CN104143560B (en) 2013-05-10 2013-10-25 Organic light-emitting display device and photomask for manufacturing organic light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130053393A KR102049444B1 (en) 2013-05-10 2013-05-10 Organic light emitting display apparatus and photo mask for making thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020190150480A Division KR102116500B1 (en) 2019-11-21 2019-11-21 Organic light emitting display apparatus
KR1020190150479A Division KR102111564B1 (en) 2019-11-21 2019-11-21 Organic light emitting display apparatus

Publications (2)

Publication Number Publication Date
KR20140133339A KR20140133339A (en) 2014-11-19
KR102049444B1 true KR102049444B1 (en) 2019-11-28

Family

ID=51852697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130053393A KR102049444B1 (en) 2013-05-10 2013-05-10 Organic light emitting display apparatus and photo mask for making thereof

Country Status (4)

Country Link
US (1) US9269755B2 (en)
KR (1) KR102049444B1 (en)
CN (3) CN113540202B (en)
TW (1) TWI613799B (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113173B1 (en) * 2013-07-03 2020-05-21 삼성디스플레이 주식회사 Organinc light emitting display device
KR102140302B1 (en) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 Organic light-emitting display apparatus and photo mask for making thereof
TWI563640B (en) * 2014-08-22 2016-12-21 Innolux Corp Array substrate of display panel
TWI554997B (en) * 2015-03-10 2016-10-21 友達光電股份有限公司 Pixel structure
KR102417807B1 (en) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 Organic light emitting diode display and manufacturing method thereof
CN104882414B (en) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 The production method and its structure of TFT substrate
CN105137710A (en) * 2015-07-15 2015-12-09 深圳市华星光电技术有限公司 Mask and fabrication method of thin film transistor
KR102535208B1 (en) * 2016-03-10 2023-05-22 삼성디스플레이 주식회사 Display device
KR102568776B1 (en) * 2016-03-28 2023-08-22 삼성디스플레이 주식회사 Organic light emitting display device
KR102477982B1 (en) * 2016-06-08 2022-12-15 삼성디스플레이 주식회사 Display device
CN106653763B (en) * 2016-09-27 2019-07-05 上海中航光电子有限公司 Array substrate, display panel and display device
CN108255012A (en) * 2018-03-26 2018-07-06 京东方科技集团股份有限公司 The preparation method of optical mask plate and optical mask substrate based on optical mask plate
CN109373243B (en) * 2018-11-28 2023-11-14 江苏集萃有机光电技术研究所有限公司 OLED lamp sheet and lamp
CN110047914A (en) * 2019-04-29 2019-07-23 厦门天马微电子有限公司 Organic light emitting display panel and display device
US12021087B2 (en) * 2019-10-22 2024-06-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method of forming the same, display panel and display device including sub-channel portions
CN111640765B (en) * 2020-06-10 2023-03-24 武汉华星光电半导体显示技术有限公司 Display panel and display device
CN111739470B (en) * 2020-07-28 2021-11-30 京东方科技集团股份有限公司 Pixel driving circuit, driving method and display panel

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508306B2 (en) 1995-07-17 2004-03-22 ソニー株式会社 Mask pattern correction method, mask using the same, exposure method and semiconductor device
KR100211766B1 (en) 1996-11-21 1999-08-02 윤종용 Structure of a semiconductor memory having an improved operating stability and method for manufacturing the same
KR100431323B1 (en) 1997-11-01 2004-06-16 주식회사 하이닉스반도체 Exposure mask
JP3327394B2 (en) 1999-10-25 2002-09-24 日本電気株式会社 Optical proximity correction method
CN100481159C (en) * 2000-09-29 2009-04-22 三洋电机株式会社 Semiconductor device and display device
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100426031B1 (en) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display and a manufacturing method of the same
KR20060011663A (en) 2004-07-30 2006-02-03 삼성에스디아이 주식회사 Method for fabricating spacer
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP5147320B2 (en) * 2006-07-21 2013-02-20 株式会社半導体エネルギー研究所 Semiconductor device
TWI328879B (en) * 2006-11-30 2010-08-11 Au Optronics Corp Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus
KR100863963B1 (en) * 2007-04-05 2008-10-16 삼성에스디아이 주식회사 Organic light emitting diode display
TWI396911B (en) * 2008-01-08 2013-05-21 Au Optronics Corp Pixel structure
TWI411112B (en) * 2009-12-18 2013-10-01 Ind Tech Res Inst Thin film transistor devices and fabrication methods thereof
KR101064430B1 (en) * 2010-04-13 2011-09-14 삼성모바일디스플레이주식회사 Organic light emitting display device
KR101676700B1 (en) 2010-09-03 2016-11-16 삼성전자 주식회사 Mask for forming patterns of semiconductor device
KR101739526B1 (en) * 2010-10-28 2017-05-25 삼성디스플레이 주식회사 Organc light emitting diode display
KR101924996B1 (en) * 2012-03-29 2018-12-05 삼성디스플레이 주식회사 Organic light emitting diode display
KR101903741B1 (en) * 2012-06-12 2018-10-04 삼성디스플레이 주식회사 Organic light emitting diode display
JP6238588B2 (en) * 2012-06-29 2017-11-29 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． Haptic display device
KR20140014693A (en) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 Organic light emitting diode display and manufacturing method thereof
KR101486038B1 (en) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 Organic light emitting diode display
KR101975000B1 (en) * 2012-09-13 2019-05-07 삼성디스플레이 주식회사 Organic light emitting diode display
KR101950473B1 (en) * 2012-10-05 2019-02-21 삼성디스플레이 주식회사 Flexible display panel
KR101982074B1 (en) * 2012-10-08 2019-08-29 삼성디스플레이 주식회사 Organic light emitting diode display
KR101973164B1 (en) * 2012-10-08 2019-08-27 삼성디스플레이 주식회사 Substrate formed thin film transistor array and organic light emitting diode display
KR102009724B1 (en) * 2012-10-29 2019-08-13 삼성디스플레이 주식회사 Display Device and Luminance compensation method thereof
KR101992339B1 (en) * 2012-11-02 2019-10-01 삼성디스플레이 주식회사 Organic light emitting diode display
KR20140058745A (en) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 Organic light emitting diode display and manufacturing method thereof

Also Published As

Publication number Publication date
US20140332761A1 (en) 2014-11-13
CN104143560B (en) 2018-11-16
CN113540202B (en) 2024-04-09
CN109272937A (en) 2019-01-25
TWI613799B (en) 2018-02-01
TW201444063A (en) 2014-11-16
CN104143560A (en) 2014-11-12
CN113540202A (en) 2021-10-22
US9269755B2 (en) 2016-02-23
KR20140133339A (en) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102049444B1 (en) Organic light emitting display apparatus and photo mask for making thereof
US11272078B2 (en) Display device having an emission layer
KR101971925B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
CN107799565B (en) Thin film transistor substrate for flat panel display
KR101968666B1 (en) Organic light emitting diode display device and manufacturing method thereof
KR102688600B1 (en) Organic light emitting display
US20200052237A1 (en) Flexible display device and manufacturing method thereof
KR20160085987A (en) Display device
US9929225B2 (en) Display device and a manufacturing method thereof
KR102070953B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102111564B1 (en) Organic light emitting display apparatus
KR102568776B1 (en) Organic light emitting display device
JP7389219B2 (en) Array substrate and display device
KR102116500B1 (en) Organic light emitting display apparatus
KR102199221B1 (en) Organic light emitting display apparatus
JP7356812B2 (en) organic light emitting display device
KR102430813B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102678189B1 (en) Light emitting display device and method for manufacturing the same
KR102007374B1 (en) Organic light emitting diode display device and manufacturing method thereof
KR102169019B1 (en) Substrate formed thin film transistor array and organic light emitting diode display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant