KR102111564B1 - Organic light emitting display apparatus - Google Patents

Organic light emitting display apparatus Download PDF

Info

Publication number
KR102111564B1
KR102111564B1 KR1020190150479A KR20190150479A KR102111564B1 KR 102111564 B1 KR102111564 B1 KR 102111564B1 KR 1020190150479 A KR1020190150479 A KR 1020190150479A KR 20190150479 A KR20190150479 A KR 20190150479A KR 102111564 B1 KR102111564 B1 KR 102111564B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
thin film
film transistor
light emitting
organic light
Prior art date
Application number
KR1020190150479A
Other languages
Korean (ko)
Other versions
KR20190132621A (en
Inventor
김태준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190150479A priority Critical patent/KR102111564B1/en
Publication of KR20190132621A publication Critical patent/KR20190132621A/en
Application granted granted Critical
Publication of KR102111564B1 publication Critical patent/KR102111564B1/en

Links

Images

Classifications

    • H01L27/3241—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/326—
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3272—
    • H01L27/3274—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명의 일 실시예는 스캔선 및 데이터선에 연결된 제1 박막 트랜지스터와, 구동 전압선 및 제1 박막 트랜지스터 각각에 전기적으로 연결된 제2 박막 트랜지스터와, 제2 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자와, 제2 박막 트랜지스터와 전기적으로 연결되되 발광 제어선, 스캔선, 및 초기화 전압선 중 어느 하나와 연결된 제3 박막 트랜지스터와, 제1 박막 트랜지스터의 게이트전극 아래의 제1 반도체층과제2 박막 트랜지스터의 게이트전극 아래의 제2 반도체층과 제3 박막 트랜지스터의 게이트전극 아래의 제3 반도체층을 포함하는 반도체층과, 반도체층 상의 제1 절연막과, 제2 박막 트랜지스터의 상기 게이트전극을 포함하는 제1 축전판과 제1 축전판 상의 제2 축전판, 및 제1 축전판과 제2 축전판 사이의 제2절연막을 포함하는 스토리지 커패시터, 및 제2 축전판 상의 제3 절연막을 포함하는 유기 발광 표시 장치를 개시한다.An exemplary embodiment of the present invention includes a first thin film transistor connected to a scan line and a data line, a second thin film transistor electrically connected to each of the driving voltage line and the first thin film transistor, and an organic light emitting device electrically connected to the second thin film transistor. , A third thin film transistor electrically connected to the second thin film transistor and connected to any one of a light emission control line, a scan line, and an initialization voltage line, and a gate of the first semiconductor layer and the second thin film transistor under the gate electrode of the first thin film transistor A semiconductor layer comprising a second semiconductor layer under the electrode and a third semiconductor layer under the gate electrode of the third thin film transistor, a first insulating layer on the semiconductor layer, and a first capacitor including the gate electrode of the second thin film transistor. Storage comprising a plate and a second capacitor plate on the first capacitor plate, and a second insulating film between the first capacitor plate and the second capacitor plate An organic light emitting display device comprising a capacitor and a third insulating film on a second capacitor plate.

Description

유기 발광 표시 장치 {Organic light emitting display apparatus}Organic light emitting display apparatus {Organic light emitting display apparatus}

본 발명의 일 실시예는 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크에 관한 것이다. One embodiment of the present invention relates to an organic light emitting display device and a photomask for manufacturing the organic light emitting display device.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.The organic light emitting diode display includes two electrodes and an organic emission layer positioned between them, and electrons injected from one electrode and holes injected from another electrode are combined in the organic emission layer to exciton. And emits light while emitting excitons.

이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 소자를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 소자를 구동하기 위한 복수개의 박막 트랜지스터 및 캐패시터(Capacitor)가 형성되어 있다. 복수개의 박막 트랜지스터는 기본적으로 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터를 포함한다.The organic light emitting display device includes a plurality of pixels including an organic light emitting element, which is a self-emission element, and a plurality of thin film transistors and capacitors for driving the organic light emitting element are formed in each pixel. The plurality of thin film transistors basically includes a switching thin film transistor and a driving thin film transistor.

한편, 구동 박막 트랜지스터는 구동 박막 트랜지스터의 게이트 전압(Vgs)의 크기를 조절하여 풍부한 계조를 가지도록 제어하기 위하여, 넓은 게이트 전압의 구동 범위(driving range)를 가져야 한다. 이를 위하여 구동 반도체층의 채널 길이를 최대화 하는 디자인이 요구된다. 한편, 한정된 공간에서 구동 반도체층이 긴 채널 길이를 가지도록 디자인할 경우 구동 반도체층이 일정한 채널 폭을 유지하기 어렵다. 그런데 구동 반도체층의 채널 폭이 일정하지 않은 경우 최단 거리를 따라 이동하는 캐리어로 인하여 채널 길이가 예측보다 짧아지는 문제가 발생하게 된다. Meanwhile, the driving thin film transistor must have a driving range of a wide gate voltage in order to control the size of the gate voltage Vgs of the driving thin film transistor to have a rich gradation. For this, a design that maximizes the channel length of the driving semiconductor layer is required. Meanwhile, when the driving semiconductor layer is designed to have a long channel length in a limited space, it is difficult for the driving semiconductor layer to maintain a constant channel width. However, when the channel width of the driving semiconductor layer is not constant, a problem occurs in that the channel length is shorter than expected due to carriers moving along the shortest distance.

본 발명의 일부 실시예는 채널 폭이 일정한 구동 반도체층을 포함하는 유기 발광 표시 장치를 제공할 수 있다. 본 발명의 일부 실시예는 그 유기 발광 표시 장치를 제조하기 위한 포토 마스크를 제공할 수 있다.Some embodiments of the present invention may provide an organic light emitting display device including a driving semiconductor layer having a constant channel width. Some embodiments of the present invention may provide a photo mask for manufacturing the organic light emitting display device.

본 발명의 일 실시예는, 기판; 상기 기판 상의 스캔선 및 데이터선; 상기 기판 상의 구동 전압선; 상기 기판 상의 초기화 전압선; 상기 기판 상의 발광 제어선; 상기 스캔선 및 상기 데이터선에 연결된 제1 박막 트랜지스터; 상기 구동 전압선 및 상기 제1 박막 트랜지스터 각각에 전기적으로 연결된 제2 박막 트랜지스터; 상기 제2 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자; 상기 제2 박막 트랜지스터와 전기적으로 연결되되, 상기 발광 제어선, 상기 스캔선, 및 상기 초기화 전압선 중 어느 하나와 연결된 제3 박막 트랜지스터; 상기 제1 박막 트랜지스터의 게이트전극 아래의 제1 반도체층, 상기 제2 박막 트랜지스터의 게이트전극 아래의 제2 반도체층, 및 상기 제3 박막 트랜지스터의 게이트전극 아래의 제3 반도체층을 포함하는 반도체층; 상기 반도체층 상의 제1 절연막; 상기 제2 박막 트랜지스터의 상기 게이트전극을 포함하는 제1 축전판, 상기 제1 축전판 상의 제2 축전판, 및 상기 제1 축전판과 상기 제2 축전판 사이의 제2절연막을 포함하는 스토리지 커패시터; 및 상기 제2 축전판 상의 제3 절연막;을 포함하는 유기 발광 표시 장치를 개시한다. One embodiment of the invention, the substrate; A scan line and a data line on the substrate; A driving voltage line on the substrate; An initialization voltage line on the substrate; A light emission control line on the substrate; A first thin film transistor connected to the scan line and the data line; A second thin film transistor electrically connected to each of the driving voltage line and the first thin film transistor; An organic light emitting element electrically connected to the second thin film transistor; A third thin film transistor electrically connected to the second thin film transistor and connected to any one of the emission control line, the scan line, and the initialization voltage line; A semiconductor layer including a first semiconductor layer under the gate electrode of the first thin film transistor, a second semiconductor layer under the gate electrode of the second thin film transistor, and a third semiconductor layer under the gate electrode of the third thin film transistor. ; A first insulating film on the semiconductor layer; A storage capacitor including a first capacitor plate including the gate electrode of the second thin film transistor, a second capacitor plate on the first capacitor plate, and a second insulating layer between the first capacitor plate and the second capacitor plate. ; And a third insulating film on the second capacitor plate.

상기 제2 반도체층은 상기 제2 박막 트랜지스터의 상기 게이트전극 아래에서 굴곡부를 가질 수 있다. The second semiconductor layer may have a bent portion under the gate electrode of the second thin film transistor.

상기 제1 반도체층, 상기 제2 반도체층, 및 상기 제3 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. Each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer may correspond to a portion of the semiconductor layer integrally formed.

상기 굴곡부는 둔각을 가질 수 있다. The bent portion may have an obtuse angle.

상기 굴곡부는 복수의 굴곡 지점을 포함할 수 있다. The bent portion may include a plurality of bent points.

상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함할 수 있다. And a fourth thin film transistor electrically connected to the second thin film transistor.

상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며, 상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor, the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, integrally It may correspond to a portion of the formed semiconductor layer.

상기 반도체층은, 상기 데이터선과 일부 중첩할 수 있다. The semiconductor layer may partially overlap the data line.

상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함할 수 있다. And a fourth thin film transistor electrically connected to the second thin film transistor.

상기 제3 박막 트랜지스터는 상기 스캔선에 전기적으로 연결되고, 상기 제4 박막 트랜지스터는 상기 발광 제어선에 전기적으로 연결될 수 있다. The third thin film transistor may be electrically connected to the scan line, and the fourth thin film transistor may be electrically connected to the emission control line.

상기 제3 박막 트랜지스터 및 상기 제4 박막 트랜지스터는 각각, 상기 발광 제어선에 전기적으로 연결될 수 있다. The third thin film transistor and the fourth thin film transistor may be respectively electrically connected to the emission control line.

상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며, 상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. 그리고, 상기 반도체층은 상기 데이터선과 일부 중첩할 수 있다. Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor, the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, integrally It may correspond to a portion of the formed semiconductor layer. In addition, the semiconductor layer may partially overlap the data line.

상기 제3 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 상기 유기 발광 소자와 연결될 수 있다. The third thin film transistor may be connected to the second thin film transistor and the organic light emitting device.

상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하고, 상기 제4 박막 트랜지스터는 상기 스캔선 또는 상기 초기화 전압선과 전기적으로 연결될 수 있다. And a fourth thin film transistor electrically connected to the second thin film transistor. The fourth thin film transistor may be electrically connected to the scan line or the initialization voltage line.

상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며, 상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. 그리고, 상기 반도체층은 상기 데이터선과 일부 중첩할 수 있다. Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor, the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, integrally It may correspond to a portion of the formed semiconductor layer. In addition, the semiconductor layer may partially overlap the data line.

상기 제3 박막 트랜지스터는 상기 발광 제어선 및 상기 구동 전압선에 전기적으로 연결될 수 있다. The third thin film transistor may be electrically connected to the emission control line and the driving voltage line.

상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하며, 상기 제4 박막 트랜지스터는, 상기 스캔선 또는 상기 초기화 전압선과 전기적으로 연결될 수 있다. And a fourth thin film transistor electrically connected to the second thin film transistor. The fourth thin film transistor may be electrically connected to the scan line or the initialization voltage line.

상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며, 상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. 그리고, 상기 반도체층은 상기 데이터선과 일부 중첩할 수 있다. Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor, the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, integrally It may correspond to a portion of the formed semiconductor layer. In addition, the semiconductor layer may partially overlap the data line.

상기 제3 박막 트랜지스터는 상기 스캔선과 전기적으로 연결될 수 있다. The third thin film transistor may be electrically connected to the scan line.

상기 제2 박막 트랜지스터 및 상기 초기화 전압선 각각에 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함할 수 있다. A second thin film transistor and a fourth thin film transistor electrically connected to each of the initialization voltage lines may be further included.

상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며, 상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당할 수 있다. 그리고, 상기 반도체층은 상기 데이터선과 일부 중첩할 수 있다. Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor, the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, integrally It may correspond to a portion of the formed semiconductor layer. In addition, the semiconductor layer may partially overlap the data line.

상기 제2 박막 트랜지스터 및 상기 발광 제어선 각각에 전기적으로 연결된 제5 박막 트랜지스터;를 더 포함할 수 있다.The second thin film transistor and the fifth thin film transistor electrically connected to each of the emission control lines; may further include a.

상기 제5 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 상기 유기 발광 소자와 연결될 수 있다. The fifth thin film transistor may be connected to the second thin film transistor and the organic light emitting device.

상기 제2 반도체층은 채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역 및 드레인영역을 포함하고, 상기 제1 반도체층은 상기 소스영역 또는 드레인영역에 연결될 수 있다. The second semiconductor layer includes a channel region, a source region and a drain region disposed on both sides of the channel region, and the first semiconductor layer can be connected to the source region or the drain region.

상기 제2 반도체층의 상기 채널영역이 상기 굴곡부를 포함할 수 있다. The channel region of the second semiconductor layer may include the bent portion.

상기 반도체층은 상기 데이터선과 중첩하되,상기 반도체층 중 상기 데이터선과의 중첩영역은 상기 제1 반도체층과 상기 제2 반도체층의 연결 부분에 인접할 수 있다. The semiconductor layer overlaps with the data line, and an overlapping region with the data line among the semiconductor layers may be adjacent to a connection portion between the first semiconductor layer and the second semiconductor layer.

상술한 바와 같이 본 발명의 일 실시예에 의하면, 구동 반도체층의 채널 길이도 길게 할 수 있고, 채널 폭을 일정하게 구비할 수 있다. 구동 박막 트랜지스터가 넓은 게이트 전압의 구동 범위를 가져 유기 발광 표시 장치는 풍부한 계조를 표현할 수 있다. As described above, according to an embodiment of the present invention, the channel length of the driving semiconductor layer can also be increased, and the channel width can be provided constant. Since the driving thin film transistor has a driving range of a wide gate voltage, the organic light emitting diode display can express rich gradation.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 도 1의 유기 발광 표시 장치의 화소에 대한 구체적인 배치도이다.
도 3은 도 2의 화소를 Ⅲ-Ⅲ선을 따라 자른 단면도이다.
도 4는 도 2의 Ⅴ박스 내부를 나타낸 것이다.
도 5는 도 4의 유기 발광 표시 장치를 제조하기 위한 포토 마스크이다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 7는 도 6의 패턴을 제조하기 위한 포토 마스크이다.
도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 9는 도 8의 패턴을 제조하기 위한 포토 마스크이다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다.
도 11는 도 10의 포 패턴을 제조하기 위한 포토 마스크이다.
도 12은 본 발명의 비교예에 따른 구동 채널 영역의 패턴을 도시한 것이다.1 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention.
2 is a detailed layout view of pixels of the organic light emitting diode display of FIG. 1.
3 is a cross-sectional view of the pixel of FIG. 2 taken along the line III-III.
FIG. 4 shows the inside of the V box of FIG. 2.
FIG. 5 is a photomask for manufacturing the organic light emitting diode display of FIG. 4.
6 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
7 is a photomask for manufacturing the pattern of FIG. 6.
8 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
9 is a photo mask for manufacturing the pattern of FIG. 8.
10 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention.
FIG. 11 is a photomask for manufacturing the fabric pattern of FIG. 10.
12 shows a pattern of a driving channel region according to a comparative example of the present invention.

본 명세서에서는 본 발명을 명확하게 설명하기 위하여 본 발명과 관계없는 부분은 도시 및 기재를 생략하거나, 간략히 기재하거나 도시하였다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 넓이를 확대하거나, 과장되게 도시하였다. In this specification, in order to clearly describe the present invention, parts not related to the present invention are omitted or briefly described or illustrated. In addition, in the drawings, the thickness and the area are enlarged or exaggerated to clearly express various layers and regions.

본 명세서에서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다. 본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. The same reference numerals are used for the same or similar components throughout the specification. In the present specification, terms such as first and second are not limited, but are used to distinguish one component from other components. In addition, when a part such as a film, a region, or a component is said to be on or on another part, it includes not only a case directly above another part, but also a case where another film, area, component, etc. is interposed therebetween. do.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to preferred embodiments of the present invention shown in the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다. 도 2는 도 1의 유기 발광 표시 장치의 화소에 대한 구체적인 배치도이다. 도 3은 도 2의 화소를 Ⅲ-Ⅲ선을 따라 자른 단면도이다. 도 4는 도 2의 Ⅴ박스 내부를 나타낸 것이다. 1 is an equivalent circuit diagram of one pixel of an organic light emitting diode display according to an exemplary embodiment of the present invention. 2 is a detailed layout view of pixels of the organic light emitting diode display of FIG. 1. 3 is a cross-sectional view of the pixel of FIG. 2 taken along the line III-III. FIG. 4 shows the inside of the V box of FIG. 2.

유기 발광 표시 장치는 기판 상에 구획되며 화상을 표시하는 표시 영역 및 표시 영역 주변에 배치되는 주변 영역을 포함한다. 표시 영역에는 빛을 발광하는 복수개의 화소들과 각 화소를 구동하기 위해 전기적인 신호를 인가하는 복수개의 배선들이 배치된다. 예를 들어 배선들은 스캔 신호(Sn, Sn-1)를 전달하는 스캔선(121,122), 데이터 신호를 전달하는 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함할 수 있다. 한편 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 초기화 전압(Vint)을 전달하는 초기화 전압선(124), 및 발광 제어 신호(En)를 전달하는 발광 제어선(123)을 더 포함할 수 있다. 각 화소는 제1방향으로 연장되는 복수개의 배선들 및 제1방향과 교차하는 제2방향으로 연장되는 복수개의 배선들이 교차하는 지점에 배치된다. The organic light emitting display device is partitioned on the substrate and includes a display area displaying an image and a peripheral area disposed around the display area. A plurality of pixels emitting light and a plurality of wirings for applying an electrical signal to drive each pixel are disposed in the display area. For example, the wirings may include scan lines 121 and 122 that transmit scan signals Sn and Sn-1, data lines 171 that transmit data signals, and drive voltage lines 172 that transmit driving voltages ELVDD. Can be. Meanwhile, the present invention is not limited thereto, and may further include an initialization voltage line 124 transmitting an initialization voltage Vint and a light emission control line 123 transmitting an emission control signal En as illustrated in FIG. 1. have. Each pixel is disposed at a point where a plurality of wires extending in the first direction and a plurality of wires extending in the second direction crossing the first direction intersect.

각 화소는 빛을 발광하는 유기 발광 소자 및 배선으로부터 신호를 전달받아 유기 발광 소자를 구동하는 화소 회로를 포함한다. 화소 회로는 적어도 두 개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 한편, 본 발명은 이에 한정되지 않고 도 1에 도시된 바와 같이 화소 회로가 6개의 박막 트랜지스터 및 1개의 커패시터를 포함할 수도 있다. Each pixel includes an organic light emitting device that emits light and a pixel circuit that receives a signal from a wiring and drives the organic light emitting device. The pixel circuit may include at least two thin film transistors and at least one capacitor. Meanwhile, the present invention is not limited to this, and as illustrated in FIG. 1, the pixel circuit may include six thin film transistors and one capacitor.

이하에서는 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 유기 발광 표시 장치에 대하여 설명한다.Hereinafter, an organic light emitting display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 4.

박막 트랜지스터는 구동 박막 트랜지스터(driving thin film transistor)(T1), 스위칭 박막 트랜지스터(switching thin film transistor)(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)를 포함한다.The thin film transistor includes a driving thin film transistor (T1), a switching thin film transistor (T2), a compensation thin film transistor (T3), an initialization thin film transistor (T4), and a motion control thin film transistor (T5). And a light emission control thin film transistor T6.

구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.The gate electrode G1 of the driving thin film transistor T1 is connected to one end Cst1 of the storage capacitor Cst, and the source electrode S1 of the driving thin film transistor T1 passes through the motion control thin film transistor T5. Is connected to the driving voltage line 172, and the drain electrode D1 of the driving thin film transistor T1 is electrically connected to the anode of the organic light emitting diode OLED via the light emitting control thin film transistor T6. have. The driving thin film transistor T1 receives the data signal Dm according to the switching operation of the switching thin film transistor T2 and supplies the driving current Id to the organic light emitting diode OLED.

스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 박막 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 박막 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.The gate electrode G2 of the switching thin film transistor T2 is connected to the scan line 121, and the source electrode S2 of the switching thin film transistor T2 is connected to the data line 171, and the switching thin film transistor ( The drain electrode D2 of T2 is connected to the source electrode S1 of the driving thin film transistor T1 and is connected to the driving voltage line 172 via the operation control thin film transistor T5. The switching thin film transistor T2 is turned on according to the scan signal Sn received through the scan line 121 to drive the data signal Dm transmitted to the data line 171 as a source electrode of the driving thin film transistor T1. To perform the switching operation.

보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode)와 연결되어 있으며, 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 캐패시터(Cst)의 일단(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 보상 박막 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 소자 연결시킴으로써 구동 박막 트랜지스터(T1)의 문턱 전압을 보상한다. The gate electrode G3 of the compensation thin film transistor T3 is connected to the scan line 121, and the source electrode S3 of the compensation thin film transistor T3 is connected to the drain electrode D1 of the driving thin film transistor T1. While being connected to the anode of the organic light emitting device (OLED) via the light emission control thin film transistor (T6), the drain electrode (D3) of the compensation thin film transistor (T3) is one end (Cst1) of the storage capacitor (Cst) ), The drain electrode D4 of the initialization thin film transistor T4 and the gate electrode G1 of the driving thin film transistor T1. The compensation thin film transistor T3 is turned on according to the scan signal Sn received through the scan line 121 to drive the gate electrode G1 and the drain electrode D1 of the driving thin film transistor T1 by connecting to each other. The threshold voltage of the driving thin film transistor T1 is compensated by connecting the thin film transistor T1 to the device.

초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 캐패시터(Cst)의 일단(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 이러한 초기화 박막 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.The gate electrode G4 of the initialization thin film transistor T4 is connected to the previous scan line 122, and the source electrode S4 of the initialization thin film transistor T4 is connected to the initialization voltage line 124, and the initialization thin film transistor The drain electrode D4 of (T4) is connected with one end (Cst1) of the storage capacitor Cst, the drain electrode D3 of the compensation thin film transistor T3, and the gate electrode G1 of the driving thin film transistor T1. have. The initialization thin film transistor T4 is turned on according to the previous scan signal Sn-1 received through the previous scan line 122 to apply the initialization voltage Vint to the gate electrode G1 of the driving thin film transistor T1. The transfer operation initializes the voltage of the gate electrode G1 of the driving thin film transistor T1.

동작 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(S2)와 연결되어 있다. 상기 동작 제어 박막 트랜지스터(T5)는 구동 전압선(172)과 상기 구동 박막 트랜지스터(T1) 사이에 위치한다. 동작 제어 박막 트랜지스터(T5)는 상기 발광 제어선(123)에 의해 전달된 발광 제어 신호(En)에 의해 턴온되어 상기 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)로 전달한다. The gate electrode G5 of the operation control thin film transistor T5 is connected to the emission control line 123, and the source electrode S5 of the operation control thin film transistor T5 is connected to the driving voltage line 172, and is operated. The drain electrode D5 of the control thin film transistor T5 is connected to the source electrode S1 of the driving thin film transistor T1 and the drain electrode S2 of the switching thin film transistor T2. The operation control thin film transistor T5 is located between the driving voltage line 172 and the driving thin film transistor T1. The operation control thin film transistor T5 is turned on by the light emission control signal En transmitted by the light emission control line 123 to transfer the driving voltage ELVDD to the driving thin film transistor T1.

발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 상기 발광 제어 박막 트랜지스터(T6)는 상기 구동 박막 트랜지스터(T1)와 상기 유기 발광 소자(OLED) 사이에 위치한다. 발광 제어 박막 트랜지스터(T6)는 발광 제어선(123)에 의해 전달된 발광 제어 신호(En)에 의해 턴온되어 구동 전압(ELVDD)을 상기 구동 박막 트랜지스터(T1)에서 상기 유기 발광 소자(OLED)로 전달한다.The gate electrode G6 of the light emission control thin film transistor T6 is connected to the light emission control line 123, and the source electrode S6 of the light emission control thin film transistor T6 is the drain electrode D1 of the driving thin film transistor T1. ) And the source electrode S3 of the compensation thin film transistor T3, and the drain electrode D6 of the light emission control thin film transistor T6 is electrically connected to an anode of the organic light emitting diode OLED. . The emission control thin film transistor T6 is positioned between the driving thin film transistor T1 and the organic light emitting diode OLED. The emission control thin film transistor T6 is turned on by the emission control signal En transmitted by the emission control line 123 to convert a driving voltage ELVDD from the driving thin film transistor T1 to the organic light emitting diode OLED. To deliver.

이러한 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동 전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 된다.The operation control thin film transistor T5 and the light emission control thin film transistor T6 are simultaneously turned on according to the light emission control signal En received through the light emission control line 123 so that the driving voltage ELVDD is an organic light emitting diode (OLED). ), The driving current Id flows through the organic light emitting diode OLED.

스토리지 캐패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 소자(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.The other end Cst2 of the storage capacitor Cst is connected to the driving voltage line 172, and the cathode of the organic light emitting diode OLED is connected to the common voltage ELVSS. Accordingly, the organic light emitting diode OLED receives the driving current Id from the driving thin film transistor T1 and emits light to display an image.

이하에서 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.Hereinafter, a detailed operation process of one pixel of the OLED display according to the first embodiment of the present invention will be described in detail.

우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 박막 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 박막 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 박막 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 박막 트랜지스터(T1)가 초기화된다.First, a low level previous scan signal Sn-1 is supplied through the previous scan line 122 during the initialization period. Then, the initialization thin film transistor T4 is turned on in response to the low-level previous scan signal Sn-1, and the initialization voltage Vint from the initialization voltage line 124 through the initialization thin film transistor T4. It is connected to the gate electrode of the driving thin film transistor T1, and the driving thin film transistor T1 is initialized by the initialization voltage Vint.

이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)가 턴 온된다.Thereafter, a scan signal Sn having a low level is supplied through the scan line 121 during the data programming period. Then, the switching thin film transistor T2 and the compensation thin film transistor T3 are turned on in response to the low level scan signal Sn.

이 때, 구동 박막 트랜지스터(T1)는 턴 온된 보상 박막 트랜지스터(T3)에 의해 소자 연결되고, 순방향으로 바이어스 된다.At this time, the driving thin film transistor T1 is connected to the device by the turned on compensation thin film transistor T3, and is biased in the forward direction.

그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 박막 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막 트랜지스터(T1)의 게이트 전극에 인가된다. Then, the compensation voltage (Dm + Vth, Vth is a negative value) driven by the threshold voltage (Vth) of the driving thin film transistor T1 in the data signal Dm supplied from the data line 171 is driven. It is applied to the gate electrode of the thin film transistor T1.

스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 동작 제어 박막 트랜지스터(T5) 및 발광 제어 박막 트랜지스터(T6)가 턴 온된다.The driving voltage ELVDD and the compensation voltage Dm + Vth are applied to both ends of the storage capacitor Cst, and charges corresponding to the voltage difference between the two ends are stored in the storage capacitor Cst. Thereafter, the light emission control signal En supplied from the light emission control line 123 during the light emission period is changed from a high level to a low level. Then, during the light emission period, the operation control thin film transistor T5 and the light emission control thin film transistor T6 are turned on by the low level light emission control signal En.

그러면, 구동 박막 트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 박막 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 소자(OLED)에 공급된다. 발광 기간동안 스토리지 캐패시터(Cst)에 의해 구동 박막 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 (Dm+Vth)-ELVDD 으로 유지되고, 구동 박막 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 (Dm-ELVDD)2에 비례한다. 따라서 구동 전류(Id)는 구동 박막 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다. Then, a driving current Id according to a voltage difference between the voltage of the gate electrode of the driving thin film transistor T1 and the driving voltage ELVDD is generated, and the driving current Id is emitted through the emission control thin film transistor T6. It is supplied to the device (OLED). According to the current-voltage relationship of the driving thin film transistor T1, the gate-source voltage Vgs of the driving thin film transistor T1 is maintained at (Dm + Vth) -ELVDD by the storage capacitor Cst during the light emission period. The driving current Id is proportional to the square (Dm-ELVDD) 2 of the source-gate voltage minus the threshold voltage. Therefore, the driving current Id is determined regardless of the threshold voltage Vth of the driving thin film transistor T1.

이하, 도 2 내지 도 4를 참조하여 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다. 이 때, 유기 발광 표시 장치는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(T2)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 나머지 박막 트랜지스터의 구조는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트팬지스터(T2)의 적층 구조와 대부분 유사하므로 중복되는 설명은 생략한다. Hereinafter, the structure of the organic light emitting display device will be described in detail with reference to FIGS. 2 to 4 according to a stacking order. In this case, the structure of the thin film transistor will be described with reference to the driving thin film transistor T1 and the switching thin film transistor T2. The rest of the thin film transistor has a structure similar to that of the driving thin film transistor T1 and the switching thin film transistor T2, so a redundant description is omitted.

기판(110) 위에는 버퍼층(111)이 형성되어 있고, 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성되어 있다. A buffer layer 111 is formed on the substrate 110, and the substrate 110 is formed of an insulating substrate made of glass, quartz, ceramic, plastic, or the like.

버퍼층(111) 위에는 반도체층(131a, 131b)이 형성되어 있다. 반도체층(131a, 131b)은 다양한 형상으로 굴곡되어 있다. 이러한 반도체층(131a, 131b)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 반도체층(131a, 131b)은 구동 박막 트랜지스터(T1)에 형성되는 구동 반도체층(131a) 및 스위칭 박막 트랜지스터(T2)에 형성되는 스위칭 반도체층(131b)을 포함하며, 각각은 서로 연결되어 있다. The semiconductor layers 131a and 131b are formed on the buffer layer 111. The semiconductor layers 131a and 131b are curved in various shapes. The semiconductor layers 131a and 131b are made of polysilicon, and include a channel region in which impurities are not doped, and a source region and a drain region formed by doping impurities on both sides of the channel region. Here, these impurities depend on the type of the thin film transistor, and N-type impurities or P-type impurities are possible. The semiconductor layers 131a and 131b include a driving semiconductor layer 131a formed in the driving thin film transistor T1 and a switching semiconductor layer 131b formed in the switching thin film transistor T2, each of which is connected to each other.

구동 반도체층(131a)은 구동 채널 영역(131a1) 및 구동 채널 영역(131a1)을 사이에 두고 서로 마주보는 구동 소스 영역(176a) 및 구동 드레인 영역(177a)을 포함하고, 스위칭 반도체층(131b)은 스위칭 채널 영역 및 스위칭 채널 영역을 사이에 두고 서로 마주보는 스위칭 소스 영역(176b) 및 스위칭 드레인 영역(177b)을 포함한다. The driving semiconductor layer 131a includes a driving channel region 131a1 and a driving source region 176a and a driving drain region 177a facing each other with the driving channel region 131a1 therebetween, and the switching semiconductor layer 131b Includes a switching channel region and a switching source region 176b and a switching drain region 177b facing each other with the switching channel region interposed therebetween.

구동 채널 영역(131a1)은 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하는 제3영역(13)을 포함한다. 따라서 구동 채널 영역(131a1)은 굴곡부를 포함한 지그재그와 유사한 모양으로 배치될 수 있다. The driving channel region 131a1 is a first region 11 extending from the first direction (x) in a second direction (y) crossing the first direction (x), and extending from the second direction (y). It includes a second region 12 extending in a bent direction in the first direction (x), and a third region 13 connecting the first region 11 and the second region 12. Accordingly, the driving channel region 131a1 may be arranged in a shape similar to a zigzag including a bent portion.

반도체층(131a, 131b)을 덮도록 기판 상에 제1절연막(141)이 배치된다. 제1절연층(141)은 무기물 또는 유기물을 포함하는 다층 또는 단층의 박막으로 이루어질 수 있다. The first insulating film 141 is disposed on the substrate to cover the semiconductor layers 131a and 131b. The first insulating layer 141 may be formed of a multi-layer or a single-layer thin film containing inorganic or organic materials.

제1절연층(141) 상에는 구동 게이트 전극(125a)가 배치된다. 한편, 구동 게이트제전극(125a)과 중첩하여 스토리지 커패시터(Cst)가 배치된다. The driving gate electrode 125a is disposed on the first insulating layer 141. Meanwhile, the storage capacitor Cst is disposed to overlap the driving gate electrode 125a.

스토리지 캐패시터(Cst)는 제2절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(125a)과 제2 스토리지 축전판(127)을 포함한다. 여기서, 구동 게이트 전극(125a)은 제1 스토리지 축전판(125a)의 역할도 동시에 하며, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 캐패시터(Cst)에서 축전된 전하와 양 축전판(125a, 127) 사이의 전압에 의해 스토리지 캐패시턴스(Storage Capacitance)가 결정된다.The storage capacitor Cst includes a first storage capacitor plate 125a and a second storage capacitor plate 127 disposed with the second insulating layer 142 interposed therebetween. Here, the driving gate electrode 125a also serves as the first storage capacitor plate 125a, and the second gate insulating layer 142 becomes a dielectric material, and the electric charge stored in the storage capacitor Cst and both capacitor plates 125a. , 127), the storage capacitance is determined.

제1 스토리지 축전판(125a)은 인접한 화소와 분리되어 사각 형상으로 형성되어 있으며, 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 및 스위칭 게이트 전극(125b) 과 동일한 물질로 동일한 층에 형성되어 있다. 제2 스토리지 축전판(127)은 인접한 화소와 연결되어 있으며, 초기화 전압선(124)과 동일한 물질로 동일한 층에 형성되어 있다. The first storage capacitor plate 125a is formed in a rectangular shape separated from adjacent pixels, and is the same as the scan line 121, the previous scan line 122, the emission control line 123, and the switching gate electrode 125b. It is formed on the same layer of material. The second storage capacitor plate 127 is connected to adjacent pixels and is formed on the same layer of the same material as the initialization voltage line 124.

이와 같이, 굴곡부를 가지는 구동 반도체층(131a)에 의해 줄어든 스토리지 캐패시터의 영역을 확보하기 위해 구동 반도체층(131a)과 중첩하여 스토리지 캐패시터를 형성함으로써, 고해상도에서도 스토리지 캐패시턴스의 확보가 가능하다. As described above, the storage capacitor is overlapped with the driving semiconductor layer 131a to secure the area of the storage capacitor reduced by the driving semiconductor layer 131a having a bent portion, so that storage capacitance can be secured even at high resolution.

본 발명의 일 실시예에 의하면 복수개의 굴곡부를 포함하는 구동 반도체층(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 반도체층(131a)을 형성할 수 있다. 따라서, 구동 반도체층(131a)의 구동 채널 영역(131a1)을 길게 형성할 수 있으므로 구동 게이트 전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 따라서, 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. According to an embodiment of the present invention, by forming the driving semiconductor layer 131a including a plurality of bends, the driving semiconductor layer 131a can be formed in a narrow space. Therefore, since the driving channel region 131a1 of the driving semiconductor layer 131a can be formed long, the driving range of the gate voltage applied to the driving gate electrode 125a is widened. Therefore, since the driving range of the gate voltage is wide, the size of the gate voltage can be changed to more precisely control the gradation of light emitted from the organic light emitting diode (OLED), and as a result, the resolution of the organic light emitting display device is increased and the display quality is improved. Improve it.

이러한 구동 반도체층(131a)을 포함하는 반도체층(131a, 131b)은 포토 리소그래피 방법으로 형성한다. 상세히, 패터닝을 요하는 반도체층을 기판 전체적으로 형성한 후 감광 성질이 있는 포토레지스트를 반도체층 상에 형성한다. 그 다음 원하는 패턴이 새겨진 포토 마스크를 배치하고 노광하여 포토레지스트를 포토 마스트에 대응하여 소정의 패턴을 가지도록 한 후 남은 포토레지스트 패턴을 마스크로 하여 반도체층을 에칭으로써, 구동 반도체층(131a) 및 스위칭 반도체층(131b) 등의 패턴을 형성한다. The semiconductor layers 131a and 131b including the driving semiconductor layer 131a are formed by a photolithography method. In detail, after forming a semiconductor layer that requires patterning as a whole, a photoresist having photosensitive properties is formed on the semiconductor layer. Then, a photomask engraved with a desired pattern is disposed and exposed to have a photoresist having a predetermined pattern corresponding to the photomast, and then the semiconductor layer is etched using the remaining photoresist pattern as a mask, thereby driving semiconductor layer 131a and A pattern such as the switching semiconductor layer 131b is formed.

그런데, 구동 반도체층(131a)과 같이 굴곡부를 포함하는 복잡한 형태를 가진 패턴의 경우 포토 리소그래피 과정에서 포토레지스트의 리플로우(reflow), 노광량 오차, 에칭 오차 등에 의해 원하는 형태대로 패터닝이 되지 않을 확률이 높다. 즉, 이러한 구조에서는 포토 리소그래피 과정에서 발생하는 공정 산포에 의해 최종 결과물이 균일하게 수득되기 어려운 문제가 있다. However, in the case of a pattern having a complicated shape including a bent portion, such as the driving semiconductor layer 131a, there is a probability that the patterning may not be performed in a desired shape due to reflow of the photoresist, exposure dose error, etching error, etc. in the photolithography process. high. That is, in such a structure, there is a problem in that the final result is difficult to be uniformly obtained by process dispersion occurring in the photolithography process.

한편, 유기 발광 표시 장치가 고해상도화 될수록 픽셀의 좌우 폭이 점점 좁아져 구동 반도체층(131a)의 형태도 좌우 폭이 좁아지는 형태로 변하게 된다. 이와 관련하여 도 12의 본 발명의 비교예에 따른 구동 채널층의 패턴을 도시한 것을 참조하여 설명한다. 만약, 도 12에 도시된 비교예와 같이 제3영역(3)의 가상축이 제1영역(1)의 가상축 및 제2영역(2)의 가상축과 수직한 디자인이라면 다음과 같은 문제가 발생한다. 즉, 도 12에 도시된 비교예와 같이 구동 채널 영역이 ㄹ자 형태라면, 구동 반도체층의 좌우 폭이 좁아진 형태에서 제3영역(3)의 길이가 매우 짧아져 제3영역(3) 부근에서 채널 폭에 대한 정의가 불명확해진다. 예를 들어 제3영역(3)과 제1영역(1) 및 제2영역(2)을 연결하는 코너에서 포토레지스트(pothoresist)의 리플로우(reflow), 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오나 상대적으로 직선부의 제3영역(3)에서는 반사적으로 채널 폭이 좁게 구현될 수 있다. 즉, 이러한 구조에서는 구동 채널 영역 전반에 걸쳐 균일한 채널 폭을 구현하는 것이 어렵다. On the other hand, as the organic light emitting display becomes higher in resolution, the width of the left and right pixels becomes narrower, and the shape of the driving semiconductor layer 131a also changes to a form in which the width of the left and right widths becomes narrow. In this regard, it will be described with reference to the pattern of the driving channel layer according to the comparative example of the present invention in FIG. If the virtual axis of the third area 3 is a design perpendicular to the virtual axis of the first area 1 and the virtual axis of the second area 2, as in the comparative example shown in FIG. Occurs. That is, as shown in the comparative example shown in FIG. 12, if the driving channel region has an L shape, the length of the third region 3 becomes very short in the shape in which the left and right widths of the driving semiconductor layer are narrowed, and the channel in the vicinity of the third region 3 The definition of width becomes unclear. For example, at the corner connecting the third region 3 and the first region 1 and the second region 2, the channel of the corner portion is caused by reflow, exposure dose error, and etching error of the photoresist. The width may be wider than expected, but the channel width may be reflexively narrow in the third area 3 of the relatively straight portion. That is, in this structure, it is difficult to implement a uniform channel width across the driving channel region.

이와 같은 문제를 해결하고 채널의 길이는 최대한으로 구현하되, 공정 산포에 의한 오차를 최소화하고 채널 폭을 일정하게 하기 위해 본 발명의 일 실시예는 다음과 같은 구동 채널 영역 구조 및 이를 구현하기 위한 포토 마스크를 제안한다. In order to solve this problem and realize the maximum channel length, an embodiment of the present invention to minimize errors due to process dispersion and to keep the channel width constant is as follows: Suggest a mask.

도 2 및 도 4를 참조하면, 본 발명의 일 실시예에 의한 구동 채널 영역(131a1)은 상술한 바와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하는 제3영역(13)을 포함한다2 and 4, the driving channel region 131a1 according to an embodiment of the present invention crosses the first direction x from the first direction x as described above. ), A first region 11 extended by bending, a second region 12 extending by bending in the first direction (x) from the second direction (y), and the first region 11 and the second And a third area 13 connecting the areas 12

제1영역(11)은 일단이 구동 소스 영역(176a)과 연결되며 타단이 제3영역(13)의 일단과 연결된다. 제1영역(11)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 예를 들어 제4영역(14)과 제5영역(15)은 제6영역(16)을 사이에 두고 거의 수직하게 배치된다. 제6영역(16)은 곡률을 갖도록 부드러운 곡면을 갖도록 형성된다. 구동 채널 영역(131a1)은 소정의 채널 폭(wa)을 가지고 있으므로 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함한다. 따라서 외측 코너(16a) 및 내측 코너(16b) 모두 곡률을 갖는 곡선으로 이루어진다. The first region 11 has one end connected to the driving source region 176a and the other end connected to one end of the third region 13. The first region 11 includes a fourth region 14 extending in the first direction (x), a fifth region 15 extending in the second direction (y), and the fourth region 14 and the The sixth region 16 is connected to the fifth region 15 and has a curvature. For example, the fourth region 14 and the fifth region 15 are disposed substantially vertically with the sixth region 16 therebetween. The sixth region 16 is formed to have a smooth curved surface to have a curvature. Since the driving channel region 131a1 has a predetermined channel width wa, the sixth region 16 includes an outer corner 16a and an inner corner 16b corresponding to the outer corner 16a. Therefore, both the outer corner 16a and the inner corner 16b are made of curves having curvature.

제2영역(12)은 일단이 제3영역(13)의 일단과 연결되며 타단이 구동 드레인(177a) 영역과 연결된다. 제2영역(12)은 제1영역(11)과 유사하게 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 예를 들어 제4영역(14)과 제5영역(15)은 제6영역(16)을 사이에 두고 거의 수직하게 배치된다. 제2영역(12)은 제1영역(11)을 시계방향으로 180도 회전한 형태를 가진다. 한편, 제6영역(16)은 곡률을 갖도록 부드러운 곡선을 갖도록 형성된다. 구동 채널 영역(131a1)은 소정의 채널 폭(wa)을 가지고 있으므로 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함한다. 따라서 외측 코너(16a) 및 내측 코너(16b) 모두 곡률을 갖는 곡선으로 이루어진다.The second region 12 has one end connected to one end of the third region 13 and the other end connected to the driving drain 177a region. The second region 12 includes a fourth region 14 extending in the first direction x, a fifth region 15 extending in the second direction y, and the like, similar to the first region 11. It includes a sixth region 16 having a curvature connecting the fourth region 14 and the fifth region 15. For example, the fourth region 14 and the fifth region 15 are disposed substantially vertically with the sixth region 16 therebetween. The second region 12 has a shape in which the first region 11 is rotated 180 degrees clockwise. Meanwhile, the sixth region 16 is formed to have a smooth curve to have curvature. Since the driving channel region 131a1 has a predetermined channel width wa, the sixth region 16 includes an outer corner 16a and an inner corner 16b corresponding to the outer corner 16a. Therefore, both the outer corner 16a and the inner corner 16b are made of a curve having a curvature.

제1영역(11)의 타단과 제2영역(12)의 일단은 제3영역(13)에 의해 연결된다. 제1영역(11)의 중심축은 제2영역(12)의 중심축과 평행하게 배치된다. 상세히 제1영역(11) 중 제5영역(15)의 중심축과 제2영역(12) 중 제5영역(15)의 중심축은 서로 맞닿지 않고 평행하게 배치된다.The other end of the first region 11 and one end of the second region 12 are connected by the third region 13. The central axis of the first region 11 is arranged parallel to the central axis of the second region 12. In detail, the central axis of the fifth region 15 of the first region 11 and the central axis of the fifth region 15 of the second region 12 are disposed in parallel without contacting each other.

제3영역(13)은 제1영역(11)과 둔각을 갖고 동시에 제2영역과(12)도 둔각을 갖도록 구비된다. 제3영역(13)은 직선부를 포함할 수 있는데, 제3영역(13)의 중심축은 제1영역(11)의 중심축과 둔각을 이룬다. 또한 제3영역(13)의 중심축은 제2영역(12)의 중심축과도 둔각을 이룬다. 따라서 제3영역(13)은 제1방향(x) 및 제2방향(y)에 대하여 비스듬하게 사선 형태로 배치되어 제1영역(11) 및 제2영역(12)을 연결한다. The third region 13 has an obtuse angle with the first region 11 and at the same time, the second region 12 has an obtuse angle. The third region 13 may include a straight portion, and the central axis of the third region 13 forms an obtuse angle with the central axis of the first region 11. In addition, the central axis of the third region 13 forms an obtuse angle with the central axis of the second region 12. Therefore, the third region 13 is disposed obliquely with respect to the first direction x and the second direction y to connect the first region 11 and the second region 12.

본 발명의 일 실시예와 같이 제3영역(13)을 제1영역(11) 및 제2영역(12)과 둔각을 갖도록 구현하는 경우, 채널 길이의 큰 감소 없이 제3영역(13)에 대한 공정 산포 및 오차를 줄일 수 있으며 채널 영역 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. When the third region 13 is implemented to have an obtuse angle with the first region 11 and the second region 12 as in one embodiment of the present invention, the third region 13 can be provided to the third region 13 without significantly reducing the channel length. Process dispersion and errors can be reduced, and a constant channel width (wa) can be realized throughout the channel region.

한편, 제1영역(11) 또는 제2영역(12)의 길이는 제3영역(13)의 길이보다 긴 것을 특징으로 한다. 제1영역(11) 및 제2영역(12)은 꺾인 부분을 포함하므로, 직선부만 포함하는 제3영역(13)과 달리 보다 한정된 공간에서 보다 긴 채널 길이를 가질 수 있는 것이다. Meanwhile, the length of the first region 11 or the second region 12 is longer than that of the third region 13. Since the first region 11 and the second region 12 include a bent portion, unlike the third region 13 that includes only the straight portion, it can have a longer channel length in a more limited space.

도 5는 도 4의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 포토 마스크(331a)는 스위칭 반도체층(131b)에 대응하는 스위칭 개구 패턴(미도시) 및 상기 스위칭 개구 패턴(미도시)과 연결되며 구동 반도체층(131a)에 대응하는 구동 개구 패턴(331a)을 포함한다. 도 5에서는 설명의 편의를 위하여 구동 개구 패턴(331a)만을 도시하였다. 5 is a photo mask 331a for implementing the driving semiconductor layer 131a of FIG. 4. The photo mask 331a includes a switching opening pattern (not shown) corresponding to the switching semiconductor layer 131b and a driving opening pattern 331a connected to the switching opening pattern (not shown) and corresponding to the driving semiconductor layer 131a. Includes. In FIG. 5, only the driving opening pattern 331a is illustrated for convenience of description.

도 5를 참조하면, 포토 마스크(331a)의 경우도 도 4의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. Referring to FIG. 5, the photo mask 331a also corresponds to the driving semiconductor layer 131a of FIG. 4 from the first direction x to the second direction y intersecting the first direction x. The first opening pattern 31 is extended to bend, the second opening pattern 32 is bent to extend in the first direction (x) from the second direction (y), and the first opening pattern 31 and the first It includes a third opening pattern 33 that is connected to the two opening patterns 32 and is provided to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32, respectively.

물론 제1개구 패턴(31) 또는 제2 개구 패턴(32)의 길이는 제3개구 패턴(33)의 길이보다 긴 것을 특징으로 한다. 제1개구 패턴(31) 및 제2개구 패턴(32)은 꺾인 부분을 포함하므로, 직선부만 포함하는 제3개구 패턴(33)과 달리 보다 한정된 공간에서 보다 긴 채널 길이를 구현할 수 있는 것이다. Of course, the length of the first opening pattern 31 or the second opening pattern 32 is longer than the length of the third opening pattern 33. Since the first opening pattern 31 and the second opening pattern 32 include a bent portion, unlike the third opening pattern 33 including only a straight portion, a longer channel length can be realized in a more limited space.

또한 포토 마스크(331a)의 경우, 채널 폭(wa)이 일정한 구동 반도체층(131a)을 패터닝하기 위하여 제1개구 패턴 내지 제3개구 패턴(31,32,33)이 일정한 폭(wb)을 갖는 것을 특징으로 한다. In addition, in the case of the photomask 331a, the first opening pattern to the third opening patterns 31, 32, and 33 have a constant width wb to pattern the driving semiconductor layer 131a having a constant channel width wa. It is characterized by.

한편, 도 4와 같은 실시예에서는 제6영역(6)에 대응하는 채널 폭(wa)이 다른 영역의 채널 폭(wa)에 비하여 다소 넓게 구현될 여지가 있다. 이를 극복하기 위해 도 6 및 도 7에는 제6영역(16)의 채널 폭이 보정된 구동 반도체층(131a) 및 제1개구 패턴(31)의 외측 코너(36a)가 보정된 포토 마스크(331a)가 개시되어 있다. 또한, 도 8 및 도 9에는 제6영역(16)의 채널 폭이 보정된 구동 반도체층(131a) 및 제1개구 패턴(31)의 내측 코너(36b)가 보정된 포토 마스크(331a)가 개시되어 있다.On the other hand, in the embodiment as shown in FIG. 4, the channel width wa corresponding to the sixth region 6 is somewhat wider than that of the other region. To overcome this, FIGS. 6 and 7 show the driving semiconductor layer 131a in which the channel width of the sixth region 16 is corrected and the photo mask 331a in which the outer corner 36a of the first opening pattern 31 is corrected. Is disclosed. 8 and 9, the driving semiconductor layer 131a in which the channel width of the sixth region 16 is corrected and the photo mask 331a in which the inner corner 36b of the first opening pattern 31 is corrected are disclosed. It is.

도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 7는 도 6의 패턴을 제조하기 위한 포토 마스크이다. 6 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. 7 is a photomask for manufacturing the pattern of FIG. 6.

도 6을 참조하면, 본 발명의 제2 실시예에 의한 구동 채널 영역(131a1)은 도 4의 제1 실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 각각 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다.Referring to FIG. 6, the driving channel region 131a1 according to the second embodiment of the present invention crosses the first direction x from the first direction x as in the first embodiment of FIG. 4. A first region 11 extending in a direction (y), a second region 12 extending in a direction from the second direction (y) to the first direction (x), and the first region (11) The second region 12 is connected to the first region 11 and the second region 12 and a third region 13 each having an obtuse angle. In addition, the first region 11 and the second region 12 are respectively the fourth region 14 extending in the first direction (x), the fifth region 15 extending in the second direction (y), and the It includes a sixth region 16 having a curvature connecting the fourth region 14 and the fifth region 15.

여기서 제6영역(16)은 외측 코너(16a) 및 외측 코너(16a)에 대응하는 내측 코너(16b)를 포함하는데, 여기서 외측 코너(16a)의 곡률 반경(radious of curvature)은 상기 내측 코너(16b)의 곡률 반경보다 큰 것을 특징으로 한다. 곡률 반경은 곡면이나 곡선의 만곡의 정도를 표시하는 것으로 곡률 반경이 클수록 만곡이 완만한 것을 의미한다. 따라서, 외측 코너(16a)의 만곡된 정도는 내측 코너(16b)의 만곡된 정도보다 완만한 것을 특징으로 한다. 이는 도 4의 제1 실시예와 상이한 점이다. 도 4의 제1실시예에 의한 외측 코너(16a)의 곡률 반경과 도 6의 제2실시예에 의한 외측 코너(16a)의 곡률 반경을 비교하면, 도 6의 제2실시예에 의한 외측 코너(16a)의 곡률 반경의 만곡된 정도가 더 완만한 것을 확인할 수 있다. Here, the sixth region 16 includes an outer corner 16a and an inner corner 16b corresponding to the outer corner 16a, where the radius of curvature of the outer corner 16a is the inner corner ( It is characterized by being larger than the radius of curvature of 16b). The radius of curvature indicates the degree of curvature of a curved surface or curve, and the larger the radius of curvature, the smoother the curvature. Therefore, the curved degree of the outer corner 16a is characterized by being gentler than the curved degree of the inner corner 16b. This is different from the first embodiment of FIG. 4. If the radius of curvature of the outer corner 16a according to the first embodiment of FIG. 4 is compared with the radius of curvature of the outer corner 16a of the second embodiment of FIG. 6, the outer corner according to the second embodiment of FIG. 6 It can be seen that the curved degree of the radius of curvature of (16a) is more gentle.

본 발명의 제2실시예와 같이 제6영역(16)의 외측 코너(16a)의 만곡된 정도를 보다 완만하게 하는 경우, 제6영역(16)에 대한 공정 산포 및 오차를 줄일 수 있으며 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. 상세히 제6영역(16)의 외측 코너(16a) 쪽에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오는 문제점을 해결하고 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있는 것이다. When the curved degree of the outer corner 16a of the sixth region 16 is more gentle as in the second embodiment of the present invention, process dispersion and error for the sixth region 16 can be reduced and the driving channel Throughout the region 131a1, a constant channel width wa may be implemented. In detail, the channel width of the corner portion is wider than expected due to the reflow of the photoresist, the exposure dose error, the etching error, etc. on the outer corner 16a side of the sixth region 16, and the driving channel region 131a1 generally has a constant channel. It is possible to implement width (wa).

도 7은 도 6의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 도 7에서도 이전 실시예와 같이 설명의 편의를 위하여 구동 개구 패턴만을 도시하였다. 7 is a photo mask 331a for implementing the driving semiconductor layer 131a of FIG. 6. 7, only the driving opening pattern is illustrated for convenience of explanation as in the previous embodiment.

도 7를 참조하면, 포토 마스크(331a)의 경우도 도 6의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. Referring to FIG. 7, in the case of the photomask 331a, the first direction x crosses the first direction x in the second direction y corresponding to the driving semiconductor layer 131a of FIG. 6. The first opening pattern 31 is extended to bend, the second opening pattern 32 is bent to extend in the first direction (x) from the second direction (y), and the first opening pattern 31 and the first It includes a third opening pattern 33 that is connected to the two opening patterns 32 and is provided to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32, respectively.

또한 도 7의 포토 마스크(331a)의 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함된 외측 코너(36a)는 챔퍼링(chamfering)된 것을 특징으로 한다. 챔퍼링이란, 가장자리 또는 코너를 비스듬하게 깎아내서 사면 또는 둥그런 모양으로 만드는 것을 의미한다. 즉, 제1개구 패턴(31) 및 상기 제2개구 패턴의 외측 코너(36a)를 챔퍼링함으로써, 도 6의 제6영역(16)의 외측 코너(16a)의 곡률 반경을 보다 크게 할 수 있다. In addition, the outer corner 36a included in the first opening pattern 31 and the second opening pattern 32 of the photo mask 331a of FIG. 7 is characterized by being chamfered. By chamfering, it is meant to cut an edge or corner obliquely to make a slope or a round shape. That is, by chamfering the outer corner 36a of the first opening pattern 31 and the second opening pattern, the radius of curvature of the outer corner 16a of the sixth area 16 in FIG. 6 can be made larger. .

도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 9는 도 8의 패턴을 제조하기 위한 포토 마스크이다.8 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. 9 is a photo mask for manufacturing the pattern of FIG. 8.

도 8을 참조하면, 본 발명의 제3 실시예에 의한 구동 채널 영역(131a1)은 도 6의 제2 실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다. 또한, 제6영역(16)에 포함된 외측 코너(16a)의 곡률 반경(radious of curvature)은 상기 내측 코너(16b)의 곡률 반경보다 큰 것을 특징으로 한다. Referring to FIG. 8, the driving channel region 131a1 according to the third embodiment of the present invention crosses the first direction x from the first direction x as in the second embodiment of FIG. 6. A first region 11 extending in a direction (y), a second region 12 extending in a direction from the second direction (y) to the first direction (x), and the first region (11) The second region 12 is connected to the first region 11 and the second region 12 and a third region 13 each having an obtuse angle. In addition, the first region 11 and the second region 12 are the fourth region 14 extending in the first direction (x), the fifth region 15 extending in the second direction (y) and the It includes a sixth region 16 having a curvature connecting the fourth region 14 and the fifth region 15. In addition, the radius of curvature of the outer corner 16a included in the sixth region 16 is greater than the radius of curvature of the inner corner 16b.

이에 더하여, 도 8의 제3실시예에 의하면 제6영역(16)에 포함된 내측 코너(16b)의 곡률 반경이 도 6의 제2실시예의 제6영역(16)에 포함된 내측 코너(16b)의 곡률 반경보다 더 작은 것을 특징으로 한다. 따라서, 제3실시예에 의한 제6영역(16)에 포함된 내측 코너(16b)의 만곡된 정도는 제2실시예의 제6영역(16)에 포함된 내측 코너(16b)의 만곡된 정도보다 큰 것을 특징으로 한다. In addition, according to the third embodiment of FIG. 8, the radius of curvature of the inner corner 16b included in the sixth area 16 includes the inner corner 16b included in the sixth area 16 of the second embodiment of FIG. 6. ) Is smaller than the radius of curvature. Therefore, the degree of curvature of the inner corner 16b included in the sixth region 16 according to the third embodiment is greater than the degree of curvature of the inner corner 16b included in the sixth region 16 of the second embodiment. It is characterized by a large one.

본 발명의 제3실시예와 같이 제6영역(16)의 내측 코너(16b)의 만곡된 정도를 보다 크게 하는 경우, 제6영역(16)에 대한 공정 산포 및 오차를 줄일 수 있으며 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있다. 상세히 제6영역(16)의 내측 코너(16b) 쪽에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 내측 코너(16b)의 경계선이 불명확하게 뭉그러져서 코너부의 채널 폭은 예상보다 넓게 나오는 문제점을 해결하고 구동 채널 영역(131a1) 전반적으로 일정한 채널 폭(wa)을 구현할 수 있는 것이다. When the curved degree of the inner corner 16b of the sixth region 16 is made larger as in the third embodiment of the present invention, process dispersion and error for the sixth region 16 can be reduced and the driving channel region (131a1) Overall, a constant channel width wa may be implemented. In detail, the boundary of the inner corner 16b is unclearly crushed by the reflow of the photoresist, the exposure dose error, the etching error, etc. on the inner corner 16b side of the sixth region 16. It is possible to achieve a constant channel width wa throughout the driving channel region 131a1.

도 9는 도 8의 구동 반도체층(131a)을 구현하기 위한 포토 마스크(331a)이다. 도 9에서도 이전 실시예와 같이 설명의 편의를 위하여 구동 개구 패턴만을 도시하였다. 9 is a photo mask 331a for implementing the driving semiconductor layer 131a of FIG. 8. In FIG. 9, only the driving opening pattern is illustrated for convenience of description as in the previous embodiment.

도 9를 참조하면, 포토 마스크(331a)의 경우도 도 9의 구동 반도체층(131a)에 대응하여 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1개구 패턴(31), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2개구 패턴(32), 및 상기 제1개구 패턴(31)과 상기 제2개구 패턴(32)을 연결하며 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)과 각각 둔각을 갖도록 구비되는 제3개구 패턴(33)을 포함한다. 또한 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함된 외측 코너(36a)는 챔퍼링(chamfering)된다. Referring to FIG. 9, in the case of the photo mask 331a, the first direction x crosses the first direction x in the second direction y corresponding to the driving semiconductor layer 131a of FIG. 9. The first opening pattern 31 is extended to bend, the second opening pattern 32 is bent to extend in the first direction (x) from the second direction (y), and the first opening pattern 31 and the first It includes a third opening pattern 33 that is connected to the two opening patterns 32 and is provided to have an obtuse angle with the first opening pattern 31 and the second opening pattern 32, respectively. In addition, the outer corner 36a included in the first opening pattern 31 and the second opening pattern 32 is chamfered.

이에 더하여, 도 9에 의한 제3실시예에 의한 포토 마스크(331a)는 상기 제1개구 패턴(31) 및 상기 제2개구 패턴(32)에 각각 포함되며 상기 외측 코너(36a)에 대응하는 내측 코너(36b)는 상기 외측 코너(36a)의 방향으로 인입된 보정 패턴(35)을 더 포함하는 것을 특징으로 한다. 즉 포토 마스크(331a)의 내측 코너(36b)에 외측 코너(36a)의 방향으로 인입된 보정 패턴(35)이 더 포함됨으로써, 이러한 포토 마스크(331a)에 의해 형성된 패턴의 내측 코너(36b)의 만곡된 정도를 조절할 수 있다. In addition, the photo mask 331a according to the third embodiment of FIG. 9 is included in the first opening pattern 31 and the second opening pattern 32, respectively, and corresponds to the outer corner 36a. The corner 36b is characterized in that it further comprises a correction pattern 35 drawn in the direction of the outer corner 36a. That is, a correction pattern 35 drawn in the direction of the outer corner 36a is further included in the inner corner 36b of the photo mask 331a, so that the inner corner 36b of the pattern formed by the photo mask 331a is included. The degree of curvature can be adjusted.

도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 반도체층을 도시한 것이다. 도 11는 도 10의 포 패턴을 제조하기 위한 포토 마스크이다.10 illustrates a driving semiconductor layer of an organic light emitting diode display according to another exemplary embodiment of the present invention. FIG. 11 is a photomask for manufacturing the fabric pattern of FIG. 10.

도 10을 참조하면, 본 발명의 제4 실시예에 의한 구동 채널 영역(131a1)은 도 4의 제1실시예와 같이 제1방향(x)으로부터 상기 제1방향(x)과 교차하는 제2방향(y)으로 꺾여 연장되는 제1영역(11), 상기 제2방향(y)으로부터 상기 제1방향(x)으로 꺾여 연장되는 제2영역(12), 및 상기 제1영역(11)과 상기 제2영역(12)을 연결하며 제1영역(11) 및 제2영역(12)과 각각 둔각을 갖는 제3영역(13)을 포함한다. 또한 제1영역(11) 및 제2영역(12)은 상기 제1방향(x)으로 연장되는 제4영역(14), 상기 제2방향(y)으로 연장되는 제5영역(15) 및 상기 제4영역(14)과 상기 제5영역(15)을 연결하며 곡률을 갖는 제6영역(16)을 포함한다.Referring to FIG. 10, the driving channel region 131a1 according to the fourth embodiment of the present invention crosses the first direction x from the first direction x as in the first embodiment of FIG. 4. A first region 11 extending in a direction (y), a second region 12 extending in a direction from the second direction (y) to the first direction (x), and the first region (11) The second region 12 is connected to the first region 11 and the second region 12 and a third region 13 each having an obtuse angle. In addition, the first region 11 and the second region 12 are the fourth region 14 extending in the first direction (x), the fifth region 15 extending in the second direction (y) and the It includes a sixth region 16 having a curvature connecting the fourth region 14 and the fifth region 15.

추가로 제4실시예에 의하면 구동 채널 영역(131a1)이 보다 긴 채널 길이를 구현하기 위하여 제3영역(13)은 직선부만으로 구성되는 것이 아니라 도시된 바와 같이 복수개의 굴곡부를 더 포함하는 것을 특징으로 한다. In addition, according to the fourth embodiment, in order to realize a longer channel length in the driving channel region 131a1, the third region 13 is not composed of only straight portions, but further includes a plurality of bends as illustrated. Is done.

도 12은 본 발명의 효과를 설명하기 위하여 본 발명의 비교예에 따른 구동 채널 영역의 패턴을 도시한 것이다. 12 illustrates a pattern of a driving channel region according to a comparative example of the present invention to explain the effect of the present invention.

도 12를 참조하면, 비교예에 의한 구동 반도체층의 구동 채널 영역은 제3영역(3)의 가상축이 제1영역(1)의 가상축 및 제2영역(2)의 가상축과 수직한 디자인이다. 즉, 구동 채널 영역이 ㄹ자 형태이므로, 구동 반도체층의 좌우 폭이 좁아진 형태에서 제3영역(3)의 길이가 매우 짧아져 제3영역(3) 부근에서 구동 채널 영역의 채널 폭에 대한 정의가 불명확해 질 수 있다. 예를 들어 제3영역(3)과 제1영역(1) 및 제2영역(2)을 연결하는 코너에서 포토레지스트의 리플로우, 노광량 오차, 에칭 오차 등에 의해 코너부의 채널 폭은 예상보다 넓게 나오나 상대적으로 직선부의 제3영역(3)에서는 반사적으로 채널 폭이 좁게 구현될 수 있다. 즉, 이러한 구조에서는 구동 채널 영역 전반에 걸쳐 균일한 채널 폭을 구현하는 것이 어렵다. Referring to FIG. 12, in the driving channel region of the driving semiconductor layer according to the comparative example, the virtual axis of the third region 3 is perpendicular to the virtual axis of the first region 1 and the virtual axis of the second region 2. It is a design. That is, since the driving channel region has an L shape, the length of the third region 3 is very short in the form in which the left and right widths of the driving semiconductor layer are narrow, so that the definition of the channel width of the driving channel region in the vicinity of the third region 3 is defined. It can become unclear. For example, at the corner connecting the third region 3 and the first region 1 and the second region 2, the channel width of the corner portion is wider than expected due to photoresist reflow, exposure dose error, and etching error. In the third region 3 of the relatively straight portion, the channel width can be implemented with a narrow reflection. That is, in this structure, it is difficult to implement a uniform channel width across the driving channel region.

그러나 상술한 본 발명의 제1 내지 제3실시예에 의하면, 제3영역(13)의 배치, 외측 코너(16a)의 보정 및 내측 코너(16b)의 보정으로 구동 채널 영역(131a1)의 길이의 손실 없이도 구동 채널 영역(131a1) 전반에 걸쳐 일정한 채널 폭을 구현하는 것이 가능하다. 또한, 본 발명의 제4실시예에 의하면 제3영역(13)에 복수의 굴곡부를 더 추가하여 구동 채널 영역(131a1)의 구동 채널 길이를 최대화 하는 것이 가능하다. However, according to the first to third embodiments of the present invention described above, the arrangement of the third region 13, the correction of the outer corners 16a and the correction of the inner corners 16b result in the length of the drive channel region 131a1. It is possible to implement a constant channel width across the driving channel region 131a1 without loss. In addition, according to the fourth embodiment of the present invention, it is possible to maximize the driving channel length of the driving channel region 131a1 by further adding a plurality of bent portions to the third region 13.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described through preferred embodiments as described above, the present invention is not limited to this, and the present invention shows that various modifications and variations are possible without departing from the concept and scope of the following claims. Those in the field of technology to which they belong will readily understand.

131a: 구동 반도체층 131a1: 구동 채널 영역
11: 제1영역 12: 제2영역
13: 제3영역 14: 제4영역
15: 제5영역 16: 제6영역
16a: 외측 코너 16b: 내측 코너
31: 제1개구 패턴 32: 제2개구 패턴
33: 제3개구 패턴 36a: 외측 코너
36b: 내측 코너 35: 보정 패턴131a: driving semiconductor layer 131a1: driving channel region
11: First zone 12: Second zone
13: Area 3 14: Area 4
15: Area 5 16: Area 6
16a: outer corner 16b: inner corner
31: first opening pattern 32: second opening pattern
33: third opening pattern 36a: outer corner
36b: inner corner 35: correction pattern

Claims (30)

기판;
상기 기판 상의 스캔선 및 데이터선;
상기 기판 상의 구동 전압선;
상기 기판 상의 초기화 전압선;
상기 기판 상의 발광 제어선;
상기 스캔선 및 상기 데이터선에 연결된 제1 박막 트랜지스터;
상기 구동 전압선 및 상기 제1 박막 트랜지스터 각각에 전기적으로 연결된 제2 박막 트랜지스터;
상기 제2 박막 트랜지스터와 전기적으로 연결된 유기 발광 소자;
상기 제2 박막 트랜지스터와 전기적으로 연결되되, 상기 발광 제어선, 상기 스캔선, 및 상기 초기화 전압선 중 어느 하나와 연결된 제3 박막 트랜지스터;
상기 제1 박막 트랜지스터의 게이트전극 아래의 제1 반도체층, 상기 제2 박막 트랜지스터의 게이트전극 아래의 제2 반도체층, 및 상기 제3 박막 트랜지스터의 게이트전극 아래의 제3 반도체층을 포함하는 반도체층;
상기 반도체층 상의 제1 절연막;
상기 제2 박막 트랜지스터의 상기 게이트전극을 포함하는 제1 축전판, 상기 제1 축전판 상의 제2 축전판, 및 상기 제1 축전판과 상기 제2 축전판 사이의 제2절연막을 포함하는 스토리지 커패시터; 및
상기 제2 축전판 상의 제3 절연막;
을 포함하고,
상기 제2 반도체층은 상기 제2 박막 트랜지스터의 상기 게이트전극 아래에서 굴곡부를 갖는, 유기 발광 표시 장치.Board;
A scan line and a data line on the substrate;
A driving voltage line on the substrate;
An initialization voltage line on the substrate;
A light emission control line on the substrate;
A first thin film transistor connected to the scan line and the data line;
A second thin film transistor electrically connected to each of the driving voltage line and the first thin film transistor;
An organic light emitting element electrically connected to the second thin film transistor;
A third thin film transistor electrically connected to the second thin film transistor and connected to any one of the emission control line, the scan line, and the initialization voltage line;
A semiconductor layer including a first semiconductor layer under the gate electrode of the first thin film transistor, a second semiconductor layer under the gate electrode of the second thin film transistor, and a third semiconductor layer under the gate electrode of the third thin film transistor. ;
A first insulating film on the semiconductor layer;
A storage capacitor including a first capacitor plate including the gate electrode of the second thin film transistor, a second capacitor plate on the first capacitor plate, and a second insulating layer between the first capacitor plate and the second capacitor plate. ; And
A third insulating film on the second capacitor plate;
Including,
The second semiconductor layer has a curved portion under the gate electrode of the second thin film transistor, the organic light emitting display device. 삭제delete 제1항에 있어서,
상기 제1 반도체층, 상기 제2 반도체층, 및 상기 제3 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는, 유기 발광 표시 장치.According to claim 1,
Each of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer corresponds to a portion of the semiconductor layer integrally formed. 제1항에 있어서,
상기 굴곡부는 둔각을 갖는, 유기 발광 표시 장치.According to claim 1,
The curved portion has an obtuse angle, the organic light emitting display device. 제1항에 있어서,
상기 굴곡부는 복수의 굴곡 지점을 포함하는, 유기 발광 표시 장치.According to claim 1,
The curved portion includes a plurality of curved points, the organic light emitting display device. 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하는 유기 발광 표시 장치. The method according to any one of claims 3 to 5,
And a fourth thin film transistor electrically connected to the second thin film transistor . 제6항에 있어서,
상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며,
상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는, 유기 발광 표시 장치. The method of claim 6,
Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor,
The first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, corresponding to a portion of the integrally formed semiconductor layer, an organic light emitting display device. 제7항에 있어서,
상기 반도체층은,
상기 데이터선과 일부 중첩하는, 유기 발광 표시 장치.The method of claim 7,
The semiconductor layer,
An organic light emitting display device partially overlapping the data line. 제1항에 있어서,
상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하는 유기 발광 표시 장치.According to claim 1,
And a fourth thin film transistor electrically connected to the second thin film transistor. 제9항에 있어서,
상기 제3 박막 트랜지스터는 상기 스캔선에 전기적으로 연결되고,
상기 제4 박막 트랜지스터는 상기 발광 제어선에 전기적으로 연결된, 유기 발광 표시 장치.The method of claim 9,
The third thin film transistor is electrically connected to the scan line,
The fourth thin film transistor is electrically connected to the emission control line, the organic light emitting display device. 제9항에 있어서,
상기 제3 박막 트랜지스터 및 상기 제4 박막 트랜지스터는 각각, 상기 발광 제어선에 전기적으로 연결된, 유기 발광 표시 장치.The method of claim 9,
The third thin film transistor and the fourth thin film transistor are respectively electrically connected to the emission control line. 제10항 또는 제11항에 있어서,
상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며,
상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는, 유기 발광 표시 장치. The method of claim 10 or 11,
Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor,
The first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, corresponding to a portion of the integrally formed semiconductor layer, an organic light emitting display device. 제12항에 있어서,
상기 반도체층은 상기 데이터선과 일부 중첩하는, 유기 발광 표시 장치.The method of claim 12,
The semiconductor layer partially overlaps the data line, the organic light emitting display device. 제1항에 있어서,
상기 제3 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 상기 유기 발광 소자와 연결된, 유기 발광 표시 장치. According to claim 1,
The third thin film transistor is connected to the second thin film transistor and the organic light emitting device, an organic light emitting display device. 제12항에 있어서,
상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하고,
상기 제4 박막 트랜지스터는 상기 스캔선 또는 상기 초기화 전압선과 전기적으로 연결된, 유기 발광 표시 장치. The method of claim 12,
Further comprising; a fourth thin film transistor electrically connected to the second thin film transistor,
The fourth thin film transistor is electrically connected to the scan line or the initialization voltage line. 제15항에 있어서,
상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며,
상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는 유기 발광 표시 장치. The method of claim 15,
Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor,
Each of the first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer corresponds to a portion of the semiconductor layer integrally formed. 제16항에 있어서,
상기 반도체층은 상기 데이터선과 일부 중첩하는 유기 발광 표시 장치.The method of claim 16,
The semiconductor layer is an organic light emitting display device partially overlapping the data line. 제1항에 있어서,
상기 제3 박막 트랜지스터는 상기 발광 제어선 및 상기 구동 전압선에 전기적으로 연결된 유기 발광 표시 장치. According to claim 1,
The third thin film transistor is an organic light emitting display device electrically connected to the emission control line and the driving voltage line. 제18항에 있어서,
상기 제2 박막 트랜지스터와 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하며,
상기 제4 박막 트랜지스터는, 상기 스캔선 또는 상기 초기화 전압선과 전기적으로 연결된, 유기 발광 표시 장치. The method of claim 18,
It further includes a fourth thin film transistor electrically connected to the second thin film transistor,
The fourth thin film transistor is electrically connected to the scan line or the initialization voltage line. 제19항에 있어서,
상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며,
상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는, 유기 발광 표시 장치. The method of claim 19,
Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor,
The first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, corresponding to a portion of the integrally formed semiconductor layer, an organic light emitting display device. 제20항에 있어서,
상기 반도체층은 상기 데이터선과 일부 중첩하는, 유기 발광 표시 장치. The method of claim 20,
The semiconductor layer partially overlaps the data line, the organic light emitting display device. 제1항에 있어서,
상기 제3 박막 트랜지스터는 상기 스캔선과 전기적으로 연결된, 유기 발광 표시 장치. According to claim 1,
The third thin film transistor is electrically connected to the scan line, the organic light emitting display device. 제22항에 있어서,
상기 제2 박막 트랜지스터 및 상기 초기화 전압선 각각에 전기적으로 연결된 제4 박막 트랜지스터;를 더 포함하는 유기 발광 표시 장치. The method of claim 22,
And a fourth thin film transistor electrically connected to each of the second thin film transistor and the initialization voltage line. 제23항에 있어서,
상기 제4 박막 트랜지스터의 게이트전극 아래에 배치되는 제4 반도체층을 더 포함하며,
상기 제1 반도체층, 상기 제2 반도체층, 상기 제3 반도체층, 및 상기 제4 반도체층은 각각, 일체로 형성된 상기 반도체층의 일 부분에 해당하는, 유기 발광 표시 장치. The method of claim 23,
Further comprising a fourth semiconductor layer disposed under the gate electrode of the fourth thin film transistor,
The first semiconductor layer, the second semiconductor layer, the third semiconductor layer, and the fourth semiconductor layer, respectively, corresponding to a portion of the integrally formed semiconductor layer, an organic light emitting display device. 제24항에 있어서,
상기 반도체층은 상기 데이터선과 일부 중첩하는 유기발광 표시 장치.The method of claim 24,
The semiconductor layer is an organic light emitting display device partially overlapping the data line. 제23항에 있어서,
상기 제2 박막 트랜지스터 및 상기 발광 제어선 각각에 전기적으로 연결된 제5 박막 트랜지스터;를 더 포함하는 유기 발광 표시 장치. The method of claim 23,
And a fifth thin film transistor electrically connected to each of the second thin film transistor and the emission control line. 제26항에 있어서,
상기 제5 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 상기 유기 발광 소자와 연결된, 유기 발광 표시 장치. The method of claim 26,
The fifth thin film transistor is connected to the second thin film transistor and the organic light emitting device, an organic light emitting display device. 제1항에 있어서,
상기 제2 반도체층은 채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역 및 드레인영역을 포함하고,
상기 제1 반도체층은 상기 소스영역 또는 드레인영역에 연결된, 유기 발광 표시 장치.According to claim 1,
The second semiconductor layer includes a channel region, a source region and a drain region disposed on both sides of the channel region,
The first semiconductor layer is connected to the source region or the drain region, the organic light emitting display device. 제28항에 있어서,
상기 제2 반도체층의 상기 채널영역이 상기 굴곡부를 포함하는, 유기 발광 표시 장치.The method of claim 28,
The channel region of the second semiconductor layer includes the bent portion, an organic light emitting display device. 제29항에 있어서,
상기 반도체층은 상기 데이터선과 중첩하되,
상기 반도체층 중 상기 데이터선과의 중첩영역은 상기 제1 반도체층과 상기 제2 반도체층의 연결 부분에 인접한, 유기 발광 표시 장치.The method of claim 29,
The semiconductor layer overlaps the data line,
An organic light emitting display device, wherein an overlapping region of the semiconductor layer with the data line is adjacent to a connection portion between the first semiconductor layer and the second semiconductor layer.
KR1020190150479A 2019-11-21 2019-11-21 Organic light emitting display apparatus KR102111564B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190150479A KR102111564B1 (en) 2019-11-21 2019-11-21 Organic light emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150479A KR102111564B1 (en) 2019-11-21 2019-11-21 Organic light emitting display apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130053393A Division KR102049444B1 (en) 2013-05-10 2013-05-10 Organic light emitting display apparatus and photo mask for making thereof

Publications (2)

Publication Number Publication Date
KR20190132621A KR20190132621A (en) 2019-11-28
KR102111564B1 true KR102111564B1 (en) 2020-05-18

Family

ID=68730284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150479A KR102111564B1 (en) 2019-11-21 2019-11-21 Organic light emitting display apparatus

Country Status (1)

Country Link
KR (1) KR102111564B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599010B (en) * 2020-12-15 2022-08-09 昆山国显光电有限公司 Display panel and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426031B1 (en) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display and a manufacturing method of the same
KR101739526B1 (en) * 2010-10-28 2017-05-25 삼성디스플레이 주식회사 Organc light emitting diode display

Also Published As

Publication number Publication date
KR20190132621A (en) 2019-11-28

Similar Documents

Publication Publication Date Title
KR102049444B1 (en) Organic light emitting display apparatus and photo mask for making thereof
US11272078B2 (en) Display device having an emission layer
KR20190050329A (en) Display device
KR101968666B1 (en) Organic light emitting diode display device and manufacturing method thereof
US9911763B2 (en) Thin film transistor array substrate and display apparatus including the same
US9929225B2 (en) Display device and a manufacturing method thereof
KR101071448B1 (en) Color display device
KR102111564B1 (en) Organic light emitting display apparatus
US20190165084A1 (en) Organic light emitting diode display
KR102568776B1 (en) Organic light emitting display device
KR102116500B1 (en) Organic light emitting display apparatus
KR102199221B1 (en) Organic light emitting display apparatus
JP7356812B2 (en) organic light emitting display device
KR102430813B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102007374B1 (en) Organic light emitting diode display device and manufacturing method thereof
CN114078882A (en) Display device and method for manufacturing the same
CN111477648A (en) Light emitting display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant