KR102048044B1 - 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법 - Google Patents

셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법 Download PDF

Info

Publication number
KR102048044B1
KR102048044B1 KR1020180102715A KR20180102715A KR102048044B1 KR 102048044 B1 KR102048044 B1 KR 102048044B1 KR 1020180102715 A KR1020180102715 A KR 1020180102715A KR 20180102715 A KR20180102715 A KR 20180102715A KR 102048044 B1 KR102048044 B1 KR 102048044B1
Authority
KR
South Korea
Prior art keywords
edlc
single cell
voltage
cell
double layer
Prior art date
Application number
KR1020180102715A
Other languages
English (en)
Inventor
김홍일
유선경
김한주
김대원
Original Assignee
주식회사 트론
(주) 퓨리켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 트론, (주) 퓨리켐 filed Critical 주식회사 트론
Priority to KR1020180102715A priority Critical patent/KR102048044B1/ko
Application granted granted Critical
Publication of KR102048044B1 publication Critical patent/KR102048044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

일반적으로 에너지 저장장치 모듈은 슈퍼캐패시터가 다수로 직·병렬된 구조로 되어 있다. 이 모듈에 들어가는 슈퍼캐패시터는 각각의 균등한 전압분배를 가져야하는데, 이러지 못하면 모듈을 충전할 때, 특정 셀에서 과전압이 걸리게 된다. 이는 모듈 성능저하의 원인이 된다.
이러한 결과를 보완하기 위해 셀 밸런싱 회로를 추가하여 모듈을 제작하게 되는데, 이로 인한 공간적인 측면 및 비용적인 측면이 증가되는 문제가 발생한다.
본 발명은 이와 같은 종래 기술의 문제를 해결하고자 하는 발명으로서, 셀 밸런싱 회로를 추가하지 않더라도 모듈에 들어가는 전기이중층커패시터 각각에 균등한 전압분배가 이루어질 수 있도록 하는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법에 관한 것이다.

Description

셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법{A VOLTAGE EQUALIZATION MODULE OF ELECTRIC DOUBLE LAYER CAPACITORS WITHOUT CELL BALANCING CIRCUIT AND METHOD FOR PREPARING THE SAME}
일반적으로 에너지 저장장치 모듈은 슈퍼캐패시터가 다수로 직·병렬된 구조로 되어 있다. 이 모듈에 들어가는 슈퍼캐패시터는 각각의 균등한 전압분배를 가져야하는데, 이러지 못하면 모듈을 충전할 때 특정 셀에서 과전압이 걸리게 되고, 이는 모듈 성능저하의 원인이 된다.
이러한 결과를 보완하기 위해 셀 밸런싱 회로를 추가하여 모듈을 제작하게 되는데, 이로 인한 공간적인 측면 및 비용적인 측면이 증가되는 문제가 발생한다.
본 발명은 이와 같은 종래 기술의 문제를 해결하고자 하는 발명으로서, 셀 밸런싱 회로를 추가하지 않더라도 모듈에 들어가는 전기이중층커패시터 각각에 균등한 전압분배가 이루어질 수 있도록 하는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법에 관한 것이다.
최근 정보통신 부품과 하이브리드 자동차 및 에너지 변환 저장 산업이 발전이 비약적으로 증가하고 있다. 이러한 에너지 저장소자는 대표적으로 리튬이차전지, 슈퍼커패시터가 있다.
슈퍼커패시터의 경우, 리튬이차전지에 비해 사용전압이 낮기 때문에 모듈화를 통해 이를 보완상충하게 된다. 하지만 각 커패시터의 성능 차이가 있어 셀 밸런싱 회로를 사용하여 제작하게 된다. 이로 인해 가격 상승 및 모듈의 저항이 증가되기 때문에 성능 저하의 원인이 된다.
이러한 모듈의 경우, 낮은 저항을 나타내는 설계가 필요한데, 이를 위한 셀 자체의 저항 감소에도 한계가 있으며, 그 한계를 극복하기 위해서는 모듈 제작시 각 부품에 대한 저항을 감소시켜야 하는 문제가 있다.
대한민국 등록특허 10-1263730(등록일자 2013.05.07) 대한민국 등록특허 10-1167519(등록일자 2012.07.11) 대한민국 등록특허 10-1835505(등록일자 2018.02.28) 대한민국 등록특허 10-1207482(등록일자 2012.11.27)
본 발명은 종래 기술의 문제점을 해결하기 위한 것으로서, 기타 밸런싱 회로를 사용하지 않더라도 각 셀간 부하되는 전압이 균등하게 분배되도록 설계함으로써, 저비용으로 제작이 가능한 에너지 저장장치의 전기이중층캐패시터 모듈 및 이의 제조방법을 제공하고자 하는 것을 발명의 목적으로 한다.
상기 목적을 달성하고자,
본 발명은,
PCB 기판과,
상기 PCB 기판의 상단 표면에 납땜 고정되되, 6직렬을 이루는 EDLC 단셀과,
상기 PCB 기판의 양쪽 끝단에 납땜 연결되는 전선을 포함하여 이루어지는 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈을 제공한다.
또한 상기 전압 균등화 전기이중층캐패시터 모듈의 제조방법으로서,
단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀, 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀 또는 재기전압이 0.0V인 EDLC 단셀 중 어느 하나의 조건 이상을 충족하는 EDLC 단셀을 선별하는 단계(S10)와,
상기 단계(S10)에서 선별된 EDLC 단셀을 PCB 기판의 상단 표면 납땜 고정하되, 6개를 차례대로 직렬배열하여 고정하는 단계(S20)와,
상기 PCB 기판의 양쪽 끝단에 전선을 땜 연결하는 단계(S30)를 포함하여 이루어지는, 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 제조방법을 제공한다.
본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈은 기존 셀 밸런싱 회로가 추가된 방식과 비교하여 전압분배가 더 잘 이루어지며, 균등한 전압분배가 이루어지는 효과를 갖는다.
그리고 셀 밸런싱 회로를 추가하지 않고 전압 균등화 전기이중층캐패시터 모듈의 제작이 가능함에 따라 저비용으로 제작 가능하다는 장점을 갖는다.
도 1은 본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈의 사시도.
도 2는 본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈의 회로도.
도 3은 비교예 1에 따른 전기이중층캐패시터 모듈의 회로도.
이하, 본 발명에 따른 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈(1) 및 이의 제조방법에 대한 구체적인 내용을 도면과 함께 살펴보도록 한다.
도 1 및 도 2에 도시된 바와 같이,
본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈(1)은
PCB 기판(10)과,
상기 PCB 기판(10)의 상단 표면에 납땜 고정되되, 6직렬을 이루는 EDLC 단셀(20)과,
상기 PCB 기판(10)의 양쪽 끝단에 납땜 연결되는 전선(30)을 포함하여 이루어진다.
본 발명은 6직렬 EDLC 단셀(20)을 통해 일반적으로 저항회로로 지칭되는 셀밸런싱회로를 사용하지 않더라도 각 셀간의 전압 균등화를 이룰 수 있음에 기술적 특징이 있다.
상기 EDLC 단셀(20)의 구체적인 예로는 100F, 480F, 600F의 EDLC 단셀이며, 더욱 바람직하게는 래디얼 타입(Radial type)인 2.7 V, 100F의 EDLC 단셀을 사용한다.
단 이때, 상기 EDLC 단셀(20)은 단셀 상호간의 용량 차이가 5 % 이내인 것 또는 단셀 상호간의 저항 차이가 5 % 이내인 것 또는 숏트 방전하여 재기전압이 0.0 V인 단셀을 선별하여 사용한다.
이와 같이 단셀을 선별하여 사용하는 이유는 같은 크기의 셀이라고 하더라도 그 특성이 다르기 때문에 전압 상승시 각 셀간의 전압상승의 차이를 보이기 때문이다.
일반적으로 정격전압에 도달하게 되면, 일부 단셀은 정격전압보다 전압이 높게 걸리고, 일부 다른 단셀은 정격전압보다 전압이 낮게 걸리는 현상이 발생하게 된다.
이와 같이 불균일하게 전압이 걸리면, 정격전압보다 높게 걸리는 단셀이 먼저 수명이 단축되어 기능을 상실하게 된다. 이렇게 되면 나머지 단셀이 정격전압을 나누어 가지게 되므로 나머지 단셀 모두에는 정격전압 보다 높은 전압이 걸리게 된다. 결과적으로 나머지 단셀 모두 기능을 상실하게 되어 모듈의 수명이 짧아지게 된다.
이와 같은 문제점을 해결하기 위하여, 종래에는 도 3에 도시된 바와 같이 저항회로인 셀밸런싱회로를 추가 설치하였다.
그러나 이와 같이 저항회로를 추가하게 되면 전체적인 모듈의 저항이 증가되고, 저항회로가 추가됨에 따른 단가의 상승 문제가 발생하게 된다.
이와 같은 종래 기술의 문제를 개선하기 위하여, 상기한 바와 같이 본 발명에서는 단셀 상호간의 용량 차이가 5 % 이내인 것 또는 단셀 상호간의 저항 차이가 5 % 이내인 EDLC 단셀(20)을 선별한 후, 6직렬을 이루도록 하여 전기이중층캐패시터 모듈을 구성한다.
본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈(1)의 제조공정은,
단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀, 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀 또는 재기전압이 0.0V인 EDLC 단셀 중 어느 1종의 EDLC 단셀(20)을 선별하는 단계(S10)와,
상기 단계(S10)에서 선별된 EDLC 단셀(10)을 PCB 기판(10)의 상단 표면 납땜 고정하되, 6개를 차례대로 직렬배열하여 고정하는 단계(S20)와,
상기 PCB 기판(10)의 양쪽 끝단에 전선(30)을 납땜 연결하는 단계(S30)를 포함하여 이루어진다.
< EDLC 단셀 선별 단계(S10) >
본 단계(S10)는 단셀 상호간의 용량 차이가 5 % 이내인 단셀, 단셀 상호간의 저항 차이가 5 % 이내인 단셀, 숏트 방전을 통해 재기전압이 0.0V인 단셀 중 하나의 조건 이상을 충족하는 단셀을 선별하는 단계이다.
이와 같은 선별조건을 충족하는 EDLC 단셀(20)을 6직렬로 하여 모듈을 제작함으로써 셀밸런싱회로를 추가 설치하지 않더라도 전압 균등화를 갖는 전기이중층캐패시터 모듈(1)을 제공할 수 있다.
이때, 상기 EDLC 단셀(20)은 100F, 480F 또는 600F EDLC 단셀 중 선별하여 사용하며, 더욱 바람직하게는 래디얼 타입(Radial type)인 2.7 V, 100F의 EDLC 단셀을 사용한다.
상기 EDLC 단셀 선별 단계(S10)는 전압 균등 분배 효과를 높이기 위하여,
EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀을 1차 선별하는 과정과,
상기 1차 선별된 EDLC 단셀 중 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀을 2차 선별하는 과정과,
상기 2차 선별된 EDLC 단셀을 숏트 방전하여 재기전압을 0.0V 유지하는 과정을 포함하여 이루어질 수 있다.
즉 EDLC 단셀 선별 단계(S10)는 기존 생산되어 시판되는 EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내인 단셀, 단셀 상호간의 저항 차이가 5 % 이내인 단셀, 재기전압이 0.0V인 단셀 중 하나의 조건 이상을 충족하는 단셀을 선별하거나,
또는 EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀을 1차 선별하는 과정과, 상기 1차 선별된 EDLC 단셀 중 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀을 2차 선별하는 과정과, 상기 2차 선별된 EDLC 단셀을 숏트 방전하여 재기전압을 0.0V 유지하는 과정을 거쳐 선별하는 과정 중 하나의 선별단계를 선택하여 사용할 수 있다.
< EDLC 단셀(10)을 PCB 기판에 고정하는 단계(S20) >
본 단계(S20)는 전 단계(S10)를 통해 선별된 EDLC 단셀(10) 6개를 PCB 기판(10)의 상단 표면에 직렬로 배열하여 고정하는 단계이다. 이때 고정은 무연납을 가지고 땜을 함으로써 이루어진다.
< 전선 고정 단계(S30) >
본 단계(S30)는 전 단계(S20)를 거친 PCB 기판(10)의 양쪽 끝단에 (+)단자와 (-)단자의 전선(30)을 납땜 연결하는 단계이다.
이하, 본 발명에 따른 전압 균등화 전기이중층캐패시터 모듈 제조에 대한 구체적인 실시예를 살펴보도록 한다.
생산되어 시판되는 기존 100F EDLC 단셀 중 6개를 선택한다.
PCB 기판에 상기 선택된 100F EDLC 단셀을 무연납을 이용하여 6 직렬로 고정한다.
상기 PCB 기판의 양측 끝단에 (+) 및 (-) 단자를 납땜 고정하여 전압 균등화 전기이중층캐패시터 모듈을 완성한다.
생산되어 시판되는 기존 100F EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내인 100F EDLC 단셀 6개를 선별한다.
PCB 기판에 상기 선별된 100F EDLC 단셀을 무연납을 이용하여 6 직렬로 고정한다.
상기 PCB 기판의 양측 끝단에 (+) 및 (-) 단자를 납땜 고정하여 전압 균등화 전기이중층캐패시터 모듈을 완성한다.
생산되어 시판되는 기존 100F EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내이면서, 저항 차이가 5 % 이내인 조건을 충족하는 100F EDLC 단셀 6개를 선별한다.
PCB 기판에 상기 선별된 100F EDLC 단셀을 무연납을 이용하여 6 직렬로 고정한다.
상기 PCB 기판의 양측 끝단에 (+) 및 (-) 단자를 납땜 고정하여 전압 균등화 전기이중층캐패시터 모듈을 완성한다.
생산되어 시판되는 기존 100F EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내이면서, 저항 차이가 5 % 이내인 조건을 충족하는 100F EDLC 단셀 6개를 선별한다.
상기 선별된 100F EDLC 단셀을 숏트 방전(24시간 방치)하여 재기전압 0.0 V를 유지한다.
PCB 기판에 상기 재기전압 0.0 V인 100F EDLC 단셀을 무연납을 이용하여 6 직렬로 고정한다.
상기 PCB 기판의 양측 끝단에 (+) 및 (-) 단자를 납땜 고정하여 전압 균등화 전기이중층캐패시터 모듈을 완성한다.
[비교예 1]
기존 100F인 EDLC 단셀을 무작위로 선택한 뒤 PCB 기판에 6직렬로 고정한 후, 각 셀에 저항기를 달아 전압분배를 제어한다.
[시험예 1]
상기 실시예 1 내지 4를 통해 제조된 모듈 충전시 전압분배 특성을 확인하기 위하여 정전류-정전압으로 실험을 실시하였다. 이때 각 모듈에는 16.2 V를 인가하였으며, 이때 사용된 전압은 1 A이었다. 또한, 각 단셀의 전압상승을 확인하기 위해 모듈전체에 전압을 인가할 때 각 단셀에서의 전압변화를 확인하여 전압분포변화를 확인하였다.(표 1)
충전 후,
각 단셀의
전압(V)
실시예 1
실시예 2
실시예 3
실시예 4
비교예 1
EDLC 단셀 1 2.776 2.759 2.750 2.732 2.752
EDLC 단셀 2 2.750 2.750 2.721 2.711 2.713
EDLC 단셀 3 2.630 2.639 2.654 2.675 2.650
EDLC 단셀 4 2.622 2.631 2.651 2.665 2.674
EDLC 단셀 5 2.700 2.703 2.704 2.705 2.701
EDLC 단셀 6 2.722 2.718 2.720 2.712 2.710
최대값 2.776 2.759 2.750 2.732 2.752
최소값 2.622 2.631 2.651 2.665 2.650
최대값-최소값 0.154 0.128 0.099 0.067 0.102
표 1은 비교예 1에 제시된 종래 전기이중층커패시터 모듈을 16.2 V에 충전하여 정격전압에 도달했을 때 각 단셀의 전압을 나타낸 것으로서, 최대전압과 최소전압의 차는 0.102 V로 나타났으며, 최대전압은 정격전압 2.7 V 대비 0.0502 V 상승함을 확인하였다.
본 발명의 실시예 1 내지 4에 따른 전압 균등화 전기이중층캐패시터 모듈을 통해 살펴본 결과, 각각 최대전압이 정격전압에 비해 0.076 V, 0.059 V, 0.050 V, 0.032 V의 차이를 보임을 확인하였다.
이는 정격전압 보다 과전압이 걸리는 것으로서, 초기에는 이정도의 차이를 보이나, 사용함에 따라 점점 그 전압 차이는 커지게 될 것이며, 이로 인해 모듈의 수명이 줄어들 것으로 판단된다.
그러나 상기 실시예 4를 보면, 기존 셀 밸런싱 회로가 추가된 방식의 비교예 1과 비교하여 전압분배가 더 잘 이루어지고 있음을 확인할 수 있었다. 이는 셀 밸런싱 회로가 추가되지 않은 상태의 전압분배 상태를 확인한 것이며, 셀 밸런싱 회로를 추가하지 않아도 균등한 전압분배가 이루어질 수 있음을 확인한 것이다.
이와 같이 셀 밸런싱 회로를 추가하지 않고 전압 균등화 전기이중층캐패시터 모듈의 제작이 가능함에 따라 저비용으로 제작 가능한 에너지 저장장치를 제공할 수 있다는 장점을 갖는다.
본 발명에 따른 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈은 셀 밸런싱 회로를 추가하지 않고 전압 균등화 전기이중층캐패시터 모듈의 제작이 가능함에 따라 저비용으로 제작 가능한 에너지 저장장치를 제공할 수 있다는 장점을 가짐으로써 산업상 이용가능성이 크다.
1 : 전압 균등화 전기이중층캐패시터 모듈
10 : PCB 기판
20 : EDLC 단셀
30 : 전선

Claims (7)

  1. PCB 기판(10)과,
    상기 PCB 기판(10)의 상단 표면에 납땜 고정되되, 6직렬을 이루는 100F, 480F 또는 600F EDLC 단셀 중 선택되는 어느 1종의 EDLC 단셀(20)과,
    상기 PCB 기판(10)의 양쪽 끝단에 납땜 연결되는 전선(30)을 포함하여 이루어지는 것에 있어서,

    상기 EDLC 단셀(20)은 단셀 상호간의 용량 차이가 5 % 이내이고, 저항 차이가 5 % 이내인 각각의 단셀을 숏트 방전하여 재기전압을 0으로 한 후 모듈화한 것을 특징으로 하는 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀, 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀 또는 재기전압이 0.0V인 EDLC 단셀 중 어느 하나의 조건 이상을 충족하는 EDLC 단셀(20)을 선별하는 단계(S10)와,
    상기 단계(S10)에서 선별된 EDLC 단셀(10)을 PCB 기판(10)의 상단 표면 납땜 고정하되, 6개를 차례대로 직렬배열하여 고정하는 단계(S20)와,
    상기 PCB 기판(10)의 양쪽 끝단에 전선(30)을 납땜 연결하는 단계(S30)를 포함하여 이루어지는 것에 있어서,

    상기 EDLC 단셀(20) 선별 단계(S10)는 EDLC 단셀 중 단셀 상호간의 용량 차이가 5 % 이내의 EDLC 단셀을 1차 선별하는 과정과,
    상기 1차 선별된 EDLC 단셀 중 단셀 상호간의 저항 차이가 5 % 이내의 EDLC 단셀을 2차 선별하는 과정과,
    상기 2차 선별된 EDLC 단셀을 숏트 방전하여 재기전압을 0.0V 유지하는 과정을 포함하여 이루어지는 것임을 특징으로 하는 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 제조방법.





  7. 삭제
KR1020180102715A 2018-08-30 2018-08-30 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법 KR102048044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180102715A KR102048044B1 (ko) 2018-08-30 2018-08-30 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102715A KR102048044B1 (ko) 2018-08-30 2018-08-30 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR102048044B1 true KR102048044B1 (ko) 2019-11-25

Family

ID=68730461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102715A KR102048044B1 (ko) 2018-08-30 2018-08-30 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102048044B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060087728A (ko) * 2005-01-31 2006-08-03 주식회사 네스캡 전기에너지 저장장치의 충/방전방법
KR101167519B1 (ko) 2012-04-17 2012-07-19 코칩 주식회사 전기 이중층 커패시터의 밸런서
KR101207482B1 (ko) 2011-04-05 2012-12-03 김대곤 슈퍼캐패시터를 이용한 휴대용 에너지 충전장치 및 이 장치의 슈퍼캐패시터 용량 선정방법
KR101263730B1 (ko) 2011-12-15 2013-05-13 국방과학연구소 바이패스 회로 기반의 전기 이중층 커패시터(ｅｄｌｃ) 셀 운용방법 및 장치
KR20170110421A (ko) * 2016-03-23 2017-10-11 엘에스엠트론 주식회사 에너지 저장 장치
KR101835505B1 (ko) 2016-06-15 2018-04-19 주식회사 비츠로셀 모듈형 전기 이중층 커패시터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060087728A (ko) * 2005-01-31 2006-08-03 주식회사 네스캡 전기에너지 저장장치의 충/방전방법
KR101207482B1 (ko) 2011-04-05 2012-12-03 김대곤 슈퍼캐패시터를 이용한 휴대용 에너지 충전장치 및 이 장치의 슈퍼캐패시터 용량 선정방법
KR101263730B1 (ko) 2011-12-15 2013-05-13 국방과학연구소 바이패스 회로 기반의 전기 이중층 커패시터(ｅｄｌｃ) 셀 운용방법 및 장치
KR101167519B1 (ko) 2012-04-17 2012-07-19 코칩 주식회사 전기 이중층 커패시터의 밸런서
KR20170110421A (ko) * 2016-03-23 2017-10-11 엘에스엠트론 주식회사 에너지 저장 장치
KR101835505B1 (ko) 2016-06-15 2018-04-19 주식회사 비츠로셀 모듈형 전기 이중층 커패시터

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
쥬라식, 슈퍼캐패시터를 사용한 전압안정기(voltage stabilizer), 트라제 오너들의 세상, 인터넷 https://cafe.naver.com/mytrajet/75551 (2009.02.10.) 1부.* *
표슨생, 볼트스테빌라이져 제작기 - 제2탄, 다이 표슨생의 DIY 놀이터, 인터넷 https://mmfphk.blog.me/221030104066 (2017.06.15.) 1부.* *

Similar Documents

Publication Publication Date Title
US7580245B2 (en) Capacitor device
US20140239899A1 (en) Battery system balancing control method for performing balancing control with aid of reference voltage information and battery system thereof
US7602601B2 (en) Multilayer capacitor, manufacturing method thereof
US10607791B2 (en) Energy storage device
Ionescu et al. Investigations on balancing circuits for supercapacitor modules
KR102048044B1 (ko) 셀 밸런싱 회로가 필요없는 전압 균등화 전기이중층캐패시터 모듈 및 이의 제조방법
Sarjeant et al. Capacitors—past, present, and future
KR20130072507A (ko) 슈퍼 커패시터의 에이징 방법
KR101110981B1 (ko) 축전 장치 및 배선 패턴
CN108885945B (zh) 能量储存模块用连接结构体
US9218908B2 (en) Multilayer ceramic electronic component capable of reducing acoustic noise generated therein
KR101810492B1 (ko) 확장성과 안전성을 향상시킨 슈퍼커패시터 에너지 저장장치모듈
US6278604B1 (en) Capacitor with cell balancing circuit
CA2578153A1 (en) High-voltage capacitor
KR100837003B1 (ko) 전압 균등화 회로 및 이를 구비하는 전기에너지 저장장치
KR102222650B1 (ko) 고체 전해 콘덴서 제조방법 및 고체전해 콘덴서용 전해액
Shekhar et al. Interconnected capacitors for effective power delivery noise suppression across domains
CN111064355A (zh) 一种悬浮电位消除电路
KR102266350B1 (ko) 알루미늄 고분자 커패시터의 수명 평가 방법
US20230040248A1 (en) Battery module
CN211606138U (zh) 单节超级电容管理电路和超级电容组管理电路
KR101530129B1 (ko) 울트라캐패시터 모듈과 그 제조방법
EP1610434A1 (de) Schaltungsanordnung zur Begrenzung von Überspannungen bei Speichermodulen
CN213817226U (zh) 一种用于电解电容的批量老化保护装置
US20210351599A1 (en) Method And System For Maximum Capacity Utilization

Legal Events

Date Code Title Description
GRNT Written decision to grant