KR102044629B1 - 낮은 온-저항을 갖는 cmos 스위치 - Google Patents

낮은 온-저항을 갖는 cmos 스위치 Download PDF

Info

Publication number
KR102044629B1
KR102044629B1 KR1020180053372A KR20180053372A KR102044629B1 KR 102044629 B1 KR102044629 B1 KR 102044629B1 KR 1020180053372 A KR1020180053372 A KR 1020180053372A KR 20180053372 A KR20180053372 A KR 20180053372A KR 102044629 B1 KR102044629 B1 KR 102044629B1
Authority
KR
South Korea
Prior art keywords
body bias
voltage
nmos
bias voltage
pmos
Prior art date
Application number
KR1020180053372A
Other languages
English (en)
Inventor
신현철
김승수
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020180053372A priority Critical patent/KR102044629B1/ko
Application granted granted Critical
Publication of KR102044629B1 publication Critical patent/KR102044629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 낮은 온-저항을 갖는 CMOS 스위치를 개시한다. 본 발명의 일 실시예에 따르면, 서로 병렬로 연결되며, 게이트로 제어신호를 인가받는 PMOS(M1) 및 NMOS(M2)를 포함하는 CMOS 스위치로서, 입력전압(VIN)을 인가받아 상기 PMOS(M1) 및 NMOS(M2)의 바디에 순방향 바디 바이어스 전압을 인가하는 입력신호 연동형 순방향 바디 바이어스 전압 발생기를 포함하는 CMOS 스위치가 제공된다.

Description

낮은 온-저항을 갖는 CMOS 스위치{CMOS Switch with Low On-Resistance}
본 발명은 낮은 온-저항을 갖는 CMOS 스위치에 관한 것으로서, 보다 상세하게는, 순방향 바디 바이어스 전압을 발생시켜 스위치의 주요한 성능인 온-저항을 개선할 수 있는 CMOS 스위치에 관한 것이다.
CMOS 스위치는 P 채널과 N 채널의 MOSFET로 구성하고, 입력은 두 가지 MOSFET의 드레인(소스)에 같이 연결하며 출력은 두 가지 MOSFET의 소스(드레인) 사이에 연결한 집적회로의 구조이다.
MOSFET의 바디와 소스간의 전압을 VBS라 정의할 때, 일반적으로 MOSFET의 성능은 바디와 소스간의 전압(VBS)이 0V일 때가 기준 값이 된다.
VBS가 0보다 작으면 MOSFET의 문턱전압이 높아져 트랜스 컨덕턴스, 드레인 전류, 단위이득 주파수 등의 특성은 열화되고, 바디 누설전류는 감소하는 경향을 보인다. 이를 역방향 바디 바이어스 효과라 한다. 이와 반대로 VBS가 0보다 크면 MOSFET의 문턱전압이 낮아지고 역방향 바디 바이어스 효과와 반대의 결과를 나타낸다. 이를 순방향 바디 바이어스 효과라 한다. 이러한 모든 효과를 통칭해서 보통 MOSFET의 바디효과(Body Effect)라 한다.
이러한 CMOS 스위치의 주요한 성능인 온-저항을 개선하는 것이 중요하다.
한국등록특허 10-0757431(발명의 명칭: 샘플링 스위치의 온-저항을 최소화하는 방법 및 아날로그스위치 회로)에는 아날로그 스위치 회로의 온-저항을 최소화하기 위한 방법으로 부트스트래핑 (bootstrapping) 회로가 적용되었다.
부트스트래핑 기법은 스위치의 게이트에 전원전압의 2배에 달하는 전압을 인가하여 스위치 트랜지스터의 크기를 최소화하면서도 원하는 온-저항을 얻는 방법이다. 그러나, 부트스트래핑 회로는 정전용량이 큰 다수의 캐패시터들 및 다수의 MOS 트랜지스터를 사용하기 때문에 회로의 크기가 커지는 문제점이 있었다. 또한, 전원전압의 2배에 달하는 전압을 MOSFET에 인가하기 때문에 트랜지스터의 수명을 열화시키는 단점이 있다.
도 1은 일반적인 CMOS 스위치 회로를 나타낸 것이다.
도 1을 참조하면, 서로 다른 타입의 NMOS와 PMOS가 병렬로 연결된다.
NMOS 및 PMOS의 게이트에는 두 개의 인버터를 통해 발생된 상보적인 제어신호(control signal)를 인가하도록 한다. 인버터는 스위치를 온/오프 하도록 하이(high) 또는 로우(low) 상태의 제어신호를 제공한다. NMOS 및 PMOS의 드레인 측과 소스 측이 스위치의 입력 및 출력 신호가 나타나는 두 개의 노드가 된다.
도 1의 아날로그 스위치는 제어신호에 따라 입력신호가 출력 노드로 전달 또는 차단되는 On 또는 Off 상태가 설정된다.
도 1에서, NMOS 및 PMOS의 바디는 각각 접지(GND)와 전원전압(VDD)로 연결되어 있다.
CMOS 스위치에서 NMOS 및 PMOS의 소스 측에 입력신호가 직접 인가되는데, 이때 입력신호의 전압은 GND와 VDD 사이의 값이기 때문에 임의의 입력신호가 인가되면 바디와 소스 간에는 언제나 역방향 바디전압이 인가된다. 이러한 역방향 바디전압은 기존 CMOS 스위치의 특성 저하를 초래한다.
즉, 역방향 바디전압은 MOSFET의 문턱전압을 상승시키고 따라서 스위치의 가장 중요한 특성인 온-저항을 증가시킨다. 온-저항의 증가는 스위치의 온 특성을 열화시키고 온 상태에서의 전력 소비를 증가시키고 아울러 신호 전달의 선형 특성 열화 및 고조파 왜곡 증가를 일으킬 수 있다.
도 2는 상기한 문제점을 해결하기 위해 제안된 스위치 회로를 나타낸 것이다.
도 2의 스위치는 도 1의 스위치와 같은 방식으로 동작한다.
차이점은 NMOS 및 PMOS의 바디전압을 입력전압에 그대로 연결하여 바디와 소스간의 전압을 0V로 고정시키는 것이다. 이렇게 함으로써 기존 CMOS 스위치에서 발생하는 역방향 바디 효과를 제거하고 이로부터 기인하는 성능 열화를 회피할 수 있다.
도 2에서 보듯이, 스위치 MOSFET인 M1과 M2의 소스와 바디 간에 전압 차이가 발생하지 않도록 구성되어 있다.
한국공개특허 10-2015-0006537(발명의 명칭: 씨모스 아날로그 스위치 회로)에 도 2와 비슷한 회로가 제안된바 있다.
그러나, 이러한 회로를 적용하면 스위치 이외에 전하펌프회로 등 다수의 MOS 트랜지스터를 사용하기 때문에 회로의 크기가 커지는 문제점이 있다.
상기한 종래기술의 문제점을 해결하기 위해, 본 발명에서는 역방향 바디 바이어스 효과를 억제하고, 순방향 바디 바이어스 효과를 이용할 수 있는 낮은 온-저항을 갖는 CMOS 스위치를 제안하고자 한다.
상기한 바와 같은 목적을 달성하기 위하여, 서로 병렬로 연결되며, 게이트로 제어신호를 인가받는 PMOS(M1) 및 NMOS(M2)를 포함하는 CMOS 스위치로서, 입력전압(VIN)을 인가받아 상기 PMOS(M1) 및 NMOS(M2)의 바디에 순방향 바디 바이어스 전압을 인가하는 입력신호 연동형 순방향 바디 바이어스 전압 발생기를 포함하는 CMOS 스위치가 제공된다.
상기 순방향 바디 바이어스 전압은 상기 입력전압(VIN)과 상기 PMOS(M1) 및 NMOS(M2)의 바디와 소스간의 전압(VBS)에 의해 결정될 수 있다.
상기 순방향 바디 바이어스 전압은 VIN-VBS와 VIN+VBS로 설정될 수 있다.
상기 VBS는 0.2V 내지 0.3V로 설정될 수 있다.
상기 입력신호 연동형 순방향 바디 바이어스 전압 발생기는 PMOS 바디 바이어스 전압 발생기 및 NMOS 바디 바이어스 전압 발생기를 포함할 수 있다.
상기 PMOS 바디 바이어스 전압 발생기는 전류원(I1), 드레인 측이 상기 전류원과 연결되고 게이트측이 입력전원에 연결되는 트랜지스터(M3), 전류미러를 구성하며 소스 측이 전원전압(VDD)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M4,M5)를 포함할 수 있다.
상기 PMOS 바디 바이어스 전압 발생기는 상기 VIN 보다 VBS 만큼 높은 전압을 얻기 위해, M6를 이용한 NMOS 소스 팔로워 회로로 구현될 수 있다.
상기 NMOS 바디 바이어스 전압 발생기는 전류원(I2), 드레인 측이 상기 전류원과 연결되고 게이트측이 상기 입력전원(VIN)에 연결되는 트랜지스터(M6), 전류미러를 구성하며 소스측이 전원전압(VSS)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M7,M8)를 포함할 수 있다.
상기 NMOS 바디 바이어스 전압 발생기는 VIN 보다 VBS 만큼 높은 전압을 얻기 위해, M6를 이용한 NMOS 소스 팔로워 회로로 구현될 수 있다.
본 발명의 다른 측면에 따르면, 서로 병렬로 연결되며, 게이트로 제어신호를 인가받는 PMOS(M1) 및 NMOS(M2)를 포함하는 CMOS 스위치로서, 입력전압(VIN)을 인가받아 상기 입력전압(VIN)보다 상기 PMOS(M1)의 바디와 소스간의 전압(VBS)만큼 낮은 전압을 상기 PMOS(M1)의 바디 바이어스 전압으로 생성하는 PMOS 바디 바이어스 전압 발생기; 및 입력전압(VIN)을 인가받아 상기 입력전압(VIN)보다 상기 NMOS(M2)의 바디와 소스간의 전압(VBS)만큼 낮은 전압을 상기 NMOS(M2)의 바디 바이어스 전압으로 생성하는 NMOS 바디 바이어스 전압 발생기를 포함하는 CMOS 스위치가 제공된다.
본 발명에 따르면, 연동형 순방향 바디 바이어스 전압 발생기를 통해 입력전압에 연동하여 바디-소스간의 전압을 자동으로 적절히 설정하도록 하여 CMOS 스위치의 성능을 개선할 수 있다.
도 1은 일반적인 CMOS 스위치 회로를 나타낸 것이다.
도 2는 상기한 문제점을 해결하기 위해 제안된 스위치 회로를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 CMOS 스위치 회로를 나타낸 것이다.
도 4 내지 도 5는 본 실시예에 따른 입력신호 연동형 순방향 바디 바이어스 전압 발생기의 회로도를 나타낸 것이다.
도 6 내지 도 7는 입력신호 연동형 순방향 바디 바이어스 발생기의 시뮬레이션 결과이다.
도 8은 기존의 CMOS 스위치와 본 발명의 CMOS 스위치의 온-저항을 비교한 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명에서는 기존 CMOS 스위치에서 발생하는 역방향 바디 바이어스 효과를 억제하고, 순방향 바디 바이어스 효과를 이용하기 위해, 소스와 바디간의 PN 접합이 허용하는 범위까지의 순방향 전압을 인가함으로써 CMOS 스위치의 성능을 개선하는 방법을 제안한다.
도 3은 본 발명의 일 실시예에 따른 CMOS 스위치 회로를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 CMOS 스위치는 입력신호 연동형 순방향 바디 바이어스 전압 발생기를 포함한다.
보다 상세하게, 본 실시예에 따른 입력신호 연동형 순방향 바디 바이어스 전압 발생기는 입력전압을 인가받아, 서로 다른 타입의 병렬로 연결된 PMOS(M1)와 NMOS(M2)의 바디에 순방향 바디 바이어스 전압을 인가한다.
여기서, 순방향 바디 바이어스 전압은 VIN-VBS와 VIN+VBS로 설정될 수 있다.
소스와 바디간의 PN 접합에서의 누설전류에 크게 영향을 주지 않으면서 CMOS의 온-저항을 줄이기 위한 순방향 바디 바이어스 전압은 약 0.2V 내지 0.3V라는 점을 고려하여, VBS는 0.2V 내지 0.3V로 설정된다.
도 4 내지 도 5는 본 실시예에 따른 입력신호 연동형 순방향 바디 바이어스 전압 발생기의 회로도를 나타낸 것이다.
도 4는 VIN보다 VBS만큼 낮은 전압을 생성하기 위한 PMOS 바디 바이어스 전압 발생기이다.
도 4에 도시된 바와 같이, PMOS 바디 바이어스 전압 발생기는 전류원(I1), 드레인 측이 전류원과 연결되고 게이트측이 입력전원에 연결되는 트랜지스터(M3), 전류미러를 구성하며 소스 측이 전원전압(VDD)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M4,M5)를 포함한다.
여기서, M4,M5의 소스 측은 출력에 연결된다.
PMOS 바디 바이어스 전압 발생기는 VIN 보다 VBS 만큼 낮은 전압을 얻기 위해, M3를 이용한 PMOS 소스 팔로워 회로로 구현된다.
여기서, M3 크기는 200um/0.25um일 수 있다. 전류미러를 구성하는M4,M5의 크기는 각각 10um/0.25um일 수 있다.
또한, 전류원의 전류는 100nA일 수 있다.
M3의 크기를 조절하거나, I1의 전류를 조절하여 VBS의 값을 조정할 수 있다.
도 5는 VIN 보다 VBS 만큼 높은 전압을 생성하기 위한 NMOS 바디 바이어스 전압 발생기이다.
도 5에 도시된 바와 같이, NMOS 바디 바이어스 전압 발생기는 전류원(I2), 드레인측이 전류원과 연결되고 게이트측이 입력전원에 연결되는 트랜지스터(M6), 전류미러를 구성하며 소스측이 전원전압(VSS)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M7,M8)를 포함한다.
여기서, M7,M8의 소스 측은 출력에 연결된다.
NMOS 바디 바이어스 전압 발생기는 VIN 보다 VBS 만큼 높은 전압을 얻기 위해, M6를 이용한 NMOS 소스 팔로워 회로로 구현된다.
여기서, M6 크기는 100um/0.25um 이다. 전류미러를 구성하는M7,M8의 크기는 각각 10um/0.25um일 수 있다.
또한, 전류원의 전류는 100nA일 수 있다.
M6의 크기를 조절하거나, I2의 전류를 조절하여 VBS의 값을 조정할 수 있다.
도 6 내지 도 7는 입력신호 연동형 순방향 바디 바이어스 발생기의 시뮬레이션 결과이다.
사용한 공정은 0.25um CMOS 공정이고, 회로의 전원전압은 5V 이다.
도 6은 입력전압이 0V에서 5V까지 변화함에 따라 입력신호 연동형 순방향 바디 바이어스 전압인 VN,FBB 및 VP,FBB의 값을 나타낸 것이다.
즉 PMOS 바디에 인가되는 전압 VP,FBB=VIN-VBS,P로, NMOS 바디에 인가되는 전압 VN,FBB=VIN+VBS,N 으로 각각 출력된다.
도 7은 입력전압에 따른 VBS,P와 VBS,N을 표시한 것이다. 도 7에서와 같이 전체 입력전압 범위에서 VBS,P는 40mV에서 330mV 까지 변하고 있고, VBS,N는 0V에서 330mV 까지 변하고 있다.
도 1에서 제시한 기존 CMOS 스위치와 도 3의 본 발명의 CMOS 스위치의 온-저항을 시뮬레이션을 통해 비교하여 도 8에 제시하였다. 도 8에서와 같이 기존 구조에 비해 온-저항의 최대값이 36% 개선됨을 볼 수 있다. 또한, 입력전압 전체 범위에서 온-저항이 항상 작게 나오고 있는 것도 확인할 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

  1. 서로 병렬로 연결되며, 게이트로 제어신호를 인가받는 PMOS(M1) 및 NMOS(M2)를 포함하는 CMOS 스위치로서,
    입력전압(VIN)을 인가받아 상기 PMOS(M1) 및 NMOS(M2)의 바디에 순방향 바디 바이어스 전압을 인가하는 입력신호 연동형 순방향 바디 바이어스 전압 발생기를 포함하되,
    상기 순방향 바디 바이어스 전압은 상기 입력전압(VIN)과 상기 PMOS(M1) 및 NMOS(M2)의 바디와 소스간의 전압(VBS)에 의해 결정되는 CMOS 스위치.
  2. 삭제
  3. 제1항에 있어서,
    상기 순방향 바디 바이어스 전압은 VIN-VBS와 VIN+VBS로 설정되는 CMOS 스위치.
  4. 제1항에 있어서,
    상기 VBS는 0.2V 내지 0.3V로 설정되는 CMOS 스위치.
  5. 제1항에 있어서,
    상기 입력신호 연동형 순방향 바디 바이어스 전압 발생기는 PMOS 바디 바이어스 전압 발생기 및 NMOS 바디 바이어스 전압 발생기를 포함하는 CMOS 스위치.
  6. 제5항에 있어서,
    상기 PMOS 바디 바이어스 전압 발생기는 전류원(I1), 드레인 측이 상기 전류원과 연결되고 게이트측이 입력전원에 연결되는 트랜지스터(M3), 전류미러를 구성하며 소스 측이 전원전압(VDD)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M4,M5)를 포함하는 CMOS 스위치.
  7. 제6항에 있어서,
    상기 PMOS 바디 바이어스 전압 발생기는 상기 VIN 보다 VBS 만큼 높은 전압을 얻기 위해, M6를 이용한 NMOS 소스 팔로워 회로로 구현되는 CMOS 스위치.
  8. 제5항에 있어서,
    상기 NMOS 바디 바이어스 전압 발생기는 전류원(I2), 드레인 측이 상기 전류원과 연결되고 게이트측이 상기 입력전압(VIN)에 연결되는 트랜지스터(M6), 전류미러를 구성하며 소스측이 전원전압(VSS)에 연결되고 게이트간에 연결되는 2개의 트랜지스터(M7,M8)를 포함하는 CMOS 스위치.
  9. 제8항에 있어서,
    상기 NMOS 바디 바이어스 전압 발생기는 VIN 보다 VBS 만큼 높은 전압을 얻기 위해, M6를 이용한 NMOS 소스 팔로워 회로로 구현되는 CMOS 스위치.
  10. 서로 병렬로 연결되며, 게이트로 제어신호를 인가받는 PMOS(M1) 및 NMOS(M2)를 포함하는 CMOS 스위치로서,
    입력전압(VIN)을 인가받아 상기 입력전압(VIN)보다 상기 PMOS(M1)의 바디와 소스간의 전압(VBS)만큼 낮은 전압을 상기 PMOS(M1)의 바디 바이어스 전압으로 생성하는 PMOS 바디 바이어스 전압 발생기; 및
    입력전압(VIN)을 인가받아 상기 입력전압(VIN)보다 상기 NMOS(M2)의 바디와 소스간의 전압(VBS)만큼 낮은 전압을 상기 NMOS(M2)의 바디 바이어스 전압으로 생성하는 NMOS 바디 바이어스 전압 발생기를 포함하는 CMOS 스위치.

KR1020180053372A 2018-05-09 2018-05-09 낮은 온-저항을 갖는 cmos 스위치 KR102044629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180053372A KR102044629B1 (ko) 2018-05-09 2018-05-09 낮은 온-저항을 갖는 cmos 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053372A KR102044629B1 (ko) 2018-05-09 2018-05-09 낮은 온-저항을 갖는 cmos 스위치

Publications (1)

Publication Number Publication Date
KR102044629B1 true KR102044629B1 (ko) 2019-11-13

Family

ID=68535066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053372A KR102044629B1 (ko) 2018-05-09 2018-05-09 낮은 온-저항을 갖는 cmos 스위치

Country Status (1)

Country Link
KR (1) KR102044629B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081420A (ko) * 1997-04-08 1998-11-25 니시무로다이조 반도체장치
KR100271207B1 (ko) * 1998-03-09 2000-11-01 윤덕용 보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터
WO2010052607A1 (en) * 2008-11-05 2010-05-14 Nxp B.V. Body biasing
KR20120108526A (ko) * 2011-03-24 2012-10-05 주식회사 실리콘웍스 Ｌｄｍｏｓ 소자를 이용한 스위치 회로
US8723592B2 (en) * 2011-08-12 2014-05-13 Nxp B.V. Adjustable body bias circuit
JP2016032295A (ja) * 2014-07-25 2016-03-07 三重富士通セミコンダクター株式会社 電源立ち上げ時のボディバイアス電圧を確立する集積回路デバイス及び方法
US9571104B1 (en) * 2015-10-19 2017-02-14 Texas Instruments Incorporated Programmable body bias power supply
KR20170123935A (ko) * 2016-04-29 2017-11-09 고려대학교 산학협력단 반도체 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081420A (ko) * 1997-04-08 1998-11-25 니시무로다이조 반도체장치
KR100271207B1 (ko) * 1998-03-09 2000-11-01 윤덕용 보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터
WO2010052607A1 (en) * 2008-11-05 2010-05-14 Nxp B.V. Body biasing
KR20120108526A (ko) * 2011-03-24 2012-10-05 주식회사 실리콘웍스 Ｌｄｍｏｓ 소자를 이용한 스위치 회로
US8723592B2 (en) * 2011-08-12 2014-05-13 Nxp B.V. Adjustable body bias circuit
JP2016032295A (ja) * 2014-07-25 2016-03-07 三重富士通セミコンダクター株式会社 電源立ち上げ時のボディバイアス電圧を確立する集積回路デバイス及び方法
US9571104B1 (en) * 2015-10-19 2017-02-14 Texas Instruments Incorporated Programmable body bias power supply
KR20170123935A (ko) * 2016-04-29 2017-11-09 고려대학교 산학협력단 반도체 소자

Similar Documents

Publication Publication Date Title
US4554515A (en) CMOS Operational amplifier
US6373323B2 (en) Semiconductor integrated circuit device with threshold control
KR100271633B1 (ko) 지연회로
US6154085A (en) Constant gate drive MOS analog switch
US20160126909A1 (en) Programmable Hysteresis Comparator
JP2012070181A (ja) 半導体スイッチ
JP2015076839A (ja) シャントスイッチ
US4806798A (en) Output circuit having a broad dynamic range
US10222818B1 (en) Process and temperature tracking reference voltage generator
JP2004086750A (ja) バンドギャップ回路
GB2198005A (en) Series-connected fet voltage equalisation
US8704591B1 (en) High-voltage tolerant biasing arrangement using low-voltage devices
US11614762B2 (en) Voltage converter
US7295072B2 (en) Amplifier circuit
JP2002290230A (ja) Ｃｍｏｓインバータ
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
KR102044629B1 (ko) 낮은 온-저항을 갖는 cmos 스위치
JP2001111397A (ja) 半導体集積回路
US9136854B1 (en) Current switching digital-to-analog converter with hybrid current switching circuit having low-memory effect
JP2788890B2 (ja) レベルシフト回路
JP2018019333A (ja) 半導体スイッチング回路
KR100668455B1 (ko) 가변 이득 증폭기
KR101894664B1 (ko) 오프셋 전압의 보정 기능을 가지는 cmos차동증폭기
KR100221072B1 (ko) 지연회로
JPH0133974B2 (ko)

Legal Events

Date Code Title Description
GRNT Written decision to grant