KR102043646B1 - 반도체칩 접합장치 - Google Patents

반도체칩 접합장치 Download PDF

Info

Publication number
KR102043646B1
KR102043646B1 KR1020190079151A KR20190079151A KR102043646B1 KR 102043646 B1 KR102043646 B1 KR 102043646B1 KR 1020190079151 A KR1020190079151 A KR 1020190079151A KR 20190079151 A KR20190079151 A KR 20190079151A KR 102043646 B1 KR102043646 B1 KR 102043646B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
upper mold
pressure block
mold
locking
Prior art date
Application number
KR1020190079151A
Other languages
English (en)
Inventor
신명섭
Original Assignee
주식회사 경성금형
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 경성금형 filed Critical 주식회사 경성금형
Priority to KR1020190079151A priority Critical patent/KR102043646B1/ko
Application granted granted Critical
Publication of KR102043646B1 publication Critical patent/KR102043646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

반도체칩 접합장치가 개시된다. 본 발명의 반도체칩 접합장치은, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시키는 반도체칩 접합장치에 있어서, 표면에 격벽으로 구획되는 다수의 안내공간이 관통 형성되도록 마련되는 상부금형; 상기 안내공간에 자중으로 개별 낙하되도록 설치되고, 상기 반도체칩을 자중에 의해 가압하도록 마련되는 가압블록; 및 상기 상부금형의 하부에 설치되고, 상기 안내공간과 대응되는 안착홈이 형성되며, 상기 반도체칩이 상기 안착홈에 가접착된 상태로 안착되어 상기 가압블록에 의해 가압되되, 상기 가압블록의 낙하 범위를 제한하도록 마련되는 하부금형;을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 접합시 고온에 의한 상부금형의 휨 변형에 관계없이 안내공간 내에서 개별적으로 낙하되는 가압블록의 자중에 의해 하부금형의 안착홈에 안착된 반도체칩에 일정한 가압력을 제공할 수 있고, 반도체칩의 가압 과정에서 가압블록의 걸림돌기가 하부금형의 상부에 걸림되는 경우 더 이상의 하강이 제한됨으로써 가접착된 반도체칩을 균일한 두께로 가압할 수 있다.

Description

반도체칩 접합장치{APPARATUS FOR BONDING SEMICONDUCTOR CHIP}
본 발명은 반도체칩 접합장치에 관한 것으로, 보다 상세하게는, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시 상부금형에 개별 낙하되도록 설치되는 가압블록에 의해 하부금형에 안착된 반도체칩에 가압력을 안정적으로 전달할 수 있고, 가압블록의 하강 범위를 제한하여 반도체칩을 균일한 두께로 가압할 수 있는 반도체칩 접합장치에 관한 것이다.
일반적으로, 전자, 통신 산업 관련 제품이 소형화, 고밀도화, 다기능화됨에 따라 반도체가 실장될 공간은 계속 줄어들고 있다. 반면에 더욱 다기능화된 전자제품은 더욱 많은 수의 반도체를 사용할 수밖에 없다. 따라서 반도체의 단위체적당 실장효율을 높일 수밖에 없는 상황이다.
최근에는 이러한 요구에 부응하기 위하여 접착제에 의해 반도체칩과 반도체칩을 상하로 적층하여 일체화되도록 접합함으로써 반도체의 전체 용량을 확장시켜 사용하고 있다.
도 1은 종래 기술에 따른 반도체칩 접합장치를 개략적으로 보인 도면이고, 도 2는 도 1에 도시된 반도체칩 접합장치의 단면을 보인 도면이며, 도 3은 도 1에 도시된 반도체칩 접합장치가 고온의 챔버에서 변형된 상태를 보인 도면이다.
도 1 및 도 2에 도시된 바와 같이, 반도체칩 접합장치는 상부에 다수의 독립된 안착공간(12)이 마련되는 하부금형(10)과, 하부금형(10)의 상부에 결합되며 하부에 안착공간(12)과 대응되는 가압돌기(22)가 돌출 형성되도록 마련되는 상부금형(20)을 포함한다. 한편, 하부금형(20)의 안착공간(12)에는 접착제(2)에 의해 상하로 적층되도록 가접착된 상태의 반도체칩(1)이 안착된다.
이러한 구성에 따라, 하부금형(10)의 안착공간(12)에 가접착된 상태의 반도체칩(1)이 안착된 상태에서 가압돌기(22)가 안착공간(12)에 안착된 반도체칩(1)의 표면에 밀착되어 일정한 가압력을 제공하도록 상부금형(20)이 하부금형(10)의 상부에 결합된 후 대략 260℃∼300℃의 온도로 예열된 고온의 챔버(도면에 미도시)에 일정시간 동안 수용됨으로써 하부금형(10)의 안착공간(12)에 안착된 반도체칩(1)은 접착제(2)에 의한 융착과 상부금형(20)으로부터 작용하는 가압력에 의해 일체화되도록 접합되는 것이다.
하지만, 이러한 종래의 반도체칩 접합장치는 고온의 챔버에 일정시간 동안 수용됨에 따라 도 3과 같이 상부금형(20)은 챔버의 고온에 의해 중앙영역을 제외한 양측영역이 하부금형(10)의 상부 표면으로부터 들리게 되는 휨 변형이 발생되고, 이에 따라 상부금형(20)의 양측영역에서는 가압돌기(22)로 하부금형(10)의 안착공간(12)에 안착된 반도체칩(1)에 일정한 가압력을 제공할 수 없는 문제가 있다.
즉, 가압돌기(22)는 상부금형(20)의 하부에 일체로 돌출 형성되는 구조를 채택하고 있기 때문에 상부금형(20)의 휨 변형에 따라 상부금형(20)의 양측영역에 배치된 가압돌기(22)가 반도체칩(1)의 표면으로부터 이격되어 반도체칩(1)에 일정한 가압력을 제공할 수 없게 되고, 이에 따라 반도체칩(1)을 일체화되도록 접합시 불량률을 높임으로써 작업의 효율성을 저하시키는 요인으로 작용하게 되는 것이다.
따라서, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시 고온에 의한 상부금형의 휨 변형에 방해받지 않으면서도 하부금형에 안착된 반도체칩에 상부금형의 가압력이 일정하게 작용할 수 있는 반도체칩 접합장치에 관한 연구개발이 요구되고 있는 실정이다.
등록특허공보 제10-0874923호(2008년12월12일)
본 발명의 기술적 과제는, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시 상부금형에 개별 낙하되도록 설치되는 가압블록에 의해 고온에 의한 상부금형의 휨 변형에 관계없이 하부 금형에 안착된 반도체칩에 가압력을 안정적으로 전달할 수 있는 반도체칩을 제공하는 것이다.
본 발명의 다른 기술적 과제는, 반도체칩의 가압시 가압블록의 하강 범위를 제한하여 반도체칩을 균일한 두께로 가압할 수 있는 반도체칩 접합장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제는, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시키는 반도체칩 접합장치에 있어서, 표면에 격벽으로 구획되는 다수의 안내공간이 관통 형성되도록 마련되는 상부금형; 상기 안내공간에 자중으로 개별 낙하되도록 설치되고, 상기 반도체칩을 자중에 의해 가압하도록 마련되는 가압블록; 및 상기 상부금형의 하부에 설치되고, 상기 안내공간과 대응되는 안착홈이 형성되며, 상기 반도체칩이 상기 안착홈에 가접착된 상태로 안착되어 상기 가압블록에 의해 가압되되, 상기 가압블록의 낙하 범위를 제한하도록 마련되는 하부금형;을 포함하는 것을 특징으로 하는 반도체칩 접합장치에 의해 달성된다.
상기 가압블록은, 상기 반도체칩의 가압시 상기 하부금형의 상부에 걸림되어 낙하 범위가 제한되도록 그 하부의 측면 양측에 다수의 걸림돌기가 돌출 형성되고, 상기 걸림돌기는 상기 상부금형의 하부에 형성되는 하부걸림홈 내에서 상하로 유동되는 것을 특징으로 한다.
상기 하부걸림홈은, 상기 가압블록의 상하 유동을 위해 상기 걸림돌기의 두께보다 더 큰 깊이로 형성되는 것을 특징으로 한다.
상기 가압블록은, 상기 상부금형의 상부에 형성되는 상부걸림홈에 걸림되도록 그 상부 양측에 한 쌍의 걸림나사가 결합되고, 상기 상부금형에 설치되는 경우 상기 걸림나사와 상기 걸림돌기에 의해 상부금형의 상하 방향으로 이탈 방지되는 것을 특징으로 한다.
본 발명에 의하면, 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 접합시 고온에 의한 상부금형의 휨 변형에 관계없이 안내공간 내에서 개별적으로 낙하되는 가압블록의 자중에 의해 하부금형의 안착홈에 안착된 반도체칩에 일정한 가압력을 제공할 수 있고, 반도체칩의 가압 과정에서 가압블록의 걸림돌기가 하부금형의 상부에 걸림되는 경우 더 이상의 하강이 제한됨으로써 가접착된 반도체칩을 균일한 두께로 가압할 수 있는 유용한 효과를 갖는다.
도 1은 종래 기술에 따른 반도체칩 접합장치를 개략적으로 보인 사시도이다.
도 2는 도 1에 도시된 반도체칩 접합장치의 내부를 보인 단면도이다.
도 3은 도 1에 도시된 반도체칩 접합장치에 의해 반도체칩의 접합시 고온에 의해 휨 변형된 상태를 보인 단면도이다.
도 4는 본 발명에 따른 반도체칩 접합장치의 결합상태를 보인 사시도이다.
도 5는 본 발명에 따른 반도체칩 접합장치의 분리상태를 보인 사시도이다.
도 6은 본 발명에 따른 반도체칩 접합장치에 마련된 상부금형의 하부를 보인 사시도이다.
도 7은 본 발명에 따른 반도체칩 접합장치에 마련된 상부금형과 가압블록의 결합상태를 보인 요부확대 사시도이다.
도 8은 본 발명에 따른 반도체칩 접합장치의 결합상태를 보인 요부확대 단면도이다.
도 9는 본 발명에 따른 반도체칩 접합장치의 의해 가접착된 반도체칩을 균일한 두께로 가압하는 과정을 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
본 발명에 따른 반도체칩 접합장치는, 도 4 내지 도 8에 도시된 바와 같이, 상부금형(10)과, 가압블록(20)과, 그리고 하부금형(30)을 포함한다.
즉, 본 발명에 따른 반도체칩 접합장치는, 상부금형(10), 가압블록(20) 및 하부금형(30)의 조립 구조에 의해, 하부금형(30)에 가접착된 상태로 안착된 반도체칩(1)을 가압블록(20)의 자중에 의한 개별 낙하 구조에 의해 일정한 가압력을 전달하면서도 가압블록(20)의 낙하 범위를 제한하여 반도체칩(1)을 균일한 두께로 가압할 수 있는 구조로 된 것이다.
상부금형(10)은 본 발명에 따른 반도체칩 접합장치의 메인 프레임을 형성하며, 가압블록(20)이 자중에 의해 개별 낙하되도록 설치된다. 이를 위해서, 상부금형(10)은 표면에 격벽(12)으로 구획되는 다수의 안내공간(14)이 관통 형성된다. 안내공간(14)은 가압블록(20)의 개별 낙하를 안내할 수 있는 공간을 제공한다.
또한, 상부금형(10)은 상부 양측에 후술하는 가압블록(20)의 걸림나사(22)가 안착되어 걸림될 수 있는 상부걸림홈(16)이 형성되고, 격벽(12)의 하부 양측에는 후술하는 가압블록(20)의 걸림돌기(24)가 걸림될 수 있는 하부걸림홈(18)이 형성된다.
가압블록(20)은 상부금형(10)에 설치되도록 마련된다. 즉, 가압블록(20)은 반도체칩(1)의 가압을 위해 안내공간(14) 상에서 자중으로 개별 낙하되는 구조를 갖는다.
또한, 가압블록(20)은 상부금형(10)의 상부에 걸림되도록 그 상부 양측에 한 쌍의 걸림나사(22)가 결합되고, 그 하부의 측면 양측에는 다수의 걸림돌기(24)가 돌출 형성된다. 즉, 걸림나사(22)는 그 머리부가 상부걸림홈(16)에 안착되어 걸림되고, 걸림돌기(24)는 하부걸림홈(18)에 걸림되며, 이에 따라 가압블록(20)은 걸림나사(22)와 걸림돌기(24)에 의해 상부금형(10)의 상하 방향으로 이탈 방지되게 된다.
여기서 상부금형(10)에 형성되는 하부걸림홈(18)은 걸림돌기(24)의 두께보다 더 큰 깊이로 형성되며, 이에 따라 가압블록은 하부걸림홈(18)과 걸림돌기(24)의 조립 유격에 의해 안내공간(14) 상에서 상하 방향으로 일정 범위 내로 유동될 수 있게 된다.
하부금형(30)은 상부금형(10)의 하부에 설치되도록 마련된다. 즉, 하부금형(30)은 상부금형(10)의 안내공간(14)과 대응되는 안착홈(32)이 형성되며, 안착홈(32)에는 반도체칩(1)이 가접착된 상태로 안착되는 구조를 갖는다.
이에 따라, 가압블록(20)은 상부금형(10)에 대해 자중으로 개별 낙하되어 하부금형(30)의 안착홈(32)에 안착된 반도체칩(1)을 가압할 수 있게 되는 것이다.
또한, 하부금형(30)은 가압블록(20)의 낙하 범위를 제한할 수 있는 구조를 갖는다. 즉, 가압블록(20)은 자중에 의해 낙하되어 반도체칩(1)을 가압시 걸림돌기(24)가 상부금형(10)의 상부에 걸림되며, 이에 따라 안내공간(14) 상에서 낙하에 따른 하강이 중지됨으로써 안착홈(32)에 안착된 반도체칩(1)을 균일한 두께로 가압할 수 있는 구조를 확보할 수 있게 되는 것이다.
이하, 도 9를 참조하여 본 발명에 따른 반도체칩 접합장치에 의해 반도체칩을 가압하여 접합하는 과정을 설명한다.
먼저, 가압블록(20)은 상부금형(10)의 안내공간(14)에 삽입되도록 설치된다. 이때, 가압블록(20)에 결합되는 한 쌍의 걸림나사(22)는 상부걸림홈(16)에 걸림되도록 배치되고 그 하부의 걸림돌기(24)는 하부걸림홈(18)에 걸림되도록 배치되며, 이에 따라 가압블록(20)은 안내공간(14) 상에서 상부금형(10)의 상하 방향으로 이탈 방지되게 된다.
즉, 가압블록(20)은 그 상,하부에 각각 마련되는 걸림나사(22)와 걸림돌기(24)에 의해 상부금형(10)에 걸림됨으로써, 안내공간(14) 상에서 상부금형(10)의 상하 방향으로 이탈 방지되는 구조를 확보할 수 있게 되는 것이다.
도 9에 도시된 바와 같이, 상부금형(10)과 가압블록(20)의 조립이 완료되면, 상부금형(10)의 하부에 하부금형(30)이 설치된다. 하부금형(30)의 안착홈(32)에는 반도체칩(1)이 가접착된 상태로 안착되게 된다.
상기 가압블록(20)은 안내공간(14) 상에서 자중에 의해 개별적으로 낙하되어 반도체칩(1)에 밀착되며, 이에 따라 가압블록(20)의 자중으로 반도체칩(1)에 일정한 가압력을 제공할 수 있게 된다.
즉, 가압블록(20)은 상부금형(10)에 대해 개별적으로 낙하되는 구조를 제공함으로써, 고온의 챔버 내에서 상부금형(10)의 휨 변형이 발생하는 경우에도 반도체칩(1)에 안정적인 가압력을 전달할 수 있게 되는 것이다.
또한, 가압블록(20)은 반도체칩(1)의 가압시 안내공간(14) 내에서 챔버의 고온에 의한 접착제의 용융에 따라 서서히 낙하되며, 가압블록(20)의 낙하과정에서 걸림돌기(24)가 하부금형(30)의 상부에 걸림되는 경우 낙하에 따른 하강이 중지되게 된다.
즉, 가압블록(20)은 하부금형(30)에 의한 낙하 범위의 제한에 따라 접착제에 의해 상하로 가접착된 반도체칩(1)을 균일한 두께로 가압할 수 있게 되는 것이다.
이상 설명한 바와 같이, 본 발명에 따른 반도체칩 접합장치는, 접착제에 의해 상하로 가접착된 반도체칩(1)을 고온의 챔버에서 접합시 고온에 의한 상부금형(10)의 휨 변형에 관계없이 안내공간(14) 내에서 개별적으로 낙하되는 가압블록(20)의 자중에 의해 하부금형(30)의 안착홈(32)에 안착된 반도체칩(1)에 일정한 가압력을 제공할 수 있다.
또한, 본 발명에 따른 반도체칩 접합장치는, 반도체칩(1)의 가압 과정에서 가압블록(20)의 걸림돌기(24)가 하부금형(30)의 상부에 걸림되는 경우 더 이상의 하강이 제한됨으로써 가접착된 반도체칩(1)을 균일한 두께로 가압할 수 있다.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안 되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
10: 상부금형
12: 격벽
14: 안내공간
16: 상부걸림홈
18: 하부걸림홈
20: 가압블록
22: 걸림나사
24: 걸림돌기
30: 하부금형
32: 안착홈

Claims (4)

  1. 접착제에 의해 상하로 가접착된 반도체칩을 고온의 챔버에서 일체화되도록 접합시키는 반도체칩 접합장치에 있어서,
    표면에 격벽으로 구획되는 다수의 안내공간이 관통 형성되도록 마련되는 상부금형;
    상기 안내공간에 자중으로 개별 낙하되도록 설치되고, 상기 반도체칩을 자중에 의해 가압하도록 마련되는 가압블록; 및
    상기 상부금형의 하부에 설치되고, 상기 안내공간과 대응되는 안착홈이 형성되며, 상기 반도체칩이 상기 안착홈에 가접착된 상태로 안착되어 상기 가압블록에 의해 가압되되, 상기 가압블록의 낙하 범위를 제한하도록 마련되는 하부금형;을 포함하며,
    상기 가압블록은 상기 상부금형의 하부에 형성되는 하부걸림홈 내에서 상하로 유동되도록 하부의 측면 양측에 다수의 걸림돌기가 돌출 형성되되, 상기 걸림돌기는 상기 반도체칩의 가압시 상기 가압블록의 낙하 범위를 제한하도록 상기 하부걸림홈 상에서 상기 하부금형의 상부에 걸림되고,
    상기 가압블록은 상기 상부금형의 상부에 형성되는 상부걸림홈에 걸림되도록 상부 양측에 한 쌍의 걸림나사가 결합되고, 상기 상부금형에 설치되는 경우 상기 걸림나사와 상기 걸림돌기에 의해 상부금형의 상하 방향으로 이탈 방지되는 것을 특징으로 하는 반도체칩 접합장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 하부걸림홈은,
    상기 가압블록의 상하 유동을 위해 상기 걸림돌기의 두께보다 더 큰 깊이로 형성되는 것을 특징으로 하는 반도체칩 접합장치.
  4. 삭제
KR1020190079151A 2019-07-02 2019-07-02 반도체칩 접합장치 KR102043646B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190079151A KR102043646B1 (ko) 2019-07-02 2019-07-02 반도체칩 접합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079151A KR102043646B1 (ko) 2019-07-02 2019-07-02 반도체칩 접합장치

Publications (1)

Publication Number Publication Date
KR102043646B1 true KR102043646B1 (ko) 2019-11-14

Family

ID=68577697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079151A KR102043646B1 (ko) 2019-07-02 2019-07-02 반도체칩 접합장치

Country Status (1)

Country Link
KR (1) KR102043646B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118125A (ja) * 2000-09-12 2002-04-19 Esec Trading Sa 半導体チップを装着する方法及び装置
US6648215B2 (en) * 2000-09-12 2003-11-18 Esec Trading Sa Method and apparatus for mounting semiconductor chips
KR100874923B1 (ko) 2007-04-02 2008-12-19 삼성전자주식회사 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형
KR101176912B1 (ko) * 2010-12-09 2012-08-30 주식회사 루셈 반도체칩 패키징 공정에서 사용되는 테이프들간을 접합시키는 접합장치 및 접합방법
KR101478328B1 (ko) * 2014-10-24 2015-01-02 성기욱 반도체칩 접합장치
KR20160118796A (ko) * 2015-04-03 2016-10-12 리노공업주식회사 테스트 소켓

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118125A (ja) * 2000-09-12 2002-04-19 Esec Trading Sa 半導体チップを装着する方法及び装置
US6648215B2 (en) * 2000-09-12 2003-11-18 Esec Trading Sa Method and apparatus for mounting semiconductor chips
KR100874923B1 (ko) 2007-04-02 2008-12-19 삼성전자주식회사 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형
KR101176912B1 (ko) * 2010-12-09 2012-08-30 주식회사 루셈 반도체칩 패키징 공정에서 사용되는 테이프들간을 접합시키는 접합장치 및 접합방법
KR101478328B1 (ko) * 2014-10-24 2015-01-02 성기욱 반도체칩 접합장치
KR20160118796A (ko) * 2015-04-03 2016-10-12 리노공업주식회사 테스트 소켓

Similar Documents

Publication Publication Date Title
US3559813A (en) Module mounting system
US5503257A (en) Brake shoe for elevator safety device
US4884167A (en) Cooling system for three-dimensional IC package
US6895026B2 (en) Heat sink and semiconductor laser apparatus and semiconductor laser stack apparatus using the same
EP1113496B1 (en) Heatsink, and semiconductor laser device and semiconductor laser stack using heatsink
KR102043646B1 (ko) 반도체칩 접합장치
JP5445695B2 (ja) 半導体モジュール、モールド装置及びモールド成形方法
US10141241B2 (en) Multi-chip self adjusting cooling solution
KR20120091689A (ko) 기판절단장치 및 이를 이용한 기판절단방법
KR101035167B1 (ko) 가이드블록을 구비한 러버 픽업 툴
US20080041567A1 (en) Heat dissipating Module and Method of Fabricating the same
US7606285B2 (en) Chuck device for electrical discharge machine
KR101478328B1 (ko) 반도체칩 접합장치
KR102066267B1 (ko) 반도체칩 접합장치
JP5098085B2 (ja) 半導体装置及びその製造方法
US20170021619A1 (en) Liquid ejection head
CN107851642B (zh) 压接型半导体器件堆叠
US20080028611A1 (en) Heat Dissipating Device and Method of Fabricating the same
US6909177B2 (en) Chip carrier plate
US20140027932A1 (en) Manufacturing an underfill in a semiconductor chip package
KR102437296B1 (ko) 전자제품 하우징 가공방법
EP4283073A1 (en) Elastic adaptive caulking restoring apparatus and caulking restoring method
JP6785897B2 (ja) 樹脂成形装置、及び樹脂成形品の製造方法
JP2019129227A (ja) 半導体素子の製造装置及び方法
JP6837506B2 (ja) 樹脂成形装置、及び樹脂成形品の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant