KR102035392B1 - Oxide semiconductor thin film transistor and method for manufacturing thereof - Google Patents
Oxide semiconductor thin film transistor and method for manufacturing thereof Download PDFInfo
- Publication number
- KR102035392B1 KR102035392B1 KR1020170149555A KR20170149555A KR102035392B1 KR 102035392 B1 KR102035392 B1 KR 102035392B1 KR 1020170149555 A KR1020170149555 A KR 1020170149555A KR 20170149555 A KR20170149555 A KR 20170149555A KR 102035392 B1 KR102035392 B1 KR 102035392B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- superoxide
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 233
- 239000004065 semiconductor Substances 0.000 title claims abstract description 224
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 35
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 claims abstract description 131
- 239000010408 film Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 150000001450 anions Chemical class 0.000 claims description 17
- 150000001768 cations Chemical class 0.000 claims description 16
- XXQBEVHPUKOQEO-UHFFFAOYSA-N potassium superoxide Chemical compound [K+].[K+].[O-][O-] XXQBEVHPUKOQEO-UHFFFAOYSA-N 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 239000000654 additive Substances 0.000 claims description 9
- 230000000996 additive effect Effects 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 8
- -1 cesium ions Chemical class 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052792 caesium Inorganic materials 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052701 rubidium Inorganic materials 0.000 claims description 4
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 4
- ZBNMBCAMIKHDAA-UHFFFAOYSA-N sodium superoxide Chemical compound [Na+].O=O ZBNMBCAMIKHDAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910000144 sodium(I) superoxide Inorganic materials 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- ZFEADGRFDTTYIM-UHFFFAOYSA-N [Zn+2].[O-2].[In+3].[Si+4] Chemical compound [Zn+2].[O-2].[In+3].[Si+4] ZFEADGRFDTTYIM-UHFFFAOYSA-N 0.000 claims description 3
- TUJKJAMUKRIRHC-UHFFFAOYSA-N hydroxyl Chemical compound [OH] TUJKJAMUKRIRHC-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001419 rubidium ion Inorganic materials 0.000 claims description 3
- 239000011734 sodium Substances 0.000 claims description 3
- 229910001415 sodium ion Inorganic materials 0.000 claims description 3
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 claims description 3
- 229910001414 potassium ion Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 20
- 230000001965 increasing effect Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000003618 dip coating Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 7
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical group ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 6
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005266 casting Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- HXJUTPCZVOIRIF-UHFFFAOYSA-N sulfolane Chemical compound O=S1(=O)CCCC1 HXJUTPCZVOIRIF-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- NPYPAHLBTDXSSS-UHFFFAOYSA-N Potassium ion Chemical compound [K+] NPYPAHLBTDXSSS-UHFFFAOYSA-N 0.000 description 3
- JFDZBHWFFUWGJE-UHFFFAOYSA-N benzonitrile Chemical compound N#CC1=CC=CC=C1 JFDZBHWFFUWGJE-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- XIWRBQVYCZCEPG-UHFFFAOYSA-N 17-nitro-2,5,8,11,14-pentaoxabicyclo[13.4.0]nonadeca-1(15),16,18-triene Chemical compound O1CCOCCOCCOCCOC2=CC([N+](=O)[O-])=CC=C21 XIWRBQVYCZCEPG-UHFFFAOYSA-N 0.000 description 2
- XEZNGIUYQVAUSS-UHFFFAOYSA-N 18-crown-6 Chemical compound C1COCCOCCOCCOCCOCCO1 XEZNGIUYQVAUSS-UHFFFAOYSA-N 0.000 description 2
- PZXYILUXRGTFGD-UHFFFAOYSA-N 2,5,8,11,14,17-hexaoxabicyclo[16.4.0]docosa-1(18),19,21-trien-20-amine Chemical compound O1CCOCCOCCOCCOCCOC2=CC(N)=CC=C21 PZXYILUXRGTFGD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XOJVVFBFDXDTEG-UHFFFAOYSA-N Norphytane Natural products CC(C)CCCC(C)CCCC(C)CCCC(C)C XOJVVFBFDXDTEG-UHFFFAOYSA-N 0.000 description 2
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- FNEPSTUXZLEUCK-UHFFFAOYSA-N benzo-15-crown-5 Chemical compound O1CCOCCOCCOCCOC2=CC=CC=C21 FNEPSTUXZLEUCK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- NCMHKCKGHRPLCM-UHFFFAOYSA-N caesium(1+) Chemical compound [Cs+] NCMHKCKGHRPLCM-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- GNOIPBMMFNIUFM-UHFFFAOYSA-N hexamethylphosphoric triamide Chemical compound CN(C)P(=O)(N(C)C)N(C)C GNOIPBMMFNIUFM-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XQQZRZQVBFHBHL-UHFFFAOYSA-N 12-crown-4 Chemical compound C1COCCOCCOCCO1 XQQZRZQVBFHBHL-UHFFFAOYSA-N 0.000 description 1
- VFTFKUDGYRBSAL-UHFFFAOYSA-N 15-crown-5 Chemical compound C1COCCOCCOCCOCCO1 VFTFKUDGYRBSAL-UHFFFAOYSA-N 0.000 description 1
- DSFHXKRFDFROER-UHFFFAOYSA-N 2,5,8,11,14,17-hexaoxabicyclo[16.4.0]docosa-1(22),18,20-triene Chemical compound O1CCOCCOCCOCCOCCOC2=CC=CC=C21 DSFHXKRFDFROER-UHFFFAOYSA-N 0.000 description 1
- LDIDHLNBMJDXAU-UHFFFAOYSA-N 4-methyl-1,3-dioxolan-2-one;prop-1-ene Chemical compound CC=C.CC1COC(=O)O1 LDIDHLNBMJDXAU-UHFFFAOYSA-N 0.000 description 1
- KWOLFJPFCHCOCG-UHFFFAOYSA-N Acetophenone Chemical compound CC(=O)C1=CC=CC=C1 KWOLFJPFCHCOCG-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RWCCWEUUXYIKHB-UHFFFAOYSA-N benzophenone Chemical compound C=1C=CC=CC=1C(=O)C1=CC=CC=C1 RWCCWEUUXYIKHB-UHFFFAOYSA-N 0.000 description 1
- 239000012965 benzophenone Substances 0.000 description 1
- LRESCJAINPKJTO-UHFFFAOYSA-N bis(trifluoromethylsulfonyl)azanide;1-ethyl-3-methylimidazol-3-ium Chemical compound CCN1C=C[N+](C)=C1.FC(F)(F)S(=O)(=O)[N-]S(=O)(=O)C(F)(F)F LRESCJAINPKJTO-UHFFFAOYSA-N 0.000 description 1
- JKQCZAKAXNWFFN-UHFFFAOYSA-N butan-2-one;4-methylpentan-2-one Chemical compound CCC(C)=O.CC(C)CC(C)=O JKQCZAKAXNWFFN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 150000003983 crown ethers Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- YSSSPARMOAYJTE-UHFFFAOYSA-N dibenzo-18-crown-6 Chemical compound O1CCOCCOC2=CC=CC=C2OCCOCCOC2=CC=CC=C21 YSSSPARMOAYJTE-UHFFFAOYSA-N 0.000 description 1
- BBGKDYHZQOSNMU-UHFFFAOYSA-N dicyclohexano-18-crown-6 Chemical compound O1CCOCCOC2CCCCC2OCCOCCOC2CCCCC21 BBGKDYHZQOSNMU-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002608 ionic liquid Substances 0.000 description 1
- GJRQTCIYDGXPES-UHFFFAOYSA-N iso-butyl acetate Natural products CC(C)COC(C)=O GJRQTCIYDGXPES-UHFFFAOYSA-N 0.000 description 1
- FGKJLKRYENPLQH-UHFFFAOYSA-M isocaproate Chemical compound CC(C)CCC([O-])=O FGKJLKRYENPLQH-UHFFFAOYSA-M 0.000 description 1
- OQAGVSWESNCJJT-UHFFFAOYSA-N isovaleric acid methyl ester Natural products COC(=O)CC(C)C OQAGVSWESNCJJT-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- YKYONYBAUNKHLG-UHFFFAOYSA-N n-Propyl acetate Natural products CCCOC(C)=O YKYONYBAUNKHLG-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- LYGJENNIWJXYER-UHFFFAOYSA-N nitromethane Chemical compound C[N+]([O-])=O LYGJENNIWJXYER-UHFFFAOYSA-N 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- KRIOVPPHQSLHCZ-UHFFFAOYSA-N phenyl propionaldehyde Natural products CCC(=O)C1=CC=CC=C1 KRIOVPPHQSLHCZ-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 229940090181 propyl acetate Drugs 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- NQPDZGIKBAWPEJ-UHFFFAOYSA-N valeric acid Chemical compound CCCCC(O)=O NQPDZGIKBAWPEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체 박막 트랜지스터 및 그 제조 방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 산화물 반도체 박막 트랜지스터에 있어서, 기판 상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및 상기 소스/드레인 전극 상에 형성되는 산화물 반도체 박막을 포함하고, 상기 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액을 도포하고, 전압 바이어스를 인가하여 상기 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 상기 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어하는 것을 특징으로 한다.The present invention discloses an oxide semiconductor thin film transistor and a method of manufacturing the same. An oxide semiconductor thin film transistor according to an embodiment of the present invention, the oxide semiconductor thin film transistor, a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; Source / drain electrodes formed on the gate insulating layer and spaced apart from each other; And an oxide semiconductor thin film formed on the source / drain electrode, selectively applying a superoxide solution only to an upper portion of the oxide semiconductor thin film, and applying a voltage bias to diffuse the superoxide into the oxide semiconductor thin film. The electrical characteristics of the semiconductor thin film transistor are controlled.
Description
본 발명은 산화물 반도체 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 향상된 전기적 성능 및 고신뢰성을 갖는 산화물 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.The present invention relates to an oxide semiconductor thin film transistor and a method of manufacturing the same, and more particularly, to an oxide thin film transistor having improved electrical performance and high reliability and a method of manufacturing the same.
최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인에 적용될 박막 트랜지스터에 대한 연구가 계속되고 있으며, 박막 트랜지스터의 반도체 박막으로 산화물 반도체를 이용하는 기술이 개발되었다.Recently, as a display is manufactured to have a high resolution and a large area, research on a thin film transistor to be applied to a backplane continues, and a technology using an oxide semiconductor as a semiconductor thin film of a thin film transistor has been developed.
박막 트랜지스터에서 IGZO(indium gallium zinc oxide)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 산화물 반도체를 이용할 경우 별도의 장비를 추가적으로 구입하지 않고도 기존의 장비를 이용할 수 있어 차세대 트랜지스터로 주목받고 있다.Oxide semiconductors based on indium gallium zinc oxide (IGZO) in thin film transistors have been evaluated as amorphous and stable materials. When using oxide semiconductors, existing equipment can be used without additional equipment. It is attracting attention.
산화물 박막 트랜지스터에서 채널층으로 기능하는 산화물 반도체 박막은 공기 중의 산소(O2)나 수분과 반응하여 전기적 성능 및 신뢰성이 저하되는 양상을 갖는다.An oxide semiconductor thin film functioning as a channel layer in an oxide thin film transistor has a form in which electrical performance and reliability are degraded by reacting with oxygen (O 2 ) or moisture in the air.
산화물 박막 트랜지스터는 기존 a-Si 박막 트랜지스터에 비해 훨씬 높은 소자 이동도를 보유하고 있으면서도, 대면적에 적용이 가능하고, 비용이 저렴하며, 높은 투명도를 보유하고 있어 차세대 디스플레이 구동 소자의 가능성 측면에서 많은 각광을 받고 있는 소자 중 하나이다.Oxide thin film transistors have much higher device mobility than conventional a-Si thin film transistors, but can be applied to large areas, inexpensive, and have high transparency. It is one of the spotlight devices.
하지만, 아직 LTPS 박막 트랜지스터에 비교하여 더 높은 소자 이동도가 산업적으로 요구되고 있는 상태이고, 산화물 박막 트랜지스터의 고유의 문제인 스트레스 상태(stress condition)에서 낮은 소자의 신뢰성은 두드러지고 있는 문제점으로 남아있다. However, higher device mobility is still required industrially compared to LTPS thin film transistors, and low device reliability remains a prominent problem in a stress condition inherent in oxide thin film transistors.
따라서, 종래에는 전기적 성능 및 신뢰성 향상을 위하여, 산화물 반도체 박막을 다층 구조로 형성하는 방법이 개발되었다. 그러나, 산화물 반도체 박막을 다층 구조로 형성할 경우, 단층 구조에 비해 전기적 성능은 향상되나 박막 형성을 위한 공정이 반복적으로 수행되기 때문에, 트랜지스터의 제조 시간 및 제조 비용이 상승하였다.Therefore, conventionally, in order to improve electrical performance and reliability, a method of forming an oxide semiconductor thin film in a multilayer structure has been developed. However, when the oxide semiconductor thin film is formed in a multilayer structure, the electrical performance is improved compared to the single layer structure, but the manufacturing time and manufacturing cost of the transistor are increased because the process for thin film formation is repeatedly performed.
본 발명의 실시예는 슈퍼옥사이드 용액 및 전압 바이어스를 이용하여 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어하는 기술을 제공하고자 한다.An embodiment of the present invention is to provide a technique for controlling the electrical characteristics of the oxide semiconductor thin film transistor by diffusing the superoxide into the oxide semiconductor thin film using a superoxide solution and voltage bias.
본 발명의 실시예는 산화물 반도체 박막 내로 슈퍼옥사이드의 양이온을 확산시켜 산화물 반도체 박막 내의 캐리어 농도를 증가시켜 산화물 반도체 박막 트랜지스터의 이동도(field effect mobility)를 향상시키고자 한다.Embodiment of the present invention is to improve the field effect mobility of the oxide semiconductor thin film transistor by increasing the carrier concentration in the oxide semiconductor thin film by diffusing the cation of the superoxide into the oxide semiconductor thin film.
본 발명의 실시예는 산화물 반도체 박막 내로 슈퍼옥사이드의 음이온을 확산시켜 산화물 반도체 박막 내의 산소 공공을 조절하여 산화물 반도체 박막 트랜지스터의 신뢰성을 향상시키고자 한다.Embodiment of the present invention is to improve the reliability of the oxide semiconductor thin film transistor by controlling the oxygen vacancy in the oxide semiconductor thin film by diffusing anion of the superoxide into the oxide semiconductor thin film.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및 상기 소스/드레인 전극 상에 형성되는 산화물 반도체 박막을 포함하고, 상기 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액을 도포하고, 전압 바이어스를 인가하여 상기 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 상기 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어한다.An oxide semiconductor thin film transistor according to an embodiment of the present invention includes a gate electrode formed on a substrate; A gate insulating film formed on the gate electrode; Source / drain electrodes formed on the gate insulating layer and spaced apart from each other; And an oxide semiconductor thin film formed on the source / drain electrode, selectively applying a superoxide solution only to an upper portion of the oxide semiconductor thin film, and applying a voltage bias to diffuse the superoxide into the oxide semiconductor thin film. The electrical characteristics of the semiconductor thin film transistor are controlled.
상기 슈퍼옥사이드의 양이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 캐리어 농도를 제어하고, 상기 슈퍼옥사이드의 음이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 산소 공공을 제어할 수 있다.The cation of the superoxide diffuses into the oxide semiconductor thin film to control the carrier concentration of the oxide semiconductor thin film, and the anion of the superoxide diffuses into the oxide semiconductor thin film, thereby controlling oxygen vacancy in the oxide semiconductor thin film. have.
상기 전압 바이어스는 상기 게이트 전극에 음의 바이어스 또는 양의 바이어스를 순차적으로 적어도 1회 이상 인가할 수 있다.The voltage bias may sequentially apply a negative bias or a positive bias to the gate electrode at least once.
상기 슈퍼옥사이드 용액은 칼륨 슈퍼옥사이드(KO2), 나트륨 슈퍼옥사이드(NaO2), 루비듐 슈퍼옥사이드(RbO2) 및 세슘 슈퍼옥사이드(CsO2) 중 적어도 어느 하나를 포함할 수 있다.The superoxide solution may include at least one of potassium superoxide (KO 2 ), sodium superoxide (NaO 2 ), rubidium superoxide (RbO 2 ), and cesium superoxide (CsO 2 ).
상기 슈퍼옥사이드의 양이온은 칼륨 이온(K+), 나트륨 이온(Na+), 루비듐 이온(Rb+) 및 세슘 이온(Cs+) 중 적어도 어느 하나를 포함할 수 있다.The cation of the superoxide may include at least one of potassium ion (K + ), sodium ion (Na + ), rubidium ion (Rb + ), and cesium ion (Cs + ).
상기 슈퍼옥사이드의 음이온은 슈퍼옥사이드 음이온 라디칼(·O2 -) 및 수산화 라디칼(·OH) 중 적어도 어느 하나를 포함할 수 있다.The anion of the superoxide may include at least one of a superoxide anion radical (· O 2 − ) and a hydroxyl radical (· OH).
상기 슈퍼옥사이드 용액은 상기 슈퍼옥사이드, 첨가제 및 용매를 포함하고, 상기 슈퍼옥사이드와 첨가제의 부피비는 1:1 내지 2:1일 수 있다.The superoxide solution may include the superoxide, an additive, and a solvent, and a volume ratio of the superoxide and the additive may be 1: 1 to 2: 1.
상기 슈퍼옥사이드 용액의 농도는 0.01M 내지 1M일 수 있다.The concentration of the superoxide solution may be 0.01M to 1M.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 적어도 어느 하나를 포함할 수 있다.The oxide semiconductor thin film is amorphous indium gallium-zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO) , Silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO) and aluminum zinc tin oxide (AZTO).
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계; 및 상기 소스/드레인 전극 상에 산화물 반도체 박막을 형성하는 단계를 포함하고, 상기 산화물 반도체 박막을 형성하는 단계는, 상기 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액을 도포하고, 전압 바이어스를 인가하여 상기 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 상기 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어한다.A method of manufacturing an oxide semiconductor thin film transistor according to an embodiment of the present invention includes forming a gate electrode on a substrate; Forming a gate insulating film on the gate electrode; Forming source / drain electrodes spaced apart from each other on the gate insulating film; And forming an oxide semiconductor thin film on the source / drain electrode, wherein the forming of the oxide semiconductor thin film may include selectively applying a superoxide solution to only an upper portion of the oxide semiconductor thin film and applying a voltage bias to the oxide semiconductor thin film. Superoxide is diffused into the oxide semiconductor thin film to control electrical characteristics of the oxide semiconductor thin film transistor.
상기 슈퍼옥사이드의 양이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 캐리어 농도를 제어하고, 상기 슈퍼옥사이드의 음이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 산소 공공을 제어할 수 있다.The cation of the superoxide diffuses into the oxide semiconductor thin film to control the carrier concentration of the oxide semiconductor thin film, and the anion of the superoxide diffuses into the oxide semiconductor thin film, thereby controlling oxygen vacancy in the oxide semiconductor thin film. have.
상기 산화물 반도체 박막을 형성하는 단계는, 80℃의 온도에서 진행될 수 있다.The forming of the oxide semiconductor thin film may be performed at a temperature of 80 ° C.
본 발명의 실시예에 따르면 슈퍼옥사이드 용액 및 전압 바이어스를 이용하여 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어할 수 있다.According to the exemplary embodiment of the present invention, the superoxide may be diffused into the oxide semiconductor thin film by using the superoxide solution and the voltage bias to control electrical characteristics of the oxide semiconductor thin film transistor.
본 발명의 실시예에 따르면 산화물 반도체 박막 내로 슈퍼옥사이드의 양이온을 확산시켜 산화물 반도체 박막 내의 캐리어 농도를 증가시켜 산화물 반도체 박막 트랜지스터의 이동도를 향상시킬 수 있다.According to an embodiment of the present invention, the mobility of the oxide semiconductor thin film transistor may be improved by diffusing a cation of the superoxide into the oxide semiconductor thin film to increase the carrier concentration in the oxide semiconductor thin film.
본 발명의 실시예에 따르면 산화물 반도체 박막 내로 슈퍼옥사이드의 음이온을 확산시켜 산화물 반도체 박막 내의 산소 공공을 조절하여 산화물 반도체 박막 트랜지스터의 신뢰성을 향상시킬 수 있다.According to an embodiment of the present invention, the anion of the superoxide may be diffused into the oxide semiconductor thin film to control oxygen vacancy in the oxide semiconductor thin film, thereby improving reliability of the oxide semiconductor thin film transistor.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법을 도시한 입체도이다.
도 2는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터를 도시한 단면도이다.
도 3은 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에 인가되는 전압 바이어스를 도시한 그래프이다.
도 4a 및 도 4b는 슈퍼옥사이드 용액의 농도에 따른 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전달 곡선(transfer curve)을 도시한 그래프이다.
도 5는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전달 곡선을 도시한 그래프이다.1A to 1D are stereoscopic views illustrating a method of manufacturing an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
2 is a cross-sectional view illustrating an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
3 is a graph illustrating a voltage bias applied to an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
4A and 4B are graphs showing a transfer curve of an oxide semiconductor thin film transistor according to an embodiment of the present invention depending on the concentration of a superoxide solution.
5 is a graph illustrating a transfer curve of an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and the contents described in the accompanying drawings, but the present invention is not limited or limited to the embodiments.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.As used herein, “an embodiment”, “an example”, “side”, “an example”, etc., should be construed that any aspect or design described is better or advantageous than other aspects or designs. It is not.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.In addition, the term 'or' refers to an inclusive or 'inclusive or' rather than an exclusive or 'exclusive or'. In other words, unless stated otherwise or unclear from the context, the expression 'x uses a or b' means any one of natural inclusive permutations.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.Also, the singular forms “a” or “an”, as used in this specification and in the claims, generally refer to “one or more” unless the context clearly dictates otherwise or in reference to a singular form. Should be interpreted as
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.The terminology used in the description below has been selected to be general and universal in the art to which it relates, although other terms may vary depending on the development and / or change in technology, conventions, and preferences of those skilled in the art. Therefore, the terms used in the following description should not be understood as limiting the technical spirit, and should be understood as exemplary terms for describing the embodiments.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.In addition, in certain cases, there is a term arbitrarily selected by the applicant, and in this case, the meaning thereof will be described in detail in the corresponding description. Therefore, the terms used in the following description should be understood based on the meanings of the terms and the contents throughout the specification, rather than simply the names of the terms.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.Meanwhile, terms such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only to distinguish one component from another.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, when a part such as a film, layer, area, configuration request, etc. is said to be "on" or "on" another part, the other film, layer, area, component in the middle, as well as when it is directly above another part. It also includes the case where it is interposed.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.On the other hand, in describing the present invention, when it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terminology used herein is a term used to properly express an embodiment of the present invention, which may vary according to a user, an operator's intention, or a custom in the field to which the present invention belongs. Therefore, the definitions of the terms should be made based on the contents throughout the specification.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성되는 게이트 전극(110), 게이트 전극 상에 형성되는 게이트 절연막(120), 게이트 절연막(120) 상에 형성되고, 서로 이격되는 소스/드레인 전극(131, 132) 및 소스/드레인 전극 상에 형성되는 산화물 반도체 박막(140)을 포함한다.An oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention may include a
또한, 산화물 반도체 박막(140)의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포하고, 전압 바이어스를 인가하여 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시켜 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어한다.In addition, the
슈퍼옥사이드의 양이온은 산화물 반도체 박막(140) 내로 확산되어, 산화물 반도체 박막(140)의 캐리어 농도를 제어하고, 슈퍼옥사이드의 음이온은 상기 산화물 반도체 박막(140) 내로 확산되어, 산화물 반도체 박막(140)의 산소 공공을 제어할 수 있다.The cations of the superoxide are diffused into the oxide semiconductor
이하에서는 도 1a 내지 도 1d에 도시된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법을 참고하여, 각 구성요소에 대해 보다 상세히 설명하기로 한다.Hereinafter, each component will be described in detail with reference to the method of manufacturing the oxide semiconductor thin film transistor according to the exemplary embodiment of the present invention illustrated in FIGS. 1A to 1D.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법을 도시한 입체도이다.1A to 1D are stereoscopic views illustrating a method of manufacturing an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극(110)을 형성하는 단계, 게이트 전극(110) 상에 게이트 절연막(120)을 형성하는 단계, 게이트 절연막(120) 상에 서로 이격되는 소스/드레인 전극(130, 131, 132)을 형성하는 단계 및 소스/드레인 전극(130, 131, 132) 상에 산화물 반도체 박막(140)을 형성하는 단계를 포함한다.In the method of manufacturing an oxide semiconductor thin film transistor according to an embodiment of the present invention, forming a
산화물 반도체 박막(140)을 형성하는 단계는 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포하고, 전압 바이어스를 인가하여 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시킨다.In the forming of the oxide semiconductor
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극(110)이 형성된다.In the method of manufacturing an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention, a
도 1a는 게이트 전극 상에 형성된 게이트 절연막을 도시한 입체도이다. 1A is a three-dimensional view showing a gate insulating film formed on a gate electrode.
기판은 산화물 반도체 박막 트랜지스터를 형성하기 위한 베이스 기판으로서, 당 분야에서 사용하는 기판으로서 그 재질을 특별하게 한정하는 것은 아니나, 예를 들어, 실리콘, 유리, 플라스틱 또는 금속 호일(foil) 등의 다양한 재질을 사용할 수 있고, 실리콘의 경우 실리콘의 표면에 실리콘 산화층이 형성된 기판을 사용할 수 있다.The substrate is a base substrate for forming an oxide semiconductor thin film transistor, and is a substrate used in the art, but the material is not particularly limited. For example, various materials such as silicon, glass, plastic, or metal foil may be used. In the case of silicon, a substrate in which a silicon oxide layer is formed on the surface of silicon may be used.
게이트 전극(110)은 전기 전도도 물질인 실리콘, 금속 및 금속 산화물 중 적어도 어느 하나의 물질이 사용될 수 있다. 구체적으로, 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크로뮴(Cr), 금(Au), 티타늄(Ti) 및 은(Ag) 중 적어도 어느 하나를 포함하는 금속 및 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 중 적어도 어느 하나를 포함하는 금속 산화물 중 적어도 어느 하나의 재질을 사용할 수 있다.The
게이트 전극(110)은 판 형태이거나, 기판 상에 게이트 도전막을 증착 및 패터닝하여 특정 패턴을 갖도록 형성 될 수 있다. 바람직하게는, 게이트 전극(220)으로 p+-Si 웨이퍼를 사용할 수 있다.The
게이트 전극(110)이 특정 패턴을 갖도록 형성되는 경우, 기판 상에 게이트 도전막을 증착하고, 게이트 도전막 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 게이트 도전막을 선택적으로 패터닝함으로써 형성될 수 있다.When the
게이트 전극(110)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The
게이트 절연막(120)은 게이트 전극(110) 상에 형성된다. 구체적으로, 게이트 절연막(120)은 게이트 전극(110) 상에 형성되어 게이트 전극(110)과 산화물 반도체 박막(140)을 절연시킨다.The
게이트 절연막(120)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The
바람직하게는, 게이트 절연막(120)은 게이트 절연막(120)을 형성하기 위한 용액을 이용한 스핀 코팅에 의해 형성될 수 있고, 스핀 코팅은 기판 상에 게이트 절연막(120)을 형성하기 위한 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 게이트 절연막(120)을 형성하기 위한 용액에 가해지는 원심력으로 코팅하는 방법으로, 스핀 코팅을 이용하면 증착 공정에 비하여 생산 비용을 절감시킬 수 있고, 공정 기술의 단순화를 통하여 공정 비용 및 공정 시간을 감소시킬 수 있다.Preferably, the
게이트 절연막(120)은 일반적으로 반도체 공정 시 사용되는 절연 물질이 사용될 수 있다. 예를 들어, 실리콘 산화물(SiO2) 또는 실리콘 산화물(SiO2)보다 유전율이 높은 High-K 물질인 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 지르코늄 산화물(ZrO2) 및 실리콘 질화물(Si3N4) 중 적어도 어느 하나를 포함할 수 있다.In general, an insulating material used in a semiconductor process may be used for the
도 1b는 게이트 절연막 상에 형성된 소스/드레인 전극을 도시한 입체도이다.1B is a three-dimensional view showing a source / drain electrode formed on a gate insulating film.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 게이트 절연막(120) 상에 소스/드레인 전극(130)이 형성된다.In the method of manufacturing the oxide semiconductor thin film transistor according to the exemplary embodiment of the present invention, a source /
소스/드레인 전극(130)은 게이트 절연막(120) 상에 서로 이격되어 형성된다.The source /
구체적으로, 소스/드레인 전극(130)은 소스 전극 및 드레인 전극을 의미하고, 소스 전극 및 드레인 전극은 게이트 절연막(120) 상에서 서로 이격되되, 추후 형성되는 산화물 반도체층과 각각 전기적으로 연결되도록 형성된다.In detail, the source /
소스/드레인 전극(130)은 게이트 절연층(120) 상에 소스/드레인 도전막을 증착하고, 소스/드레인 도전막 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 소스/드레인 도전막을 패터닝함으로써 형성될 수 있다.The source /
소스/드레인 전극(130)은 금속 물질로 형성될 수 있고, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.The source /
소스/드레인 전극(130)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The source /
도 1c 및 도 1d는 게이트 절연막 및 소스/드레인 전극 상에 형성된 산화물 반도체 박막을 도시한 입체도이다.1C and 1D are three-dimensional views of an oxide semiconductor thin film formed on a gate insulating film and a source / drain electrode.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 게이트 절연막(120) 및 소스/드레인 전극(130) 상에 산화물 반도체 박막(140)이 형성된다.In the method of manufacturing the oxide semiconductor thin film transistor according to the exemplary embodiment of the present invention, the oxide semiconductor
구체적으로, 산화물 반도체 박막(140)은 산화물 반도체 박막(140)의 형성을 위한 막으로서, 게이트 절연층(120) 및 소스/드레인 전극(130)의 전면을 덮도록 형성한다. 이후, 산화물 반도체 박막(140)의 형성을 위한 막 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 마스크로 하여 산화물 반도체 박막(140)을 패터닝함으로써 형성될 수 있다.In detail, the oxide semiconductor
산화물 반도체 박막(140)은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 적어도 어느 하나를 포함할 수 있다.The oxide semiconductor
산화물 반도체 박막(140)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The oxide semiconductor
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 산화물 반도체 박막(140)의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포하고, 전압 바이어스를 인가하여 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시킨다.In addition, in the method of manufacturing the oxide semiconductor thin film transistor according to the embodiment of the present invention, the
슈퍼옥사이드 용액(150)은 용액 공정 또는 인쇄 공정을 이용하여 산화물 반도체 박막(140)의 상부에만 선택적으로 도포될 수 있다.The
산화물 반도체 박막(140)의 채널(channel) 영역은 산화물 반도체 박막 트랜지스터의 전기적 특성에 결정적인 영향을 주기 때문에 채널(channel) 영역에 대한 처리를 진행하기 위해서 기존에는 모든 영역에 공정 처리를 진행한 다음, 산화물 반도체 박막(140)의 채널(channel) 영역에만 남기고 그 외의 영역은 식각 공정으로 제거하였기 때문에 공정 횟수 및 비용이 증가하였다.Since the channel region of the oxide semiconductor
그러나, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 산화물 반도체 박막(140)의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포함으로써, 모든 영역에 슈퍼옥사이드 용액(150)을 도포하는 기술에 비해 소모되는 슈퍼옥사이드 용액(150)을 감소시킬 수 있어 공정 비용을 감소시킬 수 있다.However, in the oxide semiconductor thin film transistor according to the embodiment of the present invention, the
바람직하게는, 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시키는 공정은 산화물 반도체 박막(140)의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포하고, 소스 전극(131)는 접지(ground, 0V)시키며, 게이트 전극(110)에는 -100V 또는 100V로 전압 바이어스를 인가할 수 있다.Preferably, the process of diffusing the superoxide into the oxide semiconductor
실시예에 따라서는, 전압 바이어스는 게이트 전극(110)에 음의 바이어스 또는 양의 바이어스를 순차적으로 적어도 1회 이상 인가하여 슈퍼옥사이드의 양이온 및 슈퍼옥사이드의 음이온을 모두 산화물 반도체 박막(140)으로 확산시킬 수 있다.According to an exemplary embodiment, the voltage bias is applied to the
산화물 반도체 박막 트랜지스터에 전압 바이어스를 인가하면, 산화물 반도체 박막(140) 상에 형성된 슈퍼옥사이드 용액(150)의 양이온 및 음이온은 산화물 반도체 박막(140)으로 확산되어, 산화물 반도체 박막(140)의 상부(back channel)에 산소 함량을 증가시킴으로써, 산화물 반도체 박막(140)의 상부와 하부는 구성 원소의 함량 차이를 나타낼 수 있다.When a voltage bias is applied to the oxide semiconductor thin film transistor, the positive and negative ions of the
보다 구체적으로, 산화물 반도체 박막(140)의 상부(back channel)에는 음이온(예; 산소)의 함량이 증가하고, 산화물 반도체 박막(140)의 하부에는 양이온(에: In, Ga, Zn, K)의 함량이 증가하여 산화물 반도체 박막(140)의 상부에 형성된 백 채널(back channel)이 산화됨으로써, 산화물 반도체 박막 트랜지스터의 이동도 및 전기적 신뢰성이 향상될 수 있다.More specifically, an anion (eg, oxygen) content is increased in the back channel of the oxide semiconductor
슈퍼옥사이드의 양이온은 칼륨 이온(K+), 나트륨 이온(Na+), 루비듐 이온(Rb+) 및 세슘 이온(Cs+) 중 적어도 어느 하나를 포함할 수 있다.The cation of the superoxide may include at least one of potassium ion (K + ), sodium ion (Na + ), rubidium ion (Rb + ), and cesium ion (Cs + ).
슈퍼옥사이드의 음이온은 슈퍼옥사이드 음이온 라디칼(·O2 -) 및 수산화 라디칼(·OH) 중 적어도 어느 하나를 포함할 수 있다.The anion of the superoxide may include at least one of a superoxide anion radical (· O 2 − ) and a hydroxyl radical (· OH).
예를 들면, 슈퍼옥사이드로 칼륨 슈퍼옥사이드를 사용하는 경우, 슈퍼옥사이드 용액 내의 칼륨 슈퍼옥사이드(양이온 및 음이온 포함; 식 1 참조)는 전압 바이어스에 의해 산화물 반도체 박막(140)으로 확산될 수 있다.For example, when potassium superoxide is used as the superoxide, potassium superoxide (including cations and anions; see Equation 1) in the superoxide solution may be diffused into the oxide semiconductor
하기의, [식 1]은 칼륨 슈퍼옥사이드를 도시한 식이다.[Formula 1] below is a formula showing potassium superoxide.
[식 1][Equation 1]
본래 산화물 반도체 박막(140)는 고유 결함인 산소 공공들이 다수 존재하고 있고, 이 산소 공공들은 산화물 반도체 박막(140)의 캐리어 농도를 증가시키는 요인이며, 과잉 캐리어 농도의 경우, 산화물 박막 트랜지스터의 전기적 성능 및 신뢰성에 영향을 끼치게 된다.Originally, the oxide semiconductor
그러나, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 슈퍼옥사이드의 음이온(예; 슈퍼옥사이드 라디칼)이 산화물 반도체 박막(140)으로 확산됨에 따라 산화물 반도체 박막(140)에 포함된 산소 공공이 감소되어, 산화물 반도체 박막(140)의 신뢰성이 향상될 수 있다. However, in the method of manufacturing the oxide semiconductor thin film transistor according to the embodiment of the present invention, the oxygen vacancies included in the oxide semiconductor
보다 구체적으로, 슈퍼옥사이드의 음이온(예; 슈퍼옥사이드 라디칼)은 강력한 산화제로 사용될 수 있고, 산화물 반도체 박막(140)에 확산되어 그 내부에 존재하는 산소 공공들을 메울 수 있다. 따라서, 산화물 반도체 박막(140)은 감소된 산소 공공을 보이며, 특히, 풍부한 산소를 포함할 수 있다.More specifically, the anion (eg, superoxide radical) of the superoxide may be used as a strong oxidizing agent and may diffuse into the oxide semiconductor
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 슈퍼옥사이드의 양이온(예; 칼륨 이온)이 산화물 반도체 박막(140)으로 확산됨에 따라, 산화물 반도체 박막(140) 내의 캐리어의 농도를 증가시켜 산화물 반도체 박막 트랜지스터의 이동도를 향상시킬 수 있다.In addition, in the method of manufacturing the oxide semiconductor thin film transistor according to the embodiment of the present invention, as the cation (eg, potassium ion) of the superoxide diffuses into the oxide semiconductor
보다 구체적으로, 산화물 반도체 박막(140) 내로 확산된 슈퍼옥사이드 양이온(예; K)은 산화물 반도체 박막(140) 내의 캐리어를 보다 많이 공급해줌으로써, 산화물 반도체 박막(140)의 캐리어 농도를 증가시킴으로써, 이동도를 약 2cm2/Vs에서 약 7cm2/Vs로 증가시켜 산화물 반도체 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.More specifically, the superoxide cation (eg, K) diffused into the oxide semiconductor
슈퍼옥사이드 용액(150)은 슈퍼옥사이드, 첨가제 및 용매를 포함하고, 슈퍼옥사이드와 첨가제의 부피비는 1:1 내지 2:1일 수 있다.The
슈퍼옥사이드 용액(150)의 농도는 0.01M 내지 1M일 수 있다.The concentration of the
또한, 슈퍼옥사이드 용액의 농도에 따라 산소 공공의 감소율이 증가될 수 있다. 따라서, 산화물 반도체 박막(140) 내의 산소 공공이 감소율이 증가되면 산화물 박막 트랜지스터(100)는 신뢰성은 보다 향상될 수 있다. In addition, the reduction rate of oxygen vacancies may be increased depending on the concentration of the superoxide solution. Therefore, when the oxygen vacancies in the oxide semiconductor
또한, 슈퍼옥사이드는 용매 내에 쉽게 용해되지 않는 성질을 갖고 있으나, 슈퍼옥사이드 용액(150)은 첨가제를 포함함으로써, 슈퍼옥사이드가 용매 내에 쉽게 용해되어 슈퍼옥사이드 음이온을 용이하게 형성할 수 있다. In addition, the superoxide has a property that is not easily dissolved in the solvent, but the
슈퍼옥사이드는 칼륨 슈퍼옥사이드(KO2), 나트륨 슈퍼옥사이드(NaO2), 루비듐 슈퍼옥사이드(RbO2) 및 세슘 슈퍼옥사이드(CsO2) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는, 슈퍼옥사이드 용액(150)은 칼륨 슈퍼옥사이드(KO2)를 포함할 수 있다.The superoxide may include at least one of potassium superoxide (KO 2 ), sodium superoxide (NaO 2 ), rubidium superoxide (RbO 2 ) and cesium superoxide (CsO 2 ), preferably, superoxide The
첨가제는 크라운 에테르를 포함할 수 있고, 예를 들면, 첨가제는 18-크라운-6(18-crown-6) 또는 다이클로로헥실-18-크라운-6(dicyclohexyl-18-crown-6), 다이벤조-18-크라운-6(dibenzo-18-crown-6), 15-크라운-5(15-crown-5), 12-크라운-4(12-crown-4), 벤조-15-크라운-5(benzo-15-crown-5), 벤조-18-크라운-6(benzo-18-crown-6), 4'-아미노벤조-18-크라운-6(4'-aminobenzo-18-crown-6) 및 4'-나이트로벤조-15-크라운-5(4'-nitrobenzo-15-crown-5) 중 적어도 어느 하나를 포함할 수 있다.The additive may comprise a crown ether, for example, the additive may be 18-crown-6 or dicyclohexyl-18-crown-6, dibenzo Dibenzo-18-crown-6, 15-crown-5, 12-crown-4, benzo-15-crown-5 benzo-15-crown-5), benzo-18-crown-6, 4'-aminobenzo-18-crown-6 and 4'-aminobenzo-18-crown-6 It may include at least one of 4'-nitrobenzo-15-crown-5 (4'-nitrobenzo-15-crown-5).
용매는 다이클로로메탄(dichloromethane (DCM)), 테트라하이드로퓨란(tetrahydrofuran (THF)), 에틸 아세테이트(ethyl acetate), 프로필 아세테이트(propyl acetate), 부틸 아세테이트(butyl acetate), 이소부틸아세테이트(isobutylacetate), 아세톤(acetone), 다이메틸렌포름아미드(dimethylformamide (DMF)), 아세토니트릴(acetonitrile (MeCN)), 벤조니트릴(benzonitrile), 니트로메탄(nitromethane), 다이메틸 설폭사이드(dimethyl sulfoxide (DMSO)), 프로필렌 카보네이트(propylene carbonate), 또는 N-메틸-2-피롤리돈(N-methyl-2-pyrrolidone (NMP)), 설폰레인(sulfolane (테트라메틸렌 설폰(tetramethylene sulfone), 2,3,4,5-테트라하이드로씨오펜-1,1-다이옥사이드 (2,3,4,5-tetrahydrothiophene-1,1-dioxide))), 헥사메틸포스포아미드(hexamethylphosphoramide (HMPA)), 메틸 에틸 케톤(methyl ethyl ketone), 메틸 이소부틸 케톤(methyl isobutyl ketone), 아세토페논(acetophenone) 및 벤조페논(benzophenone) 중 적어도 어느 하나를 포함할 수 있다.The solvent is dichloromethane (DCM), tetrahydrofuran (THF), ethyl acetate, propyl acetate, butyl acetate, isobutylacetate, Acetone, dimethylformamide (DMF), acetonitrile (MeCN), benzonitrile, nitromethane, dimethyl sulfoxide (DMSO), propylene Propylene carbonate, or N-methyl-2-pyrrolidone (NMP), sulfolane (tetramethylene sulfone, 2,3,4,5- Tetrahydrothiophene-1,1-dioxide (2,3,4,5-tetrahydrothiophene-1,1-dioxide)), hexamethylphosphoramide (HMPA), methyl ethyl ketone Methyl isobutyl ketone, acetophenone and It may include at least one of benzophenone.
실시예에 따라, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 슈퍼옥사이드를 산화물 반도체 박막(140) 내로 확산시키는 공정을 적어도 1회 이상 수행할 수 있다. 슈퍼옥사이드를 산화물 반도체 박막(140) 내로 확산시키는 공정을 복수회 수행하면 산화물 반도체 박막 트랜지스터의 전기적 특성 및 신뢰도를 더욱 향상시킬 수 있다.In some embodiments, the method of manufacturing an oxide semiconductor thin film transistor according to an embodiment of the present invention may perform at least one or more steps of diffusing a superoxide into the oxide semiconductor
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 슈퍼옥사이드를 산화물 반도체 박막(140) 내로 확산시키는 공정을 상온에서 진행할 수 있으나, 이에 제한되지 않고, 산화물 반도체의 화학적 결합을 보다 용이하게 유도하여 이동도 및 신뢰도를 향상시키기 위해, 80℃의 온도에서 진행될 수 있다.In addition, the method of manufacturing the oxide semiconductor thin film transistor according to the embodiment of the present invention may proceed to diffuse the superoxide into the oxide semiconductor
상온이라 함은, 예를 들면 25℃이며, 구체적으로는 0℃부터 40℃정도의 범위에서 선택된 적정 온도이다.Normal temperature is 25 degreeC, for example, and is a suitable temperature specifically selected in the range of about 0 degreeC to about 40 degreeC.
슈퍼옥사이드 용액(150)은 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시키는 공정이 완료되면 세정 공정에 의해 제거될 수 있다.The
도 2는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터를 도시한 단면도이다.2 is a cross-sectional view illustrating an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성되는 게이트 전극(110), 게이트 전극 상에 형성되는 게이트 절연막(120), 게이트 절연막(120) 상에 형성되고, 서로 이격되는 소스/드레인 전극(131, 132) 및 소스/드레인 전극 상에 형성되는 산화물 반도체 박막(140)을 포함한다.An oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention may include a
또한, 산화물 반도체 박막(140)은 산화물 반도체 박막(140)의 상부에만 선택적으로 슈퍼옥사이드 용액(150)을 도포하고, 전압 바이어스를 인가하여 산화물 반도체 박막(140) 내로 슈퍼옥사이드를 확산시켜 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어한다.In addition, the oxide semiconductor
도 2에서 와 같이, 게이트 전극(VG) 및 소스 전극(VS)에 가해지는 전압 바이어스에 의해 슈퍼옥사이드 용액(150) 내의 칼륨(K+) 이온 및 슈퍼옥사이드 라디칼(·O2 -)이 산화물 반도체 박막(140) 내로 확산되는 것을 확인할 수 있다.As with the second gate electrode (V G) and the source electrode (V S), potassium (K +) ions and superoxide radical (· O 2 -) in the by the voltage bias
따라서, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 산화물 반도체 박막(140) 내로 슈퍼옥사이드의 양이온을 확산시켜 산화물 반도체 박막(140) 내의 캐리어 농도를 증가시켜 이동도를 향상시킴으로써, 산화물 반도체 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.Accordingly, the oxide semiconductor thin film transistor according to the embodiment of the present invention diffuses the cation of the superoxide into the oxide semiconductor
또한, 산화물 반도체 박막(140) 내로 슈퍼옥사이드의 음이온을 확산시켜 산화물 반도체 박막(140) 내의 산소 공공을 조절하여 산화물 반도체 박막 트랜지스터의 신뢰성을 향상시킬 수 있다In addition, it is possible to improve the reliability of the oxide semiconductor thin film transistor by controlling the oxygen vacancy in the oxide semiconductor
도 3은 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에 인가되는 전압 바이어스를 도시한 그래프이다.3 is a graph illustrating a voltage bias applied to an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 슈퍼옥사이드 확산 공정 시, 음의 게이트 전압(210)을 인가한 다음, 양의 게이트 전압(220)을 인가할 수 있으나, 이에 제한되지 않고, 양의 게이트 전압(220)을 인가한 다음, 음의 게이트 전압(210)을 인가할 수 있다.Referring to FIG. 3, in the oxide semiconductor thin film transistor according to the exemplary embodiment of the present invention, a
따라서, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 음의 게이트 전압(210) 및 양의 게이트 전압(220)을 모두 인가할 수 있다.Accordingly, the oxide semiconductor thin film transistor according to the exemplary embodiment of the present invention may apply both the
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 음의 게이트 전압(210) 또는 양의 게이트 전압(220)을 순차적으로 적어도 1회 이상 인가함으로써, 슈퍼옥사이드의 양이온 및 음이온을 모두 산화물 반도체 박막 내로 확산시킬 수 있다.In addition, in the oxide semiconductor thin film transistor according to the embodiment of the present invention, the
예를 들면, 소스 전극에는 계속 0V(접지)를 가한 상태에서, 게이트 전극에는 -100V의 음의 게이트 전압(210)을 일정 시간동안 가한 다음, 100V의 양의 게이트 전압(220)을 일정 시간동안 가할 수 있으나, 이에 제한되지 않고, 음의 게이트 전압(210), 양의 게이트 전압(220) 및 음의 게이트 전압(210)을 순차적으로 가하는 것과 같이 전압 바이어스의 단계를 적어도 1회 이상 증가시킬 수 있다.For example, while 0 V (ground) is continuously applied to the source electrode, a
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 적어도 1회 이상의 전압 바이어스가 인가될 시, 인가되는 전압의 값은 동일하거나 상이할 수 있다. 전압의 값은 사용자의 목적에 따라 적절히 조절될 수 있다.In addition, in the oxide semiconductor thin film transistor according to the embodiment of the present invention, when at least one voltage bias is applied, the value of the applied voltage may be the same or different. The value of the voltage can be appropriately adjusted according to the user's purpose.
또한, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 전압 바이어스의 인가 시간에 따라 슈퍼옥사이드의 양이온 또는 음이온의 확산 효과의 정도(강-약)를 조절할 수 있다.In addition, the oxide semiconductor thin film transistor according to the embodiment of the present invention can adjust the degree (strong-weak) of the diffusion effect of the cation or anion of the superoxide according to the application time of the voltage bias.
바람직하게는, 전압 바이어스의 인가 시간은 5분 내지 15분일 수 있다.Preferably, the application time of the voltage bias may be 5 minutes to 15 minutes.
이하에서는, 도 4a 내지 도 5를 참조하여, 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전기적 특성 및 신뢰도에 대해 설명하기로 한다.Hereinafter, electrical characteristics and reliability of an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4A to 5.
제조예Production Example
비교예Comparative example (Pristine)(Pristine)
p-type으로 heavily Boron 도핑된 Si 웨이퍼(게이트 전극) 상에, 실리콘 산화물(SiO2)로 열산화(thermal oxidation)시켜 p+ Si 기판 위에 120nm의 게이트 절연막을 성장시키고, 스퍼터를 이용하여 알루미늄(Al)을 60W, 10분, 140W, 10분동안 증착하여 소스/드레인 전극을 형성하였다. 이때 사용된 섀도우 마스크(shadow mask)에 따라 채널(channel)의 너비는 1000㎛이고, 길이는 150㎛이다. 이후, 인풋 전원(Input power)은 150W이고, 아르곤(Ar)의 증착 진공도는 5mTorr인 조건에서 5분 동안 amorphous In-Ga-Zn oxide(a-IGZO)을 스퍼터로 증착하여 산화물 반도체 박막을 제조하였다. 마지막으로, 300℃로 1시간 동안 열처리를 진행하였다.A 120 nm gate insulating film is grown on a p + Si substrate by thermal oxidation with silicon oxide (SiO 2 ) on a heavily boron doped Si wafer (gate electrode) as a p-type, and sputtered aluminum ) Was deposited for 60 W, 10 minutes, 140 W, 10 minutes to form a source / drain electrode. The width of the channel is 1000 μm and the length is 150 μm, depending on the shadow mask used. Subsequently, an oxide semiconductor thin film was manufactured by depositing amorphous In—Ga—Zn oxide (a-IGZO) with a sputter for 5 minutes under an input power of 150 W and a deposition vacuum of argon (Ar) of 5 mTorr. . Finally, heat treatment was performed at 300 ° C. for 1 hour.
또한, 산화물 반도체 박막 트랜지스터는 열처리 여부를 바꾸어 가며 제조하였다. 열처리 시간은 15분이고, 열처리 온도는 80℃에서 진행되었다.In addition, the oxide semiconductor thin film transistor was manufactured while changing the heat treatment. The heat treatment time was 15 minutes, and the heat treatment temperature was performed at 80 ° C.
실시예Example
p-type으로 heavily Boron 도핑된 Si 웨이퍼(게이트 전극) 상에, 실리콘 산화물(SiO2)로 열산화(thermal oxidation)시켜 p+ Si 기판 위에 120nm의 게이트 절연막을 성장시키고, 스퍼터를 이용하여 알루미늄(Al)을 60W, 10분, 140W, 10분동안 증착하여 소스/드레인 전극을 형성하였다. 이때 사용된 섀도우 마스크(shadow mask)에 따라 채널(channel)의 너비는 1000㎛이고, 길이는 150㎛이다. 이후, 인풋 전원(Input power)은 150W이고, 아르곤(Ar)의 증착 진공도는 5mTorr인 조건에서 5분 동안 amorphous In-Ga-Zn oxide(a-IGZO)을 스퍼터로 증착하여 산화물 반도체 박막을 제조하였다.A 120 nm gate insulating film is grown on a p + Si substrate by thermal oxidation with silicon oxide (SiO 2 ) on a heavily boron doped Si wafer (gate electrode) as a p-type, and sputtered aluminum ) Was deposited for 60 W, 10 minutes, 140 W, 10 minutes to form a source / drain electrode. The width of the channel is 1000 μm and the length is 150 μm, depending on the shadow mask used. Subsequently, an oxide semiconductor thin film was prepared by depositing amorphous In—Ga—Zn oxide (a-IGZO) with a sputter for 5 minutes under an input power of 150 W and a deposition vacuum of argon (Ar) of 5 mTorr. .
DMSO(Dimethyl sulfoxide) 용매에 KO2의 농도를 0.01, 0.03, 0.1 및 0.3M 로 조절해가며 KO2 : 18-crown-6 ether : 이온성 액체(Ionic liquid)(EMIM TFSI)를 1:1:1의 비율로 혼합하여 슈퍼옥사이드(KO2) 용액을 제조한 다음, 초음파(ultrasonic)로 10분간 처리하여 슈퍼옥사이드 용액을 제조하였다.KO 2 : 18-crown-6 ether: Ionic liquid (EMIM TFSI) was adjusted to 1: 1, 0.03, 0.1 and 0.3M in the concentration of KO 2 in DMSO (dimethyl sulfoxide) solvent. Mixing at a ratio of 1 to prepare a superoxide (KO 2 ) solution, and then treated with ultrasonic (ultrasonic) for 10 minutes to prepare a superoxide solution.
제조된 슈퍼옥사이드 용액을 산화물 반도체 박막 상에만 선택적으로 도포하고, 슈퍼옥사이드 용액에 전압 바이어스를 처리하기 위해, 핫 척(hot chuck)에서 열처리(annealing)하는 동시에 소스 전극과 게이트 전극 각각에 프로브 스테이션 팁(probe station tip)으로 바이어스를 가했다. 이때, 소스 전극에는 0V를 가하고, 게이트 전극에는 +100V로 5분을 가해준 뒤에, -100V로 15분을 일정하게 가해 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켰다.In order to selectively apply the prepared superoxide solution only on the oxide semiconductor thin film and to treat voltage bias in the superoxide solution, annealing is performed on a hot chuck and at the same time, a probe station tip is applied to each of the source electrode and the gate electrode. biased to the probe station tip. At this time, 0V was applied to the source electrode and 5 minutes were applied to the gate electrode at + 100V, followed by 15 minutes at -100V to diffuse the superoxide into the oxide semiconductor thin film.
또한, 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시킬 때, 열처리 여부와 슈퍼옥사이드 용액의 농도를 바꾸어 가며 코플라나(Coplanar) 구조의 산화물 반도체 박막 트랜지스터를 제조하였다. 열처리 시간은 15분이고, 열처리 온도는 80℃에서 진행되었다.In addition, when the superoxide is diffused into the oxide semiconductor thin film, an oxide semiconductor thin film transistor having a coplanar structure was manufactured while changing the heat treatment and the concentration of the superoxide solution. The heat treatment time was 15 minutes, and the heat treatment temperature was performed at 80 ° C.
도 4a 및 도 4b는 슈퍼옥사이드 용액의 농도에 따른 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전이 곡선(transfer curve)을 도시한 그래프이다.4A and 4B are graphs illustrating a transfer curve of an oxide semiconductor thin film transistor according to an embodiment of the present invention depending on the concentration of a superoxide solution.
도 4a는 상온에서 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켰고, 도 4b는 80℃에서 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켰다.FIG. 4A diffuses the superoxide into the oxide semiconductor thin film at room temperature, and FIG. 4B diffuses the superoxide into the oxide semiconductor thin film at 80 ° C.
하기의, [표 1]은 상온에서 산화물 반도체 박막 내로 슈퍼옥사이드가 확산된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 슈퍼옥사이드 용액의 농도에 따른 특성을 나타낸 표이다. Table 1 is a table showing characteristics according to the concentration of the superoxide solution of the oxide semiconductor thin film transistor according to an embodiment of the present invention in which superoxide is diffused into the oxide semiconductor thin film at room temperature.
[표 1]TABLE 1
도 4a 및 [표 1]을 참조하면, 슈퍼옥사이드 용액의 농도가 증가할수록 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 이동도 및 신뢰도가 향상되는 것을 알 수 있다. 특히, 슈퍼옥사이드 용액의 농도가 0.1M일 때 특성이 가장 우수하였다.4A and [Table 1], it can be seen that as the concentration of the superoxide solution increases, the mobility and reliability of the oxide semiconductor thin film transistor according to the embodiment of the present invention is improved. In particular, the best properties when the concentration of the superoxide solution is 0.1M.
하기의, [표 2]는 80℃에서 산화물 반도체 박막 내로 슈퍼옥사이드가 확산된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 슈퍼옥사이드 용액의 농도에 따른 특성을 나타낸 표이다.Table 2 is a table showing characteristics according to the concentration of the superoxide solution of the oxide semiconductor thin film transistor according to an embodiment of the present invention in which superoxide is diffused into the oxide semiconductor thin film at 80 ° C.
[표 2]TABLE 2
도 4b 및 [표 2]를 참조하면, 슈퍼옥사이드 용액의 농도가 증가할수록 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 이동도 및 신뢰도가 향상되는 것을 알 수 있다.4B and [Table 2], it can be seen that as the concentration of the superoxide solution increases, the mobility and reliability of the oxide semiconductor thin film transistor according to the embodiment of the present invention is improved.
또한, 80℃에서 산화물 반도체 박막 내로 슈퍼옥사이드가 확산된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 상온에서 산화물 반도체 박막 내로 슈퍼옥사이드가 확산된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터보다 이동도 및 신뢰도가 더욱 향상되었다.In addition, the oxide semiconductor thin film transistor according to the embodiment of the present invention in which the superoxide is diffused into the oxide semiconductor thin film at 80 ° C. moves more than the oxide semiconductor thin film transistor according to the embodiment of the present invention in which the superoxide is diffused into the oxide semiconductor thin film at room temperature. The degree and reliability are further improved.
특히, 80℃에서 산화물 반도체 박막 내로 슈퍼옥사이드가 확산된 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 소자의 이동도는 7.80 cm2/Vs이고, 문턱전압 이하에서의 기울기(subthreshold swing, S.S)는 0.37이며, 온/오프 비(on/off ratio)는 3.72 X 109로 기존 소자(Pristine) 대비 대략 4배 정도 향상되었다.In particular, in the oxide semiconductor thin film transistor according to the embodiment of the present invention in which superoxide is diffused into the oxide semiconductor thin film at 80 ° C., the mobility of the device is 7.80 cm 2 / Vs, and the subthreshold swing (SS) is below a threshold voltage. It is 0.37, and the on / off ratio is 3.72 X 10 9, which is about 4 times improvement compared to the existing pristine.
도 5는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전달 곡선을 도시한 그래프이다.5 is a graph illustrating a transfer curve of an oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention.
도 5는 전압 바이어스(V), 슈퍼옥사이드 용액(S) 및 80℃의 온도(A) 조건을 조절하여 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전기적 특성을 측정하였다.FIG. 5 illustrates the electrical characteristics of the oxide semiconductor thin film transistor according to an exemplary embodiment of the present invention by adjusting the voltage bias (V), the superoxide solution (S), and the temperature (A) of 80 ° C.
하기의, [표 3]은 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전기적 특성을 나타낸 표이다.Table 3 is a table showing electrical characteristics of the oxide semiconductor thin film transistor according to the embodiment of the present invention.
[표 3]TABLE 3
도 5 및 [표 3]을 참조하면, 슈퍼옥사이드 용액만을 이용하여 처리된 산화물 반도체 박막 트랜지스터(3), 전압 바이어스만을 이용하여 처리된 산화물 반도체 박막 트랜지스터(2) 및 열처리만을 이용하여 처리된 산화물 반도체 박막 트랜지스터(4) 보다 슈퍼옥사이드 용액 및 전압 바이어스를 이용하여 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시킨 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터(5)의 이동도 및 신뢰도가 우수한 것을 알 수 있다.5 and Table 3, an oxide semiconductor thin film transistor 3 processed using only a superoxide solution, an oxide semiconductor thin film transistor 2 processed using only a voltage bias, and an oxide semiconductor processed using only a heat treatment. It can be seen that the mobility and reliability of the oxide semiconductor thin film transistor 5 according to the embodiment of the present invention, in which the superoxide is diffused into the oxide semiconductor thin film using the superoxide solution and the voltage bias, are superior to the thin film transistor 4.
또한, 80℃의 온도에서 슈퍼옥사이드 용액 및 전압 바이어스를 이용하여 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시킨 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터(8)에서 가장 우수한 이동도 및 신뢰도를 나타내었다.In addition, it showed the best mobility and reliability in the oxide semiconductor thin film transistor 8 according to the embodiment of the present invention in which the superoxide was diffused into the oxide semiconductor thin film using a superoxide solution and a voltage bias at a temperature of 80 ° C.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the present invention has been described with reference to limited embodiments and drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
110: 게이트 전극 120: 게이트 절연막
130: 소스/드레인 전극 131: 소스 전극
132: 드레인 전극 140: 산화물 반도체 박막
150: 슈퍼옥사이드 용액 210: 음의 바이어스
220: 양의 바이어스110: gate electrode 120: gate insulating film
130: source / drain electrode 131: source electrode
132: drain electrode 140: oxide semiconductor thin film
150: superoxide solution 210: negative bias
220: positive bias
Claims (12)
기판 상에 형성되는 게이트 전극;
상기 게이트 전극 상에 형성되는 게이트 절연막;
상기 게이트 절연막 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및
상기 소스/드레인 전극 상에 형성되는 산화물 반도체 박막
을 포함하고,
상기 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액을 도포하고, 전압 바이어스를 인가하여 상기 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 상기 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어하며,
상기 슈퍼옥사이드 용액은 칼륨 슈퍼옥사이드(KO2), 나트륨 슈퍼옥사이드(NaO2), 루비듐 슈퍼옥사이드(RbO2) 및 세슘 슈퍼옥사이드(CsO2) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
In an oxide semiconductor thin film transistor,
A gate electrode formed on the substrate;
A gate insulating film formed on the gate electrode;
Source / drain electrodes formed on the gate insulating layer and spaced apart from each other; And
An oxide semiconductor thin film formed on the source / drain electrodes
Including,
Selectively applying a superoxide solution only to the upper portion of the oxide semiconductor thin film, and applying a voltage bias to diffuse the superoxide into the oxide semiconductor thin film to control electrical characteristics of the oxide semiconductor thin film transistor,
The superoxide solution is an oxide semiconductor thin film comprising at least one of potassium superoxide (KO 2 ), sodium superoxide (NaO 2 ), rubidium superoxide (RbO 2 ) and cesium superoxide (CsO 2 ). transistor.
상기 슈퍼옥사이드의 양이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 캐리어 농도를 제어하고, 상기 슈퍼옥사이드의 음이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 산소 공공을 제어하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 1,
The cations of the superoxide diffuse into the oxide semiconductor thin film to control the carrier concentration of the oxide semiconductor thin film, and the anion of the superoxide diffuse into the oxide semiconductor thin film to control the oxygen vacancy of the oxide semiconductor thin film. An oxide semiconductor thin film transistor.
상기 전압 바이어스는 상기 게이트 전극에 음의 바이어스 또는 양의 바이어스를 순차적으로 적어도 1회 이상 인가하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 1,
The voltage bias is an oxide semiconductor thin film transistor, characterized in that to apply a negative bias or a positive bias to the gate electrode at least once in sequence.
상기 슈퍼옥사이드의 양이온은 칼륨 이온(K+), 나트륨 이온(Na+), 루비듐 이온(Rb+) 및 세슘 이온(Cs+) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 2,
The cation of the superoxide is an oxide semiconductor thin film transistor comprising at least one of potassium ions (K + ), sodium ions (Na + ), rubidium ions (Rb + ) and cesium ions (Cs + ).
상기 슈퍼옥사이드의 음이온은 슈퍼옥사이드 음이온 라디칼(·O2 -) 및 수산화 라디칼(·OH) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 2,
The anion of the superoxide oxide oxide thin film transistor, characterized in that it comprises at least one of a superoxide anion radical (· O 2 − ) and a hydroxyl radical (· OH).
상기 슈퍼옥사이드 용액은 상기 슈퍼옥사이드, 첨가제 및 용매를 포함하고, 상기 슈퍼옥사이드와 첨가제의 부피비는 1:1 내지 2:1인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 1,
The superoxide solution includes the superoxide, an additive, and a solvent, and the volume ratio of the superoxide and the additive is 1: 1 to 2: 1 oxide semiconductor thin film transistor.
상기 슈퍼옥사이드 용액의 농도는 0.01M 내지 1M인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
The method of claim 1,
The concentration of the superoxide solution is an oxide semiconductor thin film transistor, characterized in that 0.01M to 1M.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 적어도 어느 하나를 포함하는 산화물 반도체 박막 트랜지스터.
The method of claim 1,
The oxide semiconductor thin film includes amorphous indium gallium-zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide (ZTO). Oxide semiconductor thin film transistor including at least one of silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO), and aluminum zinc tin oxide (AZTO) .
기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계; 및
상기 소스/드레인 전극 상에 산화물 반도체 박막을 형성하는 단계
를 포함하고,
상기 산화물 반도체 박막을 형성하는 단계는,
상기 산화물 반도체 박막의 상부에만 선택적으로 슈퍼옥사이드 용액을 도포하고, 전압 바이어스를 인가하여 상기 산화물 반도체 박막 내로 슈퍼옥사이드를 확산시켜 상기 산화물 반도체 박막 트랜지스터의 전기적 특성을 제어하며,
상기 슈퍼옥사이드 용액은 칼륨 슈퍼옥사이드(KO2), 나트륨 슈퍼옥사이드(NaO2), 루비듐 슈퍼옥사이드(RbO2) 및 세슘 슈퍼옥사이드(CsO2) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법.
In the method of manufacturing an oxide semiconductor thin film transistor,
Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Forming source / drain electrodes spaced apart from each other on the gate insulating film; And
Forming an oxide semiconductor thin film on the source / drain electrodes
Including,
Forming the oxide semiconductor thin film,
Selectively applying a superoxide solution only to the upper portion of the oxide semiconductor thin film, and applying a voltage bias to diffuse the superoxide into the oxide semiconductor thin film to control electrical characteristics of the oxide semiconductor thin film transistor,
The superoxide solution is an oxide semiconductor thin film comprising at least one of potassium superoxide (KO 2 ), sodium superoxide (NaO 2 ), rubidium superoxide (RbO 2 ) and cesium superoxide (CsO 2 ). Method of manufacturing a transistor.
상기 슈퍼옥사이드의 양이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 캐리어 농도를 제어하고, 상기 슈퍼옥사이드의 음이온은 상기 산화물 반도체 박막 내로 확산되어, 상기 산화물 반도체 박막의 산소 공공을 제어하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법.
The method of claim 10,
The cations of the superoxide diffuse into the oxide semiconductor thin film to control the carrier concentration of the oxide semiconductor thin film, and the anion of the superoxide diffuse into the oxide semiconductor thin film to control the oxygen vacancy of the oxide semiconductor thin film. A method of manufacturing an oxide semiconductor thin film transistor, characterized by the above-mentioned.
상기 산화물 반도체 박막을 형성하는 단계는,
80℃의 온도에서 진행되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법.The method of claim 11,
Forming the oxide semiconductor thin film,
A process for producing an oxide semiconductor thin film transistor, characterized in that it proceeds at a temperature of 80 ℃.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149555A KR102035392B1 (en) | 2017-11-10 | 2017-11-10 | Oxide semiconductor thin film transistor and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170149555A KR102035392B1 (en) | 2017-11-10 | 2017-11-10 | Oxide semiconductor thin film transistor and method for manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190053553A KR20190053553A (en) | 2019-05-20 |
| KR102035392B1 true KR102035392B1 (en) | 2019-10-22 |
Family
ID=66678670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170149555A KR102035392B1 (en) | 2017-11-10 | 2017-11-10 | Oxide semiconductor thin film transistor and method for manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102035392B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101819746B (en) | 1998-09-04 | 2013-01-09 | 松下电器产业株式会社 | A plasma display panel driving method and plasma display panel apparatus |
| WO2012103528A2 (en) * | 2011-01-28 | 2012-08-02 | Northwestern University | Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films |
| US9361942B2 (en) | 2011-12-22 | 2016-06-07 | Apple Inc. | Playlist configuration and preview |
| KR101802054B1 (en) * | 2016-02-16 | 2017-11-27 | 연세대학교 산학협력단 | Oxide semiconductor thin film transistor and method for manufacturing thereof |
-
2017
- 2017-11-10 KR KR1020170149555A patent/KR102035392B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190053553A (en) | 2019-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Troughton et al. | Amorphous InGaZnO and metal oxide semiconductor devices: an overview and current status | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| CN104934481B (en) | A kind of thin film transistor (TFT) and preparation method thereof | |
| US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
| JP2010040552A (en) | Thin film transistor and manufacturing method thereof | |
| KR101445478B1 (en) | Thin Film Transistor Using Si-Zn-SnO | |
| JP2009010348A (en) | Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method | |
| JP5098152B2 (en) | Thin film transistor manufacturing method | |
| US11881515B2 (en) | Vertical thin film transistor with single gate electrode with micro-perforations | |
| US8853691B2 (en) | Transistor and manufacturing method thereof | |
| TW201640564A (en) | Thin film transistor and method for manufacturing the same | |
| JP2007123702A (en) | Thin-film transistor and manufacturing method thereof | |
| JP2018074178A (en) | Method for manufacturing thin-film transistor | |
| KR20170119294A (en) | Method for fabricating fully self-aligned dual-gate thin film transistors | |
| KR101842796B1 (en) | Oxide semiconductor transistor having dual gate structure and method of manufacturing the same | |
| KR101802054B1 (en) | Oxide semiconductor thin film transistor and method for manufacturing thereof | |
| CN105409003A (en) | Method for improving the electrical conductivity of metal oxide semiconductor layers | |
| Xu et al. | Enhancing the performance of solution-processed thin-film transistors via laser scanning annealing | |
| KR102035392B1 (en) | Oxide semiconductor thin film transistor and method for manufacturing thereof | |
| KR102036971B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR102059636B1 (en) | Oxide semiconductor thin film transistor and method for manufacturing thereof | |
| CN102646719A (en) | Oxide film, thin-film transistor and preparation method of thin-film transistor | |
| KR101231724B1 (en) | Thinfilm transistor and method of manufacturing thereof | |
| JP2015103646A (en) | Field effect transistor, oscillation circuit, driver circuit, semiconductor device and field effect transistor manufacturing method | |
| CN108417620B (en) | Oxide insulator thin film and thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |