KR102030331B1 - Light emitting, power generating or other electronic apparatus and method of manufacturing same - Google Patents

Light emitting, power generating or other electronic apparatus and method of manufacturing same Download PDF

Info

Publication number
KR102030331B1
KR102030331B1 KR1020137008391A KR20137008391A KR102030331B1 KR 102030331 B1 KR102030331 B1 KR 102030331B1 KR 1020137008391 A KR1020137008391 A KR 1020137008391A KR 20137008391 A KR20137008391 A KR 20137008391A KR 102030331 B1 KR102030331 B1 KR 102030331B1
Authority
KR
South Korea
Prior art keywords
delete delete
diodes
diode
layer
gan
Prior art date
Application number
KR1020137008391A
Other languages
Korean (ko)
Other versions
KR20130108575A (en
Inventor
마크 디. 로웬탈
윌리엄 존스톤 레이
네일 오. 셧튼
리차드 에이. 블랜차드
브래드 오로
마크 앨런 르완도우스키
제프리 볼드리지
에릭 앤서니 페로치엘로
Original Assignee
엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/223,294 external-priority patent/US8674593B2/en
Priority claimed from US13/223,286 external-priority patent/US8852467B2/en
Priority claimed from US13/223,293 external-priority patent/US8877101B2/en
Priority claimed from US13/223,279 external-priority patent/US8809126B2/en
Priority claimed from US13/223,289 external-priority patent/US9018833B2/en
Priority claimed from US13/223,302 external-priority patent/US8846457B2/en
Priority claimed from US13/223,297 external-priority patent/US8415879B2/en
Application filed by 엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드 filed Critical 엔티에이치 디그리 테크놀로지스 월드와이드 인코포레이티드
Publication of KR20130108575A publication Critical patent/KR20130108575A/en
Application granted granted Critical
Publication of KR102030331B1 publication Critical patent/KR102030331B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

다이오드들의 액체 또는 겔 현탁액의 예시적 인쇄 가능한 조성물은 복수 개의 다이오드들, 제1 용매 및/또는 점도 조절제를 포함한다. 예시적 장치는, 복수 개의 다이오드들; 적어도 미량의 제1 용매; 및 상기 복수 개의 다이오드들의 각각의 다이오드를 적어도 부분적으로 둘러싸는 중합체성 또는 수지 필름을 포함한다. 각종 예시적 다이오드들은 약 10 내지 50㎛의 측방 치수 및 약 5 내지 25㎛의 높이를 갖는다. 기타 양태들은 또한, 약 10 내지 약 50㎛의 크기 범위를 갖는, 실질적으로 화학적으로 불활성인 복수 개의 입자들을 포함할 수 있다.Exemplary printable compositions of liquid or gel suspensions of diodes comprise a plurality of diodes, a first solvent and / or a viscosity modifier. An example apparatus includes a plurality of diodes; At least trace amounts of a first solvent; And a polymeric or resin film at least partially surrounding each diode of the plurality of diodes. Various exemplary diodes have a lateral dimension of about 10-50 μm and a height of about 5-25 μm. Other embodiments may also include a plurality of substantially chemically inert particles having a size range of about 10 to about 50 μm.

Figure R1020137008391
Figure R1020137008391

Description

발광, 발전 또는 기타 전자 장치 및 이의 제조 방법 {LIGHT EMITTING, POWER GENERATING OR OTHER ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING SAME}LIGHT EMITTING, POWER GENERATING OR OTHER ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING SAME}

저작권 고시 및 허가사항Copyright notice and permission

이 특허문서의 개시내용 중 일부는 저작권 보호 적용을 받는 사항을 포함하고 있다. 본 저작권 소유자는 이 특허문서나 특허 개시내용을 특허청 특허 파일이나 기록에 수록된 대로 복사하는 것에 대해 반대하지 않지만, 그렇지 않은 모든 경우에 대해서 저작권을 보유한다. 다음 공지사항은 이 문서와 하기 데이터, 내용 및 이에 대한 도면에 적용된다: Copyright ⓒ 2010-2011, NthDegree Technologies Worldwide, Inc.Some of the disclosures in this patent document contain matters subject to copyright protection. This Copyright Owner does not object to the copying of this patent document or patent disclosure as contained in the Patent Office patent file or record, but retains the copyright in all other cases. The following notice applies to this document and the following data, content and drawings: Copyright © 2010-2011, NthDegree Technologies Worldwide, Inc. All rights reserved.

관련 출원의 상호 참조Cross Reference of Related Application

본 출원은 2010년 9월 1일자로 출원된 미국 가특허 출원 제61/379,225호(발명자: William Johnstone Ray 등, 명칭: "Printable Composition of a Liquid or Gel Suspension of Diodes")의 전환이고 이에 대해 우선권을 주장하며, 상기 출원은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is and is a priority for and converts U.S. Provisional Patent Application No. 61 / 379,225, filed September 1, 2010 (inventor by William Johnstone Ray, et al., "Printable Composition of a Liquid or Gel Suspension of Diodes"). , The application of which is hereby incorporated by reference in its entirety, with the priority claimed for all generic disclosed subjects, with the same effect as described in the full text.

본 출원은 2010년 9월 1일자로 출원된 미국 가특허 출원 제61/379,284호(발명자: William Johnstone Ray 등, 명칭: "Light Emitting, Photovoltaic and Other Electronic Apparatus")의 전환이고 이에 대해 우선권을 주장하며, 상기 출원은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is the conversion of and claims priority to US Provisional Patent Application No. 61 / 379,284 filed on September 1, 2010 (inventor: William Johnstone Ray, et al., "Light Emitting, Photovoltaic and Other Electronic Apparatus"). And the application is to be assigned by reference in its entirety, the entire contents of which are hereby incorporated by reference with the priorities claimed for all of the generally disclosed subjects, with the same effect as described in the full text.

본 출원은 2010년 9월 3일자로 출원된 미국 가특허 출원 제61/379,830호(발명자: William Johnstone Ray 등, 명칭: "Printable Composition of a Liquid ot Gel Suspension of Diodes and Method of Making Same")의 전환이고 이에 대해 우선권을 주장하며, 상기 출원은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is issued to U.S. Provisional Patent Application No. 61 / 379,830, filed September 3, 2010 (inventor by William Johnstone Ray et al., Entitled "Printable Composition of a Liquid Ot Gel Suspension of Diodes and Method of Making Same"). Conversion and claiming priority therein, the application of which is hereby assigned in its entirety, the entire contents of which are hereby incorporated by reference with reference to the alleged priorities, with the same effect as described in the preamble.

본 출원은 2010년 9월 3일자로 출원된 미국 가특허 출원 제61/379,820호(발명자: William Johnstone Ray 등, 명칭: "Light Emitting, Photovoltaic and Other Electronic Apparatus")의 전환이고 이에 대해 우선권을 주장하며, 상기 출원은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is the conversion of and claims priority to US Provisional Patent Application No. 61 / 379,820, filed September 3, 2010 (inventor: William Johnstone Ray, et al., "Light Emitting, Photovoltaic and Other Electronic Apparatus"). And the application is to be assigned by reference in its entirety, the entire contents of which are hereby incorporated by reference with the priorities claimed for all of the generally disclosed subjects, with the same effect as described in the full text.

본 출원은 2007년 5월 31일자로 출원된 미국 특허 출원 제11/756,616호(발명자: William Johnstone Ray 등, 명칭: "Method of Manufacturing Addressable and Static Electronic Displays")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is part consecutive application of US Patent Application No. 11 / 756,616, filed May 31, 2007 (inventor: William Johnstone Ray et al., Entitled "Method of Manufacturing Addressable and Static Electronic Displays"), with priority over it. Allegedly, this application is generally assigned and is hereby incorporated by reference in its entirety, with the priority claimed for all generic disclosed subjects, having the same effect as described in its full text.

본 출원은 2009년 11월 22일자로 출원된 미국 특허 출원 제12/601,268호(발명자: William Johnstone Ray 등, 명칭: "Method of Manufacturing Addressable and Static Electronic Displays, Power Generating and Other Electronic Apparatus")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원은 2007년 5월 31일자로 출원된 미국 특허 출원 제11/756,616호(발명자: William Johnstone Ray 등, 명칭: "Method of Manufacturing Addressable and Static Electronic Displays")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 또한 이것은 2007년 5월 31일자로 출원된 미국 특허 출원 제11/756,616호에 대해 우선권을 주장하는, 2008년 5월 30일자로 출원된 국제 출원 제PCT/US2008/65237호(발명자: William Johnstone Ray 등, 명칭: "Method of Manufacturing Addressable and Static Electronic Displays, Power Generating and Other Electronic Apparatus")의 35 U.S.C. Section 371 하의 미국 국내 단계 출원이고 이에 대해 우선권을 주장하며, 상기 출원들은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is part of US patent application Ser. No. 12 / 601,268 filed November 22, 2009 (inventor: William Johnstone Ray et al., Entitled "Method of Manufacturing Addressable and Static Electronic Displays, Power Generating and Other Electronic Apparatus"). It is a continuous application and claims priority thereto, which application is filed on May 31, 2007, filed in US Patent Application No. 11 / 756,616, issued by William Johnstone Ray et al., Entitled "Method of Manufacturing Addressable and Static Electronic Displays." International application, filed May 30, 2008, which claims priority to US patent application Ser. No. 11 / 756,616, filed May 31, 2007. 35 USC of PCT / US2008 / 65237 (inventor: William Johnstone Ray et al., Titled "Method of Manufacturing Addressable and Static Electronic Displays, Power Generating and Other Electronic Apparatus"). It is a U.S. national stage application under Section 371 and claims priority therein, the applications of which are generally assigned, the entire contents of which are hereby incorporated by reference in their entirety, with the priority claimed for all of the disclosed subject matter, with the same effect as described in the preamble. Is cited by reference.

본 출원은 또한, 2011년 5월 31일자로 출원된 미국 특허 출원 제13/149,681호(발명자: William Johnstone Ray 등, 명칭: "Addressable or Static Light Emitting or Electronic Apparatus")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원은 2007년 5월 31일자로 출원되고 2011년 7월 5일자로 미국 특허 제US 7,972,031 B2호로 발행된 미국 특허 출원 제11/756,619호(발명자: William Johnstone Ray 등, 명칭: "Addressable or Static Light Emitting or Electronic Apparatus")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원들은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is also a partial consecutive application of US patent application Ser. No. 13 / 149,681 filed on May 31, 2011 (inventor: William Johnstone Ray et al., Entitled "Addressable or Static Light Emitting or Electronic Apparatus"). Claiming Priority, the application is filed May 31, 2007 and is issued U.S. Patent No. 11,756,619, issued July 5, 2011, to US Pat. No. 7,972,031 B2 (inventor: William Johnstone Ray et al. : "Addressable or Static Light Emitting or Electronic Apparatus"), which claims and prioritizes such applications, which are generally assigned, the entire contents of which are the same as those described in their full text It is incorporated herein by reference with the priority claimed for.

본 출원은 2009년 11월 22일자로 출원된 미국 특허 출원 제12/601,271호(발명자: William Johnstone Ray 등, 명칭: "Addressable or Static Light Emitting, Power Generating or Other Electronic Apparatus")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원은 2007년 5월 31일자로 출원된 미국 특허 출원 제11/756,619호(발명자: William Johnstone Ray 등, 명칭: "Addressable or Static Light Emitting or Electronic Apparatus")의 일부 연속 출원이고 이에 대해 우선권을 주장하며, 이것은 2007년 5월 31일자로 출원된 미국 특허 출원 제11/756,619호에 대해 우선권을 주장하는, 2008년 5월 30일자로 출원된 국제 출원 제PCT/US2008/65230호(발명자: William Johnstone Ray 등, 명칭: "Addressable or Static Light Emitting, Power Generating or Other Electronic Apparatus")의 35 U.S.C. Section 371 하의 미국 국내 단계 출원이고 이에 대해 우선권을 주장하며, 상기 출원들은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.This application is part consecutive application of US Patent Application No. 12 / 601,271 filed on November 22, 2009 (inventor: William Johnstone Ray et al., Entitled "Addressable or Static Light Emitting, Power Generating or Other Electronic Apparatus"). Priority is claimed in this application, which is part of U.S. Patent Application No. 11 / 756,619 filed on May 31, 2007 (inventor: William Johnstone Ray et al., Entitled "Addressable or Static Light Emitting or Electronic Apparatus"). International Application No. PCT / US2008, filed May 30, 2008, which claims priority to US patent application Ser. No. 11 / 756,619, filed May 31, 2007, which is a serial application and claims priority thereto. 35 USC of / 65230 (inventor: William Johnstone Ray, et al., "Addressable or Static Light Emitting, Power Generating or Other Electronic Apparatus") It is a U.S. national stage application under Section 371 and claims priority therein, the applications of which are generally assigned, the entire contents of which are hereby incorporated by reference in their entirety, with the priority claimed for all of the disclosed subject matter, with the same effect as described in the preamble. Is cited by reference.

본 출원은 또한 다음의 특허 출원들, 즉, (1) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,279호(발명자: Mark D. Lowenthal 등, 명칭: "Printable Composition of a Liquid or Gel Suspension of Diodes"); (2) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,289호(발명자: Mark D. Lowenthal 등, 명칭: "Light Emitting, Power Generating or Other Electronic Apparatus"); (3) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,286호(발명자: Mark D. Lowenthal 등, 명칭: "Method of Manufacturing a Printable Composition of a Liquid or Gel Suspension of Diodes"); (4) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,293호(발명자: Mark D. Lowenthal 등, 명칭: "Method of Manufacturing a Light Emitting, Power Generating or Other Electronic Apparatus"); (5) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,294호(발명자: Mark D. Lowenthal 등, 명칭: "Diode For a Printable Composition"); (6) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,297호(발명자: Mark D. Lowenthal 등, 명칭: "Diode For a Printable Composition"); 및 (7) 2011년 8월 31일자로 출원된 미국 특허 출원 제13/223,302호(발명자: Mark D. Lowenthal 등, 명칭: "Printable Composition of a Liquid or Gel Suspension of Two-Terminal Integrated Circuits and Apparatus")의 연속 출원이고 이에 대해 우선권을 주장하며, 상기 출원들은 일반 양도되고, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 모든 일반 개시된 대상에 대해 주장된 우선권과 함께 본 명세서에 참조로 인용된다.The present application also discloses the following patent applications, namely (1) US Patent Application No. 13 / 223,279 filed on August 31, 2011 (inventor: Mark D. Lowenthal et al., Entitled “Printable Composition of a Liquid or Gel Suspension of Diodes "); (2) US patent application Ser. No. 13 / 223,289 filed August 31, 2011 (inventor: Mark D. Lowenthal et al., Entitled “Light Emitting, Power Generating or Other Electronic Apparatus”); (3) US patent application Ser. No. 13 / 223,286 filed on August 31, 2011 (inventor: Mark D. Lowenthal et al., Titled “Method of Manufacturing a Printable Composition of a Liquid or Gel Suspension of Diodes”); (4) US patent application Ser. No. 13 / 223,293, filed August 31, 2011 (inventor: Mark D. Lowenthal et al., Entitled “Method of Manufacturing a Light Emitting, Power Generating or Other Electronic Apparatus”); (5) US patent application Ser. No. 13 / 223,294 filed August 31, 2011 (inventor: Mark D. Lowenthal et al., Designation “Diode For a Printable Composition”); (6) US patent application Ser. No. 13 / 223,297 filed August 31, 2011 (inventor: Mark D. Lowenthal et al., Designation “Diode For a Printable Composition”); And (7) US patent application Ser. No. 13 / 223,302 filed on August 31, 2011 (inventor: Mark D. Lowenthal et al., Titled "Printable Composition of a Liquid or Gel Suspension of Two-Terminal Integrated Circuits and Apparatus"). And claims priority thereto, the applications of which are hereby assigned in their entirety, the entire contents of which are hereby incorporated by reference with reference to the claims claimed for all of the generally disclosed subjects, with the same effect as described in the preamble. Is cited.

기술분야Technical Field

본 발명은 일반적으로 발광 및 태양광발전 기술에 관한 것이고, 특히, 액체 또는 겔에 현탁되고 인쇄 가능한 발광 또는 태양광발전 다이오드 또는 기타 2-단자 집적 회로의 조성물; 및 액체 또는 겔에 현탁된 발광, 태양광발전 또는 기타 다이오드 또는 2-단자 집적 회로의 조성물의 제조 방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates generally to light emitting and photovoltaic technologies and, in particular, to compositions of light emitting or photovoltaic diodes or other two-terminal integrated circuits suspended and printable in liquids or gels; And a method for producing a composition of luminescence, photovoltaic or other diode or two-terminal integrated circuits suspended in a liquid or gel.

발광 다이오드("LED")를 갖는 조명 장치는 통상적으로 집적 회로 공정 단계들을 사용하여 반도체 웨이퍼 위에 LED를 제조하는 것을 요구하고 있다. 수득된 LED는 실질적으로 편평하고 가로 약 200㎛ 이상으로 비교적 대형이다. 이러한 LED는 각각 통상적으로, 당해 LED의 p형 부분과 n형 부분에 대한 옴 접촉(ohmic contact)을 제공하도록, 당해 LED의 동일 면 위에 2개의 금속 단자를 갖는 2-단자 디바이스이다. LED 웨이퍼를 이후에 통상적으로 소잉(sawing)과 같은 기계 공정을 통해 개별 LED들로 나눈다. 상기 개별 LED들을 이후에 반사 케이싱에 넣고, 상기 LED의 2개의 금속 단자 각각에 개별적으로 본딩 와이어를 부착시킨다. 이 공정은 많은 시간과 노동력을 요하고 비용이 많이 들기 때문에, 생산되는 LED-기반 조명 장치는 일반적으로 다수의 소비자 어플리케이션 용도로서 너무 고가이다.Lighting devices with light emitting diodes (“LEDs”) typically require manufacturing LEDs on semiconductor wafers using integrated circuit processing steps. The LEDs obtained are substantially flat and relatively large, at least about 200 μm in width. These LEDs are each typically two-terminal devices having two metal terminals on the same side of the LED to provide ohmic contacts to the p-type and n-type portions of the LED. The LED wafer is then divided into individual LEDs, typically through a mechanical process such as sawing. The individual LEDs are then placed in a reflective casing and separately attached bonding wires to each of the two metal terminals of the LEDs. Because this process is time consuming, labor intensive, and expensive, the LED-based lighting devices produced are generally too expensive for many consumer applications.

유사하게, 태양광발전 패널과 같은 에너지 발생 장치도 또한 통상적으로, 집적 회로 공정 단계들을 사용하여 반도체 웨이퍼 또는 기타 기판 위에 태양광발전 다이오드를 제조하는 것을 요구하고 있다. 수득된 웨이퍼 또는 기타 기판을 이후에 포장하고 조립하여 태양광발전 패널을 제조한다. 이 공정도 많은 시간과 노동력을 요하고 비용이 많이 들기 때문에, 생산되는 태양광발전 디바이스는 제3자의 보조를 받지 않거나 기타 정부 보조금 없이는, 광범위한 사용에 있어서는 지나치게 고가이다.Similarly, energy generating devices, such as photovoltaic panels, also typically require the fabrication of photovoltaic diodes on semiconductor wafers or other substrates using integrated circuit processing steps. The obtained wafer or other substrate is then packaged and assembled to produce a photovoltaic panel. Because this process is time consuming, labor intensive, and expensive, the photovoltaic devices produced are too expensive for widespread use without third party assistance or other government subsidies.

발광 또는 에너지 발생 목적을 위한 새로운 타입의 다이오드 또는 기타 반도체 디바이스들을 제조하기 위해 많은 기술들이 시도되고 있다. 예를 들면, 유기 수지 및 용매에 혼화 가능하도록 유기 분자에 의해 관능화되거나 캡핑된 양자점들을 인쇄하여 그래픽을 형성할 수 있고, 상기 그래픽을 제2의 광으로 펌핑시킬 때 발광한다는 것이 제안되었다. 약 1.0nm 내지 약 100nm(1/10㎛) 범위의 입자와 같은 반도체 나노입자들을 사용하는, 디바이스 형성을 위한 다수의 접근법들도 실행되고 있다. 또 다른 접근법은, 용매-바인더 담체에 분산된 더 큰 규모의 규소 분말을 사용하고, 수득된 규소 분말의 콜로이드 현탁액을 사용하여 인쇄 트랜지스터 내의 활성 층을 형성한다. 또 하나의 상이한 접근법은 GaAs 웨이퍼 위에 형성된 매우 편평한 AlInGaP LED 구조물들을 사용하고, 각각의 LED는 상기 웨이퍼 위의 2개의 이웃하는 LED 각각에 대한 브레이크어웨이 포토레지스트 앵커(breakaway photoresist anchor)를 가지며, 각각의 LED는 이후에 픽 앤 플레이스(pick and place)되어 최종 디바이스를 형성한다.Many techniques have been attempted to manufacture new types of diodes or other semiconductor devices for light emitting or energy generating purposes. For example, it has been proposed to print graphics by forming quantum dots functionalized or capped by organic molecules to be miscible with organic resins and solvents, and to emit light when pumping the graphics with a second light. Numerous approaches have also been implemented for device formation, using semiconductor nanoparticles such as particles in the range of about 1.0 nm to about 100 nm (1/10 μm). Another approach is to use larger scale silicon powder dispersed in a solvent-binder carrier and use the colloidal suspension of the silicon powder obtained to form the active layer in the printed transistor. Another different approach uses very flat AlInGaP LED structures formed on a GaAs wafer, each LED having a breakaway photoresist anchor for each of two neighboring LEDs on the wafer, The LEDs are then pick and place to form the final device.

기타 접근법들은, 사다리꼴형 다이오드들을 용매에 넣은 다음, 이것을 정합하는 사다리꼴형 구멍들을 갖는 기판 위에 부어, 상기 사다리꼴형 다이오드들을 붙잡아 제위치에 고정시키는 "록 앤 키(lock and key)" 유체 자가-조립을 사용하고 있다. 그러나, 상기 용매 중의 사다리꼴형 다이오드들은 상기 용매 내에 현탁 및 분산되지 않는다. 대신에 상기 사다리꼴형 다이오드들은 빠르게 침전되어, 서로 점착하는 다이오드들의 응집체로 되어, 상기 용매 내에서 현탁액으로 유지될 수 없거나 또는 분산될 수 없고, 사용 직전에 활성 초음파 처리 또는 교반을 필요로 한다. 용매 중의 이러한 사다리꼴형 다이오드들은 저장, 포장 또는 기타 잉크로서의 사용이 가능한 다이오드-기반 잉크로서 사용될 수 없고, 인쇄 공정 용도에도 적합하지 않다.Other approaches include “lock and key” fluid self-assembly that traps the trapezoidal diodes in a solvent and then pours it onto a substrate with matching trapezoidal holes, to hold and trap the trapezoidal diodes in place. I'm using. However, trapezoidal diodes in the solvent are not suspended and dispersed in the solvent. Instead, the trapezoidal diodes settle rapidly and become aggregates of diodes sticking together, which cannot be maintained or dispersed in suspension in the solvent and require active sonication or stirring immediately before use. Such trapezoidal diodes in a solvent cannot be used as diode-based inks that can be used for storage, packaging or other inks and are not suitable for printing process applications.

이들 접근법 중의 어느 것도, 2-단자 집적 회로 또는 기타 반도체 디바이스를 함유하는 액체 또는 겔을 사용하지 않는다(상기 2-단자 집적 회로 또는 기타 반도체 디바이스는 사실상 상기 액체 또는 겔 매체에 분산 및 현탁되어, 예를 들면 잉크를 형성하고, 상기 2-단자 집적 회로는 입자로서 현탁되고, 상기 반도체 디바이스는 완전하고 기능이 가능하며, 인쇄 공정을 사용하여 비-불활성 대기 환경에서 장치 또는 시스템으로 형성될 수 있다).None of these approaches use liquids or gels containing two-terminal integrated circuits or other semiconductor devices (the two-terminal integrated circuits or other semiconductor devices are virtually dispersed and suspended in the liquid or gel medium, eg For example, ink is formed, the two-terminal integrated circuit is suspended as particles, the semiconductor device is complete and functional, and can be formed into an apparatus or system in a non-inert atmospheric environment using a printing process) .

이러한 최근의 다이오드-기반 기술 개발에 따른 LED-기반 디바이스 및 태양광발전 디바이스는 상업적 실용성을 달성하기에 여전히 너무 복잡하고 고가이다. 결론적으로, 삽입된 부재들과 제조의 용이성 면에서, 덜 고가이도록 고안된 발광 및/또는 태양광발전 장치가 요구된다. 또한, 덜 고가이고 더욱 강건한 공정들을 사용하여 이러한 발광 또는 태양광발전 디바이스를 제조함으로써, 소비자와 상업에 의한 광범위한 사용 및 채택이 가능한 LED-기반 조명 장치 및 태양광발전 패널을 생산하는 방법도 요구된다. 따라서, LED-기반 디바이스 및 태양광발전 디바이스를 제조하기 위해 인쇄될 수 있는 완전한 기능성 다이오드 또는 기타 2-단자 집적 회로의 액체 또는 겔 현탁액, 이러한 LED-기반 디바이스 및 태양광발전 디바이스를 제조하기 위한 인쇄 방법, 및 최종의 인쇄된 LED-기반 디바이스 및 태양광발전 디바이스에 대한 각종 요구들이 존재한다.LED-based devices and photovoltaic devices resulting from these recent diode-based technology developments are still too complex and expensive to achieve commercial practicality. In conclusion, there is a need for a light emitting and / or photovoltaic device that is designed to be less expensive in terms of inserted members and ease of manufacture. There is also a need for a method of producing LED-based lighting devices and photovoltaic panels that can be widely used and adopted by consumers and commerce by manufacturing such light emitting or photovoltaic devices using less expensive and more robust processes. . Thus, liquid or gel suspensions of fully functional diodes or other two-terminal integrated circuits that can be printed for manufacturing LED-based devices and photovoltaic devices, printing for manufacturing such LED-based devices and photovoltaic devices. There are various needs for the method, and the final printed LED-based device and photovoltaic device.

당해 예시적 양태들은 "다이오드 잉크(diode ink)", 즉, 예를 들어 스크린 인쇄 또는 플렉소그래픽 인쇄를 통해 인쇄될 수 있는 다이오드들 또는 기타 2-단자 집적 회로들의 액체 또는 겔 현탁액 및 분산액을 제공한다. 아래에 더욱 상세히 기술되는 바와 같이, 상기 다이오드 잉크 조성물에 포함되기 전의 상기 다이오드들 자체는, (LED로서 구현된 경우에는) 여자(energization)될 때 발광하도록 기능할 수 있거나 (태양광발전 다이오드로서 구현된 경우에는) 광원에 노출될 때 전력을 제공하도록 기능할 수 있는 완성된 반도체 디바이스들이다. 예시적 방법은 또한, 아래에서 더욱 상세히 논의되는 바와 같이, 용매 및 점성 수지 또는 중합체 혼합물에 복수 개의 다이오드들을 분산 및 현탁시키는 다이오드 잉크의 제조 방법을 포함하고, 상기 다이오드 잉크를 인쇄하여 LED-기반 디바이스 및 태양광발전 디바이스를 제조할 수 있다. 이러한 다이오드 잉크를 인쇄하여 형성한 예시적 장치 및 시스템도 기재된다.These exemplary embodiments provide a liquid or gel suspension and dispersion of diodes or other two-terminal integrated circuits that can be printed via "diode ink", ie, screen printing or flexographic printing. do. As described in more detail below, the diodes themselves, before being included in the diode ink composition, may function to emit light when energized (if implemented as LEDs) or implemented as photovoltaic diodes. Are completed semiconductor devices that can function to provide power when exposed to a light source. Exemplary methods also include methods of making diode inks for dispersing and suspending a plurality of diodes in a solvent and a viscous resin or polymer mixture, as discussed in more detail below, and printing the diode inks to produce LED-based devices. And photovoltaic devices. Exemplary devices and systems formed by printing such diode inks are also described.

본 기술내용은 2-단자 집적 회로 타입의 다이오드에 초점을 두고 있으나, 당해 기술분야의 숙련가들은 다른 타입의 반도체 디바이스들을 동등하게 대체시켜 더욱 광범위하게 "반도체 디바이스 잉크"라 지칭되는 것을 형성할 수 있다는 것과, 이러한 모든 변형들은 동등하고 본 기재내용의 범위 내에 있다는 것을 인식할 것이다. 따라서, 본 명세서에서 "다이오드"에 대한 어떠한 언급도, 레지스터, 인덕터, 커패시터, RFID 회로, 센서, 압전 디바이스 등과 같은 임의의 종류의 임의의 2-단자 집적 회로, 및 2개의 단자 또는 전극을 사용하여 작동할 수 있는 임의의 기타 집적 회로를 의미하고 포함하는 것으로 이해될 것이다.Although the present disclosure focuses on diodes of the two-terminal integrated circuit type, those skilled in the art can equivalently replace other types of semiconductor devices to form what is more broadly referred to as "semiconductor device inks." It will be appreciated that these and all such variations are equivalent and within the scope of the present disclosure. Thus, any reference to "diode" herein is intended using any kind of two-terminal integrated circuit, such as resistors, inductors, capacitors, RFID circuits, sensors, piezoelectric devices, and the like, and two terminals or electrodes. It will be understood to mean and include any other integrated circuit that can operate.

예시적 양태는, 복수 개의 다이오드들; 제1 용매; 및 점도 조절제를 포함하는 조성물을 제공한다.An exemplary aspect includes a plurality of diodes; First solvent; And a viscosity modifier.

예시적 양태에서, 상기 제1 용매는, 물; 알코올, 예를 들면, 메탄올, 에탄올, N-프로판올(1-프로판올, 2-프로판올(이소프로판올), 1-메톡시-2-프로판올을 포함), 부탄올(1-부탄올, 2-부탄올(이소부탄올)을 포함), 펜탄올(1-펜탄올, 2-펜탄올, 3-펜탄올을 포함), 옥탄올, N-옥탄올(1-옥탄올, 2-옥탄올, 3-옥탄올을 포함), 테트라하이드로푸르푸릴 알코올, 사이클로헥산올, 테르피네올; 에테르, 예를 들면, 메틸 에틸 에테르, 디에틸 에테르, 에틸 프로필 에테르, 및 폴리에테르; 에스테르, 예를 들면, 에틸 아세테이트, 디메틸 아디페이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 디메틸 글루타레이트, 디메틸 석시네이트, 글리세린 아세테이트; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 카보네이트, 예를 들면, 프로필렌 카보네이트; 글리세롤, 예를 들면, 글리세린; 아세토니트릴, 테트라하이드로푸란(THF), 디메틸 포름아미드(DMF), N-메틸 포름아미드(NMF), 디메틸 설폭사이드(DMSO); 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 하나의 용매를 포함한다. 상기 제1 용매는, 예를 들면, 약 0.3중량% 내지 50중량% 또는 60중량%의 양으로 존재할 수 있다.In an exemplary embodiment, the first solvent is water; Alcohols such as methanol, ethanol, N-propanol (including 1-propanol, 2-propanol (isopropanol), 1-methoxy-2-propanol), butanol (1-butanol, 2-butanol (isobutanol) Pentanol (including 1-pentanol, 2-pentanol, 3-pentanol), octanol, N-octanol (including 1-octanol, 2-octanol, 3-octanol) Tetrahydrofurfuryl alcohol, cyclohexanol, terpineol; Ethers such as methyl ethyl ether, diethyl ether, ethyl propyl ether, and polyethers; Esters such as ethyl acetate, dimethyl adipate, propylene glycol monomethyl ether acetate, dimethyl glutarate, dimethyl succinate, glycerine acetate; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Carbonates such as propylene carbonate; Glycerols such as glycerin; Acetonitrile, tetrahydrofuran (THF), dimethyl formamide (DMF), N-methyl formamide (NMF), dimethyl sulfoxide (DMSO); And at least one solvent selected from the group consisting of mixtures thereof. The first solvent may be present, for example, in an amount of about 0.3% to 50% or 60% by weight.

각종 예시적 양태들에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 20 내지 30㎛의 직경 및 약 5 내지 15㎛의 높이를 갖거나; 약 10 내지 50㎛의 직경 및 약 5 내지 25㎛의 높이를 갖거나; 각각 약 10 내지 50㎛인 폭과 길이 및 약 5 내지 25㎛의 높이를 갖거나; 각각 약 20 내지 30㎛인 폭과 길이 및 약 5 내지 15㎛의 높이를 갖는다. 상기 복수 개의 다이오드들은, 예를 들면, 발광 다이오드 또는 태양광발전 다이오드일 수 있다.In various exemplary embodiments, each diode of the plurality of diodes has a diameter of about 20-30 μm and a height of about 5-15 μm; Have a diameter of about 10-50 μm and a height of about 5-25 μm; Each having a width and a length of about 10-50 μm and a height of about 5-25 μm; Each having a width and length of about 20-30 μm and a height of about 5-15 μm. The plurality of diodes may be, for example, light emitting diodes or photovoltaic diodes.

예시적 조성물은, 약 10 내지 약 50㎛의 크기 범위를 갖고 약 0.1중량% 내지 2.5중량%의 양으로 존재하는, 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들을 추가로 포함할 수 있다. 또 다른 예시적 조성물은 약 10 내지 약 30㎛의 크기 범위를 갖고 약 0.1중량% 내지 2.5중량%의 양으로 존재하는, 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들을 추가로 포함할 수 있다.Exemplary compositions may further comprise a plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 50 μm and present in an amount of about 0.1% to 2.5% by weight. Another exemplary composition may further comprise a plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 30 μm and present in an amount of about 0.1% to 2.5% by weight. .

예시적 양태에서, 상기 점도 조절제는, 점토, 예를 들면, 헥토라이트 점토, 가라마이트(garamite) 점토, 유기-변성된 점토; 사카라이드 및 폴리사카라이드, 예를 들면, 구아 검, 크산탄 검; 셀룰로스 및 변성된 셀룰로스, 예를 들면, 하이드록시 메틸셀룰로스, 메틸셀룰로스, 에틸 셀룰로스, 프로필 메틸셀룰로스, 메톡시 셀룰로스, 메톡시 메틸셀룰로스, 메톡시 프로필 메틸셀룰로스, 하이드록시 프로필 메틸셀룰로스, 카복시 메틸셀룰로스, 하이드록시 에틸셀룰로스, 에틸 하이드록실 에틸셀룰로스, 셀룰로스 에테르, 셀룰로스 에틸 에테르, 키토산; 중합체, 예를 들면, 아크릴레이트 및 (메트)아크릴레이트 중합체 및 공중합체; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 흄드 실리카, 실리카 분말; 변성된 우레아; 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 하나의 점도 조절제를 포함한다. 상기 점도 조절제는, 예를 들면, 약 0.30중량% 내지 5중량%, 또는 약 0.10중량% 내지 3중량%의 양으로 존재할 수 있다.In an exemplary embodiment, the viscosity modifiers include clays such as hectorite clays, garamite clays, organic-modified clays; Saccharides and polysaccharides such as guar gum, xanthan gum; Cellulose and modified celluloses such as hydroxy methylcellulose, methylcellulose, ethyl cellulose, propyl methylcellulose, methoxy cellulose, methoxy methylcellulose, methoxy propyl methylcellulose, hydroxy propyl methylcellulose, carboxy methylcellulose, Hydroxy ethylcellulose, ethyl hydroxyl ethylcellulose, cellulose ether, cellulose ethyl ether, chitosan; Polymers such as acrylate and (meth) acrylate polymers and copolymers; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Fumed silica, silica powder; Denatured urea; And at least one viscosity modifier selected from the group consisting of mixtures thereof. The viscosity modifier may be present, for example, in an amount of about 0.30% to 5% by weight, or about 0.10% to 3% by weight.

상기 조성물은 상기 제1 용매와 상이한 제2 용매를 추가로 포함할 수 있다. 상기 제2 용매는, 예를 들면, 약 0.1중량% 내지 60중량%의 양으로 존재한다.The composition may further comprise a second solvent different from the first solvent. The second solvent is present, for example, in an amount of about 0.1% to 60% by weight.

예시적 양태에서, 상기 제1 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 5중량% 내지 50중량%의 양으로 존재하며; 상기 점도 조절제는 메톡시 프로필 메틸셀룰로스 수지 또는 하이드록시 프로필 메틸셀룰로스 수지 또는 이들의 혼합물을 포함하고, 약 0.10중량% 내지 5.0중량%의 양으로 존재하며; 상기 제2 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 0.3중량% 내지 50중량%의 양으로 존재한다.In an exemplary embodiment, the first solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol or cyclo Hexanol or mixtures thereof, and present in an amount of about 5% to 50% by weight; The viscosity modifier comprises a methoxy propyl methylcellulose resin or a hydroxy propyl methylcellulose resin or mixtures thereof and is present in an amount of about 0.10% to 5.0% by weight; The second solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol or cyclohexanol or their And a mixture of about 0.3% to 50% by weight.

또 다른 예시적 양태에서, 상기 제1 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 5% 내지 30중량%의 양으로 존재하며; 상기 점도 조절제는 메톡시 프로필 메틸셀룰로스 수지 또는 하이드록시 프로필 메틸셀룰로스 수지 또는 이들의 혼합물을 포함하고, 약 1.0중량% 내지 3.0중량%의 양으로 존재하며; 상기 제2 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 0.2중량% 내지 8.0중량%의 양으로 존재하며; 상기 조성물의 잔여량은 물을 추가로 포함한다.In another exemplary embodiment, the first solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol Or cyclohexanol or mixtures thereof, and present in an amount from about 5% to 30% by weight; The viscosity modifier comprises methoxy propyl methylcellulose resin or hydroxy propyl methylcellulose resin or mixtures thereof and is present in an amount of about 1.0% to 3.0% by weight; The second solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol or cyclohexanol or their Comprises a mixture and is present in an amount of about 0.2% to 8.0% by weight; The remaining amount of the composition further comprises water.

또 다른 예시적 양태에서, 상기 제1 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 40중량% 내지 60중량%의 양으로 존재하며; 상기 점도 조절제는 메톡시 프로필 메틸셀룰로스 수지 또는 하이드록시 프로필 메틸셀룰로스 수지 또는 이들의 혼합물을 포함하고, 약 0.10중량% 내지 1.5중량%의 양으로 존재하며; 상기 제2 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올 또는 사이클로헥산올 또는 이들의 혼합물을 포함하고, 약 40중량% 내지 60중량%의 양으로 존재한다.In another exemplary embodiment, the first solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol Or cyclohexanol or mixtures thereof, and present in an amount of about 40% to 60% by weight; The viscosity modifier comprises methoxy propyl methylcellulose resin or hydroxy propyl methylcellulose resin or mixtures thereof and is present in an amount of about 0.10% to 1.5% by weight; The second solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol or cyclohexanol or their And a mixture of about 40% to 60% by weight.

당해 조성물의 예시적 제조 방법은, 상기 복수 개의 다이오드들을 상기 제1 용매와 혼합하고; 상기 제1 용매와 상기 복수 개의 다이오드들의 혼합물을 상기 점도 조절제에 가하고; 상기 제2 용매를 가하고; 상기 복수 개의 다이오드들, 상기 제1 용매, 상기 제2 용매, 및 상기 점도 조절제를 대기 중에서 약 25 내지 30분 동안 혼합함을 포함할 수 있다. 예시적 방법은, 상기 복수 개의 다이오드들을 웨이퍼로부터 이형시킴을 추가로 포함할 수 있고, 상기 복수 개의 다이오드들을 상기 웨이퍼로부터 이형시키는 단계는, 예를 들면, 상기 웨이퍼의 배면을 에칭하거나, 상기 웨이퍼의 배면을 그라인딩 및 폴리싱하거나, 상기 웨이퍼의 배면으로부터 레이저 리프트-오프(laser lift-off)시킴을 추가로 포함한다.An exemplary method of making the composition comprises mixing the plurality of diodes with the first solvent; Adding a mixture of the first solvent and the plurality of diodes to the viscosity modifier; Adding the second solvent; The plurality of diodes, the first solvent, the second solvent, and the viscosity modifier may be mixed in the air for about 25 to 30 minutes. An example method may further include releasing the plurality of diodes from a wafer, and releasing the plurality of diodes from the wafer may, for example, etch a back side of the wafer or Grinding and polishing the back side or laser lift-off from the back side of the wafer.

각종 예시적 양태들에서, 당해 조성물은 실질적으로 약 25℃에서 약 50cps 내지 약 25,000cps, 또는 약 25℃에서 약 100cps 내지 약 25,000cps, 또는 약 25℃에서 약 1,000cps 내지 약 10,000cps, 또는 약 25℃에서 약 10,000cps 내지 약 25,000cps의 점도를 갖는다.In various exemplary embodiments, the composition is substantially from about 50 cps to about 25,000 cps at about 25 ° C., or from about 100 cps to about 25,000 cps at about 25 ° C., or from about 1,000 cps to about 10,000 cps at about 25 ° C. It has a viscosity of about 10,000cps to about 25,000cps at 25 ℃.

각종 예시적 양태들에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 GaN을 포함할 수 있고, 여기서, 상기 복수 개의 다이오드들의 각각의 다이오드의 GaN 부분은 실질적으로 육각형, 사각형, 삼각형, 직사각형, 엽상(lobed), 방사형(stellate) 또는 토로이드형(toroidal)이다. 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드의 발광 또는 흡광 영역은, 복수 개의 원형 환들, 복수 개의 실질적으로 곡선인 사다리꼴들, 복수 개의 평행 스트라이프들, 방사형 패턴, 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 표면 텍스처를 가질 수 있다.In various exemplary embodiments, each diode of the plurality of diodes may comprise GaN, wherein the GaN portion of each diode of the plurality of diodes is substantially hexagonal, square, triangular, rectangular, lobed ), Radial or toroidal. In an exemplary embodiment, the light emitting or absorbing region of each diode of the plurality of diodes is a group consisting of a plurality of circular rings, a plurality of substantially curved trapezoids, a plurality of parallel stripes, a radial pattern, and combinations thereof It may have a surface texture selected from.

예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 상기 다이오드의 제1 면 위의 제1 금속 단자와, 상기 다이오드의 제2의, 배면 위의 제2 금속 단자를 갖고, 상기 제1 및 제2 단자는 각각 높이가 약 1 내지 6㎛이다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 20 내지 30㎛의 직경 및 5 내지 15㎛의 높이를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드는 제1 면 위의 제1의 복수 개의 금속 단자들과, 상기 제1 면 위의 하나의 제2 금속 단자를 갖고, 상기 제2 금속 단자의 접촉부는 상기 제1의 복수 개의 금속 단자들의 접촉부들로부터 높이 치수로 약 2 내지 5㎛만큼 떨어져 있다. 예시적 양태에서, 상기 제1의 복수 개의 금속 단자들의 각각의 제1 금속 단자는 높이가 약 0.5 내지 2㎛이고, 상기 제2 금속 단자는 높이가 약 1 내지 8㎛이다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 10 내지 50㎛의 직경 및 5 내지 25㎛의 높이를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드는 제1 면 위의 제1의 복수 개의 금속 단자들과, 상기 제1 면 위의 하나의 제2 금속 단자를 갖고, 상기 제2 금속 단자의 접촉부는 상기 제1의 복수 개의 금속 단자들의 접촉부들로부터 높이 치수로 약 1 내지 7㎛만큼 떨어져 있다.In an exemplary embodiment, each diode of the plurality of diodes has a first metal terminal on a first side of the diode and a second metal terminal on a second, back side of the diode, the first and the first The two terminals are each about 1 to 6 mu m in height. In another exemplary embodiment, each diode of the plurality of diodes has a diameter of about 20-30 μm and a height of 5-15 μm, wherein each diode of the plurality of diodes has a first surface on the first side. Having a plurality of metal terminals and one second metal terminal on the first surface, wherein the contact portion of the second metal terminal is about 2 to 5 탆 in height from the contact portions of the first plurality of metal terminals As far away. In an exemplary embodiment, each first metal terminal of the first plurality of metal terminals is about 0.5 to 2 μm in height and the second metal terminal is about 1 to 8 μm in height. In another exemplary embodiment, each diode of the plurality of diodes has a diameter of about 10-50 μm and a height of 5-25 μm, wherein each diode of the plurality of diodes has a first surface on the first side. Having a plurality of metal terminals and one second metal terminal on the first surface, wherein a contact portion of the second metal terminal is about 1 to 7 μm in height from the contacts of the first plurality of metal terminals; As far away.

또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 상기 다이오드의 제1 면 위의 적어도 하나의 p+ 또는 n+ GaN 층에서 상기 다이오드의 제2의, 배면으로 연장되는 적어도 하나의 금속 비아 구조물(metal via structure)을 갖는다. 상기 금속 비아 구조물은, 예를 들면, 중심 비아(central via), 주변 비아(peripheral via) 또는 외곽 비아(perimeter via)를 포함한다.In another exemplary embodiment, each diode of the plurality of diodes comprises at least one metal via structure extending from the at least one p + or n + GaN layer on the first side of the diode to the second, back side of the diode (metal via structure). The metal via structure includes, for example, a central via, a peripheral via or a perimeter via.

각종 예시적 양태들에서, 상기 복수 개의 다이오드들의 각각의 다이오드는 임의의 치수가 약 30㎛ 미만이다. 또 다른 예시적 양태에서, 상기 다이오드는 약 20 내지 30㎛의 직경 및 약 5 내지 15㎛의 높이; 또는 약 10 내지 50㎛의 직경 및 약 5 내지 25㎛의 높이를 갖거나; 측방으로 거의 육각형이고, 마주보는 면-대-면(opposing face-to-face)으로 측정한 약 10 내지 50㎛의 직경 및 약 5 내지 25㎛의 높이를 갖거나; 측방으로 거의 육각형이고, 마주보는 면-대-면으로 측정한 약 20 내지 30㎛의 직경 및 약 5 내지 15㎛의 높이를 갖거나; 각각 약 10 내지 50㎛인 폭과 길이 및 약 5 내지 25㎛의 높이를 갖거나; 각각 약 20 내지 30㎛인 폭과 길이 및 약 5 내지 15㎛의 높이를 갖는다. 각종 예시적 양태들에서, 상기 복수 개의 다이오드들의 각각의 다이오드의 측면들은 높이가 약 10㎛ 미만이다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드의 측면들은 높이가 약 2.5 내지 6㎛이다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드의 측면들은 실질적으로 S자 모양이고 굴곡 점에서 종료된다.In various exemplary embodiments, each diode of the plurality of diodes is any dimension less than about 30 μm. In another exemplary embodiment, the diode has a diameter of about 20-30 μm and a height of about 5-15 μm; Or having a diameter of about 10-50 μm and a height of about 5-25 μm; Approximately laterally hexagonal and have a diameter of about 10-50 μm and a height of about 5-25 μm measured by opposing face-to-face; Is laterally nearly hexagonal and has a diameter of about 20-30 μm and a height of about 5-15 μm measured on opposite face-to-face; Each having a width and a length of about 10-50 μm and a height of about 5-25 μm; Each having a width and length of about 20-30 μm and a height of about 5-15 μm. In various exemplary aspects, the sides of each diode of the plurality of diodes are less than about 10 μm in height. In another exemplary embodiment, the sides of each diode of the plurality of diodes are about 2.5-6 μm in height. In yet another exemplary aspect, the sides of each diode of the plurality of diodes are substantially S-shaped and terminate at the bending point.

각종 예시적 양태들에서, 상기 점도 조절제는 접착성 점도 조절제를 추가로 포함한다. 상기 점도 조절제는, 건조 또는 경화될 때, 실질적으로 상기 복수 개의 다이오드들의 각각의 다이오드의 주변부 둘레에 중합체 또는 수지 격자 또는 구조물을 형성할 수 있다. 당해 조성물은, 예를 들면, 습윤시에는 육안으로 보아 불투명하고 건조 또는 경화시에는 거의 광학적으로 투명할 수 있다. 당해 조성물은 약 25도 초과 또는 약 40도 초과의 접촉각을 가질 수 있다. 당해 조성물은 1 미만의 상대 증발율을 가질 수 있고, 여기서, 상기 증발율은 부틸 아세테이트의 증발율을 1로 하여 비교한 것이다. 당해 조성물의 사용 방법은, 기재 위에 또는 상기 기재에 커플링된(coupled) 제1 도체 위에 상기 조성물을 인쇄함을 포함할 수 있다.In various exemplary embodiments, the viscosity modifier further comprises an adhesive viscosity modifier. The viscosity modifier, when dried or cured, may form a polymer or resin lattice or structure substantially around the periphery of each diode of the plurality of diodes. The composition may, for example, be opaque to the naked eye when wet and almost optically transparent when dry or cured. The composition may have a contact angle greater than about 25 degrees or greater than about 40 degrees. The composition may have a relative evaporation rate of less than 1, where the evaporation rates are compared with the evaporation rate of butyl acetate as 1. The method of use of the composition may comprise printing the composition on a substrate or on a first conductor coupled to the substrate.

예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는, 규소, 비화갈륨(GaAs), 질화갈륨(GaN), GaP, InAlGaP, InAlGaP, AlInGaAs, InGaNAs 및 AlInGASb로 이루어진 그룹으로부터 선택되는 적어도 하나의 무기 반도체를 포함한다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 각각의 다이오드는, π-공액 중합체, 폴리(아세틸렌), 폴리(피롤), 폴리(티오펜), 폴리아닐린, 폴리티오펜, 폴리(p-페닐렌 설파이드), 폴리(파라-페닐렌 비닐렌)(PPV) 및 PPV 유도체, 폴리(3-알킬티오펜), 폴리인돌, 폴리피렌, 폴리카바졸, 폴리아줄렌, 폴리아제핀, 폴리(플루오렌), 폴리나프탈렌, 폴리아닐린, 폴리아닐린 유도체, 폴리티오펜, 폴리티오펜 유도체, 폴리피롤, 폴리피롤 유도체, 폴리티아나프텐, 폴리티아나프탄 유도체, 폴리파라페닐렌, 폴리파라페닐렌 유도체, 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리디아세틸렌, 폴리디아세틸렌 유도체, 폴리파라페닐렌비닐렌, 폴리파라페닐렌비닐렌 유도체, 폴리나프탈렌, 폴리나프탈렌 유도체, 폴리이소티아나프텐(PITN), 폴리헤테로아릴렌비닐렌(ParV)(여기서, 상기 헤테로아릴렌 그룹은 티오펜, 푸란 또는 피롤이다), 폴리페닐렌-설파이드(PPS), 폴리페리나프탈렌(PPN), 폴리프탈로시아닌(PPhc), 및 이들의 유도체, 이들의 공중합체 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 하나의 유기 반도체를 포함한다.In an exemplary embodiment, each diode of the plurality of diodes is at least one inorganic selected from the group consisting of silicon, gallium arsenide (GaAs), gallium nitride (GaN), GaP, InAlGaP, InAlGaP, AlInGaAs, InGaNAs and AlInGASb. It includes a semiconductor. In another exemplary embodiment, each diode of the plurality of diodes is a π-conjugated polymer, poly (acetylene), poly (pyrrole), poly (thiophene), polyaniline, polythiophene, poly (p-phenylene Sulfides), poly (para-phenylene vinylene) (PPV) and PPV derivatives, poly (3-alkylthiophene), polyindole, polypyrene, polycarbazole, polyazulene, polyazepine, poly (fluorene), Polynaphthalene, polyaniline, polyaniline derivative, polythiophene, polythiophene derivative, polypyrrole, polypyrrole derivative, polythianaphthene, polythianaphthane derivative, polyparaphenylene, polyparaphenylene derivative, polyacetylene, polyacetylene derivative , Polydiacetylene, polydiacetylene derivative, polyparaphenylenevinylene, polyparaphenylenevinylene derivative, polynaphthalene, polynaphthalene derivative, polyisothianaphthene (PITN), polyheteroarylenevinylene (ParV) ( Wherein the heteroarylene group is thiophene, furan or pyrrole), polyphenylene-sulfide (PPS), polyperinaphthalene (PPN), polyphthalocyanine (PPhc), and derivatives thereof, copolymers thereof and these At least one organic semiconductor selected from the group consisting of a mixture of;

또 다른 예시적 양태는, 복수 개의 다이오드들; 제1 용매; 및 점도 조절제를 포함하는 조성물을 제공하고; 여기서, 상기 조성물은 약 25℃에서 실질적으로 약 100cps 내지 약 25,000cps의 점도를 갖는다. 또 다른 예시적 양태는, 복수 개의 다이오드들(상기 복수 개의 다이오드들의 각각의 다이오드는 임의의 치수가 약 50㎛ 미만이다); 제1 용매; 상기 제1 용매와 상이한 제2 용매; 및 점도 조절제를 포함하는 조성물을 제공하고; 여기서, 상기 조성물은 약 25℃에서 실질적으로 약 50cps 내지 약 25,000cps의 점도를 갖는다. 또 다른 예시적 양태는, 임의의 치수가 약 50㎛ 미만인 복수 개의 다이오드들; 및 약 25℃에서 실질적으로 약 100cps 내지 약 20,000cps의 조성물 점도를 제공하기 위한 점도 조절제를 포함하는 조성물을 제공한다. 또 다른 예시적 양태는, 복수 개의 다이오드들; N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 제1 용매; 메톡시 프로필 메틸셀룰로스 수지, 하이드록시 프로필 메틸셀룰로스 수지 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 점도 조절제; 및 상기 제1 용매와 상이한 제2 용매(상기 제2 용매는 N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택된다)를 포함하는 조성물을 제공한다.Yet another exemplary aspect includes a plurality of diodes; First solvent; And a viscosity modifier; Wherein the composition has a viscosity of about 100 cps to about 25,000 cps at about 25 ° C. Another exemplary aspect includes a plurality of diodes (each diode of the plurality of diodes having any dimension of less than about 50 μm); First solvent; A second solvent different from the first solvent; And a viscosity modifier; Wherein the composition has a viscosity of about 50 cps to about 25,000 cps at about 25 ° C. Yet another exemplary aspect includes a plurality of diodes having any dimension of less than about 50 μm; And a viscosity modifier to provide a composition viscosity of about 100 cps to about 20,000 cps at about 25 ° C. Yet another exemplary aspect includes a plurality of diodes; From the group consisting of N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclohexanol and mixtures thereof The first solvent selected; A viscosity modifier selected from the group consisting of methoxy propyl methylcellulose resin, hydroxy propyl methylcellulose resin and mixtures thereof; And a second solvent different from the first solvent (the second solvent is N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetra Hydrofurfuryl alcohol, cyclohexanol, and mixtures thereof).

또 다른 예시적 양태는, 복수 개의 다이오드들; 적어도 미량의 제1 용매; 및 상기 복수 개의 다이오드들의 각각의 다이오드를 적어도 부분적으로 둘러싸는 중합체성 또는 수지 필름을 포함하는 장치를 제공한다. 예시적 양태에서, 상기 중합체성 또는 수지 필름은 약 10nm 내지 300nm의 두께를 갖는 메틸셀룰로스 수지를 포함한다. 또 다른 예시적 양태에서, 상기 중합체성 또는 수지 필름은 메톡시 프로필 메틸셀룰로스 수지 또는 하이드록시 프로필 메틸셀룰로스 수지 또는 이들의 혼합물을 포함한다. 당해 장치는 상기 제1 용매와 상이한 제2 용매를 적어도 미량으로 추가로 포함할 수 있다.Yet another exemplary aspect includes a plurality of diodes; At least trace amounts of a first solvent; And a polymeric or resin film at least partially surrounding each diode of the plurality of diodes. In an exemplary embodiment, the polymeric or resin film comprises methylcellulose resin having a thickness of about 10 nm to 300 nm. In another exemplary embodiment, the polymeric or resin film comprises methoxy propyl methylcellulose resin or hydroxy propyl methylcellulose resin or mixtures thereof. The apparatus may further comprise at least trace amounts of a second solvent different from the first solvent.

예시적 양태에서, 상기 중합체성 또는 수지 필름은, 점토, 예를 들면, 헥토라이트 점토, 가라마이트 점토, 유기-변성된 점토; 사카라이드 및 폴리사카라이드, 예를 들면, 구아 검, 크산탄 검; 셀룰로스 및 변성된 셀룰로스, 예를 들면, 하이드록시 메틸셀룰로스, 메틸셀룰로스, 에틸 셀룰로스, 프로필 메틸셀룰로스, 메톡시 셀룰로스, 메톡시 메틸셀룰로스, 메톡시 프로필 메틸셀룰로스, 하이드록시 프로필 메틸셀룰로스, 카복시 메틸셀룰로스, 하이드록시 에틸셀룰로스, 에틸 하이드록실 에틸셀룰로스, 셀룰로스 에테르, 셀룰로스 에틸 에테르, 키토산; 중합체, 예를 들면, 아크릴레이트 및 (메트)아크릴레이트 중합체 및 공중합체; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 흄드 실리카, 실리카 분말; 변성된 우레아; 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 경화되거나 건조되거나 중합화된 점도 조절제를 포함한다.In an exemplary embodiment, the polymeric or resin film may comprise clays such as hectorite clays, garamite clays, organic-modified clays; Saccharides and polysaccharides such as guar gum, xanthan gum; Cellulose and modified celluloses such as hydroxy methylcellulose, methylcellulose, ethyl cellulose, propyl methylcellulose, methoxy cellulose, methoxy methylcellulose, methoxy propyl methylcellulose, hydroxy propyl methylcellulose, carboxy methylcellulose, Hydroxy ethylcellulose, ethyl hydroxyl ethylcellulose, cellulose ether, cellulose ethyl ether, chitosan; Polymers such as acrylate and (meth) acrylate polymers and copolymers; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Fumed silica, silica powder; Denatured urea; And cured, dried or polymerized viscosity modifiers selected from the group consisting of mixtures thereof.

예시적 장치는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들(상기 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 중의 각각의 불활성 입자는 약 10 내지 약 50㎛이다)를 추가로 포함할 수 있고; 여기서, 상기 중합체성 또는 수지 필름은 추가로 상기 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 중의 각각의 불활성 입자를 적어도 부분적으로 둘러싼다.Exemplary devices further comprise a plurality of substantially optically transparent and chemically inert particles (each inert particle of the plurality of nearly optically transparent and chemically inert particles is about 10 to about 50 μm). Can do it; Here, the polymeric or resin film further at least partially surrounds each inert particle of the plurality of substantially optically transparent and chemically inert particles.

예시적 장치는, 기재; 상기 제1 단자에 커플링된 하나 이상의 제1 도체들; 상기 하나 이상의 제1 도체들에 커플링된 적어도 하나의 유전 층; 및 상기 제2 단자에 그리고 상기 유전 층에 커플링된 하나 이상의 제2 도체들을 추가로 포함할 수 있다. 예시적 양태에서, 상기 복수 개의 다이오드들 중의 적어도 하나의 다이오드는, 적어도 하나의 제2 도체에 커플링된 제1 단자 및 적어도 하나의 제1 도체에 커플링된 제2 단자를 갖는다. 또 다른 예시적 양태에서, 상기 복수 개의 다이오드들의 제1 부분은 적어도 하나의 제1 도체에 커플링된 제1 단자 및 적어도 하나의 제2 도체에 커플링된 제2 단자를 갖고, 상기 복수 개의 다이오드들의 제2 부분은 적어도 하나의 제2 도체에 커플링된 제1 단자 및 적어도 하나의 제1 도체에 커플링된 제2 단자를 갖는다. 예시적 장치는, 상기 하나 이상의 제1 도체들 및 상기 하나 이상의 제2 도체들에 커플링된 인터페이스 회로를 추가로 포함할 수 있고, 상기 인터페이스 회로는 전원에 추가로 커플링될 수 있다.Exemplary apparatuses include a substrate; One or more first conductors coupled to the first terminal; At least one dielectric layer coupled to the one or more first conductors; And one or more second conductors coupled to the second terminal and to the dielectric layer. In an exemplary aspect, at least one of the plurality of diodes has a first terminal coupled to at least one second conductor and a second terminal coupled to at least one first conductor. In another exemplary aspect, the first portion of the plurality of diodes has a first terminal coupled to at least one first conductor and a second terminal coupled to at least one second conductor, wherein the plurality of diodes The second portion of the has a first terminal coupled to the at least one second conductor and a second terminal coupled to the at least one first conductor. An example apparatus may further include an interface circuit coupled to the one or more first conductors and the one or more second conductors, wherein the interface circuit may be further coupled to a power source.

각종 예시적 양태들에서, 상기 하나 이상의 제1 도체들은, 제1 버스바(busbar) 및 상기 제1 버스바로부터 연장되는 제1의 복수 개의 장방형(elongated) 도체를 포함하는 제1 전극; 및 제2 버스바 및 상기 제2 버스바로부터 연장되는 제2의 복수 개의 장방형 도체를 포함하는 제2 전극을 추가로 포함할 수 있다. 상기 제2의 복수 개의 장방형 도체는 상기 제1의 복수 개의 장방형 도체와 맞물릴(interdigitated) 수 있다. 상기 하나 이상의 제2 도체들은 추가로 상기 제2의 복수 개의 장방형 도체에 커플링될 수 있다.In various exemplary aspects, the one or more first conductors include: a first electrode comprising a first busbar and a first plurality of elongated conductors extending from the first busbar; And a second electrode including a second bus bar and a second plurality of rectangular conductors extending from the second bus bar. The second plurality of rectangular conductors may be interdigitated with the first plurality of rectangular conductors. The one or more second conductors may further be coupled to the second plurality of rectangular conductors.

각종 예시적 양태들에서, 당해 장치는 접힐 수 있고 구부러질 수 있다. 당해 장치는 실질적으로 편평할 수 있고 약 3mm 미만의 총 두께를 가질 수 있다. 당해 장치는 선택된 형상으로 다이 커팅되고 접힐 수 있다. 당해 장치는 상기 복수 개의 다이오드들의 평균 표면적 농도가, 다이오드 약 25 내지 50,000개/㎠일 수 있다. 각종 예시적 양태들에서, 당해 장치는 힛 싱크(heat sink) 또는 힛 싱크 성분을 포함하지 않는다.In various exemplary embodiments, the device can be folded and bent. The device may be substantially flat and may have a total thickness of less than about 3 mm. The apparatus can be die cut and folded into a selected shape. The device may have an average surface area concentration of the plurality of diodes of about 25 to 50,000 diodes / cm 2. In various exemplary embodiments, the apparatus does not include a heat sink or a wet sink component.

또 다른 예시적 양태에서, 장치는, 기재; 복수 개의 다이오드들(상기 복수 개의 다이오드들의 각각의 다이오드는 제1 단자 및 제2 단자를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드는 임의의 치수가 약 50㎛ 미만이다); 상기 복수 개의 다이오드들의 각각의 다이오드를 실질적으로 둘러싸는 필름(상기 필름은 약 10nm 내지 300nm의 두께를 갖는 중합체 또는 수지를 포함); 제1의 제1의 복수 개의 단자에 커플링된 하나 이상의 제1 도체들; 상기 하나 이상의 제1 도체들에 커플링된 제1 유전 층; 및 제1의 제2의 복수 개의 단자에 커플링된 하나 이상의 제2 도체들을 포함한다.In another exemplary aspect, an apparatus includes a substrate; A plurality of diodes, each diode of the plurality of diodes having a first terminal and a second terminal, each diode of the plurality of diodes having any dimension of less than about 50 μm; A film substantially surrounding each diode of the plurality of diodes, the film comprising a polymer or resin having a thickness of about 10 nm to 300 nm; One or more first conductors coupled to a first first plurality of terminals; A first dielectric layer coupled to the one or more first conductors; And one or more second conductors coupled to the first second plurality of terminals.

또 다른 예시적 양태에서, 장치는, 기재; 하나 이상의 제1 도체들; 상기 하나 이상의 제1 도체들에 커플링된 유전 층; 하나 이상의 제2 도체들; 복수 개의 다이오드들(상기 복수 개의 다이오드들의 각각의 다이오드는 임의의 치수가 약 50㎛ 미만이고, 상기 복수 개의 다이오드들의 제1 부분은 상기 하나 이상의 제1 도체들에 그리고 상기 하나 이상의 제2 도체들에 순 바이어스 배향으로 커플링되고, 상기 복수 개의 다이오드들 중의 적어도 하나의 다이오드는 상기 하나 이상의 제1 도체들에 그리고 상기 하나 이상의 제2 도체들에 역 바이어스 배향으로 커플링된다); 및 상기 복수 개의 다이오드들의 각각의 다이오드를 실질적으로 둘러싸는 필름(상기 필름은 약 10nm 내지 300nm의 두께를 갖는 중합체 또는 수지를 포함)를 포함한다.In another exemplary aspect, an apparatus includes a substrate; One or more first conductors; A dielectric layer coupled to the one or more first conductors; One or more second conductors; A plurality of diodes (each diode of the plurality of diodes having an arbitrary dimension of less than about 50 μm, the first portion of the plurality of diodes being in the one or more first conductors and in the one or more second conductors Coupled in a forward bias orientation, wherein at least one of the plurality of diodes is coupled in a reverse bias orientation to the one or more first conductors and to the one or more second conductors); And a film substantially surrounding each diode of the plurality of diodes, the film comprising a polymer or resin having a thickness of about 10 nm to 300 nm.

각종 예시적 양태들에서, 다이오드는, 약 20 및 30㎛의 직경 및 약 2.5 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 상기 발광 영역에 커플링된 제1 단자(상기 제1 단자는 약 1 내지 6㎛의 높이를 갖는다); 및 상기 제1 면 반대쪽의 제2 면 위의 상기 발광 영역에 커플링된 제2 단자(상기 제2 단자는 약 1 내지 6㎛의 높이를 갖는다)를 포함한다.In various exemplary embodiments, the diode comprises: a light emitting or absorbing region having a diameter of about 20 and 30 μm and a height of about 2.5 to 7 μm; A first terminal coupled to the light emitting region on a first surface, the first terminal having a height of about 1 to 6 μm; And a second terminal coupled to the light emitting region on the second surface opposite the first surface, wherein the second terminal has a height of about 1 to 6 μm.

또 다른 예시적 양태에서, 다이오드는, 약 6 및 30㎛의 직경 및 약 1 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 상기 발광 영역에 커플링된 제1 단자(상기 제1 단자는 약 1 내지 6㎛의 높이를 갖는다); 및 상기 제1 면 반대쪽의 제2 면 위의 상기 발광 영역에 커플링된 제2 단자(상기 제2 단자는 약 1 내지 6㎛의 높이를 갖는다)를 포함하고; 여기서, 상기 다이오드는 측방으로 거의 육각형이고, 마주보는 면-대-면으로 측정한 약 10 내지 50㎛의 직경 및 약 5 내지 25㎛의 높이를 갖고, 여기서, 상기 다이오드의 측면은 각각 높이가 약 10㎛ 미만이고, 실질적으로 S자형 곡률을 갖고 구부러진 지점(curved point)에서 종료된다.In another exemplary embodiment, the diode comprises: a light emitting or absorbing region having a diameter of about 6 and 30 μm and a height of about 1 to 7 μm; A first terminal coupled to the light emitting region on a first surface, the first terminal having a height of about 1 to 6 μm; And a second terminal coupled to the light emitting region on the second surface opposite the first surface, the second terminal having a height of about 1 to 6 μm; The diodes here are substantially hexagonal laterally and have a diameter of about 10-50 μm and a height of about 5-25 μm, measured on opposite face-to-face, wherein the sides of the diode are each about about tall. It is less than 10 μm and has a substantially S-shaped curvature and terminates at a curved point.

또 다른 예시적 양태에서, 다이오드는, 약 6 및 30㎛의 직경 및 약 1 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 상기 발광 영역에 커플링된 제1 단자(상기 제1 단자는 약 1 내지 6㎛의 높이를 갖는다); 및 상기 제1 면 반대쪽의 제2 면 위의 상기 발광 영역에 커플링된 제2 단자(상기 제2 단자는 약 1 내지 6㎛의 높이를 갖는다)를 포함하고; 여기서, 상기 다이오드는 약 10 내지 50㎛인 폭과 길이 및 약 5 내지 25㎛의 높이를 갖고, 여기서, 상기 다이오드의 측면은 각각 높이가 약 10㎛ 미만이고, 실질적으로 S자형 곡률을 갖고 곡선 지점에서 종료된다.In another exemplary embodiment, the diode comprises: a light emitting or absorbing region having a diameter of about 6 and 30 μm and a height of about 1 to 7 μm; A first terminal coupled to the light emitting region on a first surface, the first terminal having a height of about 1 to 6 μm; And a second terminal coupled to the light emitting region on the second surface opposite the first surface, the second terminal having a height of about 1 to 6 μm; Wherein the diode has a width and length of about 10 to 50 μm and a height of about 5 to 25 μm, wherein the sides of the diode are each less than about 10 μm in height, have a substantially S-shaped curvature and are curved points Ends at.

각종 예시적 양태들에서, 다이오드는, 약 6 및 30㎛의 직경 및 약 2.5 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 상기 발광 영역에 커플링된 제1 단자(상기 제1 단자는 약 3 내지 6㎛의 높이를 갖는다); 및 상기 제1 면 반대쪽의 제2 면 위의 상기 발광 영역에 커플링된 제2 단자(상기 제2 단자는 약 3 내지 6㎛의 높이를 갖는다)를 포함하고; 여기서, 상기 다이오드는 약 10 내지 30㎛인 폭과 길이 및 약 5 내지 15㎛의 높이를 갖고, 여기서, 상기 다이오드의 측면은 각각 높이가 약 10㎛ 미만이고, 실질적으로 S자형 곡률을 갖고 곡선 지점에서 종료된다.In various exemplary embodiments, the diode comprises a light emitting or absorbing region having a diameter of about 6 and 30 μm and a height of about 2.5 to 7 μm; A first terminal coupled to the light emitting region on a first surface, the first terminal having a height of about 3 to 6 μm; And a second terminal coupled to the light emitting region on the second surface opposite the first surface, the second terminal having a height of about 3 to 6 μm; Here, the diodes have a width and length of about 10 to 30 μm and a height of about 5 to 15 μm, wherein the sides of the diodes are each less than about 10 μm in height, have a substantially S-shaped curvature and are curved points Ends at.

또 다른 예시적 양태에서, 다이오드는, 약 20 및 30㎛의 직경 및 약 2.5 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 주변으로 상기 발광 영역에 떨어져 커플링된 제1의 복수 개의 단자(상기 제1의 복수 개의 단자 중의 각각의 제1 단자는 약 0.5 내지 2㎛의 높이를 갖는다); 및 상기 제1 면 위의 상기 발광 영역의 메사 영역(mesa region)에 중심으로 커플링된 하나의 제2 단자(상기 제2 단자는 1 내지 8㎛의 높이를 갖는다)를 포함한다.In another exemplary embodiment, the diode comprises: a light emitting or absorbing region having a diameter of about 20 and 30 μm and a height of about 2.5 to 7 μm; A first plurality of terminals remotely coupled to the light emitting region to the periphery on a first surface, each first terminal of the first plurality of terminals having a height of about 0.5 to 2 μm; And one second terminal centrally coupled to a mesa region of the light emitting region on the first surface, the second terminal having a height of 1 to 8 μm.

또 다른 예시적 양태에서, 다이오드는, 메사 영역을 갖는 발광 또는 흡광 영역(상기 메사 영역은 0.5 내지 2㎛의 높이 및 약 6 내지 22㎛의 직경을 갖는다); 제1 면 위의 상기 발광 영역에, 그리고 상기 메사 영역에 주변으로 떨어져 커플링된 제1의 복수 개의 단자(상기 제1의 복수 개의 단자 중의 각각의 제1 단자는 약 0.5 내지 2㎛의 높이를 갖는다); 및 상기 제1 면 위의 상기 발광 영역의 메사 영역에 중심으로 커플링된 하나의 제2 단자(상기 제2 단자는 1 내지 8㎛의 높이를 갖는다)를 포함하고; 여기서, 상기 다이오드는 약 10 내지 50㎛의 측방 치수 및 약 5 내지 25㎛의 높이를 갖는다.In another exemplary embodiment, a diode comprises: a light emitting or absorbing region having a mesa region, the mesa region having a height of 0.5 to 2 μm and a diameter of about 6 to 22 μm; A plurality of first terminals coupled to the light emitting region on the first surface and to the mesa region peripherally (each first terminal of the first plurality of terminals having a height of about 0.5 to 2 μm; Has); And one second terminal centrally coupled to the mesa area of the light emitting area on the first surface, the second terminal having a height of 1 to 8 μm; Here, the diode has a lateral dimension of about 10 to 50 μm and a height of about 5 to 25 μm.

또 다른 예시적 양태에서, 다이오드는, 약 20 및 30㎛의 직경 및 약 2.5 내지 7㎛의 높이를 갖는 발광 또는 흡광 영역; 제1 면 위의 주변으로 상기 발광 영역에 떨어져 커플링된 제1의 복수 개의 단자(각각의 제1 단자는 약 0.5 내지 2㎛의 높이를 갖는다); 및 상기 제1 면 위의 상기 발광 영역의 메사 영역에 중심으로 커플링된 하나의 제2 단자(상기 제2 단자는 3 내지 6㎛의 높이를 갖는다)를 포함하고; 여기서, 상기 다이오드는 측방으로 거의 육각형이고, 약 20 내지 30㎛의 직경 및 약 5 내지 15㎛의 높이를 가지며, 여기서, 상기 다이오드의 각각의 측면은 높이가 약 10㎛ 미만이고, 실질적으로 S자형 곡률을 갖고 구부러진 지점에서 종료된다.In another exemplary embodiment, the diode comprises: a light emitting or absorbing region having a diameter of about 20 and 30 μm and a height of about 2.5 to 7 μm; A first plurality of terminals spaced apart and coupled to the light emitting region to the periphery on a first surface, each first terminal having a height of about 0.5 to 2 μm; And one second terminal centrally coupled to the mesa area of the light emitting area on the first surface, the second terminal having a height of 3 to 6 μm; Wherein the diode is laterally nearly hexagonal, has a diameter of about 20-30 μm and a height of about 5-15 μm, wherein each side of the diode is less than about 10 μm in height and substantially S-shaped It ends at the point with curvature.

또 다른 예시적 양태에서, 다이오드는, 메사 영역을 갖는 발광 또는 흡광 영역(상기 메사 영역은 0.5 내지 2㎛의 높이 및 약 6 내지 22㎛의 직경을 갖는다); 제1 면 위의 상기 발광 영역에, 그리고 상기 메사 영역에 주변으로 떨어져 커플링된 제1의 복수 개의 단자(상기 제1의 복수 개의 단자 중의 각각의 제1 단자는 약 0.5 내지 2㎛의 높이를 갖는다); 및 상기 제1 면 위의 상기 발광 영역의 메사 영역에 중심으로 커플링된 하나의 제2 단자(상기 제2 단자는 1 내지 8㎛의 높이를 갖고, 상기 제2 금속 단자는 하나의 접촉부를 갖고, 상기 제2 단자의 상기 하나의 접촉부는 상기 제1의 복수 개의 금속 단자들의 접촉부들로부터 높이 약 1 내지 7㎛만큼 떨어져 있다)를 포함하고; 여기서, 상기 다이오드는 측방으로 거의 육각형이고, 약 10 내지 50㎛의 직경 및 약 5 내지 25㎛의 높이를 가지며, 여기서, 상기 다이오드의 각각의 측면은 높이가 약 15㎛ 미만이고, 실질적으로 S자형 곡률을 갖고 구부러진 지점에서 종료된다.In another exemplary embodiment, a diode comprises: a light emitting or absorbing region having a mesa region, the mesa region having a height of 0.5 to 2 μm and a diameter of about 6 to 22 μm; A plurality of first terminals coupled to the light emitting region on the first surface and to the mesa region peripherally (each first terminal of the first plurality of terminals having a height of about 0.5 to 2 μm; Has); And one second terminal centrally coupled to the mesa area of the light emitting area on the first surface (the second terminal has a height of 1 to 8 μm, and the second metal terminal has one contact portion) The one contact of the second terminal is separated by about 1 to 7 μm in height from the contacts of the first plurality of metal terminals); Wherein the diode is laterally nearly hexagonal, has a diameter of about 10-50 μm and a height of about 5-25 μm, wherein each side of the diode is less than about 15 μm in height and substantially S-shaped It ends at the point with the curvature.

인쇄용 다이오드의 액체 또는 겔 현탁액의 예시적 제조 방법은, 제1 용매 중의 복수 개의 다이오드들에 점도 조절제를 가하고; 상기 복수 개의 다이오드들, 상기 제1 용매 및 상기 점도 조절제를 혼합하여 상기 복수 개의 다이오드들의 액체 또는 겔 현탁액을 형성함을 포함한다.Exemplary methods of preparing a liquid or gel suspension of a diode for printing include adding a viscosity modifier to the plurality of diodes in the first solvent; And mixing the plurality of diodes, the first solvent and the viscosity modifier to form a liquid or gel suspension of the plurality of diodes.

또 다른 예시적 양태에서, 인쇄용 다이오드의 액체 또는 겔 현탁액의 예시적 제조 방법은, 제1 용매 중의 복수 개의 다이오드들에 제2 용매(상기 제2 용매는 상기 제1 용매와 상이하다)를 가하고; 상기 복수 개의 다이오드들, 상기 제1 용매 및 상기 제2 용매에 점도 조절제를 가하고; 상기 복수 개의 다이오드들, 상기 제1 용매, 상기 제2 용매 및 상기 점도 조절제에 화학적으로 거의 불활성인 복수 개의 입자들을 가하고; 상기 복수 개의 다이오드들, 상기 제1 용매, 상기 제2 용매, 상기 점도 조절제, 및 화학적으로 거의 불활성인 복수 개의 입자들을, 약 25℃에서 측정된 점도가 적어도 약 100센티포이즈(cps)가 될 때까지 혼합하여, 상기 복수 개의 다이오드들의 액체 또는 겔 현탁액을 형성함을 포함한다.In another exemplary embodiment, an exemplary method of making a liquid or gel suspension of a printing diode includes: adding a second solvent (the second solvent is different from the first solvent) to the plurality of diodes in the first solvent; Adding a viscosity modifier to the plurality of diodes, the first solvent and the second solvent; Adding a plurality of chemically inert particles to the plurality of diodes, the first solvent, the second solvent and the viscosity modifier; The plurality of diodes, the first solvent, the second solvent, the viscosity modifier, and the plurality of chemically almost inert particles exhibit a viscosity measured at about 25 ° C. of at least about 100 centipoise (cps). Mixing to form a liquid or gel suspension of the plurality of diodes.

또 다른 예시적 양태에서, 인쇄용 다이오드의 액체 또는 겔 현탁액의 예시적 제조 방법은, 복수 개의 다이오드들, 제1 용매 및 제2 용매(상기 제2 용매는 상기 제1 용매와 상이하다)에 점도 조절제를 가하고(여기서, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 10 내지 50㎛의 측방 치수 및 약 5 내지 25㎛의 높이를 갖는다); 상기 복수 개의 다이오드들, 상기 제1 용매, 상기 제2 용매 및 상기 점도 조절제에 화학적으로 거의 불활성인 복수 개의 입자들을 가하고(여기서, 상기 화학적으로 거의 불활성인 복수 개의 입자들 중의 각각의 입자는 임의의 치수가 약 10㎛ 내지 약 70㎛의 크기를 갖는다); 상기 복수 개의 다이오드들, 상기 제1 용매, 상기 제2 용매, 상기 점도 조절제 및 상기 화학적으로 거의 불활성인 복수 개의 입자들을, 약 25℃에서 측정된 점도가 적어도 약 1,000센티포이즈(cps)가 될 때까지 혼합하여, 상기 복수 개의 다이오드들의 액체 또는 겔 현탁액을 형성함을 포함한다.In another exemplary embodiment, an exemplary method of preparing a liquid or gel suspension of a printing diode includes a viscosity modifier in a plurality of diodes, a first solvent and a second solvent, wherein the second solvent is different from the first solvent. (Where each diode of the plurality of diodes has a lateral dimension of about 10-50 μm and a height of about 5-25 μm); Adding a plurality of chemically inert particles to the plurality of diodes, the first solvent, the second solvent and the viscosity modifier (wherein each particle of the plurality of chemically inert particles is any Dimension has a size of about 10 μm to about 70 μm); The plurality of diodes, the first solvent, the second solvent, the viscosity modifier and the chemically nearly inert particles when the viscosity measured at about 25 ° C. is at least about 1,000 centipoise (cps) Mixing to form a liquid or gel suspension of the plurality of diodes.

예시적 양태에서, 전자 디바이스의 제조 방법은, 하나 이상의 제1 도체들을 침착시키고; 제1 용매와 점도 조절제의 혼합물 중에 현탁된 복수 개의 다이오드들을 침착시킴을 포함한다.In an exemplary aspect, a method of making an electronic device includes depositing one or more first conductors; Depositing a plurality of diodes suspended in a mixture of a first solvent and a viscosity modifier.

또 다른 예시적 양태에서, 방법은, 제1 용매와 점도 조절제의 혼합물 중에 현탁된 복수 개의 다이오드들을 광학 투과성 기재의 제1 면 위에 침착시키고(상기 복수 개의 다이오드들의 각각의 다이오드는 제1 면 위의 제1의 복수 개의 단자와 상기 제1 면 위의 하나의 제2 단자를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 10 내지 50㎛의 측방 치수 및 5 내지 25㎛의 높이를 갖는다); 상기 제1 단자에 커플링되는 하나 이상의 제1 도체들을 침착시키고; 상기 하나 이상의 제1 도체들에 커플링되는 적어도 하나의 유전 층을 침착시키고; 상기 제2 단자에 커플링되는 하나 이상의 제2 도체들을 침착시키고; 상기 광학 투과성 기재의 제2 면 위의 제1 인광체 층을 침착시킴을 포함한다.In another exemplary embodiment, the method includes depositing a plurality of diodes suspended in a mixture of a first solvent and a viscosity modifier on a first side of the optically transmissive substrate (each diode of the plurality of diodes being on the first side). Having a first plurality of terminals and a second terminal on the first surface, each diode of the plurality of diodes having a lateral dimension of about 10-50 μm and a height of 5-25 μm); Depositing one or more first conductors coupled to the first terminal; Depositing at least one dielectric layer coupled to the one or more first conductors; Depositing one or more second conductors coupled to the second terminal; Depositing a first phosphor layer on a second side of the optically transmissive substrate.

또 다른 예시적 양태에서, 방법은, 기재의 제1 면 위에 하나 이상의 제1 도체들을 침착시키고; 제1 용매와 점도 조절제의 혼합물에 현탁된 복수 개의 다이오드들을 상기 하나 이상의 제1 도체들 위에 침착시키고(상기 복수 개의 다이오드들의 각각의 다이오드는 제1 면 위의 제1 단자와 제2 면 위의 제2 단자를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드는 약 10 내지 50㎛의 측방 치수 및 5 내지 25㎛의 높이를 갖는다); 상기 복수 개의 다이오드들 및 상기 하나 이상의 제1 도체들 위에 적어도 하나의 유전 층을 침착시키고; 상기 유전 층 위에 하나 이상의 광학 투과성 제2 도체를 침착시키고; 제1 인광체 층을 침착시킴을 포함한다.In another exemplary embodiment, the method includes depositing one or more first conductors on the first side of the substrate; Depositing a plurality of diodes suspended in a mixture of a first solvent and a viscosity modifier on the one or more first conductors (each diode of the plurality of diodes being formed on a first terminal on a first side and on a second side Having two terminals, each diode of the plurality of diodes having a lateral dimension of about 10-50 μm and a height of 5-25 μm); Depositing at least one dielectric layer over the plurality of diodes and the one or more first conductors; Depositing at least one optically transmissive second conductor over the dielectric layer; Depositing a first phosphor layer.

또 다른 예시적 양태에서, 조성물은, 복수 개의 2-단자 집적 회로들(상기 복수 개의 2-단자 집적 회로들의 각각의 2-단자 집적 회로는 임의의 치수가 약 75㎛ 미만이다); 제1 용매; 상기 제1 용매와 상이한 제2 용매; 및 점도 조절제를 포함하고; 여기서, 상기 조성물은 약 25℃에서 실질적으로 약 50cps 내지 약 25,000cps의 점도를 갖는다. 각종 예시적 양태들에서, 상기 복수 개의 2-단자 집적 회로들은, 다이오드, 발광 다이오드, 태양광발전 다이오드, 레지스터, 인덕터, 커패시터, RFID 집적 회로, 센서 집적 회로, 및 압전 집적 회로로 이루어진 그룹으로부터 선택되는 2-단자 집적 회로를 포함한다.In yet another exemplary aspect, the composition comprises a plurality of two-terminal integrated circuits, each two-terminal integrated circuit of the plurality of two-terminal integrated circuits having any dimension of less than about 75 μm; First solvent; A second solvent different from the first solvent; And a viscosity modifier; Wherein the composition has a viscosity of about 50 cps to about 25,000 cps at about 25 ° C. In various exemplary aspects, the plurality of two-terminal integrated circuits are selected from the group consisting of diodes, light emitting diodes, photovoltaic diodes, resistors, inductors, capacitors, RFID integrated circuits, sensor integrated circuits, and piezoelectric integrated circuits. Two-terminal integrated circuit.

또 다른 예시적 양태에서, 장치는, 기재; 복수 개의 2-단자 집적 회로들(상기 복수 개의 2-단자 집적 회로들의 각각의 2-단자 집적 회로는 임의의 치수가 약 75㎛ 미만이다); 적어도 미량의 제1 용매; 상기 복수 개의 다이오드들의 각각의 다이오드를 실질적으로 둘러싸는 필름(상기 필름은 메틸셀룰로스 수지를 포함하고 약 10nm 내지 300nm의 두께를 갖는다); 상기 복수 개의 2-단자 집적 회로들에 커플링된 하나 이상의 제1 도체들; 상기 하나 이상의 제1 도체들에 커플링된 제1 유전 층; 및 상기 복수 개의 2-단자 집적 회로들에 커플링된 하나 이상의 제2 도체들을 포함한다.In another exemplary aspect, an apparatus includes a substrate; A plurality of two-terminal integrated circuits (each two-terminal integrated circuit of each of the plurality of two-terminal integrated circuits is any dimension less than about 75 μm); At least trace amounts of a first solvent; A film substantially surrounding each diode of the plurality of diodes, the film comprising methylcellulose resin and having a thickness of about 10 nm to 300 nm; One or more first conductors coupled to the plurality of two-terminal integrated circuits; A first dielectric layer coupled to the one or more first conductors; And one or more second conductors coupled to the plurality of two-terminal integrated circuits.

또 다른 예시적 양태에서, 조성물은, 복수 개의 2-단자 집적 회로들(상기 복수 개의 2-단자 집적 회로들의 각각의 2-단자 집적 회로는 임의의 치수가 약 75㎛ 미만이다); 제1 용매; 상기 제1 용매와 상이한 제2 용매; 약 10 내지 약 100㎛의 크기 범위를 갖고 약 0.1중량% 내지 2.5중량%의 양으로 존재하는 화학적으로 거의 불활성인 복수 개의 입자들; 및 점도 조절제를 포함하고; 여기서, 상기 조성물은 약 25℃에서 실질적으로 약 50cps 내지 약 25,000cps의 점도를 갖는다.In yet another exemplary aspect, the composition comprises a plurality of two-terminal integrated circuits, each two-terminal integrated circuit of the plurality of two-terminal integrated circuits having any dimension of less than about 75 μm; First solvent; A second solvent different from the first solvent; A plurality of chemically nearly inert particles having a size range of about 10 to about 100 μm and present in an amount of about 0.1% to 2.5% by weight; And a viscosity modifier; Wherein the composition has a viscosity of about 50 cps to about 25,000 cps at about 25 ° C.

본 발명의 다수의 기타 이점 및 특징은 본 발명 및 이의 양태들의 하기 상세한 설명, 특허청구범위 및 첨부 도면으로부터 쉽게 명백해질 것이다.Many other advantages and features of the present invention will be readily apparent from the following detailed description, claims, and appended drawings of the present invention and aspects thereof.

본 발명의 목적, 특징 및 이점들은 첨부 도면과 함께 하기 기재내용을 참조할 때 더욱 용이하게 인지될 것이고, 각종 도면들에서 같은 참조 번호는 동일한 부재를 나타내는 데 사용되고, 알파벳 문자가 달린 참조 번호는 각종 도면들에서 선택된 부재 양태의 추가의 타입, 예시 또는 변형을 나타내는 데 사용된다.
도(또는 "FIG") 1은 예시적 제1 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 2는 상기 예시적 제1 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 3은 상기 예시적 제1 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 4는 예시적 제2 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 5는 상기 예시적 제2 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 6은 예시적 제3 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 7은 상기 예시적 제3 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 8은 예시적 제4 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 9는 상기 예시적 제4 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 10은 예시적 제2, 제3 및/또는 제4 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 11은 예시적 제5 및 제6 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 12는 상기 예시적 제5 및 제6 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 13은 상기 예시적 제5 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 14는 상기 예시적 제6 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 15는 예시적 제7 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 16은 상기 예시적 제7 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 17은 상기 예시적 제7 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 18은 예시적 제8 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 19는 상기 예시적 제8 다이오드 양태를 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 20은 상기 예시적 제8 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 21은 예시적 제10 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 22는 상기 예시적 제10 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 23은 예시적 제11 다이오드 양태를 도시한 사시도이다.
도(또는 "FIG") 24는 상기 예시적 제11 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 25는 복합 GaN 헤테로구조물의 외부 및/또는 내부 표면의 임의의 기하학 및 텍스처를 예시하는 복합 GaN 헤테로구조물 및 금속 층들의 일부를 도시한 단면도이다.
도(또는 "FIG") 26은 이산화규소와 같은 산화물 층을 갖는 웨이퍼의 단면도이다.
도(또는 "FIG") 27은 격자 패턴으로 에칭된 산화물 층을 갖는 웨이퍼의 단면도이다.
도(또는 "FIG") 28은 격자 패턴으로 에칭된 산화물 층을 갖는 웨이퍼의 평면(또는 상면)도이다.
도(또는 "FIG") 29는 완충 층(예를 들면, 질화알루미늄 또는 질화규소), 격자 패턴의 이산화규소 층, 및 질화갈륨(GaN) 층들을 갖는 웨이퍼의 단면도이다.
도(또는 "FIG") 30은 완충 층 및 복합 GaN 헤테로구조물(n+ GaN 층, 양자 우물 영역(quantum well region), 및 p+ GaN 층)을 갖는 기판의 단면도이다.
도(또는 "FIG") 31은 완충 층 및 제1 메사-에칭된 GaN 헤테로구조물을 갖는 기판의 단면도이다.
도(또는 "FIG") 32는 완충 층 및 제2 메사-에칭된 복합 GaN 헤테로구조물을 갖는 기판의 단면도이다.
도(또는 "FIG") 33은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 및 비아 연결(via connection)을 위한 에칭된 기판을 갖는 기판의 단면도이다.
도(또는 "FIG") 34는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부(metallization), 및 비아들을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 35는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 비아들을 형성하는 금속화부, 및 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 36은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 비아들을 형성하는 금속화부, 측방의 에칭된 트렌치들, 및 패시베이션 층들(예를 들면, 질화규소)을 갖는 기판의 단면도이다.
도(또는 "FIG") 37은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 비아들을 형성하는 금속화부, 측방의 에칭된 트렌치들, 패시베이션 층들, 및 돌출부 또는 범프 구조물을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 38은 복합 GaN 헤테로구조물(n+ GaN 층, 양자 우물 영역, 및 p+ GaN 층)을 갖는 기판의 단면도이다.
도(또는 "FIG") 39는 제3 메사-에칭된 복합 GaN 헤테로구조물을 갖는 기판의 단면도이다.
도(또는 "FIG") 40은 메사-에칭된 복합 GaN 헤테로구조물, 비아 연결을 위한 에칭된 기판, 및 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 41은 메사-에칭된 복합 GaN 헤테로구조물, 상기 n+ GaN 층과의 옴 접촉을 형성하고 비아들을 통해 형성하는 금속화부, 및 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 42는 메사-에칭된 복합 GaN 헤테로구조물, 상기 n+ GaN 층과의 옴 접촉을 형성하고 비아들을 통해 형성하는 금속화부, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 43은 메사-에칭된 복합 GaN 헤테로구조물, 상기 n+ GaN 층과의 옴 접촉을 형성하고 비아들을 통해 형성하는 금속화부, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 측방의 에칭된 트렌치들, 및 패시베이션 층들(예를 들면, 질화규소)을 갖는 기판의 단면도이다.
도(또는 "FIG") 44는 메사-에칭된 복합 GaN 헤테로구조물, 상기 n+ GaN 층과의 옴 접촉을 형성하고 비아들을 통해 형성하는 금속화부, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 측방의 에칭된 트렌치들, 패시베이션 층들(예를 들면, 질화규소), 및 돌출부 또는 범프 구조물을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 45는 완충 층, 복합 GaN 헤테로구조물(n+ GaN 층, 양자 우물 영역, 및 p+ GaN 층), 및 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 46은 완충 층, 제4 메사-에칭된 복합 GaN 헤테로구조물, 및 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 47은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 48은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 49는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 외곽 비아들을 통해 형성하는 금속화부를 갖는 측방의 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 50은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 외곽 비아들을 통해 형성하는 금속화부를 갖는 측방의 에칭된 트렌치들, 패시베이션 층들(예를 들면, 질화규소), 및 돌출부 또는 범프 구조물을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 51은 완충 층, 제5 메사-에칭된 복합 GaN 헤테로구조물, 및 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 52는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 중심 비아 연결을 위한 에칭된 GaN 헤테로구조물을 갖는 기판의 단면도이다.
도(또는 "FIG") 53은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 중심 비아 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 54는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 중심 비아 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 제1 패시베이션 층(예를 들면, 질화규소)을 갖는 기판의 단면도이다.
도(또는 "FIG") 55는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 중심 비아 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 제1 패시베이션 층(예를 들면, 질화규소), 및 돌출부 또는 범프 구조물을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 56은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 중심 비아 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 제1 패시베이션 층(예를 들면, 질화규소), 돌출부 또는 범프 구조물을 형성하는 금속화부, 및 측방의(또는 외곽의) 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 57은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 중심 비아 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 제1 패시베이션 층(예를 들면, 질화규소), 돌출부 또는 범프 구조물을 형성하는 금속화부, 측방의(또는 외곽의) 에칭된 트렌치들, 및 제2 패시베이션 층(예를 들면, 질화규소)을 갖는 기판의 단면도이다.
도(또는 "FIG") 58은 완충 층, 제6 메사-에칭된 복합 GaN 헤테로구조물, 및 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 59는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 60은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 및 상기 p+ GaN 층과의 접촉을 위한 추가의 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 61은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 p+ GaN 층과의 접촉을 위한 추가의 금속화부, 및 돌출부 또는 범프 구조물을 형성하는 금속화부를 갖는 기판의 단면도이다.
도(또는 "FIG") 62는 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 p+ GaN 층과의 접촉을 위한 추가의 금속화부, 돌출부 또는 범프 구조물을 형성하는 금속화부, 및 패시베이션 층들(예를 들면, 질화규소)을 갖는 기판의 단면도이다.
도(또는 "FIG") 63은 완충 층, 메사-에칭된 복합 GaN 헤테로구조물, 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 n+ GaN 층과의 옴 접촉을 형성하는 금속화부, 상기 p+ GaN 층과의 접촉을 위한 추가의 금속화부, 돌출부 또는 범프 구조물을 형성하는 금속화부, 패시베이션 층들(예를 들면, 질화규소), 및 측방의(또는 외곽의) 에칭된 트렌치들을 갖는 기판의 단면도이다.
도(또는 "FIG") 64는 지지 장치에 부착된 예시적 다이오드 웨이퍼 양태를 도시한 단면도이다.
도(또는 "FIG") 65는 지지 장치에 부착된 예시적 다이오드 웨이퍼 양태를 도시한 단면도이다.
도(또는 "FIG") 66은 지지 장치에 부착된 예시적 제10 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 67은 지지 장치에 부착된 배면 금속화 이전의 예시적 제10 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 68은 지지 장치에 부착된 예시적 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 69는 지지 장치에 부착된 예시적 제11 다이오드 양태를 도시한 단면도이다.
도(또는 "FIG") 70은 다이오드 제조 방법의 예시적 제1 양태를 도시한 순서도이다.
도 71a 및 도 71b로 나누어진 도(또는 "FIG") 71은 다이오드 제조 방법의 예시적 제2 양태를 도시한 순서도이다.
도 72a 및 도 72b로 나누어진 도(또는 "FIG") 72는 다이오드 제조 방법의 예시적 제3 양태를 도시한 순서도이다.
도 73a 및 도 73b로 나누어진 도(또는 "FIG") 73은 다이오드 제조 방법의 예시적 제4 양태를 도시한 순서도이다.
도(또는 "FIG") 74는 지지 장치에 부착되고 접착 용매와 함께 접시 안에 현탁된 예시적 그라운딩 및 폴리싱된 다이오드 웨이퍼 양태를 도시한 단면도이다.
도(또는 "FIG") 75는 다이오드 현탁액의 제조 방법의 예시적 양태를 도시한 순서도이다.
도(또는 "FIG") 76은 예시적 제1 장치 양태의 사시도이다.
도(또는 "FIG") 77은 예시적 장치 양태를 위한 제1 전도성 층의 예시적 제1 전극 구조물을 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 78은 예시적 제1 장치 양태의 제1 단면도이다.
도(또는 "FIG") 79는 예시적 제1 장치 양태의 제2 단면도이다.
도(또는 "FIG") 80은 예시적 제2 장치 양태의 사시도이다.
도(또는 "FIG") 81은 예시적 제2 장치 양태의 제1 단면도이다.
도(또는 "FIG") 82는 예시적 제2 장치 양태의 제2 단면도이다.
도(또는 "FIG") 83은 제1 도체에 커플링된 예시적 다이오드의 제2 단면도이다.
도(또는 "FIG") 84는 제1 예시적 시스템 양태의 블럭도이다.
도(또는 "FIG") 85는 제2 예시적 시스템 양태의 블럭도이다.
도(또는 "FIG") 86은 장치 제조 방법의 예시적 양태를 도시한 순서도이다.
도(또는 "FIG") 87은 2개의 면으로부터 발광을 제공하기 위한 예시적 제3 장치 양태의 단면도이다.
도(또는 "FIG") 88은 2개의 면으로부터 발광을 제공하기 위한 예시적 제4 장치 양태의 단면도이다.
도(또는 "FIG") 89는 예시적 제1 장치 양태의 더욱 상세한 부분 단면도이다.
도(또는 "FIG") 90은 예시적 제2 장치 양태의 더욱 상세한 부분 단면도이다.
도(또는 "FIG") 91은 예시적 제5 장치 양태의 사시도이다.
도(또는 "FIG") 92는 예시적 제5 장치 양태의 단면도이다.
도(또는 "FIG") 93은 예시적 제6 장치 양태의 사시도이다.
도(또는 "FIG") 94는 예시적 제6 장치 양태의 단면도이다.
도(또는 "FIG") 95는 예시적 제7 장치 양태의 사시도이다.
도(또는 "FIG") 96은 예시적 제7 장치 양태의 단면도이다.
도(또는 "FIG") 97은 예시적 제8 장치 양태의 사시도이다.
도(또는 "FIG") 98은 예시적 제8 장치 양태의 단면도이다.
도(또는 "FIG") 99는 예시적 장치 양태를 위한 제1 전도성 층의 예시적 제2 전극 구조물을 도시한 평면(또는 상면)도이다.
도(또는 "FIG") 100은 제3 및 제4 예시적 시스템 양태의 사시도이다.
도(또는 "FIG") 101은 예시적 제9 및 제10 장치 양태의 평면(또는 상면)도이다.
도(또는 "FIG") 102는 예시적 제9 장치 양태의 단면도이다.
도(또는 "FIG") 103은 예시적 제10 장치 양태의 단면도이다.
도(또는 "FIG") 104는 예시적 발광 또는 흡광 영역의 예시적 제1 표면 기하학을 도시한 사시도이다.
도(또는 "FIG") 105는 예시적 발광 또는 흡광 영역의 예시적 제2 표면 기하학을 도시한 사시도이다.
도(또는 "FIG") 106은 예시적 발광 또는 흡광 영역의 예시적 제3 표면 기하학을 도시한 사시도이다.
도(또는 "FIG") 107은 예시적 발광 또는 흡광 영역의 예시적 제4 표면 기하학을 도시한 사시도이다.
도(또는 "FIG") 108은 예시적 발광 또는 흡광 영역의 예시적 제5 표면 기하학을 도시한 사시도이다.
도(또는 "FIG") 109는 발광하는 여자된 예시적 장치 양태의 사진이다.
도(또는 "FIG") 110은 예시적 제2 다이오드 양태의 주사 전자 현미경 사진이다.
도(또는 "FIG") 111은 복수 개의 예시적 제2 다이오드 양태의 주사 전자 현미경 사진이다.The objects, features, and advantages of the present invention will be more readily appreciated when referring to the following description in conjunction with the accompanying drawings, in which like reference numerals are used to refer to like elements, and reference numerals with alphabetical characters are various. It is used to indicate further types, examples or variations of member aspects selected in the figures.
1 (or “FIG”) 1 is a perspective view illustrating an exemplary first diode embodiment.
FIG. (Or “FIG”) 2 is a planar (or top) view illustrating the exemplary first diode embodiment.
3 (or “FIG”) 3 is a cross-sectional view illustrating the exemplary first diode embodiment.
4 (or “FIG”) 4 is a perspective view illustrating an exemplary second diode embodiment.
5 (or “FIG”) 5 is a planar (or top) view illustrating the exemplary second diode embodiment.
6 (or “FIG”) 6 is a perspective view illustrating an exemplary third diode embodiment.
FIG. (Or “FIG”) 7 is a planar (or top) view illustrating the exemplary third diode embodiment.
8 (or “FIG”) 8 is a perspective view illustrating an exemplary fourth diode embodiment.
FIG. (Or “FIG”) 9 is a planar (or top) view illustrating the exemplary fourth diode embodiment.
10 (or “FIG”) 10 is a cross-sectional view illustrating exemplary second, third and / or fourth diode embodiments.
11 (or “FIG”) 11 is a perspective view illustrating exemplary fifth and sixth diode embodiments.
12 (or “FIG”) 12 is a planar (or top) view illustrating the exemplary fifth and sixth diode embodiments.
13 (or “FIG”) 13 is a cross-sectional view illustrating the exemplary fifth diode embodiment.
14 (or “FIG”) 14 is a cross-sectional view illustrating the exemplary sixth diode embodiment.
15 (or “FIG”) 15 is a perspective view illustrating an exemplary seventh diode embodiment.
FIG. (Or “FIG”) 16 is a planar (or top) view illustrating the exemplary seventh diode embodiment.
17 (or “FIG”) 17 is a cross-sectional view illustrating the seventh exemplary diode embodiment.
18 (or “FIG”) 18 is a perspective view illustrating an exemplary eighth diode embodiment.
FIG. (Or “FIG”) 19 is a planar (or top) view illustrating the exemplary eighth diode embodiment.
20 (or “FIG”) 20 is a cross-sectional view illustrating the exemplary eighth diode embodiment.
21 (or “FIG”) 21 is a perspective view illustrating an exemplary tenth diode embodiment.
22 (or “FIG”) is a cross-sectional view illustrating the exemplary tenth diode embodiment.
23 (or “FIG”) 23 is a perspective view illustrating an exemplary eleventh diode embodiment.
24 (or “FIG”) is a cross-sectional view illustrating the exemplary eleventh diode embodiment.
25 (or “FIG”) 25 is a cross sectional view of a portion of the composite GaN heterostructure and metal layers illustrating any geometry and texture of the exterior and / or interior surface of the composite GaN heterostructure.
FIG. 26 (or “FIG”) 26 is a cross sectional view of a wafer having an oxide layer such as silicon dioxide.
FIG. (Or "FIG") 27 is a cross sectional view of a wafer having an oxide layer etched in a lattice pattern.
FIG. (Or “FIG”) 28 is a planar (or top) view of a wafer with oxide layers etched in a lattice pattern.
FIG. (Or “FIG”) 29 is a cross-sectional view of a wafer having a buffer layer (eg, aluminum nitride or silicon nitride), a silicon dioxide layer in a lattice pattern, and gallium nitride (GaN) layers.
FIG. (Or “FIG”) 30 is a cross-sectional view of a substrate having a buffer layer and a composite GaN heterostructure (n + GaN layer, quantum well region, and p + GaN layer).
FIG. (Or “FIG”) 31 is a cross sectional view of a substrate having a buffer layer and a first mesa-etched GaN heterostructure.
FIG. (Or “FIG”) 32 is a cross sectional view of a substrate having a buffer layer and a second mesa-etched composite GaN heterostructure.
FIG. (Or “FIG”) 33 is a cross-sectional view of a substrate having a buffer layer, mesa-etched composite GaN heterostructures, and an etched substrate for via connection.
FIG. (Or “FIG”) 34 is a cross sectional view of a substrate having a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, and a metallization to form vias. to be.
FIG. (Or “FIG”) 35 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization forming ohmic contact with the p + GaN layer, a metallization forming vias, and lateral etched trenches. Sectional view of the substrate.
FIG. (Or “FIG”) 36 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form vias, lateral etched trenches, and Is a cross-sectional view of a substrate having passivation layers (eg, silicon nitride).
FIG. (Or “FIG”) 37 shows a buffer layer, mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form vias, lateral etched trenches, passivation A cross-sectional view of a substrate having layers and metallizations that form protrusions or bump structures.
38 (or “FIG”) 38 is a cross sectional view of a substrate having a composite GaN heterostructure (n + GaN layer, quantum well region, and p + GaN layer).
39 (or “FIG”) 39 is a cross sectional view of a substrate having a third mesa-etched composite GaN heterostructure.
40 (or “FIG”) 40 is a cross sectional view of a substrate having mesa-etched composite GaN heterostructures, an etched substrate for via connection, and lateral etched trenches.
FIG. 41 (or “FIG”) 41 is a cross-sectional view of a substrate having mesa-etched composite GaN heterostructures, metallizations that form ohmic contacts with the n + GaN layer and through vias, and lateral etched trenches.
42 (or “FIG”) 42 is a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the n + GaN layer and through vias, and a metallization to form ohmic contact with the p + GaN layer And a sectional view of the substrate with lateral etched trenches.
43 (or “FIG”) 43 is a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the n + GaN layer and through vias, and a metallization to form ohmic contact with the p + GaN layer , Cross-sectional view of a substrate having lateral etched trenches, and passivation layers (eg, silicon nitride).
FIG. (Or “FIG”) 44 shows a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the n + GaN layer and through vias, and a metallization to form ohmic contact with the p + GaN layer. , Cross-sectional view of a substrate having lateral etched trenches, passivation layers (eg, silicon nitride), and a metallization forming a protrusion or bump structure.
FIG. (Or “FIG”) 45 is a cross-sectional view of a substrate having a buffer layer, a composite GaN heterostructure (n + GaN layer, quantum well region, and p + GaN layer), and a metallization forming ohmic contact with the p + GaN layer. to be.
FIG. (Or “FIG”) 46 is a cross sectional view of a substrate having a buffer layer, a fourth mesa-etched composite GaN heterostructure, and a metallization to form ohmic contact with the p + GaN layer.
FIG. (Or “FIG”) 47 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form an ohmic contact with the p + GaN layer, and a metallization to form an ohmic contact with the n + GaN layer. It is sectional drawing of the board | substrate having.
FIG. (Or “FIG”) 48 is a cross sectional view of a substrate having a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the n + GaN layer, and lateral etched trenches.
(Or “FIG”) 49 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form ohmic contact with the n + GaN layer, and A cross-sectional view of a substrate having lateral etched trenches with metallization formed through outer vias.
Degree (or “FIG”) 50 is a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form an ohmic contact with the p + GaN layer, a metallization to form an ohmic contact with the n + GaN layer, and A cross-sectional view of a substrate having lateral etched trenches having metallizations formed through outer vias, passivation layers (eg, silicon nitride), and metallizations forming protrusions or bump structures.
FIG. (Or “FIG”) 51 is a cross sectional view of a substrate having a buffer layer, a fifth mesa-etched composite GaN heterostructure, and a metallization forming ohmic contact with the p + GaN layer.
FIG. (Or “FIG”) 52 illustrates a substrate having a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, and an etched GaN heterostructure for center via connection. It is a cross section.
FIG. (Or “FIG”) 53 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, and an ohmic contact with a central via and the n + GaN layer. It is sectional drawing of the board | substrate which has a metallization.
54 (or “FIG”) 54 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization forming ohmic contact with the p + GaN layer, a center via and a metal forming an ohmic contact with the n + GaN layer. It is sectional drawing of the board | substrate which has a fire part and a 1st passivation layer (for example, silicon nitride).
55 (or “FIG”) 55 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization forming ohmic contact with the p + GaN layer, a center via and a metal forming an ohmic contact with the n + GaN layer. A cross-sectional view of a substrate having a burner, a first passivation layer (eg, silicon nitride), and a metallization forming a protrusion or bump structure.
FIG. (Or “FIG”) 56 shows a metal forming ohmic contact with a buffer layer, a mesa-etched composite GaN heterostructure, a metallization forming ohmic contact with the p + GaN layer, a central via and the n + GaN layer. A cross-sectional view of a substrate having a fired portion, a first passivation layer (eg, silicon nitride), a metallization forming a protrusion or bump structure, and lateral (or outer) etched trenches.
57 (or “FIG”) 57 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization forming ohmic contact with the p + GaN layer, a center via and a metal forming an ohmic contact with the n + GaN layer Having a burner, a first passivation layer (eg silicon nitride), a metallization forming a protrusion or bump structure, lateral (or outer) etched trenches, and a second passivation layer (eg silicon nitride) Sectional view of the substrate.
FIG. (Or “FIG”) 58 is a cross sectional view of a substrate having a buffer layer, a sixth mesa-etched composite GaN heterostructure, and a metallization to form ohmic contact with the p + GaN layer.
FIG. (Or “FIG”) 59 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form an ohmic contact with the p + GaN layer, and a metallization to form an ohmic contact with the n + GaN layer. It is sectional drawing of the board | substrate having.
FIG. (Or “FIG”) 60 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form ohmic contact with the n + GaN layer, and A cross sectional view of a substrate with additional metallization for contact with the p + GaN layer.
61 (or “FIG”) 61 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form ohmic contact with the n + GaN layer, and A cross-sectional view of a substrate having additional metallizations for contact with the p + GaN layer and metallizations forming protrusions or bump structures.
FIG. (Or “FIG”) 62 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form an ohmic contact with the p + GaN layer, a metallization to form an ohmic contact with the n + GaN layer, and A cross-sectional view of a substrate having additional metallizations, metallizations to form protrusions or bump structures for contact with the p + GaN layer, and passivation layers (eg, silicon nitride).
FIG. (Or “FIG”) 63 shows a buffer layer, a mesa-etched composite GaN heterostructure, a metallization to form ohmic contact with the p + GaN layer, a metallization to form ohmic contact with the n + GaN layer, and is a cross-sectional view of a substrate having additional metallizations, protrusions or bump structures for contact with the p + GaN layer, passivation layers (eg, silicon nitride), and lateral (or outer) etched trenches .
64 (or “FIG”) 64 is a cross sectional view illustrating an exemplary diode wafer embodiment attached to a support device.
65 (or “FIG”) 65 is a cross sectional view illustrating an exemplary diode wafer embodiment attached to a support device.
FIG. (Or “FIG”) 66 is a cross sectional view illustrating an exemplary tenth diode embodiment attached to a support device.
FIG. (Or “FIG”) 67 is a cross sectional view illustrating an exemplary tenth diode embodiment prior to back metallization attached to a support device.
FIG. (Or “FIG”) 68 is a cross sectional view illustrating an exemplary diode embodiment attached to a support device.
FIG. (Or “FIG”) 69 is a cross sectional view illustrating an exemplary eleventh diode embodiment attached to a support device.
70 (or “FIG”) 70 is a flowchart illustrating a first exemplary embodiment of a diode manufacturing method.
71 (or “FIG”) 71 divided into FIGS. 71A and 71B is a flowchart illustrating a second exemplary embodiment of a diode manufacturing method.
72 (or “FIG”) 72 divided into FIGS. 72A and 72B is a flowchart illustrating a third exemplary embodiment of a diode manufacturing method.
73 (or “FIG”) 73 divided into FIGS. 73A and 73B is a flowchart illustrating a fourth exemplary embodiment of a diode manufacturing method.
FIG. (Or “FIG”) 74 is a cross-sectional view illustrating an exemplary grounded and polished diode wafer embodiment attached to a support device and suspended in a dish with an adhesive solvent.
FIG. (Or “FIG”) 75 is a flowchart illustrating an exemplary embodiment of a method of making a diode suspension.
76 (or “FIG”) 76 is a perspective view of an exemplary first device aspect.
FIG. (Or “FIG”) 77 is a planar (or top) view illustrating an exemplary first electrode structure of a first conductive layer for an exemplary device aspect.
78 (or “FIG”) 78 is a first cross-sectional view of an exemplary first device aspect.
79 (or “FIG”) 79 is a second cross sectional view of an exemplary first apparatus embodiment.
80 (or “FIG”) is a perspective view of an exemplary second device embodiment.
81 (or “FIG”) 81 is a first cross sectional view of an exemplary second apparatus embodiment.
82 (or “FIG”) 82 is a second cross sectional view of an exemplary second apparatus embodiment.
83 (or “FIG”) 83 is a second cross-sectional view of an exemplary diode coupled to the first conductor.
84 (or “FIG”) 84 is a block diagram of a first exemplary system aspect.
FIG. (Or “FIG”) 85 is a block diagram of a second exemplary system aspect.
FIG. 86 (or “FIG”) 86 is a flowchart illustrating an exemplary embodiment of a device manufacturing method.
87 (or “FIG”) 87 is a cross sectional view of an exemplary third device embodiment for providing light emission from two sides.
88 (or “FIG”) is a cross sectional view of an exemplary fourth device embodiment for providing light emission from two sides.
89 (or “FIG”) 89 is a more detailed partial cross-sectional view of an exemplary first device embodiment.
90 (or “FIG”) is a more detailed partial cross-sectional view of an exemplary second device embodiment.
91 (or “FIG”) 91 is a perspective view of an exemplary fifth device embodiment.
92 (or “FIG”) 92 is a cross sectional view of an exemplary fifth device embodiment.
93 (or “FIG”) 93 is a perspective view of an exemplary sixth device aspect.
94 (or “FIG”) 94 is a cross sectional view of an exemplary sixth device aspect.
95 (or “FIG”) 95 is a perspective view of an exemplary seventh apparatus embodiment.
FIG. (Or “FIG”) 96 is a cross sectional view of an exemplary seventh apparatus embodiment.
97 (or “FIG”) 97 is a perspective view of an exemplary eighth device embodiment.
98 (or “FIG”) 98 is a cross sectional view of an exemplary eighth device embodiment.
FIG. (Or “FIG”) 99 is a planar (or top) view illustrating an exemplary second electrode structure of the first conductive layer for an exemplary device aspect.
100 (or “FIG”) 100 is a perspective view of third and fourth example system aspects.
FIG. (Or “FIG”) 101 is a planar (or top) view of an exemplary ninth and tenth device aspect.
102 (or “FIG”) 102 is a cross sectional view of an exemplary ninth device embodiment.
103 (or “FIG”) 103 is a cross sectional view of an exemplary tenth device aspect.
104 (or “FIG”) 104 is a perspective view illustrating an exemplary first surface geometry of an exemplary light emitting or absorbing region.
FIG. (Or “FIG”) 105 is a perspective view illustrating an exemplary second surface geometry of an exemplary light emitting or absorbing region.
FIG. (Or “FIG”) 106 is a perspective view illustrating an exemplary third surface geometry of an exemplary light emitting or absorbing region.
FIG. (Or “FIG”) 107 is a perspective view illustrating an exemplary fourth surface geometry of an exemplary light emitting or absorbing region.
108 (or “FIG”) 108 is a perspective view illustrating an exemplary fifth surface geometry of an exemplary light emitting or absorbing region.
FIG. (Or “FIG”) 109 is a photograph of an example excited device aspect that emits light.
FIG. (Or “FIG”) 110 is a scanning electron micrograph of an exemplary second diode embodiment.
FIG. (Or “FIG”) 111 is a scanning electron micrograph of a plurality of exemplary second diode embodiments.

예시적 양태들의 상세한 설명Detailed Description of Exemplary Aspects

본 발명은 다수의 상이한 형태들의 양태를 허용하지만, 본 명세서에서는 이의 특정한 예시적 양태들이 도면에 도시되고 기술될 것이며, 본 기재내용은 본 발명의 원리의 구체예로서 간주되어야 하고 본 발명을 예시된 특정 양태들에 제한시키려는 의도가 아니라는 것을 이해해야 한다. 이와 관련하여, 본 발명에 부합하는 적어도 하나의 양태를 상세 설명하기에 전에, 본 발명은 이의 분야에 대해 상술 및 후술되거나 도면에 예시되거나 실시예에 기술된 바와 같은 세부 구성 및 성분 배열에 한정되지 않는다는 것을 이해해야 한다. 본 발명에 부합하는 방법 및 장치는 기타 양태들일 수 있고 각종 방식으로 실시 및 수행될 수 있다. 또한, 본 명세서에 뿐만 아니라 아래에 포함된 요약서에 사용된 문구 및 용어는 설명을 목적으로 하고 제한으로서 간주되어서는 안된다.While the present invention allows many different forms of aspects, specific illustrative aspects thereof will be shown and described in the drawings, and this disclosure should be regarded as an embodiment of the principles of the invention and illustrated the invention. It should be understood that it is not intended to limit the particular aspects. In this regard, before describing at least one aspect consistent with the present invention in detail, the present invention is not limited to detail configurations and component arrangements as described above and below or illustrated in the drawings or described in the Examples. Should understand. The method and apparatus consistent with the present invention may be other aspects and may be practiced and carried out in various ways. Also, the phraseology and terminology used herein and in the abstract included below is for the purpose of description and should not be regarded as limiting.

본 발명의 예시적 양태들은 인쇄 가능하고 본 명세서에서 동등하게 "다이오드 잉크"라 지칭될 수 있는 다이오드 100, 100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J, 100K, 100L(본 명세서 및 도면에서 "다이오드 100 내지 100L"이라 통칭함)의 액체 및/또는 겔 분산액 및 현탁액을 제공하는데, "다이오드 잉크"는 예시적 다이오드 100 내지 100L과 같은 다이오드 또는 기타 2-단자 집적 회로의 액체 및/또는 겔 현탁액을 의미하고 지칭한다는 것을 이해해야 한다. 아래에 더욱 상세히 기술되는 바와 같이, 상기 다이오드 잉크 조성물에 포함되기 전의 다이오드 100 내지 100L 자체는, (LED로서 구현되는 경우에는) 여자될 때 발광하도록 기능할 수 있거나 (태양광발전 다이오드로서 구현되는 경우에는) 광원에 노출될 때 전력을 제공하도록 기능할 수 있는 완성된 반도체 디바이스들이다. 본 발명의 예시적 방법은, 아래에서 더욱 상세히 논의되는 바와 같이, 용매 및 점성 수지 또는 중합체 혼합물에 복수 개의 다이오드들 100 내지 100L을 분산 및 현탁시킨 다이오드 잉크의 제조 방법도 포함하는데, 여기서, 상기 다이오드 100 내지 100L 또는 기타 2-단자 집적 회로는 실온(25℃) 또는 냉장 조건(5 내지 10℃)에서 상당 기간, 예를 들면, 1개월 이상 동안 분산 및 현탁된 채 유지되고, 특히 더 높은 점성의 경우, 더욱 겔상인 조성물 및 냉장-유도 겔상 조성물로서 유지되고, 상기 액체 또는 겔 현탁액은 인쇄되어 LED-기반 디바이스 및 태양광발전 디바이스를 제조할 수 있다. 본 기술내용은 2-단자 집적 회로 타입의 다이오드 100 내지 100L에 초점을 두고 있으나, 당해 기술분야의 숙련가들은 다른 타입의 반도체 디바이스들을 동등하게 대체시켜 더욱 광범위하게 "반도체 디바이스 잉크"라 지칭되는 것들, 예를 들면, 임의의 타입의 트랜지스터(전계 효과 트랜지스터(FET), 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 접합형 전계 효과 트랜지스터(JFET), 양극성 접합형 트랜지스터(BJT) 등), 다이아크(diac), 트리아크(triac), 실리콘 제어 정류기 등을 제한없이 형성할 수 있다는 것을 인식할 것이다.Exemplary aspects of the invention are diode 100, 100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J, 100K, 100L that are printable and may be referred to herein equally as "diode inks". Liquid and / or gel dispersions and suspensions (collectively referred to herein as " diodes 100 to 100L "), wherein diodes or other two-terminal integrated circuits, such as exemplary diodes 100 to 100L, are provided. It is to be understood that the term refers to and refers to the liquid and / or gel suspensions. As described in more detail below, the diodes 100 to 100L themselves, before being included in the diode ink composition, may function to emit light when excited (if implemented as LEDs) or when implemented as photovoltaic diodes. Are completed semiconductor devices that can function to provide power when exposed to a light source. Exemplary methods of the present invention also include methods of making diode inks in which a plurality of diodes 100-100L are dispersed and suspended in a solvent and a viscous resin or polymer mixture, as discussed in more detail below, wherein the diodes 100-100L or other two-terminal integrated circuits remain dispersed and suspended at room temperature (25 ° C.) or refrigerated conditions (5-10 ° C.) for a period of time, for example, for at least one month, in particular of higher viscosity In that case, the gel-like composition and the refrigeration-derived gel-like composition are retained and the liquid or gel suspension can be printed to make LED-based devices and photovoltaic devices. Although the present disclosure focuses on diodes 100-100L of a two-terminal integrated circuit type, those skilled in the art will replace other types of semiconductor devices equally, more broadly referred to as "semiconductor device inks," For example, any type of transistor (field effect transistor (FET), metal oxide semiconductor field effect transistor (MOSFET), junction type field effect transistor (JFET), bipolar junction type transistor (BJT), etc.), diac It will be appreciated that triacs, silicon controlled rectifiers and the like can be formed without limitation.

당해 다이오드 잉크(또는 반도체 디바이스 잉크)는 아래에 더욱 상세히 논의되는 임의의 각종 제품들, 예를 들면, 장치 300, 300A, 300B 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 양태 또는 시스템 350, 375, 800, 810을 형성하도록 침착, 인쇄 또는 적용될 수 있거나, 소비자 제품, 개인용 제품, 사업 제품, 산업 제품, 농업 제품, 건축 제품 등과 같은, 제품 포장을 위한 사이니지(signage) 또는 표지(indicia)를 포함하는, 임의의 종류의 임의의 제품에, 또는 임의의 종류의 임의의 제품을 형성하도록, 침착, 인쇄 또는 적용될 수 있다.The diode ink (or semiconductor device ink) may be any of the various products discussed in more detail below, for example, apparatus 300, 300A, 300B 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, Signage for product packaging, which may be deposited, printed or applied to form 760, 770 aspects or systems 350, 375, 800, 810, or such as consumer products, personal products, business products, industrial products, agricultural products, building products, and the like. It may be deposited, printed or applied to any product of any kind, including a signage or indicia, or to form any product of any kind.

도 1은 예시적 제1 다이오드 100 양태를 도시한 사시도이다. 도 2는 상기 예시적 제1 다이오드 100 양태를 도시한 평면(또는 상면)도이다. 도 3은 상기 예시적 제1 다이오드 100 양태를 도시한, (도 2의 10-10' 평면을 통한) 단면도이다. 도 4는 예시적 제2 다이오드 100A 양태를 도시한 사시도이다. 도 5는 상기 예시적 제2 다이오드 100A 양태를 도시한 평면(또는 상면)도이다. 도 6은 예시적 제3 다이오드 100B 양태를 도시한 사시도이다. 도 7은 상기 예시적 제3 다이오드 100B 양태를 도시한 평면(또는 상면)도이다. 도 8은 예시적 제4 다이오드 100C 양태를 도시한 사시도이다. 도 9는 상기 예시적 제4 다이오드 100C 양태를 도시한 평면(또는 상면)도이다. 도 10은 예시적 제2, 제3 및/또는 제4 다이오드 100A, 100B, 100C 양태를 도시한 (도 5, 7, 9의 20-20' 평면을 통한) 단면도이다. 도 11은 예시적 제5 및 제6 다이오드 100D, 100E 양태를 도시한 사시도이다. 도 12는 상기 예시적 제5 및 제6 다이오드 100D, 100E 양태를 도시한 평면(또는 상면)도이다. 도 13은 상기 예시적 제5 다이오드 100D 양태를 도시한 (도 12의 40-40' 평면을 통한) 단면도이다. 도 14는 상기 예시적 제6 다이오드 100E 양태를 도시한 (도 12의 40-40' 평면을 통한) 단면도이다. 도 15는 예시적 제7 다이오드 100F 양태를 도시한 사시도이다. 도 16은 상기 예시적 제7 다이오드 100F 양태를 도시한 평면(또는 상면)도이다. 도 17은 상기 예시적 제7 다이오드 100F 양태를 도시한 (도 16의 42-42' 평면을 통한) 단면도이다. 도 18은 예시적 제8 다이오드 100G 양태를 도시한 사시도이다. 도 19는 상기 예시적 제8 다이오드 100G 양태를 도시한 평면(또는 상면)도이다. 도 20은 상기 예시적 제8 다이오드 100G 양태를 도시한 (도 19의 43-43' 평면을 통한) 단면도이다. 도 21은 예시적 제10 다이오드 100K 양태를 도시한 사시도이다. 도 22는 상기 예시적 제10 다이오드 100K 양태를 도시한 (도 21의 47-47' 평면을 통한) 단면도이다. 도 23은 예시적 제11 다이오드 100L 양태를 도시한 사시도이다. 도 24는 상기 예시적 제11 다이오드 100L 양태를 도시한 (도 23의 48-48' 평면을 통한) 단면도이다. 제9, 제12 및 제13 다이오드 100H, 100I 및 100J 양태의 단면도는 예시적 제조 공정들의 예시 부분으로서 각각 도 44, 50 및 66에 도시되어 있다. 도 110은 예시적 제2 다이오드 100A 양태의 주사 전자 현미경 사진이다. 도 111은 복수 개의 예시적 제2 다이오드 100A 양태의 주사 전자 현미경 사진이다.Degree 1 is a perspective view illustrating an exemplary first diode 100 embodiment. 2 is a planar (or top) view illustrating the exemplary first diode 100 embodiment. 3 is a cross-sectional view (through the 10-10 'plane of FIG. 2) illustrating the exemplary first diode 100 embodiment. 4 is a perspective view illustrating an exemplary second diode 100A embodiment. 5 is a planar (or top) view illustrating the exemplary second diode 100A embodiment. 6 is a perspective view illustrating an exemplary third diode 100B embodiment. 7 is a top (or top) view illustrating the exemplary third diode 100B embodiment. 8 is a perspective view illustrating an exemplary fourth diode 100C embodiment. 9 is a planar (or top) view illustrating the exemplary fourth diode 100C embodiment. FIG. 10 is a cross-sectional view (through the 20-20 'plane of FIGS. 5, 7, 9) illustrating exemplary second, third and / or fourth diodes 100A, 100B, 100C embodiments. 11 is a perspective view illustrating exemplary fifth and sixth diodes 100D, 100E embodiment. 12 is a planar (or top) view illustrating the exemplary fifth and sixth diodes 100D, 100E embodiment. FIG. 13 is a cross-sectional view (through the 40-40 ′ plane of FIG. 12) illustrating the exemplary fifth diode 100D embodiment. FIG. 14 is a cross-sectional view (through the 40-40 ′ plane of FIG. 12) illustrating the exemplary sixth diode 100E embodiment. 15 is a perspective view illustrating an exemplary seventh diode 100F embodiment. FIG. 16 is a top (or top) view illustrating the exemplary seventh diode 100F embodiment. FIG. 17 is a cross-sectional view (through the 42-42 'plane of FIG. 16) illustrating the exemplary seventh diode 100F embodiment. 18 is a perspective view illustrating an exemplary eighth diode 100G embodiment. 19 is a top (or top) view illustrating the exemplary eighth diode 100G embodiment. 20 is a cross-sectional view (through the 43-43 'plane of FIG. 19) illustrating the exemplary eighth diode 100G embodiment. 21 is a perspective view illustrating an exemplary tenth diode 100K embodiment. FIG. 22 is a cross-sectional view (through the 47-47 'plane of FIG. 21) illustrating the exemplary tenth diode 100K embodiment. 23 is a perspective view illustrating an exemplary eleventh diode 100L embodiment. FIG. 24 is a cross-sectional view (through the 48-48 'plane of FIG. 23) illustrating the exemplary eleventh diode 100L embodiment. Cross-sectional views of the ninth, twelfth, and thirteenth diodes 100H, 100I, and 100J embodiments are shown in FIGS. 44, 50, and 66 respectively as exemplary portions of exemplary fabrication processes. 110 is a scanning electron micrograph of an exemplary second diode 100A embodiment. 111 is a scanning electron micrograph of a plurality of exemplary second diode 100A embodiments.

상기 도 1, 2, 4 내지 9, 11, 12, 15, 16, 18, 19, 21 및 23의 사시도 및 평면(또는 상면)도에서는 외부 패시베이션 층 135의 예시를 생략함으로써 이러한 패시베이션 층(135)에 의해 덮여진(그리고 이에 따라 보이지 않는) 외부의 기저 층들 및 구조물들의 도면을 제공한다. 상기 패시베이션 층 135는 도 3, 10, 13, 14, 17, 20, 22, 24, 44, 50, 57, 62, 63, 및 66 내지 69의 단면도에 예시되어 있고, 전자 기술분야의 숙련가들은 제조된 다이오드 100 내지 100L이 일반적으로 이러한 패시베이션 층 135를 적어도 하나 포함한다는 것을 인식할 것이다. 추가로, 도 1 내지 69, 74, 76 내지 85, 및 87 내지 103에서, 당해 기술분야의 숙련가들은 또한 상기 각종 도면들은 기술과 설명을 목적으로 하고 일정 비율로 도시되지 않았다는 것을 인식할 것이다.1 and 2, 4 to 9, 11, 12, 15, 16, 18, 19, 21 and 23, the passivation layer 135 is omitted by omitting the illustration of the outer passivation layer 135 from the top (or top) view. Provides a view of the outer base layers and structures covered by (and thus not visible). The passivation layer 135 is illustrated in the cross-sectional views of FIGS. 3, 10, 13, 14, 17, 20, 22, 24, 44, 50, 57, 62, 63, and 66 to 69, and those skilled in the art of manufacture It will be appreciated that the diodes 100-100L generally comprise at least one such passivation layer 135. Further, in FIGS. 1-69, 74, 76-85, and 87-103, those skilled in the art will also recognize that the various figures are for the purpose of description and illustration and are not drawn to scale.

아래에 더욱 상세히 기술되는 바와 같이, 상기 예시적 제1 내지 제13 다이오드 양태 100 내지 100L은, 사용될 수 있는 기판 105 및 웨이퍼 150, 150A의 형상, 재료, 도핑 및 기타 조성; 상기 다이오드의 발광 영역의 제조 형상; 비아 130, 131, 132, 133, 134, 136의 깊이 및 위치(예를 들면, 얕거나 "블라인드(blind)", 깊거나 "쓰루(through)", 중심, 주변 및 외곽); 제1 (상부 또는 전방) 면 위에 제1 단자 125를 갖거나 제1 단자 125와 제2 단자 127을 둘 다 가짐; 제1 단자 125 또는 제2 단자 127을 형성하기 위한 배면(제2 면) 금속화부 122의 사용 및 크기; 기타 접촉 금속들의 형상, 크기 및 위치가 대체로 상이하고; 또한 아래에 더욱 상세히 기술되는 바와 같이, 기타 특징들의 형상 또는 위치에 있어서도 상이할 수 있다. 상기 예시적 다이오드 100 내지 100L의 제조를 위한 예시적 방법들 및 방법에서의 변형들도 아래에 기술된다. 상기 예시적 다이오드 100 내지 100L 중의 하나 이상은 미국 애리조나주 템페에 소재하는 엔티에이치디그리 테크놀로지스 월드와이드, 인코포레이티드(NthDegree Technologies Worldwide, Inc.)로부터도 이용 가능하고 구입 가능하다.As will be described in more detail below, the exemplary first through thirteenth diode embodiments 100 through 100L may comprise the shapes, materials, doping and other compositions of the substrates 105 and wafers 150 and 150A that can be used; A manufacturing shape of the light emitting region of the diode; Depth and location of vias 130, 131, 132, 133, 134, 136 (eg, shallow or “blind”, deep or “through”, center, periphery and periphery); Having a first terminal 125 on both the first (top or front) face or having both a first terminal 125 and a second terminal 127; Use and size of backside (second side) metallization 122 to form first terminal 125 or second terminal 127; The shape, size and position of the other contact metals are generally different; It may also be different in the shape or location of other features, as described in more detail below. Exemplary methods and variations in the method for the manufacture of the exemplary diodes 100-100L are also described below. One or more of the exemplary diodes 100-100L are also available and commercially available from NthDegree Technologies Worldwide, Inc., Tempe, Arizona.

도 1 내지 24를 참조로, 예시적 다이오드 100 내지 100L은, 예를 들면 비제한적으로, 실리콘 웨이퍼일 수 있거나 절연체 위의 실리콘 기판("SOI")(105)을 포함하는 것과 같은 더욱 복잡한 기판 또는 웨이퍼일 수 있는, 고농도-도핑된 n+(n 플러스) 또는 p+(p 플러스) 기판 105, 예를 들면, 고농도-도핑된 n+ 또는 p+ 실리콘 기판과 같은 기판 105, 또는 사파이어(106) 웨이퍼 위의 질화갈륨(GaN) 기판(105) 150A(도 11 내지 20에 예시됨)를 사용하여 형성한다. 아래에 더욱 상세히 논의되는 바와 같이, 예를 들면, Ga, GaAs, GaN, SiC, SiO2, 사파이어, 유기 반도체 등을 비제한적으로 포함하는 기타 타입의 기판들 (및/또는 기판을 형성하거나 갖는 웨이퍼) 105도 동등하게 사용될 수 있다. 따라서, 기판 105 또는 105A에 대한 언급은 n+ 또는 p+ 실리콘, n+ 또는 p+ GaN, 예를 들면, 실리콘 웨이퍼를 사용하여 형성한 n+ 또는 p+ 실리콘 기판 150 또는 사파이어 웨이퍼 위에 제조된 n+ 또는 p+ GaN 105A(도 11 내지 20 및 38 내지 50을 참조로 아래에 기술됨)와 같은 임의의 타입의 기판들을 광범위하게 포함하는 것으로 이해되어야 한다. 도 21 내지 24에 예시된 양태들에서, 기판 105, 105A(및 완충 층 145)는 제조 과정에서 기판 제거(아래에 더욱 상세히 논의되는 바와 같이, 복합 GaN 헤테로구조물을 제위치에 남긴다) 후에 무시될 정도로 남아있거나 남아있지 않고, 예를 들면 비제한적으로, 기판 105 또는 105A가 사용될 수 있다. 실리콘을 사용하여 구현하는 경우, 상기 기판 105는 통상적으로 <111> 또는 <110> 결정 구조 또는 배향을 갖지만, 기타 결정 구조들도 동등하게 사용될 수 있다. 임의의 완충 층 145는 통상적으로 상이한 격자 상수를 갖는 GaN 층들의 후속 제조를 용이하게 하기 위해 질화알루미늄 또는 질화규소와 같은 실리콘 기판 105 위에 제조된다.1-24, example diodes 100-100L may be, for example, but not limited to, a more complex substrate such as, but not limited to, a silicon wafer or including a silicon substrate (“SOI”) 105 over an insulator. Nitride on a heavily doped n + (n plus) or p + (p plus) substrate 105, for example a substrate 105, such as a heavily doped n + or p + silicon substrate, or a sapphire 106 wafer, which may be a wafer. Gallium (GaN) substrate 105 is formed using 150A (illustrated in FIGS. 11-20). As discussed in more detail below, other types of substrates (and / or wafers forming or having substrates, including but not limited to, for example, Ga, GaAs, GaN, SiC, SiO 2 , sapphire, organic semiconductors, etc.) 105 may be used equally. Thus, reference to substrate 105 or 105A may refer to either n + or p + silicon, n + or p + GaN, for example n + or p + GaN 105A fabricated on an n + or p + silicon substrate 150 or sapphire wafer formed using a silicon wafer (FIG. It is to be understood that the present invention broadly encompasses any type of substrates, such as described below with reference to 11-20 and 38-50. In the embodiments illustrated in FIGS. 21-24, substrates 105, 105A (and buffer layer 145) will be ignored after substrate removal (leave complex GaN heterostructure in place, as discussed in more detail below) during the manufacturing process. Remaining or not remaining, for example, but not limited to, substrate 105 or 105A can be used. When implemented using silicon, the substrate 105 typically has a <111> or <110> crystal structure or orientation, but other crystal structures may equally be used. Any buffer layer 145 is typically fabricated over a silicon substrate 105, such as aluminum nitride or silicon nitride, to facilitate subsequent fabrication of GaN layers with different lattice constants.

GaN 층들은, 일반적으로 n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115로 예시된 복합 GaN 헤테로구조물을 형성하기 위해, 예를 들면 에피택셜 성장을 통해 상기 완충 층 145 위에 제조된다. 기타 양태들에서, 더 구체적인 선택사항으로서 도 15 내지 17에 예시된 바와 같이, 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 GaN 기판 105 위에(또는 사파이어(106) 웨이퍼 105A 위에 직접) 제조하는 경우와 같이 완충 층 145를 사용하지 않거나 사용하지 않을 수 있다. 발광(또는 흡광) 영역 140을 형성하기 위해, 잠재적으로 다수의 양자 우물들에 의해 광범위한 도펀트들을 갖는 다중 p+, n+, 기타 GaN 층들 및 가능하게는 임의의 각종 도펀트들을 갖는 비-GaN 층들이 존재할 수 있고, n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115는 단지 예시이며, 하나 이상의 발광(또는 흡광) 영역 140을 형성하는 복합 GaN 헤테로구조물 또는 임의의 기타 반도체 구조물의 일반화 또는 단순화된 설명을 제공한다는 것을 전자분야의 숙련가들은 이해할 것이다. 또한, 상기 n+ GaN 층 110 및 p+ GaN 층 115의 위치는 p+ 실리콘 또는 GaN 기판 105의 사용에서와 같이 동일할 수 있거나 동등하게 역전될 수 있고, 하나 이상의 발광(또는 흡광) 영역 140을 형성하기 위해 기타 조성물 및 재료들(이들 중 다수는 아래에 기술된다)이 사용될 수 있으며, 이러한 모든 변형들이 본 기재내용의 범위 내에 있다는 것을 전자분야의 숙련가들은 이해할 것이다. 발광 또는 흡광 영역 140을 형성하기 위한 상이한 화합물, 도펀트 및 구조물을 갖는 일련의 예시적 재료로서 GaN에 대해 기술하였으나, 임의의 기타 적합한 반도체 재료가 동등하게 사용될 수 있고 당해 기술분야의 범위 내에 있다는 것을 당해 기술분야의 숙련가들은 인지할 것이다. 아울러, GaN에 대한 임의의 언급은 "순수한" GaN으로 해석되어서는 안되고, 임의의 중간 비-GaN 층들을 포함하여, 발광 또는 흡광 영역 140을 형성하는 데 사용될 수 있고/있거나 발광 또는 흡광 영역 140이 침착되도록 허용하는 각종 기타 화합물, 도펀트 및 층들을 모두 의미하고 포함한다는 것을 당해 기술분야의 숙련가들은 이해할 것이다.GaN layers are fabricated over the buffer layer 145, for example via epitaxial growth, to form a composite GaN heterostructure, generally illustrated as n + GaN layer 110, quantum well region 185 and p + GaN layer 115. In other aspects, as a more specific option, as illustrated in FIGS. 15-17, a composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) is placed over GaN substrate 105 (or sapphire 106). Buffer layer 145 may or may not be used, as in the case of fabrication)) directly on wafer 105A). To form the light emitting (or absorbing) region 140, there may be multiple p +, n +, other GaN layers with a wide range of dopants and potentially non-GaN layers, possibly with any of various dopants, by a number of quantum wells. And n + GaN layer 110, quantum well region 185 and p + GaN layer 115 are illustrative only and provide a generalized or simplified description of a composite GaN heterostructure or any other semiconductor structure that forms one or more light emitting (or absorbing) regions 140. It will be appreciated by those skilled in the art of providing the same. In addition, the positions of the n + GaN layer 110 and p + GaN layer 115 may be the same or equally reversed, as in the use of p + silicon or GaN substrate 105, to form one or more light emitting (or absorbing) regions 140. Other compositions and materials, many of which are described below, may be used, and those skilled in the art will understand that all such variations are within the scope of the present disclosure. Although GaN has been described as a series of exemplary materials having different compounds, dopants, and structures for forming the light emitting or absorbing region 140, it is understood that any other suitable semiconductor material can equally be used and is within the scope of the art. Those skilled in the art will recognize. In addition, any reference to GaN should not be interpreted as “pure” GaN, and may be used to form a light emitting or absorbing area 140, including any intermediate non-GaN layers, and / or the light emitting or absorbing area 140 is Those skilled in the art will understand that all other compounds, dopants and layers that allow to be deposited are meant and included.

또한, 선택된 반도체로서 실리콘 및 GaN을 사용할 수 있거나 사용하는 각종 다이오드들(다이오드 100 내지 100L) 다수가 논의되어 있으나, 기타 무기 또는 유기 반도체들도 동등하게 사용될 수 있고 본 기재내용의 범위 내에 있다는 것을 주목해야 한다. 무기 반도체의 예에는 규소, 게르마늄 및 이들의 혼합물; 이산화티탄, 이산화규소, 산화아연, 인듐-주석 산화물, 안티몬-주석 산화물 및 이들의 혼합물; 적어도 하나의 2가 금속(아연, 카드뮴, 수은 및 납)과 적어도 하나의 2가 비금속(산소, 황, 셀레늄 및 텔루륨)의 화합물, 예를 들면, 산화아연, 셀렌화카드뮴, 황화카드뮴, 셀렌화수은 및 이들의 혼합물인 II-VI 반도체; 적어도 하나의 3가 금속(알루미늄, 갈륨, 인듐 및 탈륨)과 적어도 하나의 3가 비금속(질소, 인, 비소 및 안티몬)의 화합물, 예를 들면, 비화갈륨, 인화인듐 및 이들의 혼합물인 III-V 반도체; 및 수소 처리된 규소, 탄소, 게르마늄 및 알파-주석 및 이들의 배합물을 포함하는 제IV족 반도체가 비제한적으로 포함된다.In addition, although many of the various diodes (diodes 100 to 100L) that may or may use silicon and GaN as the selected semiconductor are discussed, it is noted that other inorganic or organic semiconductors may equally be used and are within the scope of the present disclosure. Should be. Examples of inorganic semiconductors include silicon, germanium and mixtures thereof; Titanium dioxide, silicon dioxide, zinc oxide, indium-tin oxide, antimony-tin oxide, and mixtures thereof; Compounds of at least one divalent metal (zinc, cadmium, mercury and lead) and at least one divalent nonmetal (oxygen, sulfur, selenium and tellurium), for example zinc oxide, cadmium selenide, cadmium sulfide, selenium Mercury sulphide and II-VI semiconductors thereof; Compounds of at least one trivalent metal (aluminum, gallium, indium and thallium) and at least one trivalent nonmetal (nitrogen, phosphorus, arsenic and antimony), for example gallium arsenide, indium phosphide and mixtures thereof V semiconductor; And Group IV semiconductors including, but not limited to, hydrogenated silicon, carbon, germanium, and alpha-tin and combinations thereof.

상기 GaN 발광/흡광 영역 140(예를 들면, n+ 또는 p+ 실리콘과 같은 기판 105 위에 침착되거나 실리콘 웨이퍼 위의 GaN(105) 150 또는 사파이어(106) 웨이퍼 150A 위에 침착된 GaN 헤테로구조물) 이외에도, 상기 복수 개의 다이오드들 100 내지 100L은 임의의 타입의 반도체 소자, 재료 또는 화합물, 예를 들면, 규소, 비화갈륨(GaAs), 질화갈륨(GaN), 또는 GaP, InAlGaP, InAlGaP, AlInGaAs, InGaNAs, AlInGASb를 비제한적으로 포함하는 임의의 무기 또는 유기 반도체 재료로 구성될 수 있다. 또한, 추가로, 당해 2-단자 집적 회로를 제조하는 데 사용되는 웨이퍼도 예를 들면 비제한적으로, 규소, GaAs, GaN, 사파이어, 탄화규소와 같은 임의의 타입 또는 종류일 수 있다.In addition to the GaN light emitting / absorbing region 140 (e.g., GaN heterostructure deposited on a substrate 105 such as n + or p + silicon or deposited on GaN 105 150 on a silicon wafer or sapphire 106 wafer 150A), Diodes 100 to 100L may be formed of any type of semiconductor device, material or compound, such as silicon, gallium arsenide (GaAs), gallium nitride (GaN), or GaP, InAlGaP, InAlGaP, AlInGaAs, InGaNAs, AlInGASb. It may consist of any inorganic or organic semiconductor material, including but not limited to. In addition, the wafer used to fabricate the two-terminal integrated circuit can also be of any type or type, such as, but not limited to, silicon, GaAs, GaN, sapphire, silicon carbide.

따라서, 본 기재내용의 범위는 당해 기술분야에 공지되어 있거나 공지되고 있는 임의의 종류의 반도체 기판을 사용하여 제조되는 임의의 LED 또는 태양광발전 반도체를 비제한적으로 포함하는, 반도체 기판 위의 임의의 에피택셜 또는 화합물 반도체를 포함하는 것으로 이해되어야 한다.Thus, the scope of the present disclosure is intended to cover any of the above semiconductor substrates, including but not limited to any LEDs or photovoltaic semiconductors manufactured using any type of semiconductor substrate known or known in the art. It is to be understood to include epitaxial or compound semiconductors.

각종 예시적 양태들에서, 상기 n+ 또는 p+ 기판 105는 예시된 바와 같이 상기 n+ GaN 층 110으로 흐르는 전류를 전도한다. 상기 발광 또는 흡광 영역 140의 임의의 예시된 각종 층들은 예시된 n+ 및 p+ GaN 층 110, 115의 위치가 역전됨과 같이 동등하게 역전될 수 있거나 상이한 순서를 가질 수 있다는 것을 재차 주목해야 한다. 상기 전류 유동 경로는 하나 이상의 비아 130을 형성하는 금속 층도 통과한다(이것은 상기 n+ 또는 p+ 기판 105와 상기 n+ GaN 층 110 사이의 매우 얇은(약 25Å) 완충 층 145의 전기 바이패스를 제공하는 데에도 사용될 수 있다). 전도성 층들에 기타 연결을 제공하는 추가 타입의 비아 131 내지 134 및 136이 아래에 기술된다. 2개(또는 그 이상)의 개별 침착된 금속 층 120A 및 120B로서 예시된 하나 이상의 금속 층 120(이것은 비아 130, 131, 132, 133, 134, 136을 형성하는 데에도 사용될 수 있다)은 상기 p+ GaN 층 115와의 옴 접촉을 제공하고, 다이 금속과 같은 제2 추가 금속 층 120B는 "범프" 또는 돌출 구조물을 형성하는 데 사용되며, 금속 층 120A, 120B는 각종 다이오드 100 내지 100L을 위한 제1 전기 단자(또는 접촉부) 125 또는 제2 단자 127을 형성한다. 아래에 논의되는 바와 같이 추가의 금속 층들도 사용될 수 있다. 도시된 예시적 다이오드 100, 100A, 100B, 100C 양태들에 대해, 전기 단자 125는 후속의 전력(전압) 공급(LED 분야의 경우) 또는 수용(태양광발전 분야의 경우)을 위해 제조 과정에서 상기 다이오드 100, 100A, 100B, 100C 위에 형성되는 유일한 옴 금속 단자일 수 있고, 전력 공급 또는 수용을 위해 다이오드 100, 100A, 100B, 100C를 위한 제2 전기 단자를 제공하는 데에는 상기 n+ 또는 p+ 기판 105가 사용된다. 상기 전기 단자 125와 상기 n+ 또는 p+ 기판 105는 각각 다이오드 100, 100A, 100B, 100C의 상부(제1 면)와 저부(또는 배면, 제2 면)인 마주보는 면들 위에 있고 동일한 면 위에 있지 않다는 것을 주목해야 한다. 이들 다이오드 100, 100A, 100B, 100C 양태들에 대한 선택사항으로서, 그리고 기타 예시적 다이오드 양태들에 도시된 바와 같이, 다이오드(예: 다이오드 100D, 100F, 100G, 100J)의 제2의, 배면 위에 금속 층 122를 사용하여 임의의 제2 옴 금속 단자 127을 형성한다. 도 21 및 22에 예시된 다이오드 100K 양태에 대한 선택사항으로서, 금속 층 122를 사용하여 제2의, 배면 위에 제1 옴 금속 단자 125를 형성하고, 이후 사용을 위해 다이오드 100K를 젖히거나 뒤집는다. 예시적 다이오드 100L에 대해 도 23 및 24에 예시된 또 다른 선택사항으로서, 제1 단자 125와 제2 단자 127이 둘 다 다이오드 100L의 동일한 제1 (상부)면 위에 있다. 질화규소 패시베이션 135(또는 임의의 기타 동등한 패시베이션)이 특히 전기 절연, 환경적 안정성 및 가능하게는 추가의 구조적 일체성을 위해 사용된다. 별도로 예시되지 않았으나, 아래에 논의되는 바와 같이, 제조 과정에서 복수 개의 트렌치 155가 다이오드 100 내지 100L의 측면들을 따라 형성되고, 이들은 웨이퍼 150, 150A 위에서 다이오드 100 내지 100L을 서로 분리(싱귤레이팅(singulate))시키고 또한 웨이퍼 150, 150A의 나머지 부분으로부터 다이오드 100 내지 100L을 분리시키는 데 사용된다.In various exemplary embodiments, the n + or p + substrate 105 conducts current flowing to the n + GaN layer 110 as illustrated. It should be noted again that any of the various illustrated layers of the light emitting or absorbing region 140 may be equally reversed or have a different order, such as the positions of the illustrated n + and p + GaN layers 110, 115 are reversed. The current flow path also passes through a metal layer forming one or more vias 130 (which provides an electrical bypass of the very thin (about 25 kV) buffer layer 145 between the n + or p + substrate 105 and the n + GaN layer 110). Can also be used). Further types of vias 131 to 134 and 136 that provide other connections to the conductive layers are described below. One or more metal layers 120 (which may also be used to form vias 130, 131, 132, 133, 134, 136), illustrated as two (or more) individual deposited metal layers 120A and 120B. Providing an ohmic contact with the GaN layer 115, a second additional metal layer 120B, such as a die metal, is used to form a “bump” or protrusion structure, and the metal layers 120A, 120B are the first electrical for various diodes 100-100L. A terminal (or contact) 125 or second terminal 127 is formed. Additional metal layers may also be used as discussed below. For the exemplary diode 100, 100A, 100B, 100C aspects shown, the electrical terminal 125 may be replaced in the manufacturing process for subsequent power (voltage) supply (for LED applications) or acceptance (for photovoltaic applications). May be the only ohmic metal terminal formed over diodes 100, 100A, 100B, 100C, and the n + or p + substrate 105 may be used to provide a second electrical terminal for diodes 100, 100A, 100B, 100C for power supply or acceptance. Used. It is noted that the electrical terminal 125 and the n + or p + substrate 105 are on opposite sides which are the top (first side) and bottom (or back side, second side) of diodes 100, 100A, 100B, 100C, respectively, and are not on the same side. It should be noted. Optional for these diodes 100, 100A, 100B, 100C aspects, and as shown in other exemplary diode embodiments, on the second, back side of a diode (eg, diodes 100D, 100F, 100G, 100J). Metal layer 122 is used to form any second ohmic metal terminal 127. As an option for the diode 100K embodiment illustrated in FIGS. 21 and 22, the metal layer 122 is used to form a first ohmic metal terminal 125 on the second, back side, and then flips or flips the diode 100K for use. As another option illustrated in FIGS. 23 and 24 for the exemplary diode 100L, the first terminal 125 and the second terminal 127 are both on the same first (top) side of the diode 100L. Silicon nitride passivation 135 (or any other equivalent passivation) is used in particular for electrical insulation, environmental stability and possibly further structural integrity. Although not separately illustrated, as discussed below, in the fabrication process a plurality of trenches 155 are formed along the sides of the diodes 100-100L, which separate (singulate) the diodes 100-100L from one another on the wafers 150, 150A. ) And also to separate the diodes 100-100L from the rest of the wafers 150, 150A.

도 1 내지 24는 또한 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)로서 예시된 하나 이상의 발광(또는 흡광) 영역 140의 각종 형상 및 형태 인자들과, 기판 105 및/또는 복합 GaN 헤테로구조물의 각종 형상 및 형태 인자들의 일부를 예시한다. 또한, 예시된 바와 같이, 예시적 다이오드 100 내지 100L은 실리콘 웨이퍼에 대해 더 큰 장치 밀도를 제공하기 위해 x-y 평면에서 거의 육각형이지만(아래에 더욱 상세히 논의되는 바와 같이, 오목하거나 볼록한 곡선 또는 활모양의 측면들 121을 가짐(또는 이들을 둘 다 가져 더욱 복잡한 S자 형상을 형성함)), 사각형, 원형, 난형, 타원형, 직사각형, 삼각형, 팔각형, 환형 등과 같은 기타 다이오드 형상 및 형태들도 동등하며 청구된 발명의 범위 내에 있는 것으로 간주된다. 또한, 상기 예시적 양태들에 예시된 바와 같이, 육각형 측면들 121은 볼록하거나(도 1, 2, 4, 5) 오목하게(도 6 내지 9) 약간 곡선 또는 활모양일 수 있어서, 웨이퍼로부터 이형되어 액체에 현탁될 때 다이오드 100 내지 100L이 서로 들러붙거나 점착되는 것을 피할 수도 있다. 추가로, 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 제조의 경우, 개별 다이(개별 다이오드 100 내지 100L)가 이들의 측면들 또는 가장자리들(121) 위에 기립하지 못하도록 비교적 작은 두께의 다이오드 100 내지 100L이 사용된다. 또한, 상기 예시적 양태들에 예시된 바와 같이, 육각형 측면들 121은 각각의 면 121의 중심 또는 중심부에서 볼록하게, 그리고 주변/측방에서 오목하게 약간 곡선 또는 활모양을 그려 더욱 복잡한 S자 형상(중첩되는 이중 "S" 형상)을 형성할 수 있어서 비교적 뾰족하거나 돌출된 정점들 114(도 11 내지 24)를 수득함으로써, 웨이퍼로부터 이형되어 액체에 현탁될 때 다이오드 100 내지 100L이 서로 들러붙거나 점착되는 것을 피할 수 있고, 또 다른 다이오드에 대해 구르거나 이동할 때 서로를 밀어낼 수도 있다. 다이오드 100 내지 100L에 대한 평판 표면 토폴로지로부터의 변형(즉, 비-평판 표면 토폴로지)도 다이가 액체 또는 겔에 현탁될 때 서로 들러붙는 것을 방지하는 데 도움을 준다. 거듭해서, 또한, 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 제조의 경우, (측방 치수(직경 또는 폭/길이)에 비해) 비교적 작은 두께 또는 높이의 다이오드 100 내지 100L(또는 다이오드 100K 및 100L의 발광 영역)은 개별 다이(개별 다이오드 100 내지 100L)가 이들의 측면들 또는 가장자리들(121) 위에 기립하는 것을 방지하는 경향이 있다.1 through 24 also illustrate various shape and shape factors of one or more light emitting (or absorbing) regions 140, illustrated as GaN heterostructures (n + GaN layer 110, quantum well region 185, and p + GaN layer 115), substrate 105 and And / or some of the various shape and form factors of the composite GaN heterostructure. Also, as illustrated, exemplary diodes 100-100L are nearly hexagonal in the xy plane to provide greater device density for silicon wafers (as discussed in more detail below, concave or convex, curved or bowed). Other diode shapes and shapes, such as having sides 121 (or both, to form a more complex S-shape), square, round, oval, elliptical, rectangular, triangular, octagonal, annular, etc. are equivalent and claimed It is considered to be within the scope of the invention. Further, as illustrated in the above exemplary embodiments, the hexagonal sides 121 can be convex (FIGS. 1, 2, 4, 5) or concave (FIGS. 6-9) slightly curved or bowed, thus releasing from the wafer. To prevent the diodes 100 to 100L from sticking together or sticking together when suspended in a liquid. In addition, for manufacturing devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770, individual dies (individual diodes 100 to 100L) have their sides or Relatively small thicknesses of diodes 100-100L are used to prevent standing on the edges 121. Further, as illustrated in the above exemplary embodiments, the hexagonal side surfaces 121 are slightly curved or bowed convexly at the center or central portion of each face 121 and concave at the periphery / lateral side to form a more complex S-shape ( By forming a double "S" shape that overlaps to obtain relatively sharp or protruding vertices 114 (FIGS. 11-24), the diodes 100-100L stick or adhere to each other when released from the wafer and suspended in liquid It can be avoided and can push each other when rolling or moving against another diode. Deformation from the planar surface topology for diodes 100-100L (ie, non-planar surface topology) also helps to prevent dies from sticking together when suspended in a liquid or gel. Over and over again, for manufacturing devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 (compared to lateral dimensions (diameter or width / length)) Diodes 100-100L (or light emitting regions of diodes 100K and 100L) of relatively small thicknesses or heights tend to prevent individual dies (individual diodes 100-100L) from standing on their sides or edges 121. .

발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)의 각종 형상 및 형태 인자들도 예시되어 있는데, 도 1 내지 3은 실질적으로 환형 또는 디스크형 발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 예시하고, 도 4 및 5는 실질적으로 토루스(torus)형(또는 토로이드형) 발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 예시하며, 제2 금속 층 120B는 상기 토로이드의 중심 내로 연장된다(또한 잠재적으로 반사 표면을 제공한다). 도 6 및 7에서 발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)은 실질적으로 환형의 내부(측방) 표면과 실질적으로 엽상의 외부(측방) 표면을 갖는 반면, 도 8 및 9에서 발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)은 실질적으로 환형의 내부(측방) 표면을 갖지만 외부(측방) 표면은 실질적으로 방사형 또는 별 모양이다. 도 11 내지 24에서, 하나 이상의 발광(또는 흡광) 영역 140은 실질적으로 육각형의 (측방) 표면(이것은 다이의 외곽으로 연장될 수 있거나 연장될 수 없다)을 갖고 (적어도 부분적으로는) 실질적으로 환형 또는 타원형의 내부(측방) 표면을 가질 수 있다. 별도로 도시되지 않은 기타 예시적 양태들에서, 다이 위에서 연속적일 수 있거나 떨어져 있을 수 있는 다수의 발광(또는 흡광) 영역 140이 존재할 수 있다. 환형 내부 표면을 갖는 하나 이상의 발광(또는 흡광) 영역 140(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)의 이러한 각종 설정들은 (LED 분야의 경우) 광 출력을 위한 포텐셜과 (태양광발전 분야의 경우) 광 흡수를 증가시키기 위해 실행된다. 아래에 더욱 상세히 논의되는 바와 같이, n+ GaN 층들 110 또는 p+ GaN 층들 115 중의 임의의 것의 내부 및/또는 외부 표면은, 예를 들면 비제한적으로, 임의의 각종 표면 텍스처 또는 표면 기하학을 가질 수도 있다.Various shape and shape factors of the light emitting (or absorbing) region 140 (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) are also illustrated, with FIGS. ) Region 140 (n + GaN layer 110, quantum well region 185 and p + GaN layer 115), and FIGS. 4 and 5 are substantially torus (or toroidal) light emitting (or absorbing) regions 140 ( n + GaN layer 110, quantum well region 185 and p + GaN layer 115), wherein the second metal layer 120B extends into the center of the toroid (and potentially also provides a reflective surface). 6 and 7 the light emitting (or absorbing) region 140 (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) has a substantially annular inner (lateral) surface and a substantially lobed outer (lateral) surface. In contrast, in FIGS. 8 and 9 the light emitting (or absorbing) region 140 (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) has a substantially annular inner (side) surface but substantially an outer (side) surface. Radial or star-shaped; 11-24, one or more light emitting (or absorbing) regions 140 have a substantially hexagonal (lateral) surface (which may or may not extend out of the die) and is (at least partially) substantially annular Or an elliptical inner (lateral) surface. In other example aspects not shown separately, there may be multiple light emitting (or absorbing) areas 140 that may be continuous or spaced apart on the die. These various settings of one or more light emitting (or absorbing) regions 140 (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) having an annular inner surface (potential for LED applications) and (solar light) In the power generation field). As discussed in more detail below, the inner and / or outer surface of any of n + GaN layers 110 or p + GaN layers 115 may have any of a variety of surface textures or surface geometries, for example, without limitation.

예시적 양태에서, 제1 단자 125(또는 다이오드 100K의 제2 단자 127)는 하나 이상의 금속 층 120A, 120B로 구성되고 범프 또는 돌출 구조물을 가져, (제1 도체 310 또는 310A에 의해 n+ 또는 p+ 실리콘 기판 105(또는 금속 층 122에 의해 형성된 제2 단자, 또는 금속 층 128에 의해 형성된 제2 단자)에 대한 전기 접촉이 형성된 후) 다이오드 100 내지 100L의 상당 부분이 하나 이상의 절연 층 또는 유전 층으로 덮이도록 허용하고, 동시에 아래에 논의되는 제2 도체 320과 같은 하나 이상의 기타 전도성 층에 의한 전기 단자 125와의 접촉을 위한 충분한 구조물을 제공한다. 추가로, 상기 측면들 121의 곡률 및 상기 측면들 121의 두께(높이) 이외에, 단자 125의 범프 또는 돌출 구조물도 잠재적으로는 제조된 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770에서 다이오드 잉크 내의 다이오드 100 내지 100L의 회전 및 이의 후속 배향(탑 업(top up)(순 바이어스) 또는 바텀 업(bottom up)(역 바이어스))에 영향을 미치는 다수의 인자들 중의 하나일 수 있다.In an exemplary embodiment, the first terminal 125 (or the second terminal 127 of the diode 100K) consists of one or more metal layers 120A, 120B and has a bump or protrusion structure (n + or p + silicon by the first conductor 310 or 310A). After electrical contact is made to the substrate 105 (or the second terminal formed by the metal layer 122, or the second terminal formed by the metal layer 128), a substantial portion of the diodes 100 to 100L is covered with one or more insulating or dielectric layers. And at the same time provide sufficient structure for contact with the electrical terminal 125 by one or more other conductive layers, such as the second conductor 320 discussed below. In addition, in addition to the curvature of the sides 121 and the thickness (height) of the sides 121, the bumps or protrusion structures of the terminal 125 are also potentially manufactured devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B. Rotation of the diode 100-100L in the diode ink and its subsequent orientation (top up (net bias) or bottom up (reverse bias)) at 720, 730, 740, 750, 760, 770 It may be one of a number of factors influencing.

도 11 내지 22를 참조로, 예시적 다이오드 100D, 100E, 100F, 100G, 100K는 각종 조합으로 몇 가지 추가의 임의의 특징들을 도시한다. 도시된 바와 같이, 통상적으로 다이 금속으로 제조되는 범프 또는 돌출 구조물을 형성하는 금속 층 120B는 원주가 실질적으로 원형이 아니라 실질적으로 타원형(또는 난형)(도 21에서는 실질적으로 육각형)이지만, 단자 125의 기타 형상 및 형태 인자들도 본 기재내용의 범위 내에 있다. 추가로, 범프 또는 돌출 구조물을 형성하는 금속 층 120B는, 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770의 제조에서 몇 가지 추가의 목적들, 예를 들면 제2 도체 320과의 전기 접촉 형성을 용이하게 하고 단자 125(금속 층 120B 또는 금속 122)로부터의 절연 유전체 315(및/또는 제1 도체 310)의 유동을 용이하게 하는 목적을 제공하는 2개 이상의 장방형 연장부 124를 가질 수 있다. 상기 타원형 형태 인자는 범프 또는 돌출 구조물을 형성하는 타원형 금속 층 120B의 장축 면들을 따라 발광(또는 흡광) 영역 140에서 추가의 발광(또는 흡광)을 허용할 수도 있다. 다수의 단계에서 다층으로서 침착될 수도 있는, p+ GaN 층 115와의 옴 접촉을 형성하는 금속 층 120A는 또한 도 11, 12, 15, 16, 18 및 19에서 곡선의 금속 접촉 연장부들 126으로서 도시된, 선택된 양태들에 대한 p+ GaN 층 115 위의 장방형 연장부들을 갖는데, 이것은 상기 p+ GaN 층 115에 대한 전류 전도를 용이하게 하면서 동시에 발광(또는 흡광) 영역 140에 의한 발광 또는 흡광을 위한 포텐셜을 허용한다(또한 과도하게 차단하지 않는다). 격자 패턴, 기타 곡선 모양 등과 같은, 상기 금속 접촉 연장부들 126의 무수한 기타 형상들이 동등하게 사용될 수 있다. 별도로 예시하지 않았으나, 이러한 장방형 금속 접촉 연장부들은 도 1 내지 10 및 21 내지 24에 예시된 기타 양태들에서도 사용될 수 있다. 아래에 더욱 상세히 기술되는 바와 같이, 추가의 씨드 층(seed layer) 또는 반사성 금속 층도 사용될 수 있다.With reference to FIGS. 11-22, the exemplary diodes 100D, 100E, 100F, 100G, 100K show some further optional features in various combinations. As shown, the metal layer 120B, which forms a bump or protruding structure, typically made of die metal, has a circumference that is not substantially circular but substantially oval (or oval) (substantially hexagonal in FIG. 21), Other shape and shape factors are also within the scope of this disclosure. In addition, the metal layer 120B, which forms the bump or protruding structure, has some additional properties in the manufacture of devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770. Objectives, for example, to facilitate the formation of electrical contact with the second conductor 320 and to facilitate the flow of the insulating dielectric 315 (and / or the first conductor 310) from the terminal 125 (metal layer 120B or metal 122). It may have two or more rectangular extensions 124 that provide. The elliptical form factor may allow for further light emission (or light absorption) in the light emission (or absorption) region 140 along the long axis faces of the elliptical metal layer 120B forming the bump or protruding structure. Metal layer 120A, which forms an ohmic contact with p + GaN layer 115, which may be deposited as a multilayer in a number of steps, is also shown as curved metal contact extensions 126 in FIGS. 11, 12, 15, 16, 18 and 19. Rectangle extensions above p + GaN layer 115 for selected embodiments, which facilitate the current conduction to p + GaN layer 115 while simultaneously allowing the potential for light emission or absorption by light emitting (or absorbing) region 140. (Also don't over block). Countless other shapes of the metal contact extensions 126 may be used equivalently, such as grid patterns, other curved shapes, and the like. Although not illustrated separately, these rectangular metal contact extensions can also be used in the other aspects illustrated in FIGS. 1-10 and 21-24. As described in more detail below, additional seed layers or reflective metal layers may also be used.

제조된 다이오드 100, 100A, 100B, 100C에서 완충 층 145를 통해 기판 105 내로 연장되지만 상기 기판 105 내로 비교적 깊게 또는 관통하여 연장되지는 않는 상술된 주변의(즉, 중심을 벗어난) 비교적 얕은 또는 "블라인드" 비아 130 이외에도, 추가 타입의 비아 구조물들(131, 132, 133, 134, 136)이 도 11 내지 22에 예시되어 있다. 도 13(및 도 44, 66)에 예시된 바와 같이, 중심의(또는 중심에 위치한) 비교적 깊은 "쓰루" 비아 131은 기판 105을 통해 완전히 연장되고, n+ GaN 층 110과의 옴 접촉을 생성하는 데, 및 제2 (배)면 금속 층 122과 n+ GaN 층 110 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용된다. 도 22에 예시된 바와 같이, 중심의(또는 중심에 위치한) 비교적 덜 깊거나 더 얕은 "쓰루" 비아 136은 복합 GaN 헤테로구조물(115, 185, 110)을 통해 완전히 연장되고, n+ GaN 층 110과의 옴 접촉을 생성하는 데, 및 제2 (배)면 금속 층 122와 n+ GaN 층 110 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용된다. 도 14에 예시된 바와 같이, "블라인드" 비아 132로도 지칭되는 중심의(또는 중심에 위치한) 비교적 얕은 또는 블라인드 비아 132는 완충 층 145를 통해 기판 105 내로 연장되고, n+ GaN 층 110과의 옴 접촉을 생성하는 데, 및 n+ GaN 층 110과 기판 105 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용된다. 도 15 내지 17 및 49 내지 50에 예시된 바와 같이, 외곽의 비교적 깊은 또는 쓰루 비아 133은 n+ GaN 층 110으로부터 측면들 121(패시베이션 층 135에 의해 덮여있지만)을 따라 다이오드 100F의 제2의, 배면으로 연장되고(이것은 본 양태에서 전적으로 기판 105의 측면들 주위의 제2 (배)면 금속 층 122도 포함), n+ GaN 층 110과의 옴 접촉을 생성하는 데, 및 제2 (배)면 금속 층 122와 n+ GaN 층 110 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용된다. 도 18 내지 20에 예시된 바와 같이, 주변의 비교적 깊은 쓰루 비아 134는 기판 105을 통해 완전히 연장되고, n+ GaN 층 110과의 옴 접촉을 생성하는 데, 및 제2 (배)면 금속 층 122와 n+ GaN 층 110 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용된다. 제2 (배)면 금속 층 122를 사용하지 않는 양태들에서, 이러한 쓰루 비아 구조물들(131, 133, 134, 136)은 도체 310A(장치 300, 300A, 300B, 300C, 300D, 720, 730, 760에서)와의 전기 접촉을 생성하는 데, 및 도체 310A와 n+ GaN 층 110 사이에 전류를 전도하는 데(또는 기타 전기 접촉을 생성하는 데) 사용될 수 있다. 이들 쓰루 비아 구조물들(131, 133, 134, 136)은 배면 그라인딩 및 폴리싱 또는 레이저 리프트 오프를 통한 다이오드들의 싱귤레이팅(아래에서 도 64 및 65를 참조로 논의됨) 후에, 제조 과정에서 다이오드 110D, 100F, 100G, 100K의 제2의, 배면 위에 노출되고, 노출된 채로 유지될 수 있거나 (도 66에 도시된 바와 같이) 제2 (배)면 금속 층 122에 의해 덮일 수 있다(또한 상기 금속 층과의 전기 접촉을 형성할 수 있다).In the fabricated diodes 100, 100A, 100B, 100C, the relatively shallow or "blind" of the above-mentioned periphery (i.e. off-center) that extends into the substrate 105 through the buffer layer 145 but does not extend relatively deeply or penetrate into the substrate 105. In addition to via 130, additional types of via structures 131, 132, 133, 134, 136 are illustrated in FIGS. 11-22. As illustrated in FIG. 13 (and FIGS. 44, 66), a relatively deep “through” via 131 that is central (or centrally located) extends completely through the substrate 105, creating an ohmic contact with the n + GaN layer 110. And to conduct current (or to create other electrical contact) between the second (fold) face metal layer 122 and the n + GaN layer 110. As illustrated in FIG. 22, a relatively less deep or shallower "through" via 136 of the center (or center) is fully extended through the composite GaN heterostructures 115, 185, 110, and the n + GaN layer 110. Is used to create an ohmic contact of and to conduct current (or to create other electrical contact) between the second (double) face metal layer 122 and the n + GaN layer 110. As illustrated in FIG. 14, a relatively shallow (or centered) relatively shallow or blind via 132, also referred to as a “blind” via 132, extends through the buffer layer 145 into the substrate 105 and is in ohmic contact with the n + GaN layer 110. And to conduct current (or to create other electrical contact) between the n + GaN layer 110 and the substrate 105. As illustrated in FIGS. 15-17 and 49-50, the outer relatively deep or through via 133 is the second, backside of the diode 100F along the sides 121 (although covered by the passivation layer 135) from the n + GaN layer 110. (Which in this embodiment comprises a second (twice) face metal layer 122 also entirely around the sides of the substrate 105), creates an ohmic contact with the n + GaN layer 110, and a second (twice) face metal It is used to conduct current (or to create other electrical contact) between layer 122 and n + GaN layer 110. As illustrated in FIGS. 18-20, the surrounding relatively deep through via 134 extends completely through the substrate 105, creating ohmic contact with the n + GaN layer 110, and the second (back) face metal layer 122. It is used to conduct current (or to create other electrical contact) between n + GaN layer 110. In embodiments that do not use the second (back) face metal layer 122, these through via structures 131, 133, 134, 136 may comprise conductor 310A (device 300, 300A, 300B, 300C, 300D, 720, 730, 760) and to conduct current (or to create other electrical contact) between conductor 310A and the n + GaN layer 110. These through via structures 131, 133, 134, 136 are fabricated after the diode 110D in the manufacturing process, after singulation of the diodes via back grinding and polishing or laser lift off (discussed with reference to FIGS. 64 and 65 below). It may be exposed on the second, back side of 100F, 100G, 100K and remain exposed (as shown in FIG. 66) or may be covered by the second (back) side metal layer 122 (also the metal layer) Electrical contact with the device).

쓰루 비아 구조물들(131, 133, 134, 136)은 당해 기술분야에 공지된 통상적인 비아들보다 상당히 더 좁다. 쓰루 비아 구조물들(131, 133, 134)은 깊이(기판 105를 통해 연장되는 높이)가 약 7 내지 9㎛이고, 쓰루 비아 구조물 136은 깊이(복합 GaN 헤테로구조물을 통해 연장되는 높이)가 약 2 내지 4㎛이고 통상적 비아의 30㎛ 이상의 폭에 비해 폭이 약 3 내지 5㎛이다.Through via structures 131, 133, 134, 136 are considerably narrower than conventional vias known in the art. The through via structures 131, 133, 134 have a depth (height extending through the substrate 105) of about 7-9 μm, and the through via structure 136 has a depth (height extending through the composite GaN heterostructure) about 2 It is 4 micrometers and is about 3-5 micrometers wide compared with the width of 30 micrometers or more of a typical via.

제2 단자 또는 접촉 127 또는 제1 단자 125(다이오드 100K)를 형성하는 임의의 제2 (배)면 금속 층 122가 또한 도 11 내지 13, 17, 18, 20 내지 22, 66, 및 68에 예시되어 있다. 이러한 제2 단자 또는 접촉 127은, 예를 들면 비제한적으로, 각종 쓰루 비아 구조물들(131, 133, 134, 136)을 통해 n+ GaN 층 110에 대한 전류 전도를 용이하게 하고/하거나 도체 310A와의 전기 접촉을 형성하는 것을 용이하게 하기 위해 사용될 수 있다.Any second (back) face metal layer 122 forming a second terminal or contact 127 or first terminal 125 (diode 100K) is also illustrated in FIGS. 11-13, 17, 18, 20-22, 66, and 68. It is. This second terminal or contact 127 facilitates current conduction to the n + GaN layer 110 and / or electrical conductors 310A through, for example and without limitation, various through via structures 131, 133, 134, 136. It may be used to facilitate forming a contact.

도 21 내지 22를 참조로, 예시적 다이오드 100K는 몇 가지 추가의 임의의 특징들을 예시한다. 도 22는 예시적 다이오드 100K가 어떻게 제조되어 있는지에 대해 제조 층들을 단면으로 예시한 것이고; 예시적 다이오드 100K는 이후에 예시적 장치 300, 300A, 300B, 300C, 300D, 720, 730, 760 양태들에서의 사용을 위해 도 21에 예시된 바와 같이 똑바로 되도록 젖혀지거나 뒤집혀지고, 상부 n+ GaN 층 110을 통해 발광한다(LED 양태들에서). 따라서, 제1 단자 125는 제2 (배)면 금속 122로부터 형성되고, n+ GaN 층 110과 p+ GaN 층 115의 배향은 (기타 양태들 100 내지 100J에 비교하여) 유사하게 역전되며(n+ GaN 층 110이 이제 도 21에서 상부층임), 제2 단자 127은 하나 이상의 금속 층 120B로부터 형성된다. 기판 105, 105A 또는 완충 층 145가 매우 적게 예시되어 있거나 예시되어 있지 않고, 제조 과정에서 실질적으로 제거되고, 복합 GaN 헤테로구조물(p+ GaN 층 115, 양자 우물 영역 185, 및 p+ GaN 층 115), 및 잠재적으로 몇몇 추가의 GaN 층 또는 기판이 또한 제위치에 남아있다. 상기 측면들 또는 가장자리들(121)은 장치 300, 300A, 300B, 300C, 300D, 720, 730, 760 제조 과정에서 개별 다이오드 100K가 이들의 측면들 또는 가장자리들(121) 위에 기립하는 것을 방지하기 위해, 예시적 양태들에서 10㎛ 이하, 또는 더욱 특히 약 2 내지 8㎛, 또는 더욱 특히 약 2 내지 6㎛, 또는 더욱 특히 약 2 내지 4㎛, 또는 더욱 특히 2.5 내지 3.5㎛, 또는 약 3㎛로서, 기타 예시된 양태들보다 상대적으로 더 얇다(또는 덜 두껍다).With reference to FIGS. 21-22, the exemplary diode 100K illustrates some further optional features. 22 illustrates, in cross section, the fabrication layers as to how the exemplary diode 100K is fabricated; Exemplary diode 100K is then flipped or flipped to an upright, top n + GaN layer as illustrated in FIG. 21 for use in exemplary device 300, 300A, 300B, 300C, 300D, 720, 730, 760 aspects. Light emits through 110 (in LED aspects). Thus, the first terminal 125 is formed from the second (back) face metal 122 and the orientations of the n + GaN layer 110 and the p + GaN layer 115 are similarly reversed (compared to other aspects 100 to 100J) (n + GaN layer). 110 is now the top layer in FIG. 21), the second terminal 127 is formed from one or more metal layers 120B. Substrate 105, 105A or buffer layer 145 is very little illustrated or not illustrated, is substantially removed in the fabrication process, composite GaN heterostructures (p + GaN layer 115, quantum well region 185, and p + GaN layer 115), and Potentially some additional GaN layer or substrate also remains in place. The sides or edges 121 are designed to prevent individual diodes 100K from standing on their sides or edges 121 during manufacturing of devices 300, 300A, 300B, 300C, 300D, 720, 730, 760. , In exemplary embodiments as 10 μm or less, or more particularly about 2 to 8 μm, or even more particularly about 2 to 6 μm, or even more particularly about 2 to 4 μm, or even more particularly 2.5 to 3.5 μm, or about 3 μm. , Is relatively thinner (or less thick) than other illustrated embodiments.

제1 단자 125를 형성하는 제2 (배)면 금속 122는, 예시적 양태들에서, 약 3 내지 6㎛, 또는 4.5 내지 약 5.5㎛, 또는 약 5㎛로 비교적 두꺼워, 다이오드 100K의 높이 약 11 내지 15㎛, 또는 12 내지 14㎛, 또는 약 13㎛를 제공하고, 유전 층 315의 침착 및 제2 도체 320과의 접촉을 허용하며, 예를 들면 비제한적으로, 장축 약 14㎛ 및 단축 약 6㎛를 갖는 것과 같이 타원형 모양이다. 제1 단자 125를 형성하는 제2 (배)면 금속 122는 또한 배면 정렬 및 다이오드 100K 싱귤레이팅의 용이성을 위해 전체 배면을 가로질러 연장되지 않는다. 금속 층(들) 120B로부터 형성된 제2 단자 127은 또한, 예시적 양태들에서, 일반적으로 두께 약 3 내지 6㎛, 또는 두께 4.5 내지 약 5.5㎛, 또는 두께 약 5㎛이다. 또한, 예시된 바와 같이, 절연 (패시베이션) 층 135A는 또한 금속 층 120B를 비아 136으로부터 전기 절연시키거나 단리시키기 위해 사용되고, 135A로 예시된 바와 같이, 주변 둘레의 패시베이션 (질화물) 층 135의 침착으로부터 별도의 단계로서 침착될 수 있다. 예시적 양태들에서, 다이오드 100K의 폭(정점 대 정점이 아니라, 일반적으로 육각형 모양을 가로지르는 면 대 면)은, 예를 들면 비제한적으로, 약 10 내지 50㎛, 또는 더욱 특히 약 20 내지 30㎛, 또는 더욱 특히 약 22 내지 28㎛, 또는 더욱 특히 약 25 내지 27㎛, 또는 더욱 특히 약 25.5 내지 26.5㎛, 또는 더욱 특히 약 26㎛이다. 별도로 예시하지 않았으나, 제2 단자 127을 제조하는 데 금속 층 120A도 포함될 수 있다. 다이오드 100K 제조 과정(및 기타 예시적 다이오드 100 내지 100L 양태들)에서, 상부 GaN 층(도 25에 예시된 바와 같이, p+ GaN 층 115로서 예시되지만, 기타 타입의 GaN 층들일 수도 있다)은 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 두께의 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층(별도로 예시되지 않음)으로 금속화 및 합금화될 수도 있고, 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다.The second (fold) face metal 122 forming the first terminal 125, in exemplary embodiments, is relatively thick, about 3-6 μm, or 4.5-about 5.5 μm, or about 5 μm, so that the height of the diode 100K is about 11. To 15 μm, or 12 to 14 μm, or about 13 μm, allowing deposition of the dielectric layer 315 and contact with the second conductor 320, for example, but not limited to, about 14 μm long axis and about 6 minor axis It is oval shaped like having a μm. The second (back) side metal 122 forming the first terminal 125 also does not extend across the entire back side for ease of back alignment and diode 100K singulation. The second terminal 127 formed from the metal layer (s) 120B is also, in exemplary embodiments, generally about 3-6 μm thick, or 4.5 to about 5.5 μm thick, or about 5 μm thick. In addition, as illustrated, insulating (passivation) layer 135A is also used to electrically insulate or isolate metal layer 120B from via 136, and from deposition of passivation (nitride) layer 135 around the periphery, as illustrated by 135A. May be deposited as a separate step. In exemplary embodiments, the width of the diode 100K (not face to face, but face to face generally across the hexagonal shape) is, for example, without limitation, about 10-50 μm, or more particularly about 20-30 Μm, or more particularly about 22 to 28 μm, or more particularly about 25 to 27 μm, or even more particularly about 25.5 to 26.5 μm, or even more particularly about 26 μm. Although not separately illustrated, the metal layer 120A may also be included in manufacturing the second terminal 127. In the diode 100K fabrication process (and other exemplary diodes 100-100L aspects), the upper GaN layer (illustrated as p + GaN layer 115, as illustrated in FIG. 25, but may be other types of GaN layers) is ohmic contact. To facilitate the formation of (also potentially providing light reflection for the n + GaN layer 110), a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or about 100 microns thick nickel It may be metallized and alloyed with an optically transparent metal layer (not separately illustrated), such as gold or nickel-gold-nickel, some of which are removed by other GaN layers, for example during GaN mesa formation.

도 23 및 24를 참조로, 예시적 제11 다이오드 100L 양태는 다이오드 100L의 동일한 (위쪽 또는 상부) 면 위에 제1 단자 125와 제2 단자 127을 둘 다 갖는다는 점에서 기타 예시된 다이오드 100 내지 100K 양태들 모두와 상이하다. 예시적 장치 700, 700A, 700B, 740, 750, 770 양태들에 사용되는 경우, 광은 (저부의) n+ GaN 층 110을 통해, 통상적으로는 도 80 내지 82에 예시된 바와 같이 실질적으로 광학 투명성인 기재 305A를 통해, (LED 양태들의 경우) 발광되거나 (태양광발전 양태들의 경우) 흡광될 것이다. 다이오드 100L의 동일한 (위쪽 또는 상부) 면 위에 제1 단자 125와 제2 단자 127을 둘 다 가진 결과로서, 이 예시적 다이오드 100L은 어떠한 제2 (배)면 금속 122도 사용하지 않으며, 일반적으로 상기 논의된 각종 비아 구조물들 중의 어느 것도 요구하지 않는다. 기판 105, 105A 또는 완충 층 145는 매우 적게 예시되거나 예시되지 않고, 또한 제조 과정에서 실질적으로 제거되며, 복합 GaN 헤테로구조물(p+ GaN 층 115, 양자 우물 영역 185, 및 p+ GaN 층 115), 및 잠재적으로 몇몇 추가의 GaN이 또한 제위치에 남아있다. 상기 측면들 또는 가장자리들(121)은 또한, 예시적 양태들에서, 약 2 내지 4㎛, 또는 더욱 특히 2.5 내지 3.5㎛, 또는 약 3㎛로, 기타 예시된 양태들보다 비교적 더 얇고(또는 덜 두껍고), 또한 장치 700, 700A, 700B, 740, 750, 770 제조 과정에서 개별 다이오드들 100L이 이들의 측면들 또는 가장자리들(121) 위에 기립하는 것을 방지한다. 별도로 예시하지 않았으나, 다이오드 100L 제조 과정(및 기타 예시적 다이오드 100 내지 100K 양태들)에서, 상부 GaN 층(도 25에 예시된 바와 같이, p+ GaN 층 115로서 예시되지만, 기타 타입의 GaN 층들일 수도 있다)은 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 두께의 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층(별도로 예시되지 않음)으로 금속화 및 합금화될 수도 있고, 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다.With reference to FIGS. 23 and 24, the exemplary eleventh diode 100L embodiment has other illustrated diodes 100-100K in that both have a first terminal 125 and a second terminal 127 on the same (top or top) side of the diode 100L. It differs from all of the aspects. When used in the exemplary apparatus 700, 700A, 700B, 740, 750, 770 aspects, the light is substantially optically transparent as illustrated in FIGS. 80-82, typically through the (bottom) n + GaN layer 110. Through the phosphor substrate 305A, it will either emit light (for LED embodiments) or absorb light (for photovoltaic embodiments). As a result of having both the first terminal 125 and the second terminal 127 on the same (top or top) side of the diode 100L, this exemplary diode 100L does not use any second (double) side metal 122, and generally None of the various via structures discussed are required. Substrate 105, 105A or buffer layer 145 is very rarely exemplified or not exemplified, and is also substantially removed in the fabrication process, and is a composite GaN heterostructure (p + GaN layer 115, quantum well region 185, and p + GaN layer 115), and potentially As a consequence some additional GaN also remains in place. The sides or edges 121 are also about 2-4 μm, or more particularly 2.5-3.5 μm, or about 3 μm, in exemplary embodiments, which are relatively thinner (or less) than other illustrated embodiments. Thick) and also prevents individual diodes 100L from standing on their sides or edges 121 in the manufacturing process of devices 700, 700A, 700B, 740, 750, 770. Although not illustrated separately, in the diode 100L fabrication process (and other exemplary diodes 100-100K embodiments), the top GaN layer (illustrated as p + GaN layer 115, as illustrated in FIG. 25, but may be other types of GaN layers) To facilitate the formation of ohmic contacts (also potentially providing light reflection for the n + GaN layer 110), a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or It may be metallized and alloyed with an optically transmissive metal layer (not separately illustrated), such as nickel-gold or nickel-gold-nickel, about 100 microns thick, some of which may be incorporated into other GaN layers, for example, during GaN mesa formation. Is removed by

도 23 및 24에 예시된 바와 같이, GaN 메사(p+ GaN 층 115 및 양자 우물층 185)는 일반적으로, 금속 접촉부 128(3개가 예시되어 있다)을 위한 n+ GaN 층 110의 상부 표면 위에 방을 제공하기 위해, 편평한 정점들을 갖는 삼각형(예를 들면, 육각형 또는 환형 모양으로부터 복수 개(3개)의 카브-아웃(carve-out) 부분을 제공하여 형성함)과 같이 비전형적으로 성형되고, 이것은 다이오드 100L의 위쪽 또는 상부 면 위에 제2 단자들 127을 형성한다. 상기 GaN 메사는, 각종 예시적 양태들에서, 일반적으로 약 0.5 내지 1.5㎛, 또는 더욱 특히 0.8 내지 1.2㎛, 또는 더욱 특히 0.9 내지 1.1㎛, 또는 더욱 특히 약 1.0㎛의 높이를 갖는다. 상기 금속 접촉부 128은 대략적으로 높이 약 0.75 내지 1.5㎛, 또는 더욱 특히 높이 약 0.9 내지 1.1㎛, 또는 더욱 특히 높이 약 1.0㎛의 비아 금속, 예를 들면, 약 100Å의 티탄, 500nm의 알루미늄, 500nm의 니켈, 및 100nm의 금으로부터 형성될 수 있고, 폭 약 2.5 내지 3.5㎛(방사상으로 측정됨)일 수 있다. 금속 층들 120A 및 120B로부터 형성된 제1 단자 125는, 각종 예시적 양태들에서, 금속 접촉부 128과의 접촉부에서 제1 도체 310A의 침착을 허용하고, 제1 단자 125와 제2 도체 320(도 80 내지 82에 예시됨)의 접촉 후에 유전 층 315의 침착을 허용하기 위해, 상기 GaN 메사와 유사하지만 더 작게 성형되며, 일반적으로 약 4 내지 8㎛, 또는 더욱 특히, 5 내지 7㎛, 또는 더욱 특히 약 6㎛의 높이를 갖는다. 이 예시적 양태에서, 금속 층 120A 및 120B로부터 형성된 제1 단자 125는 또한 패시베이팅되고(135), 이것은 절연 및 제1 도체 310의 접촉으로부터의 보호를 제공할 뿐만 아니라, 또한 제1 단자 125의 구조적 통합성을 돕는 작용을 할 수 있고, 인쇄 공정에서 가해지는 각종 힘으로부터 보호하는 데 도움이 된다. 예시적 양태들에서, 다이오드 100L의 폭(정점 대 정점이 아니라, 일반적으로 육각형 모양을 가로지르는 면 대 면)은 약 10 내지 50㎛, 또는 더욱 특히 약 20 내지 30㎛, 또는 더욱 특히 약 22 내지 28㎛, 또는 더욱 특히 약 25 내지 27㎛, 또는 더욱 특히 약 25.5 내지 26.5㎛, 또는 더욱 특히 약 26㎛이다. 다이오드 100L의 높이는, 예시적 양태들에서, 일반적으로 약 8 내지 15㎛, 또는 더욱 특히 9 내지 12㎛, 또는 더욱 특히 약 10.5 내지 11.5㎛이다.As illustrated in FIGS. 23 and 24, GaN mesa (p + GaN layer 115 and quantum well layer 185) generally provides a room over the top surface of n + GaN layer 110 for metal contacts 128 (three are illustrated). To do this, they are typically shaped like a triangle with flat vertices (e.g. formed by providing a plurality of (3) carve-out parts from a hexagonal or annular shape), which is a diode Second terminals 127 are formed on the upper or upper surface of 100L. The GaN mesa, in various exemplary embodiments, generally has a height of about 0.5 to 1.5 μm, or more particularly 0.8 to 1.2 μm, or even more particularly 0.9 to 1.1 μm, or even more particularly about 1.0 μm. The metal contact 128 is approximately 0.75 to 1.5 μm in height, or more particularly about 0.9 to 1.1 μm in height, or more particularly about 1.0 μm in via metal, eg, about 100 μs titanium, 500 nm aluminum, 500 nm Nickel, and 100 nm of gold, and may be about 2.5-3.5 μm wide (measured radially). The first terminal 125 formed from the metal layers 120A and 120B, in various exemplary embodiments, permits deposition of the first conductor 310A at the contact with the metal contact 128 and allows the first terminal 125 and the second conductor 320 (FIGS. 80-80). To allow for the deposition of dielectric layer 315 after contacting (illustrated at 82), it is shaped similar to GaN mesa but smaller, and generally about 4 to 8 μm, or more particularly 5 to 7 μm, or even more particularly about It has a height of 6 μm. In this exemplary embodiment, the first terminal 125 formed from the metal layers 120A and 120B is also passivated 135, which not only provides insulation and protection from contact of the first conductor 310, but also the first terminal 125. It can act to help the structural integrity of, and to protect it from the various forces exerted in the printing process. In exemplary embodiments, the width of the diode 100L (face-to-face, rather than peak-to-vertex, generally across a hexagonal shape) is about 10-50 μm, or more particularly about 20-30 μm, or even more particularly about 22-60. 28 μm, or more particularly about 25 to 27 μm, or more particularly about 25.5 to 26.5 μm, or even more particularly about 26 μm. The height of the diode 100L is, in exemplary embodiments, generally about 8-15 μm, or more particularly 9-12 μm, or even more particularly about 10.5-11.5 μm.

더욱 일반적으로 2-단자 디바이스들의 크기는 직경(형상에 따라 폭 또는 길이, 면-대-면으로도 측정됨) 약 10 내지 75㎛, 및 높이 약 5 내지 25㎛와 같이, 더 클 수 있다는 것을 주목해야 한다.More generally, the size of two-terminal devices may be larger, such as about 10-75 μm in diameter (also measured in width or length, also face-to-face, depending on shape), and about 5-25 μm in height. It should be noted.

도 25는 복합 GaN 헤테로구조물(또는 GaN 메사)(n+ GaN 층 110, 양자 우물 영역 185, p+ GaN 층 115) 및 금속 층들 120A, 120B의 일부를 관통하는 단면도이고, 상기 복합 GaN 헤테로구조물의 외부 및/또는 내부 표면들, 예를 들면, 상기 p+ GaN 층 115 또는 n+ GaN 층 110 또는 추가의 은 또는 거울 층(103)의 표면들의 임의의 기하학 및 텍스처를 예시한다. 도 25에 예시된 각종 특징들 중의 임의의 것은 각종 예시적 다이오드 100 내지 100L 중의 임의의 것에 대한 선택사항으로서 적용될 수 있다. 도 1 내지 24에 예시된 바와 같이, 상기 복합 GaN 헤테로구조물의 외부 및/또는 내부 표면들은 비교적 평활할 수 있다. 도 25에 예시된 바와 같이, 상기 복합 GaN 헤테로구조물의 각종 외부 및/또는 내부 표면들 중의 임의의 것은 각종 텍스처, 기하학, 거울, 반사기, 또는 기타 표면 처리들 중의 임의의 것을 갖도록 제조될 수 있다. 예를 들면 비제한적으로, 상기 복합 GaN 헤테로구조물의 외부 (위쪽 또는 상부) 표면(n+ GaN 층 110으로서 예시됨)은, 예를 들면 다이오드 100 내지 100L 양태들 내에서 내부 반사를 감소시키고 광 추출을 증가시키기 위해, 표면 거칠기 112(들쭉날쭉한 원뿔 또는 피라미드형 구조물로서 예시됨)를 제공하도록 에칭될 수 있다. 추가로, 상기 복합 GaN 헤테로구조물의 외부 표면들(예를 들면, 상기 p+ GaN 층 115 또는 n+ GaN 층 110의 표면들)은, 또한 예를 들면 비제한적으로, 돔 또는 렌즈 형상 116; 토로이드, 벌집, 또는 와플 모양 118; 스트라이프 113, 또는 기타 기하학들(예를 들면, 육각형, 삼각형 등) 117과 같은 각종 기하학적 구조물을 갖도록 마스킹 및 에칭될 수 있거나 또는 제조될 수 있다. 또한 추가로, 상기 측면들 121은 유전체 반사기(예를 들면, SiO2/Si3N4) 또는 금속성 반사기와 같은 각종 거울 또는 반사기 109도 포함할 수 있다. 광범위한 표면 처리 및 반사기는, 예를 들면, 2010년 4월 27일자로 발행된 미국 특허 제7,704,763호(Fujii 등), 2011년 3월 1일자로 발행된 미국 특허 제7,897,420호(Chu 등), 2010년 11월 25일자로 출간된 미국 특허 출원 공보 제2010/0295014 A1호(Kang 등), 및 2010년 11월 2일자로 발행된 미국 특허 제7,825,425호(Shum)에 기술되어 있고, 이들은 모두 본 명세서에 참조로 인용된다. 추가의 표면 텍스처 및 기하학들은 도 104 내지 108에 예시되어 있다.FIG. 25 is a cross sectional view through a portion of the composite GaN heterostructure (or GaN mesa) (n + GaN layer 110, quantum well region 185, p + GaN layer 115) and metal layers 120A, 120B, and outside and the composite GaN heterostructure; FIG. And / or illustrate any geometry and texture of interior surfaces, eg, the surfaces of the p + GaN layer 115 or n + GaN layer 110 or additional silver or mirror layer 103. Any of the various features illustrated in FIG. 25 may be applied as an option to any of the various exemplary diodes 100-100L. As illustrated in FIGS. 1 to 24, the outer and / or inner surfaces of the composite GaN heterostructure may be relatively smooth. As illustrated in FIG. 25, any of the various exterior and / or interior surfaces of the composite GaN heterostructure may be fabricated to have any of a variety of textures, geometries, mirrors, reflectors, or other surface treatments. For example, but not by way of limitation, the outer (top or top) surface of the composite GaN heterostructure (illustrated as n + GaN layer 110) may reduce internal reflection and reduce light extraction, for example, within diodes 100-100L embodiments. To increase, it can be etched to provide a surface roughness 112 (illustrated as a jagged cone or pyramidal structure). In addition, the outer surfaces of the composite GaN heterostructure (eg, the surfaces of the p + GaN layer 115 or the n + GaN layer 110) may also be, for example and without limitation, dome or lenticular 116; Toroidal, honeycomb, or waffle shapes 118; It may be masked and etched or manufactured to have various geometric structures, such as stripe 113, or other geometries (eg, hexagons, triangles, etc.) 117. Further, the side surfaces 121 may also include various mirrors or reflectors 109 such as dielectric reflectors (eg, SiO 2 / Si 3 N 4 ) or metallic reflectors. Extensive surface treatments and reflectors are described, for example, in US Pat. No. 7,704,763 (Fujii et al.) Issued April 27, 2010, US Pat. No. 7,897,420 issued March 1, 2011 (Chu et al.), 2010. US Patent Application Publication No. 2010/0295014 A1 (Kang et al.), Published November 25, 25, and US Patent No. 7,825,425 (Shum), issued November 2, 2010, all of which are herein incorporated by reference. Is cited by reference. Additional surface textures and geometries are illustrated in FIGS. 104-108.

계속해서 도 25를 참조로, 상기 복합 GaN 헤테로구조물(또는 더욱 일반적으로 다이오드 100 내지 100L)의 내부 표면들도 각종 텍스처, 기하학, 거울, 반사기, 또는 기타 표면 처리들 중의 임의의 것을 갖도록 제조될 수 있다. 예시된 바와 같이, 예를 들면 비제한적으로, 반사층 103은 제조 과정에서 (금속 층들 102A, 102B의 제조 전에) 도포되는 은 층을 사용함으로써, 다이오드 100 내지 100L의 노출된 표면을 향한 광 반사를 제공하고 광 추출을 증가시키는 데 사용될 수 있으며, 상기 은 층은 평활할 수 있거나(111) 또는 텍스처링된 표면을 가질 수 있다(107). 또한, 예를 들면 비제한적으로, 상기 복합 GaN 헤테로구조물의 내부 표면은 예를 들어 확산성 n-형 InGaN 재료일 수 있는 추가의 층 108을 사용함으로써 평활할 수 있거나 텍스처링된 표면을 가질 수도 있다. 추가로, 이들 각종 임의의 표면 기하학 및 텍스처 중의 임의의 것은 단독으로 사용될 수 있거나, 외부 표면 텍스처 112와 내부 표면 텍스처(107) 둘 다 및/또는 반사층 103을 갖는 이중-확산성 구조물과 같이 서로 조합되어 사용될 수 있다. 사용될 수 있거나 사용될 수 없는 임의의 표면 처리와 상관 없이, 층 108에 n-형 InGaN 재료를 사용하여 더 우수한 옴 접촉을 제공하기 위한 추가의 이유들로 각종 임의의 층들이 또한 사용될 수 있다.With continued reference to FIG. 25, the inner surfaces of the composite GaN heterostructure (or more generally diodes 100-100L) may also be fabricated to have any of a variety of textures, geometries, mirrors, reflectors, or other surface treatments. have. As illustrated, for example and without limitation, reflective layer 103 provides a light reflection towards the exposed surface of diodes 100-100L by using a silver layer applied during the fabrication process (prior to fabrication of metal layers 102A, 102B). And the silver layer can be smooth (111) or have a textured surface (107). In addition, for example and without limitation, the inner surface of the composite GaN heterostructure may be smooth or have a textured surface by using additional layer 108, which may be, for example, a diffusive n-type InGaN material. In addition, any of these various arbitrary surface geometries and textures may be used alone or in combination with each other, such as a bi-diffusion structure having both outer surface texture 112 and inner surface texture 107 and / or reflective layer 103. Can be used. Regardless of any surface treatment that may or may not be used, any of a variety of layers may also be used for additional reasons for providing better ohmic contact using n-type InGaN material in layer 108.

다이오드 100 내지 100L은 일반적으로 모든 치수가 약 450㎛ 미만, 더욱 구체적으로는 모든 치수가 약 200㎛ 미만, 더욱 구체적으로는 모든 치수가 약 100㎛ 미만, 더욱 구체적으로는 모든 치수가 50㎛ 미만이다. 도시된 예시적 양태들에서, 다이오드 100 내지 100L은 일반적으로 폭 약 10 내지 50㎛, 또는 더욱 구체적으로는 폭 약 20 내지 30㎛, 및 높이 약 5 내지 25㎛, 또는 더욱 특히 높이 5 내지 15㎛, 또는 직경(끝점 대 끝점이 아니라 면 대 면으로 측정함) 약 25 내지 28㎛ 및 높이 10 내지 15㎛이다. 예시적 양태들에서, 범프 또는 돌출 구조물을 형성하는 금속 층 120B 또는 122를 제외한 다이오드 100 내지 100L의 높이(즉, GaN 헤테로구조물을 포함하는 측면들 121의 높이)는, 상기 양태에 따라, 약 2 내지 15㎛, 또는 더욱 구체적으로는 약 2 내지 4㎛, 또는 더욱 구체적으로는 7 내지 12㎛, 또는 더욱 구체적으로는 8 내지 11㎛, 또는 더욱 구체적으로는 9 내지 10㎛, 또는 더욱 구체적으로는 10 내지 30㎛ 미만이지만, 상기 범프 또는 돌출 구조물을 형성하는 상기 금속 층 120B의 높이는 일반적으로 약 3 내지 7㎛이다. 상기 다이오드들의 치수는 디바이스 제조 과정에서 선택되는 허용도 내에 있도록 가공되기 때문에, 상기 다이오드들의 치수는, 예를 들면 비제한적으로, 광학 현미경(이것은 또한 측정용 소프트웨어를 포함할 수 있다), 주사 전자 현미경(SEM), 또는 Horiba LA-920을 사용하여, 예를 들면, 다이오드 잉크 또는 임의의 기타 액체 또는 겔일 수 있는 희석 용액 중에 입자들이 존재하는 동안 입자 크기 (및 입자 크기 분포)를 측정하기 위해 프라운호퍼 회절(Fraunhofer diffraction) 및 광 산란을 사용하여 측정할 수 있다. 다이오드 100 내지 100L의 모든 크기 또는 기타 측정치는 복수 개의 다이오드들 100 내지 100L의 평균(예를 들면, 중심치 및/또는 중간치)으로 간주되어야 하고, 선택된 양태에 따라 상당히 달라질 것이다(예를 들면, 다이오드 110 내지 100J, 또는 100K, 또는 100L은 일반적으로 모두 상이한 개별 값들을 가질 것이다).Diodes 100-100L generally have all dimensions less than about 450 μm, more specifically all dimensions less than about 200 μm, more specifically all dimensions less than about 100 μm, more specifically all dimensions less than 50 μm. . In the exemplary embodiments shown, diodes 100-100L are generally about 10-50 μm wide, or more specifically about 20-30 μm wide, and about 5-25 μm high, or more particularly 5-15 μm high. Or, diameter (measured face to face, not end to end), about 25-28 μm and height 10-15 μm. In exemplary embodiments, the height of the diode 100-100L (ie, the height of the sides 121 comprising the GaN heterostructure) except for the metal layer 120B or 122 forming the bump or protruding structure is about 2, in accordance with the above aspect. To 15 μm, or more specifically about 2 to 4 μm, or more specifically 7 to 12 μm, or more specifically 8 to 11 μm, or more specifically 9 to 10 μm, or more specifically Although less than 10 to 30 μm, the height of the metal layer 120B forming the bumps or protrusion structures is generally about 3 to 7 μm. Since the dimensions of the diodes are processed to be within the tolerances selected during the device fabrication process, the dimensions of the diodes can be, for example and without limitation, an optical microscope (which may also include measurement software), a scanning electron microscope. Fraunhofer diffraction (SEM), or Horiba LA-920, to measure particle size (and particle size distribution) while particles are present in a dilute solution, which may be, for example, a diode ink or any other liquid or gel. It can be measured using Fraunhofer diffraction and light scattering. Any size or other measurement of diodes 100-100L should be considered an average (eg, center and / or median) of a plurality of diodes 100-100L and will vary considerably depending on the chosen embodiment (eg, diodes). 110 to 100J, or 100K, or 100L will generally all have different individual values).

다이오드 100 내지 100L은 현재 공지되어 있거나 앞으로 개발될 임의의 반도체 제조 기술들을 사용하여 제조될 수 있다. 도 26 내지 66은 예시적 다이오드 100 내지 100L의 다수의 예시적 제조 방법들을 도시한 것이고, 몇 가지 추가의 예시적 다이오드 100H, 100I 및 100J(단면)를 도시한 것이다. 당해 기술분야의 숙련가들은 다이오드 100 내지 100L 제조의 각종 단계들 중의 다수가 임의의 각종 순서들로 일어날 수 있고, 생략되거나 기타 순서들로 포함될 있으며, 예시된 것들 뿐만 아니라, 다수의 다이오드 구조물들을 생성할 수 있다는 것을 인식할 것이다. 예를 들면, 도 38 내지 44는 임의의 제2 (배)면 금속 층 122의 존재 또는 부재하에, 각각 중심 및 주변 쓰루(또는 딥) 비아 131 및 134를 둘 다 포함하는 다이오드 100H의 제조를 다이오드 100D 및 100G의 특징들을 조합하여 예시한 반면, 도 45 내지 50은 임의의 제2 (배)면 금속 층 122의 존재 또는 부재하에 외곽 비아 133을 포함하는 다이오드 100I의 제조를 예시한 것으로, 이것은 중심 또는 주변 쓰루 비아 131 및 134를 포함하기 위해, 예를 들면, 다이오드 100F를 형성하기 위해, 기타 예시된 제조 단계들과 조합될 수 있다.Diodes 100-100L can be fabricated using any semiconductor fabrication techniques now known or developed in the future. 26-66 illustrate a number of example manufacturing methods of example diodes 100-100L, and illustrate some additional example diodes 100H, 100I, and 100J (cross section). Those skilled in the art will appreciate that many of the various stages of diode 100 to 100L fabrication may occur in any of a variety of orders, may be omitted or included in other orders, as well as the multiple diode structures as illustrated. You will recognize that you can. For example, FIGS. 38-44 illustrate the fabrication of diode 100H comprising both center and peripheral through (or dip) vias 131 and 134, respectively, with or without any second (back) face metal layer 122. While illustrated in combination of the features of 100D and 100G, FIGS. 45-50 illustrate the fabrication of diode 100I comprising an outer via 133 in the presence or absence of any second (back) face metal layer 122, which is the center. Or in combination with other illustrated fabrication steps to include peripheral through vias 131 and 134, for example to form diode 100F.

도 26, 27 및 29 내지 37은 본 발명의 교시에 따르는 다이오드 100, 100A, 100B, 100C의 예시적 제조 방법을 예시한 단면도이고, 도 26 내지 29는 웨이퍼 150 수준에서의 제조를 예시하고, 도 30 내지 37은 상기 다이오드 100, 100A, 100B, 100C 수준에서의 제조를 예시한다. 각종 예시된 제조 단계들은 또한 기타 다이오드 100D 내지 100L을 형성하는 데 사용될 수 있고, 도 26 내지 32는 선택된 기판 105, 105A에 따라 다이오드 100 내지 100L 중의 임의의 것에도 적용될 수 있다. 도 26 및 도 27은 이산화규소(또는 "산화물") 층 190을 갖는 웨이퍼 150(예를 들면, 실리콘 웨이퍼)의 단면도이다. 도 28은 격자 패턴으로 에칭된 이산화규소 층 190을 갖는 실리콘 웨이퍼 150의 평면(또는 상면)도이다. 상기 산화물 층 190(일반적으로 두께 약 0.1㎛)은 도 26에 도시된 바와 같이, 웨이퍼 150 위에 침착되거나 성장한다. 도 27에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 산화물 층 190의 부분들이 제거되고, 도 28에 예시된 바와 같이, 산화물 190이 격자 패턴("스트리트(street)"라고도 지칭됨)으로 남는다. 26, 27 and 29-37 are cross-sectional views illustrating exemplary fabrication methods of diodes 100, 100A, 100B, 100C in accordance with the teachings of the present invention, and FIGS. 26-29 illustrate fabrication at the wafer 150 level, and FIG. 30 to 37 illustrate fabrication at the diode 100, 100A, 100B, 100C levels. Various illustrated fabrication steps may also be used to form other diodes 100D-100L, and FIGS. 26-32 may be applied to any of diodes 100-100L, depending on the selected substrate 105, 105A. 26 and 27 are cross sectional views of a wafer 150 (eg, a silicon wafer) having a silicon dioxide (or “oxide”) layer 190. 28 is a top (or top) view of a silicon wafer 150 having a silicon dioxide layer 190 etched in a lattice pattern. The oxide layer 190 (typically about 0.1 μm thick) is deposited or grown on the wafer 150, as shown in FIG. 26. As illustrated in FIG. 27, portions of oxide layer 190 are removed through suitable or standard mask and / or photoresist layers and etching as known in the art, and as illustrated in FIG. 190 remains a grid pattern (also referred to as a "street").

도 29는 완충 층 145, 이산화규소(또는 "산화물") 층 190, 및 GaN 층들(예시적 양태에서, 통상적으로 약 1.25 내지 2.50㎛의 두께로 에피택셜 성장 또는 침착되지만, 더 작거나 더 큰 두께도 본 기재내용의 범위 내에 있다)을 갖는 웨이퍼 150(예를 들면, 실리콘 웨이퍼)의 단면도이고, 상기 산화물 190 위의 다결정성 GaN 195, 및 상기 언급된 바와 같은 복합 GaN 헤테로구조물을 형성하는 n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115로서 예시된다. 상기 지시된 바와 같이, 완충 층 145(예를 들면, 질화알루미늄 또는 질화규소 및 일반적으로 약 25Å 두께)는 후속의 GaN 침착을 용이하게 하기 위해 실리콘 웨이퍼 150 위에 침착된다. 상기 산화물 190 위에 성장되거나 침착된 다결정성 GaN 195는 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115) 내의 응력 및/또는 변형(예를 들면, GaN 및 실리콘 웨이퍼의 열적 부정합에 기인함)을 감소시키기 위해 사용되고, 통상적으로 단일 결정 구조를 갖는다. 이러한 응력 및/또는 변형 감소를 제공하기 위한 본 발명의 범위 내에 있는 기타 동등한 방법들에는, 예를 들면, 실리콘 웨이퍼 150 및/또는 완충 층 145의 표면을 선택된 면적들에서 거칠게 하여 상응하는 GaN 영역들이 단일 결정을 갖지 않게 하거나, 실리콘 웨이퍼 150에 트렌치들을 에칭시켜 웨이퍼 150 전체에 걸쳐 연속적 GaN 결정이 존재하지 않도록 하는 것이 비제한적으로 포함된다. 이러한 스트리트 형성 및 응력 감소 제조 단계들은 기타 예시적 제조 방법들, 예를 들면, 사파이어 웨이퍼 위의 GaN(기판 105) 150A와 같은 기타 기판들이 사용되는 경우 생략될 수 있다. 복합 GaN 헤테로구조물을 형성하기 위한 GaN 침착 또는 성장은 당해 기술분야에 공지되어 있거나 공지되고 있고/있거나 상기 디바이스 제조업자의 소유일 수 있는 임의의 선택된 공정을 통해 제공될 수 있다. 예시적 양태에서, n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115로 구성된 복합 GaN 헤테로구조물은, 예를 들면 비제한적으로, 미국 캘리포니아주 월넛에 소재하는 블루 포토닉스 인코포레이티드(Blue Photonics Inc.) 및 기타 판매사들로부터 입수될 수 있다.FIG. 29 shows epitaxial growth or deposition of a buffer layer 145, a silicon dioxide (or “oxide”) layer 190, and GaN layers (in an exemplary embodiment, typically about 1.25 to 2.50 μm, but smaller or larger thicknesses. Is also a cross-sectional view of a wafer 150 (e.g., a silicon wafer) having a range of the present disclosure, and forms polycrystalline GaN 195 over the oxide 190, and n + GaN forming a composite GaN heterostructure as mentioned above. Layer 110, quantum well region 185 and p + GaN layer 115 are illustrated. As indicated above, a buffer layer 145 (eg, aluminum nitride or silicon nitride and generally about 25 microns thick) is deposited on the silicon wafer 150 to facilitate subsequent GaN deposition. The polycrystalline GaN 195 grown or deposited on the oxide 190 is stressed and / or strained in the composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) (eg, thermal of GaN and silicon wafers). Due to mismatches), and typically has a single crystal structure. Other equivalent methods within the scope of the present invention to provide such stress and / or strain reduction include, for example, roughening the surface of silicon wafer 150 and / or buffer layer 145 at selected areas to produce corresponding GaN regions. Non-limiting examples include not having a single crystal or etching trenches in the silicon wafer 150 such that there are no continuous GaN crystals throughout the wafer 150. These street forming and stress reducing fabrication steps may be omitted when other exemplary fabrication methods are used, such as other substrates such as GaN (substrate 105) 150A on sapphire wafers. GaN deposition or growth to form composite GaN heterostructures may be provided through any selected process that is known or known in the art and / or may be owned by the device manufacturer. In an exemplary embodiment, the composite GaN heterostructure, consisting of n + GaN layer 110, quantum well region 185 and p + GaN layer 115, is, for example, but not limited to, Blue Photonics, Walnut, CA, USA. Inc.) and other vendors.

도 30은 본 발명의 교시에 따르는, 완충 층 145 및 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 갖는 기판 105의 단면도이고, 단일 다이오드 100 내지 100L의 제조를 예시하기 위해 훨씬 더 작은 부분의 웨이퍼 150(예를 들면 도 29의 영역 191)을 예시한다. 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)은 도 31 및 32에 예시된 바와 같은 GaN 메사 구조물 187을 형성하도록 에칭되고, 도 32는 잠재적으로 광 생성 및/또는 흡수를 용이하게 할 수 있는, 비교적 더 각진 면들을 갖는 GaN 메사 구조물 187A를 예시한다. 도 10, 13, 14, 17, 20, 22, 39 내지 44, 및 66에 예시된 바와 같이, 부분적으로 또는 실질적으로 토로이드형인 GaN 메사 구조물 187과 같은 기타 GaN 메사 구조물들 187도 실행될 수 있다. GaN 메사 에칭 후, 또한 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 33에 예시된 바와 같이, (얕은 또는 블라인드) 비아 에칭을 수행하여, GaN 층들 및 완충 층 145를 통해 실리콘 기판 105 내에 비교적 얕은 트렌치 186을 제조한다.30 is a cross-sectional view of a substrate 105 with a buffer layer 145 and a composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115), in accordance with the teachings of the present invention, illustrating the fabrication of single diodes 100-100L. To illustrate, a much smaller portion of wafer 150 (eg, region 191 of FIG. 29) is illustrated. Through suitable or standard mask and / or photoresist layers and etching as known in the art, composite GaN heterostructures (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) are shown in FIGS. 31 and 32. Etched to form GaN mesa structure 187 as illustrated, and FIG. 32 illustrates GaN mesa structure 187A with relatively more angled faces, which may potentially facilitate light generation and / or absorption. Other GaN mesa structures 187, such as partially or substantially toroidal GaN mesa structures 187, may also be implemented, as illustrated in FIGS. 10, 13, 14, 17, 20, 22, 39-44, and 66. After GaN mesa etching, via (shallow or blind) via etching, as illustrated in FIG. 33, also performed GaN mesa through appropriate or standard mask and / or photoresist layers and etching as known in the art. A relatively shallow trench 186 is made in the silicon substrate 105 through the layers and the buffer layer 145.

또한 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 이후 금속화 층들을 침착시켜, 도 34에 예시된 바와 같이, p+ GaN 층 115에 대한 금속 접촉부 120A를 형성하고 비아 130을 형성한다. 예시적 양태들에서, 여러 개의 금속 층들이 침착되는데, p+ GaN 층 115에 대한 옴 접촉을 형성하기 위해, 통상적으로 니켈 이후 금의 2개의 금속 층(각각 약 50 내지 200Å)을 포함하는 제1 또는 초기 층을 침착시킨 다음, 약 20% 산소 및 80% 질소의 산화 분위기하에 약 450 내지 500℃에서 어닐링시켜, 니켈 산화물 층을 갖는 상부로 니켈을 상승시키고, 상기 p+ GaN 층 115와의 비교적 양호한 옴 접촉을 갖는 금속 층(120A의 일부로서)을 형성한다. 또 다른 예로서, 다이오드 100L 제조 과정(및 기타 예시적 다이오드 100 내지 100K 양태들)에서, 상부 GaN 층(도 25에 예시된 바와 같이, p+ GaN 층 115로서 예시되지만, 기타 타입의 GaN 층들일 수도 있다)은 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 두께의 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층(별도로 예시되지 않음)으로 금속화 및 합금화될 수도 있고, 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다. 또한, 예를 들면 윤곽 및 완전체 금속 층 120A에 대한 더 두꺼운 상호연결 금속을 형성하고(예를 들면, 전류 분포를 위해) 비아 130을 형성하기 위해, 또 다른 금속화 층을 침착시킬 수 있다. 또 다른 예시적 양태(도 45 내지 50에 예시됨)에서, p+ GaN 층 115에 대한 옴 접촉을 형성하는 금속 접촉부 120A는 GaN 메사 에칭 전, GaN 메사 에칭 후, 에칭 경유 등으로 형성될 수 있다. 다수의 기타 금속화 공정 및 금속 층들 120A 및 120B를 포함하는 상응하는 재료들도 본 기재내용의 범위 내에 있고, 상이한 제조 시설들은 종종 상이한 공정 및 재료 선택을 사용한다. 예를 들면 비제한적으로, 금속 층들 120A 및 120B 중의 어느 하나 또는 둘 다는, 통상적으로 50 내지 200Å 두께의 점착 또는 씨드 층을 형성하도록 티탄을 침착시킨 후, 2 내지 4㎛의 니켈, 및 금의 박층 또는 "플래시(flash)"(금의 "플래시"는 약 50 내지 500Å 두께의 층임), 3 내지 5㎛의 알루미늄을 침착시킨 다음, 니켈(약 0.5㎛, 물리적 증착 또는 도금) 및 금의 "플래시"를 침착시키거나, 티탄을 침착시키고, 이어서 금, 이어서 니켈(120B의 경우 통상적으로 3 내지 5㎛ 두께), 이어서 금을 침착시키거나, 알루미늄, 이어서 니켈, 이어서 금 등을 침착시킴으로써 형성할 수 있다. 추가로, 범프 또는 돌출 구조물을 형성하는 금속 층 120B의 높이는 또한, 수득된 다이오드 100 내지 100L이 실질적으로 균일한 높이 및 형태 인자를 갖도록 하기 위해, 예시적 양태들에서, 기판 105의 두께(예를 들면, 약 7 내지 8㎛의 GaN 대 약 10㎛의 실리콘)에 따라, 통상적으로 약 3.5 내지 5.5㎛로 다양할 수 있다.Metal contacts 120A for p + GaN layer 115 may also be deposited by appropriate or standard mask and / or photoresist layers and etching as known in the art, followed by deposition of the metallization layers, as illustrated in FIG. 34. Form and form via 130. In exemplary embodiments, a plurality of metal layers are deposited, either first or generally comprising two metal layers of gold (about 50 to 200 microns each) followed by nickel to form an ohmic contact to p + GaN layer 115. An initial layer was deposited and then annealed at about 450-500 ° C. under an oxidizing atmosphere of about 20% oxygen and 80% nitrogen to elevate the nickel to the top with the nickel oxide layer and relatively good ohmic contact with the p + GaN layer 115. To form a metal layer (as part of 120A). As another example, in the diode 100L fabrication process (and other exemplary diodes 100-100K aspects), the top GaN layer (as illustrated in FIG. 25 is illustrated as p + GaN layer 115, but may be other types of GaN layers). To facilitate the formation of ohmic contacts (also potentially providing light reflection for the n + GaN layer 110), a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or Metallized and alloyed with an optically transmissive metal layer (not separately illustrated), such as nickel-gold or nickel-gold-nickel, of about 100 microns thick, some of which may be incorporated into other GaN layers, for example, during GaN mesa formation. Is removed by In addition, another metallization layer may be deposited, for example, to form thicker interconnect metals for the contour and integral metal layer 120A (eg, for current distribution) and to form vias 130. In another exemplary embodiment (illustrated in FIGS. 45-50), the metal contacts 120A forming ohmic contacts for the p + GaN layer 115 may be formed before GaN mesa etching, after GaN mesa etching, via etch gas, and the like. Corresponding materials including many other metallization processes and metal layers 120A and 120B are also within the scope of the present disclosure, and different manufacturing facilities often use different process and material selections. For example, but not limited to, one or both of the metal layers 120A and 120B may be deposited with titanium to form an adhesive or seed layer, typically 50 to 200 microns thick, followed by a thin layer of 2-4 μm nickel, and gold Or " flash " (" flash " of gold is a layer about 50 to 500 microns thick), 3 to 5 microns of aluminum, followed by nickel (about 0.5 microns, physical vapor deposition or plating) and gold to "flash." Or by depositing titanium, followed by gold followed by nickel (typically 3 to 5 μm thick for 120B) followed by gold, or aluminum followed by nickel followed by gold and the like. have. In addition, the height of the metal layer 120B forming the bump or protruding structure may also be determined by the thickness of the substrate 105 (e.g., in an exemplary embodiment) so that the obtained diodes 100-100L have a substantially uniform height and form factor. For example, GaN of about 7 to 8 μm versus silicon of about 10 μm) may typically vary from about 3.5 to 5.5 μm.

웨이퍼 150으로부터의 다이오드 100 내지 100L의 각각의 후속 싱귤레이팅을 위해, 도 35 및 기타 도 40 및 48에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 각각의 다이오드 100 내지 100L 주위에 트렌치들 155를 형성한다(예를 들면, 도 2, 5, 7 및 9에 예시된 바와 같음). 상기 트렌치들 155는 일반적으로 폭 약 3 내지 5㎛ 및 깊이 10 내지 12㎛이다. 또한, 도 36에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 예를 들면 비제한적으로, 질화 규소의 플라즈마 강화 화학 증착(PECVD)에 이어, 원치 않는 영역의 질화규소를 제거하기 위한 포토레지스트 및 에칭 단계들에 의해, 질화물 패시베이션 층 135를 일반적으로 약 0.35 내지 1.0㎛의 두께로 성장 또는 침착시킨다. 기타 예시적 양태들에서, 이러한 싱귤레이팅 트렌치들의 측벽들은 패시베이팅될 수 있거나 패시베이팅될 수 없다. 이어서, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 37에 예시된 바와 같이, 통상적으로 3 내지 5㎛의 높이를 갖는, 범프 또는 돌출 구조물을 갖는 금속 층 120B를 형성한다. 예시적 양태에서, 금속 층 120B의 형성은 금속 씨드 층을 사용하여 여러 개의 단계들로 수행되고, 이어서 전기도금 또는 리프트 오프 공정을 사용하여 추가로 금속 침착시키고, 레지스트를 제거하고, 상기 씨드 층의 구역을 세척한다. 웨이퍼 150으로부터의 다이오드들(이 경우 다이오드 100, 100A, 100B, 100C)의 후속 싱귤레이션 이외에, 아래에 기술되는 바와 같이, 다이오드 100, 100A, 100B, 100C는 달리 완성되고, 이들 완성된 다이오드 100, 100A, 100B, 100C는 각각의 다이오드 100, 100A, 100B, 100C의 상부 표면 위에 단지 하나의 금속 접촉부 또는 단자(제1 단자 125)를 갖는다는 것을 주목해야 한다. 선택사항으로서, 아래에 기술되고 기타 예시적 다이오드들을 참조로 상기 언급된 바와 같이, 예를 들면 제2 단자 127을 형성하기 위해 제2 (배)면 금속 층 122가 제조될 수 있다.For each subsequent singulation of diodes 100-100L from wafer 150, appropriate or standard mask and / or photoresist layers as known in the art, as illustrated in FIGS. 35 and other FIGS. 40 and 48. And through etching, trenches 155 are formed around each diode 100-100L (eg, as illustrated in FIGS. 2, 5, 7 and 9). The trenches 155 are generally about 3 to 5 μm wide and 10 to 12 μm deep. In addition, as illustrated in FIG. 36, plasma enhanced chemical vapor deposition of silicon nitride, for example, but not limited to, using appropriate or standard mask and / or photoresist layers and etching, as known in the art. PECVD), followed by photoresist and etching steps to remove the unwanted regions of silicon nitride, to grow or deposit nitride passivation layer 135 generally to a thickness of about 0.35 to 1.0 μm. In other exemplary aspects, the sidewalls of these singulating trenches may or may not be passivated. Subsequently, bump or protrusion structures, typically having a height of 3 to 5 μm, are illustrated, as illustrated in FIG. 37, through appropriate or standard mask and / or photoresist layers and etching as known in the art. The metal layer 120B having is formed. In an exemplary embodiment, the formation of the metal layer 120B is performed in several steps using a metal seed layer, followed by further metal deposition using an electroplating or lift off process, removing resist, and removing the seed layer. Clean the area. In addition to the subsequent singulation of diodes from the wafer 150 (in this case diodes 100, 100A, 100B, 100C), as described below, diodes 100, 100A, 100B, 100C are otherwise completed and these finished diodes 100, It should be noted that 100A, 100B, 100C has only one metal contact or terminal (first terminal 125) on the top surface of each diode 100, 100A, 100B, 100C. Optionally, as described below and referenced above with reference to other exemplary diodes, for example, a second (back) face metal layer 122 may be fabricated to form the second terminal 127.

도 38 내지 44는 다이오드 100 내지 100L의 또 다른 예시적 제조 방법을 예시하고, 도 38은 웨이퍼 150A 수준에서의 제조를 예시하고, 도 39 내지 44는 다이오드 100 내지 100L 수준에서의 제조를 예시한다. 도 38은 기판 105을 갖고 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)을 갖는 웨이퍼 150A의 단면도이다. 이 예시적 양태에서, (기판 105를 형성하기 위해) (사파이어 웨이퍼 150A의) 사파이어(106) 위에 비교적 두꺼운 GaN 층을 성장 또는 침착시킨 다음, GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)을 침착시키거나 성장시킨다.38-44 illustrate another exemplary method of fabricating diodes 100-100L, FIG. 38 illustrates fabrication at the wafer 150A level, and FIGS. 39-44 illustrate fabrication at the diode 100-100L level. 38 is a cross-sectional view of wafer 150A having a substrate 105 and having a composite GaN heterostructure (n + GaN layer 110, quantum well region 185, and p + GaN layer 115). In this exemplary embodiment, a relatively thick GaN layer is grown or deposited over sapphire 106 (of sapphire wafer 150A) (to form substrate 105), followed by GaN heterostructure (n + GaN layer 110, quantum well region 185, And p + GaN layer 115) is deposited or grown.

도 39는 제3 메사-에칭된 복합 GaN 헤테로구조물을 갖는 기판 105의 단면도이고, 단일 다이오드(예를 들면, 다이오드 100H, 100K)의 제조를 예시하기 위해, 훨씬 더 작은 부분의 웨이퍼 150A(예를 들면, 도 38의 영역 192)를 예시한다. 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 상기 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 에칭시켜 GaN 메사 구조물 187B를 형성한다. 상기 GaN 메사 에칭 후, 또한 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 40에 예시된 바와 같이, (쓰루 또는 깊은) 비아 트렌치 및 싱귤레이션 트렌치 에칭을 수행하여, 상기 GaN 헤테로구조물의 비-메사 부분(n+ GaN 층 110)을 통해, 또한 GaN 기판 105 내지 상기 웨이퍼 150A의 사파이어(106)를 통해, 하나 이상의 비교적 깊은 비아 트렌치들 188을 제조하고, 상술된 싱귤레이션 트렌치들 155를 제조한다. 예시된 바와 같이, 중심 비아 트렌치 188 및 복수 개의 주변 비아 트렌치들 188이 형성되어 있다. 다이오드 100K 양태에 대해, 얕은 또는 블라인드 비아 에칭은 임의의 주변 비아 또는 트렌치 형성하지 않으면서 상기 메사 구조물 187B의 중심에서 수행될 수도 있다.FIG. 39 is a cross-sectional view of a substrate 105 having a third mesa-etched composite GaN heterostructure and illustrates a much smaller portion of wafer 150A (eg, to illustrate the fabrication of a single diode (eg, diodes 100H, 100K). For example, region 192 of FIG. 38 is illustrated. The composite GaN heterostructures (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) are etched through appropriate or standard mask and / or photoresist layers and etching as known in the art. Form structure 187B. After the GaN mesa etching, via (through or deep) via trench and singulation trench, as illustrated in FIG. 40, also through suitable or standard mask and / or photoresist layers and etching as known in the art. Etching is performed to produce one or more relatively deep via trenches 188 through the non-mesa portion of the GaN heterostructure (n + GaN layer 110) and through the sapphire 106 of the GaN substrate 105 to the wafer 150A. The singulation trenches 155 described above are fabricated. As illustrated, a central via trench 188 and a plurality of peripheral via trenches 188 are formed. For the diode 100K embodiment, shallow or blind via etching may be performed at the center of the mesa structure 187B without forming any peripheral vias or trenches.

또한, 이어서, 도 41에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해 금속화 층들을 침착시켜 n+ GaN 층 110과의 옴 접촉을 형성하는, 중심 쓰루 비아 131 및 복수 개의 주변 쓰루 비아 134를 형성한다. 예시적 양태들에서, 여러 개의 금속 층들을 침착시켜 쓰루 비아 131, 134를 형성할 수 있다. 예를 들면, 티탄 및 텅스텐을 스퍼터링시켜 트렌치 188의 면들과 바닥을 피복시키고, 씨드 층을 형성한 다음, 니켈로 도금하여, 고체 금속 비아 131, 134를 형성한다.Further, as illustrated in FIG. 41, the metallization layers are then deposited via appropriate or standard mask and / or photoresist layers and etching as known in the art to form ohmic contact with the n + GaN layer 110. Forming a central through via 131 and a plurality of peripheral through vias 134. In exemplary embodiments, several metal layers may be deposited to form through vias 131, 134. For example, titanium and tungsten are sputtered to cover the sides and bottom of trench 188, forming a seed layer, and then plating with nickel to form solid metal vias 131, 134.

또한, 이어서, 도 42에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해 금속화 층들을 침착시켜, p+ GaN 층 115와의 옴 접촉을 제공하는 금속 층 120A를 형성한다. 예시적 양태들에서, 상술된 바와 같이 여러 개의 금속 층들을 침착시켜 금속 층 120A 및 p+ GaN 층 115에 대한 옴 접촉을 형성할 수 있다. 또한, 도 43에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 예를 들면 비제한적으로, 질화규소 또는 옥시질화규소의 플라즈마 강화 화학 증착(PECVD)에 이어, 원치 않는 영역의 질화규소를 제거하기 위한 포토레지스트 및 에칭 단계들에 의해, 질화물 패시베이션 층 135를 일반적으로 약 0.35 내지 1.0㎛의 두께로 성장 또는 침착시킨다. 이어서, 도 44에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 범프 또는 돌출 구조물을 갖는 금속 층 120B를 형성한다. 예시적 양태에서, 또한 상술된 바와 같이, 금속 층 120B의 형성은 금속 씨드 층을 사용하여 여러 개의 단계들로 수행하고, 이어서 전기도금 또는 리프트 오프 공정을 사용하여 추가로 금속 침착시키고, 레지스트를 제거하고, 상기 씨드 층의 구역을 세척한다. 웨이퍼 150A로부터의 다이오드들(이 경우 다이오드 100H)의 후속 싱귤레이션 이외에, 아래에 기술되는 바와 같이, 상기 다이오드 100H는 달리 완성되고, 이들 완성된 다이오드 100H는 각각의 다이오드 100H의 상부 표면 위에 단지 하나의 금속 접촉부 또는 단자(제1 단자 125)를 갖는다는 것을 주목해야 한다. 또한, 선택사항으로서, 아래에 기술되고 기타 예시적 다이오드들을 참조로 상기 언급된 바와 같이, 예를 들면 제2 단자 127을 형성하기 위해 제2 (배)면 금속 층 122가 제조될 수 있다.Further, as illustrated in FIG. 42, the metallization layers are then deposited through appropriate or standard mask and / or photoresist layers and etching as known in the art, thereby providing ohmic contact with the p + GaN layer 115. A metal layer 120A is provided. In exemplary embodiments, several metal layers may be deposited as described above to form ohmic contacts for metal layer 120A and p + GaN layer 115. In addition, as illustrated in FIG. 43, plasma enhanced chemistry of silicon nitride or silicon oxynitride, for example and without limitation, using suitable or standard mask and / or photoresist layers and etching as known in the art. Following deposition (PECVD), nitride passivation layer 135 is grown or deposited to a thickness of generally about 0.35 to 1.0 μm, by photoresist and etching steps to remove the silicon nitride in the unwanted area. Then, as illustrated in FIG. 44, metal layer 120B having bumps or protrusion structures is formed through appropriate or standard mask and / or photoresist layers and etching as known in the art. In an exemplary embodiment, as also described above, the formation of the metal layer 120B is performed in several steps using the metal seed layer, followed by further metal deposition using an electroplating or lift off process, and removing the resist. And wash the area of the seed layer. In addition to the subsequent singulation of diodes (in this case diode 100H) from wafer 150A, as described below, the diode 100H is otherwise completed, and these completed diode 100H is only one over the top surface of each diode 100H. Note that it has a metal contact or terminal (first terminal 125). Also optionally, a second (back) side metal layer 122 can be fabricated, for example, to form a second terminal 127, as described below and referenced above with reference to other exemplary diodes.

도 45 내지 50은 다이오드 100 내지 100L의 또 다른 예시적 제조 방법을 예시하고, 도 45는 웨이퍼 150 또는 150A 수준에서의 제조를 예시하고, 도 46 내지 50은 다이오드 100 내지 100L 수준에서의 제조를 예시한다. 도 45는 완충 층 145, 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115), 및 상기 p+ GaN 층과의 옴 접촉을 형성하는 금속화부(금속 층 120A)를 갖는 기판 105의 단면도이다. 상기 언급된 바와 같이, 완충 층 145는 통상적으로 상기 기판 105가 실리콘일 때 (예를 들면, 실리콘 웨이퍼 150을 사용하여) 제조되고, GaN 기판 105와 같은 기타 기판들의 경우 생략될 수 있다. 추가로, 사파이어 106은 사파이어 웨이퍼 150A 위에 성장되거나 침착된 두꺼운 GaN 기판 105의 경우와 같이, 선택사항으로서 예시된다. 또한, 상기 언급된 바와 같이, (금속 층 120A의 후속 침착을 위한 씨드 층으로서의) 금속 층 119는 다이오드 제조의 나중 단계에서가 아니라, 더 앞선 단계에서, 상기 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)의 침착 또는 성장 후에 침착된다. 예를 들면, 금속 층 119는 약 수백 Å의 총 두께를 갖는 니켈 및 금 플래시일 수 있거나, 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 두께의 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층으로 금속화 및 합금화될 수 있고, 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다.45-50 illustrate another exemplary method of fabricating diodes 100-100L, FIG. 45 illustrates fabrication at the wafer 150 or 150A level, and FIGS. 46-50 illustrate fabrication at the diode 100-100L level. do. 45 shows a buffer layer 145, a composite GaN heterostructure (n + GaN layer 110, quantum well region 185, and p + GaN layer 115), and a metallization (metal layer 120A) forming ohmic contact with the p + GaN layer. A cross-sectional view of the substrate 105. As mentioned above, the buffer layer 145 is typically produced when the substrate 105 is silicon (eg, using a silicon wafer 150) and may be omitted for other substrates, such as GaN substrate 105. In addition, sapphire 106 is exemplified as optional, such as for thick GaN substrate 105 grown or deposited on sapphire wafer 150A. Also, as mentioned above, metal layer 119 (as seed layer for subsequent deposition of metal layer 120A) is not at a later stage of diode fabrication, but at a later stage, the GaN heterostructure (n + GaN layer 110, quantum). Well region 185, and after deposition or growth of p + GaN layer 115). For example, the metal layer 119 may be a nickel and gold flash having a total thickness of about several hundred microseconds, or to facilitate the formation of ohmic contacts (and potentially provide light reflection for the n + GaN layer 110), Metallized and alloyed with a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or an optically transparent metal layer such as nickel-gold or nickel-gold-nickel of about 100 microns thick, and Some of them are removed by other GaN layers, for example during GaN mesa formation.

도 46은 완충 층, 제4 메사-에칭된 복합 GaN 헤테로구조물, 및 p+ GaN 층과의 옴 접촉을 형성하는 금속화부(금속 층 119)를 갖는 기판의 단면도이고, 단일 다이오드(예를 들면, 다이오드 100I)의 제조를 예시하기 위해, 훨씬 더 작은 부분의 웨이퍼 150 또는 150A(예를 들면, 도 45의 영역 193)를 예시한다. 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 상기 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 (금속 층 119와 함께) 에칭시켜 (금속 층 119와 함께) GaN 메사 구조물 187C를 형성한다. 상기 GaN 메사 에칭 후, 또한 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들을 통해, 도 47에 예시된 바와 같이, 금속화부를 침착시켜(임의의 공정들 및 티탄 및 알루미늄과 같은 전술된 금속들을 사용하고, 이어서 어닐링시킴), 금속 층 120A를 형성하고, 또한 상기 n+ GaN 층 110과의 옴 접촉을 갖는 금속 층 129를 형성한다.FIG. 46 is a cross sectional view of a substrate having a buffer layer, a fourth mesa-etched composite GaN heterostructure, and a metallization (metal layer 119) to form ohmic contact with a p + GaN layer, and a single diode (eg, a diode) To illustrate the fabrication of 100I), a much smaller portion of wafer 150 or 150A (eg, region 193 of FIG. 45) is illustrated. Through the appropriate or standard mask and / or photoresist layers and etching as known in the art, the composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) (metal layer 119 With) to form GaN mesa structure 187C (with metal layer 119). After the GaN mesa etching, the metallization is deposited (optional processes and as illustrated in FIG. 47) through appropriate or standard mask and / or photoresist layers, also known or known in the art. Using the aforementioned metals such as titanium and aluminum, followed by annealing), forming a metal layer 120A, and also forming a metal layer 129 having an ohmic contact with the n + GaN layer 110.

상기 금속화 후, 또한 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 48에 예시된 바와 같이, 상기 GaN 헤테로구조물의 비-메사 부분(n+ GaN 층 110)을 통해, 그리고 상기 기판 105을 통하거나 내부로 비교적 깊게(예를 들면, 상기 GaN 기판 105를 통해 상기 웨이퍼 150A의 사파이어(106)로, 또는 전술된 바와 같이 상기 실리콘 기판 105의 부분을 통해) 싱귤레이션 트렌치 에칭을 수행하고, 상술된 싱귤레이션 트렌치 155를 제조한다.After the metallization, through non-mesa portions of the GaN heterostructures, as illustrated in FIG. 48, through appropriate or standard mask and / or photoresist layers and etching, also known or known in the art. n + GaN layer 110 and relatively deep (eg, through the GaN substrate 105 to the sapphire 106 of the wafer 150A through the GaN substrate 105, or as described above). Singulation trench etch) to produce the singulation trench 155 described above.

또한, 도 49에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 금속화 층들을 트렌치 155 내에 침착시켜, 쓰루 또는 깊은 외곽 비아 133을 형성하여, 상기 다이오드(100I)의 전체 외부 또는 측방 외곽 둘레에 전도를 제공하고, 이것은 또한 상기 n+ GaN 층 110과의 옴 접촉을 형성한다. 예시적 양태들에서, 여러 개의 금속 층들을 침착시켜 상기 쓰루 외곽 비아 133를 형성할 수도 있다. 예를 들면, 티탄 및 텅스텐을 스퍼터링시켜 상기 트렌치 155의 면들과 바닥을 피복시키고, 씨드 층을 형성한 다음, 니켈로 도금하여, 고체 금속 외곽 비아 133을 형성한다.In addition, as illustrated in FIG. 49, metallization layers are deposited in trench 155 through suitable or standard mask and / or photoresist layers and etching as known in the art, to allow through or deep outer via 133. To provide conduction around the entire outer or lateral perimeter of the diode 100I, which also forms an ohmic contact with the n + GaN layer 110. In exemplary embodiments, several metal layers may be deposited to form the through outer via 133. For example, titanium and tungsten are sputtered to cover the sides and bottom of the trench 155, form a seed layer, and then plate with nickel to form a solid metal outer via 133.

거듭하여, 도 50에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 예를 들면 비제한적으로, 질화규소의 플라즈마 강화 화학 증착(PECVD)에 이어, 원치 않는 영역의 질화규소를 제거하기 위한 포토레지스트 및 에칭 단계들에 의해, 질화물 패시베이션 층 135를 일반적으로 약 0.35 내지 1.0㎛의 두께로 성장 또는 침착시킨다. 이어서, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 50에 예시된 바와 같이, 범프 또는 돌출 구조물을 갖는 금속 층 120B를 전술된 바와 같이 형성한다. 웨이퍼 150 또는 150A로부터의 다이오드들(이 경우 다이오드 100I)의 후속 싱귤레이션 이외에, 아래에 기술되는 바와 같이, 다이오드 100I는 달리 완성되고, 이들 완성된 다이오드 100I는 각각의 다이오드 100I의 상부 표면 위에 단지 하나의 금속 접촉부 또는 단자(또한 제1 단자 125)를 갖는다는 것을 주목해야 한다. 또한, 선택사항으로서, 아래에 기술되고 기타 예시적 다이오드들을 참조로 상기 언급된 바와 같이, 예를 들면 제2 단자 127을 형성하기 위해 제2 (배)면 금속 층 122가 제조될 수 있다.In turn, as illustrated in FIG. 50, plasma enhanced chemical vapor deposition of silicon nitride, for example, but not limited to, using appropriate or standard mask and / or photoresist layers and etching, as known in the art. PECVD), followed by photoresist and etching steps to remove the unwanted regions of silicon nitride, to grow or deposit nitride passivation layer 135 generally to a thickness of about 0.35 to 1.0 μm. Subsequently, through a suitable or standard mask and / or photoresist layers and etching as known in the art, a metal layer 120B having a bump or protrusion structure is formed as described above, as illustrated in FIG. 50. . In addition to subsequent singulation of diodes (in this case diode 100I) from wafer 150 or 150A, as described below, diode 100I is otherwise completed, and these completed diode 100I is only one over the top surface of each diode 100I. It should be noted that it has a metal contact or terminal (also first terminal 125). Also optionally, a second (back) side metal layer 122 can be fabricated, for example, to form a second terminal 127, as described below and referenced above with reference to other exemplary diodes.

도 51 내지 57, 67 및 68은 도 45에 예시된 웨이퍼 150 또는 150A 수준에서의 제조에 이어, 다이오드 100K의 또 다른 예시적 제조 방법을 예시한다. 도 51은 완충 층, 제5 메사-에칭된 복합 GaN 헤테로구조물 187D, 및 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다. 상기 언급된 바와 같이, 완충 층 145는 통상적으로 기판 105가 실리콘일 때 (예를 들면, 실리콘 웨이퍼 150을 사용하여) 제조되고, GaN 기판 105와 같은 기타 기판들의 경우 생략될 수 있다. 추가로, 사파이어 106은 사파이어 웨이퍼 150A 위에 성장되거나 침착된 두꺼운 GaN 기판 105의 경우와 같이 선택사항으로서 예시되며, 이 경우 완충 층 145는 생략될 수 있다. 또한, 상기 언급된 바와 같이, (금속 층 120A의 후속 침착을 위한 씨드 층으로서의) 금속 층 119는 다이오드 제조의 나중 단계에서가 아니라, 더 앞선 단계에서, GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)의 침착 또는 성장 후에 침착된다. 예를 들면, 금속 층 119는 약 수백 Å의 총 두께를 갖는 니켈 및 금 플래시일 수 있거나, 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 두께의 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층으로 금속화 및 합금화될 수 있고, 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다. 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 상기 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 (금속 층 119와 함께) 에칭시켜, (금속 층 119와 함께) 일반적으로 내부 환형 직경 약 14㎛ 및 외부의 일반적 육각형 직경 약 26㎛(면-대-면으로 측정됨)의 토로이드 형상을 갖는 약 1㎛ 깊이의 GaN 메사 구조물 187D를 형성한다.51-57, 67 and 68 illustrate another exemplary method of fabricating diode 100K, following fabrication at the wafer 150 or 150A level illustrated in FIG. FIG. 51 is a cross-sectional view of a substrate having a buffer layer, a fifth mesa-etched composite GaN heterostructure 187D, and a metallization forming ohmic contact with the p + GaN layer. As mentioned above, the buffer layer 145 is typically produced when the substrate 105 is silicon (eg, using a silicon wafer 150) and may be omitted for other substrates, such as GaN substrate 105. In addition, sapphire 106 is exemplified as optional, such as for thick GaN substrate 105 grown or deposited on sapphire wafer 150A, in which case buffer layer 145 may be omitted. Also, as mentioned above, the metal layer 119 (as seed layer for subsequent deposition of metal layer 120A) is not a later step in diode fabrication, but in a later step, a GaN heterostructure (n + GaN layer 110, quantum wells). After deposition or growth of region 185, and p + GaN layer 115). For example, the metal layer 119 may be a nickel and gold flash having a total thickness of about several hundred microseconds, or to facilitate the formation of ohmic contacts (and potentially provide light reflection for the n + GaN layer 110), Metallized and alloyed with a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or an optically transparent metal layer such as nickel-gold or nickel-gold-nickel of about 100 microns thick, and Some of them are removed by other GaN layers, for example during GaN mesa formation. Through the appropriate or standard mask and / or photoresist layers and etching as known in the art, the composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) (metal layer 119 Etch) to a depth of about 1 μm with a toroidal shape of about 14 μm in general (with metal layer 119) and about 26 μm in diameter of the outer general hexagon (measured face-to-face). To form a GaN mesa structure 187D.

상기 GaN 메사 에칭(187D) 후, 또한 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 도 52에 예시된 바와 같은 블라인드 또는 얕은 비아 트렌치를 형성하여, 상기 GaN 헤테로구조물의 비-메사 부분(n+ GaN 층 110) 내에 비교적 얕은 중심 비아 트렌치 211을 제조한다. 예시된 바와 같이, 깊이 약 2㎛ 및 직경 6㎛의 환형 중심 비아 트렌치 211이 형성된다.After the GaN mesa etch 187D, also through appropriate or standard mask and / or photoresist layers and etching known or known in the art, a blind or shallow via trench as illustrated in FIG. 52 is formed. Thus, a relatively shallow central via trench 211 is prepared in the non-mesa portion of the GaN heterostructure (n + GaN layer 110). As illustrated, an annular central via trench 211 of about 2 μm deep and 6 μm in diameter is formed.

이어서, 도 53에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 금속화 층들을 침착시켜 중심 비아 136을 형성하고, 이것은 또한 상기 n+ GaN 층 110과의 옴 접촉을 형성한다. 예시적 양태들에서, 여러 개의 금속 층들(예를 들면, 비아 금속)을 침착시켜 상기 중심 비아 136을 형성한다. 예를 들면, 약 100Å의 타타늄 및 약 1.5 내지 2㎛의 알루미늄을 스퍼터링 또는 도금시켜 상기 트렌치 211의 면들, 바닥 및 상부의 일부를 피복시킨 다음, 약 550℃에서 합금화시켜, 상기 n+ GaN 층 110의 상부 위에 최대 직경 약 10㎛의 고체 금속 비아 136을 형성한다. 또한, 이어서, 도 54에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 예를 들면 비제한적으로, 질화규소 또는 옥시질화규소의 플라즈마 강화 화학 증착(PECVD)에 이어, 원치 않는 영역의 질화규소를 제거하기 위한 포토레지스트 및 에칭 단계들에 의해, 제1 질화물 패시베이션 층 135A를 일반적으로 약 0.35 내지 1.0㎛, 더욱 특히 약 0.5㎛의 두께 및 약 18㎛의 최대 직경으로 성장 또는 침착시킨다.53, the metallization layers are then deposited to form a center via 136 through appropriate or standard mask and / or photoresist layers and etching as known in the art, which is also described above. An ohmic contact with the n + GaN layer 110 is formed. In exemplary embodiments, several metal layers (eg, via metal) are deposited to form the central via 136. For example, about 100 microns of titanium and about 1.5 to 2 micrometers of aluminum are sputtered or plated to coat portions of the sides, bottom and top of the trench 211 and then alloyed at about 550 ° C. to form the n + GaN layer 110 Form a solid metal via 136 with a maximum diameter of about 10 μm above the top of the. Further, as illustrated in FIG. 54, plasma of, for example, but not limited to, silicon nitride or silicon oxynitride, using, without limitation, appropriate or standard mask and / or photoresist layers and etching as known in the art. The first nitride passivation layer 135A generally has a thickness of about 0.35 to 1.0 μm, more particularly about 0.5 μm, followed by photoresist and etching steps to remove unwanted nitride of silicon nitride following enhanced chemical vapor deposition (PECVD) Grows or deposits to a maximum diameter of about 18 μm.

또한, 이어서, 도 55에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해 금속화 층들을 침착시켜, 통상적으로 다이 금속을 사용하여 형성되는, p+ GaN 층 115에 대한 접촉을 위한 범프 또는 돌출 구조물을 갖는 금속 층 120B를 형성한다. 예시적 양태들에서, p+ GaN 층 115에 대한 접촉을 위한 금속 층 120A 및/또는 120B를 형성하기 위해 본 명세서에서 전술된 바와 같이 여러 개의 금속 층들을 침착시킬 수 있고, 이것은 간략화를 위해 본 명세서에서 반복되지 않을 것이다. 예시적 양태에서, 상기 금속 층 120B는 일반적으로 육각형 모양이고, 약 22㎛의 직경(면-대-면으로 측정됨)을 가지며, 약 100Å의 니켈, 약 4.5㎛의 알루미늄, 약 0.5㎛의 니켈, 및 약 100nm의 금으로 구성된다.Further, as illustrated in FIG. 55, the metallization layers are then deposited via appropriate or standard mask and / or photoresist layers and etching, as known in the art, typically formed using a die metal. Form a metal layer 120B having bumps or protrusion structures for contact to the p + GaN layer 115. In exemplary embodiments, several metal layers may be deposited as described herein to form metal layers 120A and / or 120B for contact to p + GaN layer 115, which is described herein for simplicity. Will not be repeated. In an exemplary embodiment, the metal layer 120B is generally hexagonal in shape and has a diameter (measured face-to-face) of about 22 μm, about 100 μs nickel, about 4.5 μm aluminum, about 0.5 μm nickel , And about 100 nm of gold.

상기 금속화 후, 또한, 도 56에 예시된 바와 같이, 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 전술된 방법들을 사용하여, GaN 헤테로구조물의 일부를 통해(상기 n+ GaN 층 110 내에, 그러나 완전히 통하지 않음), 예시적 양태에서 일반적으로 약 2㎛ 깊이로 싱귤레이션 트렌치 에칭을 수행하고, 상술된 싱귤레이션 트렌치 155를 제조한다.After said metallization, GaN hetero, using the methods described above, through the appropriate or standard mask and / or photoresist layers and etching, also known or known in the art, as illustrated in FIG. Through a portion of the structure (within, but not completely through, the n + GaN layer 110), a singulation trench etch is typically performed to a depth of about 2 μm in an exemplary embodiment, to produce the singulation trench 155 described above.

이어서, 도 57에 예시된 바와 같이, 예를 들면 비제한적으로, 질화규소 또는 옥시질화규소의 플라즈마 강화 화학 증착(PECVD)에 의해, 제2 질화물 패시베이션 층 135를 일반적으로 약 0.35 내지 1.0㎛, 또는 더욱 특히 약 0.5㎛의 두께로 성장 또는 침착시킨다. 이어서, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 원치 않는 영역의 질화규소를 제거하여, 예를 들면 금속 층 102B의 상부를 세척하고, 이것은 제2 단자 127을 형성할 것이다.The second nitride passivation layer 135 is then generally about 0.35 to 1.0 μm, or more particularly, as illustrated by FIG. 57, for example, but not limited to, by plasma enhanced chemical vapor deposition (PECVD) of silicon nitride or silicon oxynitride. Grown or deposited to a thickness of about 0.5 μm. Then, using appropriate or standard mask and / or photoresist layers and etching as known in the art, the silicon nitride in the unwanted area is removed, for example to clean the top of the metal layer 102B, which Will form two terminals 127.

후속의 기판 제거, 제2 (배)면 금속 층 122의 싱귤레이션 및 제조은 도 64, 65, 67 및 68을 참조로 아래에 기술된다.Subsequent substrate removal, singulation and fabrication of the second (back) face metal layer 122 is described below with reference to FIGS. 64, 65, 67 and 68.

도 58 내지 63 및 69는 도 45에 예시된 웨이퍼 150 또는 150A 수준에서의 제조에 이어, 다이오드 100L의 또 다른 예시적 제조 방법을 예시한다. 도 58은 완충 층, 제6 메사-에칭된 복합 GaN 헤테로구조물 187E, 및 p+ GaN 층과의 옴 접촉을 형성하는 금속화부를 갖는 기판의 단면도이다. 상기 언급된 바와 같이, 완충 층 145는 통상적으로 기판 105가 실리콘일 때 (예를 들면, 실리콘 웨이퍼 150을 사용하여) 제조되고, GaN 기판 105와 같은 기타 기판들의 경우 생략될 수 있다. 추가로, 사파이어 106은 사파이어 웨이퍼 150A 위에 성장되거나 침착된 두꺼운 GaN 기판 105의 경우와 같이, 선택사항으로서 예시되며, 이 경우 상기 완충 층 145는 생략될 수 있다. 또한, 상기 언급된 바와 같이, (금속 층 120A의 후속 침착을 위한 씨드 층으로서의) 금속 층 119는 다이오드 제조의 나중 단계에서가 아니라, 더 앞선 단계에서, GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185, 및 p+ GaN 층 115)의 침착 또는 성장 후에 침착된다. 예를 들면, 금속 층 119는 약 수백 Å의 총 두께를 갖는 니켈 및 금 플래시일 수 있거나, 옴 접촉의 형성을 용이하게 하기 위해(또한 잠재적으로 상기 n+ GaN 층 110에 대한 광 반사를 제공함), 매우 얇은 광학 반사성 금속 층(도 25에서 은 층 103으로서 예시됨), 및/또는 약 100Å 내지 약 2.5nm 두께의 니켈, 니켈-금 또는 니켈-금-니켈과 같은 광학 투과성 금속 층으로 금속화 및 합금화될 수 있고, 이어서 이들 중 일부는 예를 들어 GaN 메사 형성 중에, 기타 GaN 층들에 의해 제거된다. 예시적 양태에서, 약 2 내지 3nm, 또는 더욱 특히 약 2.5nm의 니켈 또는 니켈 및 금을 500℃에서 침착 및 합금화시켜, p+ GaN 층 115 내의 금속 층 119를 형성한다. 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 상기 복합 GaN 헤테로구조물(n+ GaN 층 110, 양자 우물 영역 185 및 p+ GaN 층 115)을 (금속 층 119와 함께) 에칭시켜, (금속 층 119와 함께) 접촉부 128을 위한 방을 남겨두는 컷-아웃 면적에 대한 약 8㎛의 제1 반경과, 삼각형 정점/면들에 대한 약 11㎛의 제2 반경을 갖는, 상기 논의된 평탄화 삼각형 모양을 갖는 약 1㎛ 깊이의 GaN 메사 구조물 187E를 형성한다.58-63 and 69 illustrate another exemplary method of fabricating a diode 100L following fabrication at the wafer 150 or 150A level illustrated in FIG. 45. FIG. 58 is a cross-sectional view of a substrate having a buffer layer, a sixth mesa-etched composite GaN heterostructure 187E, and a metallization forming ohmic contact with the p + GaN layer. As mentioned above, the buffer layer 145 is typically produced when the substrate 105 is silicon (eg, using a silicon wafer 150) and may be omitted for other substrates, such as GaN substrate 105. In addition, sapphire 106 is exemplified as optional, such as for thick GaN substrate 105 grown or deposited on sapphire wafer 150A, in which case the buffer layer 145 may be omitted. Also, as mentioned above, the metal layer 119 (as seed layer for subsequent deposition of metal layer 120A) is not a later step in diode fabrication, but in a later step, a GaN heterostructure (n + GaN layer 110, quantum wells). After deposition or growth of region 185, and p + GaN layer 115). For example, the metal layer 119 may be a nickel and gold flash having a total thickness of about several hundred microseconds, or to facilitate the formation of ohmic contacts (and potentially provide light reflection for the n + GaN layer 110), Metallization with a very thin optically reflective metal layer (illustrated as silver layer 103 in FIG. 25), and / or an optically transmissive metal layer such as nickel, nickel-gold or nickel-gold-nickel having a thickness of about 100 μs to about 2.5 nm Alloying, some of which are then removed by other GaN layers, for example during GaN mesa formation. In an exemplary embodiment, about 2 to 3 nm, or more particularly about 2.5 nm of nickel or nickel and gold are deposited and alloyed at 500 ° C. to form metal layer 119 in p + GaN layer 115. Through the appropriate or standard mask and / or photoresist layers and etching as known in the art, the composite GaN heterostructure (n + GaN layer 110, quantum well region 185 and p + GaN layer 115) (metal layer 119 With a first radius of about 8 μm for a cut-out area leaving room for contact 128 (with metal layer 119) and a second radius of about 11 μm for triangular vertices / faces. Form GaN mesa structure 187E having a depth of about 1 μm having the planarization triangle shape discussed above.

상기 GaN 메사 에칭(187E) 후, 또한, 도 59에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 제1 금속화 층들을 침착시켜, 접촉부 128을 형성하고, 이것은 또한 n+ GaN 층 110과의 옴 접촉을 형성한다. 예시적 양태들에서, 여러 개의 비아 금속 층들을 침착시켜 제2 단자 127로서 사용되는 접촉부 128을 형성한다. 예를 들면 비제한적으로, 약 100Å의 티탄, 약 500nm의 알루미늄, 500nm의 니켈, 및 100nm의 금을 스퍼터링 또는 도금시켜, 도 23에 예시된 바와 같이, 각각 두께가 약 1.1㎛이고 방사상으로 측정된 폭이 약 3㎛이며 상기 n+ GaN 층 110의 주변 둘레로 연장되는 고체 금속 접촉부 128을 형성한다.After the GaN mesa etch 187E, and further, as illustrated in FIG. 59, the first metallization layers are deposited via appropriate or standard mask and / or photoresist layers and etching, as known in the art. To form a contact 128, which in turn forms an ohmic contact with the n + GaN layer 110. In exemplary embodiments, several via metal layers are deposited to form a contact 128 used as the second terminal 127. For example, but not limited to, sputtering or plating about 100 ns of titanium, about 500 nm of aluminum, 500 nm of nickel, and 100 nm of gold, each about 1.1 μm thick and measured radially, as illustrated in FIG. 23. A solid metal contact 128 is formed that is about 3 μm wide and extends around the periphery of the n + GaN layer 110.

접촉부 128의 침착 후, 또한, 도 60에 예시된 바와 같이, 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들을 통해 추가의 금속화부를 침착시켜(임의의 공정들 및 티탄 및 알루미늄과 같은 전술된 금속들을 사용하고, 이어서 어닐링시킴), p+ GaN 층 115를 위한 옴 접촉의 부분으로서 금속 층 120A를 형성한다. 예를 들면, 예시적 양태에서, 약 200nm의 은(반사층 또는 거울층을 형성함), 200nm의 니켈, 약 500nm의 알루미늄, 및 200nm의 니켈을 스퍼터링 또는 도금시켜, 두께 약 1.1㎛ 및 직경 약 8㎛의, 중심에 위치하는 금속 층 120A를 형성한다.After deposition of contact 128, further metallization may be deposited (optional process) through appropriate or standard mask and / or photoresist layers known or known in the art, as illustrated in FIG. And the aforementioned metals such as titanium and aluminum, followed by annealing), forming metal layer 120A as part of the ohmic contact for p + GaN layer 115. For example, in an exemplary embodiment, sputtering or plating about 200 nm of silver (which forms a reflection or mirror layer), 200 nm of nickel, about 500 nm of aluminum, and 200 nm of nickel, thereby causing a thickness of about 1.1 μm and a diameter of about 8 A centrally located metal layer 120A is formed.

또한, 이어서, 도 61에 예시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 통상적으로 다이 금속을 사용하여, 추가의 금속화 층들을 침착시켜, p+ GaN 층 115에 대한 접촉을 위한 범프 또는 돌출 구조물을 갖는 금속 층 120B를 형성한다. 예시적 양태들에서, 여러 개의 금속 층들을 본 명세서에서 전술된 바와 같이 침착시켜 p+ GaN 층 115에 대한 접촉을 위한 금속 층 120A 및/또는 120B를 형성할 수 있고, 이것은 간략화를 위해 본 명세서에서 반복되지 않을 것이다. 예시적 양태에서, 상기 금속 층 120B는, 질소 환경하에 약 10분 동안 550℃에서 합금화된 후, (접촉부 128을 위한) 컷-아웃 면적에 대한 약 6㎛의 제1 반경과, 삼각형 정점/면들에 대한 약 9㎛의 제2 반경을 갖는(이들은 각각 폭이 약 3.7㎛임), 일반적으로 도 23에 예시된 평탄화 삼각형 모양을 갖고, 상기 금속 층 120A의 약 1.1㎛의 높이에 더하여 약 5㎛의 총 높이에 대해, 약 200nm의 은(또한 상기 p+ GaN 층 115 위의 반사층 또는 거울층을 형성함), 약 200nm의 니켈, 약 200nm의 알루미늄, 약 250nm의 니켈, 약 200nm의 알루미늄, 약 250nm의 니켈, 및 약 100nm의 금으로 구성되며, 이들은 각각 연속적 층으로서 부가된다. 이것은 제1 단자 125와 제2 단자 127 사이에 대략 5㎛ 높이의 분리를 제공한다는 것을 주목해야 한다.Further, additional metallization layers may then be used, typically using a die metal, through appropriate or standard mask and / or photoresist layers and etching, as known in the art, as illustrated in FIG. 61. It is deposited to form a metal layer 120B having bumps or protrusion structures for contacting the p + GaN layer 115. In exemplary embodiments, several metal layers may be deposited as described herein above to form metal layers 120A and / or 120B for contact with p + GaN layer 115, which is repeated herein for simplicity. Will not be. In an exemplary embodiment, the metal layer 120B is alloyed at 550 ° C. for about 10 minutes under a nitrogen environment, and then has a first radius of about 6 μm for the cut-out area (for contacts 128) and triangular vertices / faces. Having a second radius of about 9 μm for each of which is about 3.7 μm in width, generally having the planarization triangle shape illustrated in FIG. 23, in addition to a height of about 1.1 μm of the metal layer 120A, about 5 μm For a total height of about 200 nm silver (also forming a reflective or mirror layer over the p + GaN layer 115), about 200 nm nickel, about 200 nm aluminum, about 250 nm nickel, about 200 nm aluminum, about 250 nm Nickel, and gold of about 100 nm, each of which is added as a continuous layer. It should be noted that this provides a separation of approximately 5 μm height between the first terminal 125 and the second terminal 127.

이어서, 도 62에 예시된 바와 같이, 예를 들면 비제한적으로, 질화규소 또는 옥시질화규소의 플라즈마 강화 화학 증착(PECVD)에 의해, 제2 질화물 패시베이션 층 135를 일반적으로 약 0.35 내지 1.0㎛, 또는 더욱 특히 약 0.5㎛의 두께로 성장 또는 침착시킨다. 이어서, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 원치 않는 영역의 질화규소를 제거하여, 예를 들면 금속 층 102B의 상부를 세척하고, 이것은 제1 단자 125를 형성할 것이다.Subsequently, as illustrated in FIG. 62, the second nitride passivation layer 135 is generally about 0.35 to 1.0 μm, or more particularly, for example, but not limited to, by plasma enhanced chemical vapor deposition (PECVD) of silicon nitride or silicon oxynitride. Grown or deposited to a thickness of about 0.5 μm. Then, using appropriate or standard mask and / or photoresist layers and etching as known in the art, the silicon nitride in the unwanted area is removed, for example to clean the top of the metal layer 102B, which 1 will form terminal 125.

상기 패시베이션 후, 또한, 도 63에 예시된 바와 같이, 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 전술된 방법들을 사용하여, 상기 GaN 헤테로구조물의 일부를 통해(상기 n+ GaN 층 110 내에, 그러나 완전히 통하지 않음), 예시적 양태에서 일반적으로 약 2 내지 3.5㎛ 깊이로 싱귤레이션 트렌치 에칭을 수행하고, 상술된 싱귤레이션 트렌치 155를 제조한다.After the passivation, the GaN hetero, using the methods described above, through the appropriate or standard mask and / or photoresist layers and etching, also known or known in the art, as illustrated in FIG. 63. Through a portion of the structure (within, but not completely through, the n + GaN layer 110), a singulation trench etch is typically performed to a depth of about 2 to 3.5 μm in an exemplary embodiment, to produce the singulation trench 155 described above.

후속의 기판 제거 및 싱귤레이션은 도 64, 65, 67 및 69를 참조로 아래에 기술된다.Subsequent substrate removal and singulation is described below with reference to FIGS. 64, 65, 67 and 69.

다이오드 100 내지 100L의 제조를 위한 방법론의 다수의 변형은 본 기재내용의 교시에 비추어 쉽게 명백해질 수 있고, 이들 모두는 동등하고 본 기재내용의 범위 내에 있는 것으로 간주된다. 기타 예시적 양태들에서, 이러한 트렌치 155 형성 및 (질화물) 패시베이션 층 형성은 당해 디바이스 제조 공정에서 더 먼저 또는 더 나중에 수행될 수 있다. 예를 들어, 트렌치 155는 제조시 금속 층 120B 형성 후 나중에 형성되어 기판 105를 노출된 채 남겨두거나 제2 패시베이션이 후속 형성될 수 있다. 또한, 예를 들어, 트렌치 155는 제조시 더 먼저, 예를 들면, GaN 메사 에칭 후에 (질화물) 패시베이션 층 135의 침착에 이어 형성될 수 있다. 후자의 예에서, 디바이스 제조 공정의 나머지 동안 평면화를 유지하기 위해, 패시베이션된 트렌치 155에 산화물, 포토레지스트 또는 기타 재료를 충전시킬 수 있거나(포토레지스트 마스크 및 에칭 또는 비차폐 에칭 공정을 사용하여 원치 않는 면적들을 제거한 후 층을 침착시킴), 레지스트로 충전시킬 수 있다(또한 잠재적으로 금속 접촉부 120A 형성 후에 재충전됨). 또 다른 예에서, (마스크 및 에칭 단계들 후의) 질화규소 135 침착은 GaN 메사 에칭 후 및 금속 접촉부 120A 침착 전에 수행될 수 있다.Many variations of the methodology for the manufacture of diodes 100-100L can be readily apparent in light of the teachings of the present disclosure, all of which are considered equivalent and within the scope of the present disclosure. In other exemplary aspects, such trench 155 formation and (nitride) passivation layer formation may be performed earlier or later in the device fabrication process. For example, trench 155 may be formed later after formation of metal layer 120B in fabrication, leaving substrate 105 exposed or second passivation subsequently formed. Also, for example, trench 155 may be formed earlier in manufacturing, for example following deposition of (nitride) passivation layer 135 after GaN mesa etching. In the latter example, the passivated trench 155 may be filled with an oxide, photoresist, or other material to maintain planarization for the remainder of the device fabrication process (photoresist masks and etching or unshielded etching processes may be used to After removing the areas the layer is deposited), which can be filled with resist (also potentially refilled after metal contact 120A formation). In another example, silicon nitride 135 deposition (after mask and etching steps) may be performed after GaN mesa etching and prior to metal contact 120A deposition.

도 64는 지지 장치 160(예를 들면, 홀딩, 핸들 또는 홀더 웨이퍼)에 부착된 복수 개의 다이오드들 100 내지 100L을 갖는 예시적 실리콘 웨이퍼 150 양태를 도시한 단면도이다. 도 65는 지지 장치 160에 부착된 예시적 다이오드 사파이어 웨이퍼 150A 양태를 도시한 단면도이다. 도 64 및 65에 예시된 바와 같이, 이형되지 않은 복수 개의 다이오드들 100 내지 100L(일반적으로 설명의 목적으로 임의의 중요한 상세 특징 없이 예시됨)를 함유하는 다이오드 웨이퍼 150, 150A는, 제조된 다이오드 100 내지 100L을 갖는 다이오드 웨이퍼 150, 150A의 제1 면 위의 지지 장치 160(예를 들면, 웨이퍼 홀더)에 임의의 공지된 시판 웨이퍼 접착제 또는 웨이퍼 본드 165를 사용하여 부착된다. 상기에 예시되고 기술된 바와 같이, 각각의 다이오드 100 내지 100L 사이의 싱귤레이션 또는 개별화 트렌치 155는 웨이퍼 공정 중에 예를 들면 에칭을 통해 형성되고, 소잉과 같은 기계 공정 없이 각각의 다이오드 100 내지 100L을 인접하는 다이오드 100 내지 100L로부터 분리시키기 위해 사용된다. 도 64에 예시된 바와 같이, 다이오드 웨이퍼 150은 지지 장치 160에 여전히 부착되어 있으면서, 다이오드 웨이퍼 150의 제2의, 배면 180은, 예를 들면 비제한적으로, 트렌치 155를 노출시키기 위해, 또는 이어서 에칭을 통해 제거될 수 있는 몇몇 추가의 기판을 남겨두기 위해, 일정 수준(점선으로 예시됨)까지 에칭(예를 들면, 습식 또는 건식 에칭)되거나, 기계적 그라인딩 및 폴리싱되거나, 이들 둘 다가 수행될 수 있다. 충분히 에칭되거나 그라인딩 및 폴리싱되거나 이들 둘 다가 수행되었을 때 (및/또는 임의의 추가의 에칭을 갖는다), 각각의 개별 다이오드 100 내지 100L은 지지 장치 160에 접착제 165로 여전히 부착되어 있으면서 서로 이형되고 임의의 남아있는 다이오드 웨이퍼 150로부터도 이형된다. 도 65에 예시된 바와 같이, 다이오드 웨이퍼 150A도 지지 장치 160에 여전히 부착되어 있으면서, 다이오드 웨이퍼 150A의 제2의, 배면 180은 레이저 광(하나 이상의 레이저 빔 162로서 예시됨)에 노출되고, 이어서 이것은 웨이퍼 150A의 사파이어 106으로부터 GaN 기판 105를 클리빙(cleaving)시키고(점선으로 예시됨)(레이저 리프트-오프라고도 지칭됨), 또한 이어서 임의의 추가 화학적-기계적 폴리싱 및 임의의 필요한 에칭(예를 들면, 습식 또는 건식 에칭)을 수행함으로써, 지지 장치 160에 접착제 165로 여전히 부착되어 있으면서 각각의 개별 다이오드 100 내지 100L을 서로 이형시키고 웨이퍼 150A로부터도 이형시킨다. 이 예시적 양태에서, 상기 웨이퍼 150A는 이후 그라인딩 및/또는 폴리싱되고 재사용될 수 있다.64 is a cross-sectional view illustrating an exemplary silicon wafer 150 embodiment having a plurality of diodes 100-100L attached to a support device 160 (eg, a holding, handle, or holder wafer). 65 is a cross-sectional view illustrating an exemplary diode sapphire wafer 150A embodiment attached to support device 160. As illustrated in FIGS. 64 and 65, diode wafers 150, 150A containing a plurality of undeformed diodes 100-100L (generally illustrated without any important detail features for illustrative purposes) are fabricated diode 100. Diode wafers 150 to 100L are attached using any known commercially available wafer adhesive or wafer bond 165 to support device 160 (eg, wafer holder) on the first side of 150A. As illustrated and described above, the singulation or individualization trench 155 between each diode 100-100L is formed by, for example, etching during wafer processing, and adjacent each diode 100-100L without mechanical processing such as sawing. It is used to separate from the diode 100 to 100L. As illustrated in FIG. 64, the diode wafer 150 is still attached to the support device 160 while the second, back 180 of the diode wafer 150 is, for example, without limitation, to expose the trench 155, or subsequently etch. Etching (eg, wet or dry etching), mechanical grinding and polishing, or both can be performed to some level (illustrated by dashed lines) to leave some additional substrate that can be removed through . When fully etched or ground and polished or both have been performed (and / or have any further etching), each individual diode 100-100L is released from each other and still attached to the support device 160 with adhesive 165 and any It is also released from the remaining diode wafer 150. As illustrated in FIG. 65, while the diode wafer 150A is still attached to the support device 160, the second, back 180 of the diode wafer 150A is exposed to laser light (illustrated as one or more laser beams 162), which is then Cleaving GaN substrate 105 from sapphire 106 of wafer 150A (illustrated by dashed lines) (also referred to as laser lift-off), and then any further chemical-mechanical polishing and any necessary etching (eg By performing wet or dry etching), each of the individual diodes 100-100L is released from each other and also from wafer 150A while still attached to the support device 160 with adhesive 165. In this exemplary embodiment, the wafer 150A can then be ground and / or polished and reused.

또한, 일반적으로 아래에 논의되는 다이오드 이형 공정 중에 웨이퍼 가장자리로부터 비-다이오드 단편들이 다이오드(100 내지 100L) 유체 내로 이형되는 것을 방지하지 위해, 웨이퍼 150의 주변 둘레에 에폭시 비드(별도로 예시되지 않음)를 도포한다.In addition, epoxy beads (not separately illustrated) around the periphery of the wafer 150 are generally used to prevent non-diode fragments from releasing into the diodes 100-100L fluid from the wafer edge during the diode release process discussed below. Apply.

도 66은 지지 장치에 부착된 예시적 다이오드 100J 양태를 도시한 단면도이다. 다이오드 100 내지 100K의 싱귤레이션(도 64 및 65를 참조로 상술된 바와 같음) 후, 다이오드 100 내지 100K가 지지 장치 160에 접착제 165로 여전히 부착되어 있는 동안, 다이오드 100 내지 100K의 제2의, 배면이 노출된다. 도 66에 예시된 바와 같이, 이어서 예를 들면 증착을 통해 제2의, 배면에 금속화부를 침착시켜(트렌치 155를 충전시키는 것을 피하기 위해 각이 짐), 제2의, 배면 금속 층 122 및 다이오드 100J 양태를 형성한다. 또한, 예시된 바와 같이, 다이오드 100J는 n+ GaN 층 110과 제2의, 배면 금속 층 122 사이의 전류 전도를 위한 n+ GaN 층 110과의 옴 접촉 및 제2의, 배면 금속 층 122와의 옴 접촉을 갖는 하나의 중심 쓰루 비아 131을 갖는다. 예시적 다이오드 100D는 제2 단자 127을 형성하기 위해 제2의, 배면 금속 층 122를 갖는 예시적 다이오드 100J와 매우 유사하다. 상기 언급된 바와 같이, 제2의, 배면 금속 층 122 (또는 기판 105 또는 각종 쓰루 비아 131, 133, 134 중의 임의의 것)는 다이오드 100 내지 100K를 여자시키기 위해 장치 300, 300A, 300B, 300C, 300D, 720, 730, 760 내의 제1 도체 310과의 전기 접속을 만드는 데 사용될 수 있다.66 is a cross-sectional view illustrating an exemplary diode 100J embodiment attached to a support device. After singulation of diodes 100-100K (as described above with reference to FIGS. 64 and 65), the second, back side of diodes 100-100K, while diodes 100-100K are still attached to the support device 160 with adhesive 165 Is exposed. As illustrated in FIG. 66, the second, back metal layer 122 and the diode are then deposited by depositing a metallization on the second, back surface (eg, angled to avoid filling the trench 155), for example via deposition. To form the 100J embodiment. Also as illustrated, diode 100J provides ohmic contact with n + GaN layer 110 for current conduction between n + GaN layer 110 and a second, back metal layer 122 and ohmic contact with a second, back metal layer 122. Having one center through-via 131. Example diode 100D is very similar to example diode 100J having a second, back metal layer 122 to form second terminal 127. As mentioned above, the second, back metal layer 122 (or the substrate 105 or any of the various through vias 131, 133, 134) is adapted for devices 300, 300A, 300B, 300C, It can be used to make an electrical connection with the first conductor 310 in 300D, 720, 730, 760.

도 67은 지지 장치 160에 부착된 배면 금속화 이전의 예시적 제10 다이오드 양태를 도시한 단면도이다. 도 67에 예시된 바와 같이, 공정 중의 예시적 다이오드는 싱귤레이팅되고, 임의의 기판 105, 105A는 상술된 바와 같이 제거되며, 또한 에칭 단계(예를 들면, 습식 또는 건식 에칭)에 의해 n+ GaN 층 110 및 비아 136의 표면을 노출시키고, 약 2 내지 6㎛(또는 더욱 특히 약 2 내지 4㎛, 또는 더욱 특히 약 3㎛) 깊이의 복합 GaN 헤테로구조물을 남겨둔다. 이어서, 도 68에 도시된 바와 같이, 당해 기술분야에 공지된 바와 같은 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 사용하여, 예를 들면 스퍼터링, 도금 또는 증착을 통해 제2의, 배면에 금속화부를 침착시켜, 제2의, 배면 금속 층 122 및 다이오드 100K 양태를 형성한다. 예시적 양태에서, 금속 층 122는, 도 21에 예시된 바와 같이, 일반적으로 장축에 대한 폭 약 12 내지 16㎛, 단축에 대한 폭 약 4 내지 8㎛ 및 깊이 4 내지 6㎛, 또는 더욱 특히 일반적으로 장축에 대한 폭 약 14㎛, 단축에 대한 폭 약 6㎛ 및 깊이 약 5㎛의 타원형 모양이고, 약 100Å의 티탄, 약 4.5㎛의 알루미늄, 약 0.5㎛의 니켈, 및 100nm의 금으로 구성된다. 또한, 다이오드 100K에 대해 예시된 바와 같이, 원래 비교적 얕은 중심 비아였던 것이 이제 n+ GaN 층 110과 제2의, 배면 금속 층 122 사이의 전류 전도를 위한 n+ GaN 층 110과의 옴 접촉과 제2의, 배면 금속 층 122와의 접촉을 갖는 쓰루 비아 136이다. 상기 언급된 바와 같이, 이 예시적 다이오드 100K 양태의 경우, 상기 다이오드 100K는 이후 젖혀지거나 뒤집혀지고, 제2의, 배면 금속 층 122는 제1 단자 125를 형성하고, 다이오드 100K를 여자시키기 위해 장치 300, 300A, 300B, 300C, 300D, 720, 730, 760 내의 제2 도체 320과의 전기 접속을 만드는 데 사용될 수 있다.FIG. 67 is a cross-sectional view illustrating an exemplary tenth diode embodiment prior to back metallization attached to support device 160. As illustrated in FIG. 67, an example diode in process is singulated, and any substrate 105, 105A is removed as described above, and also an n + GaN layer by an etching step (eg, wet or dry etching). The surfaces of 110 and via 136 are exposed, leaving composite GaN heterostructures about 2-6 μm deep (or more particularly about 2-4 μm, or even more particularly about 3 μm) deep. Next, as shown in FIG. 68, a second, backside, for example, through sputtering, plating or deposition, using appropriate or standard mask and / or photoresist layers and etching as known in the art. A metallization is deposited on to form a second, back metal layer 122 and diode 100K embodiment. In an exemplary embodiment, the metal layer 122 is generally about 12-16 μm wide for the major axis, about 4-8 μm wide for the minor axis and 4-6 μm deep, or more particularly general, as illustrated in FIG. 21. Oval shape of about 14 μm wide on the major axis, about 6 μm wide on the minor axis, and about 5 μm deep, and consists of about 100 microns of titanium, about 4.5 μm of aluminum, about 0.5 μm of nickel, and 100 nm of gold. . In addition, as illustrated for diode 100K, what was originally a relatively shallow center via is now in ohmic contact and second contact with n + GaN layer 110 for current conduction between n + GaN layer 110 and the second, back metal layer 122. , Through via 136 with contact with back metal layer 122. As mentioned above, for this exemplary diode 100K embodiment, the diode 100K is then flipped over or flipped over, and the second, back metal layer 122 forms the first terminal 125 and the device 300 to excite the diode 100K. , 300A, 300B, 300C, 300D, 720, 730, 760 can be used to make an electrical connection with the second conductor 320.

도 69는 지지 장치에 부착된 예시적 제11 다이오드 100L 양태를 도시한 단면도이다. 도 69에 예시된 바와 같이, 예시적 다이오드 100L은 싱귤레이팅되고, 임의의 기판 105, 105A는 상술된 바와 같이 제거되며, 또한 에칭 단계에 의해 n+ GaN 층 110의 표면을 노출시키고, 약 2 내지 6㎛(또는 더욱 특히 약 3 내지 5㎛, 또는 더욱 특히 약 4 내지 5㎛, 또는 더욱 특히 약 4.5㎛) 깊이의 복합 GaN 헤테로구조물을 남겨둔다.69 is a cross-sectional view illustrating an exemplary eleventh diode 100L embodiment attached to a support device. As illustrated in FIG. 69, exemplary diode 100L is singulated, and any substrate 105, 105A is removed as described above, and also exposed the surface of n + GaN layer 110 by an etching step, about 2-6 Leave the composite GaN heterostructures at a depth of micrometer (or more particularly about 3-5 μm, or more particularly about 4-5 μm, or even more particularly about 4.5 μm).

다이오드 100 내지 100L의 싱귤레이션 후, 이들은 예를 들면 도 74 및 75를 참조로 아래에 논의되는 다이오드 잉크를 형성하는 데 사용될 수 있다.After singulation of diodes 100-100L, they can be used to form diode inks, discussed below, for example, with reference to FIGS. 74 and 75.

또한, LED로서 실행되는 경우 내부 반사를 감소시키고 광 추출을 증가시키는 것을 돕기 위해, 각종 다이오드 100 내지 100L 중의 임의의 것에 대해 각종 표면 기하학 및/또는 텍스처가 제조될 수 있다는 것을 주목해야 한다. 이들 각종 표면 기하학 중의 임의의 것은 도 25를 참조로 상기 논의된 각종 표면 텍스처들 중의 임의의 것을 가질 수도 있다. 도 104는, 다이오드 100K의 상부 발광(또는 흡광) 표면 위의 복수 개의 동심 환들 또는 토로이드 형상들로서 실행되는, 예시적 발광 또는 흡광 영역의 예시적 제1 표면 기하학을 도시한 사시도이다. 이러한 기하학은 통상적으로 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 배면 금속 122의 추가 전에 또는 후에 다이오드 100K의 제2의, 배면 내에 에칭된다. 도 105는, 다이오드 100K의 상부 발광(또는 흡광) 표면 위의 복수 개의 실질적으로 곡선인 사다리꼴들 형상으로서 실행되는, 예시적 발광 또는 흡광 영역의 예시적 제2 표면 기하학을 도시한 사시도이다. 이러한 기하학은 통상적으로 또한 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해, 배면 금속 122의 추가 전에 또는 후에 다이오드 100K의 제2의, 배면 내에 에칭된다.It should also be noted that various surface geometries and / or textures may be fabricated for any of the various diodes 100-100L to help reduce internal reflections and increase light extraction when executed as LEDs. Any of these various surface geometries may have any of the various surface textures discussed above with reference to FIG. 25. FIG. 104 is a perspective view illustrating an exemplary first surface geometry of an exemplary light emitting or absorbing region, executed as a plurality of concentric rings or toroidal shapes on the top light emitting (or absorbing) surface of diode 100K. This geometry is typically etched in the second, backside of diode 100K before or after the addition of backside metal 122, through suitable or standard mask and / or photoresist layers and etching known or known in the art. . 105 is a perspective view illustrating an exemplary second surface geometry of an exemplary light emitting or absorbing region, executed as a plurality of substantially curved trapezoidal shapes on the top light emitting (or absorbing) surface of diode 100K. This geometry is typically etched in the second, back side of diode 100K before or after the addition of back metal 122, through suitable or standard mask and / or photoresist layers and etching known or known in the art as well. do.

도 106은, 다이오드 100L의 저부(또는 바닥) 발광(또는 흡광) 표면 위의 복수 개의 실질적으로 곡선인 사다리꼴들 형상으로서 실행되는, 예시적 발광 또는 흡광 영역의 예시적 제3 표면 기하학을 도시한 사시도이다. 도 107은, 다이오드 100L의 저부(또는 바닥) 발광(또는 흡광) 표면 위의 실질적 별 또는 방사 형상으로서 실행되는, 예시적 발광 또는 흡광 영역의 예시적 제4 표면 기하학을 도시한 사시도이다. 도 108은, 다이오드 100L의 저부(또는 바닥) 발광(또는 흡광) 표면 위의 복수 개의 실질적 평행 막대 또는 스트라이프 형상으로서 실행되는, 예시적 발광 또는 흡광 영역의 예시적 제5 표면 기하학을 도시한 사시도이다. 이러한 기하학은 또한 통상적으로, 도 69를 참조로 상기 논의된 기판 제거 공정 및/또는 상기 다이오드 싱귤레이션 공정의 부분으로서, 당해 기술분야에 공지되어 있거나 공지되고 있는 적절한 또는 표준의 마스크 및/또는 포토레지스트 층들 및 에칭을 통해 다이오드 100L의 제2의, 배면 내에 에칭된다.FIG. 106 is a perspective view illustrating an exemplary third surface geometry of an exemplary light emitting or absorbing region, executed as a plurality of substantially curved trapezoidal shapes on the bottom (or bottom) light emitting (or absorbing) surface of diode 100L. to be. 107 is a perspective view illustrating an exemplary fourth surface geometry of an exemplary light emitting or absorbing region, implemented as a substantially star or radial shape over the bottom (or bottom) light emitting (or absorbing) surface of diode 100L. 108 is a perspective view illustrating an exemplary fifth surface geometry of an exemplary light emitting or absorbing region, executed as a plurality of substantially parallel bar or stripe shapes on the bottom (or bottom) light emitting (or absorbing) surface of diode 100L. . This geometry is also typically a suitable or standard mask and / or photoresist known or known in the art as part of the substrate removal process and / or the diode singulation process discussed above with reference to FIG. 69. Etched in the second, back side of the diode 100L via layers and etching.

도 70, 71, 72 및 73은 각각 다이오드 100 내지 100L의 예시적 제1, 제2, 제3 및 제4 방법 양태들을 예시하는 순서도이고, 유용한 개요를 제공한다. 이들 방법의 단계들 중 다수는 임의의 각종 순서로 수행될 수 있고, 하나의 예시적 방법의 단계들은 다른 예시적 방법들에도 사용될 수 있다는 것을 주목해야 한다. 따라서, 상기 방법들 각각은 일반적으로 특정 다이오드 100 내지 100L 양태의 제조가 아니라 임의의 다이오드 100 내지 100L의 제조라 지칭될 것이고, 당해 기술분야의 숙련가들은 이들 단계가 임의의 선택된 다이오드 100 내지 100L 양태를 제조하기 위해 "혼합 및 부합"될 수 있다는 것을 인식할 것이다.70, 71, 72 and 73 are flow charts illustrating exemplary first, second, third and fourth method embodiments of diodes 100-100L, respectively, and provide a useful overview. It should be noted that many of the steps of these methods may be performed in any of a variety of orders, and that the steps of one example method may be used for other example methods. Thus, each of the above methods will generally be referred to as the fabrication of any diode 100-100L, rather than the fabrication of a specific diode 100-100L embodiment, and those skilled in the art will appreciate that these steps may yield any selected diode 100-100L embodiment. It will be appreciated that it can be "mixed and matched" to make.

도 70을 참조로, 시작 단계 240으로부터 출발하여, 실리콘 웨이퍼와 같은 반도체 웨이퍼 위에 산화물 층을 성장 또는 침착시킨다(단계 245). 상기 산화물 층을 예를 들면 격자 또는 기타 패턴을 형성하도록 에칭시킨다(단계 250). 완충 층 및 발광 또는 흡광 영역(예를 들면, GaN 헤테로구조물)을 성장 또는 침착시키고(단계 255), 이어서 에칭시켜 각각의 다이오드 100 내지 100L의 메사 구조를 형성한다(단계 260). 이어서, 상기 웨이퍼 150을 에칭시켜 각각의 다이오드 100 내지 100L에 대해 상기 기판 105 내에 비아 트렌치들을 형성한다(단계 265). 이어서, 하나 이상의 금속화 층들을 침착시켜 각각의 다이오드 100 내지 100L에 대해 금속 접촉부 및 비아들을 형성한다(단계 270). 이어서, 싱귤레이션 트렌치들을 다이오드 100 내지 100L 사이에 에칭시킨다(단계 275). 이어서, 패시베이션 층을 성장 또는 침착시킨다(단계 280). 이어서, 상기 금속 접촉부 위에 범프 또는 돌출 금속 구조물을 침착시키거나 성장시키고(단계 285), 당해 방법을 종료시킬 수 있다(반송 단계 290). 이들 제조 단계 중의 다수는 상이한 부재들 및 성분들에 의해 수행될 수 있고, 당해 방법은 상기 논의된 단계들의 기타 변형들 및 순서를 포함할 수 있다는 것을 주목해야 한다.Referring to FIG. 70, starting from start step 240, an oxide layer is grown or deposited on a semiconductor wafer, such as a silicon wafer (step 245). The oxide layer is etched to form a grating or other pattern, for example (step 250). The buffer layer and the light emitting or absorbing regions (eg, GaN heterostructures) are grown or deposited (step 255) and subsequently etched to form mesa structures of each diode 100-100L (step 260). The wafer 150 is then etched to form via trenches in the substrate 105 for each diode 100-100L (step 265). Subsequently, one or more metallization layers are deposited to form metal contacts and vias for each diode 100-100L (step 270). Subsequently, singulation trenches are etched between diodes 100-100L (step 275). The passivation layer is then grown or deposited (step 280). Subsequently, a bump or protruding metal structure may be deposited or grown on the metal contact (step 285) and the method terminated (transport step 290). It should be noted that many of these manufacturing steps may be performed by different members and components, and that the method may include other variations and order of the steps discussed above.

도 71을 참조로, 시작 단계 500으로부터 출발하여, 사파이어 웨이퍼 150A와 같은 웨이퍼 위에 비교적 두꺼운 GaN 층(예를 들면, 7 내지 8㎛)을 성장 또는 침착시킨다(단계 505). 발광 또는 흡광 영역(예를 들면, GaN 헤테로구조물)을 성장 또는 침착시키고(단계 510), 이어서 에칭시켜 (각각의 다이오드 100 내지 100L의 제1 면 위에) 각각의 다이오드 100 내지 100L에 대한 메사 구조물을 형성한다(단계 515). 이어서, 상기 웨이퍼 150을 에칭시켜 각각의 다이오드 100 내지 100L에 대해 상기 기판 105 내에 하나 이상의 쓰루 또는 딥 비아 트렌치 및 싱귤레이션 트렌치를 형성한다(단계 520). 이어서, 통상적으로 씨드 층을 침착시키고(단계 525), 이후 상술된 방법들 중의 임의의 것을 사용하여 추가의 금속 침착을 수행함으로써 하나 이상의 금속화 층을 침착시켜, 중심, 주변 또는 외곽 쓰루 비아(각각 131, 134, 133)일 수 있는, 각각의 다이오드 100 내지 100L에 대한 쓰루 비아들을 형성한다. 금속을 또한 침착시켜 상기 GaN 헤테로구조물(예를 들면, 상기 p+ GaN 층 115 또는 상기 n+ GaN 층 110)에 하나 이상의 금속 접촉부를 형성하고(단계 535), 임의의 추가의 전류 분포 금속(예를 들면, 120A, 126)을 형성한다(단계 540). 이어서, 패시베이션 층을 성장 또는 침착시켜(단계 545), 상기 기술되고 예시된 바와 같이 면적들을 에칭하거나 제거한다. 이어서, 상기 금속 접촉부(들) 위에 범프 또는 돌출 금속 구조물(120B)을 침착시키거나 성장시킨다(단계 550). 이어서, 상기 웨이퍼 150A를 지지 웨이퍼에 부착시키고(단계 555), 상기 사파이어 또는 기타 웨이퍼를 (예를 들면, 레이저 클리빙을 통해) 제거하여 상기 다이오드 100 내지 100L을 싱귤레이팅 또는 개별화시킨다(단계 560). 이어서, 상기 다이오드 100 내지 100L의 제2의, 배면 위에 금속을 침착시켜 상기 제2의, 배면 금속 층 122를 형성하고(단계 565), 당해 방법을 종료시킬 수 있다(반송 단계 570). 이들 제조 단계 중의 다수는 상이한 부재들 및 성분들에 의해 수행될 수 있고, 당해 방법은 상기 논의된 단계들의 기타 변형들 및 순서를 포함할 수 있다는 것을 주목해야 한다.Referring to FIG. 71, starting from start step 500, a relatively thick GaN layer (eg, 7-8 μm) is grown or deposited on a wafer such as sapphire wafer 150A (step 505). A light emitting or absorbing region (e.g., GaN heterostructure) is grown or deposited (step 510) and subsequently etched (on the first side of each diode 100-100L) to form a mesa structure for each diode 100-100L. Form (step 515). The wafer 150 is then etched to form one or more through or deep via trenches and singulation trenches in the substrate 105 for each diode 100-100L (step 520). Subsequently, the seed layer is typically deposited (step 525) and then one or more metallization layers are deposited by performing further metal deposition using any of the methods described above to form a central, peripheral or outer through via (each Through vias for each diode 100-100L, which may be 131, 134, 133. Metal is also deposited to form one or more metal contacts in the GaN heterostructure (eg, the p + GaN layer 115 or the n + GaN layer 110) (step 535), and any additional current distribution metal (eg , 120A, 126 (step 540). The passivation layer is then grown or deposited (step 545) to etch or remove areas as described and illustrated above. Subsequently, a bump or protruding metal structure 120B is deposited or grown over the metal contact (s) (step 550). The wafer 150A is then attached to the support wafer (step 555) and the sapphire or other wafer is removed (e.g., via laser cleaving) to singulate or individualize the diodes 100-100L (step 560). . Subsequently, metal may be deposited on the second, backside of the diodes 100-100L to form the second, backside metal layer 122 (step 565), and the method may be terminated (transfer step 570). It should be noted that many of these manufacturing steps may be performed by different members and components, and that the method may include other variations and order of the steps discussed above.

도 72를 참조로, 시작 단계 600으로부터 출발하여, 사파이어 웨이퍼 150A와 같은 웨이퍼 150 위에 비교적 두꺼운 GaN 층(예를 들면, 7 내지 8㎛)을 성장 또는 침착시킨다(단계 605). 발광 또는 흡광 영역(예를 들면, GaN 헤테로구조물)을 성장 또는 침착시킨다(단계 610). 금속을 침착시켜 상기 GaN 헤테로구조물(예를 들면, 도 45에 예시된 바와 같은 상기 p+ GaN 층 115)에 하나 이상의 금속 접촉부를 형성한다(단계 615). 이어서, 상기 금속 접촉층(119)을 갖는 상기 발광 또는 흡광 영역(예를 들면, 상기 GaN 헤테로구조물)을 에칭시켜 (각각의 다이오드 100 내지 100L의 제1 면 위에) 각각의 다이오드 100 내지 100L에 대한 메사 구조물을 형성한다(단계 620). 금속을 침착시켜 상기 GaN 헤테로구조물(예를 들면, 도 47에 예시된 바와 같은 n+ 금속 접촉층 129 및 상기 n+ GaN 층 110)에 하나 이상의 금속 접촉부를 형성한다(단계 625). 이어서, 상기 웨이퍼 150A를 에칭시켜 각각의 다이오드 100 내지 100L에 대해 상기 기판 105 내에 하나 이상의 쓰루 또는 딥 비아 트렌치 및/또는 싱귤레이션 트렌치를 형성한다(단계 630). 이어서, 상술된 금속 침착 방법들 중의 임의의 것을 사용하여 하나 이상의 금속화 층을 침착시켜, 중심, 주변 또는 외곽 쓰루 비아(각각 131, 134, 133)일 수 있는, 각각의 다이오드 100 내지 100L에 대한 쓰루 비아를 형성한다(단계 635). 금속을 또한 침착시켜 상기 GaN 헤테로구조물(예를 들면, 상기 p+ GaN 층 115 또는 상기 n+ GaN 층 110)에 하나 이상의 금속 접촉부를 형성하고, 임의의 추가의 전류 분포 금속(예를 들면, 120A, 126)을 형성한다(단계 640). (단계 630에서) 싱귤레이션 트렌치가 미리 제조되지 않은 경우, 싱귤레이션 트렌치를 에칭시킨다(단계 645). 이어서, 패시베이션 층을 성장 또는 침착시켜(단계 645), 상기 기술되고 예시된 바와 같이 면적들을 에칭하거나 제거한다. 이어서, 상기 금속 접촉부(들) 위에 범프 또는 돌출 금속 구조물(120B)을 침착시키거나 성장시킨다(단계 655). 이어서, 상기 웨이퍼 150, 150A를 지지 웨이퍼에 부착시키고(단계 660), (예를 들면, 레이저 클리빙 또는 배면 그라인딩 및 폴리싱을 통해) 상기 사파이어 또는 기타 웨이퍼를 제거하여 상기 다이오드 100 내지 100L을 싱귤레이팅시키거나 개별화시킨다(단계 665). 이어서, 상기 다이오드 100 내지 100L의 제2의, 배면 위에 금속을 침착시켜 상기 제2의, 배면 전도성(예를 들면, 금속) 층 122를 형성하고(단계 670), 당해 방법을 종료시킬 수 있다(반송 단계 675). 또한, 이들 제조 단계 중의 다수는 상이한 부재들 및 성분들에 의해 수행될 수 있고, 당해 방법은 상기 논의된 단계들의 기타 변형들 및 순서를 포함할 수 있다는 것을 주목해야 한다.Referring to FIG. 72, starting from start step 600, a relatively thick GaN layer (eg, 7-8 μm) is grown or deposited on a wafer 150, such as sapphire wafer 150A (step 605). Emission or absorption regions (eg, GaN heterostructures) are grown or deposited (step 610). Metal is deposited to form one or more metal contacts in the GaN heterostructure (eg, the p + GaN layer 115 as illustrated in FIG. 45) (step 615). Subsequently, the light emitting or absorbing region (eg, the GaN heterostructure) having the metal contact layer 119 is etched (on the first side of each diode 100-100L) for each diode 100-100L. A mesa structure is formed (step 620). Metal is deposited to form one or more metal contacts in the GaN heterostructure (eg, n + metal contact layer 129 and the n + GaN layer 110 as illustrated in FIG. 47) (step 625). The wafer 150A is then etched to form one or more through or deep via trenches and / or singulation trenches in the substrate 105 for each diode 100-100L (step 630). Subsequently, one or more metallization layers are deposited using any of the metal deposition methods described above for each diode 100-100L, which may be a center, peripheral or outer through via (131, 134, 133, respectively). Through vias are formed (step 635). Metals may also be deposited to form one or more metal contacts in the GaN heterostructure (eg, the p + GaN layer 115 or the n + GaN layer 110), and any additional current distribution metal (eg, 120A, 126). (Step 640). If the singulation trench has not been manufactured beforehand (at step 630), the singulation trench is etched (step 645). The passivation layer is then grown or deposited (step 645) to etch or remove areas as described and illustrated above. Subsequently, a bump or protruding metal structure 120B is deposited or grown over the metal contact (s) (step 655). Subsequently, the wafers 150 and 150A are attached to the support wafer (step 660) and the sapphire or other wafer is removed (e.g., via laser cleaving or back grinding and polishing) to singulate the diodes 100 to 100L. Or individualize (step 665). Subsequently, a metal may be deposited on the second, backside of the diodes 100-100L to form the second, backside conductive (eg metal) layer 122 (step 670) and the method may be terminated ( Return step 675). It should also be noted that many of these manufacturing steps may be performed by different members and components, and that the method may include other variations and order of the steps discussed above.

도 73을 참조로, 시작 단계 611로부터 출발하여, 사파이어 웨이퍼 150A와 같은 웨이퍼 150 위에 또는 실리콘 웨이퍼 150의 완충 층 145 위에 비교적 두꺼운 GaN 층(예를 들면, 7 내지 8㎛)을 성장 또는 침착시킨다(단계 611). 발광 또는 흡광 영역(예를 들면, GaN 헤테로구조물)을 성장 또는 침착시킨다(단계 616). 금속을 침착시켜 상기 GaN 헤테로구조물(예를 들면, 도 45에 예시된 바와 같은 상기 p+ GaN 층 115)에 하나 이상의 금속 접착부를 형성한다(단계 621). 이어서, 금속 접촉층(119)을 갖는 상기 발광 또는 흡광 영역(예를 들면, 상기 GaN 헤테로구조물)을 에칭시켜 (각각의 다이오드 100 내지 100L의 제1 면 위에) 각각의 다이오드 100 내지 100L에 대한 메사 구조를 형성한다(단계 626). 이어서, 다이오드 100K 양태의 경우, 상기 GaN 헤테로구조물을 에칭시켜 각각의 다이오드 100K에 대한 중심 비아 트렌치를 형성하고(단계 631), 그렇지 않으면 단계 631을 생략할 수도 있다. 이어서, 상술된 금속 침착 방법들 중의 임의의 것을 사용하여 하나 이상의 금속화 층을 침착시켜, 각각의 다이오드 100K에 대한 중심 비아 136 또는 다이오드 100L에 대한 금속 접촉부 128을 형성한다(단계 636). 이어서, 다이오드 100K 양태의 경우, 패시베이션 층 135A를 성장 또는 침착시켜(단계 641), 상기 기술되고 예시된 바와 같이 면적들을 에칭하거나 제거하고, 그렇지 않으면 단계 641을 생략할 수 있다. 또한, 금속을 침착시켜 상기 GaN 헤테로구조물(예를 들면, 상기 p+ GaN 층 115)에 금속 층 120B 또는 금속 층 120A 및 120B와 같은 하나 이상의 금속 접촉부를 형성한다(단계 646). 싱귤레이션 트렌치가 미리 제조되지 않은 경우, 싱귤레이션 트렌치를 에칭시킨다(단계 651). 이어서, 패시베이션 층을 성장 또는 침착시켜(단계 656), 상기 기술되고 예시된 바와 같이 면적들을 에칭하거나 제거한다. 단계 656 및 651은 다이오드 100L 제조의 경우 반대되는 순서로 수행되어, 패시베이션을 수행한 다음에 싱귤레이션 트렌치를 에칭시킨다는 것을 주목해야 한다. 이어서, 상기 웨이퍼 150, 150A를 지지 웨이퍼에 부착시키고(단계 661), (예를 들면, 레이저 클리빙 또는 배면 그라인딩 및 폴리싱을 통해) 상기 실리콘, 사파이어 또는 기타 웨이퍼를 제거하여 상기 다이오드 100 내지 100L을 싱귤레이팅시키거나 개별화시키고(단계 666), 임의의 추가의 GaN을 예를 들면 에칭을 통해 제거한다. 이어서, 다이오드 100K 양태의 경우, 상기 다이오드 100K의 상기 제2의, 배면 위에 금속을 침착시켜 제2의, 배면 전도성(예를 들면, 금속) 층 122를 형성하고(단계 671), 당해 방법을 종료시킬 수 있다(반송 단계 676). 또한, 이들 제조 단계 중의 다수는 상이한 부재들 및 성분들에 의해 수행될 수 있고, 당해 방법은 상기 논의된 단계들의 기타 변형들 및 순서를 포함할 수 있다는 것을 주목해야 한다. 예를 들면, 단계 611 및 612는 특정 판매사에 의해 수행될 수 있다.Referring to FIG. 73, starting from the start step 611, a relatively thick GaN layer (eg, 7-8 μm) is grown or deposited on a wafer 150 such as sapphire wafer 150A or on a buffer layer 145 of silicon wafer 150 ( Step 611). Emission or absorption regions (eg, GaN heterostructures) are grown or deposited (step 616). Metal is deposited to form one or more metal bonds in the GaN heterostructure (eg, the p + GaN layer 115 as illustrated in FIG. 45) (step 621). The light emitting or absorbing region (eg, the GaN heterostructure) having the metal contact layer 119 is then etched (on the first side of each diode 100-100L) to mesa for each diode 100-100L. The structure is formed (step 626). In the case of a diode 100K embodiment, the GaN heterostructure may then be etched to form a central via trench for each diode 100K (step 631), or else step 631 may be omitted. One or more metallization layers are then deposited using any of the metal deposition methods described above to form a center via 136 for each diode 100K or a metal contact 128 for diode 100L (step 636). For the diode 100K embodiment, passivation layer 135A can then be grown or deposited (step 641) to etch or remove areas as described and illustrated above, or else step 641 can be omitted. In addition, metal is deposited to form one or more metal contacts, such as metal layer 120B or metal layers 120A and 120B, in the GaN heterostructure (eg, the p + GaN layer 115) (step 646). If the singulation trench has not already been fabricated, the singulation trench is etched (step 651). The passivation layer is then grown or deposited (step 656) to etch or remove areas as described and illustrated above. It should be noted that steps 656 and 651 are performed in reverse order for diode 100L fabrication to etch the singulation trenches after performing passivation. Subsequently, the wafers 150 and 150A are attached to the support wafer (step 661) and the silicon, sapphire or other wafers are removed (e.g., via laser cleaving or back grinding and polishing) to remove the diodes 100-100L. Singulate or individualize (step 666) and remove any additional GaN, for example by etching. Subsequently, for the diode 100K embodiment, metal is deposited on the second, backside of the diode 100K to form a second, backside conductive (eg, metal) layer 122 (step 671) and the method ends. (Return step 676). It should also be noted that many of these manufacturing steps may be performed by different members and components, and that the method may include other variations and order of the steps discussed above. For example, steps 611 and 612 can be performed by a particular vendor.

도 74는, 다이오드 웨이퍼 150, 150A 위에 더이상 함께 커플링되어 있지 않으나(다이오드 웨이퍼 150, 150A의 제2 면이 그라운딩 또는 폴리싱, 클리빙(레이저 리프트-오프) 및/또는 에칭되어 싱귤레이션(개별화) 트렌치 155를 완전히 노출시키기 때문이다), 웨이퍼 접착제 165에 의해 지지 장치 160에 부착되고 웨이퍼 접착 용매 170과 함께 접시 175 안에 현탁되거나 함침되어 있는, 개별 다이오드 100 내지 100L(또한 일반적으로 설명의 목적으로 임의의 중요한 상세 특징 없이 예시됨)을 도시한 단면도이다. 폴리테트라플루오로에틸렌(PTFE 또는 테플론) 접시 175를 사용하는 예시적 방법으로, 페트리 접시와 같은 임의의 적합한 접시 175가 사용될 수 있다. 상기 웨이퍼 접착 용매 170은, 예를 들면, 미국 미조리주 롤라에 소재하는 브루어 사이언스, 인코포레이티드(Brewer Science, Inc.)로부터 입수 가능한 2-도데센 웨이퍼 본드 제거제를 비제한적으로 포함하는 임의의 시판 웨이퍼 접착 용매 또는 웨이퍼 본드 제거제, 또는 임의의 기타 비교적 장쇄의 알칸 또는 알켄 또는 단쇄 헵탄 또는 헵텐일 수 있다. 지지 장치 160에 부착된 다이오드 100 내지 100L은 통상적으로 실온(예를 들면, 약 65℉ 내지 75℉) 또는 그 이상의 온도에서 약 5 내지 약 15분 동안 웨이퍼 접착 용매 170 중에 함침될 수 있고, 또한 예시적 양태들에서 초음파처리될 수 있다. 웨이퍼 접착 용매 170은 접착제 165를 용해시키기 때문에, 다이오드 100 내지 100L은 접착제 165 및 지지 장치 160으로부터 분리되고, 대부분 또는 일반적으로 접시 175의 바닥에 개별적으로 또는 집단 또는 군집으로서 가라앉는다. 모든 또는 대부분의 다이오드 100 내지 100L이 지지 장치 160으로부터 이형되고 접시 175의 바닥에 침전되었을 때, 지지 장치 160 및 현재 사용되는 웨이퍼 접착 용매 170의 일부가 접시 175로부터 제거된다. 이어서, 추가의 웨이퍼 접착 용매 170을 첨가하고(약 120 내지 140㎖), 웨이퍼 접착 용매 170과 다이오드 100 내지 100L의 혼합물을 통상적으로 실온 또는 그 이상의 온도에서 약 5 내지 15분 동안 (예를 들면, 초음파처리기 또는 임펠러 혼합기를 사용하여) 진탕시킨 다음, 상기 다이오드 100 내지 100L을 접시 175의 바닥에 재차 침전시킨다. 이어서, 이 공정을 일반적으로 적어도 1회 이상 반복하여, 모든 또는 대부분의 다이오드 100 내지 100L이 접시 175의 바닥에 침전되었을 때, 현재 사용되는 웨이퍼 접착 용매 170의 일부를 접시 175로부터 제거하고, 이어서 추가(약 120 내지 140㎖)의 웨이퍼 접착 용매 170을 가한 다음, 웨이퍼 접착 용매 170과 다이오드 100 내지 100L의 혼합물을 실온 또는 그 이상의 온도에서 약 5 내지 15분 동안 진탕시키고, 이어서 상기 다이오드 100 내지 100L을 접시 175의 바닥에 재차 침전시키고, 남은 웨이퍼 접착 용매 170의 일부를 제거한다. 이 스테이지에서, 일반적으로 충분량의 임의의 잔류 웨이퍼 접착제 165가 다이오드 100 내지 100L로부터 제거되거나, 웨이퍼 접착 용매 170 공정을 반복하여, 다이오드 100 내지 100L의 인쇄 또는 기능화를 더이상 잠재적으로 방해하지 않는다.74 is no longer coupled together over the diode wafers 150 and 150A (the second faces of the diode wafers 150 and 150A are grounded or polished, cleaved (laser lift-off) and / or etched to singulate (individualized). Individual trenches 100-100L (also generally for illustrative purposes), attached to the support device 160 by wafer adhesive 165 and suspended or impregnated in the dish 175 with wafer adhesive solvent 170. Exemplified without important detail features of the present invention. As an exemplary method using a polytetrafluoroethylene (PTFE or Teflon) dish 175, any suitable dish 175 can be used, such as a Petri dish. The wafer adhesion solvent 170 may include, for example and without limitation, any 2-dodecene wafer bond remover available from Brewer Sciences, Inc., Lola, Missouri. Commercially available wafer adhesion solvents or wafer bond removers, or any other relatively long chain alkanes or alkenes or short chain heptanes or heptenes. Diodes 100-100L attached to the support device 160 may be impregnated in the wafer adhesion solvent 170 for about 5 to about 15 minutes, typically at room temperature (eg, about 65 ° F. to 75 ° F.) or higher, and also illustrated. In certain aspects it may be sonicated. Since the wafer adhesion solvent 170 dissolves the adhesive 165, the diodes 100-100L are separated from the adhesive 165 and the support device 160, and most or generally sink to the bottom of the dish 175 individually or as a group or a cluster. When all or most of the diodes 100-100L are released from the support device 160 and settled to the bottom of the plate 175, the support device 160 and a portion of the currently used wafer adhesion solvent 170 are removed from the plate 175. Subsequently, additional wafer adhesion solvent 170 is added (about 120-140 mL), and the mixture of wafer adhesion solvent 170 and diodes 100-100 L is typically at room temperature or higher for about 5-15 minutes (eg, Shaking (using an sonicator or impeller mixer) and then depositing 100-100L of the diode again to the bottom of the dish 175. This process is then generally repeated at least once or more so that when all or most of the diodes 100 to 100L are deposited at the bottom of the dish 175, a portion of the currently used wafer adhesion solvent 170 is removed from the dish 175 and then added. (About 120 to 140 ml) of the wafer adhesion solvent 170 was added, and then the mixture of the wafer adhesion solvent 170 and the diodes 100 to 100 L was shaken at room temperature or higher for about 5 to 15 minutes, and then the diodes 100 to 100 L were removed. It is precipitated again at the bottom of the dish 175, and a part of remaining wafer adhesion solvent 170 is removed. At this stage, generally, a sufficient amount of any residual wafer adhesive 165 is removed from the diodes 100-100L, or the wafer adhesion solvent 170 process is repeated to no longer potentially interfere with printing or functionalization of diodes 100-100L.

웨이퍼 접착 용매 170(용해된 웨이퍼 접착제 165를 갖는다), 또는 아래에 논의되는 기타 용매, 용액 또는 기타 액체들 중의 임의의 것의 제거는 임의의 각종 방법들로 달성될 수 있다. 예를 들면, 웨이퍼 접착 용매 170 또는 기타 액체들은 진공, 흡기, 흡인, 펌핑 등에 의해 예를 들면 피펫을 통해 제거될 수 있다. 또한, 예를 들면, 웨이퍼 접착 용매 170 또는 기타 액체들은 다이오드 100 내지 100L과 웨이퍼 접착 용매 170(또는 기타 액체들)의 혼합물을 예를 들면 적절한 개구부 또는 공극 크기를 갖는 스크린 또는 다공성 실리콘 멤브레인을 사용하여 여과함으로써 제거될 수 있다. 또한, 당해 다이오드 잉크(및 아래에 논의되는 유전 잉크)에 사용되는 각종 유체들은 모두 약 10㎛ 초과의 입자를 제거하기 위해 여과된다는 것을 언급해야 한다.Removal of wafer adhesion solvent 170 (with dissolved wafer adhesive 165), or any of the other solvents, solutions, or other liquids discussed below, can be accomplished in any of a variety of ways. For example, wafer adhesion solvent 170 or other liquids may be removed, for example, through a pipette by vacuum, intake, aspiration, pumping, or the like. Also, for example, a wafer adhesion solvent 170 or other liquids may be prepared by using a mixture of diodes 100-100L and wafer adhesion solvent 170 (or other liquids), for example using a screen or porous silicon membrane with an appropriate opening or pore size. It can be removed by filtration. It should also be mentioned that the various fluids used in the diode ink (and dielectric ink discussed below) are all filtered to remove particles larger than about 10 μm.

다이오드 잉크 Diode ink 실시예Example 1: One:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

용매menstruum

를 포함하는 조성물.Composition comprising a.

실질적으로 웨이퍼 접착 용매 170을 모두 또는 대부분 제거한다. 예시적 양태에서, 예를 들면, 용매, 더욱 특히 이소프로필 알코올("IPA")과 같은 극성 용매를 웨이퍼 접착 용매 170과 다이오드 100 내지 100L의 혼합물에 첨가한 다음, IPA, 웨이퍼 접착 용매 170 및 다이오드 100 내지 100L의 혼합물을 일반적으로 실온에서(더 높은 온도가 동등하게 사용될 수 있다) 약 5 내지 15분 동안 진탕시키고, 이어서 상기 다이오드 100 내지 100L을 접시 175의 바닥에 재차 침전시키고, IPA와 웨이퍼 접착 용매 170의 혼합물의 일부를 제거한다. 추가의 IPA를 첨가하고(120 내지 140㎖), 상기 공정을 2회 이상 반복하고, 즉, IPA, 웨이퍼 접착 용매 170 및 다이오드 100 내지 100L의 혼합물을 일반적으로 실온에서 약 5 내지 15분 동안 진탕시킨 다음, 상기 다이오드 100 내지 100L을 접시 175의 바닥에 재차 침전시키고, IPA와 웨이퍼 접착 용매 170의 혼합물의 일부를 제거하고, 추가의 IPA를 첨가한다. 예시적 양태에서, 수득된 혼합물은 4인치 웨이퍼로부터 대략 9백만 내지 천만개의 다이오드 100 내지 100L(4인치 웨이퍼 150당 대략 970만개의 다이오드 100 내지 100L)을 갖는 약 100 내지 110㎖의 IPA이고, 이것을 이어서 PTFE 병과 같은 또 다른 더 큰 용기로 옮기는데, 이것은 예를 들면 추가의 IPA에 의한 상기 병 내의 다이오드들의 추가의 세척을 포함할 수 있다. 하나 이상의 용매, 예를 들면 비제한적으로, 물; 알코올, 예를 들면, 메탄올, 에탄올, N-프로판올("NPA")(1-프로판올, 2-프로판올(IPA), 1-메톡시-2-프로판올을 포함), 부탄올(1-부탄올, 2-부탄올(이소부탄올)을 포함), 펜탄올(1-펜탄올, 2-펜탄올, 3-펜탄올을 포함), 옥탄올, N-옥탄올(1-옥탄올, 2-옥탄올, 3-옥탄올을 포함), 테트라하이드로푸르푸릴 알코올(THFA), 사이클로헥산올, 테르피네올; 에테르, 예를 들면, 메틸 에틸 에테르, 디에틸 에테르, 에틸 프로필 에테르, 및 폴리에테르; 에스테르, 예를 들면, 에틸 아세테이트, 디메틸 아디페이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 디메틸 글루타레이트, 디메틸 석시네이트, 글리세린 아세테이트; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 카보네이트, 예를 들면, 프로필렌 카보네이트; 글리세롤, 예를 들면, 글리세린; 아세토니트릴, 테트라하이드로푸란(THF), 디메틸 포름아미드(DMF), N-메틸 포름아미드(NMF), 디메틸 설폭사이드(DMSO); 및 이들의 혼합물이 동등하게 사용될 수 있다. 다이오드 100 내지 100L과 용매(예: IPA)의 수득된 혼합물은 상기 실시예 1로서의 다이오드 잉크의 제1 실시예이고, 예를 들면, 후속의 변형 또는 인쇄에서의 용도를 위한 독립형 조성물로서 제공될 수 있다. 아래에 논의되는 기타 예시적 양태들에서, 다이오드 100 내지 100L과 용매(예: IPA)의 수득된 혼합물은 후술되는 바와 같이 추가로 변형되어 인쇄용 다이오드 잉크를 형성하는 중간체 혼합물이다.Substantially all or most of the wafer adhesion solvent 170 is removed. In an exemplary embodiment, a solvent, more particularly a polar solvent such as isopropyl alcohol (“IPA”), is added to the mixture of wafer adhesion solvent 170 and diodes 100-100L, followed by IPA, wafer adhesion solvent 170 and diode A mixture of 100-100L is generally shaken at room temperature (higher temperatures can be used equally) for about 5-15 minutes, then the diode 100-100L is again precipitated at the bottom of the dish 175, and the IPA and wafer adhesion A portion of the mixture of solvent 170 is removed. Additional IPA was added (120-140 mL) and the process repeated twice or more, ie, a mixture of IPA, wafer adhesion solvent 170 and diode 100-100L was shaken at room temperature for generally about 5-15 minutes. Next, the diodes 100 to 100L are again precipitated at the bottom of the dish 175, a portion of the mixture of IPA and wafer adhesion solvent 170 is removed and additional IPA is added. In an exemplary embodiment, the resulting mixture is about 100 to 110 ml of IPA with approximately 9 million to 10 million diodes 100-100 L (approximately 9.7 million diodes 100-100 L per 150 4-inch wafer) from a 4 inch wafer, It is then transferred to another larger vessel, such as a PTFE bottle, which may include additional cleaning of the diodes in the bottle, for example by additional IPA. One or more solvents such as but not limited to water; Alcohols such as methanol, ethanol, N-propanol ("NPA") (including 1-propanol, 2-propanol (IPA), 1-methoxy-2-propanol), butanol (1-butanol, 2- Butanol (including isobutanol), pentanol (including 1-pentanol, 2-pentanol, 3-pentanol), octanol, N-octanol (1-octanol, 2-octanol, 3- Octanol), tetrahydrofurfuryl alcohol (THFA), cyclohexanol, terpineol; Ethers such as methyl ethyl ether, diethyl ether, ethyl propyl ether, and polyethers; Esters such as ethyl acetate, dimethyl adipate, propylene glycol monomethyl ether acetate, dimethyl glutarate, dimethyl succinate, glycerine acetate; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Carbonates such as propylene carbonate; Glycerols such as glycerin; Acetonitrile, tetrahydrofuran (THF), dimethyl formamide (DMF), N-methyl formamide (NMF), dimethyl sulfoxide (DMSO); And mixtures thereof may equally be used. The resulting mixture of diodes 100 to 100L and a solvent (eg IPA) is the first embodiment of the diode ink as Example 1 above and can be provided as a standalone composition, for example for subsequent modification or use in printing. have. In other exemplary embodiments discussed below, the resulting mixture of diodes 100-100L and a solvent (eg IPA) is an intermediate mixture that is further modified to form a printing diode ink as described below.

각종 예시적 양태들에서, 제1(또는 제2) 용매의 선택은 적어도 2가지 특징 또는 특성에 기초한다. 상기 용매의 제1 특성은 하이드록시 프로필 메틸셀룰로스 수지, 메톡시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 수지 또는 메틸셀룰로스 수지와 같은 점도 조절제 또는 접착성 점도 조절제에 용해되거나 가용화시키는 능력이다. 제2 특성 또는 특징은 이의 증발율인데, 이것은 상기 다이오드 잉크의 (스크린 인쇄를 위한) 충분한 스크린 체류를 허용하기 위해 또는 기타 인쇄 파라미터들을 만족시키기 위해 충분히 느려야 한다. 각종 예시적 양태들에서, 예시적 증발율은 1 미만(< 1, 부틸 아세테이트와 비교되는 상대 속도임), 또는 더욱 구체적으로는 0.0001 내지 0.9999이다.In various exemplary embodiments, the selection of the first (or second) solvent is based on at least two features or properties. The first property of the solvent is the ability to dissolve or solubilize in viscosity or adhesive viscosity modifiers such as hydroxy propyl methylcellulose resins, methoxy propyl methylcellulose resins, or other cellulose resins or methylcellulose resins. The second characteristic or feature is its evaporation rate, which must be slow enough to allow sufficient screen retention (for screen printing) of the diode ink or to satisfy other printing parameters. In various exemplary embodiments, the exemplary evaporation rate is less than 1 (<1, relative rate compared to butyl acetate), or more specifically 0.0001 to 0.9999.

다이오드 잉크 Diode ink 실시예Example 2: 2:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

점도 조절제Viscosity modifier

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 3: 3:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

용매화제Solvating agents

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 4: 4:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

습윤화 용매Wetting solvent

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 5: 5:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

용매; 및menstruum; And

점도 조절제Viscosity modifier

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 6: 6:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

용매; 및menstruum; And

접착성 점도 조절제Adhesive viscosity modifier

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 7: 7:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

용매; 및menstruum; And

점도 조절제Viscosity modifier

를 포함하는 조성물.Composition comprising a.

여기서, 상기 조성물은 습윤시에는 불투명하고 건조시에는 거의 광학 투과성이거나 또는 투명하다.Here, the composition is opaque when wet and almost optically transmissive or transparent when dry.

다이오드 잉크 Diode ink 실시예Example 8: 8:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

제1 극성 용매;First polar solvent;

점도 조절제; 및Viscosity modifiers; And

제2 비극성 용매(또는 재습윤화제)Second nonpolar solvent (or rewetting agent)

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 9: 9:

복수 개의 다이오드들 100 내지 100L(상기 복수 개의 다이오드들 100 내지 100L 중의 각각의 다이오드는 임의의 치수가 450㎛ 미만의 크기를 갖는다); 및A plurality of diodes 100-100L (each diode of the plurality of diodes 100-100L has a dimension less than 450 μm in any dimension); And

용매menstruum

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 10: 10:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

적어도 하나의 실질적으로 비-절연성인 담체 또는 용매At least one substantially non-insulating carrier or solvent

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 11: 11:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

용매; 및menstruum; And

점도 조절제Viscosity modifier

를 포함하는 조성물.Composition comprising a.

여기서, 상기 조성물은 25도 초과 또는 40도 초과의 디웨팅(dewetting) 또는 접촉 각을 갖는다.Wherein the composition has a dewetting or contact angle of greater than 25 degrees or greater than 40 degrees.

다이오드 잉크 실시예 1 내지 11을 참조로, 본 발명의 범위 내에 광범위한 예시적 다이오드 잉크 조성물들이 존재한다. 일반적으로, 실시예 1에서와 같이, 다이오드(100 내지 100L)의 액체 현탁액은 복수 개의 다이오드들(100 내지 100L) 및 제1 용매(예를 들면, 상기 논의된 IPA 또는 N-프로판올, 1-메톡시-2-프로판올, 디프로필렌 글리콜, 1-옥탄올(또는 더욱 일반적으로, N-옥탄올), 또는 상기 논의된 디에틸렌 글리콜)를 포함하고; 실시예 2에서와 같이, 다이오드(100 내지 100L)의 액체 현탁액은 복수 개의 다이오드들(100 내지 100L) 및 점도 조절제(아래에 논의되는 것들, 이들은 실시예 6에서와 같이 접착성 점도 조절제일 수도 있다)를 포함하고; 실시예 3 및 4에서와 같이, 다이오드(100 내지 100L)의 액체 현탁액은 복수 개의 다이오드들(100 내지 100L) 및 용매화제 또는 습윤화 용매(예를 들면, 아래에 논의되는 제2 용매들 중의 하나, 예를 들면, 2염기성 에스테르)를 포함한다. 더욱 특히, 실시예 2, 5, 6, 7 및 8에서와 같이, 다이오드(100 내지 100L)의 액체 현탁액은 복수 개의 다이오드들(100 내지 100L) (및/또는 복수 개의 다이오드들(100 내지 100L) 및 제1 용매(예를 들면, N-프로판올, 1-옥탄올, 1-메톡시-2-프로판올, 디프로필렌 글리콜, 테르피네올 또는 디에틸렌 글리콜)), 및 실온(약 25℃)에서 약 1,000센티포이즈(cps) 내지 25,000cps(또는 냉장 온도(예를 들면, 5 내지 10℃)에서 약 20,000cps 내지 60,000cps)의 점도를 갖는 다이오드 잉크를 제공하기 위한, 점도 조절제(또는 동등하게, 점성 화합물, 점성 시약, 점성 중합체, 점성 수지, 점성 바인더, 증점제, 및/또는 레올로지 조절제) 또는 접착성 점도 조절제(아래에 더욱 상세히 논의됨), 예를 들면 비제한적으로, 후술되는 E-10 점도 조절제를 포함한다. 상기 점도에 따라, 수득되는 조성물은 다이오드 또는 기타 2-단자 집적 회로의 액체 또는 겔 현탁액과 동등하게 지칭될 수 있고, 본 명세서에서 액체 또는 겔에 대한 임의의 언급은 기타의 것들을 의미하고 포함하는 것으로 이해될 것이다.With reference to diode ink embodiments 1-11, a wide variety of exemplary diode ink compositions exist within the scope of the present invention. In general, as in Example 1, the liquid suspension of diodes 100-100L comprises a plurality of diodes 100-100L and a first solvent (e.g., IPA or N-propanol, 1-meth, discussed above). Methoxy-2-propanol, dipropylene glycol, 1-octanol (or more generally N-octanol), or diethylene glycol discussed above); As in Example 2, the liquid suspension of diodes 100-100L may be a plurality of diodes 100-100L and a viscosity modifier (the ones discussed below, which may be adhesive viscosity modifiers as in Example 6). ); As in Examples 3 and 4, the liquid suspension of diodes 100-100L is comprised of a plurality of diodes 100-100L and a solvating or wetting solvent (e.g., one of the second solvents discussed below). , For example, dibasic esters). More particularly, as in Embodiments 2, 5, 6, 7, and 8, the liquid suspension of diodes 100-100L may comprise a plurality of diodes 100-100L (and / or a plurality of diodes 100-100L). And a first solvent (eg, N-propanol, 1-octanol, 1-methoxy-2-propanol, dipropylene glycol, terpineol or diethylene glycol), and at room temperature (about 25 ° C.) Viscosity regulator (or equivalently, viscosity) to provide a diode ink having a viscosity of 1,000 centipoise (cps) to 25,000 cps (or about 20,000 cps to 60,000 cps at a refrigeration temperature (eg, 5 to 10 ° C.)). Compounds, viscous reagents, viscous polymers, viscous resins, viscous binders, thickeners, and / or rheology modifiers or adhesive viscosity modifiers (discussed in more detail below), for example, but not limited to, the E-10 viscosity described below And modulators. Depending on the viscosity, the resulting composition may be referred to equivalently to liquid or gel suspensions of diodes or other two-terminal integrated circuits, and any reference to liquids or gels herein means and includes others. Will be understood.

추가로, 당해 다이오드 잉크의 최종 점도는 일반적으로 사용되는 인쇄 공정의 타입에 따라 달라질 것이고, 실리콘 기판 105 또는 GaN 기판 105와 같은 다이오드 조성에 따라서도 달라질 수 있다. 예를 들면, 다이오드 100 내지 100L이 실리콘 기판 105를 갖는 스크린 인쇄용 다이오드 잉크는 실온에서 약 1,000센티포이즈(cps) 내지 25,000cps, 또는 더욱 구체적으로는 실온에서 약 6,000센티포이즈(cps) 내지 15,000cps, 또는 더욱 구체적으로는 실온에서 약 6,000센티포이즈(cps) 내지 15,000cps, 또는 더욱 구체적으로는 실온에서 약 8,000센티포이즈(cps) 내지 12,000cps, 또는 더욱 구체적으로는 실온에서 약 9,000센티포이즈(cps) 내지 11,000cps의 점도를 가질 수 있다. 또 다른 예에서, 다이오드 100 내지 100L이 GaN 기판 105를 갖는 스크린 인쇄용 다이오드 잉크는 실온에서 약 10,000센티포이즈(cps) 내지 25,000cps, 또는 더욱 구체적으로는 실온에서 약 15,000센티포이즈(cps) 내지 22,000cps, 또는 더욱 구체적으로는 실온에서 약 17,500센티포이즈(cps) 내지 20,500cps, 또는 더욱 구체적으로는 실온에서 약 18,000센티포이즈(cps) 내지 20,000cps의 점도를 가질 수 있다. 또한, 예를 들면, 다이오드 100 내지 100L이 실리콘 기판 105를 갖는 플렉소그래픽 인쇄용 다이오드 잉크는 실온에서 약 1,000센티포이즈(cps) 내지 10,000cps, 또는 더욱 구체적으로는 실온에서 약 1,500센티포이즈(cps) 내지 4,000cps, 또는 더욱 구체적으로는 실온에서 약 1,700센티포이즈(cps) 내지 3,000cps, 또는 더욱 구체적으로는 실온에서 약 1,800센티포이즈(cps) 내지 2,200cps의 점도를 가질 수 있다. 또한, 예를 들면, 다이오드 100 내지 100L이 GaN 기판 105를 갖는 플렉소그래픽 인쇄용 다이오드 잉크는 실온에서 약 1,000센티포이즈(cps) 내지 10,000cps, 또는 더욱 구체적으로는 실온에서 약 2,000센티포이즈(cps) 내지 6,000cps, 또는 더욱 구체적으로는 실온에서 약 2,500센티포이즈(cps) 내지 4,500cps, 또는 더욱 구체적으로는 실온에서 약 2,000센티포이즈(cps) 내지 4,000cps의 점도를 가질 수 있다.In addition, the final viscosity of the diode ink will generally depend on the type of printing process used, and also on the diode composition, such as silicon substrate 105 or GaN substrate 105. For example, screen printing diode inks, where diodes 100-100L have a silicon substrate 105, may be from about 1,000 centipoises (cps) to 25,000 cps at room temperature, or more specifically from about 6,000 centipoises (cps) to 15,000 cps at room temperature, Or more specifically about 6,000 centipoises (cps) to 15,000 cps at room temperature, or more specifically about 8,000 centipoises (cps) to 12,000 cps at room temperature, or more specifically about 9,000 centipoises (cps) at room temperature To 11,000 cps. In another example, screen printing diode inks, where diodes 100-100L have a GaN substrate 105, may be from about 10,000 centipoise (cps) to 25,000 cps at room temperature, or more specifically from about 15,000 centipoise (cps) to 22,000 cps at room temperature. Or, more specifically, from about 17,500 centipoise (cps) to 20,500 cps at room temperature, or more specifically from about 18,000 centipoise (cps) to 20,000 cps at room temperature. Further, for example, a diode ink for flexographic printing in which the diodes 100 to 100L have a silicon substrate 105 may have about 1,000 centipoise (cps) to 10,000 cps at room temperature, or more specifically about 1,500 centipoise (cps) at room temperature. To 4,000 cps, or more specifically about 1,700 centipoise (cps) to 3,000 cps at room temperature, or more specifically about 1,800 centipoise (cps) to 2,200 cps at room temperature. Also, for example, a diode ink for flexographic printing in which diodes 100-100L have a GaN substrate 105 may have about 1,000 centipoises (cps) to 10,000 cps at room temperature, or more specifically about 2,000 centipoises (cps) at room temperature. To 6,000 cps, or more specifically about 2,500 centipoises (cps) to 4,500 cps at room temperature, or more specifically about 2,000 centipoises (cps) to 4,000 cps at room temperature.

점도는 매우 다양한 방식으로 측정될 수 있다. 비교 목적을 위해, 본 명세서에서 명시되고/되거나 청구된 각종 범위의 점도는 브룩필드 점도계(미국 매사추세츠주 미들보로에 소재하는 브룩필드 엔지니어링 래보라토리스(Brookfield Engineering Laboratories)로부터 입수 가능함)를 사용하여, 약 10rpm(또는 특히, 예를 들면 비제한적으로, 냉장 유체의 경우 더욱 일반적으로는 1 내지 30rpm)의 속도로 스핀들 SC4-27을 사용하여, 약 25℃의 워터 재킷 중에서, 약 200파스칼(또는 더욱 일반적으로는 190 내지 210파스칼)의 전단 응력으로 측정되었다.Viscosity can be measured in a wide variety of ways. For comparison purposes, the various ranges of viscosities specified and / or claimed herein can be made using a Brookfield viscometer (available from Brookfield Engineering Laboratories, Middleboro, Mass., USA). About 200 pascal (or in a water jacket of about 25 ° C.) using spindle SC4-27 at a rate of about 10 rpm (or in particular, for example, but not limited to, more typically 1 to 30 rpm for refrigerated fluids). More generally 190 to 210 Pascals).

(점도 조절제로서) 하나 이상의 증점제, 예를 들면 비제한적으로, 점토, 예를 들면, 헥토라이트 점토, 가라마이트 점토, 유기-변성된 점토; 사카라이드 및 폴리사카라이드, 예를 들면, 구아 검, 크산탄 검; 셀룰로스 및 변성된 셀룰로스, 예를 들면, 하이드록시 메틸셀룰로스, 메틸셀룰로스, 에틸 셀룰로스, 프로필 메틸셀룰로스, 메톡시 셀룰로스, 메톡시 메틸셀룰로스, 메톡시 프로필 메틸셀룰로스, 하이드록시 프로필 메틸셀룰로스, 카복시 메틸셀룰로스, 하이드록시 에틸셀룰로스, 에틸 하이드록실 에틸셀룰로스, 셀룰로스 에테르, 셀룰로스 에틸 에테르, 키토산; 중합체, 예를 들면, 아크릴레이트 및 (메트)아크릴레이트 중합체 및 공중합체; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 흄드 실리카(예를 들면, Cabosil), 실리카 분말 및 변성된 우레아, 예를 들면, BYK® 420(비와이케이 케미 게엠베하(BYK Chemie GmbH)로부터 입수 가능함); 및 이들의 혼합물이 사용될 수 있다.　 미국 특허 출원 공보 제2003/0091647호(Lewis 등)에 기술된 바와 같은, 기타 점도 조절제들, 뿐만 아니라 점도 제어를 위한 입자 첨가물이 사용될 수 있다. 폴리비닐 피롤리돈, 폴리에틸렌 글리콜, 폴리비닐 아세테이트(PVA), 폴리비닐 알코올, 폴리아크릴산, 폴리에틸렌 옥사이드, 폴리비닐 부티랄(PVB); 디에틸렌 글리콜, 프로필렌 글리콜, 2-에틸 옥사졸린을 비제한적으로 포함하는, 유전 잉크를 참조로 아래에 논의되는 기타 점도 조절제들도 사용될 수 있다.One or more thickeners (such as, but not limited to), clays such as hectorite clays, garamite clays, organic-modified clays; Saccharides and polysaccharides such as guar gum, xanthan gum; Cellulose and modified celluloses such as hydroxy methylcellulose, methylcellulose, ethyl cellulose, propyl methylcellulose, methoxy cellulose, methoxy methylcellulose, methoxy propyl methylcellulose, hydroxy propyl methylcellulose, carboxy methylcellulose, Hydroxy ethylcellulose, ethyl hydroxyl ethylcellulose, cellulose ether, cellulose ethyl ether, chitosan; Polymers such as acrylate and (meth) acrylate polymers and copolymers; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Fumed silicas (eg Cabosil), silica powders and modified ureas such as BYK® 420 (available from BYK Chemie GmbH); And mixtures thereof may be used. Other viscosity modifiers, as described in US Patent Application Publication No. 2003/0091647 (Lewis et al.), As well as particle additives for viscosity control, can be used. Polyvinyl pyrrolidone, polyethylene glycol, polyvinyl acetate (PVA), polyvinyl alcohol, polyacrylic acid, polyethylene oxide, polyvinyl butyral (PVB); Other viscosity modifiers discussed below with reference to dielectric inks, including but not limited to diethylene glycol, propylene glycol, 2-ethyl oxazoline, may also be used.

다이오드 잉크 실시예 6을 참조로, 다이오드(100 내지 100L)의 액체 현탁액은 접착성 점도 조절제, 즉, 추가의 접착성을 갖는 상기 언급된 점도 조절제들 중의 임의의 것을 추가로 포함할 수 있다. 이러한 접착성 점도 조절제는 장치(300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770) 제조(예를 들면, 인쇄) 중에 제1 도체(예를 들면, 310A) 또는 기재 305, 305A에 대한 다이오드(100 내지 100L)의 접착을 둘 다 제공하고, 이어서 장치(300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770)에서 다이오드(100 내지 100L)를 제위치에 유지시키기 위한 기반구조물(예를 들면, 중합성)(건조 또는 경화시)을 추가로 제공한다. 이러한 접착성을 제공하면서도, 이러한 점도 조절제는 다이오드(100 내지 100L), 예를 들면 단자 125 및/또는 127의 접촉부로부터 디웨팅하는 능력도 어느 정도 가져야 한다. 이러한 접착성, 점성 및 디웨팅성은 여러 가지 중에서도 메틸셀룰로스, 메톡시 프로필 메틸셀룰로스 또는 하이드록시 프로필 메틸셀룰로스 수지가 각종 예시적 양태들에서 사용되는 이유가 된다. 기타 적합한 점도 조절제들도 경험적으로 선택될 수 있다.With reference to diode ink example 6, the liquid suspension of diodes 100-100L may further comprise an adhesive viscosity modifier, ie any of the aforementioned viscosity modifiers with additional adhesion. Such adhesive viscosity modifiers may be used to form a first conductor (e.g., a print) during manufacture (e.g. printing) For example, provide adhesion of both diodes 100-100L to 310A) or substrates 305, 305A, followed by devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740 , 750, 760, 770 further provide an infrastructure (eg, polymerizable) (when drying or curing) to hold the diodes 100-100L in place. While providing this adhesion, this viscosity modifier should also have some ability to dewet from the contacts of diodes 100-100L, for example terminals 125 and / or 127. Such adhesion, viscosity and dewetting are among the reasons why methylcellulose, methoxy propyl methylcellulose or hydroxy propyl methylcellulose resins are used in various exemplary embodiments. Other suitable viscosity modifiers may also be selected empirically.

상기 점도 조절제 또는 접착성 점도 조절제의 추가의 특성들도 유용하고 본 기재내용의 범위 내에 있다. 첫째, 이러한 점도 조절제는 현탁된 다이오드(100 내지 100L)가 선택된 온도에서 침전되는 것을 방지해야 한다. 둘째, 이러한 점도 조절제는 장치(300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770) 제조 과정에서 균일한 방식으로 다이오드(100 내지 100L)를 배향시키고 다이오드(100 내지 100L)를 인쇄하는 데 도움을 주어야 한다. 셋째, 몇몇 양태들에서, 점도 조절제는 인쇄 공정 동안 다이오드(100 내지 100L)를 완충시키거나 또는 보호하는 작용도 해야 하며, 기타 양태들에서는, 인쇄 공정 동안 다이오드 100 내지 100L을 보호하는 작용을 하는 유리 비드와 같은 불활성 입자들을 첨가한다(아래에 논의되는 다이오드 잉크 실시예 17 내지 19).Additional properties of the viscosity modifier or adhesive viscosity modifier are also useful and are within the scope of the present disclosure. First, this viscosity modifier should prevent the suspended diodes 100-100L from being precipitated at the selected temperature. Secondly, these viscosity modifiers allow diodes (100 to 100L) in a uniform manner during manufacturing of devices (300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770). It should help to orient and print diodes 100-100L. Third, in some embodiments, the viscosity modifier should also act to buffer or protect the diodes 100-100L during the printing process, and in other embodiments, the glass acts to protect the diodes 100-100L during the printing process. Inert particles such as beads are added (diode ink examples 17-19, discussed below).

다이오드 잉크 실시예 3, 4 및 8을 참조로, 다이오드(100 내지 100L)의 액체 현탁액은 제2 용매(실시예 8) 또는 용매화제(실시예 3) 또는 습윤화 용매(실시예 4)를 추가로 포함할 수 있고, 다수의 실시예가 아래에 더욱 상세히 논의된다. 이러한 (제1 또는 제2) 용매는 (도 83에 예시된 바와 같이, 상기 기판 105, 쓰루 비아 구조물(131, 133, 134), 및/또는 제2의, 배면 금속 층 122를 통한) 제1 도체(예를 들면, 310A, 이것은 은 잉크, 탄소 잉크 또는 은 잉크와 탄소 잉크의 혼합물과 같은 전도성 중합체로 구성될 수 있다)와 다이오드 100 내지 100L 사이의 옴 접촉, 및 후속 디바이스 제조 과정에서의 다이오드 잉크의 인쇄 및 건조를 용이하게 하기 위한, 습윤제(동등하게 용매화제) 또는 재습윤제, 예를 들면 하나 이상의 2염기성 에스테르를 비제한적으로 포함하는 비극성 수지 용매로서 선택된다. 예를 들면, 다이오드 잉크가 제1 도체 310 위에 인쇄되는 경우, 습윤제 또는 용매화제는 제1 도체 310을 부분적으로 용해시키고; 상기 습윤제 또는 용매화제가 후속적으로 소멸될 때, 제1 도체 310이 다시 강화되고 다이오드(100 내지 100L)와의 접촉을 형성한다.With reference to diode inks Examples 3, 4 and 8, the liquid suspension of diodes 100-100L adds a second solvent (Example 8) or solvating agent (Example 3) or wetting solvent (Example 4) And many embodiments are discussed in more detail below. This (first or second) solvent may be a first (through the substrate 105, through via structures 131, 133, 134, and / or a second, back metal layer 122, as illustrated in FIG. 83). Ohmic contact between the conductor (for example 310A, which may be composed of a conductive polymer such as silver ink, carbon ink or a mixture of silver ink and carbon ink) and the diode 100-100L, and the diode in subsequent device fabrication In order to facilitate printing and drying of the ink, it is selected as a nonpolar resin solvent comprising but not limited to a wetting agent (equivalently solvating agent) or a rewetting agent, for example one or more dibasic esters. For example, when a diode ink is printed on the first conductor 310, the wetting or solvating agent partially dissolves the first conductor 310; When the wetting or solvating agent subsequently dissipates, the first conductor 310 is strengthened again and forms contact with the diodes 100-100L.

다이오드(100 내지 100L)의 액체 또는 겔 현탁액의 잔여물은 일반적으로 또 다른 제3 용매, 예를 들면 탈이온수이고, 본 명세서에서 기술되는 모든 비율은 다이오드(100 내지 100L)의 액체 또는 겔 현탁액의 잔여물이 이러한 제3 용매(예: 물)인 것으로 가정한 것이며, 기술된 모든 비율은 부피 또는 몇몇 기타 척도가 아닌 중량을 기준으로 한다. 또한, 각종 다이오드 잉크 현탁액은, 임의의 특정 조성의 공기 또는 기타 함유되거나 여과된 환경을 필요로 하지 않으면서, 통상적인 대기 구성에서 모두 혼합될 수 있다는 것을 주목해야 한다.The remainder of the liquid or gel suspension of diodes 100-100L is generally another third solvent, for example deionized water, and all proportions described herein refer to the liquid or gel suspension of diodes 100-100L. It is assumed that the residue is such a third solvent, such as water, and all ratios described are based on weight, not volume or some other measure. It should also be noted that the various diode ink suspensions can be mixed together in conventional atmospheric configurations without requiring any particular composition of air or other contained or filtered environment.

용매 선택은 용매의 극성에도 기초할 수 있다. 예시적 양태에서, 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 제조 동안 다이오드(100 내지 100L)와 기타 도체(예를 들면, 310)의 디웨팅을 용이하게 하면서 동시에 점도 조절제에 용해 또는 가용화될 수 있도록 하기 위해, 알코올과 같은 제1 용매는 극성 또는 친수성 용매로서 선택될 수 있다.Solvent selection may also be based on the polarity of the solvent. In an exemplary embodiment, devices 100, 100L, and other conductors (eg, 310) during manufacturing of devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 The first solvent, such as an alcohol, may be chosen as a polar or hydrophilic solvent to facilitate dewetting of the c) and at the same time to be dissolved or solubilized in the viscosity modifier.

예시적 다이오드 잉크의 또 다른 유용한 특성은 실시예 7에 의해 예시된다. 이 예시적 양태에 대해, 다이오드 잉크는 정합(registration)과 같은 각종 인쇄 공정에 도움이 되도록 인쇄 과정에서 습윤시에 불투명할 수 있다. 그러나, 건조되거나 경화된 경우, 건조되거나 경화된 다이오드 잉크는, 예를 들면 실질적으로 다이오드(100 내지 100L)에 의해 발생되는 가시광의 발광을 간섭하지 않도록 하기 위해, 선택된 파장에서 실질적으로 광학 투과성이거나 또는 투명하다. 그러나, 기타 예시적 양태들에서, 다이오드 잉크는 또한 실질적으로 광학 투과성이거나 투명할 수 있다.Another useful characteristic of the exemplary diode ink is illustrated by Example 7. For this exemplary embodiment, the diode ink may be opaque upon wetting in the printing process to aid in various printing processes such as registration. However, when dried or cured, the dried or cured diode ink is substantially optically transmissive at the selected wavelength, for example so as not to substantially interfere with the emission of visible light generated by the diodes 100-100L, or Transparent However, in other exemplary aspects, the diode ink may also be substantially optically transmissive or transparent.

예시적 다이오드 잉크를 확인하는 또 다른 방법은 실시예 9에 예시된 바와 같이 다이오드(100 내지 100L)의 크기에 기초하고, 여기서, 상기 다이오드 100 내지 100L은 일반적으로 치수가 약 450㎛ 미만, 더욱 구체적으로는 임의의 치수가 약 200㎛ 미만, 더욱 구체적으로는 임의의 치수가 약 100㎛ 미만, 더욱 구체적으로는 임의의 치수가 50㎛ 미만, 더욱 구체적으로는 임의의 치수가 30㎛ 미만이다. 도시된 예시적 양태들에서, 다이오드 100 내지 100L은 일반적으로 폭 약 10 내지 50㎛, 또는 더욱 구체적으로는 폭 약 20 내지 30㎛, 및 높이 약 5 내지 25㎛, 또는 직경(정점 대 정점이 아니라 면 대 면으로 측정됨) 약 25 내지 28㎛ 및 높이 8 내지 15㎛ 또는 높이 9 내지 12㎛이다. 몇몇 예시적 양태들에서, 범프 또는 돌출 구조물을 형성하는 금속 층 120B를 제외한 다이오드 100 내지 100L의 높이(즉, GaN 헤테로구조물을 포함하는 측면 121의 높이)는 약 5 내지 15㎛, 또는 더욱 구체적으로는 7 내지 12㎛, 또는 더욱 구체적으로는 8 내지 11㎛, 또는 더욱 구체적으로는 9 내지 10㎛, 또는 더욱 구체적으로는 10 내지 30㎛ 미만이고, 범프 또는 돌출 구조물을 형성하는 금속 층 120B의 높이는 일반적으로 약 3 내지 7㎛이다.Another method of identifying an exemplary diode ink is based on the size of diodes 100-100L, as illustrated in Example 9, wherein the diodes 100-100L generally have a dimension of less than about 450 μm, more specifically With any dimension less than about 200 μm, more specifically any dimension less than about 100 μm, more specifically any dimension less than 50 μm, more specifically any dimension less than 30 μm. In the exemplary embodiments shown, diodes 100-100L are generally about 10-50 μm wide, or more specifically about 20-30 μm wide, and about 5-25 μm high, or diameters (not peak-to-peak). Measured from face to face) about 25 to 28 μm and height 8 to 15 μm or height 9 to 12 μm. In some exemplary embodiments, the height of the diode 100-100L (ie, the height of the side 121 including the GaN heterostructure) excluding the metal layer 120B forming the bump or protruding structure is about 5-15 μm, or more specifically Is 7 to 12 μm, or more specifically 8 to 11 μm, or more specifically 9 to 10 μm, or more specifically 10 to 30 μm, and the height of the metal layer 120B forming the bump or protruding structure is It is generally about 3-7 μm.

기타 예시적 양태들에서, 범프 또는 돌출 구조물을 형성하는 금속 층 120B 및 배면 금속 122를 제외한 다이오드(예를 들면, 100L)의 높이(즉, GaN 헤테로구조물을 포함하는 측면 121의 높이)는 약 10㎛ 미만, 또는 더욱 구체적으로는 약 8㎛ 미만, 또는 더욱 구체적으로는 약 2 내지 6㎛, 또는 더욱 구체적으로는 약 3 내지 5㎛, 또는 더욱 구체적으로는 약 4.5㎛이고, 범프 또는 돌출 구조물을 형성하는 금속 층 120B의 높이는 일반적으로 약 3 내지 7㎛, 또는 더욱 구체적으로는 약 5 내지 7㎛이고, 다이오드 100L의 전체 높이는 약 15㎛ 미만, 또는 더욱 구체적으로는 약 12㎛ 미만, 또는 더욱 구체적으로는 약 9 내지 11㎛, 또는 더욱 구체적으로는 약 10 내지 11㎛, 또는 더욱 구체적으로는 약 10.5㎛이다.In other exemplary embodiments, the height of the diode (eg, 100L) excluding the metal layer 120B and back metal 122 forming the bump or protrusion structures (ie, the height of the side 121 including the GaN heterostructure) is about 10 Less than about μm, or more specifically less than about 8 μm, or more specifically about 2 to 6 μm, or more specifically about 3 to 5 μm, or more specifically about 4.5 μm, bump or protruding structures The height of the metal layer 120B to be formed is generally about 3-7 μm, or more specifically about 5-7 μm, and the total height of the diode 100L is less than about 15 μm, or more specifically less than about 12 μm, or more specifically. About 9 to 11 μm, or more specifically about 10 to 11 μm, or more specifically about 10.5 μm.

기타 예시적 양태들에서, 범프 또는 돌출 구조물을 형성하는 금속 층 120B 및 배면 금속 122를 제외한 다이오드(예를 들면, 100K)의 높이(즉, GaN 헤테로구조물을 포함하는 측면 121의 높이)는 약 10㎛ 미만, 또는 더욱 구체적으로는 약 8㎛ 미만, 또는 더욱 구체적으로는 약 2 내지 6㎛, 또는 더욱 구체적으로는 약 2 내지 4㎛, 또는 더욱 구체적으로는 약 3.0㎛이고, 범프 또는 돌출 구조물을 형성하는 금속 층 120B 및 배면 금속 122의 높이는 일반적으로 약 3 내지 7㎛, 또는 더욱 구체적으로는 약 4 내지 6㎛, 또는 더욱 구체적으로는 약 5㎛이고, 다이오드 100K의 전체 높이는 약 15㎛ 미만, 또는 더욱 구체적으로는 약 14㎛ 미만, 또는 더욱 구체적으로는 약 12 내지 14㎛, 또는 더욱 구체적으로는 약 13㎛이다. 기타 예시적 양태들에서, 범프 또는 돌출 구조물을 형성하는 배면 금속 122의 높이를 포함하지 않지만 금속 층 120B를 포함하는 다이오드 100K의 높이는 약 5 내지 10㎛이다.In other exemplary embodiments, the height of the diode (eg, 100K) excluding the metal layer 120B and back metal 122 forming the bump or protruding structure (ie, the height of the side 121 including the GaN heterostructure) is about 10 Less than about μm, or more specifically less than about 8 μm, or more specifically about 2 to 6 μm, or more specifically about 2 to 4 μm, or more specifically about 3.0 μm The height of the metal layer 120B and the back metal 122 to be formed is generally about 3-7 μm, or more specifically about 4-6 μm, or more specifically about 5 μm, and the total height of the diode 100K is less than about 15 μm, Or more specifically less than about 14 μm, or more specifically about 12-14 μm, or more specifically about 13 μm. In other exemplary embodiments, the height of the diode 100K, which does not include the height of the back metal 122 that forms the bump or protrusion structures, but includes the metal layer 120B, is about 5-10 μm.

당해 다이오드 잉크는 실시예 10에 예시된 바와 같이 이의 전기 특성에 의해서도 확인될 수 있다. 이 예시적 양태에서, 다이오드(100 내지 100L)은 예를 들면 절연 바인더와 대조적으로 적어도 하나의 실질적으로 비-절연 담체 또는 용매에 현탁된다.This diode ink can also be confirmed by its electrical properties as illustrated in Example 10. In this exemplary embodiment, diodes 100-100L are suspended in at least one substantially non-insulating carrier or solvent as opposed to, for example, an insulating binder.

당해 다이오드 잉크는 실시예 11에 예시된 바와 같이 이의 표면 특성에 의해서도 확인될 수 있다. 이 예시적 양태에서, 다이오드 잉크는 측정에 사용되는 기판의 표면 에너지(예를 들면, 34 내지 42다인)에 따라, 25도 초과 또는 40도 초과의 디웨팅 또는 접촉 각을 갖는다.This diode ink can also be confirmed by its surface properties as illustrated in Example 11. In this exemplary embodiment, the diode ink has a dewetting or contact angle of greater than 25 degrees or greater than 40 degrees, depending on the surface energy (eg, 34 to 42 dynes) of the substrate used for the measurement.

다이오드 잉크 Diode ink 실시예Example 12: 12:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

N-프로판올, 테르피네올 또는 디에틸렌 글리콜, 에탄올, 테트라하이드로푸르푸릴 알코올, 및/또는 사이클로헥산올, 또는 이들의 혼합물을 약 5% 내지 50% 포함하는 제1 용매;A first solvent comprising about 5% to 50% N-propanol, terpineol or diethylene glycol, ethanol, tetrahydrofurfuryl alcohol, and / or cyclohexanol, or mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.75% 내지 5.0% 포함하는 점도 조절제;A viscosity modifier comprising about 0.75% to 5.0% of a methoxy propyl methylcellulose resin, or a hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

2염기성 에스테르와 같은 비극성 수지 용매를 약 0.5% 내지 10% 포함하는 제2 용매(또는 재습윤제); 및A second solvent (or rewetting agent) comprising about 0.5% to 10% nonpolar resin solvent, such as a dibasic ester; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 13: 13:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

N-프로판올, 테르피네올 또는 디에틸렌 글리콜, 에탄올, 테트라하이드로푸르푸릴 알코올, 및/또는 사이클로헥산올, 또는 이들의 혼합물을 약 15% 내지 40% 포함하는 제1 용매;A first solvent comprising about 15% to 40% N-propanol, terpineol or diethylene glycol, ethanol, tetrahydrofurfuryl alcohol, and / or cyclohexanol, or mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.25% 내지 2.5% 포함하는 점도 조절제;A viscosity modifier comprising about 1.25% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

2염기성 에스테르와 같은 비극성 수지 용매를 약 0.5% 내지 10% 포함하는 제2 용매(또는 재습윤제); 및A second solvent (or rewetting agent) comprising about 0.5% to 10% nonpolar resin solvent, such as a dibasic ester; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 14: 14:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

N-프로판올, 테르피네올 또는 디에틸렌 글리콜, 에탄올, 테트라하이드로푸르푸릴 알코올, 및/또는 사이클로헥산올 또는 이들의 혼합물을 약 17.5% 내지 22.5% 포함하는 제1 용매;A first solvent comprising about 17.5% to 22.5% N-propanol, terpineol or diethylene glycol, ethanol, tetrahydrofurfuryl alcohol, and / or cyclohexanol or mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.5% 내지 2.25% 포함하는 점도 조절제;A viscosity modifier comprising about 1.5% to 2.25% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

적어도 하나의 2염기성 에스테르를 약 0.0% 내지 6.0% 포함하는 제2 용매(또는 재습윤제); 및A second solvent (or rewetting agent) comprising about 0.0% to 6.0% of at least one dibasic ester; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물(여기서, 상기 조성물의 점도는 실질적으로 25℃에서 약 5,000cps 내지 약 20,000cps임).A composition comprising: wherein the viscosity of the composition is substantially from about 5,000 cps to about 20,000 cps at 25 ° C.

다이오드 잉크 Diode ink 실시예Example 15: 15:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

N-프로판올, 테르피네올 또는 디에틸렌 글리콜, 에탄올, 테트라하이드로푸르푸릴 알코올, 및/또는 사이클로헥산올, 또는 이들의 혼합물을 약 20% 내지 40% 포함하는 제1 용매;A first solvent comprising about 20% to 40% N-propanol, terpineol or diethylene glycol, ethanol, tetrahydrofurfuryl alcohol, and / or cyclohexanol, or mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.25% 내지 1.75% 포함하는 점도 조절제;A viscosity modifier comprising about 1.25% to 1.75% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

적어도 하나의 2염기성 에스테르를 약 0% 내지 6.0% 포함하는 제2 용매(또는 재습윤제); 및A second solvent (or rewetting agent) comprising about 0% to 6.0% of at least one dibasic ester; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물(여기서, 상기 조성물의 점도는 실질적으로 25℃에서 약 1,000cps 내지 약 5,000cps임).A composition comprising: wherein the viscosity of the composition is substantially from about 1,000 cps to about 5,000 cps at 25 ° C.

다이오드 잉크 Diode ink 실시예Example 16: 16:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

용매; 및menstruum; And

점도 조절제Viscosity modifier

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 17: 17:

복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L;

용매;menstruum;

점도 조절제; 및Viscosity modifiers; And

적어도 하나의 기계적 안정제 또는 스페이서(spacer)At least one mechanical stabilizer or spacer

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 18: 18:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

용매;menstruum;

점도 조절제; 및Viscosity modifiers; And

약 10 내지 50㎛의 크기 범위를 갖는 복수 개의 불활성 입자들A plurality of inert particles having a size range of about 10-50 μm

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 19: 19:

약 20 내지 30㎛의 직경(폭 및/또는 길이) 및 약 9 내지 15㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 20-30 μm and a height of about 9-15 μm;

용매;menstruum;

점도 조절제; 및Viscosity modifiers; And

약 15 내지 약 25㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들A plurality of substantially optically transparent and chemically inert particles having a size range of about 15 to about 25 μm

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 20: 20:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

알코올을 포함하는 제1 용매;A first solvent comprising an alcohol;

글리콜을 포함하는 제2 용매;A second solvent comprising glycol;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.10% 내지 2.5% 포함하는 점도 조절제; 및 A viscosity modifier comprising about 0.10% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof; And

약 10 내지 약 50㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들A plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 50 μm

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 21: 21:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

적어도 제1 용매 및 상기 제1 용매와 상이한 제2 용매의 혼합물(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 2개의 용매를 약 15% 내지 99.99% 포함); 및A mixture of at least a first solvent and a second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, About 15% to 99.99% of at least two solvents selected from the group consisting of tetrahydrofurfuryl alcohol, cyclohexanol, and mixtures thereof; And

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.10% 내지 2.5% 포함하는 점도 조절제Viscosity modifier comprising about 0.10% to 2.5% of methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 22: 22:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

적어도 제1 용매 및 상기 제1 용매와 상이한 제2 용매의 혼합물(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 2개의 용매를 약 15% 내지 99.99% 포함); A mixture of at least a first solvent and a second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, About 15% to 99.99% of at least two solvents selected from the group consisting of tetrahydrofurfuryl alcohol, cyclohexanol, and mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.10% 내지 2.5% 포함하는 점도 조절제;A viscosity modifier comprising about 0.10% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

약 10 내지 약 50㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 약 0.01% 내지 2.5%From about 0.01% to 2.5% of a plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 50 μm

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 23: 23:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

적어도 제1 용매 및 상기 제1 용매와 상이한 제2 용매의 혼합물(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 적어도 2개의 용매를 약 15% 내지 50.0% 포함);A mixture of at least a first solvent and a second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, About 15% to 50.0% of at least two solvents selected from the group consisting of tetrahydrofurfuryl alcohol, cyclohexanol, and mixtures thereof;

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.0% 내지 2.5% 포함하는 점도 조절제;A viscosity modifier comprising about 1.0% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

약 10 내지 약 50㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 약 0.01% 내지 2.5%; 및From about 0.01% to 2.5% of a plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 50 μm; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 24: 24:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 15% 내지 40% 포함하는 제1 용매;From the group consisting of N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclohexanol and mixtures thereof A first solvent comprising about 15% to 40% of a selected solvent;

상기 제1 용매와 상이한 제2 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 2% 내지 10% 포함);A second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclo From about 2% to 10% of a solvent selected from the group consisting of hexanol and mixtures thereof;

상기 제1 및 제2 용매와 상이한 제3 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 0.01% 내지 2.5% 포함);Third solvents different from the first and second solvents (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl About 0.01% to 2.5% of a solvent selected from the group consisting of alcohols, cyclohexanol, and mixtures thereof);

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.0% 내지 2.5% 포함하는 점도 조절제; 및A viscosity modifier comprising about 1.0% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof; And

물과 같은 제3 용매를 포함하는 잔여량Residual amount comprising a third solvent, such as water

을 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 25: 25:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 15% 내지 30% 포함하는 제1 용매;From the group consisting of N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclohexanol and mixtures thereof A first solvent comprising about 15% to 30% of the solvent selected;

상기 제1 용매와 상이한 제2 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 3% 내지 8% 포함);A second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclo About 3% to 8% of a solvent selected from the group consisting of hexanol and mixtures thereof);

상기 제1 및 제2 용매와 상이한 제3 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 0.01% 내지 2.5% 포함);Third solvents different from the first and second solvents (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl About 0.01% to 2.5% of a solvent selected from the group consisting of alcohols, cyclohexanol, and mixtures thereof);

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 1.25% 내지 2.5% 포함하는 점도 조절제;A viscosity modifier comprising about 1.25% to 2.5% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof;

약 10 내지 약 50㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 약 0.01% 내지 2.5%; 및From about 0.01% to 2.5% of a plurality of substantially optically transparent and chemically inert particles having a size range of about 10 to about 50 μm; And

물과 같은 제3 용매 잔여량Residual amount of third solvent such as water

을 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 26: 26:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 40% 내지 60% 포함하는 제1 용매;From the group consisting of N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclohexanol and mixtures thereof A first solvent comprising about 40% to 60% of the solvent selected;

상기 제1 용매와 상이한 제2 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, N-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 40% 내지 60% 포함); 및A second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, N-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclo From about 40% to 60% of a solvent selected from the group consisting of hexanol and mixtures thereof); And

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.10% 내지 1.25% 포함하는 점도 조절제A viscosity modifier comprising about 0.10% to 1.25% of methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 Diode ink 실시예Example 27: 27:

약 10 내지 50㎛의 직경(폭 및/또는 길이) 및 5 내지 25㎛의 높이를 갖는 복수 개의 다이오드들 100 내지 100L;A plurality of diodes 100-100L having a diameter (width and / or length) of about 10-50 μm and a height of 5-25 μm;

N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 40% 내지 60% 포함하는 제1 용매;From the group consisting of N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclohexanol and mixtures thereof A first solvent comprising about 40% to 60% of the solvent selected;

상기 제1 용매와 상이한 제2 용매(N-프로판올, 이소프로판올, 디프로필렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜, 1-메톡시-2-프로판올, 1-옥탄올, 에탄올, 테트라하이드로푸르푸릴 알코올, 사이클로헥산올 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 용매를 약 40% 내지 60% 포함);A second solvent different from the first solvent (N-propanol, isopropanol, dipropylene glycol, diethylene glycol, propylene glycol, 1-methoxy-2-propanol, 1-octanol, ethanol, tetrahydrofurfuryl alcohol, cyclo From about 40% to 60% of a solvent selected from the group consisting of hexanol and mixtures thereof);

메톡시 프로필 메틸셀룰로스 수지, 또는 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지, 또는 이들의 혼합물을 약 0.10% 내지 1.25% 포함하는 점도 조절제; 및A viscosity modifier comprising about 0.10% to 1.25% methoxy propyl methylcellulose resin, or hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin, or mixtures thereof; And

약 10 내지 50㎛의 크기 범위를 갖는 거의 광학적으로 투명하고 화학적으로 불활성인 복수 개의 입자들 약 0.01% 내지 2.5%From about 0.01% to 2.5% of a plurality of substantially optically transparent and chemically inert particles having a size range of about 10-50 μm

를 포함하는 조성물.Composition comprising a.

다이오드 잉크 실시예 12 내지 27을 참조로, 예시적 양태에서, 제1 용매로서 또 다른 알코올, N-프로판올("NPA")(및/또는 N-옥탄올(예를 들면, 1-옥탄올(또는 임의의 각종 2차 또는 3차 옥탄올 이성체들), 1-메톡시-2-프로판올, 테르피네올, 디에틸렌 글리콜, 디프로필렌 글리콜, 테트라하이드로푸르푸릴 알코올, 또는 사이클로헥산올)이 실질적으로 모든 또는 대부분의 상기 IPA를 대체한다. 일반적으로 또는 대부분 용기 바닥에 침전된 다이오드 100 내지 100L의 경우, IPA를 제거하고, NPA를 첨가하고, IPA, NPA 및 다이오드 100 내지 100L의 혼합물을 실온에서 진탕시키거나 혼합한 다음, 다이오드 100 내지 100L을 용기 바닥에 재차 침전시키고, IPA 및 NPA의 혼합물의 일부를 제거하고, 추가의 NPA(약 120 내지 140㎖)를 첨가한다. 이러한 NPA 첨가 및 IPA와 NPA의 혼합물 제거 공정을 일반적으로 2회 반복하여, 주로 NPA, 다이오드 100 내지 100L, 미량 또는 그렇지 않으면 소량의 IPA, 및 또한 일반적으로 미량 또는 그렇지 않으면 소량의 잠재적으로 잔류하는 웨이퍼 접착제 및 웨이퍼 접착 용매 170의 혼합물이 생성된다. 예시적 양태에서, 남아있는 잔류 또는 미량의 IPA는 약 1% 미만, 더욱 일반적으로는 약 0.4%이다. 또한, 예시적 양태에서, 예시적 다이오드 잉크 내의 NPA의 최종 비율은, 존재한다면, 사용하고자 하는 인쇄 타입에 따라, 약 0.5% 내지 50%, 또는 더욱 구체적으로는 약 1.0% 내지 10%, 또는 더욱 구체적으로는 약 3% 내지 7%, 또는 기타 양태들에서, 더욱 구체적으로는 약 15% 내지 40%, 또는 더욱 구체적으로는 약 17.5% 내지 22.5%, 또는 더욱 구체적으로는 약 25% 내지 약 35%이다. 테르피네올 및/또는 디에틸렌 글리콜이 NPA와 함께 또는 대용으로 사용되는 경우, 테르피네올의 통상적 농도는 약 0.5% 내지 2.0%이고, 디에틸렌 글리콜의 통상적 농도는 약 15% 내지 25%이다. 상기 IPA, NPA, 재습윤제, 탈이온수(및 예시적 다이오드 잉크를 형성하는 데 사용되는 기타 화합물 및 혼합물)은 다이오드 100 내지 100L보다 더 크거나 동일한 규모인 입자 오염물들을 제거하기 위해 약 25㎛ 이하까지 여과될 수도 있다.With reference to diode ink examples 12-27, in an exemplary embodiment, another alcohol, N-propanol ("NPA") (and / or N-octanol (e.g., 1-octanol ( Or any of a variety of secondary or tertiary octanol isomers), 1-methoxy-2-propanol, terpineol, diethylene glycol, dipropylene glycol, tetrahydrofurfuryl alcohol, or cyclohexanol) Replaces all or most of the above IPA For 100-100L of diodes, usually or mostly deposited at the bottom of the vessel, remove the IPA, add NPA and shake the mixture of IPA, NPA and diodes 100-100L at room temperature After mixing or mixing, the diode 100-100L is again precipitated at the bottom of the vessel, a portion of the mixture of IPA and NPA is removed and additional NPA (approximately 120-140 mL) is added This NPA addition and IPA and NPA Mixture removal process Typically repeated twice, predominantly NPA, diodes 100-100L, traces or else small amounts of IPA, and also generally mixtures of traces or otherwise small amounts of potentially remaining wafer adhesive and wafer adhesion solvent 170 are produced. In an exemplary embodiment, the remaining residual or trace IPA is less than about 1%, more generally about 0.4% In addition, in an exemplary embodiment, the final ratio of NPA in the exemplary diode ink, if present, is intended to be used. Depending on the type of printing, about 0.5% to 50%, or more specifically about 1.0% to 10%, or more specifically about 3% to 7%, or in other embodiments, more specifically about 15% To 40%, or more specifically about 17.5% to 22.5%, or more specifically about 25% to about 35% Terpineol and / or diethylene glycol are used in combination with or in place of NPA. When used as a conventional concentration of terpineol is about 0.5% to 2.0%, and a typical concentration of diethylene glycol is about 15% to 25%. The IPA, NPA, rewetting agent, deionized water (and other compounds and mixtures used to form the exemplary diode ink) may be up to about 25 μm or less to remove particle contaminants larger than or equal to the diode 100-100L. It may be filtered.

이어서, 실질적으로 NPA 또는 기타 제1 용매와 다이오드 100 내지 100L의 혼합물을 첨가하고, 점도 조절제, 예를 들면, 메톡시 프로필 메틸셀룰로스 수지, 하이드록시 프로필 메틸셀룰로스 수지, 또는 기타 셀룰로스 또는 메틸셀룰로스 수지와 간단히 혼합하거나 교반한다. 예시적 양태에서, 더 다우 케미칼 컴퍼니(The Dow Chemical Company)(www.dow.com) 및 허큘레스 케미칼 컴퍼니, 인코포레이티드(Hercules Chemical Company, Inc.)(www.herchem.com)로부터 입수 가능한 E-3 및 E-10 메틸셀룰로스 수지를 사용하여, 예시적 다이오드 잉크에서 약 0.10% 내지 5.0%, 또는 더욱 구체적으로는 약 0.2% 내지 1.25%, 또는 더욱 구체적으로는 약 0.3% 내지 0.7%, 또는 더욱 구체적으로는 약 0.4% 내지 0.6%, 또는 더욱 구체적으로는 약 1.25% 내지 2.5%, 또는 더욱 구체적으로는 1.5% 내지 2.0%, 또는 더욱 구체적으로는 2.0% 이하의 최종 비율을 생성한다. 예시적 양태에서, 약 3.0% E-10 제형을 사용하고, 이것을 탈이온화되고 여과된 물로 희석하여, 완성된 조성물 중의 상기 최종 비율을 생성한다. 상기 논의된 것들 및 유전 잉크와 관련하여 아래에 논의되는 것들을 포함하는 기타 점도 조절제들을 동등하게 사용할 수 있다. 점도 조절제는 다이오드 100 내지 100L를 위한 충분한 점도를 제공하므로, 이들은 실질적으로 현탁액에 분산되어 유지되며 특히 냉장하에 상기 액체 또는 겔 현탁액으로부터 침전되지 않는다.Subsequently, a mixture of diodes 100-100L with NPA or other first solvent is added, and a viscosity modifier such as methoxy propyl methylcellulose resin, hydroxy propyl methylcellulose resin, or other cellulose or methylcellulose resin Simply mix or stir. In exemplary embodiments, E available from The Dow Chemical Company (www.dow.com) and Hercules Chemical Company, Inc. (www.herchem.com) Using -3 and E-10 methylcellulose resin, from about 0.10% to 5.0%, or more specifically from about 0.2% to 1.25%, or more specifically from about 0.3% to 0.7% in an exemplary diode ink, or More specifically about 0.4% to 0.6%, or more specifically about 1.25% to 2.5%, or more specifically 1.5% to 2.0%, or more specifically 2.0% or less. In an exemplary embodiment, about 3.0% E-10 formulation is used, which is diluted with deionized and filtered water to produce the final proportions in the finished composition. Other viscosity modifiers can equally be used including those discussed above and those discussed below in connection with dielectric inks. Viscosity modifiers provide sufficient viscosity for diodes 100-100L, so they remain substantially dispersed in the suspension and do not precipitate out of the liquid or gel suspension, especially under refrigeration.

이어서, 상기 언급된 바와 같이, 제2 용매(또는 실시예 3 및 4의 경우 제1 용매), 일반적으로는 하나 이상의 2염기성 에스테르와 같은 비극성 수지 용매를 첨가할 수 있다. 예시적 양태에서, 2종의 2염기성 에스테르의 혼합물을 약 0.0% 내지 약 10%, 또는 더욱 구체적으로는 약 0.5% 내지 약 6.0%, 또는 더욱 구체적으로는 약 1.0% 내지 약 5.0%, 또는 더욱 구체적으로는 약 2.0% 내지 약 4.0%, 또는 더욱 구체적으로는 약 2.5% 내지 약 3.5%의 최종 비율에 도달하도록 사용하는데, 예를 들면, 디메틸 글루타레이트, 또는 디메틸 글루타레이트 약 2/3와 디메틸 석시네이트 약 1/3의 혼합물을 약 3.73%의 최종 비율로 사용한다(예를 들면, 각각 미국 델라웨어주 윌밍턴에 소재하는 인비스타 유에스에이(Invista USA)로부터 입수 가능한 DBE-5 또는 DBE-9를 사용하고, 이들은 또한 미량 또는 그렇지 않으면 소량의 불순물들, 예를 들면 약 0.2%의 디메틸 아디페이트 및 0.04%의 물을 갖는다). 필요할 수 있거나 요망되는 경우, 상대적 비율을 조절하고 점도를 감소시키기 위해, 탈이온수와 같은 제3 용매가 사용된다. 2염기성 에스테르 이외에도, 동등하게 사용될 수 있는 기타 제2 용매에는, 예를 들면 비제한적으로, 물; 알코올, 예를 들면, 메탄올, 에탄올, N-프로판올(1-프로판올, 2-프로판올(이소프로판올), 1-메톡시-2-프로판올을 포함), 이소부탄올, 부탄올(1-부탄올, 2-부탄올을 포함), 펜탄올(1-펜탄올, 2-펜탄올, 3-펜탄올을 포함), N-옥탄올(1-옥탄올, 2-옥탄올, 3-옥탄올을 포함), 테트라하이드로푸르푸릴 알코올, 사이클로헥산올; 에테르, 예를 들면, 메틸 에틸 에테르, 디에틸 에테르, 에틸 프로필 에테르, 및 폴리에테르; 에틸 아세테이트, 디메틸 아디페이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트(및 상기 언급된 바와 같은 디메틸 글루타레이트 및 디메틸 석시네이트)와 같은 에테르; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트; 카보네이트, 예를 들면, 프로필렌 카보네이트; 글리세롤, 예를 들면, 글리세린; 아세토니트릴, 테트라하이드로푸란(THF), 디메틸 포름아미드(DMF), N-메틸 포름아미드(NMF), 디메틸 설폭사이드(DMSO); 및 이들의 혼합물이 포함된다. 예시적 양태에서, 제1 용매의 양 대 제2 용매의 양의 몰 비는 적어도 약 2 대 1 범위, 더욱 구체적으로는 적어도 약 5 대 1 범위, 더욱 구체적으로는 적어도 약 12 대 1 범위 또는 그 이상이고; 기타 경우들에서, 상기 2종의 용매의 관능성은 예시적 양태에서 사용되는 하나의 극성 또는 비극성 용매와 함께 단일 성분으로 조합될 수 있다. 또한, 상기 논의된 2염기성 에스테르 이외에도, 예시적 용매화제, 습윤제 또는 가용화제에는, 예를 들면 비제한적으로, 또한 아래에 언급되는 바와 같이, 현탁 매질을 형성하도록 1-프로판올(또는 이소프로판올)과 함께 대략 1:8 몰 비(또는 중량으로 22:78)로 사용되는 프로필렌 글리콜 모노메틸 에테르 아세테이트(C6H12O3)(이스트맨(Eastman)에 의해 상품명 "PM Acetate"로 판매됨), 및 각종 2염기성 에스테르, 및 이들의 혼합물, 예를 들면, 디메틸 석시네이트, 디메틸 아디페이트 및 디메틸 글루타레이트(이들은 인비스타로부터 제품명 DBE, DBE-2, DBE-3, DBE-4, DBE-5, DBE-6, DBE-9 및 DBE-IB하에 각종 혼합물로서 입수 가능함)가 포함된다. 예시적 양태에서, DBE-9가 사용되고 있다. 용매들의 몰 비는 선택된 용매들에 기초하여 달라질 것이며, 1:8 및 1:12가 통상적 비율이다.Then, as mentioned above, a second solvent (or first solvent in the case of Examples 3 and 4), generally a nonpolar resin solvent such as one or more dibasic esters, can be added. In an exemplary embodiment, the mixture of two dibasic esters is from about 0.0% to about 10%, or more specifically from about 0.5% to about 6.0%, or more specifically from about 1.0% to about 5.0%, or more Specifically about 2.0% to about 4.0%, or more specifically about 2.5% to about 3.5% to reach a final ratio, for example, dimethyl glutarate, or about 2/3 of dimethyl glutarate A mixture of about 1/3 of dimethyl succinate is used at a final rate of about 3.73% (e.g., DBE-5 or DBE, available from Invista USA, Wilmington, Delaware, USA, respectively). -9, which also have trace or otherwise minor impurities such as about 0.2% dimethyl adipate and 0.04% water). If necessary or desired, a third solvent, such as deionized water, is used to adjust the relative proportions and reduce the viscosity. In addition to the dibasic ester, other second solvents which may be equally used include, for example and without limitation, water; Alcohols such as methanol, ethanol, N-propanol (including 1-propanol, 2-propanol (isopropanol), 1-methoxy-2-propanol), isobutanol, butanol (1-butanol, 2-butanol ), Pentanol (including 1-pentanol, 2-pentanol, 3-pentanol), N-octanol (including 1-octanol, 2-octanol, 3-octanol), tetrahydrofur Furyl alcohol, cyclohexanol; Ethers such as methyl ethyl ether, diethyl ether, ethyl propyl ether, and polyethers; Ethers such as ethyl acetate, dimethyl adipate, propylene glycol monomethyl ether acetate (and dimethyl glutarate and dimethyl succinate as mentioned above); Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates; Carbonates such as propylene carbonate; Glycerols such as glycerin; Acetonitrile, tetrahydrofuran (THF), dimethyl formamide (DMF), N-methyl formamide (NMF), dimethyl sulfoxide (DMSO); And mixtures thereof. In an exemplary embodiment, the molar ratio of the amount of the first solvent to the amount of the second solvent is in at least about 2 to 1 range, more specifically at least about 5 to 1 range, more specifically at least about 12 to 1 range or Above; In other cases, the functionality of the two solvents may be combined into a single component with one polar or nonpolar solvent used in the exemplary embodiments. Furthermore, in addition to the dibasic esters discussed above, exemplary solvating agents, wetting agents or solubilizing agents may be used in combination with 1-propanol (or isopropanol) to form a suspending medium, for example, but not limited to, as mentioned below. Propylene glycol monomethyl ether acetate (C 6 H 12 O 3 ) used in an approximately 1: 8 molar ratio (or 22:78 by weight) (sold under the trade name "PM Acetate" by Eastman), and Various dibasic esters, and mixtures thereof, such as dimethyl succinate, dimethyl adipate and dimethyl glutarate (these are trade names DBE, DBE-2, DBE-3, DBE-4, DBE-5, Available as various mixtures under DBE-6, DBE-9, and DBE-IB. In an exemplary embodiment, DBE-9 is used. The molar ratio of solvents will vary based on the solvents selected, with 1: 8 and 1:12 being the typical ratio.

다이오드 잉크 실시예 17 내지 20, 22, 25 및 27을 참조로, 하나 이상의 기계적 안정제 또는 스페이서, 예를 들면 화학적 불활성 입자들 및/또는 광학적으로 투명한 입자들, 예를 들면, 통상적으로 규산염 또는 붕규산염으로 구성되는 유리 비드가 비제한적으로 포함된다. 각종 예시적 양태들에서, 약 10 내지 30㎛, 또는 더욱 특히 약 12 내지 28㎛, 또는 더욱 특히 약 15 내지 25㎛의 평균 크기 또는 크기 범위를 갖는 유리 구 또는 비드가 약 0.01% 내지 2.5%, 또는 더욱 특히 약 0.05% 내지 1.0%, 또는 더욱 특히 약 0.1% 내지 0.3중량%로 사용된다. 이들 입자는, 다이오드 100 내지 100L이 초기에 비교적 얇은 막의 건조 또는 경화된 다이오드 잉크를 통해서만 제위치에 유지되기 때문에(도 89 및 90), 예를 들면 인쇄된 시트들이 인쇄 프레스에 공급되는 동안 시트 스페이서로서 작용함으로써 인쇄 공정 동안 기계적 안정성 및/또는 공간을 제공한다. 일반적으로, 불활성 입자들의 농도는 (침착 후, 당해 장치 면적의) 단위 면적당 불활성 입자들의 수가 단위 면적당 다이오드 100 내지 100L의 밀도보다 더 작도록 충분히 낮다. 상기 불활성 입자들은 기계적 안정성 및 공간을 제공하여, 전도성 층(310) 및/또는 유전 층(315)이 침착되어 있는 경우, 인쇄된 시트들이 인쇄 프레스에 공급되면서 서로 미끄러질 때 다이오드 100 내지 100L이 이탈하거나 분실되는 것을 방지하는 경향이 있기 때문에, 볼 베어링과 유사한 안정성을 제공한다. 전도성 층(310) 및/또는 유전 층(315)이 침착된 후, 다이오드 100 내지 100L은 제위치에 효과적으로 유지되거나 고정되고, 이탈할 가능성이 현저하게 줄어든다. 상기 불활성 입자들은 또한 제위치에 유지되거나 고정되지만, 완성된 장치 300, 700, 720, 730, 740, 750, 760, 770에서 추가의 기능은 수행하지 않고, 효과적으로 전기 및 화학적으로 불활성이다. 복수 개의 불활성 입자들 292는 도 94에서 단면이 예시되어 있고, 기타 도면들에서는 별도로 예시되지 않았으나, 기타 예시된 장치들 중의 임의의 것에도 포함될 수 있다.With reference to diode ink examples 17 to 20, 22, 25 and 27, one or more mechanical stabilizers or spacers such as chemically inert particles and / or optically transparent particles such as silicates or borosilicates typically Glass beads consisting of include without limitation. In various exemplary embodiments, from about 0.01% to 2.5% of glass spheres or beads having an average size or size range of about 10 to 30 μm, or more particularly about 12 to 28 μm, or more particularly about 15 to 25 μm, Or more particularly about 0.05% to 1.0%, or even more particularly about 0.1% to 0.3% by weight. These particles are, for example, sheet spacers while the diodes 100-100L are initially held in place only through a relatively thin film of dried or cured diode ink (FIGS. 89 and 90), for example while the printed sheets are fed to a printing press. Acting as a mechanism provides mechanical stability and / or space during the printing process. In general, the concentration of inert particles is low enough so that the number of inert particles per unit area (after deposition, of the device area) is less than the density of diodes 100 to 100L per unit area. The inert particles provide mechanical stability and space, such that when the conductive layer 310 and / or dielectric layer 315 are deposited, the diodes 100 to 100L break off when the printed sheets slide to each other as they are fed to the printing press. Since it tends to be prevented from being lost, it provides stability similar to ball bearings. After the conductive layer 310 and / or dielectric layer 315 are deposited, diodes 100-100L are effectively held or fixed in place and the likelihood of departure is significantly reduced. The inert particles are also held or fixed in place but are effectively electrically and chemically inert without performing additional functions in the finished apparatus 300, 700, 720, 730, 740, 750, 760, 770. A plurality of inert particles 292 is illustrated in cross-section in FIG. 94 and may not be separately illustrated in other figures, but may be included in any of the other illustrated devices.

다이오드 잉크 실시예 20 내지 27은 각종 장치 300, 700, 720, 730, 740, 750, 760, 770 양태들의 제조에 효과적인 다이오드 잉크 조성물들의 추가의 더욱 특정한 실시예를 제공하기 위해 예시된다. 다이오드 잉크 실시예 20 및 하이드록시 프로필 메틸셀룰로스 수지와 같은 셀룰로스 또는 메틸셀룰로스 수지를 갖는 기타 실시예는 별도로 언급되지 않은 추가의 용매들, 예를 들면 물 또는 1-메톡시-2-프로판올도 비제한적으로 포함할 수 있다.Diode ink embodiments 20-27 are illustrated to provide further more specific embodiments of diode ink compositions effective for the manufacture of various apparatus 300, 700, 720, 730, 740, 750, 760, 770 aspects. Other embodiments with cellulose or methylcellulose resins, such as diode ink example 20 and hydroxy propyl methylcellulose resins, are also not limited to additional solvents not mentioned otherwise, such as water or 1-methoxy-2-propanol. It may include.

일반적으로 각종 다이오드 잉크들은 상술된 순서로 혼합되지만, 각종 제1 용매, 점도 조절제, 제2 용매, 및 제3 용매(예를 들면 물)는 기타 순서들로 첨가되거나 함께 혼합될 수도 있고, 이들 중 어느 것 및 모두는 본 기재내용의 범위 내에 있다는 것을 주목해야 한다. 예를 들면, (제3 용매로서의) 탈이온수를 먼저 첨가한 다음, 1-프로판올 및 DBE-9, 이어서 점도 조절제, 및 이어서 상대 비율 및 점도를 조절하기 위해 요구될 수 있는 경우 예를 들어 추가의 물도 첨가할 수 있다.In general, various diode inks are mixed in the order described above, but various first solvents, viscosity modifiers, second solvents, and third solvents (eg, water) may be added or mixed together in other orders, among which It should be noted that any and all are within the scope of the present disclosure. For example, if deionized water (as a third solvent) is added first, then 1-propanol and DBE-9, then viscosity modifiers, and then to adjust the relative proportions and viscosity, for example additional Water can also be added.

이어서, 실질적으로 제1 용매(예: NPA), 다이오드 100 내지 100L, 점도 조절제, 제2 용매, 및 (존재하는 경우) 제3 용매(예: 물)의 혼합물을, 예를 들면 상기 혼합물에 공기가 혼입되는 것을 피하기 위해 비교적 낮은 속도로 대기 분위기하에 실온에서 약 25 내지 30분 동안 임펠러 혼합기를 사용하여 혼합하거나 진탕시킨다. 예시적 양태에서, 다이오드 잉크의 최종 부피는 통상적으로 9백만 내지 천만개의 다이오드 100 내지 100L을 함유하는 (웨이퍼당) 약 1/2 내지 1ℓ이고, 다이오드 100 내지 100L의 농도는, 예를 들면 후술되는 선택된 인쇄 LED 또는 태양광발전 디바이스에 요구되는 농도에 따라, 요구되는 바와 같이 상향 또는 하향 조절될 수 있고, 상이한 타입의 인쇄 또는 상이한 타입의 다이오드 100 내지 100L에 대한 예시적 점도 범위는 상술되어 있다. NPA와 같은 제1 용매는 보존제로도 작용하고 최종 다이오드 잉크의 저장을 위해 세균 및 진균 성장을 억제하는 경향이 있다. 기타 제1 용매들을 사용하고자 하는 경우, 별도의 보존제, 억제제 또는 살진균제도 첨가될 수 있다. 예시적 양태에서, 인쇄를 위한 추가의 계면활성제 또는 소포제가 선택사항으로서 사용될 수 있지만, 적절한 기능화 및 예시적 인쇄를 위해 요구되지 않는다.Subsequently, a mixture of substantially a first solvent (e.g. NPA), a diode 100-100L, a viscosity modifier, a second solvent, and a third solvent (e.g. water) (if present), e.g. Mix or shake using an impeller mixer for about 25-30 minutes at room temperature under atmospheric atmosphere at a relatively low rate to avoid incorporation. In an exemplary embodiment, the final volume of diode ink is typically about 1/2 to 1 L (per wafer) containing 100 to 100 L of 9 million to 10 million diodes, and the concentration of the diode 100 to 100 L is described, for example, below. Depending on the concentration required for the selected printed LED or photovoltaic device, it can be adjusted up or down as desired, and exemplary viscosity ranges for different types of printing or different types of diodes 100-100L are described above. First solvents such as NPA also act as preservatives and tend to inhibit bacterial and fungal growth for storage of the final diode ink. If other first solvents are desired, separate preservatives, inhibitors or fungicides may also be added. In exemplary embodiments, additional surfactants or antifoams for printing may be used as options, but are not required for proper functionalization and exemplary printing.

다이오드 100 내지 100L의 농도는 장치 요건에 따라 조절될 수 있다. 예를 들어, 조명 용도의 경우, 낮은 표면 명도 램프는 다이오드 100 내지 100L의 농도 약 12,500개/㎖(㎤) 다이오드의 다이오드 잉크를 사용하여 1㎠당 약 25개의 다이오드들 100 내지 100L을 사용할 수 있다. 또 다른 예시적 양태에서, 하나의 웨이퍼 150은 약 570㎖의 다이오드 잉크에 대해 약 720만개의 다이오드 100 내지 100L을 함유할 수 있다. 각각 1㎖의 다이오드 잉크는 인쇄시 약 500㎠를 커버하는 데 사용될 수 있고, 570㎖의 다이오드 잉크는 약 28.8㎡를 커버한다. 또한, 예를 들어 매우 높은 표면 명도 램프의 경우, 1㎠당 약 100개의 다이오드들 100 내지 100L을 사용하기 위해 약 50,000개/㎖(㎤)의 다이오드 100 내지 100L 농도가 요구될 것이다.The concentration of diodes 100-100L can be adjusted according to the device requirements. For example, for lighting applications, a low surface brightness lamp may use about 25 diodes 100-100L per cm 2 using diode inks of a concentration of about 12,500 diodes / ml (cm 3) diodes of 100-100L. . In another exemplary embodiment, one wafer 150 may contain about 7.2 million diodes 100-100L for about 570 ml diode ink. Each 1 ml of diode ink can be used to cover about 500 cm 2 when printed, and 570 ml of diode ink covers about 28.8 m 2. In addition, for example, for very high surface brightness lamps, a concentration of about 100-100L diodes of about 50,000 / ml (cm 3) will be required to use about 100-100L of about 100 diodes per cm 2.

도 75는 다이오드 잉크의 예시적 제조 방법 양태를 예시하는 순서도이고, 유용한 개요를 제공한다. 당해 방법은 시작 단계 200으로부터 출발하여, 다이오드 100 내지 100L을 웨이퍼 150, 150A로부터 이형시킨다(단계 205). 상기 논의된 바와 같이, 이 단계는 제1 다이오드 면 위의 웨이퍼를 레이저 리프트-오프를 사용하여 웨이퍼 본드 접착제로 웨이퍼 홀더에 부착시키고, 웨이퍼의 제2의, 배면을 그라인딩 및/또는 폴리싱 및/또는 에칭시켜 싱귤레이션 트렌치들을 노출시키고, 요구되거나 명시된 경우, 임의의 추가 기판 또는 GaN을 제거하고, 웨이퍼 본드 접착제를 용해시켜 IPA와 같은 용매 또는 NPA와 같은 또 다른 용매 또는 상술된 임의의 기타 용매들에 다이오드 100 내지 100L을 이형시킴을 포함한다. IPA를 사용하는 경우, 당해 방법은 다이오드 100 내지 100L을 NPA와 같은 (제1) 용매로 옮기는 임의의 단계 210을 포함한다. 이어서, 당해 방법은 제1 용매 중의 다이오드 100 내지 100L을 메틸셀룰로스와 같은 점도 조절제에 첨가하고(단계 215), 하나 이상의 제2 용매들, 예를 들면 1종 또는 2종의 2염기성 에스테르, 예를 들면 디메틸 글루타레이트 및/또는 디메틸 석시네이트를 첨가한다(단계 220). 탈이온수와 같은 제3 용매를 사용하여 임의의 중량비를 조절할 수 있다(단계 225). 이어서, 단계 230에서, 당해 방법은 복수 개의 다이오드들 100 내지 100L, 제1 용매, 점도 조절제, 제2 용매(및 복수 개의 화학적 및 전기적 불활성 입자들, 예를 들면, 유리 비드) 및 임의의 추가 탈이온수를 대기 분위기하에 실온(약 25℃)에서 약 25 내지 30분 동안 혼합하고, 최종 점도는 약 1,000cps 내지 약 25,000cps이다. 이후 당해 방법은 종료될 수 있다(반송 단계 235). 또한, 단계 215, 220, 및 225는 상술된 바와 같이 기타 순서들로 일어날 수 있고 필요한 만큼 반복될 수 있으며 임의의 추가 혼합 단계들도 사용될 수 있다는 것을 주목해야 한다.75 is a flow chart illustrating an exemplary method of manufacturing a diode ink and provides a useful overview. The method starts from the starting step 200, releasing the diodes 100-100L from the wafers 150, 150A (step 205). As discussed above, this step attaches the wafer on the first diode side to the wafer holder with a wafer bond adhesive using laser lift-off, grinding and / or polishing and / or polishing a second, back side of the wafer. Etch to expose singulation trenches and, if required or specified, remove any additional substrate or GaN, and dissolve the wafer bond adhesive to a solvent such as IPA or another solvent such as NPA or any other solvents described above. Releasing diodes 100-100L. When using IPA, the method includes any step 210 of transferring 100-100L of diodes to a (first) solvent, such as NPA. The method then adds 100-100L of the diode in the first solvent to a viscosity modifier such as methylcellulose (step 215) and adds one or more second solvents, for example one or two dibasic esters, e.g. For example dimethyl glutarate and / or dimethyl succinate are added (step 220). Any weight ratio can be adjusted using a third solvent, such as deionized water (step 225). Subsequently, in step 230, the method comprises a plurality of diodes 100-100L, a first solvent, a viscosity modifier, a second solvent (and a plurality of chemically and electrically inert particles such as glass beads) and any further stripping. Ionized water is mixed for about 25-30 minutes at room temperature (about 25 ° C.) under an atmospheric atmosphere, with a final viscosity of about 1,000 cps to about 25,000 cps. The method may then end (transfer step 235). It should also be noted that steps 215, 220, and 225 may occur in other orders as described above, may be repeated as necessary, and any further mixing steps may be used.

도 76은 예시적 장치 300 양태의 사시도이다. 도 77은 예시적 장치 양태에 대한 제1 전도성 층의 예시적 전극 구조물을 도시한 평면(또는 상면)도이다. 도 78은 예시적 장치 300 양태의 (도 76의 30-30' 평면을 통한) 제1 단면도이다. 도 79는 예시적 장치 300 양태의 (도 76의 31-31' 평면을 통한) 제2 단면도이다. 도 80은 예시적 제2 장치 700 양태의 사시도이다. 도 81은 예시적 제2 장치 700 양태의 (도 80의 88-88' 평면을 통한) 제1 단면도이다. 도 82는 예시적 제2 장치 700 양태의 (도 80의 87-87' 평면을 통한) 제1 단면도이다. 도 83은 제1 도체 310A에 커플링된 예시적 다이오드 100J, 100K, 100D 및 100E의 제2 단면도이다. 도 87은 2개의 면으로부터의 발광을 제공하기 위한 예시적 제3 장치 300C 양태의 단면도이다. 도 88은 2개의 면으로부터의 발광을 제공하기 위한 예시적 제4 장치 300D 양태의 단면도이다. 도 89는 예시적 제1 장치 양태의 더욱 상세한 부분 단면도이다. 도 90은 예시적 제2 장치 양태의 더욱 상세한 부분 단면도이다. 도 91은 예시적 제5 장치 720 양태의 사시도이다. 도 92는 예시적 제5 장치 720 양태의 (도 91의 57-57' 평면을 통한) 단면도이다. 도 93은 예시적 제6 장치 730 양태의 사시도이다. 도 94는 예시적 제6 장치 730 양태의 (도 93의 58-58' 평면을 통한) 단면도이다. 도 95는 예시적 제7 장치 740 양태의 사시도이다. 도 96은 예시적 제7 장치 740 양태의 (도 95의 59-59' 평면을 통한) 단면도이다. 도 97은 예시적 제8 장치 750 양태의 사시도이다. 도 98은 예시적 제8 장치 750 양태의 (도 97의 61-61' 평면을 통한) 단면도이다. 도 99는 예시적 장치 양태에 대한 제1 전도성 층의 예시적 제2 전극 구조물을 도시한 평면(또는 상면)도이다. 도 101은 통상적으로 도 100에 예시된 시스템 800, 810 양태와 함께 사용되는, 예시적 제9 및 제10 장치 760, 770 양태의 평면(또는 상면)도이다. 도 102는 예시적 제9 장치 760 양태의 (도 101의 63-63' 평면을 통한) 단면도이다. 도 103은 예시적 제10 장치 770 양태의 (도 101의 63-63' 평면을 통한) 단면도이다. 도 109는 발광하는 여자된 예시적 장치 300A 양태의 사진이다.76 is a perspective view of an example apparatus 300 embodiment. 77 is a top (or top) view illustrating example electrode structures of a first conductive layer for example device aspects. FIG. 78 is a first cross-sectional view (through the 30-30 ′ plane of FIG. 76) of an exemplary device 300 embodiment. FIG. 79 is a second cross-sectional view (through the 31-31 ′ plane of FIG. 76) of an exemplary device 300 embodiment. 80 is a perspective view of an exemplary second apparatus 700 embodiment. FIG. 81 is a first cross-sectional view (through the 88-88 'plane of FIG. 80) of an exemplary second apparatus 700 embodiment. FIG. 82 is a first cross-sectional view (through the 87-87 ′ plane of FIG. 80) of an exemplary second device 700 embodiment. 83 is a second cross-sectional view of example diodes 100J, 100K, 100D, and 100E coupled to first conductor 310A. 87 is a cross-sectional view of an exemplary third apparatus 300C embodiment for providing light emission from two sides. 88 is a cross sectional view of an exemplary fourth apparatus 300D embodiment for providing light emission from two sides; 89 is a more detailed partial cross-sectional view of an exemplary first apparatus embodiment. 90 is a more detailed partial cross-sectional view of an exemplary second apparatus embodiment. 91 is a perspective view of an exemplary fifth apparatus 720 embodiment. FIG. 92 is a cross-sectional view (through the 57-57 'plane of FIG. 91) of an exemplary fifth device 720 embodiment. 93 is a perspective view of an exemplary sixth apparatus 730 embodiment. 94 is a cross-sectional view (through the 58-58 'plane of FIG. 93) of an exemplary sixth device 730 embodiment. 95 is a perspective view of an exemplary seventh apparatus 740 embodiment. FIG. 96 is a cross-sectional view (through the 59-59 'plane of FIG. 95) of an exemplary seventh apparatus 740 embodiment. 97 is a perspective view of an exemplary eighth apparatus 750 embodiment. 98 is a cross-sectional view (through the 61-61 'plane of FIG. 97) of an exemplary eighth device 750 embodiment. 99 is a top (or top) view illustrating an example second electrode structure of the first conductive layer for an example device aspect. FIG. 101 is a top (or top) view of an exemplary ninth and tenth apparatus 760, 770 aspect, typically used with the system 800, 810 aspect illustrated in FIG. FIG. 102 is a cross-sectional view (through the 63-63 ′ plane of FIG. 101) of an exemplary ninth device 760 embodiment. FIG. 103 is a cross-sectional view (through the 63-63 ′ plane of FIG. 101) of an exemplary tenth apparatus 770 embodiment. 109 is a photograph of an excited excited example device 300A embodiment.

도 76 내지 79를 참조로, 장치 300에서, 하나 이상의 제1 도체들 310은 제1 면 위의 기재 305 위에 침착되고, 이어서 복수 개의 다이오드들 100 내지 100K(상기 제2 단자 127을 상기 도체 310에 커플링시킴), 유전 층 315, 제2 도체(들) 320(일반적으로 상기 제1 단자들에 커플링시키는 투명 도체들), 임의로 이어서 안정화 층 335, 발광(또는 광 방출) 층 325, 및 보호층 또는 피복물 330이 침착된다. 이 장치 300 양태에서, 광학적 불투명 기재 305 및 제1 도체(들) 310이 사용된 경우에는, 광이 주로 당해 장치 300의 상부 제1 면을 통해 발광되거나 흡수되고, 광학 투과성 기재 305 및 제1 도체(들) 310이 사용된 경우에는, 특히 제1 또는 제2 배향을 갖는 다이오드 100 내지 100K를 여자시키기 위해 AC 전압으로 여자시켰다면, 광이 당해 장치 300의 면들 둘 다로부터 발광되거나 흡수된다.76-79, in device 300, one or more first conductors 310 are deposited on a substrate 305 on a first face, and then a plurality of diodes 100-100K (the second terminal 127 is connected to the conductor 310). Coupling), dielectric layer 315, second conductor (s) 320 (generally transparent conductors coupling to the first terminals), optionally followed by stabilization layer 335, light emitting (or light emitting) layer 325, and protective Layer or coating 330 is deposited. In this device 300 embodiment, when the optically opaque substrate 305 and the first conductor (s) 310 are used, light is mainly emitted or absorbed through the upper first side of the device 300 and the optically transmissive substrate 305 and the first conductor When (s) 310 is used, light is either emitted or absorbed from both sides of the device 300, especially if it is excited with an AC voltage to excite the diodes 100-100K with the first or second orientation.

도 80 내지 83을 참조로, 장치 700에서, 복수 개의 다이오드들 100L은 기재 305(이것은 광학 투과성이고, 따라서 본 명세서에서 기재 305A라고 지칭됨)의 제1 면 위에 침착되고, 이어서 하나 이상의 제1 도체들 310(상기 제2 단자 127을 상기 도체 310에 커플링시킴), 유전 층 315, 제2 도체(들) 320(상기 제1 단자들에 커플링시킴)(이것은 광학 투과성일 수 있거나 광학 투과성일 수 없음), 및 임의로 이어서 안정화 층 335 및 보호층 또는 피복물 330이 침착된다. 임의의 발광(또는 광 방출) 층 325가, 상기 기재 305의 제1 면 위의 침착 단계들 중의 임의의 것 이전 또는 이후에, 임의의 기타 보호층 또는 피복물 330과 함께 상기 기재 305의 제2 면에 도포될 수 있다. 이 장치 700 양태에서, 하나 이상의 광학적 불투명 제2 도체 320이 사용된 경우에는, 광이 주로 상기 제2 면 위의 당해 장치 700의 기재 305A를 통해 발광되거나 흡수되고, 하나 이상의 광학 투과성 제2 도체 320이 사용된 경우에는, 광이 당해 장치 700의 면들 둘 다에서 발광되거나 흡수된다.80-83, in device 700, a plurality of diodes 100L are deposited on a first side of a substrate 305 (which is optically transmissive and therefore referred to herein as substrate 305A), followed by one or more first conductors. 310 (coupling the second terminal 127 to the conductor 310), dielectric layer 315, second conductor (s) 320 (coupling to the first terminals) (which may be optically transmissive or optically transmissive) ) And optionally a stabilization layer 335 and a protective or coating 330 are deposited. Any luminescent (or light emitting) layer 325, along with any other protective layer or coating 330, before or after any of the deposition steps on the first side of the substrate 305, is on the second side of the substrate 305. It can be applied to. In this device 700 embodiment, when one or more optically opaque second conductors 320 are used, light is primarily emitted or absorbed through the substrate 305A of the device 700 above the second side, and the at least one optically transmissive second conductor 320. When used, light is emitted or absorbed on both sides of the device 700.

상기 각종 장치 300, 700, 720, 730, 740, 750, 760, 770 양태는 LED-기반 조명 또는 기타 루미네어(luminaire)의 플렉시블 시트로서 인쇄될 수 있는데, 예를 들면, 이들은 건축학적 형상, 기타 예술적 또는 공상적 디자인의 폴딩 및 크리싱된 오리가미 형상, 에디슨 전구 형상, 형광 전구 형상, 샹들리에 형상을 비제한적으로 포함하는 임의의 종류의 각종 형태 및 디자인들 중의 임의의 것으로 컬링(curled), 폴딩(folded), 트위스팅(twisted), 스파이럴링(spiraled), 플래트닝(flattened), 노팅(knotted), 크리싱(creased), 및 그렇지 않으면 성형될 수 있으며, 이러한 컬링 및 폴딩된 에디슨 전구 형상 하나가 시스템 800, 810으로서 도 100에 예시되어 있다. 각종 장치 300, 700 양태는 또한 수득된 디바이스의 면들 둘 다로부터 발광되거나 흡수되는 광을 갖기 위해, 각종 방식들, 예를 들면, 백-투-백(back-to-back)으로 조합될 수 있다. 예를 들면 비제한적으로, 2개의 장치 300을 각각의 기판 305의 제2 면 위에 백-투-백으로 조합하여 장치 300C 양태를 형성할 수 있거나, 장치 300을 기판 305의 면들 둘 다의 위에 인쇄하여 장치 300D 양태를 형성할 수 있고, 이들은 각각 도 87 및 88에 단면도로 예시되어 있다. 또한, 예를 들면 비제한적으로, 별도로 예시하지 않았으나, 2개의 장치 700을 또한 비-기판 305, 제1 면 위에 백-투-백으로 조합시켜, 수득된 디바이스의 면들 둘 다로부터의 발광을 제공할 수도 있다.The various devices 300, 700, 720, 730, 740, 750, 760, 770 aspects can be printed as flexible sheets of LED-based lighting or other luminaires, for example, they are architectural shapes, other Curled or folded to any of a variety of shapes and designs of any kind, including but not limited to folding and creasing origami shapes, Edison bulb shapes, fluorescent bulb shapes, chandelier shapes of artistic or fantasy designs ), Twisted, spiraled, flattened, knotted, cresed, and otherwise molded, one such curled and folded Edison bulb shape It is illustrated in FIG. 100 as 800 and 810. The various apparatus 300, 700 aspects may also be combined in various ways, eg, back-to-back, to have light emitted or absorbed from both sides of the device obtained. . For example, but not limited to, two devices 300 can be combined back-to-back on the second side of each substrate 305 to form the device 300C embodiment, or the device 300 can be printed on both sides of the substrate 305. To form device 300D embodiments, which are illustrated in cross-sectional views in FIGS. 87 and 88, respectively. Also, for example, but not by way of limitation, the two devices 700 are also combined non-substrate 305, back-to-back onto the first side, to provide light emission from both sides of the device obtained, although not separately illustrated. You may.

도 91 및 92를 참조로, 장치 720에서, 제1 도체 310은 제1 면 위의 기재 305 위에 하나 이상의 층으로서 침착되고, 이어서 상기 도체 310에 커플링시키기 위한 탄소 접촉부 322A가 침착되고, 이어서 복수 개의 다이오드들 100 내지 100K(상기 제2 단자 127을 상기 도체 310에 커플링시킴), 유전 층 315, 또한 하나 이상의 층으로서 침착된 제2 도체 320(일반적으로 상기 제1 단자들에 커플링시키는 투명 도체들)이 침착되고, 이어서 상기 도체 320에 커플링시키기 위한 탄소 접촉부 322B가 침착되고, 임의로 이어서 안정화 층 335, 발광(또는 광 방출) 층 325, 및 보호층 또는 피복물 330이 침착된다. 이 장치 300 양태에서, 광은 주로 당해 장치 720의 상부 제1 면을 통해 발광되거나 흡수되고, 광학 투과성 기재 305 및 제1 도체 310이 사용된 경우에는, 특히 AC 전압으로 여자되었다면, 광이 당해 장치 720의 면들 둘 다로부터 발광되거나 흡수된다.Referring to FIGS. 91 and 92, in apparatus 720, a first conductor 310 is deposited as one or more layers on a substrate 305 on a first side, followed by deposition of carbon contacts 322A for coupling to the conductor 310, followed by a plurality of. Diodes 100 to 100K (coupling the second terminal 127 to the conductor 310), a dielectric layer 315, and a second conductor 320 deposited as one or more layers (generally transparent to the first terminals) Conductors) are deposited, followed by deposition of carbon contact 322B for coupling to conductor 320, optionally followed by stabilization layer 335, light emitting (or light emitting) layer 325, and protective or coating 330. In this device 300 embodiment, light is primarily emitted or absorbed through the upper first side of the device 720, and if the optically transmissive substrate 305 and the first conductor 310 are used, in particular if the light is excited at an AC voltage, the device is Emitted or absorbed from both sides of 720.

도 93 및 94를 참조로, 장치 730에서, 실질적으로 광학 투과성 제1 도체 310은 제1 면 위의 광학 투과성 기재 305A 위에 하나 이상의 층으로서 침착되고, 이어서 상기 도체 310에 커플링시키기 위한 탄소 접촉부 322A가 침착되고, 이어서 복수 개의 불활성 입자들 292를 갖는 복수 개의 다이오드들 100 내지 100K(상기 제2 단자 127을 상기 도체 310에 커플링시킴), 유전 층 315, 또한 하나 이상의 층으로서 침착된 제2 도체 320(일반적으로 상기 제1 단자들에 커플링시키는 투명 도체들)이 침착되고, 이어서 상기 도체 320에 커플링시키기 위한 탄소 접촉부 322B가 침착되고, 임의로 이어서 안정화 층 335, 제1 발광(또는 광 방출) 층 325, 및 보호층 또는 피복물 330이 침착되고, 이어서 상기 기재 305A의 제2 면 위에 제2 발광(또는 광 방출) 층 325, 및 보호층 또는 피복물 330이 침착된다. 이 장치 730 양태에서, 광은 당해 장치 730의 상부 제1 면 및 저부 제2 면을 통해 발광되거나 흡수된다. 추가로, 상기 제2 발광(또는 광 방출) 층 325의 사용은 또한 상기 제2 면을 통해 발광된 광의 파장을 이동시킬 수 있다(추가로, 상기 제1 발광(또는 광 방출) 층 325는 상기 제1 면을 통해 발광된 광의 스펙트럼을 이동시킴).With reference to FIGS. 93 and 94, in device 730, a substantially optically transmissive first conductor 310 is deposited as one or more layers on the optically transmissive substrate 305A on the first side and then carbon contacts 322A for coupling to the conductor 310. Is deposited, followed by a plurality of diodes 100-100K having a plurality of inert particles 292 (coupling the second terminal 127 to the conductor 310), a dielectric layer 315, and also a second conductor deposited as one or more layers. 320 (generally transparent conductors coupling to the first terminals) is deposited, followed by carbon contact 322B for coupling to the conductor 320, optionally followed by stabilization layer 335, first light emission (or light emission). ) Layer 325, and a protective layer or coating 330 are deposited, followed by a second light emitting (or light emitting) layer 325, and a protective layer or coating 330 on the second side of the substrate 305A. In this device 730 embodiment, light is emitted or absorbed through the top first side and bottom second side of the device 730. In addition, the use of the second light emitting (or light emitting) layer 325 may also shift the wavelength of light emitted through the second face (in addition, the first light emitting (or light emitting) layer 325 may be Shifting the spectrum of light emitted through the first plane).

도 95 및 96를 참조로, 장치 740에서, 복수 개의 다이오드들 100L은 기재 305(이것은 광학 투과성이고, 본 명세서에서 기재 305A라고도 지칭됨)의 제1 면 위에 침착되고, 이어서 제1 도체 310이 하나 이상의 층(상기 도체 310을 상기 제2 단자 127에 커플링시킴)으로서 침착되고, 이어서 상기 도체 310에 커플링시키기 위한 탄소 접촉부 322A, 유전 층 315, 또한 하나 이상의 층으로서 침착된 제2 도체 320(상기 제1 단자들에 커플링시킴)이 침착되고, 이어서 상기 도체 320에 커플링시키기 위한 탄소 접촉부 322B가 침착되고, 임의로 이어서 안정화 층 335 및 보호층 또는 피복물 330이 침착된다. 임의의 발광(또는 광 방출) 층 325가, 상기 기재 305의 제1 면 위의 침착 단계들 중의 임의의 것 이전 또는 이후에, 임의의 기타 보호층 또는 피복물 330과 함께 상기 기재 305의 제2 면에 도포될 수 있다. 이 장치 740 양태에서, 광은 주로 상기 제2 면 위의 장치 740의 기재 305A를 통해 발광되거나 흡수되고(또한 상기 제1 발광(또는 광 방출) 층 325로부터의 파장의 임의의 이동을 갖는다), 하나 이상의 광학 투과성 제2 도체 320이 사용된 경우에는, 광이 당해 장치 740의 면들 둘 다에서 발광되거나 흡수된다.95 and 96, in apparatus 740, a plurality of diodes 100L are deposited on a first side of a substrate 305 (which is optically transmissive, also referred to herein as substrate 305A), followed by one first conductor 310. A second contact 320 deposited as an ideal layer (coupling the conductor 310 to the second terminal 127), followed by a carbon contact 322A, a dielectric layer 315, and also one or more layers for coupling to the conductor 310. Coupling to the first terminals), followed by deposition of a carbon contact 322B for coupling to the conductor 320, optionally followed by a stabilization layer 335 and a protective or coating 330. Any luminescent (or light emitting) layer 325, along with any other protective layer or coating 330, before or after any of the deposition steps on the first side of the substrate 305, is on the second side of the substrate 305. It can be applied to. In this device 740 embodiment, light is primarily emitted or absorbed through the substrate 305A of the device 740 above the second side (and also has any shift in wavelength from the first light emitting (or light emitting) layer 325), If one or more optically transmissive second conductors 320 are used, light is emitted or absorbed on both sides of the device 740.

도 97 및 98을 참조로, 장치 750에서, 복수 개의 다이오드들 100L은 기재 305(이것은 광학 투과성이고, 본 명세서에서 기재 305A라고도 지칭됨)의 제1 면 위에 침착되고, 이어서 제1 도체 310이 하나 이상의 층(상기 도체 310을 상기 제2 단자 127에 커플링시킴)으로서 침착되고, 이어서 상기 도체 310에 커플링시키기 위한 탄소 접촉부 322A, 유전 층 315, 또한 하나 이상의 층으로서 침착된 실질적으로 광학 투과성 제2 도체 320(상기 제1 단자들에 커플링시킴)이 침착되고, 이어서 상기 도체 320에 커플링시키기 위한 탄소 접촉부 322B, 및 임의로 이어서 안정화 층 335, 임의의 제1 발광(또는 광 방출) 층 325, 및 보호층 또는 피복물 330이 침착된다. 임의의 제2 발광(또는 광 방출) 층 325가, 상기 기재 305의 제1 면 위의 침착 단계들 중의 임의의 것 이전 또는 이후에, 임의의 기타 보호층 또는 피복물 330과 함께 상기 기재 305A의 제2 면에 도포될 수 있다. 이 장치 750 양태에서, 광은 당해 장치 750의 상부 제1 면 및 저부 제2 면 둘 다를 통해 발광되거나 흡수되고, 또한 상기 제1 및 제2 발광(또는 광 방출) 층 325로부터의 파장의 임의의 이동을 갖는다.97 and 98, in device 750, a plurality of diodes 100L are deposited on a first side of a substrate 305 (which is optically transmissive, also referred to herein as substrate 305A), followed by one first conductor 310. A substantially optically transmissive agent deposited as an ideal layer (coupling the conductor 310 to the second terminal 127), followed by carbon contact 322A, dielectric layer 315, and also as one or more layers for coupling to the conductor 310. 2 conductor 320 (coupling to the first terminals) is deposited, followed by a carbon contact 322B for coupling to the conductor 320, and optionally then a stabilization layer 335, any first light emitting (or light emitting) layer 325 And protective layer or coating 330 are deposited. Any second light emitting (or light emitting) layer 325 is formed of the substrate 305A together with any other protective layer or coating 330 before or after any of the deposition steps on the first side of the substrate 305. It can be applied to two sides. In this device 750 embodiment, light is emitted or absorbed through both the top first and bottom second sides of the device 750, and also any of the wavelengths from the first and second light emitting (or light emitting) layers 325. Have a move.

장치 760 및 770은 도 100 내지 103을 참조로 아래에 더욱 상세히 기술될 것이며, 이들은 또한 통상적으로 하나 이상의 층으로서 침착되는 제3 도체 312를 사용한다는 점에서 기타 예시된 장치들과 상이하다. 추가로, 장치 770은 또한 아래에 더욱 상세히 논의되는 장벽 층 318의 사용을 예시한다.The devices 760 and 770 will be described in more detail below with reference to FIGS. 100-103, which differ from other illustrated devices in that they also use a third conductor 312 which is typically deposited as one or more layers. In addition, device 770 also illustrates the use of barrier layer 318, discussed in more detail below.

상기 언급된 바와 같이, 당해 장치 300, 700, 720, 730, 740, 750, 760, 770은 기재 305 위에 복수 개의 층을 침착(예를 들면, 인쇄)시킴으로써, 즉, 장치 300, 720, 730, 750의 경우, 하나 이상의 제1 도체들 310을 층 또는 복수 개의 도체 310으로서 상기 기재 305 위에 침착시키고, 이어서 다이오드 100 내지 100L을 (약 18 내지 20㎛ 또는 그 이상의 습윤 막 두께로) 액체 또는 겔 현탁액으로서 침착시키고(즉, 다이오드 잉크), 상기 현탁액의 액체/겔 부분을 증발시키거나 또는 분산시키고, 장치 700, 740, 750의 경우, 다이오드 100 내지 100L을 (약 18 내지 20㎛ 또는 그 이상의 습윤 막 두께로) 액체 또는 겔 현탁액으로서 광학 투과성 기재 305A의 제1 면 위에 침착시키고(즉, 다이오드 잉크), 상기 현탁액의 액체/겔 부분을 증발시키거나 또는 분산시킨 다음, 하나 이상의 제1 도체들 310을 침착시킴으로써 형성된다.As mentioned above, the apparatus 300, 700, 720, 730, 740, 750, 760, 770 is deposited by depositing a plurality of layers on the substrate 305 (e.g., printing), i.e., the apparatus 300, 720, 730, In the case of 750, one or more first conductors 310 are deposited on the substrate 305 as a layer or a plurality of conductors 310, followed by a liquid or gel suspension (at a wet film thickness of about 18-20 μm or more) of diodes 100-100L. (Ie, diode ink), evaporate or disperse the liquid / gel portion of the suspension, and for devices 700, 740, 750, 100-100L of diode (about 18-20 μm or more wet film) In thickness) as a liquid or gel suspension (i.e., diode ink) on the first side of the optically transmissive substrate 305A, and evaporating or dispersing the liquid / gel portion of the suspension, followed by one or more first conductors 310 composure It is formed by.

다이오드 100 내지 100L의 액체 또는 겔 현탁액이 건조 또는 경화될 때, 상기 다이오드 잉크의 성분들(특히, 상기 언급된 바와 같은 점도 조절제 또는 접착성 점도 조절제)은 다이오드 100 내지 100L 둘레에, 도 89 및 90에서 막 295로서 예시된 비교적 얇은 막, 피복물, 격자 또는 메쉬를, 사용된 점도 조절제의 농도에 따라 통상적으로 약 50nm 내지 약 300nm 두께(완전히 경화 또는 건조되었을 때)(예를 들면, 낮은 농도의 점도 조절제의 경우 약 50 내지 100nm, 그리고 높은 농도의 점도 조절제의 경우 약 200 내지 300nm)로 형성하여, 이들을 기재 305 또는 제1 도체(들) 310 위의 제위치에 유지시키는 데 도움을 준다. 침착된 막 295는 도 89에 예시된 바와 같이 연속적이어서 상기 다이오드 100 내지 100L을 둘러쌀 수 있거나, 도 90에 예시된 바와 같이 불연속적이어서 틈들을 남겨두고 상기 다이오드 100 내지 100L을 단지 부분적으로만 둘러쌀 수 있다. 단자 125, 127은 통상적으로 다이오드 잉크 막 295로 피복되지만, 일반적으로는 단자 125, 127의 충분한 표면 거칠기가 존재하므로 막 295가 제1 및 제2 도체 310, 320에 대한 전기 접속의 제조를 방해하지 않는다. 막 295는 통상적으로 점도 조절제의 경화 또는 건조된 형태, 및 잠재적으로 또한 소량 또는 미량의 각종 용매들, 예를 들면, 경화 또는 건조된 다이오드 잉크 양태들을 참조로 아래에 언급되는 바와 같은 제1 또는 제2 용매를 포함한다. 또한, 아래에 더욱 상세히 논의되는 바와 같이, 점도 조절제는 도 103을 참조로 아래에 논의되는 장벽 층 318을 형성하는 데에도 사용될 수 있다.When the liquid or gel suspension of diodes 100-100L is dried or cured, the components of the diode ink (particularly the viscosity modifier or adhesive viscosity modifier as mentioned above) are around the diodes 100-100L, FIGS. 89 and 90. A relatively thin film, coating, lattice or mesh, illustrated as membrane 295 in, is typically from about 50 nm to about 300 nm thick (when fully cured or dried), depending on the concentration of the viscosity modifier used (eg, low viscosity About 50 to 100 nm for the modifiers and about 200 to 300 nm for the high concentration of viscosity modifiers) to help hold them in place over the substrate 305 or the first conductor (s) 310. The deposited film 295 may be continuous as illustrated in FIG. 89 to surround the diodes 100 to 100L, or as discontinuous as illustrated in FIG. 90 to leave gaps and only partially surround the diodes 100 to 100L. It can be cheap. Terminals 125 and 127 are typically covered with a diode ink film 295, but generally there is sufficient surface roughness of terminals 125 and 127 so that film 295 does not interfere with the manufacture of electrical connections to the first and second conductors 310, 320. Do not. Membrane 295 is typically a first or second agent as mentioned below with reference to cured or dried forms of viscosity modifiers, and potentially also small or trace amounts of various solvents, such as cured or dried diode ink embodiments. 2 solvents are included. In addition, as discussed in more detail below, viscosity modifiers may also be used to form barrier layer 318 discussed below with reference to FIG. 103.

장치 300의 경우, 다이오드 100 내지 100K는 하나 이상의 제1 도체들 310A에 물리적 및 전기적으로 커플링되고, 장치 700의 경우, 다이오드 100K는 기재 305에 물리적으로 커플링되고, 후속적으로 하나 이상의 제1 도체들 310에 커플링되고, 장치 300, 700 양태 둘 다에서, 액체 또는 겔에 임의의 배향으로 현탁된 채로 침착되기 때문에, 다이오드 100 내지 100L은 제1 배향(상단 방향에서의 제1 단자 125), 제2 배향(하단 방향에서의 제1 단자 125), 또는 가능하게는 제3 배향(제1 단자 125는 측방향임)으로 있을 수 있다. 추가로, 액체 또는 겔에 현탁된 채로 침착되기 때문에, 다이오드 100 내지 100L은 일반적으로 장치 300, 700 내에서 매우 불규칙적으로 떨어져 있다. 추가로, 상기 언급된 바와 같이, 예시적 양태들에서, 당해 다이오드 잉크는 약 10 내지 30㎛, 또는 더욱 특히 약 12 내지 28㎛, 또는 더욱 특히 약 15 내지 25㎛의 크기 범위를 갖는, 복수 개의 화학적으로 불활성인 통상적 광학 투과성 입자들, 예를 들면, 유리 비드를 포함할 수 있다.For device 300, diodes 100-100K are physically and electrically coupled to one or more first conductors 310A, and for device 700, diode 100K is physically coupled to substrate 305, and subsequently one or more first The diodes 100 to 100L are in a first orientation (first terminal 125 in the top direction) because they are coupled to the conductors 310 and in both device 300 and 700 embodiments are deposited suspended in any orientation in the liquid or gel. , Second orientation (first terminal 125 in the lower direction), or possibly third orientation (first terminal 125 is laterally). In addition, because they are deposited suspended in liquids or gels, diodes 100-100L are generally very irregularly spaced within devices 300, 700. In addition, as mentioned above, in exemplary embodiments, the diode ink may have a plurality of sizes ranging from about 10 to 30 μm, or more particularly about 12 to 28 μm, or even more particularly about 15 to 25 μm. Chemically inert conventional optically transmissive particles, such as glass beads.

제1 상단 배향 또는 방향에서, 도 83에 예시된 바와 같이, 제1 단자 125(다이오드 100 내지 100J에 대한 범프 또는 돌출 구조물을 형성하는 금속 층 120B 또는 다이오드 100K의 금속 층 122)는 위쪽으로 배향되고, 다이오드 100 내지 100K는 제2 단자 127(이것은 다이오드 100K에 대한 금속 층 120B일 수 있다), 또는 다이오드 100J에 대해 예시된 바와 같은 배면 금속 층 122, 또는 다이오드 100D(다이오드 100J의 임의의 배면 금속 층 122 없이 구현됨)에 대해 예시된 바와 같은 중심 비아 131, 또는 주변 비아 134(별도로 예시하지 않음), 또는 다이오드 100E에 대해 예시된 바와 같은 기판 105를 통해 하나 이상의 제1 도체들 310A에 커플링된다. 제2 하단 배향 또는 방향에서, 도 78 및 79에 예시된 바와 같이, 제1 단자 125는 아래쪽으로 배향되고, 다이오드 100 내지 100K는 제1 단자 125(예를 들면, 다이오드 100 내지 100J에 대한 범프 또는 돌출 구조물을 형성하는 금속 층 120B 또는 다이오드 100K의 금속 층 122)를 통해 하나 이상의 제1 도체들 310A에 커플링되거나 커플링될 수 있다.In the first top orientation or direction, as illustrated in FIG. 83, the first terminal 125 (metal layer 120B or metal layer 122 of diode 100K forming bump or protrusion structures for diodes 100-100J) is oriented upwards and , Diodes 100-100K may comprise second terminal 127 (which may be metal layer 120B for diode 100K), or back metal layer 122 as illustrated for diode 100J, or diode 100D (any back metal layer of diode 100J). Coupled to one or more first conductors 310A through a center via 131 as illustrated for example, or peripheral via 134 (not separately illustrated), or substrate 105 as illustrated for diode 100E. . In the second bottom orientation or direction, as illustrated in FIGS. 78 and 79, the first terminal 125 is oriented downwards, and diodes 100-100K are bumps for the first terminal 125 (eg, diodes 100-100J, or Or may be coupled to one or more first conductors 310A through metal layer 120B or metal layer 122 of diode 100K forming the protruding structure.

다이오드 100L의 경우, 다이오드 100L은 도 81 및 82에 예시된 바와 같이 제1 단자 125와 제2 단자 127이 둘 다 위쪽으로 배향되는 제1 상단 배향 또는 방향으로 배향될 수 있거나, 별도로 예시하지 않았으나, 제1 단자 125와 제2 단자 127이 둘 다 아래쪽으로 배향되는 제2 하단 배향 또는 방향으로 배향될 수 있다. 이러한 하단 배향의 경우, 제1 단자 125는 하나 이상의 제1 도체들 310과 전기적으로 접촉될 수 있는 반면, 제2 단자 127은 유전 층 135 내에 있을 가능성이 더 많고 제2 도체 320과 접촉하지 않아, 다이오드 100L은 제2 배향을 가질 때 전기적으로 절연되고 비관능성이 되고, 이것은 다수의 양태들에서 바람직할 수 있다는 것을 주목해야 한다.For diode 100L, diode 100L may be oriented in a first top orientation or direction in which both first terminal 125 and second terminal 127 are oriented upwards, as illustrated in FIGS. 81 and 82, or not separately illustrated, Both the first terminal 125 and the second terminal 127 may be oriented in a second bottom orientation or direction, which is oriented downward. For this bottom orientation, the first terminal 125 may be in electrical contact with one or more first conductors 310, while the second terminal 127 is more likely to be in the dielectric layer 135 and not in contact with the second conductor 320, It should be noted that diode 100L becomes electrically insulated and nonfunctional when having a second orientation, which may be desirable in many embodiments.

다이오드 100 내지 100L이 이들 사이에 중간 간격을 가지면서 임의의 360도 배향으로 액체 또는 겔에 현탁된 채 침착되어 있는 한, 기판 305A 또는 하나 이상의 제1 도체들 310 위의 정확히 어디에 어떠한 배향으로 배치될 것인지 확실하게 미리 알 수 없다(예를 들면, 최고 품질의 제조를 위한 평균 4 내지 6시그마의 비-결함율(non-defect rate) 이내). 더 정확하게는, 다이오드 100 내지 100L 서로의 간격과 다이오드 100 내지 100L의 배향(제1 상단 또는 제2 하단) 둘 다에 대한 통계적 분포들이 존재할 것이다. 매우 확실하게 말할 수 있는 것은, 액체 또는 겔에 분산되거나 현탁된 채로 침착되어 있기 때문에, 잠재적으로 수백만의 다이오드 100 내지 100L 중 적어도 하나의 다이오드 100 내지 100L은 제2 배향으로 종료된다는 것이다.As long as diodes 100 to 100L are deposited suspended in a liquid or gel in any 360 degree orientation with an intermediate gap therebetween, they will be placed in exactly any orientation on the substrate 305A or one or more of the first conductors 310. Whether it is within the non-defect rate of an average of 4 to 6 sigma for the highest quality production. More precisely, there will be statistical distributions for both the spacing of diodes 100-100L from each other and the orientation of the diodes 100-100L (first top or second bottom). It can be very surely said that since at least one of the millions of diodes 100-100L, 100-100L of the millions of diodes 100-100L is terminated in the second orientation, since it is deposited dispersed or suspended in the liquid or gel.

따라서, 장치 300, 700, 720, 730, 740, 750, 760, 770에서 다이오드 100 내지 100L의 분포 및 배향은 통계적으로 기술될 수 있다. 예를 들면, 침착 전에, 임의의 특정 다이오드 100 내지 100L이 기판 305A 또는 하나 이상의 제1 도체들 310 위의 정확히 어디에 어떠한 배향으로 배치되고 제위치에 유지될 것인지 알 수 없거나 가늠할 수 없지만, 평균적으로 특정 수의 다이오드 100 내지 100L이 단위 면적당 특정 농도의 다이오드 100 내지 100L(예를 들면 비제한적으로, 25개/㎠의 다이오드 100 내지 100L)에서 특정 배향으로 존재할 것이다.Thus, the distribution and orientation of diodes 100-100L in devices 300, 700, 720, 730, 740, 750, 760, 770 can be described statistically. For example, prior to deposition, it is unknown or inaccurate to know exactly where and in what orientation any particular diode 100-100L will be placed on the substrate 305A or one or more first conductors 310 and held in place, but on average A number of diodes 100-100L will be present in a particular orientation in a particular concentration of diodes 100-100L (eg, but not limited to 25 / cm 2 diodes 100-100L) per unit area.

따라서, 다이오드 100 내지 100L은 효과적으로 랜덤 또는 유사-랜덤 배향으로 불규칙적 간격을 가지면서 침착된 것으로 간주될 수 있거나 침착되어 있고, 제1 배향으로 위로 향할 수 있거나(제1 단자 125 상단)(이것은 통상적으로는 (인가된 전압의 극성에 따라) 다이오드 100 내지 100J의 경우 순 바이어스 전압 방향 및 다이오드 100K의 경우 역 바이어스 방향이다), 제2 배향으로 아래를 향할 수 있다(제1 단자 125 하단)(이것은 통상적으로는 (인가된 전압의 극성에 따라) 다이오드 100 내지 100J의 경우 역 바이어스 전압 방향 및 다이오드 100K의 경우 순 바이어스 방향이다). 유사하게, 제1 배향으로 위를 향할 수 있거나(제1 및 제2 단자 125, 127 상단)(이것은 통상적으로는 다이오드 100L의 경우 순 바이어스 전압 방향이다), 또는 제2 배향으로 아래를 향할 수 있는(제1 및 제2 단자 125, 127 하단)(이것은 통상적으로는 (인가된 전압의 극성에 따라) 다이오드 100L의 경우 역 바이어스 전압 방향이다) 다이오드 100L의 경우, 상기 언급된 바와 같고 아래에 더욱 상세히 기술되는 바와 같이, 제2 배향으로 있는 다이오드 100L은 통상적으로 충분히 전기적으로 커플링되지 않고 비관능성이다. 또한, 다이오드 100 내지 100L을 제3 배향(다이오드 측면 121 하단 및 또 다른 다이오드 측면 121 상단)으로 침착시키거나 측방향에서 종료시키는 것도 가능하다.Thus, diodes 100-100L can be considered to be deposited at randomly spaced irregularly or pseudo-random orientations or deposited and can be directed upwards to the first orientation (top of first terminal 125) (this is typically Is the forward bias voltage direction for diodes 100 to 100J and the reverse bias direction for diodes 100K (depending on the polarity of the applied voltage), and may be directed downward in the second orientation (bottom of first terminal 125) (this is typical In reverse bias voltage direction for diodes 100-100J and forward bias direction for diode 100K) (depending on the polarity of the applied voltage). Similarly, it can face up in the first orientation (top of the first and second terminals 125, 127) (this is typically the forward bias voltage direction for diode 100L), or it can face down in the second orientation. (Bottom of first and second terminals 125, 127) (this is typically the reverse bias voltage direction for diode 100L (depending on the polarity of the applied voltage)) for diode 100L, as mentioned above and in more detail below As will be described, diode 100L in the second orientation is typically non-functional and not sufficiently electrically coupled. It is also possible to deposit diodes 100 to 100L in a third orientation (the bottom of the diode side 121 and the top of another diode side 121) or terminate laterally.

유체 역학, 다이오드 잉크의 점도 또는 레올로지, 스크린 메쉬 카운트, 스크린 메쉬 개구부, 스크린 메쉬 재료(상기 스크린 메쉬 재료의 표면 에너지), 인쇄 속도, 제1 도체 310의 맞물리는 또는 빗살형 구조물의 가지(tine)들의 배향(가지들은 인쇄 프레스를 통한 기재 305의 운동 방향에 대해 수직임), 다이오드 100 내지 100L이 침착되어 있는 기재 305 또는 제1 도체(들) 310의 표면 에어지, 다이오드 100 내지 100L의 형상 및 크기, 다이오드 100 내지 100L의 인쇄 또는 침착 밀도, 다이오드 측면 121의 형상, 크기 및/또는 두께, 및 다이오드 잉크의 경화 또는 건조 전 다이오드 100 내지 100L의 액체 또는 겔 현탁액의 초음파처리 또는 기타 기계적 진동은 하나의 제1, 제2 또는 제3 배향의 또 다른 제1, 제2 또는 제3 배향에 대한 우세에 영향을 미치는 것으로 나타난다. 예를 들면, 다이오드 측면 121이 높이(또는 수직 두께, 제1 또는 제2 배향에 대해 수직임) 약 10㎛ 미만, 더욱 특히 높이 약 8㎛ 미만이어서 다이오드 100 내지 100L이 비교적 얇은 면 또는 가장자리를 갖는 경우, 제3 배향을 갖는 다이오드 100 내지 100L의 비율이 상당히 감소한다.Hydrodynamics, viscosity or rheology of diode inks, screen mesh count, screen mesh openings, screen mesh material (surface energy of the screen mesh material), printing speed, branches of interlocking or comb-like structures of the first conductor 310 ) Orientations (branches are perpendicular to the direction of motion of the substrate 305 through the printing press), surface air of the substrate 305 or the first conductor (s) 310 on which the diodes 100 to 100L are deposited, the shape of the diodes 100 to 100L And size, printing or deposition density of diodes 100-100L, shape, size and / or thickness of diode side 121, and sonication or other mechanical vibrations of liquid or gel suspensions of diodes 100-100L prior to curing or drying of the diode ink. It appears to affect the preponderance of one first, second or third orientation to another first, second or third orientation. For example, diode side 121 is less than about 10 μm in height (or perpendicular to the first or second orientation), more particularly less than about 8 μm in height such that diodes 100-100L have relatively thin sides or edges. In this case, the proportion of the diodes 100 to 100L having the third orientation is significantly reduced.

유사하게, 유체 역학, 더 높은 점도, 및 더 낮은 메쉬 카운트 및 상기 언급된 기타 인자들은 다이오드 100 내지 100L의 배향에 대해 어느 정도의 제어를 제공하여, 제1 또는 제2 배향에서의 다이오드 100 내지 100L의 비율을 주어진 분야에 대해 조정하거나 조절할 수 있도록 한다. 예를 들면, 상기 열거된 인자들은 제1 배향의 점유도를 증가시키도록 조절될 수 있어서, 다이오드 100 내지 100L의 80% 내지 90% 또는 그 이상의 제1 배향이 수득되도록 할 수 있다. 또한, 예를 들면, 상기 열거된 인자들은 제1 및 제2 배향의 점유도의 균형을 맞추도록 조절될 수 있어서, 다이오드 100 내지 100L의 제1 배향과 제2 배향의 대략적으로 또는 실질적으로 동등한 분포, 예를 들면, 제1 배향에서의 다이오드 100 내지 100L 40% 내지 60% 및 제2 배향에서의 다이오드 100 내지 100L 60% 내지 40%를 수득할 수 있다.Similarly, hydrodynamics, higher viscosity, and lower mesh counts and other factors mentioned above provide some control over the orientation of diodes 100-100L, such that diodes 100-100L in the first or second orientation Allows the ratio to be adjusted or adjusted for a given field. For example, the factors listed above may be adjusted to increase the occupancy of the first orientation, such that 80% to 90% or more of the first orientation of diodes 100-100L is obtained. Also, for example, the factors listed above may be adjusted to balance the occupancy of the first and second orientations, such that approximately or substantially equivalent distributions of the first and second orientations of diodes 100-100L, For example, diodes 100-100L 40% -60% in a first orientation and diodes 100-100L 60% -40% in a second orientation can be obtained.

제1 상단 배향 또는 방향에서의 제1 도체 310A 또는 기재 305에 커플링된 다이오드 100 내지 100L의 비율이 상당히 높더라도, 통계적으로 적어도 하나 이상의 다이오드 100 내지 100L은 제2 하단 배향 또는 방향을 가질 가능성이 상당하고, 통계적으로 다이오드 100 내지 100L은 또한 불규칙적 간격을 나타내어, 몇몇 다이오드 100 내지 100J는 비교적 더 가깝게 떨어져 있고, 적어도 몇몇 다이오드 100 내지 100J는 훨씬 더 멀리 떨어져 있을 것이라는 것을 주목해야 한다.Although the ratio of diodes 100-100L coupled to the first conductor 310A or the substrate 305 in the first top orientation or direction is quite high, statistically, at least one diode 100-100L is likely to have a second bottom orientation or orientation. It should be noted that significant and statistically diodes 100-100L also exhibit irregular spacing such that some diodes 100-100J are relatively closer apart, and at least some diodes 100-100J are farther apart.

또 다른 방식으로 설명하면, 인가된 전압의 극성에 따라, 상당히 높은 비율의 다이오드 100 내지 100L이 제1 순 바이어스 배향 또는 방향으로 커플링되거나 커플링될 것이지만, 통계적으로 적어도 하나 이상의 다이오드 100 내지 100L은 제2 역 바이어스 배향 또는 방향을 가질 것이다. 또한, 발광 또는 흡광 영역 140이 상이하게 배향된 경우, 인가된 전압의 극성에 따라, 제1 배향은 역 바이어스 배향을 가질 것이고, 제2 배향은 순 바이어스 배향을 가질 것이라는 것을 당해 기술분야의 숙련가들은 인식할 것이다.Stated another way, depending on the polarity of the applied voltage, a fairly high proportion of diodes 100-100L will be coupled or coupled in a first forward bias orientation or direction, but statistically at least one diode 100-100L Will have a second reverse bias orientation or direction. Furthermore, those skilled in the art will appreciate that when the light emitting or absorbing regions 140 are oriented differently, depending on the polarity of the applied voltage, the first orientation will have a reverse bias orientation and the second orientation will have a forward bias orientation. Will recognize.

예를 들어, 다이오드와 같은 전기 부재들을 선택된 허용도 수준 내에서 픽 앤 플레이스 머신(pick and place machine)을 사용하여 회로 기판 위의 소정 위치에 소정 배향으로 표면 탑재시키도록 위치시키는 통상적 전자제품 제조와는 달리, 임의의 특정한 경우, 장치 300, 700에서는 다이오드 100 내지 100L에 대한 이러한 소정의 또는 특정한 위치(x-y 평면내)와 배향(z-축)이 존재하지 않는다(즉, 적어도 하나의 다이오드 100 내지 100L은 장치 300, 700에서 제2 배향으로 존재할 것이다).For example, conventional electronics manufacturing that places electrical members, such as diodes, to surface mount in a predetermined orientation at a location on a circuit board using a pick and place machine within a selected tolerance level. In any particular case, there is no such predetermined or specific location (in the xy plane) and orientation (z-axis) for diodes 100-100L in the device 300, 700 (i.e. at least one diode 100-1). 100L will be in the second orientation in devices 300, 700).

이것은, 이러한 다이오드(예를 들면, LED)가 모두 전압 레일(voltage rail)에 대해 단일 배향을 갖는, 즉, 이들의 상응하는 양극은 더 높은 전압에 커플링되고 이들의 음극은 더 낮은 전압에 커플링된 기존 장치 구조로부터 상당히 벗어나 있다. 통계적 배향의 결과로서, 제1 또는 제2 배향을 갖는 다이오드 100 내지 100L의 비율에 따라, 그리고 역 바이어스에 대한 허용도와 같은 각종 다이오드 특성에 따라, 다이오드 100 내지 100L은 전압 또는 전류의 추가 스위칭 없이 AC 또는 DC 전압 또는 전류를 사용하여 여자될 수 있다.This means that all of these diodes (eg LEDs) have a single orientation with respect to the voltage rail, ie their corresponding anodes are coupled to higher voltages and their cathodes are coupled to lower voltages. It is a significant departure from the existing ring device structure. As a result of the statistical orientation, depending on the ratio of the diode 100-100L with the first or second orientation, and according to various diode characteristics such as tolerance for reverse bias, the diodes 100-100L are AC without further switching of voltage or current. Or can be excited using a DC voltage or current.

도 77 및 99를 참조로, 제1의 복수 개의 도체들 310이 사용될 수 있어서, 첫번째(제1) 도체 전극 또는 접촉부 310A와 두번째(제1) 도체 전극 또는 접촉부 310B의 맞물리는 또는 빗살형 전극 구조물로서 예시된 적어도 2개의 별도의 전극 구조물을 형성할 수 있다. 도 77에 예시된 바와 같이, 도체 310A 및 310B는 동일한 폭을 갖고, 도 76 및 78에서는 상이한 폭을 갖는 것으로 예시되어 있는데, 이러한 모든 변형은 본 기재내용의 범위 내에 있다. 예시적 장치 300 양태의 경우, 도 78에 예시된 바와 같이, 당해 다이오드 잉크 또는 현탁액(다이오드 100 내지 100K를 갖는다)이 도체 310A 위에 침착된다. 제2 투명 도체 320(광학 투과성, 아래에 논의됨)이 후속적으로 (아래에 논의되는 바와 같은 유전 층 위에) 침착되어 도체 310B와의 별도의 전기 접촉을 생성한다. 별도로 예시하지 않았으나, 선택사항으로서, 예시적 장치 700 양태는 이들 310A, 310B 전기 연결부를 가질 수도 있는데: 당해 다이오드 잉크 또는 현탁액(다이오드 100L을 갖는다)을 기재 305A 위에 침착시키고, 하나 이상의 도체 310A 및 310B(교차형 또는 빗살형 구조물로서)를 침착시킬 수 있고, 도체 310A 위에 유전 층 315를 침착시킬 수 있다. 광학 투과성일 필요가 없는 제2 도체 320을 후속적으로 (아래에 논의되는 바와 같은 유전 층 315 위에) 침착시키고, 또한 맞물리는 또는 빗살형 구조물을 가질 수 있어서, 장치 300에 대해 도 78에 예시된 바와 같이 도체 310B와의 별도의 전기 접촉을 생성할 수 있다. 장치 700에 대해 도 80 내지 82에 예시된 바와 같이, 또 다른 구조적 대체물을 예시하기 위해, 제2 단자 127은 하나 이상의 제1 도체들 310에 커플링되고, 제1 단자 125는 하나 이상의 제2 도체들 320에 커플링된다. 도 81 및 91 내지 98은 또한 장치 300, 700, 720, 730, 740, 750, 760, 770 양태들 중의 임의의 것에도 적용 가능한 또 다른 구조적 선택사항을 예시하며, 여기서, 탄소 전극 322A 및 322B는 각각 제1 도체 310 및 제2 도체 320에 커플링되고, 보호용 피복물 330으로부터 연장되어, 당해 장치 300, 700에 대한 전기 연결부 또는 커플링부를 제공한다.77 and 99, a first plurality of conductors 310 may be used, such that an interdigitated or comb-shaped electrode structure of a first (first) conductor electrode or contact 310A and a second (first) conductor electrode or contact 310B. It is possible to form at least two separate electrode structures illustrated as. As illustrated in FIG. 77, conductors 310A and 310B have the same width and are illustrated as having different widths in FIGS. 76 and 78, all such modifications being within the scope of the present disclosure. For the exemplary device 300 embodiment, as illustrated in FIG. 78, the diode ink or suspension (having diodes 100-100K) is deposited over conductor 310A. A second transparent conductor 320 (optical transmissive, discussed below) is subsequently deposited (on the dielectric layer as discussed below) to create a separate electrical contact with the conductor 310B. Although not illustrated separately, the optional device 700 embodiment may have these 310A, 310B electrical connections: depositing the diode ink or suspension (having diode 100L) on the substrate 305A and one or more conductors 310A and 310B. May be deposited (as a cross or comb structure) and a dielectric layer 315 may be deposited over conductor 310A. The second conductor 320, which does not need to be optically transmissive, can subsequently be deposited (on the dielectric layer 315 as discussed below) and also have an interlocking or comb-like structure, as illustrated in FIG. 78 for the device 300. As such, a separate electrical contact with conductor 310B may be created. As illustrated in FIGS. 80-82 for the apparatus 700, to illustrate another structural alternative, the second terminal 127 is coupled to one or more first conductors 310, and the first terminal 125 is one or more second conductors. Couples to the terminals 320. 81 and 91 through 98 also illustrate another structural option applicable to any of the device 300, 700, 720, 730, 740, 750, 760, 770 aspects, wherein the carbon electrodes 322A and 322B It is coupled to the first conductor 310 and the second conductor 320, respectively, and extends from the protective coating 330 to provide electrical connections or couplings for the devices 300, 700.

제1 도체 310이 도 77에 예시된 맞물리는 또는 빗살형 구조물을 갖는 경우, 제2 도체 320은 제1 도체 310B를 사용하여 여자될 수 있다는 것을 주목해야 한다. 제1 도체의 맞물리는 또는 빗살형 구조물은 제1 도체 310A, 다이오드 100 내지 100L, 제2 도체 320, 및 제1 도체 310B를 통한 모든 전류 경로가 실질적으로 소정 범위 내에 있도록 전기 전류 밸런싱을 제공한다. 이것은 제2 투명 도체를 통해 전류가 진행해야 하는 거리를 최소화시킴으로써 저항 및 열 발생을 감소시키고, 일반적으로 모든 또는 대부분의 다이오드 100 내지 100L에 소정 범위의 전류 수준 내에서 병렬로 전류를 제공하는 작용을 한다.It should be noted that when the first conductor 310 has the interlocking or comb-like structure illustrated in FIG. 77, the second conductor 320 can be excited using the first conductor 310B. The interlocking or comb-shaped structure of the first conductor provides electrical current balancing such that all current paths through the first conductor 310A, the diodes 100-100L, the second conductor 320, and the first conductor 310B are substantially within a predetermined range. This reduces the resistance and heat generation by minimizing the distance the current must travel through the second transparent conductor, and generally acts to provide current in parallel to all or most diodes 100 to 100L within a range of current levels. do.

추가로, 제1 도체 310에 대한 다수의 맞물리는 또는 빗살형 구조물은 목적하는 다수의 다이오드 100 내지 100J 순방향 전압을 갖는 전체 디바이스 전압, 예를 들면 비제한적으로, 통상의 가정용 전압을 생산하도록 연속으로 커플링될 수도 있다. 예를 들면, 도 99에 예시된 바와 같이, 제1 영역 711(병렬로 커플링된 다이오드 100 내지 100L을 갖는다)의 경우, 도체 310B는 제2 영역 712(이것은 또한 병렬로 커플링된 이의 다이오드 100 내지 100L을 갖는다)의 도체 310A와의 일체형 층으로서 커플링되거나 침착될 수 있고, 제2 영역 712(병렬로 커플링된 다이오드 100 내지 100L을 갖는다)의 경우, 도체 310B는 제3 영역 713(이것은 또한 병렬로 커플링된 이의 다이오드 100 내지 100L을 갖는다)의 도체 310A와의 일체형 층으로서 커플링되거나 침착될 수 있어서, 제1, 제2 및 제3 영역(711, 712, 713)은 연속으로 커플링되고, 이러한 영역은 각각 병렬로 커플링된 다이오드 100 내지 100L을 갖는다. 이러한 연속적 연결은 도 100 내지 103에 예시된 당해 시스템 800, 810 및 장치 760, 770 양태에도 사용된다.In addition, the plurality of interlocking or comb-tooth shaped structures for the first conductor 310 are continuously connected to produce the entire device voltage, for example, but not limited to, the normal home voltage having the desired number of diodes 100 to 100 J forward voltage. May be coupled. For example, as illustrated in FIG. 99, for the first region 711 (having diodes 100-100L coupled in parallel), conductor 310B has a second region 712 (which also has its diode 100 coupled in parallel). To 100L), which may be coupled or deposited as an integral layer with conductor 310A, and for the second region 712 (having diodes 100 to 100L coupled in parallel), conductor 310B may comprise a third region 713 (which is also Can be coupled or deposited as an integral layer with conductor 310A of its diode 100-100L coupled in parallel, so that the first, second and third regions 711, 712, 713 are continuously coupled and These regions each have between 100 and 100L diodes coupled in parallel. This continuous connection is also used in the system 800, 810 and apparatus 760, 770 aspects of the embodiments illustrated in FIGS. 100-103.

또한, 도 99에 예시된 바와 같이, 맞물리는 또는 빗살형 전극 구조물들 중의 임의의 것의 여자는 각각의 가지(310A, 310B)들 모두에 커플링된 버스바 714에 전압 수준을 인가함으로써 수행될 수 있다. 상기 버스바 714는 통상적으로 비교적 낮은 시트 저항 또는 임피던스를 갖도록 사이징된다.In addition, as illustrated in FIG. 99, excitation of any of the interlocking or comb-shaped electrode structures may be performed by applying a voltage level to busbar 714 coupled to both branches 310A, 310B. have. The busbar 714 is typically sized to have a relatively low sheet resistance or impedance.

비교적 더 작은 영역 또는 그래픽 아트와 같은 기타 분야의 경우, 이러한 전류 밸런싱 및 임피던스 매칭(시트 저항 매칭) 구조물은 불필요하고, 도 91 내지 98, 102, 103에 예시된 층 구조물과 같은 더 간단한 구조의 제1 및 제2 도체 310, 320을 사용할 수 있다. 예를 들면, 이러한 적층 구조물은 다이오드 100 내지 100L과 합해진 제1 및 제2 도체 310, 320의 시트 저항이 제1 및 제2 도체 310, 320의 전체 저항의 비교적 또는 상대적으로 적은 비율인 경우에 사용될 수 있다. 또한, 도 102 및 103에 예시된 바와 같이, 제3 전도성 층 312는, 예를 들면 장치 300, 700, 720, 730, 740, 750, 760, 770의 비교적 긴 스트립을 따르는 병렬 버스바 연결부를 제공하는 데에도 사용될 수 있다.In other areas, such as relatively smaller areas or graphic arts, such current balancing and impedance matching (sheet resistance matching) structures are unnecessary, and simpler structures such as the layer structures illustrated in FIGS. First and second conductors 310 and 320 can be used. For example, such a laminated structure may be used when the sheet resistance of the first and second conductors 310, 320 combined with diodes 100 to 100L is a relatively or relatively small proportion of the total resistance of the first and second conductors 310, 320. Can be. Also, as illustrated in FIGS. 102 and 103, the third conductive layer 312 provides parallel busbar connections along the relatively long strips of, for example, devices 300, 700, 720, 730, 740, 750, 760, 770. Can also be used to

이어서, 하나 이상의 유전 층 315가 다이오드 100 내지 100L 위에 침착되는데, 제1 배향에서의 제1 단자 125 또는 제2 배향에 있을 때의 다이오드 100 내지 100K의 제2의, 배면(또는 다이오드 100L의 상기 GaN 헤테로구조물) 중의 어느 하나 또는 둘 다를, 하나 이상의 유전 층 315 위에 침착된 하나 이상의 제1 도체들 310(상기 다이오드 100 내지 100L에 커플링됨)과 하나 이상의 제2 도체들 320 사이의 전기 절연을 제공하기에 충분한 양으로 노출되도록 남겨두고, 배향에 따라, 제1 단자 125 또는 다이오드 100 내지 100K의 제2의, 배면과의 상응하는 물리적 및 전기적 접촉을 생성하는 방식으로 한다. 장치 300의 경우, 이어서 임의의 발광(또는 광 방출) 층 325에 이어, 임의의 안정화 층 335 및/또는 임의의 렌싱(lensing), 분산 또는 밀봉 층 330이 침착될 수 있다. 예를 들면, 이러한 임의의 발광(또는 광 방출) 층 325는 목적하는 색상 또는 기타 선택된 파장 범위 또는 스펙트럼을 발광하는 램프 또는 기타 장치를 제조하기 위해 스트로크 전이 인광체 층을 포함할 수 있다. 이들 각종 층, 도체 및 기타 침착된 화합물들은 아래에 더욱 상세히 논의된다. 장치 700의 경우, 렌싱, 분산 또는 밀봉 층 330은 일반적으로 제1 면 위의 하나 이상의 제2 도체들 위에 침착되고, 이어서 상기 임의의 발광(또는 광 방출) 층 325가 제2 면 위의 기판 305 위에 침착될 수 있고, 이어서 임의의 안정화 층 335 및/또는 임의의 렌싱, 분산 또는 밀봉 층 330이 침착될 수 있다. 제1 및 제2 도체 310, 320의 위치에 따라, 탄소 전극 322A, 322B가 상응하는 제1 및 제2 도체의 침착 후에 또는 렌싱, 분산 또는 밀봉 층 330의 임의의 침착 후에 도포될 수 있다. 이들 각종 층, 도체 및 기타 침착된 화합물들은 아래에 더욱 상세히 논의된다.Subsequently, at least one dielectric layer 315 is deposited over diodes 100-100L, with a second, backside (or said GaN of diode 100L) diode 100-100K when in a first terminal 125 or second orientation in a first orientation. Heterostructure), to provide electrical insulation between one or more first conductors 310 (coupled to the diodes 100 to 100L) and one or more second conductors 320 deposited over one or more dielectric layers 315. In a manner that creates a corresponding physical and electrical contact with the second, back side of the first terminal 125 or diodes 100-100K, depending on the orientation. For the device 300, any light emitting (or light emitting) layer 325 may then be deposited followed by any stabilizing layer 335 and / or any lenting, dispersing or sealing layer 330. For example, such any light emitting (or light emitting) layer 325 may include a stroke transition phosphor layer to fabricate a lamp or other device that emits a desired color or other selected wavelength range or spectrum. These various layers, conductors and other deposited compounds are discussed in more detail below. In the case of the device 700, a lanced, dispersive or sealing layer 330 is generally deposited over one or more second conductors on the first side, and then the optional light emitting (or light emitting) layer 325 is disposed on the substrate 305 on the second side. Any stabilization layer 335 and / or any lanced, disperse or seal layer 330 may then be deposited over. Depending on the position of the first and second conductors 310, 320, carbon electrodes 322A, 322B may be applied after the deposition of the corresponding first and second conductors or after any deposition of the lance, dispersion or sealing layer 330. These various layers, conductors and other deposited compounds are discussed in more detail below.

기재 305는, 예를 들면 비제한적으로, 플라스틱, 종이, 판지, 또는 코팅된 종이 또는 판지와 같은 임의의 적합한 재료로부터 형성되거나 포함할 수 있다. 상기 기재 305는 의도하는 용도 조건을 견디기 위한 강도를 갖는 임의의 가요성 재료를 포함할 수 있다. 예시적 양태에서, 기재 305, 305A는 실질적으로 광학 투과성 폴리에스테르 또는 플라스틱 시트, 예를 들면, 프린트 수용성(print receptiveness) 처리되고 미국 콜로라도주 덴버에 소재하는 맥더미드 오토타입, 인코포레이티드(MacDermid Autotype, Inc.)로부터 시판되는 CT-5 또는 CT-7 5 또는 7 밀 폴리에스테르 (Mylar) 시트, 또는 코베메 산 처리된 마일러(Coveme acid treated Mylar)를 포함한다. 또 다른 예시적 양태에서, 기재 305는 또한 폴리이미드 필름, 예를 들면 미국 델라웨어주 윌밍턴에 소재하는 듀폰, 인코포레이티드(DuPont, Inc.)로부터 시판되는 캅톤(Kapton)을 포함한다. 또한, 예시적 양태에서, 기재 305는 선택될 수 있는 여기 전압을 위한 충분한 전기 절연을 제공할 수 있거나 제공하기에 적합한 유전 상수를 갖는 재료를 포함한다. 기재 305는 또한 예를 들면, 다음의 것들 중 임의의 하나 이상, 즉, 종이, 코팅지, 플라스틱 코팅지, 섬유지, 판지, 포스터 종이, 포스터 보드, 책, 잡지, 신문, 목판, 합판, 및 임의의 선택된 형태의 기타 종이 또는 목재 제품; 임의의 선택된 형태(시트, 필름, 판자 등)의 플라스틱 또는 중합체 재료; 임의의 선택된 형태의 천연 또는 합성 고무 재료 및 제품; 중합성 부직포를 포함하는, 임의의 선택된 형태의 천연 및 합성 직물(카디드(carded), 멜트블로운(meltblown) 및 스펀본드(spunbond) 부직포); LDPE 필름을 포함하는, 압출된 폴리올레핀 필름; 임의의 선택된 형태의 유리, 세라믹, 및 기타 규소 또는 실리카-유도된 재료 및 제품; 콘크리트(경화됨), 석조, 및 기타 건축 재료 및 제품; 또는 현존하거나 미래에 창출될 임의의 기타 제품을 포함할 수 있다. 제1 예시적 양태에서, 어느 정도의 전기 절연을 제공하는(즉, 기재 305의 제1 (전방) 면 위에 침착되거나 도포된 하나 이상의 제1 도체들 310의 전기 절연(서로에 대한 또는 기타 장치 또는 시스템 부재들에 대한 전기 절연)을 제공하기에 충분한 유전 상수 또는 절연 특성을 갖는) 기재 305, 305A가 선택될 수 있다. 예를 들면, 비교적 고가의 선택이지만, 유리 시트 또는 실리콘 웨이퍼도 기재 305로서 사용될 수 있다. 그러나, 기타 예시적 양태들에서, 플라스틱 시트 또는 플라스틱-코팅지 제품, 예를 들면, 상기 언급된 폴리에스테르 또는 사피, 리미티드(Sappi, Ltd.)로부터 입수 가능한 특허 스톡 및 100lb. 커버 스톡, 또는 미쯔비시 페이퍼 밀스(Mitsubishi Paper Mills), 미드(Mead)와 같은 기타 제지 업자로부터의 유사한 코팅지, 및 기타 종이 제품이 기재 305를 형성하는 데 사용된다. 또 다른 예시적 양태에서, 역시 사피, 리미티드로부터 입수 가능한 복수 개의 홈을 갖는 엠보싱된 플라스틱 시트 또는 플라스틱-코팅지 제품이 사용되고, 상기 홈은 도체 310을 형성하는 데 사용된다. 추가의 예시적 양태들에서, 기재 305의 하나 이상의 표면에 침착된 추가의 밀봉 또는 봉지 층(예를 들면, 플라스틱, 래커 및 비닐)을 갖는 것들을 비제한적으로 포함하는 임의의 타입의 기재 305가 사용될 수 있다. 기재 305, 305A는 상기 재료들 중의 임의의 것의 라미네이트 또는 기타 결합물들도 포함할 수 있다.Substrate 305 may be formed from or include any suitable material, such as, but not limited to, plastic, paper, cardboard, or coated paper or cardboard. The substrate 305 may comprise any flexible material having strength to withstand the intended application conditions. In an exemplary embodiment, the substrates 305 and 305A are substantially optically transmissive polyester or plastic sheets, such as print receptiveness, MacDermid Autotype, Inc., Denver, Colorado, USA. CT-5 or CT-7 5 or 7 mil polyester (Mylar) sheets available from Autotype, Inc., or Coveme acid treated Mylar. In another exemplary embodiment, the substrate 305 also includes a polyimide film, such as Kapton, available from DuPont, Inc., Wilmington, Delaware, USA. In addition, in an exemplary embodiment, the substrate 305 comprises a material having a dielectric constant suitable for or providing sufficient electrical insulation for an excitation voltage that can be selected. The substrate 305 may also be, for example, any one or more of the following: paper, coated paper, plastic coated paper, fiber paper, cardboard, poster paper, poster board, book, magazine, newspaper, woodblock, plywood, and any Other paper or wood products of the selected type; Plastic or polymeric materials in any selected form (sheets, films, planks, etc.); Natural or synthetic rubber materials and products in any selected form; Natural and synthetic fabrics of any selected form (carded, meltblown, and spunbond nonwovens), including polymeric nonwovens; Extruded polyolefin films, including LDPE films; Glass, ceramic, and other silicon or silica-derived materials and products in any selected form; Concrete (cured), masonry, and other building materials and products; Or any other product present or to be created in the future. In a first exemplary embodiment, electrical insulation of one or more first conductors 310 deposited or applied on a first (front) side of substrate 305 that provides some electrical insulation (ie, against each other or other device or Substrates 305, 305A) having dielectric constant or insulation properties sufficient to provide electrical insulation for system members may be selected. For example, although a relatively expensive choice, glass sheets or silicon wafers can also be used as the substrate 305. However, in other exemplary embodiments, the plastic stock or plastic-coated paper product, for example, patent stock and 100 lb. available from the aforementioned polyester or Sappi, Ltd. Cover stock, or similar coated paper from other paper makers such as Mitsubishi Paper Mills, Mead, and other paper products are used to form the substrate 305. In another exemplary embodiment, embossed plastic sheets or plastic-coated paper products having a plurality of grooves, also available from Saphi, Limited, are used, which grooves are used to form conductor 310. In further exemplary embodiments, any type of substrate 305 can be used, including but not limited to those having additional sealing or encapsulating layers (eg, plastic, lacquer, and vinyl) deposited on one or more surfaces of the substrate 305. Can be. Substrates 305 and 305A may also include laminates or other combinations of any of the above materials.

예시적 양태에서, 기판 305, 305A 위에 산포된 비교적 작은 크기의 다이오드 100 내지 100L은 힛 싱크를 필요로 하지 않으면서 비교적 빠른 열 분산을 제공하고, 비교적 낮은 섬광-발화 온도를 갖는 재료들을 포함하는 기재 305, 305A에 적합한 광범위한 재료들의 이용 가능성을 제공한다. 이들 온도는, 예를 들면 50℃ 또는 그 이상, 또는 75℃ 또는 그 이상, 또는 100℃, 또는 125℃, 또는 150℃, 또는 200℃, 또는 300℃를 비제한적으로 포함할 수 있고, 또한 예를 들면 비제한적으로 ISO 871:2006 표준을 사용하여 측정될 수 있다. 당해 장치 300, 700은 또한 일반적으로 비교적 더 낮은 작동 온도, 예를 들면 약 150℃ 미만, 또는 약 125℃ 미만, 또는 약 100℃ 미만 또는 약 75℃ 미만, 또는 약 50℃ 미만의 평균 작동 온도를 갖는다. 이러한 평균 작동 온도는 일반적으로, 예를 들면 비제한적으로, 적어도 약 10분 동안 이의 최대 광 출력을 제공하도록 장치 300, 700을 켜서 워밍업시킨 후에 측정해야 하고, 장치 300, 700의 가장 바깥쪽 표면에서 약 20 내지 30℃의 주위 온도와 같은 통상적인 주위 조건하에 시판 적외선 온도계를 사용하여 증분으로 측정될 수 있다(또한 산술적으로 평균낼 수 있다).In an exemplary embodiment, the relatively small diodes 100-100L scattered over the substrates 305, 305A provide a relatively fast heat dissipation without the need for a wet sink and a substrate comprising materials having a relatively low flash-ignition temperature. Provides the availability of a wide range of materials suitable for 305, 305A. These temperatures may include, but are not limited to, for example, 50 ° C. or higher, or 75 ° C. or higher, or 100 ° C., or 125 ° C., or 150 ° C., or 200 ° C., or 300 ° C. For example, it can be measured using, but not limited to, the ISO 871: 2006 standard. The apparatus 300, 700 also generally has a relatively lower operating temperature, such as less than about 150 ° C, or less than about 125 ° C, or less than about 100 ° C or less than about 75 ° C, or less than about 50 ° C. Have This average operating temperature should generally be measured after warming up the device 300, 700 to provide its maximum light output for at least about 10 minutes, for example, without limitation, and at the outermost surface of the device 300, 700 Incremental measurements can also be made (also arithmetically averaged) using commercially available infrared thermometers under conventional ambient conditions such as ambient temperatures of about 20 to 30 ° C.

각종 도면에 도시된 바와 같은 예시적 기재 305, 305A는 포괄적 의미에서 실질적으로 편평한 형태 인자를 갖는데, 예를 들면 비제한적으로, 인쇄 프레스를 통해 공급될 수 있고, 표면 거칠기, 캐비티, 채널 또는 홈을 포함하는 제1 표면(또는 면) 위에 토폴로지를 가질 수 있는 선택된 재료(예를 들면, 종이 또는 플라스틱)의 시트를 포함거나, 소정의 허용도 내에서 실질적으로 평활한(또한 캐비티, 채널 또는 홈을 포함하지 않는) 제1 표면을 갖는다. 당해 기술분야의 숙련가들은 무수한 추가의 형상 및 표면 토폴로지가 이용 가능하고, 동등한 것으로 간주되며, 본 기재내용의 범위 내에 있다는 것을 인식할 것이다.Exemplary substrates 305, 305A, as shown in the various figures, have a substantially flat form factor in a comprehensive sense, for example, but not limited to, can be supplied through a printing press, and can provide surface roughness, cavity, channel or groove A sheet of selected material (eg, paper or plastic) that may have a topology on the first surface (or face) that comprises it, or that is substantially smooth (and also cavity, channel, or groove) within a predetermined tolerance. Without a first surface). Those skilled in the art will recognize that numerous additional shape and surface topologies are available, considered equivalent, and are within the scope of the present disclosure.

이어서, 하나 이상의 제1 도체들 310이, 예를 들면 인쇄 공정을 통해, 전도성 잉크 또는 중합체의 타입에 따라, 예를 들면 약 0.1 내지 15㎛의 두께(예를 들면, 통상적인 은 또는 나노입자 은 잉크의 경우 약 10 내지 12㎛ 습윤 막 두께, 약 0.2 또는 0.3 내지 1.0㎛의 건조 또는 경화된 필름 두께)로, 장치 300, 720, 730 양태의 경우 (기재 305의 제1 면 또는 표면 위에) 도포 또는 침착되거나, 장치 700, 740, 750 양태의 경우 다이오드 100L 위에 도포된다. 기타 예시적 양태들에서, 도포된 두께에 따라, 제1 도체 310은 표면을 평활화시키기 위해 샌딩(sanded)될 수도 있고, 또한 은과 같은 전도성 입자들을 압축시키기 위해 캘린더링될 수 있다. 당해 예시적 장치 300, 700, 720, 730, 740, 750, 760, 770의 예시적 제조 방법에서, 전도성 잉크, 중합체, 또는 기타 전도성 액체 또는 겔(예를 들면 은(Ag) 잉크 또는 중합체, 나노입자 또는 나노섬유 은 잉크 조성물, 탄소 나노튜브 잉크 또는 중합체, 또는 무정형 나노탄소(약 75 내지 100nm의 입자 크기를 갖는다)와 같은 은/탄소 혼합물을, 예를 들면 인쇄 또는 기타 침착 공정을 통해, 기재 305 또는 다이오드 100L 위에 침착시킨 다음, (예를 들면 자외선(uv) 경화 공정을 통해) 경화 또는 부분 경화시켜 하나 이상의 제1 도체들 310을 형성할 수 있다. 또 다른 예시적 양태에서, 하나 이상의 제1 도체들 310은 금속(예를 들면, 알루미늄, 구리, 은, 금, 니켈)과 같은 전도성 화합물 또는 원소의 스퍼터링, 스핀 캐스팅(또는 스핀 코팅), 증착, 또는 전기도금에 의해 형성할 수 있다. 상이한 타입의 도체 및/또는 전도성 화합물 또는 재료(예를 들면, 잉크, 중합체, 원소 금속 등)의 배합물도 하나 이상의 복합 제1 도체 310을 생성하는 데 사용될 수 있다. 다수의 층 및/또는 타입의 금속 또는 기타 전도성 재료들을 배합하여, 예를 들면 니켈 위의 금 플레이트를 비제한적으로 포함하는 제1 도체 310과 같은 하나 이상의 제1 도체들 310을 형성할 수 있다. 예를 들면, 증착된 알루미늄 또는 은, 또는 혼합된 탄소-은 잉크를 사용할 수 있다. 각종 예시적 양태들에서, 제1의 복수 개의 도체들 310을 침착시키고, 기타 양태들에서, 제1 도체 310을 단일 전도성 시트로서 침착시킬 수 있거나 또는 부착시킬 수 있다(예를 들면, 기재 305에 커플링된 알루미늄 시트)(별도로 예시되지 않음). 또한, 각종 양태들에서, 하나 이상의 제1 도체들 310을 형성하는 데 사용될 수 있는 전도성 잉크 또는 중합체를 복수 개의 다이오드들 100 내지 100K의 침착 전에 경화시키지 않거나 단지 부분적으로만 경화시키고, 이어서 예를 들면 복수 개의 다이오드들 100 내지 100K과의 옴 접촉 생성을 위해 복수 개의 다이오드들 100 내지 100K와 접촉하는 동안 완전히 경화시킬 수 있다. 예시적 양태에서, 하나 이상의 제1 도체들 310을 복수 개의 다이오드들 100 내지 100K의 침착 전에 완전히 경화시키고, 상기 하나 이상의 제1 도체들 310의 약간의 용해를 제공하는 당해 다이오드 잉크의 기타 화합물들은 후속적으로 복수 개의 다이오드들 100 내지 100K와의 접촉시 다시 경화되고, 장치 700 양태의 경우, 하나 이상의 제1 도체들 310을 침착 후에 완전히 경화시킨다. 또한, 장치 700 양태의 경우, 제1 단자 125로부터의 디웨팅을 용이하게 하기 위해, 상기 하나 이상의 제1 도체들 310을 형성하는 데 낮은 농도의 전도성 입자를 갖는 전도성 잉크를 또한 사용할 수 있다. 선택된 양태에 따라, 하나 이상의 제1 도체들 310을 형성하는 데 광학 투과성 전도성 재료를 또한 사용할 수 있다.The one or more first conductors 310 may then be, for example, via a printing process, depending on the type of conductive ink or polymer, for example about 0.1 to 15 μm in thickness (eg, conventional silver or nanoparticle silver About 10 to 12 μm wet film thickness for ink, about 0.2 or about 0.3 to 1.0 μm dry or cured film thickness), for device 300, 720, 730 embodiments (on the first side or surface of substrate 305) Or deposited, or applied over diode 100L for device 700, 740, 750 embodiments. In other exemplary aspects, depending on the thickness applied, the first conductor 310 may be sanded to smooth the surface, and may also be calendered to compress conductive particles such as silver. In the exemplary manufacturing methods of the exemplary devices 300, 700, 720, 730, 740, 750, 760, 770, conductive inks, polymers, or other conductive liquids or gels (eg silver (Ag) inks or polymers, nano) Particles or nanofibers may be based on a silver / carbon mixture, such as an ink composition, carbon nanotube ink or polymer, or amorphous nanocarbon (having a particle size of about 75-100 nm), for example, via a printing or other deposition process. 305 or a diode 100L and then hardened or partially cured (eg, via an ultraviolet curing process) to form one or more first conductors 310. In another exemplary embodiment, one or more agents One conductors 310 may be formed by sputtering, spin casting (or spin coating), vapor deposition, or electroplating of a conductive compound or element, such as a metal (eg, aluminum, copper, silver, gold, nickel). Combinations of different types of conductors and / or conductive compounds or materials (eg inks, polymers, elemental metals, etc.) may also be used to produce one or more composite first conductors 310. Multiple layers and / or types Of metal or other conductive materials may be combined to form one or more first conductors 310, such as, for example, first conductor 310, including but not limited to a gold plate over nickel. Or silver, or a mixed carbon-silver ink, in various exemplary embodiments, depositing the first plurality of conductors 310, and in other embodiments, depositing the first conductor 310 as a single conductive sheet. (Eg, aluminum sheet coupled to substrate 305) (not illustrated separately), and in various embodiments, may form one or more first conductors 310. The conductive ink or polymer that can be used to cure is not cured or only partially cured prior to the deposition of the plurality of diodes 100 to 100K, followed by a plurality of diodes for example to create an ohmic contact with the plurality of diodes 100 to 100K. Can be fully cured while in contact with 100-100K. In an exemplary embodiment, the other compounds of the diode ink that completely cure one or more first conductors 310 prior to the deposition of the plurality of diodes 100-100K and provide some dissolution of the one or more first conductors 310 Typically cures again upon contact with a plurality of diodes 100-100K, and for device 700 embodiment, one or more first conductors 310 completely cures after deposition. In addition, for the device 700 aspect, a conductive ink having a low concentration of conductive particles may also be used to form the one or more first conductors 310 to facilitate dewetting from the first terminal 125. According to a selected aspect, optically transmissive conductive material may also be used to form the one or more first conductors 310.

기타 전도성 잉크 또는 재료, 예를 들면, 구리, 주석, 알루미늄, 금, 귀금속, 탄소, 카본 블랙, 탄소 나노튜브("CNT"), 단일 또는 이중 또는 다중-벽 CNT, 그라핀, 그라핀 판, 나노그라핀 판, 나노탄소 및 나노탄소 및 은 조성물, 양호한 또는 허용 가능한 광 투과성을 갖는 나노입자 및 나노섬유 조성물, 또는 기타 유기 또는 무기 전도성 중합체, 잉크, 겔 또는 기타 액체 또는 반고체 재료들도 하나 이상의 제1 도체들 310, 제2 도체(들) 320, 제3 도체(별도로 예시되지 않음), 및 아래에 논의되는 임의의 기타 도체들을 형성하는 데 사용될 수 있다. 예시적 양태에서, 다이오드 100 내지 100L과 제1 도체 310 사이의 옴 접촉 및 부착을 증강시키기 위해, 카본 블랙(약 100nm의 입자 직경을 갖는다)을 최종 탄소 농도가 약 0.025% 내지 0.5% 범위가 되도록 은 잉크에 첨가한다. 추가로, 임의의 기타 인쇄 가능한 또는 피복가능한 전도성 물질들이 제1 도체(들) 310, 제2 도체(들) 320 및/또는 제3 도체를 형성하는 데 동등하게 사용될 수 있고, 예시적 전도성 화합물에는, (1) 추가의 피복물 UV-1006S 자외선 경화성 유전체(예를 들면, 제1 유전 층 125의 부분)를 또한 포함할 수 있는 컨덕티브 컴파운즈(Conductive Compounds)(미국 뉴햄프셔주 런던베리 소재)로부터의 AG-500, AG-800 및 AG-510 은 전도성 잉크; (2) 듀폰(DuPont)으로부터의 7102 탄소 도체(5000 Ag를 오버프린팅하는 경우), 7105 탄소 도체, 5000 은 도체, 7144 탄소 도체(UV 봉지제를 갖는다), 7152 탄소 도체를 갖는다), 및 9145 은 도체; (3) 선폴리, 인코포레이티드(SunPoly, Inc.)로부터의 128A 은 전도성 잉크, 129A 은 및 탄소 전도성 잉크, 140A 전도성 잉크, 및 150A 은 전도성 잉크; (4) 다우 코닝, 인코포레이티드(Dow Corning, Inc.)로부터의 PI-2000 시리즈 고 전도성 은 잉크; (5) 헨켈/에머슨 앤 쿠밍스(Henkel/Emerson & Cumings)로부터의 Electrodag 725A; (6) 탄소 및 은 잉크 혼합물을 형성하기 위해 은 잉크에 대한 카본 블랙 첨가제로서 사용하기 위한 미국 매사추세츠주 보스톤에 소재하는 캐봇 코포레이션(Cabot Corporation)으로부터 입수 가능한 Monarch M120; (7) Acheson 725A 전도성 은 잉크(헨켈로부터 입수 가능함) 단독, 또는 추가의 은 나노섬유와의 배합물; 및 (8) 대한민국 경기도에 소재하는 잉크텍.(Inktec.)으로부터 입수 가능한 Inktek PA-010 또는 PA-030 나노입자 또는 나노섬유 은 스크린 인쇄 가능한 전도성 잉크가 포함된다. 아래에 논의되는 바와 같이, 이들 화합물은 제2 도체(들) 320 및 임의의 기타 전도성 트레이스 또는 연결부들을 포함하는 기타 도체들을 형성하는 데에도 사용될 수 있다. 추가로, 전도성 잉크 및 화합물들은 광범위한 기타 공급원들로부터 입수될 수 있다.Other conductive inks or materials, such as copper, tin, aluminum, gold, precious metals, carbon, carbon black, carbon nanotubes (“CNT”), single or double or multi-wall CNTs, graphene, graphene plates, One or more nanographene plates, nanocarbon and nanocarbon and silver compositions, nanoparticles and nanofiber compositions having good or acceptable light transmission, or other organic or inorganic conductive polymers, inks, gels or other liquid or semisolid materials It can be used to form the first conductors 310, the second conductor (s) 320, the third conductor (not separately illustrated), and any other conductors discussed below. In an exemplary embodiment, to enhance ohmic contact and adhesion between diodes 100-100L and the first conductor 310, carbon black (having a particle diameter of about 100 nm) is brought to a final carbon concentration in the range of about 0.025% to 0.5%. Is added to the ink. In addition, any other printable or coatable conductive materials may equally be used to form the first conductor (s) 310, the second conductor (s) 320 and / or the third conductor, (1) from Conductive Compounds (London, Hampshire, USA) which may also include additional coating UV-1006S ultraviolet curable dielectric (eg, a portion of first dielectric layer 125). AG-500, AG-800 and AG-510 silver conductive inks; (2) 7102 carbon conductors from DuPont (if overprinting 5000 Ag), 7105 carbon conductors, 5000 silver conductors, 7144 carbon conductors (with UV encapsulant), 7152 carbon conductors, and 9145 Silver conductor; (3) 128 A silver conductive ink, 129 A silver and carbon conductive ink, 140 A conductive ink, and 150 A silver conductive ink from Sunpoly, Inc .; (4) PI-2000 series high conductivity silver inks from Dow Corning, Inc .; (5) Electrodag 725A from Henkel / Emerson &Cumings; (6) Monarch M120 available from Cabot Corporation, Boston, Mass., For use as a carbon black additive to silver ink to form a carbon and silver ink mixture; (7) Acheson 725A conductive silver ink (available from Henkel) alone or in combination with additional silver nanofibers; And (8) Inktek PA-010 or PA-030 nanoparticle or nanofiber silver screen printable conductive ink available from Inktec., Gyeonggi-do, Korea. As discussed below, these compounds may also be used to form other conductors including the second conductor (s) 320 and any other conductive traces or connections. In addition, conductive inks and compounds can be obtained from a wide variety of other sources.

실질적으로 광학 투과성인 전도성 중합체도 하나 이상의 제1 도체들 310, 및 또한 상기 제2 도체(들) 320 및/또는 제3 도체를 형성하는 데 사용될 수 있다. 예를 들면, 미국 뉴저지주 리지필드 파크에 소재하는 아그파 코포레이션(AGFA Corp.)으로부터 상품명 "Orgacon"으로 시판되는 폴리에틸렌-디옥시티오펜과 같은 폴리에틸렌-디옥시티오펜, 뿐만 아니라 아래에 논의되는 기타 투과성 도체들 및 이들의 동등물 중의 임의의 것을 사용할 수 있다. 동등하게 사용될 수 있는 기타 전도성 중합체에는, 예를 들면 폴리아닐린 및 폴리피롤 중합체가 비제한적으로 포함된다. 또 다른 예시적 양태에서, 중합가능한 이온성 액체 또는 기타 유체에 현탁되거나 분산된 탄소 나노튜브가 하나 이상의 제2 도체들 320과 같은 실질적으로 광학 투과성 또는 투명성인 각종 도체를 형성하는 데 사용된다. 장치 300 양태의 경우, 하나 이상의 제2 도체들 320은 당해 장치의 제1 면 위의 더 큰 발광 또는 흡광을 제공하기 위해 일반적으로 실질적으로 광학 투과성이고, 장치 700 양태의 경우, 하나 이상의 제2 도체들 320은, 제1 면 위의 광 출력이 또한 요망되지 않는 한, 비교적 더 낮은 전기 임피던스를 제공하기 위해 일반적으로 인지가능하게 광학 투과성이 아니라는 것을 주목해야 한다. 몇몇 예시적 장치 700 양태에서, 하나 이상의 제2 도체들 320은 거울로서 작용하고 당해 장치 700의 제2 면으로부터의 광 출력을 증가시키기 위해 매우 불투명하고 반사성이다.A substantially optically transmissive conductive polymer can also be used to form one or more first conductors 310, and also the second conductor (s) 320 and / or third conductor. For example, polyethylene-dioxythiophene, such as polyethylene-deoxythiophene, sold under the trade name "Orgacon" from AGFA Corp., Ridgefield Park, NJ, as well as other permeable conductors discussed below. These and any of these equivalents can be used. Other conductive polymers that may equally be used include, for example and without limitation, polyaniline and polypyrrole polymers. In another exemplary embodiment, carbon nanotubes suspended or dispersed in a polymerizable ionic liquid or other fluid are used to form various conductors that are substantially optically transmissive or transparent, such as one or more second conductors 320. For the device 300 embodiment, the one or more second conductors 320 are generally substantially optically transmissive to provide greater light emission or absorption on the first side of the device, and for the device 700 embodiment, the one or more second conductors It should be noted that these 320 are generally not noticeably optically transparent to provide a relatively lower electrical impedance, unless a light output on the first side is also desired. In some exemplary device 700 aspects, the one or more second conductors 320 are very opaque and reflective to act as a mirror and to increase the light output from the second side of the device 700.

하나 이상의 제2 도체들 320을 형성하는 데 사용되는 광학 투과성 전도성 잉크는 미국 애리조나주 템페에 소재하는 엔티에이치디그리 테크놀로지스 월드와이드, 인코포레이티드로부터 시판되는 투명한 전도성 잉크를 포함하고, 이것은 2011년 2월 28일자로 출원된 명칭 "Metallic Nanofiber ink, Substantially Transparent Conductor, and Fabrication Method"의 미국 가특허 출원 제61/447,160호(Mark D. Lowenthal 등)에 기술되어 있으며, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 본 명세서에 참조로 인용된다. 또 다른 투명한 도체에는, 용매들의 혼합물, 예를 들면, 1-부탄올, 사이클로헥산올, 빙냉 아세트산(약 1중량%), 및 폴리비닐 피롤리돈(약 1,000,000 MW)(약 2% 내지 4중량%, 또는 더욱 특히 약 3중량%) 중의, 은 나노섬유(약 3% 내지 50중량%, 또는 더욱 특히 약 4% 내지 40중량%, 또는 더욱 특히 약 5% 내지 30중량%, 또는 더욱 특히 약 6% 내지 20중량%, 또는 더욱 특히 약 5% 내지 15중량%, 또는 더욱 특히 약 7% 내지 13중량%, 또는 더욱 특히 약 9% 내지 11중량%, 또는 더욱 특히 약 10중량%)가 포함된다. 또 다른 전도성 잉크는 복수 개의 기타 용매들, 예를 들면 프로필렌 글리콜 약 50% 내지 65중량% 및 n-프로판올 또는 1-메톡시-2-프로판올 약 1% 내지 10중량%와 혼합된, 나노입자 또는 나노섬유 은 잉크(예를 들면, Inktek PA-010 또는 PA-030 나노입자 또는 나노섬유 은 스크린 인쇄 가능한 전도성 잉크) 약 30% 내지 50중량%를 포함할 수도 있다. 또 다른 전도성 잉크는 상기 언급된 바와 같은 복수 개의 기타 용매들과 혼합된, 나노입자 또는 나노섬유 은 잉크(예를 들면, Inktek PA-010 또는 PA-030 나노입자 또는 나노섬유 은 스크린 인쇄 가능한 전도성 잉크)(은 농도 약 0.30% 내지 3.0중량%)를 포함할 수도 있다.Optically transmissive conductive inks used to form the one or more second conductors 320 include transparent conductive inks commercially available from NHDG Technologies Worldwide, Inc., Tempe, Arizona, 2 2011 US Provisional Patent Application No. 61 / 447,160 (Mark D. Lowenthal et al.) Filed May 28 entitled "Metallic Nanofiber ink, Substantially Transparent Conductor, and Fabrication Method", the entire contents of which are described in its entirety. It is incorporated herein by reference with the same effect as that given. In another transparent conductor, a mixture of solvents such as 1-butanol, cyclohexanol, ice cold acetic acid (about 1% by weight), and polyvinyl pyrrolidone (about 1,000,000 MW) (about 2% to 4% by weight) , Or more particularly about 3% by weight, silver nanofibers (about 3% to 50% by weight, or more particularly about 4% to 40% by weight, or more particularly about 5% to 30% by weight, or even more particularly about 6 % To 20% by weight, or more particularly about 5% to 15% by weight, or more particularly about 7% to 13% by weight, or even more particularly about 9% to 11% by weight, or even more particularly about 10% by weight). . Another conductive ink is a nanoparticle or a mixture of a plurality of other solvents, such as about 50% to 65% by weight of propylene glycol and about 1% to 10% by weight of n-propanol or 1-methoxy-2-propanol Nanofiber silver ink (eg, Inktek PA-010 or PA-030 nanoparticles or nanofiber silver screen printable conductive inks) may comprise about 30% to 50% by weight. Another conductive ink is a nanoparticle or nanofiber silver ink (eg, Inktek PA-010 or PA-030 nanoparticle or nanofiber silver screen printable conductive ink) mixed with a plurality of other solvents as mentioned above. ) (Silver concentration of about 0.30% to 3.0% by weight).

π-공액 중합체, 전도 중합체, 또는 합성 금속이라 다양하게 지칭되는 유기 반도체들은 당해 중합체 골격을 따르는 탄소 원자들 사이의 π-공액으로 인해 본질적으로 반도체이다. 이들의 구조는 n- 또는 p+형 도핑 후의 전기 전도를 가능하게 하는 1차원 유기 골격을 함유한다. 충분히 연구된 부류의 유기 전도성 중합체에는 폴리(아세틸렌), 폴리(피롤), 폴리(티오펜), 폴리아닐린, 폴리티오펜, 폴리(p-페닐렌 설파이드), 폴리(파라-페닐렌 비닐렌)(PPV) 및 PPV 유도체, 폴리(3-알킬티오펜), 폴리인돌, 폴리피렌, 폴리카바졸, 폴리아줄렌, 폴리아제핀, 폴리(플루오렌) 및 폴리나프탈렌이 포함된다.　 기타 예에는 폴리아닐린, 폴리아닐린 유도체, 폴리티오펜, 폴리티오펜 유도체, 폴리피롤, 폴리피롤 유도체, 폴리티아나프텐, 폴리티아나프탄 유도체, 폴리파라페닐렌, 폴리파라페닐렌 유도체, 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리디아세틸렌, 폴리디아세틸렌 유도체, 폴리파라페닐렌비닐렌, 폴리파라페닐렌비닐렌 유도체, 폴리나프탈렌, 및 폴리나프탈렌 유도체, 폴리이소티아나프텐(PITN), 폴리헤테로아릴렌비닐렌(ParV)(여기서, 상기 헤테로아릴렌 그룹은 예를 들면 티오펜, 푸란 또는 피롤일 수 있다), 폴리페닐렌-설파이드(PPS), 폴리페리나프탈렌(PPN), 폴리프탈로시아닌(PPhc) 등, 및 이들의 유도체, 이들의 공중합체 및 이들의 혼합물이 포함된다. 　본 명세서에 사용된 용어 유도체는 측쇄 또는 그룹으로 치환된 단량체들로부터 제조된 중합체를 의미한다.Organic semiconductors, variously referred to as π-conjugated polymers, conductive polymers, or synthetic metals, are essentially semiconductors due to π-conjugation between carbon atoms along the polymer backbone. Their structure contains a one-dimensional organic backbone that enables electrical conduction after n- or p + type doping. A well studied class of organic conductive polymers include poly (acetylene), poly (pyrrole), poly (thiophene), polyaniline, polythiophene, poly (p-phenylene sulfide), poly (para-phenylene vinylene) ( PPV) and PPV derivatives, poly (3-alkylthiophene), polyindole, polypyrene, polycarbazole, polyazulene, polyazepine, poly (fluorene) and polynaphthalene. Other examples include polyaniline, polyaniline derivatives, polythiophene, polythiophene derivatives, polypyrrole, polypyrrole derivatives, polythianaphthene, polythianaphthane derivatives, polyparaphenylenes, polyparaphenylene derivatives, polyacetylenes, polyacetylene derivatives , Polydiacetylene, polydiacetylene derivative, polyparaphenylenevinylene, polyparaphenylenevinylene derivative, polynaphthalene, and polynaphthalene derivative, polyisothianaphthene (PITN), polyheteroarylenevinylene (ParV (Wherein the heteroarylene group may be for example thiophene, furan or pyrrole), polyphenylene-sulfide (PPS), polyperinaphthalene (PPN), polyphthalocyanine (PPhc) and the like, and their Derivatives, copolymers thereof and mixtures thereof. The term derivative, as used herein, means a polymer made from monomers substituted with side chains or groups.

전도성 중합체들의 중합 방법은 특별히 제한되지 않으며, 사용 가능한 방법에는, 예를 들면 uv 또는 기타 전자기 중합, 열 중합, 전해 산화 중합, 화학 산화 중합, 및 촉매 중합이 비제한적으로 포함된다. 상기 중합 방법으로 수득된 중합체는 도핑되기 전까지 종종 중성이며 전도성이 아니다. 따라서, 상기 중합체를 p-도핑 또는 n-도핑 처리하여 전도성 중합체로 전환시킨다. 　반도체 중합체는 화학적으로 또는 전기화학적으로 도핑시킬 수 있다. 도핑에 사용되는 물질은 특별히 제한되지 않으며, 일반적으로 전자쌍을 수용할 수 있는 물질, 예를 들면 루이스산이 사용된다. 이의 예에는 염산, 황산, 유기 설폰산 유도체, 예를 들면 파라설폰산, 폴리스티렌설폰산, 알킬벤젠설폰산, 캄포르설폰산, 알킬설폰산, 설포살리실산 등, 염화제2철, 염화구리, 및 황산철이 포함된다.The polymerization method of the conductive polymers is not particularly limited, and methods that can be used include, but are not limited to, for example, uv or other electromagnetic polymerization, thermal polymerization, electrolytic oxidation polymerization, chemical oxidation polymerization, and catalytic polymerization. The polymer obtained by this polymerization process is often neutral and not conductive until doped. Thus, the polymer is p-doped or n-doped to convert it into a conductive polymer. The semiconducting polymer may be doped chemically or electrochemically. The material used for the doping is not particularly limited, and generally, a material capable of accepting an electron pair, for example, Lewis acid, is used. Examples thereof include hydrochloric acid, sulfuric acid, organic sulfonic acid derivatives such as parasulfonic acid, polystyrenesulfonic acid, alkylbenzenesulfonic acid, camphorsulfonic acid, alkylsulfonic acid, sulfosalicylic acid and the like, ferric chloride, copper chloride, and Iron sulfate is included.

장치 300의 "역" 제조의 경우, 기재 305 및 하나 이상의 제1 도체들 310은 광이 기재 305의 제2 면을 통해 도입되고/되거나 발광되도록 광학 투과성인 것을 선택한다. 추가로, 제2 도체(들) 320도 투명한 경우, 광은 장치 300의 면들 둘 다로부터 발광 또는 흡수될 수 있다.For “reverse” manufacture of the device 300, the substrate 305 and one or more first conductors 310 select to be optically transmissive such that light is introduced and / or emitted through the second side of the substrate 305. In addition, when the second conductor (s) are 320 degrees transparent, light can be emitted or absorbed from both sides of the device 300.

하나 이상의 제1 도체들 310에 대해, 예를 들면 비교적 평활한 표면, 또는 반대로 거칠거나 뾰족뾰족한 표면, 또는 가공된 마이크로-엠보싱 구조(예를 들면, 사피, 리미티드로부터 입수 가능함)를 갖는 각종 텍스처들이 제공될 수 있어서, 잠재적으로 기타 층들(예를 들면, 유전 층 315)의 부착을 증진시키고/시키거나 다이오드 100 내지 100L과의 옴 접촉의 후속적 형성을 용이하게 할 수 있다. 하나 이상의 제1 도체들 310에는 다이오드 100 내지 100L의 침착 전에 코로나 처리가 제공될 수도 있는데, 이것은 형성가능한 임의의 산화물들을 제거하고, 복수 개의 다이오드들 100 내지 100L과의 옴 접촉의 후속적 형성을 용이하는 경향이 있을 수 있다. 전자 또는 인쇄 기술분야의 숙련가들은 하나 이상의 제1 도체들 310을 형성할 수 있는 방법들에서의 다수의 변형들과 이러한 모든 변형들이 동등한 것으로 간주되고 본 기재내용의 범위 내에 있다는 것을 인식할 것이다. 예를 들면, 하나 이상의 제1 도체들 310은 제한없이 스퍼터링 또는 증착을 통해서도 침착될 수 있다. 추가로, 기타 각종 양태들의 경우, 하나 이상의 제1 도체들 310은, 예를 들면 코팅, 인쇄, 스퍼터링, 또는 증착을 통해 단일 또는 연속 층으로서 침착될 수 있다.For one or more of the first conductors 310, for example, various textures with a relatively smooth surface, or conversely rough or pointed surface, or with a machined micro-embossed structure (eg, available from Saphi, Limited) May be provided, potentially enhancing adhesion of other layers (eg, dielectric layer 315) and / or facilitating subsequent formation of ohmic contact with diodes 100-100L. One or more first conductors 310 may be provided with a corona treatment prior to the deposition of diodes 100-100L, which removes any oxides that may be formed and facilitates subsequent formation of ohmic contact with the plurality of diodes 100-100L. There may be a tendency to Those skilled in the electronic or printing arts will recognize that many variations in the methods capable of forming one or more first conductors 310 and all such variations are considered equivalent and are within the scope of the present disclosure. For example, one or more first conductors 310 may be deposited through sputtering or deposition without limitation. In addition, for other various aspects, the one or more first conductors 310 may be deposited as a single or continuous layer, for example through coating, printing, sputtering, or deposition.

결과적으로, 본 명세서에서 사용된 "침착"은, 당해 기술분야에 공지된 충격식 또는 비-충격식의 임의의 모든 인쇄, 피복, 롤링, 분무, 적층(layering), 스퍼터링, 도금, 스핀 캐스팅(또는 스핀 코팅), 증착, 라미네이션, 어픽싱(affixing) 및/또는 기타 침착 공정들을 포함한다. "인쇄"는 당해 기술분야에 공지된 충격식 또는 비-충격식의 임의의 모든 인쇄, 코팅, 롤링, 분무, 적층, 스핀 코팅, 라미네이팅 및/또는 어픽싱 공정들을 포함하고, 구체적으로는, 예를 들면 스크린 인쇄, 잉크젯 인쇄, 전기-광학 인쇄, 전자잉크 인쇄, 포토레지스트 및 기타 레지스트 인쇄, 열 인쇄, 레이저 젯 인쇄, 자기 인쇄, 패드 인쇄, 플렉소그래픽 인쇄, 하이브리드 오프셋 리소그래피, 그라비어 및 기타 요판 인쇄를 비제한적으로 포함한다. 모든 이러한 공정들은 본 명세서에서 침착 공정으로서 간주되고 사용 가능하다. 상기 예시적 침착 또는 인쇄 공정들은 상당한 제조 제어 또는 제약을 요구하지 않는다. 특정한 온도 또는 압력은 요구되지 않는다. 몇몇 청정실 또는 여과된 공기가 유용할 수 있지만, 잠재적으로는 공지된 인쇄 또는 기타 침착 공정들의 표준과 일치하는 수준에서 그러하다. 그러나, 예를 들어 각종 양태들을 형성하는 연속으로 침착된 각종 층들의 적절한 정렬(정합)에 대한 일관성을 위해 비교적 일정한 온도(아래에 논의되는 가능한 예외가 존재함) 및 습도가 바람직할 수 있다. 추가로, 사용되는 각종 화합물들은 열 경화 또는 건조, 주위 조건에서의 공기 건조, 또는 IR 또는 uv 경화될 수 있는 각종 중합체, 바인더 또는 기타 분산제 내에 함유될 수 있다.As a result, "deposition" as used herein means any and all printing, coating, rolling, spraying, layering, sputtering, plating, and spin casting (impact or non-impact) known in the art. Or spin coating), deposition, lamination, affixing and / or other deposition processes. “Printing” includes any and all printing, coating, rolling, spraying, laminating, spin coating, laminating and / or affixing processes known in the art that are impact or non-impact. For example screen printing, inkjet printing, electro-optical printing, e-ink printing, photoresist and other resist printing, thermal printing, laser jet printing, magnetic printing, pad printing, flexographic printing, hybrid offset lithography, gravure and other intaglio Including but not limited to printing. All such processes are considered and available as deposition processes herein. The exemplary deposition or printing processes do not require significant manufacturing control or constraints. No specific temperature or pressure is required. Some clean rooms or filtered air may be useful, but potentially at a level consistent with the standards of known printing or other deposition processes. However, relatively constant temperatures (there are possible exceptions discussed below) and humidity may be desirable, for example, for consistency in proper alignment of the various layers deposited successively forming the various aspects. In addition, the various compounds used may be contained in various polymers, binders or other dispersants that may be heat cured or dried, air dried at ambient conditions, or IR or uv cured.

또한, 본 명세서에서 일반적으로 인쇄 또는 기타 침착 등을 통해 각종 화합물들을 적용시키는 경우, 예를 들면 레지스트 코팅을 사용하거나, 그렇지 않으면, 예를 들면 기재 305의 표면, 각종 제1 또는 제2 도체(각각 310, 320)의 표면 및/또는 다이오드 100 내지 100L의 표면과 같은 표면들의 친수성, 소수성 또는 전기(양전하 또는 음전하) 특성을 변형시켜서 이들 표면의 "습윤가능성"을 변형시킴으로써, 표면 특성 또는 표면 에너지를 제어할 수도 있다는 것을 주목해야 한다. 침착시키고자 하는 화합물, 현탁액, 중합체 또는 잉크의 특성들, 예를 들면 표면 장력과 함께, 상기 침착된 화합물들을 목적하는 또는 선택된 위치에 부착되도록 하고, 기타 면적 또는 영역으로부터 효과적으로 반발되도록 할 수 있다.In addition, in the present specification, when various compounds are generally applied through printing or other deposition, for example, a resist coating is used, or otherwise, for example, the surface of the substrate 305, various first or second conductors (each Surface properties or surface energy by modifying the "wetability" of these surfaces by modifying the hydrophilic, hydrophobic or electrical (positive or negative charge) properties of surfaces such as the surfaces of 310, 320 and / or the surfaces of diodes 100-100L. Note that you can control it. Together with the properties of the compound, suspension, polymer or ink to be deposited, for example surface tension, the deposited compounds can be attached to the desired or selected location and effectively repelled from other areas or areas.

예를 들면, 복수 개의 다이오드들 100 내지 100L은 수지 및/또는 계면활성제 또는 기타 유동 보조제와 같은 점착성 성분들도 비제한적으로 포함할 수 있는, 물, 알코올, 에테르 등과 같은 임의의 증발성 또는 휘발성 유기 또는 무기 화합물을 사용하여 액체, 반액체 또는 겔 담체에 현탁된다. 예시적 양태에서, 예를 들면 비제한적으로, 복수 개의 다이오드들 100 내지 100L은 실시예에서 상술된 바와 같이 현탁된다. 옥탄올, 메탄올, 이소프로판올, 또는 탈이온수와 같은 계면활성제 또는 유동 보조제도 사용될 수 있고, 실질적으로 또는 비교적 작은 니켈 비드(예를 들면, 1㎛)(이것은 압축 및 경화 후에 전도를 제공하고, 예를 들면 옴 접촉의 생성을 증진 또는 향상시키는 작용을 할 수 있다), 또는 아래에 더욱 상세히 논의되는 것들을 포함하는 임의의 기타 uv, 열 또는 공기 경화성 바인더 또는 중합체(이것은 또한 유전성 화합물, 렌즈 등과 함께 사용될 수 있다)를 함유하는 이방성의 전도성 바인더와 같은 바인더도 사용될 수 있다.For example, a plurality of diodes 100-100L may be any evaporable or volatile organic, such as water, alcohols, ethers, etc., which may include, without limitation, resin and / or adhesive components such as surfactants or other flow aids. Or suspended in a liquid, semi-liquid or gel carrier using an inorganic compound. In an exemplary embodiment, for example and without limitation, the plurality of diodes 100-100L are suspended as described above in the embodiment. Surfactants or flow aids such as octanol, methanol, isopropanol, or deionized water may also be used and substantially or relatively small nickel beads (eg, 1 μm) (which provide conductivity after compression and curing, for example May serve to enhance or enhance the production of ohmic contacts), or any other uv, heat or air curable binder or polymer, including those discussed in more detail below, which may also be used with dielectric compounds, lenses, and the like. Binders, such as anisotropic conductive binders, may be used.

추가로, 각종 다이오드 100 내지 100L은, 예를 들면 적색, 녹색, 청색, 황색, 호박색 등의 각종 색상들을 갖는 발광 다이오드로서 구성될 수 있다. 이어서, 상이한 색상을 갖는 발광 다이오드 100 내지 100L은 장치 300, 300A 내에서 여자될 때 선택된 색 온도가 발생되도록 예시적 다이오드 잉크 내에서 혼합될 수 있다.In addition, the various diodes 100 to 100L may be configured as light emitting diodes having various colors, for example, red, green, blue, yellow, amber, and the like. Light emitting diodes 100-100L having different colors can then be mixed in the exemplary diode ink such that a selected color temperature is generated when excited in the device 300, 300A.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 1: One:

복수 개의 다이오드들 100 내지 100L; 및A plurality of diodes 100-100L; And

경화되거나 중합된 수지 또는 중합체Cured or Polymerized Resin or Polymer

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 2: 2:

복수 개의 다이오드들 100 내지 100L; 및 A plurality of diodes 100-100L; And

적어도 부분적으로 각각의 다이오드를 둘러싸는 막을 형성하고 약 10nm 내지 300nm의 두께를 갖는 경화되거나 중합된 수지 또는 중합체Cured or polymerized resin or polymer that forms a film at least partially surrounding each diode and has a thickness of about 10 nm to 300 nm

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 3: 3:

복수 개의 다이오드들 100 내지 100L; 및 A plurality of diodes 100-100L; And

적어도 미량의 경화되거나 중합된 수지 또는 중합체At least trace amounts of cured or polymerized resins or polymers

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 4: 4:

복수 개의 다이오드들 100 내지 100L; A plurality of diodes 100-100L;

경화되거나 중합된 수지 또는 중합체; 및Cured or polymerized resins or polymers; And

적어도 미량의 용매At least trace amounts of solvent

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 5: 5:

복수 개의 다이오드들 100 내지 100L; A plurality of diodes 100-100L;

적어도 미량의 경화되거나 중합된 수지 또는 중합체; 및At least trace amounts of cured or polymerized resins or polymers; And

적어도 미량의 용매At least trace amounts of solvent

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 6: 6:

복수 개의 다이오드들 100 내지 100L; A plurality of diodes 100-100L;

경화되거나 중합된 수지 또는 중합체; Cured or polymerized resins or polymers;

적어도 미량의 용매; 및At least trace amounts of solvent; And

적어도 미량의 계면활성제At least trace amounts of surfactant

를 포함하는 조성물.Composition comprising a.

건조되거나 경화된 다이오드 잉크 Dry or Cured Diode Ink 실시예Example 7: 7:

복수 개의 다이오드들 100 내지 100L; A plurality of diodes 100-100L;

적어도 미량의 경화되거나 중합된 수지 또는 중합체; At least trace amounts of cured or polymerized resins or polymers;

적어도 미량의 용매; 및At least trace amounts of solvent; And

적어도 미량의 계면활성제At least trace amounts of surfactant

를 포함하는 조성물.Composition comprising a.

당해 다이오드 잉크(현탁된 다이오드 100 내지 100L 및 임의의 불활성 입자들)를 이어서, 예를 들면 280 메쉬 폴리에스테르 또는 PTFE-코팅된 스크린을 사용하여, 장치 700 양태의 경우 기재 305A 위에, 또는 장치 300 양태의 경우 하나 이상의 제1 도체들 310 위에 침착시키고, 휘발성 또는 증발성 성분들을 예를 들면 가열, uv 경화 또는 임의의 건조 공정을 통해 소멸시켜서, 다이오드 100 내지 100L을 실질적으로 또는 적어도 부분적으로 기재 305A 또는 하나 이상의 제1 도체들 310와 접촉하고 부착된 채 남겨둔다. 예시적 양태에서, 침착된 다이오드 잉크는 약 110℃에서 통상적으로 5분 이하 동안 경화된다. 건조되거나 경화된 다이오드 잉크 실시예 1 및 2에서와 같이, 남아있는 건조 또는 경화된 다이오드 잉크는 일반적으로 복수 개의 다이오드들 100 내지 100L 및 경화되거나 중합된 수지 또는 중합체(적어도 미량)(이것은 상기 언급된 바와 같이 일반적으로 다이오드 100 내지 100L을 제위치에 고정시키거나 유지시킬 수 있다)를 포함하고, 상기 논의된 바와 같이 막 295를 형성한다. 건조되거나 경화된 다이오드 잉크 실시예 3 내지 6에 예시된 바와 같이, 휘발성 또는 증발성 성분들(예를 들면, 제1 및/또는 제2 용매 및/또는 계면활성제)는 거의 소멸되지만, 미량 또는 그 이상의 양은 남아있을 수 있다. 본 명세서에서 사용된 "미량"의 성분은 제1 도체 310 및/또는 기재 305, 305A 위에 초기에 침착되었을 때 다이오드 잉크에 원래 존재하는 성분의 0% 초과 및 5% 이하의 양인 것으로 이해되어야 한다.The diode ink (suspended diode 100-100L and any inert particles) is then used, for example, on a substrate 305A for the device 700 embodiment, or on a device 300 embodiment, using, for example, a 280 mesh polyester or PTFE-coated screen. Is deposited over one or more first conductors 310 and the volatile or evaporable components are extinguished, for example, by heating, uv curing or any drying process, so that diode 100-100L is substantially or at least partially based on substrate 305A or One or more first conductors 310 are left in contact with and attached. In an exemplary embodiment, the deposited diode ink is cured at about 110 ° C. for typically 5 minutes or less. Dried or Cured Diode Ink As in Examples 1 and 2, the remaining dried or cured diode ink is generally a plurality of diodes 100-100L and a cured or polymerized resin or polymer (at least in trace) (this is mentioned above Diodes 100 to 100L may be held or held in place as described above, and form film 295 as discussed above. As illustrated in dried or cured diode inks Examples 3 to 6, volatile or evaporative components (eg, first and / or second solvents and / or surfactants) are almost extinguished, but traces or The above amount may remain. As used herein, a "trace" component should be understood to be an amount greater than 0% and no more than 5% of the component originally present in the diode ink when initially deposited on the first conductor 310 and / or the substrates 305, 305A.

완성된 장치(300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770)에서, 예를 들면, 1㎠당 다이오드 100 내지 100L의 수로서의 다이오드 100 내지 100L의 최종 밀도 또는 농도는 상기 다이오드 잉크 중의 다이오드 100 내지 100L의 농도에 따라 달라질 것이다. 다이오드 100 내지 100L이 20 내지 30㎛의 크기 범위에 있는 경우, 매우 높은 밀도가 이용 가능하고, 이것은 여전히 단지 작은 비율의 표면적만을 커버한다(상기 이점들 중의 하나는 별도로 힛 싱크를 필요로 하지 않으면서 더 큰 열 방산을 허용한다는 것이다). 예를 들면, 20 내지 30㎛의 크기 범위에 있는 다이오드 100 내지 100L이 사용되는 경우, 1제곱 인치 내에서 10,000개의 다이오드들이 표면적의 약 1%만을 커버한다. 또한, 예를 들면, 예시적 양태에서, 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770에서의 용도를 위해, 2 내지 10,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 5 내지 10,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 5 내지 1,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 5 내지 100개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 5 내지 50개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 5 내지 25개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 10 내지 8,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 15 내지 5,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 20 내지 1,000개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 25 내지 100개/㎠의 다이오드 100 내지 100L; 또는 더욱 구체적으로는, 25 내지 50개/㎠의 다이오드 100 내지 100L을 비제한적으로 포함하는, 광범위한 다이오드 밀도가 이용 가능하고, 본 기재내용의 범위 내에 있다.In the finished devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770, for example, diode 100 as the number of diodes 100 to 100L per cm 2 The final density or concentration of from 100 L to 100 L will depend on the concentration of diodes 100 to 100 L in the diode ink. When diodes 100 to 100L are in the size range of 20 to 30 μm, very high densities are available, which still cover only a small proportion of the surface area (one of the above advantages without requiring a separate sink sink). Allow greater heat dissipation). For example, when diodes 100-100L in the size range of 20-30 μm are used, 10,000 diodes within one square inch cover only about 1% of the surface area. Further, for example, in an exemplary embodiment, for use in devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770, from 2 to 10,000 / Cm 2 to 100 L of diodes; Or more specifically, 5 to 10,000 diodes 100-100L per square centimeter; Or more specifically, 5 to 1,000 diodes 100 to 100L per square centimeter; Or more specifically, 5 to 100 diodes 100-100L per square centimeter; Or more specifically, 5 to 50 diodes 100-100L per square centimeter; Or more specifically, 5 to 25 diodes 100-100L per square centimeter; Or more specifically, 10 to 8,000 diodes 100 to 100L per square centimeter; Or more specifically, 15 to 5,000 diodes 100 to 100L per square centimeter; Or more specifically, 20 to 1,000 diodes 100 to 100L per square centimeter; Or more specifically, 25 to 100 diodes 100-100L per square centimeter; Or more specifically, a wide range of diode densities are available, including but not limited to 25 to 50 / cm 2 diodes 100 to 100L, and are within the scope of the present disclosure.

추가의 단계들 또는 여러 개의 단계 공정들이 다이오드 100 내지 100L을 하나 이상의 제1 도체들 310 위에 침착시키는 데 사용될 수도 있다. 또한, 예를 들면 비제한적으로, 메톡실화 글리콜 에테르 아크릴레이트 단량체(이것은 또한 TPO(트리포스펜 옥사이드)와 같은 수용성 광개시제를 포함할 수 있다) 또는 이방성의 전도성 바인더와 같은 바인더를 먼저 침착시킨 다음, 상기 논의된 액체 또는 겔에 현탁된 다이오드 100 내지 100L을 침착시킬 수 있다.Additional steps or several step processes may be used to deposit diodes 100-100L over one or more first conductors 310. In addition, for example, but not limited to, a binder such as a methoxylated glycol ether acrylate monomer (which may also include a water soluble photoinitiator such as TPO (triphosphene oxide)) or an anisotropic conductive binder is first deposited, and then It is possible to deposit 100-100L of the suspended diodes in the liquid or gel discussed above.

예시적 양태에서, 장치 300, 720, 730, 760 양태의 경우, 다이오드 100 내지 100K를 위한 현탁 매질은 하나 이상의 제1 도체들 310의 일부를 초기에 용해시키거나 재습윤시키는 하나 이상의 2염기성 에스테르와 같은 용해 용매 또는 기타 반응성 시약도 포함할 수 있다. 복수 개의 다이오드들 100 내지 100K의 현탁액이 침착된 다음, 하나 이상의 제1 도체들 310의 표면이 부분적으로 용해되거나 미경화되는 경우, 복수 개의 다이오드들 100 내지 100K는 하나 이상의 제1 도체들 310 내에 약간 또는 부분적으로 매립될 수 있는데, 이것은 옴 접촉을 형성하는 데에도 도움이 되고, 상기 복수 개의 다이오드들 100 내지 100K와 상기 하나 이상의 제1 도체들 310 사이의 접착 결합 또는 접착 커플링을 생성한다. 상기 용해 또는 반응성 시약이 증발 등을 통해 소멸될 때, 하나 이상의 제1 도체들 310은 복수 개의 다이오드들 100 내지 100K와 실질적으로 접촉하여 재고화(또는 재경화)된다. 상기 논의된 2염기성 에스테르 이외에도, 예시적 용해, 습윤 또는 용매화 시약에는 상기에서도 언급된 바와 같이, 예를 들면 현탁 매질을 형성하도록 1-프로판올(또는 이소프로판올)과 함께 대략 1:8의 몰 비(또는 중량으로 22:78)로 사용되는 프로필렌 글리콜 모노메틸 에테르 아세테이트(C6H12O3)(이스트맨에 의해 상품명 "PM Acetate"로 판매됨), 및 각종 2염기성 에스테르, 및 이들의 혼합물, 예를 들면, 디메틸 석시네이트, 디메틸 아디페이트 및 디메틸 글루타레이트(이들은 인비스타로부터 제품명 DBE, DBE-2, DBE-3, DBE-4, DBE-5, DBE-6, DBE-9 및 DBE-IB하에 각종 혼합물로서 입수 가능함)가 비제한적으로 포함된다. 예시적 양태에서, DBE-9가 사용된다. 용매들의 몰 비는 선택된 용매들에 기초하여 달라질 것이며, 1:8 및 1:12가 통상적 비율이다. 각종 화합물들 또는 기타 시약들도 이 반응을 제어하는 데 사용될 수 있는데, 예를 들면, 1-프로판올과 물의 배합물 또는 혼합물은 경화 공정에서 비교적 나중에 상기 다이오드 잉크의 각종 화합물들이 증발하거나 또는 소멸되어 상기 다이오드 잉크의 두께가 상기 다이오드 100 내지 100K의 높이보다 더 작아질 때까지 DBE-9에 의해 하나 이상의 제1 도체들 310의 용해 또는 재습윤을 명백하게 억제할 수 있어서, 제1 도체 310의 임의의 용해된 재료(예를 들면, 은 잉크 수지 및 은 잉크 입자들)가 다이오드 100 내지 100K의 상부 표면 위에 침착되는 것을 방지할 수 있다(이것은 이후 제2 도체(들) 320과의 전기 접촉을 형성할 수 있다).In an exemplary embodiment, for the device 300, 720, 730, 760 embodiments, the suspending medium for diodes 100-100K may comprise one or more dibasic esters that initially dissolve or rewet a portion of the one or more first conductors 310. The same dissolution solvent or other reactive reagents may also be included. If a suspension of the plurality of diodes 100-100K is deposited, then the surface of the one or more first conductors 310 is partially dissolved or uncured, the plurality of diodes 100-100K are slightly in the one or more first conductors 310. Or partially buried, which also helps to form an ohmic contact and creates an adhesive bond or adhesive coupling between the plurality of diodes 100-100K and the one or more first conductors 310. When the dissolution or reactive reagent is extinguished through evaporation or the like, one or more of the first conductors 310 is reconsidered (or recured) in substantial contact with the plurality of diodes 100-100K. In addition to the dibasic esters discussed above, exemplary dissolution, wetting or solvating reagents, as mentioned above, for example have a molar ratio of approximately 1: 8 with 1-propanol (or isopropanol) to form a suspending medium ( Or propylene glycol monomethyl ether acetate (C 6 H 12 O 3 ), sold by Eastman under the trade name "PM Acetate" used in weight 22:78), and various dibasic esters, and mixtures thereof, For example, dimethyl succinate, dimethyl adipate and dimethyl glutarate (these are from Invista under the product names DBE, DBE-2, DBE-3, DBE-4, DBE-5, DBE-6, DBE-9 and DBE- Available as various mixtures under IB) are included without limitation. In an exemplary embodiment, DBE-9 is used. The molar ratio of solvents will vary based on the solvents selected, with 1: 8 and 1:12 being the typical ratio. Various compounds or other reagents may also be used to control this reaction, for example, a combination or mixture of 1-propanol and water may evaporate or disappear various compounds of the diode ink relatively later in the curing process. Dissolution or rewetting of the one or more first conductors 310 can be clearly suppressed by DBE-9 until the thickness of the ink is smaller than the height of the diodes 100 to 100K, so that any dissolved of the first conductor 310 It is possible to prevent the material (eg silver ink resin and silver ink particles) from being deposited on the top surface of the diodes 100 to 100K (which may then form electrical contact with the second conductor (s) 320). ).

유전 잉크 Oilfield ink 실시예Example 1: One:

메틸셀룰로스 수지를 약 0.5% 내지 약 30% 포함하는 유전성 수지;A dielectric resin comprising about 0.5% to about 30% methylcellulose resin;

알코올을 포함하는 제1 용매; 및A first solvent comprising an alcohol; And

계면활성제Surfactants

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 2: 2:

메틸셀룰로스 수지를 약 4% 내지 약 6% 포함하는 유전성 수지;Dielectric resin comprising about 4% to about 6% methylcellulose resin;

옥탄올을 약 0.5% 내지 약 1.5% 포함하는 제1 용매; A first solvent comprising about 0.5% to about 1.5% octanol;

IPA를 약 3% 내지 약 5% 포함하는 제2 용매; 및A second solvent comprising about 3% to about 5% IPA; And

계면활성제Surfactants

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 3: 3:

유전성 수지 약 10% 내지 약 30%;Dielectric resin about 10% to about 30%;

글리콜 에테르 아세테이트를 포함하는 제1 용매;A first solvent comprising glycol ether acetate;

글리콜 에테르를 포함하는 제2 용매; 및A second solvent comprising a glycol ether; And

제3 용매Tertiary solvent

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 4: 4:

유전성 수지 약 10% 내지 약 30%;Dielectric resin about 10% to about 30%;

에틸렌 글리콜 모노부틸 에테르 아세테이트를 약 35% 내지 50% 포함하는 제1 용매;A first solvent comprising about 35% to 50% of ethylene glycol monobutyl ether acetate;

디프로필렌 글리콜 모노메틸 에테르를 약 20% 내지 35% 포함하는 제2 용매; 및A second solvent comprising about 20% to 35% dipropylene glycol monomethyl ether; And

톨루엔을 약 0.01% 내지 0.5% 포함하는 제3 용매A third solvent comprising about 0.01% to 0.5% toluene

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 5: 5:

유전성 수지 약 15% 내지 약 20%;Dielectric resin about 15% to about 20%;

에틸렌 글리콜 모노부틸 에테르 아세테이트를 약 35% 내지 50% 포함하는 제1 용매;A first solvent comprising about 35% to 50% of ethylene glycol monobutyl ether acetate;

디프로필렌 글리콜 모노메틸 에테르를 약 20% 내지 35% 포함하는 제2 용매; 및A second solvent comprising about 20% to 35% dipropylene glycol monomethyl ether; And

톨루엔을 약 0.01% 내지 0.5% 포함하는 제3 용매A third solvent comprising about 0.01% to 0.5% toluene

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 6: 6:

유전성 수지 약 10% 내지 약 30%;Dielectric resin about 10% to about 30%;

디프로필렌 글리콜 모노메틸 에테르를 약 50% 내지 85% 포함하는 제1 용매; 및A first solvent comprising about 50% to 85% dipropylene glycol monomethyl ether; And

톨루엔을 약 0.01% 내지 0.5% 포함하는 제2 용매A second solvent comprising about 0.01% to 0.5% toluene

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 7: 7:

유전성 수지 약 15% 내지 약 20%;Dielectric resin about 15% to about 20%;

에틸렌 글리콜 모노부틸 에테르 아세테이트를 약 50% 내지 90% 포함하는 제1 용매; 및A first solvent comprising about 50% to 90% of ethylene glycol monobutyl ether acetate; And

톨루엔을 약 0.01% 내지 0.5% 포함하는 제2 용매A second solvent comprising about 0.01% to 0.5% toluene

를 포함하는 조성물.Composition comprising a.

유전 잉크 Oilfield ink 실시예Example 8: 8:

유전성 수지 약 15% 내지 약 20%;Dielectric resin about 15% to about 20%;

디프로필렌 글리콜 모노메틸 에테르를 약 50% 내지 85% 포함하는 제1 용매; 및A first solvent comprising about 50% to 85% dipropylene glycol monomethyl ether; And

프로필렌 글리콜 또는 탈이온수를 약 0.01% 내지 8.0% 포함하는 제2 용매를 포함하는 잔여량Residual amount comprising a second solvent comprising about 0.01% to 8.0% propylene glycol or deionized water

을 포함하는 조성물.Composition comprising a.

이어서, 절연 재료(유전 잉크 실시예 1 내지 8로서 기술된 것들과 같이, 유전 잉크라고 지칭됨)를, 제2 도체(들) 320의 침착 전에, 예를 들면 인쇄 또는 코팅 공정을 통해, 다이오드 100 내지 100L 또는 다이오드 100 내지 100L의 주변 또는 측방 부분들 위에 침착시켜 절연 또는 유전 층 315를 형성한다. 상기 유전 층 315은 약 30 내지 40㎛의 습윤 막 두께, 및 약 5 내지 7㎛의 건조되거나 경화된 막 두께를 갖는다. 상기 절연 또는 유전 층 315는 상기 및 하기 논의된 바와 같은 각종 매질들 중의 임의의 것에 현탁된 절연 또는 유전 화합물들 중의 임의의 것으로 구성될 수 있다. 예시적 양태에서, 절연 또는 유전 층 315는, 약 0.5% 내지 15%, 또는 더욱 구체적으로는 약 1.0% 내지 약 8.0%, 또는 더욱 구체적으로는 약 3.0% 내지 약 6.0%, 또는 더욱 구체적으로는 약 4.5% 내지 약 5.5% 범위의 양의 메틸셀룰로스 수지, 예를 들면 다우 케미칼(Dow Chemical)로부터 입수 가능한 E-3 "methocel"을, 약 0.1% 내지 1.5%, 또는 더욱 구체적으로는 약 0.2% 내지 약 1.0%, 또는 더욱 구체적으로는 약 0.4% 내지 약 0.6% 범위의 양의 계면활성제, 예를 들면 비와이케이 케미 게엠베하(BYK Chemie GmbH)로부터의 0.5% BYK 381과 함께, 약 0.01% 내지 0.5%, 또는 더욱 구체적으로는 약 0.05% 내지 약 0.25%, 또는 더욱 구체적으로는 약 0.08% 내지 약 0.12% 범위의 양의 제1 용매, 예를 들면, 약 0.1% 옥탄올, 및 약 0.0% 내지 8%, 또는 더욱 구체적으로는 약 1.0% 내지 약 7.0%, 또는 더욱 구체적으로는 약 2.0% 내지 약 6.0%, 또는 더욱 구체적으로는 약 3.0% 내지 약 5.0% 범위의 양의 제2 용매, 예를 들면, 약 4% IPA, 및 잔여량의 제3 용매, 예를 들면, 탈이온수의 현탁액 중에 포함한다. 상기 E-3 제형으로, 4 내지 5개의 피복물을 침착시켜, 6 내지 10㎛의 총 두께를 갖는 절연 또는 유전 층 315를 생성하고, 각각의 피복물은 약 110℃에서 약 5분 동안 경화시킨다. 기타 예시적 양태들에서, 유전 층 315는 IR(적외선) 경화되거나, uv 경화되거나, 이들 둘 다로 경화될 수 있다. 또한, 기타 예시적 양태들에서, 상이한 유전성 제형들을 상이한 층으로서 도포하여 상기 절연 또는 유전 층 315를 형성할 수 있는데, 예를 들면 비제한적으로, 독일 뒤셀도르프에 소재하는 헨켈 코포레이션(Henkel Corporation)으로부터 입수 가능한 용매계 투명 유전체, 예를 들면, Henkel BIK-20181-40A, Henkel BIK-20181-40B, 및/또는 Henkel BIK-20181-24B의 제1 층을 도포한 다음, 상술된 수계 E-3 제형을 도포하여 유전 층 315를 형성한다. 기타 예시적 양태들에서, 기타 유전성 화합물들은 헨켈(Henkel)로부터 시판되고, 이들은 유전 잉크 실시예 8에서와 같이 동등하게 사용될 수 있다. 유전 층 315는 투명할 수 있지만, 광 확산성, 산란성 또는 반사성 입자들, 뿐만 아니라 열 전도성 입자들, 예를 들면 비제한적으로, 산화알루미늄을 비교적 낮은 농도로 포함할 수 있다. 각종 예시적 양태들에서, 상기 유전 잉크는 또한 다이오드 100 내지 100L의 상부 표면으로부터 디웨팅되어 (배향에 따라) 제1 단자 125 또는 다이오드 100 내지 100K의 제2의, 배면의 적어도 일부를 제2 도체(들) 320과의 후속의 접촉을 위해 노출된 채 남겨둘 것이다.Subsequently, the insulating material (referred to as the dielectric ink, such as those described as dielectric ink examples 1 to 8) is, before the deposition of the second conductor (s) 320, for example through a printing or coating process, a diode 100. To 100L or diodes 100-100L around the peripheral or lateral portions to form an insulating or dielectric layer 315. The dielectric layer 315 has a wet film thickness of about 30-40 μm, and a dried or cured film thickness of about 5-7 μm. The insulating or dielectric layer 315 may be comprised of any of the insulating or dielectric compounds suspended in any of a variety of media as discussed above and below. In an exemplary embodiment, the insulating or dielectric layer 315 is about 0.5% to 15%, or more specifically about 1.0% to about 8.0%, or more specifically about 3.0% to about 6.0%, or more specifically Methylcellulose resin in an amount ranging from about 4.5% to about 5.5%, for example E-3 "methocel" available from Dow Chemical, from about 0.1% to 1.5%, or more specifically about 0.2% From about 0.01% to about 1.0%, or more specifically from about 0.4% to about 0.6% of a surfactant, such as 0.5% BYK 381 from BYK Chemie GmbH 0.5%, or more specifically about 0.05% to about 0.25%, or more specifically, the first solvent in an amount ranging from about 0.08% to about 0.12%, such as about 0.1% octanol, and about 0.0% To 8%, or more specifically about 1.0% to about 7.0%, or more specifically about 2.0% Up to about 6.0%, or more specifically in a suspension of a second solvent, such as about 4% IPA, and a residual amount of a third solvent, such as deionized water, in an amount ranging from about 3.0% to about 5.0%. Include. With the E-3 formulation, 4-5 coatings are deposited to produce an insulating or dielectric layer 315 having a total thickness of 6-10 μm, with each coating being cured at about 110 ° C. for about 5 minutes. In other exemplary embodiments, dielectric layer 315 may be IR (infrared) cured, uv cured, or both. In addition, in other exemplary embodiments, different dielectric formulations may be applied as different layers to form the insulating or dielectric layer 315, such as, but not limited to, available from Henkel Corporation, Dusseldorf, Germany. A first layer of a possible solvent-based transparent dielectric such as Henkel BIK-20181-40A, Henkel BIK-20181-40B, and / or Henkel BIK-20181-24B is then applied, and the aqueous E-3 formulation described above is then applied. Apply to form dielectric layer 315. In other exemplary embodiments, other dielectric compounds are commercially available from Henkel, which may be used equally as in dielectric ink example 8. The dielectric layer 315 may be transparent but may include light diffusing, scattering or reflective particles, as well as thermally conductive particles, such as, but not limited to, aluminum oxide in relatively low concentrations. In various exemplary embodiments, the dielectric ink is also dewetted from the top surface of diodes 100-100L (depending on orientation) to form at least a portion of the second, back side of the first terminal 125 or diodes 100-100K in the second conductor. (S) will remain exposed for subsequent contact with 320.

예시적인 하나 이상의 용매, 예를 들면 비제한적으로, 물; 알코올, 예를 들면, 메탄올, 에탄올, N-프로판올(1-프로판올, 2-프로판올(이소프로판올), 1-메톡시-2-프로판올을 포함), 이소부탄올, N-부탄올(1-부탄올, 2-부탄올을 포함), N-펜탄올(1-펜탄올, 2-펜탄올, 3-펜탄올을 포함), N-옥탄올(1-옥탄올, 2-옥탄올, 3-옥탄올을 포함); 에테르, 예를 들면, 메틸 에틸 에테르, 디에틸 에테르, 에틸 프로필 에테르, 및 폴리에테르; 에스테르, 예를 들면, 에틸 아세테이트, 디메틸 아디페이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 디메틸 글루타레이트, 디메틸 석시네이트, 글리세린 아세테이트, 2염기성 에스테르(예를 들면, Invista DBE-9); 에스테르, 예를 들면, 에틸 아세테이트; 글리콜, 예를 들면, 에틸렌 글리콜, 디에틸렌 글리콜, 폴리에틸렌 글리콜, 프로필렌 글리콜, 디프로필렌 글리콜, 글리콜 에테르, 글리콜 에테르 아세테이트, PM 아세테이트(프로필렌 글리콜 모노메틸 에테르 아세테이트), 디프로필렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트; 카보네이트, 예를 들면, 프로필렌 카보네이트; 글리세롤, 예를 들면, 글리세린; 아세토니트릴, 테트라하이드로푸란(THF), 디메틸 포름아미드(DMF), N-메틸 포름아미드(NMF), 디메틸 설폭사이드(DMSO); 및 이들의 혼합물이 예시적 유전 잉크에 사용될 수 있다. 수용성 수지 이외에, 기타 용매계 수지도 사용될 수 있다. 하나 이상의 증점제, 예를 들면 점토, 예를 들면, 헥토라이트 점토, 가라마이트 점토, 유기-변성된 점토; 사카라이드 및 폴리사카라이드, 예를 들면, 구아 검, 크산탄 검; 셀룰로스 및 변성된 셀룰로스, 예를 들면, 하이드록시 메틸셀룰로스, 메틸셀룰로스, 에틸 셀룰로스, 프로필 메틸셀룰로스, 메톡시 셀룰로스, 메톡시 메틸셀룰로스, 메톡시 프로필 메틸셀룰로스, 하이드록시 프로필 메틸셀룰로스, 카복시 메틸셀룰로스, 하이드록시 에틸셀룰로스, 에틸 하이드록실 에틸셀룰로스, 셀룰로스 에테르, 셀룰로스 에틸 에테르, 키토산; 아크릴레이트 및 (메트)아크릴레이트 중합체 및 공중합체와 같은 중합체, 폴리비닐 피롤리돈, 폴리에틸렌 글리콜, 폴리비닐 아세테이트(PVA), 폴리비닐 알코올, 폴리아크릴산, 폴리에틸렌 옥사이드, 폴리비닐 부티랄(PVB); 디에틸렌 글리콜, 프로필렌 글리콜, 2-에틸 옥사졸린, 흄드 실리카(예를 들면, Cabosil), 실리카 분말 및 변성된 우레아, 예를 들면, BYK® 420(비와이케이 케미(BYK Chemie)로부터 입수 가능함)이 사용될 수 있다.　 미국 특허 출원 공보 제2003/0091647호(Lewis 등)에 기술된 바와 같은, 기타 점도 조절제들, 뿐만 아니라 점도 제어를 위한 입자 첨가물이 사용될 수 있다. 유동 보조제 또는 계면활성제, 예를 들면, 옥탄올 및 Emerald Performance Materials Foamblast 339가 또한 사용될 수 있다. 기타 예시적 양태들에서, 하나 이상의 절연체 135는 탈이온수 중에 PVA 또는 PVB를 통상적으로 12% 미만 포함하는 것과 같은 중합체일 수 있다.Exemplary one or more solvents such as but not limited to water; Alcohols such as methanol, ethanol, N-propanol (including 1-propanol, 2-propanol (isopropanol), 1-methoxy-2-propanol), isobutanol, N-butanol (1-butanol, 2- N-pentanol (including 1-pentanol, 2-pentanol, 3-pentanol), N-octanol (including 1-octanol, 2-octanol, 3-octanol) ; Ethers such as methyl ethyl ether, diethyl ether, ethyl propyl ether, and polyethers; Esters such as ethyl acetate, dimethyl adipate, propylene glycol monomethyl ether acetate, dimethyl glutarate, dimethyl succinate, glycerin acetate, dibasic esters (eg Invista DBE-9); Esters such as ethyl acetate; Glycols such as ethylene glycol, diethylene glycol, polyethylene glycol, propylene glycol, dipropylene glycol, glycol ethers, glycol ether acetates, PM acetates (propylene glycol monomethyl ether acetate), dipropylene glycol monomethyl ether, ethylene glycol Monobutyl ether acetate; Carbonates such as propylene carbonate; Glycerols such as glycerin; Acetonitrile, tetrahydrofuran (THF), dimethyl formamide (DMF), N-methyl formamide (NMF), dimethyl sulfoxide (DMSO); And mixtures thereof may be used in exemplary dielectric inks. In addition to the water-soluble resin, other solvent-based resins may also be used. One or more thickeners, for example clays, such as hectorite clays, garamite clays, organic-modified clays; Saccharides and polysaccharides such as guar gum, xanthan gum; Cellulose and modified celluloses such as hydroxy methylcellulose, methylcellulose, ethyl cellulose, propyl methylcellulose, methoxy cellulose, methoxy methylcellulose, methoxy propyl methylcellulose, hydroxy propyl methylcellulose, carboxy methylcellulose, Hydroxy ethylcellulose, ethyl hydroxyl ethylcellulose, cellulose ether, cellulose ethyl ether, chitosan; Polymers such as acrylate and (meth) acrylate polymers and copolymers, polyvinyl pyrrolidone, polyethylene glycol, polyvinyl acetate (PVA), polyvinyl alcohol, polyacrylic acid, polyethylene oxide, polyvinyl butyral (PVB); Diethylene glycol, propylene glycol, 2-ethyl oxazoline, fumed silica (eg Cabosil), silica powder and modified ureas such as BYK® 420 (available from BYK Chemie) Can be used. Other viscosity modifiers, as described in US Patent Application Publication No. 2003/0091647 (Lewis et al.), As well as particle additives for viscosity control, can be used. Flow aids or surfactants such as octanol and Emerald Performance Materials Foamblast 339 may also be used. In other exemplary embodiments, the one or more insulators 135 may be a polymer such as typically comprising less than 12% PVA or PVB in deionized water.

절연 또는 유전 층 315의 침착 후, 상기 논의된 임의의 타입의 도체, 전도성 잉크 또는 중합체일 수 있거나, 광학 투과성(또는 투명성) 도체일 수 있는 하나 이상의 제2 도체들(들) 320을 (예를 들면, 전도성 잉크, 중합체, 또는 금속과 같은 기타 도체의 인쇄를 통해) 침착시켜, 다이오드 100 내지 100L의 노출되거나 절연되지 않은 부분들(일반적으로, 제1 배향에서의 다이오드 100 내지 100L에 대한 제1 단자 125)과의 옴 접촉을 형성한다. 하나 이상의 광학 투과성 제2 도체(들) 320은 약 6 내지 18㎛의 습윤 막 두께 및 약 0.1 내지 0.4㎛의 건조되거나 경화된 막 두께를 갖고, 광학적으로 불투명한 하나 이상의 제2 도체들(들) 320(예를 들면, Acheson 725A 전도성 은)은 일반적으로 약 14 내지 18㎛의 습윤 막 두께 및 약 5 내지 8㎛의 건조되거나 경화된 막 두께를 갖는다. 예를 들면, 광학 투과성 제2 도체는 예를 들면 조명 또는 태양광발전 분야를 위해 단일 연속층(단일 전극을 형성함)으로서 침착될 수 있다. 상기 언급된 역 제조의 경우, 장치 700 양태에서, 제2 도체(들) 320은 광학 투과성일 수 있더라도 필수는 아니고, 이것은 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770의 상부 면과 하부 면 둘 다로부터 광이 도입 또는 발광될 수 있도록 한다. 광학 투과성 제2 도체(들) 320은, (1) 장치 300의 제1 또는 상부 부분들로부터 에너지를 여자시키거나 수용하기에 충분한 전도도를 갖고(또한 일반적으로, 필요하거나 바람직할 수 있는 경우, 전력 손실 및 열 발생을 감소시키거나 최소화하기 위해 충분히 낮은 저항 또는 임피던스를 갖는다); (2) 예를 들면 가시 스펙트럼의 부분들에 대해, 선택된 파장(들)의 전자기 방사선에 적어도 소정의 또는 선택된 수준의 투명도 또는 투과도를 갖는 임의의 화합물로 구성될 수 있다. 광학 투과성 또는 불투과성 제2 도체(들) 320을 형성하기 위한 재료들의 선택은 장치 300, 700의 선택된 분야 및 임의의 하나 이상의 제3 도체의 활용도에 따라 달라질 수 있다. 하나 이상의 제2 도체들(들) 320을, 예를 들면 필요할 수 있거나 바람직할 수 있는 경우, 임의의 선택된 정렬 또는 정합을 위해 적절한 제어를 제공하면서 인쇄 또는 코팅 기술분야에서 공지되어 있거나 공지될 수 있는 인쇄 또는 코팅 공정을 사용함으로써, 다이오드 100 내지 100L의 노출되고/되거나 비절연된 부분들 위에 및/또는 절연 또는 유전 층 315의 임의의 것 위에 침착시킨다.After deposition of the insulating or dielectric layer 315, one or more second conductor (s) 320 may be formed (eg, may be a conductor, conductive ink or polymer of any type discussed above, or may be an optically transmissive (or transparent) conductor). For example, through the printing of conductive inks, polymers, or other conductors, such as metals, by deposition, the first 100 to 100L of exposed or non-insulated portions of the diodes 100 to 100L (generally, the first to diodes 100 to 100L in the first orientation). Form an ohmic contact with terminal 125). The one or more optically transmissive second conductor (s) 320 have a wet film thickness of about 6 to 18 μm and a dried or cured film thickness of about 0.1 to 0.4 μm, and the one or more optically opaque second conductor (s) 320 (eg, Acheson 725A conductive silver) generally has a wet film thickness of about 14-18 μm and a dried or cured film thickness of about 5-8 μm. For example, the optically transmissive second conductor may be deposited as a single continuous layer (forming a single electrode), for example for the lighting or photovoltaic field. In the case of the reverse fabrication mentioned above, in the device 700 embodiment, the second conductor (s) 320 is not required, although it may be optically transmissive, which is device 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, It allows light to be introduced or emitted from both the top and bottom surfaces of 730, 740, 750, 760, and 770. The optically transmissive second conductor (s) 320 (1) have a conductivity sufficient to excite or receive energy from the first or upper portions of the device 300 (and generally, if desired or desirable, Has a resistance or impedance sufficiently low to reduce or minimize loss and heat generation); (2) For example, for portions of the visible spectrum, it may consist of any compound having at least a predetermined or selected level of transparency or transmittance to electromagnetic radiation of the selected wavelength (s). The choice of materials for forming the optically transmissive or impermeable second conductor (s) 320 may vary depending on the selected field of the apparatus 300, 700 and the utilization of any one or more third conductors. One or more second conductor (s) 320 may be known or known in the printing or coating art, for example, if appropriate or necessary, providing appropriate control for any selected alignment or registration. By using a printing or coating process, deposition is performed on the exposed and / or non-insulated portions of diodes 100-100L and / or on any of the insulating or dielectric layers 315.

예를 들면, 하나 이상의 제2 도체들 320을 형성하는 데 사용되는 예시적인 투명한 전도성 잉크는 은 나노섬유 약 0.4 내지 3.0%(또는 기타 양태들에서는 그 이상), 폴리비닐 피롤리돈(1,000,000 MW) 약 2 내지 4%, 빙냉 아세트산 0.5 내지 2%를 포함할 수 있고, 잔여량은 1-부탄올 및/또는 사이클로헥산올이다.For example, an exemplary transparent conductive ink used to form one or more second conductors 320 is about 0.4-3.0% silver nanofibers (or more in other embodiments), polyvinyl pyrrolidone (1,000,000 MW) About 2-4%, 0.5-2% of ice-cold acetic acid, with the remaining amount being 1-butanol and / or cyclohexanol.

예시적 양태에서, 상술된 도체들 이외에도, 탄소 나노튜브(CNT), 나노입자 또는 나노섬유 은, 폴리에틸렌-디옥시티오펜(예를 들면, AGFA Orgacon), 폴리-3,4-에틸렌디옥시티오펜과 폴리스티렌설폰산의 배합물(Baytron P로서 판매되고, 독일 레버쿠센에 소재하는 바이엘 아게(Bayer AG)로부터 입수 가능함), 폴리아닐린 또는 폴리피롤 중합체, 인듐 주석 산화물(ITO) 및/또는 안티몬 주석 산화물(ATO)(통상적으로는 상기 논의된 각종 바인더, 중합체 또는 담체들 중의 임의의 것에 입자로서 현탁된 ITO 또는 ATO)이 광학 투과성 제2 도체(들) 320을 형성하는 데 사용될 수 있다. 예시적 양태에서, 탄소 나노튜브는 미국 오클라호마주 노먼에 소재하는 사우스웨스트 나노테크놀로지스, 인코포레이티드(SouthWest NanoTechnologies, Inc.)로부터 입수 가능한 탄소 나노튜브 조성물과 같이 계면활성제와 함께 휘발성 액체에 현탁된다. 추가로, 비교적 더 낮은 임피던스 또는 저항을 갖는 하나 이상의 제3 도체(별도로 예시되지 않음)가 상응하는 투과성 제2 도체(들) 320에 혼입되어 있거나 혼입될 수 있다. 예를 들면, 하나 이상의 제3 도체를 형성하기 위해, 투과성 제2 도체(들) 320의 상응하는 구획 또는 층 위에 인쇄된 전도성 잉크 또는 중합체(예를 들면, 은 잉크, CNT 또는 폴리에틸렌-디옥시티오펜 중합체)를 사용하여 하나 이상의 미세 와이어를 형성할 수 있거나, 대형 디스플레이에서 더 큰 일체된 투명성 제2 도체(들) 320 위에 인쇄된 전도성 잉크 또는 중합체를 사용하여 하나 이상의 미세 와이어(예를 들면, 격자 또는 사다리 패턴을 갖는다)를 형성할 수 있다.In an exemplary embodiment, in addition to the conductors described above, carbon nanotubes (CNTs), nanoparticles or nanofibers may be selected from polyethylene-dioxythiophene (eg, AGFA Orgacon), poly-3,4-ethylenedioxythiophene and Blends of polystyrenesulfonic acid (sold as Baytron P and available from Bayer AG, Leverkusen, Germany), polyaniline or polypyrrole polymers, indium tin oxide (ITO) and / or antimony tin oxide (ATO) ( Typically ITO or ATO) suspended as particles in any of the various binders, polymers or carriers discussed above can be used to form the optically transmissive second conductor (s) 320. In an exemplary embodiment, the carbon nanotubes are suspended in a volatile liquid with a surfactant, such as a carbon nanotube composition available from SouthWest NanoTechnologies, Inc., Norman, Oklahoma, USA. . In addition, one or more third conductors (not separately illustrated) having a relatively lower impedance or resistance can be incorporated into or incorporated into the corresponding transmissive second conductor (s) 320. For example, conductive ink or polymer (eg, silver ink, CNT or polyethylene-dioxythiophene) printed on the corresponding compartment or layer of the transparent second conductor (s) 320 to form one or more third conductors. Polymers) to form one or more fine wires, or one or more fine wires (eg, gratings) using conductive inks or polymers printed over the larger integral transparent second conductor (s) 320 in large displays. Or a ladder pattern).

실질적인 광학 투과성 제2 도체(들) 320을 형성하는 데 동등하게 사용될 수 있는 기타 화합물에는 상기 언급된 바와 같은 인듐 주석 산화물(ITO), 상기 논의된 전도성 중합체들, 예를 들면 상품명 "Orgacon"하에 입수 가능한 폴리에틸렌-디옥시티오펜 및 각종 탄소 및/또는 탄소 나노튜브계 투명 도체들을 포함하여, 당해 기술분야에 현재 공지되어 있거나 공지될 수 있는 기타 투과성 도체들이 포함된다. 대표적인 투과성의 전도성 재료들은, 예를 들면 7162 및 7164 ATO 반투명 도체와 같이 듀폰(DuPont)으로부터 입수 가능하다. 투과성 제2 도체(들) 320은 상기 논의된 것들을 포함하는 각종 바인더, 중합체 또는 담체, 예를 들면 자외선 방사선에의 노출과 같은 각종 조건하에 경화될 수 있는(uv 경화성) 바인더들과도 병용될 수 있다.Other compounds that may equally be used to form substantially optically transmissive second conductor (s) 320 include indium tin oxide (ITO) as mentioned above, conductive polymers discussed above, for example under the trade name “Orgacon”. Other permeable conductors are now known or may be known in the art, including possible polyethylene-dioxythiophenes and various carbon and / or carbon nanotube based transparent conductors. Representative permeable conductive materials are available from DuPont such as, for example, 7162 and 7164 ATO translucent conductors. The permeable second conductor (s) 320 can also be used in combination with various binders, polymers or carriers including those discussed above, such as binders that can be cured under various conditions such as exposure to ultraviolet radiation (uv curable). have.

임의의 안정화 층 335는 필요할 수 있거나 바람직할 수 있는 경우 제2 도체(들) 320 위에 침착될 수 있고, 예를 들면 발광(또는 광 방출) 층 325 또는 임의의 개재된 공형 피복물들이 제2 도체(들) 320의 전도도를 열화시키는 것을 방지하기 위해 제2 도체(들) 320을 보호하는 데 사용된다. (보호용 피복물 330에 관해) 아래에 논의되는 잉크, 화합물 또는 피복물들 중의 하나 이상의 비교적 얇은 피복물, 예를 들면 Nazdar 9727 투명 기재 또는 DuPont 5018 또는 사이클로헥산올 중의 약 7% 폴리비닐부티랄과 같은 적외선 경화성 수지가 사용될 수 있다. 추가로, 열 방산 및/또는 광 산란 입자들도 임의로 안정화 층 335에 포함될 수 있다. 예시적 안정화 층은 건조되거나 경화된 형태에서 통상적으로 약 10 내지 40㎛이다.Any stabilization layer 335 may be deposited over the second conductor (s) 320 if necessary or desirable, such as for example a light emitting (or light emitting) layer 325 or any intervening clad coatings. S) used to protect the second conductor (s) 320 to prevent degradation of the conductivity of 320. Infrared curable, such as one or more relatively thin coatings of one of the inks, compounds or coatings discussed below, such as Nazdar 9727 transparent substrates or DuPont 5018 or about 7% polyvinylbutyral in cyclohexanol (relative to protective coating 330). Resins can be used. In addition, heat dissipation and / or light scattering particles may optionally also be included in the stabilization layer 335. Exemplary stabilization layers are typically about 10-40 μm in dried or cured form.

선택사항으로서, 탄소 전극 322(322A 및 322B로서 예시됨)는 각종 예시적 양태들에 대해 예시된 바와 같이 하나 이상의 제1 도체들 310 및 하나 이상의 제2 도체들(들) 320에 대해, 밀봉 또는 보호층 330 외부의 접촉부를 형성하는 데 사용될 수 있고, 상기 하나 이상의 제1 도체들 310 및 하나 이상의 제2 도체들(들) 320을 부식 및 마모로부터 보호하는 데 도움을 준다. 예시적 양태에서, 약 18 내지 20㎛의 습윤 막 두께 및 약 7 내지 10㎛의 건조 또는 경화된 막 두께를 갖는 Acheson 440A와 같은 탄소 잉크가 사용된다.Optionally, the carbon electrode 322 (illustrated as 322A and 322B) is sealed or with respect to one or more first conductors 310 and one or more second conductor (s) 320 as illustrated for various exemplary embodiments. It may be used to form contacts outside the protective layer 330, and helps protect the one or more first conductors 310 and one or more second conductor (s) 320 from corrosion and wear. In an exemplary embodiment, a carbon ink such as Acheson 440A is used having a wet film thickness of about 18-20 μm and a dry or cured film thickness of about 7-10 μm.

또한, 도 102 및 103에 예시된 선택사항으로서, 임의의 제3 전도성 층 312가 사용될 수 있고, 이것은 하나 이상의 제1 도체들 310 및/또는 하나 이상의 제2 도체들(들) 320에 대해 본 명세서에 기술된 전도성 재료들 중의 임의의 것을 포함할 수 있다.Also, as an option illustrated in FIGS. 102 and 103, any third conductive layer 312 can be used, which is described herein with respect to one or more first conductors 310 and / or one or more second conductor (s) 320. It may include any of the conductive materials described in.

하나 이상의 발광(또는 광 방출) 층 325(예를 들면, 하나 이상의 인광체 층 또는 피복물을 포함)가 안정화 층 335 위에(또는 안정화 층 335가 사용되지 않는 경우 제2 도체(들) 320 위에) 침착될 수 있거나, 장치 700 양태의 경우 기재 305A의 제2 면 위에 직접 침착될 수 있다. 예시된 바와 같이, 장치 300, 300A, 300C, 300D, 700, 700A, 720, 730, 740, 750, 760, 770의 양쪽 면 위에서와 같이 복수 개의 발광(또는 광 방출) 층 325가 또한 사용될 수 있다. LED 양태와 같은 예시적 양태에서, 하나 이상의 발광 층 325는, 예를 들면 비제한적으로, 상기 논의된 인쇄 또는 코팅 공정을 통해, 장치 300 양태의 경우 안정화 층 335의 전체 표면 위에(또는 안정화 층 335가 사용되지 않는 경우 제2 도체(들) 320 위에) 침착될 수 있거나, 장치 700 양태의 경우 기재 305A의 제2 면 위에 직접 침착될 수 있거나, 이들 둘 다에 침착될 수 있다. 하나 이상의 발광 층 325는 다이오드 100 내지 100L로부터 발광되는 광(또는 기타 전자기 방사선)에 반응하여 가시 스펙트럼의 광을 발광할 수 있거나 발광하도록 조정되거나, 또는 발광된 광(또는 임의의 선택된 주파수에서의 기타 전자기 방사선)의 주파수를 이동(예를 들면, 스트로크 이동)시킬 수 있거나 이동시키도록 조정된 임의의 물질 또는 화합물로 형성될 수 있다. 예를 들면, 황색 인광체-기반 발광 층 325는 청색 발광 다이오드 100 내지 100L과 함께 사용되어 실질적으로 백색 광을 생성할 수 있다. 이러한 발광성 화합물들에는 임의의 각종 도펀트와 함께 임의의 각종 형태로 제공될 수 있는 각종 인광체들이 포함된다. 하나 이상의 발광 층 325를 형성하는 발광성 화합물들 또는 입자들은 각종 바인더들을 갖는 중합체 형태로 사용되거나 현탁될 수 있고, 또한 각종 바인더들(예를 들면, 듀폰(DuPont) 또는 컨덕티브 컴파운즈(Conductive Compounds)로부터 입수 가능한 인광체 바인더들)과 별도로 병용되어 인쇄 또는 기타 침착 공정을 보조하고 기저 층 및 후속의 상위층에 대한 인광체의 부착을 제공할 수 있다. 하나 이상의 발광 층 325는 uv-경화성 또는 열-경화성 형태로도 제공될 수 있다.One or more light emitting (or light emitting) layers 325 (eg, including one or more phosphor layers or coatings) may be deposited over stabilization layer 335 (or over second conductor (s) 320 if stabilization layer 335 is not used). Or directly deposited on the second side of the substrate 305A for the device 700 embodiment. As illustrated, a plurality of light emitting (or light emitting) layers 325 may also be used, as on both sides of the apparatus 300, 300A, 300C, 300D, 700, 700A, 720, 730, 740, 750, 760, 770. . In an exemplary embodiment, such as an LED embodiment, the one or more light emitting layers 325 are, for example, but not limited to, over the entire surface of the stabilizing layer 335 (or stabilizing layer 335 in the case of the device 300 embodiment) via the printing or coating process discussed above. May be deposited on the second conductor (s) 320 if not used, or directly on the second side of the substrate 305A for the device 700 embodiment, or both. The one or more light emitting layers 325 may emit or are adapted to emit light in the visible spectrum in response to light (or other electromagnetic radiation) emitted from diodes 100-100L, or the emitted light (or other at any selected frequency). Electromagnetic radiation) may be shifted (eg, stroke shifted) or formed of any material or compound tuned to shift. For example, the yellow phosphor-based light emitting layer 325 can be used with blue light emitting diodes 100-100L to produce substantially white light. Such luminescent compounds include various phosphors that can be provided in any of a variety of forms with any of a variety of dopants. Luminescent compounds or particles forming one or more emissive layers 325 can be used or suspended in the form of a polymer with various binders, and can also be used in various binders (eg, DuPont or Conductive Compounds). In combination with phosphor binders (available from), may assist printing or other deposition processes and provide for attachment of the phosphor to the base layer and subsequent upper layers. The one or more light emitting layers 325 may also be provided in uv-curable or heat-curable form.

(1) 미국 캘리포니아주 프레몬트에 소재하는 인터매틱스(Intematix)로부터 입수 가능한 G1758, G2060, G2262, G3161, EG2762, EG 3261, EG3560, EG3759, Y3957, EY4156, EY4254, EY4453, EY4651, EY4750, O5446, O5544, O5742, O6040, R630, R650, R6733, R660, R670, NYAG-1, NYAG-4, NYAG-2, NYAG-5, NYAG-3, NYAG-6, TAG-1, TAG-2, SY450-A, SY450-B, SY460-A, SY460-B, OG450-75, OG450-27, OG460-75, OG460-27, RG450-75, RG450-65, RG450-55, RG450-50, RG450-45, RG450-40, RG450-35, RG450-30, RG450-27, RG460-75, RG460-65, RG460-55, RG460-50, RG460-45, RG460-40, RG460-35, RG460-30, 및 RG460-27; (2) 미국 펜실베니아주 토완다에 소재하는 글로벌 텅스텐 앤 파우더스 코포레이션(Global Tungsten & Powders Corp.)으로부터 입수 가능한 13C1380, 13D1380, 14C1220, 및 GG-84; (3) 영국 허츠에 소재하는 포스포어 테크놀로지 리미티드(Phosphor Technology Ltd.)로부터 입수 가능한 FL63/S-D1, HPL63/F-F1, HL63/S-D1, QMK58/F-U1, QUMK58/F-D1, KEMK63/F-P1, CPK63/N-U1, ZMK58/N-D1, 및 UKL63/F-U1; (4) 미국 조지아주 리티아 스프링스에 소재하는 포스포어 테크 코포레이션(Phosphor Tech Corp.)으로부터 입수 가능한 BYW01A/PTCW01AN, BYW01B/PTCW01BN, BUVOR02, BUVG01, BUVR02, BUVY02, BUVG02, BUVR03/PTCR03, 및 BUVY03; 및 (5) 미국 뉴저지주 프린스톤에 소재하는 라이트스케이프 머티리얼스, 인코포레이티드(Lightscape Materials, Inc.)로부터 입수 가능한 Hawaii655, Maui535, Bermuda465, 및 Bahama560을 비제한적으로 포함하는, 광범위한 동등한 발광성 또는 발광성 화합물들이 입수 가능하고 본 기재내용의 범위 내에 있다. 추가로, 선택된 양태에 따라 착색제, 염료 및/또는 도펀트들이 임의의 이러한 발광(또는 광 방출) 층 325 내에 포함될 수 있다. 예시적 양태에서, 포스포어 테크놀로지 리미티드 및 글로벌 텅스텐 앤 파우더스 코포레이션으로부터 입수 가능한 이트륨 알루미늄 가넷("YAG") 인광체, 예를 들면 uv 경화성 수지 중의 40% YAG(약 40 내지 100㎛의 습윤 및 건조/경화 막 두께를 갖는다), 또는 적외선 경화성 수지-용매 시스템 중의 70% YAG, 예를 들면 약 95% 사이클로헥산올 중의 약 5% 폴리비닐부티랄(약 15 내지 17㎛의 습윤 막 두께 및 약 13 내지 15㎛의 건조/경화 막 두께를 갖는다)가 사용된다. 추가로, 발광 층 325를 형성하는 데 사용되는 인광체 또는 기타 화합물들은 녹색 또는 청색과 같은 특정 스펙트럼에서 발광하는 도펀트를 포함할 수 있다. 이들 경우, 상기 발광 층은 컬러 디스플레이를 제공하기 위해, RGB 또는 CMYK와 같은 임의의 주어진 또는 선택된 색을 위한 픽셀들을 한정하도록 인쇄될 수 있다. 당해 기술분야의 숙련가들은 장치 300 양태들 중의 임의의 것은 또한 안정화 층 335 또는 제2 도체(들) 320에 커플링되거나 침착된 이러한 하나 이상의 발광 층 325를 포함할 수 있다는 것을 인식할 것이다.(1) G1758, G2060, G2262, G3161, EG2762, EG 3261, EG3560, EG3759, Y3957, EY4156, EY4254, EY4453, EY4651, EY4750, O5446, available from Intematix, Fremont, California, USA. O5544, O5742, O6040, R630, R650, R6733, R660, R670, NYAG-1, NYAG-4, NYAG-2, NYAG-5, NYAG-3, NYAG-6, TAG-1, TAG-2, SY450- A, SY450-B, SY460-A, SY460-B, OG450-75, OG450-27, OG460-75, OG460-27, RG450-75, RG450-65, RG450-55, RG450-50, RG450-45, RG450-40, RG450-35, RG450-30, RG450-27, RG460-75, RG460-65, RG460-55, RG460-50, RG460-45, RG460-40, RG460-35, RG460-30, and RG460 -27; (2) 13C1380, 13D1380, 14C1220, and GG-84 available from Global Tungsten & Powders Corp., Towanda, Pennsylvania, USA; (3) FL63 / S-D1, HPL63 / F-F1, HL63 / S-D1, QMK58 / F-U1, QUMK58 / F-D1 available from Phosphor Technology Ltd., Hertz, UK. , KEMK63 / F-P1, CPK63 / N-U1, ZMK58 / N-D1, and UKL63 / F-U1; (4) BYW01A / PTCW01AN, BYW01B / PTCW01BN, BUVOR02, BUVG01, BUVR02, BUVY02, BUVG02, BUVR03 / PTCR03, and BUVY03, available from Phosphor Tech Corp., Lithia Springs, GA, USA; And (5) a broad range of equivalent luminescence or luminescence, including but not limited to Hawaii655, Maui535, Bermuda465, and Bahama560 available from Lightscape Materials, Inc., Princeton, NJ Compounds are available and are within the scope of the present disclosure. In addition, colorants, dyes and / or dopants may be included in any such light emitting (or light emitting) layer 325, depending on the selected embodiment. In an exemplary embodiment, the yttrium aluminum garnet (“YAG”) phosphor, available from Phosphor Technology Limited and Global Tungsten & Powders Corporation, for example, 40% YAG (wet and dry / Cured film thickness), or 70% YAG in an infrared curable resin-solvent system, for example about 5% polyvinylbutyral in about 95% cyclohexanol (wet film thickness of about 15 to 17 μm and about 13 to 15 탆 dry / cured film thickness). In addition, the phosphor or other compounds used to form the emissive layer 325 may include dopants that emit in a particular spectrum, such as green or blue. In these cases, the light emitting layer may be printed to define pixels for any given or selected color, such as RGB or CMYK, to provide a color display. Those skilled in the art will appreciate that any of the device 300 aspects may also include one or more such emissive layers 325 coupled or deposited to stabilization layer 335 or second conductor (s) 320.

하나 이상의 제2 도체들(들) 320을 형성하는 데 사용되는 용매들에 따라, 도 103에 예시된 바와 같이, 예를 들면 하나 이상의 제2 도체들(들) 320의 화합물들이 유전 층 315를 통해 하나 이상의 제1 도체들 310에 관통하는 것을 방지하기 위해, 임의의 하나 이상의 장벽 층 318이 사용될 수 있다. 예시적 양태에서, 약 100 내지 200nm의 경화 또는 건조된 막 또는 멤브레인 두께를 형성하도록 침착된, E-10 점도 조절제 또는 상기 논의된 기타 점도 조절제들 중의 임의의 것과 같은 점도 조절제가 사용된다. 보호 또는 밀봉 피복물 330 또는 안정화 층 335를 형성하는 데 사용되는 재료들 중의 임의의 것은 하나 이상의 장벽 층 318을 형성하는 데에도 사용될 수 있다.Depending on the solvents used to form the one or more second conductors (s) 320, as illustrated in FIG. 103, for example, the compounds of the one or more second conductors (s) 320 may pass through the dielectric layer 315. Any one or more barrier layers 318 can be used to prevent penetration through one or more first conductors 310. In an exemplary embodiment, a viscosity modifier is used, such as an E-10 viscosity modifier or any of the other viscosity modifiers discussed above, deposited to form a cured or dried film or membrane thickness of about 100-200 nm. Any of the materials used to form the protective or sealing coating 330 or stabilization layer 335 can also be used to form one or more barrier layers 318.

장치 300은 또한 임의의 보호 또는 밀봉 피복물 330(이것은 임의의 안정화 층 335와 조합될 수도 있다)을 포함할 수 있고, 이것은 또한, 날씨, 공중의 부식성 물질 등과 같은 각종 요소들로부터의 보호를 위해, 실질적으로 투명한 플라스틱 또는 기타 중합체와 같은 임의의 타입의 렌싱 또는 광 확산 또는 분산 구조물 또는 여과기를 포함할 수 있거나, 이러한 밀봉 및/또는 보호 기능은 발광 층 325와 함께 사용되는 중합체(수지 또는 기타 바인더)에 의해 제공될 수 있다. 예시의 용이성을 위해, 도 76, 78 내지 82, 87, 88, 91 내지 98, 102 및 103은 보호 또는 밀봉 피복물 330을 형성하는 이러한 중합체(수지 또는 기타 바인더)를 실질적인 투명성을 나타내기 위해 점선들을 사용하여 도시한다. 예시적 양태에서, 보호 또는 밀봉 피복물 330은 NAZDAR 9727(www.nazdar.com)로서 입수 가능한 전매 수지 또는 독일 뒤셀도르프에 소재하는 헨켈 코포레이션으로부터 입수 가능한 uv 경화성 우레탄 아크릴레이트 PF 455 BC와 같은 우레탄계 재료를 사용하여 약 10 내지 40㎛의 두께로 하나 이상의 공형 피복물들로서 침착된다. 또 다른 예시적 양태에서, 보호 또는 밀봉 피복물 330은 당해 장치 300을 라미네이팅시킴으로써 형성된다. 별도로 예시하지 않았으나, 관련된 미국 특허 출원들(미국 특허 출원 제12/560,334호, 미국 특허 출원 제12/560,340호, 미국 특허 출원 제12/560,355호, 미국 특허 출원 제12/560,364호, 및 미국 특허 출원 제12/560,371호, 이의 전체 내용은 이의 전문에 설명된 것과 동일한 효력을 가지면서 본 명세서에 참조로 인용됨)에 논의된 바와 같이, 복수 개의 렌즈(중합체(수지 또는 기타 바인더)에 현탁됨)가 또한 상기 하나 이상의 발광 층 325 및 기타 특징물 위에 직접 침착될 수 있어서, 임의의 각종 발광 장치 300 양태들을 창출할 수 있다.Apparatus 300 may also include any protective or sealing coating 330 (which may be combined with any stabilization layer 335), which may also be used for protection against various factors such as weather, airborne corrosive materials, and the like. May comprise any type of lance or light diffusing or dispersing structure or filter, such as substantially transparent plastics or other polymers, or such sealing and / or protective functions may be used with the light emitting layer 325 (resin or other binder) May be provided by For ease of illustration, FIGS. 76, 78-82, 87, 88, 91-98, 102, and 103 show dashed lines to demonstrate substantial transparency to such polymers (resin or other binder) forming the protective or sealing coating 330. Illustrated using. In an exemplary embodiment, the protective or sealing coating 330 uses a urethane-based material such as uv curable urethane acrylate PF 455 BC, available from either the proprietary resin available as NAZDAR 9727 (www.nazdar.com) or Henkel Corporation, Dusseldorf, Germany. To be deposited as one or more conformal coatings to a thickness of about 10-40 μm. In another exemplary embodiment, the protective or seal coating 330 is formed by laminating the apparatus 300. Unless otherwise illustrated, related US patent applications (US Patent Application No. 12 / 560,334, US Patent Application No. 12 / 560,340, US Patent Application No. 12 / 560,355, US Patent Application No. 12 / 560,364, and US Patent Application) Suspended in a plurality of lenses (polymers (resin or other binder)), as discussed in Application No. 12 / 560,371, the entire contents of which are incorporated herein by reference and have the same effect as described in their entirety. ) Can also be deposited directly on the one or more light emitting layers 325 and other features, creating any of a variety of light emitting device 300 aspects.

당해 기술분야의 숙련가들은 청구된 발명의 범위 내에서 임의의 수의 제1 도체 310, 절연체 315, 제2 도체 320 등이 사용된다는 것을 인식할 것이다. 추가로, 예시된 배향들 이외에도, 임의의 장치 300의 경우, 제1의 복수 개의 도체들 310, 하나 이상의 절연체(또는 유전 층) 315, 및 제2의 복수 개의 도체(들) 320(임의의 혼입된 상응하는 임의의 하나 이상의 제3 도체들과 함께)의 광범위한 배향 및 구성들, 예를 들면 실질적으로 평행한 배향들이 존재할 수 있다. 예를 들면, 제1의 복수 개의 도체들 310은 모두 실질적으로 서로 평행할 수 있고, 제2의 복수 개의 도체(들) 320도 또한 모두 실질적으로 서로 평행할 수 있다. 다시, 제1의 복수 개의 도체들 310 및 제2의 복수 개의 도체(들) 320은 서로 수직일 수 있어서(로우(row)와 컬럼(column)을 한정함), 이들의 중첩 영역은 화소("픽셀")를 한정하는 데 사용될 수 있고, 별도로 및 독립적으로 어드레싱될 수 있다. 상기 제1의 복수 개의 도체들 310 및 상기 제2의 복수 개의 도체(들) 320 중의 어느 하나 또는 둘 다가 소정의 폭을 갖는, 떨어져 있고 실질적으로 평행한 선들로서 실행될 수 있는 경우(둘 다 로우를 한정하거나 둘 다 컬럼을 한정함), 이들은 또한 예를 들면 비제한적으로, 연속된 로우의 순차 어드레싱과 같이 로우 및/또는 컬럼에 의해 어드레싱될 수 있다. 추가로, 제1의 복수 개의 도체들 310 및 제2의 복수 개의 도체(들) 320 중의 어느 하나 또는 둘 다는 상기 언급된 바와 같은 층 또는 시트로서 실행될 수 있다.Those skilled in the art will recognize that any number of first conductors 310, insulators 315, second conductors 320, etc., may be used within the scope of the claimed invention. In addition, in addition to the illustrated orientations, for any device 300, a first plurality of conductors 310, one or more insulators (or dielectric layers) 315, and a second plurality of conductor (s) 320 (any incorporation) There may be a wide range of orientations and configurations, such as substantially parallel orientations, together with any corresponding one or more third conductors. For example, the first plurality of conductors 310 may all be substantially parallel to each other, and the second plurality of conductors (s) 320 may also all be substantially parallel to each other. Again, the first plurality of conductors 310 and the second plurality of conductor (s) 320 can be perpendicular to each other (which defines a row and a column) so that their overlapping region is defined as a pixel (" Pixels ") and may be addressed separately and independently. When either or both of the first plurality of conductors 310 and the second plurality of conductor (s) 320 can be implemented as separated and substantially parallel lines having a predetermined width (both rows Or both define columns), which may also be addressed by rows and / or columns, such as but not limited to sequential addressing of consecutive rows. In addition, either or both of the first plurality of conductors 310 and the second plurality of conductor (s) 320 can be implemented as a layer or sheet as mentioned above.

본 기재내용으로부터 명백해질 수 있는 바와 같이, 예시적 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770은 기재 305와 같은 복합 재료들의 선택에 따라, 강직성이 아니라 매우 유연하고 변형 가능하며, 잠재적으로는 심지어 접을 수 있고 신축 가능하며 잠재적으로 착용 가능하도록 설계 및 제조될 수 있다. 예를 들면, 예시적 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770은 유연하고 접을 수 있으며 착용 가능한 의복, 또는 플렉시블 램프, 또는 월페이퍼 램프를 포함할 수 있다. 이러한 유연성으로 인해, 예시적 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770은 포스터와 같이 권취될 수 있거나, 종이 조각과 같이 접을 수 있고, 다시 열었을 때 완전하게 기능할 수 있다. 또한, 예를 들면 이러한 유연성으로 인해 예시적 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770은 각종 형상과 크기를 가질수 있고, 임의의 광범위한 스타일 및 기타 심미적 목적으로 구성될 수 있다. 이러한 예시적 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770은 또한 선행기술의 디바이스들보다 상당히 더 탄성이어서, 예를 들면 통상의 대형 화면 텔레비전보다 훨씬 덜 깨지기 쉽고 덜 취약하다.As will be apparent from the present disclosure, exemplary devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 are selected from composite materials such as substrate 305. Thus, it is not rigid but can be designed and manufactured to be very flexible and deformable, potentially even collapsible, stretchable and potentially wearable. For example, exemplary devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 are flexible, collapsible and wearable garments, or flexible lamps, or wallpapers. It may include a lamp. Due to this flexibility, the exemplary devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 can be wound up like a poster or folded like a piece of paper. And can function fully when opened again. Also, for example, such flexibility allows exemplary devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 to have various shapes and sizes, It can be configured for a wide range of styles and other aesthetic purposes. These exemplary devices 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 are also considerably more elastic than the devices of the prior art, e.g. Much less fragile and less fragile than screen television.

상기 명시된 바와 같이, 복수 개의 다이오드들 100 내지 100L은, 예를 들면 비제한적으로, (재료 선택 및 상응하는 도핑을 통해) 태양광발전(PV) 다이오드 또는 LED로 되도록 구성될 수 있다. 도 84는 복수 개의 다이오드들 100 내지 100L을 임의의 타입 또는 색상의 LED로서 실행시킨 제1 예시적 시스템 350 양태의 블럭도이다. 시스템 350은 발광 장치 300A, 300C, 300D, 300C, 300D, 700A(및 다이오드가 LED인 장치 720, 730, 740, 750, 760, 770 중의 임의의 것), 전원 340(예를 들면, AC 선 또는 DC 배터리)에 커플링될 수 있는 인터페이스 회로 355, 및 임의로 제어기 345(제어 로직 회로 360 및 임의로 메모리 365를 갖는다)를 포함한다. (장치 300A는 그밖에 일반적으로 장치 300과 동일하지만 LED로서 실행되는 복수 개의 다이오드들 100 내지 100L을 갖고, 장치 300C, 300D 양태의 경우, 양면이며, 유사하게, 장치 700A는 그밖에 일반적으로 장치 700과 동일하지만 LED로서 실행되는 복수 개의 다이오드들 100 내지 100L을 갖는다). 하나 이상의 제1 도체들 310 및 하나 이상의 제2 도체들(들) 320(또는 제3 도체 312)이 예를 들면 상응하는 전압(예를 들면, 전원 340으로부터의 전압)의 인가를 통해 여자될 때, 상기 도체 및 절연체가 각각 단일층으로서 실행되는 경우 전적으로 장치 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770을 통해, 또는 여자된 제1 도체 310 및 제2 도체(들) 320의 상응하는 교차부(중첩 영역)에서, 복수 개의 LED(다이오드 100 내지 100L) 중의 하나 이상에 에너지가 공급될 것이고, 이것은 이들의 배향 및 구성에 따라, 예를 들면 픽셀, 시트, 또는 로우/컬럼을 한정한다. 따라서, 제1 도체 310 및 제2 도체(들) 320을 선택적으로 여자시킴으로써, 장치 300A(및/또는 시스템 350)은 픽셀-어드레스가능한 동적 디스플레이 또는 조명 장치 또는 사이니지 등을 제공한다. 예를 들면, 제1의 복수 개의 도체들 310은 상응하는 복수 개의 로우를 포함할 수 있고, 복수 개의 투과성 제2 도체(들) 320은 상응하는 복수 개의 컬럼을 포함하며, 상응하는 로우 및 상응하는 컬럼의 교차 또는 중첩에 의해 각각의 픽셀이 한정된다. 또한, 예를 들면 제1의 복수 개의 도체들 310 및 제2의 복수 개의 도체(들) 320 중의 어느 하나 또는 둘 다가 도 76 내지 82, 87, 88, 91 내지 98, 102, 103에 예시된 바와 같이 실행될 수 있는 경우, 도체 310, 320의 여자는 예를 들면 조명 장치 또는 사이니지와 같은 고정형 디스플레이를 위한 발광을 제공하기 위해 실질적으로 모든(또는 대부분의) 복수 개의 LED(다이오드 100 내지 100L)에 전력을 제공할 것이다. 이러한 픽셀 카운트는 통상의 고 선명도 수준보다 훨씬 높을 수 있다.As noted above, the plurality of diodes 100-100L can be configured to be a photovoltaic (PV) diode or LED (eg, via, but not limited to, material selection and corresponding doping). 84 is a block diagram of a first exemplary system 350 embodiment in which a plurality of diodes 100-100L are implemented as LEDs of any type or color. System 350 includes light emitting devices 300A, 300C, 300D, 300C, 300D, 700A (and any of the devices 720, 730, 740, 750, 760, 770 whose diodes are LEDs), power source 340 (e.g., AC line or Interface circuit 355, which may be coupled to a DC battery), and optionally controller 345 (having control logic circuit 360 and optionally memory 365). (Device 300A is generally the same as device 300 but has a plurality of diodes 100-100L running as an LED, and in the case of device 300C, 300D embodiment, it is double sided, and similarly, device 700A is generally the same as device 700 in general. But with a plurality of diodes 100-100L running as LEDs). When one or more first conductors 310 and one or more second conductors (s) 320 (or third conductor 312) are excited, for example, through the application of a corresponding voltage (eg, voltage from power source 340). The first conductor 310 and the first through the device 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770, or when the conductor and insulator are each implemented as a single layer. At the corresponding intersections (overlap regions) of the two conductor (s) 320, one or more of the plurality of LEDs (diodes 100 to 100L) will be energized, depending on their orientation and configuration, for example pixels, Define a sheet, or row / column. Thus, by selectively exciting the first conductor 310 and the second conductor (s) 320, the device 300A (and / or system 350) provides a pixel-addressable dynamic display or lighting device or signage or the like. For example, the first plurality of conductors 310 can include a corresponding plurality of rows, and the plurality of transparent second conductor (s) 320 includes a corresponding plurality of columns, corresponding rows and corresponding Each pixel is defined by the intersection or overlap of columns. Further, for example, either or both of the first plurality of conductors 310 and the second plurality of conductor (s) 320 may be as illustrated in FIGS. 76 to 82, 87, 88, 91 to 98, 102, 103. When implemented together, the excitation of conductors 310, 320 may be applied to substantially all (or most) of the plurality of LEDs (diodes 100 to 100L) to provide light emission for fixed displays such as lighting devices or signages, for example. Will provide power. Such pixel counts can be much higher than conventional high sharpness levels.

계속해서 도 84를 참조로, 장치 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770은, 인터페이스 회로 355를 통해, DC 전원(예를 들면, 배터리 또는 태양광발전 셀) 또는 AC 전원(예를 들면, 가정용 또는 빌딩용 전력)일 수 있는 전원 340에, 그리고 또한 임의로 제어기 345에 커플링된다. 인터페이스 회로 355는 전파 또는 반파 정류기, 임피던스 매칭 회로, DC 리플을 감소시키기 위한 커패시터, AC 선에 대한 커플링을 위한 스위칭 파워 서플라이 등과 같은 광범위한 방식으로 구현될 수 있고, 예를 들면 비제한적으로, 다이오드 100 내지 100L의 여자를 제어하기 위한 광범위한 부재들(별도로 예시되지 않음)을 포함할 수 있다. 어드레스가능한 발광 디스플레이 시스템 350 양태 및/또는 동적 발광 디스플레이 시스템 350 양태의 경우에서와 같이 제어기 345가 실행되는 경우, 제어기 345는 전자 기술분야에 공지되어 있거나 공지되고 있는 바와 같이 (각종 제1의 복수 개의 도체들 310 및 복수 개의 투과성 제2 도체(들) 320을 통해) 다이오드 100 내지 100L의 여자를 제어하는 데 사용될 수 있고, 통상적으로 제어 로직 회로 360(이것은 조합 로직 회로, 유한 상태 기기, 프로세서 등일 수 있다) 및 메모리 365를 포함한다. 기타 입/출력(I/O) 회로도 사용될 수 있다. 각종 조명 시스템 350 양태(이것은 통상적으로 어드레스불가능 및/또는 비-동적 발광 디스플레이 시스템 350 양태임)의 경우에서와 같이 제어기 345가 실행되지 않는 경우, 시스템 350은 예를 들면 조명 시스템을 켜고/켜거나 끄고/끄거나 디밍(dimming)하기 위해, 통상적으로 임의의 적합한 타입의 스위칭 배열을 포함할 수 있는 전기 또는 전자 스위치(별도로 예시되지 않음)에 커플링된다. 제어 로직 회로 360, 메모리 365는 도 100 내지 103, 85 및 86의 논의에 이어, 아래에 더욱 상세히 논의된다.With continued reference to FIG. 84, the devices 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770, via interface circuit 355, provide a DC power source (eg, battery or solar). To a power source 340, which may be a photovoltaic cell) or an AC power source (eg, home or building power), and also optionally to a controller 345. The interface circuit 355 can be implemented in a wide variety of ways such as full or half wave rectifiers, impedance matching circuits, capacitors to reduce DC ripple, switching power supplies for coupling to AC lines, and the like. It may include a wide range of members (not separately illustrated) for controlling 100 to 100 L of excitation. When the controller 345 is implemented as in the case of an addressable light emitting display system 350 aspect and / or a dynamic light emitting display system 350 aspect, the controller 345 is as known or known in the art (various first plurality of Can be used to control the excitation of diodes 100 to 100L via conductors 310 and through a plurality of transmissive second conductor (s) 320, typically control logic circuit 360 (which may be a combinational logic circuit, a finite state machine, a processor, etc.) And memory 365). Other input / output (I / O) circuits can also be used. If the controller 345 is not running, such as in the case of various lighting system 350 aspects (which are typically non-addressable and / or non-dynamic light emitting display system 350 aspects), the system 350 turns on / on the lighting system, for example. For turning off and / or dimming, it is typically coupled to an electrical or electronic switch (not separately illustrated) which may include any suitable type of switching arrangement. The control logic circuit 360, memory 365 are discussed in more detail below, following the discussion of FIGS. 100-103, 85, and 86.

인터페이스 회로 355는 당해 기술분야에 공지되어 있거나 공지될 수 있는 바와 같이 실행될 수 있고, 임피던스 매칭 용량, 전압 정류 회로, 예를 들어 저전압 프로세서를 고전압 제어 버스와 접속시키기 위한 전압 변환, 상기 제어 로직 회로 360으로부터의 신호에 반응하여 각종 선 또는 연결기들을 켜거나 끄기 위한 각종 스위칭 메커니즘(예를 들면, 트랜지스터), 및/또는 물리적 커플링 메커니즘들을 포함할 수 있다. 추가로, 인터페이스 회로 355는 또한, 예를 들면 하드-와이어링 또는 RF 시그널링을 통해 당해 시스템 350에 외적으로 신호를 수용 및/또는 전송하거나, 예를 들면 동적 디스플레이를 제어하도록 실시간으로 정보를 수용하거나, 또한 예를 들면 광 출력의 명도를 제어(디밍)하도록 조정될 수 있다. 인터페이스 회로 355A는 독립형 디바이스(예를 들면, 모듈러)일 수도 있고, 예를 들면, 인터페이스 회로 355A에 스냅핑되거나 나사로 고정되거나 로킹되거나 또는 커플링되도록 구성된 장치 760, 770과 함께 재사용될 수 있기 때문에, 인터페이스 회로 355A는 다수의 대체 장치 760, 770과 함께 시간이 경과됨에 따라 반복적으로 사용될 수 있다.Interface circuitry 355 may be implemented as known or known in the art, and may include impedance matching capacitance, voltage rectification circuitry, such as voltage conversion to connect a low voltage processor with a high voltage control bus, the control logic circuitry 360 Various switching mechanisms (eg, transistors), and / or physical coupling mechanisms for turning on or off various wires or connectors in response to a signal from the device. In addition, the interface circuit 355 also accepts and / or transmits signals externally to the system 350 via, for example, hard-wiring or RF signaling, or accepts information in real time to control dynamic display, for example. It may also be adjusted to control (dimming) the brightness of the light output, for example. The interface circuit 355A may be a standalone device (eg, modular) and, for example, may be reused with devices 760, 770 configured to snap, screw, lock, or couple to the interface circuit 355A, The interface circuit 355A may be used repeatedly with time with a number of alternate devices 760, 770.

예를 들면, 도 100에 예시된 바와 같이, 예시적 시스템 양태 800, 810은, 복수 개의 다이오드들 100 내지 100L이 발광 다이오드인 장치 760(다이오드 100 내지 100K를 사용하여 실행되는 경우) 또는 장치 770(다이오드 100L을 사용하여 실행되는 경우), 및 조명 전구를 위한 각종 표준 에디슨 소켓들 중의 임의의 것을 적합시키기 위한 인터페이스 회로 355를 포함한다. 계속해서 당해 실시예에서 제한없이, 인터페이스 회로 355는 표준화된 스크류 구성들 중의 하나 이상, 예를 들면, E12, E14, E26, 및/또는 E27 스크류 베이스 표준, 예를 들면, 미디움 스크류 베이스(E26) 또는 캔딜라브러(candelabra) 스크류 베이스(E12), 및/또는 미국 표준 협회("ANSI") 및/또는 조명 공학 협회에 의해 공포된 기타 각종 표준들에 합치하도록 사이징되고 성형될 수 있다. 기타 예시적 양태들에서, 인터페이스 회로 355는, 예를 들면 비제한적으로, 표준 형광 전구 소켓 또는 GU-10 베이스와 같은 2플러그 베이스에 합치하도록 사이징되고 성형될 수 있다. 이러한 예시적 시스템 양태는 예를 들면 비제한적으로, 특히 에디슨 또는 형광 소켓에 삽입에 호환가능한 형태 인자를 갖는 경우, 또 다른 타입의 장치로서 동등하게 간주될 수도 있다.For example, as illustrated in FIG. 100, example system aspects 800, 810 may include device 760 (when implemented using diodes 100-100K) or device 770 where a plurality of diodes 100-100L are light emitting diodes. Interface circuit 355 for fitting any of the various standard Edison sockets for lighting bulbs). Subsequently, without limitation in this embodiment, the interface circuit 355 may comprise one or more of the standardized screw configurations, eg, E12, E14, E26, and / or E27 screw base standards, eg, medium screw base E26. Or candelabra screw base E12, and / or conform to various other standards promulgated by the American National Standards Institute (“ANSI”) and / or the Lighting Engineering Society. In other exemplary aspects, the interface circuit 355 can be sized and shaped to conform to a two plug base, such as, but not limited to, a standard fluorescent light bulb socket or a GU-10 base. This exemplary system aspect may be considered equivalent as another type of device, for example, but not limited to, especially when it has a form factor compatible for insertion into an Edison or fluorescent socket.

예를 들면, LED-기반 "조명 전구(light bulb)"는, 예를 들면 비제한적으로, 임의의 전력 소켓 타입, 예를 들면, L1, PL - 2 핀, PL - 4 핀, G9 할로겐 캡슐, G4 할로겐 캡슐, GU10, GU5.3, 베이어닛, 소형 베이어닛, 또는 당해 기술분야에 공지된 임의의 기타 연결부와 연결하도록 조정될 수 있는, ES, E27, SES, 또는 E14와 같은 인터페이스 회로 355의 부분으로서 스크류-타입 연결부를 갖는, 통상의 백열 조명 전구와 유사한 디자인을 갖도록 형성될 수 있다.For example, LED-based "light bulbs" can be used, for example and without limitation, any type of power socket, for example L1, PL-2 pins, PL-4 pins, G9 halogen capsules, Part of an interface circuit 355 such as ES, E27, SES, or E14, which can be adjusted to connect with a G4 halogen capsule, GU10, GU5.3, bayonet, small bayonet, or any other connection known in the art. It can be formed to have a design similar to a conventional incandescent light bulb, with screw-type connections.

장치 300A, 300C, 300D, 700 및 제1 시스템 350은 조명 전구 및 관, 램프, 조명 기구, 실내 및 실외 조명, 램프 갓 형태 인자를 갖도록 구성된 램프, 건축용 조명, 작업용 또는 조업용 조명, 장식용 또는 무드 조명, 천정 조명, 안전 조명, 디밍가능한 조명, 색 조명, 공연용 및/또는 색상 가변형 조명, 디스플레이 조명, 및 본 명세서에 언급된 각종 장식적 또는 환상적 형태들 중의 임의의 것을 갖는 조명으로서, 다수의 목적을 위한 광범위한 조명 디바이스 또는 기타 조명 제품들을 형성하는 데 사용될 수 있다. 별도로 예시하지 않았으나, 제1 시스템 350은 일반적으로 시스템 350에서 임의의 목적하는 형상 또는 형태로 장치 300A, 300C, 300D의 충분한 물리적 지지를 제공하기 위한 각종 기계적 구조물들도 포함할 것이다.Devices 300A, 300C, 300D, 700 and the first system 350 are designed for lighting bulbs and tubes, lamps, lighting fixtures, indoor and outdoor lighting, lamp shades configured to have lampshade, architectural lighting, work or operation lighting, decorative or mood Lighting, ceiling lighting, safety lighting, dimmable lighting, color lighting, performance and / or color variable lighting, display lighting, and lighting having any of the various decorative or fantastic forms referred to herein, It can be used to form a wide range of lighting devices or other lighting products for the purpose. Although not illustrated separately, the first system 350 will generally also include various mechanical structures to provide sufficient physical support of the devices 300A, 300C, 300D in any desired shape or form in the system 350.

도 100을 참조로, 예시적 시스템 800은 장치 760 및 인터페이스 회로 355A를 포함하고, 예시적 시스템 810은 장치 770 및 인터페이스 회로 355A를 포함한다. 인터페이스 회로 355A는 AC 메인(별도로 예시되지 않음)과 같은 표준 AC 전원에 커플링시키기 위한 표준 에디슨 전구 스크류-타입 소켓에 끼우도록 구성되어 있다. 이러한 인터페이스 회로 355A는 통상적으로 AC 전압을 DC 전압으로 전환시키기 위한 정류 회로를 포함할 것이고, 또한 LED 조명 및 LED 전력 공급 분야에 공지된 바와 같이, DC 전압의 리플을 감소시키기 위해 임피던스 매칭 회로 및 각종 커패시터 및/또는 레지스터(및 종종 트랜지스터를 사용하여 실행되는 스위치)를 포함할 수 있다. 도 102 및 103에 예시된 바와 같이, 장치 760은 복수 개의 다이오드들 100 내지 100K로 구성되는 반면, 장치 770은 복수 개의 다이오드들 100L로 구성되고, 상기 논의되고 아래에 더욱 상세히 논의되는 바와 같이, 장치 구조 및 재료들에서의 상응하는 차이를 갖는다. 도 100은 또한, 환상적이고 장식적인 형태로 휘어지고 접힌 예시적 장치(300, 300A, 300B, 300C, 300D, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770)의 매우 얇고 유연한 형태 인자의 예시를 제공한다.Referring to FIG. 100, example system 800 includes device 760 and interface circuit 355A, and example system 810 includes device 770 and interface circuit 355A. Interface circuit 355A is configured to fit into a standard Edison bulb screw-type socket for coupling to a standard AC power source such as an AC main (not separately illustrated). This interface circuit 355A will typically include a rectifying circuit for converting the AC voltage to the DC voltage, and also known as LED lighting and LED power supply, impedance matching circuit and various kinds of circuits to reduce the ripple of the DC voltage. It may include capacitors and / or resistors (and switches that are often implemented using transistors). As illustrated in FIGS. 102 and 103, the device 760 consists of a plurality of diodes 100-100K, while the device 770 consists of a plurality of diodes 100L, as discussed above and discussed in more detail below. Has a corresponding difference in structure and materials. 100 also illustrates example devices 300, 300A, 300B, 300C, 300D, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 that are bent and folded in a fantastic, decorative form. Provides an example of a very thin and flexible form factor.

도 101은 장치 760, 770의 인쇄된 레이아웃을 예시하는 평면도이다. 예시된 바와 같이, 장치 760, 770을 매우 얇은 형태 인자를 갖는 편평한 시트로서 인쇄한 다음, 영역 716에서 다이 커팅하여, 비교적 좁은 램프 스트립 717(상술된 바와 같이, 연속으로 커플링됨)을 형성한다. 전극(탄소 전극 322A, 322B로서 예시됨)이 각각의 말단에 제공된다. 이어서, 도 100에 예시된 바와 같이, 장치 760, 770을 동그랗게 말고, 램프 스트립 717의 말단 718을 함께 모아 원형으로 서로 중첩시키고, 인터페이스 회로 355A를 통해 장치 760, 770에 전력을 제공하도록 전극 322A 및 322B를 접속시키고, 램프 스트립 717은 서로 약간 분리된다.101 is a plan view illustrating a printed layout of apparatuses 760, 770. As illustrated, devices 760 and 770 are printed as flat sheets with very thin form factors and then die cut in area 716 to form a relatively narrow ramp strip 717 (coupled continuously, as described above). Electrodes (illustrated as carbon electrodes 322A, 322B) are provided at each end. Then, as illustrated in FIG. 100, the devices 760, 770 are rolled round, the terminal 718 of the lamp strip 717 is gathered together and overlapped in a circle, and the electrodes 322A and 770 are provided to provide power to the devices 760, 770 through the interface circuit 355A. 322B is connected, and the lamp strips 717 are slightly separated from each other.

도 102를 참조로, 장치 760은 기타 예시된 장치들과 유사하고, 2개의 층, 즉, 하나 이상의 제3 도체 312(이것은 또한 본 명세서에 논의된 투명하거나 투명하지 않은 전도성 잉크 및 화합물들 중의 임의의 것을 사용하여 단일층으로서 침착될 수 있다), 및 상기 하나 이상의 제3 도체 312와 상기 하나 이상의 제1 도체들 310 사이의 추가의 유전 층(315B로서 예시된 기타 유전 층과 구별하기 위해, 315A로서 예시됨)이 더 추가된다. 하나 이상의 제3 도체 312는 램프 스트립 717의 가장자리를 따라 전력(예를 들면, 전압 레벨)을 제공하는 데 사용되고, 상기 논의된 바와 같은 투명한 전도성 재료의 층으로서 침착될 수 있는 하나 이상의 제2 도체들 320에 커플링되며, 각각의 램프 스트립 717의 길이를 따라 평행 버스바로서 효과적으로 기능하면서, 장치 760의 전체 임피던스, 전류 레벨 및 전력 소모를 감소시키는 방법을 제공한다.With reference to FIG. 102, device 760 is similar to other illustrated devices, and includes two layers, one or more third conductors 312 (which are also any of the transparent or non-transparent conductive inks and compounds discussed herein). Can be deposited as a single layer), and a further dielectric layer between the one or more third conductors 312 and the one or more first conductors 310 (other dielectric layers illustrated as 315B), 315A Illustrated as) is further added. One or more third conductors 312 are used to provide power (eg, voltage level) along the edge of the lamp strip 717 and may be deposited as a layer of transparent conductive material as discussed above. Coupled to 320 and effectively acting as parallel busbars along the length of each lamp strip 717, a method of reducing the overall impedance, current level and power consumption of the device 760 is provided.

도 103을 참조로, 장치 770도 기타 예시된 장치들과 유사하고, 3개의 층, 즉, (1) 하나 이상의 제3 도체 312(이것은 또한 본 명세서에 논의된 투명하거나 투명하지 않은 전도성 잉크 및 화합물들 중의 임의의 것을 사용하여 단일층으로서 침착될 수 있다); (2) 상기 하나 이상의 제3 도체 312와 상기 하나 이상의 제1 도체들 310 사이의 추가의 유전 층(315B로서 예시된 기타 유전 층과 구별하기 위해, 315A로서 예시됨); 및 (3) 상기 유전 층 315B와 상기 하나 이상의 제2 도체들 320 사이에 침착된, 상기 언급된 바와 같은 하나 이상의 장벽 층 318이 더 추가된다. 하나 이상의 제3 도체 312는 램프 스트립 717의 가장자리를 따라 전력(예를 들면, 전압 레벨)을 제공하는 데 사용되고, 하나 이상의 제1 도체들 310에 커플링되며, 또한 각각의 램프 스트립 717의 길이를 따라 평행 버스바로서 효과적으로 기능하면서, 장치 770의 전체 임피던스, 전류 레벨 및 전력 소모를 감소시키는 방법을 제공한다.With reference to FIG. 103, device 770 is similar to the other illustrated devices, and has three layers, namely (1) one or more third conductors 312 (which are also transparent or non-transparent conductive inks and compounds discussed herein). Can be deposited as a single layer using any of these); (2) an additional dielectric layer between the one or more third conductors 312 and the one or more first conductors 310 (illustrated as 315A, to distinguish it from other dielectric layers illustrated as 315B); And (3) one or more barrier layers 318 as mentioned above, further deposited between the dielectric layer 315B and the one or more second conductors 320. One or more third conductors 312 are used to provide power (eg, voltage level) along the edge of the lamp strip 717 and are coupled to the one or more first conductors 310, and also provide a length of each lamp strip 717. Thus effectively serving as a parallel busbar, while providing a method of reducing the overall impedance, current level and power consumption of the device 770.

각종 수준의 광 출력이 장치 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770에 의해 제공될 수 있고, 이것은 사용되는 다이오드 100 내지 100L의 농도, 제1 시스템 350에 사용되는 장치 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770의 수, 선택되거나 허용된 소모 전력, 및 인가된 전압 및/또는 전류 레벨을 기초로 달라질 것이다. 예시적 양태에서, 장치 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770은 예를 들면 비제한적으로, 소모 전력, 다이오드 100 내지 100L의 농도 또는 밀도, 다이오드 100 내지 100L의 전류 레벨(즉, 다이오드 100 내지 100L이 구동되는 강도), 전체 임피던스 레벨 등에 따라, 약 25 내지 1300루멘 범위의 광 출력을 제공할 수 있다.Various levels of light output can be provided by devices 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770, which are used in the concentration of the diode 100 to 100L, the first system. Based on the number of devices 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770 used for 350, selected or allowed power consumption, and applied voltage and / or current levels Will be different. In an exemplary embodiment, the devices 300A, 300C, 300D, 300C, 300D, 700A, 720, 730, 740, 750, 760, 770 are for example, but not limited to, power consumption, concentration or density of diodes 100-100L, diodes Light output in the range of about 25 to 1300 lumens can be provided, depending on the current level of 100-100L (i.e., the intensity at which diodes 100-100L are driven), the overall impedance level, and the like.

상기 명시된 바와 같이, 복수 개의 다이오드들 100 내지 100L은 (재료 선택 및 상응하는 도핑을 통해) 태양광발전(PV) 다이오드로 되도록 구성될 수도 있다. 도 85는 다이오드 100 내지 100L이 태양광발전(PV) 다이오드로서 실행되는 제2 예시적 시스템 375 양태의 블럭도이다. 시스템 375는 장치 300B, 700B(이것은 달리 일반적으로 장치 300, 700(또는 기타 예시된 장치들 중의 임의의 것)과 유사하지만, 태양광발전(PV) 다이오드로서 실행되는 복수 개의 다이오드들 100 내지 100L을 갖는다), 및 또 다른 시스템에 전력 또는 에너지를 전달하기 위한 배터리와 같은 에너지 저장 디바이스 380 또는 인터페이스 회로 385(별도로 예시되지 않음) 중의 어느 하나 또는 둘 다, 예를 들면, 전동 디바이스 또는 전기 유틸리티를 포함한다. (인터페이스 회로 385를 포함하지 않는 기타 예시적 양태들에서는, 이러한 에너지 사용 장치 또는 시스템 또는 에너지 분포 장치 또는 시스템에 에너지 또는 전력을 직접 제공하기 위해 기타 회로 구성들이 사용될 수 있다) 시스템 375 내에서, 장치 300B, 700B의 하나 이상의 제1 도체들 310(또는 전극 322A)을 커플링시켜 제1 단자(예를 들면, 음성 또는 양성 단자)를 형성하고, 장치 300B, 700B의 하나 이상의 제2 도체들(들) 320(또는 전극 322B)을 커플링시켜 제2 단자(예를 들면, 상응하는 양성 또는 음성 단자)를 형성한 다음, 이들을 에너지 저장 디바이스 380 또는 인터페이스 회로 385 중의 어느 하나 또는 둘 다에 대한 연결을 위해 커플링시킬 수 있다. 광(예를 들면, 일광)이 당해 장치 300B, 700B 위에 입사될 때, 상기 광은 하나 이상의 태양광발전(PV) 다이오드 100 내지 100L 위에 집중될 수 있고, 이것은 다시 입사 광자를 전자-정공 쌍으로 전환시켜, 상기 제1 및 제2 단자를 가로질러 발생되는 출력 전압, 및 에너지 저장 디바이스 380 또는 인터페이스 회로 385 중의 어느 하나 또는 둘 다에 대한 출력을 생성한다.As noted above, the plurality of diodes 100-100L may be configured to be photovoltaic (PV) diodes (via material selection and corresponding doping). 85 is a block diagram of a second exemplary system 375 embodiment in which diodes 100-100L are implemented as photovoltaic (PV) diodes. System 375 is similar to device 300B, 700B (which is otherwise generally similar to device 300, 700 (or any of the other illustrated devices), but with a plurality of diodes 100-100L implemented as a photovoltaic (PV) diode. And either or both of an energy storage device 380 or interface circuit 385 (not illustrated separately), such as a battery for delivering power or energy to another system, for example an electric device or an electrical utility. do. (In other example aspects that do not include interface circuit 385, other circuit configurations may be used to directly provide energy or power to such an energy consuming device or system or energy distribution device or system.) Within system 375, an apparatus Coupling one or more first conductors 310 (or electrode 322A) of 300B, 700B to form a first terminal (eg, a negative or positive terminal), and one or more second conductor (s) of device 300B, 700B. ) Couple 320 (or electrode 322B) to form a second terminal (eg, a corresponding positive or negative terminal), and then connect them to either or both of the energy storage device 380 or the interface circuit 385. Can be coupled. When light (eg, daylight) is incident on the devices 300B, 700B, the light can be concentrated on one or more photovoltaic (PV) diodes 100-100L, which in turn causes incident photons to be electron-hole pairs. Switching to generate an output voltage across the first and second terminals, and an output to either or both of the energy storage device 380 or the interface circuit 385.

제1 도체 310이 도 77에 예시된 맞물리는 또는 빗살형 구조를 갖는 경우, 제2 도체 320은 제1 도체 310B를 사용하여 여자될 수 있거나, 유사하게, 발생된 전압이 제1 도체 310A 및 310B를 가로질러 수용될 수 있다는 것을 주목해야 한다.If the first conductor 310 has the interlocked or comb-like structure illustrated in FIG. 77, the second conductor 320 can be excited using the first conductor 310B, or similarly, the generated voltages may be first conductor 310A and 310B. It should be noted that can be accommodated across.

도 86은 장치 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770의 예시적 제조 방법 양태를 예시하는 순서도이고, 유용한 개요를 제공한다. 시작 단계 400으로부터 출발하여, 하나 이상의 제1 도체들(310)를 기재(305) 위에 침착시키는데, 예를 들면, 실행예에 따라, 전도성 잉크 또는 중합체를 인쇄하거나, 상기 기재(305)를 하나 이상의 금속으로 증착, 스퍼터링 또는 코팅시킨 다음, 상기 전도성 잉크 또는 중합체를 경화 또는 부분 경화시키거나, 잠재적으로 원치않는 위치들로부터 침착된 금속을 제거한다(단계 405). 이어서, 통상적으로 액체, 겔 또는 기타 화합물 또는 혼합물에 현탁되고(예를 들면, 다이오드 잉크에 현탁되고), 또한 복수 개의 불활성 입자들 292를 포함할 수 있는 복수 개의 다이오드들 100 내지 100L을 또한 통상적으로 인쇄 또는 코팅을 통해 상기 하나 이상의 제1 도체들 위에 침착시켜(단계 410), 상기 복수 개의 다이오드들 100 내지 100L과 상기 하나 이상의 제1 도체들 사이의 옴 접촉을 형성한다(이것은 또한, 예를 들면 비제한적으로, 각종 화학 반응, 압축 및/또는 가열을 포함할 수 있다). 장치 700 양태의 경우, 단계 405 및 410은 상기 논의된 바와 같이 역순으로 수행된다.FIG. 86 is a flowchart illustrating exemplary manufacturing method embodiments of apparatus 300, 300A, 300B, 300C, 300D, 700, 700A, 700B, 720, 730, 740, 750, 760, 770 and provides a useful overview. Starting from the start step 400, one or more first conductors 310 are deposited onto the substrate 305, for example, printing conductive ink or polymer, or the substrate 305 being one or more, depending on the implementation. After deposition, sputtering or coating with metal, the conductive ink or polymer is cured or partially cured or the deposited metal is removed from potentially unwanted locations (step 405). Subsequently, a plurality of diodes 100 to 100L, which are typically suspended in a liquid, gel or other compound or mixture (eg, suspended in a diode ink) and may also comprise a plurality of inert particles 292, are also typically Depositing on the one or more first conductors via printing or coating (step 410) to form an ohmic contact between the plurality of diodes 100 to 100L and the one or more first conductors (this also for example Without limitation, various chemical reactions, compression and / or heating). For the apparatus 700 embodiment, steps 405 and 410 are performed in reverse order as discussed above.

이어서, 유전 잉크와 같은 유전 또는 절연 재료를 상기 복수 개의 다이오드들 100 내지 100L 위 또는 둘레, 예를 들면 상기 다이오드 100 내지 100L의 주변부 둘레에 침착시켜(또한 경화시키거나 가열시킴)(단계 415), 하나 이상의 절연체 또는 유전 층 315를 형성한다. 장치 760 양태의 경우, 별도로 예시하지 않았으나, 하나 이상의 제3 도체 312 및 유전 층 315A를 단계 405 및 415에 이어, 또 다른 단계 405 및 단계 410에서 침착시킬 수 있다. 장치 770 양태의 경우, 별도로 예시하지 않았으나, 장벽 층 318을 또한 침착시킬 수 있다. 다음으로, 하나 이상의 제2 도체들 320(이것은 광학 투과성일 수 있거나 광학 투과성일 수 없음)을 상기 복수 개의 다이오드들 100 내지 100L 위, 예를 들면 상기 유전 층 315 위 및 상기 다이오드 100 내지 100L의 상부 표면 둘레에 침착시켜 접촉부를 형성하고 경화시켜(또는 가열하여)(단계 420), 또한 상기 하나 이상의 제2 도체들(320)와 상기 복수 개의 다이오드들 100 내지 100L 사이의 옴 접촉을 형성한다. 어드레스가능한 디스플레이와 같은 예시적 양태들에서, 복수 개의 (투과성) 제2 도체 320은 제1의 복수 개의 도체들 310에 대해 거의 수직으로 배향된다. 장치 770 양태의 경우, 별도로 예시하지 않았으나, 유전 층 315A를 단계 415에서 침착시킨 다음, 하나 이상의 제3 도체 312를 단계 405에서 침착시킬 수 있다.A dielectric or insulating material, such as a dielectric ink, is then deposited (also cured or heated) over or around the plurality of diodes 100-100L, for example around the periphery of the diodes 100-100L (step 415), One or more insulators or dielectric layers 315 are formed. For the device 760 embodiment, although not separately illustrated, one or more third conductors 312 and dielectric layer 315A may be deposited at steps 405 and 415, followed by another step 405 and 410. For the device 770 embodiment, although not separately illustrated, barrier layer 318 may also be deposited. Next, one or more second conductors 320 (which may or may not be optically transmissive) may be placed over the plurality of diodes 100-100L, for example over the dielectric layer 315 and on top of the diodes 100-100L. It is deposited around the surface to form and harden (or heat) the contact (step 420), which also forms an ohmic contact between the one or more second conductors 320 and the plurality of diodes 100-100L. In example aspects such as an addressable display, the plurality of (transparent) second conductors 320 are oriented almost perpendicular to the first plurality of conductors 310. For the device 770 embodiment, although not separately illustrated, dielectric layer 315A may be deposited in step 415, and then one or more third conductors 312 may be deposited in step 405.

또 다른 선택사항으로서, 단계 420 이전에 또는 도중에, 시험을 수행하여, 기능하지 않거나 또는 결함이 있는 다이오드 100 내지 100L을 제거하거나 무력화시킬 수 있다. 예를 들면, PV 다이오드의 경우, 부분적으로 완성된 장치의 표면(제1 면)을 레이저 또는 기타 광원으로 스캐닝하고, 영역(또는 개별 다이오드 100 내지 100L)이 예측되는 전기 반응을 제공하지 않을 때, 이것을 고강도 레이저 또는 기타 제거 기법을 사용하여 제거할 수 있다. 또한, 예를 들면, 전력 공급된 발광 다이오드의 경우, 상기 표면(제1 면)을 광센서로 스캐닝하고, 영역(또는 개별 다이오드 100 내지 100L)이 예측되는 광 출력을 제공하지 않고/않거나 과도한 전류(즉, 예정량을 초과하는 전류)를 인입할 때, 이것을 또한 고강도 레이저 또는 기타 제거 기법을 사용하여 제거할 수 있다. 실행예에 따라, 예를 들면, 기능하지 않거나 결함이 있는 다이오드 100 내지 100L을 어떻게 제거하는지에 따라, 이러한 시험 단계를 아래에 논의되는 단계 425, 430 또는 435 후에 대신 실행할 수 있다. 이어서, 안정화 층 335를 상기 하나 이상의 제2 도체들 320 또는 각종 장치들에 대해 예시된 바와 같은 기타 층 위에 침착시키고(단계 425), 이어서 상기 안정화 층 위에 발광 층 325를 침착시킨다(단계 430). 장치 700 양태에서, 상기 층 325는 상기 언급된 바와 같이 통상적으로 상기 기재 305A의 제2 면 위에 침착된다. 이어서, 또한 통상적으로 중합체, 바인더, 또는 기타 화합물 또는 혼합물에 현탁되어 렌싱 또는 렌즈 입자 잉크 또는 현탁액을 형성하는 복수 개의 렌즈(별도로 예시되지 않음)를, 또한 통상적으로 인쇄를 통해 상기 발광 층 위에 배치 또는 침착시키거나, 중합체에 현탁된 복수 개의 렌즈를 포함하는 미리 형성된 렌즈 패널을 (예를 들면, 라미네이션 공정을 통해) 부분적으로 완성된 장치의 제1 면에 부착시키고, 이어서 보호용 피복물(및/또는 선택된 색)을 (예를 들면, 인쇄를 통해) 임의로 침착시키고(단계 355), 당해 방법을 종료시킬 수 있다(반송 단계 440).As another option, the test may be performed prior to or during step 420 to remove or neutralize non-functional or defective diodes 100-100L. For example, in the case of PV diodes, when the surface (first side) of the partially completed device is scanned with a laser or other light source, and the region (or individual diodes 100-100L) does not provide the expected electrical response, This can be removed using high intensity lasers or other removal techniques. Also, for example, in the case of a powered light emitting diode, the surface (first surface) is scanned with an optical sensor and the region (or individual diodes 100 to 100L) does not provide the expected light output and / or excessive current (Ie, a current exceeding a predetermined amount), this can also be removed using a high intensity laser or other removal technique. Depending on the implementation, for example, depending on how to remove non-functional or defective diodes 100-100L, this test step may instead be performed after steps 425, 430 or 435 discussed below. A stabilization layer 335 is then deposited over the one or more second conductors 320 or other layer as illustrated for the various devices (step 425), and then a light emitting layer 325 is deposited over the stabilization layer (step 430). In an apparatus 700 embodiment, the layer 325 is typically deposited on the second side of the substrate 305A as mentioned above. Subsequently, a plurality of lenses (not separately illustrated), which are also typically suspended in polymers, binders, or other compounds or mixtures to form lenticular or lens particle inks or suspensions, are also typically placed over the light emitting layer via printing or A preformed lens panel comprising a plurality of lenses deposited or suspended in a polymer is attached to the first side of the partially completed device (eg, via a lamination process) and then a protective coating (and / or selected). Color) can optionally be deposited (eg, via printing) (step 355) and the method terminated (bounce step 440).

다시, 도 84를 참조로, 제어 로직 회로 360은 임의의 타입의 제어기, 프로세서 또는 제어 로직 회로일 수 있고, 본 명세서에 논의된 기능을 수행하기 위해 하나 이상의 프로세서로서 구현될 수 있다. 본 명세서에 사용된 용어 프로세서와 같이, 프로세서 360은 단일 집적 회로("IC")의 사용을 포함할 수 있거나, 복수 개의 집적 회로 또는 함께 연결, 배열 또는 그룹화된 기타 부재들, 예를 들면 제어기, 마이크로프로세서, 디지탈 신호 처리기("DSP"), 병렬 프로세서, 멀티 코어 프로세서, 주문형 IC, 특정 어플리케이션용 집적 회로("ASIC: application specific integrated circuit"), 필드 프로그래머블 게이트 어레이("FPGA: field programmable gate array"), 어댑티브 컴퓨팅 IC(adaptive computing IC), 관련 메모리(예를 들면, RAM, DRAM 및 ROM), 및 기타 IC 및 부재들의 사용을 포함할 수 있다. 결과적으로, 본 명세서에 사용된 용어 프로세서는 단일 IC, 또는 주문형 IC, ASIC, 프로세서, 마이크로프로세서, 제어기, FPGA, 어댑티브 컴퓨팅 IC, 또는 아래에 논의되는 기능들을 수행하는 집적 회로들과 관련 메모리, 예를 들면, 마이크로프로세서 메모리 또는 추가의 RAM, DRAM, SDRAM, SRAM, MRAM, ROM, FLASH, EPROM 또는 E2PROM의 몇몇 기타 그룹의 배열을 동등하게 의미하고 포함하는 것으로 이해되어야 한다. 프로세서는, 이의 관련 메모리와 함께, (프로그래밍, FPGA 상호접속, 또는 하드-와이어링을 통해) 본 발명의 방법, 예를 들면 동적 디스플레이 양태의 경우 선택적 픽셀 어드레싱, 또는 사이니지 양태의 경우 로우/컬럼 어드레싱을 수행하도록 조정되거나 설정될 수 있다. 예를 들면, 상기 방법은, 상기 프로세서가 작동(즉, 전력 공급 및 작용)할 때 후속 실행을 위한 일련의 프로그램 명령 및 기타 코드(또는 동등한 설정 또는 기타 프로그램)로서, 관련 메모리(및/또는 메모리 365) 및 기타 동등한 부재들을 갖는 프로세서 내에 프로그래밍되고 저장될 수 있다. 동등하게, 제어 로직 회로 360이 FPGA, 주문형 IC 및/또는 ASIC로서 전체 또는 부분에서 실행될 수 있는 경우, FPGA, 주문형 IC 또는 ASIC는 또한 본 발명의 방법을 실행하도록 설계, 설정 및/또는 하드-와이어링될 수 있다. 예를 들어, 제어 로직 회로 360은, 메모리 365와 함께 본 발명의 방법을 실행시키도록 각각 프로그래밍, 설계, 조정 또는 설정되는, "제어기" 또는 "프로세서"라고 통칭되는 프로세서, 제어기, 마이크로프로세서, DSP 및/또는 ASIC의 배열로서 실행될 수 있다.Again, referring to FIG. 84, control logic circuit 360 may be any type of controller, processor or control logic circuit, and may be implemented as one or more processors to perform the functions discussed herein. As with the term processor as used herein, processor 360 may include the use of a single integrated circuit (“IC”) or may include a plurality of integrated circuits or other members connected, arranged or grouped together, such as a controller, Microprocessors, digital signal processors ("DSPs"), parallel processors, multi-core processors, application specific ICs, application specific integrated circuits ("ASICs"), field programmable gate arrays ("FPGAs") "), Adaptive computing ICs, associated memory (eg, RAM, DRAM and ROM), and other ICs and their use. As a result, the term processor as used herein refers to a single IC or application specific IC, ASIC, processor, microprocessor, controller, FPGA, adaptive computing IC, or integrated circuits and associated memory that perform the functions discussed below, eg, For example, it should be understood to mean equally and include an array of microprocessor memory or some other group of additional RAM, DRAM, SDRAM, SRAM, MRAM, ROM, FLASH, EPROM or E 2 PROM. The processor, together with its associated memory, may provide a method of the invention (via programming, FPGA interconnect, or hard-wiring), for example, selective pixel addressing for a dynamic display aspect, or low / column for a signage aspect. It may be adjusted or set to perform addressing. For example, the method may be a series of program instructions and other code (or equivalent settings or other programs) for subsequent execution when the processor is operating (ie powered and acting), and associated memory (and / or memory). 365) and other equivalent members can be programmed and stored in the processor. Equivalently, where control logic circuit 360 can be implemented in whole or in part as an FPGA, application specific IC and / or ASIC, the FPGA, application specific IC or ASIC can also be designed, configured and / or hard-wired to implement the method of the present invention. Can be ring. For example, the control logic circuit 360 may be a processor, controller, microprocessor, DSP, collectively referred to as a "controller" or "processor," which is programmed, designed, tuned or set up to execute the method of the present invention in conjunction with the memory 365, respectively. And / or as an array of ASICs.

제어 로직 회로 360은, 이의 관련 메모리와 함께, 표시되는 정보에 대한 상응하는 제어를 위해, (프로그래밍, FPGA 상호접속, 또는 하드-와이어링을 통해) 각종 제1의 복수 개의 도체들 310 및 제2의 복수 개의 도체(들) 320 (및 임의의 하나 이상의 제3 도체 312)(에 대한 인가된 전압)의 여자를 제어하도록 설정될 수 있다. 예를 들면, 정적 또는 시간-가변 디스플레이 정보는, 제어 로직 회로 360이 작동할 때 후속 실행을 위한 일련의 프로그램 명령(또는 동등한 설정 또는 기타 프로그램)으로서, 관련 메모리(및/또는 메모리 365) 및 기타 동등한 부재들을 갖는 제어 로직 회로 360에서 프로그래밍, 저장, 설정 및/또는 하드-와이어링될 수 있다.Control logic circuit 360, along with its associated memory, provides various first plurality of conductors 310 and second (via programming, FPGA interconnect, or hard-wiring) for corresponding control over the displayed information. Can be set to control the excitation of the plurality of conductor (s) 320 (and any one or more third conductors 312) of the applied voltage. For example, static or time-variable display information is a series of program instructions (or equivalent settings or other programs) for subsequent execution when the control logic circuit 360 is operating, including associated memory (and / or memory 365) and other It may be programmed, stored, configured and / or hard-wired in control logic circuit 360 with equivalent members.

데이터 저장소(또는 데이터베이스)를 포함할 수 있는 메모리 365는, 선택되는 양태에 따라, 현재 공지되어 있거나 미래에 이용 가능하게 되는 메모리 집적 회로("IC"), 또는 RAM, FLASH, DRAM, SDRAM, SRAM, MRAM, FeRAM, ROM, EPROM 또는 E2PROM을 비제한적으로 포함하는, 휘발성 또는 비휘발성의 제거가능하거나 제거불가능한 집적 회로의 메모리부(예를 들면, 프로세서 내의 상주 메모리), 또는 임의의 기타 기억 장치 형태, 예를 들면 마그네틱 하드 드라이드, 광 드라이브, 자기 디스크 또는 테이프 드라이브, 하드 디스크 드라이드, 기타 기계-판독가능 저장 또는 기억 매체, 예를 들면 플로피 디스크, CDROM, CD-RW, 디지털 다기능 디스크(DVD) 또는 기타 광 메모리, 또는 임의의 기타 타입의 메모리, 저장 매체, 또는 데이터 저장 장치 또는 회로를 비제한적으로 포함하여, 현재 공지되어 있거나 미래에 이용 가능하게 되는 임의의 컴퓨터 또는 기타 기계-판독가능 데이터 저장 매체, 정보 저장 또는 통신용 기억 장치 또는 기타 저장 또는 통신 장치를 포함하는 임의의 수의 형태로 구현될 수 있다. 추가로, 이러한 컴퓨터 판동가능 매체는, 전자기 신호, 광학 신호, 음성 신호, RF 신호 또는 적외선 신호 등을 포함하는 유선 또는 무선 신호에서의 데이터 또는 기타 정보를 인코딩할 수 있는 임의의 정보 전달 매체를 포함하는, 전자기 또는 광학 반송파 또는 기타 전송 메커니즘과 같은 데이터 신호 또는 모듈화된 신호에서의 컴퓨터 판독가능 명령, 데이터 구조, 프로그램 모듈 또는 기타 데이터를 구현하는 임의의 형태의 통신 매체를 포함한다. 메모리 365는 (본 발명의 소프트웨어의) 각종 룩업 테이블(look up table), 파라미터, 계수, 기타 정보 및 데이터, 프로그램 또는 명령, 및 데이터베이스 테이블과 같은 기타 타입의 테이블을 저장하도록 조정될 수 있다.Memory 365, which may include a data store (or database), is, depending on the aspect selected, a memory integrated circuit (“IC”) currently known or made available in the future, or RAM, FLASH, DRAM, SDRAM, SRAM. A memory portion of a volatile or nonvolatile removable or nonremovable integrated circuit (eg, resident memory in a processor), or any other memory, including, but not limited to, MRAM, FeRAM, ROM, EPROM, or E 2 PROM Device type, eg magnetic hard drive, optical drive, magnetic disk or tape drive, hard disk drive, other machine-readable storage or storage media, eg floppy disk, CDROM, CD-RW, digital versatile disc (DVD ) Or other optical memory, or any other type of memory, storage medium, or data storage device or circuit, May be implemented in the form of any number of containing readable data storage medium, the information storage or communication memory device or other storage or communication device is not, or any computer or other machine to be made available in the future. In addition, such computer readable media includes any information transfer medium capable of encoding data or other information in a wired or wireless signal, including electromagnetic signals, optical signals, voice signals, RF signals, infrared signals, or the like. Communication media including any form of computer-readable instructions, data structures, program modules, or other data in a data signal or modular signal, such as an electromagnetic or optical carrier or other transmission mechanism. The memory 365 may be adjusted to store various look up tables (of the software of the present invention), parameters, coefficients, other information and other types of tables such as data, programs or instructions, and database tables.

상기 명시된 바와 같이, 프로세서 360은 본 발명의 방법을 수행하기 위해, 예를 들면 본 발명의 소프트웨어 및 데이터 구조를 사용하여 프로그래밍된다. 결과로서, 본 발명의 시스템 및 방법은 상기 논의된 컴퓨터 판독가능 매체 내에서 구현되는 일련의 명령 및/또는 메타데이터와 같은 프로그래밍 또는 기타 명령을 제공하는 소프트웨어로서 구현될 수 있다. 추가로, 메타데이터는 룩업 테이블 또는 데이터베이스의 각종 데이터 구조를 한정하는 데에도 사용될 수 있다. 이러한 소프트웨어는, 예를 들면 비제한적으로, 소스 코드 또는 오브젝트 코드 형태일 수 있다. 소스 코드는 추가로 몇몇 형태의 명령 또는 오브젝트 코드(어셈블리어 명령 또는 설정 정보를 포함)로 컴파일링될 수 있다. 본 발명의 소프트웨어, 소스 코드 또는 메타데이터는 임의의 타입의 코드, 예를 들면 C, C++, SystemC, LISA, XML, Java, Brew, SQL 및 이의 변형들, 또는 각종 하드웨어 정의 또는 하드웨어 모델링 언어(예를 들면, Verilog, VHDL, RTL) 및 최종적 데이터베이스 파일(예를 들면, GDSII)을 포함하는, 본 명세서에 논의된 기능을 수행하는 임의의 기타 타입의 프로그래밍 언어로서 구현될 수 있다. 결과적으로, 본 명세서에서 동등하게 사용되는, "구조체(construct)", "프로그램 구조체(program construct)", "소프트웨어 구조체(software construct)" 또는 "소프트웨어"는 특정된 관련 기능 또는 방법을 제공하거나 제공하는 것으로 해석될 수 있는, 임의의 신택스 또는 시그너쳐를 갖는 임의의 종류의 임의의 프로그래밍 언어를 의미하고 일컫는다(예를 들어, 프로세서 360을 포함하는 프로세서 또는 컴퓨터에 인스턴시에이팅(instantiated) 또는 로딩하고 실행시킬 때).As noted above, the processor 360 is programmed using, for example, the software and data structures of the present invention to perform the methods of the present invention. As a result, the systems and methods of the present invention may be implemented as software that provides programming or other instructions, such as a series of instructions and / or metadata, implemented within the computer readable media discussed above. In addition, metadata can also be used to define various data structures of a lookup table or database. Such software may be in the form of source code or object code, for example, without limitation. The source code may further be compiled into some form of instruction or object code (including assembly instructions or configuration information). The software, source code or metadata of the present invention may be any type of code, such as C, C ++, SystemC, LISA, XML, Java, Brew, SQL and its variants, or various hardware definition or hardware modeling languages (eg For example, it may be implemented as any other type of programming language that performs the functions discussed herein, including Verilog, VHDL, RTL) and final database files (eg, GDSII). As a result, "construct", "program construct", "software construct" or "software", as used equally herein, provides or provides a particular associated function or method. Means and refers to any programming language of any kind having any syntax or signature, which may be interpreted as (eg, instantiated or loaded onto a processor or computer comprising, for example, processor 360) When run).

본 발명의 소프트웨어, 메타데이터, 또는 기타 소스 코드 및 임의의 최종 비트 파일(오브젝트 코드, 데이터베이스, 또는 룩업 테이블)은 메모리 365에 관해 상기 논의된 바와 같은 컴퓨터-판독가능 명령, 데이터 구조, 프로그램 모듈 또는 기타 데이터로서, 컴퓨터 또는 기타 기계-판독가능 데이터 저장 매체 중의 임의의 것과 같은 임의의 실감형 저장 매체, 예를 들면, 플로피 디스크, CDROM, CD-RW, DVD, 마그네틱 하드 드라이브, 광 드라이브, 또는 상기 언급된 바와 같은 임의의 기타 타입의 데이터 저장 장치 또는 매체 내에서 구현될 수 있다.The software, metadata, or other source code and any final bit file (object code, database, or lookup table) of the present invention may comprise computer-readable instructions, data structures, program modules or as discussed above with respect to memory 365. As other data, any tangible storage medium, such as any of a computer or other machine-readable data storage medium, such as a floppy disk, CDROM, CD-RW, DVD, magnetic hard drive, optical drive, or the like It may be implemented in any other type of data storage device or medium as mentioned.

도 84에 예시된 제어기 345 이외에도, 당해 기술분야의 숙련가들은 본 발명의 범위 내에 있는, 당해 기술분야에 공지된 다수의 동등한 설정, 레이아웃, 종류 및 타입의 제어 회로가 존재한다는 것을 인식할 것이다.In addition to the controller 345 illustrated in FIG. 84, those skilled in the art will recognize that there are many equivalent configurations, layouts, types and types of control circuitry known in the art that are within the scope of the present invention.

본 발명이 이의 특정 양태들에 대해 기술되었더라도, 이들 양태는 단지 예시적인 것이며 본 발명을 제한하지 않는다. 본 명세서의 기술내용에서, 본 발명의 양태들의 철저한 이해를 제공하기 위해, 전자 부품, 전자 기기 및 구조적 연결, 재료, 및 구조적 변형의 예와 같은 무수한 특정 세부사항들이 제공된다. 그러나, 관련 기술분야의 숙련가는 본 발명의 양태가 상기 특정 세부사항들 중의 하나 이상을 갖지 않으면서, 또는 기타 장치, 시스템, 조립체, 부품, 재료, 부재 등을 가지면서 실시될 수 있다는 것을 인식할 것이다. 기타 경우들에서, 익히 공지된 구조, 재료, 또는 작업들은 본 발명의 양태들의 모호한 측면들을 피하기 위해 구체적으로 도시하거나 상세히 기술하지 않았다. 당해 기술분야의 숙련가는, 추가의 또는 동등한 방법 단계들이 사용될 수 있거나 기타 단계들과 조합될 수 있거나 상이한 순서들로 수행될 수 있고, 이들은 모두 청구된 발명의 범위 내에 있다는 것도 인식할 것이다. 부가하여, 각종 도면들은 일정 비율로 도시되지 않았고, 제한하려는 것으로 간주되어서는 안된다.Although the present invention has been described with respect to specific aspects thereof, these aspects are merely exemplary and do not limit the invention. In the description herein, numerous specific details are provided, such as examples of electronic components, electronic devices and structural connections, materials, and structural modifications, to provide a thorough understanding of aspects of the present invention. However, one of ordinary skill in the art will recognize that aspects of the invention may be practiced without one or more of the above specific details, or with other devices, systems, assemblies, components, materials, members, and the like. will be. In other instances, well known structures, materials, or operations have not been shown or described in detail in order to avoid ambiguities of aspects of the present invention. Those skilled in the art will recognize that additional or equivalent method steps may be used, combined with other steps, or performed in different orders, all of which are within the scope of the claimed invention. In addition, the various figures are not drawn to scale and should not be considered as limiting.

"하나의 양태", "양태", 또는 특정 "양태"에 대한 본 명세서 전반에 걸친 언급은 상기 양태와 관련하여 기술된 특정한 특징, 구조, 또는 특성이 적어도 하나의 양태에 포함되고 반드시 모든 양태에 포함되는 것은 아니며 또한 반드시 동일한 양태를 지칭하는 것은 아님을 의미한다. 아울러, 선택된 특징을 다른 특징의 대응하는 사용 없이 사용하는 것을 포함하여, 임의의 특정 양태의 특정한 특징, 구조, 또는 특성은 임의의 적합한 방식 및 임의의 적합한 조합으로 하나 이상의 기타 양태와 조합될 수 있다. 추가로, 다수의 변형들이 본 발명의 본질적인 범위와 취지에 특정 분야, 상황 또는 재료를 적용시키도록 만들어질 수 있다. 본 명세서에 기술되고 예시된 본 발명의 양태들의 기타 변화 및 변형들은 본 명세서의 교시에 비추어 가능하고 본 발명의 취지와 범위의 일부로서 간주되는 것으로 이해되어야 한다.Reference throughout this specification to “an aspect”, “an aspect”, or a particular “an aspect” is that a particular feature, structure, or characteristic described in connection with the above aspect is included in at least one embodiment and is necessarily present in all embodiments. It is not meant to be included and also to necessarily refer to the same embodiment. In addition, a particular feature, structure, or characteristic of any particular aspect can be combined with one or more other aspects in any suitable manner and in any suitable combination, including using the selected feature without the corresponding use of other features. . In addition, many modifications may be made to adapt a particular field, situation, or material to the essential scope and spirit of the invention. It is to be understood that other changes and modifications of the aspects of the invention described and illustrated herein are possible in light of the teachings herein and are considered part of the spirit and scope of the invention.

도면들에 도시된 부재들 중의 하나 이상은, 특정한 분야에 따라서 유용할 수 있듯이, 더 분리되거나 통합된 방식으로 실행될 수 있거나, 특정 경우에 심지어 제거되거나 동작 불능으로 될 수도 있다는 것을 인식할 것이다. 특히 별개의 부품들의 분리 또는 조합이 불명확하거나 식별할 수 없는 양태들에 대해, 부품들의 일체로 형성된 조합도 본 발명의 범위 내에 있다. 또한, "커플링하는" 또는 "커플링 가능한"과 같은 각종 형태로 포함하는 본 명세서에서의 용어 "커플링된"은, 일체로 형성된 부품들, 및 또 다른 부품을 경유하거나 통해 커플링된 부품들을 포함하는, 임의의 직접 또는 간접적인 전기적, 구조적 또는 자기적 커플링, 연결 또는 부착, 또는 이러한 직접 또는 간접적인 전기적, 구조적 또는 자기적 커플링, 연결 또는 부착에 대한 조정(adaptation) 또는 케이퍼빌리티(capability)를 의미하고 포함한다.It will be appreciated that one or more of the members shown in the figures may be executed in a more separate or integrated manner, as may be useful depending on the particular art, or may even be eliminated or disabled in certain cases. Particularly for aspects in which the separation or combination of separate parts is unclear or indistinguishable, the integrally formed combination of parts is also within the scope of the invention. In addition, the term “coupled” herein, including in various forms such as “coupled” or “coupleable”, refers to parts integrally formed, and parts coupled via or through another part. Any direct or indirect electrical, structural or magnetic coupling, connection or attachment, or adaptation or capers to such direct or indirect electrical, structural or magnetic coupling, connection or attachment, including It means and includes capability.

본 발명의 목적을 위해 본 명세서에서 사용된 용어 "LED" 및 이의 복수 형태 "LED들"은, 임의의 대역폭 또는 임의의 색 또는 색 온도의 가시 스펙트럼 또는 자외선 또는 적외선과 같은 기타 스펙트럼 내에서 포함하는, 전류 또는 전압에 응답하여 발광하는 각종 반도체-기반 또는 탄소-기반 구조물, 발광 중합체, 유기 LED 등을 비제한적으로 포함하는, 전기 신호에 응답하여 방사선을 발생시킬 수 있는 임의의 전계발광 다이오드 또는 기타 타입의 캐리어 주입-기반 또는 접합-기반 시스템을 포함하는 것으로 이해되어야 한다. 또한, 본 발명의 목적을 위하여 사용된 용어 "태양광발전 다이오드"(또는 PV) 및 이의 복수 형태 "PV들"은, 임의의 대역폭 또는 스펙트럼의 가시 스펙트럼 또는 자외선 또는 적외선과 같은 기타 스펙트럼 내에서 포함하는, 광에 응답하여 전기 신호를 발생시키는 각종 반도체-기반 또는 탄소-기반 구조물을 비제한적으로 포함하는, 입사 에너지(예를 들면, 광 또는 기타 전자기파)에 응답하여 전기 신호(예를 들면, 전압)를 발생시킬 수 있는 임의의 태양광발전 다이오드 또는 기타 타입의 캐리어 주입-기반 또는 접합-기반 시스템을 포함하는 것으로 이해되어야 한다.As used herein for the purposes of the present invention, the term "LED" and its plural forms of "LEDs" encompass within the visible spectrum of any bandwidth or any color or color temperature or other spectrum such as ultraviolet or infrared. , Any electroluminescent diode or other capable of generating radiation in response to an electrical signal, including but not limited to various semiconductor-based or carbon-based structures, light emitting polymers, organic LEDs, etc. that emit light in response to current or voltage. It should be understood to include carrier injection-based or junction-based systems of the type. In addition, the term "photovoltaic diode" (or PV) and its plural forms "PVs" used for the purposes of the present invention are encompassed within the visible spectrum of any bandwidth or spectrum or other spectrum such as ultraviolet or infrared light. Electrical signals (eg, voltages) in response to incident energy (eg, light or other electromagnetic waves), including but not limited to various semiconductor-based or carbon-based structures that generate electrical signals in response to light. Should be understood to include any photovoltaic diode or other type of carrier injection-based or junction-based system capable of generating

본 명세서에 기재된 치수 및 값은 인용된 정확한 수치에 엄격하게 제한되는 것으로 이해되어서는 안된다. 오히려, 별도로 특정되지 않는 한, 각각의 이러한 치수는 상기 인용된 값과 이 값을 에워싸는 기능적으로 동등한 범위를 둘 다 의미하는 것으로 의도된다. 예를 들면, "40㎜"로 기재된 치수는 "약 40㎜"를 의미하는 것으로 의도된다.The dimensions and values described herein are not to be understood as being strictly limited to the exact numerical values recited. Rather, unless otherwise specified, each such dimension is intended to mean both the value recited above and a functionally equivalent range surrounding the value. For example, a dimension described as "40 mm" is intended to mean "about 40 mm".

발명의 상세한 설명에 인용된 모든 문헌들은 관련 부분에서 본 명세서에 참조로 인용되며; 임의의 문헌의 인용은 이것이 본 발명에 대한 선행 기술임을 인정하는 것으로 해석되어서는 안된다. 이 문헌의 용어의 임의의 의미 또는 정의가, 참조로 인용된 문헌 내의 동일한 용어의 임의의 의미 또는 정의와 상충되는 정도까지, 이 문헌의 해당 용어에 할당된 의미 또는 정의가 통용될 것이다.All documents cited in the Detailed Description of the Invention are, in relevant part, incorporated herein by reference; The citation of any document should not be construed as an admission that this is prior art to the present invention. To the extent that any meaning or definition of a term in this document conflicts with any meaning or definition of the same term in the document cited by reference, the meaning or definition assigned to that term in this document shall prevail.

아울러, 도면들에서 임의의 신호 화살표는, 특정하게 언급되지 않는 한, 단지 예시적이며 제한하지 않는 것으로 간주되어야 한다. 단계 요소들의 조합이 또한, 특히 분리 또는 조합 능력이 불명확하거나 예측가능한 경우에 본 발명의 범위 내에 있는 것으로 간주될 것이다. 본 명세서 및 하기 특허청구범위 전체에 걸쳐 사용된 분리적 용어 "또는"은, 별도로 지시되지 않는 한, 일반적으로 연결의 의미와 분리의 의미를 둘 다 갖는 "및/또는"을 의미하는 것으로 의도된다(또한 이것은 "배타적 논리화" 의미에 국한되지 않는다). 본 명세서의 기술내용 및 하기 특허청구범위 전체에 걸쳐 사용된 단수 형태의 용어는, 별도로 명백하게 지시되지 않는 한, 복수 형태를 포함한다. 또한, 본 명세서의 기술내용 및 하기 특허청구범위 전체에 걸쳐 사용된 바와 같이, "..에"의 의미는, 별도로 명백하게 지시되지 않는 한, "..에" 및 ".. 위에"를 포함한다.In addition, any signal arrows in the figures are to be regarded as illustrative only and not restrictive, unless specifically noted. Combinations of the step elements will also be considered to be within the scope of the present invention, particularly where the separation or combination capability is unclear or predictable. The separate term “or” as used throughout this specification and the following claims is intended to mean “and / or” having both the meanings of linking and of the meaning of separation, unless otherwise indicated. (Also this is not limited to "exclusive logic" meaning). As used throughout the description and the following claims, the singular forms "a", "an" and "the" include plural forms unless the context clearly dictates otherwise. Also, as used throughout this specification and the appended claims, the meaning of "..e." Includes "..e.e" and "above." Unless explicitly stated otherwise. .

본 개요 또는 요약서에 기술된 것을 포함하여, 본 발명의 예시된 양태들의 상기 설명은 본 발명을 총망라하거나 본 발명을 본 명세서에 개시된 세밀한 형태들에 한정시키는 것으로 의도되지 않는다. 상기 내용으로부터, 다수의 변화, 변형 및 대안이 본 발명의 신규한 개념의 취지와 범위로부터 벗어나지 않으면서 의도되고 실행될 수 있다는 것을 알 것이다. 본 명세서에 예시된 특정 방법 및 장치에 대한 제한이 의도되거나 추론되어서는 안된다는 것을 이해해야 한다. 물론, 특허청구범위에 포함되는 이러한 모든 변형들은 첨부된 특허청구범위에 의해 포괄되는 것으로 의도된다.The foregoing description of the illustrated aspects of the invention, including what is described in this Summary or Abstract, is not intended to be exhaustive or to limit the invention to the precise forms disclosed herein. From the foregoing, it will be appreciated that many variations, modifications, and alternatives can be intended and executed without departing from the spirit and scope of the novel concept of the invention. It should be understood that limitations on the particular methods and apparatus illustrated herein are not intended or should be inferred. Of course, all such modifications included in the claims are intended to be covered by the appended claims.

Claims (203)

기재;
상기 기재에 커플링된 복수 개의 제1 도체들(310);
복수 개의 다이오드들;
상기 복수 개의 다이오드들의 각각의 다이오드를 적어도 부분적으로 둘러싸는 필름;
상기 복수 개의 제1 도체들에 커플링된 제1 유전체 층; 및
하나 이상의 제2 도체들(320)을 포함하는 장치로서,
상기 복수 개의 다이오드들은 평행으로 분포되고 상기 복수 개의 제1 도체들 (310) 중의 제1 도체(310A)에 커플링되고, 상기 복수 개의 다이오드들의 적어도 일부는 서로 불규칙한 간격을 가지며, 상기 복수 개의 다이오드들의 적어도 일부는 제1의 순-바이어스(forward-bias) 배향을 가지고, 상기 복수 개의 다이오드들의 적어도 일부는 제2의 역-바이어스(reverse-bias) 배향을 가지며, 상기 복수 개의 다이오드들의 각각의 다이오드가 상기 다이오드의 제1 면 위의 제1 단자 및 상기 다이오드의 제2 배면 위의 제2 단자를 갖고, 상기 복수 개의 다이오드들의 각각의 다이오드가 10 내지 50㎛의 측면 치수 및 5 내지 25㎛의 높이를 가지며,
상기 필름은 중합체 또는 수지를 포함하고 10nm 내지 300nm의 두께를 가지며,
상기 하나 이상의 제2 도체들(320)은 상기 복수 개의 다이오드들의 제1의 복수 개의 제2 단자들에 커플링되고 상기 복수 개의 제1 도체들(310) 중의 제2 도체(310B)에 커플링되는, 장치.materials;
A plurality of first conductors 310 coupled to the substrate;
A plurality of diodes;
A film at least partially surrounding each diode of the plurality of diodes;
A first dielectric layer coupled to the plurality of first conductors; And
An apparatus comprising one or more second conductors 320,
The plurality of diodes are distributed in parallel and are coupled to a first conductor 310A of the plurality of first conductors 310, at least some of the plurality of diodes having irregular intervals from each other, At least some have a first forward-bias orientation, at least some of the plurality of diodes have a second reverse-bias orientation, wherein each diode of the plurality of diodes is Having a first terminal on the first side of the diode and a second terminal on the second back side of the diode, each diode of the plurality of diodes having a lateral dimension of 10 to 50 μm and a height of 5 to 25 μm Has,
The film comprises a polymer or resin and has a thickness of 10 nm to 300 nm,
The one or more second conductors 320 are coupled to a first plurality of second terminals of the plurality of diodes and to a second conductor 310B of the plurality of first conductors 310. , Device. 제1항에 있어서, 상기 하나 이상의 제2 도체들(320), 상기 복수 개의 제1 도체들(310), 또는 상기 하나 이상의 제2 도체들(320) 및 상기 복수 개의 제1 도체들(310) 둘 다 광학 투과성인, 장치.The method of claim 1, wherein the one or more second conductors 320, the plurality of first conductors 310, or the one or more second conductors 320, and the plurality of first conductors 310 are formed. Both devices are optically transmissive. 제1항에 있어서, 상기 필름이, 점토, 사카라이드, 폴리사카라이드, 셀룰로스, 변성된 셀룰로스, 아크릴레이트 및 (메트)아크릴레이트 중합체 및 공중합체, 글리콜, 폴리비닐 피롤리돈, 폴리비닐 아세테이트, 폴리비닐 알콜, 폴리아크릴산, 폴리에틸렌 옥사이드, 폴리비닐 부티랄, 2-에틸 옥사졸린, 흄드 실리카, 실리카 분말, 변성된 우레아, 및 이들의 혼합물로 이루어진 그룹으로부터 선택되는 중합체를 포함하는, 장치.The method of claim 1 wherein the film is clay, saccharide, polysaccharide, cellulose, modified cellulose, acrylate and (meth) acrylate polymers and copolymers, glycols, polyvinyl pyrrolidone, polyvinyl acetate, An apparatus comprising a polymer selected from the group consisting of polyvinyl alcohol, polyacrylic acid, polyethylene oxide, polyvinyl butyral, 2-ethyl oxazoline, fumed silica, silica powder, modified urea, and mixtures thereof. 제1항에 있어서, 상기 제1 단자 및 제2 단자가 금속으로 구성되는, 장치.The apparatus of claim 1, wherein the first terminal and the second terminal are made of metal. 제4항에 있어서, 상기 제1 단자 및 제2 단자의 높이가 각각 1 내지 6㎛인, 장치.The apparatus of claim 4, wherein the heights of the first terminal and the second terminal are each 1 to 6 μm. 제1항에 있어서, 상기 복수 개의 다이오드들의 각각의 다이오드가 20 내지 30㎛의 측면 치수 및 5 내지 15㎛의 높이를 갖고, 상기 제1 단자 및 제2 단자가 금속으로 구성되며, 상기 복수 개의 다이오드들의 각각의 다이오드가 제1 면 위의 상기 제1 단자 및 제2 단자를 갖고, 상기 제2 단자의 접촉부가 상기 제1 단자로부터 높이 치수로 1 내지 7㎛만큼 떨어져 있는, 장치.The diode of claim 1, wherein each diode of the plurality of diodes has a side dimension of 20 to 30 μm and a height of 5 to 15 μm, wherein the first terminal and the second terminal are made of metal, and the plurality of diodes Each diode having a first terminal and a second terminal on a first side, wherein a contact portion of the second terminal is 1 to 7 [mu] m in height dimension from the first terminal. 제6항에 있어서, 상기 제1 단자의 높이가 0.5 내지 2㎛이고 제2 단자의 높이가 1 내지 8㎛인, 장치.The apparatus of claim 6, wherein the height of the first terminal is 0.5 to 2 μm and the height of the second terminal is 1 to 8 μm. 제1항에 있어서, 상기 복수 개의 다이오드들의 각각의 다이오드가 육각형이고, 마주보는 면-대-면으로 측정한 직경이 20 내지 30㎛이고, 높이가 5 내지 15㎛인, 장치.The device of claim 1, wherein each diode of the plurality of diodes is hexagonal, has a diameter of 20 to 30 μm, and a height of 5 to 15 μm, measured on opposite face-to-face. 제1항에 있어서, 상기 복수 개의 다이오드들의 각각의 다이오드의 측면들의 높이가 10㎛ 미만인, 장치.The apparatus of claim 1, wherein the height of the sides of each diode of the plurality of diodes is less than 10 μm. 제1항에 있어서, 상기 복수 개의 다이오드들의 각각의 다이오드의 측면들이 S자형이고 구부러진 지점에서 종료되는, 장치.The apparatus of claim 1, wherein the sides of each diode of the plurality of diodes are S-shaped and terminate at a point of bending. 제1항에 있어서, 상기 복수 개의 다이오드들의 각각의 다이오드가, 규소, 비화갈륨(GaAs), 질화갈륨(GaN), GaP, InAlGaP, AlInGaAs, InGaNAs, 및 AlInGaSb로 이루어진 그룹으로부터 선택되는 적어도 하나의 무기 반도체를 포함하는, 장치.The at least one inorganic of claim 1, wherein each diode of the plurality of diodes is selected from the group consisting of silicon, gallium arsenide (GaAs), gallium nitride (GaN), GaP, InAlGaP, AlInGaAs, InGaNAs, and AlInGaSb. And a semiconductor. 제1항에 있어서, 상기 복수 개의 제1 도체들(310) 중의 제1 도체(310A)가 제1 버스바(busbar) 및 상기 제1 버스바로부터 연장되는 제1의 복수 개의 장방형 도체를 포함하고;
상기 복수 개의 제1 도체들(310) 중의 제2 도체(310B)가 제2 버스바 및 상기 제2 버스바로부터 연장되는 제2의 복수 개의 장방형 도체를 포함하는, 장치.The method of claim 1, wherein a first conductor 310A of the plurality of first conductors 310 includes a first busbar and a first plurality of rectangular conductors extending from the first busbar. ;
And a second one of said plurality of first conductors (310B) comprises a second busbar and a second plurality of rectangular conductors extending from said second busbar. 제1항에 있어서, 상기 제1 유전체 층이 상기 하나 이상의 제1 도체들(310)과 상기 하나 이상의 제2 도체들(320) 사이에 있고, 상기 제1 유전체 층이 1 내지 7㎛의 두께를 갖는, 장치.The method of claim 1, wherein the first dielectric layer is between the one or more first conductors 310 and the one or more second conductors 320, and the first dielectric layer has a thickness of 1 to 7 μm. Having, device. 제1항에 있어서, 상기 기재가 광학 투과성이고 상기 기재의 제1 면 위에서 상기 복수 개의 다이오드들에 커플링되며, 상기 장치가, 상기 기재의 제2 면 위에서 상기 기재에 커플링된 인광체 층을 추가로 포함하는, 장치.The substrate of claim 1, wherein the substrate is optically transmissive and coupled to the plurality of diodes on a first side of the substrate, and wherein the device further comprises a phosphor layer coupled to the substrate on a second side of the substrate. Included as, device. 제1항에 있어서, 상기 기재가 광학 투과성이고 상기 기재의 제1 면 위에서 상기 복수 개의 다이오드들에 커플링되며, 상기 하나 이상의 제2 도체들(320)이 광학 투과성이고, 상기 장치가,
상기 하나 이상의 제2 도체들(320) 위에 커플링된 제1 인광체 층;
상기 기재의 제2 면 위에서 상기 기재에 커플링된 제2 인광체 층
을 추가로 포함하는, 장치.
The apparatus of claim 1, wherein the substrate is optically transmissive and coupled to the plurality of diodes on a first side of the substrate, the one or more second conductors 320 are optically transmissive,
A first phosphor layer coupled over the one or more second conductors 320;
A second phosphor layer coupled to the substrate on the second side of the substrate
Further comprising a device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020137008391A 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same KR102030331B1 (en)

Applications Claiming Priority (23)

Application Number Priority Date Filing Date Title
US37922510P 2010-09-01 2010-09-01
US37928410P 2010-09-01 2010-09-01
US61/379,284 2010-09-01
US61/379,225 2010-09-01
US37983010P 2010-09-03 2010-09-03
US37982010P 2010-09-03 2010-09-03
US61/379,830 2010-09-03
US61/379,820 2010-09-03
US13/223,294 US8674593B2 (en) 2007-05-31 2011-08-31 Diode for a printable composition
US13/223,293 2011-08-31
US13/223,302 2011-08-31
US13/223,286 2011-08-31
US13/223,297 2011-08-31
US13/223,286 US8852467B2 (en) 2007-05-31 2011-08-31 Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US13/223,293 US8877101B2 (en) 2007-05-31 2011-08-31 Method of manufacturing a light emitting, power generating or other electronic apparatus
US13/223,289 2011-08-31
US13/223,294 2011-08-31
US13/223,279 US8809126B2 (en) 2007-05-31 2011-08-31 Printable composition of a liquid or gel suspension of diodes
US13/223,289 US9018833B2 (en) 2007-05-31 2011-08-31 Apparatus with light emitting or absorbing diodes
US13/223,302 US8846457B2 (en) 2007-05-31 2011-08-31 Printable composition of a liquid or gel suspension of diodes
US13/223,297 US8415879B2 (en) 2007-05-31 2011-08-31 Diode for a printable composition
US13/223,279 2011-08-31
PCT/US2011/050174 WO2012031096A2 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028661A Division KR102156532B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same

Publications (2)

Publication Number Publication Date
KR20130108575A KR20130108575A (en) 2013-10-04
KR102030331B1 true KR102030331B1 (en) 2019-10-10

Family

ID=48607508

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020207025886A KR102321916B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same
KR1020217035378A KR102404843B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same
KR1020137008391A KR102030331B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same
KR1020197028661A KR102156532B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020207025886A KR102321916B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same
KR1020217035378A KR102404843B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197028661A KR102156532B1 (en) 2010-09-01 2011-09-01 Light emitting, power generating or other electronic apparatus and method of manufacturing same

Country Status (4)

Country Link
EP (1) EP2612380A4 (en)
KR (4) KR102321916B1 (en)
CN (1) CN103582962B (en)
WO (1) WO2012031096A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2954361B1 (en) 2009-12-23 2012-06-15 Arjo Wiggins Fine Papers Ltd ULTRA SMOOTH AND RECYCLABLE PRINTING SHEET AND METHOD OF MANUFACTURING THE SAME
ES2657018T3 (en) 2012-01-13 2018-03-01 Arjo Wiggins Fine Papers Limited Sheet manufacturing procedure
DE102015215599A1 (en) * 2015-08-14 2017-02-16 Audi Ag Energy storage arrangement, in particular for a motor vehicle, motor vehicle and method for producing an energy storage device
CN111261653B (en) * 2018-11-30 2023-08-01 成都辰显光电有限公司 Micro light emitting diode, display panel and transfer method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017005A1 (en) 1993-12-17 1995-06-22 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP2006245003A (en) * 2005-03-02 2006-09-14 Osram Opto Semiconductors Gmbh Electroluminescence device
US20080224153A1 (en) 2006-12-04 2008-09-18 Sony Corporation Electronic device, method of producing the same, light-emitting diode display unit, and method of producing the same
US20080297453A1 (en) 2007-05-31 2008-12-04 Applied Printed Electronics Holdings, Inc. Method of Manufacturing Addressable and Static Electronic Displays
EP2048704A1 (en) 2006-07-12 2009-04-15 Sony Corporation Mounting method, mounting structure, method for manufacturing electronic equipment, electronic equipment, method for manufacturing light emitting diode display, and light emitting diode display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5469020A (en) * 1994-03-14 1995-11-21 Massachusetts Institute Of Technology Flexible large screen display having multiple light emitting elements sandwiched between crossed electrodes
JPH0955538A (en) * 1995-08-10 1997-02-25 Furukawa Electric Co Ltd:The Multi-wavelength light emitting diode
WO2000045443A1 (en) * 1999-01-28 2000-08-03 Nova Crystals, Inc. High performance light emitting diodes
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6918946B2 (en) * 2001-07-02 2005-07-19 Board Of Regents, The University Of Texas System Applications of light-emitting nanoparticles
US6871982B2 (en) * 2003-01-24 2005-03-29 Digital Optics International Corporation High-density illumination system
US6936193B2 (en) * 2003-04-14 2005-08-30 Research Frontiers Incorporated Suspended particle device light valve film
US20050146870A1 (en) * 2004-01-06 2005-07-07 Jeng-Shyong Wu Elongated flexible lighting equipment and fabricating method of same
KR20060127201A (en) * 2004-03-16 2006-12-11 다우 코닝 코포레이션 Hole transport material comprising polysiloxanes
US7476557B2 (en) 2004-03-29 2009-01-13 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US7858994B2 (en) 2006-06-16 2010-12-28 Articulated Technologies, Llc Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
JP4992282B2 (en) * 2005-06-10 2012-08-08 ソニー株式会社 Light emitting diode, light emitting diode manufacturing method, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, and electronic device
FR2892594B1 (en) * 2005-10-21 2007-12-07 Saint Gobain LIGHT STRUCTURE COMPRISING AT LEAST ONE ELECTROLUMINESCENT DIODE, ITS MANUFACTURE AND ITS APPLICATIONS
US20080121899A1 (en) * 2006-11-07 2008-05-29 World Properties, Inc. Transparent electrode for LED array
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
WO2008128554A1 (en) * 2007-04-20 2008-10-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Highly conductive, transparent carbon films as electrode materials
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US7874474B2 (en) * 2008-01-22 2011-01-25 University Of Washington Self-assembly of elements using microfluidic traps
JP2013074070A (en) * 2011-09-27 2013-04-22 Fujitsu Ltd Semiconductor device and manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017005A1 (en) 1993-12-17 1995-06-22 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP2006245003A (en) * 2005-03-02 2006-09-14 Osram Opto Semiconductors Gmbh Electroluminescence device
EP2048704A1 (en) 2006-07-12 2009-04-15 Sony Corporation Mounting method, mounting structure, method for manufacturing electronic equipment, electronic equipment, method for manufacturing light emitting diode display, and light emitting diode display
US20080224153A1 (en) 2006-12-04 2008-09-18 Sony Corporation Electronic device, method of producing the same, light-emitting diode display unit, and method of producing the same
US20080297453A1 (en) 2007-05-31 2008-12-04 Applied Printed Electronics Holdings, Inc. Method of Manufacturing Addressable and Static Electronic Displays

Also Published As

Publication number Publication date
WO2012031096A3 (en) 2014-03-20
EP2612380A4 (en) 2015-01-14
KR102404843B1 (en) 2022-06-07
CN103582962B (en) 2017-03-22
WO2012031096A2 (en) 2012-03-08
CN103582962A (en) 2014-02-12
KR102321916B1 (en) 2021-11-05
KR102156532B1 (en) 2020-09-16
KR20190116535A (en) 2019-10-14
KR20210136146A (en) 2021-11-16
KR20130108575A (en) 2013-10-04
KR20200106995A (en) 2020-09-15
EP2612380A2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
US9410684B2 (en) Bidirectional lighting apparatus with light emitting diodes
US9362348B2 (en) Method of manufacturing a light emitting, power generating or other electronic apparatus
US9349928B2 (en) Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9105812B2 (en) Diode for a printable composition
US8809126B2 (en) Printable composition of a liquid or gel suspension of diodes
US8846457B2 (en) Printable composition of a liquid or gel suspension of diodes
US9534772B2 (en) Apparatus with light emitting diodes
EP2618389A2 (en) Diodes, printable compositions of a liquid or gel suspension of diodes or other two-terminal integrated circuits, and methods of making same
US9419179B2 (en) Diode for a printable composition
US10161615B2 (en) Apparatus with forward and reverse-biased light emitting diodes coupled in parallel
US9130124B2 (en) Diode for a printable composition
US9425357B2 (en) Diode for a printable composition
US9343593B2 (en) Printable composition of a liquid or gel suspension of diodes
KR102030331B1 (en) Light emitting, power generating or other electronic apparatus and method of manufacturing same
KR101429036B1 (en) Diodes, printable compositions of a liquid or gel suspension of diodes or other two-terminal integrated circuits, and methods of making same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant