KR102029427B1 - 혼합 소스가스를 이용한 박막 증착 방법 - Google Patents

혼합 소스가스를 이용한 박막 증착 방법 Download PDF

Info

Publication number
KR102029427B1
KR102029427B1 KR1020170071527A KR20170071527A KR102029427B1 KR 102029427 B1 KR102029427 B1 KR 102029427B1 KR 1020170071527 A KR1020170071527 A KR 1020170071527A KR 20170071527 A KR20170071527 A KR 20170071527A KR 102029427 B1 KR102029427 B1 KR 102029427B1
Authority
KR
South Korea
Prior art keywords
thin film
source gas
gas
mixed
substrate
Prior art date
Application number
KR1020170071527A
Other languages
English (en)
Other versions
KR20170069187A (ko
Inventor
서상준
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020170071527A priority Critical patent/KR102029427B1/ko
Publication of KR20170069187A publication Critical patent/KR20170069187A/ko
Application granted granted Critical
Publication of KR102029427B1 publication Critical patent/KR102029427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/811—Controlling the atmosphere during processing
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H01L51/0002—
    • H01L51/0029—
    • H01L51/5237—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H01L2251/56—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

2 성분 이상이 혼합된 혼합 소스가스를 이용한 박막 증착 방법에 관한 것이다.

Description

혼합 소스가스를 이용한 박막 증착 방법{THIN FILM DEPOSITING METHOD USING MIXED SOURCE GAS}
본원은, 2 성분 이상이 혼합된 혼합 소스가스를 이용한 박막 증착 방법에 관한 것이다.
일반적으로, 평판 표시 소자 중에서 유기 발광 표시 소자는 자체 발광, 넓은 시야각, 빠른 응답 속도, 박형화, 낮은 제작비용 및 높은 콘트라스트(contrast) 등의 특성으로 인하여 차세대 평판 표시 소자로서 주목받고 있다. 그러나, 유기물을 사용하는 대부분의 유기 전자 소자는 대기 중에 존재하는 수분, 산소, 또는 빛 등에 매우 민감하여 분해되기 쉬우며, 열에 대해서도 내구성이 매우 약하여 온도가 상승할 경우 소자의 수명이 감소하게 되는 문제점이 있다. 따라서, 상기 유기 전자 소자의 수분과 산소에 의한 유기물의 분해와 열화를 방지하기 위하여 다양한 방법이 제시되고 있다.
종래에는, 유기 전자 소자의 수분 및 산소의 영향으로 발광 효율이 낮아지고 수명이 짧아지는 문제점을 해결하기 위하여, 금속-캔(metal-can)을 이용하여 소자에 덮어씌우는 인캡슐레이션(encapsulation) 방법과 유기 고분자 물질을 스핀 코팅(spin coating)하는 방법을 이용한 보호층의 적용이 제안되었다. 그러나, 금속 캔을 유기전자 소자 위에 덮어씌우는 인캡슐레이션 방법은 공정이 복잡하고 유연성 있는 디스플레이(flexible display)로의 적용이 불가능하다는 단점이 있다.
이를 해결하기 위해서, 유리 기재처럼 투명한 세라믹 특성을 가진 무기물 박막을 이용하여 유기 전자 소자 상에 박막을 형성함으로써 기존의 봉지 공정을 대신하는 박막 봉지 공법이 새로운 봉지 공정으로 각광받고 있다.
이러한 박막 봉지 공정을 수행하기 위해 화학기상증착법 및 물리기상증착법을 사용하는데, 이 중 플라즈마 화학증착법(PECVD), 유도결합 화학증착법(ICP-CVD), 플라즈마 원자층 증착법(PEALD), RF/DC 스퍼터, 및 전자빔증착법(e-beam evaperation)을 사용하여 SiOx, SiNx, SiONx, Al2O3 등의 무기물 박막을 유기 전자 소자에 증착하여 특성을 향상시키는 연구가 진행되고 있다.
상기 PECVD를 이용한 NONON(SiN/SiOx/SiN/SiOx/SiN) 구조를 멀티층 박막 봉지 구조로 제시한 일 예가 있는데, 이는 질화물 박막과 산화물 박막을 교대로 증착하여 두꺼운 박막을 만드는 공정이지만 낮은 RF 파워에서 박막이 증착되기 때문에 박막의 밀도가 떨어지고 공정 자체가 복잡하여 양산화에는 어려운 공법으로 알려져 있다.
또한, 플라스마 원자층 증착법을 이용하여 Al2O3 박막을 박막 봉지 공법으로 제시한 다른 예가 있으나, 이는 Al 전구체(precursor)와 O 전구체를 원자층 단위로 교대로 분사하여 박막을 형성하기 때문에 박막 증착 속도가 아주 느린 단점이 있어, 이 역시 양산화에는 어려운 공법으로 알려져 있다.
더불어, 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(SixNy) 등을 증착시켜 사용하는 것이 제안되었지만, 이와 같은 방법들은 유기 전자 소자의 효율에 있어 문제점을 가지고 있다. 즉, 실리콘 옥사이드(SiO2) 또는 실리콘 나이트트라이드(SixNy) 등을 증착하여 보호층으로 사용하는 경우, 공정상 높은 온도가 필요하다. 또한, 현재 사용되고 있는 진공 증착 장비를 이용하여 실리콘 옥사이드(SiO2) 또는 마그네슘 옥사이드 (MgO) 등과 같은 기존의 무기물 박막을 형성하는 경우, 그 물질 자체의 물리적 특성이 완벽히 구현된다고 볼 수 없으며, 물질 자체의 물리적 특성 이상의 특성을 기대하기 어렵다.
이와 관련하여, 대한민국 등록특허 제10-1235906호에서는 스퍼터링에 의한 다성분 무기물질 박막의 형성 박막 및 이를 이한 스퍼터링 장치에 관하여 개시하고 있다.
또한, 대한민국 등록특허 제10-1473464호에서는 소스가스 및 반응가스의 플라즈마 모듈이 독립된 무기박막의 제조 방법 및 이를 위한 제조 장치에 관하여 개시하고 있으나, 상기 소스가스는 한 번에 하나의 소스가스 성분만 플라즈마 처리가 가능하다는 단점이 있다.
본원은, 2 성분 이상이 혼합된 혼합 소스가스를 이용한 박막 증착 방법을 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 기재를 소스가스 및 반응가스를 이용하여 각각 교대로 플라즈마 처리하는 것; 및, 상기 소스가스 및 상기 반응가스가 상기 기재의 표면에서 반응하여 화학기상증착법에 의해 상기 기재 상에 무기 박막을 형성하는 것을 포함하고, 상기 소스가스 및 상기 반응가스의 플라즈마 처리는 각각 독립된 플라즈마 모듈에서 수행되는 것이며, 상기 소스가스는 2 성분 이상이 혼합된 소스가스를 포함하는 것인, 혼합 소스가스를 이용한 박막 증착 방법을 제공한다.
본원의 일 구현예에 따른 혼합 소스가스를 이용한 박막 증착 방법은, 하나의 챔버에서 2 성분계 이상, 바람직하게는 3 성분계 이상의 박막 증착이 용이하고, 박막의 필요성에 따른 특성을 갖는 소스가스의 비율을 조절하여 박막 특성을 향상시킬 수 있다. 또한, 상기 소스가스의 비율을 조절하여 공정을 제어하는 방식을 이용하기 때문에, 설비자체의 변경이 필요 없으며, 단순히 소스가스의 비율을 조절하는 것만으로 원하는 박막의 제조가 가능하다.
본원의 일 구현예에 있어서, 상기 혼합 소스가스를 이용한 박막 증착 방법은 플렉서블 AMOLED(active matrix organic light emitting diode)의 봉지막, 백플레인(backplane), 또는 기재 배리어 막 등에 적용이 가능하며, 디스플레이의 산업화를 가속시키는데 유용하다.
도 1은, 본원의 일 구현예에 있어서, 박막 증착 장치를 나타낸 개략도이다.
도 2는, 본원의 일 구현예에 있어서, 박막 증착 장치를 나타낸 개략도이다.
도 3의 (a) 및 (b)는, 본원의 일 실시예에 따른 박막 증착 방법에 의해 증착된 박막의 TEM 이미지이다.
도 4는, 본원의 일 실시예에 따른 박막의 유연성 테스트 결과를 나타낸 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.
이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
본원의 제 1 측면은, 기재를 소스가스 및 반응가스를 이용하여 각각 교대로 플라즈마 처리하는 것; 및, 상기 소스가스 및 상기 반응가스가 상기 기재의 표면에서 반응하여 화학기상증착법에 의해 상기 기재 상에 무기 박막을 형성하는 것을 포함하고, 상기 소스가스 및 상기 반응가스의 플라즈마 처리는 각각 독립된 플라즈마 모듈에서 수행되는 것이며, 상기 소스가스는 2 성분 이상이 혼합된 소스가스를 포함하는 것인, 혼합 소스가스를 이용한 박막 증착 방법을 제공한다.
본원의 일 구현예에 따른 혼합 소스가스를 이용한 박막 증착 방법은, 하나의 챔버에서 2 성분계 이상, 바람직하게는 3 성분계 이상의 박막 증착이 용이하고, 박막의 필요성에 따른 특성을 갖는 소스가스의 비율을 조절하여 박막 특성을 향상시킬 수 있다. 상기 소스가스의 비율을 조절하여 공정을 제어하는 방식을 이용하기 때문에, 설비자체의 변경이 필요 없으며, 단순히 소스가스의 비율을 조절하는 것만으로 원하는 박막을 제조할 수 있다. 종래 박막 증착 방법에서는, 2 성분 이상의 소스가스가 하나의 모듈에 포함될 경우, 상기 소스가스가 서로 반응하여 폭발할 수 있으므로 소스가스의 성분마다 각각 분리된 모듈을 사용하여 박막 증착을 수행하였으나, 본원의 박막 증착 방법은 액체 상태의 소스가스 전구체가 아닌 기체 상태의 소스가스 전구체를 혼합함으로써 하나의 모듈에 2 성분 이상이 혼합된 소스가스를 이용하여 박막을 증착할 수 있다.
본원의 일 구현예에 있어서, 상기 소스가스는 Si, Al, Zr, Ti, Zn, In, Ga, Hf, 및 이들의 조합들로 이루어진 군으로부터 선택되는 2 성분 이상을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 소스가스는 2 성분 이상의 소스가스, 바람직하게는 3 성분 이상의 소스가스를 혼합하여 하나의 플라즈마 모듈에서 플라즈마 처리가 수행되는 것일 수 있고, 각각의 소스가스의 조성비를 조절하여 원하는 비율의 박막을 증착할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 소스가스는 혼합된 소스가스의 성분비에 의해 상기 무기 박막의 조성이 결정되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 소스가스는 Ar을 포함하는 가스를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 반응가스는 N, H, 또는 O2를 포함하는 것일 수 있고, 상기 반응가스의 성분에 따라 각각 독립된 플라즈마 모듈에서 플라즈마 처리가 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 반응가스는 하나의 챔버에 하나 또는 2 성분 이상의 반응가스를 포함하는 것일 수 있으며, 성분 마다 각각 분리된 플라즈마 모듈에서 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 단일 성분의 반응가스를 사용할 경우, 산화물 또는 질화물 중 단일 성분의 박막이 증착될 수 있고, 2 성분의 반응가스를 사용할 경우, 산화물과 질화물의 박막이 적층 또는 혼합되어 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 소스가스 및 상기 반응가스는 화학기상증착법에 의해 상기 기재의 표면에서 상기 무기 박막이 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 또한, 상기 무기 박막은 화학기상증착법에 의해 상기 기재 상에 상기 소스가스 및 상기 반응가스의 플라즈마 모듈에서 상기 플라즈마 처리가 동시에 또는 교번하여 1 회 이상 반복되어 수행됨에 따라 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
상기 화학기상증착법은 기재에 증착하고자 하는 물질을 포함하는 가스를 주입하고 열이나 빛으로 에너지를 가하거나, 고주파로 플라스마화시켜 증착시키는 방법으로서, 접착력이 우수하고 복잡한 형태의 기재에 균일하게 증착시킬 수 있으며, 고순도 물질의 증착이 용이한 방법이다. 상기 화학기상증착 방법은, 종래 박막 증착법 중 웨이퍼 표면에서 반응물질의 표면 포화 반응(surface saturated reaction)에 의한 화학적 흡착과 탈착 과정을 이용하여 단원자층을 형성하는 원자층증착법에 비해 박막 증착 속도가 매우 빠르다는 장점이 있으며, 상기 원자층증착법은 적절한 전구체와 반응체의 선택이 어렵고, 소스가스들의 공급과, 퍼지 및 배기 시간 등에 의해 공정속도가 현저하게 느려지기 때문에 생산성이 저하되는 문제점이 있다.
본원의 일 구현예에 따른 화학기상증착법은 2 성분 이상의 소스가스를 혼합하여 사용할 수 있고, 조성비의 제어가 가능한 반면, 박막 증착 방법 중 스퍼터링 방법은 이온화된 원자(예를 들어, Ar)를 전기장에 의해 가속시켜 박막재료에 충돌시키면, 이 충돌에 의해 나온 원자들이 원하는 기재 표면에 붙어 증착되는 방법으로서, 다성분 박막에서의 조성비 제어가 어렵다는 단점이 있다.
본원의 일 구현예에 있어서, 상기 기재 상에 상기 플라즈마 처리를 약 n 회 이상 반복하여 수행하는 동안, 상기 플라즈마 처리에 사용되는 상기 소스가스 및 상기 반응가스는 박막을 증착하기 전에 2 성분 이상의 소스가스의 조성비를 제어하여 혼합시킴으로써 증착 과정에서 별도의 소스가스의 종류 및 조성비를 조절할 필요가 없이 원하는 조성비의 박막을 증착시킬 수 있기 때문에 박막의 증착 속도가 개선될 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재를 약 400℃ 이하의 온도에서 가열하는 것을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 기재를 약 400℃ 이하, 약 300℃ 이하, 약 200℃ 이하, 또는 약 100℃ 이하의 온도에서 가열하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 무기 박막의 두께는 약 50 nm 내지 약 200 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 무기 박막의 두께는 약 50 nm 내지 약 200 nm, 약 100 nm 내지 약 200 nm, 약 150 nm 내지 약 200 nm, 약 50 nm 내지 약 150 nm, 또는 약 50 nm 내지 약 100 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 박막 증착 방법과 관련하여, 도 1에 본원의 일 구현예에 있어서, 혼합 소스가스를 이용한 박막 증착 장치의 개략도를 나타내었다.
본원의 일 구현예에 있어서, 도 1 에 도시된 바와 같이, 혼합 소스가스를 이용한 박막 증착 장치는 기재(10), 기재 로딩부(100), 기재 수송부(200), 기재 가열부(300), 소스 플라즈마 모듈(400), 및 반응 플라즈마 모듈(510, 520)을 포함한다.
먼저, 상기 기재 로딩부(100)에 기재(10)를 로딩시킨다. 상기 기재(10)는 일반적으로 반도체 소자용으로 사용되는 기재로서, 플라스틱, 석영, 유리, 실리콘, 폴리머, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 수송부(200)는 상기 기재 로딩부(100)에 결합되어 상기 기재(10)를 이동시킨다. 이때 상기 기재(10)의 이동 방향은 선형 또는 비선형의 경로로 교번 이동하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재(10) 상에 무기 박막을 형성하는 소스 플라즈마 모듈(400) 및 반응 플라즈마 모듈(510, 520)을 포함하며, 상기 소스 플라즈마 모듈(400) 및 반응 플라즈마 모듈(510, 520)은 번갈아 위치할 수 있고, 상기 소스 플라즈마 모듈 및 반응 플라즈마 모듈의 개수는 제한되지 않을 수 있다. 예를 들어, 상기 소스 플라즈마 모듈 및 반응 플라즈마 모듈이 각각 3 개씩 배열되는 경우, 도 2에 나타낸 바와 같이, 소스 플라즈마 모듈(410, 420, 430)과 반응 플라즈마 모듈(510, 520, 530)이 번갈아 위치할 수 있으며, 상기 소스 플라즈마 모듈(410, 420, 430)은 각각 2 성분 이상이 혼합된 소스가스를 포함할 수 있으며, 상기 반응 플라즈마 모듈(510, 520, 530)은 각각 동일하거나 상이한 반응가스를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 소스 플라즈마 모듈 및 상기 반응 플라즈마 모듈은 상기 기재의 표면에서 화학기상증착법에 의해 플라즈마 처리하여 무기 박막을 형성하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 또한, 상기 무기 박막은, 상기 기재 상에 화학기상증착법에 의해 상기 소스가스 및 상기 반응가스의 플라즈마 모듈에서 상기 플라즈마 처리가 동시에 또는 교번하여 1 회 이상 반복되어 수행됨에 따라 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 혼합 소스가스를 이용한 박막 증착 방법은 플렉서블 AMOLED의 봉지막, 백플레인(backplane), 또는 기재 배리어 막 등에 적용이 가능하며, 디스플레이의 산업화를 가속시키는데 유용하다.
이하, 본원의 실시예를 상세히 설명한다. 그러나, 본원이 이에 제한되지 않을 수 있다.
[실시예]
상기 본원의 일 구현예에 따른 박막 증착 장치의 선형 스캔 타입(linear scan type)에 의해 박막을 증착하였다. 소스가스로서 Al 및 Si을 혼합하였으며, 상기 소스가스의 전구체로서 Al2O3와 SiO2를 1 : 1의 비율로 혼합하여 사용하였다.
상기 제조된 박막의 TEM 이미지를 도 3의 (a) 및 (b)에 나타내었다.
도 3의 (a) 및 (b)를 참조하면, 도 3의 (a) 및 (b)는 동일한 시편을 측정한 것으로서, 순수 Si 기재(wafer) 상에 Al2O3와 SiO2가 혼합된 층이 형성되었으며, 맨 위 층은 TEM 시편을 제조하기 위해 상기 혼합된 층을 보호하기 위한 백금층이다.
도 4는 상기 제조된 박막의 유연성 테스트 결과를 나타낸 것으로서, 시간에 따른 전도도를 측정한 결과이다.
도 4를 참조하면, 도 4의 각 그래프는 Al2O3 상에 SiO2를 적층하는 것을 한 번으로 하여, 5, 11, 29, 및 300 번 적층한 것을 나타낸 것으로서, 300 번 적층한 박막은 거의 믹싱(mixing)된 상태를 나타냈으며, 유연성이 가장 우수한 것을 확인할 수 있었다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 기재
100: 기재 로딩부
200: 기재 수송부
300: 기재 가열부
400, 410, 420, 430: 소스 플라즈마 모듈
510, 520, 530: 반응 플라즈마 모듈

Claims (8)

  1. 기재를 소스가스 및 반응가스를 이용하여 각각 교대로 플라즈마 처리하는 것; 및,
    상기 소스가스 및 상기 반응가스가 상기 기재의 표면에서 반응하여 화학기상증착법에 의해 상기 기재 상에 무기 박막을 형성하는 것을 포함하고,
    상기 소스가스 및 상기 반응가스의 플라즈마 처리는 각각 독립된 플라즈마 모듈에서 수행되는 것이며,
    상기 소스가스는 Si, Al, Zr, Ti, Zn, In, Ga, Hf, 및 이들의 조합들로 이루어진 군으로부터 선택되는 2 성분 이상의 기체 전구체를 포함하는 것이고,
    상기 소스가스는 2 성분 이상의 소스가스를 혼합하여 하나의 플라즈마 모듈에서 플라즈마 처리가 수행되는 것이고,
    상기 반응가스는 N, H, 또는 O2를 포함하는 것이고,
    상기 박막을 형성하기 전, 상기 2 성분 이상의 소스가스의 조성비를 제어하여 혼합시킴으로써 증착 과정에서 별도의 소스가스의 종류 및 조성비를 조절할 필요가 없어 박막의 증착 속도가 개선되는 것이고,
    상기 소스가스는 혼합된 2 성분 이상의 소스가스의 성분비에 의해 상기 무기 박막의 조성이 결정되며,
    상기 반응가스의 성분에 따라 각각 독립된 플라즈마 모듈에서 플라즈마 처리가 수행되는 것이고,
    상기 혼합 소스가스를 다층 적층한 박막은 상기 혼합된 소스가스들이 믹싱(mixing)된 상태이고, 유연성이 우수한 것인,
    혼합 소스가스를 이용한 박막 증착 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 소스가스는 Ar을 포함하는 가스를 추가 포함하는 것인, 혼합 소스가스를 이용한 박막 증착 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 기재를 400℃ 이하의 온도에서 가열하는 것을 추가 포함하는, 혼합 소스가스를 이용한 박막 증착 방법.
  8. 제 1 항에 있어서,
    상기 무기 박막의 두께는 50 nm 내지 200 nm인 것인, 혼합 소스가스를 이용한 박막 증착 방법.
KR1020170071527A 2017-06-08 2017-06-08 혼합 소스가스를 이용한 박막 증착 방법 KR102029427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170071527A KR102029427B1 (ko) 2017-06-08 2017-06-08 혼합 소스가스를 이용한 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170071527A KR102029427B1 (ko) 2017-06-08 2017-06-08 혼합 소스가스를 이용한 박막 증착 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150146513A Division KR20170047417A (ko) 2015-10-21 2015-10-21 혼합 소스가스를 이용한 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20170069187A KR20170069187A (ko) 2017-06-20
KR102029427B1 true KR102029427B1 (ko) 2019-10-07

Family

ID=59281513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170071527A KR102029427B1 (ko) 2017-06-08 2017-06-08 혼합 소스가스를 이용한 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102029427B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473464B1 (ko) * 2014-07-30 2014-12-18 성균관대학교산학협력단 무기박막의 제조방법 및 이를 위한 제조장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102115337B1 (ko) * 2013-07-31 2020-05-26 주성엔지니어링(주) 기판 처리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473464B1 (ko) * 2014-07-30 2014-12-18 성균관대학교산학협력단 무기박막의 제조방법 및 이를 위한 제조장치

Also Published As

Publication number Publication date
KR20170069187A (ko) 2017-06-20

Similar Documents

Publication Publication Date Title
Kim et al. Optimization of Al 2 O 3/TiO 2 nanolaminate thin films prepared with different oxide ratios, for use in organic light-emitting diode encapsulation, via plasma-enhanced atomic layer deposition
EP1629543B1 (en) Barrier films for flexible polymer substrates fabricated by atomic layer deposition
US7781031B2 (en) Barrier layer, composite article comprising the same, electroactive device, and method
KR101481863B1 (ko) 원자층 증착 도핑 방법
Yong-Qiang et al. High barrier properties of transparent thin-film encapsulations for top emission organic light-emitting diodes
KR101473464B1 (ko) 무기박막의 제조방법 및 이를 위한 제조장치
EP2368282B1 (en) Process of forming protecting layer by particles having low energy
US8119514B2 (en) Cobalt-doped indium-tin oxide films and methods
US20180342708A1 (en) Vapor deposition apparatus
KR102029427B1 (ko) 혼합 소스가스를 이용한 박막 증착 방법
KR101573689B1 (ko) 원자층 증착장치
KR101491762B1 (ko) 박막 증착 장치 및 방법
KR20170047417A (ko) 혼합 소스가스를 이용한 박막 증착 방법
KR101800755B1 (ko) 유연성 박막 증착 방법, 및 이를 위한 증착 장치
US20140319488A1 (en) Thin film formation for device sensitive to environment
KR101168150B1 (ko) 박막 증착장치
JP5836974B2 (ja) 表示デバイス製造装置、表示デバイスの製造方法
KR101068883B1 (ko) 유기 전자 디바이스, 유기 전자 디바이스의 제조 방법 및 유기 전자 디바이스의 제조 장치
KR100665846B1 (ko) 반도체 소자 제조를 위한 박막 형성방법
US20090202708A1 (en) Apparatus for Manufacturing Light Emitting Elements and Method of Manufacturing Light Emitting Elements
JPH03101090A (ja) 電界発光素子の製造方法
JP4949644B2 (ja) ジョセフソン素子の製造方法
KR101685366B1 (ko) 무기박막의 고속 증착방법
KR20150081596A (ko) 원자층 증착장치
US20100013387A1 (en) Organic el device and an organic el device producing method

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant