KR102028388B1 - Gate driving circuit and power switch control device comprising the same - Google Patents

Gate driving circuit and power switch control device comprising the same Download PDF

Info

Publication number
KR102028388B1
KR102028388B1 KR1020170135348A KR20170135348A KR102028388B1 KR 102028388 B1 KR102028388 B1 KR 102028388B1 KR 1020170135348 A KR1020170135348 A KR 1020170135348A KR 20170135348 A KR20170135348 A KR 20170135348A KR 102028388 B1 KR102028388 B1 KR 102028388B1
Authority
KR
South Korea
Prior art keywords
power switch
current
gate driving
driving circuit
gate
Prior art date
Application number
KR1020170135348A
Other languages
Korean (ko)
Other versions
KR20190043367A (en
Inventor
이경호
김기현
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170135348A priority Critical patent/KR102028388B1/en
Priority to PCT/KR2018/012233 priority patent/WO2019078605A1/en
Publication of KR20190043367A publication Critical patent/KR20190043367A/en
Application granted granted Critical
Publication of KR102028388B1 publication Critical patent/KR102028388B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Power Conversion In General (AREA)

Abstract

본 발명은 전력 스위치 제어장치에 관한 것으로, 전력 스위치의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호들을 생성하여 출력하는 PWM 제어부; 및 상기 전력 스위치의 턴 온 또는 턴 오프 동작 시, 상기 PWM 제어부로부터 입력된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절하여 상기 소프트 스위칭 동작을 구동할 수 있는 게이트 구동회로를 포함한다.The present invention relates to a power switch control device, comprising: a PWM controller for generating and outputting a plurality of control signals for controlling a soft switching operation of a power switch; And a gate driving circuit capable of driving the soft switching operation by gradually adjusting a gate driving current according to a plurality of control signals input from the PWM controller when the power switch is turned on or turned off.

Figure R1020170135348
Figure R1020170135348

Description

게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치{GATE DRIVING CIRCUIT AND POWER SWITCH CONTROL DEVICE COMPRISING THE SAME}GATE DRIVING CIRCUIT AND POWER SWITCH CONTROL DEVICE COMPRISING THE SAME

본 발명은 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치에 관한 것으로, 더욱 상세하게는 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 상기 전력 스위치의 소프트 스위칭(soft switching) 동작을 구동할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치에 관한 것이다.The present invention relates to a gate driving circuit and a power switch control apparatus including the same, and more particularly, soft switching of the power switch by stepwise adjusting the gate driving current when the power switch is turned on or turned off. The present invention relates to a power MOSFET gate driving circuit capable of driving an operation, and a power switch control apparatus including the same.

일반적으로 전력소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 산업, 정보, 통신, 교통, 전력, 가정 등 각 분야에 다양하게 사용되고 있다.In general, a power device is a semiconductor device that converts or controls power, and rectification diodes, power transistors, and triacs are used in various fields such as industry, information, communication, transportation, power, and home.

전력소자로는 대표적으로 MOSFET(metal oxide semiconductor field effect transistor), IGBT(insulated gate bipolar transistor), 전력 집적회로(IC) 등이 있으며, 이중에서 특히 고속 스위칭이 가능하고, 구동회로의 손실이 적은 전력용 MOSFET 스위치가 주목 받고 있다.Typical power devices include metal oxide semiconductor field effect transistors (MOSFETs), insulated gate bipolar transistors (IGBTs), and power integrated circuits (ICs). MOSFET switches are drawing attention.

이러한 전력용 MOSFET 스위치를 구동시키기 위해서는 가능한 한 고속으로 턴 온(turn on)/턴 오프(turn off)시킬 필요가 있다. 이를 위해, 전력용 MOSFET 스위치를 고속으로 구동하기 위한 게이트 구동회로가 필요하며, 상기 게이트 구동회로로 종래에 몇 가지가 제안되었다.In order to drive such power MOSFET switches, it is necessary to turn on / turn off as fast as possible. For this purpose, a gate driving circuit for driving a power MOSFET switch at a high speed is required, and several of the gate driving circuits have been conventionally proposed.

도 1은 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면이다. 도 1에 도시된 바와 같이, 종래의 MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11), P형 트랜지스터(12), 제1 저항 소자(13), 제2 프리 드라이버(14), N형 트랜지스터(15) 및 제2 저항 소자(16)를 포함할 수 있다.1 is a view showing an example of a power MOSFET gate driving circuit according to the prior art. As shown in FIG. 1, the conventional MOSFET gate driving circuit 10 includes a first pre-driver 11, a P-type transistor 12, a first resistance element 13, a second pre-driver 14, and N. The transistor 15 and the second resistor 16 may be included.

MOSFET 게이트 구동회로(10)는, PWM 제어부(20)에서 출력하는 펄스폭 제어신호에 따라 전력 스위치(30)의 스위칭 동작을 구동할 수 있다. 즉, MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11)을 통해 P형 트랜지스터(12)를 턴 온(turn on) 시키고, 제2 프리 드라이버(14)를 통해 N형 트랜지스터(15)를 턴 오프(turn off) 시켜 전력 스위치(30)의 턴 온(turn on) 동작을 구동할 수 있다.The MOSFET gate driving circuit 10 may drive the switching operation of the power switch 30 in accordance with the pulse width control signal output from the PWM control unit 20. That is, the MOSFET gate driving circuit 10 turns on the P-type transistor 12 through the first pre-driver 11 and turns the N-type transistor 15 through the second pre-driver 14. It may be turned off to drive a turn on operation of the power switch 30.

또한, MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11)을 통해 P형 트랜지스터(12)를 턴 오프(turn off) 시키고, 제2 프리 드라이버(14)를 통해 N형 트랜지스터(15)를 턴 온(turn on) 시켜 전력 스위치(30)의 턴 오프(turn off) 동작을 구동할 수 있다.In addition, the MOSFET gate driving circuit 10 turns off the P-type transistor 12 through the first pre-driver 11 and turns the N-type transistor 15 through the second pre-driver 14. It may be turned on to drive a turn off operation of the power switch 30.

그런데 종래의 게이트 구동회로를 이용한 전력 스위치에서, 턴 온(turn on) 동작 시, 드레인 전류(ID)가 피크가 되는 시점에서 리플(ripple) 현상이 발생하게 되고, 턴 오프(turn off) 동작 시, 드레인-소스 전압(VDS)이 피크가 되는 시점에서 리플 현상이 발생하게 된다. 이와 같이 밀러 효과(Miller effect)로 인해 발생되는 리플 성분인 스위칭 노이즈(switching noise)는 전력 스위치의 EMI(Electro Magnetic Interference) 특성을 나쁘게 하는 원인이 된다.However, in a power switch using a conventional gate driving circuit, when the turn on operation, a ripple phenomenon occurs when the drain current I D peaks, and the turn off operation is performed. In this case, a ripple phenomenon occurs when the drain-source voltage V DS becomes a peak. As described above, switching noise, which is a ripple component generated by the Miller effect, causes the EMI (Electro Magnetic Interference) characteristics of the power switch to be deteriorated.

한편, 구동전류를 증가시켜 전력 스위치를 구동할 경우, 구동 주파수를 향상시키거나 스위칭 시간을 줄여서 스위칭 손실(switching loss)을 줄일 수 있지만 증가된 구동전류에 의해 리플 성분이 더욱 커지는 단점이 생긴다. 이처럼, 종래 기술에 따른 전력용 MOSFET 게이트 구동회로는 스위칭 손실과 EMI 특성 간에 트레이드 오프(trade off) 관계를 유지하고 있다. On the other hand, when driving the power switch by increasing the driving current, the switching loss (switching loss) can be reduced by improving the driving frequency or reducing the switching time, but the ripple component is increased by the increased driving current. As such, the power MOSFET gate driving circuit according to the related art maintains a trade off relationship between switching loss and EMI characteristics.

또한, 전력용 MOSFET 게이트 구동회로 설계 시에 구동전류가 고정되어 버리기 때문에 응용처에 따라서 조절하기 힘든 단점이 있다. 또한, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동회로의 하드 스위칭(hard switching)으로 인해 EMI 문제가 발생하는 문제가 있다.In addition, since the driving current is fixed when designing a power MOSFET gate driving circuit, it is difficult to control according to the application. In addition, when the power switch is turned on or off, there is a problem that EMI problems occur due to hard switching of the gate driving circuit.

따라서, EMI 특성을 악화시키지 않으면서 스위칭 손실을 감소하기 위해서는, 게이트 구동전류의 크기를 자유롭게 제어함으로써 스위칭 손실과 EMI 특성 사이의 최적점에서 구동할 수 있는 게이트 구동회로가 필요하다. 또한, 응용처에 따라 쉽게 게이트 구동전류를 조절할 수 있는 게이트 구동회로가 필요하다. 또한, 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭을 구현할 수 있는 게이트 구동회로가 필요하다.Therefore, in order to reduce the switching loss without deteriorating the EMI characteristic, a gate driving circuit capable of driving at the optimum point between the switching loss and the EMI characteristic by freely controlling the magnitude of the gate driving current is required. In addition, there is a need for a gate driving circuit that can easily adjust the gate driving current according to the application. In addition, during the turn-on or turn-off operation, there is a need for a gate driving circuit capable of soft switching by adjusting the gate driving current step by step.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 바이너리 코딩(binary coding)이 적용된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제공함에 있다.It is an object of the present invention to solve the above and other problems. Still another object is to provide a power MOSFET gate driving circuit capable of gradually adjusting a gate driving current according to a plurality of control signals to which binary coding is applied, and a power switch control apparatus including the same.

또 다른 목적은 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 상기 전력 스위치의 소프트 스위칭 동작을 구동할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제공함에 있다.Still another object is a power MOSFET gate driving circuit capable of driving a soft switching operation of the power switch by stepwise adjusting the gate driving current when the power switch is turned on or off, and a power switch controller including the same. In providing.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 전력 스위치의 소프트 스위칭(soft switching) 동작을 제어하기 위한 복수의 제어신호들을 생성하여 출력하는 PWM 제어부; 및 상기 전력 스위치의 턴 온 또는 턴 오프 동작 시, 상기 PWM 제어부로부터 입력된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절하여 상기 소프트 스위칭 동작을 구동할 수 있는 게이트 구동회로를 포함하는 전력 스위치 제어장치를 제공한다.According to an aspect of the present invention to achieve the above or another object, PWM control unit for generating and outputting a plurality of control signals for controlling a soft switching operation of the power switch; And a gate driving circuit capable of driving the soft switching operation by gradually adjusting a gate driving current according to a plurality of control signals input from the PWM controller when the power switch is turned on or turned off. Provide a switch control device.

좀 더 바람직하게는, 상기 PWM 제어부는 게이트 구동전류를 최대치로 인가한 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다. 또한, 상기 PWM 제어부는 복수의 구동회로들을 각각 동작시킬 수 있는 복수의 제어신호들을 출력하며, 상기 복수의 제어신호들을 이용하여 상기 복수의 구동회로들을 모두 동작시켜 최대 전류를 출력한 후, 상기 복수의 구동회로들을 순차적으로 동작시키지 않으면서 출력 전류를 단계적으로 줄이는 것을 특징으로 한다. More preferably, the PWM controller is characterized in that for outputting a plurality of control signals to reduce the gate driving current step by step after applying the gate driving current to the maximum value. In addition, the PWM controller outputs a plurality of control signals capable of operating a plurality of driving circuits, respectively, and outputs a maximum current by operating the plurality of driving circuits using the plurality of control signals. It characterized in that the output current is gradually reduced without sequentially operating the driving circuits.

좀 더 바람직하게는, 상기 게이트 구동회로는 게이트 소스 전류 및 게이트 싱크 전류 중 적어도 하나를 생성하기 위한 복수의 구동회로들을 포함하는 것을 특징으로 한다. 상기 복수의 구동회로들 각각은, 바이너리 코딩이 가능하도록 서로 다른 게이트 크기를 갖는 P형 및 N형 트랜지스터를 구비하는 것을 특징으로 한다.More preferably, the gate driving circuit includes a plurality of driving circuits for generating at least one of a gate source current and a gate sink current. Each of the plurality of driving circuits may include P-type and N-type transistors having different gate sizes to enable binary coding.

좀 더 바람직하게는, 상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다. 또한, 상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 순간적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다.More preferably, the PWM controller is characterized in that for outputting a plurality of control signals to increase the gate driving current step by step and to reduce the gate driving current step by step. The PWM controller may output a plurality of control signals for increasing the gate driving current step by step and then temporarily reducing the gate driving current.

본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치의 효과에 대해 설명하면 다음과 같다.The effects of the power MOSFET gate driving circuit and the power switch control apparatus including the same according to embodiments of the present invention will be described below.

본 발명의 실시 예들 중 적어도 하나에 의하면, 바이너리 코딩이 적용된 복수의 제어신호들을 이용하여 게이트 구동전류를 단계적으로 조절함으로써, 고속 구동을 위해 많은 전류가 필요할 때는 게이트 구동전류를 증가시키고 EMI 특성을 개선하기 위해서는 게이트 구동전류를 감소시킬 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, the gate driving current is gradually adjusted by using a plurality of control signals to which binary coding is applied, thereby increasing the gate driving current and improving EMI characteristics when a large amount of current is required for high speed driving. In order to reduce the gate driving current, there is an advantage.

본 발명의 실시 예들 중 적어도 하나에 의하면, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다는 장점이 있다.According to at least one of the embodiments of the present disclosure, when the power switch is turned on or turned off, the soft switching operation may be driven by gradually adjusting the gate driving current to effectively improve the EMI characteristics of the power switch. have.

다만, 본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effects that the power MOSFET gate driving circuit and the power switch control apparatus including the same according to the embodiments of the present invention can achieve are not limited to those mentioned above, and other effects not mentioned are described below. It will be clearly understood by those skilled in the art from the present invention.

도 1은 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면;
도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면;
도 3은 도 2에 개시된 제1 구동회로의 일 구성을 도시하는 도면;
도 4는 도 2에 개시된 제2 구동회로의 일 구성을 도시하는 도면;
도 5는 도 2에 개시된 제3 구동회로의 일 구성을 도시하는 도면;
도 6a는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 상세 구성을 도시하는 도면;
도 6b는 제어신호들의 바이너리 코딩에 따른 게이트 구동전류의 변화를 설명하는 도면;
도 7은 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로의 구성을 도시하는 도면;
도 8 내지 도 10은 본 발명의 제1 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면;
도 11 내지 도 13은 본 발명의 제2 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면.1 is a view showing an example of a power MOSFET gate driving circuit according to the prior art;
2 is a diagram illustrating a configuration of a power switch control apparatus according to an embodiment of the present invention;
3 is a diagram showing one configuration of a first driving circuit disclosed in FIG. 2;
4 is a diagram showing one configuration of a second driving circuit disclosed in FIG. 2;
FIG. 5 is a diagram showing one configuration of the third driving circuit disclosed in FIG. 2; FIG.
6A is a view showing a detailed configuration of a power switch control apparatus according to an embodiment of the present invention;
6B is a diagram for explaining a change in gate driving current according to binary coding of control signals;
7 is a diagram illustrating a configuration of a power switch control circuit according to another embodiment of the present invention;
8 to 10 are views referred to for explaining the soft switching driving method according to the first embodiment of the present invention;
11 to 13 are views for explaining a soft switching driving method according to a second embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. Hereinafter, embodiments of the present disclosure will be described in detail with reference to the accompanying drawings, and the same or similar components are denoted by the same reference numerals regardless of the reference numerals, and redundant description thereof will be omitted. The suffixes "module" and "unit" for components used in the following description are given or used in consideration of ease of specification, and do not have distinct meanings or roles from each other.

또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.In addition, in describing the embodiments disclosed herein, when it is determined that the detailed description of the related known technology may obscure the gist of the embodiments disclosed herein, the detailed description thereof will be omitted. In addition, the accompanying drawings are intended to facilitate understanding of the embodiments disclosed herein, but are not limited to the technical spirit disclosed herein by the accompanying drawings, all changes included in the spirit and scope of the present invention. It should be understood to include equivalents and substitutes.

본 발명은 바이너리 코딩이 적용된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제안한다. 또한, 본 발명은 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭을 수행할 수 있도록 하는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제안한다.The present invention proposes a power MOSFET gate driving circuit capable of gradually adjusting a gate driving current according to a plurality of control signals to which binary coding is applied, and a power switch control apparatus including the same. In addition, the present invention proposes a power MOSFET gate driving circuit and a power switch control apparatus including the same for enabling soft switching by gradually adjusting the gate driving current during a turn-on or turn-off operation of the power switch.

이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면이다. 도 3 내지 도 5는 도 2에 개시된 제1 내지 제3 구동회로의 상세 구성을 도시하는 도면이다.2 is a diagram illustrating a configuration of a power switch control apparatus according to an embodiment of the present invention. 3 to 5 are diagrams showing the detailed configuration of the first to third driving circuits shown in FIG.

도 2 내지 도 5를 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 제어장치(200)는 전력 스위치(210), PWM 제어부(220) 및 게이트 구동회로(230)를 포함할 수 있다. 도 2에 도시된 구성요소들은 전력 스위치 제어장치(200)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서상에서 설명되는 전력 스위치 제어장치는 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다.2 to 5, the power switch control apparatus 200 according to an embodiment of the present invention may include a power switch 210, a PWM controller 220, and a gate driving circuit 230. The components shown in FIG. 2 are not essential to implementing the power switch controller 200, so that the power switch controller described herein may have more or fewer components than those listed above. Can be.

전력 스위치(210)는 일종의 전력소자로서, 게이트(G), 드레인(D), 소스(S)로 이루어진 전력용 MOSFET을 포함할 수 있다. 상기 전력용 MOSFET(210)은 고속성과 고전압 및 대 전류 구동에 강한 성질을 가지고 있다.The power switch 210 is a kind of power device, and may include a power MOSFET including a gate G, a drain D, and a source S. The power MOSFET 210 has a property of high speed and high voltage and high current driving.

전력 스위치(210)로 N형 트랜지스터(NMOS)를 이용할 경우에는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 반대로, 전력 스위치(210)로 P형 트랜지스터(NMOS)를 이용할 경우에는 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다.When the N-type transistor NMOS is used as the power switch 210, the gate voltage V G is turned on by the gate voltage V G having a high level, and the gate voltage has a low level. It is turned off by (V G ). In contrast, when the P-type transistor NMOS is used as the power switch 210, the power switch 210 is turned on by the gate voltage V G having a low level and has a high level. It is turned off by the gate voltage V G.

PWM 제어부(220)는 컨트롤러(미도시)로부터 수신된 기준 펄스폭 제어신호를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호를 생성하여 출력할 수 있다. 이하 본 실시 예에서, PWM 제어부(220)는 총 6개의 제어신호를 생성하여 출력하는 것을 예시하여 설명하도록 한다.The PWM controller 220 may generate and output a plurality of control signals for controlling the soft switching operation of the power switch 210 based on the reference pulse width control signal received from the controller (not shown). Hereinafter, in the present embodiment, the PWM controller 220 generates and outputs a total of six control signals by way of example.

컨트롤러에서 출력되는 기준 펄스폭 제어신호는 펄스 폭에 따라 전력 스위치의 턴 온 시간을 조절하여 전류량을 조절하는 신호이다. PWM 제어부(220)에서 출력되는 제어신호들의 로직 레벨은 일반적으로 컨트롤러의 출력 레벨과 같다. PWM 제어부(220)가 컨트롤러의 출력레벨과 같은 저 전압(가령, 3V 내지 5V)의 펄스폭 제어신호를 입력 받을 수도 있고, 혹은 게이트 구동회로(230)의 전압과 같은 고 전압(가령, 20V 이상)의 펄스폭 제어신호를 입력 받을 수도 있다.The reference pulse width control signal output from the controller is a signal for adjusting the amount of current by adjusting the turn-on time of the power switch according to the pulse width. The logic level of the control signals output from the PWM controller 220 is generally the same as the output level of the controller. The PWM controller 220 may receive a pulse width control signal having a low voltage (eg, 3 V to 5 V) as the output level of the controller, or a high voltage (eg, 20 V or more) as the voltage of the gate driving circuit 230. You can also receive the pulse width control signal.

PWM 제어부(220)에서 저 전압 신호들(가령, 3V의 제어신호)을 출력하는 경우, 게이트 구동회로(230)는 상기 저 전압 신호들을 전력 스위치(210)를 구동하기 위한 고 전압 신호들(가령, 20V 이상)로 승압하기 위한 레벨 시프터(level shifter)를 포함할 수 있다.When the PWM controller 220 outputs low voltage signals (eg, a control signal of 3V), the gate driving circuit 230 outputs the low voltage signals to high voltage signals (eg, to drive the power switch 210). , A level shifter for boosting to 20V or more).

PWM 제어부(220)는 바이너리 코딩(binary coding)이 적용된 세 개의 제어신호들을 이용하여 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. 이때, PWM 제어부(220)는 전력 스위치(210)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절할 수 있다.The PWM controller 220 may adjust the gate driving current of the power switch 210 in eight steps using three control signals to which binary coding is applied. In this case, the PWM controller 220 may adjust the gate driving current in stages according to the operation state of the power switch 210.

게이트 구동회로(230)는 전력 스위치(210)의 소프트 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제어신호가 하이 레벨일 때, 구동전압(VG)을 증가시키고, PWM 제어부(220)로부터 입력된 제어신호가 로우 레벨일 때, 구동전압(VG)을 감소시킬 수 있다.The gate driving circuit 230 may generate a driving voltage V G and a driving current I G for driving the soft switching operation of the power switch 210. For example, the gate driving circuit 230 increases the driving voltage V G when the control signal input from the PWM controller 220 is at a high level, and the control signal input from the PWM controller 220 is at a low level. In this case, the driving voltage V G can be reduced.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온 동작 시, PWM 제어부(220)로부터 입력된 세 개의 제어신호들(VP1, VP2, VP3)의 값에 따라, 서로 다른 크기를 갖는 8(=23)개의 게이트 구동전류(IG)를 출력할 수 있다. 또한, 게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프 동작 시, PWM 제어부(220)로부터 입력된 세 개의 제어신호들(VN1, VN2, VN3)의 값에 따라, 서로 다른 크기를 갖는 8(=23)개의 게이트 구동전류(IG)를 출력할 수 있다.The gate driving circuit 230 may have different magnitudes according to the values of the three control signals V P1 , V P2 and V P3 input from the PWM controller 220 during the turn-on operation of the power switch 210. Eight (= 2 3 ) gate driving currents I G having a can be output. In addition, the gate driving circuit 230 may be different from each other according to the values of the three control signals V N1 , V N2 , and V N3 input from the PWM controller 220 during the turn-off operation of the power switch 210. 8 (= 2 3 ) gate driving currents I G having different magnitudes can be output.

이를 위해, 게이트 구동회로(230)는 제1 구동회로(231), 제2 구동회로(232) 및 제3 구동회로(233)를 포함할 수 있다.To this end, the gate driving circuit 230 may include a first driving circuit 231, a second driving circuit 232, and a third driving circuit 233.

제1 구동회로(231)는, PWM 제어부(220)에서 출력되는 제1 제어신호(VP1)에 따라 전력 스위치(210)를 구동하기 위한 제1 소스 전류(IG, source1)를 생성하는 기능을 수행할 수 있다. 또한, 제1 구동회로(231)는, PWM 제어부(220)에서 출력되는 제2 제어신호(VN1)에 따라 전력 스위치(210)를 구동하기 위한 제1 싱크 전류(IG, sink1)를 생성하는 기능을 수행할 수 있다.The first driving circuit 231 generates a first source current I G and source1 for driving the power switch 210 according to the first control signal V P1 output from the PWM controller 220. Can be performed. In addition, the first driving circuit 231 generates the first sink current I G and sink1 for driving the power switch 210 according to the second control signal V N1 output from the PWM controller 220. To perform the function.

제1 구동회로(231)는, 도 3에 도시된 바와 같이, 제1 프리 드라이버(pre-driver, 310), P형 트랜지스터(320), 제1 저항 소자(330), 제2 프리 드라이버(340), N형 트랜지스터(350), 및 제2 저항 소자(360)를 포함할 수 있다.As shown in FIG. 3, the first driving circuit 231 includes a first pre-driver 310, a P-type transistor 320, a first resistor 330, and a second pre-driver 340. ), An N-type transistor 350, and a second resistance element 360.

제1 프리 드라이버(310)는 PWM 제어부(220)에서 출력되는 제1 제어신호(VP1)에 따라 P형 트랜지스터(320)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제1 프리 드라이버(310)는 P형 트랜지스터(320)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다.The first predriver 310 may perform a function of driving the P-type transistor 320 according to the first control signal V P1 output from the PWM controller 220. In another embodiment, the first pre-driver 310 may be configured to perform the above-described level shifter in addition to the function of driving the P-type transistor 320.

P형 트랜지스터(320)는 제1 프리 드라이버(310)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제1 소스 전류(IG, source1)를 생성할 수 있다. 이때, 상기 P형 트랜지스터(320)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(320)의 드레인 단자에는 제1 저항 소자(330)가 연결될 수 있다. The P-type transistor 320 is connected between the first pre-driver 310 and the power switch 210 and the first source current I G for driving the turn on operation of the power switch 210. , source1 ). In this case, the P-type transistor 320 may be a BJT device, more preferably a P-type MOSFET device. The first resistance element 330 may be connected to the drain terminal of the P-type MOSFET element 320.

제2 프리 드라이버(340)는 PWM 제어부(220)에서 출력되는 제2 제어신호(VN1)에 따라 N형 트랜지스터(350)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제2 프리 드라이버(340)는 N형 트랜지스터(350)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다.The second predriver 340 may drive the N-type transistor 350 according to the second control signal V N1 output from the PWM controller 220. In another embodiment, the second pre-driver 340 may be configured to perform the above-described level shifter in addition to the function of driving the N-type transistor 350.

N형 트랜지스터(350)는 제2 프리 드라이버(340)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제1 싱크 전류(IG, sink1)를 생성할 수 있다. 이때, 상기 N형 트랜지스터(350)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(350)의 드레인 단자에는 제2 저항 소자(360)가 연결될 수 있다.The N-type transistor 350 is connected between the second pre-driver 340 and the power switch 210 and the first sink current I G for driving the turn off operation of the power switch 210. , sink1 ). In this case, the N-type transistor 350 may be a BJT device, more preferably an N-type MOSFET device. A second resistor element 360 may be connected to the drain terminal of the N-type MOSFET element 350.

제2 구동회로(232)는, PWM 제어부(220)에서 출력되는 제3 제어신호(VP2)에 따라 전력 스위치(210)를 구동하기 위한 제2 소스 전류(IG, source2)를 생성하는 기능을 수행할 수 있다. 또한, 제2 구동회로(232)는, PWM 제어부(220)에서 출력되는 제4 제어신호(VN2)에 따라 전력 스위치(210)를 구동하기 위한 제2 싱크 전류(IG, sink2)를 생성하는 기능을 수행할 수 있다. The second driving circuit 232 generates a second source current I G and source2 for driving the power switch 210 according to the third control signal V P2 output from the PWM controller 220. Can be performed. In addition, the second driving circuit 232 generates, PWM control unit 220, a fourth control signal (V N2), the second sink current (I G, sink2) for driving the power switch 210 in accordance with the output from the To perform the function.

제2 구동회로(232)는, 도 4에 도시된 바와 같이, 제3 프리 드라이버(pre-driver, 410), P형 트랜지스터(420), 제3 저항 소자(430), 제4 프리 드라이버(440), N형 트랜지스터(450), 및 제4 저항 소자(460)를 포함할 수 있다.As shown in FIG. 4, the second driving circuit 232 includes a third pre-driver 410, a P-type transistor 420, a third resistor 430, and a fourth pre-driver 440. ), An N-type transistor 450, and a fourth resistance element 460.

제3 프리 드라이버(410)는 PWM 제어부(220)에서 출력되는 제3 제어신호(VP2)에 따라 P형 트랜지스터(420)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제3 프리 드라이버(410)는 P형 트랜지스터(420)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제3 프리 드라이버(410)는 제1 구동회로(231)의 제1 프리 드라이버(310)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.A third pre-driver 410 may perform the function of driving the P-type transistor 420 in accordance with the third control signal (V P2) outputted from the PWM control unit 220. In another embodiment, the third pre-driver 410 may be configured to perform the above-described level shifter in addition to the function of driving the P-type transistor 420. In addition, the third predriver 410 may be the same as the first predriver 310 of the first driving circuit 231, or may change the driving current of the predriver.

P형 트랜지스터(420)는 제3 프리 드라이버(410)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제2 소스 전류(IG, source2)를 생성할 수 있다. 제2 소스 전류는 제1 소스 전류의 2배가 되도록, P형 트랜지스터(420)의 Width/Length 비를 제1 구동회로(231)의 P형 트랜지스터(320)의 2배가 되도록 할 수 있다. 이때, 상기 P형 트랜지스터(420)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(420)의 드레인 단자에는 제3 저항 소자(430)가 연결될 수 있다.The P-type transistor 420 is connected between the third pre-driver 410 and the power switch 210 and the second source current I G for driving the turn on operation of the power switch 210. may generate, source2). The width / length ratio of the P-type transistor 420 may be twice that of the P-type transistor 320 of the first driving circuit 231 so that the second source current is twice the first source current. In this case, the P-type transistor 420 may be a BJT device, more preferably a P-type MOSFET device. A third resistor 430 may be connected to the drain terminal of the P-type MOSFET 420.

제4 프리 드라이버(440)는 PWM 제어부(220)에서 출력되는 제4 제어신호(VN2)에 따라 N형 트랜지스터(450)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제4 프리 드라이버(440)는 N형 트랜지스터(450)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제4 프리 드라이버(440)는 제1 구동회로(231)의 제2 프리 드라이버(340)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The fourth pre-driver 440 may perform a function of driving the N-type transistor 450 according to the fourth control signal V N2 output from the PWM controller 220. In another embodiment, the fourth pre-driver 440 may be configured to perform the above-described level shifter in addition to the function of driving the N-type transistor 450. In addition, the fourth predriver 440 may be the same as the second predriver 340 of the first driving circuit 231, or may change the driving current of the predriver.

N형 트랜지스터(450)는 제4 프리 드라이버(440)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제2 싱크 전류(IG, sink2)를 생성할 수 있다. 제2 싱크 전류는 제1 싱크 전류의 2배가 되도록, N형 트랜지스터(450)의 Width/Length 비를 제1 구동회로(231)의 N형 트랜지스터(350)의 2배가 되도록 할 수 있다. 이때, 상기 N형 트랜지스터(450)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(450)의 드레인 단자에는 제4 저항 소자(460)가 연결될 수 있다.The N-type transistor 450 is connected between the fourth pre-driver 440 and the power switch 210 and the second sink current I G for driving the turn off operation of the power switch 210. , sink2 ). The second sink current may be twice the first sink current so that the width / length ratio of the N-type transistor 450 is twice that of the N-type transistor 350 of the first driving circuit 231. In this case, the N-type transistor 450 may be a BJT device, and more preferably, an N-type MOSFET device. A fourth resistor 460 may be connected to the drain terminal of the N-type MOSFET device 450.

제3 구동회로(233)는, PWM 제어부(220)에서 출력되는 제5 제어신호(VP3)에 따라 전력 스위치(210)를 구동하기 위한 제3 소스 전류(IG, source3)를 생성하는 기능을 수행할 수 있다. 또한, 제3 구동회로(233)는, PWM 제어부(220)에서 출력되는 제6 제어신호(VN3)에 따라 전력 스위치(210)를 구동하기 위한 제3 싱크 전류(IG, sink3) 를 생성하는 기능을 수행할 수 있다.The third driving circuit 233 generates a third source current I G and source3 for driving the power switch 210 according to the fifth control signal V P3 output from the PWM controller 220. Can be performed. In addition, the third driving circuit 233 generates third sink currents I G and sink3 for driving the power switch 210 according to the sixth control signal V N3 output from the PWM controller 220. To perform the function.

제3 구동회로(233)는, 도 5에 도시된 바와 같이, 제5 프리 드라이버(510), P형 트랜지스터(520), 제5 저항 소자(530), 제6 프리 드라이버(540), N형 트랜지스터(550), 및 제6 저항 소자(560)를 포함할 수 있다. As shown in FIG. 5, the third driving circuit 233 includes the fifth pre-driver 510, the P-type transistor 520, the fifth resistance element 530, the sixth pre-driver 540, and the N-type. The transistor 550 may include a sixth resistor element 560.

제5 프리 드라이버(510)는 PWM 제어부(220)에서 출력되는 제5 제어신호(VP3)에 따라 P형 트랜지스터(520)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제5 프리 드라이버(510)는 P형 트랜지스터(520)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제5 프리 드라이버(510)는 제1 및 제3 프리 드라이버(310, 410)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.A fifth pre-driver 510 may perform the function of driving the P-type transistor 520 in accordance with a fifth control signal (V P3) outputted from the PWM control unit 220. In another embodiment, the fifth pre-driver 510 may be configured to perform the above-described level shifter in addition to the function of driving the P-type transistor 520. In addition, the fifth predriver 510 may be the same as the first and third predrivers 310 and 410, and may change the driving current of the predriver.

P형 트랜지스터(520)는 제5 프리 드라이버(510)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제3 소스 전류(IG, source3)를 생성할 수 있다. 제3 소스 전류는 제1 소스 전류의 4배가 되도록 P형 트랜지스터(520)의 Width/Length 비를 제1 구동회로(231)의 P형 트랜지스터(320)의 4배가 되도록 할 수 있다. 이때, 상기 P형 트랜지스터(520)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(520)의 드레인 단자에는 제5 저항 소자(530)가 연결될 수 있다.The P-type transistor 520 is connected between the fifth pre-driver 510 and the power switch 210 and has a third source current I G for driving a turn on operation of the power switch 210. , source3 ). The third source current may cause the width / length ratio of the P-type transistor 520 to be four times that of the P-type transistor 320 of the first driving circuit 231 so that the third source current is four times the first source current. In this case, the P-type transistor 520 may be a BJT device, more preferably a P-type MOSFET device. A fifth resistor 530 may be connected to the drain terminal of the P-type MOSFET 520.

제6 프리 드라이버(540)는 PWM 제어부(220)에서 출력되는 제6 제어신호(VN3)에 따라 N형 트랜지스터(550)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제6 프리 드라이버(540)는 N형 트랜지스터(550)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제6 프리 드라이버(540)는 제2 및 제4 프리 드라이버(340, 440)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The sixth predriver 540 may drive the N-type transistor 550 according to the sixth control signal V N3 output from the PWM controller 220. In another embodiment, the sixth pre-driver 540 may be configured to perform the above-described level shifter in addition to the function of driving the N-type transistor 550. In addition, the sixth pre-driver 540 may be the same as the second and fourth pre-drivers 340 and 440, and may change the driving current of the pre-driver.

N형 트랜지스터(550)는 제6 프리 드라이버(540)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제3 싱크 전류(IG, sink3)를 생성할 수 있다. 제3 싱크 전류는 제1 싱크 전류의 4배가 되도록, N형 트랜지스터(550)의 Width/Length 비를 제1 구동회로(231)의 N형 트랜지스터(350)의 4배가 되도록 할 수 있다. 이때, 상기 N형 트랜지스터(550)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(550)의 드레인 단자에는 제2 저항 소자(560)가 연결될 수 있다.The N-type transistor 550 is connected between the sixth pre-driver 540 and the power switch 210 and has a third sink current I G for driving a turn off operation of the power switch 210. , sink3 ). The third sink current may be four times the first sink current, such that the width / length ratio of the N-type transistor 550 is four times that of the N-type transistor 350 of the first driving circuit 231. In this case, the N-type transistor 550 may be a BJT device, more preferably an N-type MOSFET device. A second resistance element 560 may be connected to the drain terminal of the N-type MOSFET element 550.

도 6a는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 상세 구성을 도시하는 도면이고, 도 6b는 제어신호들의 바이너리 코딩에 따른 게이트 구동전류의 변화를 설명하는 도면이다.6A is a diagram illustrating a detailed configuration of a power switch control apparatus according to an embodiment of the present invention, and FIG. 6B is a diagram illustrating a change of a gate driving current according to binary coding of control signals.

도 6a 및 도 6b를 참조하면, 전력 스위치(210)의 턴 온(turn on) 동작 시, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제1 제어신호(VP1)에 따라 제1 구동회로(231)를 동작하여 제1 소스 전류(IG, source1)를 생성할 수 있다.6A and 6B, when the power switch 210 is turned on, the gate driving circuit 230 may be configured according to the first control signal V P1 input from the PWM controller 220. The first driving circuit 231 may be operated to generate the first source current I G and source1 .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제3 제어신호(VP2)에 따라 제2 구동회로(232)를 동작하여 제2 소스 전류(IG, source2)를 생성할 수 있다.The gate driving circuit 230 may generate the second source currents I G and source2 by operating the second driving circuit 232 according to the third control signal V P2 input from the PWM controller 220. .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제5 제어신호(VP3)에 따라 제3 구동회로(233)를 동작하여 제3 소스 전류(IG, source3)를 생성할 수 있다.The gate driving circuit 230 may generate the third source current I G and source3 by operating the third driving circuit 233 according to the fifth control signal V P3 input from the PWM controller 220. .

이와 같이 제1 구동회로(231)에서 생성된 제1 소스 전류(IG, source1), 제2 구동회로(232)에서 생성된 제2 소스 전류(IG, source2), 제3 구동회로(233)에서 생성된 제3 소스 전류(IG, source3)는 전력 스위치(210)의 입력 커패시턴스를 충전하여 전력 스위치(210)의 게이트 전압을 증가시키는 방향으로 흐르게 된다. 이때, 제2 소스 전류(IG, source2)의 크기는 제1 소스 전류(IG, source1) 크기의 두 배일 수 있고, 제3 소스 전류(IG, source3)의 크기는 제1 소스 전류(IG, source1) 크기의 네 배일 수 있다.As such, the first source current I G and source1 generated in the first driving circuit 231, the second source current I G and source2 generated in the second driving circuit 232 and the third driving circuit 233. The third source current (I G, source3 ) generated in the) flows in the direction of increasing the gate voltage of the power switch 210 by charging the input capacitance of the power switch 210. In this case, the magnitudes of the second source currents I G and source2 may be twice the magnitudes of the first source currents I G and source1 , and the magnitudes of the third source currents I G and source3 may be the first source currents. I G, source1 ) may be four times the size.

전력 스위치 제어장치(200)는, 턴 온(turn on) 동작 시, 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)의 바이너리 코딩을 통해, 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. During the turn on operation, the power switch controller 200 may perform binary coding of the first control signal V P1 , the third control signal V P2 , and the fifth control signal V P3 . The gate driving current of the power switch 210 can be adjusted in eight steps.

가령, 도 6b에 도시된 바와 같이, 전력 스위치 제어장치(200)는 전력 스위치(210)의 동작 상태에 따라 0, 제1 소스 전류(IG, source1), 제2 소스 전류(IG, source2), 제1 소스 전류 + 제2 소스 전류, 제3 소스 전류(IG, source3), 제1 소스 전류 + 제3 소스 전류, 제2 소스 전류 + 제3 소스 전류, 제1 소스 전류 + 제2 소스 전류 + 제3 소스 전류를 단계적으로 조절할 수 있다.For example, as shown in FIG. 6B, the power switch controller 200 may set 0, the first source current I G, source1 , and the second source current I G, source2 according to the operating state of the power switch 210. ), the first source current + the second source current, and the third source current (I G, source3), the first source current + the third source current, the second source current + the third source current, the first source current + the second The source current + third source current can be adjusted in stages.

한편, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제2 제어신호(VN1)에 따라 제1 구동회로(231)를 동작하여 제1 싱크 전류(IG, sink1)를 생성할 수 있다.Meanwhile, when the power switch 210 is turned off, the gate driving circuit 230 may operate the first driving circuit 231 according to the second control signal V N1 input from the PWM controller 220. The operation may generate the first sink current I G and sink1 .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제4 제어신호(VN2)에 따라 제2 구동회로(232)를 동작하여 제2 싱크 전류(IG, sink2)를 생성할 수 있다.The gate driving circuit 230 may generate the second sink current I G and sink2 by operating the second driving circuit 232 according to the fourth control signal V N2 input from the PWM controller 220. .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제6 제어신호(VN3)에 따라 제3 구동회로(233)를 동작하여 제3 싱크 전류(IG, sink3)를 생성할 수 있다.The gate driving circuit 230 may generate the third sink current I G and sink3 by operating the third driving circuit 233 according to the sixth control signal V N3 input from the PWM controller 220. .

이와 같이 제1 구동회로(231)에서 생성된 제1 싱크 전류(IG, sink1), 제2 구동회로(232)에서 생성된 제2 싱크 전류(IG, sink2), 제3 구동회로(231)에서 생성된 제3 싱크 전류(IG, sink3)는 전력 스위치(210)의 입력 커패시턴스를 방전하여 전력 스위치(210)의 게이트 전압을 감소시키는 방향으로 흐르게 된다. 이때, 제2 싱크 전류(IG, sink2)의 크기는 제1 싱크 전류(IG, sink1) 크기의 두 배일 수 있고, 제3 싱크 전류(IG, sink3)의 크기는 제1 싱크 전류(IG, sink1) 크기의 네 배일 수 있다.The thus generated in the unit 231 to the first drive circuit of claim 1, the sink current (I G, sink1), the second sink current generated from a second driver circuit (232) (I G, sink2 ), a third drive circuit (231 The third sink current I G and sink3 generated in the N-th discharge flows in a direction of discharging the input capacitance of the power switch 210 to reduce the gate voltage of the power switch 210. At this time, the second amount of sink current size are first sink current (I G, sink1) can be two times the size of the third sink current (I G, sink3) of (I G, sink2) a first sink current ( I G, sink1 ) can be four times the size.

전력 스위치 제어장치(200)는, 턴 오프(turn off) 동작 시, 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)의 바이너리 코딩을 통해, 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. During the turn off operation, the power switch controller 200 may perform binary coding of the second control signal V N1 , the fourth control signal V N2 , and the sixth control signal V N3 . The gate driving current of the power switch 210 can be adjusted in eight steps.

가령, 도 6b에 도시된 바와 같이, 전력 스위치 제어장치(100)는 전력 스위치(210)의 동작 상태에 따라 0, 제1 싱크 전류(IG, sink1), 제2 싱크 전류(IG, sink2), 제1 싱크 전류 + 제2 싱크 전류, 제3 싱크 전류(IG, sink3), 제1 싱크 전류 + 제3 싱크 전류, 제2 싱크 전류 + 제3 싱크 전류, 제1 싱크 전류 + 제2 싱크 전류 + 제3 싱크 전류를 단계적으로 조절할 수 있다.For example, as shown in FIG. 6B, the power switch controller 100 may set 0, the first sink current I G and sink1 and the second sink current I G and sink2 according to the operating state of the power switch 210. ), First sink current + second sink current, third sink current I G, sink3 ), first sink current + third sink current, second sink current + third sink current, first sink current + second The sink current + third sink current can be adjusted in stages.

이처럼, 전력 스위치 제어장치(200)는 전력 스위치(210)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절함으로써, 고속 구동을 위해 많은 전류가 필요할 때는 게이트 구동전류를 증가시키고, EMI 특성을 개선하기 위해서는 게이트 구동전류를 감소시킬 수 있다.As such, the power switch controller 200 may adjust the gate driving current in accordance with the operation state of the power switch 210 to increase the gate driving current and improve the EMI characteristics when a large amount of current is required for high speed driving. In order to reduce the gate driving current.

도 7은 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로의 구성을 도시하는 도면이다.7 is a diagram illustrating a configuration of a power switch control circuit according to another embodiment of the present invention.

도 7을 참조하면, 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로(700)는 전력 스위치(710), PWM 제어부(720) 및 게이트 구동회로(730)를 포함할 수 있다. 도 7에 도시된 전력 스위치(710)는 도 2에 도시된 전력 스위치(210)와 동일 또는 유사하므로 이에 대한 자세한 설명은 생략하도록 한다.Referring to FIG. 7, the power switch control circuit 700 according to another embodiment of the present invention may include a power switch 710, a PWM controller 720, and a gate driving circuit 730. Since the power switch 710 illustrated in FIG. 7 is the same as or similar to the power switch 210 illustrated in FIG. 2, a detailed description thereof will be omitted.

PWM 제어부(720)는 전력 스위치(710)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호를 생성하여 출력할 수 있다. 이하 본 실시 예에서, PWM 제어부(720)는 2m 개의 제어신호를 생성하여 출력하는 것을 예시하여 설명하도록 한다.The PWM controller 720 may generate and output a plurality of control signals for controlling the soft switching operation of the power switch 710. Hereinafter, in the present embodiment, the PWM controller 720 generates and outputs 2m control signals by way of example.

PWM 제어부(720)는 바이너리 코딩이 적용된 m 개의 제어신호들을 이용하여 전력 스위치(710)의 게이트 구동전류를 총 2m 단계로 조절할 수 있다. 이때, PWM 제어부(720)는 전력 스위치(710)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절할 수 있다.The PWM controller 720 may adjust the gate driving current of the power switch 710 in a total of 2 m steps by using m control signals to which binary coding is applied. In this case, the PWM controller 720 may adjust the gate driving current in stages according to the operating state of the power switch 710.

게이트 구동회로(730)는 전력 스위치(710)의 소프트 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(730)는 제어신호가 하이 레벨일 때, 게이트 구동전압(VG)을 증가시키고, 제어신호가 로우 레벨일 때, 게이트 구동전압(VG)을 감소시킬 수 있다.The gate driving circuit 730 may generate a driving voltage V G and a driving current I G for driving the soft switching operation of the power switch 710. For example, the gate driving circuit 730 may control the signal can be when the high level, and increasing the gate drive voltage (V G) and the control signal is reduced to a gate drive voltage (V G) when the low-level .

게이트 구동회로(730)는, PWM 제어부(720)로부터 입력된 m 개의 제어신호들의 값에 따라, 서로 다른 크기를 갖는 2m개의 게이트 구동전류(IG)를 출력할 수 있다. 이를 위해, 게이트 구동회로(730)는 m 개의 구동회로(730_1 ~ 730_m)를 포함할 수 있다. The gate driving circuit 730 may output 2 m gate driving currents I G having different magnitudes according to the values of the m control signals input from the PWM controller 720. To this end, the gate driving circuit 730 may include m driving circuits 730_1 to 730_m.

제1 구동회로(730_1)는, PWM 제어부(720)에서 출력되는 제1 제어신호(VP1) 및 제2 제어신호(VN1)에 따라 전력 스위치(710)를 구동하기 위한 제1 소스 전류(IG, source1) 및 제1 싱크 전류(IG, sink1)를 생성하는 기능을 수행할 수 있다.A first drive circuit (730_1), the first source current to drive the power switch 710 in accordance with a first control signal (V P1) and the second control signal (V N1) outputted from the PWM control unit 720 ( The function of generating I G, source1 and the first sink current I G, sink1 may be performed.

제2 구동회로(730_2)는, PWM 제어부(720)에서 출력되는 제3 제어신호(VP2) 및 제4 제어신호(VN2)에 따라 전력 스위치(710)를 구동하기 위한 제2 소스 전류(IG, source2) 및 제2 싱크 전류(IG, sink2)를 생성하는 기능을 수행할 수 있다. The second driving circuit 730_2 may include a second source current for driving the power switch 710 according to the third control signal V P2 and the fourth control signal V N2 output from the PWM controller 720. The function of generating I G, source2 ) and second sink currents I G, sink2 may be performed.

제m 구동회로(730_m)는, PWM 제어부(720)에서 출력되는 제2m-1 제어신호(VPm) 및 제2m 제어신호(VNm)에 따라 전력 스위치(710)를 구동하기 위한 제m 소스 전류(IG, source m) 및 제m 싱크 전류(IG, sink m)를 생성하는 기능을 수행할 수 있다.The m-th driving circuit 730_m includes the m-th source for driving the power switch 710 according to the second m-1 control signal V Pm and the second m control signal V Nm output from the PWM controller 720. A function of generating the current I G and source m and the m th sink current I G and sink m may be performed.

제2 구동회로(730_2)의 P형 및 N형 트랜지스터 크기는 제1 구동회로(730_1)의 P형 및 N형 트랜지스터 크기의 두 배일 수 있다. 제m 구동회로(730_m)의 P형 및 N형 트랜지스터 크기는 제1 구동회로(730_1)의 P형 및 N형 트랜지스터 크기의 2m-1 배일 수 있다.The P-type and N-type transistors of the second driving circuit 730_2 may be twice the size of the P-type and N-type transistors of the first driving circuit 730_1. The size of the P-type and N-type transistors of the m- th driving circuit 730_m may be 2 m −1 times the size of the P-type and N-type transistors of the first driving circuit 730_1.

제1 및 제2 구동회로(730_1, 730_2)의 트랜지스터 크기 비로 인해, 제2 구동회로(730_2)에서 생성되는 제2 구동전류(IG, source2, IG, sink2)의 크기는 제1 구동회로(730_1)에서 생성되는 제1 구동전류(IG, source1, IG, sink1)의 크기의 두 배일 수 있다. Due to the transistor size ratio of the first and second driving circuits 730_1 and 730_2, the size of the second driving current I G, source2 , I G, and sink2 generated in the second driving circuit 730_2 may be the first driving circuit. It may be twice the size of the first driving current I G, source1 , I G, and sink1 generated at 730_1.

또한, 제1 및 제m 구동회로(730_1, 730_m)의 트랜지스터 크기 비로 인해, 제m 구동회로(730_m)에서 생성되는 제m 구동전류(IG, source m, IG, sink m)의 크기는 제1 구동회로(730_1)에서 생성되는 제1 구동전류(IG, source1, IG, sink1)의 크기의 2m-1 배일 수 있다.In addition, the size of the first and the m-th driving circuit to the m-th driving current (I G, source m, I G, sink m) generated in the due ratio of transistor sizes, by the m-th driving circuit (730_m) of (730_1, 730_m) is The size of the first driving current I G, source1 , I G, and sink1 generated by the first driving circuit 730_1 may be 2 m-1 times.

전력 스위치 제어장치(700)는, 턴 온(turn on) 동작 시, 제1 제어신호(VP1) 내지 제2m-1 제어신호(VPm)의 바이너리 코딩을 통해, 전력 스위치(710)의 게이트 구동전류(즉, 소스 전류)를 총 2m 단계로 조절할 수 있다.The power switch control apparatus 700, when turned on, performs the gate coding of the power switch 710 through binary coding of the first control signal V P1 to the second m-1 control signal V Pm . The drive current (ie source current) can be adjusted in 2 m steps in total.

한편, 전력 스위치 제어장치(700)는, 턴 오프(turn off) 동작 시, 제2 제어신호(VN1) 내지 제2m 제어신호(VNm)의 바이너리 코딩을 통해, 전력 스위치(710)의 게이트 구동전류(즉, 싱크 전류)를 총 2m 단계로 조절할 수 있다.On the other hand, the power switch control device 700, at the time of turn off (turn off) operation, through the binary coding of the second control signal (V N1 ) to the second m control signal (V Nm ), the gate of the power switch 710 The drive current (ie sink current) can be adjusted in 2 m steps in total.

이상 상술한 바와 같이, 전력 스위치 제어장치(700)는 전력 스위치(710)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.As described above, the power switch control apparatus 700 may reduce the switching loss without increasing the switching noise of the power MOSFET by gradually adjusting the gate driving current according to the operating state of the power switch 710. have.

이하, 본 명세서에서는 본 발명에 따른 게이트 구동회로(230, 730)를 이용하여 전력 스위치(210, 710)의 소프트 스위칭 동작을 구동하기 위한 다양한 실시 예들에 대해 상세히 설명하도록 한다.Hereinafter, various embodiments for driving the soft switching operation of the power switches 210 and 710 using the gate driving circuits 230 and 730 according to the present invention will be described in detail.

도 8 내지 도 10은 본 발명의 제1 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면이다.8 to 10 are views for explaining the soft switching driving method according to the first embodiment of the present invention.

도 8 내지 도 10을 참조하면, PWM 제어부(220)는 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성하여 출력할 수 있다. 이때, PWM 제어부(220)는 컨트롤러(미도시)로부터 수신된 기준 펄스폭 제어신호(VPWM _C)에 기초하여 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성할 수 있다.8 to 10, the PWM controller 220 includes a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , V for controlling the soft switching operation of the power switch 210. N3 ) can be generated and output. In this case, the PWM controller 220 may control the plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , based on the reference pulse width control signal V PWM _C received from the controller (not shown). V N3 ) can be generated.

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 오프(off) 상태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다. 가령, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍에 기초하여, 로우 레벨 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.The PWM controller 220 may include a second control signal V N1 , a fourth control signal V N2 , and a second control signal having an off state waveform when the power switch 210 is turned on. 6 Control signal V N3 can be output. For example, the PWM controller 220 may include the second control signal V N1 and the fourth control signal V N2 having a low level waveform based on the on timing of the reference pulse width control signal V PWM _C . ) And the sixth control signal V N3 may be output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 제1 구동회로(231)를 통해 제1 소스 전류(IG, source1)를 생성하기 위한 제1 제어신호(VP1)와, 제2 구동회로(232)를 통해 제2 소스 전류(IG, source2)를 생성하기 위한 제3 제어신호(VP2)와, 제3 구동회로(233)를 통해 제3 소스 전류(IG, source3)를 생성하기 위한 제5 제어신호(VP3)를 출력할 수 있다.The PWM controller 220 may include a first control signal for generating the first source current I G and source1 through the first driving circuit 231 when the power switch 210 is turned on. V P1 ), the third control signal V P2 for generating the second source current I G and source2 through the second driving circuit 232, and the third source through the third driving circuit 233. The fifth control signal V P3 for generating the current I G and source3 may be output.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍과 오프 상태의 제어신호들(VN1, VN2, VN3)과의 시간 차(dead time)를 가지고 도 9의 (a)에 도시된 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.More specifically, the PWM controller 220 may include a time difference between the on timing of the reference pulse width control signal V PWM _C and the control signals V N1 , V N2 and V N3 in the off state. The first control signal V P1 , the third control signal V P2 , and the fifth control signal V P3 having a dead time and having a waveform of the shape shown in FIG. 9A can be output. .

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 오프(off) 상태의 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다. 가령, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍에 기초하여 로우 레벨 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.PWM control unit 220 turns off the power switch (210) (turn off) operation, the off (off) the first control signal (V P1), a third control signal (V P2) and the fifth control signal of the state (V P3 ) can be output. For example, the PWM controller 220 may include a first control signal V P1 and a third control signal V having a low level waveform based on an off timing of the reference pulse width control signal V PWM _C . P2 ) and the fifth control signal V P3 may be output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 제1 구동회로(231)를 통해 제1 싱크 전류(IG, sink1)를 생성하기 위한 제2 제어신호(VN1)와, 제2 구동회로(232)를 통해 제2 싱크 전류(IG, sink2)를 생성하기 위한 제4 제어신호(VN2)와, 제3 구동회로(233)를 통해 제3 싱크 전류(IG, sink3)를 생성하기 위한 제6 제어신호(VN3)를 출력할 수 있다.The PWM controller 220 may include a second control signal for generating the first sink current I G and sink1 through the first driving circuit 231 when the power switch 210 is turned off. V N1 , the fourth control signal V N2 for generating the second sink current I G and sink2 through the second driving circuit 232, and the third sink through the third driving circuit 233. The sixth control signal V N3 for generating the current I G and sink3 may be output.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍과 오프 상태의 제어신호들(VP1, VP2, VP3)과의 시간 차(dead time)를 가지고 도9의 (b)에 도시된 형태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.More specifically, the PWM controller 220 may determine a time difference between the off timing of the reference pulse width control signal V PWM _ C and the control signals V P1 , V P2 and V P3 in the off state. The second control signal V N1 , the fourth control signal V N2 , and the sixth control signal V N3 having a dead time and having a waveform of the shape shown in FIG. 9B can be output. .

게이트 구동회로(230)는 PWM 제어부(220)에서 출력하는 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)에 따라 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 performs a soft switching operation of the power switch 210 according to the plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V N3 output from the PWM controller 220. Can be driven.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VP1, VP2, VP3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 동작하여 제1 내지 제3 소스 전류(IG, source1 , IG, source2 , IG, source3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 완전히 온(on) 시켰다가 단계적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may include the first through the first driving signals according to the control signals V P1, V P2, and V P3 input from the PWM controller 220 when the power switch 210 is turned on. a third drive circuit to operate the P-type transistors (320, 420, 520) of (231, 232, 233) generates the first to the third source current (I G, source1, I G , source2, I G, source3) can do. At this time, the gate driving circuit 230 completely turns on the P-type transistors 320, 420, and 520 of the first to third driving circuits 231, 232, and 233, and then gradually turns them off. Soft switching operation can be driven.

가령, 도 9의 (a)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VP1, VP2, VP3)을 이용하여 게이트 소스 전류(IG, source)를 최대치로 인가한 후 상기 게이트 소스 전류를 단계적으로 감소시킬 수 있다(7I0 -> 6I0 -> 5I0 -> 4I0 -> 3I0 -> 2I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 10에 도시된 바와 같은 게이트 소스 전류(IG, source)를 생성할 수 있고, 상기 게이트 소스 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.For example, as shown in FIG. 9A, the gate driving circuit 230 uses the control signals V P1, V P2, and V P3 to which binary coding is applied to the gate source current I G, source. ), The gate source current can be reduced step by step (7I 0- > 6I 0- > 5I 0). -> 4I 0 -> 3I 0 -> 2I 0 -> I 0 ). As a result, the gate driving circuit 230 may generate the gate source current I G, source as shown in FIG. 10, and drive the soft switching operation of the power switch 210 based on the gate source current. can do.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VN1, VN2, VN3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 동작하여 제1 내지 제3 싱크 전류(IG, sink1 , IG, sink2 , IG, sink3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 완전히 온(on) 시켰다가 단계적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may include the first through the first driving signals according to control signals V N1, V N2, and V N3 input from the PWM controller 220 when the power switch 210 is turned off. The N-type transistors 350, 450, and 550 of the three driving circuits 231, 232, and 233 are operated to generate first to third sink currents I G, sink1 , I G, sink2 , I G, and sink3 . can do. At this time, the gate driving circuit 230 completely turns on the N-type transistors 350, 450, and 550 of the first to third driving circuits 231, 232, and 233, and then gradually turns them off. Soft switching operation can be driven.

가령, 도 9의 (b)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VN1, VN2, VN3)을 이용하여 게이트 싱크 전류(IG, sink)를 최대치로 인가한 후 상기 게이트 싱크 전류를 단계적으로 감소시킬 수 있다(7I0 -> 6I0 -> 5I0 -> 4I0 -> 3I0 -> 2I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 10에 도시된 바와 같은 게이트 싱크 전류(IG, sink)를 생성할 수 있고, 상기 게이트 싱크 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.For example, as illustrated in FIG. 9B, the gate driving circuit 230 may use the gate signals current I G and sink using the control signals V N1, V N2, and V N3 to which binary coding is applied. ), The gate sink current can be decreased step by step (7I 0- > 6I 0- > 5I 0). -> 4I 0 -> 3I 0 -> 2I 0 -> I 0 ). Through this, the gate driving circuit 230 may generate the gate sink current I G, sink as shown in FIG. 10, and drive the soft switching operation of the power switch 210 based on the gate sink current. can do.

이처럼, 본 발명의 바람직한 실시 예에 따른 게이트 구동회로는, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 감소하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다.As described above, the gate driving circuit according to the preferred embodiment of the present invention can effectively improve the EMI characteristics of the power switch by driving the soft switching operation by gradually reducing the gate driving current during the turn on or turn off operation of the power switch. Can be.

도 11 내지 도 13은 본 발명의 제2 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면이다.11 to 13 are views for explaining a soft switching driving method according to a second embodiment of the present invention.

도 11 내지 도 13을 참조하면, PWM 제어부(220)는 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성하여 출력할 수 있다.11 to 13, the PWM controller 220 includes a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , V for controlling the soft switching operation of the power switch 210. N3 ) can be generated and output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍에 기초하여 오프(off) 상태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.The PWM controller 220 has an off-state waveform based on an on timing of the reference pulse width control signal V PWM _C during the turn on operation of the power switch 210. The second control signal V N1 , the fourth control signal V N2 , and the sixth control signal V N3 may be output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 제1 구동회로(231)를 통해 제1 소스 전류(IG, source1)를 생성하기 위한 제1 제어신호(VP1)와, 제2 구동회로(232)를 통해 제2 소스 전류(IG, source2)를 생성하기 위한 제3 제어신호(VP2)와, 제3 구동회로(233)를 통해 제3 소스 전류(IG, source3)를 생성하기 위한 제5 제어신호(VP3)를 출력할 수 있다.The PWM controller 220 may include a first control signal for generating the first source current I G and source1 through the first driving circuit 231 when the power switch 210 is turned on. V P1 ), the third control signal V P2 for generating the second source current I G and source2 through the second driving circuit 232, and the third source through the third driving circuit 233. The fifth control signal V P3 for generating the current I G and source3 may be output.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍과 오프 상태의 제어신호들(VN1, VN2, VN3)과의 시간 차(dead time)를 가지고 도 12의 (a)에 도시된 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.More specifically, the PWM controller 220 may include a time difference between the on timing of the reference pulse width control signal V PWM _C and the control signals V N1 , V N2 and V N3 in the off state. the first control signal (V P1), it is possible to output a third control signal (V P2) and the fifth control signal (V P3) having the form of a waveform shown in (a) of FIG. 12 have a dead time) .

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍에 기초하여 오프(off) 상태의 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.The PWM controller 220 controls the first state in the off state based on the off timing of the reference pulse width control signal V PWM _C during the turn off operation of the power switch 210. The signal VP1 , the third control signal VP2 , and the fifth control signal VP3 may be output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 제1 구동회로(231)를 통해 제1 싱크 전류(IG, sink1)를 생성하기 위한 제2 제어신호(VN1)와, 제2 구동회로(232)를 통해 제2 싱크 전류(IG, sink2)를 생성하기 위한 제4 제어신호(VN2)와, 제3 구동회로(233)를 통해 제3 싱크 전류(IG, sink3)를 생성하기 위한 제6 제어신호(VN3)를 출력할 수 있다.The PWM controller 220 may include a second control signal for generating the first sink current I G and sink1 through the first driving circuit 231 when the power switch 210 is turned off. V N1 , the fourth control signal V N2 for generating the second sink current I G and sink2 through the second driving circuit 232, and the third sink through the third driving circuit 233. The sixth control signal V N3 for generating the current I G and sink3 may be output.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍과 오프 상태의 제어신호들(VP1, VP2, VP3)과의 시간 차(dead time)를 가지고 도 12의 (b)에 도시된 형태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.More specifically, the PWM controller 220 may determine a time difference between the off timing of the reference pulse width control signal V PWM _ C and the control signals V P1 , V P2 and V P3 in the off state. a second control signal (V N1), may output a fourth control signal (V N2) and a sixth control signal (V N3) having the form of a waveform shown in (b) of FIG. 12 have a dead time) .

게이트 구동회로(230)는 PWM 제어부(220)에서 출력하는 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)에 따라 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 performs a soft switching operation of the power switch 210 according to the plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V N3 output from the PWM controller 220. Can be driven.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VP1, VP2, VP3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)를 동작하여 제1 내지 제3 소스 전류(IG, source1 , IG, source2 , IG, source3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 단계적으로 온(on) 시켰다가 순간적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may include the first through the first driving signals according to the control signals V P1, V P2, and V P3 input from the PWM controller 220 when the power switch 210 is turned on. a third drive circuit to operate the P-type transistors (320, 420, 520) of (231, 232, 233) generates the first to the third source current (I G, source1, I G , source2, I G, source3) can do. At this time, the gate driving circuit 230 turns on the P-type transistors 320, 420, and 520 of the first to third driving circuits 231, 232, and 233 step by step, and then temporarily turns them off. Can be driven soft switching operation.

가령, 도 12의 (a)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VP1, VP2, VP3)을 이용하여 게이트 소스 전류(IG, source)를 단계적으로 증가시킨 후 상기 게이트 소스 전류를 순간적으로(또는 일시에) 감소시킬 수 있다(I0 -> 2I0 -> 3I0 -> 4I0 -> 5I0 -> 6I0 -> 7I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 13에 도시된 바와 같은 게이트 소스 전류(IG, source)를 생성할 수 있고, 상기 게이트 소스 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.For example, as illustrated in FIG. 12A, the gate driving circuit 230 uses the control signals V P1, V P2, and V P3 to which binary coding is applied to the gate source current I G, source. ) Can be decreased step by step (I 0- > 2I 0- > 3I 0). -> 4I 0 -> 5I 0 -> 6I 0 -> 7I 0 -> I 0 ). Through this, the gate driving circuit 230 may generate the gate source current I G, source as shown in FIG. 13, and drive the soft switching operation of the power switch 210 based on the gate source current. can do.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VN1, VN2, VN3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 동작하여 제1 내지 제3 싱크 전류(IG, sink1 , IG, sink2 , IG, sink3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 단계적으로 온(on) 시켰다가 순간적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may include the first through the first driving signals according to control signals V N1, V N2, and V N3 input from the PWM controller 220 when the power switch 210 is turned off. a third drive circuit to operate the N-type transistors (350, 450, 550) of (231, 232, 233) generates the first to third sink current (I G, sink1, I G , sink2, I G, sink3) can do. In this case, the gate driving circuit 230 turns on the N-type transistors 350, 450, and 550 of the first to third driving circuits 231, 232, and 233 step by step, and then temporarily turns them off. Can be driven soft switching operation.

가령, 도 12의 (b)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VN1, VN2, VN3)을 이용하여 게이트 싱크 전류(IG, sink)를 단계적으로 증가시킨 후 상기 게이트 싱크 전류를 순간적으로(또는 일시에) 감소시킬 수 있다(I0 -> 2I0 -> 3I0 -> 4I0 -> 5I0 -> 6I0 -> 7I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 13에 도시된 바와 같은 게이트 싱크 전류(IG, sink)를 생성할 수 있고, 상기 게이트 싱크 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.For example, as illustrated in FIG. 12B, the gate driving circuit 230 may use the gate signal current I G and sink using control signals V N1, V N2, and V N3 to which binary coding is applied. ) Can be decreased step by step (I 0- > 2I 0- > 3I 0). -> 4I 0 -> 5I 0 -> 6I 0 -> 7I 0 -> I 0 ). Through this, the gate driving circuit 230 may generate the gate sink current I G, sink as shown in FIG. 13, and drive the soft switching operation of the power switch 210 based on the gate sink current. can do.

이처럼, 본 발명의 바람직한 실시 예에 따른 게이트 구동회로는, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 증가하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다.As described above, the gate driving circuit according to the preferred embodiment of the present invention may effectively improve the EMI characteristics of the power switch by driving the soft switching operation by gradually increasing the gate driving current during the turn-on or turn-off operation of the power switch. Can be.

한편, 이상 본 발명의 다양한 실시 예들에서는 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 감소시켜 소프트 스위칭 동작을 구동하거나 혹은 게이트 구동전류를 단계적으로 증가시켜 소프트 스위칭 동작을 구동하는 것을 예시하고 있으나 이를 제한하지는 않는다. 따라서, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시켜 소프트 스위칭 동작을 구동할 수 있음은 당업자에게 자명할 것이다. Meanwhile, in various embodiments of the present disclosure, during the turn on or turn off operation of the power switch, the soft switching operation may be driven by gradually reducing the gate driving current, or the soft switching operation by gradually increasing the gate driving current. It illustrates but does not limit it. Therefore, it will be apparent to those skilled in the art that the soft switching operation can be driven by gradually increasing the gate driving current and then gradually decreasing the gate driving current.

이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although various embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims are also provided. It belongs to the scope of rights.

200: 전력 스위치 제어회로 210: 전력 스위치
220: PWM 제어부 230: 게이트 구동회로
231: 제1 구동회로 232: 제2 구동회로
233: 제3 구동회로200: power switch control circuit 210: power switch
220: PWM controller 230: gate drive circuit
231: first driving circuit 232: second driving circuit
233: third driving circuit

Claims (7)

컨트롤러로부터 수신된 기준 펄스폭 제어신호를 기반으로, 바이너리 코딩(binary coding)이 적용된 복수의 제어신호들을 생성하여 출력하는 PWM 제어부; 및
전력 스위치의 턴 온 또는 턴 오프 동작 시, 상기 PWM 제어부로부터 입력된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절하여 상기 전력 스위치의 소프트 스위칭(soft switching) 동작을 구동할 수 있는 게이트 구동회로를 포함하고,
상기 게이트 구동회로는 게이트 소스전류 및 게이트 싱크전류 중 적어도 하나를 생성하기 위한 복수의 구동회로들을 포함하며,
상기 복수의 구동회로들 각각은, 상기 바이너리 코딩이 가능하도록 서로 다른 게이트 크기(size)를 갖는 P형 및 N형 트랜지스터를 구비하는 것을 특징으로 하는 전력 스위치 제어장치.A PWM controller configured to generate and output a plurality of control signals to which binary coding is applied based on the reference pulse width control signal received from the controller; And
During turn-on or turn-off operation of a power switch, a gate driving circuit capable of driving a soft switching operation of the power switch by gradually adjusting a gate driving current according to a plurality of control signals input from the PWM controller. Including furnace,
The gate driving circuit includes a plurality of driving circuits for generating at least one of a gate source current and a gate sink current,
Each of the plurality of driving circuits includes a P-type and an N-type transistor having different gate sizes to enable the binary coding. 제1항에 있어서,
상기 PWM 제어부는 게이트 구동전류를 최대치로 인가한 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method of claim 1,
And the PWM control unit outputs a plurality of control signals for gradually reducing the gate driving current after applying the gate driving current to the maximum value. 삭제delete 삭제delete 제2항에 있어서,
상기 PWM 제어부는, 복수의 구동회로들을 각각 동작시킬 수 있는 복수의 제어신호들을 출력하며,
상기 복수의 제어신호들을 이용하여 상기 복수의 구동회로를 모두 동작시켜 최대 전류를 출력한 후, 상기 복수의 구동회로들을 순차적으로 동작시키지 않으면서 출력 전류를 단계적으로 줄이는 것을 특징으로 하는 전력 스위치 제어장치.The method of claim 2,
The PWM controller outputs a plurality of control signals capable of operating the plurality of driving circuits, respectively.
A power switch control device characterized in that by operating all of the plurality of driving circuits using the plurality of control signals to output the maximum current, the output current is gradually reduced without operating the plurality of driving circuits sequentially; . 제1항에 있어서,
상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method of claim 1,
And the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after increasing the gate driving current step by step. 제1항에 있어서,
상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 순간적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method of claim 1,
And the PWM control unit outputs a plurality of control signals for decreasing the gate driving current instantaneously after increasing the gate driving current step by step.
KR1020170135348A 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same KR102028388B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same
PCT/KR2018/012233 WO2019078605A1 (en) 2017-10-18 2018-10-17 Gate drive circuit and power switch control apparatus including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same

Publications (2)

Publication Number Publication Date
KR20190043367A KR20190043367A (en) 2019-04-26
KR102028388B1 true KR102028388B1 (en) 2019-10-07

Family

ID=66173774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same

Country Status (2)

Country Link
KR (1) KR102028388B1 (en)
WO (1) WO2019078605A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037059B (en) * 2019-12-24 2022-11-08 广东美的白色家电技术创新中心有限公司 Intelligent power module and drive control method
CN113364251A (en) * 2020-03-02 2021-09-07 广东美的白色家电技术创新中心有限公司 Drive circuit, power module and electrical equipment
CN113659972B (en) * 2021-09-13 2024-01-05 复旦大学 Driving circuit and electronic device
CN117498665A (en) * 2023-09-28 2024-02-02 海信家电集团股份有限公司 Gate driving chip, control method thereof, storage medium and IPM

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311765A (en) 2007-06-12 2008-12-25 Yazaki Corp Control circuit for semiconductor device with overheat protection function
JP2011172446A (en) * 2010-02-22 2011-09-01 Toyota Motor Corp Semiconductor power conversion apparatus
JP2011193705A (en) 2010-03-17 2011-09-29 Hitachi Appliances Inc Gate drive circuit of voltage drive type semiconductor element and power converter
JP2015074309A (en) 2013-10-08 2015-04-20 株式会社デンソー Led headlight light-control circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990481B2 (en) * 1993-08-31 1999-12-13 日本電気精器株式会社 Soft switching method by primary and secondary PWM control
US7215144B2 (en) * 2004-05-20 2007-05-08 International Business Machines Corporation Pre-emphasis driver with constant impedance
KR100858292B1 (en) * 2007-02-26 2008-09-11 (주)유비아이사운드 Switching amplifier driver for reducing the start and stop noise and Audio amplifier including the Driver
KR20150005759A (en) * 2013-07-04 2015-01-15 성균관대학교산학협력단 Led driving apparatus capable of adjusting amplitude of driving currents for multi-channel led application
KR101639488B1 (en) * 2014-12-10 2016-07-13 현대모비스 주식회사 Gate driver circuit and method for preventing arm short
KR101758808B1 (en) * 2015-06-10 2017-07-19 (주)하이브론 Intelligent Power Module And Power Driving Module Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311765A (en) 2007-06-12 2008-12-25 Yazaki Corp Control circuit for semiconductor device with overheat protection function
JP2011172446A (en) * 2010-02-22 2011-09-01 Toyota Motor Corp Semiconductor power conversion apparatus
JP2011193705A (en) 2010-03-17 2011-09-29 Hitachi Appliances Inc Gate drive circuit of voltage drive type semiconductor element and power converter
JP2015074309A (en) 2013-10-08 2015-04-20 株式会社デンソー Led headlight light-control circuit

Also Published As

Publication number Publication date
KR20190043367A (en) 2019-04-26
WO2019078605A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
KR102028388B1 (en) Gate driving circuit and power switch control device comprising the same
JP5825144B2 (en) Semiconductor device and high-side circuit driving method
CN110838787B (en) SiC MOSFET active driving circuit for improving driving performance
CN110958003B (en) Adaptive gate driver
US11543846B2 (en) Gate driver circuit for reducing deadtime inefficiencies
CN112117887A (en) Adaptive threshold control system for detecting and adjusting duration of operating region during turn-on and turn-off of transistor
US8471606B2 (en) Driver circuit for a semiconductor power switch
US9595967B2 (en) Level shift circuit and driver circuit
CN115765704A (en) Power MOS tube grid driver and power MOS tube grid driving system
JP7308661B2 (en) Driving circuit for switching transistor
KR102026929B1 (en) Gate driving circuit for power switch
KR20190011494A (en) GATE DRIVING CIRCUIT FOR SiC MOSFET
JP5611118B2 (en) Semiconductor integrated circuit
US6813169B2 (en) Inverter device capable of reducing through current
CN114050712B (en) Gate driving device and method
KR102284186B1 (en) Gate driving circuit for power mosfet
US10819351B1 (en) Gate driver circuit with a closed loop overdrive generator
KR20200067325A (en) Gate driving circuit for power mosfet
KR20190011502A (en) Gate driving circuit and power switch control device comprising the same
US20100213990A1 (en) High frequency power switching circuit with adjustable drive current
US20090278589A1 (en) Method and Apparatus for Propagation Delay and EMI Control
CN117081370B (en) Intelligent power module IPM, control method and equipment
US20230188134A1 (en) Gate driver circuits with independently tunable performance characteristics
CA3006290A1 (en) Driver circuit and switch driving method
JP2008259031A (en) Load driving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)