KR102027042B1 - 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자 - Google Patents

육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자 Download PDF

Info

Publication number
KR102027042B1
KR102027042B1 KR1020170180843A KR20170180843A KR102027042B1 KR 102027042 B1 KR102027042 B1 KR 102027042B1 KR 1020170180843 A KR1020170180843 A KR 1020170180843A KR 20170180843 A KR20170180843 A KR 20170180843A KR 102027042 B1 KR102027042 B1 KR 102027042B1
Authority
KR
South Korea
Prior art keywords
graphene quantum
boron nitride
hexagonal boron
thin film
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170180843A
Other languages
English (en)
Other versions
KR20190078980A (ko
Inventor
신현석
김광우
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170180843A priority Critical patent/KR102027042B1/ko
Publication of KR20190078980A publication Critical patent/KR20190078980A/ko
Application granted granted Critical
Publication of KR102027042B1 publication Critical patent/KR102027042B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/65—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H01L29/1606—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 그래핀 양자점의 디자인에 관한 것으로, 보다 상세하게는 다양한 전자 소자에 이용 가능한 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막 및 그 제조방법에 관한 것으로서, 본 발명의 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막은, 육방정계 질화붕소 박막에 있어서, 복수 개의 인접한 질소 원자 및 붕소 원자의 자리(site)가 탄소 원자로 치환되어 형성된 그래핀 양자점(GQD, graphene quantum dot)을 하나 이상 포함한다.

Description

육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자{ARRAY OF GRAPHENE QUNANTUM DOTS EMBEDDED IN HEXAGONAL BORON NITRIDE AND MANUFACTURING METHOD FOR THE SAME, ELECTRONIC DEVICE COMPRISING FOR THE SAME}
본 발명은 그래핀 양자점의 디자인에 관한 것으로, 보다 상세하게는 다양한 전자 소자에 이용 가능한 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막 및 그 제조방법에 관한 것이다.
그래핀 양자점은 양자구속효과(quantum confinement effect)로 인해 밴드갭(bandgap)을 제어하고 광전자 소자의 양자 효율을 높일 수 있다는 점에서 주목을 받고 있는 나노 소재이다. 그래핀 양자점은 일반적으로 벌크 그래파이트(bulk graphite)로부터 수열 절단 및 화학적 박리 방법으로 제조된다. 이러한 방법은 간단하고 대량생산이 가능하다는 장점을 지니지만, 양자점의 특정 크기 및 형태 조절하는데 어려움이 있다. 이러한 한계를 극복하기 위해 전자빔 리소그래피(e-beam lithography)를 사용하여 특정 크기 그래핀 양자점을 제작하는 방법이 보고 되었다. 이 방법은 양자점 크기를 매우 정밀하게 제어 할 수 있지만, 특수 장비를 필요로 하고, 시간이 많이 걸릴 뿐만 아니라 기술의 한계로 인해 20 nm 이하 크기의 양자점을 제작하는데 어려움이 있다. 따라서, 그래핀 양자점의 크기와 배열을 제어할 수 있는 효과적인 방법에 대해 여전히 산업계의 수요가 존재하고 있었다. 더욱이, 일반적인 방법으로 제조된 그래핀 양자점은 국한된 에너지 상태(localized energy state)의 가장자리를 보유하기 때문에 전하 수송 특성 조절하기 쉽지 않으므로 국한 상태(localized state)를 포함하지 않는 잘 정렬된 경계를 갖는 양자점을 얻는 것이 매우 중요하다.
이러한 점에서 2차원 절연체인 육방정계 질화붕소는 그래핀과의 유사한 격자 상수(~2 %)로 인해 그래핀 양자점과 경계를 형성하기에 적합한 물질이고, 다른 작용기의 화학 결합으로부터 그래핀 양자점의 경계를 보호할 수 있다. 실제로, 그래핀과 육방정계 질화붕소로 형성된 평면 내 2차원 복합체는 잘 알려져 있고, 패턴 재성장(patterned regrowth), 헤테로 에피텍셜 성장(hetero-epitaxial growth), 치환 반응 방법으로 제조되어 왔다. 최근, 육방정계 질화붕소 트렌치(trench)를 이용한 성장 방법을 통해 질화붕소 내부에 그래핀 나노리본(graphene nanoribbon)이 구현되었다. 그러나, 0차원 물질인 그래핀 양자점의 경우, 경계 효과가 없는 안정된 전자 및 자기 특성을 평가하는 몇 가지 이론적 연구가 수행된 바 있지만, 실험적으로 복합체를 형성하는 방법에 대해서는 전혀 개시된 바가 없었다.
또한, 이와 같이 패턴 디자인이 형성된 박막에서 그래핀 양자점과 육방정계 질화붕소 간의 물성 차이를 이용하여 전자 소자로 이용하는 기술은 개시된 바가 없었다.
본 발명의 목적은, 그래핀 양자점과 육방정계 질화붕소가 보유한 구조 상의 유사점 및 전기 전도성, 밴드갭 에너지 등의 물성에 있어서의 차이점을 활용하기 위한 디자인된 박막을 제조하는 기술과 그로부터 제조된 박막을 이용하여 제조한 신개념의 전자 소자를 제공하기 위한 것이다.
본 발명의 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막은, 육방정계 질화붕소 박막에 있어서, 복수 개의 인접한 질소 원자 및 붕소 원자의 자리(site)가 탄소 원자로 치환되어 형성된 그래핀 양자점(GQD, graphene quantum dot)을 하나 이상 포함한다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점의 크기는 2 nm 내지 30 nm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 육방정계 질화붕소 박막은, 단원자 층 박막인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점은, 상기 육방정계 질화붕소 박막이 금속 촉매 나노 입자와 접촉한 영역에서 탄소 전구체가 공급되어 형성되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매 나노 입자의 크기 대비 상기 그래핀 양자점의 크기는 90 % 내지 120 % 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매는 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.
본 발명의 다른 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 포함하는 전자 소자는, 본 발명의 일 실시예에 따르는 채널(channel)을 형성하는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막; 전도성 전극 층을 형성하는 그래핀을 포함하는 박막; 및 터널링 장벽을 형성하는 육방정계 질화붕소 박막;을 포함한다.
본 발명의 일 실시예에 따르면, 상기 전자 소자는, 트랜지스터, 메모리소자, 광전자장치 및 반도체 장치로 이루어진 군에서 선택되는 하나인 것일 수 있다.
본 발명의 또 다른 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법은, 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 촉매 나노 입자가 표면에 하나 이상 형성된 베이스 기판을 준비하는 단계; 육방정계 질화붕소 박막을 상기 베이스 기판 상에 전사하는 단계; 및 상기 육방정계 질화붕소 박막 상에 탄소 전구체를 공급하여 그래핀 양자점을 형성하는 단계;를 포함한다.
본 발명의 일 실시예에 따르면, 상기 베이스 기판을 준비하는 단계는, 상기 베이스 기판 상에 상기 그래핀 양자점이 형성될 위치에, 상기 형성될 그래핀 양자점의 크기에 상응하는 금속 촉매 나노 입자를 하나 이상 형성하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매 나노 입자의 크기는, 2 nm 내지 30 nm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서 형성되는 상기 그래핀 양자점의 크기는, 상기 금속 촉매 나노 입자 크기의 90 % 내지 120 % 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서 상기 탄소 전구체의 공급은 비활성 기체와 함께 공급되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 탄소 전구체는, 메탄(CH4), 에틸렌 (C2H4) 및 아세틸린 (C2H2)으로 이루어지는 군에서 선택되는 하나 이상인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서, 탄소 전구체는 1 sccm 내지 100 sccm의 유량으로 0.5 분 내지 60 분 간 공급되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계는 밀폐된 반응로에서 800 ℃ 내지 1100 ℃ 의 온도에서 20 분 내지 60 분 동안 열처리를 수행하는 것을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계; 후에, 상기 베이스 기판 상에 형성된 금속 촉매 나노 입자를 산 처리 방법을 이용하여 제거하는 단계;를 더 포함하는 것일 수 있다.
본 발명의 일 측에 따르면, 육방정계 질화붕소 내부에 크기, 형태 및 배열 등이 설계에 따라 디자인된 그래핀 양자점이 하나 이상 형성된 박막이 제공될 수 있다. 본 발명에서는 동일한 평면 상에 형성된 육방정계 질화붕소 영역과 그래핀 양자점 영역 간의 상이한 물성을 이용하여 트랜지스터, 메모리 소자, 광전자 장치, 반도체 장치 등의 전자 소자에 활용할 수 있는 효과가 있다.
도 1은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 구조를 나타내는 개략도이다.
도 2는, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조 과정을 나타내는 공정도이다.
도 3은, 본 발명의 일 실시예의 제조과정에서, 백금 금속 촉매 나노 입자가 형성된 베이스 기판 상에 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막이 제조된 상태에 대한 SEM 및 AFM 사진이다.
도 4는, 본 발명의 일 실시예에 따르는 백금 금속 촉매 나노 입자가 제거된 후, 육방정계 질화붕소 내부에 형성된 그래핀 양자점의 라만 스펙트럼 분석 그래프이다.
도 5는, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 제조하기 위해 베이스 기판 상에 형성된 금속 나노 촉매 입자의 크기를 나타내는 그래프와 그 각각의 경우에 생성된 그래핀 양자점의 크기를 나타내는 SEM 사진과 분포도이다. ,
도 6은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 붕소, 질소 및 탄소에 대한 XPS 분석 그래프이다.
도 7은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 UV-vis 분석 그래프이다.
도 8은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 전자 터널링 특성을 분석한 그래프이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 일 측면에 따르면 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 제공한다.
도 1은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 구조를 나타내는 개략도이다. 아래에서는 도 1을 참고하여 본 발명의 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막에 대해 상세히 설명한다.
본 발명의 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막(100)은, 육방정계 질화붕소 박막(110)에 있어서, 복수 개의 인접한 질소 원자 및 붕소 원자의 자리(site)가 탄소 원자로 치환되어 형성된 그래핀 양자점(GQD, graphene quantum dot)(120)을 하나 이상 포함한다.
양자점이란 화학적인 합성 공정을 이용하여 형성 가능한 수 나노미터 내지 수십 또는 수백 나노미터 크기의 반도체 결정을 말한다. 이러한 양자점은 물질 종류의 변화 없이도 입자의 크기 별로 다른 길이의 빛의 파장을 발생하여 다양한 색을 발할 수 있는 특징이 있어 차세대 발광 소자의 등으로서 주목 받고 있다.
본 발명에서는 물리적인 결합 구조가 유사한 육방정계 질화붕소와 그래핀 양자점을 이용하여 동일한 결합 구조 하에서 각각의 영역이 공존하는 박막을 제공하는 것이다. 보다 상세하게 본 발명의 일 실시예에 따르면, 육방정계 질화붕소 박막의 하나 이상의 영역(Dot)이 그래핀으로 치환되어 그래핀 양자점을 형성한 박막을 제공한다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점의 크기는 2 nm 내지 30 nm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 육방정계 질화붕소 박막은, 단원자 층 박막인 것일 수 있다.
최근에 육방정계 질화붕소 박막을 단원자 층 박막이면서 대면적으로 합성하는 기술들에 대해 관심이 집중되고, 일부 연구 결과로서 그 방법들에 대해 공개된 바 있다. 본 발명에서, 상기 육방정계 질화붕소 박막을 단원자 층으로 형성하는 방법에 대해서는 특별히 한정하지 않는다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점은, 상기 육방정계 질화붕소 박막이 금속 촉매 나노 입자와 접촉한 영역에서 탄소 전구체가 공급되어 형성되는 것일 수 있다.
본 발명의 그래핀 양자점의 그래핀은 육방정계 질화붕소가 치환된 것이다. 보다 구체적으로 그래핀 양자점은 육방정계 질화붕소가 금속 촉매 나노 입자와 접촉한 상태에서 탄소 전구체가 공급되면서 질소 및 붕소 원자의 자리가 탄소 원자로 치환된 것일 수 있다.
이 때 상기 탄소 전구체는, 메탄(CH4), 에틸렌 (C2H4) 및 아세틸린 (C2H2)으로 이루어지는 군에서 선택되는 하나 이상인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매 나노 입자의 크기 대비 상기 그래핀 양자점의 크기는 90 % 내지 120 % 인 것일 수 있다.
본 발명에서는 그래핀 양자점의 크기를 원하는 정도로 형성할 수 있다. 이 때 형성되는 그래핀 양자점의 크기는 육방정계 질화붕소가 접촉하게 되는 금속 촉매 나노 입자의 크기를 통해 제어 가능하다. 즉, 육방정계 질화붕소 박막과 접촉하는 금속 촉매 나노 입자를 크게 형성할 경우, 그와 접촉하여 생성되는 그래핀 양자점의 크기도 크게 형성될 수 있다. 반면, 육방정계 질화붕소 박막과 접촉하는 금속 촉매 나노 입자를 작게 형성할 경우, 그와 접촉하여 생성되는 그래핀 양자점의 크기도 작게 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매는 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.
상기 금속 촉매는 육방정계 질화붕소의 질화붕소(BN)와 접촉하여, 육방정계질화붕소 박막의 인접한 질화붕소를 제거하고 동일한 위치에 그래핀을 형성함으로써 육방정계 질화붕소 박막의 금속 촉매와 접촉하는 일부 영역을 치환 가능한 상태로 만드는 것일 수 있다.
상기 금속 촉매 중 백금은, 저압 화학 기상 증착법을 이용하여 단원자층의 육방정계 질화붕소를 형성할 수 있는 최적의 촉매일 수 있다.
본 발명의 다른 일 측면에서는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 포함하는 전자 소자를 제공한다.
전자 소자에서 상기 그래핀 양자점과 육방정계 질화붕소는 밴드 갭 에너지, 전기 전도성 등을 포함하는 서로 다른 물성을 나타내기 때문에 상기 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막은 다양한 목적을 가진 소재로서 전자 소자 내에서 이용될 수 있다.
본 발명의 다른 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 포함하는 전자 소자는, 본 발명의 일 실시예에 따르는 채널(channel)을 형성하는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막; 전도성 전극 층을 형성하는 그래핀을 포함하는 박막; 및터널링 장벽을 형성하는 육방정계 질화붕소 박막;을 포함하는 것일 수 있다.
일 예로서, 상대적으로 전기 전도성이 더 강한 그래핀을 전극 소재로 이용하면서, 절연 특성을 지닌 육방정계 질화붕소는 터널링 장벽으로 구현된 전자 소자를 제조할 수 있다.
일 예로서, 상기 육방정계 질화붕소 박막은 그래핀으로 형성된 두 층 사이에 전자-홀 교환 층으로서 포함될 수 있다.
일 예로서, 상기 전자 소자는 제1 전극(일 예로서, 그래핀 소재) 층 - 제 1 터널링 장벽(일 예로서, 질화붕소 소재) 층 - 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막 층 - 제 2 터널링 장벽(일 예로서, 질화붕소 소재) 층 - 제2 전극(일 예로서, 그래핀 소재) 층으로 형성된 샌드위치 구조체를 포함하는 것일 수 있다. 이 때, 육방정계 질화붕소 내부에 형성된 복수 개의 그래핀 양자점을 형성할 경우 멀티 채널을 확보할 수 있다.
본 발명의 일 실시예에 따르면, 상기 전자 소자는, 트랜지스터, 메모리소자, 광전자장치 및 반도체 장치로 이루어진 군에서 선택되는 하나인 것일 수 있다.
본 발명의 또 다른 일 측면에서는 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법을 제공한다.
도 2는, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조 과정을 나타내는 공정도이다. 아래에서는 도 2를 참고하여 본 발명의 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법 각 단계에 대해 상세히 설명한다.
본 발명의 또 다른 일 측에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법은, 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 촉매 나노 입자가 표면에 하나 이상 형성된 베이스 기판을 준비하는 단계; 육방정계 질화붕소 박막을 상기 베이스 기판 상에 전사하는 단계; 및 상기 육방정계 질화붕소 박막 상에 탄소 전구체를 공급하여 그래핀 양자점을 형성하는 단계;를 포함한다.
이 때, 상기 베이스 기판은 SiO2 소재를 포함하는 것일 수 있다.
이 때, 상기 그래핀 양자점을 형성하는 단계에서는 육방정계 질화붕소가 그래핀으로 치환된다. 보다 상세하게는 복수 개의 질화붕소 입자의 질소 및 붕소의 자리의 원자가 탄소 원자로 치환됨으로써 그래핀 양자점이 형성된다.
상기 치환되는 과정의 일 예를, 화학식과 열역학적 계산식을 통해 확인해 보면 아래와 같다. 아래의 식은 그래핀으로부터 육방정계 질화붕소를 합성하는 알려진 방법의 반응식 중 하나에 대한 역반응 반응식이다.
[화학식 1]
BN(육방정계 질화붕소) + 3CH4 → 3C(그래핀) + 2BH3 + 2NH3(ΔHR = 810.63 kJ/mol)
상기 화학식 1에서는 메탄은 그래핀의 탄소 전구체 물질로 사용되었고, 보레인과 암모니아가 부산물로 생성되었다. 육방정계 질화붕소가 그래핀으로 치환되는 과정은 흡열반응이다.
따라서 육방정계 질화붕소에서 그래핀으로 치환을 시도하기 위해서는 활성화 에너지를 극복하기 위한 상당한 수준의 에너지를 필요로 한다.
본 발명의 일 실시예에 따르면, 상기 베이스 기판을 준비하는 단계는, 상기 베이스 기판 상에 상기 그래핀 양자점이 형성될 위치에, 상기 형성될 그래핀 양자점의 크기에 상응하는 금속 촉매 나노 입자를 하나 이상 형성하는 것일 수 있다.
본 발명에서 베이스 기판의 표면 상에 금속 촉매 나노 입자를 하나 이상 형성하는 방법에 대해서는 특별히 한정하지 아니한다. 다만, 일 예로서 최근에 Chem. Mater. 2015, 27, 7003 에서 발표된 바 있는 SiO2 베이스 기판 상에 백금 금속 촉매 나노 입자를 형성하는 방법을 참고하여 그와 유사한 공정을 이용하여 베이스 기판 상에 금속 촉매 나노 입자를 형성할 수도 있다.
본 발명의 일 실시예에 따르면, 상기 금속 촉매 나노 입자의 크기는, 2 nm 내지 30 nm 인 것일 수 있다.
상기 금속 촉매 나노 입자는 결국 그래핀 양자점의 크기와 관련이 있는 요소이다. 상기 금속 촉매 나노 입자가 2 nm 미만으로 형성될 경우 열처리 과정에서 금속 나노 입자가 증기화되는 문제가 생길 수 있고, 30 nm 초과로 형성될 경우 치환 반응으로 형성된 그래핀 양자점의 양자구속 효과를 확인하는데 어려움이 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서 형성되는 상기 그래핀 양자점의 크기는, 상기 금속 촉매 나노 입자 크기의 90 % 내지 120 % 인 것일 수 있다.
그래핀 양자점은 대체적으로 육방정계 질화붕소가 접촉하게 되는 금속 촉매 나노 입자의 크기와 비례하는 경향을 지니지만, 공정 조건의 설계에 따라서 조금 더 작거나 크게 형성될 수 있다.
상기 그래핀 양자점의 크기는 바람직하게는 95 % 내지 110 % 인 것일 수 있다. 상기 그래핀 양자점의 크기는 더욱 바람직하게는 97 % 내지 105 % 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서 상기 탄소 전구체의 공급은 비활성 기체와 함께 공급되는 것일 수 있다.
상기 그래핀 양자점을 형성하는 단계에서, 탄소 전구체의 공급과 함께 비활성 기체를 함께 공급할 수 있다. 일 예로서, 상기 비활성 기체는 아르곤 및 질소 일 수 있다. 상기 비활성 기체의 주입 유량은 10 sccm 내지 100 sccm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 탄소 전구체는, 메탄(CH4), 에틸렌 (C2H4) 및 아세틸린 (C2H2)으로 이루어지는 군에서 선택되는 하나 이상일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계에서, 탄소 전구체는 1 sccm 내지 100 sccm의 유량으로 0.5 분 내지 60 분 간 공급되는 것일 수 있다.
상기 그래핀 양자점을 형성하는 단계에서, 공급되는 탄소 전구체는 1 sccm 내지 100 sccm의 분사 유량으로 공급되는 것일 수 있다. 상기 탄소 전구체의 분사 유량이 1 sccm 미만일 경우 육방정계 질화붕소 박막의 금속 촉매 나노 입자와 접촉하는 영역에서 질화붕소가 그래핀으로 효과적으로 치환되지 않는 문제가 생길 수 있고, 100 sccm 초과일 경우 육방정계 질화붕소 결합의 일부에 손상이 가는 문제가 생길 수 있다. 상기 탄소 전구체의 분사 유량은 바람직하게는 5 sccm 내지 20 sccm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계는 밀폐된 반응로에서 800 ℃ 내지 1100 ℃ 의 온도에서 20 분 내지 60 분 동안 열처리를 수행하는 것을 포함하는 것일 수 있다.
상기 반응로의 조건에서 800 ℃ 미만에서 열처리가 수행될 경우 육방정계 질화붕소가 그래핀으로 치환되지 않는 문제가 생길 수 있고, 1100 ℃ 를 초과한 온도에서 열처리가 수행될 경우 그래핀 양자점과 육방정계 질화붕소가 손상되는 문제가 생길 수 있다.
상기 열처리하는 단계는 바람직하게는 900 ℃ 내지 1000 ℃ 에서 수행되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 그래핀 양자점을 형성하는 단계; 후에, 상기 베이스 기판 상에 형성된 금속 촉매 나노 입자를 산 처리 방법을 이용하여 제거하는 단계;를 더 포함하는 것일 수 있다.
최종적으로 그래핀 양자점이 형성된 후에, 베이스 기판 상에서 금속 촉매 나노 입자를 제거함으로써 베이스 기판 상에 구비된 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 확보할 수 있다.
이를 통해 기판에서 별도로 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 분리할 필요 없이, 베이스 기판과 그 위에 형성된 그래핀 양자점이 형성된 육방정계 질화붕소 박막을 통째로 전자 소자에 포함되는 기판 등으로 이용 가능한 효과가 있다.
실시예
본 발명의 실시예로서, SiO2 베이스 기판 상에 백금 금속 촉매 나노 입자를 분산 형성하고, 저압 화학적 기상 증착법에 의해 합성한 육방정계 질화붕소 단원자 박막을 그 위에 전사하였다.
그 다음 밀폐된 공간에서 메탄 가스와 아르곤 가스를 주입하여 육방정계 질화붕소 단원자 박막의 일부 영역을 그래핀으로 치환하여 그래핀 양자점을 형성하고 950 ℃ 온도에서 10분간 열처리를 수행하였다.
상기 실험 과정에서, 메탄 가스의 주입 유량은 5 sccm 제어하였고, 아르곤 가스의 주입 유량은 50 sccm 으로 제어하였다.
도 3은, 본 발명의 일 실시예의 제조과정에서, 백금 금속 촉매 나노 입자가 형성된 베이스 기판 상에 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막이 제조된 상태에 대한 SEM 및 AFM 사진이다.
도 3에 나타난 사진을 통해 백금 촉매와 접촉한 영역에서 육방정계 질화붕소가 그래핀으로 효과적으로 치환된 것을 확인할 수 있다.
산 처리를 통해 상기 베이스 기판 상에서 금속 촉매 나노 입자를 제거함으로써 베이스 기판 상에 구비된 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 확보하였다.
그 후, 형성된 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막에 대해, 효과적으로 그래핀 양자점이 형성되었는지를 확인하기 위해 다양한 방법으로 생성물을 분석하였다.
도 4는, 본 발명의 일 실시예에 따르는 백금 금속 촉매 나노 입자가 제거된 라만 스펙트럼 분석 그래프이다.
도 4의 실험 결과를 통해 백금 촉매와 접촉한 영역에서 육방정계 질화붕소가 그래핀으로 효과적으로 치환된 것을 확인할 수 있다.
도 5는, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 제조하기 위해 베이스 기판 상에 형성된 금속 나노 촉매 입자의 크기를 나타내는 그래프와 그 각각의 경우에 생성된 그래핀 양자점의 크기를 나타내는 SEM 사진과 분포도이다.
도 5를 통해 금속 촉매 나노 입자의 크기에 대략적으로 상응하는 크기의 그래핀 양자점이 형성된 것을 확인할 수 있다.
도 6은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 붕소(도 6(a)), 질소(도 6(b)) 및 탄소(도 6(c))에 대한 XPS 분석 그래프이다.
도 7은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 UV-vis 분석 그래프이다.
도 7은 수정 기판 상에 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 배치한 후 UV를 조사하여 분석한 것으로서, 도 7을 보면, 200 nm 파장 대에서 날카로운 피크가 발생하는 것으로 육방정계 질화붕소의 존재를 확인할 수 있으며, 263 nm, 330 nm 파장 대에서 피크가 발생하는 것으로 그래핀 양자점의 존재를 확인할 수 있다.
도 8은, 본 발명의 일 실시예에 따르는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 전자 터널링 특성을 분석한 그래프이다.
도 8(a)는, 제1 전극(그래핀 소재) 층 - 제 1 터널링 장벽(질화붕소 소재) 층 - 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막 층 - 제 2 터널링 장벽(질화붕소 소재) 층 - 제2 전극(그래핀 소재) 층으로 형성된 샌드위치 구조체에서 전자 및 정공이 이동하는 경로를 개략적으로 나타내는 그래프이다.
도 8(b)는 도 8(a) 구조의 에너지 밴드 다이어그램(energy band diagram)이며, 도 8(c) 및 도 8(d)는 7 nm 크기 및 13 nm 크기의 그래핀 양자점이 형성된 경우의 실시예에서 측정된 각각의 밴드 갭 에너지를 확인할 수 있는 그래프이다.
도 8을 통해 본 발명의 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 전자 소자에 적용할 경우, 그래핀 양자점을 이용해 복수 개의 채널을 형성할 수 있고, 터널링 특성을 구현할 수 있음을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 육방정계 질화붕소 박막에 있어서,
    복수 개의 인접한 질소 원자 및 붕소 원자의 자리(site)가 탄소 원자로 치환되어 형성된 그래핀 양자점(GQD, graphene quantum dot)을 하나 이상 포함하고,
    상기 그래핀 양자점의 크기는 2 nm 내지 30 nm 인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막.
  2. 삭제
  3. 제1항에 있어서,
    상기 육방정계 질화붕소 박막은, 단원자 층 박막인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막.
  4. 제1항에 있어서,
    상기 그래핀 양자점은, 상기 육방정계 질화붕소 박막이 금속 촉매 나노 입자와 접촉한 영역에서 탄소 전구체가 공급되어 형성되는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막.
  5. 제4항에 있어서,
    상기 금속 촉매 나노 입자의 크기 대비 상기 그래핀 양자점의 크기는 90 % 내지 120 % 인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막.
  6. 제4항에 있어서,
    상기 금속 촉매는 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막.
  7. 제1항, 제3항 내지 제6항 중 어느 한 항의 채널(channel)을 형성하는 그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막;
    전도성 전극 층을 형성하는 그래핀을 포함하는 박막; 및
    터널링 장벽을 형성하는 육방정계 질화붕소 박막;을 포함하는,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 포함하는 전자 소자.
  8. 제7항에 있어서,
    상기 전자 소자는, 트랜지스터, 메모리소자, 광전자장치 및 반도체 장치로 이루어진 군에서 선택되는 하나인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막을 포함하는 전자 소자.
  9. 백금(Pt), 루테늄(Ru), 로듐 (Rh), 구리(Cu) 및 니켈(Ni)로 이루어진 군에서 선택되는 하나 이상을 포함하는 금속 촉매 나노 입자가 표면에 하나 이상 형성된 베이스 기판을 준비하는 단계;
    육방정계 질화붕소 박막을 상기 베이스 기판 상에 전사하는 단계; 및
    상기 육방정계 질화붕소 박막 상에 탄소 전구체를 공급하여 그래핀 양자점을 형성하는 단계;를 포함하고,
    상기 그래핀 양자점을 형성하는 단계는 상기 육방정계 질화붕소 박막이 금속 촉매 나노 입자와 접촉한 영역에 그래핀 양자점이 형성되는 것이고,
    상기 그래핀 양자점의 크기는 2 nm 내지 30 nm 인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  10. 제9항에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    상기 베이스 기판 상에 상기 그래핀 양자점이 형성될 위치에, 상기 형성될 그래핀 양자점의 크기에 상응하는 금속 촉매 나노 입자를 하나 이상 형성하는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  11. 제10항에 있어서,
    상기 금속 촉매 나노 입자의 크기는, 2 nm 내지 30 nm 인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  12. 제9항에 있어서,
    상기 그래핀 양자점을 형성하는 단계에서 형성되는 상기 그래핀 양자점의 크기는, 상기 금속 촉매 나노 입자 크기의 90 % 내지 120 % 인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  13. 제9항에 있어서,
    상기 그래핀 양자점을 형성하는 단계에서 상기 탄소 전구체의 공급은 비활성 기체와 함께 공급되는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  14. 제9항에 있어서,
    상기 탄소 전구체는, 메탄(CH4), 에틸렌 (C2H4) 및 아세틸린 (C2H2)으로 이루어지는 군에서 선택되는 하나 이상인 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  15. 제9항에 있어서,
    상기 그래핀 양자점을 형성하는 단계에서, 탄소 전구체는 1 sccm 내지 100 sccm의 유량으로 0.5 분 내지 60 분 간 공급되는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  16. 제9항에 있어서,
    상기 그래핀 양자점을 형성하는 단계는, 밀폐된 반응로에서 800 ℃ 내지 1100 ℃ 의 온도에서 20 분 내지 60 분 동안 열처리를 수행하는 것을 포함하는 것인,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.
  17. 제9항에 있어서,
    상기 그래핀 양자점을 형성하는 단계; 후에,
    상기 베이스 기판 상에 형성된 금속 촉매 나노 입자를 산 처리 방법을 이용하여 제거하는 단계;를 더 포함하는,
    그래핀 양자점이 육방정계 질화붕소 내부에 형성된 박막의 제조방법.

KR1020170180843A 2017-12-27 2017-12-27 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자 Active KR102027042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170180843A KR102027042B1 (ko) 2017-12-27 2017-12-27 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170180843A KR102027042B1 (ko) 2017-12-27 2017-12-27 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20190078980A KR20190078980A (ko) 2019-07-05
KR102027042B1 true KR102027042B1 (ko) 2019-09-30

Family

ID=67225601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170180843A Active KR102027042B1 (ko) 2017-12-27 2017-12-27 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자

Country Status (1)

Country Link
KR (1) KR102027042B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407210B (zh) * 2018-11-12 2020-09-25 国家纳米科学中心 一种基于面内异质结的极化波波导传输耦合装置及制备方法
CN115074123B (zh) * 2022-07-27 2023-09-12 安徽师范大学 硼氮硫掺杂碳量子点及其制备方法和检测Ag+可检出最低值浓度的方法和检测pH的方法
CN116588919B (zh) * 2023-05-18 2025-06-03 上海交通大学 嵌在二维材料层间的石墨烯纳米带及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
WO2014144144A1 (en) * 2013-03-15 2014-09-18 Xolve, Inc. Polymer nanocomposites
KR101662708B1 (ko) * 2015-06-10 2016-10-06 울산과학기술원 평면내 육방정계질화붕소층에 그래핀이 삽입된 복합체 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294362B1 (ko) * 2011-09-23 2013-08-06 전자부품연구원 육방정계 질화붕소층을 포함하는 그래핀 복합필름 제조방법
KR101878746B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
WO2014144144A1 (en) * 2013-03-15 2014-09-18 Xolve, Inc. Polymer nanocomposites
KR101662708B1 (ko) * 2015-06-10 2016-10-06 울산과학기술원 평면내 육방정계질화붕소층에 그래핀이 삽입된 복합체 제조방법

Also Published As

Publication number Publication date
KR20190078980A (ko) 2019-07-05

Similar Documents

Publication Publication Date Title
Zhang et al. The edges of graphene
Yu et al. Synthesis of high quality two-dimensional materials via chemical vapor deposition
TWI588285B (zh) 在基板上成長碳薄膜或無機材料薄膜的方法
KR101284059B1 (ko) 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
KR102027042B1 (ko) 육방정계 질화붕소 내부에 형성된 그래핀 양자점 배열 및 그 제조방법, 그를 포함하는 전자 소자
JP4880644B2 (ja) 分岐型カーボンナノチューブの成長方法
US20150287787A1 (en) Graphene Device And Method Of Fabricating A Graphene Device
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
US8426842B2 (en) Doped graphene electronic materials
KR20140114199A (ko) 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
Maharubin et al. Synthesis and applications of semiconducting graphene
Lin et al. Optical properties of graphene in magnetic and electric fields
JP2007182375A (ja) 窒素ドーピングされた単層カーボンナノチューブの製造方法
TWI426048B (zh) 石墨烯奈米窄帶的製備方法
Liang et al. From solid carbon sources to graphene
Chen et al. Theory of magnetoelectric properties of 2d systems
US20200232107A1 (en) Nanoseed-induced lateral monolayers and vertical wings of transition metal dichalcogenides
Choi et al. Atomistic mechanisms of van der Waals epitaxy and property optimization of layered materials
Heya et al. Graphene synthesis from pentacene by soft X-ray irradiation
KR101716785B1 (ko) 그래핀의 제조 방법 및 제조 장치
Sim et al. Design of 2D layered catalyst by coherent heteroepitaxial conversion for robust hydrogen generation
US8455981B2 (en) Doped graphene electronic materials
Piazzi et al. Laser-induced etching of few-layer graphene synthesized by Rapid-Chemical Vapour Deposition on Cu thin films
KR101169538B1 (ko) 레이저를 이용한 그래핀 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 소자, 및 그래핀 반도체 소자를 포함하는 그래핀 트랜지스터
Heya et al. Fabrication of nanographene using nickel supported by a tungsten mesh

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171227

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190228

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190919

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220621

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 5

End annual number: 5