KR102009322B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102009322B1
KR102009322B1 KR1020120140253A KR20120140253A KR102009322B1 KR 102009322 B1 KR102009322 B1 KR 102009322B1 KR 1020120140253 A KR1020120140253 A KR 1020120140253A KR 20120140253 A KR20120140253 A KR 20120140253A KR 102009322 B1 KR102009322 B1 KR 102009322B1
Authority
KR
South Korea
Prior art keywords
unit
voltage
delay
delay time
supplied
Prior art date
Application number
KR1020120140253A
Other languages
English (en)
Other versions
KR20140072580A (ko
Inventor
김형환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120140253A priority Critical patent/KR102009322B1/ko
Publication of KR20140072580A publication Critical patent/KR20140072580A/ko
Application granted granted Critical
Publication of KR102009322B1 publication Critical patent/KR102009322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 패널; 표시 패널을 구동하는 구동부; 구동부를 제어하는 타이밍 제어부; 표시 패널, 구동부 및 타이밍 제어부에 전원을 공급하는 전원 공급부; 전원 공급부로부터 출력된 출력전압을 검출하고 출력전압이 내부에 설정된 전압 범위를 만족하면 지연 시간을 가진 후 타이밍 제어부에 리셋 신호를 공급하되, 리셋 신호의 발생시점을 추가로 지연 조절하는 전원 리셋부를 포함하는 표시장치를 제공한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 현재 액정표시장치 및 유기전계발광표시장치와 같은 표시장치는 소형, 중형 및 대형에 이르기까지 구현되고 있다.
앞서 설명한 바와 같은 표시장치는 표시 패널, 구동부, 타이밍 제어부, 영상처리부 및 전원 공급부 등을 포함한다. 표시 패널은 영상을 표시한다. 표시 패널은 매트릭스 형태로 배치된 서브 픽셀들을 포함한다. 구동부는 표시 패널을 구동한다. 구동부는 표시 패널에 게이트신호를 공급하는 게이트 구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등을 포함한다. 타이밍 제어부는 구동부를 제어한다. 타이밍 제어부는 클록신호, 타이밍신호 및 데이터신호 등을 구동부에 공급한다. 영상처리부는 데이터신호에 대한 영상처리 등을 수행하고 타이밍 제어부에 클록신호, 타이밍신호 및 데이터신호 등 공급한다.
앞서 설명한 바와 같은 표시장치는 타이밍 제어부와 같은 로직 회로의 오동작을 방지하기 위한 전원 리셋 회로를 포함한다. 전원 리셋 회로는 표시장치에 전원이 인가되면 이를 모니터링(monitoring)하고, 타이밍 제어부가 정상적으로 동작할 수 있도록 리셋 신호를 출력한다. 전원 리셋 회로는 전원 공급부로부터 출력된 로직 전원이 충분히 준비된 상태가 되면 일정 지연 시간이 지난 후 로직 회로에 전원이 준비되었다는 리셋 신호를 출력한다.
전원 리셋 회로는 표시장치의 조건별로 리셋 신호의 발생 시점을 조절해야 한다. 그런데, 종래 전원 리셋 회로는 리셋 신호의 발생시점을 용이하게 조절하기 어려운바 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 표시장치를 구성하는 장치 조건에 대응하여 리셋 신호의 지연 시간을 자유롭게 조절하며 최적화하고, 시스템의 오동작 가능성을 방지하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시 패널; 표시 패널을 구동하는 구동부; 구동부를 제어하는 타이밍 제어부; 표시 패널, 구동부 및 타이밍 제어부에 전원을 공급하는 전원 공급부; 전원 공급부로부터 출력된 출력전압을 검출하고 출력전압이 내부에 설정된 전압 범위를 만족하면 지연 시간을 가진 후 타이밍 제어부에 리셋 신호를 공급하되, 리셋 신호의 발생시점을 추가로 지연 조절하는 전원 리셋부를 포함하는 표시장치를 제공한다.
전원 리셋부는 고정된 지연 시간을 가지며 리셋 신호의 발생시점을 지연하는 고정 지연부와, 고정 지연부와 함께 리셋 신호의 발생시점을 가변적으로 추가 지연하는 가변 지연부를 포함할 수 있다.
가변 지연부는 내부 또는 외부로부터 공급된 선택신호에 대응하여 내부에 구성된 커패시터의 용량값이 조절될 수 있다.
리셋 신호의 지연 시간은 선택신호에 대응하여 짧아지거나 길어질 수 있다.
선택신호는 M비트(M은 2 이상 정수)로 설정될 수 있다.
가변 지연부는 선택신호에 응답하여 턴온 또는 턴오프 되는 I개(I는 2 이상 정수)의 스위치와, I개의 스위치의 동작에 대응하여 용량값이 가변되는 J개(J는 2 이상 정수)의 커패시터를 포함할 수 있다.
J개의 커패시터는 동일한 용량값을 갖거나 각기 다른 용량값을 가질 수 있다.
선택신호가 00의 비트값으로 공급되면, 리셋 신호의 발생시점은 추가 지연되지 않고, 선택신호가 01의 비트값으로 공급되면, 리셋 신호의 발생시점은 제1지연 시간만큼 추가 지연되고, 선택신호가 10의 비트값으로 공급되면, 리셋 신호의 발생시점은 제2지연 시간만큼 추가 지연되고, 선택신호가 11의 비트값으로 공급되면, 리셋 신호의 발생시점은 제3지연 시간만큼 추가 지연되며, 제1지연 시간 내지 제3지연 시간의 관계는 제1지연 시간 < 제2지연 시간 < 제3지연 시간으로 정의될 수 있다.
전원 리셋부는 전원 공급부로부터 공급된 아날로그 형태의 제1전위 전압을 검출하고 제1전압을 출력하는 제1전위 전압 검출부와, 전원 공급부로부터 공급된 디지털 형태의 제2전위 전압을 검출하고 제2전압을 출력하는 제2전위 전압 검출부와, 제1전위 전압 검출부로부터 공급된 제1전압을 지연하여 출력하는 제1전위 전압 지연부와, 제2전위 전압 검출부로부터 공급된 제2전압을 지연하여 출력하는 제2전위 전압 지연부와, 제1전위 전압 지연부로부터 공급된 제1전압의 레벨을 증폭하여 출력하는 레벨 시프터부와, 제2전위 전압 지연부로부터 공급된 제2전압을 논리적으로 안정화하여 출력하는 슈미트 트리거부와, 레벨 시프터부로부터 공급된 제1전압에 대응되는 제1논리값과 슈미트 트리거부로부터 공급된 제2전압에 대응되는 제2논리값에 대응하여 로직하이 또는 로직로우의 리셋 신호를 출력하는 신호 출력부와, 선택신호에 대응하여 제1전위 전압 지연부로부터 공급된 제1전압을 추가 지연하여 출력하는 지연 시간 조절부를 포함할 수 있다.
지연 시간 조절부는 선택신호에 응답하여 턴온 또는 턴오프 되는 I개(I는 2 이상 정수)의 스위치와, I개의 스위치의 동작에 대응하여 용량값이 가변되는 J개(J는 2 이상 정수)의 커패시터를 포함할 수 있다.
본 발명은 외부 소자를 별도로 추가하지 않더라도 표시장치를 구성하는 장치 조건에 대응하여 리셋 신호의 지연 시간을 자유롭게 조절하며 최적화하고, 시스템의 오동작 가능성을 방지할 수 있는 표시장치를 제공하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도.
도 3은 본 발명의 실시예에 따른 전원 리셋부를 개략적으로 나타낸 블록도.
도 4는 전원 리셋부에 선택신호를 공급하는 장치의 구성 예시도.
도 5는 리셋 신호의 지연 시간 조절에 대해 설명하기 위한 도면.
도 6은 본 발명의 실시예에 따른 전원 리셋부의 일부를 상세히 나타낸 블록도.
도 7 내지 도 10은 선택신호에 대응하여 동작하는 지연 시간 조절부를 나타낸 회로 구성 예시도들.
도 11은 도 7 내지 도 10의 동작에 따른 리셋 신호의 지연 양상을 나타낸 파형도.
도 12는 본 발명의 실시예에 따른 전원 리셋부의 구현 예시도.
도 13은 출력전압 대비 리셋 신호의 파형 예시도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
본 발명의 실시예에 따른 표시장치에는 전원 공급부(110), 전원 리셋부(120), 타이밍 제어부(130), 게이트 구동부(140), 데이터 구동부(150) 및 표시 패널(160)이 포함된다.
전원 공급부(110)는 표시장치에 전원이 인가되면 외부로부터 공급된 전원을 변환하여 제1전위 전압(VDDA), 제2전위 전압(VDD), 제3전위 전압(VCC) 및 그라운드 전압(GND) 등의 출력전압을 출력한다. 전원 공급부(110)로부터 출력된 제1전위 전압(VDDA), 제2전위 전압(VDD), 제3전위 전압(VCC) 및 그라운드 전압(GND) 등은 타이밍 제어부(130), 게이트 구동부(140), 데이터 구동부(150) 및 표시 패널(160)에 구분되어 공급된다.
타이밍 제어부(130)는 I2C 인터페이스 등을 통해 외부 메모리부로부터 표시 패널(160)의 해상도, 주파수 및 타이밍 정보 등을 포함하는 장치정보(Extended Display Identification Data; EDID)나 보상 데이터 등을 수집한다. 타이밍 제어부(130)는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부들(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(130)는 데이터 타이밍 제어신호(DDC)와 함께 데이터신호(DATA)를 데이터 구동부(150)에 공급한다.
데이터 구동부(150)는 타이밍 제어부(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(150)는 집적회로(IC: Integrated Circuit)로 형성되어 표시 패널(160)에 실장되거나 표시 패널(160)에 연결된 위부 기판에 실장될 수 있다. 데이터 구동부(150)는 데이터라인들(DL)을 통해 표시 패널(160)에 포함된 서브 픽셀들(SP)에 데이터신호(DATA)를 공급한다.
게이트 구동부(140)는 타이밍 제어부(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(140)는 집적회로로 형성되어 표시 패널(160)에 실장되거나 표시 패널(160)에 연결된 위부 기판에 실장될 수 있다. 또한, 게이트 구동부(140)는 게이트인패널(Gate In Panel) 형태로 표시 패널(160)에 형성될 수 있다. 게이트 구동부(140)는 게이트라인들(GL)을 통해 표시 패널(160)에 포함된 서브 픽셀들(SP)에 게이트신호를 공급한다.
표시 패널(160)은 게이트 구동부(140)로부터 공급된 게이트신호와 데이터 구동부(150)로부터 공급된 데이터신호(DATA)에 대응하여 영상을 표시한다. 표시 패널(160)에는 영상을 표시하기 위해 광을 제어하는 서브 픽셀들(SP)이 포함된다.
하나의 서브 픽셀에는 게이트라인(GL1)과 데이터라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 픽셀회로(PC)의 구성에 따라 서브 픽셀들(SP)은 액정소자를 포함하는 액정 표시 패널로 구성되거나 유기발광소자를 포함하는 유기발광 표시 패널로 구성된다.
표시 패널(160)이 액정 표시 패널로 구성된 경우, 픽셀회로(PC)에는 스토리지 커패시터 및 액정층이 포함된다. 스토리지 커패시터는 스위칭 트랜지스터(SW)를 통해 공급된 데이터신호(DATA)를 데이터전압으로 저장한다. 액정층은 화소전극 및 공통전극 사이에 형성된 전계에 대응하여 틸트된다. 액정 표시 패널은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다.
표시 패널(160)이 유기발광 표시 패널로 구성된 경우, 픽셀회로(PC)에는 스토리지 커패시터, 구동 트랜지스터 및 유기 발광다이오드가 포함된다. 스토리지 커패시터는 스위칭 트랜지스터(SW)를 통해 공급된 데이터신호(DATA)를 데이터전압으로 저장한다. 구동 트랜지스터는 유기 발광다이오드에 구동전류를 공급한다. 유기 발광다이오드는 구동전류에 대응하여 빛을 발광한다. 유기발광 표시 패널은 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
전원 리셋부(120)는 표시장치에 전원이 인가되면 전원 공급부(110)로부터 출력된 출력전압을 모니터링(monitoring)하고, 타이밍 제어부(130)가 정상적으로 동작할 수 있도록 리셋 신호(RSB)를 출력한다. 전원 리셋부(120)는 전원 공급부(110)로부터 출력된 출력전압이 충분히 준비된 상태가 되면 일정 지연 시간이 지난 후 타이밍 제어부(130)에 전원이 준비되었다는 리셋 신호(RSB)를 출력한다.
전원 리셋부(120)는 표시장치의 조건별로 리셋 신호의 발생 시점을 조절해야 한다. 본 발명의 실시예는 전원 리셋부(120)로부터 출력되는 리셋 신호(RSB)의 발생시점을 용이하게 조절할 수 있는데 이에 대한 설명은 이하에서 다룬다.
도 3은 본 발명의 실시예에 따른 전원 리셋부를 개략적으로 나타낸 블록도이고, 도 4는 전원 리셋부에 선택신호를 공급하는 장치의 구성 예시도이며, 도 5는 리셋 신호의 지연 시간 조절에 대해 설명하기 위한 도면이다.
본 발명의 실시예에 따른 전원 리셋부(120)에는 제1전위 전압 검출부(121), 제2전위 전압 검출부(122), 지연 시간 조절부(123), 제1전위 전압 지연부(124), 제2전위 전압 지연부(125), 레벨 시프터부(126), 슈미트 트리거부(127) 및 신호 출력부(128)가 포함된다.
제1전위 전압 검출부(121)는 아날로그 전압에 해당하는 제1전위 전압(VDDA)을 검출하고 제1전압을 출력한다. 제1전위 전압 검출부(121)는 검출된 제1전위 전압(VDDA)이 내부에 설정된 전압의 범위를 만족하는지 여부를 비교 판단하고, 제1전위 전압(VDDA)이 내부에 설정된 제1기준전압의 범위를 만족하면 이에 대응되는 제1전압을 출력한다.
제2전위 전압 검출부(122)는 디지털 전압에 해당하는 제2전위 전압(VDD)을 검출하고 제2전압을 출력한다. 제2전위 전압 검출부(122)는 검출된 제2전위 전압(VDD)이 내부에 설정된 제2기준전압의 범위를 만족하는지 여부를 비교 판단하고, 제2전위 전압(VDD)이 내부에 설정된 제2기준전압의 범위를 만족하면 이에 대응되는 제2전압을 출력한다.
제1전위 전압 지연부(124)는 제1전위 전압 검출부(121)로부터 공급된 제1전압을 지연하여 출력한다. 제1전위 전압 지연부(124)는 내부에 형성된 수동 소자에 의해 정해진 시간만큼 제1전압을 지연하여 출력한다.
제2전위 전압 지연부(125)는 제2전위 전압 검출부(122)로부터 공급된 제2전압을 지연하여 출력한다. 제2전위 전압 지연부(125)는 내부에 형성된 수동 소자에 의해 정해진 시간만큼 제2전압을 지연하여 출력한다.
레벨 시프터부(126)는 제1전위 전압 지연부(124)로부터 공급된 제1전압의 레벨을 증폭하여 출력한다. 레벨 시프터부(126)는 내부에 형성된 증폭 소자에 의해 정해진 레벨만큼 제1전압의 레벨을 증폭하여 출력한다. 제1전위 전압 지연부(124)로부터 출력된 제1전압은 전원 공급부(110)의 출력전압 상태에 따라 논리적으로 로직하이(1 또는 H)에 대응되는 전압인지 또는 로직로우(0 또는 L)에 대응되는 전압인지 구분이 어려울 수 있다. 따라서, 레벨 시프터부(126)는 이를 해소하기 위해 제1전압을 증폭하여 출력한다. 그러나, 레벨 시프터부(126)는 제1전위 전압 검출부(121)로부터 출력된 제1전압의 레벨에 따라 생략되거나 다른 형태의 구성으로 대체될 수도 있다.
슈미트 트리거부(127)는 제2전위 전압 검출부(122)로부터 공급된 제2전압을 논리적으로 안정화한다. 슈미트 트리거부(127)는 제2전위 전압 검출부(122)로부터 출력된 제2전압이 잡음 등에 의해 불안정하게 됨에 따라 논리값이 불확실한 구간이 미존재하도록 안정화한다. 슈미트 트리거부(127)는 제1임계전압보다 낮은 범위의 전압은 논리적으로 로직로우(0 또는 L)으로 설정하고, 제2임계전압보다 높은 범위의 전압은 논리적으로 로직하이(1 또는 H)로 설정하여 출력한다. 슈미트 트리거부(127)에 사용되는 슈미트 트리거(Schmitt trigger) 회로는 주지 공용의 기술에 해당하므로 이에 대한 구체적인 설명은 생략한다.
신호 출력부(128)는 레벨 시프터부(126)로부터 공급된 제1전압에 대응되는 제1논리값과 슈미트 트리거부(127)로부터 출력된 제2전압에 대응되는 제2논리값에 대응하여 로직하이 또는 로직로우의 리셋 신호(RSB)를 출력한다.
지연 시간 조절부(123)는 제1전위 전압 지연부(124)로부터 공급된 제1전압의 출력 시간을 조절한다. 지연 시간 조절부(123)는 외부 또는 내부로부터 공급된 선택신호(CN)에 대응하여 제1전위 전압 지연부(124)로부터 공급된 제1전압의 출력 시간을 조절한다.
지연 시간 조절부(123)에 선택신호(CN)를 공급하는 장치는 도 4의 (a)와 같이 타이밍 제어부(130)로 선택될 수 있다. 이와 달리, 지연 시간 조절부(123)에 선택신호(CN)를 공급하는 장치는 도 4의 (b)와 같이 전원 리셋부(120) 내에 포함된 지연 시간 설정부(129)로 선택될 수 있다.
본 발명의 실시예에 따르면, 전원 리셋부(120)를 통해 출력되는 리셋 신호(RSB)는 도 5와 같이 지연 시간 조절부(123)에 공급된 선택신호(CN)에 대응하여 조절된다. 도 5를 참조하면, 리셋 신호(RSB)는 선택신호(CN)에 따라 d1의 구간으로 이동하여 지연 시간이 짧아지거나 d2의 구간으로 이동하여 지연 시간이 길어진다.
이하, 본 발명의 실시예에 따른 전원 리셋부(120)의 일부 구성을 구체화하고 이에 대해 설명한다.
도 6은 본 발명의 실시예에 따른 전원 리셋부의 일부를 상세히 나타낸 블록도이고, 도 7 내지 도 10은 선택신호에 대응하여 동작하는 지연 시간 조절부를 나타낸 회로 구성 예시도들이며, 도 11은 도 7 내지 도 10의 동작에 따른 리셋 신호의 지연 양상을 나타낸 파형도이다.
제1전위 전압 지연부(124)는 제1전위 전압 검출부(121)로부터 공급된 제1전압을 지연하여 출력한다. 제1전위 전압 지연부(124)는 제1전압을 지연하기 위한 수동 소자(Ro, Co)를 포함한다. 수동 소자(Ro, Co)는 지연 저항기(Ro) 및 지연 커패시터(Co)를 포함한다. 지연 저항기(Ro) 및 지연 커패시터(Co)는 RC 회로의 시정수 t = R * C (S)에 대응하여 제1전압을 지연하여 출력한다. 따라서, 제1전위 전압 지연부(124)는 지연 저항기(Ro)의 저항값 및 지연 커패시터(Co)의 용량값에 대응하여 고정된(또는 설정된) 지연 시간을 가지며 제1전압을 지연하여 출력한다. 즉, 제1전위 전압 지연부(124)는 리셋 신호를 고정적으로 지연하는 고정 지연부로 정의된다.
지연 시간 조절부(123)는 M비트(M은 2 이상 정수)로 설정된 선택신호를 공급받고 이에 대응하여 제1전위 전압 지연부(124)로부터 출력된 제1전압을 지연하여 출력한다. 이하, M비트의 선택신호(CN)는 2비트의 선택신호(CN<1:0>)로 정의하여 설명한다. 지연 시간 조절부(123)는 I개(I는 2 이상 정수)의 스위치와 J개(J는 2 이상 정수)의 커패시터를 포함한다. 이하, I개의 스위치와 J개의 커패시터는 2개의 스위치(SW1, SW2)와 2개의 커패시터(C1, C2)로 정의하여 설명한다.
제1 및 제2스위치(SW1, SW2)는 지연 시간 조절부(123)의 출력단에 일단이 연결되고 2개의 커패시터(C1, C2)의 일단에 타단이 구분되어 연결된다. 제1커패시터(C1)는 제1스위치(W1)의 타단에 일단이 연결되고 그라운드 전압(GND)이 공급되는 그라운드 전압단에 타단이 연결된다. 제2커패시터(C2)는 제2스위치(W2)의 타단에 일단이 연결되고 그라운드 전압단에 타단이 연결된다.
2개의 스위치(SW1, SW2)는 2비트의 선택신호(CN<1:0>)에 대응하여 4개의 상태로 온/오프 된다. 2개의 커패시터(C1, C2)는 동일한 용량값을 갖거나 각기 다른 용량값을 갖는다. 2개의 스위치(SW1, SW2)는 2비트의 선택신호(CN<1:0>)에 대응하여 4개의 상태로 온/오프 하므로, 제1전위 전압 지연부(124)는 내부에 포함된 지연 커패시터(Co)와 더불어 2개의 스위치(SW1, SW2)와 2개의 커패시터(C1, C2) 간의 접속 관계에 따라 충전 시간과 방전 시간이 달라진다. 지연 시간 조절부(123)는 제1전위 전압 지연부(124)를 구성하는 RC 회로에 대해 C의 값을 조절하는 변수 역할을 한다. 즉, 지연 시간 조절부(123)는 리셋 신호를 가변적으로 추가 지연하는 가변 지연부로 정의된다.
예컨대, 선택신호(CN<1:0>)가 00의 비트값으로 공급되면 도 7과 같이 2개의 스위치(SW1, SW2)는 모두 턴오프된 상태가 될 수 있다. 이 경우, 제1전위 전압 지연부(124)로부터 공급된 제1전압은 도 11과 같이 지연 시간 조절부(123)에 의해 추가 지연되지 않고 그대로 출력된다.
예컨대, 선택신호(CN<1:0>)가 01의 비트값으로 공급되면 도 8과 같이 제1스위치(SW1)만 턴온 된 상태가 될 수 있다. 이 경우, 제1전위 전압 지연부(124)로부터 출력된 제1전압은 도 11과 같이 지연 시간 조절부(123)에 의해 제1지연 시간(DT1)만큼 추가 지연되어 출력된다.
예컨대, 선택신호(CN<1:0>)가 10의 비트값으로 공급되면 도 9과 같이 제2스위치(SW2)만 턴온 된 상태가 될 수 있다. 이 경우, 제1전위 전압 지연부(124)로부터 공급된 제1전압은 도 11과 같이 지연 시간 조절부(123)에 의해 제2지연 시간(DT2)만큼 추가 지연되어 출력된다.
예컨대, 선택신호(CN<1:0>)가 11의 비트값으로 공급되면 도 10과 같이 제1 및 제2스위치(SW1, SW2)는 모두 턴온 된 상태가 될 수 있다. 이 경우, 제1전위 전압 지연부(124)로부터 공급된 제1전압은 도 11과 같이 지연 시간 조절부(123)에 의해 제3지연 시간(DT3)만큼 추가 지연되어 출력된다.
도 7 내지 도 10에서 알 수 있듯이, 제1지연 시간(DT1) 내지 제3지연 시간(DT3)의 관계는 제1지연 시간(DT1) < 제2지연 시간(DT2) < 제3지연 시간(DT3)으로 정의된다.
위의 설명에서 알 수 있듯이, 지연 시간 조절부(123)는 제1전위 전압 지연부(124)를 구성하는 RC 회로에 대해 C의 값을 조절하는 변수 역할을 하되, 충전 시간과 방전 시간을 증가시킨다. 따라서, 지연 시간 조절부(123)는 선택신호(CN<1:0>)에 대응하여 제1전위 전압 지연부(124)를 구성하는 RC 회로의 C의 값을 점증 또는 점감하며 충전 시간과 방전 시간을 증가시키는 방식으로 제1전압에 대한 지연 시간을 조절한다.
이하, 본 발명의 실시예에 따른 전원 리셋부(120)의 일부 구성을 구체화하고, 전원 공급부로부터 출력되는 출력전압과 리셋 신호 파형을 연계하여 설명한다.
도 12는 본 발명의 실시예에 따른 전원 리셋부의 구현 예시도이고, 도 13은 출력전압 대비 리셋 신호의 파형 예시도이다.
본 발명의 실시예에 따른 전원 리셋부(120)에는 제1전위 전압 검출부(121), 제2전위 전압 검출부(122), 지연 시간 조절부(123), 제1전위 전압 지연부(124), 제2전위 전압 지연부(125) 및 신호 출력부(128)가 포함된다. 전원 리셋부(120)에는 도 6과 같이 레벨 시프터부(126) 및 슈미트 트리거부(127)가 포함될 수 있으나 이는 생략한다.
제1전위 전압 검출부(121)는 아날로그 전압에 해당하는 제1전위 전압(VDDA)을 검출하고 제1전압을 출력한다. 제1전위 전압 검출부(121)는 제1 및 제2저항기(R1, R2), 제1비교기(Comp) 및 제1기준전압 생성부(Vref)로 구성될 수 있으나 이에 한정되지 않는다.
제1 및 제2저항기(R1, R2)는 제1전위 전압(VDDA)을 분압하여 제1비교기(Comp)의 반전단자(-)에 공급하는 역할을 한다. 제1기준전압 생성부(Vref)는 제1전위 전압(VDDA)과 그라운드 전압(GND)을 이용하여 기준전압을 생성하고 생성된 제1기준전압을 제1비교기(Comp)의 비반전단자(+)에 공급하는 역할을 한다. 제1비교기(Comp)는 제1기준전압 생성부(Vref)로부터 출력된 제1기준전압과 제1 및 제2저항기(R1, R2)에 의해 분압된 제1분압 전압을 비교하고 제1분압 전압이 제1기준전압의 범위를 만족하는지 여부를 판단한다. 제1비교기(Comp)는 제1전위 전압(VDDA)이 제1기준전압의 범위를 만족하면 이에 대응되는 제1전압을 증폭하여 출력한다.
제2전위 전압 검출부(122) 또한 제1전위 전압 검출부(121)와 유사한 형태로 구성될 수 있으나 이에 한정되지 않는다. 제1전위 전압 지연부(124), 제2전위 전압 지연부(125) 등은 앞서 설명되었으므로 설명의 중복을 피하기 위해 생략한다.
신호 출력부(128)는 제1전압에 대응되는 제1논리값과 제2전압에 대응되는 제2논리값에 대응하여 로직하이 또는 로직로우의 리셋 신호(RSB)를 출력한다. 신호 출력부(128)는 제1논리값과 제2논리값을 논리 앤드 곱하여 로직하이 또는 로직로우의 리셋 신호(RSB)를 출력하므로 앤드 게이트(AND)로 구현될 수 있으나 이에 한정되지 않는다. 신호 출력부(128)는 제1논리값과 제2논리값이 모두 로직하이 상태를 가질 때만 로직하이(H)에 해당하는 리셋 신호(RSB)를 출력한다. 반면, 신호 출력부(128)는 제1논리값과 제2논리값 중 하나라도 로직로우 상태를 가지면 로직로우(L)에 해당하는 리셋 신호(RSB)를 출력한다.
전원 리셋부(120)가 위와 같이 구성됨에 따라 도 13에 도시된 리셋 신호(RSB)의 지연 시간(trp)은 조절된다. 기 설명된 바와 같이, 리셋 신호(RSB)의 지연 시간(trp)은 선택신호(CN)가 00, 01, 10 또는 11인지에 따라 조절된다.
한편, 제1전위 전압(VDDA)은 아날로그 전압(AVoltage)이다. 아날로그 전압(AVoltage)은 표시장치에 전원이 인가되더라도 초기 구간(t1), 제1지연 구간(t2) 및 제2지연 구간(t3)의 순으로 오르며 안정화 구간(t4)에 도달한다. 즉, 제1전위 전압(VDDA)은 일정 지연 시간을 가지며 안정화 구간(t4)에 도달한다. 이와 달리, 제2전위 전압(VDD)는 디지털 전압(DVoltage)이다. 디지털 전압(DVoltage)은 아날로그 전압(AVoltage) 대비 빠른 속도로 안정화 구간에 도달한다.
초기 구간(t1) 동안 제1전위 전압(VDDA)은 낮은 레벨의 전압 상태로 출력된다. 초기 구간(t1) 동안 리셋 신호(RSB)는 불특정 신호 상태(US; Unknown Signal)이다. 제1지연 구간(t2) 및 제2지연 구간(t3) 동안 제1전위 전압(VDDA)은 특정 전압 범위(VHYST)까지 상승하게 된다. 제1전위 전압(VDDA)이 특정 전압 범위(VHYST) 이상인 임계 전압 범위(VRTH)를 넘어서게 되면 이후 안정화된 상태인 것으로 판단된다. 따라서, 임계 전압 범위(VRTH) 이하로 떨어지지 않는 한 리셋 신호(RSB)는 로직 로우(L)로 전환되지 않는다.
제1지연 구간(t2) 및 제2지연 구간(t3) 동안 리셋 신호(RSB)는 지연 시간(trp)을 갖는 상태이다. 제1지연 구간(t2) 및 제2지연 구간(t3)은 전원 공급부의 회로 구성이나 신뢰성 등에 따라 다르다. 따라서, 지연 시간(trp)은 전원 공급부는 물론 표시장치의 전반에 걸쳐 여러 가지의 장치 조건에 대응하여 마련되어야 한다.
본 발명의 실시예는 표시장치를 구성하는 장치 조건에 대응하여 리셋 신호(RSB)의 지연 시간(trp)을 자유롭게 조절할 수 있다. 리셋 신호(RSB)의 지연 시간(trp)은 작업자 선택신호(CN:<1:0>의 값을 조절하는 방식으로 설정된다. 따라서, 제1전위 전압(VDDA)이 안정화 구간(t4)에 도달하기 전에 위치하는 리셋 신호(RSB)의 지연 시간(trp)은 작업자가 입력한 설정값에 대응하여 리셋 신호(RSB)의 발생 시점이 조절된다.
이와 같이 본 발명의 실시예는 표시장치를 구성하는 장치 조건에 대응하여 리셋 신호(RSB)의 지연 시간(trp)을 조절할 수 있게 되므로, 제1전위 전압(VDDA)과 제2전위 전압(VDD)이 안정화되는 구간부터 타이밍 제어부가 초기 구동을 수행할 수 있게 된다. 이로 인하여, 본 발명의 실시예는 타이밍 제어부 및 이와 연동하는 데이터 구동부 등의 오동작을 방지할 수 있게 된다.
이상 본 발명은 외부 소자를 별도로 추가하지 않더라도 표시장치를 구성하는 장치 조건에 대응하여 리셋 신호의 지연 시간을 자유롭게 조절하며 최적화하고, 시스템의 오동작 가능성을 방지할 수 있는 표시장치를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 전원 공급부 120: 전원 리셋부
121: 제1전위 전압 검출부 122: 제2전위 전압 검출부
123: 지연 시간 조절부 124: 제1전위 전압 지연부
125: 제2전위 전압 지연부 126: 레벨 시프터부
127: 슈미트 트리거부
130: 타이밍 제어부 160: 표시 패널
140: 게이트 구동부 150: 데이터 구동부
SW1, SW2: 2개의 스위치 C1, C2: 2개의 커패시터

Claims (10)

  1. 표시 패널;
    상기 표시 패널을 구동하는 구동부;
    상기 구동부를 제어하는 타이밍 제어부;
    상기 표시 패널, 상기 구동부 및 상기 타이밍 제어부에 전원을 공급하는 전원 공급부; 및
    상기 전원 공급부로부터 출력된 출력전압을 검출하고 상기 출력전압이 내부에 설정된 전압 범위를 만족하면 지연 시간을 가진 후 상기 타이밍 제어부에 리셋 신호를 공급하되, 상기 리셋 신호의 발생시점을 추가로 지연 조절하는 전원 리셋부를 포함하고,
    상기 전원 리셋부는
    고정된 지연 시간을 가지며 상기 리셋 신호의 발생시점을 지연하는 고정 지연부와,
    상기 고정 지연부와 함께 상기 리셋 신호의 발생시점을 가변적으로 추가 지연하는 가변 지연부를 포함하는 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 가변 지연부는
    내부 또는 외부로부터 공급된 선택신호에 대응하여 내부에 구성된 커패시터의 용량값이 조절되는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 리셋 신호의 지연 시간은
    상기 선택신호에 대응하여 짧아지거나 길어지는 것을 특징으로 하는 표시장치.
  5. 제3항에 있어서,
    상기 선택신호는
    M비트(M은 2 이상 정수)로 설정된 것을 특징으로 하는 표시장치.
  6. 제3항에 있어서,
    상기 가변 지연부는
    상기 선택신호에 응답하여 턴온 또는 턴오프 되는 I개(I는 2 이상 정수)의 스위치와,
    상기 I개의 스위치의 동작에 대응하여 용량값이 가변되는 J개(J는 2 이상 정수)의 커패시터를 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 J개의 커패시터는
    동일한 용량값을 갖거나 각기 다른 용량값을 갖는 것을 특징으로 하는 표시장치.
  8. 제5항에 있어서,
    상기 선택신호가 00의 비트값으로 공급되면, 상기 리셋 신호의 발생시점은 추가 지연되지 않고,
    상기 선택신호가 01의 비트값으로 공급되면, 상기 리셋 신호의 발생시점은 제1지연 시간만큼 추가 지연되고,
    상기 선택신호가 10의 비트값으로 공급되면, 상기 리셋 신호의 발생시점은 제2지연 시간만큼 추가 지연되고,
    상기 선택신호가 11의 비트값으로 공급되면, 상기 리셋 신호의 발생시점은 제3지연 시간만큼 추가 지연되며,
    상기 제1지연 시간 내지 상기 제3지연 시간의 관계는 제1지연 시간 < 제2지연 시간 < 제3지연 시간으로 정의된 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 전원 리셋부는
    상기 전원 공급부로부터 공급된 아날로그 형태의 제1전위 전압을 검출하고 제1전압을 출력하는 제1전위 전압 검출부와,
    상기 전원 공급부로부터 공급된 디지털 형태의 제2전위 전압을 검출하고 제2전압을 출력하는 제2전위 전압 검출부와,
    상기 제1전위 전압 검출부로부터 공급된 상기 제1전압을 지연하여 출력하는 제1전위 전압 지연부와,
    상기 제2전위 전압 검출부로부터 공급된 상기 제2전압을 지연하여 출력하는 제2전위 전압 지연부와,
    상기 제1전위 전압 지연부로부터 공급된 상기 제1전압의 레벨을 증폭하여 출력하는 레벨 시프터부와,
    상기 제2전위 전압 지연부로부터 공급된 상기 제2전압을 논리적으로 안정화하여 출력하는 슈미트 트리거부와,
    상기 레벨 시프터부로부터 공급된 상기 제1전압에 대응되는 제1논리값과 상기 슈미트 트리거부로부터 공급된 상기 제2전압에 대응되는 제2논리값에 대응하여 로직하이 또는 로직로우의 리셋 신호를 출력하는 신호 출력부와,
    상기 선택신호에 대응하여 상기 제1전위 전압 지연부로부터 출력된 상기 제1전압을 추가 지연하여 출력하는 지연 시간 조절부를 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 지연 시간 조절부는
    선택신호에 응답하여 턴온 또는 턴오프 되는 I개(I는 2 이상 정수)의 스위치와,
    상기 I개의 스위치의 동작에 대응하여 용량값이 가변되는 J개(J는 2 이상 정수)의 커패시터를 포함하는 표시장치.
KR1020120140253A 2012-12-05 2012-12-05 표시장치 KR102009322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120140253A KR102009322B1 (ko) 2012-12-05 2012-12-05 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120140253A KR102009322B1 (ko) 2012-12-05 2012-12-05 표시장치

Publications (2)

Publication Number Publication Date
KR20140072580A KR20140072580A (ko) 2014-06-13
KR102009322B1 true KR102009322B1 (ko) 2019-08-12

Family

ID=51126409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140253A KR102009322B1 (ko) 2012-12-05 2012-12-05 표시장치

Country Status (1)

Country Link
KR (1) KR102009322B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393393B2 (en) 2020-09-23 2022-07-19 Samsung Display Co., Ltd. Display device and method for operating display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670046B1 (ko) * 1999-12-07 2007-01-16 삼성전자주식회사 액정 표시 장치용 전원 공급 장치
KR20050056469A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101007488B1 (ko) * 2006-04-13 2011-01-12 미쓰비시덴키 가부시키가이샤 냉각 장치 및 전력 변환 장치
KR100811481B1 (ko) * 2006-08-14 2008-03-07 엘지전자 주식회사 전계발광표시장치 및 그 구동방법
KR101493487B1 (ko) * 2008-06-09 2015-03-06 삼성디스플레이 주식회사 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
KR101635204B1 (ko) * 2009-08-07 2016-06-30 엘지디스플레이 주식회사 표시장치와 그 파워 시퀀스 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393393B2 (en) 2020-09-23 2022-07-19 Samsung Display Co., Ltd. Display device and method for operating display device

Also Published As

Publication number Publication date
KR20140072580A (ko) 2014-06-13

Similar Documents

Publication Publication Date Title
US11620010B2 (en) Touch display device, method for driving the same, driving circuit, data-driving circuit, and gate-driving circuit
US10866672B2 (en) Signal transmission device and display using the same
KR102177540B1 (ko) 터치 스크린 일체형 표시장치 및 그 구동 방법
KR101876561B1 (ko) 액정표시장치와 이의 구동방법
US10008152B2 (en) Display device and method of driving the same
KR102009885B1 (ko) 표시장치 및 이의 구동방법
US20170245379A1 (en) Short detection circuit and display device including the same
US9818367B2 (en) Content-driven slew rate control for display driver
US20180254004A1 (en) Integrated circuit for driving display panel and fan-out compensation method thereof
TW201926299A (zh) 驅動顯示面板的驅動裝置
KR20130032718A (ko) 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
KR20160147104A (ko) 표시 장치
US10665157B2 (en) Pre-compensation for pre-toggling-induced artifacts in electronic displays
US9646524B2 (en) Display device for reducing screen flicker during a power-off period and method for driving the same
KR101992159B1 (ko) 표시장치 및 이의 구동방법
US10885870B2 (en) Display device and interface operation thereof
KR102663628B1 (ko) 표시 장치 및 그의 구동 전압 제어 방법
KR20110007529A (ko) 소스 드라이버 및 이를 구비하는 디스플레이 장치
KR20110138096A (ko) 화소 회로 및 이를 구비하는 디스플레이 장치
KR102009322B1 (ko) 표시장치
KR102130106B1 (ko) 전압 생성 회로 및 이를 포함하는 표시 장치
KR102433500B1 (ko) 터치 표시 장치, 구동 방법 및 구동 회로
KR101977968B1 (ko) 액정표시장치와 이의 구동방법
US10887134B2 (en) Circuit device, electro-optical device, and electronic apparatus
KR102202799B1 (ko) 터치 스크린 일체형 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant