KR101994480B1 - 게이트 절연막 형성 방법 - Google Patents

게이트 절연막 형성 방법 Download PDF

Info

Publication number
KR101994480B1
KR101994480B1 KR1020130035568A KR20130035568A KR101994480B1 KR 101994480 B1 KR101994480 B1 KR 101994480B1 KR 1020130035568 A KR1020130035568 A KR 1020130035568A KR 20130035568 A KR20130035568 A KR 20130035568A KR 101994480 B1 KR101994480 B1 KR 101994480B1
Authority
KR
South Korea
Prior art keywords
chamber
peripheral
disposed
magnets
silicon oxide
Prior art date
Application number
KR1020130035568A
Other languages
English (en)
Other versions
KR20140120405A (ko
Inventor
서상훈
정성현
서승훈
Original Assignee
윈텔코퍼레이션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈텔코퍼레이션 주식회사 filed Critical 윈텔코퍼레이션 주식회사
Priority to KR1020130035568A priority Critical patent/KR101994480B1/ko
Publication of KR20140120405A publication Critical patent/KR20140120405A/ko
Application granted granted Critical
Publication of KR101994480B1 publication Critical patent/KR101994480B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 게이트 절연막 형성 방법을 제공한다. 플라즈마 처리 장치는 챔버의 상부면의 중심에서 일정한 반경을 가진 원주 상에 균일한 간격으로 배치된 주변 유전체 튜브들, 주변 유전체 튜브들 감싸도록 배치된 주변 안테나들, 주변 유전체 튜브들로부터 수직으로 이격되어 동일한 제1 평면에 배치된 상부 자석들,및 상부 자석들과 주변 유전체 튜브들 사이에 동일한 제2 평면에 각각 배치된 하부 자석들을 포함한다. 플라즈마 처리 장치의 게이트 절연막 형성 방법은 챔버의 내부에 배치된 실리콘 기판의 활성 영역 상에 게이트 절연막으로 동작하는 실리콘 산화막을 형성하는 단계, 및 실리콘 산화막 상에 게이트 절연막으로 동작하는 실리콘 산화 질화막을 형성하는 단계를 포함한다. 실리콘 산화막을 형성하는 단계는 주변 유전체 튜브들을 통하여 산소를 포함하는 가스를 챔버에 제공하여 형성한 헬리콘 플라즈마를 실리콘 기판에 노출시키어 상기 실리콘 기판을 산화시키는 것을 포함한다. 실리콘 산화 질화막을 형성하는 단계는 주변 유전체 튜브들을 통하여 질소를 포함하는 가스를 챔버에 제공하여 형성한 헬리콘 플라즈마를 실리콘 산화막 상에 노출시키어 실리콘 산화 질화막을 형성한다.

Description

게이트 절연막 형성 방법{Gate Dielectric Layer Forming Method}
본 발명은 게이트 절연막 형성 방법에 관한 것으로, 더 구체적으로 헬리콘 플라즈마 소스들을 이용한 게이트 절연막 형성 방법에 관한 것이다.
통상적으로, 게이트 절연막은 실리콘 기판의 열 산화에 의해 형성되는 실리콘 산화막을 사용된다. 그러나, 실리콘 산화막을 수 nm 정도 까지 얇게 하면, 누설 전류가 증가한다.
일본 공개 공보 2000-294550 및 한국 공개 공보 10-2003-0051883 등을 참조하면, 누설 전류를 감소시키기 위하여, 실리콘 산화막 상에 실리콘 질화막이 형성되는 적층형 게이트 절연막이 개발되고 있다. 적층형 게이트 절연막 형성은 통상적으로 슬롯 안테나를 이용한 마이크로 웨이브 플라즈마 장치를 이용하여 수행된다.
그러나, 상기 마이크로 웨이브 플라즈마 장치는 수십 밀리토르(mTorr) 이상의 높은 공정 압력에서 동작한다. 높은 공정 압력은 가스와 챔버 벽과의 상호 작용을 통하여 분순물을 증가시킬 수 있다. 상기 플라즈마에 의하여 생성된 활성종은 높은 압력에서 여러 번 충돌하여 에너지를 상실하여 실리콘 기판에 제공된다. 이에 따라, 실리콘 산화막의 형성 속도가 감소되고, 실리콘 산화막의 형성 온도가 높아질 수 있다. 특히, 매몰 게이트를 가지는 매몰 MOS FET의 경우, 트랜치 내측면 형성되는 실리콘 산화막은 높은 압력에 의하여 콘퍼멀(conformal)하게 형성되기 어렵다. 또한, 단위 면적당 생성되는 실리콘 산화막의 면적에 따른 로딩 효과(loading)가 증가할 수 있다.
또한, 상기 마이크로 웨이브 플라즈마 장치로 발생한 플라즈마는 챔버의 측면에서 가스를 공급받기 때문에 공정 균일도 또는 플라즈마 균일도를 맞추기 어렵다. 또한, 마이크로 웨이브는 투과 창을 통과하여 상기 투과 창 하부에 플라즈마를 형성한다. 이에 따라, 플라즈마는 상기 투과 창 또는 상기 플라즈마와 직접 접촉하는 부위를 스퍼터링(sputtering)하여 불순물을 형성한다. 상기 불순물은 실리콘 산화막의 막질을 악화시킬 수 있다. 또한, 슬롯 안테나에 높은 전력을 인가하는 경우, 챔버 내부에 아킹(arching)이 발생할 수 있다. 또한, 기판의 크기가 증가함에 따라, 상기 투과 창의 두께가 증가하여, 비용이 증가하고, 유지 및 보수가 어렵다.
따라서, 위와 같은 문제를 해결할 수 있는 새로운 게이트 절연막 증착 장치및 방법이 요구된다.
본 발명의 해결하고자 하는 일 기술적 과제는 대면적 균일한 게이트 절연막을 형성하는 게이트 절연막 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 플라즈마 처리 장치는 챔버의 상부면의 중심에서 일정한 반경을 가진 원주 상에 균일한 간격으로 배치된 주변 유전체 튜브들; 상기 주변 유전체 튜브들 감싸도록 배치된 주변 안테나들; 상기 주변 유전체 튜브들로부터 수직으로 이격되어 동일한 제1 평면에 배치된 상부 자석들;및 상기 상부 자석들과 상기 주변 유전체 튜브들 사이에 동일한 제2 평면에 각각 배치된 하부 자석들을 포함한다. 상기 플라즈마 처리 장치의 게이트 절연막 형성 방법은 상기 챔버의 내부에 배치된 실리콘 기판의 활성 영역 상에 게이트 절연막으로 동작하는 실리콘 산화막을 형성하는 단계; 및 상기 실리콘 산화막 상에 게이트 절연막으로 동작하는 실리콘 산화 질화막을 형성하는 단계를 포함한다. 상기 실리콘 산화막을 형성하는 단계는 상기 주변 유전체 튜브들을 통하여 산소를 포함하는 가스를 상기 챔버에 제공하여 형성한 헬리콘 플라즈마를 상기 실리콘 기판에 노출시키어 상기 실리콘 기판을 산화시키는 것을 포함한다. 상기 실리콘 산화 질화막을 형성하는 단계는 상기 주변 유전체 튜브들을 통하여 질소를 포함하는 가스를 상기 챔버에 제공하여 형성한 헬리콘 플라즈마를 상기 실리콘 산화막 상에 노출시키어 실리콘 산화 질화막을 형성한다.
본 발명의 일 실시예에 있어서, 상기 실리콘 산화막의 두께는 2 nm 이내이고, 상기 실리콘 산화 질화막의 두께는 2 nm 이내이고, 상기 실리콘 기판의 온도는 섭씨 20 도 내지 섭씨 600 도일 수 있다.
본 발명의 일 실시예에 있어서, 상기 실리콘 산화막을 형성하는 동안 상기 챔버의 압력은 1 밀리토르 내지 30 밀리토르일 수 있다.
본 발명의 일 실시예에 있어서, 상기 실리콘 산화 질화막을 형성하는 동안 상기 챔버의 압력은 1 밀리토르 내지 30 밀리토르일 수 있다.
본 발명의 일 실시예에 있어서, 상기 실리콘 산화막을 형성하는 동안 상기 챔버의 상부면의 중심을 통하여 불활성 가스가 상기 챔버에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 자석들은 토로이드 형상의 영구 자석이고, 상기 상부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향일 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 자석들은 토로이드 형상의 영구 자석이고, 상기 하부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향이고, 상기 상부 자석의 자화 방향은 상기 하부 자석의 자화 방향과 동일하고, 상기 상부 자석들의 외부 직경은 상기 하부 자석들의 외부 직경 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 안테나들은 전력을 공급하는 제1 RF 전원에 연결되고, 상기 주변 안테나들은 전력 분배부를 통하여 전력을 분배받을 수 있다.
본 발명의 일 실시예에 있어서, 상기 전력 분배부는: 상기 제1 RF 전원으로터 전력을 공급받는 동축 케이블 형태의 입력 브랜치; 상기 입력 브랜치와 연결되고 3 갈래로 갈라지는 동축 케이블 형태의 3 웨이(way) 브랜치; 상기 3 웨이 브랜치에 연결되어 2 갈래로 갈라지는 동축 케이블 형태의 T 브랜치들; 및 상기 T 브랜치들의 외피와 상기 주변 안테나들을 연결하는 접지 라인들을 포함할 수 있다. 상기 T 브랜치들의 내부 도선은 상기 주변 안테나들의 일단에 연결되고, 상기 T 브랜치들의 외피는 상기 주변 안테나들의 타단에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 챔버의 상부면의 중심에 배치되는 중심 유전체 튜브; 및 상기 중심 유전체 튜브 주위에 배치된 중심 안테나;를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 유전체 튜브들 내에서 자기장의 방향과 상기 중심 유전체 튜브 내의 자기장은 방향은 서로 반대일 수 있다.
본 발명의 일 실시예에 있어서, 상기 챔버는 금속 재질의 하부 챔버, 상기 하부 챔버에 연속적으로 연결되는 비금속 재질의 상부 챔버, 및 상기 상부 챔버의 상부면을 덮는 금속 재질의 상판을 포함하고, 측면 코일은 상기 상부 챔버의 측면을 감도록 배치되어, 유도 결합 플라즈마를 상기 챔버의 내부에 형성할 수 있다
본 발명의 일 실시예에 따른 게이트 절연막 형성 방법은 2층 자석 구조의 헬리콘 소스를 사용하여 헬리콘 플라즈마를 형성하고, 챔버의 중심에는 플라즈마를 형성하지 않거나 자석을 이용하지 않는 유도 결합 플라즈마를 형성한다. 이 경우, 게이트 절연막으로 사용되는 실리콘 산화막 및 실리콘 산화 질화막의 공정 균일도 및 공정 속도가 현저히 증가될 수 있다.
도 1a는 통상적인 헬리콘 플라즈마 장치의 안테나 배열을 설명하는 평면도이다.
도 1b은 도 1a의 I-I'선을 따라 자른 단면에서 자기장 프로파일을 나타내는 컴퓨터 시뮬레이션 결과이다.
도 1c는 도 1a의 II-II'선을 따라 자른 단면에서 자기장 프로파일을 나타내는 컴퓨터 시뮬레이션 결과이다.
도 2a은 본 발명의 일 실시예에 따라 형성된 MOS FET(Metal Oxide Semiconductor Field Effect Transistor)를 설명하는 도면이다.
도 2b는 본 발명의 일 실시예에 따른 매몰형 MOS FET(Burried Metal Oxide Semiconductor Field Effect Transistor)를 설명하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 발생 장치를 설명하는 사시도이다.
도 4는 도 3의 상부 자석과 하부 자석을 설명하는 사시도이다.
도 5는 도 4의 유전체 튜브들의 배치관계를 설명하는 평면도이다.
도 6은 도 3의 플라즈마 발생 장치를 설명하는 개념 단면도이다.
도 7은 도 3의 플라즈마 발생 장치를 설명하는 회로도이다.
도 8은 도 3의 유전체 튜브들를 설명하는 도면이다.
도 9a은 도 3의 전력 분배부를 설명하는 사시도이다.
도 9b는 도 9a의 III-III'선을 따라 자른 단면도이다.
도 9c는 도 9a의 IV-IV'선을 따라 자른 단면도이다.
도 9d는 도 9a의 V-V'선을 따라 자른 단면도이다.
도 10a는 도 5의 VI-VI'선을 따라 자른 단면에서 자기장을 설명하는 도면이다.
도 10b는 도 5의 VII-VII'선을 따라 자른 단면에서 자기장을 설명하는 도면이다.
도 11a는 도 1a의 구조를 가진 플라즈마 발생 장치를 이용하여 증착한 실리콘 산화막의 두께 분포를 설명하는 도면이다.
도 11b는 도 3의 구조를 가진 플라즈마 발생 장치를 이용하여 증착한 실리콘 산화막의 두께 분포를 설명하는 도면이다.
도 12는 본 발명의 다른 실시예에 따른 실리콘 산화막 증착용 플라즈마 발생 장치를 설명하는 도면이다.
도 13은 도 12의 플라즈마 발생 장치의 회로도이다.
도 14는 본 발명의 또 다른 다른 실시예에 따른 플라즈마 발생 장치를 설명하는 단면도이다.
도 1a는 통상적인 헬리콘 플라즈마 장치의 안테나 배열을 설명하는 평면도이다.
도 1b은 도 1a의 I-I'선을 따라 자른 단면에서 자기장 프로파일을 나타내는 컴퓨터 시뮬레이션 결과이다.
도 1c는 도 1a의 II-II'선을 따라 자른 단면에서 자기장 프로파일을 나타내는 컴퓨터 시뮬레이션 결과이다.
도 1a 내지 도 1c를 참조하면, 실린더형 챔버의 상판(53)에 7 개의 유전체 튜브가 배치된다. 중심 유전체 튜브(11)는 상기 상판(53)의 중심에 배치되고, 6개의 주변 유전체 튜브(21)는 상기 상판(53)의 중심을 기준으로 일정한 반경의 원주 상에 일정한 간격으로 대칭적으로 배치된다. 또한, 중심 안테나(16)는 상기 중심 유전체 튜브(11)를 감싸고 있다. 주변 안테나(26)는 상기 주변 유전체 튜브(21)를 감싸고 있다. 또한, 헬리콘 플라즈마를 형성하기 위하여, 상기 중심 안테나 및 상기 주변 안테나와 수직으로 이격되어 영구자석들(12,22)이 배치된다.
컴퓨터 시뮬레이션에 따르면, 종래의 유전체 튜브마다 하나의 영구 자석을 사용하는 경우, 자기장은 상기 유전체 튜브의 측면을 경사 입사한다. 따라서, 상기 유전체 튜브를 감싸는 안테나에 의하여 형성된 플라즈마는 상기 유전체 튜브의 내벽을 충격한다. 즉, 전자는 자기장을 따라 운동하고, 상기 전자가 상기 유전체 튜브의 내벽에 충돌함에 따라, 열이 발생되고, 스퍼터링이 발생될 수 있다. 따라서, 전자의 손실이 증가하여, 플라즈마 밀도가 감소하고, 열에 의하여 장비의 안정성이 감소한다. 특히, 중심 유전체 튜브를 감싸는 안테나는 기판 상의 플라즈마 밀도를 챔버 중심에서 증가시킨다. 따라서, 균일한 공정이 어렵다.
실험결과 및 컴퓨터 시뮬레이션 결과에 따르면, 하나의 유전체 튜브마다 한 개의 영구자석만이 배치된 경우, 병렬 연결된 상기 주변 안테나들(116a~116f)은 챔버 내부의 기판 상에 균일한 플라즈마를 생성하지 못한다. 그 이유는 영구 자석들 하부의 유전체 튜브의 내부에서 자기장의 방향이 z 측 방향에서 벗어나기 때문이다. 따라서, 균일한 플라즈마를 형성하기 위한 새로운 자석 구조가 요구된다.
본 발명의 일 실시예에 따른 게이트 절연막 형성 방법은 복수의 헬리콘 플라즈마 소스를 이용한다. 이에 따라, 게이트 절연막은 수 밀리토르의 낮은 압력에서 고밀도의 플라즈마에 의하여 형성될 수 있다. 헬리콘 플라즈마는 유도 결합 플라즈마 및 마이크로 웨이브 플라즈마가 동작할 수 없는 낮은 압력에서 동작할 수 있다. 수십 밀리토르 이하의 낮은 압력에서 형성된 실리콘 산화막은 게이트 절연막으로 사용될 수 있는 우수한 특성을 보인다.
또한, 헬리콘 플라즈마는 낮은 압력에서 특정한 영역에 높은 플라즈마 밀도를 유지할 수 있다. 따라서, 헬리콘 플라즈마는 낮은 압력에서 고밀도의 활성종을 형성하고, 상기 활성종은 실리콘 기판에 가스와 충돌없이 제공될 수 있다. 이에 따라, 실리콘 기판의 증착 온도가 감소되고 증착 속도가 증가할 수 있다. 실리콘 산화막 형성시, 상기 실리콘 기판의 온도는 섭씨 20 도까지 감소될 수 있다. 또한, 상기 실리콘 기판이 처리되는 시간은 수분 이하로 감소될 수 있다. 따라서, 실리콘 기판에 형성되는 반도체 소자는 감소된 열적 부담(reduced thermal budget)을 가질 수 있다.
또한, 헬리콘 플라즈마 소스 각각은 가스 공급부를 가지고 있어, 측면 가스 공급에 의한 가스 불균일성을 극복할 수 있다. 따라서, 공정 균일도가 향상될 수 있다. 낮은 압력에 기인하여, 컨포멀한 실리콘 산화막의 형성이 가능하고, 로딩 효과가 감소될 수 있다. 헬리콘 플라즈마 소스는 수 킬로 와트 이상의 높은 전력을 제공받아도 아크를 발생시키지 않는다. 또한, 헬리콘 플라즈마 소스에서는 자기장을 이용하여 강한 플라즈마가 생성되는 영역은 유전체 튜브의 벽과 이격될 수 있다. 따라서, 플라즈마에 의한 직접적인 스퍼터링 효과는 감소될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 2a은 본 발명의 일 실시예에 따라 형성된 MOS FET(Metal Oxide Semiconductor Field Effect Transistor)를 설명하는 도면이다.
도 2a을 참조하면, 실리콘 기판(302) 상에 게이트 절연막 및 게이트 도전층이 형성되고, 게이트 절연막 및 게이트 도전층을 패터닝하여 게이트 절연 패턴(310) 및 게이트 전극(322)이 형성된다. 상기 게이트 전극(322)의 양 측면의 실리콘 기판(302)에는 소스 영역(304)과 드레인 영역(306)이 형성될 수 있다. 상기 게이트 절연 패턴(310)은 실리콘 기판(302) 상에 차례로 적층된 실리콘 산화막(312) 및 실리콘 산화 질화막(314)을 포함할 수 있다. 상기 게이트 전극(322)은 도핑된 폴리 실리콘, 텅스텐, 텅스텐 실리사이드, 타이타늄, 또는 타이타늄 실리사이드일 수 있다. 상기 게이트 전극(322)과 상기 실리콘 산화 질화막(314) 사이에 HfO2와 같은 고유전율막이 추가로 형성될 수 있다. 상기 게이트 전극(322)이 플로팅 게이트 전극 구조를 가지는 경우, 상기 게이트 전극(314)은 차례로 적층된 전하를 트랩하는 플로팅 게이트, 절연막, 및 상부 게이트 전극을 포함할 수 있다. 상기 게이트 절연막은 본 발명의 일 실시예에 따른 헬리콘 플라즈마로 형성될 수 있다.
도 2b는 본 발명의 일 실시예에 따른 매몰형 MOS FET(Burried Metal Oxide Semiconductor Field Effect Transistor)를 설명하는 도면이다.
도 2b를 참조하면, 게이트 전극(322)은 실리콘 기판(302) 상에 형성된 트렌치(303)를 채우도록 배치되며, 상기 게이트 전극(310)과 상기 트렌치(303) 사이에 게이트 절연막(310)이 배치될 수 있다. 매몰형 MOS FET의 경우, 상기 트렌치(303)의 종횡비가 클수록, 상기 게이트 절연막(310)은 콘포멀하게 형성되기 어렵다. 따라서, 종래의 높은 압력에서 동작하는 마이크로 웨이브 플라즈마 장치는 매몰형 MOS FET 구조의 게이트 절연막을 형성하기 어렵다. 따라서, 상기 게이트 절연막(310)은 낮은 압력에서 동작하는 본 발명의 일 실시예에 따른 헬리콘 플라즈마로 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 발생 장치를 설명하는 사시도이다.
도 4는 도 3의 상부 자석과 하부 자석을 설명하는 사시도이다.
도 5는 도 4의 유전체 튜브들의 배치관계를 설명하는 평면도이다.
도 6은 도 3의 플라즈마 발생 장치를 설명하는 개념 단면도이다.
도 7은 도 3의 플라즈마 발생 장치를 설명하는 회로도이다.
도 8은 도 3의 유전체 튜브들를 설명하는 도면이다.
도 9a은 도 3의 전력 분배부를 설명하는 사시도이다.
도 9b는 도 9a의 III-III'선을 따라 자른 단면도이다.
도 9c는 도 9a의 IV-IV'선을 따라 자른 단면도이다.
도 9d는 도 9a의 V-V'선을 따라 자른 단면도이다.
도 10a는 도 5의 VI-VI'선을 따라 자른 단면에서 자기장을 설명하는 도면이다.
도 10b는 도 5의 VII-VII'선을 따라 자른 단면에서 자기장을 설명하는 도면이다.
도 3 내지 도 8, 및 도 9a 내지 도 9d를 참조하면, 플라즈마 발생 장치(100)는 상기 챔버(152)의 상부면(153)의 중심에서 일정한 반경을 가진 원주 상에 균일한 간격으로 배치된 주변 유전체 튜브들(112a~112f), 상기 주변 유전체 튜브들(112a~112f)를 감싸도록 배치된 주변 안테나들(116a~116f), 상기 주변 유전체 튜브들(112a~112f)로부터 수직으로 이격되고 동일한 제1 평면에 배치된 상부 자석들(132a~132f), 및 상기 상부 자석들(132a~132f)과 상기 주변 유전체 튜브들(112a~112f) 사이에 동일한 제2 평면에 각각 배치된 하부 자석들(192a~192f)을 포함한다. 상기 상부 자석(132a)과 상기 하부 자석(192a)의 중심축은 서로 일치한다.
상기 챔버(152)는 원통 형상 또는 사각통 형상을 가질 수 있다. 상기 챔버(152)는 가스를 공급하는 가스 공급부 및 가스를 배출하는 배기부를 포함할 수 있다. 상기 챔버(152)는 기판 홀더(154) 및 상기 기판 홀더(154) 상에 장착되는 기판(156)을 포함할 수 있다. 상기 챔버(152)는 상부면(153)을 포함할 수 있다. 상기 상부면(153)은 상기 챔버(152)의 뚜껑일 수 있다. 상기 상부면(153)은 금속 또는 금속 합금으로 형성될 수 있다. 상기 상부면은 x-y 평면에 배치될 수 있다.
상기 상부면(153)에는 주변 관통홀들(111a~111f)이 배치될 수 있다. 상기 상부면은 사각판 또는 원판 형상일 수 있다. 상기 주변 관통홀들(111a~111f)은 상기 상부면(153)의 중심에서 일정한 반경을 가진 원주 상에 일정한 간격을 가지고 배치될 수 있다. 상기 주변 관통홀(111a)의 내경은 상기 주변 유전체 튜브(112a)의 내경과 실질적으로 동일할 수 있다. 상기 상부면(153)의 중심에는 중심 관통홀(211)이 배치될 수 있다.
주변 관통홀들(111a~111f) 상에 각각 주변 유전체 튜브들(112a~112f)이 배치될 수 있다. 중심 관통홀(211) 상에 중심 유전체 튜브(212)가 배치될 수 있다. 상기 상부면(153)은 2개의 판을 서로 결합하여 형성될 수 있다. 이에 따라, 상기 상부면(153) 내부에는 냉매가 흐를 수 있는 유로가 형성될 수 있다.
상기 주변 유전체 튜브들(112a~112f) 및 상기 중심 유전체 튜브(212)는 뚜껑이 없는 벨자(bell-jar) 형태일 수 있다. 상기 주변 유전체 튜브들(112a~112f) 및 상기 중심 유전체 튜브(212)는 와셔 형태의 지지부와 원통 형상의 실린더부를 포함할 수 있다. 상기 주변 유전체 튜브들(112a~112f)의 내부 및 상기 중심 유전체 튜브(212)의 내부는 진공 상태로 유지될 수 있다.
상기 주변 유전체 튜브(112a~112f) 및 상기 중심 유전체 튜브(212)는 유리, 쿼츠, 알루미나, 사파이어, 또는 세라믹으로 형성될 수 있다. 상기 중심 유전체 튜브(212)의 일단은 상기 챔버(152)의 중심 관통홀(211)에 연결되고, 상기 중심 유전체 튜브(212)의 타단은 금속 뚜껑(214)에 연결될 수 있다.
상기 주변 유전체 튜브들(112a~112f)의 일단은 상기 챔버(152)의 주변 관통홀(111a~111f)에 연결되고, 상기 주변 유전체 튜브들(112a~112f)의 타단은 금속 뚜껑들(114a~114f)에 연결될 수 있다. 상기 금속 뚜껑들(114a~114f)은 가스를 유입하기 위한 가스 유입부(115)를 포함할 수 있다. 상기 금속 뚜껑들(114a~114f)은 헬리콘 웨이브를 반사시켜 보강 간섭을 일으킬 수 있다. 상기 주변 유전체 튜브(112a~112f)의 길이는 수 센치 미터 내지 수십 센치 미터일 수 있다. 상기 주변 유전체 튜브(112a~112f)의 길이는 유전체 튜브의 반경(R), 상기 주변 유전체 튜브에서의 자속밀도의 세기(B0), 플라즈마 밀도(n0), 및 전원의 주파수(f)에 의하여 결정될 수 있다.
반경이 R인 경우, 상기 주변 유전체 튜브 내의 플라즈마가 균일하다고 가정한 경우, m=0인 헬리콘 모드에 대하여 상기 주변 유전체 튜브(112a~112f)의 벽에서의 라디알 전류 밀도(radial current density)는 영이 된다. 상기 주변 유전체 튜브(112a~112f)의 길이(L/2=π/kz)는 헬리콘 웨이브의 반파장에 해당되고 다음과 같이 주어진다. kz는 헬리콘 웨이브의 파수(wave number)이다.
Figure 112013028487692-pat00001
여기서, e는 전자의 전하량이고, B0는 자속 밀도의 세기이고, μ0는 투자율이이고, ω는 각주파수이고, n0은 플라즈마의 밀도이다. 주파수(f)가 13.56 Mhz이고, B0는 90 Gauss이고, n0가 4x 1012 cm- 3 인 경우, 주변 유전체 튜브의 길이(L/2)는 5.65 cm일 수 있다.
주변 안테나들(116a~116f)은 기하학적 대칭성을 가질 수 있다. 상기 주변 안테나들은 동일한 구조를 가지고 서로 전기적으로 병렬 연결될 수 있다. 상기 주변 안테나들(116a~116f)은 원통 형상 또는 사각통 형상의 도전성 파이프일 수 있다. 상기 주변 안테나들(116a~116f)의 내부에 냉매가 흐를 수 있다.
상기 주변 안테나들(116a~116f)은 상기 상부면(153)의 중심을 기준으로 일정한 반경의 원주의 주위에 대칭적으로 될 수 있다. 상기 주변 안테나들(116a~116f)은 6개일 수 있다. 상기 주변 안테나들(116a~116f)은 상기 주변 유전체 튜브를 감싸도록 배치될 수 있다. 상기 주변 안테나들(116a~116f)은 3 턴(turn)의 안테나일 수 있다.
상기 주변 안테나들(116a~116f)은 상부 자석들(132a~132f) 및 하부 자석들(192a~192f)에 의하여 형성된 자기장을 이용하여 수십 밀리 토르 이하의 저압에서 헬리콘 플라즈마를 형성할 수 있다. 바람직하게는, 상기 챔버의 압력은 1 밀리토르 내지 30 밀리토르일 수 있다.
상기 주변 안테나는 상기 주변 유전체 튜브 내의 중심 영역에 플라즈마 밀도를 증가시킬 수 있다. 헬리콘 플라즈마는 제공된 산소 가스를 포함하는 제1 공정 가스를 해리시킬 수 있다. 상기 헬리콘 플라즈마는 챔버 내에서 확산하여 상기 기판 상에 확산하여 전체적으로 균일한 플라즈마 밀도 분포를 형성할 수 있다.
상부 자석들(132a~132f) 및 하부 자석들(192a~192f)에 의하여 형성된 자기장의 방향은 상기 주변 유전체 튜브 내에서 음의 z축 방향일 수 있다. 또한, 상기 중심 유전체 튜브 상에는 자석들이 배치되지 않으므로, 상기 중심 유전체 튜브 내에서 자기장은 방향은 양의 z축 방향일 수 있다.
상기 주변 유전체 튜브 내에서 헬리콘 플라즈마가 형성되는 부위는 구면 구조를 가질 수 있다. 이에 따라, 기판 상의 플라즈마 밀도 분포는 향상될 수 있다. 또한, 상기 주변 유전체 튜브 내의 헬리콘 플라즈마에 스퍼터링 손상 및 열 손상이 억제될 수 있다.
상기 제1 RF 전원(162)은 제1 주파수의 정현파를 출력할 수 있다. 상기 제1 RF 전원(162)의 전력은 제1 임피던스 매칭 네트워크(163)를 통하여 제1 전력 분배부(122)에 제공될 수 있다. 상기 제1 RF 전원(162)의 주파수는 수백 kHz 내지 수백 MHz 일 수 있다.
제1 전력 분배부(122)는 상기 제1 임피던스 매칭 네트워크(163)를 통하여 공급받은 전력을 병렬 연결된 주변 안테나들(116a~116f)에게 분배할 수 있다. 상기 제1 전력 분배부(122)는 제1 전력 분배 라인(122c), 및 상기 제1 전력 분배 라인(122c)을 감싸고 접지되는 제1 도전성 외피(122a)를 포함할 수 있다. 상기 제1 전력 분배부(122)의 입력단(N1)과 상기 주변 안테나들(116a~116f) 사이의 거리는 동일할 수 있다. 제1 절연부는 상기 제1 전력 분배라인(122c)과 상기 제1 도전성 외피(122a) 사이에 개재될 수 있다.
상기 제1 전력 분배부(122)는 주변 안테나들에 동일한 길이를 가지는 동축 케이블 형태를 가진다. 따라서, 주변 안테나들은 동일한 조건에서 동작될 수 있다. 또한, 주변 안테나들은 동일한 임피던스를 유지하도록, 주변 안테나의 일단은 전력 공급 라인에 연결되고, 주변 안테나의 타단은 전력 분배부를 구성하는 외피에 동일한 길이를 가지는 접지라인을 통하여 연결되어야 한다.
상기 제1 전력 분배부(122)는 상기 제1 RF 전원(162)으로터 전력을 공급받는 동축 케이블 형태의 입력 브랜치(123), 상기 입력 브랜치(123)와 연결되고 3 갈래로 갈라지는 동축 케이블 형태의 3 웨이(way) 브랜치(124), 및 상기 3 웨이 브랜치(124)에 연결되어 2 갈래로 갈라지는 동축 케이블 형태의 T 브랜치들(125)을 포함할 수 있다.
상기 입력 브랜치(123)는 원통 형상일 수 있다. 상기 입력 브랜치(123)는 동축 케이블 구조를 가지고 있다. 상기 입력 브랜치(123)는 원통형의 내부 도전체(123c), 내부 도전체를 감싸는 원통형의 절연체(123b), 및 절연체를 감싸는 원통형의 외부 도전체(123a)를 포함할 수 있다. 상기 내부 도전체(123c)에는 냉매가 흐를 수 있다.
상기 입력 브랜치(123)의 일단은 상기 제1 임피던스 매칭 네트워크(163)에 연결되고, 상기 입력 브랜치(123)의 타단은 120도 간격으로 갈라진 상기 3 웨이(way) 브랜치(124)에 연결될 수 있다.
상기 3 웨이(way) 브랜치(124)는 축을 따라 절단된 사각통 형상일 수 있다. 상기 3 웨이(way) 브랜치(124)는 상기 상판에 z축 방향으로 이격된 xy 평면에 배치될 수 있다. 상기 3 웨이(way) 브랜치(124)는 동축 케이블 구조를 가질 수 있다. 상기 3 웨이(way) 브랜치(124)는 원통형의 내부 도전체(124c), 내부 도전체를 감싸는 절단된 사각통 형상의 절연체(124b), 및 절연체를 감싸는 절단된 사각통 형상의 외부 도전체(124a)를 포함할 수 있다. 상기 입력 브랜치(123)의 내부 도전체(123c)를 통하여 공급된 냉매는 상기 3 웨이(way) 브랜치(124)의 내부 도전체(124c) 내부로 흐를 수 있다. 상기 3 웨이(way) 브랜치(124)의 팔의 길이는 상기 상부면의 중심으로터 상기 주변 유전체 튜브의 배치 위치 사이의 거리보다 클 수 있다. 이에 따라, T 브랜치들(125)과 주변 안테나들의 전기적 연결은 용이하게 수행될 수 있다.
T 브랜치들(125)은 상기 3 웨이(way) 브랜치(124)에 연결되어 전력을 2 갈래로 분배할 수 있다. 상기 T 브랜치들(125)은 절단된 사각통 형상일 수 있다. 상기 T 브랜치들(125)은 동축 케이블 구조를 가질 수 있다. 상기 T 브랜치들(125)은 원통 형상의 내부 도전체(125c), 내부 도전체를 감싸는 절연체(125b), 및 절연체를 감싸는 외부 도전체(125a)를 포함할 수 있다. 상기 내부 도전체(125c) 내부로 냉매가 흐를 수 있다. 상기 T 브랜치들(125)은 동일한 길이의 팔을 가질 수 있다.
상기 T 브랜치들(125) 각각은 한 쌍의 주변 안테나(116a,116b)에 전력을 공급할 수 있다. 상기 T 브랜치들(125)은 동일한 형상일 수 있다. 상기 내부 도전체(125c)는 상기 주변 안테나(116a,116b)와 연속적으로 연결되어 전력 및 냉매를 동시에 공급할 수 있다. 상기 3 웨이 브랜치(124)의 내부 도전체(124c)를 통하여 공급된 냉매는 상기 T 브랜치(125)의 내부 도전체(125c) 내부로 흐를 수 있다.
고정판들(113)은 상기 주변 안테나들(116a~116f)을 고정하고 상기 상부면(153)에 고정될 수 있다. 상기 고정판들(113)은 스트립 라인 형태일 수 있다. 상기 고정판들(113)의 일단은 상기 주변 안테나들(116a~116f)의 일단에 연결되어 접지될 수 있다. 상기 고정판들(113)의 타단은 접지 라인(119)의 일단에 연결되어 접지될 수 있다.
상기 접지 라인(119)은 상기 고정판(113)과 상기 T 브랜치(125)의 외부 도전체(125a)를 서로 연결할 수 있다. 상기 접지 라인(119)의 일단은 상기 고정판(113)의 타단에 연결되고, 상기 접지 라인(119)의 타단은 상기 T 브랜치(125)의 외부 도전체(125a)에 연결될 수 있다. 상기 접지 라인(119)의 길이는 주변 안테나들(116a~116f)에 대하여 동일할 수 있다. 이에 따라, 주변 안테나들(116a~116f)은 모두 동일한 임피던스를 가질 수 있다.
가스 분배부(172)는 주변 유전체 튜브들(116a~116f)에 제1 공정 가스를 공급할 수 있다. 상기 가스 분배부(172)는 하나의 제1 전력 분배부(122)와 유사한 구조를 가지고 가스를 유전체 튜브들에 균등하게 분배할 수 있다. 상기 가스 분배부는 하나의 가스 입력 라인과 120도 간격으로 동일한 평면에 배치된 가스 출력 라인을 포함할 수 있다. 상기 가스 출력 라인은 "T" 형태의 브랜치를 통하여 상기 금속 뚜껑(114a~114f)에 연결될 수 있다. 상기 가스 분배부(172)는 금속 투껑들(114a~114f)에 동일한 길이를 가지도록 형성될 수 있다. 구체적으로, 상기 가스 분배부(172)는 중심의 금속 뚜껑(214)에서 3 갈래로 분기되고, 다시 T 자로 분기되어 금속 뚜껑(114a~114f)에 연결될 수 있다. 상기 제1 공정 가스는 실리콘 산화 공정에는 산소 가스를 포함할 수 있다. 상기 제1 공정 가스는 막질을 향상시키고 증착 속도를 증가시키기 위하여 수소 가스를 더 포함할 수 있다.
중심 유전체 튜브(212)는 제2 공정 가스를 제2 가스 공급부(173)을 통하여 제공받을 수 있다. 상기 제2 공정 가스는 아르곤과 같은 불활성 가스일 수 있다. 상기 제2 공정 가스는 상기 챔버 내부로 확산되어 플라즈마의 안정화를 제공할 수 있다.
상부 자석(132a~132f)은 도넛 형상 또는 토로이드 형상일 수 있다. 상기 상부 자석(132a~132f)의 단면은 사각형 또는 원형일 수 있다. 상기 상부 자석의 자화 방향은 상기 상부 자석이 배치된 평면에 수직할 수 있다. 상기 상부 자석들은 토로이드 형상의 영구 자석일 수 있다. 상기 상부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향일 수 있다.
상기 상부 자석(132a~132f)은 상부 자석 고정판(141)에 삽입될 수 있다. 상기 상부 자석은 상기 주변 안테나의 중심에서 z 축 방향으로 이격되어 배치될 수 있다. 상기 상부 자석 고정판(141)은 원판 형상 또는 사각 형상이고 비자성 물질일 수 있다.
상부 자석 이동부(140)는 상기 상판(153)에 고정 결합할 수 있다. 상기 상부 자석 이동부(140)는 상기 주변 유전체 튜브들이 배치된 평면(xy 평면)에 수직하게 연장되는 적어도 하나의 상부 자석 지지 기둥(142)을 포함할 수 있다. 상기 상부 자석 고정판(141)은 상기 상부 자석 지지 기둥(142)에 삽입되어 상기 상부 자석 지지 기둥(142)을 따라 이동할 수 있다. 상기 상부 자석 고정판(141)의 중심에는 관통홀(143)이 배치될 수 있다. 상기 입력 브랜치(123)는 상기 관통홀(143)을 관통하여 상기 제1 임피던스 매칭 네트워크(163)에 연결될 수 있다.
상기 상부 자석 고정판(141)은 상기 상부 자석(132a~132f)을 고정하는 수단일 수 있다. 상기 상부 자석(132a~132f)은 상기 주변 안테나들의 중심에서 z축 방향으로 이격될 수 있다. 상기 상부 자석의 중심은 상기 주변 유전체 튜브의 중심과 정렬되어 배치될 수 있다. 상기 상부 자석(132a~132f)은 상기 상부 자석 고정판(141)에 삽입되어 고정될 수 있다.
하부 자석들(192a~192f)은 상기 상부 자석들(132a~132f)과 상기 주변 유전체 튜브들(112a~112f) 사이에 동일한 제2 평면에 각각 배치될 수 있다. 상기 상부 자석과 상기 하부 자석의 중심축은 서로 일치할 수 있다. 상기 하부 자석들(192a~192f)은 토로이드 형상의 영구 자석일 수 있다. 상기 하부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향일 수 있다. 상기 상부 자석의 자화 방향은 상기 하부 자석의 자화 방향과 동일할 수 있다. 상기 상부 자석들의 외부 직경은 상기 하부 자석들의 외부 직경과 동일하거나 상기 하부 자석들의 외부 직경 보다 클 수 있다. 상기 하부 자석은 상기 상부 자석과 상기 주변 유전체 튜브의 금속 뚜껑 사이에 배치될 수 있다. 이 경우, 상기 상부 자석 및 하부 자석에 의한 자기장이 상기 주변 유전체 튜브의 측면에 경사 입사하는 것이 억제될 수 있다. 그 결과, 플라즈마에 의한 유전체 튜브의 스퍼터링은 억제될 수 있다. 또한, 기판 상의 플라즈마 밀도 분포는 균일할 수 있다. 또한, 상기 주변 유전체 튜브 내부의 헬리콘 플라즈마가 상기 주변 유전체 튜브를 가열하는 것이 억제될 수 있다.
도 10a 및 도 10b를 참조하면, 상기 하부 자석들(192a~192f)과 상기 상부 자석들(132a~132f)에 형성된 주변 유전체 튜브 내부의 자기장의 방향은 음의 z축 방향이고, 상기 중심 유전체 튜브 내부의 자기장의 방향은 양의 z축 방향일 수 있다.
하부 자석 이동부(195)는 상기 상부면(153)에 고정 결합할 수 있다. 상기 하부 자석 이동부(195)는 상기 주변 유전체 튜브들이 배치된 평면(xy 평면)에 수직하게 연장되는 적어도 하나의 하부 자석 지지 기둥(194)을 포함할 수 있다. 상기 하부 자석 고정판(193)은 상기 하부 자석 지지 기둥(194)에 삽입되어 상기 하부 자석 지지 기둥(194)을 따라 이동할 수 있다. 상기 하부 자석 고정판(193)의 중심에는 관통홀이 배치될 수 있다. 상기 입력 브랜치(123)는 상기 관통홀을 관통하여 상기 제1 임피던스 매칭 네트워크(163)에 연결될 수 있다.
상기 하부 자석 고정판(193)은 상기 하부 자석(192a~192f)을 고정하는 수단일 수 있다. 상기 하부 자석(192a~192f)은 상기 주변 안테나들의 중심에서 z축 방향으로 이격될 수 있다. 상기 하부 자석의 중심은 상기 주변 유전체 튜브의 중심과 정렬되어 배치될 수 있다. 상기 하부 자석(192a~192f)은 상기 하부 자석 고정판(193)에 삽입되어 고정될 수 있다. 상기 하부 자석 고정판(193)은 상기 하부 자석이 배치되는 위치에 관통홀(193a)을 포함할 수 있다. 가스 라인은 상기 관통홀(193a)을 관통하여 상기 주변 유전체 튜브에 가스를 공급될 수 있다.
상기 상부 자석 이동부(140) 및 상기 하부 자석 이동부(195)는 주변 유전체 튜브에서의 자속 밀도(B0)의 세기 및 분포를 조절하여 평면형 헬리콘 모드를 발생시킬 수 있다. 예를 들어, 주어진 조건(L, ω, R)에 대하여, 자속 밀도(B0)에 대한 플라즈마 밀도(n0)의 비(B0/n0)이 일정하도록 상부 자석 고정판(141) 및 하부 자석 고정판(193)은 이동할 수 있다. 이에 따라, 균일한 플라즈마가 생성될 수 있다.
기판(156)은 실리콘 기판일 수 있다. 상기 실리콘 기판의 표면은 소자 분리막 형성공정을 통하여 활성 영역과 소자 분리막 영역으로 분리될 수 있다. 상기 활성 영역 상에 형성된 자연 실리콘 산화막(native silicon oxide)은 습식 식각 또는 건식 식각을 통하여 제거된 후, 상기 실리콘 기판은 상기 기판 홀더 상에 장착될 수 있다.
기판 홀더(154)는 상기 실리콘 기판(156)을 장착할 수 있다. 상기 기판(156)은 300 mm 기판 또는 450 mm 기판일 수 있다. 상기 기판 홀더(154)는 상기 기판(156)을 섭씨 20 도 내지 섭씨 600 도로 가열할 수 있다. 구체적으로, 열 부담(thermal budget)을 감소시키면서 실리콘 산화막 및 실리콘 산화질화막을 형성하기 위하여, 상온에서도 가능하나, 실리콘 기판의 온도는 섭씨 200 도 내지 섭씨 450도가 바람직할 수 있다.
실리콘 기판을 산화시키어 상기 실리콘 기판에 실리콘 산화막을 형성하기 위하여, 제1 공정 가스는 주변 유전체 튜브들에 제공될 수 있다. 상기 제1 공정 가스는 산소 가스를 포함할 수 있다. 제1 공정 가스는 수소 가스를 더 포함할 수 있다. 또한, 중심 유전체 튜브를 통하여 제2 공정 가스를 제공받을 수 있다. 상기 제2 공정 가스는 아르곤 가스와 같은 불활성 가스일 수 있다. 상기 불활성 가스는 방전 안정성을 위하여 제공될 수 있다.
상기 실리콘 산화막은 게이트 절연막으로 기능할 수 있다. 상기 게이트 절연막은 통상적인 MOS FET 구조 또는 매몰 MOS FET 구조에 적용될 수 있다.
상기 주변 유전체 튜브들(116a~116f)에 장착된 금속 뚜껑들(114a~114f)에 연결된 가스 분배부(172)는 상기 주변 유전체 튜브들 내부에 제1 공정 가스를 제공할 수 있다. 또한, 중심 유전체 튜브에 장착된 금속 투껑에 연결된 제2 가스 공급부(173)는 상기 중심 유전체 튜브(212) 내부에 제2 공정 가스를 제공할 수 있다. 한편, 제2 공정 가스는 확산을 통하여, 상기 챔버 및 상기 주변 유전체 튜브 내부에 제공될 수 있다.
상기 주변 안테나는 상기 제1 공정 가스 및 제2 공정 가스를 이온화하여 상기 주변 유전체 튜브들 내에 헬리콘 플라즈마를 형성할 수 있다. 상기 주변 유전체 튜브 내부에서 헬리콘 플라즈마의 밀도는 30 밀리토르 이하의 공정 압력에서 10 e^(11) /cm3 이상일 수 있다. 이에 따라, 상기 헬리콘 플라즈마는 공정 가스를 이온화하여 낮은 압력에서 많은 여기된 산소 원자와 같은 활성종을 생성할 수 있다. 상기 제2 공정가스는 상기 헬리콘 플라즈마에 의하여 활성화되어 여기된 아르곤과 같은 활성종을 형성할 수 있다.
실리콘 산화막의 균일도(1-(최대값-최소값)/(최대값))는 도 1a의 구조를 가진 플라즈마 발생 장치에서 300 mm 웨이퍼에 대하여 82.5 퍼센트를 보였으며, 도 3의 구조를 가진 경우, 실리콘 산화막의 균일도는 300 mm 웨이퍼에 대하여 99.15 퍼센트를 보였다.
산소 가스와 불활성 가스의 유량 비율(O2: Ar)은 1:2 내지 1: 16일 수 있다. 수소 가스가 첨가됨에 따라, 실리콘 산화막의 증착 속도는 약 1.5 배 내지 2 배 정도 증가할 수 있다. 상기 수소 가스의 첨가 비율은 상기 산소 가스의 비율과 같을 수 있다. 상기 산소와 수소의 비율(O2: H2)은 1: 0.25 내지 1: 4 정도일 수 있다.
상기 챔버의 압력이 수십 밀리토르 이하로 낮기 때문에, 상기 주변 유전체 튜브에서 토출된 플라즈마와 활성종은 확산을 통하여 상기 실리콘 기판 상에 균일하게 제공될 수 있다. 상기 활성 영역에 형성된 실리콘 산화막의 두께는 0. 5 nm 내지 수 nm일 수 있다. 실리콘 산화막의 형성속도는 분당 1 nm 내지 60 nm일 수 있다.
상기 실리콘 산화막이 형성된 상태에서, 동일한 기판의 온도가 유지되면서, 상기 제1 공정 가스 및 제2 공정 가스는 제거될 수 있다.
이어서, 상기 주변 유전체 튜브(116a~116f)에 제3 공정 가스가 제공되고, 헬리콘 플라즈마가 다시 형성될 수 있다. 제3 공정 가스는 질소 원자를 포함하는 가스일 수 있다. 상기 질소 원자를 포함하는 가스는 질소 가스 또는 암모니아 가스일 수 있다. 제3 공정 가스는 수소 가스를 더 포함할 수 있다. 또한, 상기 중심 유전체를 통하여 상기 제2 공정 가스가 추가적으로 더 공급될 수 있다. 상기 제2 공정 가스는 불활성 가스로 방전 안정성을 향상시키기 위하여 사용될 수 있다. 이에 따라, 실리콘 산화 질화막이 상기 실리콘 산화막 상에 연속적으로 형성될 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 실리콘 산화질화막 형성 공정은 실리콘 산화막을 형성하는 플라즈마 발생 장치와 동일한 구성을 가진 새로운 장치에서 대기에 노출되지 않고 연속적으로 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상부 자석 및 하부 자석을 사용하면, 자기장이 상기 주변 유전체 튜브에 경사 입사하는 것이 억제될 수 있다. 상기 주변 유전체 튜브 내에서 자기장의 방향은 음의 z축 방향이고, 중심 유전체 내에서 자기장의 방향은 양의 z축 방향일 수 있다. 또한, 상기 주변 유전체 튜브 내에서 자기장의 세기는 중심 유전체 내에서 자기장의 세기보다 현저히 작을 수 있다.
또한, 상부 자석 및 하부 자석을 사용하면, 플라즈마 형성되는 영역 및 위치를 조절할 수 있다. 구체적으로, 상기 헬리콘 플라즈마가 생성되는 위치는 주변 유전체 튜브의 안쪽 또는 하부면에 배치될 수 있다.
본 발명의 일 실시예에 따른 플라즈마 발생 장치는 실리콘 산화 공정 및 실리콘 산화 질화 공정을 동일한 장치에서 연속적으로 수행할 수 있다.
본 발명의 변형된 실시예에 따르면, 중심 유전체 튜브는 제거될 수 있다. 또한, 실리콘 산화막을 형성하기 위하여, 산소를 포함하는 제1 공정 가스와 불활성 가스를 포함하는 제2 공정 가스는 동시에 주변 유전체 튜브에 직접 제공될 수 있다.
도 11a는 도 1a의 구조를 가진 플라즈마 발생 장치를 이용하여 증착한 실리콘 산화막의 두께 분포를 설명하는 도면이다.
도 11b는 도 3의 구조를 가진 플라즈마 발생 장치를 이용하여 증착한 실리콘 산화막의 두께 분포를 설명하는 도면이다.
도 11a 및 도 11b를 참조하면, 13. 56 MHz의 5 킬로와트의 전력과, 30 mTorr의 압력에서 아르곤, 산소, 및 수소를 이용하여 희생 산화막이 형성되었다. 산소 및 수소 가스는 주변 유전체 튜브를 통하여 공급되고, 아르곤 가스는 중심 유전체 튜브를 통하여 공급되었다.
실리콘 산화막의 균일도(1-(최대값-최소값)/(최대값))는 도 1a의 구조를 가진 플라즈마 발생 장치에서 300 mm 웨이퍼에 대하여 82.5 퍼센트를 보였으며, 도 3의 구조를 가진 플라즈마 발생 장치에서 300 mm 웨이퍼에 대하여 98.8 퍼센트를 보였다. 따라서, 실리콘 산화막의 두께 차이에 따른 트렌지스터의 문턱 전압의 분포는 무시할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 실리콘 산화막 증착용 플라즈마 발생 장치를 설명하는 도면이다. 도 13은 도 12의 플라즈마 발생 장치의 회로도이다. 도 3 내지 도 9에서 설명한 것과 중복되는 설명은 생략한다.
도 12 및 도 13을 참조하면, 유도 결합 플라즈마 장치는 통상적으로 수십 밀리토르(mTorr) 이상에서 고밀도 플라즈마를 생성한다. 하지만, 상기 유도 결합 플라즈마 장치는 수 밀리토르(mTorr)의 저압에서 고밀도 플라즈마를 생성하기 어렵다. 하지만, 헬리콘 플라즈마가 챔버 내부에 켜진 상태에서, 유도 결합 플라즈마는 생성될 수 있다. 이를 위하여, 중심 유전체 튜브를 감싸는 중심 안테나가 배치된다. 상기 중심 안테나는 자화된 유도 결합 플라즈마를 형성할 수 있다. 이에 따라, 챔버 중심에서의 플라즈마 밀도를 상대적으로 증가시킬 수 있다.
중심 안테나(216)는 제2 RF 전원(164)으로부터 제2 임피던스 매칭 네트워크(165)를 통하여 전력을 공급받을 수 있다. 상기 제1 RF 전원(162)의 주파수와 상기 제2 RF 전원(164)의 주파수는 서로 간섭하지 않도록 서로 다를 수 있다. 이에 따라, 주변 안테나들(116a~116f)에 공급되는 전력과 중심 안테나(214)에 공급되는 전력은 독립적으로 제어될 수 있다. 상기 제2 RF 전원(164)의 전력은 공정 균일도를 향상시키도록 조절될 수 있다. 주변 유전체 튜브(112a~112f)를 통하여 산소를 포함하는 제1 공정 가스가 공급되고, 상기 중심 유전체 튜브(212)를 통하여 불활성 가스가 공급될 수 있다.
도 14는 본 발명의 또 다른 다른 실시예에 따른 플라즈마 발생 장치를 설명하는 단면도이다.
도 14를 참조하면, 플라즈마 발생 장치(100)는 상기 챔버(152)의 상부면의 중심에서 일정한 반경을 가진 원주 상에 균일한 간격으로 배치된 주변 유전체 튜브들(112a~112f), 상기 주변 유전체 튜브들(112a~112f)를 감싸도록 배치된 주변 안테나들(116a~116f), 상기 주변 유전체 튜브들(112a~112f)로부터 수직으로 이격되고 동일한 제1 평면에 배치된 상부 자석들(132a~132f), 및 상기 상부 자석들(132a~132f)과 상기 주변 유전체 튜브들(112a~112f) 사이에 동일한 제2 평면에 각각 배치된 하부 자석들(192a~192f)을 포함한다. 상기 상부 자석(132a)과 상기 하부 자석(192a)의 중심축은 서로 일치한다.
상기 챔버(152)는 금속 재질의 하부 챔버(152b), 상기 하부 챔버(152b)에 연속적으로 연결되는 비금속 재질의 상부 챔버(152a), 및 상기 상부 챔버(152a)의 상부면을 덮는 금속 재질의 상판(153)을 포함한다. 측면 코일(264)은 상기 상부 챔버(152a)의 측면을 감도록 배치될 수 있다. 상기 측면 코일(264)은 유도 결합 플라즈마를 상기 챔버의 내부에 형성할 수 있다. 상기 측면 코일은 임피던스 매칭 네트워크(263)를 통하여 RF 전원(262)으로부터 전력을 공급받을 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
100: 플라즈마 발생 장치
52: 챔버
111a~111f: 주변 관통홀들
112a~112f: 주변 유전체 튜브들
116a~116f: 주변 안테나들
132a~132f: 상부 자석들
192a~192f: 하부 자석들
162: 제1 RF 전원
122: 제1 전력 분배부
164: 제2 RF 전원
211: 중심 관통홀
212: 중심 유전체 튜브
216: 중심 안테나

Claims (12)

  1. 챔버의 상부면의 중심에서 일정한 반경을 가진 원주 상에 균일한 간격으로 배치된 주변 유전체 튜브들; 상기 주변 유전체 튜브들 감싸도록 배치된 주변 안테나들; 상기 주변 유전체 튜브들로부터 수직으로 이격되어 동일한 제1 평면에 배치된 상부 자석들;및 상기 상부 자석들과 상기 주변 유전체 튜브들 사이에 동일한 제2 평면에 각각 배치된 하부 자석들을 포함하는 플라즈마 처리 장치의 게이트 절연막 형성 방법에 있어서,
    상기 챔버의 내부에 배치된 실리콘 기판의 활성 영역 상에 게이트 절연막으로 동작하는 실리콘 산화막을 형성하는 단계; 및
    상기 실리콘 산화막 상에 게이트 절연막으로 동작하는 실리콘 산화 질화막을 형성하는 단계를 포함하고,
    상기 실리콘 산화막을 형성하는 단계는 상기 주변 유전체 튜브들을 통하여 산소를 포함하는 가스를 상기 챔버에 제공하여 형성한 헬리콘 플라즈마를 상기 실리콘 기판에 노출시키어 상기 실리콘 기판을 산화시키는 것을 포함하고,
    상기 실리콘 산화 질화막을 형성하는 단계는 상기 주변 유전체 튜브들을 통하여 질소를 포함하는 가스를 상기 챔버에 제공하여 형성한 헬리콘 플라즈마를 상기 실리콘 산화막 상에 노출시키어 실리콘 산화 질화막을 형성하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  2. 제1 항에 있어서,
    상기 실리콘 산화막의 두께는 2 nm 이내이고, 상기 실리콘 산화 질화막의 두께는 2 nm 이내이고,
    상기 실리콘 기판의 온도는 섭씨 20 도 내지 섭씨 600 도인 것을 특징으로 하는 게이트 절연막 형성 방법.
  3. 제1 항에 있어서,
    상기 실리콘 산화막을 형성하는 동안 상기 챔버의 압력은 1 밀리토르 내지 30 밀리토르인 것을 특징으로 하는 게이트 절연막 형성 방법.
  4. 제1 항에 있어서,
    상기 실리콘 산화 질화막을 형성하는 동안 상기 챔버의 압력은 1 밀리토르 내지 30 밀리토르인 것을 특징으로 하는 게이트 절연막 형성 방법.
  5. 제1 항에 있어서,
    상기 실리콘 산화막을 형성하는 동안 상기 챔버의 상부면의 중심을 통하여 불활성 가스가 상기 챔버에 제공되는 것을 특징으로 하는 게이트 절연막 형성 방법.
  6. 제1 항에 있어서,
    상기 상부 자석들은 토로이드 형상의 영구 자석이고,
    상기 상부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향인 것을 특징으로 하는 게이트 절연막 형성 방법.
  7. 제6 항에 있어서,
    상기 하부 자석들은 토로이드 형상의 영구 자석이고,
    상기 하부 자석들의 자화 방향은 상기 토로이드 형상의 중심축 방향이고,
    상기 상부 자석의 자화 방향은 상기 하부 자석의 자화 방향과 동일하고,
    상기 상부 자석들의 외부 직경은 상기 하부 자석들의 외부 직경 보다 큰 것을 특징으로 하는 게이트 절연막 형성 방법.
  8. 제1 항에 있어서,
    상기 주변 안테나들은 전력을 공급하는 제1 RF 전원에 연결되고, 상기 주변 안테나들은 전력 분배부를 통하여 전력을 분배받는 것을 특징으로 하는 게이트 절연막 형성 방법.
  9. 제8 항에 있어서,
    상기 전력 분배부는:
    상기 제1 RF 전원으로터 전력을 공급받는 동축 케이블 형태의 입력 브랜치;
    상기 입력 브랜치와 연결되고 3 갈래로 갈라지는 동축 케이블 형태의 3 웨이(way) 브랜치;
    상기 3 웨이 브랜치에 연결되어 2 갈래로 갈라지는 동축 케이블 형태의 T 브랜치들; 및
    상기 T 브랜치들의 외피와 상기 주변 안테나들을 연결하는 접지 라인들을 포함하고,
    상기 T 브랜치들의 내부 도선은 상기 주변 안테나들의 일단에 연결되고,
    상기 T 브랜치들의 외피는 상기 주변 안테나들의 타단에 연결되는 것을 특징으로 하는 게이트 절연막 형성 방법.
  10. 제1 항에 있어서,
    상기 챔버의 상부면의 중심에 배치되는 중심 유전체 튜브; 및
    상기 중심 유전체 튜브 주위에 배치된 중심 안테나;를 더 포함하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  11. 제10 항에 있어서,
    상기 주변 유전체 튜브들 내에서 자기장의 방향과 상기 중심 유전체 튜브 내의 자기장은 방향은 서로 반대인 것을 특징으로 하는 게이트 절연막 형성 방법.
  12. 제1 항에 있어서,
    상기 챔버는 금속 재질의 하부 챔버, 상기 하부 챔버에 연속적으로 연결되는 비금속 재질의 상부 챔버, 및 상기 상부 챔버의 상부면을 덮는 금속 재질의 상판을 포함하고,
    측면 코일은 상기 상부 챔버의 측면을 감도록 배치되어, 유도 결합 플라즈마를 상기 챔버의 내부에 형성하는 것을 특징으로 하는 게이트 절연막 형성 방법.
KR1020130035568A 2013-04-02 2013-04-02 게이트 절연막 형성 방법 KR101994480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130035568A KR101994480B1 (ko) 2013-04-02 2013-04-02 게이트 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130035568A KR101994480B1 (ko) 2013-04-02 2013-04-02 게이트 절연막 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190075301A Division KR102074323B1 (ko) 2019-06-24 2019-06-24 플라즈마 발생 장치

Publications (2)

Publication Number Publication Date
KR20140120405A KR20140120405A (ko) 2014-10-14
KR101994480B1 true KR101994480B1 (ko) 2019-06-28

Family

ID=51992277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130035568A KR101994480B1 (ko) 2013-04-02 2013-04-02 게이트 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR101994480B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115927999A (zh) * 2022-11-03 2023-04-07 北京佳锐恒盛新材料科技有限公司 一种螺旋波等离子体渗氮方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342726A (ja) 2003-05-14 2004-12-02 C Bui Res:Kk 成膜方法
KR101246191B1 (ko) 2011-10-13 2013-03-21 주식회사 윈텔 플라즈마 장치 및 기판 처리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151223B1 (ko) * 2010-06-25 2012-06-14 한국과학기술원 헬리콘 플라즈마 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342726A (ja) 2003-05-14 2004-12-02 C Bui Res:Kk 成膜方法
KR101246191B1 (ko) 2011-10-13 2013-03-21 주식회사 윈텔 플라즈마 장치 및 기판 처리 장치

Also Published As

Publication number Publication date
KR20140120405A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
US6265031B1 (en) Method for plasma processing by shaping an induced electric field
KR101920842B1 (ko) 플라즈마 소스 디자인
US9734990B2 (en) Plasma apparatus and substrate-processing apparatus
KR100486712B1 (ko) 복층 코일 안테나를 구비한 유도결합 플라즈마 발생장치
TWI611735B (zh) 電漿處理裝置(一)
US7367281B2 (en) Plasma antenna
US6652709B1 (en) Plasma processing apparatus having circular waveguide, and plasma processing method
KR101504532B1 (ko) 플라즈마 처리 방법 및 기판 처리 장치
US6262538B1 (en) High density plasma tool with adjustable uniformity and stochastic electron heating for reduced gas cracking
JP3408093B2 (ja) 高アスペクト比構造をエッチングする負イオン誘導源
US20110240222A1 (en) Plasma processing apparatus
JP2631650B2 (ja) 真空装置
KR20140087215A (ko) 플라즈마 장치 및 기판 처리 장치
JP3254069B2 (ja) プラズマ装置
TW579661B (en) Plasma generation device and plasma processing device
JP2004533096A (ja) 誘導結合高密度プラズマ源
KR102074323B1 (ko) 플라즈마 발생 장치
KR101994480B1 (ko) 게이트 절연막 형성 방법
JP3294839B2 (ja) プラズマ処理方法
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP3205542B2 (ja) プラズマ装置
KR100603286B1 (ko) 다중심축을 가지는 안테나와, 이를 채용한 유도 결합형플라즈마 발생 장치
JP3047801B2 (ja) プラズマ処理方法及び装置
JPH08203881A (ja) 表面処理装置
JP4223143B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant