KR101993383B1 - Method for forming insulator film and manufacturing method of thin film transistor by applied the same - Google Patents
Method for forming insulator film and manufacturing method of thin film transistor by applied the same Download PDFInfo
- Publication number
- KR101993383B1 KR101993383B1 KR1020120158528A KR20120158528A KR101993383B1 KR 101993383 B1 KR101993383 B1 KR 101993383B1 KR 1020120158528 A KR1020120158528 A KR 1020120158528A KR 20120158528 A KR20120158528 A KR 20120158528A KR 101993383 B1 KR101993383 B1 KR 101993383B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- insulating film
- gate
- channel
- Prior art date
Links
- 239000010408 film Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000012212 insulator Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Abstract
절연막 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법이 개시된다. 개시된 절연막 형성 방법에 따르면, 기판 상에 절연막을 형성하고, 이 기판을 에칭에 의해 제거하며, 기판이 제거된 절연막을 전자소자 형성용 기판에 전사하여, 절연막을 형성한다.A method of forming an insulating film and a method of manufacturing a thin film transistor using the same are disclosed. According to the disclosed insulating film forming method, an insulating film is formed on a substrate, the substrate is removed by etching, and the insulating film from which the substrate has been removed is transferred to a substrate for forming an electronic element to form an insulating film.
Description
절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 고품질 절연막 제조가 가능한 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법에 관한 것이다.And more particularly, to a method of forming an insulating film capable of manufacturing a high quality insulating film and a method of manufacturing a thin film transistor using the method.
트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor, TFT)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정표시장치 또는 유기발광표시장치 등과 같은 표시장치(display device) 분야에서 유용하게 사용된다. Transistors are widely used as switching devices or driving devices in the field of electronic devices. In particular, a thin film transistor (TFT) can be manufactured on a glass substrate or a plastic substrate, and thus is useful in a display device such as a liquid crystal display device or an organic light emitting display device.
이러한 표시장치 분야에서는 일반적으로, 절연막을 PECVD(Plasma enhanced chemical vapor deposition) 등의 방법을 이용하여 직접 성장시킨다. 그러나, 이러한 방법으로 직접 제조된 절연막은 공정상의 한계로 다양한 결함이 존재하게 되고, 이는 절연막 특성 저하로 이어져, 최종적으로 박막 트랜지스터 소자 등의 전압/전류 신뢰성을 나쁘게 한다. 예를 들어, PEDVD로 제조된 절연막은 수소 함량이 존재하여, 신뢰성 확보가 쉽지 않다.In the field of such display devices, an insulating film is generally grown directly by a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition). However, the insulating film directly manufactured by this method has various defects due to process limitations, which leads to deterioration of the characteristics of the insulating film, which ultimately deteriorates the voltage / current reliability of the thin film transistor element and the like. For example, an insulating film made of PEDVD has a hydrogen content, which makes it difficult to secure reliability.
우수한 소자 신뢰성을 확보할 수 있도록 절연막을 형성하는 방법 및 이를 이용한 박막 트랜지스터 제조 방법을 제공한다.A method of forming an insulating film and a method of manufacturing a thin film transistor using the same to provide excellent device reliability are provided.
본 발명의 실시예에 따른 절연막 형성 방법은, 기판 상에 절연막을 형성하는 단계와; 상기 기판을 에칭에 의해 제거하는 단계와; 상기 기판이 제거된 절연막을 전자소자 형성용 기판에 전사하는 단계;를 포함한다.An insulating film forming method according to an embodiment of the present invention includes: forming an insulating film on a substrate; Removing the substrate by etching; And transferring the insulating film from which the substrate has been removed to a substrate for forming an electronic element.
상기 기판은 실리콘 기판일 수 있다.The substrate may be a silicon substrate.
상기 절연막은 실리콘 산화막이나 실리콘 질화막을 포함할 수 있다.The insulating layer may include a silicon oxide layer or a silicon nitride layer.
상기 절연막은 열 화학 기상 증착법에 의해 형성될 수 있다.The insulating film may be formed by a thermal chemical vapor deposition method.
상기 전자소자 형성용 기판은 유리 기판이나 플라스틱 기판일 수 있다.The substrate for forming an electronic element may be a glass substrate or a plastic substrate.
상기 전자소자 형성용 기판은 디스플레이 백플레인이며, 디스플레이 백플레인에 절연막을 형성할 수 있다.The substrate for forming an electronic element is a display backplane, and an insulating film can be formed on a display backplane.
본 발명의 실시에에 따른 박막 트랜지스터 제조 방법은, 게이트를 형성하는 단계와; 채널을 형성하는 단계와; 상기 채널의 양쪽에 접하는 소스 및 드레인을 형성하는 단계와; 상기 채널과 게이트 사이에 게이트 절연층을 형성하는 단계;를 포함하여, 전자소자 형성용 기판 상에 박막 트랜지스터를 형성하며, 상기 게이트 절연층은, 상기의 방법에 의해 형성된 절연막일 수 있다.A thin film transistor manufacturing method according to an embodiment of the present invention includes: forming a gate; Forming a channel; Forming a source and a drain in contact with both sides of the channel; Forming a gate insulating layer between the channel and the gate, and forming a thin film transistor on the substrate for forming an electronic element, wherein the gate insulating layer may be an insulating film formed by the above method.
상기 전자소자 형성용 기판은 디스플레이 백플레인이며, 디스플레이 장치를 제조하기 위해, 영상 정보에 따라 디스플레이 셀의 구동을 제어하는 박막 트랜지스터를 형성할 수 있다.The substrate for forming an electronic element is a display backplane. In order to manufacture a display device, a thin film transistor for controlling driving of a display cell may be formed according to image information.
상기 전자소자 형성용 기판 상에 게이트, 게이트 절연층, 채널 순서로 형성될 수 있다.And may be formed on the substrate for forming an electronic element in the order of a gate, a gate insulating layer, and a channel.
상기 전자소자 형성용 기판 상에 채널, 게이트 절연층, 게이트 순서로 형성될 수 있다.A channel, a gate insulating layer, and a gate in this order on the substrate for forming an electronic device.
본 발명의 실시예에 따른 절연막 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 따르면, 실리콘 기판 등을 이용하여 형성된 고품질의 절연막을 형성하고, 이를 타겟 기판에 전사하므로, 절연막을 필요로 하는 전자소자에 있어서, 우수한 소자 신뢰성을 확보할 수 있다.According to the method for forming an insulating film and the method for manufacturing a thin film transistor using the same according to an embodiment of the present invention, a high-quality insulating film formed using a silicon substrate or the like is formed and transferred to a target substrate. , And excellent device reliability can be ensured.
도 1은 본 발명의 실시예에 따른 절연막 형성 방법을 개략적으로 보여준다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 절연막 형성 방법을 적용하여 박막 트랜지스터를 제조하는 방법의 일예를 보여주는 것으로, 바텀 게이트형 박막 트랜지스터를 제조하는 과정을 보여준다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 절연막 형성 방법을 적용하여 박막 트랜지스터를 제조하는 방법의 다른 예를 보여주는 것으로, 탑 게이트형 박막 트랜지스터를 제조하는 과정을 보여준다.FIG. 1 schematically shows a method of forming an insulating film according to an embodiment of the present invention.
FIGS. 2A to 2F show an example of a method of manufacturing a thin film transistor by applying the insulating film forming method according to an embodiment of the present invention, and show a process of manufacturing a bottom gate type thin film transistor.
FIGS. 3A to 3E illustrate another example of a method of manufacturing a thin film transistor by applying the insulating film forming method according to an embodiment of the present invention, and show a process of manufacturing a top gate type thin film transistor.
이하, 첨부된 도면들을 참조하면서, 본 발명의 실시예에 따른 절연막을 형성하는 방법 및 이를 이용한 전자소자 제조 방법을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타내며, 도면상에서 각 구성요소의 크기나 두께 등은 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에서 "상부"나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것 뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.Hereinafter, a method of forming an insulating film according to an embodiment of the present invention and a method of manufacturing an electronic device using the method will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals denote the same elements, and the sizes and thicknesses of the respective elements in the drawings may be exaggerated for clarity and convenience of explanation. Also, what is referred to below as "upper" or "upper" may include not only being directly on, but also being noncontact.
도 1은 본 발명의 실시예에 따른 절연막(5) 형성 방법을 개략적으로 보여준다.1 schematically shows a method of forming an
도 1을 참조하면, 절연막(5)을 형성하기 위하여, 먼저, 도 1(a)에서와 같이, 기판(1) 상에 절연막(5)을 형성한다.Referring to FIG. 1, in order to form the
상기 기판(1)은 실리콘 기판일 수 있으며, 이외에도 고품질의 절연막(5) 형성이 가능한 다른 종류의 기판일 수도 있다.The
상기 절연막(5)은, 열(thermal) 화학기상 증착(CVD: Chemical Vapor Depositon) 방식으로 형성될 수 있다. 상기 절연막(5)은 산화막 예컨대, 실리콘 산화막(SiO2)이거나 질화막 예컨대, 실리콘 질화막(Si3N4)일 수 있다. The
예를 들어, 상기 절연막(5)이 산화막인 경우, 절연막(5)은 열 화학기상 증착법을 이용한 열산화(thermal oxide) 공정으로 형성될 수 있다. 이 경우, 절연막(5)은 상대적으로 고온에서 산소 분위기하에서 실리콘을 산화시켜 형성되므로, 고품질의 절연막(5)이 형성될 수 있다. For example, when the
또한, 상기 절연막(5)이 질화막인 경우, 절연막(5)은 열 화학기상 증착법을 이용한 열질화(thermal nitride) 공정으로 형성될 수 있다. 이 경우, 절연막(5)은 상대적으로 고온에서 질소 분위기하에서 실리콘을 질화시켜 형성되므로, 고품질의 절연막(5)이 형성될 수 있다.When the
상기와 같이 기판(1) 상에 고품질의 절연막(5)을 원하는 두께로 형성한 다음, 기판(1)을 선택적 식각에 의해 제거하면, 도 1(b)에서와 같이 절연막(5)만이 남게 된다. 기판(1)은 습식 식각이나 건식 식각에 의해 제거될 수 있다.When a high-quality
다음으로, 도 1(c)에서와 같이 기판(1)이 제거되고 남아 있는 절연막(5)을 타겟 기판 즉, 전자 소자 형성용 기판(10)에 전사한다.Next, as shown in Fig. 1 (c), the
상기 전자소자 형성용 기판(1)은 유리 기판이나 플라스틱 기판일 수 있으며, 이외에도 전자소자 형성이 가능한 다양한 기판이 사용될 수 있다.The
이상에서 설명한 바와 같은 본 발명의 실시예에 따른 전사 기술을 이용한 절연막 형성 방법은, 디스플레이용 박막 트랜지스터 백플레인 등 다양한 분야에 적용 가능하다. 특히, 고온 공정에 의한 고품질 절연막 제조에 한계가 있는 플라스틱 기판에 적용되어 플렉시블 어플리케이션에 유용하게 이용할 수 있다.The insulating film forming method using the transfer technique according to the embodiment of the present invention as described above can be applied to various fields such as a thin film transistor backplane for display. In particular, it can be applied to a plastic substrate having a limitation on the production of a high-quality insulating film by a high-temperature process, and thus can be usefully used in flexible applications.
특히, 실리콘 기판에서 거의 결함없이 제조된 열산화 또는 열질화 고품질 절연막을 원하는 다양한 기판으로 전사하는 기술을 이용하므로, 고신뢰성 소자의 제작이 가능하게 된다.Particularly, since a technique of transferring a high-quality thermal oxidation or thermal nitriding insulating film produced on a silicon substrate to a variety of desired substrates without using almost any defect is used, it becomes possible to manufacture a highly reliable element.
예를 들어, 상기 전자소자 형성용 기판(1)은 디스플레이 백플레인(backplane)에 적용되는 기판일 수 있으며, 전자소자를 위한 반도체층 구조나 배선 구조 등이 형성되어 있을 수 있다.For example, the
예를 들어, 상기 전자소자 형성용 기판(1)이 디스플레이 백플레인이고, 상기 절연막(5)이 박막 트랜지스터(TFT: thin film transistor)의 게이트 절연층으로 사용되는 경우, 상기 전자소자 형성용 기판(1)에는 디스플레이 셀 및 영상 정보에 따라 디스플레이 셀 구동을 제어하는 박막 트랜지스터가 형성될 수 있다. 상기 박막 트랜지스터가 바텀 게이트형인 경우, 상기 절연막(5)은, 전자소자 형성용 기판(1)에 게이트가 형성된 상태에서, 게이트 상에 전사되어, 게이트와 채널층 사이에 위치하는 게이트 절연층으로 사용될 수 있다. 또한, 상기 박막 트랜지스터가 탑 게이트형인 경우, 상기 절연막(5)은 전자소자 형성용 기판(1)에 채널층이 형성된 상태에서, 채널층 상에 전사되어 채널층과 게이트 사이에 위치하는 게이트 절연층으로 사용될 수 있다. For example, when the
도 2a 내지 도 2f는 본 발명의 실시예에 따른 절연막(5) 형성 방법을 적용하여 박막 트랜지스터를 제조하는 방법의 일예를 보여주는 것으로, 바텀 게이트형 박막 트랜지스터를 제조하는 과정을 보여준다.FIGS. 2A to 2F show an example of a method of manufacturing a thin film transistor by applying the
도 2a를 참조하면, 기판(100) 상에 게이트(120)를 형성한다. Referring to FIG. 2A, a
상기 기판(100)은 전자소자 형성용 기판으로서, 플라스틱 기판이나 글래스 기판이 사용되거나, 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나가 사용될 수도 있다. 예를 들어, 상기 기판(100)은 디스플레이 백플레인(backplane)에 적용되는 기판일 수 있으며, 전자소자를 위한 반도체층 구조나 배선 구조 등이 형성되어 있을 수 있다. 상기 기판(100)이 디스플레이 백플레인에 적용되는 기판인 경우, 상기 기판(100)에는 디스플레이 셀이 형성될 수 있으며, 도 2a 내지 도 2f에 의해 형성되는 박막 트랜지스터 또는 후술하는 도 3a 내니 도 3e에 의해 형성되는 박막 트랜지스터는 영상 정보에 따라 디스플레이 셀 구동을 제어하도록 사용될 수 있다.The
상기 게이트(120)는 일반적인 전극 물질로, 금속이나, 전도성 산화물 등으로 형성될 수 있다. 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속, IZO(indium zinc oxide), ITO(indium tin oxide) 또는 AZO(aluminum zinc oxide)와 같은 전도성 산화물로 형성될 수 있다. The
도 2b를 참조하면, 게이트(120) 상에 도 2c의 게이트 절연층(130)을 형성하기 위하여, 도 1의 형성 방법을 통해 얻어진 절연막(5)을 게이트(120) 상에 전사한다. 즉, 실리콘 기판(100)과 같은 고품질의 절연막(5) 형성이 가능한 기판(1) 상에 열 화학기상 증착법에 의해 형성된후 기판(1)이 식각되어 제거된 절연막(5)을 게이트(120)가 형성된 기판(100) 상에 전사한다. Referring to FIG. 2B, an
이에 의해, 도 2c에서와 같이, 게이트(120)를 덮는 게이트 절연층(130)이 형성된다. 상기 게이트 절연층(130)은 산화막 예컨대, 실리콘 산화막(SiO2)이거나 질화막 예컨대, 실리콘 질화막(Si3N4)일 수 있다. 2C, a
다음으로, 도 2d에서와 같이, 게이트 절연층(130) 상에 채널(140)을 형성한다. 채널(140)은 질산화물 반도체, 예를 들어, ZnON에 Hf 또는 Zr을 도핑하여 이루어질 수 있다. 채널(140)은 양이온(cation) 비율, Hf/(Hf+Zn)의 값이 2% 이하로 형성될 수 있고, 또는, 0.7% 이하로 형성될 수 있다. 또는, Zr/(Zr+Zn)의 값이 2% 이하로 형성될 수 있다. 그리고, 음이온(anion) 비율, O/(O+N)의 값이 10% 이상 90% 이하로 형성될 수 있다. 채널(140)의 두께는 대략 5∼100nm 정도 일 수 있다. 채널(140)을 형성할 때, Zn 금속 타겟 및 HfO2 또는 ZrO2 세라믹 타겟을 이용한 반응성 코스퍼터링(reactive cosputtering) 방법을 사용할 수 있다. 또는, Hf-Zn 금속 합금 타겟이나 Zr-Zn 금속 합금 타겟을 이용한 반응성 스퍼터링(reactive sputtering) 방법을 사용할 수 있다. 이 때, 반응 가스로 Ar, O2, N2를 사용할 수 있으며, Ar 가스를 1~50 sccm의 유량으로 공급하고, O2 가스를 1~15 sccm의 유량으로 공급하고, N2 가스를 20-200 sccm의 유량으로 공급할 수 있다. 채널(140)을 반응성 스퍼터링 방법으로 형성하는 것 이외에 다른 방법, 예를 들어, MOCVD(metal organic chemical vapor deposition) 법, CVD(chemical vapor deposition)나 ALD(atomic layer deposition) 또는 증발(evaporation) 법으로 형성할 수도 있다. 채널(140)에 대해 열처리 공정을 더 수행할 수 있다. 열처리 공정은 N2, O2, 또는 air 분위기에서 약 150∼350℃ 정도의 온도로 수행될 수 있다.Next, a
다음으로 도 2e에서와 같이, 게이트 절연층(130) 상에, 소스(160), 드레인(170)을 형성한다. 상기 소스(160) 및 드레인(170)을 형성하기 위해, 먼저, 게이트 절연층(130) 상에 채널(140)을 덮는 전도성 물질층을 형성한다. 전도성 물질층은 일반적인 전극 물질로, 금속이나, 전도성 산화물 등으로 형성될 수 있다. 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속, IZO(indium zinc oxide), ITO(indium tin oxide) 또는 AZO(aluminum zinc oxide)와 같은 전도성 산화물로 형성될 수 있다. 이러한 전도성 물질층의 채널(140) 상의 일부분을 식각하면, 채널(140)의 양쪽에 접하는 소스(160) 및 드레인(170)이 얻어진다.Next, a
다음으로, 도 2f에서와 같이, 보호층(180)을 더 형성할 수 있다.Next, as shown in FIG. 2F, a
상기와 같이 제조된 박막 트랜지스터에 대해 후속 열처리(annealing) 공정을 더 수행할 수 있다. 열처리 온도는 대략 150∼350℃ 정도로 할 수 있으며, N2, O2, 또는 air 분위기에서 수행할 수 있다.The thin film transistor fabricated as described above may further be subjected to a subsequent annealing process. The heat treatment temperature may be about 150 to 350 캜, and may be performed in an N 2 , O 2 , or air atmosphere.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 절연막(5) 형성 방법을 적용하여 박막 트랜지스터를 제조하는 방법의 다른 예를 보여주는 것으로, 탑 게이트형 박막 트랜지스터를 제조하는 과정을 보여준다. 도 3a 내지 도 3f에서의 기판(200), 게이트(220), 게이트 절연층(230), 채널(240), 소스(260) 및 드레인(270)은 각각 도 2a 내지 2f에서의 기판(100), 게이트(120), 게이트 절연층(130), 채널(140), 소스(160) 및 드레인(170)에 대응하는 구성이므로, 여기서는 가능한한 반복적인 설명은 생략한다.3A to 3F show another example of a method of manufacturing a thin film transistor by applying the insulating
도 3a를 참조하면, 기판(200) 상에 채널(240)을 형성하고, 이 채널(240)의 양쪽에 접하는 소스(260) 및 드레인(270)을 형성한다. 3A, a
상기 기판(200)으로는 플라스틱 기판이나 글래스 기판이 사용될 수 있다. 또한, 상기 기판(200)으로는 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나가 사용될 수도 있다. As the
상기 채널(240)은 도 2에서의 채널(140)과 마찬가지로 질산화물 반도체, 예를 들어, ZnON에 Hf 또는 Zr을 도핑하여 형성될 수 있다. The
상기 소스(260) 및 드레인(270)을 형성하기 위해, 먼저, 기판(200) 상에 채널(240)을 덮는 전도성 물질층을 형성한다. 전도성 물질층은 전술한 바텀 게이트형 박막 트랜지스터의 소스(160) 및 드레인(170)의 경우와 마찬가지로, 일반적인 전극 물질로, 금속이나, 전도성 산화물 등으로 형성될 수 있다. 이러한 전도성 물질층의 채널(240) 상의 일부분을 식각하면, 채널(240)의 양쪽에 접하는 소스(260) 및 드레인(270)이 얻어진다.In order to form the
다음으로 도 3b를 참조하면, 채널(240), 소스(260) 및 드레인(270) 상에 도 3c의 게이트 절연층(230)을 형성하기 위하여, 도 1의 형성 방법을 통해 얻어진 절연막(5)을 전사한다. 즉, 실리콘 기판과 같은 고품질의 절연막(5) 형성이 가능한 기판(1) 상에 열 화학기상 증착법에 의해 형성된 후 기판(1)이 식각되어 제거된 절연막(5)을 채널(240), 소스(260) 및 드레인(270)이 형성된 기판(200) 상에 전사한다. Next, referring to FIG. 3B, in order to form the
이에 의해, 도 3c에서와 같이, 채널(240), 소스(260) 및 드레인(270)을 덮는 게이트 절연층(230)이 형성된다. 상기 게이트 절연층(230)은 산화막 예컨대, 실리콘 산화막(SiO2)이거나 질화막 예컨대, 실리콘 질화막(Si3N4)일 수 있다. 3C, a
다음으로, 도 3d를 참조하면, 게이트 절연층(230) 상에 게이트(220)를 형성한다. 상기 게이트(220)는 전술한 바텀 게이트형 박막 트랜지스터의 게이트(120)와 마찬가지로, 일반적인 전극 물질로, 금속이나, 전도성 산화물 등으로 형성될 수 있다. Next, referring to FIG. 3D, a
다음으로, 도 3e에서와 같이, 게이트(220)를 덮도록 보호층(280)을 더 형성할 수 있다.Next, as shown in FIG. 3E, a
도 2a 내지 도 2f, 도 3a 내지 도 3e에서와 같이 제조된 박막 트랜지스터에 대해 후속 열처리(annealing) 공정을 더 수행할 수 있다. 열처리 온도는 대략 150∼350℃ 정도로 할 수 있으며, N2, O2, 또는 air 분위기에서 수행할 수 있다.The thin film transistor fabricated as shown in FIGS. 2A to 2F and FIGS. 3A to 3E may further be subjected to a subsequent annealing process. The heat treatment temperature may be about 150 to 350 캜, and may be performed in an N 2 , O 2 , or air atmosphere.
이상에서는 본 발명의 실시예에 따른 절연막 형성 방법을 박막 트랜지스터를 제조하는데 적용하는 경우를 예시적으로 설명 및 도시하였는데, 본 발명의 실시예가 이에 한정되는 것은 아니며, 고품질의 절연막을 필요로하는 다양한 전자소자를 제조하는데 적용될 수 있다.Although the method of forming an insulating film according to an embodiment of the present invention has been described and illustrated for illustrative purposes and applied to the manufacture of a thin film transistor, the embodiments of the present invention are not limited thereto. And can be applied to manufacture devices.
10,100,200...기판 5...절연막
120,220...게이트 130,230...게이트 절연층
140,240...채널 160,260...소스
170,270...드레인10, 100, 200 ...
120, 220 ...
140,240 ... channels 160,260 ... source
170,270 ... drain
Claims (11)
상기 기판을 에칭에 의해 제거하는 단계와;
상기 기판이 제거된 상기 절연막을 전자소자 형성용 기판에 전사하여, 전자소자의 절연막을 형성하는 단계;를 포함하는 절연막 형성 방법.Forming an insulating film on the substrate;
Removing the substrate by etching;
And transferring the insulating film from which the substrate has been removed to a substrate for forming an electronic element to form an insulating film of the electronic element.
채널을 형성하는 단계와;
상기 채널의 양쪽에 접하는 소스 및 드레인을 형성하는 단계와;
상기 채널과 게이트 사이에 게이트 절연층을 형성하는 단계;를 포함하여, 전자소자 형성용 기판 상에 박막 트랜지스터를 형성하며,
상기 게이트 절연층은, 청구항 1항 내지 3항 중 어느 한 항에 의해 형성된 절연막인 박막 트랜지스터 제조 방법.Forming a gate;
Forming a channel;
Forming a source and a drain in contact with both sides of the channel;
Forming a gate insulating layer between the channel and the gate, forming a thin film transistor on the substrate for forming an electronic element,
Wherein the gate insulating layer is an insulating film formed by any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120158528A KR101993383B1 (en) | 2012-12-31 | 2012-12-31 | Method for forming insulator film and manufacturing method of thin film transistor by applied the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120158528A KR101993383B1 (en) | 2012-12-31 | 2012-12-31 | Method for forming insulator film and manufacturing method of thin film transistor by applied the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140087830A KR20140087830A (en) | 2014-07-09 |
| KR101993383B1 true KR101993383B1 (en) | 2019-06-26 |
Family
ID=51736677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120158528A KR101993383B1 (en) | 2012-12-31 | 2012-12-31 | Method for forming insulator film and manufacturing method of thin film transistor by applied the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101993383B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128679A (en) * | 2005-10-24 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746683B2 (en) * | 1986-01-28 | 1995-05-17 | 富士通株式会社 | Method for manufacturing semiconductor device |
| KR100708694B1 (en) * | 2005-07-06 | 2007-04-18 | 삼성에스디아이 주식회사 | Flat panel display and method for fabricating the same |
-
2012
- 2012-12-31 KR KR1020120158528A patent/KR101993383B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128679A (en) * | 2005-10-24 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140087830A (en) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101468591B1 (en) | Oxide semiconductor and thin film transistor comprising the same | |
| EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
| US9087907B2 (en) | Thin film transistor and method of manufacturing the same | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| KR101980196B1 (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| KR101468594B1 (en) | Oxide Semiconductor and Thin Film Transistor comprising the same | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| KR101552975B1 (en) | Oxide semiconductor and thin film transistor comprising the same | |
| CN103155154A (en) | Semiconductor thin film, thin film transistor and method for manufacturing the same | |
| TWI577029B (en) | Method for forming a semiconductive oxynitride compound and a method of fabricating a thin film transistor using the same | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| WO2013179837A1 (en) | Semiconductor device and method for manufacturing same | |
| CN107369716B (en) | Thin film transistor, manufacturing method and display device | |
| KR101748787B1 (en) | Thin film transistor and Method of manufacturing the same | |
| KR20110080118A (en) | Thin film transistor having etch stop multi-layers and method of manufacturing the same | |
| KR102550633B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| KR101468590B1 (en) | Oxide Semiconductor and Thin Film Transistor comprising the same | |
| KR101417932B1 (en) | Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor | |
| US9991389B2 (en) | Thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same | |
| JP5814712B2 (en) | Thin film device manufacturing method | |
| KR101993383B1 (en) | Method for forming insulator film and manufacturing method of thin film transistor by applied the same | |
| KR101876011B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR20130113972A (en) | Method for manufacturing oxide thin film transistor | |
| US20150221496A1 (en) | Method of manufacturing metal oxide semiconductor thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |