KR101990297B1 - Comparator of solid-state image sensor device - Google Patents

Comparator of solid-state image sensor device Download PDF

Info

Publication number
KR101990297B1
KR101990297B1 KR1020180023457A KR20180023457A KR101990297B1 KR 101990297 B1 KR101990297 B1 KR 101990297B1 KR 1020180023457 A KR1020180023457 A KR 1020180023457A KR 20180023457 A KR20180023457 A KR 20180023457A KR 101990297 B1 KR101990297 B1 KR 101990297B1
Authority
KR
South Korea
Prior art keywords
terminal
capacitor
comparator
amplifier
twelfth
Prior art date
Application number
KR1020180023457A
Other languages
Korean (ko)
Inventor
천지민
김성민
Original Assignee
금오공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금오공과대학교 산학협력단 filed Critical 금오공과대학교 산학협력단
Priority to KR1020180023457A priority Critical patent/KR101990297B1/en
Application granted granted Critical
Publication of KR101990297B1 publication Critical patent/KR101990297B1/en

Links

Images

Classifications

    • H04N5/357—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N5/369—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

The present invention relates to a technology capable of removing noise with a capacitor with a small capacitance by voltage gain caused by a Miller effect when a capacitor for removing noise is installed at an output end of a comparator for a solid-state image sensor device, and improving performance of power supply rejection ratio (PSPR). According to the present invention, a comparator for solid-state image sensor device comprises a pixel unit and a plurality of comparators connected to vertical signal lines of the pixel unit, respectively. The comparator comprises: a first amplifier including a current mirror and a differential comparison unit connected to the current mirror and comparing a lamp signal with an analog signal supplied from the pixel unit to output a determination signal in accordance with a comparison result; a second amplifier amplifying and outputting the determination signal to an output terminal; and a 31-capacitor connected between a split node of the differential comparison unit and the output terminal of the second amplifier to provide a Miller effect.

Description

고체 촬상 소자의 비교기{COMPARATOR OF SOLID-STATE IMAGE SENSOR DEVICE}[0001] COMPARATOR OF SOLID-STATE IMAGE SENSOR DEVICE [0002]

본 발명은 고체 촬상 소자의 비교기 설계기술에 관한 것으로, 특히 출력단에 노이즈 제거용 커패시터를 설치함에 있어서 밀러 효과(Miller Effect)에 따른 전압 이득에 의해 보다 작은 용량의 커패시터로 노이즈를 제거할 수 있고 전원전압 제거비(PSRR: Power Supply Rejection Ratio) 성능을 높일 수 있도록 한 고체 촬상 소자의 비교기에 관한 것이다.The present invention relates to a technique of designing a comparator of a solid-state image pickup device. In particular, when a capacitor for removing noise is provided at an output end, noise can be removed by a capacitor having a smaller capacitance due to a voltage gain according to a Miller effect, And a power supply rejection ratio (PSRR) performance of the solid-state image pickup device.

고체로 된 이미지 센서인 고체 촬상 소자(Solid-State Image Sensor Device)는 구현 방식에 따라 CCD 방식과 CMOS 방식으로 분류된다.A solid-state image sensor device, which is a solid-state image sensor, is classified into a CCD method and a CMOS method according to an implementation method.

일반적으로, 고체 촬상 소자는 화소부와 복수 개의 비교기들을 구비한다.In general, a solid-state image pickup device includes a pixel portion and a plurality of comparators.

화소부에는 광전변환 소자인 포토 다이오드를 포함하는 화소가 매트릭스 형상으로 배열되어 있다. 상기 각 화소들은 영상을 각기 광전변환하여 그에 따른 화소신호(판독신호)들을 수직신호선들에 출력한다.In the pixel portion, pixels including a photodiode, which is a photoelectric conversion element, are arranged in a matrix form. Each of the pixels photoelectrically converts an image and outputs corresponding pixel signals (read signals) to the vertical signal lines.

화소부의 수직신호선들에 비교기들이 각기 배열되며, 이들은 해당 화소신호를 참조전압과 비교하여 그에 따른 판정신호를 각기 출력한다. 이를 위해 상기 각 비교기들은 차동증폭기를 포함하는 제1증폭기와, 제1증폭기의 출력신호를 증폭하여 출력하는 제2증폭기를 구비한다.Comparators are arranged in the vertical signal lines of the pixel unit, and they compare the corresponding pixel signal with a reference voltage and output a corresponding judgment signal, respectively. Each of the comparators includes a first amplifier including a differential amplifier and a second amplifier for amplifying and outputting an output signal of the first amplifier.

종래 기술에 의한 고체 촬상 소자의 비교기는 제1증폭기의 출력단에서 노이즈 제거를 위한 커패시터를 구비한다.The comparator of the conventional solid-state image pickup device has a capacitor for removing noise at the output terminal of the first amplifier.

그런데, 종래 기술에 의한 고체 촬상 소자의 비교기는 노이즈를 줄이기 위해 커패시터의 용량을 증가시키게 되어 있는데, 이에 의해 비교기의 출력신호 지연시간이 증가되는 문제점이 있다.However, the comparator of the conventional solid-state image sensor increases the capacitance of the capacitor in order to reduce the noise, which increases the output signal delay time of the comparator.

또한, 종래 기술에 의한 고체 촬상 소자의 비교기는 지연시간을 줄이기 위한 수단으로써 전류를 증가시키게 되어 있는데, 이에 의해 전력 소모량이 증가되는 단점이 있다. In addition, the comparator of the conventional solid-state image pickup device increases the current as means for reducing the delay time, which increases the power consumption.

또 다른 종래 기술에 의한 고체 촬상 소자의 비교기는 제2증폭기의 입력단과 출력단 사이에 노이즈 제거를 위한 커패시터를 구비한다.Another conventional comparator of a solid-state image sensor according to the related art has a capacitor for removing noise between an input terminal and an output terminal of the second amplifier.

그런데, 종래 기술에 의한 고체 촬상 소자의 비교기는 노이즈를 줄이기 위해 구비된 커패시터가 전원전압이 공급되는 전원 레일로부터 절연되어 있지 않아 비교기의 전원전압 제거비(PSRR) 성능 저하를 유발하는 문제점이 있다.However, in the comparator of the conventional solid-state image sensor according to the related art, there is a problem that the capacitor provided for reducing the noise is not insulated from the power supply rail to which the power supply voltage is supplied, thereby lowering the power supply voltage rejection ratio (PSRR) performance of the comparator.

본 발명이 해결하고자 하는 과제는 고체 촬상 소자에서 비교기의 제1증폭기와 출력단에 연결된 제2증폭기 간에 노이즈 제거용 커패시터를 설치하되, 밀러 효과(Miller Effect)에 따른 전압 이득에 의해 보다 작은 용량의 커패시터로 노이즈를 제거할 수 있도록 하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a noise removing capacitor between a first amplifier of a comparator and a second amplifier connected to an output terminal in a solid state image pickup device, So that noise can be removed.

본 발명이 해결하고자 하는 다른 과제는 고체 촬상 소자에서 비교기의 제1증폭기와 출력단에 연결된 제2증폭기 간에 노이즈 제거용 커패시터를 설치하되, 스플리트(split) 구조로 커패시터를 연결하여 전원전압 제거비(PSRR) 성능을 향상시킬 수 있도록 하는데 있다.A further object of the present invention is to provide a noise removing capacitor between a first amplifier of a comparator and a second amplifier connected to an output terminal in a solid state image pickup device by connecting a capacitor in a split structure, ) To improve performance.

상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 고체 촬상 소자의 비교기는, 포토 다이오드를 포함하는 화소가 매트릭스 형상으로 배열되어 있는 화소부; 및 상기 화소부의 수직신호선들에 각기 연결된 복수 개의 비교기;를 포함하되, 상기 비교기는 전류미러 및 상기 전류미러와 연결되고 참조전압과 상기 화소부로부터 공급되는 화소신호를 비교하여 그에 따른 판정신호를 출력하는 차동 비교부를 포함하는 제1증폭기; 상기 판정신호를 증폭하여 출력단자에 출력하는 제2증폭기; 및 상기 차동 비교부의 스플리트 노드와 상기 제2증폭기의 출력단자의 사이에 연결되어 밀러효과(Miller effect)를 발휘하는 제31커패시터;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a comparator of a solid-state imaging device including: a pixel unit including pixels arranged in a matrix; And a plurality of comparators respectively connected to the vertical signal lines of the pixel unit, wherein the comparator is connected to the current mirror and the current mirror, compares the reference voltage with the pixel signal supplied from the pixel unit, A first amplifier including a differential comparison section for performing a differential comparison; A second amplifier for amplifying the determination signal and outputting the amplified signal to an output terminal; And a 31st capacitor connected between the split node of the differential comparator and the output terminal of the second amplifier and exhibiting a Miller effect.

본 발명은 고체 촬상 소자에서 제1증폭기와 출력단에 연결된 제2증폭기 간에 노이즈 제거용 커패시터를 설치하되, 밀러 효과(Miller Effect)에 따른 전압 이득에 의해 보다 작은 용량의 커패시터로 노이즈를 제거할 수 있는 효과가 있다.In the solid-state image pickup device, a noise removing capacitor is provided between a first amplifier and a second amplifier connected to an output terminal, and noise can be removed by a capacitor having a smaller capacitance due to a voltage gain according to a Miller effect It is effective.

본 발명은 고체 촬상 소자에서 비교기의 제1증폭기와 출력단에 연결된 제2증폭기 간에 노이즈 제거용 커패시터를 설치하되, 스플리트(split) 구조로 커패시터를 연결하여 전원전압 제거비 성능이 향상되는 효과가 있다.In the solid-state image pickup device according to the present invention, a capacitor for removing noise is provided between a first amplifier of a comparator and a second amplifier connected to an output terminal, and a capacitor is connected in a split structure.

도 1은 본 발명에 의한 비교기가 적용되는 고체 촬상 소자의 전체 블록도.
도 2는 본 발명에 따른 고체 촬상 소자의 비교기의 회로도.
도 3은 본 발명에 의한 비교기의 전원전압 제거비 그래프.1 is an overall block diagram of a solid-state image pickup device to which a comparator according to the present invention is applied.
2 is a circuit diagram of a comparator of a solid-state imaging device according to the present invention.
3 is a graph of power supply voltage rejection ratio of a comparator according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 비교기가 적용되는 고체 촬상 소자(센서)의 전체 블록도이다.1 is an overall block diagram of a solid-state image sensor (sensor) to which a comparator according to the present invention is applied.

도 1을 참조하면, 본 발명에 의한 비교기가 적용되는 고체 촬상 소자(100)는 화소부(110), 수직 주사부(120), 아날로그 디지털 변환부(130), 수평판독 주사부(140), 타이밍 제어부(150), 센스앰프(160), 신호 처리부(170) 및 참조전압 생성부(180)를 구비한다.1, a solid-state image pickup device 100 to which a comparator according to the present invention is applied includes a pixel portion 110, a vertical scanning portion 120, an analog-digital conversion portion 130, a horizontal reading scanning portion 140, A timing controller 150, a sense amplifier 160, a signal processor 170, and a reference voltage generator 180.

화소부(110)는 광전변환 소자인 포토 다이오드를 포함하는 화소가 매트릭스 형상으로 배열되어 있다. 상기 각 화소들은 영상을 각기 광전변환하여 그에 따른 화소신호(판독신호)들을 수직신호선들에 출력한다.In the pixel portion 110, pixels including a photodiode, which is a photoelectric conversion element, are arranged in a matrix. Each of the pixels photoelectrically converts an image and outputs corresponding pixel signals (read signals) to the vertical signal lines.

수직 주사부(120)는 화소부(110)에 배열된 각 화소들을 대상으로 행 어드레스나 행 주사를 제어한다.The vertical scanning unit 120 controls the row address and the row scanning for each of the pixels arranged in the pixel unit 110.

아날로그 디지털 변환부(130)는 상기 화소부(110)로부터 출력되는 아날로그의 화소신호를 디지털신호로 변환한다.The analog-to-digital converter 130 converts the analog pixel signals output from the pixel unit 110 into digital signals.

수평판독 주사부(140)는 상기 아날로그 디지털 변환부(130)를 통해 출력되는 디지털의 화소신호들에 대하여 열 어드레스나 열 주사를 제어한다.The horizontal reading scanning unit 140 controls column addresses and column scanning of the digital pixel signals output through the analog-digital converting unit 130. [

타이밍 제어부(150)는 화소부(110), 수직 주사부(120), 아날로그 디지털 변환부(130), 수평 판독 주사부(140), 신호 처리부(170) 및 참조전압 생성부(180)에서의 신호 처리에 필요한 타이밍 신호를 생성한다. 그리고, 상기 타이밍 제어부(150)는 아날로그 디지털 변환부(130)의 각 비교기(131)의 행 동작 시작 시 각 컬럼마다 동작점을 정하기 위한 초기화 신호로서의 제어 펄스를 생성한다.The timing controller 150 controls the timing of driving the pixel unit 110, the vertical scanning unit 120, the analog-digital conversion unit 130, the horizontal reading scanning unit 140, the signal processing unit 170, and the reference voltage generating unit 180 And generates a timing signal necessary for signal processing. The timing controller 150 generates a control pulse as an initializing signal for determining an operating point for each column at the start of row operation of each comparator 131 of the analog-digital converting unit 130. [

센스앰프(160)는 아날로그 디지털 변환부(130)로부터 출력되는 디지털 화소신호를 증폭한다.The sense amplifier 160 amplifies the digital pixel signal output from the analog-to-digital converter 130. [

신호 처리부(170)는 센스앰프(160)에서 출력되는 디지털 화소신호들에 대해 일련의 처리과정을 수행하여 2차원 화상을 생성한다.The signal processing unit 170 performs a series of processes on the digital pixel signals output from the sense amplifier 160 to generate a two-dimensional image.

아날로그 디지털 변환부(130)는 화소부(110)의 열마다 배치된 수직신호선들에 각기 연결된 복수 개의 비교기(131)들을 구비한다. 상기 비교기(131)들은 화소부(110)로부터 출력되는 해당 화소신호를 참조전압 생성부(180)로부터 출력되는 참조전압과 비교하여 그에 따른 판정신호를 각기 출력한다.The analog-to-digital conversion unit 130 includes a plurality of comparators 131 connected to the vertical signal lines arranged for each column of the pixel unit 110. The comparators 131 compare the pixel signals output from the pixel unit 110 with the reference voltages output from the reference voltage generator 180 and output the determination signals corresponding thereto.

상기 각 비교기(131)에서 출력되는 판정신호가 상기 열마다 배치된 각각의 카운터(132)에 의해 카운트되고, 그 카운트값들이 각각의 열마다 배치된 래치(133)에 저장되는 것으로 아날로그 디지털 동작이 완료된다.The determination signals output from the respective comparators 131 are counted by the respective counters 132 arranged for each column and the count values are stored in the latch 133 arranged for each column, Is completed.

상기 각각의 래치(133)에 래치된 데이터들이 수평판독 주사부(140)에 의해 센스앰프(160)에 전달된다.Data latched in the respective latches 133 are transferred to the sense amplifier 160 by the horizontal read scanning unit 140.

한편, 도 2는 본 발명에 따른 고체 촬상 소자의 비교기의 회로도이다. 즉, 도 2는 도 1의 아날로그 디지털 변환부에 구비된 복수 개의 비교기(131) 중에서 임의의 비교기에 대한 회로도이다.2 is a circuit diagram of a comparator of a solid-state imaging device according to the present invention. That is, FIG. 2 is a circuit diagram of an arbitrary comparator among the plurality of comparators 131 included in the analog-to-digital converter of FIG.

도 2를 참조하면, 본 발명에 따른 고체 촬상 소자의 비교기(131)는 제1증폭기(131A), 제2증폭기(131B) 및 커패시터(C31)를 구비한다.2, the comparator 131 of the solid-state imaging device according to the present invention includes a first amplifier 131A, a second amplifier 131B, and a capacitor C31.

제1증폭기(131A)는 일측 단자(소스)가 전원전압(VDD)에 연결되고 타측 단자(드레인)와 게이트가 제11노드(N11)에 공통으로 연결된 피모스 트랜지스터(P 채널 MOS 트랜지스터)(MP11) 및 일측 단자가 전원전압(VDD)에 연결되고 타측 단자가 제12출력노드(N12)에 연결되고 게이트가 상기 피모스 트랜지스터(MP11)의 게이트와 공통으로 연결된 피모스 트랜지스터(MP12)로 구성된 전류미러; 일측 단자가 램프신호 입력단자(TRAMP)에 연결된 커패시터(C11), 일측 단자가 아날로그신호 입력단자(TVSL)에 연결된 커패시터(C12), 게이트가 상기 커패시터(C11),(C12)의 타측 단자에 각기 연결되고 타측 단자가 공통으로 연결된 엔모스 트랜지스터(MN11), (MN12), 일측 단자가 상기 제11노드(N11)에 연결되고 타측 단자가 상기 엔모스 트랜지스터(MN11)의 일측 단자에 연결되고 게이트가 상기 커패시터(C11)의 타측 단자에 연결된 엔모스 트랜지스터(MN14), 일측 단자가 상기 제12출력노드(N12)에 연결되고 타측 단자가 상기 엔모스 트랜지스터(MN12)의 일측 단자에 연결되고 게이트가 상기 커패시터(C12)의 타측 단자에 연결된 엔모스 트랜지스터(MN15) 및 일측 단자가 상기 엔모스 트랜지스터(MN11),(MN12)의 타측 단자에 공통으로 연결되고 게이트가 바이어스신호 입력단자(TBIAS)에 연결되며 타측 단자가 접지단자에 연결된 엔모스 트랜지스터(MN13)로 구성된 차동 비교부; 일측 단자가 상기 커패시터(C11)의 타측 단자에 연결되고 타측 단자가 상기 제11노드(N11)에 연결되고 게이트가 제1오토제로신호 입력단자(TPSEL)에 연결된 피모스 트랜지스터(MP13); 및 일측 단자가 상기 커패시터(C12)의 타측 단자에 연결되고 타측 단자가 상기 제12노드(N12)에 연결되고 게이트가 제1오토제로신호 입력단자(TPSEL)에 연결된 피모스 트랜지스터(MP14);를 포함한다.The first amplifier 131A has a PMOS transistor (MP11) having one terminal (source) connected to the power supply voltage VDD and the other terminal (drain) and a gate commonly connected to the eleventh node N11, And a PMOS transistor MP12 whose one terminal is connected to the power supply voltage VDD and the other terminal is connected to the twelfth output node N12 and whose gate is connected in common to the gate of the PMOS transistor MP11. mirror; A capacitor C12 having one terminal connected to the lamp signal input terminal TRAMP and a capacitor C12 having one terminal connected to the analog signal input terminal TVSL and a gate connected to the other terminal of the capacitors C11 and C12, The NMOS transistors MN11 and MN12 connected in common and the other terminal connected in common are connected to the eleventh node N11 and the other terminal is connected to one terminal of the NMOS transistor MN11, An NMOS transistor MN14 connected to the other terminal of the capacitor C11 has one terminal connected to the twelfth output node N12 and the other terminal connected to one terminal of the NMOS transistor MN12, An NMOS transistor MN15 and one terminal connected to the other terminal of the capacitor C12 are commonly connected to the other terminal of the NMOS transistors MN11 and MN12 and a gate is connected to the bias signal input terminal TBIAS And an NMOS transistor MN13, the other terminal of which is connected to the ground terminal; A PMOS transistor MP13 having one terminal connected to the other terminal of the capacitor C11, the other terminal connected to the eleventh node N11, and a gate connected to the first auto zero signal input terminal TPSEL; And a PMOS transistor MP14 having one terminal connected to the other terminal of the capacitor C12 and the other terminal connected to the twelfth node N12 and having a gate connected to the first auto zero signal input terminal TPSEL .

제2증폭기(131B)는 일측 단자가 전원전압(VDD)에 연결되고 타측 단자가 제21출력노드(N21) 및 출력단자(TOUT)에 공통으로 연결되고 게이트가 제1증폭기(131A)의 제12출력노드(N12)에 연결된 피모스 트랜지스터(MP21), 일측 단자가 상기 제21출력노드(N21)에 연결되고 타측 단자가 접지단자에 연결된 엔모스 트랜지스터(MN21), 일측 단자가 상기 엔모스 트랜지스터(MN21)의 게이트에 연결되고 타측 단자가 접지단자에 연결된 커패시터(C21) 및 일측 단자가 상기 커패시터(C21)의 일측 단자에 연결되고 타측 단자가 상기 제21출력노드(N21)에 연결되고 게이트가 제2오토제로신호 입력단자(NSEL)에 연결된 엔모스 트랜지스터(MN22)를 포함한다.The second amplifier 131B has one terminal connected to the power supply voltage VDD and the other terminal commonly connected to the twenty-first output node N21 and the output terminal TOUT, A PMOS transistor MP21 connected to the output node N12, an NMOS transistor MN21 having one terminal connected to the twenty-first output node N21 and the other terminal connected to the ground terminal, A capacitor C21 connected to the gate of the capacitor C21 and having one terminal connected to the ground terminal and one terminal connected to the one terminal of the capacitor C21 and the other terminal connected to the twenty first output node N21, 2 and an NMOS transistor MN22 connected to the auto zero signal input terminal NSEL.

커패시터(C31)는 일측 단자가 상기 엔모스 트랜지스터(MN15)의 타측 단자와 엔모스 트랜지스터(MN12)의 일측 단자에 공통으로 연결되는 스플리트 노드(SN)에 연결되고 타측 단자가 상기 제21출력노드(N21)에 연결된다.The capacitor C31 has one terminal connected to the split node SN commonly connected to the other terminal of the NMOS transistor MN15 and one terminal of the NMOS transistor MN12 and the other terminal connected to the twenty- (N21).

제1증폭기(131A)에서, 피모스 트랜지스터(MP11),(MP12)는 전류미러로 동작한다. 상기 피모스 트랜지스터(MP11)는 차동 비교부의 스플리트(split) 구조로 직렬 연결된 엔모스 트랜지스터(MN14),(MN11)에 연결되고, 상기 피모스 트랜지스터(MP12)는 그 차동 비교부의 스플리트(split) 구조로 직렬 연결된 엔모스 트랜지스터 (MN15), (MN12)에 연결된다. 차동 비교부의 엔모스 트랜지스터(MN13)는 전류원 기능을 수행한다.In the first amplifier 131A, the PMOS transistors MP11 and MP12 operate as current mirrors. The PMOS transistor MP11 is connected to the NMOS transistors MN14 and MN11 connected in series in a split structure of the differential comparator and the PMOS transistor MP12 is connected to the split ) Connected in series to the NMOS transistors MN15 and MN12. The NMOS transistor MN13 of the differential comparison unit performs a current source function.

램프신호 입력단자(TRAMP)가 커패시터(C11)를 통해 상기 스플리트 구조로 직렬 연결된 엔모스 트랜지스터(MN11),(MN14)의 게이트에 공통으로 연결되고, 아날로그신호 입력단자(TVSL)가 커패시터(C12)를 통해 상기 스플리트 구조로 직렬 연결된 엔모스 트랜지스터(MN12),(MN15)의 게이트에 공통으로 연결된다. 상기 커패시터(C11),(C12)는 오토제로 레벨의 샘플링 기능을 한다. 여기서, 오토제로의 레벨이란 화소부에 연결된 비교기들이 행 동작 시 컬럼마다 동작점을 정하기 위한 초기화 레벨을 의미한다.The lamp signal input terminal TRAMP is commonly connected to the gates of the NMOS transistors MN11 and MN14 connected in series to the split structure via the capacitor C11 and the analog signal input terminal TVSL is connected to the capacitors C12 To the gates of the NMOS transistors MN12 and MN15 connected in series to the split structure. The capacitors C11 and C12 perform an auto zero level sampling function. Here, the auto zero level means an initialization level for determining the operating point for each column in the row operation by the comparators connected to the pixel portion.

따라서, 차동 비교부의 스플리트 구조로 구성된 엔모스 트랜지스터(MN11,MN14), (MN12,MN15)는 상기 램프신호 입력단자(TRAMP)를 통해 입력되는 램프신호(참조전압)와 상기 아날로그신호 입력단자(TVSL)를 통해 화소부로부터 공급되는 아날로그신호(화소신호)를 비교하여 그에 따른 판정신호를 제12출력노드(N12)에 출력한다.Therefore, the NMOS transistors MN11, MN14, MN12, and MN15 constituted by the split structure of the differential comparator are connected to the ramp signal (reference voltage) input through the ramp signal input terminal TRAMP and the analog signal input terminal (Pixel signals) supplied from the pixel portion through the first and second output nodes N12 and TVSL and outputs a determination signal corresponding to the analog signals to the twelfth output node N12.

피모스 트랜지스터(MP13),(MP14)는 오토제로 스위치 기능을 수행하고, 엔모스 트랜지스터(MN14),(MN15)는 스플리트(split) 기능을 수행한다.The PMOS transistors MP13 and MP14 perform the auto zero switch function and the NMOS transistors MN14 and MN15 perform the split function.

제2증폭기(131B)에서, 피모스 트랜지스터(MP21)는 상기 제1증폭기(131A)의 제12출력노드(N12)로부터 공급되는 신호를 증폭하여 출력단자(TOUT)에 출력한다.In the second amplifier 131B, the PMOS transistor MP21 amplifies the signal supplied from the twelfth output node N12 of the first amplifier 131A and outputs it to the output terminal TOUT.

엔모스 트랜지스터(MN22)의 게이트에 공급되는 제2오토제로신호와 제1증폭기(131A)의 피모스 트랜지스터(MP13)의 게이트에 공급되는 제1오토제로신호는 서로 상보적인 전압 레벨을 갖는다. 엔모스 트랜지스터(MN22)는 오토제로 스위치 기능을 수행한다.The second auto zero signal supplied to the gate of the NMOS transistor MN22 and the first auto zero signal supplied to the gate of the PMOS transistor MP13 of the first amplifier 131A have voltage levels complementary to each other. The NMOS transistor MN22 performs the auto zero switch function.

커패시터(C31)는 제1증폭기(131A)의 스플리트 노드(SN)와 제2증폭기(131B)의 출력단자(TOUT)의 사이에 연결되어 밀러효과(Miller effect)를 발휘한다. 그런데, 커패시터(C31)의 일측 단자를 제1증폭기(131A)의 제12출력노드(N12)에 직접 연결하는 것이 아니라 스플리트 구조 사이로 연결한다.The capacitor C31 is connected between the split node SN of the first amplifier 131A and the output terminal TOUT of the second amplifier 131B to exert a Miller effect. However, one terminal of the capacitor C31 is connected directly to the split structure, not to the twelfth output node N12 of the first amplifier 131A.

즉, 차동 비교부의 타측 입력단을 하나의 엔모스 트랜지스터(MN12)로 구성하는 것이 아니라 엔모스 트랜지스터(MN15)를 추가하여 스플리트 구조를 갖도록 하고, 상기 커패시터(C31)의 일측 단자를 엔모스 트랜지스터(MN15)의 타측 단자와 엔모스 트랜지스터(MN12)의 일측 단자가 공통으로 연결되는 스플리트 노드(SN)에 연결한다. 그리고, 상기 엔모스 트랜지스터(MN12),(MN15)의 게이트는 커패시터(C12)의 일측 단자에 공통으로 연결한다.That is, the other input terminal of the differential comparator is not formed of one NMOS transistor MN12, but an NMOS transistor MN15 is added to have a split structure, and one terminal of the capacitor C31 is connected to an NMOS transistor MN15 are connected to a split node SN to which one terminal of the NMOS transistor MN12 is connected in common. The gates of the NMOS transistors MN12 and MN15 are commonly connected to one terminal of the capacitor C12.

상기 차동 비교부의 타측 입력단이 스플리트 구조를 갖는 것에 대응하여, 이의 일측 입력단에도 엔모스 트랜지스터(MN14)를 추가하여 스플리트 구조를 갖도록 하였다. 그리고, 상기 엔모스 트랜지스터(MN11),(MN14)의 게이트는 커패시터(C11)의 타측 단자에 공통으로 연결한다.The other input terminal of the differential comparator has a split structure, and an NMOS transistor MN14 is added to one input terminal of the differential comparator so as to have a split structure. The gates of the NMOS transistors MN11 and MN14 are commonly connected to the other terminal of the capacitor C11.

상기 설명에서와 같이 차동 비교부의 양측 입력단이 스플리트 구조를 갖도록 엔모스 트랜지스터(MN14),(MN15)를 추가하고, 커패시터(C31)의 일측 단자를 스플리트 노드(SN)에 연결한다.As described above, the NMOS transistors MN14 and MN15 are added so that both input terminals of the differential comparator have a split structure, and one terminal of the capacitor C31 is connected to the split node SN.

이에 따라, 상기 스플리트 노드(SN)가 전원전압(VDD)이 공급되는 전원 레일로부터 절연되어 비교기(131)가 우수한 전원전압 제거비(PSRR) 성능을 갖게 된다.Accordingly, the split node SN is isolated from the power supply rail to which the power supply voltage VDD is supplied, so that the comparator 131 has excellent power supply voltage rejection ratio (PSRR) performance.

도 3은 상기와 같은 구조로 연결된 커패시터(C31)에 의해 비교기(131)가 우수한 전원전압 제거비(PSRR) 성능을 갖는 것을 나타낸 것으로, 본 발명에 의한 전원전압 제거비(PSRR2)가 종래 기술에 의한 전원전압 제거비(PSRR1)에 비하여 높은 주파수에서도 우수하게 나타나는 것을 확인할 수 있다.3 shows that the comparator 131 has a superior power supply voltage rejection ratio (PSRR) performance by the capacitor C31 connected in the above structure. The power supply voltage rejection ratio PSRR2 according to the present invention is higher than the power supply voltage It can be confirmed that the voltage drop ratio (PSRR1) is excellent even at a high frequency.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, it should be understood that the scope of the present invention is not limited thereto. These embodiments are also within the scope of the present invention.

100 : 고체 촬상 소자 110 : 화소부
120 : 수직 주사부 130 : 아날로그 디지털 변환부
131 : 비교기 131A : 제1증폭기
131B : 제2증폭기 140 : 수평판독 주사부
150 : 타이밍 제어부 160 : 센스앰프
170 : 신호 처리부 180 : 참조전압 생성부100: solid-state image pickup device 110:
120: vertical scanning unit 130: analog-to-digital conversion unit
131: comparator 131A: first amplifier
131B: Second amplifier 140: Horizontal reading scanning section
150: timing control section 160: sense amplifier
170: Signal processor 180: Reference voltage generator

Claims (3)

포토 다이오드를 포함하는 화소가 매트릭스 형상으로 배열되어 있는 화소부; 및
상기 화소부의 수직신호선들에 각기 연결된 복수 개의 비교기;를 포함하되,
상기 비교기는
전류미러 및 상기 전류미러와 연결되고 참조전압과 상기 화소부로부터 공급되는 화소신호를 비교하여 그에 따른 판정신호를 출력하는 차동 비교부를 포함하는 제1증폭기;
상기 판정신호를 증폭하여 출력단자에 출력하는 제2증폭기; 및
상기 차동 비교부의 스플리트 노드와 상기 제2증폭기의 출력단자의 사이에 연결되어 밀러효과(Miller effect)를 발휘하는 제31커패시터;를 포함하되,
상기 제1증폭기는
일측 단자가 전원전압에 공통으로 연결되고 타측 단자가 제11출력노드와 제12출력노드에 각기 연결된 제11피모스 트랜지스터 및 제12피모스 트랜지스터를 구비한 전류미러; 및
일측 단자가 상기 참조전압이 공급되는 참조전압 입력단자에 연결된 제11커패시터, 일측 단자가 상기 화소신호가 공급되는 화소신호 입력단자에 연결된 제12커패시터, 게이트가 상기 제11커패시터의 타측 단자에 연결된 제11엔모스 트랜지스터, 일측 단자가 스플리트 노드에 연결되고 게이트가 상기 제12커패시터의 타측 단자에 연결된 제12엔모스 트랜지스터, 일측 단자가 상기 제11,12엔모스 트랜지스터의 타측단자에 공통으로 연결되고 타측 단자가 접지단자에 연결되며 게이트가 바이어스신호 입력단자에 연결된 제13엔모스 트랜지스터, 일측 단자가 상기 제11출력노드에 연결되고 타측 단자가 상기 제11엔모스 트랜지스터의 일측 단자에 연결되며 게이트가 상기 제11커패시터의 타측 단자에 연결되며, 상기 제11엔모스 트랜지스터와 스플리트 구조로 직렬 연결된 제14엔모스 트랜지스터 및, 일측 단자가 상기 제12출력노드에 연결되고 타측 단자가 상기 스플리트 노드에 연결되고 게이트가 상기 제12커패시터의 타측 단자에 연결되며, 상기 제12엔모스 트랜지스터와 스플리트 구조로 직렬 연결된 제15엔모스 트랜지스터를 구비한 차동 비교부;를 포함하는 것을 특징으로 하는 고체 촬상 소자의 비교기.
A pixel portion in which pixels including a photodiode are arranged in a matrix; And
And a plurality of comparators connected to the vertical signal lines of the pixel unit,
The comparator
A first comparator connected to the current mirror and the current mirror, for comparing a reference voltage with a pixel signal supplied from the pixel unit and outputting a determination signal according to the comparison;
A second amplifier for amplifying the determination signal and outputting the amplified signal to an output terminal; And
And a 31st capacitor connected between the split node of the differential comparator and the output terminal of the second amplifier to exhibit a Miller effect,
The first amplifier
A current mirror having an eleventh and twelfth PMOS transistors each having one terminal connected in common to the power supply voltage and the other terminal connected to the eleventh output node and the twelfth output node, respectively; And
A twelfth capacitor having one terminal connected to the reference voltage input terminal to which the reference voltage is supplied, a twelfth capacitor having one terminal connected to the pixel signal input terminal to which the pixel signal is supplied, a gate connected to the other terminal of the eleventh capacitor A 12th NMOS transistor, a twelfth NMOS transistor having one terminal connected to the split node and a gate connected to the other terminal of the twelfth capacitor, one terminal connected in common to the other terminal of the eleventh and twelfth NMOS transistors A thirteenth NMOS transistor having one terminal connected to the ground terminal and the gate connected to the bias signal input terminal, one terminal connected to the eleventh output node, the other terminal connected to one terminal of the eleventh NMOS transistor, A first capacitor connected to the other terminal of the eleventh capacitor, And a seventh NMOS transistor having one terminal connected to the twelfth output node, the other terminal connected to the split node, and a gate connected to the other terminal of the twelfth capacitor, And a differential comparator having a fifteenth NMOS transistor connected in series in a fly structure.
삭제delete 제1항에 있어서, 상기 제2증폭기는
일측 단자가 전원전압에 연결되고 타측 단자가 상기 출력단자에 연결되며 게이트에 상기 판정신호가 공급되는 제21피모스 트랜지스터를 포함한 것을 특징으로 하는 고체 촬상 소자의 비교기.2. The receiver of claim 1, wherein the second amplifier
And a twenty-first PMOS transistor having one terminal connected to the power supply voltage, the other terminal connected to the output terminal, and the determination signal supplied to the gate.
KR1020180023457A 2018-02-27 2018-02-27 Comparator of solid-state image sensor device KR101990297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180023457A KR101990297B1 (en) 2018-02-27 2018-02-27 Comparator of solid-state image sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023457A KR101990297B1 (en) 2018-02-27 2018-02-27 Comparator of solid-state image sensor device

Publications (1)

Publication Number Publication Date
KR101990297B1 true KR101990297B1 (en) 2019-06-18

Family

ID=67103015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023457A KR101990297B1 (en) 2018-02-27 2018-02-27 Comparator of solid-state image sensor device

Country Status (1)

Country Link
KR (1) KR101990297B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120015702A (en) * 2010-08-13 2012-02-22 삼성전자주식회사 Unit pixel and unit pixel array including the same
KR101614162B1 (en) * 2008-10-09 2016-04-29 소니 주식회사 Solid-state image sensor and camera system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614162B1 (en) * 2008-10-09 2016-04-29 소니 주식회사 Solid-state image sensor and camera system
KR20120015702A (en) * 2010-08-13 2012-02-22 삼성전자주식회사 Unit pixel and unit pixel array including the same

Similar Documents

Publication Publication Date Title
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
US9143119B2 (en) Comparator and analog-to-digital converter using the same
US9350929B2 (en) Semiconductor apparatus, solid-state image sensing apparatus, and camera system
US7375672B2 (en) Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
CN104660923B (en) The control method of comparator circuit, imaging device and comparator circuit
US9954026B2 (en) Imaging apparatus and imaging system
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
JP6708381B2 (en) Photoelectric conversion device and photoelectric conversion system
KR20200105187A (en) Comparator for low-banding noise, and cmos image sensor thereof
US10811448B2 (en) Solid-state imaging device
TW202121888A (en) Column amplifier reset circuit with comparator
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
KR100843194B1 (en) Ramp signal generation circuit
KR101990297B1 (en) Comparator of solid-state image sensor device
JP6029352B2 (en) Solid-state imaging device
JP6385190B2 (en) Photoelectric conversion device driving method, photoelectric conversion device, and imaging system
KR20160121996A (en) Pixel biasing apparatus with current control function, and cmos image sensor thereof
JP2016111402A (en) Imaging apparatus and imaging system using the same
US11509844B2 (en) Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time
CN212677263U (en) Image sensor noise suppression circuit and image sensor
JP2011124786A (en) Solid-state imaging element
JP2024000048A (en) Semiconductor device
JP4234959B2 (en) Solid-state imaging device
JP6214596B2 (en) Driving method of imaging apparatus
JP2007243619A (en) Analogue-to-digital converter and semiconductor integrated device unsing tha same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant