KR101989738B1 - Compound semiconductor solar cell and method of manufacturing the same - Google Patents

Compound semiconductor solar cell and method of manufacturing the same Download PDF

Info

Publication number
KR101989738B1
KR101989738B1 KR1020180019943A KR20180019943A KR101989738B1 KR 101989738 B1 KR101989738 B1 KR 101989738B1 KR 1020180019943 A KR1020180019943 A KR 1020180019943A KR 20180019943 A KR20180019943 A KR 20180019943A KR 101989738 B1 KR101989738 B1 KR 101989738B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
ohmic contact
contact layer
thickness
Prior art date
Application number
KR1020180019943A
Other languages
Korean (ko)
Inventor
조성진
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020180019943A priority Critical patent/KR101989738B1/en
Application granted granted Critical
Publication of KR101989738B1 publication Critical patent/KR101989738B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a compound semiconductor photovoltaic cell and a manufacturing method thereof. The compound semiconductor photovoltaic cell comprises: a light absorption layer having an emitter layer including a compound semiconductor; a first electrode, which is a transparent nanowire electrode, disposed on top of the light absorption layer and entirely formed on an incident surface to which the sunlight is incident; a first ohmic contact layer interposed between the light absorption layer and a first electrode and formed to entirely cover a region where the first electrode is formed; a second electrode disposed on the bottom of the light absorption layer; and a second ohmic contact layer provided between the light absorption layer and the second electrode.

Description

화합물 반도체 태양전지 및 이의 제조 방법{COMPOUND SEMICONDUCTOR SOLAR CELL AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor solar cell,

본 발명은 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것으로, 보다 구체적으로는 저비용으로 생산할 수 있는 III-V족 화합물 반도체 태양전지 및 이의 제조 방법에 관한 것이다.The present invention relates to a compound semiconductor solar cell and a method of manufacturing the same, and more particularly, to a III-V compound semiconductor solar cell that can be produced at low cost and a method of manufacturing the same.

무공해 및 청정 에너지원인 태양광을 전기 에너지로 변환하여 활용할 수 있도록 하는 태양전지는 저탄소, 녹색성장을 선도하는 기술의 대표로서, 2003년 이후 35% 이상 급성장 중이고, 2030년에는 2,700억 달러 규모의 시장으로 성장할 것으로 전망되는 고부가가치 사업 기술이다.Solar cells, which enable the conversion of pollution-free and clean energy sources into electrical energy, are rapidly growing by more than 35% since 2003 and represent a market leader in low-carbon and green growth. Is a high value-added business technology.

실리콘에 기반한 실리콘 태양전지가 전체 태양전지와 관련된 기술 분야 및 시장의 거의 90% 정도를 차지하고 있는 반면, 화합물 반도체 태양전지는 실리콘 태양전지의 효율보다 2배 이상의 고효율을 갖지만 제조비용이 고가이어서 우주 산업과 같은 특수 분야에만 제한적으로 사용되고 있는 실정이다. 실리콘 태양전지의 이론적 효율 한계는 약 33% 정도인데 반해, 화합물 반도체 태양전지는 광흡수율이 실리콘 태양전지보다 높기 때문에 얇은 두께로도 효과적인 광흡수가 가능하고 여러 밴드 갭을 가진 물질들을 적층하여 더 넓은 파장대의 태양광을 흡수할 수 있도록 제어할 수 있어 이론적 효율 한계는 60% 이상으로 매우 높은 편이다. 따라서 화합물 반도체 태양전지의 제조비용을 낮추고 생산성을 향상시킬 수 있는 기술 개발이 절실히 요구되고 있다.Silicon-based silicon solar cells account for nearly 90% of the total solar cell technology and market, while compound semiconductor solar cells have more than twice the efficiency of silicon solar cells, but their manufacturing costs are high, And the like. The theoretical efficiency limit of silicon solar cell is about 33%, while the compound semiconductor solar cell has higher light absorptivity than silicon solar cell. Therefore, effective absorption of light is possible even with a thin thickness, The theoretical efficiency limit is over 60%, which is very high because it can be controlled to absorb the sunlight of the wavelength band. Therefore, it is urgently required to develop a technology that can lower the manufacturing cost of the compound semiconductor solar cell and improve the productivity.

현재, 화합물 반도체 태양전지에서는, 반도체와 오믹 콘택(ohmic contact)을 위한 Pd, Ge, Au, Pt 등의 고가의 금속을 전극으로 이용하고 있다. 상기와 같은 고가의 금속을 전극으로 이용하기 위해서, 고가의 진공 장비를 이용하여 기판에 증착하는 공정을 이용한다. 즉, 전극의 형성을 위해서 고가의 재료를 이용하는 동시에, 고가의 장비를 이용하기 때문에 화합물 반도체 태양전지의 제조비용이 당연히 높을 수밖에 없어 화합물 반도체 태양전지의 생산성을 향상시키는데 한계가 있는 실정이다.At present, in a compound semiconductor solar cell, an expensive metal such as Pd, Ge, Au, Pt for semiconductor and ohmic contact is used as an electrode. In order to use the above expensive metal as an electrode, a process of depositing on a substrate by using an expensive vacuum equipment is used. In other words, since expensive materials are used for the formation of electrodes and expensive equipment is used, the production cost of the compound semiconductor solar cell is naturally high, which is a limitation in improving the productivity of the compound semiconductor solar cell.

본 발명의 일 목적은 상기한 종래의 문제점을 해결하기 위해서 특성 저하 없이 제조 생산성이 향상된 화합물 반도체 태양전지를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a compound semiconductor solar cell having improved manufacturing productivity without deteriorating characteristics in order to solve the above-described problems of the prior art.

본 발명의 다른 목적은 고가의 진공 장비를 이용하지 않고도 공정 제어가 용이한 단순한 공정을 통해서 저비용으로 생산할 수 있는 화합물 반도체 태양전지의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a compound semiconductor solar cell which can be produced at low cost through a simple process which is easy to control the process without using expensive vacuum equipment.

본 발명의 일 목적을 위한 화합물 반도체 태양전지는, 화합물 반도체를 포함하는 에미터층을 갖는 광흡수층; 상기 광흡수층 상부에 배치되고, 태양광이 입사되는 입사면에 전체적으로 형성된 투명 나노와이어 전극인 제1 전극; 상기 광흡수층과 상기 제1 전극 사이에 개재되고, 제1 전극이 형성된 영역을 전체적으로 커버하도록 형성된 제1 오믹 콘택층; 상기 광흡수층 하부에 배치된 제2 전극; 및 상기 광흡수층과 상기 제2 전극 사이에 구비된 제2 오믹 콘택층을 포함한다.A compound semiconductor solar cell for one purpose of the present invention includes a light absorbing layer having an emitter layer including a compound semiconductor; A first electrode disposed on the light absorbing layer and being a transparent nanowire electrode formed entirely on an incident surface on which sunlight is incident; A first ohmic contact layer interposed between the light absorption layer and the first electrode, the first ohmic contact layer being formed to cover the entire region where the first electrode is formed; A second electrode disposed under the light absorbing layer; And a second ohmic contact layer provided between the light absorption layer and the second electrode.

일 실시예에서, 상기 제1 전극과 직접 접촉하는 제1 오믹 콘택층의 두께는 30 nm 내지 50 nm일 수 있다.In one embodiment, the thickness of the first ohmic contact layer in direct contact with the first electrode may be between 30 nm and 50 nm.

일 실시예에서, 상기 제1 전극은 외부에서 전압을 인가받는 패드 전극과 부분적으로 중첩되어 연결되어, 상기 제1 전극과 상기 제1 오믹 콘택층 사이에 상기 패드 전극이 개재되도록 배치되고, 상기 제1 전극과 직접 접촉하는 제1 오믹 콘택층의 두께는 상기 패드 전극의 하부에 배치된 제1 오믹 콘택층의 두께보다 얇을 수 있다. 이때, 상기 제1 전극과 직접 접촉하는 제1 오믹 콘택층의 두께는 30 nm 내지 50 nm이고, 상기 패드 전극의 하부에 배치된 제1 오믹 콘택층의 두께는 100 nm 내지 150 nm일 수 있다.In one embodiment, the first electrode is partially overlapped with a pad electrode to which a voltage is externally applied, so that the pad electrode is interposed between the first electrode and the first ohmic contact layer, The thickness of the first ohmic contact layer directly contacting the first electrode may be thinner than the thickness of the first ohmic contact layer disposed below the pad electrode. In this case, the thickness of the first ohmic contact layer directly contacting the first electrode is 30 nm to 50 nm, and the thickness of the first ohmic contact layer disposed below the pad electrode may be 100 nm to 150 nm.

일 실시예에서, 상기 화합물 반도체 태양전지는, 상기 광흡수층과 상기 제1 오믹 콘택층 사이에 배치되고, 상기 에미터층과 동종의 도핑된 불순물을 포함하는 윈도우층; 및 상기 광흡수층과 상기 제2 오믹 콘택층 사이에 배치된 후면 전계층을 더 포함할 수 있다.In one embodiment, the compound semiconductor solar cell includes: a window layer disposed between the light absorbing layer and the first ohmic contact layer, the window layer including doped impurities of the same kind as the emitter layer; And a rear front layer disposed between the light absorbing layer and the second ohmic contact layer.

본 발명의 다른 목적을 위한 화합물 반도체 태양전지의 제조 방법은, 화합물 반도체를 포함하는 에미터층을 갖는 광흡수층의 일면에 상기 광흡수층을 전체적으로 커버하는 반도체층을 형성하는 단계; 상기 반도체층 상의 일 영역에 외부에서 전압을 인가받는 패드 전극을 형성하는 단계; 상기 패드 전극을 식각 방지막으로 이용하여 상기 반도체층을 이방성 식각하여, 상기 패드 전극의 하부에는 상기 반도체층의 초기 두께와 동일한 제1 두께로 잔류하고 상기 패드 전극 미형성 영역에서는 상기 제1 두께보다 얇은 제2 두께로 잔류하는 제1 오믹 콘택층을 형성하는 단계; 상기 제1 오믹 콘택층과 상기 패드 전극을 전체적으로 커버하도록 나노와이어 전극인 제1 전극을 형성하는 단계; 상기 광흡수층의 일면의 반대면에 제2 오믹 콘택층을 형성하는 단계; 및 상기 제2 오믹 콘택층과 접촉하는 제2 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a compound semiconductor solar cell, comprising: forming a semiconductor layer covering the light absorbing layer on one surface of a light absorbing layer having an emitter layer including a compound semiconductor; Forming a pad electrode to receive a voltage from the outside in one region of the semiconductor layer; The semiconductor layer is anisotropically etched using the pad electrode as an etch stopping layer to leave a first thickness equal to an initial thickness of the semiconductor layer below the pad electrode and a thickness smaller than the first thickness in the pad electrode non- Forming a first ohmic contact layer that remains at a second thickness; Forming a first electrode that is a nanowire electrode to cover the first ohmic contact layer and the pad electrode as a whole; Forming a second ohmic contact layer on the opposite side of one side of the light absorption layer; And forming a second electrode in contact with the second ohmic contact layer.

일 실시예에서, 상기 제1 오믹 콘택층을 형성하는 단계는 상기 제2 두께가 30 nm 내지 50 nm이도록 이방석 식각 공정을 수행할 수 있다.In one embodiment, the step of forming the first ohmic contact layer may include performing an anisotropic etching process so that the second thickness is 30 nm to 50 nm.

일 실시예에서, 상기 제2 전극을 형성하는 단계는 상기 제2 오믹 콘택층을 형성하는 단계 이후에 수행하고, 상기 제조 방법은 상기 제2 오믹 콘택층을 형성한 후 상기 제2 전극을 형성하기 전에 상기 광흡수층 및 상기 제1 오믹 콘택층의 일부를 제거하여 제2 오믹 콘택층을 부분적으로 노출시키는 단계를 더 포함하며, 상기 제2 전극은 상기 광흡수층과 상기 제1 오믹 콘택층이 제거되어 노출된 제2 오믹 콘택층 상에 형성될 수 있다.In one embodiment, the step of forming the second electrode is performed after the step of forming the second ohmic contact layer, and the manufacturing method includes forming the second electrode after forming the second ohmic contact layer, And partially removing the light absorbing layer and the first ohmic contact layer to partially expose the second ohmic contact layer, wherein the light absorbing layer and the first ohmic contact layer are removed from the second electrode, May be formed on the exposed second ohmic contact layer.

일 실시예에서, 상기 제1 두께는 100 nm 내지 150 nm이고, 상기 제2 두께는 30 nm 내지 50 nm일 수 있다.In one embodiment, the first thickness may be 100 nm to 150 nm, and the second thickness may be 30 nm to 50 nm.

상기에서 설명한 본 발명의 화합물 반도체 태양전지 및 이의 제조 방법에 따르면, 종래에 광흡수층으로 태양광이 입사되는 것을 확보하기 위해서 광흡수층의 입사면에 상부 전극이 미세 전극 패턴들이 서로 연결된 구조를 갖는 그리드(grid)로 구비하는 것과 달리, 나노와이어 투명 전극을 상부 전극으로 적용함에 따라 고가의 진공 증착 장비 없이도 코팅 공정을 통해서 용이하게 화합물 반도체 태양전지의 상부 전극을 제공할 수 있다. 이러한 나노와이어 투명 전극을 상부 전극으로 이용하는 경우, 나노와이어 투명 전극 그 자체의 태양광 투과도가 높기 때문에 이를 패터닝하는 별도의 사진 식각(photolithography) 공정을 수행하지 않고 상기와 같은 단순한 코팅 공정만으로도 상부 전극을 제공할 수 있으므로 공정 제어가 용이한 단순한 공정을 통해서 저비용으로 화합물 반도체 태양전지를 제조할 수 있다.According to the above-described compound semiconductor solar cell of the present invention and its manufacturing method, in order to ensure that solar light is incident on the light absorbing layer conventionally, the upper electrode is formed on the incident surface of the light absorbing layer, the upper electrode of the compound semiconductor solar cell can be easily provided through the coating process without expensive vacuum vapor deposition equipment because the nanowire transparent electrode is used as the upper electrode. When such a nanowire transparent electrode is used as an upper electrode, since the nanowire transparent electrode itself has high solar transmittance, a simple photolithography process for patterning the nanowire transparent electrode is not performed, A compound semiconductor solar cell can be manufactured at a low cost through a simple process which is easy to control the process.

한편, 나노와이어 투명 전극과 광흡수층 사이의 오믹 콘택을 위한 오믹 콘택층을 적용하되, 접촉저항은 최소시키면서도 태양광의 투과도가 저하되는 것을 최소화시킬 수 있는 최적화된 두께를 갖도록 오믹 콘택층을 적용할 수 있다. 이에 따라, 화합물 반도체 태양전지의 태양광 이용 효율을 최대화하고 화합물 반도체 태양전지의 특성이 저하되는 것을 방지할 수 있다.On the other hand, an ohmic contact layer for ohmic contact between the nanowire transparent electrode and the light absorbing layer is applied, but an ohmic contact layer can be applied so as to have an optimized thickness that minimizes the decrease of the transmittance of sunlight while minimizing the contact resistance have. Thus, it is possible to maximize the solar light utilization efficiency of the compound semiconductor solar cell and to prevent deterioration of the characteristics of the compound semiconductor solar cell.

도 1은 본 발명의 일 실시예에 따른 화합물 반도체 태양전지를 설명하기 위한 도면이다.
도 2, 도 3 및 도 4는 도 1에서 설명한 화합물 반도체 태양전지의 제조 방법을 설명하기 위한 도면들이다.
도 5는 본 발명에 따른 전지 샘플 1 및 2와, 비교 샘플 1 및 2의 구조를 나타낸 도면이다.
도 6 및 도 7은 도 4에 도시된 전지 샘플들과 비교샘플들 각각의 특성 평가 결과를 나타낸 도면들이다.1 is a view for explaining a compound semiconductor solar cell according to an embodiment of the present invention.
FIGS. 2, 3, and 4 are views for explaining a method of manufacturing the compound semiconductor solar cell illustrated in FIG. 1. FIG.
5 is a diagram showing the structures of the battery samples 1 and 2 and Comparative Samples 1 and 2 according to the present invention.
FIGS. 6 and 7 are views showing the results of characteristic evaluation of each of the battery samples and the comparison samples shown in FIG.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "having ", etc. is intended to specify that there is a feature, step, operation, element, part or combination thereof described in the specification, , &Quot; an ", " an ", " an "

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 일 실시예에 따른 화합물 반도체 태양전지를 설명하기 위한 도면이다.1 is a view for explaining a compound semiconductor solar cell according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 화합물 반도체 태양전지(100)는 광흡수층(110), 제1 전극(NWE), 제1 오믹 콘택층(TCL), 제2 전극(BE) 및 제2 오믹 콘택층(BCL)을 포함한다. 이때, 화합물 태양전지(100)는 후면 전계층(120) 및 윈도우층(130)을 더 포함할 수 있다.Referring to FIG. 1, a compound semiconductor solar cell 100 according to an embodiment of the present invention includes a light absorbing layer 110, a first electrode NWE, a first ohmic contact layer TCL, a second electrode BE, And a second ohmic contact layer (BCL). At this time, the compound solar cell 100 may further include a rear front layer 120 and a window layer 130.

광흡수층(110)은 III-V족 반도체 화합물을 기반으로 하고 태양광을 흡수하여 전자와 정공 쌍을 생성하는 부분으로서, 서로 P-N 접합을 이루고 있는 베이스층 및 에미터층을 포함할 수 있다. 예를 들어, III-V족 화합물은 InGaP 화합물 또는 GaAs 화합물일 수 있고, 베이스층은 n형 불순물이 도핑된 GaAs이고 에미터층은 p형 불순물이 도핑된 GaAs일 수 있다. 이와 달리, 베이스층이 p형 불순물이 도핑된 III-V족 화합물로 형성되고, 에미터층이 n형 불순물로 도핑된 III-V족 화합물로 형성될 수 있다.The light absorption layer 110 may include a base layer and an emitter layer that are based on a III-V semiconductor compound and absorb solar light to generate electron and hole pairs, which are P-N junctions with each other. For example, the group III-V compound may be an InGaP compound or a GaAs compound, the base layer may be GaAs doped with an n-type impurity, and the emitter layer may be GaAs doped with a p-type impurity. Alternatively, the base layer may be formed of a group III-V compound doped with a p-type impurity, and the emitter layer may be formed of a group III-V compound doped with an n-type impurity.

제1 전극(NWE)은 태양광을 투과할 수 있는 투명한 도전성 전극으로서, 광흡수층(110) 상에 배치되고, 화합물 반도체 태양전지(100)의 입사면을 전체적으로 커버하도록 배치된다. 제1 전극(NWE)은 나노와이어 투명 전극으로서, Ag(silver, 은)로 형성된 Ag 나노와이어로 형성될 수 있다. 제1 전극(NWE)은 투명 도전성 전극이므로 화합물 반도체 태양전지(100)의 입사면을 전체적으로 커버하도록 별도의 패터닝 없이 구비될 수 있다.The first electrode NWE is a transparent conductive electrode capable of transmitting sunlight and is disposed on the light absorbing layer 110 so as to cover the incident surface of the compound semiconductor solar cell 100 as a whole. The first electrode NWE is a nanowire transparent electrode, and may be formed of an Ag nanowire formed of Ag (silver). Since the first electrode NWE is a transparent conductive electrode, the first electrode NWE may be provided without additional patterning so as to cover the incident surface of the compound semiconductor solar cell 100 as a whole.

이때, 제1 전극(NWE)은, 화합물 반도체 태양전지(100)의 가장자리에 해당하는 입사면 상에 태양광이 투과되는데 영향을 주지 않도록 구비되고 직접 전압이 인가되는 패드 전극(TE)과 연결된다. 패드 전극(TE)으로 인가된 전압이 제1 전극(NWE)으로 전달된다. 패드 전극(TE)은 Au, Pt 등으로 형성될 수 있고, 패드 전극(TE)이 형성된 상태에서 제1 전극(NWE)이 형성되므로 패드 전극(TE) 상에서 제1 전극(NWE)이 중첩되어 배치된다.At this time, the first electrode NWE is connected to the pad electrode TE to which the direct voltage is applied, which is provided so as not to affect sunlight on the incident surface corresponding to the edge of the compound semiconductor solar cell 100 . The voltage applied to the pad electrode TE is transferred to the first electrode NWE. The pad electrode TE may be formed of Au or Pt and the first electrode NWE may be formed in a state where the pad electrode TE is formed so that the first electrode NWE is overlapped on the pad electrode TE do.

제1 오믹 콘택층(TCL)이 제1 전극(NWE)과 광흡수층(110) 사이에 배치된다. 제1 오믹 콘택층(TCL)은 광흡수층(110)의 에미터층과 동일한 종의 불순물이 고농도로 도핑된 층이다. 제1 오믹 콘택층(TCL)은 제1 전극(NWE)이 형성된 부분에는 모두 형성되므로, 제1 오믹 콘택층(TCL) 또한 화합물 반도체 태양전지(100)의 입사면 측에 전면적으로 형성된다. 다만, 제1 오믹 콘택층(TCL)은 패드 전극(TE)의 하부에 배치된 부분의 제1 두께(t1)가 제1 전극(NWE)과 직접 접촉하는 부분의 제2 두께(t2)와 다르게 구비된다. 즉, 제2 두께(t2)가 제1 두께(t1)보다 얇게 형성된다.A first ohmic contact layer (TCL) is disposed between the first electrode (NWE) and the light absorbing layer (110). The first ohmic contact layer (TCL) is a layer doped with impurities of the same species as the emitter layer of the light absorbing layer 110 at a high concentration. The first ohmic contact layer TCL is formed entirely on the side of the incident surface of the compound semiconductor solar cell 100 because the first ohmic contact layer TCL is formed in the portion where the first electrode NWE is formed. The first ohmic contact layer TCL has a first thickness t 1 of a portion disposed below the pad electrode TE and a second thickness t 2 of a portion directly contacting the first electrode NWE. . That is, the second thickness t 2 is formed to be thinner than the first thickness t 1 .

제1 오믹 콘택층(TCL)의 고농도로 도핑된 불순물이 태양광의 투과를 방해하기 때문에, 제2 두께(t2)는 태양광의 투과를 최대화시키면서도 제1 전극(NWE)의 접촉저항은 최소화시킬 수 있도록 30 nm 내지 50 nm인 것이 바람직하다. 보다 바람직하게는, 제2 두께(t2)는 30 nm 내지 40 nm일 수 있다. 이때, 제1 두께(t1)는 100 nm 내지 300 nm일 수 있다.Since the highly doped impurity of the first ohmic contact layer (TCL) interferes with the transmission of sunlight, the second thickness t 2 maximizes the transmission of sunlight and minimizes the contact resistance of the first electrode NWE Preferably from 30 nm to 50 nm. More preferably, the second thickness t 2 may be between 30 nm and 40 nm. At this time, the first thickness t 1 may be 100 nm to 300 nm.

제2 두께(t2)가 30 nm 미만인 경우에는, 너무 얇은 오믹 콘택층의 두께로 인해 오믹 콘택이 되지 않아 접촉저항이 증가하는 결과로 태양전지의 광효율이 저하되는 문제가 있다. 또한, 제2 두께(t2)가 50 nm를 초과하는 경우에는 태양광의 흡수를 저하시키는 문제가 있다. 따라서 접촉저항을 최소화시키고 태양광의 투과를 최대화시킬 수 있도록 제2 두께(t2)는 30 nm 내지 40 nm인 것이 바람직하다.When the second thickness t 2 is less than 30 nm, the ohmic contact can not be obtained due to the thickness of the ohmic contact layer, which is too thin. As a result, the contact resistance increases and the light efficiency of the solar cell deteriorates. When the second thickness t 2 exceeds 50 nm, there is a problem that absorption of sunlight is lowered. Therefore, the second thickness t 2 is preferably 30 nm to 40 nm so as to minimize the contact resistance and to maximize the transmission of sunlight.

제2 전극(BE)은 광흡수층(110)과 전기적으로 연결되되, 광흡수층(110)의 입사측의 반대측에서 광흡수층(110)과 연결될 수 있다. 제2 전극(BE)과 광흡수층(110) 사이에는 제2 오믹 콘택층(BCL)이 개재된다. 제2 전극(BE)은 Au나 Pt 등으로 형성될 수 있고, 제2 오믹 콘택층(BCL)은 베이스층과 동일한 종의 불순물이 고농도로 도핑된 층이다. 제2 오믹 콘택층(BCL)은 반도체 화합물 태양전지(100)의 후면을 전체적으로 커버하도록 형성될 수 있다.The second electrode BE is electrically connected to the light absorbing layer 110 and may be connected to the light absorbing layer 110 on the side opposite to the incident side of the light absorbing layer 110. A second ohmic contact layer (BCL) is interposed between the second electrode (BE) and the light absorbing layer (110). The second electrode BE may be formed of Au or Pt, and the second ohmic contact layer BCL is a layer doped with impurities of the same species as the base layer at a high concentration. The second ohmic contact layer BCL may be formed to cover the entire rear surface of the semiconductor compound solar cell 100.

후면 전계층(120)은 광흡수층(110)과 제2 오믹 콘택층(BCL) 사이에 개재되고, 윈도우층(130)은 제1 오믹 콘택층(TCL)과 광흡수층(110) 사이에 개재된다. 후면 전계층(120)은 광흡수층(110)의 베이스층과 제2 오믹 콘택층(BCL)과 동일한 종의 불순물이 도핑된 층이고, 윈도우층(130)은 광흡수층(110)의 에미터층과 제1 오믹 콘택층(TCL)과 동일한 종의 불순물이 도핑된 층이다. 후면 전계층(120)과 윈도우층(130)에 의해서 광흡수층(110)에서 생성된 정공과 전자가 다시 재결합되는 것을 방지할 수 있다.The rear front layer 120 is interposed between the light absorption layer 110 and the second ohmic contact layer BCL and the window layer 130 is interposed between the first ohmic contact layer TCL and the light absorption layer 110 . The rear front layer 120 is a layer doped with impurities of the same species as the base layer of the light absorbing layer 110 and the second ohmic contact layer BCL and the window layer 130 is a layer doped with the emitter layer of the light absorbing layer 110 Doped layer of the same species as the first ohmic contact layer (TCL). It is possible to prevent the recombination of the holes and electrons generated in the light absorption layer 110 by the rear front layer 120 and the window layer 130.

이하에서는, 도 2 및 도 3을 참조하여 도 1에서 설명한 화합물 반도체 태양전지(100)의 제조 방법을 설명하기로 한다.Hereinafter, a method for manufacturing the compound semiconductor solar cell 100 described with reference to FIG. 1 will be described with reference to FIGS. 2 and 3. FIG.

도 2, 도 3 및 도 4는 도 1에서 설명한 화합물 반도체 태양전지의 제조 방법을 설명하기 위한 도면들이다.FIGS. 2, 3, and 4 are views for explaining a method of manufacturing the compound semiconductor solar cell illustrated in FIG. 1. FIG.

도 2를 참조하면, 광흡수층(110)을 형성하고, 광흡수층(110)의 일면에는 후면 전계층(120) 및 제2 오믹 콘택층(BCL)을 형성하고, 반대면에는 윈도우층(130)과 제1 오믹 콘택층(TCL)을 형성하기 위한 반도체층(200)을 형성한다. 광흡수층(110)은 베이스 기재에 에피텍셜 성장 방법을 이용하여 형성될 수 있다. 후면 전계층(120), 윈도우층(130) 및 제2 오믹 콘택층(BCL) 각각은 반도체 공정으로 알려진 일반적인 방법을 통해서 제조될 수 있다. 예를 들어, 후면 전계층(120), 윈도우층(130) 및 제2 오믹 콘택층(BCL) 각각은 III-V족 화합물 반도체층을 형성한 후에 이에 대해서 불순물의 종류, 불순물의 도핑량을 조절하여 형성할 수 있다.2, a light absorbing layer 110 is formed and a rear front layer 120 and a second ohmic contact layer BCL are formed on one side of the light absorption layer 110 and a window layer 130 is formed on the opposite side. And the semiconductor layer 200 for forming the first ohmic contact layer TCL are formed. The light absorption layer 110 may be formed on the base substrate using an epitaxial growth method. Each of the back front layer 120, the window layer 130, and the second ohmic contact layer BCL may each be fabricated through a general method known as a semiconductor process. For example, after the III-V group compound semiconductor layer is formed on the rear front layer 120, the window layer 130, and the second ohmic contact layer BCL, the kind of the impurity and the doping amount of the impurity are controlled .

제1 오믹 콘택층(TCL)을 형성하기 위한 반도체층(200)의 두께를 초기 두께(Ti)라고 할 때, 반도체층(200)은 윈도우층(130) 상에 실질적으로 동일한 두께로 평탄하게 전면적으로 형성된다. 일례로, 상기 초기 두께(Ti)는 100 nm 내지 300 nm일 수 있다.When the thickness of the semiconductor layer 200 for forming the first ohmic contact layer TCL is assumed to be the initial thickness T i , the semiconductor layer 200 is formed to have a substantially uniform thickness on the window layer 130 . In one example, the initial thickness ( Ti ) may be 100 nm to 300 nm.

반도체층(200)이 형성된 상태에서, 반도체층(200) 상에 패드 전극(TE)을 형성한다. 패드 전극(TE)은 전극층을 형성한 후 이를 사진 식각 공정을 통해 패터닝하여 형성하거나, 잉크젯 방식으로 일측에만 코팅하여 형성할 수 있다.In the state that the semiconductor layer 200 is formed, the pad electrode TE is formed on the semiconductor layer 200. The pad electrode TE may be formed by forming an electrode layer and then patterning the electrode layer through a photolithography process, or by coating only one side with an inkjet method.

도 3을 참조하면, 패드 전극(TE)을 식긱 방지막으로 이용하여 반도체층(200)에 대해서 이방성 식각 공정을 수행하여, 도 1에서 설명한 제1 오믹 콘택층(TCL)을 형성한다.Referring to FIG. 3, the semiconductor layer 200 is subjected to an anisotropic etching process using the pad electrode TE as a dielectric preventing film to form the first ohmic contact layer TCL described with reference to FIG.

반도체층(200)에 대해서 이방성 식각 공정을 수행하기 때문에 패드 전극(TE) 하부에서는 초기 두께(Ti)와 실질적으로 동일한 두께가 유지되어 제1 두께(t1)가 되고, 패드 전극(TE)이 형성된 영역을 제외한 모든 영역에서는 초기 두께(Ti)보다 얇은 제2 두께(t2)가 된다. 이때의 제2 두께(t2)가 30 nm 내지 50 nm일 수 있다.Since the anisotropic etching process is performed on the semiconductor layer 200, a thickness substantially equal to the initial thickness T i is maintained below the pad electrode TE to become the first thickness t 1 , The second thickness t 2 is thinner than the initial thickness T i in all the regions except for the region where the first region is formed. The second thickness t 2 may be between 30 nm and 50 nm.

30 nm 내지 50 nm의 얇은 두께를 갖는 반도체층을 직접 윈도우층(130) 상에 증착시키는 것보다, 상대적으로 100 nm 내지 300 nm의 후박한 두께를 갖는 반도체층을 형성한 후에 이를 이방성 식각 공정을 통해서 식각하여 제1 오믹 콘택층(TCL)을 구현하는 것이 공정적으로 보다 덜 까다롭고 제어하기 용이한 장점이 있다.A semiconductor layer having a relatively thick thickness of 100 nm to 300 nm is formed rather than directly depositing a semiconductor layer having a thin thickness of 30 nm to 50 nm on the window layer 130. This semiconductor layer is then anisotropically etched It is advantageous that the first ohmic contact layer (TCL) is implemented through etching to be less complicated and easier to control.

도 4를 참조하면, 제1 오믹 콘택층(TCL)이 형성된 상태에서, 제2 오믹 콘택층(BCL)의 일부가 상부로 노출되도록 광흡수층(110), 후면 전계층(120), 윈도우층(130) 및 제1 오믹 콘택층(TCL)의 일측을 부분적으로 식각한다. 이에 따라 외부로 노출되는 제2 오믹 콘택층(BCL) 상에 제2 전극(BE)을 형성한다.Referring to FIG. 4, in a state where the first ohmic contact layer TCL is formed, the light absorption layer 110, the rear front layer 120, the window layer (not shown) are formed so that a part of the second ohmic contact layer BCL is exposed upward. 130 and the first ohmic contact layer TCL are partially etched. Thus, the second electrode BE is formed on the second ohmic contact layer BCL exposed to the outside.

도 4를 도 1과 함께 참조하면, 제2 전극(BE)이 형성된 상태에서 제1 오믹 콘택층(TCL)이 형성된 영역을 전체적으로 커버할 수 있도록 제1 오믹 콘택층(TCL) 및 패드 전극(TE) 상에 제1 전극(NWE)을 형성한다. 제1 전극(NWE)은 나노와이어가 분산된 코팅 용액을 이용하여 코팅 방식을 통해서 형성할 수 있고, 이와 같이 형성된 제1 전극(NWE)은 그 자체가 투명하기 때문에 태양광 투과를 위해 별도의 패터닝 공정을 수행하지 않는다.Referring to FIG. 4 together with FIG. 1, a first ohmic contact layer TCL and a pad electrode TE (TE) are formed so as to cover an entire region where the first ohmic contact layer TCL is formed, The first electrode NWE is formed. The first electrode NWE may be formed by a coating method using a coating solution in which the nanowires are dispersed. Since the first electrode NWE thus formed is transparent, a separate patterning No process is performed.

이에 따라, 도 1에서 설명한 화합물 반도체 태양전지(100)가 제조된다.Thus, the compound semiconductor solar cell 100 described in FIG. 1 is manufactured.

상기에서 설명한 바에 따르면, 종래에 광흡수층(110)으로 태양광이 입사되는 것을 확보하기 위해서 광흡수층(110)의 입사면 측에 상부 전극이 미세 전극 패턴들이 서로 연결된 구조를 갖는 그리드(grid)로 구비하는 것과 달리, 본 발명에서는 나노와이어 투명 전극을 상부 전극으로 적용함에 따라 고가의 진공 증착 장비 없이도 코팅 공정을 통해서 용이하게 화합물 반도체 태양전지(100)의 제1 전극(NWE)을 제공할 수 있다. 이러한 나노와이어 투명 전극이 제1 전극(NWE)으로 적용되는 경우, 나노와이어 투명 전극 그 자체의 태양광 투과도가 높기 때문에 이를 패터닝하는 별도의 사진 식각(photolithography) 공정을 수행하지 않고 상기와 같은 단순한 코팅 공정만으로도 상부 전극을 제공할 수 있으므로 공정 제어가 용이한 단순한 공정을 통해서 저비용으로 화합물 반도체 태양전지를 제조할 수 있다.As described above, in order to ensure that sunlight is incident on the light absorbing layer 110, an upper electrode is formed on the incident surface side of the light absorbing layer 110 as a grid having a structure in which fine electrode patterns are connected to each other In the present invention, since the nanowire transparent electrode is used as an upper electrode, the first electrode (NWE) of the compound semiconductor solar cell 100 can be easily provided through a coating process without expensive vacuum deposition equipment . When such a nanowire transparent electrode is applied as the first electrode NWE, since the nanowire transparent electrode itself has a high solar transmittance, a simple photolithography process for patterning the same, It is possible to manufacture the compound semiconductor solar cell at a low cost through a simple process which is easy to control the process since the upper electrode can be provided only by the process.

또한, 제1 전극(TCL)인 나노와이어 투명 전극과 광흡수층(110) 사이의 오믹 콘택을 위한 제1 오믹 콘택층(TCL)을 적용하되, 접촉저항은 최소시키면서도 태양광의 투과도가 저하되는 것을 최소화시킬 수 있는 최적화된 두께를 갖도록 제1 오믹 콘택층(TCL)을 적용할 수 있다. 이에 따라, 화합물 반도체 태양전지(100)의 태양광 이용 효율을 최대화하고 화합물 반도체 태양전지(100)의 특성이 저하되는 것을 방지할 수 있다.In addition, a first ohmic contact layer (TCL) for ohmic contact between the nanowire transparent electrode that is the first electrode (TCL) and the light absorption layer 110 is applied, minimizing the decrease of the transmittance of sunlight while minimizing the contact resistance The first ohmic contact layer (TCL) can be applied to have an optimized thickness that can be achieved. This can maximize the solar utilization efficiency of the compound semiconductor solar cell 100 and prevent the characteristics of the compound semiconductor solar cell 100 from deteriorating.

이하에서는, 도 1 내지 도 4에서 설명한 제1 오믹 콘택층(TCL)의 제2 두께(t2)의 의의에 대해서 구체적인 데이터들을 통해서 구체적으로 설명하기로 한다.Hereinafter, the significance of the second thickness t 2 of the first ohmic contact layer TCL described with reference to FIGS. 1 to 4 will be described in detail through concrete data.

전지 샘플들 및 비교샘플들의 준비Preparation of battery samples and comparative samples

도 5는 본 발명에 따른 전지 샘플 1 및 2와, 비교 샘플 1 및 2의 구조를 나타낸 도면이다.5 is a diagram showing the structures of the battery samples 1 and 2 and Comparative Samples 1 and 2 according to the present invention.

도 5의 (a) State 1은 도 1에서 설명한 것과 실질적으로 동일한 전지 구조를 갖되 제1 오믹 콘택층(TCL)이 전체적으로 제1 두께(t1)로서 300 nm이도록 구비된 비교 샘플 1이고, (b) State 2는 도 1에서 제1 오믹 콘택층(TCL)이 영역별로 서로 다른 두께를 갖되 패드 전극(TE) 하부에서는 300 nm 두께로 형성되고 제1 전극(NWE)과 직접 접촉하는 부분에서는 150 nm의 두께로 구비된 전지 샘플 1에 대한 것이고, (c)는 제2 두께(t2)가 40 nm인 도 1과 실질적으로 동일한 구조를 갖는 전지 샘플 2에 대한 것이며, (d)는 윈도우층(130) 상에 오믹 콘택층이 형성되지 않고 제1 전극(NWE)과 직접 접촉하는 구조를 갖는 비교샘플 2이다. 이때, 제1 전극(NWE)을 위해서는 은 나노와이어를 이용하였다.FIG. 5 (a) shows a comparative sample 1 having a cell structure substantially identical to that described in FIG. 1, in which the first ohmic contact layer TCL is 300 nm as a first thickness t 1 as a whole, b) In State 2, the first ohmic contact layer (TCL) has a thickness different from region to region in FIG. 1, but is formed to a thickness of 300 nm below the pad electrode TE and 150 (c) is for a battery sample 2 having a structure substantially the same as that of FIG. 1 in which the second thickness t 2 is 40 nm, and (d) Is a comparative sample 2 having a structure in which an ohmic contact layer is not formed on the first electrode (130) and is in direct contact with the first electrode (NWE). At this time, silver nanowires were used for the first electrode (NWE).

태양전지 특성 평가-1Evaluation of solar cell characteristics -1

도 5에 도시된 구조를 갖는 전지 샘플 1 및 2와 비교샘플 1 및 2 각각에 대해서 태양전지의 특성 평가를 위해서, Jsc(short-circuit current density, 단위 mA/cm2), Voc(open-circuit voltage, 단위 V), FF(fill factor), Efficiency(단위 %) 및 Rs(series resistance, 단위 Ω)를 측정하였다. 그 결과를 하기 표 1, 도 6 및 도 7에 나타낸다.For each of the battery samples 1 and 2 and Comparative Samples 1 and 2 having the structure shown in FIG. 5, short circuit current density (unit: mA / cm 2 ), Voc voltage, unit V), FF (fill factor), efficiency (unit%) and Rs (series resistance, unit Ω). The results are shown in Table 1, Fig. 6 and Fig.

Figure 112018017839270-pat00001
Figure 112018017839270-pat00001

도 6 및 도 7은 도 4에 도시된 전지 샘플들과 비교샘플들 각각의 특성 평가 결과를 나타낸 도면들이다.FIGS. 6 and 7 are views showing the results of characteristic evaluation of each of the battery samples and the comparison samples shown in FIG.

도 6 및 도 7을 표 1과 함께 참조하면, State 1에서 State 4로 갈수록, 즉 제1 전극(NWE)과 윈도우층(130) 사이에 개재된 제1 오믹 콘택층(TCL)의 두께가 300 nm, 150 nm 및 40 nm으로 감소할수록 태양전지 효율이 증가하는 반면, 제1 오믹 콘택층(TCL)이 존재하지 않는 State 4에서는 다시 태양전지 효율이 감소하는 것을 확인할 수 있다. 특히, 40 nm의 제1 오믹 콘택층(TCL)이 적용된 경우에 태양전지의 효율이 최대인 것을 확인할 수 있다. 이를 통해서, 투명 나노와이어 전극인 제1 전극(NWE)을 전면적으로 형성한 구조를 위해서는 제1 전극(NWE)과 윈도우층(130) 사이에 개재된 제1 오믹 콘택층(TCL)의 존재가 필수적이며, 그 두께가 40 nm인 경우 최대인 것을 보여주는 결과이다.Referring to FIGS. 6 and 7 together with Table 1, it can be seen that the thickness of the first ohmic contact layer TCL interposed between the first electrode NWE and the window layer 130 becomes 300 nm, 150 nm, and 40 nm, the efficiency of the solar cell is increased. However, in the state 4 where the first ohmic contact layer (TCL) is not present, the solar cell efficiency is reduced again. In particular, it can be seen that the efficiency of the solar cell is maximized when the first ohmic contact layer (TCL) of 40 nm is applied. It is essential that the first ohmic contact layer (TCL) interposed between the first electrode (NWE) and the window layer (130) be present for a structure in which the first electrode (NWE) , And the result is the maximum when the thickness is 40 nm.

도 7을 참조하면, Jsc와 FF의 변화를 확인할 수 있는데, 일반적으로 Jsc는 태양전지 표면에 입사되는 태양광의 광량에 비례하여 증가하게 되므로, 입사되는 광량이 많을수록 Jsc 값은 커지게 된다.Referring to FIG. 7, changes in Jsc and FF can be confirmed. Generally, Jsc increases in proportion to the amount of sunlight incident on the surface of the solar cell. Therefore, the larger the amount of incident light, the larger the Jsc value.

State 1에서 state 3으로 갈수록 Jsc 값이 증가하는 이유는 제1 전극(NWE)과 윈도우층(130) 사이에 개재된 제1 오믹 콘택층(TCL)의 두께가 감소함에 따라 태양광의 입사량이 증가하기 때문으로 볼 수 있다. State 3에서 State 4로 두께 변화를 시켰을 때도 Jsc는 약간 증가하기는 하지만, 이미 두께가 매우 얇아져 제1 오믹 콘택층(TLC)을 통한 태양광의 입사량을 확보할 수 있음을 알 수 있다.The reason why the Jsc value increases from State 1 to State 3 is that as the thickness of the first ohmic contact layer TCL interposed between the first electrode NWE and the window layer 130 decreases, . It can be seen that although the Jsc is slightly increased when the thickness is changed from State 3 to State 4, the incident light amount of the solar light through the first ohmic contact layer (TLC) can be secured because the thickness is already very thin.

FF는 태양전지와 금속 전극사이의 저항 성분을 나타내는 지표로, state 1에서 3으로 변화할 시 제1 오믹 콘택층(TCL)에 의해서 제1 전극(TE)과 윈도우층(130) 사이의 접촉저항이 상당히 적은 것을 확인할 수 있다. 반면, state 4에서 나타난 것처럼 제1 오믹 콘택층(TCL)이 존재하지 않는 경우에는 접촉저항이 크게 증가하여 FF값이 크게 감소하는 것을 확인할 수 있다.FF is an index representing the resistance component between the solar cell and the metal electrode. When the state changes from state 1 to 3, the contact resistance between the first electrode TE and the window layer 130 is reduced by the first ohmic contact layer TCL. Can be confirmed. On the other hand, when the first ohmic contact layer (TCL) is not present as shown in state 4, the contact resistance is greatly increased and the FF value is greatly reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

100: 화합물 반도체 태양전지
110: 광흡수층 120: 후면 전계층
130: 윈도우층 TE: 패드 전극
NWE: 제1 전극 BE: 제2 전극
TCL, BCL: 제1, 제2 오믹 콘택층100: Compound semiconductor solar cell
110: light absorbing layer 120: rear front layer
130: Window layer TE: Pad electrode
NWE: first electrode BE: second electrode
TCL, BCL: First and second ohmic contact layers

Claims (9)

화합물 반도체를 포함하는 에미터층을 갖는 광흡수층;
상기 광흡수층 상부에 배치되고, 태양광이 입사되는 입사면에 전체적으로 형성된 투명 나노와이어 전극인 제1 전극;
상기 광흡수층과 상기 제1 전극 사이에 개재되고, 제1 전극이 형성된 영역을 전체적으로 커버하도록 형성된 제1 오믹 콘택층;
상기 광흡수층 하부에 배치된 제2 전극; 및
상기 광흡수층과 상기 제2 전극 사이에 구비된 제2 오믹 콘택층을 포함하고,
상기 제1 전극은 외부에서 전압을 인가받는 패드 전극과 부분적으로 중첩되어 연결되어, 상기 제1 전극과 상기 제1 오믹 콘택층 사이에 상기 패드 전극이 개재되도록 배치되고,
상기 제1 전극과 직접 접촉하는 제1 오믹 콘택층의 두께는 30 nm 내지 50 nm이고,
상기 패드 전극의 하부에 배치된 제1 오믹 콘택층의 두께는 100 nm 내지 150 nm인 것을 특징으로 하는,
화합물 반도체 태양전지.
A light absorbing layer having an emitter layer including a compound semiconductor;
A first electrode disposed on the light absorbing layer and being a transparent nanowire electrode formed entirely on an incident surface on which sunlight is incident;
A first ohmic contact layer interposed between the light absorption layer and the first electrode, the first ohmic contact layer being formed to cover the entire region where the first electrode is formed;
A second electrode disposed under the light absorbing layer; And
And a second ohmic contact layer provided between the light absorption layer and the second electrode,
Wherein the first electrode is partially overlapped with a pad electrode to which a voltage is externally applied, the pad electrode being interposed between the first electrode and the first ohmic contact layer,
The thickness of the first ohmic contact layer in direct contact with the first electrode is 30 nm to 50 nm,
Wherein a thickness of the first ohmic contact layer disposed under the pad electrode is 100 nm to 150 nm.
Compound semiconductor solar cell.
삭제delete 삭제delete 삭제delete 삭제delete 화합물 반도체를 포함하는 에미터층을 갖는 광흡수층의 일면에 상기 광흡수층을 전체적으로 커버하는 반도체층을 형성하는 단계;
상기 반도체층 상의 일 영역에 외부에서 전압을 인가받는 패드 전극을 형성하는 단계;
상기 패드 전극을 식각 방지막으로 이용하여 상기 반도체층을 이방성 식각하여, 상기 패드 전극의 하부에는 상기 반도체층의 초기 두께와 동일한 제1 두께로 잔류하고 상기 패드 전극 미형성 영역에서는 상기 제1 두께보다 얇은 제2 두께로 잔류하는 제1 오믹 콘택층을 형성하는 단계;
상기 제1 오믹 콘택층과 상기 패드 전극을 전체적으로 커버하도록 나노와이어 전극인 제1 전극을 형성하는 단계;
상기 광흡수층의 일면의 반대면에 제2 오믹 콘택층을 형성하는 단계; 및
상기 제2 오믹 콘택층과 접촉하는 제2 전극을 형성하는 단계를 포함하는,
화합물 반도체 태양전지의 제조 방법.
Forming a semiconductor layer covering the light absorbing layer as a whole on one surface of a light absorbing layer having an emitter layer including a compound semiconductor;
Forming a pad electrode to receive a voltage from the outside in one region of the semiconductor layer;
The semiconductor layer is anisotropically etched using the pad electrode as an etch stopping layer to leave a first thickness equal to an initial thickness of the semiconductor layer below the pad electrode and a thickness smaller than the first thickness in the pad electrode non- Forming a first ohmic contact layer that remains at a second thickness;
Forming a first electrode that is a nanowire electrode to cover the first ohmic contact layer and the pad electrode as a whole;
Forming a second ohmic contact layer on the opposite side of one side of the light absorption layer; And
And forming a second electrode in contact with the second ohmic contact layer.
(JP) METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR SOLAR CELL
제6항에 있어서,
상기 제1 오믹 콘택층을 형성하는 단계는 상기 제2 두께가 30 nm 내지 50 nm이도록 이방석 식각 공정을 수행하는 것을 특징으로 하는,
화합물 반도체 태양전지의 제조 방법.
The method according to claim 6,
Wherein the forming of the first ohmic contact layer comprises performing an anisotropic etching process so that the second thickness is 30 nm to 50 nm.
(JP) METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR SOLAR CELL
제6항에 있어서,
상기 제2 전극을 형성하는 단계는 상기 제2 오믹 콘택층을 형성하는 단계 이후에 수행하고,
상기 제2 오믹 콘택층을 형성한 후 상기 제2 전극을 형성하기 전에 상기 광흡수층 및 상기 제1 오믹 콘택층의 일부를 제거하여 제2 오믹 콘택층을 부분적으로 노출시키는 단계를 더 포함하고,
상기 제2 전극은 상기 광흡수층과 상기 제1 오믹 콘택층이 제거되어 노출된 제2 오믹 콘택층 상에 형성되는 것을 특징으로 하는,
화합물 반도체 태양전지의 제조 방법.
The method according to claim 6,
Wherein the forming of the second electrode is performed after forming the second ohmic contact layer,
Further comprising the step of partially exposing the second ohmic contact layer by removing a portion of the light absorbing layer and the first ohmic contact layer after forming the second ohmic contact layer and before forming the second electrode,
Wherein the second electrode is formed on the exposed second ohmic contact layer by removing the light absorbing layer and the first ohmic contact layer.
(JP) METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR SOLAR CELL
제6항에 있어서,
상기 제1 두께는 100 nm 내지 150 nm이고,
상기 제2 두께는 30 nm 내지 50 nm인 것을 특징으로 하는,
화합물 반도체 태양전지의 제조 방법.The method according to claim 6,
Wherein the first thickness is 100 nm to 150 nm,
Characterized in that the second thickness is between 30 nm and 50 nm.
(JP) METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR SOLAR CELL
KR1020180019943A 2018-02-20 2018-02-20 Compound semiconductor solar cell and method of manufacturing the same KR101989738B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180019943A KR101989738B1 (en) 2018-02-20 2018-02-20 Compound semiconductor solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180019943A KR101989738B1 (en) 2018-02-20 2018-02-20 Compound semiconductor solar cell and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101989738B1 true KR101989738B1 (en) 2019-06-14

Family

ID=66846513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019943A KR101989738B1 (en) 2018-02-20 2018-02-20 Compound semiconductor solar cell and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101989738B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036080A (en) * 2012-09-14 2014-03-25 한국광기술원 Iii-v group compound solar cell and method for preparing the same
KR20150090606A (en) * 2014-01-29 2015-08-06 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20150092608A (en) * 2014-02-05 2015-08-13 엘지전자 주식회사 Compound solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036080A (en) * 2012-09-14 2014-03-25 한국광기술원 Iii-v group compound solar cell and method for preparing the same
KR20150090606A (en) * 2014-01-29 2015-08-06 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20150092608A (en) * 2014-02-05 2015-08-13 엘지전자 주식회사 Compound solar cell

Similar Documents

Publication Publication Date Title
US11538945B2 (en) Solar cell
CN109728103B (en) Solar cell
USRE46515E1 (en) Solar cell
KR100997669B1 (en) Silicon solar cell using screen printing and Manufacturing method of thereof
KR101142861B1 (en) Solar cell and manufacturing method of the same
US20150303319A1 (en) Back contact solar cell and manufacturing method thereof
KR101046219B1 (en) Solar cell having a selective emitter
EP2293341A2 (en) Solar cell
KR100847741B1 (en) Point-contacted heterojunction silicon solar cell having passivation layer between the interface of p-n junction and method for fabricating the same
KR100850641B1 (en) Fabrication method of high-efficiency crystalline silicon solar cells
JP2015073130A (en) Four junction inverted metamorphic multi-junction solar cell with two metamorphic layers
TW200926426A (en) Exponentially doped layers in inverted metamorphic multijunction solar cells
JP2013539230A (en) Semiconductor device and manufacturing method thereof
JP2005310830A (en) Solar cell and manufacturing method thereof
US9640673B2 (en) Solar cell and manufacturing method thereof
KR101957801B1 (en) Flexible Double Junction Solar Cell Device
KR100990864B1 (en) Solar cell and method for manufacturing the same
JP3646940B2 (en) Solar cell
CN210073891U (en) Multi-junction solar cell capable of improving anti-irradiation performance
JP2016526304A (en) Solar cell structure and manufacturing method thereof
EP2903037B1 (en) Fabrication method for back-contact heterojunction solar cell
JP2001203376A (en) Solar cell
JPH09199738A (en) Solar cell
KR20210085057A (en) Method For Manufacturing Electrode Of Solar Cell Using Conductive Paste For Low Temperature Firing
KR101989738B1 (en) Compound semiconductor solar cell and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant