KR101988817B1 - Etching solution and method for manufacturing electronic substrate - Google Patents

Etching solution and method for manufacturing electronic substrate Download PDF

Info

Publication number
KR101988817B1
KR101988817B1 KR1020187028592A KR20187028592A KR101988817B1 KR 101988817 B1 KR101988817 B1 KR 101988817B1 KR 1020187028592 A KR1020187028592 A KR 1020187028592A KR 20187028592 A KR20187028592 A KR 20187028592A KR 101988817 B1 KR101988817 B1 KR 101988817B1
Authority
KR
South Korea
Prior art keywords
copper
acid
salts
nickel
etching
Prior art date
Application number
KR1020187028592A
Other languages
Korean (ko)
Other versions
KR20180128418A (en
Inventor
도시키 고지마
쇼헤이 사토
요시타카 가츠카와
Original Assignee
산요가세이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요가세이고교 가부시키가이샤 filed Critical 산요가세이고교 가부시키가이샤
Publication of KR20180128418A publication Critical patent/KR20180128418A/en
Application granted granted Critical
Publication of KR101988817B1 publication Critical patent/KR101988817B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

본 발명은, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액의 제공을 목적으로 한다.
본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하이다.An object of the present invention is to provide an etching solution capable of selectively removing copper and / or a copper alloy from a substrate having copper and / or a copper alloy and a nickel and / or nickel alloy.
The etching solution of the present invention is an etching solution for etching the copper and / or copper alloy from a substrate having copper and / or a copper alloy and a nickel or nickel alloy, wherein the etching solution contains an organic acid (A) and an oxidizing agent (B) Ag / AgCl filled with a saturated KCl solution was used as a reference electrode, and the above-mentioned etching solution was used as an electrolyte solution. In this case, the organic acid (A) had an acid dissociation constant pKa of -1.10 to 2.60, , The first corrosion potential measured by the use is 0.1 V or more and 0.5 V or less.

Description

에칭액 및 전자 기판의 제조 방법Etching solution and method for manufacturing electronic substrate

본 발명은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액 및 그 에칭액을 사용한 전자 기판의 제조 방법에 관한 것이다.The present invention relates to an etching solution capable of selectively removing copper and / or a copper alloy from a substrate having copper and / or a copper alloy and a nickel and / or nickel alloy, and a process for producing an electronic substrate using the etching solution.

집적 회로의 제조는 다단계의 여러 가지 가공 공정으로 구성되어 있다. 그 제조 과정에서는, 여러 가지 재료의 퇴적, 리소그래피, 에칭 등이 몇 번이고 반복된다. 그 중에서도, 에칭은 중요한 프로세스가 된다. 특정의 재료를 선택적으로 에칭하고, 그 밖의 재료에 대해서는 부식시키지 않고 잔존시켜야 한다. 경우에 따라서는, 유사한 금속 종으로 이루어지는 층끼리나, 보다 부식성이 높은 재료로 이루어지는 층을 남기는 형태로 소정의 층만을 제거하는 것이 요구된다. 반도체 기판 내의 배선이나 집적 회로의 사이즈는 더욱 작아지고, 남겨야 할 부재를 부식하지 않고 정확하게 에칭을 실시하는 중요성은 높아지고 있다.The fabrication of the integrated circuit consists of several stages of processing. In the manufacturing process, deposition, lithography, etching, and the like of various materials are repeated many times. Among them, etching is an important process. It is necessary to selectively etch a specific material, and to leave the remaining materials without corroding. In some cases, it is required to remove only predetermined layers in the form of layers made of similar metal species or a layer made of a material having higher corrosion resistance. The size of the wiring and the integrated circuit in the semiconductor substrate is further reduced, and the importance of performing etching accurately without rusting the members to be left is increasing.

반도체 디바이스의 배선 형성의 TSV (Through Silicon Via) 기술에 있어서 구리를 전극으로 하는 경우의 공정은, 실리콘 기판에 구멍을 내고, 구멍의 내벽에 실리콘 산화막, 티탄 등의 배리어 메탈층을 제조하는 공정과, 유기 금속 기상 성장법이나 물리적 기상 성장법에 의해 구리 시드층을 제조하는 공정과, 전극을 형성하는 부위 이외의 구리 시드층 상에 레지스트 수지에 의해 보호막을 형성하는 공정과, 보호막이 형성되어 있지 않은 부분에 구리 등의 금속을 매립하여 범프의 형성을 실시하는 공정으로 이루어진다. 구리 시드층과 배리어 메탈층은 실리콘 기판의 구멍의 내부뿐만이 아니라 실리콘 기판 표면에도 형성되어 있고, 레지스트를 제거한 후에도 남은 채로 있다. 이 때문에, 실리콘 기판 표면으로부터 구리 시드층과 배리어 메탈층을, 에칭액에 의해 제거해야 한다.In the case where copper is used as an electrode in a TSV (Through Silicon Via) technique of forming a wiring of a semiconductor device, a step of forming a hole in the silicon substrate to produce a barrier metal layer such as a silicon oxide film or titanium on the inner wall of the hole, A step of forming a copper seed layer by an organic metal vapor phase growth method or a physical vapor phase growth method, a step of forming a protective film by a resist resin on a copper seed layer other than a region where electrodes are formed, And burying a metal such as copper in a portion where the bump is formed. The copper seed layer and the barrier metal layer are formed not only inside the hole of the silicon substrate but also on the surface of the silicon substrate, and remain after the resist is removed. For this reason, the copper seed layer and the barrier metal layer must be removed from the surface of the silicon substrate by an etching solution.

이와 같은 에칭액으로서, 질산 및 염산에 더하고, 톨루엔술폰산을 첨가한 에칭액 (특허문헌 1), 황산과 과산화수소 혼합액 등의 산과 산화제로 이루어지는 에칭액 (특허문헌 2), 과산화물을 함유하지 않고 염화 제 2 구리나 염화 제 2 철을 함유하는 에칭액 (특허문헌 3) 등이 알려져 있다.Such an etching solution is added to nitric acid and hydrochloric acid in addition to an etching solution containing toluenesulfonic acid (Patent Document 1), an etching solution comprising an acid and an oxidizing agent such as a mixture of sulfuric acid and hydrogen peroxide (Patent Document 2), an etching solution containing no peroxide An etchant containing ferric chloride (Patent Document 3), and the like are known.

국제 공개 제2012/125401호International Publication No. 2012/125401 일본 공개특허공보 2000-286531호Japanese Patent Application Laid-Open No. 2000-286531 국제 공개 제2013/5631호International Publication No. 2013/5631

그러나 특허문헌 1 ∼ 3 과 같은 에칭 방법에서는, 전자 기판에 형성된 구리 시드층을 범프 형성 후에 에칭하는 경우, 범프 형성을 위해서 사용한 니켈도 부식되기 때문에, 범프가 변형한다는 문제가 있었다.However, in the etching methods such as Patent Documents 1 to 3, when the copper seed layer formed on the electronic substrate is etched after bump formation, there is a problem that the nickel used for bump formation also corrodes, thereby deforming the bump.

본 발명은, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 제거할 수 있는 에칭액의 제공을 목적으로 한다.An object of the present invention is to provide an etching solution capable of selectively removing copper and / or a copper alloy from a substrate having copper and / or a copper alloy and a nickel and / or nickel alloy.

본 발명자들은, 상기의 목적을 달성할 수 있도록 검토를 실시한 결과, 본 발명에 도달하였다.Means for Solving the Problems The inventors of the present invention have made studies to achieve the above object, and as a result, they have reached the present invention.

즉, 본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인 것을 특징으로 한다.That is, the etching solution of the present invention is an etching solution for etching the copper and / or copper alloy from a substrate having copper and / or a copper alloy and a nickel or nickel alloy, wherein the etching solution contains an organic acid (A) and an oxidizing agent (B) Wherein the organic acid (A) has an acid dissociation constant (pKa) of -1.10 to 2.60, nickel is used as a working electrode, Ag / AgCl filled with a saturated KCl solution as a reference electrode, The first corrosion potential measured using an etching solution is 0.1 V or more and 0.5 V or less.

본 발명의 전자 기판의 제조 방법은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함하는 것을 특징으로 한다.A manufacturing method of an electronic substrate of the present invention is a manufacturing method of an electronic substrate having a copper and / or a copper alloy and a nickel and / or a nickel alloy, wherein a substrate having copper and / or a copper alloy and a nickel and / And an etching step of etching the copper and / or the copper alloy using the etching solution according to any one of claims 1 to 7.

본 발명의 에칭액을 사용하면, 구리 및/또는 구리 합금을 신속하게 에칭할 수 있고, 또, 니켈 및/또는 니켈 합금은 실질적으로 부식되지 않는다.Using the etchant of the present invention, copper and / or copper alloys can be quickly etched and nickel and / or nickel alloys are not substantially etched.

따라서, 본 발명의 에칭액을 사용함으로써, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재로부터, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.Thus, by using the etching solution of the present invention, copper and / or copper alloy can be selectively etched from a substrate having copper and / or copper alloy and nickel and / or nickel alloy.

도 1(a) ∼ 도 1(c) 는 본 발명의 전자 기판의 제조 방법에 있어서의 기재 준비 공정의 일례를 모식적으로 나타내는 공정도이다.
도 2 는 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 3 은 본 발명의 전자 기판의 제조 방법에 있어서의 구리 도금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 4 는 본 발명의 전자 기판의 제조 방법에 있어서의 니켈층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 5 는 본 발명의 전자 기판의 제조 방법에 있어서의 금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.
도 6 은 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
도 7 은 본 발명의 전자 기판의 제조 방법에 있어서의 에칭 공정의 일례를 모식적으로 나타내는 공정도이다.
도 8 은 본 발명의 전자 기판의 제조 방법에 있어서의 배리어 메탈층 제거 공정의 일례를 모식적으로 나타내는 공정도이다.
도 9 는 실시예의 테스트 기재의 단면을 모식적으로 나타내는 단면도이다.
도 10 은 에칭 후의 테스트 기재를 모식적으로 나타내는 단면도이다.
도 11 은 에칭에 의해 니켈층이 침식된 테스트 기재를 모식적으로 나타내는 단면도이다.1 (a) to 1 (c) are diagrams schematically showing an example of a substrate preparation step in the method for manufacturing an electronic substrate of the present invention.
2 is a process diagram schematically showing an example of a resist resin forming step in the method for producing an electronic substrate of the present invention.
3 is a process diagram schematically showing an example of a copper plating layer forming step in the method for producing an electronic substrate of the present invention.
4 is a process diagram schematically showing an example of a nickel layer forming step in the method for manufacturing an electronic substrate of the present invention.
5 is a process diagram schematically showing an example of a gold layer forming step in the method of manufacturing an electronic substrate of the present invention.
6 is a process diagram schematically showing an example of a resist resin removing step in the method of manufacturing an electronic substrate according to the present invention.
7 is a process diagram schematically showing an example of an etching process in the method for manufacturing an electronic substrate of the present invention.
8 is a schematic view showing an example of a barrier metal layer removing step in the method of manufacturing an electronic substrate according to the present invention.
9 is a cross-sectional view schematically showing a cross section of a test substrate of the embodiment.
10 is a cross-sectional view schematically showing a test substrate after etching.
11 is a cross-sectional view schematically showing a test substrate on which a nickel layer is eroded by etching.

본 발명의 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하는 에칭액으로서, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인 것을 특징으로 한다.The etching solution of the present invention is an etching solution containing an organic acid (A) and an oxidizing agent (B), wherein an acid dissociation constant (pKa) of the organic acid (A) is -1.10 to 2.60, nickel is used as a working electrode, Ag / AgCl filled with a saturated KCl solution is used, and the first corrosion potential measured using the above etching solution as an electrolyte solution is 0.1 V or more and 0.5 V or less.

본 발명의 에칭액은 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재에 사용된다.The etching solution of the present invention is used for a substrate having copper and / or a copper alloy and a nickel or nickel alloy.

기재로는, 반도체용 기판 및 플랫 패널 디스플레이에 사용되는 전자 기판 등의 실리콘 기판 등의 표면에 구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재 등을 들 수 있다.Examples of the substrate include a substrate having copper and / or a copper alloy and a nickel or nickel alloy on the surface of a silicon substrate such as a substrate for a semiconductor and an electronic substrate used for a flat panel display.

또, 기재가 갖는 구리 및/또는 구리 합금은, 화학 기상 성장법 (CVD 법), 물리적 기상 성장법 (PVD 법), 원자층 퇴적법 (ALD 법), 도금법에 의해 실리콘 기판 등의 표면에 형성할 수 있다.The copper and / or copper alloy of the substrate is formed on the surface of a silicon substrate or the like by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD) can do.

또, 니켈 및/또는 니켈 합금은, 화학 기상 성장법 (CVD 법), 물리적 기상 성장법 (PVD 법), 원자층 퇴적법 (ALD 법), 도금법에 의해 실리콘 기판 등의 표면에 형성할 수 있다.The nickel and / or nickel alloy can be formed on the surface of a silicon substrate or the like by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), or plating .

본 발명의 에칭액 중에 구리 및/또는 구리 합금 등의 금속을 침지시키면, 산화 환원 반응이 발생하여, 구리 및/또는 구리 합금 등의 금속은 부식되게 된다.When a metal such as copper and / or a copper alloy is immersed in the etching solution of the present invention, a redox reaction occurs, and metals such as copper and / or copper alloy are corroded.

본 발명의 에칭액에 관하여, 전해질 용액으로서 본 발명의 에칭액을 사용하고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하여 측정한 제 1 부식 전위의 상한값은, 0.5 V 이고, 바람직하게는 0.4 V 이고, 하한값은 0.1 V 이고, 바람직하게는 0.2 V 이고, 더욱 바람직하게는 0.3 V 이다.Regarding the etching solution of the present invention, the upper limit value of the first corrosion potential measured by using the etching solution of the present invention as the electrolyte solution, using nickel as the working electrode, and Ag / AgCl filled with the saturated KCl solution as the reference electrode , 0.5 V, preferably 0.4 V, and the lower limit value is 0.1 V, preferably 0.2 V, and more preferably 0.3 V.

제 1 부식 전위가 상기 범위이면, 구리 및/또는 구리 합금의 에칭 속도가 향상된다.If the first corrosion potential is in the above range, the etching rate of the copper and / or copper alloy is improved.

전해질 용액으로서 본 발명의 에칭액을 사용하고, 작용 전극으로서 구리를 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하여 측정한 제 2 부식 전위는, 제 1 부식 전위 이하인 것이 바람직하다.The second corrosion potential measured by using the etching solution of the present invention as the electrolyte solution and using Ag as the working electrode and Ag / AgCl filled with the saturated KCl solution as the reference electrode is preferably not higher than the first corrosion potential .

또, 제 2 부식 전위는, 0.0 V 이상, 0.2 V 이하인 것이 바람직하다.The second corrosion potential is preferably 0.0 V or more and 0.2 V or less.

본 발명의 에칭액은, 산화제 (B) 를 함유하고, 산화제 (B) 의 함유량을 조정함으로써, 제 1 부식 전위와 제 2 부식 전위에 차를 발생시킬 (즉, 제 2 부식 전위를 제 1 부식 전위 이하로 할) 수 있다.The etching solution of the present invention contains an oxidizing agent (B) and adjusts the content of the oxidizing agent (B) to generate a difference between the first corrosion potential and the second corrosion potential (that is, the second corrosion potential is referred to as a first corrosion potential Or less).

제 1 부식 전위와 제 2 부식 전위의 차로는, 제 1 부식 전위가 제 2 부식 전위보다 0.1 V 이상 높은 것이 바람직하고, 0.2 V 이상 높은 것이 보다 바람직하고, 0.3 V 이상 높은 것이 더욱 바람직하다.As the difference between the first corrosion potential and the second corrosion potential, the first corrosion potential is preferably higher than the second corrosion potential by 0.1 V or higher, more preferably 0.2 V or higher, and still more preferably 0.3 V or higher.

또, 제 1 부식 전위와 제 2 부식 전위의 차가 0.5 V 를 초과하지 않는 것이 바람직하다.It is preferable that the difference between the first corrosion potential and the second corrosion potential does not exceed 0.5 V.

제 1 부식 전위와 제 2 부식 전위의 차가 상기 범위이면, 본 발명의 에칭액을, 구리 및/또는 구리 합금, 그리고, 니켈 및/또는 니켈 합금을 갖는 기재에 사용하였을 때에, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.When the difference between the first corrosion potential and the second corrosion potential is in the above range, when the etching solution of the present invention is used for a substrate having copper and / or copper alloy and nickel and / or nickel alloy, copper and / May be selectively etched.

본 발명의 에칭액은 유기산 (A) 를 함유한다.The etching solution of the present invention contains an organic acid (A).

본 발명의 에칭액에서는, 유기산 (A) 의 산해리 정수 (pKa) 는, -1.10 ∼ 2.60 이다.In the etching solution of the present invention, the acid dissociation constant (pKa) of the organic acid (A) is -1.10 to 2.60.

구리 및/또는 구리 합금의 에칭 속도의 관점에서, 유기산 (A) 의 산해리 정수 (pKa) 는, -0.90 ∼ 2.40 인 것이 바람직하고, 더욱 바람직하게는 -0.80 ∼ 2.30 이다.The acid dissociation constant (pKa) of the organic acid (A) is preferably -0.90 to 2.40, and more preferably -0.80 to 2.30, from the viewpoint of the etching rate of the copper and / or the copper alloy.

또한, 유기산 (A) 가, 다단계로 전리하는 경우, 본 명세서에 있어서의 「유기산의 산해리 정수 (pKa)」란, 유기산이 제 1 단계의 전리를 할 때의 산해리 정수를 의미한다.In the case where the organic acid (A) is ionized in multiple stages, the "acid dissociation constant (pKa) of the organic acid" in this specification means the acid dissociation constant when the organic acid is ionized in the first stage.

유기산의 산해리 정수 (pKa) 의 값은 화학 편람 (2004년 2월 발행 화학 편람 기초편 개정 5판 p.332-343), EVANS pKa Table (http：//evans.rc.fas.harvard.edu/pdf/evans_pKa_table.pdf) 등에 기재되어 있고, 유기산 (A) 로는 상기의 산해리 정수를 갖는 이하에 예시하는 유기산을 사용할 수 있다.The value of the acid dissociation constant (pKa) of the organic acid can be calculated from the following formula: EVANS pKa Table (http://evans.rc.fas.harvard.edu/pdf), Chemical Handbook (February 2004, Fundamentals Revision 5, p.332-343) / evans_pKa_table.pdf), and the following organic acids having the aforementioned acid dissociation constants can be used as the organic acid (A).

본 발명의 에칭액에서는, 유기산 (A) 는, 구리 및/또는 구리 합금의 에칭 속도의 관점에서, 포스포노기, 포스페이트기, 술포기 및 카르복실기로 이루어지는 군에서 선택되는 기를 분자 내에 적어도 1 개 갖는 유기산 또는 그 염인 것이 바람직하다. 또, 유기산 (A) 는, 에칭액 중에서 유기산 (A) 로서 함유되어 있어도 되고, 그 염으로서 함유되어 있어도 된다.In the etching solution of the present invention, the organic acid (A) is preferably an organic acid having at least one group selected from the group consisting of a phosphono group, a phosphate group, a sulfo group and a carboxyl group in the molecule from the viewpoint of the etching rate of copper and / Or a salt thereof. The organic acid (A) may be contained as the organic acid (A) in the etching solution, or may be contained as the salt.

포스포노기를 분자 내에 적어도 1 개 갖는 유기산 (A-1) 및 그 염으로는, 1-하이드록시에틸리덴-1,1-디포스폰산 및 그 염, 에틸렌디아민테트라(메틸렌포스폰산) 및 그 염, 니트릴로트리스메틸렌포스폰산 및 그 염, 메틸포스폰산 및 그 염, 에틸포스폰산 및 그 염, 프로필포스폰산 및 그 염, 1,4-부틸렌디포스폰산 및 그 염, 1,3-프로필렌디포스폰산 및 그 염, 이소프로필렌디포스폰산 및 그 염, 메틸렌디포스폰산 및 그 염 등을 들 수 있다.Examples of the organic acid (A-1) having at least one phosphonic group in the molecule and its salt include 1-hydroxyethylidene-1,1-diphosphonic acid and its salt, ethylenediaminetetra (methylenephosphonic acid) Methylphosphonic acid and salts thereof, ethylphosphonic acid and salts thereof, propylphosphonic acid and salts thereof, 1,4-butylene diphosphonic acid and salts thereof, 1,3-butanediolphosphonic acid and salts thereof, Propylene diphosphonic acid and salts thereof, isopropylene diphosphonic acid and salts thereof, methylene diphosphonic acid and salts thereof, and the like.

포스페이트기를 분자 내에 적어도 1 개 갖는 유기산 (A-2) 및 그 염으로는, 인산메틸 및 그 염, 인산에틸 및 그 염, 인산프로필 및 그 염, 인산디메틸 및 그 염, 인산디프로필 및 그 염 등을 들 수 있다.Examples of the organic acid (A-2) having at least one phosphate group in the molecule and salts thereof include methyl and salts thereof, ethyl and salts thereof, propyl phosphate and salts thereof, dimethyl phosphate and salts thereof, dipropyl phosphate and salts thereof And the like.

카르복실기를 분자 내에 적어도 1 개 갖는 유기산 (A-3) 및 그 염으로는, 말레산 및 그 염, 에틸렌디아민테트라아세트산 및 그 염, 디에틸렌트리아민펜타아세트산 및 그 염, 트리에틸렌테트라민헥사아세트산 및 그 염, 하이드록시에틸에틸렌디아민삼아세트산 및 그 염, 니트릴로삼아세트산 및 그 염, 1,3-프로판디아민테트라아세트산 및 그 염, 1,3-디아미노-2-하이드록시프로판테트라아세트산 및 그 염, 하이드록시에틸이미노이아세트산 및 그 염, 글리콜에테르디아민테트라아세트산 및 그 염, 디카르복시메틸글루타민산 및 그 염, 에틸렌디아민디숙신산 및 그 염 등을 들 수 있다.Examples of the organic acid (A-3) having at least one carboxyl group in the molecule and its salt include maleic acid and its salt, ethylenediaminetetraacetic acid and its salt, diethylenetriaminepentaacetic acid and its salt, triethylenetetraminehexaacetic acid And salts thereof, hydroxyethylethylenediamine triacetic acid and salts thereof, nitriloamacetic acid and salts thereof, 1,3-propanediamine tetraacetic acid and salts thereof, 1,3-diamino-2-hydroxypropane tetraacetic acid and Its salt, hydroxyethyliminioacetic acid and its salt, glycol ether diamine tetraacetic acid and its salt, dicarboxymethylglutamic acid and its salt, ethylenediamine disuccinic acid and its salt and the like.

카르복실기와 포스포노기를 함유하는 유기산 (A-4) 및 그 염으로는, 포스포노부탄트리카르복실산 및 그 염, 1-카르복시헵틸포스폰산 및 그 염 등을 들 수 있다.Examples of the organic acid (A-4) and salt thereof having a carboxyl group and a phosphono group include phosphonobutane tricarboxylic acid and its salt, 1-carboxyheptylphosphonic acid and salts thereof and the like.

술포기를 분자 내에 적어도 1 개 갖는 유기산 (A-5) 및 그 염으로는, 10-캄파술폰산 (CSA) 및 그 염 등을 들 수 있다.Examples of the organic acid (A-5) and its salt having at least one sulfo group in the molecule include 10-camphorsulfonic acid (CSA) and salts thereof.

이들 중, 구리 및/또는 구리 합금의 에칭 속도의 관점에서, 보다 바람직한 것은 포스포노기를 함유하는 유기산 (A-1) 및 그 염, 포스페이트기를 함유하는 유기산 (A-2) 및 그 염, 그리고, 카르복실기를 함유하는 유기산 (A-3) 및 그 염이고, 더욱 바람직하게는 포스포노기를 함유하는 유기산 (A-1) 및 그 염이다.Among them, from the viewpoint of the etching rate of copper and / or the copper alloy, it is more preferable that the organic acid (A-1) containing a phosphono group and its salt, the organic acid (A-2) (A-3) and a salt thereof, more preferably an organic acid (A-1) and a salt thereof containing a phosphono group.

본 발명의 에칭액은, 유기산 (A) 을 1 종 또는 2 종 이상을 함유하고 있어도 된다.The etching solution of the present invention may contain one or more organic acids (A).

본 발명의 에칭액을 사용하여 에칭하는 경우에 있어서의 유기산 (A) 의 함유량은, 구리 및/또는 구리 합금의 에칭 속도의 향상, 그리고, 니켈 및/또는 니켈 합금의 부식 억제의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 바람직하게는 0.1 ∼ 50 중량％ 이고, 더욱 바람직하게는 0.5 ∼ 30 중량％ 이고, 특히 바람직하게는 1 ∼ 20 중량％ 이다.The content of the organic acid (A) in the case of etching by using the etching solution of the present invention is preferably in the range of 0.1 to 10 parts by mass, Is preferably 0.1 to 50% by weight, more preferably 0.5 to 30% by weight, and particularly preferably 1 to 20% by weight, based on the total weight of the etching solution.

본 발명의 에칭액에서는, 산화제 (B) 는, 과산화수소, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, 질산 및 그 염, 아질산 및 그 염, 차아염소산 및 그 염, 아염소산 및 그 염, 염소산 및 그 염, 과염소산 및 그 염, 과망간산 및 그 염, 과황산 및 그 염, 크롬산 및 그 염, 니크롬산 및 그 염, 과아세트산 및 그 염, 과탄산 및 그 염, 그리고, 과산화우레아 및 그 염으로 이루어지는 군에서 선택되는 적어도 1 종의 산화제인 것이 바람직하다.The etching solution of the present invention, the oxidizing agent (B) is hydrogen peroxide, AgNO 3, KAuCl 4, HAuCl 4, K 2 PtCl 6, H 2 PtCl 6, Fe (NO 3) 3, Ni (NO 3) 2, Mg (NO 3 ) 2 , nitric acid and salts thereof, nitrous acid and salts thereof, hypochlorous acid and salts thereof, chloric acid and salts thereof, chloric acid and salts thereof, perchloric acid and salts thereof, permanganic acid and salts thereof, persulfuric acid and salts thereof, It is preferably at least one oxidizing agent selected from the group consisting of salts, nickel chromic acid and salts thereof, peracetic acid and salts thereof, percarbonic acid and salts thereof, and urea peroxide and salts thereof.

이들 중에서는, 과산화수소가 보다 바람직하다. 과산화수소로는 과산화수소의 수용액을 사용할 수 있다.Of these, hydrogen peroxide is more preferable. As the hydrogen peroxide, an aqueous solution of hydrogen peroxide can be used.

과산화수소는, 구리의 에칭 속도를 높이고, 니켈의 에칭 속도를 억제할 수 있다.Hydrogen peroxide can increase the etching rate of copper and suppress the etching rate of nickel.

본 명세서의 에칭액을 사용하여 에칭하는 경우에서는, 산화제 (B) 의 함유량은, 구리 및/또는 구리 합금의 에칭 속도의 향상, 그리고, 니켈 및/또는 니켈 합금의 부식 억제의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 순분 환산으로 바람직하게는 0.5 ∼ 20 중량％ 이고, 더욱 바람직하게는 1 ∼ 10 중량％ 이고, 특히 바람직하게는 3 ∼ 6 중량％ 이다.In the case of etching using the etching solution of the present specification, the content of the oxidizing agent (B) is preferably in the range of from 0.1 to 10 parts by weight, more preferably from 1 to 20 parts by weight, Is preferably from 0.5 to 20% by weight, more preferably from 1 to 10% by weight, and particularly preferably from 3 to 6% by weight, based on the total weight of the composition.

본 발명의 에칭액에 있어서, 유기산 (A) 와 산화제 (B) 의 중량비 (유기산 (A)/산화제 (B)) 는, 바람직하게는 0.05 ∼ 3.00 이고, 더욱 바람직하게는 0.30 ∼ 2.50, 특히 바람직하게는 0.50 ∼ 2.00 이다.The weight ratio (organic acid (A) / oxidizing agent (B)) of the organic acid (A) and the oxidizing agent (B) in the etching solution of the present invention is preferably 0.05 to 3.00, more preferably 0.30 to 2.50, Is 0.50 to 2.00.

본 발명의 에칭액은, 방청성의 관점에서, 추가로 아민 화합물 (C) 를 함유해도 된다.The etching solution of the present invention may further contain an amine compound (C) from the viewpoint of rust-inhibiting properties.

아민 화합물 (C) 로는, 사슬형 아민 (C-1), 질소 원자를 1 개 이상 함유하는 고리형 화합물 (C-2) 및 아민의 알킬렌옥사이드 부가물 (C-3) 으로 이루어지는 군에서 선택되는 1 종 이상의 아민 등을 들 수 있다.The amine compound (C) is selected from the group consisting of a chain amine (C-1), a cyclic compound (C-2) containing at least one nitrogen atom and an alkylene oxide adduct (C-3) , And the like.

사슬형 아민 (C-1) 은, 구체예로서, 펜타에틸렌헥사민, 헥사메틸렌디아민 및 트리에틸렌테트라민의 헥사에틸화물 등을 들 수 있다.Specific examples of the chain type amine (C-1) include pentaethylene hexamine, hexamethylenediamine, hexaethylenetriamine of triethylenetetramine, and the like.

질소 원자를 1 개 이상 함유하는 고리형 화합물 (C-2) 는, 구체예로서, 시클로헥실아민, 2-메틸아닐린, 1-아미노나프탈렌, 벤조트리아졸 및 4-메틸벤조트리아졸, 이미다졸, 벤조이미다졸 및 2-메르캅토벤조이미다졸 등을 들 수 있다.Specific examples of the cyclic compound (C-2) containing at least one nitrogen atom include cyclohexylamine, 2-methylaniline, 1-aminonaphthalene, benzotriazole and 4-methylbenzotriazole, imidazole, Benzoimidazole and 2-mercaptobenzoimidazole.

아민의 알킬렌옥사이드 부가물 (C-3) 은, 구체예로서, 시클로헥실아민의 프로필렌옥사이드 2 몰 부가물, 시클로헥실아민의 프로필렌옥사이드 10 몰 부가물, 아닐린의 프로필렌옥사이드 5 몰 부가물, 트리에탄올아민, 1,2-비스[디(하이드록시에틸)아미노]에탄, 라우릴아민의 EO 9 몰 부가물 및 시클로헥실아민의 에틸렌옥사이드 2 몰 부가물 등을 들 수 있다.Specific examples of the alkylene oxide adduct (C-3) of the amine include a 2-mole adduct of cyclohexylamine with propylene oxide, a 10-mole adduct of propylene oxide with cyclohexylamine, a 5-mole adduct of propylene oxide with aniline, Amine, 1,2-bis [di (hydroxyethyl) amino] ethane, EO 9-mole adduct of laurylamine, and ethylene oxide 2-mole adduct of cyclohexylamine.

본 발명의 에칭액에 있어서의, 산화제 (B) 와 아민 화합물 (C) 의 중량비 (산화제 (B)/아민 화합물 (C)) 는, 구리 및/또는 구리 합금의 에칭 속도, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금의 에칭 속도비, 그리고, 거품 발생의 관점에서, 바람직하게는 0.1 ∼ 1000 이고, 보다 바람직하게는 1 ∼ 500 이고, 더욱 바람직하게는 3 ∼ 150 이다.The weight ratio (the oxidizing agent (B) / the amine compound (C)) of the oxidizing agent (B) and the amine compound (C) in the etching solution of the present invention is preferably such that the etching rate of copper and / Is preferably from 0.1 to 1000, more preferably from 1 to 500, and even more preferably from 3 to 150, from the viewpoint of the etching rate ratio of nickel and / or nickel alloy and the foaming.

또한 본 발명의 에칭액을 사용하여 에칭하는 경우에 있어서의, 산화제 (B) 와 아민 화합물 (C) 의 함유량의 배합 범위는, 에칭 레이트, 그리고, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금의 에칭 속도비의 관점에서, 사용시의 에칭액의 합계 중량에 기초하여, 산화제 (B) 가 1 ∼ 10 중량％ 또한 아민 화합물 (C) 가 0.03 ∼ 1 중량％ 이고, 더욱 바람직하게는 산화제 (B) 가 3 ∼ 6 중량％ 또한 아민 화합물 (C) 가 0.05 ∼ 0.2 중량％ 이다.The mixing ratio of the content of the oxidizing agent (B) and the content of the amine compound (C) in the case of etching using the etching solution of the present invention is preferably in the range of the etching rate and the copper and / or copper alloy and the nickel and / (B) is from 1 to 10% by weight and the amine compound (C) is from 0.03 to 1% by weight based on the total weight of the etchant at the time of use, more preferably the oxidizing agent (B) Is 3 to 6% by weight, and the amine compound (C) is 0.05 to 0.2% by weight.

본 발명의 에칭액은, 물을 추가로 함유하고 있어도 된다. 물로는, 증류수나 이온 교환수, 혹은 초순수와 같은 정화 처리가 실시된 물이 바람직하고, 반도체 제조에 사용되는 초순수를 사용하는 것이 특히 바람직하다. 물의 농도는 특별히 한정되지 않지만, 에칭액 중, 10 질량％ 이상인 것이 바람직하고, 20 질량％ 이상인 것이 보다 바람직하고, 30 질량％ 이상인 것이 특히 바람직하다.The etching solution of the present invention may further contain water. As the water, purified water such as distilled water, ion-exchanged water or ultrapure water is preferably used, and it is particularly preferable to use ultrapure water used for semiconductor production. The concentration of water is not particularly limited, but is preferably 10% by mass or more, more preferably 20% by mass or more, and particularly preferably 30% by mass or more in the etchant.

본 발명의 에칭액은, 용제, 부식 방지제, 산화 방지제, pH 조정제 및 소포제로 이루어지는 군에서 선택되는 적어도 1 종 이상을 함유하고 있어도 된다.The etching solution of the present invention may contain at least one or more selected from the group consisting of a solvent, a corrosion inhibitor, an antioxidant, a pH adjuster and an antifoaming agent.

용제로는, 비프로톤성 극성 유기 용매가 바람직하다.As the solvent, an aprotic polar organic solvent is preferable.

비프로톤성 극성 유기 용매로는, 할로겐화 탄화수소 화합물, 에테르 화합물, 에스테르 화합물, 케톤 화합물, 니트릴 화합물, 아미드 화합물, 술폭사이드 화합물 등을 들 수 있다.Examples of the aprotic polar organic solvent include a halogenated hydrocarbon compound, an ether compound, an ester compound, a ketone compound, a nitrile compound, an amide compound, and a sulfoxide compound.

부식 방지제로는, 티올 화합물, 티아졸 화합물, 당 알코올류 등을 들 수 있다.Examples of the corrosion inhibitor include thiol compounds, thiazole compounds, sugar alcohols and the like.

산화 방지제로는, 카테킨, 토코페롤, 카테콜, 메틸카테콜, 에틸카테콜, tert-부틸카테콜, 갈산, 갈산메틸, 갈산프로필 등의 페놀류, 3-하이드록시플라본, 아스코르브산 등을 들 수 있다.Examples of the antioxidant include phenols such as catechin, tocopherol, catechol, methylcatechol, ethylcatechol, tert-butylcatechol, gallic acid, methyl gallate and propyl gallate, 3-hydroxyflavone and ascorbic acid .

pH 조정제로는, 염기성 화합물 등을 들 수 있다. 구체적으로는, 암모니아, 테트라알킬암모늄하이드록사이드, 함질소 복소 고리형 화합물 등을 들 수 있다.Examples of the pH adjusting agent include basic compounds and the like. Specific examples thereof include ammonia, tetraalkylammonium hydroxide, and nitrogen-containing heterocyclic compounds.

소포제로는, 실리콘 소포제, 장사슬 알코올 소포제, 지방산 에스테르 소포제, 금속 비누 소포제, 에틸렌옥사이드프로필렌옥사이드 공중합체 등을 들 수 있다.Examples of the antifoaming agents include silicone antifoaming agents, long-chain alcohol foaming agents, fatty acid ester foaming agents, metal soap foaming agents and ethylene oxide propylene oxide copolymers.

다음으로, 본 발명의 에칭액을 사용하여 전자 기판을 제조하는 본 발명의 전자 기판의 제조 방법을 설명한다.Next, a method for manufacturing an electronic substrate of the present invention for manufacturing an electronic substrate using the etching solution of the present invention will be described.

본 발명의 전자 기판의 제조 방법은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 본 발명의 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함한다.A manufacturing method of an electronic substrate of the present invention is a manufacturing method of an electronic substrate having a copper and / or a copper alloy and a nickel and / or a nickel alloy, wherein a substrate having copper and / or a copper alloy and a nickel and / And an etching process for etching the copper and / or copper alloy using the etching solution of the present invention.

본 발명의 전자 기판의 제조 방법의 에칭 공정에서는, 본 발명의 에칭액을 사용하므로, 구리 및/또는 구리 합금을 선택적으로 에칭할 수 있다.In the etching step of the method of manufacturing an electronic substrate of the present invention, since the etching solution of the present invention is used, copper and / or a copper alloy can be selectively etched.

또한, 본 명세서에 있어서, 「구리 및/또는 구리 합금을 선택적으로 에칭한다」란, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재로부터, 니켈 및/또는 니켈 합금의 기능이 저해되지 않도록 구리 및/또는 구리 합금을 에칭하는 것을 의미한다.In this specification, "selectively etching copper and / or copper alloy" means that the function of nickel and / or nickel alloy is inhibited from a substrate having copper and / or copper alloy and nickel and / or nickel alloy Copper and / or copper alloys.

예를 들어, 에칭 공정 후의 니켈 및/또는 니켈 합금의 중량이, 에칭 공정 전의 니켈 및/또는 니켈 합금의 중량의 95.0 ％ 이상인 것이 바람직하다.For example, the weight of the nickel and / or nickel alloy after the etching process is preferably 95.0% or more of the weight of the nickel and / or nickel alloy before the etching process.

또, 본 발명의 전자 기판의 제조 방법은, 에칭 공정을 포함한다면, 본 발명의 효과를 저해하지 않는 한, 그 밖에 어떠한 공정을 포함하고 있어도 된다.The method of manufacturing an electronic substrate of the present invention may include any other process as long as it does not impair the effect of the present invention, including an etching process.

이하, 본 발명의 전자 기판의 제조 방법의 일례를, 도면을 사용하면서 설명한다.Hereinafter, an example of a method for manufacturing an electronic substrate of the present invention will be described with reference to the drawings.

본 발명의 전자 기판의 제조 방법은, (1) 기재 준비 공정, (2) 레지스트 수지 형성 공정, (3) 구리 도금층 형성 공정, (4) 니켈층 형성 공정, (5) 금층 형성 공정, (6) 레지스트 수지 제거 공정, (7) 에칭 공정 및 (8) 배리어 메탈층 제거 공정을 포함하고 있어도 된다.The method for manufacturing an electronic substrate of the present invention comprises the steps of: (1) preparing a substrate, (2) forming a resist resin, (3) forming a copper plating layer, (4) forming a nickel layer, ) Resist resin removing step, (7) etching step, and (8) barrier metal layer removing step.

(1) 기재 준비 공정(1) Substrate preparation process

도 1(a) ∼ 도 1(c) 는 본 발명의 전자 기판의 제조 방법에 있어서의 기재 준비 공정의 일례를 모식적으로 나타내는 공정도이다.1 (a) to 1 (c) are diagrams schematically showing an example of a substrate preparation step in the method for manufacturing an electronic substrate of the present invention.

먼저, 도 1(a) 에 나타내는 바와 같이, 평면부 (11) 를 갖는 실리콘 기판 (10) 을 준비한다.First, as shown in Fig. 1 (a), a silicon substrate 10 having a planar portion 11 is prepared.

다음으로, 도 1(b) 에 나타내는 바와 같이, 실리콘 기판 (10) 의 평면부 (11) 에 구멍을 뚫어, 바닥면 (12a) 및 측면 (12b) 으로 구성되는 구멍부 (12) 를 형성한다.Next, as shown in Fig. 1 (b), a hole is drilled in the flat surface portion 11 of the silicon substrate 10 to form the hole portion 12 composed of the bottom surface 12a and the side surface 12b .

구멍부 (12) 를 형성하는 방법은, 특별히 한정되지 않고, 레이저 가공법, 드릴 가공법 등의 통상적인 방법을 채용할 수 있다.The method for forming the hole portion 12 is not particularly limited, and conventional methods such as a laser processing method and a drilling method can be employed.

다음으로, 도 1(c) 에 나타내는 바와 같이, 실리콘 기판 (10) 의 평면부 (11) 그리고 구멍부 (12) 의 바닥면 (12a) 및 측면 (12b) 에, 실리콘 산화층 (20) 을 형성하고, 그 위에, 티탄층 (30) 및 구리 시드층 (40) 을 순서대로 적층한다.Next, as shown in Fig. 1 (c), a silicon oxide layer 20 is formed on the flat surface portion 11 of the silicon substrate 10 and the bottom surface 12a and the side surface 12b of the hole portion 12 And a titanium layer 30 and a copper seed layer 40 are laminated on the titanium layer 30 and the copper seed layer 40, respectively.

이로써, 구멍부 (12) 에는, 실리콘 산화층 (20), 티탄층 (30) 및 구리 시드층 (40) 이 순서대로 형성되고, 구리 시드층 (40) 을 바닥면 (2a) 및 측면 (2b) 으로 하는 오목부 (2) 가 형성되게 된다.The silicon oxide layer 20, the titanium layer 30 and the copper seed layer 40 are formed in order in the hole portion 12 and the copper seed layer 40 is formed on the bottom surface 2a and the side surface 2b, The concave portion 2 is formed.

이와 같이 하여, 실리콘 산화층 (20), 티탄층 (30) 및 구리 시드층 (40) 이 형성되고, 또한, 오목부 (2) 가 형성된 기재 (1) 를 준비할 수 있다.The base material 1 in which the silicon oxide layer 20, the titanium layer 30 and the copper seed layer 40 are formed and the concave portion 2 is formed can be prepared in this manner.

(2) 레지스트 수지 형성 공정(2) Resist resin formation process

도 2 는 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 형성 공정의 일례를 모식적으로 나타내는 공정도이다.2 is a process diagram schematically showing an example of a resist resin forming step in the method for producing an electronic substrate of the present invention.

다음으로, 도 2 에 나타내는 바와 같이, 오목부 (2) 의 가장자리 (2c) 로부터 오목부 (2) 의 외측을 향하는 일정한 거리 (D1) 까지의 사이의 구리 시드층 (40) 의 표면이 노출되도록 구리 시드층 (40) 의 표면에 레지스트 수지 (50) 를 형성한다. 또한, 도 2 중, 구리 시드층 (40) 의 노출부를 부호 41 로 나타낸다.Next, as shown in Fig. 2, the surface of the copper seed layer 40 between the edge 2c of the recess 2 and a certain distance D 1 toward the outside of the recess 2 is exposed A resist resin 50 is formed on the surface of the copper seed layer 40 so as to be formed. 2, the exposed portion of the copper seed layer 40 is indicated by reference numeral 41. In Fig.

(3) 구리 도금층 형성 공정(3) Copper plating layer formation process

도 3 은 본 발명의 전자 기판의 제조 방법에 있어서의 구리 도금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.3 is a process diagram schematically showing an example of a copper plating layer forming step in the method for producing an electronic substrate of the present invention.

다음으로, 도 3 에 나타내는 바와 같이, 오목부 (2) 가 매립되고, 또한, 구리 시드층 (40) 의 노출부 (41) 을 덮도록 구리 도금을 실시하여, 구리 도금층 (60) 을 형성한다.Next, copper plating is performed so as to cover the exposed portion 41 of the copper seed layer 40, and the copper plating layer 60 is formed, as shown in Fig. 3 .

(4) 니켈층 형성 공정(4) Nickel layer formation process

도 4 는 본 발명의 전자 기판의 제조 방법에 있어서의 니켈층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.4 is a process diagram schematically showing an example of a nickel layer forming step in the method for manufacturing an electronic substrate of the present invention.

다음으로, 도 4 에 나타내는 바와 같이, 구리 도금층 (60) 의 표면에 니켈층 (70) 을 형성한다.Next, as shown in Fig. 4, a nickel layer 70 is formed on the surface of the copper plating layer 60. Next, as shown in Fig.

(5) 금층 형성 공정(5) Gold layer formation process

도 5 는 본 발명의 전자 기판의 제조 방법에 있어서의 금층 형성 공정의 일례를 모식적으로 나타내는 공정도이다.5 is a process diagram schematically showing an example of a gold layer forming step in the method of manufacturing an electronic substrate of the present invention.

다음으로, 도 5 에 나타내는 바와 같이, 니켈층 (70) 의 표면에 금층 (80) 을 형성한다.Next, as shown in FIG. 5, a gold layer 80 is formed on the surface of the nickel layer 70.

(6) 레지스트 수지 제거 공정(6) Resist resin removing step

도 6 은 본 발명의 전자 기판의 제조 방법에 있어서의 레지스트 수지 제거 공정의 일례를 모식적으로 나타내는 공정도이다.6 is a process diagram schematically showing an example of a resist resin removing step in the method of manufacturing an electronic substrate according to the present invention.

다음으로, 도 6 에 나타내는 바와 같이, 레지스트 수지 (50) 를 제거한다.Next, as shown in Fig. 6, the resist resin 50 is removed.

이로써, 구리 도금층 (60), 니켈층 (70) 및 금층 (80) 으로 이루어지는 범프 (90) 가 형성된다.Thereby, the bumps 90 made of the copper plating layer 60, the nickel layer 70, and the gold layer 80 are formed.

(7) 에칭 공정(7) Etching process

도 7 은 본 발명의 전자 기판의 제조 방법에 있어서의 에칭 공정의 일례를 모식적으로 나타내는 공정도이다.7 is a process diagram schematically showing an example of an etching process in the method for manufacturing an electronic substrate of the present invention.

다음으로, 도 7 에 나타내는 바와 같이, 기재 (1) 에 본 발명의 에칭액을 작용시켜, 구리 시드층 (40) 을 에칭한다. 이로써, 티탄층 (30) 이 노출되게 된다.Next, as shown in Fig. 7, the etching solution of the present invention acts on the substrate 1, and the copper seed layer 40 is etched. As a result, the titanium layer 30 is exposed.

본 공정에서 사용하는 에칭액의 온도는, 특별히 한정되지 않지만, 바람직하게는 10 ∼ 100 ℃ 의 범위이고, 더욱 바람직하게는 20 ℃ ∼ 80 ℃ 이다.The temperature of the etching solution used in this step is not particularly limited, but is preferably in the range of 10 to 100 占 폚, and more preferably 20 占 폚 to 80 占 폚.

에칭액의 온도가 10 ℃ 이상이면 에칭 속도가 향상되는 점에서 바람직하고, 100 ℃ 이하의 온도이면 에칭 속도에 편차가 발생하지 않는 점에서 바람직하다.A temperature of the etchant of 10 DEG C or more is preferable because the etching rate is improved, and a temperature of 100 DEG C or less is preferable because no variation occurs in the etching rate.

또, 에칭에 필요로 하는 시간은 10 분 미만인 것이 바람직하다.It is preferable that the time required for etching is less than 10 minutes.

(8) 배리어 메탈층 제거 공정(8) Barrier metal layer removal process

도 8 은 본 발명의 전자 기판의 제조 방법에 있어서의 배리어 메탈층 제거 공정의 일례를 모식적으로 나타내는 공정도이다.8 is a schematic view showing an example of a barrier metal layer removing step in the method of manufacturing an electronic substrate according to the present invention.

다음으로, 도 8 에 나타내는 바와 같이, 티탄층 (30) 을 제거한다.Next, as shown in Fig. 8, the titanium layer 30 is removed.

이로써, 티탄층 (30), 구리 시드층 (40), 구리 도금층 (60), 니켈층 (70) 및 금층 (80) 으로 이루어지는 범프 (91) 를 형성할 수 있다.Thereby, the bumps 91 made of the titanium layer 30, the copper seed layer 40, the copper plating layer 60, the nickel layer 70, and the gold layer 80 can be formed.

또, 범프 (91) 가 형성된 기재 (1) 는, 전자 기판 (100) 이 된다.The base material 1 on which the bumps 91 are formed becomes the electronic substrate 100. [

실시예Example

이하, 실시예 및 비교예에 의해 본 발명을 더욱 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.Hereinafter, the present invention will be further described with reference to Examples and Comparative Examples, but the present invention is not limited thereto.

＜실시예 1 ∼ 8 및 비교예 1 ∼ 4＞≪ Examples 1 to 8 and Comparative Examples 1 to 4 >

표 1 에 기재한 종류의 유기산 (A), 산화제 (B), 아민 화합물 (C) 및 물을 폴리프로필렌제의 용기 중에서 혼합하여, 실시예 1 ∼ 8 및 비교예 1 ∼ 4 에 관련된 에칭액을 얻었다.The etching solution relating to Examples 1 to 8 and Comparative Examples 1 to 4 was obtained by mixing the organic acid (A), the oxidizing agent (B), the amine compound (C) and the water shown in Table 1 in a vessel made of polypropylene .

또한, 표 중의 기호는 이하의 화합물을 나타낸다. 또, 표 중 기재된 수치는 하기 화합물의 배합량이 아니고, 순분의 값 (중량부) 을 나타낸다.The symbols in the tables indicate the following compounds. In addition, the numerical values shown in the table indicate the value (parts by weight) of the pure substance, not the compounding amount of the following compounds.

(A-1-1)：메틸렌디포스폰산 (pKa = 1.3) (A-1-1): methylene diphosphonic acid (pKa = 1.3)

(A-1-2)：1-하이드록시에틸리덴-1,1-디포스폰산 (pKa = 1.56) (A-1-2): 1-hydroxyethylidene-1,1-diphosphonic acid (pKa = 1.56)

(A-2-1)：인산디메틸 (pKa = 1.29) (A-2-1): Dimethyl phosphate (pKa = 1.29)

(A-3-1)：말레산 (pKa = 1.92) (A-3-1): maleic acid (pKa = 1.92)

(A-3-2)：트리에틸렌테트라민헥사아세트산 (pKa = 2.42) (A-3-2): triethylene tetraminehexaacetic acid (pKa = 2.42)

(A-4-1)：포스포노부탄트리카르복실산 (pKa = 1.7) (A-4-1): phosphonobutane tricarboxylic acid (pKa = 1.7)

(A-5-1)：10-캄파술폰산 (pKa = 1.2) (A-5-1): 10-camphorsulfonic acid (pKa = 1.2)

(A'-3-1)：시트르산 (pKa = 3.09) (A'-3-1): Citric acid (pKa = 3.09)

(A'-5-1)：메탄술폰산 (pKa = -1.2)(A'-5-1): Methanesulfonic acid (pKa = -1.2)

(B-1)：과산화수소수(B-1): hydrogen peroxide water

(B-2)：과망간산칼륨(B-2): Potassium permanganate

(C-1-1)：트리에틸렌테트라민(C-1-1): triethylenetetramine

(C-2-1)：시클로헥실아민(C-2-1): Cyclohexylamine

(C-2-2)：벤조트리아졸(C-2-2): benzotriazole

(C-3-1)：시클로헥실아민의 프로필렌옥사이드 2 몰 부가물(C-3-1): propylene oxide 2 mol adduct of cyclohexylamine

Figure 112018097579448-pct00001
Figure 112018097579448-pct00001

성능 평가로서, 부식 전위의 측정, 구리 시드층의 에칭 시간, 구리 시드층의 에칭량 및 니켈층의 부식량을 이하의 방법으로 실시하였다.As a performance evaluation, measurement of the corrosion potential, etching time of the copper seed layer, etching amount of the copper seed layer, and corrosion amount of the nickel layer were carried out by the following methods.

＜부식 전위의 측정 방법＞≪ Measurement method of corrosion potential >

장치：VoltaLab PGP201 (Radiometer analytical 사 제조)Apparatus: VoltaLab PGP201 (manufactured by Radiometer Analytical Co., Ltd.)

기판：구리 테스트 피스 또는 니켈 테스트 피스Substrate: copper test piece or nickel test piece

측정 순서는 하기와 같이 하였다.The measurement procedure was as follows.

(1) 작용 전극 (Working electrode) 으로서 상기 테스트 피스를 클립한다.(1) Clip the test piece as a working electrode.

(2) 참조 전극 (Reference electrode) 으로서 포화 KCl 용액으로 충전한 Ag/AgCl 참조 전극을 클립한다.(2) Clip the Ag / AgCl reference electrode filled with saturated KCl solution as a reference electrode.

(3) 카운터 전극 (Counter electrode) 으로서 백금 대극 (對極) 을 클립한다.(3) Clip the platinum counter electrode as a counter electrode.

(4) 측정 용액을 셀에 넣는다.(4) Place the measurement solution into the cell.

(5) 전위 측정을 개시한다.(5) Start the potential measurement.

· 측정 조건· Measuring conditions

측정 시간：3 분Measurement time: 3 minutes

(6) 측정 결과로부터 부식 전위를 판독한다.(6) Read the corrosion potential from the measurement result.

＜구리 시드층의 에칭 시간의 평가＞≪ Evaluation of Etching Time of Copper Seed Layer >

구리 시드층의 에칭 시간을, 이하의 조작 방법으로 구리 시드층의 광택이 소실될 때까지의 시간 (분) 으로 평가하였다.The etching time of the copper seed layer was evaluated by the time (minutes) until the gloss of the copper seed layer disappears by the following operation method.

(i) 상기 본 발명의 전자 기판의 제조 방법에서 설명한, (1) 기재 준비 공정, (2) 레지스트 수지 형성 공정, (3) 구리 도금층 형성 공정 및 (4) 니켈층 형성 공정을 순서대로 실시하고, (5) 금층 형성 공정을 실시하지 않고, (6) 레지스트 수지 제거 공정을 실시하여 테스트 기재를 제작하였다.(i) a substrate preparing step, (2) a resist resin forming step, (3) a copper plating layer forming step and (4) a nickel layer forming step described in the above-described method for producing an electronic substrate of the present invention , (5) a gold layer forming step was not carried out, and (6) a resist resin removing step was carried out.

도 9 는 실시예의 테스트 기재의 단면을 모식적으로 나타내는 단면도이다.9 is a cross-sectional view schematically showing a cross section of a test substrate of the embodiment.

도 9 에 나타내는 바와 같이, 테스트 기재 (105) 는, 범프 (190) 가 형성된 기재 (101) 로 이루어진다.As shown in Fig. 9, the test substrate 105 is made of a substrate 101 on which bumps 190 are formed.

기재 (101) 는, 평면부 (111) 및 구멍부 (112) 를 갖는 실리콘 기재 (110), 실리콘 산화층 (120), 티탄층 (130) 및 구리 시드층 (140) 으로 구성되어 있고, 평면부 (111) 및 구멍부 (112) 에는, 실리콘 산화층 (120), 티탄층 (130) 및 구리 시드층 (140) 이 순서대로 형성되어 있다. 구멍부 (112) 의 내측에는, 구리 시드층 (140) 을 바닥면 (102a) 및 측면 (102b) 으로 하는 오목부 (102) 가 형성되어 있다.The base material 101 is composed of a silicon substrate 110 having a planar portion 111 and a hole portion 112, a silicon oxide layer 120, a titanium layer 130 and a copper seed layer 140, A silicon oxide layer 120, a titanium layer 130, and a copper seed layer 140 are formed in this order on the substrate 111 and the hole portion 112, respectively. A concave portion 102 having a bottom surface 102a and a side surface 102b is formed on the inside of the hole 112 in the copper seed layer 140.

또, 오목부 (102) 는, 구리 도금층 (160) 에 의해 매립되어 있다. 또한, 구리 도금층 (160) 은, 오목부 (102) 의 가장자리 (102c) 로부터 오목부 (102) 의 외측을 향하는 일정한 거리 (D2) 까지의 사이의 구리 시드층 (140) 의 표면 (141) 을 덮도록 기재 (101) 로부터 돌출되어 있다.The concave portion 102 is filled with the copper plating layer 160. In addition, the copper plating layer 160, the surface of the copper seed layer (140) between up to the recess a certain distance toward the outer side of the recess 102 from the edge (102c) of 102 (D 2) (141) As shown in Fig.

또, 구리 도금층 (160) 에는, 니켈층 (170) 이 적층되어 있다.A nickel layer 170 is laminated on the copper plating layer 160.

기재 (101) 로부터 돌출된 구리 도금층 (160) 및 니켈층 (170) 은, 범프 (190) 를 형성하고 있다.The copper plating layer 160 and the nickel layer 170 protruding from the base material 101 form bumps 190.

테스트 기재 (105) 에서는, 구리 시드층 (140) 의 두께는 1 ㎛ 였다.In the test substrate 105, the thickness of the copper seed layer 140 was 1 占 퐉.

또, 범프 (190) 의 폭 (W1) 은 약 30 ㎛ 이고, 범프 (190) 의 높이 (H1) 는 약 30 ㎛ 였다.The width W 1 of the bump 190 was about 30 μm and the height H 1 of the bump 190 was about 30 μm.

또 니켈층 (170) 의 두께는, 약 20 ㎛ 였다.The thickness of the nickel layer 170 was about 20 mu m.

(ii) 다음으로, 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌제의 용기에 넣고, 이 중에 상기의 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.(ii) Next, the etching solution relating to each example and each comparative example was placed in a container made of polypropylene, the test substrate 105 was immersed therein, and stirred with a magnetic stirrer.

(iii) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되고, 티탄층 (130) 이 보이는 상태까지의 시간 (분) 을 측정하여 평가하였다. 평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.(iii) The surface of the test substrate 105 was observed with naked eyes while being immersed in the liquid with stirring, the copper luster on the entire surface of the copper seed layer 140 was lost, and the state of the titanium layer 130 was visible Was measured and evaluated. The evaluation criteria are as follows. The results are shown in Table 1.

◎：3 분 미만◎: Less than 3 minutes

○：3 분 이상 10 분 미만○: Less than 3 minutes and less than 10 minutes

×：10 분 이상×: more than 10 minutes

＜구리 시드층의 침식의 평가＞≪ Evaluation of erosion of copper seed layer >

도 10 은 에칭 후의 테스트 기재를 모식적으로 나타내는 단면도이다.10 is a cross-sectional view schematically showing a test substrate after etching.

도 10 에 나타내는 바와 같이, 테스트 기재 (150) 의 구리 시드층 (140) 을 에칭할 때, 범프 (192) 를 구성하는 구리 시드층 (140) 까지 침식되어 공극 (145) 이 발생하는 경우가 있다. 이와 같은 공극 (145) 은 없는 편이 바람직하다. 즉, 에칭에 의해 범프 (192) 를 구성하는 구리 시드층 (140) 은 침식되지 않는 것이 바람직하다.10, when the copper seed layer 140 of the test substrate 150 is etched, the copper seed layer 140 constituting the bump 192 is eroded to generate the void 145 . It is preferable that there is no such gap 145. That is, it is preferable that the copper seed layer 140 constituting the bump 192 by etching is not eroded.

각 실시예 및 각 비교예에 관련된 에칭액을 사용하여 테스트 기재 (105) 를 에칭하였을 때의 공극 (145) 의 폭을, 이하의 조작 방법으로 측정하여 평가하였다.The width of the voids 145 when the test substrate 105 was etched using the etchant relating to each of the Examples and Comparative Examples was measured and evaluated by the following operating method.

(i) 상기 ＜구리 시드층의 에칭 시간의 평가＞ 에서 설명한 방법과 동일한 방법으로 테스트 기재 (105) 를 제작하였다.(i) A test substrate 105 was produced in the same manner as described in < evaluation of etching time of copper seed layer >.

(ii) 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌 제의 용기에 넣고, 이 중에 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.(ii) The etching solution relating to each example and each comparative example was placed in a container made of polypropylene, the test substrate 105 was immersed in the container, and stirred with a magnetic stirrer.

(iii) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되어, 티탄층 (130) 이 보이는 상태까지의 시간의 2 배의 시간 액 중에 침지시키고, 그 후 테스트 기재 (105) 를 에칭액으로부터 꺼냈다.(iii) The surface of the test substrate 105 was visually observed while being immersed in the liquid with stirring, and the copper luster of the entire surface of the copper seed layer 140 was lost to the state where the titanium layer 130 was visible Of the time, and then the test substrate 105 was taken out of the etching solution.

(iv) 주사형 전자 현미경 (히타치 하이테크사 제조 S-4800) 으로, 침지 후의 테스트 기재 (105) 의 공극 (145) 의 폭, 즉, 구리 시드층 (140) 의 수평 방향의 침식의 폭 (도 10 중, 화살표로 나타내는 폭) 을 확인할 수 있는 측면의 사진 촬영을 하였다. 그리고, 사진 화상으로부터, 공극 (145) 의 수평 방향의 폭 (㎛) 을 측정하고 평가하였다.(iv) The width of the voids 145 of the test substrate 105 after immersion, that is, the width of erosion in the horizontal direction of the copper seed layer 140 (degree of abrasion (degree of abrasion)) was measured with a scanning electron microscope (S-4800 manufactured by Hitachi High- 10, the width indicated by the arrow). Then, the width (占 퐉) of the gap 145 in the horizontal direction was measured and evaluated from the photographic image.

평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.The evaluation criteria are as follows. The results are shown in Table 1.

◎：3 ㎛ 미만?: Less than 3 占 퐉

○：3 ㎛ 이상 5 ㎛ 미만?: 3 占 퐉 or more and less than 5 占 퐉

×：5 ㎛ 이상×: 5 μm or more

＜니켈층의 부식의 평가＞≪ Evaluation of corrosion of nickel layer >

도 11 은 에칭에 의해 니켈층이 침식된 테스트 기재를 모식적으로 나타내는 단면도이다.11 is a cross-sectional view schematically showing a test substrate on which a nickel layer is eroded by etching.

도 11 에 나타내는 바와 같이, 테스트 기재 (150) 의 구리 시드층 (140) 을 에칭할 때, 니켈층 (170) 이 부식 (도 11 중, 파선 부분은, 부식된 니켈층을 나타낸다) 되는 경우가 있다.As shown in Fig. 11, when the copper seed layer 140 of the test substrate 150 is etched, the case where the nickel layer 170 is corroded (in Fig. 11, the broken line represents the corroded nickel layer) have.

그러나, 니켈층 (170) 은, 에칭에 의해 부식되지 않는 것이 바람직하다.However, it is preferable that the nickel layer 170 is not corroded by etching.

각 실시예 및 각 비교예에 관련된 에칭액을 사용하여 테스트 기재 (105) 를 에칭하였을 때의 니켈층의 부식량을, 이하의 조작 방법으로 측정하고, 평가하였다.The corrosion amount of the nickel layer when the test substrate 105 was etched by using the etchant relating to each of the examples and the comparative examples was measured and evaluated by the following operating method.

(1) 상기 ＜구리 시드층의 에칭 시간의 평가＞ 에서 설명한 방법과 동일한 방법으로 테스트 기재 (105) 를 제작하였다.(1) A test substrate 105 was produced in the same manner as described in < evaluation of etching time of copper seed layer >.

(2) 각 실시예 및 각 비교예에 관련된 에칭액을 폴리프로필렌제의 용기에 넣고, 이 중에 테스트 기재 (105) 를 침지시키고, 마그네틱 스터러로 교반하였다.(2) The etchant relating to each of the examples and comparative examples was placed in a container made of polypropylene, the test substrate 105 was immersed therein, and stirred with a magnetic stirrer.

(3) 교반하면서 액 중에 침지시킨 상태로 테스트 기재 (105) 의 표면을 육안으로 관찰하고, 구리 시드층 (140) 의 전체면의 구리의 광택이 소실되어, 티탄층 (130) 이 보이는 상태까지의 시간의 2 배의 시간 액 중에 침지시키고, 그 후 테스트 기재 (105) 를 에칭액으로부터 꺼냈다. (3) The surface of the test substrate 105 was visually observed with the surface of the test substrate 105 immersed in the liquid while stirring, and the copper luster of the entire surface of the copper seed layer 140 was lost to the state where the titanium layer 130 was visible Of the time, and then the test substrate 105 was taken out of the etching solution.

(4) 주사형 전자 현미경 (히타치 하이테크놀로지사 제조 S-4800) 으로, 침지 전의 테스트 기재 (105) 와 침지 후의 테스트 기재 (105) 의 각각 니켈층 (170) 의 두께 방향의 부식의 정도와 그 깊이 (도 11 중, 화살표로 나타내는 폭) 를 확인할 수 있는 측면의 사진 촬영을 하였다. 그리고, 사진 화상으로부터, 침지 전의 테스트 기재 (105) 의 니켈층 (170) 의 두께 A1 (㎛) 과, 침지 후의 테스트 기재 (105) 의 니켈층 (170) 의 두께 A2 (㎛) 를 측정하였다.(4) The degree of corrosion in the thickness direction of the nickel layer 170 of the test substrate 105 before immersion and the test substrate 105 after immersion, respectively, was measured with a scanning electron microscope (S-4800 manufactured by Hitachi High- The photographing of the side where the depth (the width indicated by the arrow in Fig. 11) can be confirmed. The thickness A1 (占 퐉) of the nickel layer 170 of the test substrate 105 before immersion and the thickness A2 (占 퐉) of the nickel layer 170 of the test substrate 105 after immersion were measured from the photographic image.

(5) 니켈의 에칭량으로서, 하기 수식 (2) 로 산출되는 침지 전후의 테스트 기재의 니켈층의 두께의 변화 (차) ΔANi 를 산출하였다.(5) The change (difference) DELTA ANi of the thickness of the nickel layer of the test substrate before and after immersion, which was calculated by the following formula (2), was calculated as the etching amount of nickel.

ΔANi (㎛) = (침지 전의 테스트 기재의 니켈층의 두께 A1) - (침지 후의 테스트 기재의 니켈층의 두께 A2) (2)(Thickness A2 of the nickel layer of the test substrate after immersion) (2) < RTI ID = 0.0 >

평가 기준은 이하와 같다. 결과를 표 1 에 나타낸다.The evaluation criteria are as follows. The results are shown in Table 1.

◎：0.1 ㎛ 미만?: Less than 0.1 占 퐉

○：0.1 ㎛ 이상 0.5 ㎛ 미만?: 0.1 占 퐉 or more and less than 0.5 占 퐉

×：0.5 ㎛ 이상×: 0.5 μm or more

표 1 에 나타내는 바와 같이, 실시예 1 ∼ 8 의 에칭액을 사용하면, 구리 시드층을 빠르게, 또한 충분한 양을 에칭할 수 있다. 또한, 니켈층의 실질적인 부식은 확인되지 않았다. 따라서, 선택적으로 구리 시드층을 에칭할 수 있었다.As shown in Table 1, by using the etching solutions of Examples 1 to 8, the copper seed layer can be etched quickly and in a sufficient amount. In addition, no substantial corrosion of the nickel layer was observed. Thus, the copper seed layer could be selectively etched.

산업상 이용가능성Industrial availability

본 발명의 에칭액은, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에 대하여, 구리 및/또는 구리 합금의 에칭을 선택적으로 실시할 수 있다는 점에서 우수하기 때문에, 프린트 배선 기판, 플랫 패널 디스플레이, MEMS, 반도체 장치 등의 전자 기판 제조시의 공정용 약제로서 유용하다.The etching solution of the present invention is excellent in that etching of copper and / or a copper alloy can be selectively performed on a substrate having copper and / or a copper alloy and a nickel and / or nickel alloy, A flat panel display, a MEMS, a semiconductor device, and the like.

1 : 기재
2, 102 : 오목부
2a, 102a : 오목부의 바닥면
2b, 102b : 오목부의 측면
2c, 102c : 오목부의 가장자리
10, 110 : 실리콘 기판
12, 112 : 구멍부
12a, 112a : 구멍부의 바닥면
12b, 112b : 구멍부의 측면
20, 120 : 실리콘 산화층
30, 130 : 티탄층
40, 140 : 구리 시드층
41 : 구리 시드층의 노출부
50 : 레지스트 수지
60, 160 : 구리 도금층
70, 170 : 니켈층
80 : 금층
90, 91,190 : 범프
105 : 테스트 기재1: substrate
2, 102: concave portion
2a, 102a: bottom surface of the concave portion
2b, 102b: side surface of the concave portion
2c, 102c: edge of the concave portion
10, 110: silicon substrate
12, 112:
12a, 112a: bottom surface of the hole portion
12b, 112b: side surface of the hole portion
20, 120: silicon oxide layer
30, 130: titanium layer
40, 140: Copper seed layer
41: exposed portion of the copper seed layer
50: Resist resin
60, 160: Copper plated layer
70, 170: Nickel layer
80: Gold layer
90, 91, 190: bump
105: test equipment

Claims (8)

구리 및/또는 구리 합금과 니켈 또는 니켈 합금을 갖는 기재로부터, 상기 구리 및/또는 구리 합금을 에칭하는 에칭액으로서, 상기 에칭액은, 유기산 (A) 및 산화제 (B) 를 함유하고, 상기 유기산 (A) 의 산해리 정수 (pKa) 가 -1.10 ∼ 2.60 이고, 작용 전극으로서 니켈을 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 1 부식 전위가 0.1 V 이상, 0.5 V 이하인, 에칭액.An etching solution for etching copper and / or a copper alloy from a substrate having copper and / or a copper alloy and a nickel or nickel alloy, wherein the etching solution contains an organic acid (A) and an oxidizing agent (B) (PKa) of -1.10 to 2.60, using nickel as a working electrode, Ag / AgCl filled with a saturated KCl solution as a reference electrode, and using the etching solution as the electrolyte solution, Wherein the corrosion potential is 0.1 V or higher and 0.5 V or lower. 제 1 항에 있어서,
작용 전극으로서 구리를 사용하고, 참조 전극으로서 포화 KCl 용액으로 충전한 Ag/AgCl 을 사용하고, 전해질 용액으로서 상기 에칭액을 사용하여 측정한 제 2 부식 전위가, 상기 제 1 부식 전위 이하인, 에칭액.The method according to claim 1,
Wherein Ag is used as a working electrode, Ag / AgCl filled with a saturated KCl solution as a reference electrode, and the second corrosion potential measured using the above etching solution as an electrolyte solution is equal to or lower than the first corrosion potential. 제 2 항에 있어서,
상기 제 2 부식 전위는, 0.0 V 이상, 0.2 V 이하인, 에칭액.3. The method of claim 2,
And the second corrosion potential is not less than 0.0 V and not more than 0.2 V. 제 1 항에 있어서,
상기 유기산 (A) 와 상기 산화제 (B) 의 중량비 (유기산 (A)/산화제 (B)) 가 0.05 ∼ 3.00 인, 에칭액.The method according to claim 1,
Wherein the weight ratio of the organic acid (A) and the oxidizing agent (B) (organic acid (A) / oxidizing agent (B)) is 0.05 to 3.00. 제 1 항에 있어서,
유기산 (A) 가, 포스포노기, 포스페이트기, 술포기 및 카르복실기로 이루어지는 군에서 선택되는 기를 분자 내에 적어도 1 개 갖는 유기산 또는 그 염인, 에칭액.The method according to claim 1,
Wherein the organic acid (A) is an organic acid or a salt thereof having at least one group selected from the group consisting of a phosphono group, a phosphate group, a sulfo group and a carboxyl group in the molecule. 제 1 항에 있어서,
상기 산화제 (B) 는, 과산화수소, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, 질산 및 그 염, 아질산 및 그 염, 차아염소산 및 그 염, 아염소산 및 그 염, 염소산 및 그 염, 과염소산 및 그 염, 과망간산 및 그 염, 과황산 및 그 염, 크롬산 및 그 염, 니크롬산 및 그 염, 과아세트산 및 그 염, 과탄산 및 그 염, 그리고, 과산화우레아 및 그 염으로 이루어지는 군에서 선택되는 적어도 1 종의 산화제인, 에칭액.The method according to claim 1,
The oxidizing agent (B) is hydrogen peroxide, AgNO 3, KAuCl 4, HAuCl 4, K 2 PtCl 6, H 2 PtCl 6, Fe (NO 3) 3, Ni (NO 3) 2, Mg (NO 3) 2, nitric acid And salts thereof, nitrous acid and salts thereof, hypochlorous acid and salts thereof, chloric acid and salts thereof, chloric acid and salts thereof, perchloric acid and salts thereof, permanganic acid and salts thereof, persulfuric acid and salts thereof, chromic acid and salts thereof, Is at least one oxidizing agent selected from the group consisting of salts thereof, peracetic acid and salts thereof, percarbonates and salts thereof, and urea peroxide and salts thereof. 제 1 항에 있어서,
추가로 아민 화합물 (C) 를 함유하는, 에칭액.The method according to claim 1,
Further comprising an amine compound (C). 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 전자 기판의 제조 방법으로서, 구리 및/또는 구리 합금과 니켈 및/또는 니켈 합금을 갖는 기재에, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 에칭액을 사용하여 상기 구리 및/또는 구리 합금을 에칭하는 에칭 공정을 포함하는, 전자 기판의 제조 방법.A process for producing an electronic substrate having copper and / or a copper alloy and a nickel and / or nickel alloy, characterized in that the substrate has a copper and / or copper alloy and a nickel and / or nickel alloy, And an etching step of etching the copper and / or the copper alloy using the etching solution described in item (1).
KR1020187028592A 2016-04-27 2017-04-20 Etching solution and method for manufacturing electronic substrate KR101988817B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-088689 2016-04-27
JP2016088689 2016-04-27
PCT/JP2017/015834 WO2017188108A1 (en) 2016-04-27 2017-04-20 Etchant, and method for producing electronic substrate

Publications (2)

Publication Number Publication Date
KR20180128418A KR20180128418A (en) 2018-12-03
KR101988817B1 true KR101988817B1 (en) 2019-06-12

Family

ID=60160537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028592A KR101988817B1 (en) 2016-04-27 2017-04-20 Etching solution and method for manufacturing electronic substrate

Country Status (5)

Country Link
JP (1) JP6818017B2 (en)
KR (1) KR101988817B1 (en)
CN (1) CN108699706B (en)
TW (1) TWI724157B (en)
WO (1) WO2017188108A1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186624A1 (en) * 2018-03-26 2019-10-03 三菱瓦斯化学株式会社 Etchant
CN108803946A (en) * 2018-09-07 2018-11-13 蓝思科技（长沙）有限公司 A kind of flexibility narrow frame touch-control sensor and preparation method thereof
JP6913142B2 (en) * 2018-11-12 2021-08-04 三洋化成工業株式会社 Manufacturing method of etching solution for copper or copper alloy and electronic substrate
US11821092B2 (en) 2018-11-20 2023-11-21 Mitsubishi Gas Chemical Company, Inc. Etchant for selectively etching copper and copper alloy, and method for manufacturing semiconductor substrate using said etchant
JP6485587B1 (en) * 2018-12-25 2019-03-20 三菱瓦斯化学株式会社 Etching solution
MX2021009972A (en) * 2019-03-01 2021-09-21 Howmet Aerospace Inc Metallic substrate treatment methods and articles comprising a phosphonate functionalized layer.
CN109652805B (en) * 2019-03-01 2020-10-30 厦门明巍物资回收有限公司 Deplating liquid for removing copper-nickel coating and using method thereof
CN113956797A (en) * 2021-10-15 2022-01-21 清华大学 Jet polishing solution and polishing method for oxygen-free copper microstructure functional surface
CN114428064B (en) * 2021-12-31 2023-09-19 江苏和达电子科技有限公司 Method for detecting content of nitrate ions in copper etching solution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005105410A (en) 2003-09-08 2005-04-21 Mitsubishi Chemicals Corp Copper etchant and etching method
JP2009505388A (en) 2005-08-12 2009-02-05 ビーエーエスエフ ソシエタス・ヨーロピア Stabilized etching solution for Cu and Cu / Ni layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286531A (en) 1999-03-31 2000-10-13 Matsushita Electric Works Ltd Manufacture of printed wiring board
JP4478383B2 (en) * 2002-11-26 2010-06-09 関東化学株式会社 Etching solution composition for metal thin film mainly composed of silver
JP2007005656A (en) * 2005-06-24 2007-01-11 Mitsubishi Gas Chem Co Inc Etchant composition for metal material and method of manufacturing semiconductor device using same
WO2011078335A1 (en) * 2009-12-25 2011-06-30 三菱瓦斯化学株式会社 Etchant and method for manufacturing semiconductor device using same
JP6101421B2 (en) * 2010-08-16 2017-03-22 インテグリス・インコーポレーテッド Etching solution for copper or copper alloy
JP2014507815A (en) 2011-03-11 2014-03-27 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド Novel etching composition
JP5971246B2 (en) 2011-07-04 2016-08-17 三菱瓦斯化学株式会社 Etching solution of copper or copper-based compound
JP5933950B2 (en) * 2011-09-30 2016-06-15 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド Etching solution for copper or copper alloy
JP2015007271A (en) * 2013-06-25 2015-01-15 メック株式会社 Wiring forming method and etchant for use in the same
JP2015151593A (en) * 2014-02-17 2015-08-24 住友金属鉱山株式会社 Etching solution for metal layer laminate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005105410A (en) 2003-09-08 2005-04-21 Mitsubishi Chemicals Corp Copper etchant and etching method
JP2009505388A (en) 2005-08-12 2009-02-05 ビーエーエスエフ ソシエタス・ヨーロピア Stabilized etching solution for Cu and Cu / Ni layers

Also Published As

Publication number Publication date
CN108699706A (en) 2018-10-23
KR20180128418A (en) 2018-12-03
TWI724157B (en) 2021-04-11
CN108699706B (en) 2021-01-01
JP6818017B2 (en) 2021-01-20
JPWO2017188108A1 (en) 2019-02-28
TW201807164A (en) 2018-03-01
WO2017188108A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
KR101988817B1 (en) Etching solution and method for manufacturing electronic substrate
KR101995090B1 (en) Etching agent for copper or copper alloy
JP6337922B2 (en) Etching solution for etching multilayer thin film including copper layer and titanium layer, etching method using the same, and substrate obtained by using the etching method
KR101275757B1 (en) Remover compositions
KR20120130097A (en) Etching solution for multilayer thin film having copper layer and molybdenum layer contained therein
KR102207306B1 (en) Cleaning composition for removing residue after etching
US20200392637A1 (en) Aqueous indium or indium alloy plating bath and process for deposition of indium or an indium alloy
Goswami et al. Study of pyrazole as copper corrosion inhibitor in Alkaline post chemical mechanical polishing cleaning solution
JP2023171815A (en) Aqueous composition and cleaning method by use thereof
JP6285983B2 (en) Etching solution for copper or copper alloy
JP6913142B2 (en) Manufacturing method of etching solution for copper or copper alloy and electronic substrate
US6793738B2 (en) Method for processing acid treatment solution, solution processed thereby, and method for treating articles therewith
JP2014101560A (en) Etching solution for copper or copper alloy
JP2005163108A (en) Etching agent, and etching method using the same
JP2006210857A (en) Cleaning liquid composition for removal of impurity, and impurity removal method using the composition
JP2007173601A (en) Phosphor-containing cleaning agent composite
WO2017167797A1 (en) Solution and method for etching titanium based materials
JP2014101561A (en) Etching solution for copper or copper alloy
CN111902569B (en) Etching solution
JP7367700B2 (en) Etching solution for selectively etching copper and copper alloys and method for manufacturing semiconductor substrates using the same
Noh et al. Effect of Post-CMP Cleaning On Electrochemical Characteristics of Cu and Ti in Patterned Wafer

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant