KR101985217B1 - Method for forming capacitor - Google Patents
Method for forming capacitor Download PDFInfo
- Publication number
- KR101985217B1 KR101985217B1 KR1020130008015A KR20130008015A KR101985217B1 KR 101985217 B1 KR101985217 B1 KR 101985217B1 KR 1020130008015 A KR1020130008015 A KR 1020130008015A KR 20130008015 A KR20130008015 A KR 20130008015A KR 101985217 B1 KR101985217 B1 KR 101985217B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- capacitor
- lower electrode
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000003990 capacitor Substances 0.000 title claims abstract description 85
- 238000005530 etching Methods 0.000 claims abstract description 121
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000007864 aqueous solution Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 125000005210 alkyl ammonium group Chemical group 0.000 claims abstract description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 42
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 239000000908 ammonium hydroxide Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 5
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052783 alkali metal Inorganic materials 0.000 abstract description 3
- 150000001340 alkali metals Chemical class 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 description 48
- 230000008569 process Effects 0.000 description 26
- 239000010410 layer Substances 0.000 description 21
- 239000000126 substance Substances 0.000 description 21
- 239000000243 solution Substances 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 16
- 235000011114 ammonium hydroxide Nutrition 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 125000001453 quaternary ammonium group Chemical group 0.000 description 13
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- -1 hydroxylamine compound Chemical class 0.000 description 9
- 238000007493 shaping process Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910021642 ultra pure water Inorganic materials 0.000 description 6
- 239000012498 ultrapure water Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 150000003839 salts Chemical class 0.000 description 4
- 230000002378 acidificating effect Effects 0.000 description 3
- 239000012736 aqueous medium Substances 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- RNMCCPMYXUKHAZ-UHFFFAOYSA-N 2-[3,3-diamino-1,2,2-tris(carboxymethyl)cyclohexyl]acetic acid Chemical compound NC1(N)CCCC(CC(O)=O)(CC(O)=O)C1(CC(O)=O)CC(O)=O RNMCCPMYXUKHAZ-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 2
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- KVFVBPYVNUCWJX-UHFFFAOYSA-M ethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].CC[N+](C)(C)C KVFVBPYVNUCWJX-UHFFFAOYSA-M 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000008155 medical solution Substances 0.000 description 2
- 239000002609 medium Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229960003330 pentetic acid Drugs 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 150000005622 tetraalkylammonium hydroxides Chemical class 0.000 description 2
- VDZOOKBUILJEDG-UHFFFAOYSA-M tetrabutylammonium hydroxide Chemical compound [OH-].CCCC[N+](CCCC)(CCCC)CCCC VDZOOKBUILJEDG-UHFFFAOYSA-M 0.000 description 2
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 2
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- OQZAQBGJENJMHT-UHFFFAOYSA-N 1,3-dibromo-5-methoxybenzene Chemical compound COC1=CC(Br)=CC(Br)=C1 OQZAQBGJENJMHT-UHFFFAOYSA-N 0.000 description 1
- KIZQNNOULOCVDM-UHFFFAOYSA-M 2-hydroxyethyl(trimethyl)azanium;hydroxide Chemical compound [OH-].C[N+](C)(C)CCO KIZQNNOULOCVDM-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229940037003 alum Drugs 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- FKPSBYZGRQJIMO-UHFFFAOYSA-M benzyl(triethyl)azanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC1=CC=CC=C1 FKPSBYZGRQJIMO-UHFFFAOYSA-M 0.000 description 1
- NDKBVBUGCNGSJJ-UHFFFAOYSA-M benzyltrimethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)CC1=CC=CC=C1 NDKBVBUGCNGSJJ-UHFFFAOYSA-M 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- WJLUBOLDZCQZEV-UHFFFAOYSA-M hexadecyl(trimethyl)azanium;hydroxide Chemical compound [OH-].CCCCCCCCCCCCCCCC[N+](C)(C)C WJLUBOLDZCQZEV-UHFFFAOYSA-M 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002354 inductively-coupled plasma atomic emission spectroscopy Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000003002 pH adjusting agent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000918 plasma mass spectrometry Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- GRLPQNLYRHEGIJ-UHFFFAOYSA-J potassium aluminium sulfate Chemical compound [Al+3].[K+].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O GRLPQNLYRHEGIJ-UHFFFAOYSA-J 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- LPSKDVINWQNWFE-UHFFFAOYSA-M tetrapropylazanium;hydroxide Chemical compound [OH-].CCC[N+](CCC)(CCC)CCC LPSKDVINWQNWFE-UHFFFAOYSA-M 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
(과제) 반도체 소자에 영항을 미치는 알칼리 금속을 사용하지 않고 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 고속으로 에칭하여 질화 실리콘(SiN)과의 양호한 선택성을 실현하는 캐패시터의 형성방법을 제공한다.
(해결 수단) 조형된 하부 전극을 구비하는 커패시터의 제조방법으로서, 상기 하부 전극이 잔존하도록 그 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 에칭함에 있어서 4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 상기 실리콘막에 60℃ 이상의 조건에서 적용하여 상기 실리콘막을 에칭하는 커패시터 형성방법.(Problem) Provided is a method of forming a capacitor which realizes good selectivity with silicon nitride (SiN) by etching a silicon film made of polycrystalline silicon or amorphous silicon at high speed without using alkali metal that affects a semiconductor element.
(Method) A method for manufacturing a capacitor having a modeled lower electrode, wherein the quaternary alkylammonium hydroxide and silicon are ions in etching the silicon film made of polycrystalline silicon or amorphous silicon around the lower electrode so that the lower electrode remains. A capacitor forming method for etching the silicon film by applying an aqueous solution containing 20ppm or more to the silicon film at 60 ℃ or more conditions.
Description
본 발명은 커패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor.
종래, DRAM의 커패시터 구조로서 콘케이브형이 채용되어 왔다. 이 구조에서는 실린더 구멍 내에 하부 전극막을 형성하고, 그 내측면만을 전극으로서 기능시킨다. 이것에 의하면, 확실히 커패시터가 차지하는 면적을 작게 할 수 있지만, 실린더 구멍의 지름도 필연적으로 축소된다. 한편 DRAM의 디바이스 동작에 필요한 용량을 확보하지 않으면 안된다. 이 양자를 충족시키기 위해서 실린더 구멍의 깊이는 점점 깊어져서 그 미세가공 기술면에서의 대응이 어려워져 오고 있다.Conventionally, a concave type has been adopted as a capacitor structure of DRAM. In this structure, a lower electrode film is formed in the cylinder hole, and only its inner surface functions as an electrode. According to this, although the area which a capacitor occupies can be made small certainly, the diameter of a cylinder hole also inevitably reduces. On the other hand, the capacity required for DRAM device operation must be secured. In order to satisfy both of them, the depth of the cylinder hole has become deeper, and it has become difficult to cope with the microfabrication technique.
커패시터를 이루는 미세한 실린더 구조나 그 구멍을 정밀도 좋게 가공해서 형성하는 것은 그 자체가 용이하지 않다. 통상, 이 가공은 웨트 에칭에 의해 행해지고 있다. 즉, 에칭액에 의해 나노미터∼서브마이크로메타 사이즈로 깊이가 있는 실린더벽을 가지는 통상 구조가 반도체 기판에 남도록 그 내외의 부재를 제거하지 않으면 안된다. 특히 실린더 구멍 내 또는 실린더 구조 간의 부재의 제거는 포위된 공간으로부터 재료를 도려내도록 제거하지 않으면 안되어 웨트 에칭에 의해 행하는 가공으로서 곤란을 수반한다.It is not easy to form a fine cylinder structure constituting a capacitor or to form a hole by precisely processing it. Usually, this process is performed by wet etching. That is, the internal and external members must be removed so that a normal structure having a cylinder wall with a depth of nanometer to submicrometer size is left on the semiconductor substrate by the etching solution. In particular, the removal of the member in the cylinder hole or between the cylinder structures involves a difficulty as processing performed by wet etching to remove the material from the enclosed space.
단결정의 실리콘에 대한 에칭액으로서 알칼리 화합물을 주성분으로 하는 것을 제안한 예는 있다(특허문헌 1, 2 등 참조). 그러나, 다결정 실리콘막 또는 어모퍼스 실리콘막의 제거성에 관한 연구예는 그다지 없어 새로운 연구 개발이 소망되었다.There is an example in which an alkali compound is mainly used as an etching solution for single crystal silicon (see
특히 상술한 커패시터의 형성 등에 있어서는 질화 실리콘(SiN)으로 이루어진 부재가 잔존하도록 그 주변의 희생막을 제거할 필요가 있어 에칭에 관한 선택성이 빠뜨릴 수 없는 과제로 되어 있다. 본 발명자들은 상술한 바와 같이 아직 해명되지 않은 점이 많은 다결정 실리콘 또는 어모퍼스 실리콘을 상기 희생막으로 했을 때의 커패시터 형성에 있어서의 에칭의 속도 및 선택성을 양립시키는 것에 착목했다. 그래서, 본 발명은 반도체 소자에 영향을 미치는 알칼리 금속을 사용하지 않고, 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 고속으로 에칭하여 질화 실리콘(SiN)과의 양호한 선택성을 실현하는 커패시터의 형성방법의 제공을 목적으로 한다.In particular, in the formation of the above-mentioned capacitor, it is necessary to remove the sacrificial film around the member so that the member made of silicon nitride (SiN) remains, and thus the selectivity with respect to etching is indispensable. The present inventors have focused on achieving both the speed and selectivity of etching in capacitor formation when polycrystalline silicon or amorphous silicon, which has not been elucidated as described above, is used as the sacrificial film. Thus, the present invention provides a method for forming a capacitor which realizes good selectivity with silicon nitride (SiN) by etching a silicon film made of polycrystalline silicon or amorphous silicon at high speed without using an alkali metal that affects a semiconductor element. The purpose.
상기 과제는 이하의 수단에 의해 해결되었다.The problem has been solved by the following means.
(1) 조형된 하부 전극을 구비하는 커패시터의 형성방법으로서, 상기 하부 전극이 잔존하도록 그 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 에칭함에 있어서 4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 상기 실리콘막에 60℃ 이상의 조건에서 적용해서 상기 실리콘막을 에칭하는 것을 특징으로 하는 커패시터 형성방법.(1) A method of forming a capacitor having a modeled lower electrode, wherein the quaternary alkylammonium hydroxide and silicon are 20 ppm in their ion concentration in etching a silicon film made of polycrystalline silicon or amorphous silicon in the vicinity thereof so that the lower electrode remains. A method for forming a capacitor, wherein the silicon film is etched by applying an aqueous solution containing above to the silicon film under a condition of 60 ° C. or higher.
(2) (1)에 있어서, 상기 4급 알킬암모늄 수산화물의 농도는 7질량% 이상 25질량% 이하인 것을 특징으로 하는 커패시터 형성방법.(2) The method for forming a capacitor according to (1), wherein the concentration of the quaternary alkylammonium hydroxide is 7% by mass or more and 25% by mass or less.
(3) (1) 또는 (2)에 있어서, 상기 수용액에 포함되는 상기 4급 알킬암모늄 수산화물은 1종만인 것을 특징으로 하는 커패시터 형성방법.(3) The method for forming a capacitor according to (1) or (2), wherein the quaternary alkylammonium hydroxide contained in the aqueous solution is only one kind.
(4) (1)∼(3) 중 어느 하나에 있어서, 상기 하부 전극은 Ti 화합물을 포함해서 이루어지고, 상기 Ti 화합물에 대하여 상기 실리콘막 부분을 선택적으로 에칭하는 것을 특징으로 하는 커패시터 형성방법.(4) The capacitor forming method according to any one of (1) to (3), wherein the lower electrode comprises a Ti compound, and selectively etches the silicon film portion with respect to the Ti compound.
(5) (1)∼(4) 중 어느 하나에 있어서, 상기 실리콘막에 대한 수용액의 적용을 불활성 분위기 하에서 행하는 것을 특징으로 하는 커패시터 형성방법.(5) The capacitor forming method according to any one of (1) to (4), wherein the application of the aqueous solution to the silicon film is performed in an inert atmosphere.
(6) (1)∼(5) 중 어느 하나에 있어서, 상기 실리콘막의 일부 또는 전부를 제거함으로써 상기 하부 전극에 요구되는 요철형상을 형성하는 것을 특징으로 하는 커패시터 형성방법.(6) The capacitor forming method according to any one of (1) to (5), wherein an uneven shape required for the lower electrode is formed by removing part or all of the silicon film.
(7) (6)에 있어서, 상기 요철형상으로서 애스펙트비(깊이/개구폭) 15∼100의 실린더 구조를 형성하는 것을 특징으로 하는 커패시터 형성방법.(7) The capacitor forming method according to (6), wherein an uneven shape has a cylinder structure having an aspect ratio (depth / opening width) of 15 to 100.
(8) (1)∼(7) 중 어느 하나에 있어서, 상기 실리콘막은 다결정 실리콘막, 어모퍼스 실리콘막, 또는 그 양자를 적층한 막인 것을 특징으로 하는 커패시터 형성방법.(8) The capacitor forming method according to any one of (1) to (7), wherein the silicon film is a film in which a polycrystalline silicon film, an amorphous silicon film, or both thereof is laminated.
(9) (1)∼(8) 중 어느 하나에 있어서, 상기 실리콘막은 어모퍼스 실리콘막을 적층한 막으로 이루어진 것을 특징으로 하는 커패시터 형성방법.(9) The method of forming a capacitor according to any one of (1) to (8), wherein the silicon film is formed by laminating an amorphous silicon film.
(10) (1)에 있어서, 상기 수용액을 80℃ 이상의 조건에서 적용하는 것을 특징으로 하는 커패시터 형성방법.(10) The method for forming a capacitor according to (1), wherein the aqueous solution is applied under a condition of 80 ° C or higher.
(11) 조형된 하부 전극을 구비하는 커패시터의 제조방법으로서, 조형된 도전막과 그 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘 희생막을 갖는 반도체 기판을 준비하는 공정,(11) A method of manufacturing a capacitor having a modeled lower electrode, comprising: preparing a semiconductor substrate having a modeled conductive film and a silicon sacrificial film made of polycrystalline silicon or amorphous silicon in the vicinity thereof;
4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 준비하는 공정, 및Preparing an aqueous solution containing at least 20 ppm of a quaternary alkylammonium hydroxide and silicon at its ion concentration, and
상기 수용액을 상기 실리콘 희생막에 적용하여 상기 도전막을 잔존시켜 커패시터의 하부 전극을 이루도록 에칭하는 것을 특징으로 하는 커패시터의 제조방법.And applying the aqueous solution to the silicon sacrificial layer to etch the remaining conductive layer to form a lower electrode of the capacitor.
(12) (1)∼(11) 중 어느 하나에 있어서, 상기 수용액에 히드록실아민 화합물을 포함시키지 않는 것을 특징으로 하는 방법.(12) The method according to any one of (1) to (11), wherein the hydroxylamine compound is not included in the aqueous solution.
(13) (1)∼(11) 중 어느 하나에 있어서, 상기 실리콘의 이온 농도를 ICP-MS에 의해 정량하는 것을 특징으로 하는 방법.(13) The method according to any one of (1) to (11), wherein the ion concentration of the silicon is quantified by ICP-MS.
(14) (12)에 기재된 커패시터 형성방법을 통해서 제조되는 것을 특징으로 하는 반도체 기판 제품의 제조방법.(14) A method for producing a semiconductor substrate product, which is produced through the capacitor forming method described in (12).
본 발명의 커패시터의 형성방법에 의하면, 어모퍼스 실리콘 또는 다결정 실리콘으로 이루어진 실리콘막의 에칭을 반도체 소자의 성능 열화가 염려되는 알칼리 금속을 필수 성분으로 포함하는 에칭액에 의하지 않고 고속으로 정확하게, 또한 질화 실리콘(SiN)과의 선택성을 실현해서 행할 수 있다. 또한, 상기 고품위를 실현하는 고속 에칭을 극히 단순한 구성으로 달성할 수 있고, 특히 커패시터가 기립한 하부 전극의 형성에 적합하다고 하는 이점을 갖는다.According to the method for forming the capacitor of the present invention, the etching of a silicon film made of amorphous silicon or polycrystalline silicon can be performed quickly and accurately at high speed without using an etching liquid containing an alkali metal as an essential component, which may be deteriorated in performance of a semiconductor device. Can be implemented by implementing the selectivity. In addition, the high-speed etching that realizes the above-mentioned high quality can be achieved with an extremely simple configuration, and has the advantage that it is particularly suitable for forming the lower electrode on which the capacitor stands.
도 1은 본 발명에 적용되는 커패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다.
도 2는 본 발명에 적용되는 커패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 1의 계속).
도 3은 본 발명에 적용되는 커패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 2의 계속).
도 4는 본 발명에 적용되는 커패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 3의 계속).
도 5는 본 발명에 적용되는 커패시터 구조의 다른 예를 모식적으로 나타내는 단면도이다.
도 6은 본 발명에 적용되는 커패시터 구조의 다른 제작 공정예를 모식적으로 나타내는 단면도이다.
도 7은 도 6에 나타낸 VII-VII선 단면의 단면도이다.
도 8은 본 발명의 바람직한 실시형태에 의한 제거장치의 일부를 나타내는 장치 구성도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows typically the manufacturing process example of the capacitor structure applied to this invention.
It is sectional drawing which shows typically the example of the manufacturing process of the capacitor structure applied to this invention (continuation of FIG. 1).
3 is a cross-sectional view schematically showing an example of the manufacturing process of the capacitor structure applied to the present invention (continued in FIG. 2).
It is sectional drawing which shows typically the example of the manufacturing process of the capacitor structure applied to this invention (continuation of FIG. 3).
5 is a cross-sectional view schematically showing another example of a capacitor structure applied to the present invention.
6 is a cross-sectional view schematically showing another example of the manufacturing process of the capacitor structure applied to the present invention.
FIG. 7 is a cross-sectional view taken along the line VII-VII shown in FIG. 6. FIG.
8 is a device configuration diagram showing a part of a removal device according to a preferred embodiment of the present invention.
[커패시터 구조의 형성][Formation of Capacitor Structure]
우선, 본 발명에 의한 에칭액에 대해서 설명하기 전에, 본 발명에 있어서 적합하게 채용할 수 있는 커패시터 구조의 제조예에 대해서 첨부한 도면에 근거해서 설명한다. 또한, 하기 상세한 설명에서는 본 발명의 에칭 방법의 바람직한 적용 대상인 커패시터 구조의 형성에 대해서 주로 설명하지만, 본 발명이 이것에 한정되어 해석되는 것이 아니다.First, before describing the etching liquid by this invention, the manufacture example of the capacitor structure which can be suitably employ | adopted in this invention is demonstrated based on attached drawing. In addition, although the following detailed description mainly explains formation of the capacitor structure which is a preferable application object of the etching method of this invention, this invention is limited to this and is not interpreted.
(공정 a)(Process a)
본 실시형태의 제조예에 있어서는 실리콘 웨이퍼(3) 상에 제 1 성형막(1)과 제 2 성형막(희생막)(2)이 형성되어 있다. 제 1 성형막(1)은 실린더 구멍의 개공 시의 에칭 스톱퍼 막이며, 제 2 성형막(2)과 이방성 드라이 에칭 프로세스에서 에칭 레이트비를 갖는 막이다. 희생막(2)은 단계적으로 적층해서 형성한 다층 구조이어도 좋다. 단계적으로 적층해서 형성한다는 것은 희생막의 재료나 에칭 레이트 등이 다른 복수의 층을 적층해서 형성하여 이루어진 것을 말한다. 제 1 성형막(1)으로서는, 예를 들면 LP-CVD(Low-Pressure Chemical Vapor Deposition) 프로세스에 의해 형성한 질화막 등을 들 수 있다. 본 실시형태에 있어서는 이 제 1 성형막으로서 질화 실리콘(SiN)을 적용하고 있고 상기 제 2 성형막(2)의 선택적인 에칭이 요구된다.In the manufacturing example of this embodiment, the 1st shaping |
한편, 본 실시형태에 있어서 제 2 성형막(2)에는 다결정 실리콘 또는 어모퍼스 실리콘막이 채용되어 있다. 또한 도시하고 있지 않지만 보호막을 설치해도 좋다.In addition, in this embodiment, the 2nd shaping |
또한, 실리콘 웨이퍼(3)는 대폭 간략화해서 단층의 것으로서 나타내고 있지만, 통상은 여기에 소정의 회로 구조가 형성되어 있다. 예를 들면, 분리 절연막, 게이트 산화막, 게이트 전극, 확산층 영역, 폴리실리콘 플러그, 산화 실리콘막, 질화 실리콘막, 비트선, 금속 플러그, 질화막, 플라즈마 산화막, BPSG막 등을 사용한 것을 들 수 있다(예를 들면, 상기 특허문헌 1 참조). 또한, 도 1∼6에 있어서는 특히 해칭해서 나타내고 있지 않지만, 각 부재의 단면을 나타내고 있다.In addition, although the
(공정 b)(Step b)
다음에, 포토리소그래피 공정을 사용해서 포토레지스트(4)를 패터닝한 후 이방성 드라이 에칭에 의해 개공한다(오목부(Ka)). 이 때의 포토레지스트(4) 및 드라이 에칭의 방법에 대해서는 그 종류의 제품에 적용되는 통상의 것 또는 방법을 적용하면 좋다.Next, the photoresist 4 is patterned using a photolithography step and then opened by anisotropic dry etching (concave portion Ka). As for the photoresist 4 and the method of dry etching at this time, a normal one or a method applied to the kind of product may be applied.
(공정 c), (공정 d)(Step c), (Step d)
또한, 개공 후에 오목부(Ka)의 벽면(Wa)과 성형막(실리콘막)(2)의 상면(Wb)에 따라 TiN으로 이루어진 도전막(5) 및 도전막(5)을 보호하기 위한 매설막(희생막)(6)(예를 들면, 다결정 실리콘 또는 어모퍼스 실리콘막)을 순차 성막한다. 이 때 중간적으로(도전막(5) 형성 후에) 형성되는 오목부를 Kb로서 나타내고 있다.Further, after the opening, embedding for protecting the
(공정 e), (공정 f)(Step e), (step f)
매설막(6)의 성막 후에는 CMP(Chemical Mechanical Polishing)에 의해 웨이퍼 표면의 매설막(6) 및 도전막(5)(도 2, 3)의 일부를 제거하고, 에치백 라인(E)까지 노출시킨다. 여기에서, 제 2 성형막(2) 및 매설막(6)을 웨트 에칭에 의해 제거한다. 제 2 성형막(희생막)(2)이 단계적으로 적층된 것일 경우, 단계적으로 제거해도 한번에 제거해도 좋다. 본 발명에 있어서는 이 공정이 중요하고, 후술하는 본 발명에 의한 에칭액이 높은 효과를 발휘한다. 이 공정을 거쳐서 반도체 기판 상에서 기립한 실린더 구멍(Kc)을 중앙에 갖는 원통상의 하부 전극(실린더벽)(50)(도 3)이 형성된다. 실린더 구멍벽의 깊이(h2)는 특별히 한정하지 않지만, 이 종류의 디바이스의 통상의 구조를 고려하면 500∼2000nm인 것이 실제적이다. 또한, 본 발명의 에칭액은 상기한 바와 같이 에치백 등에 의해 평활하게 된 면에 적용하는 것이 바람직하고, 이것으로부터 매설막을 제거하여 트렌치 구조를 형성하는 것이 바람직하다.After the
또한, 상술한 적층 희생막을 이용한 가공방법에 대해서는 일본 특허공개 2006-114896호 공보가 참고가 된다.In addition, Japanese Patent Laid-Open No. 2006-114896 discloses a processing method using the above-described laminated sacrificial film.
실린더의 높이(h1)는 마찬가지로 500~2000nm인 것이 실제적이다.It is practical that the height h 1 of the cylinder is similarly 500-2000 nm.
(공정 g)(Process g)
상기한 바와 같이 해서 형성한 커패시터의 하부 전극(50)의 형성 후에 용량 절연막(9)을 형성하고, 이어서 플레이트 전극(상부 전극)(도시 생략)의 형성을 순차 행함으로써 커패시터 구조(10)를 형성할 수 있다. 또한, 본 명세서에 있어서 커패시터 구조란 커패시터 그 자체이어도 커패시터의 일부를 구성하는 구조부이어도 좋고, 도 4에 나타낸 예에서는 하부 전극(50)과 용량 절연막(9)으로 구성되는 것으로서 커패시터 구조(10)를 나타내고 있다. 또한, 도시한 것에서는 하부 전극(50)과 웨이퍼(3)를 성형막(1)으로 이간시킨 구성으로서 나타내고 있지만, 필요에 따라 동일 도면의 단면 또는 다른 위치에서 양자가 전기적으로 접속된 구성인 것으로 해석해도 좋다. 예를 들면, 성형막(1)의 부분에 플러그 구조나 다마신 구조를 형성해서 도통을 확보하는 구조이거나, 하부 전극(50)을 성형막(1)을 관통하는 형태로 형성한 것이거나 해도 좋다. 또한, 용량 절연막(9)은 하부 전극(50)뿐만 아니라 그 밖의 기판 표면에 형성되어 있어도 좋다.After forming the
도 5는 상기 실시형태의 커패시터 구조의 변형예를 나타내고 있다. 이 예에서는 하부 전극(실린더 구조)의 저부(81)와 주요부(82)는 다른 재료로 구성되어 있다. 예를 들면, 저부(81)를 Si3N4로 구성하고, 주요부(82)를 TiN으로 구성하는 예를 들 수 있다.5 shows a modification of the capacitor structure of the above embodiment. In this example, the
(공정 a'）(Process a ')
도 6은 상기 실시형태의 제조예의 변형예를 나타내고 있다. 실리콘 웨이퍼(3) 상에 제 1 성형막(1)과 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)이 순서대로 형성되어 있다. 제 1 성형막(1)은 실린더 구멍의 개공 시의 에칭 스톱퍼 막이며, 제 2 성형막(2)은 이방성 드라이 에칭 프로세스에서 에칭 레이트비를 갖는 막이다. 제 1 성형막(1)로서는, 예를 들면 LP-CVD 프로세스에 의해 형성한 질화막 등을 들 수 있다. 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)은 이방성 드라이 에칭에서의 에칭 레이트비가 없고 등방성 에칭에서 에칭 레이트비가 얻어지는 막의 조합이 바람직하고, 또한 커패시터 형성시에 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)을 같은 웨트 에칭액으로 한번에 제거할 수 있는 막으로 형성하는 것이 바람직하다. 6 shows a modification of the production example of the above embodiment. On the
등방성 에칭에서의 에칭 레이트비는 제 2 성형막(2)과 제 4 성형막(31)이 동등한 에칭 레이트를 갖고, 제 3 성형막(21)은 제 2 성형막(2) 및 제 4 성형막(31)에 비해서 큰 에칭 레이트를 갖는 막인 것이 바람직하다. 또한, 제 2 성형막(2)과 제 4 성형막(31)은 동일한 막을 적용해도 다른 막을 적용해도 좋다. 또한, 도시하고 있지는 않지만, 보호막을 설치해도 좋다. 또한, 실리콘 웨이퍼(3)는 대폭 간략화해서 단층의 것으로서 나타내고 있지만, 상술한 바와 같이 통상은 여기에 소정의 회로 구조가 형성되어 있다. 또한, 도 6에 있어서는 특히 해칭을 해서 나타내고 있지 않지만 각 부재의 단면을 나타내고 있고, 도 7에 있어서는 해칭을 해서 평단면도를 나타내고 있다.The etching rate ratio in the isotropic etching is that the second molded
(공정 b'）(Step b ')
다음에, 포토리소그래피 공정을 사용해서 포토레지스트(4)를 패터닝한 후, 이방성 드라이 에칭에 의해 개공한다(오목부(Ka)). 이 때의 포토레지스트(4) 및 드라이 에칭의 방법에 대해서는 이 종류의 제품에 적용되는 통상의 것 또는 방법을 적용하면 좋다.Next, after the photoresist 4 is patterned using a photolithography step, it is opened by anisotropic dry etching (concave portion Ka). What is necessary is just to apply the normal thing or method applied to this kind of product about the photoresist 4 and the method of dry etching at this time.
개공 후에 등방성 에칭을 행하여 제 3 성형막(21)의 부분에 오목부(Va)를 형성한 후 전극 보호막(7)을 성장시킨다. 전극 보호막(7)은 커패시터 형성시의 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)의 제거에 사용하는 에칭액에 대하여 충분한 에칭 레이트비를 갖는 성형막인 것이 바람직하고, 또한 오목부(Ka)의 전체에 균일하게 성막할 수 있고, 또한 오목부(Ka)의 중복부에 형성한 오목부(7)를 완전히 매설할 수 있는 막인 것이 바람직하다. 예를 들면, ALD(Atomic Layer Deposition)법을 사용한 질화막이나 5산화 탄탈(Ta2O5)막 등을 들 수 있다. After opening, isotropic etching is performed to form the concave portion Va in the portion of the third molded
전극 보호막(7)의 성장 후, 에칭에 의해 전극 보호막(7)을 제거한다. 이 때, 오목부(Va) 내의 전극 보호막(7)은 제거되지 않고 잔존한다.After the growth of the electrode
(공정 c'）(Step c ')
상기 공정(c)∼(g)과 동일하게 하여 실린더(Kc)를 갖는 커패시터의 하부 전극(실린더벽)(50)이 형성된다. 상기 제조예와 동일하게 하여 커패시터의 하부 전극(50) 형성 후에 용량 절연막(9)을 형성하고, 이어서 플레이트 전극(상부 전극) (도시 생략)의 형성을 순차 행함으로써 커패시터 구조를 형성할 수 있다. 또한, 본 명세서에 있어서 커패시터 구조란 커패시터 그 자체이어도 커패시터의 일부를 구성하는 구조부이어도 좋다.In the same manner as in the steps (c) to (g), the lower electrode (cylinder wall) 50 of the capacitor having the cylinder Kc is formed. In the same manner as in the above production example, the
[실리콘 에칭액][Silicon etching solution]
다음에, 상기 공정 e에서 설명한 웨트 에칭에 매우 효과적으로 사용할 수 있는 본 발명에 있어서의 실리콘 에칭액의 바람직한 실시형태에 대해서 설명한다.Next, preferable embodiment of the silicon etching liquid in this invention which can be used very effectively for the wet etching demonstrated by the said process e is described.
본 발명에 있어서의 에칭액은 4급 암모늄 수산화물을 특정 농도로 포함하는 것이 특징이다. 구체적으로는 7질량% 이상 25질량% 이하로 포함하는 것이 바람직하고, 9질량% 이상인 것이 보다 바람직하다. 이 하한값 이상으로 함으로써 후술하는 고온 에칭에 있어서 매우 효과적인 에칭력을 발휘시킬 수 있다. The etching solution in the present invention is characterized by containing quaternary ammonium hydroxide at a specific concentration. It is preferable to include in 7 mass% or more and 25 mass% or less specifically, and it is more preferable that it is 9 mass% or more. By setting it to more than this lower limit, the highly effective etching power can be exhibited in the high temperature etching mentioned later.
상한은 특별히 한정하지 않지만, 그 양이 지나치게 많으면 에칭 효과의 상승이 한계점에 이르거나 또는 반대로 이것이 저하되기 때문에 적량으로 제한하는 것이 바람직하다. 구체적으로는 4급 암모늄 수산화물을 18질량% 이하로 하는 것이 보다 바람직하고, 15질량% 이하로 하는 것이 더욱 바람직하다.The upper limit is not particularly limited, but if the amount is too large, it is preferable to limit the amount to an appropriate amount because the rise of the etching effect reaches a limit point or vice versa. Specifically, the quaternary ammonium hydroxide is more preferably 18% by mass or less, and even more preferably 15% by mass or less.
본 발명에 있어서의 에칭액은 실리콘을 그 이온 농도로 20ppm(질량 기준) 이상 함유하고, 바람직하게는 30ppm 이상의 농도로 함유한다. 실리콘의 공급원으로서는 실리콘 화합물을 들 수 있고, 예를 들면 4급 알킬암모늄 수산화물의 수용액 중에서 용해해서 실리콘 화합물의 이온을 생성한 것을 사용할 수 있다. 구체적으로는 단결정 실리콘, 다결정 실리콘, 어모퍼스 실리콘을 적합하게 사용할 수 있다. 에칭액이 상기 농도의 실리콘 성분을 포함함으로써 다결정 실리콘, 어모퍼스 실리콘의 충분한 에칭 속도를 유지하여 SiN의 에칭을 효과적으로 억제할 수 있다. 또한, 다결정 실리콘 및 어모퍼스 실리콘과 실리콘 질화물(SiN)의 에칭 선택성을 높이는 것은 용해도의 관점에서 보아도 같은 실리콘 화합물 간에 그 차를 부여하는 것이 요구되기 때문에 용이하지 않다. 이것에 반하여, 본 발명에 의하면 미량의 실리콘 성분의 공존에 의해 효과적으로 양자의 에칭 속도에 차를 부여하여 우수한 선택성을 실현할 수 있다. 상한은 특별히 없지만, 1000ppm 이하인 것이 실제적이다. 에칭액 중에서 실리콘은 어떠한 상태로 존재하고 있어도 좋지만, 예를 들면 오르토규산 이온(SiO4 4 -)으로서 존재하는 것을 들 수 있다. 단, 상기 실리콘 농도는 ICP-MS 등에 의해 동정되는 실리콘(Si)의 농도로 정의된다.The etching liquid in this invention contains 20 ppm or more (mass basis) or more of silicon by its ion concentration, Preferably it contains it by the density | concentration of 30 ppm or more. A silicon compound is mentioned as a source of silicon, For example, what melt | dissolved in the aqueous solution of a quaternary alkylammonium hydroxide and produced | generated the ion of a silicon compound can be used. Specifically, monocrystalline silicon, polycrystalline silicon, amorphous silicon can be used suitably. By containing the silicon component of the said concentration, etching liquid can hold | maintain sufficient etching rate of polycrystal silicon and amorphous silicon, and can suppress the etching of SiN effectively. In addition, increasing the etching selectivity of polycrystalline silicon and amorphous silicon and silicon nitride (SiN) is not easy because it is required to give the difference between the same silicon compounds in view of solubility. On the contrary, according to the present invention, the coexistence of a small amount of silicon components can effectively give a difference to both etching rates, thereby realizing excellent selectivity. Although there is no upper limit in particular, it is practical that it is 1000 ppm or less. But even from the etching solution and the silicon is present in any state, for example, ortho-silicate ions (SiO 4 4 -) can be given as a present. However, the silicon concentration is defined as the concentration of silicon (Si) identified by ICP-MS or the like.
다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막의 에칭 레이트(RSi)와 SiN의 에칭 레이트(RSiN)의 비율은 특별히 한정하지 않지만, 큰 것이 바람직하고, 양자의 비(RSi/RSiN)가 300 이상인 것이 바람직하고, 1000 이상인 것이 보다 바람직하고, 2000 이상인 것이 특히 바람직하다. 이 상한은 특별히 없지만, 100,000 이하인 것이 실제적이다.The ratio between the etching rate (R Si ) of the silicon film made of polycrystalline silicon or amorphous silicon and the etching rate (R SiN ) of SiN is not particularly limited, but is preferably large, and the ratio (R Si / R SiN ) of both is 300 or more. It is preferable, it is more preferable that it is 1000 or more, and it is especially preferable that it is 2000 or more. Although there is no upper limit in particular, it is practical that it is 100,000 or less.
본 발명에 의한 에칭액은 불활성 가스 등에 의해 이산화탄소의 혼입을 방지하는 형태로 조액 및 에칭 처리를 행하는 것이 바람직하다. 이것은 이산화탄소의 혼입에 의해 액 중의 pH가 산성이 되어 에칭이 저하되기 때문에 이것을 방지할 목적이다. 액 중의 CO2 농도는 1ppm(질량 기준) 이하로 억제되어 있는 것이 바람직하고, 0.1ppm 이하로 억제하는 것이 보다 바람직하다. CO2 농도의 하한값은 특별히 없지만, 불가피한 혼입분을 고려하면 0.001ppm 이상인 것이 실제적이다.It is preferable that the etching liquid by this invention performs a crude liquid and an etching process in the form which prevents mixing of carbon dioxide by an inert gas etc .. This is because the pH of the liquid becomes acidic due to the incorporation of carbon dioxide and the etching is lowered. CO 2 concentration in the solution is more preferably a preferably suppressed to less than 1ppm (mass basis), and is suppressed to 0.1ppm or less. Although there is no particular lower limit of the CO 2 concentration, it is practical to be 0.001 ppm or more in consideration of unavoidable mixing.
·4급 암모늄 수산화물Quaternary ammonium hydroxide
4급 암모늄 수산화물로서는 테트라알킬암모늄 수산화물이 바람직하다. 구체적으로는, 테트라메틸암모늄 수산화물(TMAH), 테트라에틸암모늄 수산화물(TEAH), 벤질트리메틸암모늄 수산화물, 에틸트리메틸암모늄 수산화물, 2-히드록시에틸트리메틸암모늄 수산화물, 벤질트리에틸암모늄 수산화물, 헥사데실트리메틸암모늄 수산화물, 테트라부틸암모늄 수산화물, 테트라헥실암모늄 수산화물, 테트라프로필암모늄 수산화물 등을 들 수 있다.As quaternary ammonium hydroxide, tetraalkylammonium hydroxide is preferable. Specifically, tetramethylammonium hydroxide (TMAH), tetraethylammonium hydroxide (TEAH), benzyltrimethylammonium hydroxide, ethyltrimethylammonium hydroxide, 2-hydroxyethyltrimethylammonium hydroxide, benzyltriethylammonium hydroxide, hexadecyltrimethylammonium hydroxide , Tetrabutylammonium hydroxide, tetrahexyl ammonium hydroxide, tetrapropylammonium hydroxide, etc. are mentioned.
메틸기 및/또는 에틸기를 3개 이상 갖는 테트라알킬암모늄 수산화물이 보다 바람직하다. 가장 바람직하게는, 테트라메틸암모늄 수산화물 또는 에틸트리메틸암모늄 수산화물이다.More preferred are tetraalkylammonium hydroxides having three or more methyl and / or ethyl groups. Most preferably, it is tetramethylammonium hydroxide or ethyltrimethylammonium hydroxide.
4급 암모늄 수산화물은 복수의 종류를 조합하여 사용해도 좋지만, 1종만을 한정해서 사용하는 것이 바람직하다. 이렇게 1종만의 4급 암모늄 수산화물을 사용 함으로써 단순한 구성의 처리액으로 할 수 있고, 또한 샤프한 에칭 효과를 얻을 수 있다. 또한, 처리액의 성분은 단순한 것일수록 바람직하고, 상기한 바와 같이 2종 이상의 4급 암모늄 수산화물을 병용하지 않는 것이나 다른 첨가제를 사용하지 않는 것이 바람직하고, 1종의 4급 암모늄 수산화물과 물의 실질 2원계, 1종의 4급 암모늄 수산화물과 물과의 실질 2원계, 또는 1종의 4급 암모늄 수산화물과 금속 은폐재와 물의 실질 3원계가 바람직하다.Although quaternary ammonium hydroxide may be used in combination of multiple types, it is preferable to use only 1 type limitedly. Thus, by using only 1 type of quaternary ammonium hydroxide, it can be set as the process liquid of simple structure, and a sharp etching effect can be acquired. In addition, it is preferable that the component of a process liquid is simpler, and, as mentioned above, it is preferable not to use 2 or more types of quaternary ammonium hydroxides together, or to use no other additive, and it is preferable to use 1 quaternary ammonium hydroxide and water. Preference is given to a primary system, a real binary system of one quaternary ammonium hydroxide and water, or a real ternary system of one quaternary ammonium hydroxide, a metal concealer and water.
본 발명에 있어서는, 에칭액에 히드록실아민 화합물을 함유시키지 않는 것이 바람직하다. 여기서 히드록실아민 화합물이란 히드록실아민 및 그 염의 총칭이다. 히드록실아민 화합물은 처음부터 분해되기 쉬우므로 연속 사용에 적합하지 않지만, TMAH 등의 상기 4급 알킬암모늄 수산화물과 조합시키면 더욱 그 경향이 현저해진다.In this invention, it is preferable not to contain a hydroxylamine compound in an etching liquid. The hydroxylamine compound here is a general term of hydroxylamine and its salt. The hydroxylamine compound is not suitable for continuous use because it is easy to decompose from the beginning, but when combined with the above quaternary alkylammonium hydroxide such as TMAH, the tendency becomes more remarkable.
또한, 본 발명의 에칭액은 실질적으로 상기 4급 알킬암모늄 수산화물만으로 이루어지는 것이 바람직하다. 여기서 「실질적으로」라고 한 것은 불가피 불순물이나 효과에 영향이 작은 미량 성분을 포함하고 있어도 좋다는 것을 의미한다. 이러한 미량 성분으로서는 Na, K, Ca, Mn, Fe, Cu, Mg, 트리메틸아민, 각종 파티클 등을 들 수 있다. 또한, 이들 미량 성분은 본 발명의 에칭액이 반도체 용도인 것을 근거로 하여 가능한 한 저감시키는 것이 바람직하다. 구체적으로는 이들 미량 성분의 함유율로서는 10ppm 이하(질량 기준)인 것이 바람직하다.Moreover, it is preferable that the etching liquid of this invention consists only of the said quaternary alkylammonium hydroxide substantially. "Substantially" means here that it may contain the trace component which has an inevitable impurity or a small influence on an effect. Examples of such trace components include Na, K, Ca, Mn, Fe, Cu, Mg, trimethylamine, various particles, and the like. In addition, it is preferable to reduce these trace components as much as possible based on the etching solution of this invention being a semiconductor use. It is preferable that it is 10 ppm or less (mass basis) as a content rate of these trace components specifically ,.
또한, 본 명세서에 있어서 화합물(예를 들면, 상기 4급 암모늄 수산화물 등)에 대해서는 상기 화합물 이외에 그 염, 그 이온을 포함하는 의미로 사용한다. 또한, 소망의 효과를 발휘하는 범위에서 소정의 일부를 변화시킨 유도체를 포함하는 의미이다.In addition, in this specification, a compound (for example, said quaternary ammonium hydroxide) is used by the meaning containing the salt and its ion other than the said compound. Moreover, it is the meaning containing the derivative | guide_body which changed predetermined part in the range which shows a desired effect.
[처리 조건][Processing conditions]
본 발명에 있어서는, 4급 암모늄 수산화물의 용액(약액)을 60℃ 이상의 조건에서 다결정 실리콘막 또는 어모퍼스 실리콘막(이하, 간단히 「실리콘막」이라고 하는 경우가 있음)에 적용한다. 또한, 70℃ 이상인 것이 보다 바람직하다. 특히 바람직하게는 80℃ 이상이다. 또한, 단계적으로 적층된 희생막을 에칭할 경우에는 80℃ 이상인 것이 바람직하고, 90℃ 이상이 보다 바람직하다. 상한은 특별히 제한은 없지만, 약액의 비등 등을 고려하면 99℃ 이하인 것이 보다 바람직하고, 95℃ 이하인 것이 특히 바람직하다. 상기 적용 온도는 웨이퍼 상의 온도로 한다. 이 온도는 후기 실시예에서 나타낸 바와 같이 해서 측정한 값으로 한다. 또한, 웨이퍼 상의 온도는 높으면 높을수록 통상 에칭 속도는 빨라져서, 그 관점에서는 보다 처리 온도를 높이는 것이 바람직하다.In the present invention, a solution (chemical solution) of quaternary ammonium hydroxide is applied to a polycrystalline silicon film or amorphous silicon film (hereinafter sometimes referred to simply as "silicon film") under conditions of 60 ° C or more. Moreover, it is more preferable that it is 70 degreeC or more. Especially preferably, it is 80 degreeC or more. In addition, when etching the sacrificial film laminated | stacked in stages, it is preferable that it is 80 degreeC or more, and 90 degreeC or more is more preferable. Although an upper limit does not have a restriction | limiting in particular, When considering boiling of a chemical | medical solution etc., it is more preferable that it is 99 degrees C or less, and it is especially preferable that it is 95 degrees C or less. The application temperature is a temperature on the wafer. This temperature is taken as the value measured as shown in a later Example. In addition, the higher the temperature on the wafer, the faster the etching rate is usually, and from that point of view, it is preferable to increase the processing temperature.
본 발명에 있어서는, 매엽식 장치를 사용할 경우 웨이퍼 상의 온도가 상기 특정 온도가 되도록 가열한 약액을 토출해서 실리콘막에 접촉시키는 것이 바람직하다. 또한, 배치식의 욕조를 사용할 경우, 웨이퍼 상의 온도가 상기 특정 온도가 되도록 에칭의 욕조 온도를 조정하고, 거기에 실리콘막을 침지시켜서 에칭 처리하는 것이 바람직하다.In the present invention, when the sheet type device is used, it is preferable to discharge the heated chemical liquid so that the temperature on the wafer becomes the specific temperature and contact the silicon film. In addition, when using a batch type bathtub, it is preferable to adjust the bath temperature of etching so that the temperature on a wafer may become the said specific temperature, and to etch by immersing a silicon film in it.
모든 경우, 어모퍼스 실리콘막의 에칭에 있어서는 불소산 수용액 등에 의한 산화막을 제거하는 전처리를 생략하는 것이 바람직하고, 탱크 내 및/또는 인라인에서의 약액의 온도를 또는 에칭의 욕조 온도를 60℃ 이상으로 하는 것이 바람직하다.In all cases, in the etching of the amorphous silicon film, it is preferable to omit the pretreatment for removing the oxide film by an aqueous solution of hydrofluoric acid or the like, and to set the temperature of the chemical liquid in the tank and / or in-line or the bath temperature of the etching to 60 ° C or higher. desirable.
본 발명은 에칭 욕조에 약액을 넣고 웨이퍼를 침지하는 배치 방식보다 매엽식 세정 장치로 1매씩 처리하는 방법에 의한 것이 적합하다.According to the present invention, it is more preferable to use the sheet-type cleaning apparatus to process the sheets one by one rather than the batch method in which the chemical solution is placed in the etching bath and the wafer is immersed.
도 8은 본 발명에 적합하게 사용될 수 있는 매엽식 장치의 예를 나타낸 장치 구성도이다. 본 실시형태의 제거처리에 대해서 동 도면을 이용하여 설명하면, 조정된 제거액(액 조성물)이 공급부(A)로부터 공급되고, 그 후 유로(fc)를 통해서 토출구(13)로 이행되도록 되어 있다. 그 후, 에칭액은 토출구(13)로부터 분사되어 반응용기(11) 내의 반도체 기판(S)의 상면에 적용된다. 유로(fd)는 약액을 재이용하기 위한 반려 유로를 나타내고 있다. 본 실시형태에 있어서 반도체 기판(S)은 회전 테이블(12) 상에 있고, 회전구동부(M)에 의해서 회전 테이블과 함께 회전되고 있다.8 is a device configuration diagram showing an example of a sheet type device that can be suitably used in the present invention. When the removal process of this embodiment is demonstrated using the same figure, the adjusted removal liquid (liquid composition) is supplied from the supply part A, and it transfers to the
[공급계와 가열][Feed system and heating]
본 발명에 있어서, 가열한 약액 공급 라인 형식은 특별히 한정하지 않지만, 바람직한 예를 이하에 기재한다. In the present invention, the heated chemical liquid supply line type is not particularly limited, but preferable examples are described below.
약액의 공급 라인의 예Example of supply line of chemical liquid
1) a) 약액 보관 탱크 → b) 가열 탱크 → c) 인라인 가열 → d) 웨이퍼로 토출 → a）또는 b)로1) a) chemical storage tank → b) heating tank → c) inline heating → d) discharge to wafer → a) or b)
2) a) 약액 탱크 → b) 가열 탱크 → d) 웨이퍼로 토출 → a) 또는 b)로2) a) chemical tank → b) heating tank → d) discharge to wafer → a) or b)
3) a) 약액 탱크 → c) 인라인 가열 → d) 웨이퍼로 토출 → a)로3) a) chemical tank → c) inline heating → d) discharge to wafer → a)
4) a) 약액 탱크 → b) 가열 탱크 → e) 에칭 욕조(순환 가열)4) a) Chemical tank → b) Heating tank → e) Etching bath (circulating heating)
5) a) 약액 탱크 → e) 에칭 욕조(순환 가열)5) a) Chemical tank → e) Etching bath (circulating heating)
6) b) 가열 탱크 → d) 웨이퍼로 토출 → b)로6) b) heating tank → d) discharge to wafer → b)
7) b) 가열 탱크 → c) 인라인 가열 → d) 웨이퍼로 토출 → b)로7) b) heating tank → c) inline heating → d) discharge to wafer → b)
8) b) 가열 탱크 → e) 에칭 욕조(순환 가열) 등의 사용 방법이 있다.8) b) Heating tank → e) Etching bath (circulating heating).
본 발명의 방법에서 사용한 약액은 순환해서 재사용할 수 있다. 바람직하게는, 버리지(재사용하지 않음) 않고 순환해서 재사용하는 방법이다. 순환은 가열 후 1시간 이상 가능하고, 반복 에칭을 할 수 있다. 순환 재가열의 상한 시간은 특별히 없지만, 에칭 속도가 열화되기 때문에 1주일 이내에서의 교환이 바람직하다. 3일 이내가 보다 바람직하고, 1일마다 새로운 액으로 교환하는 것이 특히 바람직하다. 또한, 알칼리성 약액은 이산화탄소를 흡수하는 성질이 있기 때문에 가능한 한 밀폐된 계에서 사용하거나 질소 플로잉을 하면서 사용하는 것이 바람직하다. 질소 플로잉이 보다 바람직하다. 또한, 상기 라인 형식의 에칭에 있어서 상기 약액의 가열 온도의 측정 위치는 적당히 라인 구성이나 웨이퍼와의 관계에 의해 정하면 좋지만, 전형적으로는 상기 탱크 온도에 의해 관리하면 좋다. 성능적으로 보다 엄격한 조건이 요구되는 경우 등 측정 및 관리가 가능하면 웨이퍼 표면 온도에 따라서 정의해도 좋다.The chemical liquid used in the method of the present invention can be recycled and reused. Preferably, the method is recycled without recycling (not reused). Circulation can be carried out for 1 hour or more after heating, and can be repeatedly etched. Although there is no particular upper limit time for circulating reheating, the exchange rate within one week is preferable because the etching rate is deteriorated. It is more preferable within 3 days, and it is especially preferable to replace with a new liquid every day. In addition, since the alkaline chemical liquid has a property of absorbing carbon dioxide, it is preferable to use it in a closed system or with nitrogen flowing as much as possible. Nitrogen flowing is more preferred. In addition, although the measurement position of the heating temperature of the said chemical | medical solution in the said line-type etching may be suitably determined by a line structure or a relationship with a wafer, you may manage by the said tank temperature typically. If measurement and management are possible, such as when a more stringent condition is required in performance, it may be defined according to the wafer surface temperature.
이하에 본 발명의 바람직한 변형예에 대해서 설명한다.EMBODIMENT OF THE INVENTION Below, the preferable modified example of this invention is demonstrated.
본 발명의 제조방법에 있어서는 초순수에 의한 반도체 기판의 세정 공정, 실리콘 산화막의 제거 공정, 재차 초순수에 의한 반도체 기판의 수세정 공정 후 상기 에칭을 실시하는 것이 바람직하다. 이것에 의해, 디펙트(잔사 남음, 결함, 파티클 등)의 저감이라고 하는 효과를 기대할 수 있다. 또한, 실리콘 산화막 제거 공정 후 가온한(예를 들면, 50∼80℃) 초순수로 수세정하는 것도 같은 관점에서 바람직하다. 또한, 같은 관점에서 상기 재차 초순수에 의한 세정 공정 후 웨이퍼를 프리히팅(예를 들면, 웨이퍼 표면 온도로 50∼80℃)하고, 이어서 상기 에칭을 실시하는 것도 바람직하다. 상기 초순수는 질소 치환한 초순수가 바람직하다.In the manufacturing method of this invention, it is preferable to perform the said etching after the washing | cleaning process of a semiconductor substrate by ultrapure water, the removal process of a silicon oxide film, and the water washing process of a semiconductor substrate by ultrapure water again. Thereby, the effect of reducing defect (residual residue, defect, particle | grains, etc.) can be anticipated. Moreover, it is also preferable from the same viewpoint to wash with ultrapure water heated after warming (for example, 50-80 degreeC) after a silicon oxide film removal process. Moreover, it is also preferable to preheat (for example, 50-80 degreeC by wafer surface temperature) after the said washing | cleaning process by ultrapure water again from the same viewpoint, and to perform the said etching after that. The ultrapure water is preferably nitrogen-substituted ultrapure water.
본 발명에 있어서, 에칭은 상술한 바와 같이 하기 A 및 B 중 어느 하나의 프로세스에 의해 행하는 것이 바람직하다.In the present invention, the etching is preferably performed by any one of the following A and B processes as described above.
[A: 가열 탱크 내 및/또는 인라인에서 상기 특정 온도의 수용액을 토출해서 상기 용액을 상기 실리콘막에 접촉시킨다.][A: The aqueous solution of the specific temperature is discharged in a heating tank and / or inline to bring the solution into contact with the silicon film.]
[B: 욕조 내의 상기 수용액을 상기 특정 온도로 하고, 상기 실리콘막을 상기 수용액에 침지시켜서 접촉시킨다.][B: Let the said aqueous solution in a bath be said specific temperature, and contact the said silicon film by immersing in said aqueous solution.]
상기 A 프로세스에 있어서는, 반도체 기판의 회전수 1000rpm 이상으로 에칭하는 것이 바람직하다. 또한, A 프로세스에 있어서 약액 노즐을 20왕복/분 이상, 반도체 기판의 중심에서 2cm 이상 평행 이동시키면서 에칭하는 것도 바람직하다. 이렇게 함으로써 면내 균일성의 향상이라고 하는 효과를 기대할 수 있다.In the said A process, it is preferable to etch at 1000 rpm or more of rotations of a semiconductor substrate. In addition, in the A process, the chemical liquid nozzle is preferably etched while moving at least 20 cm / min in parallel with the center of the semiconductor substrate by 2 cm or more. By doing in this way, the effect of the improvement of in-plane uniformity can be anticipated.
[첨가제][additive]
본 발명에서 사용하는 약액은 4급 암모늄 수산화물 이외의 첨가제를 넣어도 상관없다. 예를 들면, 금속 은폐제, 에칭 촉진제, 실리콘 이외의 부재의 에칭 억제제 등을 들 수 있다. 그 중에서도 금속 은폐제를 첨가하는 것이 바람직하다.The chemical liquid used in the present invention may contain additives other than quaternary ammonium hydroxide. For example, a metal concealment agent, an etching promoter, an etching inhibitor of members other than silicon, etc. are mentioned. Especially, it is preferable to add a metal concealment agent.
첨가하는 금속 은폐제로서는 특별히 제한은 없지만, 콤플렉손류가 바람직하다. 아미노폴리카르복실산류가 보다 바람직하고, EDTA(에틸렌디아민 4아세트산), DTPA(디에틸렌트리아민 5아세트산), CyDTA(시클로헥산디아민 4아세트산)가 더욱 바람직하다.Although there is no restriction | limiting in particular as a metal concealer to add, Complexsons are preferable. Amino polycarboxylic acids are more preferable, EDTA (ethylenediamine tetraacetic acid), DTPA (diethylenetriamine pentaacetic acid), and CyDTA (cyclohexanediamine tetraacetic acid) are more preferable.
첨가량은 0.00001∼1질량% 함유하는 것이 바람직하고, 0.0001∼0.1질량% 함유하는 것이 보다 바람직하다.It is preferable to contain 0.00001-1 mass%, and, as for an addition amount, it is more preferable to contain 0.0001-0.1 mass%.
본 발명을 적용함으로써 전극 등의 부재를 손상시키지 않고 상술한 바와 같은 요철형상이 있는 커패시터 구조의 형성에 의한 다결정 실리콘막 또는 어모퍼스 실리콘막의 제거를 정확하게 행하는 것을 가능하게 했다. By applying the present invention, it is possible to accurately remove the polycrystalline silicon film or amorphous silicon film by forming the above-mentioned concave-convex capacitor structure without damaging a member such as an electrode.
일반적으로 온도가 높아지면 질수록 용해도가 증가하는 경향이 있지만, 용해도의 서열은 용해 속도의 서열과 반드시 일치하지 않는다. 용해도의 증가 방법은 소재에 따라서 다양하며, 염(염화나트륨) 등은 약간 용해도가 증가하는 정도이지만, 명반(황산알루미늄 칼륨) 등은 온도에 따라 급격하게 용해도가 증가한다. 본 발명에서 사용되는 다결정 실리콘과 어모퍼스 실리콘의 용해도는 실질적으로 같고, 온도 상승에 맞춰서 급격하게 용해도가 증가한다. 그러나, 이들 2개의 용해 속도에는 차이가 있고, 알칼리 용액 중에서는 다결정 실리콘쪽이 일반적으로 용해 속도가 빠르다. 그러나, 본 발명의 방법에서는 그 차이에 상관없고 공정상 구별 없이 실리콘막의 제거를 정확하게 행하는 것이 가능해서 본 발명의 이점 중 1개가 된다.Generally, solubility tends to increase with increasing temperature, but the solubility sequence does not necessarily match the sequence of dissolution rate. The method of increasing the solubility varies depending on the material, and the salt (sodium chloride) and the like increase the solubility slightly, but the alum (potassium aluminum sulfate) and the like rapidly increase the solubility. The solubility of the polycrystalline silicon and the amorphous silicon used in the present invention is substantially the same, and the solubility rapidly increases with increasing temperature. However, these two dissolution rates are different, and in the alkaline solution, polycrystalline silicon generally has a higher dissolution rate. However, in the method of the present invention, it is possible to accurately remove the silicon film irrespective of the difference and regardless of the process, which is one of the advantages of the present invention.
또한, 본 명세서에 있어서, 특정 제를 포함하는 액 또는 조합시킨 액이란 해당 제를 함유하는 액 조성물을 의미하는 것 이외에, 사용 전에 각각의 제 내지 그것을 함유하는 액을 혼합해서 사용하는 키트로서의 의미를 포함하는 것이다.In addition, in this specification, the liquid containing the specific agent or the combined liquid means not only the liquid composition containing the said agent, but also means as a kit which mixes each agent and the liquid containing it before use, and uses it. It is to include.
본 발명의 에칭액은 그 사용 용도를 감안하여 액 중의 불순물, 예를 들면 금속분 등은 적은 것이 바람직하다.It is preferable that the etching liquid of this invention has few impurities, such as metal powder, in consideration of the use use.
(용기)(Vessel)
본 발명의 에칭액은 대부식성 등이 문제가 되지 않는 한 임의의 용기에 충전하여 보관, 운반 그리고 사용할 수 있다. 또한, 반도체 용도용으로 용기의 클린도가 높고 불순물의 용출이 적은 것이 바람직하다. 사용 가능한 용기로서는 AICELLO CHEMICAL CO., LTD. 제품의 「Clean Bottle」 시리즈, KODAMA PLASTICS Co., Ltd. 제품의 「Pure Bottle」 등을 들 수 있지만, 이들에 한정되는 것은 아니다.The etching solution of the present invention can be stored, transported and used by filling into any container as long as large corrosion resistance and the like are not a problem. In addition, it is desirable for the semiconductor application to have a high degree of cleanliness and low elution of impurities. As a usable container, AICELLO CHEMICAL CO., LTD. `` Clean Bottle '' series of products, KODAMA PLASTICS Co., Ltd. "Pure Bottle" etc. of products are mentioned, but it is not limited to these.
(pH)(pH)
본 발명의 실리콘 에칭액은 알칼리성이며, pH 11 이상으로 조정되어 있는 것이 바람직하다. 이 조정은 상기 알칼리 화합물과 기타 첨가물의 양을 조정함으로써 행할 수 있다. 단, 본 발명의 효과를 손상하지 않는 한에 있어서 다른 pH 조정제를 사용해서 상기 범위의 pH로 해도 좋다. 실리콘 에칭액의 pH는 12 이상인 것이 바람직하고, 13 이상인 것이 보다 바람직하다. 이 pH가 상기 하한값 이상임으로써 충분한 에칭 속도를 얻을 수 있다. 상기 pH에 특별히 상한은 없지만, 14 이하인 것이 실제적이다. 또한, 본 발명에 있어서 pH는 특별히 거절하지 않는 한 실온(25℃)에 있어서 HORIBA 제품의 F-51(상품명)로 측정한 값이다.It is preferable that the silicon etching liquid of this invention is alkaline, and is adjusted to pH11 or more. This adjustment can be performed by adjusting the quantity of the said alkali compound and other additives. However, as long as the effect of this invention is not impaired, you may use pH of the said range using another pH adjuster. It is preferable that it is 12 or more, and, as for pH of a silicon etching liquid, it is more preferable that it is 13 or more. Sufficient etching rate can be obtained when this pH is more than the said lower limit. Although there is no upper limit in particular in the said pH, it is practical that it is 14 or less. In addition, in this invention, pH is a value measured by F-51 (brand name) of HORIBA product at room temperature (25 degreeC), unless it rejects in particular.
(수성 매체)(Aqueous medium)
본 실시형태의 에칭액은 수성 매체를 매체로 하는 수계의 액 조성물(수용액)인 것이 바람직하다. 수성 매체란 물 및 물에 가용인 용질을 용해한 수용액을 말한다. 용질로서는, 예를 들면 알콜이나 무기화합물의 염을 들 수 있다. 단, 용질을 적용할 경우에서도 그 양은 소망의 효과를 발휘하는 범위로 억제되어 있는 것이 바람직하다. 또한, 상기 수계의 조성물 내지 수용액이란 물이 주된 매체가 되어 있는 것을 말하고, 고형분 이외의 매체의 과반(질량 기준)이 물인 것이 바람직하고, 80질량% 이상이 보다 바람직하고, 85질량% 이상인 것이 특히 바람직하다.It is preferable that the etching liquid of this embodiment is an aqueous liquid composition (aqueous solution) which uses an aqueous medium as a medium. An aqueous medium means water and the aqueous solution which melt | dissolved the solute soluble in water. Examples of the solutes include alcohols and salts of inorganic compounds. However, even when the solute is applied, the amount is preferably suppressed in the range in which the desired effect is exerted. In addition, the said aqueous composition-aqueous solution mean that water is a main medium, It is preferable that the majority (mass reference | standard) of media other than solid content is water, 80 mass% or more is more preferable, It is especially 85 mass% or more desirable.
또한, 물은 특히 본원 발명의 적합한 용도인 반도체의 제조 용도에의 적용을 감안한 경우 기본적으로 불순물이 적은 것이 바람직한 것은 말할 필요도 없다. 구체적으로는, 반도체에 영향을 미칠 수 있는 금속분, 본원 발명이 포함하는 불소 이외의 할로겐 음이온(Cl-, Br- 등), 기타 불순물이 가능한 한 적은 것이 바람직하다. 이러한 물을 얻는 방법으로서는 이온교환법 등을 들 수 있다.In addition, it goes without saying that it is preferable that water is basically small in the case of considering the application to the manufacturing use of the semiconductor, which is a suitable use of the present invention. Specifically, other than the fluorine-containing a metal powder, the present invention that may affect the semiconductor halogen anions (Cl -, Br -, etc.), and other impurities are preferably as small as possible. An ion exchange method etc. are mentioned as a method of obtaining such water.
(실리콘 기판 표면 처리)(Silicon substrate surface treatment)
본 실시형태에 있어서는, 특히 어모퍼스 실리콘막에 대해서 실리콘 기판 표면에 자연히 형성되는 산화막 제거 처리를 조합하지 않고 적용하는 것이 바람직하다. 이것에 의해 상기 에칭액을 적용하기 전에 적용해 둘 필요가 없어서 그 분시간 단축으로 연결된다. 표면 처리의 방법은 형성되는 산화막을 제거할 수 있는 한 한정하지 않지만, 예를 들면 불소원자를 함유하는 산성 수용액으로 처리하는 것을 들 수 있다. 불소원자를 함유하는 산성 수용액으로서 바람직하게는 불화수소산이며, 불화수소산의 함유량은 본 실시형태의 액의 전 질량에 대하여 약 0.1∼약 5질량%인 것이 바람직하고, 0.5∼1.5질량%인 것이 보다 바람직하다.In this embodiment, it is preferable to apply especially to an amorphous silicon film, without combining the oxide film removal process naturally formed in the silicon substrate surface. Thereby, it is not necessary to apply before the said etching liquid, and it leads to shortening of the time. Although the method of surface treatment is not limited as long as the oxide film formed can be removed, For example, processing with the acidic aqueous solution containing a fluorine atom is mentioned. The acidic aqueous solution containing a fluorine atom is preferably hydrofluoric acid, and the content of hydrofluoric acid is preferably about 0.1 to about 5% by mass, more preferably 0.5 to 1.5% by mass relative to the total mass of the liquid of the present embodiment. desirable.
또한, 본 명세서에 있어서, 반도체 기판이란 웨이퍼뿐만 아니라 거기에 회로 구조가 설치된 기판 구조체 전체를 포함하는 의미로 사용한다. 반도체 기판 부재란 상기에서 정의되는 반도체 기판을 구성하는 부재를 가리키고, 1개의 재료로 이루어져 있어도 복수의 재료로 이루어져 있어도 좋다. 또한, 가공 마무리한 반도체 기판을 반도체 기판 제품으로서 구별해서 칭하는 경우가 있고, 필요에 따라서는 더욱 구별하여 이것에 가공을 가하여 다이싱해서 인출한 칩 및 그 가공 제품을 반도체 소자라고 한다. 다시 말해, 광의로는 반도체 소자는 반도체 기판 제품에 속하는 것이다.In addition, in this specification, a semiconductor substrate is used by the meaning containing not only a wafer but the whole substrate structure in which the circuit structure was provided. The semiconductor substrate member refers to a member constituting the semiconductor substrate defined above, and may be composed of one material or a plurality of materials. In addition, the processed semiconductor substrate may be distinguished and referred to as a semiconductor substrate product. If necessary, the chip and the processed product which are further distinguished, processed, diced, and drawn out are referred to as a semiconductor element. In other words, the semiconductor element broadly belongs to a semiconductor substrate product.
(피가공물)(Workpiece)
본 실시형태의 에칭액을 적용함으로써 에칭되는 재료는 특별히 한정하지 않지만, 일반적인 커패시터의 제조에 사용되는 기판 재료로서 다결정 실리콘 또는 어모퍼스 실리콘을 들 수 있고, 이것이 단계적으로 적층되어 있어도 좋다. 산화막을 제거하는 전처리를 생략하는 관점에서 적어도 1층의 어모퍼스 실리콘층을 포함하는 적층막이 바람직하고, 적어도 최상층이 어모퍼스 실리콘층인 적층막이 보다 바람직하고, 어모퍼스 실리콘층만으로 이루어지는 적층막이 특히 바람직하다. 이러한 희생막의 적층상태의 변경에 의한 전극 형태의 다양화에 대해서는 상술한 일본 특허공개 2006-114896호 공보를 참조할 수 있다.Although the material etched by applying the etching liquid of this embodiment is not specifically limited, Polycrystalline silicon or amorphous silicon is mentioned as a board | substrate material used for manufacture of a general capacitor, and this may be laminated | stacked step by step. From the viewpoint of eliminating the pretreatment for removing the oxide film, a laminated film containing at least one amorphous silicon layer is preferable, a laminated film whose at least uppermost layer is an amorphous silicon layer is more preferable, and a laminated film composed of only the amorphous silicon layer is particularly preferable. The above-mentioned Japanese Patent Application Laid-Open No. 2006-114896 can be referred to for diversification of the electrode shape by changing the lamination state of the sacrificial film.
한편, 커패시터 구조의 중핵을 이루는 전극 재료로서는 질화 티타늄(TiN) 등의 Ti 화합물을 들 수 있다(단, 본 발명은 전극 재료에 한하지 않고 TiN을 포함하는 기판 구성 부재의 일부를 남기는 에칭 형태로 하여도 좋다). 다시 말해, 본 실시형태의 에칭액은 상기 기판 재료의 에칭 레이트(ERs)와 전극 재료 등의 구성 부재의 에칭 레이트(ERe)의 비율(ERs/ERe)이 큰 것이 바람직하다. 구체적인 비율의 값은 재료의 종류나 구조에도 의하므로 특별히 한정하지 않지만, ERs/ERe가 100 이상인 것이 바람직하고, 200 이상인 것이 바람직하다. 이 상한은 특별히 없지만, 100,000 이하인 것이 실제적이다.On the other hand, as the electrode material forming the core of the capacitor structure, a Ti compound such as titanium nitride (TiN) may be mentioned (However, the present invention is not limited to the electrode material but in an etching form that leaves a part of the substrate constituent member including TiN). May be used). In other words, the etching liquid of the present embodiment preferably has a large ratio (ERs / ERe) of the etching rate (ERs) of the substrate material and the etching rate (ERe) of the constituent members such as the electrode material. Although the value of a specific ratio depends also on a kind of material and a structure, It does not specifically limit, It is preferable that ERs / ERe is 100 or more, and it is preferable that it is 200 or more. Although there is no upper limit in particular, it is practical that it is 100,000 or less.
본 명세서에 있어서는 실리콘 기판을 에칭하도록 에칭액을 사용하는 것을 「적용」이라고 칭하지만, 그 실시형태는 특별히 한정하지 않는다. 전형적으로는, 에칭액을 기판과 접촉시켜서 에칭하는 형태이다. 이 경우, 예를 들면 배치식의 것에 의해 침지해서 에칭해도, 매엽식의 것에 의해 토출에 의해 에칭해도 좋다. 또한, Ti 화합물이란 Ti 그 자체 및 이것을 포함하는 화합물을 포함하는 의미이다. TiN 이외에 Ti, 또한 Ti, N, C의 복합 화합물 등을 들 수 있다. 그 중에서도 TiN이 바람직하다.In this specification, using an etching liquid so as to etch a silicon substrate is called "application", However, the embodiment is not specifically limited. Typically, the etching solution is in contact with a substrate to etch. In this case, you may immerse and etch by a batch type, for example, or you may etch by discharge by a single | leaf type. In addition, Ti compound is the meaning containing Ti itself and the compound containing this. In addition to TiN, Ti, and the compound compound of Ti, N, C, etc. are mentioned. Among them, TiN is preferable.
가공되는 커패시터 구조의 형상이나 치수는 특별히 한정하지 않지만, 상술한 바와 같은 실린더 구조를 갖는 것으로서 말하면, 그 실린더 구멍의 애스펙트비가 5 이상일 경우에 특히 본 실시형태의 에칭액의 높은 효과가 발휘되어 바람직하다. 같은 관점에서 애스펙트비가 10 이상인 것이 바람직하고, 15 이상인 것이 보다 바람직하고, 20 이상인 것이 더욱 바람직하다. 상한은 특별히 없지만, 애스펙트비 100 이하인 것이 실제적이다. 실린더 구멍의 개구 지름(dc)은 특별히 한정하지 않지만, 본 실시형태에 있어서 효과가 발휘되고 최근의 커패시터 구조의 미세화를 고려하면 20∼80nm인 것이 바람직하다. 또한, 본 명세서에 있어서 트렌치 내지 그 구조란 실린더 구조를 포함하는 개념이며, 특정 단면에 있어서 오목형상의 형태를 보이는 구조이면 특별히 한정하지 않고, 홈형상의 형상뿐만 아니라 구멍형상의 형상, 반대로 바늘형상의 구조부가 다수 돌출된 그 주위 등이어도 좋다. 도 3을 예로 말하자면, 오목형상부(Kd)가 바늘형상의 구조부가 다수 돌출된 그 주위로 이루어진 트렌치 구조에 해당하고, 실린더 구멍(Kc)이 구멍형상의 트렌치 구조에 해당한다. 애스펙트비는 실린더 구멍(Kc)에 대해서는 그 오목형상부의 깊이(h2)를 폭(dc)으로 나눈 값이다. 바늘형상의 구조부가 다수 돌출된 그 주위를 이루는 오목형상부(Kd)의 애스펙트비는, 예를 들면 오목형상부의 깊이(h1)를 폭(dd)으로 나눈 값이다.Although the shape and the dimension of the capacitor structure to be processed are not particularly limited, it is preferable to have a cylinder structure as described above, particularly when the aspect ratio of the cylinder hole is 5 or more, in which the high effect of the etching solution of the present embodiment is exhibited. It is preferable that aspect ratio is 10 or more from a similar viewpoint, It is more preferable that it is 15 or more, It is further more preferable that it is 20 or more. Although there is no upper limit in particular, it is practical that it is aspect ratio 100 or less. Although the opening diameter d c of a cylinder hole is not specifically limited, It is preferable that it is 20-80 nm in view of the effect exhibited in this embodiment and the miniaturization of the recent capacitor structure. In addition, in this specification, a trench or its structure is a concept including a cylinder structure, and if it is a structure which shows concave shape in a specific cross section, it will not specifically limit, Not only groove shape but hole shape, conversely needle shape Peripheral etc. which protrude many structures may be sufficient as it. Referring to FIG. 3 as an example, the concave portion Kd corresponds to a trench structure formed around a plurality of needle-shaped structure portions protruding, and the cylinder hole Kc corresponds to a hole-shaped trench structure. The aspect ratio is a value obtained by dividing the depth h 2 of the concave portion by the width d c with respect to the cylinder hole Kc. The aspect ratio of the recessed part Kd which forms the periphery with which many needle-shaped structure parts protruded is the value which divided | divided the depth h 1 of the recessed part by the width d d , for example.
또한, 상기 관점에서 본 발명에 있어서는 TiN을 포함해서 이루어진 커패시터 구성 부재를 적어도 상기 요철구조의 벽면에 잔류시키면서 상기 다결정 실리콘막 또는 어모퍼스 실리콘막에 대해서 에칭을 행하는 것이 바람직하다. 이 구성 부재는 TiN 이외에, HfOx, SiN, SiO2 등을 포함하고 있어도 좋다. 또한, TiN은 전형적으로는 전극막을 이루고 있다. 또한, 상기 다결정 실리콘막 또는 어모퍼스 실리콘막을 갖는 실질적으로 평평한 면을 가지는 반도체 기판을 준비하고, 상기 반도체 기판의 표면에 상기 에칭액을 적용하여 상기 다결정 실리콘막 또는 어모퍼스 실리콘막을 제거하고, 그 제거된 부분을 오목부로 하고, 기판 내에 남겨진 볼록부를 커패시터로 하는 것이 바람직하다. 이 때, 상기 오목부의 벽면에는 TiN막이 잔존하여 있는 것이 바람직하다. 다시 말해, 본 발명의 바람직한 실시형태의 에칭액에 의하면 필요에 따라 실린더 구조를 갖는 전극으로 구성된 커패시터 구조에도 대응할 수 있고, 실린더 구멍 내부 등(실린더 구조가 밀집한 부분의 구멍외도 포함함)의 다결정 실리콘막 또는 어모퍼스 실리콘막을 선택적으로 제거할 수 있다.In view of the above, in the present invention, it is preferable to etch the polycrystalline silicon film or the amorphous silicon film while leaving the capacitor constituent member including TiN at least on the wall surface of the uneven structure. The structural member may be contained in addition to TiN, HfOx, SiN, SiO 2 or the like. In addition, TiN typically forms an electrode film. In addition, a semiconductor substrate having a substantially flat surface having the polycrystalline silicon film or amorphous silicon film is prepared, and the etching solution is applied to the surface of the semiconductor substrate to remove the polycrystalline silicon film or amorphous silicon film, and the removed portion is removed. It is preferable to set it as a recessed part and to use a convex part left in the board | substrate as a capacitor. At this time, it is preferable that a TiN film remains on the wall surface of the concave portion. In other words, according to the etching solution of the preferred embodiment of the present invention, a capacitor structure composed of an electrode having a cylinder structure can be supported, if necessary, and the polycrystalline silicon film inside the cylinder hole or the like (including the hole outside the portion where the cylinder structure is dense). Alternatively, the amorphous silicon film can be selectively removed.
일반적으로 실리콘 재료로서 단결정 실리콘, 다결정 실리콘(폴리실리콘) 및 어모퍼스 실리콘(비정질 실리콘)을 들 수 있다. 본 발명에서는 이 중 다결정 실리콘 또는 어모퍼스 실리콘을 사용한다.In general, the silicon materials include monocrystalline silicon, polycrystalline silicon (polysilicon), and amorphous silicon (amorphous silicon). In the present invention, polycrystalline silicon or amorphous silicon is used.
단결정 실리콘이란 결정 전체에 걸쳐서 원자 배열의 방향이 정렬된 실리콘 결정이지만, 실제로는 원자 레벨로 관찰하면 여러가지 결함이 존재한다.Single crystal silicon is a silicon crystal in which the direction of the atomic arrangement is aligned throughout the crystal, but in reality, various defects exist when observed at the atomic level.
다결정 실리콘이란 결정 방위가 다른 다수의 단결정립으로 구성된 블록 또는 층상의 실리콘이다. Si만으로 이루어진 것이어도, 붕소나 인 등이 도핑된 것이어도 좋다. 그 외, 소망의 효과를 발휘하는 범위에서 상기와 동일한 각종 결함이나 불순물이 존재하는 것이어도 좋다. 그 제조방법도 특별히 한정하지 않고, CVD법에 의해 형성된 것 등을 들 수 있다.Polycrystalline silicon is a block or layered silicon composed of a plurality of single crystal grains having different crystal orientations. It may consist only of Si, or may be doped with boron, phosphorus or the like. In addition, various defects and impurities similar to those described above may be present in a range in which a desired effect is exerted. The manufacturing method is not specifically limited, either, What was formed by the CVD method, etc. are mentioned.
어모퍼스 실리콘이란 비정질 반도체 중 구성 원소가 실리콘인 것을 말한다. 구체적으로는, 이하와 같은 장거리 주기 구조를 가지지 않는 상태의 실리콘이다. 원자 배열이 완전히 무질서하게 결합한 것이 아니고 국소적으로는 어떠한 배열 질서는 유지되어 있는 것을 포함한다. 무질서하게 결합하고 있기 때문에 실리콘 원자는 공유결합의 결합 상대를 잃어버려서 결합에 관여하지 않는 전자에 의해 차지된 미결합손(단글링 본드)이 존재하고 있다. 이 미결합손을 수소에 의해 결합시킨(수소화한) 것을 수소화 어모퍼스 실리콘이라고 하고, 안정한 고체 형상을 갖는다. 본 명세서에서는 간단히 어모퍼스 실리콘이라고 표기하지만, 수소화하여 있지 않은 어모퍼스 실리콘과 수소화하여 있는 어모퍼스 실리콘 모두의 경우를 가리킨다. Amorphous silicon means that the constituent element of an amorphous semiconductor is silicon. Specifically, it is silicon in a state not having the following long-distance periodic structure. Atom arrangements are not completely disordered bonds, but include any local order. Due to the disorderly bonding, unbonded bonds (dangle bonds) are occupied by electrons that do not participate in the bond because the silicon atoms lose their covalent bonds. The unbonded (bonded) hydrogen by hydrogen bonding is called hydrogenated amorphous silicon, and has a stable solid shape. In the present specification, simply referred to as amorphous silicon, the present invention refers to both amorphous silicon that is not hydrogenated and amorphous silicon that is hydrogenated.
본 발명이 있어서, 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막이라고 할 경우, 본 발명의 효과를 발휘하는 범위에서 불순물이나 부성분을 포함하고 있어도 좋다는 것을 의미한다. 바람직하게는 그러한 성분이 없는, 실질적으로 다결정 실리콘막 또는 어모퍼스 실리콘막만으로 이루어진 실리콘막인 것이 바람직하다.In the present invention, in the case of a silicon film made of polycrystalline silicon or amorphous silicon, it means that an impurity or an accessory may be included within the range in which the effect of the present invention is exhibited. It is preferable that it is a silicon film which consists essentially only of a polycrystalline silicon film or an amorphous silicon film without such a component.
본 발명에 있어서 바람직한 반도체 기판 제품의 제조방법에 관한 공정 요건을 이하에 기재하여 둔다.The process requirements concerning the manufacturing method of a preferable semiconductor substrate product in this invention are described below.
(1) 다결정 실리콘막 또는 어모퍼스 실리콘막으로 이루어진 실리콘막(적층 된 희생막이어도 좋음)을 갖는 반도체 기판을 준비하는 공정, 및 상기 반도체 기판에 특정한 에칭액을 적용하여 상기 실리콘막의 적어도 일부를 에칭하는 공정을 포함한다. (1) a step of preparing a semiconductor substrate having a silicon film (which may be a laminated sacrificial film) made of a polycrystalline silicon film or an amorphous silicon film, and a step of etching at least a portion of the silicon film by applying a specific etching solution to the semiconductor substrate It includes.
(2) 상기 반도체 기판을 준비하는 공정에 있어서, 상기 실리콘막을 포함하는 다층막 구조를 형성하고, 또한 상기 반도체 기판에 요철을 형성하여 두고, 그 후(2) In the step of preparing the semiconductor substrate, a multilayer film structure including the silicon film is formed, and irregularities are formed on the semiconductor substrate.
상기 요철 표면의 적어도 상면과 오목부 벽면에 도전막을 형성하는 공정과,Forming a conductive film on at least an upper surface and a recessed wall surface of the uneven surface;
상기 도전막 상에 매설막을 부여해서 상기 오목부를 상기 매설막으로 충전하는 공정과,Providing a buried film on the conductive film to fill the recess with the buried film;
상기 상면에 부여된 도전막 부분 및 상기 매설막의 일부를 제거하여 상기 반도체 기판의 실리콘막을 노출시키는 공정을 포함하고, 이어서Removing a portion of the conductive film and a portion of the buried film provided on the upper surface to expose a silicon film of the semiconductor substrate, and then
상기 실리콘막의 에칭 공정에 있어서, 상기 반도체 기판에 상기 에칭액을 부여하여 상기 오목부 벽면의 도전막은 남기면서 상기 노출된 실리콘막과 상기 매설막을 제거한다.In the etching process of the silicon film, the etching liquid is applied to the semiconductor substrate to remove the exposed silicon film and the buried film while leaving the conductive film on the wall surface of the recess.
(3) 반도체 기판으로서 실질적으로 평평한 면을 갖는 것을 준비하고, 상기 반도체 기판의 표면에 상기 에칭액을 적용하여 상기 실리콘막과 상기 매설막을 제거하고, 그 제거된 부분을 오목부로 하고, 기판 내에 남겨진 상기 도전막을 포함하는 볼록부를 커패시터의 전극으로 한다.(3) A semiconductor substrate having a substantially flat surface is prepared, the etching solution is applied to the surface of the semiconductor substrate to remove the silicon film and the buried film, and the removed portion is a recessed portion, and the residue left in the substrate The convex part containing a conductive film is used as an electrode of a capacitor.
또한, 본 발명에 있어서 준비란 원재료를 사용해서 조제 또는 제작하는 것 이외에 단지 구입하는 등에 의해 조달하는 것을 포함하는 의미이다.In addition, in this invention, preparation means including procurement by only purchasing, etc. other than preparing or manufacturing using a raw material.
실시예Example
<실시예 1><Example 1>
이하의 표 1에 나타내는 성분 및 하기 처방에 나타낸 조성(질량 기준)으로 함유시켜서 에칭액을 조액했다. 시험 No. 101∼111의 에칭액은 모두 pH 13 이상이었다. 또한, 실리콘(Si)의 양은 각 농도의 알칼리 화합물에 어모퍼스 실리콘의 웨이퍼를 침지한 후, ICP-MS(Indectively Coupled Plasma Mass Spectrometry)를 사용하여 측정했다. 구체적으로는 PerkinElmer Inc. 제품의 ICP-OES 장치 Optima 7300DV를 사용하여 매트릭스 매칭법으로 정량을 행했다. 그래서, 용해한 실리콘 농도를 정량한 수용액을 각 알칼리 화합물에 첨가함으로써 각 에칭액의 실리콘 농도를 조정했다.It contained in the composition (mass reference | standard) shown to the component shown in the following Table 1, and the following prescription, and prepared the etching liquid. Test No. All etching liquids 101-111 were pH13 or more. In addition, the amount of silicon (Si) was measured using ICP-MS (Indectively Coupled Plasma Mass Spectrometry) after immersing an amorphous silicon wafer in an alkali compound of each concentration. Specifically, PerkinElmer Inc. Quantitative determination was performed using the product's ICP-OES apparatus Optima 7300DV. Then, the silicon concentration of each etching liquid was adjusted by adding the aqueous solution which quantified the dissolved silicon concentration to each alkali compound.
<T(웨이퍼) 측정법><T (wafer) measurement method>
HORIBA, Ltd. 제품의 방사 온도계 IT-550F를 매엽식 장치 내의 웨이퍼 상 30cm의 높이에 고정했다. 웨이퍼 중심에서 2cm 외측의 웨이퍼 표면 상에 온도계를 향하여 약액을 흘려보내면서 온도를 계측했다. 온도는 방사 온도계로부터 디지털 출력하고, 퍼스널 컴퓨터로 기록했다. 이들 온도 중 처리 시간의 최종 10초간의 온도를 평균한 값을 웨이퍼 상의 온도로 했다. HORIBA, Ltd. The radiation thermometer IT-550F of the product was fixed at a height of 30 cm on the wafer in the single wafer apparatus. The temperature was measured while flowing the chemical liquid toward the thermometer on the
<에칭 시험><Etching test>
시험 웨이퍼: 단결정 <100> 실리콘 상에 100nm의 실리콘 산화막을 제막하고, 그 실리콘 산화막 상에 제막된 1000nm의 막두께의 어모퍼스 실리콘의 웨이퍼를 준비했다. 이것에 대하여, 매엽식 장치(SPS-Europe B. V. 제품, POLOS(상품명)로 0.5%의 불화수소산액(23℃, 2L/분, 500rpm, 1분간)으로 전처리를 행하고, 순수(23℃, 2L/분, 500rpm, 30초간)로 충분히 세정했다. 2000rpm으로 30초간 회전시켜 물을 완전히 제거한 후, 하기의 조건에서 에칭을 행하고, 평가 시험을 실시했다. 또한, 단결정 <100> 실리콘 상에 제막된 50nm의 막두께의 질화 실리콘의 웨이퍼를 준비하고, 하기의 조건에서 에칭을 행하고, 평가 시험을 실시했다. 또한, 웨이퍼로는 직경 300mm의 것을 사용하고, 그 평균 에칭 속도(Ave)를 엘립소미터(분광 엘립소미터를 사용한 막두께 측정 방법)에 의해 평가했다. 측정은 웨이퍼의 중앙에서 단부까지 균등하게 5점을 설정하고, 이 5점의 결과로부터 평가했다.Test wafer: A 100 nm silicon oxide film was formed on single crystal silicon, and a wafer of amorphous silicon with a thickness of 1000 nm formed on the silicon oxide film was prepared. On the other hand, pre-treatment is carried out with a 0.5% hydrofluoric acid solution (23 ° C., 2 L / min, 500 rpm, 1 minute) using a sheet type device (SPS-Europe BV product, POLOS (trade name)), followed by pure water (23 ° C., 2 L / Minutes, 500 rpm, for 30 seconds) After rotating at 2000 rpm for 30 seconds to completely remove water, etching was performed under the following conditions, and an evaluation test was performed, and a 50 nm film formed on a single crystal <100> silicon. A wafer of silicon nitride having a film thickness of was prepared, and was etched under the following conditions, and an evaluation test was carried out, and a wafer having a diameter of 300 mm was used, and the average etching rate Av was measured using an ellipsometer ( Film thickness measurement method using a spectroscopic ellipsometer) The measurement was set equally to five points from the center to the edge of the wafer and evaluated from the results of these five points.
·약액 온도: 표 1에 기재Chemical temperature: listed in Table 1
·토출량: 2L/min.Discharge amount: 2 L / min.
·웨이퍼 회전수 1000rpmWafer rotation speed 1000rpm
시험 No. c＊＊ 비교예(그 이외는 실시예)Test No. c ＊＊ Comparative example (other example)
ppm은 질량 기준ppm by mass
TMAH: 테트라메틸암모늄 수산화물TMAH: Tetramethylammonium Hydroxide
T(탱크): 탱크 내의 에칭액 온도T (Tank): Etchant Temperature in Tank
T(웨이퍼): 웨이퍼의 표면 온도T (wafer): surface temperature of the wafer
a-Si ER: 어모퍼스 실리콘의 에칭 속도a-Si ER: Etch Rate of Amorphous Silicon
SiN ER: SiN의 에칭 속도SiN ER: Etch Rate of SiN
ER비: [a-Si ER]/[SiN ER]ER ratio: [a-Si ER] / [SiN ER]
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 어모퍼스 실리콘에 대하여 충분한 에칭 속도를 실현했다. 게다가 SiN의 에칭 속도를 억제하여 양호한 선택성이 실현되었다. 또한, 본 발명의 실리콘 에칭액은 소자의 전극재료 등의 구성 부재인 TiN에의 각 막으로의 데미지가 매우 작은 것을 확인했다.As shown in the above table, according to the capacitor formation method of the present invention, sufficient etching rate was achieved for amorphous silicon. Furthermore, the etching rate of SiN was suppressed and good selectivity was realized. Moreover, the silicon etching liquid of this invention confirmed that the damage to each film | membrane to TiN which is a structural member, such as an electrode material of an element, is very small.
한편, 비교예의 것에서는 어모퍼스 실리콘의 에칭 속도가 낮거나 또는 SiN의 에칭 속도가 높았다.On the other hand, in the comparative example, the etching rate of amorphous silicon was low or the etching rate of SiN was high.
<실시예 2><Example 2>
실시예 1의 어모퍼스 실리콘을 다결정 실리콘으로 변경하는 것 이외에는 모두 동일하게 하여 평가했다. 또한, 하기 표의 약칭은 상기와 같다. 단, poly-Si ER은 폴리실리콘의 에칭 속도를 나타내고, ER비는 [poly-Si ER]/[SiN ER]을 나타낸다.Except having changed the amorphous silicon of Example 1 into polycrystalline silicon, it evaluated similarly all. In addition, abbreviated-name of the following table | surface is as above. However, poly-Si ER represents the etching rate of polysilicon, and ER ratio represents [poly-Si ER] / [SiN ER].
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 다결정 실리콘에 대해서도 충분한 에칭 속도와 높은 선택성이 실현되었다.As shown in the above table, according to the capacitor forming method of the present invention, sufficient etching rate and high selectivity are realized even for polycrystalline silicon.
<실시예 3><Example 3>
실시예 1의 어모퍼스 실리콘을 각 500nm의 어모퍼스 실리콘 2층으로 변경하는 것 이외에는 모두 동일하게 하여 평가했다. 적층한 어모퍼스 실리콘막의 평가는 잔막이 없어질 때까지의 소요 시간을 목시로 계측했다.Except having changed the amorphous silicon of Example 1 into two layers of amorphous silicon of 500 nm each, it evaluated similarly. Evaluation of the laminated amorphous silicon film visually measured the time required until the residual film disappeared.
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 2층의 어모퍼스 실리콘에 대해서도 충분한 에칭 속도를 실현하고, SiN에 대하여 선택성을 나타냈다.As shown in the above table, according to the capacitor formation method of the present invention, sufficient etching rate was realized even for two layers of amorphous silicon, and the selectivity was shown for SiN.
<실시예 4><Example 4>
실시예 3의 어모퍼스 실리콘 2층을 각 500nm의 다결정 실리콘 2층으로 변경하는 것 이외에는 모두 동일하게 하여 평가했다.Except having changed the
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 2층의 다결정 실리콘에 대해서도 충분한 에칭 속도를 실현하고, SiN에 대하여 선택성을 나타냈다.As shown in the above table, according to the capacitor formation method of the present invention, sufficient etching rate was realized even for two layers of polycrystalline silicon, and the selectivity was shown for SiN.
<실시예 5>Example 5
실시예 3의 어모퍼스 실리콘 2층을 각 500nm의 어모퍼스 실리콘(하층)과 다결정 실리콘(상층)으로 변경하는 것 이외에는 모두 동일하게 하여 평가했다. The evaluation was carried out in the same manner except that the two layers of the amorphous silicon of Example 3 were changed to each of the 500 nm amorphous silicon (lower layer) and the polycrystalline silicon (upper layer).
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 어모퍼스 실리콘/다결정 실리콘의 2층의 실리콘막에 대해서도 충분한 에칭 속도를 실현하고, SiN에 대하여 선택성을 나타냈다.As shown in the above table, according to the capacitor formation method of the present invention, sufficient etching rate was realized even for the silicon film of two layers of amorphous silicon / polycrystalline silicon, and showed selectivity with respect to SiN.
<실시예 6><Example 6>
실시예 3의 어모퍼스 실리콘 2층을 각 500nm의 다결정 실리콘(하층)과 어모퍼스 실리콘(상층)으로 변경하는 것 이외에는 모두 동일하게 하여 평가했다.Except having changed the
상기 표에 나타낸 바와 같이, 본 발명의 커패시터 형성방법에 의하면 다결정 실리콘/어모퍼스 실리콘의 2층의 실리콘막에 대해서도 충분한 에칭 속도를 실현하고, SiN에 대하여 선택성을 나타냈다.As shown in the above table, according to the capacitor formation method of the present invention, sufficient etching rate was realized even for the silicon film of two layers of polycrystalline silicon / amorphous silicon, and showed selectivity with respect to SiN.
1: 제 1 성형막 2: 제 2 성형막(희생막)
3: 실리콘 웨이퍼 4: 포토레지스트
5: 도전막 6: 매설막(희생막)
7: 보호 부재 9: 용량 절연막
10, 20: 커패시터 구조 50: 하부 전극(실린더벽)1: first molded film 2: second molded film (sacrificial film)
3: silicon wafer 4: photoresist
5: conductive film 6: buried film
7: protective member 9: capacitive insulating film
10, 20: capacitor structure 50: lower electrode (cylinder wall)
Claims (17)
상기 하부 전극이 잔존하도록 상기 하부 전극의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 에칭함에 있어서 4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 상기 실리콘막에 60℃ 이상의 조건에서 적용해서 상기 실리콘막을 에칭하는 것을 특징으로 하는 커패시터 형성방법.A capacitor forming method comprising a molded lower electrode and an etching stopper film composed of SiN under the lower electrode:
In etching the silicon film made of polycrystalline silicon or amorphous silicon around the lower electrode so that the lower electrode remains, an aqueous solution containing 20 ppm or more of quaternary alkylammonium hydroxide and silicon at its ion concentration is 60 ° C. or higher. The method of forming a capacitor, characterized in that for etching the silicon film.
상기 4급 알킬암모늄 수산화물의 농도는 7질량% 이상 25질량% 이하인 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
And the concentration of the quaternary alkylammonium hydroxide is 7% by mass or more and 25% by mass or less.
상기 수용액에 포함되는 상기 4급 알킬암모늄 수산화물은 1종만인 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
The quaternary alkyl ammonium hydroxide contained in the aqueous solution is a capacitor formation method, characterized in that only one kind.
상기 하부 전극은 Ti 화합물을 포함해서 이루어지고, 상기 Ti 화합물에 대하여 상기 실리콘막 부분을 선택적으로 에칭하는 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
And the lower electrode comprises a Ti compound, and selectively etches the silicon film portion with respect to the Ti compound.
상기 실리콘막에 대한 수용액의 적용을 불활성 분위기 하에서 행하는 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
Application of the aqueous solution to the silicon film is carried out in an inert atmosphere.
상기 실리콘막의 일부 또는 전부를 제거함으로써 상기 하부 전극에 요구되는 요철형상을 형성하는 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
And removing part or all of the silicon film to form the uneven shape required for the lower electrode.
상기 요철형상으로서 애스펙트비(깊이/개구폭) 15∼100의 실린더 구조를 형성하는 것을 특징으로 하는 커패시터 형성방법.The method of claim 6,
And a cylinder structure having an aspect ratio (depth / opening width) of 15 to 100 as the concave-convex shape.
상기 실리콘막은 다결정 실리콘막, 어모퍼스 실리콘막, 또는 그 양자를 적층한 막인 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
And the silicon film is a polycrystalline silicon film, an amorphous silicon film, or a film of both.
상기 실리콘막은 어모퍼스 실리콘막을 적층한 막으로 이루어진 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
And the silicon film is formed by laminating an amorphous silicon film.
상기 수용액을 80℃ 이상의 조건에서 적용하는 것을 특징으로 하는 커패시터 형성방법.The method of claim 1,
Capacitor forming method characterized in that the aqueous solution is applied at 80 ℃ or more conditions.
조형된 도전막과, 상기 도전막의 하측의 SiN으로 이루어진 에칭 스톱퍼 막과, 상기 도전막의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘 희생막을 갖는 반도체 기판을 준비하고,
4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 준비하고,
상기 수용액을 상기 실리콘 희생막에 적용하고 상기 도전막을 잔존시켜 커패시터의 하부 전극을 이루도록 에칭하는 것을 특징으로 하는 커패시터 형성방법.A capacitor forming method comprising a molded lower electrode and an etching stopper film composed of SiN under the lower electrode:
Preparing a semiconductor substrate having a molded conductive film, an etching stopper film made of SiN under the conductive film, and a silicon sacrificial film made of polycrystalline silicon or amorphous silicon around the conductive film,
Prepare an aqueous solution containing at least 20 ppm of quaternary alkylammonium hydroxide and silicon at its ion concentration,
And applying the aqueous solution to the silicon sacrificial layer and etching the remaining conductive layer to form a lower electrode of the capacitor.
상기 실리콘의 이온 농도를 ICP-MS에 의해 정량하는 것을 특징으로 하는 커패시터 형성방법.The method according to any one of claims 1 to 11,
Capacitor forming method characterized in that the ion concentration of the silicon is quantified by ICP-MS.
상기 하부 전극이 잔존하도록 상기 하부 전극의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 에칭함에 있어서 4급 알킬암모늄 수산화물, 실리콘을 그 이온 농도로 20ppm 이상, 및 물만으로 이루어진 수용액을 상기 실리콘막에 60℃ 이상의 조건에서 적용해서 상기 실리콘막을 에칭하는 것을 특징으로 하는 커패시터 형성방법.A method of forming a capacitor having a molded lower electrode, which comprises:
In etching a silicon film made of polycrystalline silicon or amorphous silicon around the lower electrode so that the lower electrode remains, an aqueous solution composed of quaternary alkylammonium hydroxide, silicon at an ion concentration of 20 ppm or more, and water alone was added to the silicon film. The silicon film is etched by applying under conditions of or higher.
상기 하부 전극이 잔존하도록 상기 하부 전극의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘막을 에칭함에 있어서 4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 상기 실리콘막에 60℃ 이상의 조건에서 적용해서 상기 실리콘막을 에칭하고,
상기 실리콘막은 다결정 실리콘막, 어모퍼스 실리콘막, 또는 그 양자를 적층한 막인 것을 특징으로 하는 커패시터 형성방법.A method of forming a capacitor having a molded lower electrode, which comprises:
In etching the silicon film made of polycrystalline silicon or amorphous silicon around the lower electrode so that the lower electrode remains, an aqueous solution containing 20 ppm or more of quaternary alkylammonium hydroxide and silicon at its ion concentration is 60 ° C. or higher. Is applied to etch the silicon film,
And the silicon film is a polycrystalline silicon film, an amorphous silicon film, or a film of both.
조형된 도전막과 상기 도전막의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘 희생막을 갖는 반도체 기판을 준비하고,
4급 알킬암모늄 수산화물, 실리콘을 그 이온 농도로 20ppm 이상, 및 물만으로 이루어진 수용액을 준비하고,
상기 수용액을 상기 실리콘 희생막에 적용하고 상기 도전막을 잔존시켜 커패시터의 하부 전극을 이루도록 에칭하는 것을 특징으로 하는 커패시터 형성방법.A method of forming a capacitor having a molded lower electrode, which comprises:
Preparing a semiconductor substrate having a shaped conductive film and a silicon sacrificial film made of polycrystalline silicon or amorphous silicon around the conductive film,
Prepare an aqueous solution consisting of quaternary alkylammonium hydroxide, silicon at least 20 ppm in its ion concentration, and water,
And applying the aqueous solution to the silicon sacrificial layer and etching the remaining conductive layer to form a lower electrode of the capacitor.
조형된 도전막과 상기 도전막의 주변의 다결정 실리콘 또는 어모퍼스 실리콘으로 이루어진 실리콘 희생막을 갖는 반도체 기판을 준비하고,
4급 알킬암모늄 수산화물과 실리콘을 그 이온 농도로 20ppm 이상 포함하는 수용액을 준비하고,
상기 수용액을 상기 실리콘 희생막에 적용하고 상기 도전막을 잔존시켜 커패시터의 하부 전극을 이루도록 에칭하고,
상기 실리콘 희생막은 다결정 실리콘막, 어모퍼스 실리콘막, 또는 그 양자를 적층한 막인 것을 특징으로 하는 커패시터 형성방법.A method of forming a capacitor having a molded lower electrode, which comprises:
Preparing a semiconductor substrate having a shaped conductive film and a silicon sacrificial film made of polycrystalline silicon or amorphous silicon around the conductive film,
Prepare an aqueous solution containing at least 20 ppm of quaternary alkylammonium hydroxide and silicon at its ion concentration,
Applying the aqueous solution to the silicon sacrificial layer and etching the remaining conductive layer to form a lower electrode of the capacitor,
And the silicon sacrificial film is a polycrystalline silicon film, an amorphous silicon film, or a stacked film of both.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-013366 | 2012-01-25 | ||
| JP2012013366 | 2012-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130086565A KR20130086565A (en) | 2013-08-02 |
| KR101985217B1 true KR101985217B1 (en) | 2019-09-03 |
Family
ID=49213748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130008015A KR101985217B1 (en) | 2012-01-25 | 2013-01-24 | Method for forming capacitor |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5674832B2 (en) |
| KR (1) | KR101985217B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046419A1 (en) * | 2004-09-02 | 2006-03-02 | Sandhu Gurtej S | Double-sided container capacitors using a sacrificial layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232925A (en) * | 1989-03-06 | 1990-09-14 | Nec Corp | Selective etching of amorphous silicon |
| JPH0817815A (en) * | 1994-06-30 | 1996-01-19 | Toshiba Corp | Method for manufacturing semiconductor device and methods for treating, analyzing, and manufacturing semiconductor substrate |
| JP2926573B1 (en) * | 1998-03-12 | 1999-07-28 | 九州日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| JP2002134717A (en) * | 2000-10-25 | 2002-05-10 | Sony Corp | Method of manufacturing semiconductor device |
| JP4657480B2 (en) * | 2001-03-27 | 2011-03-23 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
| JP2003258131A (en) * | 2002-03-05 | 2003-09-12 | Seiko Instruments Inc | Manufacturing method of semiconductor device |
| JP3994992B2 (en) | 2004-08-13 | 2007-10-24 | 三菱瓦斯化学株式会社 | Anisotropic etching agent composition and etching method used for silicon microfabrication |
| JP2006351813A (en) | 2005-06-15 | 2006-12-28 | Mitsubishi Gas Chem Co Inc | Anisotropic etchant composition used for silicon microfabrication and etching method |
| JP2007056262A (en) * | 2005-08-20 | 2007-03-08 | Samsung Electronics Co Ltd | Copolymer, composition for buffer membrane, pattern forming method using the same and method for producing capacitor by using the same |
| JP2007305832A (en) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
| US20080125342A1 (en) * | 2006-11-07 | 2008-05-29 | Advanced Technology Materials, Inc. | Formulations for cleaning memory device structures |
| JP2010034178A (en) * | 2008-07-28 | 2010-02-12 | Mitsubishi Gas Chemical Co Inc | Silicon etchant and etching method |
| WO2011135999A1 (en) * | 2010-04-27 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
-
2013
- 2013-01-24 JP JP2013011200A patent/JP5674832B2/en active Active
- 2013-01-24 KR KR1020130008015A patent/KR101985217B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046419A1 (en) * | 2004-09-02 | 2006-03-02 | Sandhu Gurtej S | Double-sided container capacitors using a sacrificial layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013175719A (en) | 2013-09-05 |
| JP5674832B2 (en) | 2015-02-25 |
| KR20130086565A (en) | 2013-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI527110B (en) | A method of forming a capacitor structure, and a silicon etching liquid used in this method | |
| KR101743101B1 (en) | Method for etching semiconductor substrate and method for manufacturing semiconductor element | |
| KR101554190B1 (en) | Method for producing semiconductor substrate product and etching method utilized therein | |
| KR101941910B1 (en) | Method of etching silicon, silicon etchant used in the same, and kit thereof | |
| US9099400B2 (en) | Semiconductor device manufacturing methods | |
| KR101973975B1 (en) | Etching method, silicon etchant used in the same, and method of manufacturing semiconductor substrate product | |
| JP2003086548A (en) | Manufacturing method of semiconductor device and polishing liquid therefor | |
| TWI793084B (en) | Chemical mechanical polishing slurry with a high selectivity of silicon nitride | |
| KR102274848B1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| KR20130007419A (en) | Method of forming capacitor structure and silicon etching liquid used in the same | |
| US20110300710A1 (en) | Method for Forming Through-Base Wafer Vias for Fabrication of Stacked Devices | |
| TWI732952B (en) | A chemical mechanical polishing slurry for silicon nitride with a high selectivity | |
| KR20130086564A (en) | Method for forming capacitor | |
| KR101985217B1 (en) | Method for forming capacitor | |
| JP2005072499A (en) | Polishing composition and polishing method using the same | |
| TWI849125B (en) | Polishing liquid and chemical mechanical polishing method | |
| US10615037B2 (en) | Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition | |
| TW202132541A (en) | Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring | |
| US10961487B2 (en) | Semiconductor device cleaning solution, method of use, and method of manufacture | |
| JP5839858B2 (en) | Etching method, semiconductor substrate product manufacturing method, and silicon etching solution used in these | |
| CN102222638B (en) | Method for removing copper residue between copper lead wires | |
| US20110237079A1 (en) | Method for exposing through-base wafer vias for fabrication of stacked devices | |
| WO2013091275A1 (en) | Chemical-mechanical polishing solution for flattening of through silicon via barrier layer | |
| KR20180117609A (en) | Chemical mechanical polishing method of substrate | |
| KR101232813B1 (en) | Method for exposing through-base wafer vias for fabrication of stacked devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |