KR101973110B1 - Soft memristor with integrated memory and logic devices and parallel computing method using the same - Google Patents
Soft memristor with integrated memory and logic devices and parallel computing method using the same Download PDFInfo
- Publication number
- KR101973110B1 KR101973110B1 KR1020180013908A KR20180013908A KR101973110B1 KR 101973110 B1 KR101973110 B1 KR 101973110B1 KR 1020180013908 A KR1020180013908 A KR 1020180013908A KR 20180013908 A KR20180013908 A KR 20180013908A KR 101973110 B1 KR101973110 B1 KR 101973110B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- memristor
- material layer
- soft
- electrode
- Prior art date
Links
- 238000004364 calculation method Methods 0.000 title abstract description 6
- 230000015654 memory Effects 0.000 title description 11
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008859 change Effects 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- STVZJERGLQHEKB-UHFFFAOYSA-N ethylene glycol dimethacrylate Chemical compound CC(=C)C(=O)OCCOC(=O)C(C)=C STVZJERGLQHEKB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 239000004696 Poly ether ether ketone Substances 0.000 description 3
- 229910003070 TaOx Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 3
- HFLAMWCKUFHSAZ-UHFFFAOYSA-N niobium dioxide Inorganic materials O=[Nb]=O HFLAMWCKUFHSAZ-UHFFFAOYSA-N 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 229920002530 polyetherether ketone Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- LSXWFXONGKSEMY-UHFFFAOYSA-N di-tert-butyl peroxide Chemical compound CC(C)(C)OOC(C)(C)C LSXWFXONGKSEMY-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BVTLTBONLZSBJC-UHFFFAOYSA-N 2,4,6-tris(ethenyl)-2,4,6-trimethyl-1,3,5,2,4,6-trioxatrisilinane Chemical compound C=C[Si]1(C)O[Si](C)(C=C)O[Si](C)(C=C)O1 BVTLTBONLZSBJC-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 239000010416 ion conductor Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H01L45/1253—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H01L45/145—
-
- H01L45/1608—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 메모리와 논리 소자가 통합된 소프트 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법에 관한 것으로서, 더욱 상세하게는 멤리스터 소자와 선택소자를 집적하여 논리소자를 제작하는 것으로 대기전력의 소모를 획기적으로 줄일 수 있는 새로운 컴퓨팅 아키텍처를 제공함과 더불어 멤리스터 어레이 내에서 발생하는 sneak 전류를 획기적으로 억제하는 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법에 관한 것이다.The present invention relates to a soft memristor having a memory and a logic device integrated therein, and a parallel computing method using the same, and more particularly, to a method of manufacturing a logic device by integrating a memristor element and a selection element, And a method for parallel computing using the memristor, which dramatically suppresses the sneak current generated in the memristor array.
현재 스마트 폰, 태블릿 PC, 스마트 워치 등의 급속한 기술 발전으로 전자 산업의 주축인 휴대용 전자제품 시장의 성장이 정체되어있다. 이러한 시장 정체 현상을 극복하기 위해서, 사용자 친화형 인터페이스를 제공하여 사용자에게 보다 편안함을 가져다 줄 수 있는 소프트 전자 제품의 개발이 필요하다. 소프트 전자 제품은 휴대용 전자제품과 동일하게 주로 대기 시간이 길고 소형 배터리로부터 파워를 공급 받으므로, 전력 소모를 줄이는 전자 시스템을 소프트 플랫폼 상에서 구축하는 것이 필연적이다. 하지만, 기존의 메모리와 논리 소자가 분리되어 있는 폰 노이만 아키텍처는 데이터를 처리하는데 비효율적인 구조일 뿐만 아니라, CMOS 기반 휘발성 논리 소자 및 메인 메모리로 인하여 대기 전력 소모가 심하여 소프트 전자 시스템에 적합하지 않다. 이에, 비휘발성 메모리와 논리 소자가 통합된 소프트 전자 시스템 개발과 함께 이를 효율적으로 구현할 수 있는 방안이 필요하다.The rapid development of smartphones, tablet PCs, and smart watches has stalled the growth of the handheld electronic products market, the mainstay of the electronics industry. To overcome this market congestion, it is necessary to develop a soft electronic product that can provide users with more comfort by providing a user friendly interface. Soft electronics, like portable electronics, typically have long standby times and are powered by small batteries, so it is essential to build an electronic system on the soft platform that reduces power consumption. However, the Von Neumann architecture, in which the conventional memory and logic elements are separated, is not only inefficient in processing data, but also consumes standby power due to the CMOS-based volatile logic device and main memory, which is not suitable for soft electronic systems. Therefore, it is necessary to develop a soft electronic system in which a nonvolatile memory and a logic device are integrated, and implement it efficiently.
메모리와 저항의 합성어인 멤리스터는 전기적인 자극에 의해서 저항 상태가 변하는 2단자 소자이다. 이 멤리스터 소자는 수십 nm 스케일의 두께와 단순한 구조를 지니며, 특히 전원 공급이 끊어졌을 때, 직전에 소자를 통과한 전류나 전압의 방향과 양을 기억하는 독특한 특성으로 인하여 소프트 플랫폼 상에서 고집적 소프트 메모리 응용으로 많이 개발되어왔다. 뿐만 아니라, 멤리스터는 메모리와 논리 소자 기능을 하나의 소자에서 동시에 구현할 수 있다. 이러한 멤리스터의 득특한 특성으로 기존의 폰 노이만 아키텍처와 다른 새로운 컴퓨팅 아키텍처를 제공하는 비휘발성 논리-인-메모리 회로를 구현 할 수 있다. 그리고, 기존의 CMOS 논리 소자 기반 시스템에서의 트랜지스터 subthreshold 누설 전류에 의한 대기 전력 소모 이슈와 달리, 멤리스터의 비휘발성 특성으로 인하여 멤리스티브 비휘발성 논리-인-메모리 회로 기반의 전자 시스템은 대기 전력 소모를 획기적으로 거의 0W 로 줄일 수 있다.Memristor, a compound of memory and resistor, is a two-terminal device whose resistance changes by electrical stimulation. This memristor device has a thickness of several tens of nanometers and a simple structure. It has a unique characteristic that memorizes the direction and amount of the current or voltage passing through the device just before the power supply is cut off, It has been developed in many applications. In addition, the memristor can simultaneously implement memory and logic device functions in one device. The unique nature of these memories makes it possible to implement non-volatile logic-in-memory circuits that provide a new Von Neumann architecture and other new computing architectures. Unlike the issue of standby power consumption due to the transistor subthreshold leakage current in the conventional CMOS logic device based system, due to the nonvolatile characteristics of the memristor, the electronic system based on the resistive nonvolatile logic-in- Can be dramatically reduced to almost 0W.
하지만, 멤리스티브 논리-인-메모리 회로는 크로스바 어레이로 구성이 되어있어서, cell-to-cell 간섭이 필연적으로 발생하는 것으로 알려져있다. 이 cell-to-cell 간섭으로 크로스바 어레이 상에서 선택되지 않은 멤리스터 소자를 통하여 sneak 전류라고 불리는 원치 않은 누설 전류가 흐른다. 이 sneak 전류는 멤리스터의 동작(reading, writing, erasing 및 논리 회로 구동) 에 악영향을 미쳐서, 멤리스터로 구현할 수 있는 최대 어레이 사이즈 크기를 제한하고 있다. 뿐만 아니라, 이 sneak 전류는 멤리스티브 논리-인-메모리 회로 기반 전자 시스템이 보다 에너지 효율적인 컴퓨팅을 가능 하게하는 병렬 컴퓨팅을 구현하는데 큰 장애가 된다. However, since the MEMS logic-in-memory circuit is composed of a crossbar array, cell-to-cell interference is inevitably generated. This cell-to-cell interference causes unwanted leakage currents, called sneak currents, to flow through unselected MEMS devices on the crossbar array. This sneak current adversely affects the operation of the memristor (reading, writing, erasing, and logic circuitry), limiting the maximum array size that can be implemented by the memristor. In addition, this sneak current is a major hindrance to implementing parallel computing in which the programmable logic-in-memory circuit based electronic systems enable more energy efficient computing.
이러한 문제점을 해결하고자, back-to-back Schottky diode, threshold switching device, mixed-ionic conductor device, multilayer tunneling device와 같은 2단자 선택소자를 멤리스터 소자와 집적하였다. 그러나, 현재까지 개발된 1S-1M 집적 소자 어레이는 고집적 비휘발성 메모리로의 응용으로만 국한되어 왔다. 반면에, 이러한 1S-1M 집적 소자 어레이를 이용한 비휘발성 논리-인-메모리 회로는 병렬 컴퓨팅의 근간인 하나의 명령어로 여러 값을 동시에 계산하는 Single-Instruction Multiple-Data (SIMD) 처리를 구현할 수 있기에, 정적 전력 소모 (static power consumption) 와 동적 전력 소모 (dynamic power consumption) 측면에서 기존의 CMOS 디지털 회로 보다 훨씬 더 적은 전력을 소모하는 저전력 회로를 전자 시스템에 제공할 수 있다. 따라서, 이러한 멤리스티브 비휘발성 논리-인-메모리 회로는 배터리 구동형 소프트 전자 시스템 개발을 위해서 필요하다. 하지만, 아직까지 소프트 기판이나 심지어 무기물 기판 상에서 1S-1M 집적 소자 어레이를 이용한 비휘발성 논리-인-메모리 회로가 구현이 되지 않아 이를 위한 연구가 필요한 실정이다.To solve these problems, a 2-terminal selection device such as a back-to-back Schottky diode, a threshold switching device, a mixed-ionic conductor device and a multilayer tunneling device is integrated with a MEMSistor device. However, the 1S-1M integrated device arrays developed so far have been limited to applications as highly integrated non-volatile memories. On the other hand, a nonvolatile logic-in-memory circuit using such a 1S-1M integrated device array can implement Single Instruction Multiple-Data (SIMD) processing that simultaneously calculates multiple values with one instruction as the basis of parallel computing , A low power circuit that consumes much less power than conventional CMOS digital circuits in terms of static power consumption and dynamic power consumption can be provided to electronic systems. Thus, such a memristive nonvolatile logic-in-memory circuit is needed for developing a battery-powered soft electronic system. However, a nonvolatile logic-in-memory circuit using a 1S-1M integrated device array on a soft substrate or even an inorganic substrate has yet to be implemented, and therefore research is needed.
전술한 문제를 해결하기 위하여, 본 발명은 멤리스터를 이용하여 논리소자를 제작하는 것으로 새로운 컴퓨팅 아키텍처를 제공함과 더불어 대기전력의 소모를 획기적으로 줄일 수 있는 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법을 제공하고자 한다.In order to solve the above-described problems, the present invention provides a novel computing architecture by manufacturing a logic device using a memristor, and a memristor capable of drastically reducing the consumption of standby power, and a parallel computing method using the same do.
상술한 문제를 해결하기 위해, 본 발명은 (a) 기판 (100); (b) 상기 기판 상에 형성된 제 1 전극층(110); (c) 상기 제1전극층 상에 형성된 선택소자 물질층 (120); (d) 상기 선택소자 물질층 상에 형성된 제2 전극층 (130); (e) 상기 제2 전극층 상에 형성된 제3 전극층 (140); (f) 상기 제3 전극층 상에 형성된 저항변화 물질층 (150); (g) 상기 저항변화 물질층 상에 형성된 제 4전극층 (160)을 포함하는 소프트 멤리스터 소자를 제공한다.In order to solve the above-mentioned problems, the present invention provides a semiconductor device comprising: (a) a substrate; (b) a
상기 기판은 PMMA, PC, PES, PAR, PI, PET, PEN 및 PEEK의 군에서 선택되는 1종 이상을 포함할 수 있다.The substrate may include at least one selected from the group consisting of PMMA, PC, PES, PAR, PI, PET, PEN and PEEK.
상기 제 1전극층(110), 제2전극층(130), 제3전극층(140) 및 제4전극층(160)은 Cu, Ni, Ti, Hf, Zr, ZN, W, Co, V, Al, Ag, C, Pd, Pt 및 ITO의 군에서 선택되는 1종 이상을 포함할 수 있다.The
상기 저항 변화 물질층은 고분자가 증착된 고분자 절연막일 수 있다.The resistance change material layer may be a polymer insulation film on which a polymer is deposited.
상기 고분자는 poly(cyclosiloxane), poly(FMA), poly(IBC), poly(EGDMA) 및 poly(V3D3)의 군에서 선택될 수 있다.The polymer may be selected from the group of poly (cyclosiloxane), poly (FMA), poly (IBC), poly (EGDMA) and poly (V3D3).
상기 선택소자 물질층(150)은 IGZO, IZO, IZTO, NbO2, TiO2, TaOx 및 GeSbTe의 군에서 선택되는 1종 이상을 포함할 수 있다.The selection
본 발명은 또한 상기 소프트 멤리스터 소자를 포함하는 병렬 컴퓨팅 장치를 제공한다.The present invention also provides a parallel computing device comprising the soft memristor element.
상기 병렬 컴퓨팅 장치는 상기 소프트 멤리스터 소자가 크로스바 어레이로 집적될 수 있다.The parallel computing device may be configured such that the soft memristor elements are integrated into a crossbar array.
본 발명에 의한 소프트 멤리스터 소자는 소자에 정보를 저장하는 메모리 기능과 저장된 정보를 처리하는 논리연산 기능을 동시에 수행할 수 있는 비휘발성 논리-인-메모리를 구현가능하며, cell-to-cell의 문제를 유발하는 sneak전류를 최대한으로 억제하여 높은 집적도를 가지게 할 수 있으므로, 병렬 연산이 가능한 소프트 전자 시스템을 제공할 수 있다.The soft memory device according to the present invention can implement a nonvolatile logic-in-memory capable of simultaneously performing a memory function for storing information in a device and a logic operation function for processing stored information, and a cell- It is possible to suppress the sneak current causing the problem to a maximum level so as to have a high degree of integration, thereby providing a soft electronic system capable of parallel calculation.
도 1은 본 발명의 일 실시예에 의한 멤리스터 소자가 배열된 것을 도시한 것이다.
도 2는 본 발명의 일 실시예에 의한 멤리스터 소자를 확대하여 나타낸 것이다.
도 3은 본 발명의 일 실시예에 의한 선택소자가 집적되지 않고 멤리스터로만 구성된 어레이 내에서의 멤리스터 소자의 구동 오류를 나타낸 것으로 (a) sneak 전류에 의한 reading 구동 오류 (b) 비휘발성 논리-인-메모리 회로 구동 오류를 각각 나타낸 것이다.
도 4는 본 발명의 일 실시예에 의한 멤리스터소자(1S-1M배열)의 전압전류 특성을 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 의한 멤리스터소자(1S-1M배열)의 내구성 실험 결과로, (a) retention time (b) endurance cycle을 각각 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 의한 멤리스터소자(1S-1M배열)의 반복적인 밴딩 테스트 결과를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 의한 멤리스터소자(1S-1M배열)의 NOT, NOR 게이트의 병렬 구동의 특성을 도시한 것이다.
도 8은 본 발명의 일 실시예에 의한 멤리스터 소자의 제조방법을 나타낸 것이다.1 illustrates an arrangement of memristor elements according to an embodiment of the present invention.
2 is an enlarged view of a MEMSistor device according to an embodiment of the present invention.
FIG. 3 is a graph illustrating a driving error of a MEMS device in an array composed of only a MEMSistor without integration of a selection device according to an embodiment of the present invention. - in-memory circuit failure respectively.
4 is a graph showing voltage-current characteristics of a MEMSistor element (1S-1M array) according to an embodiment of the present invention.
FIG. 5 is a graph showing (a) retention time (b) endurance cycle as a result of durability test of a MEMSistor device (1S-1M array) according to an embodiment of the present invention.
6 is a graph showing the results of repetitive banding test of a MEMSistor device (1S-1M array) according to an embodiment of the present invention.
7 shows characteristics of parallel driving of NOT and NOR gates of a MEMSistor element (1S-1M array) according to an embodiment of the present invention.
8 illustrates a method of manufacturing a MEMSistor device according to an embodiment of the present invention.
이하에서는 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.Hereinafter, preferred embodiments of the present invention will be described in detail. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. Throughout the specification, when an element is referred to as " including " an element, it means that it can include other elements, not excluding other elements, unless specifically stated otherwise.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various embodiments and is intended to illustrate and describe the specific embodiments in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the description are used only to describe certain embodiments and are not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present invention, terms such as comprise, having, or the like are intended to designate the presence of stated features, integers, steps, operations, elements, parts or combinations thereof, and may include one or more other features, , But do not preclude the presence or addition of one or more other features, elements, components, components, or combinations thereof.
본 발명은 (a) 기판 (100); (b) 상기 기판 상에 형성된 제 1 전극층(110); (c) 상기 제1전극층 상에 형성된 선택소자 물질층 (120); (d) 상기 선택소자 물질층 상에 형성된 제2 전극층 (130); (e) 상기 제2 전극층 상에 형성된 제3 전극층 (140); (f) 상기 제3 전극층 상에 형성된 저항변화 물질층 (150); (g) 상기 저항변화 물질층 상에 형성된 제 4전극층 (160)을 포함하는 소프트 멤리스터 소자에 관한 것이다.(A) a
본 발명에 있어서 상기 기판(100)은 상기 멤리스터 소자가 설치되는 베이스에 해당하는 것으로 PMMA, PC, PES, PAR, PI, PET, PEN 및 PEEK의 군에서 선택되는 1종 이상을 포함할 수 있으며, PES, PI 또는 PET를 포함하는 것이 더욱 바람직하다. 본 발명에서는 상기 멤리스터 소자를 PMMA, PC, PES, PAR, PI, PET, PEN 및 PEEK와 같은 연성을 가지는 고분자 기판상에 형성하여 높은 내구성을 가지면서도 다양한 전자제품 및 컴퓨팅 장치에 사용될 수 있는 소자를 제공할 수 있다. The
상기 제1전극층(110)은 상기 제1기판(100)상에 형성되는 것으로 일반적으로 사용되는 증착 및 마스킹을 이용한 패터닝 등의 방법으로 제조될 수 있지만 이에 제한되는 것은 아니다. 상기 전극은 후술할 제4전극층(160)에서 공급되는 전자가 멤리스터를 통과한 다음, 외부로 배출되는 통로에 해당하는 것으로, 각 멤리스터 소자의 효과적인 제어를 위하여 상기 기판에 일방향으로 배열된 선형으로 제작될 수 있다. 이때 상기 제1전극층(110)은 상기 기판이 탄성을 가지고 있어 휘어질 수 있으므로, 이에 대응하기 위하여 적절한 탄성을 가지는 소재로 제작되는 것이 바람직하며, Cu, Ni, Ti, Hf, Zr, ZN, W, Co, V, Al, Ag, C, Pd, Pt 및 ITO의 군에서 선택되는 1종 이상을 포함할 수 있다. 더욱 바람직하게는 Pd로 제작될 수 있다.The
상기 선택소자 물질층(120)은 IGZO, IZO, IZTO, NbO2, TiO2, TaOx 및 GeSbTe의 군에서 선택되는 1종 이상을 포함할 수 있다. 상기 선택소자 물질층(120)은 후술할 저항변화 물질층(150)과 직렬로 연결되어 전기적인 특성을 변화시키는 것에 사용된다. 특히 상기 멤리스터의 전기적 특성의 비선형성을 향상시켜, 상기 멤리스터로 구성된 어레이 내에서 소자의 구동 오류를 해결 할 수 있다. 이때 상기 선택소자 물질층(120)은 IGZO, IZO, IZTO, NbO2, TiO2, TaOx 및 GeSbTe의 군에서 선택되는 1종 이상을 포함할 수 있으며, 바람직하게는 IZTO를 사용할 수 있다.The selection
본 발명의 경우 수직으로 배열된 두 개의 전극(제1전극 및 제4전극)에 의하여 각 소자가 작동되므로 선택소자의 비선형적인 전기적 특성은 멤리스터의 선형적인 전기적 특성으로 유발되는 sneak 전류에 의한 reading 구동 및 병렬 연산의 오류를 해결하는 역할을 수행한다. 이를 상세히 살펴보면 일반적으로 두 개의 전극이 이어져 소자가 구동하는 경우 두 개의 전극사이에 위치한 하나의 소자에만 전류가 인가되어 작동하여야 하지만, 도 3에 나타난 바와 같이 멤리스터의 선형적인 전기적 특성으로 인하여 낮은 전압 영역에서 큰 전류가 인접한 소자에 흐르게 되어 sneak 전류가 발생하여 구동 오류가 발생할 수 있다. 따라서 상기 선택소자 물질층 상에 각각 다른 전자친화도를 가지는 두 개의 전극을 적층하여 Schottky barrier를 형성하여 낮은 전압 영역에서 전류의 흐름을 억제하는 경우 상기와 같은 sneak 전류의 발생이 방지되어 sneak 전류에 의한 reading 구동 오류를 방지할 수 있을 뿐만 아니라 병렬 연산이 가능하도록 할 수 있다. 이때 상기 제2전극층(130) 및 제3전극층(140)은 Cu, Ni, Ti, Hf, Zr, ZN, W, Co, V, Al, Ag, C, Pd, Pt 및 ITO의 군에서 선택되는 1종 이상을 사용하는 것이 바람직하며, 상기와 같이 각기 다른 전자친화도를 가지는 전극을 선택하여 사용하는 것이 바람직하다.In the case of the present invention, since each element is operated by two vertically arranged electrodes (first electrode and fourth electrode), the nonlinear electrical characteristics of the selection element can be determined by reading the sneak current caused by the linear electrical characteristics of the memristor And solves errors of driving and parallel operations. In detail, in general, when two electrodes are connected to each other, a current is applied to only one of the two electrodes. However, as shown in FIG. 3, due to the linear electrical characteristics of the memristor, A large current in the region flows to the adjacent device, resulting in a sneak current, which may cause a driving error. Therefore, when two electrodes having different electron affinities are stacked on the selective-device-material layer to form a Schottky barrier to suppress current flow in a low voltage region, the generation of the sneak current is prevented, It is possible to prevent a reading driving error caused by the above-mentioned problems and also to enable parallel operation. The
저항변화 물질층(150)은 상기 제3전극층(140)의 상부에 형성되는 것으로, 고분자 절연막일 수 있으며, 상기 고분자는 poly(cyclosiloxane), poly(FMA), poly(IBC), poly(EGDMA) 및 poly(V3D3)의 군에서 선택되는 것이 바람직하다. 상기 저항변화 물질은 흘러들어오는 전류의 양에 따라 저항이 변하는 물질로 흔히 멤리스터라 불린다. 또한 상기 멤리스터는 상기와 같이 변화된 저항값을 기억하는 특성을 가지고 있어 비휘발성 메모리에 적용가능하다. The resistance
제4전극층(160)은 상기 저항변화 물질층(150) 상부에 위치하며, 전자를 공급하는 역할을 수행한다. 또한 각 멤리스터 소자에 전자를 각각 공급하기 위하여 각 소자에 각각 상기 제4전극층(160)을 형성할 수도 있지만, 도 1에 나타난 바와 같이 제1전극층(110)과 수직인 방향으로 배열된 성형으로 제작하여 제1전극 및 제4전극의 조합으로 각 멤리스터 소자를 작동할 수 있다. 상기 제4전극층(160)은 Cu, Ni, Ti, Hf, Zr, ZN, W, Co, V, Al, Ag, C, Pd, Pt 및 ITO의 군에서 선택되는 1종 이상을 포함할 수 있으며, 바람직하게는 Cu로 제작될 수 있다.The
본 발명은 또한 소프트 멤리스터 소자를 포함하는 병렬 컴퓨팅 장치에 관한 것이다.The present invention also relates to a parallel computing device comprising a soft memristor element.
상기와 같이 제작된 멤리스터 소자는 크로스바 어레이로 집적되어 각 소자가 메모리 및 논리소자로서 작용할 수 있다. 따라서 이러한 특성을 이용하는 경우 각 소자가 병렬적으로 연결되어 논리 연산을 수행할 수 있는 병렬컴퓨팅 장치를 제공할 수 있다.The MEMS devices manufactured as described above are integrated into a crossbar array so that each device can function as a memory and a logic device. Therefore, when using these characteristics, it is possible to provide a parallel computing device in which each device can be connected in parallel to perform logical operations.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. And certain features shown in the drawings are to be enlarged or reduced or simplified for ease of explanation, and the drawings and their components are not necessarily drawn to scale. However, those skilled in the art will readily understand these details.
실시예Example
도8에 나타난 바와 같이 PET 기판 상에 Pb전극, IZTO, Pd전극, Al전극, V3D3, Cu전극을 순차적으로 적층하여 1S-1M 멤리스터 소자를 제작하였다. As shown in FIG. 8, Pb electrode, IZTO, Pd electrode, Al electrode, V3D3, and Cu electrode were sequentially laminated on a PET substrate to prepare a 1S-1M memristor device.
도 8a를 보면, PET 기판 상에 60 nm 두께의 Pd 전극(110)은 열증착 방식으로 1.0 A/s의 증착 속도로 형성된다. 도 8b를 보면, 선택소자 물질층인 IZTO(120)는 Pd 전극(110) 상에 상온의 0.088 Pa의 진공 분위기에서 RF 스퍼터링 방식을 이용하여 증착된다. 도 8c를 보면, 선택소자 물질층인 IZTO(120) 상에 30 nm 두께의 Pd 전극(130)/Al 전극 (140) 들이 열증착 방식으로 1.0 A/s의 증착 속도로 형성된다. 도 8d를 보면, 저항 변화 물질층인 poly(V3D3) 박막(150)은 단량체인 1,3,5-trimethyl-1,3,5-trivinyl cyclotrisiloxane (V3D3)와 개시제인 tert-butyl peroide (TBPO)를 2.5 sccm, 1 sccm으로 각각 개시제를 이용한 화학증착기상법 (iCVD) 챔버 내부로 흘려주어 Pd 전극(130)/Al 전극(140) 상에 형성된다. 도 8e를 보면, 저항 변화 물질 층 poly(V3D3) 박막(150) 상에 60 nm 두께의 Cu 전극(160)은 열증착 방식으로 1.0 A/s의 증착 속도로 형성된다.Referring to FIG. 8A, a
도4는 상기 실시예에 의하여 제작된 멤리스터 소자의 전압-전류 특성을 나타낸 것으로 선택소자를 멤리스터 소자에 집적함으로써 멤리스터 소자의 선형적 전기적 특성이 비선형적 전기적 특성으로 바뀌는 것을 통해 멤리스터 어레이 내에서 발생하는 sneak 전류를 억제할 수 있음을 알 수 있다.FIG. 4 shows the voltage-current characteristics of the MEMSistor fabricated according to the above-described embodiment. By integrating the selection device into the MEMSistor device, the linear electrical characteristics of the MEMSistor device are changed into nonlinear electrical characteristics, The sneak current can be suppressed.
도5는 상기 1S-1M 집적소자의 리텐션 시간(a) 및 내구성 실험(b) 결과로 본 발명에 의한 멤리스터 소자는 높은 내구성을 가지고 있는 것을 확인할 수 있다. 또한 도 6에 나타난 바와 같이 반복적인 밴딩 테스트에서도 소자의 특성이 변화하지 않아 높은 내구성을 가지는 것을 확인할 수 있다.FIG. 5 shows that the MEMS device according to the present invention has high durability as a result of the retention time (a) and durability test (b) of the 1S-1M integrated device. Also, as shown in FIG. 6, the characteristics of the device are not changed even in the repetitive banding test, and it can be confirmed that the device has high durability.
또한 도 7은 소프트 1S-1M 집적 소자 기반 NOT, NOR 게이트의 병렬 구동의 특성을 도시하는 그래프로 각 소자가 논리회로를 이루어 SIMD 처리 방식으로 구동하는 것을 확인할 수 있다. 기존의 소프트 멤리스터 소자를 이용한 논리-인-메모리 회로의 직렬 컴퓨팅 방식에 비하여 본 발명의 소프트 선택소자가 집적된 소프트 멤리스터 소자를 이용한 논리-인-메모리 회로는 SIMD 처리를 통한 병렬 컴퓨팅을 구현할 수 있다는 점에서 더 우수한 것을 알 수 있다.FIG. 7 is a graph showing the characteristics of parallel driving of the NOT and NOR gates based on the soft 1S-1M integrated element. It can be seen that each element is driven by a SIMD processing method by forming a logic circuit. In contrast to the serial computing method of the logic-in-memory circuit using the conventional soft memory device, the logic-in-memory circuit using the soft memory device integrated with the soft selection device of the present invention can realize parallel computing through SIMD processing It can be seen that it is better in that it can be.
이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.While the present invention has been particularly shown and described with reference to specific embodiments thereof, those skilled in the art will appreciate that such specific embodiments are merely preferred embodiments and that the scope of the present invention is not limited thereto will be. Accordingly, the actual scope of the present invention will be defined by the appended claims and their equivalents.
100 : 기판 110 : 제1전극층
120 : 선택소자물질층 130 : 제2전극층
140 : 제3전극층 150 : 저항변화 물질층
160 : 제4전극층100: substrate 110: first electrode layer
120: Selective device material layer 130: Second electrode layer
140: third electrode layer 150: resistance change material layer
160: fourth electrode layer
Claims (8)
(b) 상기 기판 상에 형성된 제 1 전극층 (110);
(c) 상기 제1전극층 상에 형성된 선택소자 물질층 (120);
(d) 상기 선택소자 물질층 상에 형성된 제2 전극층 (130);
(e) 상기 제2 전극층 상에 형성된 제3 전극층 (140);
(f) 상기 제3 전극층 상에 형성된 저항변화 물질층 (150);
(g) 상기 저항변화 물질층 상에 형성된 제 4전극층 (160);
을 포함하는 소프트 멤리스터 소자에 있어서,
상기 기판은 PES, PI 및 PET의 군에서 선택되는 1종 이상을 포함하며,
상기 저항변화 물질층은 고분자가 증착된 고분자 절연막이며,
상기 선택소자 물질층은 IZTO이며,
상기 제2 전극층(130) 및 제3 전극층(140)은 서로 상이한 전자친화도를 가지는 것을 특징으로 하는 소프트 멤리스터 소자.
(a) a substrate 100;
(b) a first electrode layer 110 formed on the substrate;
(c) a selection device material layer 120 formed on the first electrode layer;
(d) a second electrode layer (130) formed on the selection device material layer;
(e) a third electrode layer 140 formed on the second electrode layer;
(f) a resistance change material layer (150) formed on the third electrode layer;
(g) a fourth electrode layer 160 formed on the resistance change material layer;
A soft-memristor element comprising:
Wherein the substrate comprises at least one selected from the group consisting of PES, PI and PET,
The resistance change material layer is a polymer insulation film on which a polymer is deposited,
The selection element material layer is IZTO,
Wherein the second electrode layer (130) and the third electrode layer (140) have different electron affinities.
상기 제 1전극층(110), 제2전극층(130), 제3전극층(140) 및 제4전극층(160)은 Cu, Ni, Ti, Hf, Zr, ZN, W, Co, V, Al, Ag, C, Pd, Pt 및 ITO의 군에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 소프트 멤리스터 소자.
The method according to claim 1,
The first electrode layer 110, the second electrode layer 130, the third electrode layer 140 and the fourth electrode layer 160 may be formed of at least one selected from the group consisting of Cu, Ni, Ti, Hf, Zr, ZN, W, Co, , And at least one selected from the group consisting of C, Pd, Pt, and ITO.
상기 고분자는 poly(cyclosiloxane), poly(FMA), poly(IBC), poly(EGDMA) 및 poly(V3D3)의 군에서 선택되는 것을 특징으로 하는 소프트 멤리스터 소자.
The method according to claim 1,
Wherein the polymer is selected from the group of poly (cyclosiloxane), poly (FMA), poly (IBC), poly (EGDMA) and poly (V3D3).
7. A parallel computing device comprising the soft memristor element of any one of claims 1, 3,
상기 병렬 컴퓨팅 장치는 상기 소프트 멤리스터 소자가 크로스바 어레이로 집적된 것을 특징으로 하는 병렬 컴퓨팅 장치.The method of claim 7, wherein
Wherein the parallel computing device is characterized in that the soft memristor elements are integrated into a crossbar array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180013908A KR101973110B1 (en) | 2018-02-05 | 2018-02-05 | Soft memristor with integrated memory and logic devices and parallel computing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180013908A KR101973110B1 (en) | 2018-02-05 | 2018-02-05 | Soft memristor with integrated memory and logic devices and parallel computing method using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101973110B1 true KR101973110B1 (en) | 2019-04-26 |
Family
ID=66281097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180013908A KR101973110B1 (en) | 2018-02-05 | 2018-02-05 | Soft memristor with integrated memory and logic devices and parallel computing method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101973110B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210135775A (en) * | 2020-05-06 | 2021-11-16 | 한국과학기술원 | Two Terminal Device Integrated with Passive Elements for Linearity Improvement |
| KR20210151331A (en) * | 2020-06-05 | 2021-12-14 | 국민대학교산학협력단 | Memristor device and computing apparatus using the same |
| CN115950562A (en) * | 2023-02-02 | 2023-04-11 | 大连理工大学 | High-resolution and nanoscale pixel pressure piezoelectric memory system and preparation method thereof |
| US11793006B2 (en) | 2020-08-05 | 2023-10-17 | SK Hynix Inc. | Memristor device, method of fabricating thereof, synaptic device including memristor device and neuromorphic device including synaptic device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101349569B1 (en) * | 2012-10-18 | 2014-01-09 | 서울대학교산학협력단 | Resistive switching memory device |
| KR20160125843A (en) * | 2015-04-22 | 2016-11-01 | 한국과학기술원 | The Resistance Random Access Memory |
| KR20170116041A (en) * | 2015-02-11 | 2017-10-18 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | Nonvolatile memory crossbar array |
-
2018
- 2018-02-05 KR KR1020180013908A patent/KR101973110B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101349569B1 (en) * | 2012-10-18 | 2014-01-09 | 서울대학교산학협력단 | Resistive switching memory device |
| KR20170116041A (en) * | 2015-02-11 | 2017-10-18 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | Nonvolatile memory crossbar array |
| KR20160125843A (en) * | 2015-04-22 | 2016-11-01 | 한국과학기술원 | The Resistance Random Access Memory |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210135775A (en) * | 2020-05-06 | 2021-11-16 | 한국과학기술원 | Two Terminal Device Integrated with Passive Elements for Linearity Improvement |
| KR102381056B1 (en) | 2020-05-06 | 2022-03-31 | 한국과학기술원 | Two Terminal Device Integrated with Passive Elements for Linearity Improvement |
| KR20210151331A (en) * | 2020-06-05 | 2021-12-14 | 국민대학교산학협력단 | Memristor device and computing apparatus using the same |
| KR102358944B1 (en) * | 2020-06-05 | 2022-02-04 | 국민대학교산학협력단 | Memristor device and computing apparatus using the same |
| US11793006B2 (en) | 2020-08-05 | 2023-10-17 | SK Hynix Inc. | Memristor device, method of fabricating thereof, synaptic device including memristor device and neuromorphic device including synaptic device |
| CN115950562A (en) * | 2023-02-02 | 2023-04-11 | 大连理工大学 | High-resolution and nanoscale pixel pressure piezoelectric memory system and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101973110B1 (en) | Soft memristor with integrated memory and logic devices and parallel computing method using the same | |
| US20190236445A1 (en) | Artificial neural network | |
| US8441839B2 (en) | Cross point variable resistance nonvolatile memory device | |
| Vontobel et al. | Writing to and reading from a nano-scale crossbar memory based on memristors | |
| US8885387B2 (en) | Cross point variable resistance nonvolatile memory device | |
| US7714311B2 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
| US8183554B2 (en) | Symmetrical programmable memresistor crossbar structure | |
| US8619457B2 (en) | Three-device non-volatile memory cell | |
| US8406034B2 (en) | Semiconductor memory device | |
| US9082533B2 (en) | Memristive element based on hetero-junction oxide | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| KR100997214B1 (en) | Resistor random access memory | |
| KR20070076676A (en) | Resistive ram comprising varistor and method of operating the same | |
| KR101323779B1 (en) | Non-volatile memory with active ionic interface region | |
| Rao et al. | Timing selector: Using transient switching dynamics to solve the sneak path issue of crossbar arrays | |
| WO2017098209A1 (en) | Resistive cross-point storage array | |
| US20220262435A1 (en) | Storage and Computing Unit and Chip | |
| KR20140042984A (en) | Resistive switching element and memory device including the same | |
| KR20180072259A (en) | Soft electronic system integrating memory and logic device | |
| JP2006351061A (en) | Memory circuit | |
| Anusudha et al. | Memristor and its applications: a comprehensive review | |
| Laiho et al. | Memristive analog arithmetic within cellular arrays | |
| KR101762619B1 (en) | Memristor device array based sneak current control | |
| US20240038322A1 (en) | Performing sense operations in memory | |
| US20230290413A1 (en) | Storing one data value by programming a first memory cell and a second memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |